JP6504995B2 - 帰還増幅回路およびその周波数特性制御方法 - Google Patents

Description

本発明は、帰還増幅回路の周波数特性を安定に広帯域化あるいは高域の利得にピーキングを生じさせるための技術に関する。

広帯域な信号増幅が可能な増幅回路として帰還増幅回路が知られている。帰還増幅回路は、図１３に示すように、入力信号Ｖinを初段トランジスタ１１のベースで受け、その初段トランジスタ１１のコレクタと初段負荷抵抗１２（帰還抵抗）との接続点に現れる初段出力信号を、次段トランジスタ１３のベースに与え、次段トランジスタ１３のコレクタと次段負荷抵抗１４との接続点に現れる次段出力信号（帰還増幅回路の出力信号）Ｖout を、帰還用トランジスタ１５のベースに与え、帰還用トランジスタ１５のエミッタから初段負荷抵抗１２を介して次段トランジスタ１３のベースに逆位相で帰還する構成を有している。

このように、帰還増幅回路は、２段接続されたエミッタ接地型増幅回路の出力信号をエミッタフォロア回路で初段負荷抵抗を介して次段トランジスタのベースに負帰還しているため、広帯域な動作が可能となる。

なお、各種の通信装置や測定装置等に実装される増幅回路では、例えば特許文献１に示しているように、上記帰還増幅回路を２組用い、各組の初段トランジスタのエミッタ同士を共通の定電流源に接続し、各組の次段トランジスタのエミッタ同士を共通の定電流源に接続して差動動作させるものが一般的である。

上記した従来の帰還増幅回路の電圧利得Ａｖは、初段トランジスタによる増幅部の裸利得をＡｖ１（＝ｇ_ｍ１・Ｒ_Ｌ１）、次段トランジスタによる増幅部の裸利得をＡｖ２（＝ｇ_ｍ２・Ｒ_Ｌ２）とし、帰還用トランジスタ１５による次段出力信号Ｖout の帰還がゲイン１で十分広帯域に行なわれると仮定すると、特許文献１にも示されているように、
Ａｖ＝Ａｖ１・Ａｖ２／Ｋ ……（１）
Ｋ＝（１＋ｇ_ｍ２・Ｒ_Ｌ２）（１＋ｊωａ）（１＋ｊωｂ）（１＋ｊωｃ）……（２）
で表される。

ここで、ｇ_ｍ１は初段トランジスタの相互コンダクタンス、ｇ_ｍ２は次段トランジスタの相互コンダクタンス、Ｒ_Ｌ１は初段負荷抵抗の抵抗値、Ｒ_Ｌ２は次段負荷抵抗の抵抗値、Ｃ_Ｌは次段トランジスタのコレクタの負荷容量、ａは初段トランジスタのベースでの時定数、ｂは次段トランジスタのベースでの時定数、ｃは次段トランジスタのコレクタでの時定数、ωは角周波数であり、初段トランジスタ内部のベース抵抗をｒ_ｂ１、入力容量をＣ_１、次段トランジスタのベース抵抗をｒ_ｂ２、入力容量をＣ_２とすれば、ａ〜ｃは、それぞれ次のように表される。

ａ＝Ｃ_１・ｒ_ｂ１ ……（３）
ｂ＝｛Ｃ_２・（Ｒ_Ｌ１＋ｒ_ｂ２）／（１＋ｇ_ｍ２・Ｒ_Ｌ２）｝
×｛（１＋ｊωＣ_Ｌ・Ｒ_Ｌ２）／（１＋ｊωｃ）｝ ……（４）
ｃ＝Ｃ_Ｌ・Ｒ_Ｌ２／（１＋ｇ_ｍ２・Ｒ_Ｌ２） ……（５）

上式（１）（２）において、角周波数ωが低く、ｊωａ、ｊωｂ、ｊωｃの各値が１に対して無視できる程度に小さい範囲では、Ｋは（１＋ｇｍ２・Ｒ_Ｌ２）に近似され、利得Ａｖは、
Ａｖ＝Ａｖ１・Ａｖ２／（１＋ｇ_ｍ２・Ｒ_Ｌ２）＝Ａｖ１・Ａｖ２／（１＋Ａｖ２）
で一定となり、仮に１≪Ａｖ２であれば、帰還増幅回路全体の利得Ａｖは、ほぼ初段の利得にＡｖ１に等しくなる。

また、角周波数ωが高くなって、ｊωａ、ｊωｂ、ｊωｃの各値が１に対して無視できない大きさになると、利得Ａｖは、角周波数ωが高くなるにつれて低下することになるが、帰還が掛かることで、次段トランジスタのベースおよびコレクタの時定数が、帰還が無い状態に比べて１／（１＋ｇ_ｍ２・Ｒ_Ｌ２）に低減されるため、帰還が無い増幅回路に比べて広帯域な特性が得られる。

特開平２−２２３２０９号公報

このように、帰還増幅回路は、帰還が無い増幅回路に比べて広帯域な特性が得られるが、近年の通信速度の高速化等に対応するために、さらなる広帯域化や高い周波数域での高利得化が望まれている。

これを実現する一つの技術として、前記した特許文献１では、次段負荷抵抗が接続されている帰還増幅回路の信号出力端子に、一端が接地された容量を接続することによりピーキング特性を得る技術が開示されている。

しかしながら、上記した従来回路では、次段負荷抵抗に直に接続された容量のみでピーキング特性を得るので、上記容量により次段トランジスタのコレクタの時定数が大きくなってしまい、高周波領域での利得の低下が急峻になり、得られる帯域が制限されるという問題があった。また、帰還増幅回路の信号出力端子に容量を直に接続するため、出力反射特性が悪化するという問題もあった。

また、大きなピーキング量を得るためには、大面積の容量を形成する必要があり、回路レイアウトにおいて各配線が長くなってしまい、余計な配線の寄生成分や帰還信号の位相遅れが生じやすくなり、それにより意図しない共振や発振が発生して回路の動作が不安定になる問題があった。

また、従来回路では、次段負荷抵抗に接続された容量のみでピーキング特性を得るため、ピーキング量とピーク周波数を自由に設定することができない不便さがあった。

本発明は、これらの問題を解決し、安定な動作を維持しながら広帯域化する、あるいは高い周波数域でピーキング特性を得ることができる帰還増幅回路およびその周波数特性制御方法を提供することを目的としている。

前記目的を達成するために、本発明の請求項１の帰還増幅回路は、
入力信号を初段トランジスタ（２２、３２）のベースで受け、該初段トランジスタのコレクタに接続された初段負荷抵抗回路（２３、３３）に現れる初段出力信号を、次段トランジスタ（２４、３４）のベースに与え、該次段トランジスタのコレクタに接続された次段負荷抵抗回路（２５、３５）に現れる次段出力信号を、帰還用トランジスタ（２６、３６）のベースに入力し、該帰還用トランジスタのエミッタから前記初段負荷抵抗回路を介して前記次段トランジスタのベースに帰還する帰還増幅回路において、
前記次段負荷抵抗回路に現れる次段出力信号の信号出力点と、前記帰還用トランジスタのベースとの間が、前記次段トランジスタのベースに帰還される信号成分のうち、所定周波数より高域の信号成分の帰還量を減少させるための帰還制御用の抵抗（２７、３７）を介して接続され、
前記帰還用トランジスタのベースに帰還制御用のキャパシタ（２８、３８）が接続され、前記帰還制御用のキャパシタと前記帰還制御用の抵抗とで形成されたＲＣ型のローパスフィルタにより、前記次段トランジスタのベースに帰還される信号成分のうち、所定周波数より高域の信号成分の帰還量を減少させ、
前記帰還制御用のキャパシタの一端は接地されていることを特徴とする。

また、本発明の請求項２の帰還増幅回路は、請求項１記載の帰還増幅回路において、
前記帰還制御用のキャパシタは、ＩＣ表面に形成された平行平板型のキャパシタであることを特徴とする。

また、本発明の請求項３の帰還増幅回路の周波数特性制御方法は、
入力信号を初段トランジスタ（２２、３２）のベースで受け、該初段トランジスタのコレクタに接続された初段負荷抵抗回路（２３、３３）に現れる初段出力信号を、次段トランジスタ（２４、３４）のベースに与え、該次段トランジスタのコレクタに接続された次段負荷抵抗回路（２５、３５）に現れる次段出力信号を、帰還用トランジスタ（２６、３６）のベースに入力し、該帰還用トランジスタのエミッタから前記初段負荷抵抗回路を介して前記次段トランジスタのベースに帰還する帰還増幅回路の周波数特性制御方法において、
前記次段負荷抵抗回路に現れる次段出力信号の信号出力点と、前記帰還用トランジスタのベースとの間を、帰還制御用の抵抗（２７、３７）を介して接続し、
前記帰還用トランジスタのベースに帰還制御用のキャパシタ（２８、３８）を接続し、
該帰還制御用のキャパシタの一端を接地させ、
前記帰還制御用のキャパシタと前記帰還制御用の抵抗とで形成されるＲＣ型のローパスフィルタにより、前記次段トランジスタのベースに帰還される信号成分のうち、所定周波数より高域の信号成分の帰還量を減少させて、帰還増幅回路の前記所定周波数より高域の利得を制御することを特徴とする。

このように、本発明の請求項１、３では、帰還増幅回路の次段負荷抵抗回路に現れる次段出力信号の信号出力点と、帰還用トランジスタのベースとの間が、帰還制御用の抵抗を介して接続されている。

このようにエミッタフォロア回路を形成する帰還用トランジスタのベースに帰還制御用の抵抗を直列に挿入したことで、エミッタフォロア回路の高周波領域で利得が低下する周波数が、帰還制御用の抵抗が無い場合に比べて低い方に変化する。

これは、エミッタフォロア回路の周波数特性の極（カットオフ周波数）が、帰還制御用の抵抗の値が大きくなるほど低くなることに起因して生じる作用であり、この作用によって、帰還用トランジスタから次段トランジスタへの信号の帰還量が低下し始める周波数が、帰還制御用の抵抗が無い場合に比べて低くなり、その結果、その周波数より高域で帰還増幅回路全体の利得が上昇し、周波数特性を広帯域化したり、ピーキングを生じさせることができる。また、信号出力端子に容量を接続する従来方法に比べ、ピーク周波数以上での利得低下が小さく、出力反射特性の劣化も生じない。

また、本発明の請求項１、３では、帰還用トランジスタのベースに帰還制御用のキャパシタを接続して帰還制御用の抵抗とでＲＣ型のローパスフィルタを形成している。このため、帰還用トランジスタのベースに入力される信号が減衰し始める周波数と減衰度合いが、ＲＣ型のローパスフィルタの特性により調整でき、帰還制御用の抵抗の抵抗値とキャパシタの容量値の組合せによって、ピーキング量およびピーク周波数を高い自由度で設定できる。

本発明の実施形態の回路図 帰還制御用の抵抗およびコンデンサの有無による帰還量の周波数特性の変化を示す図 実施形態の帰還制御用の抵抗の抵抗値変化に対する周波数特性図 入力部に用いたエミッタフォロア回路 実施形態と従来回路の利得の周波数特性図 実施形態と従来回路の出力反射係数の周波数特性図 本発明の別の実施形態の回路図 本発明の別の実施形態の帰還制御用のキャパシタの容量変化に対する利得の周波数特性図 本発明の別の実施形態の帰還制御用のキャパシタの容量変化に対する出力反射係数の周波数特性図 本発明の別の実施形態の抵抗とキャパシタの組合せに対する利得の周波数特性図 非差動型（シングル型）の帰還増幅回路に本発明を適用した例を示す回路図 負荷抵抗回路を２つの抵抗の直列接続回路で形成した実施形態の回路図 従来回路を示す図

以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した帰還増幅回路２０の構成を示す図である。

この帰還増幅回路２０は、二組の帰還増幅回路２１、３１を用いた差動型のものであり、一方の帰還増幅回路２１は、入力信号Ｖin(+) を、初段トランジスタ２２のベースで受け、初段トランジスタ２２のコレクタに一端側が接続された初段負荷抵抗回路２３（帰還抵抗回路）に現れる初段出力信号Ｖ１を、次段トランジスタ２４のベースに与え（抵抗を介して入力する場合もある）、次段トランジスタ２４のコレクタに一端側が接続された次段負荷抵抗回路２５に現れる次段出力信号（帰還増幅回路２０の一方の出力信号）Ｖoutを、帰還用トランジスタ２６のベースに与え、帰還用トランジスタ２６のエミッタから初段負荷抵抗回路２３を介して次段トランジスタ２４のベースに逆位相で帰還する構成を有している。

他方の帰還増幅回路３１も同様に、入力信号Ｖin(-) を、初段トランジスタ３２のベースで受け、その初段トランジスタ３２のコレクタに一端側が接続された初段負荷抵抗回路３３（帰還抵抗回路）に現れる初段出力信号Ｖ１′を、次段トランジスタ３４のベースに与え、次段トランジスタ３４のコレクタに一端側が接続された次段負荷抵抗回路３５に現れる次段出力信号（帰還増幅回路２０の他方の出力信号）Ｖout′を、帰還用トランジスタ３６のベースに与え、帰還用トランジスタ３６のエミッタから初段負荷抵抗回路３３を介して次段トランジスタ３４のベースに逆位相で帰還する構成を有している。

そして、二組の帰還増幅回路２１、３１が差動動作するように、帰還増幅回路２１の初段トランジスタ２２のエミッタと帰還増幅回路３１の初段トランジスタ３２のエミッタが共通の定電流源４１を介して電源Ｖｅに接続され、帰還増幅回路２１の次段トランジスタ２４のエミッタと帰還増幅回路３１の次段トランジスタ３４のエミッタが、共通の定電流源４２を介して電源Ｖｅに接続されている。また、帰還増幅回路２１の次段負荷抵抗回路２５と帰還用トランジスタ２６のコレクタ、帰還増幅回路３１の次段負荷抵抗回路３５と帰還用トランジスタ３６のコレクタはアース（電源Ｖｅより高電位の電源に接続する場合もある）に接続されている。

なお、ここでは、初段負荷抵抗回路２３、３３がそれぞれ単一の抵抗２３ａ、３３ａで形成され、その抵抗２３ａ、３３ａと初段トランジスタ２２、３２のコレクタとの接続点に現れる初段出力信号Ｖ１、Ｖ１′を出力し、次段負荷抵抗回路２５、３５が単一の抵抗２５ａ、３５ａで形成され、その抵抗２５ａ、３５ａと次段トランジスタ２４、３４のコレクタとの接続点に現れる次段出力信号Ｖout 、Ｖout′を出力する回路例について説明するが、後述するように、初段負荷抵抗回路２３、３３や次段負荷抵抗回路２５、３５をそれぞれ二つの抵抗の直列接続回路で形成し、その二つの抵抗の接続点から信号を出力させる回路の場合でも本発明を適用できる。

これら帰還増幅回路２１、３１の高域側の周波数特性を改善して広帯域化するために、帰還増幅回路２１の次段出力信号Ｖout の信号出力点（この回路例では次段トランジスタ２４のコレクタと次段負荷抵抗回路２５との接続点）と帰還用トランジスタ２６のベースの間が、所定抵抗値Ｒｓの帰還制御用の抵抗２７を介して接続され、帰還増幅回路３１の次段出力信号Ｖout′の信号出力点（次段トランジスタ３４のコレクタと次段負荷抵抗回路３５との接続点）と、帰還用トランジスタ３６のベースの間も所定抵抗値Ｒｓの帰還制御用の抵抗３７を介して接続されている。

次に、上記構成の帰還増幅回路２０の基本的な動作について説明するが、二組の帰還増幅回路２１、３１の初段トランジスタ２２、３２の特性、初段負荷抵抗回路２３、３３の抵抗値、次段トランジスタ２４、３４の特性、次段負荷抵抗回路２５、３５の抵抗値、帰還用トランジスタ２６、３６の特性、帰還制御用の抵抗２７、３７の抵抗値は互いに等しいものとし、定電流源４１、４２により、各トランジスタの動作点が非飽和領域で適正に動作するように設定されているものとする。

ここで、二組の帰還増幅回路２１、３１に、振幅が等しく互いに位相が反転した入力信号Ｖin(+)、Ｖin(-)が与えられ、一方の入力信号Ｖin(+)の電圧が上昇した場合、帰還増幅回路２１の初段トランジスタ２２に流れる電流が増大し、それに伴って初段出力信号Ｖ１の電圧が減少し、次段トランジスタ２４に流れる電流が減少し、次段出力信号Ｖout の電圧が上昇する。

この次段出力信号Ｖout は、帰還制御用の抵抗２７を介して帰還用トランジスタ２６のベースに入力されているので、次段出力信号Ｖout の電圧が上昇すると帰還用トランジスタ２６のエミッタ電圧も上昇するので、入力信号Ｖin(+)の電圧上昇による初段トランジスタ２２と初段負荷抵抗回路２３との接続点の電圧降下が抑制されて負帰還が掛かることになる。また、入力信号Ｖin(+)の電圧が下降する場合には、上記動作と反対の電流変化、電圧変化が起きるため、次段出力信号Ｖout には、２段接続のエミッタ接地型増幅器が有する利得から負帰還量分を減じた利得で入力信号Ｖin(+)を増幅した信号が現れることになる。

一方の帰還増幅回路２１が上記動作をしている状態で、他方の帰還増幅回路３１は、Ｖin(+)に対して位相が反転した入力信号Ｖin(-)が入力され、初段トランジスタ３２の電流は、共通の定電流源４１に接続されている帰還増幅回路２１の初段トランジスタ２２の電流の増減変化と逆に増減変化する。同様に、次段トランジスタ３４の電流は、共通の定電流源４２に接続されている帰還増幅回路２１の次段トランジスタ２４の電流の増減変化と逆に増減変化するので、次段出力信号Ｖout′として、帰還増幅回路２１の次段出力信号Ｖout に対して位相が反転した信号が現れることになる。

この帰還増幅回路２０のように、エミッタフォロア回路を形成する帰還用トランジスタ２６、３６のベースに帰還制御用の抵抗２７、３７を直列に挿入したことで、エミッタフォロア回路の高周波領域で利得が低下する周波数が、帰還制御用の抵抗が無い場合に比べて低い方に変化する。これは、エミッタフォロア回路の周波数特性の極（またはカットオフ周波数）が、帰還制御用の抵抗の値が大きくなるほど低くなることに起因して生じる作用であり、この作用によって、帰還用トランジスタから次段トランジスタへの信号の帰還量が低下し始める周波数が、帰還制御用の抵抗が無い場合に比べて低くなり、その結果、その周波数より高域で帰還増幅回路全体の利得が上昇し、周波数特性を広帯域化することができる。

帰還用トランジスタ２６、３６が、通常のバイポーラトランジスタとすると、上記トランジスタで構成されるエミッタフォロア回路の極の周波数ｐ_１は、近似的に下記の式となる。
｜ｐ_１｜＝１／（２πＲ_１Ｃ_π）
Ｒ_１＝ｒ_π‖｛（Ｒ_Ｓ＋ｒ_ｂ＋Ｒ_Ｅ）／（１＋ｇ_ｍＲ_Ｅ）｝……（６）
ただし、ｒ_π、ｒ_ｂ、Ｃ_π、ｇ_ｍは、帰還用トランジスタのベース・エミッタ間抵抗、ベース抵抗、ベース・エミッタ間容量、相互コンダクタンスであり、Ｒ_Ｓは、帰還制御用抵抗の抵抗値、Ｒ_Ｅは、帰還用トランジスタのエミッタに接続された抵抗の抵抗値である。また、記号Ｘ‖Ｙは、ＸとＹの並列抵抗を示す。

上式より、ベースに抵抗Ｒ_Ｓが接続されていない場合に比べて、ベースに抵抗Ｒ_Ｓが接続されている場合の方が、エミッタフォロア回路のカットオフ周波数が低くなる。

このように、エミッタフォロア回路のベースに抵抗を直列に接続することで、エミッタフォロア回路の周波数特性を、ベースに抵抗が接続されていない状態の図２の特性Ａから特性Ｂのようにシフトさせることができる。

この特性Ｂは、帰還制御用の抵抗２７、３７がベースに接続された帰還用トランジスタ２６、３６で構成されるエミッタフォロア回路の特性を示すものであり、この特性Ｂを伝達関数Ｆ（ω）（Ｆ（０）≒１）と仮定して、帰還増幅回路２０全体の特性を求めると、
Ａｖ＝（ｇ_ｍ１・Ｒ_Ｌ１）（ｇ_ｍ２・Ｒ_Ｌ２）／Ｋ′＝Ａｖ１・Ａｖ２／Ｋ′ ……（７）
Ｋ′＝（１＋Ｆ（ω）・ｇ_ｍ２・Ｒ_Ｌ２）
×（１＋ｊωａ）（１＋ｊωｂ′）（１＋ｊωｃ′） ……（８）
で表される。

前記同様に、ｇ_ｍ１は初段トランジスタ２２、３２の相互コンダクタンス、ｇ_ｍ２は次段トランジスタ２４、３４の相互コンダクタンス、Ｒ_Ｌ１は初段負荷抵抗回路２３、３３の抵抗値、Ｒ_Ｌ２は次段負荷抵抗回路２５、３５の抵抗値、Ｃ_Ｌは次段トランジスタ２４、３４のコレクタの負荷容量、ａは初段トランジスタ２２、３２のベースでの時定数、ｂ′は次段トランジスタ２４、３４のベースでの時定数、ｃ′は次段トランジスタ２４、３４のコレクタでの時定数である。

初段トランジスタ２２、３２の内部のベース抵抗をｒ_ｂ１、入力容量をＣ_１、次段トランジスタ２４、３４の内部のベース抵抗をｒ_ｂ２、入力容量をＣ_２とすれば、ａ、ｂ′、ｃ′はそれぞれ次のように表される。

ａ＝Ｃ_１・ｒ_ｂ１ ……（９）
ｂ′＝｛Ｃ_２・（Ｒ_Ｌ１＋ｒ_ｂ２）／（１＋Ｆ（ω）・ｇ_ｍ２・Ｒ_Ｌ２）｝
×｛（１＋ｊωＣ_Ｌ・Ｒ_Ｌ２）／（１＋ｊωｃ′）｝ ……（１０）
ｃ′＝Ｃ_Ｌ・Ｒ_Ｌ２／（１＋Ｆ（ω）・ｇ_ｍ２・Ｒ_Ｌ２） ……（１１）

式（７）、（８）において、角周波数ωが低く、ｊωａ、ｊωｂ′、ｊωｃ′の各値が１に対して無視できる程度に小さく、Ｆ（ω）が１に近い範囲では、Ｋ′は（１＋ｇ_ｍ２・Ｒ_Ｌ２）に近似され、電圧利得Ａｖは、
Ａｖ＝Ａｖ１・Ａｖ２／（１＋ｇ_ｍ２・Ｒ_Ｌ２）
となり、帰還制御用の抵抗が無い場合と同じになる。

また、角周波数ωが高くなり、Ｆ（ω）が低下する周波数領域では、利得の分母の（１＋Ｆ（ω）・ｇ_ｍ２・Ｒ_Ｌ２）の項が低下（帰還量が低下）するので、利得Ａｖが増加し、周波数特性をより広帯域にすることができる。

図３は、帰還増幅回路２０において、帰還制御用の抵抗２７、３７の抵抗値Ｒ_Ｓを０Ω、５０Ω、１００Ωに変えたときの利得（Ｓ２１）の周波数特性を示している（実施例１）。ただし、同図は図４のエミッタフォロアからなる入力バッファ回路を帰還増幅回路２０の前段（Ｖin(+)、Ｖin(-)端子）に接続して、上記入力バッファ回路のＶ_ｉ端子に信号入力した場合の特性である。また、回路を形成する各トランジスタは、ベース抵抗：十数Ω、ベース・エミッタ間容量：十数ｆＦ（フェムトファラッド）、電流増幅率：約５０、遮断周波数：約２００ＧＨｚの標準的なＩｎＰ（インジウム・リン）ＨＢＴ（ヘテロバイポーラトランジスタ）である。

図３から明らかなように、帰還制御用の抵抗の値Ｒ_Ｓが増すと、帰還増幅回路の帯域が向上することが判る。

また、図３において帰還制御用の抵抗を１００Ωとした場合、３０ＧＨｚで低域の利得に対する利得偏差が＋０．４ｄＢ程度のピーキング特性が得られ、最も広帯域な特性となっている。従来回路を用いて同じように低域の利得に対する利得偏差が＋０．４ｄＢ程度のピーキング特性を得るには、次段負荷抵抗に接続する容量値は２３０ｆＦ程度が必要となる。

そこで、２３０ｆＦの容量を次段負荷抵抗回路に接続した場合の従来回路の利得と出力反射係数（Ｓ２２）の周波数特性を図５、図６に示す。また、比較として帰還制御用の抵抗１００Ωの場合の本発明の実施例回路の利得と出力反射係数の周波数特性も同グラフにそれぞれ示す。

図５より、従来回路では、２５ＧＨｚで低域の利得に対する利得偏差が＋０．４ｄＢ程度のピーキング特性が得られているが、２５ＧＨｚ以上での利得の低下が急峻であり、３ｄＢ帯域は本発明の実施例回路が６２ＧＨｚ程度であるのに対し、従来回路では４３ＧＨｚ程度と低くなっている。これは、従来回路では次段負荷抵抗回路（次段トランジスタのコレクタ）に直に容量を接続するので、次段トランジスタのコレクタの時定数が大きくなり、２５ＧＨｚ以上で帰還増幅回路全体の利得を低下させるためである。

また、図６より、本発明の実施例回路は低域での出力反射係数が−８ｄＢ程度で周波数が高くなるほど低下しているのに対し、従来回路では帰還増幅回路の信号出力端子(Ｖout 端子）に直に容量を接続するため、高周波領域で出力インピーダンスが低下し、５０ＧＨｚにおいて−４ｄＢ程度まで悪化している。

また、従来回路では２３０ｆＦの容量を回路上に形成する必要があるが、一般的な高周波ＩＣプロセスで用いられる窒化シリコン膜を誘電体として平行平板型のキャパシタを形成する方法では、２３０ｆＦの容量値を得るには数百μｍ^２もの面積を要する。それにより従来回路では回路が大型化し、各配線長が長くなり、意図しない共振や発振が生じやすくなる。一方、本発明の実施例回路では広帯域特性を得るため１００Ωの抵抗を用いているが、一般的な高周波ＩＣプロセスで用いられる窒化タングステンシリサイド膜で抵抗体を形成する方法では、１００Ωの抵抗値は従来回路の上記容量に比べ、１／１０以下の面積で実現できる。そのため本発明の実施例回路では各配線を短くでき、帰還増幅回路の動作を不安定にすることなく広帯域化することができる。

なお、本実施例では高周波ＩＣプロセスで帰還増幅回路を形成する場合の帰還制御用の抵抗として、窒化タングステンシリサイド膜で形成する抵抗を一例として述べたが、別の材料やトランジスタのコレクタコンタクト層を用いて抵抗を形成してもよい。また、電界効果トランジスタ等による可変抵抗素子を用いて、帰還制御用の抵抗の値を外部電圧で可変できる構成としてもよい。

上記実施形態では、帰還用トランジスタ２６、３６のベースに帰還制御用の抵抗２７、３７を直列に挿入して、帰還量が低下しはじめる周波数を下げ、その周波数より高い領域で帰還増幅回路全体の利得を高くして広帯域化していたが、図７に示すように、帰還制御用の抵抗２７、３７と帰還用トランジスタ２６、３６のベースとの接続点に帰還制御用のキャパシタ２８、３８を接続することでＲＣ型のローパスフィルタを形成し、高域側の帰還量をより高い自由度で制御することもできる。

このように構成した帰還増幅回路２０では、帰還用トランジスタ２６、３６のベースにＲＣ型のローパスフィルタが接続されたことになり、そのＲＣ型のローパスフィルタの抵抗値およびキャパシタの容量値を選ぶことで、帰還用トランジスタで構成されるエミッタフォロア回路の周波数特性を、図２の特性Ａ、Ｂに比べてカットオフ周波数が低い特性Ｃにできる。

この特性Ｃを伝達関数Ｆ（ω）′とすれば、帰還増幅回路の利得Ａｖは、前記した式（７）、（８）のＦ（ω）をＦ（ω）′に置き換え、さらに式（１０）、（１１）の次段負荷抵抗回路の時定数Ｒ_Ｌ２Ｃ_Ｌを、帰還制御用の抵抗の抵抗値Ｒ_Ｓと帰還制御用のキャパシタの容量値Ｃ_Ｓの成分を考慮した式、
Ｒ_Ｌ２［Ｃ_Ｌ＋Ｃ_Ｓ／（１＋Ｒ_ＳＣ_Ｓｊω）］
に置き換えた特性となる。

なお、帰還用トランジスタのベース・エミッタ間抵抗が、式（６）のｒ_ｂ、Ｒ_Ｓより十分高い場合、Ｆ（ω）′の極の周波数は、１／｛２π（Ｒ_１Ｃ_π＋Ｒ_ＳＣ_Ｓ）｝と近似できる。

したがって、帰還制御用キャパシタにより、帰還量が低下しはじめる周波数が低下し、その周波数より高域で帰還増幅回路全体の利得が上昇することになり、より広帯域な特性やピーキング特性が得られる。

図８、図９は、実施例１と同じ条件のもとで、帰還制御用の抵抗２７、３７の値Ｒ_Ｓ＝５０Ωとし、帰還制御用のキャパシタ２８、３８の容量値Ｃ_Ｓを、０、２０ｆＦ、５０ｆＦとしたときの利得（Ｓ２１）と出力反射係数（Ｓ２２）の周波数特性を示している。また、比較のために、実施例１のＲ_Ｓ＝１００Ωのときの特性を同図に破線で示す。

図８から明らかなように、キャパシタ２８、３８の容量値Ｃ_Ｓが増すと高域側の利得のピーキング量が増加している。これはＣ_Ｓを増すことにより帰還用トランジスタから次段トランジスタへの高域側の信号の帰還量が低下するためである。Ｃ_Ｓ＝５０ｆＦでは、４０ＧＨｚまでの利得はそれ以下の容量値の場合より大きいが、３０ＧＨｚ以上で利得の減衰が急峻になっている。これは帰還制御用キャパシタにより次段トランジスタのコレクタ時定数が大きくなる効果によるものである。Ｃ_Ｓ＝２０ｆＦの場合、広帯域でかつ比較的平坦な周波数特性が得られており、帰還制御用のキャパシタを設けることでＲ_Ｓ＝５０Ωの抵抗値でも、実施例１のＲ_Ｓ＝１００Ωの時と同程度の特性が得られている。また、Ｃ_Ｓ＝２０ｆＦの場合、帰還制御用のキャパシタは帰還制御用の抵抗と同程度の面積で形成できるため、この構成でも回路面積を小さくできる。

また、図９より、出力反射係数は、Ｃ_Ｓがいずれの値の場合でも−８ｄＢ以下が得られている。これは、本発明の実施例回路の構成では、帰還制御用のキャパシタが帰還増幅回路の信号出力端子に対して帰還制御用の抵抗を介して接続され、帰還制御用の抵抗がない場合に比べて信号出力端子に付加される容量成分の影響が軽減されるためである。

以上のように、抵抗値Ｒ_Ｓと容量値Ｃ_Ｓを最適化することにより、帰還増幅回路の高域側の帰還量を制御でき、安定に周波数特性を広帯域にしたり、所望の周波数でピーキング特性を得ることができる。

また、例えば通信システムで使用されるタイミング再生回路により抽出されたクロック信号を増幅する増幅器等では、特定の高い周波数の利得を大きくすることが要求される。図１０は、本発明の帰還増幅回路において、抵抗値Ｒ_Ｓと容量値Ｃ_Ｓのみを調整して、低域に対するゲイン偏差＋２ｄＢ程度のピーキングを生じさせ、さらにそのピーク周波数を調整した場合の特性である。それぞれピーク周波数が２５ＧＨｚ、３０ＧＨｚ、４０ＧＨｚ程度となっている。このように実施形態の回路では抵抗値Ｒ_Ｓと容量値Ｃ_Ｓを調整することで、所望の周波数でピーキングを生じさせ、特定の周波数で高いゲインを得られる。

なお、帰還制御用のキャパシタはＩＣ表面に形成する平行平板型のキャパシタを一例として述べたが、半導体のｐｎ接合部の容量を利用してもよく、その場合、バラクタダイオード等の可変容量素子を用いて、帰還制御用のキャパシタの容量値を外部電圧で調整できる構成としてもよい。

なお、上記実施例では、主材料としてＩｎＰで形成されたトランジスタで構成された帰還増幅回路について述べたが、シリコンやガリウム砒素等、別の材料で形成されたトランジスタで構成された帰還増幅回路についても本発明を同様に適用できる。

上記実施形態は、二組の帰還増幅回路２１、３１を用いて差動型に構成したものであるが、帰還増幅回路２１、３１の一方だけを用いたシングル型の増幅回路の場合にも、本発明を適用できる。その場合には、例えば図１１のように、初段トランジスタ２２と次段トランジスタ２４のエミッタにそれぞれ抵抗５１、５２を接続する構成としてもよい。この帰還増幅回路２１では、帰還制御用の抵抗２７とキャパシタ２８を設けているが、キャパシタ２８を省いて帰還制御用の抵抗２７のみで、帰還量の制御を行なってもよい。

また、前記実施形態では、初段トランジスタと次段トランジスタとで増幅部を形成していたが、前記したように、図４に示したようなエミッタフォロアからなる入力バッファ回路を併用した帰還増幅回路についても本発明を同様に適用できる。

また、前記実施形態では、初段負荷抵抗回路２３、３３を単一の抵抗２３ａ、３３ａで形成し、その抵抗２３ａ、３３ａと初段トランジスタ２２、３２のコレクタとの接続点に現れる初段出力信号Ｖ１、Ｖ１′を出力し、次段負荷抵抗回路２５、３５を単一の抵抗２５ａ、３５ａで形成し、その抵抗２５ａ、３５ａと次段トランジスタ２４、３４のコレクタとの接続点に現れる次段出力信号Ｖout 、Ｖout′を出力していたが、図１２に示すように、初段負荷抵抗回路２３、３３あるいは次段負荷抵抗回路２５、３５をそれぞれ２つの抵抗の直列接続回路で形成した回路にも本発明を適用できる。

初段負荷抵抗回路を２つの抵抗の直列接続回路とする場合、一方の初段トランジスタ２２のコレクタに接続された初段負荷抵抗回路２３を形成する二つの抵抗２３ａ、２３ｂの接続点に現れる初段出力信号Ｖ１を次段トランジスタ２４のベースに入力させ、他方の初段トランジスタ３２のコレクタに接続された初段負荷抵抗回路３３を形成する二つの抵抗３３ａ、３３ｂの接続点に現れる初段出力信号Ｖ１′を次段トランジスタ３４のベースに入力させる。

また、次段負荷抵抗回路を２つの抵抗の直列接続回路とする場合、一方の次段トランジスタ２４のコレクタに接続された次段負荷抵抗回路２５を形成する二つの抵抗２５ａ、２５ｂの接続点を帰還用の信号出力点とし、この信号出力点と帰還用トランジスタ２６のベースの間に帰還用の抵抗２７を挿入して、次段出力信号Ｖ２を帰還させ、他方の次段トランジスタ３４のコレクタに接続された次段負荷抵抗回路３５を形成する二つの抵抗３５ａ、３５ｂの接続点を帰還用の信号出力点とし、この信号出力点と帰還用トランジスタ３６のベースの間に帰還用の抵抗３７を挿入して、次段出力信号Ｖ２′を帰還させる。なお、この回路の場合、帰還増幅回路としての出力信号Ｖout 、Ｖout′を、次段トランジスタ２４、３４のコレクタから出力させている。

上記図１２の回路では、帰還制御用のキャパシタを用いていたが、帰還制御用の抵抗だけで構成することもできる。

２０……帰還増幅回路、２１、３１……帰還増幅回路、２２、３２……初段トランジスタ、２３、３３……初段負荷抵抗回路、２４、３４……次段トランジスタ、２５、２５′、３５、３５′……次段負荷抵抗回路、２６、３６……帰還用トランジスタ、２７、３７……帰還制御用の抵抗、２８、３８……帰還制御用のキャパシタ、４１、４２……定電流源

Claims (3)

1. 入力信号を初段トランジスタ（２２、３２）のベースで受け、該初段トランジスタのコレクタに接続された初段負荷抵抗回路（２３、３３）に現れる初段出力信号を、次段トランジスタ（２４、３４）のベースに与え、該次段トランジスタのコレクタに接続された次段負荷抵抗回路（２５、３５）に現れる次段出力信号を、帰還用トランジスタ（２６、３６）のベースに入力し、該帰還用トランジスタのエミッタから前記初段負荷抵抗回路を介して前記次段トランジスタのベースに帰還する帰還増幅回路において、
   前記次段負荷抵抗回路に現れる次段出力信号の信号出力点と、前記帰還用トランジスタのベースとの間が、前記次段トランジスタのベースに帰還される信号成分のうち、所定周波数より高域の信号成分の帰還量を減少させるための帰還制御用の抵抗（２７、３７）を介して接続され、
   前記帰還用トランジスタのベースに帰還制御用のキャパシタ（２８、３８）が接続され、該帰還制御用のキャパシタと前記帰還制御用の抵抗とで形成されたＲＣ型のローパスフィルタにより、前記次段トランジスタのベースに帰還される信号成分のうち、所定周波数より高域の信号成分の帰還量を減少させ、
   前記帰還制御用のキャパシタの一端は接地されていることを特徴とする帰還増幅回路。
2. 前記帰還制御用のキャパシタは、ＩＣ表面に形成された平行平板型のキャパシタであることを特徴とする請求項１に記載の帰還増幅回路。
3. 入力信号を初段トランジスタ（２２、３２）のベースで受け、該初段トランジスタのコレクタに接続された初段負荷抵抗回路（２３、３３）に現れる初段出力信号を、次段トランジスタ（２４、３４）のベースに与え、該次段トランジスタのコレクタに接続された次段負荷抵抗回路（２５、３５）に現れる次段出力信号を、帰還用トランジスタ（２６、３６）のベースに入力し、該帰還用トランジスタのエミッタから前記初段負荷抵抗回路を介して前記次段トランジスタのベースに帰還する帰還増幅回路の周波数特性制御方法において、
   前記次段負荷抵抗回路に現れる次段出力信号の信号出力点と、前記帰還用トランジスタのベースとの間を、帰還制御用の抵抗（２７、３７）を介して接続し、
   前記帰還用トランジスタのベースに帰還制御用のキャパシタ（２８、３８）を接続し、
   前記帰還制御用のキャパシタの一端を接地させ、
   前記帰還制御用のキャパシタと前記帰還制御用の抵抗とで形成されるＲＣ型のローパスフィルタにより、前記次段トランジスタのベースに帰還される信号成分のうち、所定周波数より高域の信号成分の帰還量を減少させて、帰還増幅回路の前記所定周波数より高域の利得を制御することを特徴とする帰還増幅回路の周波数特性制御方法。

Images