JP6481050B2 - デバイス基板及び半導体デバイスの製造方法 - Google Patents

デバイス基板及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP6481050B2
JP6481050B2 JP2017558399A JP2017558399A JP6481050B2 JP 6481050 B2 JP6481050 B2 JP 6481050B2 JP 2017558399 A JP2017558399 A JP 2017558399A JP 2017558399 A JP2017558399 A JP 2017558399A JP 6481050 B2 JP6481050 B2 JP 6481050B2
Authority
JP
Japan
Prior art keywords
temporary adhesive
adhesive layer
wafer
device substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017558399A
Other languages
English (en)
Other versions
JP2018519655A (ja
Inventor
アラン フォマハキー
アラン フォマハキー
中村 敦
敦 中村
義貴 加持
義貴 加持
悠 岩井
悠 岩井
一郎 小山
一郎 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JP2018519655A publication Critical patent/JP2018519655A/ja
Application granted granted Critical
Publication of JP6481050B2 publication Critical patent/JP6481050B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、デバイス基板の製造方法及び半導体装置の製造方法に関する。特に、仮接着剤を用いて、ウェハを固定し、薄膜化することを特徴とする、デバイス基板の製造方法に関する。
従来から、半導体デバイス基板を製造するにあたり、基板を薄膜化することが検討されている。半導体デバイスの製造プロセスに用いられる、シリコンウェハ等のウェハとしては、約700〜900μmの厚さを有するものが広く知られている。近年では、集積回路(IC)チップの小型化等を目的に、ウェハの厚さを200μm以下となるまで薄くすることが試みられている。しかしながら、厚さ200μm以下のウェハは非常に薄く、ひいては、これを基材とする半導体デバイス製造用部材も非常に薄いため、このような部材に対して更なる処理を施したり、あるいは、このような部材を単に移動したりする場合等において、部材を安定的に、かつ、損傷を与えることなく支持することは困難である。
上記のような問題を解決すべく、例えば、特許文献1(特開2014‐189731号公報)に示すように、仮接着剤を用いる技術が検討されている。具体的には、図4に従って説明する。図4(A)に示すように、ウェハの基板部61の表面にバンプやピラー等と呼ばれる金属製の凸部62が設けられた薄型化前のウェハ60の表面に保護層71を設ける。上記保護層71を設けたウェハ60とは別に、キャリア12の表面に仮接着剤層11を設け、接着性キャリア100を形成する。保護層71を設けたウェハ60の保護層71側と接着性キャリア100の仮接着剤層11側を貼りあわせる。(C)に示すようにウェハ60を薄膜化する。保護層71を溶剤で溶解し、薄膜化したウェハ62と接着性キャリア100を分離することによって、薄膜化したウェハ60を得る。このような手段により、適切に薄膜化が可能である。
特開2014‐189731号公報
ところで、上記ウェハの金属製の凸部または凹部の表面は、加工処理中の自然酸化等により、金属光沢を失ってしまう場合がある。このような凸部または凹部の表面の酸化は、ウェハの伝導性を落とすため、取り除くことが望ましい。しかしながら、金属酸化物を取り除くために、別途工程が必要であり、手間であった。
発明を解決するための手段
本発明は上記課題を解決することを目的としたものであって、ウェハ表面の金属製の凸部または凹部の表面に形成される金属酸化物を容易に除去することが可能なデバイス基板の製造方法、半導体装置の製造方法および、仮接着剤組成物の使用を提供することを目的とする。
本発明は、上記課題のもと、本発明が検討を行った結果、熱可塑性樹脂とフッ素原子を含む化合物を含む仮接着剤組成物を用い、170℃を超える温度で加熱した後、仮接着剤をウェハから剥離することにより、仮接着剤と共に、金属酸化物を除去しうることを見出した。具体的には、以下の手段<1>により、好ましくは<2>〜<16>により、上記課題は解決された。
<1>キャリア上に、熱可塑性樹脂とフッ素原子を含む化合物を含む仮接着剤組成物を適用して仮接着剤層を形成し、上記仮接着剤層上であって、上記キャリアとは反対側の表面に銅を主成分とし、凹部および凸部の少なくとも一方を有するウェハを、上記凹部および凸部の少なくとも一方を有する側が仮接着剤層と接するように適用して積層体を形成し、または、
表面に銅を主成分とし、凹部および凸部の少なくとも一方を有するウェハの上記凹部および凸部の少なくとも一方を有する側の表面に、熱可塑性樹脂とフッ素原子を含む化合物を含む仮接着剤組成物を適用して仮接着剤層を形成し、上記仮接着剤層上であって、上記ウェハと接している面とは反対側にキャリアを適用して積層体を形成し、
上記積層体を、170℃を超える温度で加熱した後、上記積層体から、キャリアを分離し、さらに、仮接着剤を剥離することを含むデバイス基板の製造方法。
<2>上記熱可塑性樹脂がエラストマーである、<1>に記載のデバイス基板の製造方法。
<3>上記エラストマーの、25℃から、20℃/分で昇温した5%熱質量減少温度が、250℃以上である<2>に記載のデバイス基板の製造方法。
<4>上記エラストマーは、スチレン由来の繰り返し単位を含む、<2>または<3>に記載のデバイス基板の製造方法。
<5>上記エラストマーは、片末端または両末端がスチレンのブロック共重合体である、<2>〜<4>のいずれかに記載のデバイス基板の製造方法。
<6>上記フッ素原子を含む化合物が、さらに、親油基を含む、<1>〜<5>のいずれかに記載のデバイス基板の製造方法。
<7>上記フッ素原子を含む化合物が、25℃で液体状である、<1>〜<6>のいずれかに記載のデバイス基板の製造方法。
<8>上記仮接着剤層の表面の1400μm×700μmの分析面積範囲に対して、単色化したAlKα線を25W照射し、取り出し角度45°で検出して測定した、仮接着剤層表面のX線光電子分光法を用いたフッ素原子の存在比率であって、上記仮接着剤層の上記キャリア側の表面におけるフッ素原子の存在比率および上記仮接着剤層のウェハ側の表面におけるフッ素原子の存在比率の少なくとも一方が、10〜35%である、<1>〜<7>のいずれかに記載のデバイス基板の製造方法。
<9>上記仮接着剤層が、25℃で液体状であって、シリコン原子を含む化合物を含む<1>〜<8>のいずれかに記載のデバイス基板の製造方法。
<10>キャリアと仮接着剤層が隣接している、<1>〜<9>のいずれかに記載のデバイス基板の製造方法。
<11>上記積層体を加熱した後、上記積層体のウェハ側表面に、機械的処理および化学的処理の少なくとも一方を行う、<1>〜<10>のいずれかに記載のデバイス基板の製造方法。
<12>上記剥離後の仮接着剤が酸化銅を含む、<1>〜<11>のいずれかに記載のデバイス基板の製造方法。
<13>上記仮接着剤層を上記ウェハの基板面に対して60°〜180°の角度で剥離することを含む、<1>〜<12>のいずれかに記載のデバイス基板の製造方法。
<14>上記ウェハは、凹部および凸部の少なくとも一方を含む長方形状の半導体チップを2つ以上有し、上記長方形状の半導体チップの対向する2辺は、他の長方形状の半導体チップの対向する2辺と互いに平行となるように配列しており、上記仮接着剤層を、上記長方形状の一辺に対し、30°より大きく60°未満の角度から剥離する、<1>〜<13>のいずれかに記載のデバイス基板の製造方法。
<15><1>〜<14>のいずれかに記載のデバイス基板の製造方法を含む半導体装置の製造方法。
<16>熱可塑性樹脂とフッ素原子を含む化合物を含む仮接着剤組成物の、ウェハ表面の銅を主成分とする凸部および凹部の少なくとも一方の表面の酸化銅を除去するための使用。
図1a〜図1gは、本発明のデバイス基板の製造方法を示す概略図である。
図2は、ウェハから仮接着剤層を剥がすときの角度を示す概略図である。
図3は、凸部から仮接着剤層の剥離の際に酸化銅を除去する工程を示すイメージ図である。
図4は、従来のデバイス基板の製造方法を示す概略図である。
発明の詳細な説明
以下、本発明を詳細に説明する。本明細書において「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。最初に本明細書において用いられる用語を説明する。
本明細書における角度は、数学的な意味での厳密な角度の他、±0.5°程度の誤差を許容する趣旨である。
本発明のデバイス基板の製造方法は、キャリア上に、熱可塑性樹脂とフッ素原子を含む化合物を含む仮接着剤組成物を適用して仮接着剤層を形成し、上記仮接着剤層上であって、上記キャリアとは反対側の表面に金属(好ましくは、銅)を主成分とし、凹部および凸部の少なくとも一方を有するウェハを、上記凹部および凸部の少なくとも一方を有する側が仮接着剤層と接するように適用して積層体を形成し、または、表面に金属(好ましくは、銅)を主成分とし、凹部および凸部の少なくとも一方を有するウェハの上記凹部および凸部の少なくとも一方を有する側の表面に、熱可塑性樹脂とフッ素原子を含む化合物を含む仮接着剤組成物を適用して仮接着剤層を形成し、上記仮接着剤層上であって、上記ウェハと接している面とは反対側にキャリアを適用して積層体を形成し、上記積層体を、170℃を超える温度で加熱した後、上記積層体から、キャリアを分離し、さらに、仮接着剤を剥離することを含むことを特徴とする。
熱可塑性樹脂とフッ素原子を含む化合物を含む仮接着剤組成物を、170℃を超える温度で加熱することにより、アンカー効果が働き、仮接着剤組成物のウェハへの密着性が向上する。その結果、ウェハの凹部および凸部の少なくとも一方(以下、「凸部及び/又は凹部」ということがある)の表面に自然酸化によって形成される金属酸化物(好ましくは、酸化銅)と凸部及び/又は凹部の密着力よりも、酸化銅と仮接着剤の密着力の方が高くなり、仮接着剤(好ましくは、仮接着剤層)の剥離時に、金属酸化物(好ましくは、酸化銅)を仮接着剤と共に剥離できる。これまでは、金属酸化物(好ましくは、酸化銅)を除去する際には、別途工程を設けていたが、本発明ではかかる工程を排除できる。また、本発明では、仮接着剤組成物がフッ素原子を含む化合物を含むことにより、仮接着剤層の表層に、フッ素原子を含む化合物が偏在し、従来のように保護層や剥離層、離型層等を用いなくても、ウェハと仮接着剤層を容易に剥離できる。
以下、本発明の方法について、図1〜3を例にして詳細に説明する。本発明がこれらの態様に限定されるものでは無いことは言うまでもない。
図1〜3において、1はウェハを、2はウェハの基板部を、3は凸部及び/又は凹部を、4はキャリアを、5は仮接着剤層を、6は支持体を、7は半導体チップを、8は酸化銅を、22は薄膜化したウェハをそれぞれ示している。
図1は、本発明のデバイス基板の製造方法を示す概略図である。
図1aに示すように、ウェハ1は、ウェハの基板部2の表面に金属(好ましくは銅)を主成分とする凸部及び/又は凹部3等を有する。ここで、金属を主成分とするとは、凸部及び/又は凹部の構成成分のうち、最も多い成分が金属であることをいい、凸部及び/又は凹部の構成成分のうち90質量%以上、さらには、95質量%以上が金属(好ましくは銅)であることが好ましい。また、図1aに示す通り、本発明では、上記ウェハ1を支持するキャリア4を用いる。
ここで、凸部及び/又は凹部は、例えば、バンプやピラーである。もちろん、本発明の趣旨を逸脱しない限り、この凸部及び/または凹部は他の金属製の凸部及び/または凹部であってもよい。
ウェハの基板部の材質は特に定めるものではないが、シリコン、モールド樹脂(エポキシ樹脂など)、モールド樹脂とシリコンの混載基板等からなるものが例示される。キャリアの材質は、特に定めるものではないが、シリコン基板、セラミック基板、モールド基板、ガラス基板等が例示される。
ついで、図1bに示すように、キャリア4上に仮接着剤組成物を適用して仮接着剤層5を形成する。仮接着剤組成物をキャリア4上に適用する方法としては、塗布または仮接着剤組成物をフィルム状に形成し、ラミネートして形成する。塗布方法としてはスピン塗布、スプレー塗布、ロール塗布がより好ましい。仮接着剤組成物が溶剤を含む場合、仮接着剤組成物を層状に適用した後、乾燥することが好ましい。乾燥条件は、仮接着用組成物の種類や、仮接着膜の膜厚により異なる。乾燥条件は、例えば、60〜220℃で、10〜600秒が好ましい。乾燥温度は、80〜200℃がより好ましい。乾燥時間は、30〜500秒がより好ましく、40〜400秒が更に好ましい。乾燥は、二段階に分けて段階的に温度を上げて実施してもよい。例えば、90〜130℃で、30秒〜250秒加熱した後、170〜220℃で、30秒〜250秒加熱することが挙げられる。
また、図1bでは、キャリア4の表面に仮接着剤組成物を設けているが、キャリア4の表面に他の層を設けて、その表面に仮接着剤層5を形成してもよい。他の層の例としては、離型層や分離層が例示される。本発明では、キャリア4の表面に仮接着剤層5を設ける態様が好ましい。
また、図1bでは、キャリア上に仮接着剤組成物を適用しているが、ウェハの凸部及び/又は凹部を有する側の表面に仮接着剤組成物を適用する態様であってもよい。本発明では、キャリア上に適用する方が好ましい。
さらに、図1cに示すように、表面に金属(好ましくは、銅)及び/又は凹部を主成分とする凸部及び/又は凹部3を有するウェハを、上記凸部及び/または凹部3等を有する側が仮接着剤層5と接するように適用して積層体を形成する。このとき、ウェハとキャリアと仮接着剤層とを加熱圧着することにより好ましく製造できる。加圧接着条件は、例えば、温度100〜230℃、圧力0.01〜1MPa、時間1〜15分が好ましい。
また、ウェハの表面に仮接着剤層を適用した場合は、仮接着剤層上であって、ウェハと接している面とは反対側にキャリアを適用して積層体を形成する。この場合は、仮接着剤層とキャリアは隣接していてもよいし、他の層を介していてもよい。他の層の例としては、離型層や分離層が例示される。
本発明のより好ましい実施形態としては、キャリア4の表面に仮接着剤層5を設け、ウェハと貼りあわせる形態である。また、仮接着剤層は1層であっても、2層以上であってもよいが、1層であることが好ましい。
加熱後、図1d(図1dの22)に示すように、ウェハの基板部2、すなわち、ウェハの仮接着剤層5と接している側とは反対側が薄型化される。薄型化は、機械的処理または化学的処理の少なくとも一方を行うことによってなされる。機械的処理および化学的処理特としては、特に限定されないが、例えば、グラインディングや化学機械研磨(CMP)等の薄膜化処理、化学気相成長(CVD)や物理気相成長(PVD)などの高温・真空下での処理、有機溶剤、酸性処理液や塩基性処理液などの薬品を用いた処理、めっき処理、活性光線の照射、加熱・冷却処理などを施すことが好ましい。
ウェハの基板部の薄型化後の厚さは、平均厚さ500μm未満であることが好ましく、1〜200μmであることがより好ましい。
次に、図1dに示す積層体は、170℃を超える温度で加熱される。加熱温度の下限値は、175℃以上であることが好ましく、180℃以上であることがより好ましく、180℃を超えることが好ましく、185℃以上がさらに好ましい。加熱温度の上限値は、300℃以下であることがより好ましい。このような範囲とすることにより、上記凸部の表面に形成される金属酸化物(好ましくは、銅酸化物)をより効果的に除去できる。
加熱時間としては、上記加熱温度に達してから、30秒以上が好ましく、1分以上がより好ましく、30分以上がさらに好ましい。また、加熱時間の上限値としては特に定めるものではないが、上記加熱温度に達してから、5時間以下であることが好ましく、1時間以下であることがより好ましい。
本実施形態では、ウェハ基板の薄型化の後、上記170℃を超える温度で加熱を行っているが、170℃を超える温度での加熱後に、ウェハの基板部の薄型化を行ってもよい。
加熱後、図1eに示すように、積層体から、キャリア4を分離する。分離の手段としては、力を付与して分離してもよいし、上述の様な離型層や分離層を設けて分離してもよい。離型層や分離層としては、溶剤によって溶解する層や、光を照射することによって分離する層などが例示される。本発明では力を付与して分離することが好ましい。すなわち、何ら処理することなくキャリア4の端部から薄型化ウェハ22に対して垂直方向に引き上げて分離することが好ましい。このとき、キャリア4と仮接着剤層5の隙間にナイフなどで切り込みを入れてから分離することも好ましい。本発明では、分離界面は、キャリア4と仮接着剤層5の界面で分離されることが好ましい。すなわち、キャリア4と仮接着剤層5の界面の分離強度A、ウェハの凸部及び/又は凹部を有する側の面と仮接着剤層5の分離強度Bは、以下の式を満たすことが好ましい。
A<B ・・・・式(1)
上記分離の際の速度は、30〜70mm/分であることが好ましく、40〜60mm/分であることがより好ましい。
分離は、好ましくは、40℃以下、より好ましくは、10〜40℃の範囲で行われる。
積層体からキャリア4を分離した後、図1fに示すように、仮接着剤層5を表面に有する薄型化ウェハ22は、支持体6に移動させることが好ましい。支持体6とは、ダイシングテープ、バックグラインドテープなどが例示される。しかしながら、支持体6等に移動させずに後続の工程を行ってもよいことは言うまでもない。
ついで、図1gに示すように、仮接着剤層5を表面に有する薄型化ウェハ22から、仮接着剤層5を剥離する。剥離の手段は特に限定されず、機械や手で行うことができる。剥離は、好ましくは、40℃以下、より好ましくは、10〜40℃の範囲で行われる。
また、図1gでは、仮接着剤を層として示したが、仮接着剤が必ずしも、層状の状態で剥離されなくても、本発明の範囲に含まれることは言うまでもない。
剥離は、仮接着剤層5をウェハの基板面に対して60°〜180°の角度(図1gのαの角度)で剥離することが好ましい。このような角度で剥離することにより、小さい力で良好に剥離することができる。また、仮接着剤層を層状の状態のままで剥離しやすくなる。剥離の手段としては、手で剥離する、機械で剥離する等の手段が例示される。剥離力は、接着条件等にもよるが、例えば、10〜135Nとすることができる。剥離の角度αの下限値は、90°以上が好ましい。また、角度αの上限値は、150°以下が好ましい。
ところで、本発明で用いる薄型化されたウェハ22は、通常、図2に示すように、凹部および凸部の少なくとも一方を含む長方形状の半導体チップ7を2つ以上有する。すなわち上記凸部は半導体チップ7内に存在する。そして、上記長方形状の半導体チップの対向する2辺は、他の長方形状の半導体チップの対向する2辺と互いに平行となるように配列していることが好ましい。ここで、本発明では、仮接着剤層を、上記長方形状の一辺に対し、30°より大きく60°未満の角度から剥離することが好ましい。すなわち、図2の角度βの方向から剥離することが好ましい。ここで、図中の矢印は、仮接着剤層を剥がす方向を示している。このような方向から仮接着剤層を剥離することにより、小さい剥離力で仮接着剤を剥離できる。また、仮接着剤層を層状の状態のままで剥離しやすくなる。
尚、剥離の角度は、長方形状の半導体チップの長方形状の一辺に対し、40°以上50°以下がより好ましい。また、長方形状とは、数学的な意味での長方形のほか、本発明の技術分野において許容される範囲の誤差を含む趣旨である。また、長方形状には、正方形状も含まれ、正方形状がより好ましい。
図3は、酸化銅の剥離の様子を示す概略図であって、図3(a)は薄型化したウェハ22の凸部3の表面に酸化銅8の膜が形成されている状態を示す。図3(a)では酸化銅8の膜で示しているが、完全な膜状である必要は無く、部分的に銅が酸化されている場合もある。そして、図3(b)に示すように、本発明では、酸化銅8の膜が形成された状態で、凸部3の表面に仮接着剤層5が形成される。そして、仮接着剤層5は、170℃を超える温度で加熱されることにより、アンカー効果が働き、凸部3および酸化銅8の膜との密着力が向上する。仮接着剤は熱を加えることにより酸化銅の微細な凹凸に浸透し、酸化銅と仮接着剤層の密着力は、酸化銅と凸部の密着力より大きくなる。これをアンカー効果といわれるものである。この結果、仮接着剤層5の剥離時に、酸化銅8を効果的に剥離できる(図3(c))。
上記の方法で得られたデバイス基板は、その後、例えば、上記長方形状の半導体チップ毎に、ダイシングされ、半導体装置に組み込まれる。すなわち、本発明は、上記デバイス基板の製造方法を含む半導体装置の製造方法をも開示する。
次に、本発明で用いる仮接着剤組成物について説明する。
本発明で用いる仮接着剤組成物は、熱可塑性樹脂とフッ素原子を含む化合物を含む。
本発明で用いる仮接着剤組成物は、フッ素原子を含む化合物を含むので、仮接着剤層の表層にフッ素原子を含む化合物が偏在し易く、仮接着剤層表層におけるフッ素原子を含む化合物の濃度を高めることができる。このため、ウェハに対する剥離性に優れた仮接着剤層を形成できる。また、加熱工程により、キャリアや、ウェハの微細な凹凸にも追従し適度なアンカー効果により、接着性に優れた仮接着剤層を形成できる。
具体的には、仮接着剤層の表面の1400μm×700μmの分析面積範囲に対して、単色化したAlKα線を25W照射し、取り出し角度45°で検出して測定した表面のフッ素原子の存在比率であって、仮接着剤層のキャリア側の表面におけるフッ素原子の存在比率および仮接着剤層のウェハ側の表面におけるフッ素原子の存在比率の少なくとも一方が、10〜35%であることが好ましく、15〜30%であることがより好ましい。
<<フッ素原子を含む化合物>>
本発明で用いる仮接着剤組成物は、フッ素原子を含む化合物を含む。フッ素原子を含む化合物とは、好ましくは25℃において液体状、と定義されるフッ素系液状化合物である。本発明によれば、フッ素系液状化合物は25℃において1mPa×sから100,000mPa×sの粘度である。フッ素原子を含む化合物の25℃における粘度はより好ましくは10mPa×sから20,000mPa×sであり、さらに好ましくは100mPa×sから15,000mPa×sである。
本発明において、フッ素原子を含む化合物は、オリゴマー、ポリマーのいずれの形態の化合物であっても好ましく用いることができる。また、オリゴマーとポリマーとの混合物であってもよい。かかる混合物には、モノマーを更に含んでいてもよい。また、フッ素原子を含む化合物は、モノマーであってもよい。
フッ素原子を含む化合物は、耐熱性等の観点から、オリゴマー、ポリマー、あるいはこれらの混合物が好ましい。
オリゴマー、ポリマーとしては、例えば、ラジカル重合体、カチオン重合体、アニオン重合体などが挙げられ、何れも好ましく用いることができる。ビニル系重合体が特に好ましい。
本発明において、フッ素原子を含む化合物は、仮接着に供するウェハやキャリアの処理時に変性しない化合物が好ましい。例えば、250℃以上での加熱や、種々の薬液でウェハを処理した後でも液体状として存在しえる化合物が好ましい。具体的な一例としては、25℃の状態から10℃/分の昇温条件で250℃まで加熱した後、25℃に冷却した後の25℃での粘度が1〜100,000mPa・sであることが好ましく、10〜20,000mPa・sがより好ましく、100〜15,000mPa・sが一層好ましい。
このような特性を有するフッ素原子を含む化合物としては、反応性基を有さない、非熱硬化性化合物であることが好ましい。ここでいう反応性基とは、250℃の加熱で反応する基全般を指し、重合性基、加水分解性基などが挙げられる。具体的には、例えば、メタ(アクリル)基、エポキシ基、イソシアナト基などが挙げられる。
また、フッ素原子を含む化合物は、25℃から、20℃/分で昇温した10%熱質量減少温度が、250℃以上であることが好ましく、280℃以上がより好ましい。また、上限値は、特に限定はないが、例えば、1000℃以下が好ましく、800℃以下がより好ましい。この態様によれば、耐熱性に優れた仮接着剤層を形成しやすい。なお、質量減少温度とは、熱重量測定装置(TGA)により、窒素気流下において、上記昇温条件で測定した値である。
本発明で用いるフッ素原子を含む化合物は、親油基を有することが好ましい。親油基としては、直鎖または分岐のアルキル基、シクロアルキル基、芳香族基などが挙げられる。
フッ素原子を含む化合物は、親油基を1種のみ含む化合物であってもよく、2種以上を含んでいてもよい。また、親油基は、フッ素原子を含んでいてもよい。すなわち、本発明におけるフッ素原子を含む化合物は、親油基のみがフッ素原子を含む化合物であってもよい。また、親油基の他に、フッ素元素を含む基(フッ素基ともいう)を更に有する化合物であってもよい。好ましくは、親油基とフッ素基とを含む化合物である。フッ素原子を含む化合物が親油基とフッ素基を有する化合物である場合、親油基はフッ素原子を含んでいてもよく、含んでいなくてもよいが、フッ素原子を含まないことが好ましい。
フッ素原子を含む化合物は、一分子中に親油基を1個以上有し、2〜100個有することが好ましく、6〜80個有することが特に好ましい。
フッ素基としては、既知のフッ素基を使用することができる。例えば、含フッ素アルキル基、含フッ素アルキレン基等が挙げられる。なお、フッ素基のうち、親油基として機能するものは、親油基に含まれることとする。
フッ素原子を含む化合物は、フッ素原子の含有率が1〜90質量%であることが好ましく、2〜80質量%がより好ましく、5〜70質量%が更に好ましい。フッ素含有率が上記範囲であれば、剥離性に優れる。
フッ素原子の含有率は、「{(1分子中のフッ素原子数×フッ素原子の質量)/1分子中の全原子の質量}×100」で定義される。
市販されているフッ素原子を含む化合物の好適な例としては、DIC(株)製メガファック(登録商標)F−251、F−281、F−477、F−552、F−553、F−554、F−555、F−556、F−557、F−558、F−559、F−560、F−561、F−562、F−563、F−565、F−567、F−568、F−569、F−571、R−40、R−41、R−43、及びR−94が挙げられる。
本発明で用いる仮接着剤組成物における、フッ素原子を含む化合物の含有量は、溶剤を除いた仮接着剤組成物の質量に対し、0.01〜10質量%であることが好ましく、0.02〜5質量%がより好ましい。フッ素原子を含む化合物の含有量が上記範囲であれば、接着性および剥離性に優れる。フッ素原子を含む化合物は、1種単独であってもよいし、2種類以上を併用してもよい。2種類以上を併用する場合は、合計の含有量が上記範囲であることが好ましい。
<<エラストマー>>
本発明で用いる仮接着剤組成物に含まれる熱可塑性樹脂は、エラストマーであることが好ましい。エラストマーを使用することで、ウェハの凸部及び/又は凹部にも追従し適度なアンカー効果により、接着性に優れた仮接着剤層を形成できる。また、薄型化したウェハからキャリアを分離する際や、薄型化したウェハから仮接着剤を剥離する際に、薄型化したウェハに応力をかけることなく、適切に、分離・剥離でき、ウェハ上の半導体チップ等の破損や剥落を防止できる。
なお、本明細書において、エラストマーとは、弾性変形を示す高分子化合物を表す。すなわち外力を加えたときに、その外力に応じて瞬時に変形し、かつ外力を除いたときには、短時間に元の形状を回復する性質を有する高分子化合物と定義する。
エラストマーの重量平均分子量は、2,000〜200,000が好ましく、10,000〜200,000がより好ましく、50,000〜100,000がさらに好ましい。この範囲にあることで、エラストマーの、溶剤への溶解性が優れることとなり、塗布性が向上する。
本発明において、エラストマーとしては、特に限定なく、ブロック共重合体、ランダム共重合体、グラフト共重合体が挙げられ、ブロック共重合体が好ましい。
エラストマーの種類としては、スチレン由来の繰り返し単位を含むエラストマー(ポリスチレン系エラストマー)、ポリエステル系エラストマー、ポリオレフィン系エラストマー、ポリウレタン系エラストマー、ポリアミド系エラストマー、ポリアクリル系エラストマー、シリコーン系エラストマー、ポリイミド系エラストマーなどが使用できる。特に、ポリスチレン系エラストマー、ポリエステル系エラストマー、ポリアミド系エラストマーが好ましく、耐熱性と剥離性の観点からポリスチレン系エラストマーが最も好ましい。
本発明において、エラストマーは、水添物であることが好ましい。特に、ポリスチレン系エラストマーの水添物が好ましい。エラストマーが水添物であると、熱安定性や保存安定性が向上する。さらには、剥離性が向上する。なお、水添物とは、エラストマーが水添された構造の重合体を意味する。
エラストマーは、25℃から、20℃/分で昇温した5%熱質量減少温度が、250℃以上であることが好ましく、300℃以上であることがより好ましく、350℃以上であることがさらに好ましく、400℃以上であることが最も好ましい。また、上限値は特に限定はないが、例えば1000℃以下が好ましく、800℃以下がより好ましい。この態様によれば、耐熱性に優れた仮接着剤層を形成しやすい。
本発明で用いるエラストマーは、元の大きさを100%としたときに、室温(20℃)において小さな外力で200%まで変形させることができ、かつ外力を除いたときに、短時間で130%以下に戻る性質を有することが好ましい。
<<<ポリスチレン系エラストマー>>>
ポリスチレン系エラストマーとしては、特に制限はなく、目的に応じて適宜選択することができる。例えば、スチレン−ブタジエン−スチレンブロック共重合体(SBS)、スチレン−イソプレン−スチレンブロック共重合体(SIS)、スチレン−エチレン−ブチレン−スチレンブロック共重合体(SEBS)、スチレン−ブタジエン−ブチレン−スチレン共重合体(SBBS)およびこれらの水添物、スチレン−エチレン−ブチレンスチレンブロック共重合体(SEBS)、スチレン−エチレン−プロピレン−スチレンブロック共重合体(SEPS)、スチレン−エチレン−エチレン−プロピレン−スチレンブロック共重合体等が挙げられる。
ポリスチレン系エラストマーにおける、スチレン由来の繰り返し単位の含有量は10〜90質量%が好ましい。剥離性の観点から、下限値は、25質量%以上が好ましく、51質量%以上がより好ましい。
ポリスチレン系エラストマーは、スチレンと他の樹脂のブロック共重合体であることが好ましく、片末端または両末端がスチレンのブロック共重合体であることがより好ましく、両末端がスチレンのブロック共重合体であることが特に好ましい。ポリスチレン系エラストマーの片末端または両末端を、スチレンのブロック共重合体(スチレン由来の繰り返し単位)とすると、熱安定性がより向上する傾向にある。これは、耐熱性の高いスチレン由来の繰り返し単位が末端に存在することとなるためである。特に、スチレン由来の繰り返し単位のブロック部位が反応性のポリスチレン系ハードブロックであることにより、耐熱性、耐薬品性により優れる傾向にあり好ましい。また、これらをブロック共重合体とすると、200℃以上においてハードブロックとソフトブロックでの相分離を行うと考えられる。その相分離の形状はウェハの基板部の表面の荒れの抑制に寄与すると考えられる。加えて、このような樹脂は、溶剤への溶解性およびレジスト溶剤への耐性の観点からもより好ましい。
ポリスチレン系エラストマーは水添物であると、熱に対する安定性が向上し、分解や重合等の変質が起こりにくい。さらに、溶剤への溶解性およびレジスト溶剤への耐性の観点からもより好ましい。
ポリスチレン系エラストマーの不飽和二重結合量としては、加熱工程後の剥離性の観点から、ポリスチレン系エラストマー1gあたり、15mmol未満であることが好ましく、5mmol未満であることがより好ましく、0.5mmol未満であることが最も好ましい。なお、ここでいう不飽和二重結合量は、スチレン由来のベンゼン環内の不飽和二重結合を含まない。不飽和二重結合量は、核磁気共鳴分析(NMR)測定により算出することができる。
なお、本明細書において「スチレン由来の繰り返し単位」とは、スチレンまたはスチレン誘導体を重合した際に重合体に含まれるスチレン由来の構成単位であり、置換基を有していてもよい。スチレン誘導体の例としては、−メチルスチレン、3−メチルスチレン、4−プロピルスチレン、4−シクロヘキシルスチレンなどが挙げられる。置換基の例としては炭素数1〜5のアルキル基、炭素数1〜5のアルコキシ基、炭素数1〜5のアルコキシアルキル基、アセトキシ基、カルボキシル基などが挙げられる。
市販されているポリスチレン系エラストマーの好適な例としては、タフプレン(登録商標) A、タフプレン(登録商標) 125、タフプレン(登録商標) 126S、ソルプレン(登録商標)T、アサプレン(登録商標) T−411、アサプレン(登録商標) T−432、アサプレン(登録商標) T−437、アサプレン(登録商標) T−438、アサプレン(登録商標) T−439、タフテック(登録商標) H1272、タフテック(登録商標) P1500、タフテック(登録商標) H1043、タフテック(登録商標) H1052、タフテック(登録商標) H1062、タフテック(登録商標) M1943、タフテック(登録商標) P2000、セプトン(登録商標) 1001、セプトン(登録商標) 8004、セプトン(登録商標) 4033、セプトン(登録商標) S2104などが挙げられる。
本発明で用いる仮接着剤組成物における、熱可塑性樹脂(好ましくは、エラストマー)の含有量は、溶剤を除いた仮接着剤組成物の質量に対し、50.00〜99.99質量%が好ましく、70.00〜99.99質量%がより好ましく、88.00〜99.99質量%が特に好ましい。熱可塑性樹脂(好ましくは、エラストマー)の含有量が上記範囲であれば、接着性および剥離性に優れる。
また、本発明で用いる仮接着剤組成物における、エラストマーは複数種類の組合せであってもよい。
また、本発明で用いる仮接着剤組成物は、フッ素原子を含む化合物と熱可塑性樹脂(好ましくは、エラストマー)とが、質量比で、フッ素原子を含む化合物:熱可塑性樹脂(好ましくは、エラストマー)=0.001:99.999〜10:90.00であることが好ましく、0.001:99.999〜5:95.00であることがより好ましく、0.010:99.99〜5:95.00であることがさらに好ましい。
本発明の仮接着剤組成物は、溶剤を含むことが好ましい。本発明の仮接着剤組成物を塗布によって接着層を形成する場合においては、溶剤を配合することが好ましい。溶剤は、公知のものを制限なく使用でき、有機溶剤が好ましい。溶剤の好適な例としては酢酸エチル、酢酸n-ブチル、酢酸イソブチル、蟻酸アミルなどのエステル類、ジエチレングリコールジメチルエーテル、テトラヒドロフラン、エチレングリコールモノメチルエーテルなどエーテル類、若しくメシチレン等の炭化水素類が挙げられる。
上記の他、有機溶剤としては、特開2014−189731号公報の段落0122および0123の記載を参酌でき、これらの内容は本明細書に組み込まれる。
仮接着剤組成物が溶剤を有する場合、仮接着剤組成物の溶剤の含有量は、塗布性の観点から、仮接着剤組成物の全固形分濃度が5〜80質量%になる量が好ましく、5〜70質量%がさらに好ましく、10〜60質量%が特に好ましい。
溶剤は1種類のみでもよいし、2種類以上であってもよい。溶剤が2種類以上の場合は、その合計が上記範囲であることが好ましい。
本発明で用いる仮接着剤組成物は、上記フッ素原子を含む化合物に加え、または上記フッ素原子を含む化合物に代えて、シリコン原子を含む化合物を含んでいてもよい。シリコン原子を含む化合物は、25℃で液体状であることが好ましい。
また、本発明で用いる仮接着剤組成物は、酸化防止剤、界面活性剤、重合性化合物、溶剤等を含んでいてもよい。これらの詳細は、特開2014‐189731号公報の記載を参酌でき、これらの内容は本明細書に組み込まれる。
以下、本発明を実施例によりさらに具体的に説明する。原材料、使用量、比率、工程の詳細、工程の手順などは本発明の趣旨を超えない限り、任意に変更することができる。よって、本発明の範囲は下記実施例によって限定されるものではない。
<仮接着剤組成物の調製>
以下の組成物を混合して均一な溶液とした後、5μmのポアサイズを有するポリテトラフルオロエチレン製フィルタを用いてろ過して、実施例及び比較例の組成物をそれぞれ調製した。

<<仮接着剤組成物の組成>>
・表1記載の樹脂: 表1記載の質量部
・表1記載のフッ素原子を含む化合物: 表1記載の質量部
・表1記載の溶媒: 表1記載の質量部
<樹脂>
表2に示す。
上記樹脂P−1〜P−3の25℃から、20℃/分で昇温した5%熱質量減少温度は、250℃以上である。
<フッ素原子を含む化合物>
表3に示す。
<積層体の形成>
バンプを内部に含む長方形状の半導体チップを表面に複数有する12インチのシリコンウェハ(第1のウェハ)上に、表1に記載の仮接着剤組成物をウェハボンダー(XBS300、SUSS MicroTec社製)により50rpmで回転させながら、30秒間の間に15mL滴下した。回転数を800rpmまで上げて80秒保持した。その後、110℃で3分加熱し、さらに、190℃で3分加熱することで、第1のウェハの表面に、仮接着剤層が形成された積層体1を得た。
<積層体1の接着>
上記積層体1の仮接着剤層が形成された側の面に対し、12インチのシリコンウェハ(第2のウェハ)を、ウェハボンダー(XBS300、SUSS MicroTec社製)により真空下、190℃、0.11MPaの圧力で3分間圧着を行い、積層体2を得た。
<積層体2の研磨>
上記積層体2の第1のウェハの、仮接着層が設けられていない側の面を、バックグラインダーDFG8540((株)ディスコ製)を用いて50μmまで研磨により薄型化し、積層体3を得た。
<積層体3の加熱試験>
積層体をホットプレート上で60分、表1に示した温度で加熱した。
<研磨後の剥離>
積層体3の第1のウェハの研磨した面を下にし、ダイシングテープマウンターを用いてダイシングテープ中央にダイシングフレームと共に固定した。その後、ウェハデボンダー(XBC300 Gen2、SUSS MicroTec社製)を用いて、25℃で、第2のウェハを、第1のウェハの基板面に垂直な方向に、50mm/分の力で引き上げて剥離し、第1のウェハ表面に仮接着剤層が残る積層体4を得た。
評価
<フッ素原子の存在比率の測定>
仮接着剤層表面のフッ素原子存在比率を、X線光電子分光法(ESCA)によって測定した。
積層体1から第2のウェハを分離した後、仮接着剤層の第2のウェハが設けられていた側の表面のフッ素原子の存在比率を、仮接着膜表面の1400μm×700μmの分析面積範囲に対して、単色化したAlKα線を25Wで照射し、取り出し角度45°で検出して測定した。単位は、%で示した。
<剥離力の評価>
積層体4上に残る仮接着剤層を、表1に示した剥離角度(α)と剥離角度(β)を維持しながら、50mm/分で上側に引き上げ、その際にかかる力をフォースゲージ((株)イマダ製、DS2−200N)を用いて測定したときの力の最大値を測定し、以下の基準で評価した。
ここで、剥離角度(α)とは、仮接着剤層の剥離角度であって、第1のウェハの基板面に対する角度をいう(図1gのαの角度)。また、剥離角度(β)とは、第1のウェハ表面の長方形状の一辺に対する剥離角度をいう(図2のβの角度)。
A:62.5N以上100以下
B:10N以上で62.5N未満、または、100Nを超え135N以下
C:10N未満、または、135Nを超える
<酸化銅の除去性の評価>
上記剥離力の評価で、剥離した後のバンプの表面を光学顕微鏡(オリンパス(株)製、品番:MX51、倍率:100倍)を用いて観察し、酸化銅の除去を以下の基準で評価した。
A:酸化銅が除去されており、ウェハ全面のバンプに金属光沢が確認できた。
B:酸化銅が除去されているが完全ではなく、ウェハの一部のバンプに金属光沢が観察されなかった。
C:酸化銅が除去されておらず、ウェハ全面のバンプに金属光沢が観察されなかった。
D:酸化銅が除去されておらず、ウェハの一部に仮接着剤の残渣も観察された。
上記結果から明らかなとおり、本発明の剥離方法では、酸化銅を除去可能であることが分かった(実施例1〜18)。さらに、適切な剥離力で剥離可能であった。これに対し、加熱温度が170℃以下の場合(比較例1)、酸化銅の除去ができなかった。また、仮接着剤組成物がフッ素原子を含む化合物を含まない場合(比較例2)や熱可塑性樹脂を含まない場合(比較例3)、酸化銅の除去ができなかった。さらに、剥離性にも問題があった。
図面や前述の明細書で本発明について詳細に説明をしてきたが、これらの図面、明細書は例示的、代表的なものであり、限定するべきではない。開示された以外の態様も、当業者は図面や開示の内容、添付の特許請求の範囲を研究することにより理解し、実施し得る。請求項において「〜を含む」は他の要素または工程を排除するものではなく、不定冠詞「a」若しくは「an」は複数を排除しない。特定の手段が互いに異なる従属項に列挙されているという事実は、これらの手段の組み合わせが有利に利用できないということを示すものではない。特許請求の範囲内のいかなる記号も範囲を限定するものとして解釈されるものではない。

Claims (15)

  1. キャリア上に、熱可塑性樹脂とフッ素原子を含む化合物を含む仮接着剤組成物を適用して仮接着剤層を形成し、前記仮接着剤層上であって、前記キャリアとは反対側の表面に銅を主成分とし、凹部および凸部の少なくとも一方を有するウェハを、前記凹部および凸部の少なくとも一方を有する側が仮接着剤層と接するように接着して積層体を形成し、または、
    表面に銅を主成分とし、凹部および凸部の少なくとも一方を有するウェハの前記凹部および凸部の少なくとも一方を有する側の表面に、熱可塑性樹脂とフッ素原子を含む化合物を含む仮接着剤組成物を適用して仮接着剤層を形成し、前記仮接着剤層上であって、前記ウェハと接している面とは反対側にキャリアを接着して積層体を形成し、
    前記接着により形成された前記積層体を、170℃を超える温度で加熱した後、前記積層体から、キャリアを分離し、さらに、仮接着剤を剥離することを含み、
    前記剥離後の仮接着剤が酸化銅を含む、
    デバイス基板の製造方法。
  2. 前記熱可塑性樹脂がエラストマーである、請求項1に記載のデバイス基板の製造方法。
  3. 前記エラストマーの、25℃から、20℃/分で昇温した5%熱質量減少温度が、250℃以上である請求項2に記載のデバイス基板の製造方法。
  4. 前記エラストマーは、スチレン由来の繰り返し単位を含む、請求項2または3に記載のデバイス基板の製造方法。
  5. 前記エラストマーは、片末端または両末端がスチレンのブロック共重合体である、請求項2〜4のいずれか1項に記載のデバイス基板の製造方法。
  6. 前記フッ素原子を含む化合物が、さらに、親油基を含む、請求項1〜5のいずれか1項に記載のデバイス基板の製造方法。
  7. 前記フッ素原子を含む化合物が、25℃で液体状である、請求項1〜6のいずれか1項に記載のデバイス基板の製造方法。
  8. 前記仮接着剤層の表面の1400μm×700μmの分析面積範囲に対して、単色化したAlKα線を25W照射し、取り出し角度45°で検出して測定した、仮接着剤層表面のX線光電子分光法を用いたフッ素原子の存在比率であって、前記仮接着剤層の前記キャリア側の表面におけるフッ素原子の存在比率および前記仮接着剤層の前記ウェハ側の表面におけるフッ素原子の存在比率の少なくとも一方が、10〜35%である、請求項1〜7のいずれか1項に記載のデバイス基板の製造方法。
  9. 前記仮接着剤層が、25℃で液体状であって、シリコン原子を含む化合物を含む請求項1〜8のいずれか1項に記載のデバイス基板の製造方法。
  10. キャリアと仮接着剤層が隣接している、請求項1〜9のいずれか1項に記載のデバイス基板の製造方法。
  11. 前記170℃を超える温度で加熱する前に、前記積層体のウェハ側表面に、機械的処理および化学的処理の少なくとも一方を行う、請求項1〜10のいずれか1項に記載のデバイス基板の製造方法。
  12. 前記積層体を加熱した後、前記積層体のウェハ側表面に、機械的処理および化学的処理の少なくとも一方を行う、請求項1〜10のいずれか1項に記載のデバイス基板の製造方法。
  13. 前記仮接着剤層を前記ウェハの基板面に対して60°〜180°の角度で剥離することを含む、請求項1〜12のいずれか1項に記載のデバイス基板の製造方法。
  14. 前記ウェハは、凹部および凸部の少なくとも一方を含む長方形状の半導体チップを2つ以上有し、前記長方形状の半導体チップの対向する2辺は、他の長方形状の半導体チップの対向する2辺と互いに平行となるように配列しており、前記仮接着剤層を、前記長方形状の一辺に対し、30°より大きく60°未満の角度から剥離する、請求項1〜13のいずれか1項に記載のデバイス基板の製造方法。
  15. 請求項1〜14のいずれか1項に記載のデバイス基板の製造方法を含む半導体装置の製造方法。
JP2017558399A 2015-05-08 2015-05-08 デバイス基板及び半導体デバイスの製造方法 Active JP6481050B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/060264 WO2016180456A1 (en) 2015-05-08 2015-05-08 Method for manufacturing device substrate and semiconductor device

Publications (2)

Publication Number Publication Date
JP2018519655A JP2018519655A (ja) 2018-07-19
JP6481050B2 true JP6481050B2 (ja) 2019-03-13

Family

ID=53039448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017558399A Active JP6481050B2 (ja) 2015-05-08 2015-05-08 デバイス基板及び半導体デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP6481050B2 (ja)
KR (1) KR102021302B1 (ja)
WO (1) WO2016180456A1 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124146A (ja) * 2001-10-11 2003-04-25 Lintec Corp 保護シート剥離方法及び装置
JP4705418B2 (ja) * 2005-06-29 2011-06-22 株式会社ディスコ ウェーハの加工方法
US7462551B2 (en) * 2005-09-30 2008-12-09 Intel Corporation Adhesive system for supporting thin silicon wafer
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
US8574398B2 (en) * 2010-05-27 2013-11-05 Suss Microtec Lithography, Gmbh Apparatus and method for detaping an adhesive layer from the surface of ultra thin wafers
JP5601071B2 (ja) 2010-07-30 2014-10-08 トヨタ自動車株式会社 保護テープの剥離方法
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP5617065B2 (ja) * 2011-09-09 2014-11-05 東京エレクトロン株式会社 剥離方法、プログラム、コンピュータ記憶媒体及び剥離システム
JP5958262B2 (ja) * 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP2013171916A (ja) * 2012-02-20 2013-09-02 Elpida Memory Inc 半導体装置の製造方法
JP2013211505A (ja) * 2012-03-02 2013-10-10 Fujifilm Corp 半導体装置の製造方法
JP5909460B2 (ja) 2012-09-28 2016-04-26 富士フイルム株式会社 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法。
US9157014B2 (en) * 2012-11-29 2015-10-13 Micron Technology, Inc. Adhesives including a filler material and related methods
JP6114596B2 (ja) 2013-03-26 2017-04-12 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
JP2014189731A (ja) 2013-03-28 2014-10-06 Fujifilm Corp 半導体装置製造用仮接着剤、それを用いた接着性支持体、および、半導体装置の製造方法。

Also Published As

Publication number Publication date
WO2016180456A1 (en) 2016-11-17
JP2018519655A (ja) 2018-07-19
KR102021302B1 (ko) 2019-09-16
KR20170135898A (ko) 2017-12-08

Similar Documents

Publication Publication Date Title
TWI610996B (zh) 矽氧烷樹脂的去除劑、使用其的矽氧烷樹脂的去除方法以及半導體基板製品及半導體元件的製造方法
JP5767161B2 (ja) ウエハ加工用仮接着材、それを用いたウエハ加工用部材、ウエハ加工体、及び薄型ウエハの作製方法
TWI557786B (zh) 晶圓膠合系統及其用來膠合和脫膠的方法
JP6687523B2 (ja) ウェーハの一時接着処理に使用する環状オレフィンポリマー組成物およびポリシロキサン離型層
TWI663232B (zh) 晶圓加工體、晶圓加工用臨時接著材料、及薄型晶圓之製造方法
TWI732764B (zh) 暫時接著劑、接著膜、接著性支持體、積層體及接著劑套組
JP5348341B1 (ja) 基材の処理方法、仮固定用組成物および半導体装置
KR102201670B1 (ko) 웨이퍼 가공용 가접착 재료, 웨이퍼 가공체 및 이들을 사용하는 박형 웨이퍼의 제조 방법
CN106992133B (zh) 暂时粘着方法以及薄型晶片的制造方法
TWI779045B (zh) 基板加工用暫時接著膜卷、薄型基板之製造方法
US9865490B2 (en) Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
TWI693158B (zh) 層合體之製造方法及支撐體分離方法
TW201518112A (zh) 接合晶圓系統及其用於接合及去接合之方法
JP2017199754A (ja) 洗浄剤組成物及び薄型基板の製造方法
JP6481050B2 (ja) デバイス基板及び半導体デバイスの製造方法
TWI796486B (zh) 薄型基板之製造方法
JP7351260B2 (ja) デバイス基板用仮接着剤、デバイス基板積層体及びデバイス基板積層体の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190208

R150 Certificate of patent or registration of utility model

Ref document number: 6481050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250