JP6392061B2 - Electronic device, manufacturing method thereof, and manufacturing apparatus thereof - Google Patents

Electronic device, manufacturing method thereof, and manufacturing apparatus thereof Download PDF

Info

Publication number
JP6392061B2
JP6392061B2 JP2014203379A JP2014203379A JP6392061B2 JP 6392061 B2 JP6392061 B2 JP 6392061B2 JP 2014203379 A JP2014203379 A JP 2014203379A JP 2014203379 A JP2014203379 A JP 2014203379A JP 6392061 B2 JP6392061 B2 JP 6392061B2
Authority
JP
Japan
Prior art keywords
film
fluorine
metal oxide
gas
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014203379A
Other languages
Japanese (ja)
Other versions
JP2016072570A (en
Inventor
里吉 務
務 里吉
石田 寛
寛 石田
和男 佐々木
和男 佐々木
守 古田
守 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Kochi Prefectural University Corp
Original Assignee
Tokyo Electron Ltd
Kochi Prefectural University Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Kochi Prefectural University Corp filed Critical Tokyo Electron Ltd
Priority to JP2014203379A priority Critical patent/JP6392061B2/en
Priority to KR1020150135683A priority patent/KR101973233B1/en
Priority to CN201510633441.XA priority patent/CN105489655B/en
Priority to TW104132175A priority patent/TWI666707B/en
Publication of JP2016072570A publication Critical patent/JP2016072570A/en
Application granted granted Critical
Publication of JP6392061B2 publication Critical patent/JP6392061B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、酸化物半導体をチャネルに用いる電子デバイス、その製造方法、及びその製造装置に関する。   The present invention relates to an electronic device using an oxide semiconductor for a channel, a manufacturing method thereof, and a manufacturing apparatus thereof.

近年、液晶ディスプレイでは高精細、大型化、高速応答性を実現する為に、高移動度の薄型トランジスタ(TFT:Thin Film Transistor)が求められている。また、より高輝度で高コントラストなディスプレイ、薄型化されたモバイル端末やフレキシブルディスプレイを実現するために有機EL(Electrouminescence)素子の利用が進んでいる。有機EL素子はTFTによって駆動される電流駆動型の素子であり、十分な発光性能を発揮するために、有機EL素子を駆動するTFTにおいても高移動度を実現する素子が求められてる。ところが、従来からTFTのチャネルの構成材料として主に用いられるアモルファスシリコンの電子移動度はさほど高くなく、有機EL素子が十分な発光性能を実現するのは困難である。   In recent years, in order to realize high definition, large size, and high-speed response in liquid crystal displays, high mobility thin transistors (TFTs) are required. In addition, the use of organic EL (Electrouminescence) elements is progressing in order to realize higher-brightness and high-contrast displays, thinned mobile terminals, and flexible displays. The organic EL element is a current-driven element driven by a TFT, and in order to exhibit sufficient light emission performance, an element that realizes high mobility is also required in the TFT that drives the organic EL element. However, the electron mobility of amorphous silicon, which has been mainly used as a constituent material of TFT channels in the past, is not so high, and it is difficult for the organic EL element to realize sufficient light emission performance.

そこで、高い電子移動度が得られる金属酸化物(酸化物半導体)をチャネルに用いるTFTが提案されている。このようなTFTに用いられる金属酸化物としては、酸化物半導体、例えば、インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)の酸化物からなるIGZOが知られている(例えば、非特許文献1参照。)。IGZOはアモルファス状態であっても比較的高い電子移動度(例えば、10cm/(V・s)以上)を有するため、IGZO等の金属酸化物をTFTのチャネルに用いることが期待されている。 Therefore, a TFT using a metal oxide (oxide semiconductor) that can provide high electron mobility for a channel has been proposed. As a metal oxide used in such a TFT, an oxide semiconductor, for example, IGZO made of an oxide of indium (In), gallium (Ga), and zinc (Zn) is known (for example, non-patent literature). 1). Since IGZO has a relatively high electron mobility (for example, 10 cm 2 / (V · s) or more) even in an amorphous state, a metal oxide such as IGZO is expected to be used for a TFT channel.

ところで、TFTではチャネルを外界の水分や大気などのガス等から確実に保護するため、例えば、窒化珪素(SiN)膜等からなるパシベーション膜を備える。窒化珪素膜からなるパシベーション膜をプラズマCVD(Chemical Vapor Deposition)で成膜する場合、プラズマ処理に用いる処理ガスによっては、水素ラジカルや水素イオンが水素原子としてパシベーション膜に含まれることがある。パシベーション膜に含まれた水素原子はチャネルへ拡散し、IGZO中の酸素原子を脱離させてIGZOの特性、例えば、閾値電圧(Vth)を変化させるため、水素原子を含まない処理ガスを用いたプラズマCVDによってパシベーション膜を形成することが提案されている(例えば、特許文献1参照)。   By the way, the TFT includes a passivation film made of, for example, a silicon nitride (SiN) film in order to surely protect the channel from external moisture or gas such as the atmosphere. In the case where a passivation film made of a silicon nitride film is formed by plasma CVD (Chemical Vapor Deposition), hydrogen radicals or hydrogen ions may be included as hydrogen atoms in the passivation film depending on the processing gas used for the plasma processing. Hydrogen atoms contained in the passivation film diffuse into the channel, and oxygen atoms in the IGZO are desorbed to change the characteristics of the IGZO, for example, the threshold voltage (Vth). Therefore, a processing gas containing no hydrogen atoms is used. It has been proposed to form a passivation film by plasma CVD (see, for example, Patent Document 1).

特願2014−049797号明細書Japanese Patent Application No. 2014-049797

「軽くて薄いシートディスプレイを実現する酸化物半導体TFT」, 三浦 健太郎他, 東芝レビューVol. 67 No. 1 (2012)"Oxide semiconductor TFT for realizing light and thin sheet display", Kentaro Miura et al., Toshiba Review Vol. 67 No. 1 (2012)

しかしながら、プラズマCVDにおいてスパッタリングや熱等の影響により、IGZOからなるチャネルにおいて酸素原子が欠落し、未結合手(ダングリングボンド)がチャネルに生じることがある。未結合手はキャリア(電子や正孔)をトラップするため、チャネルの電子移動度の低下を引き起こし、TFTの性能や信頼性を低下させるという問題がある。   However, in plasma CVD, oxygen atoms may be lost in a channel made of IGZO due to the influence of sputtering, heat, etc., and dangling bonds may be generated in the channel. Since the dangling bonds trap carriers (electrons and holes), there is a problem that the electron mobility of the channel is lowered and the performance and reliability of the TFT are lowered.

本発明の目的は、酸化物半導体の性能の低下を防止すると同時に信頼性の向上を図る ことができる電子デバイス、その製造方法、及びその製造装置を提供することにある。   An object of the present invention is to provide an electronic device, a manufacturing method thereof, and a manufacturing apparatus thereof that can prevent deterioration in performance of an oxide semiconductor and at the same time improve reliability.

上記目的を達成するために、本発明の電子デバイスは、酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に隣接する第1の膜と、該第1の膜を挟んで前記金属酸化物膜に対向する第2の膜とを備える電子デバイスにおいて、前記第2の膜が弗素含有膜からなり、前記第1の膜及び前記金属酸化物膜の境界における弗素原子の濃度は、前記金属酸化物膜の前記境界以外の部分における弗素原子の濃度よりも高く且つ前記第2の膜における弗素原子の濃度よりも低く、少なくとも前記第1の膜の前記境界以外の部分における弗素原子の濃度分布は、前記境界に向けて低下する濃度勾配を有することを特徴とする。 In order to achieve the above object, an electronic device of the present invention includes a metal oxide film forming an oxide semiconductor, a first film adjacent to the metal oxide film, and the metal sandwiching the first film. an electronic device and a second layer opposite the oxide film, before Symbol second film is a fluorine-containing film, the concentration of fluorine atoms at the boundary of the first film and the metal oxide film, The concentration of fluorine atoms in the portion other than the boundary of the metal oxide film is higher than the concentration of fluorine atoms in the portion other than the boundary and lower than the concentration of fluorine atoms in the second film. The density distribution has a density gradient that decreases toward the boundary.

上記目的を達成するために、本発明の電子デバイスの製造方法は、酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に隣接する第1の膜と、該第1の膜を挟んで前記金属酸化物膜に対向する第2の膜とを備える電子デバイスの製造方法であって、前記第2の膜を弗素含有膜で構成し、該弗素含有膜から弗素原子を前記金属酸化物膜へ拡散させ、前記第1の膜及び前記金属酸化物膜の境界における前記弗素原子の濃度、前記金属酸化物膜の前記境界以外の部分における前記弗素原子の濃度よりも高く且つ前記第2の膜における弗素原子の濃度よりも低いことを特徴とする。 In order to achieve the above object, a method of manufacturing an electronic device according to the present invention includes a metal oxide film that forms an oxide semiconductor, a first film adjacent to the metal oxide film, and the first film interposed therebetween. in a method of manufacturing an electronic device and a second layer facing the metal oxide film, before Symbol the second film constituted by fluorine-containing film, the metal oxide fluorine atoms from該弗-containing film It is diffused into the object layer, the concentration of the fluorine atoms at the boundary of the first film and the metal oxide film is high and the first than the concentration of the fluorine atoms in the portion other than the boundary of the metal oxide film It is characterized by being lower than the concentration of fluorine atoms in the second film .

上記目的を達成するために、本発明の電子デバイスの製造方法は、酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に他の膜を挟んで隣接する弗素含有膜とを備える電子デバイスの製造方法であって、前記金属酸化物膜にはチャネルが形成され、前記他の膜及び前記弗素含有膜は絶縁膜であり、弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVDによって前記弗素含有膜を形成し、前記弗素含有膜から弗素原子を拡散させることにより、前記他の膜中の弗素原子の濃度分布は、前記他の膜における前記金属酸化物膜との境界以外の部分において前記境界に向けて低下し且つ前記境界において増加する濃度勾配を有するが、前記境界において増加した弗素原子の濃度は前記弗素含有膜における弗素原子の濃度よりも低いことを特徴とする。 In order to achieve the above object, a method of manufacturing an electronic device according to the present invention includes an electronic device including a metal oxide film forming an oxide semiconductor and a fluorine-containing film adjacent to the metal oxide film with another film interposed therebetween. In the method of manufacturing a device, a channel is formed in the metal oxide film, the other film and the fluorine-containing film are insulating films, and at least one of a fluoride gas, an oxygen atom, and a nitrogen atom The fluorine-containing film is formed by CVD using a gas containing hydrogen, and fluorine atoms are diffused from the fluorine-containing film, whereby the concentration distribution of fluorine atoms in the other film is determined by the metal in the other film. A concentration gradient that decreases toward the boundary and increases at the boundary in a portion other than the boundary with the oxide film, and the concentration of the fluorine atom increased at the boundary is the fluorine source in the fluorine-containing film. And wherein the lower than the concentration of.

また、上記目的を達成するために、本発明の電子デバイスの製造装置は、酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に他の膜を挟んで隣接する弗素含有膜とを備える電子デバイスの製造装置であって、前記金属酸化物膜にはチャネルが形成され、前記他の膜及び前記弗素含有膜は絶縁膜であり、弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVDによって前記弗素含有膜を形成し、前記弗素含有膜から弗素原子を拡散させることにより、前記他の膜中の弗素原子の濃度分布は、前記他の膜における前記金属酸化物膜との境界以外の部分において前記境界に向けて低下し且つ前記境界において増加する濃度勾配を有するが、前記境界において増加した弗素原子の濃度は前記弗素含有膜における弗素原子の濃度よりも低いことを特徴とする。 In order to achieve the above object, an electronic device manufacturing apparatus of the present invention includes a metal oxide film forming an oxide semiconductor and a fluorine-containing film adjacent to the metal oxide film with another film interposed therebetween. An electronic device manufacturing apparatus comprising: a channel is formed in the metal oxide film; the other film and the fluorine-containing film are insulating films; and a fluoride gas, at least oxygen atoms and nitrogen atoms The fluorine-containing film is formed by CVD using a gas containing any of the above, and by diffusing fluorine atoms from the fluorine-containing film, the concentration distribution of fluorine atoms in the other film is A concentration gradient that decreases toward the boundary and increases at the boundary in a portion other than the boundary with the metal oxide film, and the concentration of fluorine atoms increased at the boundary is in the fluorine-containing film. And wherein the lower than the concentration of atom.

本発明によれば、第1の膜及び金属酸化物膜の境界における弗素原子の濃度が金属酸化物膜の境界以外の部分における弗素原子の濃度よりも高く、少なくとも第1の膜の境界以外の部分における弗素原子の濃度分布は、境界に向けて低下する濃度勾配を有する。金属酸化物から酸素原子が欠落して生じる未結合手は第1の膜及び金属酸化物膜の境界に多く存在するが、第1の膜及び金属酸化物膜の境界における弗素原子の濃度が金属酸化物膜の境界以外の部分における弗素原子の濃度よりも高いため、境界には多くの弗素原子が存在し、多くの弗素原子によって多くの未結合手が終端される。これにより、未結合手に起因する欠陥の発生を抑制することができ、もって、酸化物半導体の性能の低下を防止すると同時に信頼性の向上を図ることができる。   According to the present invention, the concentration of fluorine atoms at the boundary between the first film and the metal oxide film is higher than the concentration of fluorine atoms at a portion other than the boundary between the metal oxide films, and at least other than the boundary between the first films. The concentration distribution of fluorine atoms in the portion has a concentration gradient that decreases toward the boundary. There are many dangling bonds that occur due to the loss of oxygen atoms from the metal oxide, but the concentration of fluorine atoms at the boundary between the first film and the metal oxide film is metal. Since the concentration of fluorine atoms in the portion other than the boundary of the oxide film is higher than that of the oxide film, many fluorine atoms exist at the boundary, and many dangling bonds are terminated by many fluorine atoms. Accordingly, generation of defects due to dangling bonds can be suppressed, so that deterioration in performance of the oxide semiconductor can be prevented and reliability can be improved at the same time.

さらに、本発明によれば、金属酸化物膜に直接又は他の膜を挟んで隣接する弗素含有膜が、弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVDによって形成されるので、弗素含有膜は弗素原子を確実に含む。これにより、弗素含有膜から弗素原子が金属酸化物膜へ拡散し、金属酸化物膜に存在する未結合手を弗素原子によって終端することができる。その結果、未結合手に起因する欠陥の発生を抑制することができ、もって、酸化物半導体の性能の低下を防止すると同時に信頼性の向上を図ることができる。   Further, according to the present invention, the fluorine-containing film adjacent to the metal oxide film directly or with another film interposed between the metal oxide film uses a fluoride gas and a gas containing at least one of oxygen atoms and nitrogen atoms. Since it is formed by CVD, the fluorine-containing film surely contains fluorine atoms. Accordingly, fluorine atoms diffuse from the fluorine-containing film to the metal oxide film, and dangling bonds existing in the metal oxide film can be terminated by the fluorine atoms. As a result, generation of defects due to dangling bonds can be suppressed, so that deterioration in performance of the oxide semiconductor can be prevented and reliability can be improved.

一般的な電子デバイスとしてのボトムゲート型の酸化物TFTの構成を概略的に示す部分断面図である。It is a fragmentary sectional view showing roughly the composition of bottom gate type oxide TFT as a general electronic device. 照射された光のエネルギーに対する 、酸化珪素膜TFT及び弗素含有窒化珪素膜TFTの各初期特性値の変化の様子を示すグラフであり、図2(A)はS値の変化の様子を示し、図2(B)は閾値電圧変化量の変化の様子を示し、図2(C)はヒステリシス電圧変化量の変化の様子を示す。FIG. 2A is a graph showing how the initial characteristic values of the silicon oxide film TFT and the fluorine-containing silicon nitride film TFT change with respect to the energy of the irradiated light. FIG. 2A shows how the S value changes. 2 (B) shows how the threshold voltage change amount changes, and FIG. 2 (C) shows how the hysteresis voltage change amount changes. 酸化珪素膜及び弗素含有窒化珪素膜TFTの熱処理後にPBTS(Positive Bias Temperature Instability)試験を実施した際の各特性値の変化の様子を示すグラフであり、図3(A)は酸化珪素膜TFTにおけるゲート電圧及びドレイン電流の関係の時間的変化を示し、図3(B)は弗素含有窒化珪素膜TFTにおけるゲート電圧及びドレイン電流の関係の時間的変化を示し、図3(C)は酸化珪素膜TFTにおける負荷時間に対する閾値電圧変化量の変化の度合いを示し、図3(D)は弗素含有窒化珪素膜TFTにおける負荷時間に対する閾値電圧変化量の変化の度合いを示す。FIG. 3A is a graph showing changes in characteristic values when a PBTS (Positive Bias Temperature Instability) test is performed after heat treatment of the silicon oxide film and the fluorine-containing silicon nitride film TFT. FIG. 3B shows a temporal change in the relationship between the gate voltage and the drain current in the fluorine-containing silicon nitride film TFT, and FIG. 3C shows a silicon oxide film. FIG. 3D shows the degree of change in the threshold voltage change amount with respect to the load time in the fluorine-containing silicon nitride film TFT. TFTにおけるパシベーション膜からチャネルへの弗素原子の拡散の様子を示す部分断面図である。It is a fragmentary sectional view which shows the mode of the diffusion of the fluorine atom from the passivation film in a TFT to a channel. 図4に示すTFTを模した構造を有する分析用サンプルの断面図である。It is sectional drawing of the sample for analysis which has a structure imitating TFT shown in FIG. 図5に示す分析用サンプルの熱処理後における弗素原子の分布のSIMSによる測定結果を示すグラフである。It is a graph which shows the measurement result by SIMS of the distribution of the fluorine atom after the heat processing of the sample for analysis shown in FIG. 本発明の実施の形態に係る電子デバイスとしてのボトムゲート型のTFTの構成を概略的に示す部分断面図である。It is a fragmentary sectional view showing roughly the composition of bottom gate type TFT as an electronic device concerning an embodiment of the invention. 本発明の実施の形態に係る電子デバイスの製造装置としてのプラズマCVD成膜装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the plasma CVD film-forming apparatus as an electronic device manufacturing apparatus which concerns on embodiment of this invention. 図7におけるTFTの製造方法の一部を示す工程図である。It is process drawing which shows a part of manufacturing method of TFT in FIG. 図9のTFTの製造方法によって製造されたTFTにおける弗素原子の分布の様子を模式的に示すグラフである。10 is a graph schematically showing a state of fluorine atom distribution in a TFT manufactured by the TFT manufacturing method of FIG. 9; 図7のTFTの第1の変形例の構成を概略的に示す部分断面図である。FIG. 8 is a partial cross-sectional view schematically showing a configuration of a first modification of the TFT of FIG. 7. 図7のTFTの第2の変形例の構成を概略的に示す部分断面図である。FIG. 8 is a partial cross-sectional view schematically showing a configuration of a second modification of the TFT in FIG. 7. 図7のTFTの第3の変形例の構成を概略的に示す部分断面図である。FIG. 8 is a partial cross-sectional view schematically showing a configuration of a third modification of the TFT in FIG. 7. 図7のTFTの第4の変形例の構成を概略的に示す部分断面図である。FIG. 10 is a partial cross-sectional view schematically showing a configuration of a fourth modification of the TFT in FIG. 7. 図7のTFTの第5の変形例の構成を概略的に示す部分断面図である。FIG. 10 is a partial cross-sectional view schematically showing a configuration of a fifth modification of the TFT in FIG. 7. 図7のTFTの第6の変形例の構成を概略的に示す部分断面図である。FIG. 10 is a partial cross-sectional view schematically showing a configuration of a sixth modification of the TFT in FIG. 7.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、一般的な電子デバイスとしてのボトムゲート型の酸化物薄型トランジスタ(TFT)の構成を概略的に示す部分断面図である。   FIG. 1 is a partial cross-sectional view schematically showing a configuration of a bottom-gate oxide thin transistor (TFT) as a general electronic device.

図1において、基板11上に形成されるTFT10は、基板11上に形成されたゲート電極12と、ゲート電極12を覆うゲート絶縁膜13と、ゲート絶縁膜13上に形成され且つIGZOからなる酸化物半導体層15と、酸化物半導体層15の一部に形成されるチャネル14と、チャネル14を覆うエッチストップ膜17と、ソース電極18と、ドレイン電極19と、エッチストップ膜17、ソース電極18やドレイン電極19を覆うパシベーション膜20とを備える。   In FIG. 1, a TFT 10 formed on a substrate 11 includes a gate electrode 12 formed on the substrate 11, a gate insulating film 13 covering the gate electrode 12, and an oxide formed on the gate insulating film 13 and made of IGZO. The semiconductor layer 15, the channel 14 formed in a part of the oxide semiconductor layer 15, the etch stop film 17 covering the channel 14, the source electrode 18, the drain electrode 19, the etch stop film 17, and the source electrode 18. And a passivation film 20 covering the drain electrode 19.

ところで、本発明に先立ち、発明者等は水素原子を含まないパシベーション膜を用いた場合におけるTFTの初期特性値への影響を確認すべく、多量の水素原子を含むパシベーション膜としての水素含有窒化珪素(SiN:H)膜、少量の水素原子を含むパシベーション膜としての酸化珪素(SiO)膜、及び含まれる水素原子が極めて少なくて実質的に水素原子を含まない弗素含有窒化珪素(SiN:F)膜を用いたTFTの初期特性値を測定した。なお、これらのTFTのチャネルはIGZOからなり、測定された初期特性値は以下の表1に示された。 By the way, prior to the present invention, in order to confirm the influence on the initial characteristic value of TFT when using a passivation film not containing hydrogen atoms, the inventors have used hydrogen-containing silicon nitride as a passivation film containing a large amount of hydrogen atoms. (SiN: H) film, silicon oxide (SiO 2 ) film as a passivation film containing a small amount of hydrogen atoms, and fluorine-containing silicon nitride (SiN: F) containing very few hydrogen atoms and substantially no hydrogen atoms ) The initial characteristic value of the TFT using the film was measured. The channels of these TFTs consisted of IGZO, and the measured initial characteristic values are shown in Table 1 below.

表1に示すように、水素含有窒化珪素膜を用いたTFTは動作しなかったため、いずれの初期特性値も測定が不可能であった。これは、水素含有窒化珪素膜に含まれた多量の水素原子がチャネルへ拡散し、チャネルを構成するIGZO中の酸素原子を脱離させたためだと考えられた。一方、パシベーション膜に酸化珪素膜を用いたTFT(以下、「酸化珪素膜TFT」という。)及びパシベーション膜に弗素含有窒化珪素膜を用いたTFT(以下、「弗素含有窒化珪素膜TFT」という。)のいずれも動作したため、各初期特性値を測定することができたが、例えば、電子移動度は酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が高く、スイッチング性能を示すS値は酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が小さく、ヒステリシス電圧変化量(ΔV)は酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が小さい。すなわち、酸化珪素膜TFTの各初期特性値よりも弗素含有窒化珪素膜TFTの各初期特性値の方が良好な値を示した。又、閾値電圧変化量(ΔVth)の絶対値は酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が小さくなった。すなわち、酸化珪素膜TFTの信頼性よりも弗素含有窒化珪素膜TFTの信頼性が改善される結果が得られた。 As shown in Table 1, since the TFT using the hydrogen-containing silicon nitride film did not operate, any initial characteristic value could not be measured. This was thought to be because a large amount of hydrogen atoms contained in the hydrogen-containing silicon nitride film diffused into the channel, and oxygen atoms in IGZO constituting the channel were desorbed. On the other hand, a TFT using a silicon oxide film as a passivation film (hereinafter referred to as “silicon oxide film TFT”) and a TFT using a fluorine-containing silicon nitride film as a passivation film (hereinafter referred to as “fluorine-containing silicon nitride film TFT”). Each of the initial characteristic values could be measured because, for example, the electron mobility was higher in the fluorine-containing silicon nitride film TFT than in the silicon oxide film TFT, and the S value indicating the switching performance was The fluorine-containing silicon nitride film TFT is smaller than the silicon oxide film TFT, and the hysteresis voltage change amount (ΔV H ) is smaller in the fluorine-containing silicon nitride film TFT than in the silicon oxide film TFT. That is, each initial characteristic value of the fluorine-containing silicon nitride film TFT was better than each initial characteristic value of the silicon oxide film TFT. Further, the absolute value of the threshold voltage change amount (ΔV th ) is smaller in the fluorine-containing silicon nitride film TFT than in the silicon oxide film TFT. In other words, the reliability of the fluorine-containing silicon nitride film TFT was improved over the reliability of the silicon oxide film TFT.

また、光を、酸化珪素膜TFT及び弗素含有窒化珪素膜TFTのそれぞれに照射してこれらのTFTを駆動させたときの光エネルギーに対するTFTの各初期特性値の変化の様子を確認し、確認結果を図2(A)乃至図2(C)に示した。なお、図2(A)乃至図2(C)において、酸化珪素膜TFT及び弗素含有窒化珪素膜TFTをそれぞれ「SiO」及び「SiN:F」で示す。 In addition, the change of each initial characteristic value of the TFT with respect to the light energy when the TFT is driven by irradiating light to each of the silicon oxide film TFT and the fluorine-containing silicon nitride film TFT is confirmed. Are shown in FIGS. 2 (A) to 2 (C). In FIGS. 2A to 2C, the silicon oxide film TFT and the fluorine-containing silicon nitride film TFT are indicated by “SiO 2 ” and “SiN: F”, respectively.

照射される光のエネルギーが変化したとき、S値の変化に関しては図2(A)に示すように、閾値電圧変化量(ΔVth)に関しては図2(B)に示すように、ヒステリシス電圧変化量(Δ(ΔV))に関しては図2(C)に示すように、いずれの初期特性値に関しても、2.7eV以上の領域において酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が特性値の変化が小さいことが確認された。すなわち、初期特性に関して酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が優れていることが確認された。また、IGZOのバンドギャップは3〜3.2eVである一方、弗素含有窒化珪素膜TFTでは3〜3.2eVにおいても特性値の変化が小さいことから、バンドギャップの要因となる深い欠陥準位が低減されたことが分かり、また、その結果、弗素含有窒化珪素膜TFTにおいて信頼性が改善されたことが推察された。 When the energy of the irradiated light changes, the hysteresis voltage changes as shown in FIG. 2A regarding the change of the S value and as shown in FIG. 2B regarding the amount of change in the threshold voltage (ΔV th ). As for the amount (Δ (ΔV H )), as shown in FIG. 2C, the fluorine-containing silicon nitride film TFT is more preferable than the silicon oxide film TFT in the region of 2.7 eV or more for any initial characteristic value. It was confirmed that the change in the characteristic value was small. That is, it was confirmed that the fluorine-containing silicon nitride film TFT was superior to the silicon oxide film TFT with respect to the initial characteristics. The band gap of IGZO is 3 to 3.2 eV, while the fluorine-containing silicon nitride film TFT has a small change in characteristic value even at 3 to 3.2 eV. As a result, it was inferred that the reliability of the fluorine-containing silicon nitride film TFT was improved.

さらに、酸化珪素膜(パシベーション膜)の形成後に酸化珪素膜TFTへ350℃の熱処理を施し、弗素含有窒化珪素膜(パシベーション膜)の形成後に弗素含有窒化珪素膜TFTへ350℃の熱処理を施した後、各TFTにおいて特性値を測定して各TFTの信頼性を確認し、確認結果を図3(A)乃至図3(D)に示した。   Further, after the formation of the silicon oxide film (passivation film), the silicon oxide film TFT was subjected to a heat treatment at 350 ° C., and after the formation of the fluorine-containing silicon nitride film (passivation film), the fluorine-containing silicon nitride film TFT was subjected to a heat treatment at 350 ° C. Thereafter, the characteristic values of each TFT were measured to confirm the reliability of each TFT, and the confirmation results are shown in FIGS. 3 (A) to 3 (D).

図3は、酸化珪素膜及び弗素含有窒化珪素膜TFTへ熱処理を施した後(以下、「熱処理後」という。)のPBTS試験の結果を示し、図3(A)は熱処理後の酸化珪素膜TFTにおけるゲート電圧及びドレイン電流の関係の時間的変化を示し、図3(B)は熱処理後の弗素含有窒化珪素膜TFTにおけるゲート電圧及びドレイン電流の関係の時間的変化を示す。各図中において各シンボルは各経過時間におけるゲート電圧及びドレイン電流の測定値を示す。具体的には、シンボル無しの実線は初期状態の測定値を示し、「◇」は100秒経過後の測定値を示し、「○」は1000秒経過後の測定値を示し、「△」は5000秒経過後の測定値を示し、シンボル無し破線は10000秒経過後の測定値を示す。図3(A)及び図3(B)では負荷時間が経過するに従い、ゲート電圧及びドレイン電流の関係が各図中の矢印方向に移動する。図3(A)及び図3(B)より、熱処理後の酸化珪素膜TFTよりも熱処理後の弗素含有窒化珪素膜TFTの方が、ゲート電圧及びドレイン電流の関係の時間的変化が少なく、ドレイン電流が安定して流れることが分かった。   FIG. 3 shows the result of the PBTS test after the silicon oxide film and the fluorine-containing silicon nitride film TFT are heat treated (hereinafter referred to as “after heat treatment”), and FIG. 3A shows the silicon oxide film after the heat treatment. FIG. 3B shows temporal changes in the relationship between the gate voltage and the drain current in the fluorine-containing silicon nitride film TFT after the heat treatment. In each figure, each symbol indicates a measured value of gate voltage and drain current at each elapsed time. Specifically, a solid line without a symbol indicates a measured value in an initial state, “◇” indicates a measured value after 100 seconds, “◯” indicates a measured value after 1000 seconds, and “Δ” indicates A measured value after 5000 seconds has elapsed, and a broken line without a symbol indicates a measured value after 10,000 seconds have elapsed. 3A and 3B, as the load time elapses, the relationship between the gate voltage and the drain current moves in the direction of the arrow in each drawing. 3A and 3B, the fluorine-containing silicon nitride film TFT after the heat treatment has a smaller temporal change in the relationship between the gate voltage and the drain current than the silicon oxide film TFT after the heat treatment. It was found that the current flowed stably.

図3(C)は熱処理後の酸化珪素膜TFTにおける負荷時間に対する閾値電圧変化量の変化の度合いを示し、図3(D)は熱処理後の弗素含有窒化珪素膜TFTにおける負荷時間に対する閾値電圧変化量の変化の度合いを示す。各図中において各シンボルは測定時の温度を示し、「◇」は室温であり、「○」は50℃であり、「△」は75℃であり、「□」は100℃である。図3(C)及び図3(D)より、熱処理後の酸化珪素膜TFTよりも熱処理後の弗素含有窒化珪素膜TFTの方が負荷時間に対する閾値電圧変化量の変化が少なく、閾値電圧が安定していることが分かった。すなわち、信頼性に関しても酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が優れていることが確認された。   FIG. 3C shows the degree of change in the threshold voltage change amount with respect to the load time in the silicon oxide film TFT after the heat treatment, and FIG. 3D shows the threshold voltage change with respect to the load time in the fluorine-containing silicon nitride film TFT after the heat treatment. Indicates the degree of change in quantity. In each figure, each symbol indicates a temperature at the time of measurement, “◇” is room temperature, “◯” is 50 ° C., “Δ” is 75 ° C., and “□” is 100 ° C. 3C and 3D, the fluorine-containing silicon nitride film TFT after the heat treatment has a smaller change in the threshold voltage with respect to the load time and the threshold voltage is more stable than the silicon oxide film TFT after the heat treatment. I found out that That is, it has been confirmed that the fluorine-containing silicon nitride film TFT is superior to the silicon oxide film TFT in terms of reliability.

初期特性や信頼性に関して酸化珪素膜TFTよりも弗素含有窒化珪素膜TFTの方が優れていることの理由として、本発明者等は弗素含有窒化珪素膜TFTのパシベーション膜に含まれる弗素原子の存在に注目し、以下のメカニズムを推察した。   The reason why the fluorine-containing silicon nitride film TFT is superior to the silicon oxide film TFT in terms of initial characteristics and reliability is that the present inventors present the presence of fluorine atoms contained in the passivation film of the fluorine-containing silicon nitride film TFT. The following mechanism was inferred.

TFT10において、チャネル14を構成するIGZO膜上に、例えば、酸化珪素からなるエッチストップ膜17をプラズマCVDによって形成する際、IGZO膜が陽イオン等によってスパッタされ、又は熱の影響により、IGZO膜から酸素原子が放出されて亜鉛原子等の未結合手が、主にIGZO膜の表面近傍、すなわち、エッチストップ膜17及びチャネル14の境界近傍において生じる。未結合手はTFTの動作時においてチャネル14内のキャリアをトラップし、TFT10の初期特性や信頼性を悪化させる。   In the TFT 10, when an etch stop film 17 made of, for example, silicon oxide is formed on the IGZO film constituting the channel 14 by plasma CVD, the IGZO film is sputtered by positive ions or the like, or from the IGZO film due to the influence of heat. Oxygen atoms are released and dangling bonds such as zinc atoms are generated mainly near the surface of the IGZO film, that is, near the boundary between the etch stop film 17 and the channel 14. The dangling bonds trap carriers in the channel 14 during the operation of the TFT, and deteriorate the initial characteristics and reliability of the TFT 10.

これに対して、パシベーション膜20が弗素原子(図4中「F」で示す。)を含有すると、TFT10の形成後、図4に示すように、パシベーション膜20に含有される弗素原子がエッチストップ膜17を介してチャネル14へ拡散し、エッチストップ膜17及びチャネル14の境界近傍において生じた未結合手を終端する。これにより、チャネル14内におけるキャリアのトラップを抑制し、TFT10の初期特性を改善する。また、亜鉛原子及び弗素原子の結合エネルギーは、亜鉛原子及び酸素原子の結合エネルギーよりも高い(前者は364kJ/mol、後者は284kJ/mol)ため、弗素原子によって終端された未結合手は安定し、再度弗素原子を放出して未結合手に戻ることがない。これにより、チャネル14の信頼性を改善し、引いては、TFT10の信頼性を改善する。   On the other hand, when the passivation film 20 contains fluorine atoms (indicated by “F” in FIG. 4), after the TFT 10 is formed, the fluorine atoms contained in the passivation film 20 are etched off as shown in FIG. It diffuses into the channel 14 through the film 17 and terminates dangling bonds generated near the boundary between the etch stop film 17 and the channel 14. This suppresses carrier traps in the channel 14 and improves the initial characteristics of the TFT 10. In addition, since the bond energy of zinc atom and fluorine atom is higher than that of zinc atom and oxygen atom (the former is 364 kJ / mol, the latter is 284 kJ / mol), the dangling bonds terminated by fluorine atoms are stable. The fluorine atom is not released again and does not return to the dangling bond. As a result, the reliability of the channel 14 is improved, and hence the reliability of the TFT 10 is improved.

また、本発明者等は、図4に示すTFTを模した構造を有する分析用サンプル(図5)を作成し、パシベーション膜20に含有される弗素原子を積極的にチャネル14へ拡散させるために、パシベーション膜20が弗素含有窒化珪素膜から構成される分析用サンプルの形成後に当該分析用サンプルへ熱処理を施し、その後、分析用サンプルにおける弗素原子の分布を二次イオン質量分析法(SIMS: Secondary Ion Mass Spectrometry)によって測定した。   Further, the present inventors prepared an analytical sample (FIG. 5) having a structure simulating a TFT shown in FIG. 4, and actively diffuses fluorine atoms contained in the passivation film 20 into the channel 14. Then, after the formation of the analytical sample in which the passivation film 20 is composed of a fluorine-containing silicon nitride film, the analytical sample is subjected to heat treatment, and then the distribution of fluorine atoms in the analytical sample is analyzed by secondary ion mass spectrometry (SIMS). Ion Mass Spectrometry).

図6は、図5に示す分析用サンプルの熱処理後における弗素原子の分布のSIMSによる測定結果を示すグラフである。図6では、1時間の熱処理が施された場合のTFTにおける弗素原子の分布が破線で示され、3時間の熱処理が施された場合のTFTにおける弗素原子の分布が実線で示される。   FIG. 6 is a graph showing the results of SIMS measurement of the distribution of fluorine atoms after the heat treatment of the analytical sample shown in FIG. In FIG. 6, the distribution of fluorine atoms in the TFT when the heat treatment is performed for 1 hour is indicated by a broken line, and the distribution of fluorine atoms in the TFT when the heat treatment is performed for 3 hours is indicated by a solid line.

図6において、パシベーション膜20から拡散した弗素原子の数(濃度)は、エッチストップ膜17からチャネル14へ向けて減少するが、エッチストップ膜17及びチャネル14の境界において一旦極値を呈するように増加する。この結果は上述したメカニズム、すなわち、エッチストップ膜17及びチャネル14の境界近傍において生じる未結合手が弗素原子によって終端されることを裏付けるものであり、上記推察したメカニズムは正しいことが確認された。   In FIG. 6, the number (concentration) of fluorine atoms diffused from the passivation film 20 decreases from the etch stop film 17 toward the channel 14, but once exhibits an extreme value at the boundary between the etch stop film 17 and the channel 14. To increase. This result confirms that the above-described mechanism, that is, the dangling bond generated in the vicinity of the boundary between the etch stop film 17 and the channel 14 is terminated by the fluorine atom, and that the inferred mechanism is correct.

また、熱処理の時間が長いほど、パシベーション膜20から拡散する弗素原子の数も多くなるが、図6に示すように、熱処理の時間が長いほど、エッチストップ膜17及びチャネル14の境界における弗素原子の数の極値は大きくなるため、エッチストップ膜17及びチャネル14の境界近傍において未結合手を終端する弗素原子はパシベーション膜20から拡散した弗素原子であると考えられた。 Further, the longer the heat treatment time, the larger the number of fluorine atoms diffusing from the passivation film 20. However, as shown in FIG. 6, the longer the heat treatment time, the more fluorine atoms at the boundary between the etch stop film 17 and the channel 14. since the greater the number of extreme values of fluorine atoms for terminating the dangling bonds near the boundary of the etch stop film 17, and channel 14 is considered to be fluorine atoms diffused from the passivation film 20.

すなわち、本発明者等は、弗素含有膜を未結合手が存在するチャネルの近辺に設けて熱処理を行うことにより、弗素含有層から拡散した弗素原子によってチャネルの未結合手を終端できるという知見を得た。本発明は上述した知見に基くものである。   That is, the present inventors have found that a fluorine-containing film can be terminated by fluorine atoms diffused from a fluorine-containing layer by performing a heat treatment by providing a fluorine-containing film in the vicinity of a channel where a dangling bond exists. Obtained. The present invention is based on the knowledge described above.

次に、本実施の形態に係る電子デバイスについて説明する。   Next, the electronic device according to the present embodiment will be described.

図7は、本実施の形態に係る電子デバイスとしてのボトムゲート型のTFTの構成を概略的に示す部分断面図である。なお、図7のTFT21の構成は、図1のTFT10の構成とほぼ同じであるため、以下、相違点を中心に説明する。   FIG. 7 is a partial cross-sectional view schematically showing a configuration of a bottom gate type TFT as an electronic device according to the present embodiment. The configuration of the TFT 21 in FIG. 7 is almost the same as the configuration of the TFT 10 in FIG.

図7において、TFT21は、基板11上に形成されたゲート電極12と、ゲート絶縁膜13と、酸化物半導体層15と、酸化物半導体層の一部に形成されるチャネル14(金属酸化物膜)と、チャネル14を含む酸化物半導体層15を覆い、且つチャネル14以外の酸化物半導体層15を部分的に露出させるエッチストップ膜22(第1の膜)と、ソース電極18と、ドレイン電極19と、エッチストップ膜22、ソース電極18及びドレイン電極19を覆うパシベーション膜23(第2の膜)とを備える。TFT21において、ゲート絶縁膜13及びエッチストップ膜22は少量の水素原子を含む酸化珪素膜からなり、パシベーション膜23は弗素含有窒化珪素膜からなる。なお、ゲート絶縁膜13及びエッチストップ膜22に含まれる少量の水素原子は、製造工程において混入を余儀なくされるものであり、本発明が奏する効果には大きな影響を及ぼすものではないが、理想的には含まれないことが好ましい。   In FIG. 7, a TFT 21 includes a gate electrode 12 formed on a substrate 11, a gate insulating film 13, an oxide semiconductor layer 15, and a channel 14 (metal oxide film) formed in part of the oxide semiconductor layer. ), An etch stop film 22 (first film) covering the oxide semiconductor layer 15 including the channel 14 and partially exposing the oxide semiconductor layer 15 other than the channel 14, a source electrode 18, and a drain electrode 19 and a passivation film 23 (second film) covering the etch stop film 22, the source electrode 18 and the drain electrode 19. In the TFT 21, the gate insulating film 13 and the etch stop film 22 are made of a silicon oxide film containing a small amount of hydrogen atoms, and the passivation film 23 is made of a fluorine-containing silicon nitride film. Note that a small amount of hydrogen atoms contained in the gate insulating film 13 and the etch stop film 22 are inevitably mixed in the manufacturing process, and do not greatly affect the effect of the present invention. Is preferably not included.

図8は、本実施の形態に係る電子デバイスの製造装置としてのプラズマCVD成膜装置の構成を概略的に示す断面図である。本プラズマCVD成膜装置は、TFT21におけるパシベーション膜23を形成する際に好適に用いられる。   FIG. 8 is a cross-sectional view schematically showing a configuration of a plasma CVD film forming apparatus as an electronic device manufacturing apparatus according to the present embodiment. This plasma CVD film forming apparatus is preferably used when forming the passivation film 23 in the TFT 21.

図8において、プラズマCVD成膜装置24は、例えば、TFT21が形成される基板11を収容する略筐体形状のチャンバ25と、該チャンバ25の底部に配置されて基板11を上面に載置する載置台26と、チャンバ25の外部においてチャンバ25の内部の載置台26と対向するように配置されるICP(Inductively Coupled Plasma)アンテナ27と、チャンバ25の天井部を構成し、載置台26及びICPアンテナ27の間に介在する窓部材28とを備える。ICPアンテナ27と窓部材28の間にはスペーサー(図示しない)によって一定のギャップが保たれる。   In FIG. 8, the plasma CVD film forming apparatus 24 has, for example, a substantially casing-shaped chamber 25 that accommodates the substrate 11 on which the TFT 21 is formed, and is placed on the bottom of the chamber 25 to place the substrate 11 on the upper surface. The mounting table 26, an ICP (Inductively Coupled Plasma) antenna 27 disposed outside the chamber 25 so as to face the mounting table 26 inside the chamber 25, and a ceiling portion of the chamber 25 are configured, and the mounting table 26 and the ICP And a window member 28 interposed between the antennas 27. A constant gap is maintained between the ICP antenna 27 and the window member 28 by a spacer (not shown).

チャンバ25は排気装置(図示しない)を有し、該排気装置はチャンバ25を真空引きしてチャンバ25の内部を減圧する。チャンバ25の窓部材28は誘電体からなり、チャンバ25の内部と外部とを仕切る。   The chamber 25 has an exhaust device (not shown). The exhaust device evacuates the chamber 25 to decompress the inside of the chamber 25. The window member 28 of the chamber 25 is made of a dielectric and partitions the inside and the outside of the chamber 25.

窓部材28は絶縁部材(図示しない)を介してチャンバ25の側壁に支持され、窓部材28とチャンバ25は直接的に接触せず、電気的に導通しない。また、窓部材28は少なくとも載置台26に載置された基板11の全面を覆うことが可能な大きさを有する。なお、窓部材28は複数の分割片から構成されてもよい。   The window member 28 is supported on the side wall of the chamber 25 via an insulating member (not shown), and the window member 28 and the chamber 25 are not in direct contact and are not electrically connected. The window member 28 has a size capable of covering at least the entire surface of the substrate 11 placed on the placement table 26. The window member 28 may be composed of a plurality of divided pieces.

チャンバ25の側壁には3つのガス導入口29,30,31が設けられ、ガス導入口29はガス導入管32を介してチャンバ25の外部に配置されたハロゲン化珪素ガス供給部33に接続され、ガス導入口30はガス導入管34を介してチャンバ25の外部に配置された窒素含有ガス供給部35に接続され、ガス導入口31はガス導入管36を介してチャンバ25の外部に配置された希ガス供給部37に接続される。   Three gas introduction ports 29, 30, 31 are provided on the side wall of the chamber 25, and the gas introduction port 29 is connected to a silicon halide gas supply unit 33 disposed outside the chamber 25 through a gas introduction pipe 32. The gas introduction port 30 is connected to a nitrogen-containing gas supply unit 35 disposed outside the chamber 25 via a gas introduction tube 34, and the gas introduction port 31 is disposed outside the chamber 25 via a gas introduction tube 36. The noble gas supply unit 37 is connected.

ハロゲン化珪素ガス供給部33はガス導入口29を介してチャンバ25の内部へ、水素原子を含まないハロゲン化珪素ガス、例えば、四弗化珪素(SiF)ガスを供給し、窒素含有ガス供給部35はガス導入口30を介してチャンバ25の内部へ、水素原子を含まない窒素含有ガス、例えば、窒素(N)ガスを供給し、希ガス供給部37はガス導入口31を介してチャンバ25の内部へ、希ガス、例えば、アルゴンガスを供給する。すなわち、チャンバ25の内部へは、四弗化珪素ガス及び窒素ガスが混合され、且つ水素を含まない処理ガスが供給される。なお、処理ガスは、四弗化珪素ガスや窒素ガスの他に水素を含まないガスを含んでいてもよい。各ガス導入管32,34,36はマスフローコントローラやバルブ(いずれも図示しない)を有し、ガス導入口29,30,31から供給される各ガスの流量を調整する。 The silicon halide gas supply unit 33 supplies a silicon halide gas containing no hydrogen atom, for example, silicon tetrafluoride (SiF 4 ) gas, to the inside of the chamber 25 through the gas inlet 29, and supplies a nitrogen-containing gas. The unit 35 supplies a nitrogen-containing gas not containing hydrogen atoms, for example, nitrogen (N 2 ) gas, into the chamber 25 through the gas inlet 30, and the rare gas supply unit 37 passes through the gas inlet 31. A rare gas such as argon gas is supplied into the chamber 25. That is, the processing gas not containing hydrogen is supplied into the chamber 25 by mixing silicon tetrafluoride gas and nitrogen gas. Note that the processing gas may contain a gas not containing hydrogen in addition to the silicon tetrafluoride gas or the nitrogen gas. Each gas introduction pipe 32, 34, 36 has a mass flow controller and a valve (both not shown), and adjusts the flow rate of each gas supplied from the gas introduction ports 29, 30, 31.

ICPアンテナ27は窓部材28の上面に沿って配置される環状の導線、若しくは、導体板からなり、整合器38を介して高周波電源39に接続される。高周波電源39からの高周波電流はICPアンテナ27を流れ、該高周波電流はICPアンテナ27に窓部材28を介してチャンバ25の内部に磁界を発生させる。該磁界は高周波電流に起因して発生するために時間的(周期的)に変化するが、時間的に変化する磁界は誘導電界を生成し、該誘導電界によって加速された電子がチャンバ25内に導入されたガスの分子や原子と衝突して誘導結合プラズマが生じる。   The ICP antenna 27 is formed of an annular conductor or a conductor plate disposed along the upper surface of the window member 28, and is connected to a high frequency power supply 39 through a matching unit 38. The high frequency current from the high frequency power supply 39 flows through the ICP antenna 27, and the high frequency current causes the ICP antenna 27 to generate a magnetic field inside the chamber 25 through the window member 28. Since the magnetic field is generated due to the high-frequency current, it changes in time (periodic), but the time-changed magnetic field generates an induced electric field, and electrons accelerated by the induced electric field enter the chamber 25. Inductively coupled plasma is generated by colliding with the introduced gas molecules and atoms.

プラズマCVD成膜装置24では、誘導結合プラズマによってチャンバ25の内部へ供給された四弗化珪素ガスや窒素ガスからプラズマを生成し、CVDによって弗素含有窒化珪素膜を形成することにより、パシベーション膜23を形成する。このとき、四弗化珪素ガスや窒素ガスのいずれにも水素原子が含まれないため、パシベーション膜23を形成する弗素含有窒化珪素膜は処理ガスに起因する水素原子を含まない。   In the plasma CVD film forming apparatus 24, plasma is generated from silicon tetrafluoride gas or nitrogen gas supplied into the chamber 25 by inductively coupled plasma, and a fluorine-containing silicon nitride film is formed by CVD, whereby the passivation film 23 is formed. Form. At this time, since neither silicon tetrafluoride gas nor nitrogen gas contains hydrogen atoms, the fluorine-containing silicon nitride film forming the passivation film 23 does not contain hydrogen atoms resulting from the processing gas.

なお、基板11の搬送時に当該基板11に吸着していた微量の水分や、排気装置で十分に除去し切れなかった水分等の処理ガス以外の環境要因による水分がチャンバ25内に存在するため、当該水分に起因する水素原子がパシベーション膜23を形成する弗素含有窒化珪素膜に極めて少ない量で含まれることがある。すなわち、水素原子を含まない処理ガスを用いることによってパシベーション膜23中に含まれる水素原子の量を極力抑える(水素原子の存在を抑制する)ことはできるものの、パシベーション膜23には依然として極めて少ない量の水素原子が含まれる。このとき、形成される弗素含有窒化珪素膜の主成分は窒化珪素であり、窒化珪素中に四弗化珪素ガスが分解して生じた弗素原子が分散して含有されるが、このような場合においても、弗素原子の濃度を水素原子の濃度よりも高くすることにより、本発明を実現することができる。また、本実施の形態においてパシベーション膜23の形成の際に添加ガスとして、或いは、パシベーション膜23の形成の前後に他の処理として例えば四弗化炭素ガス等の導入を行うことがあるため、チャンバ25内においてプラズマ化された四弗化炭素ガスから発生した微量の炭素原子がパッシベーション膜23に含まれて一部に炭化窒化珪素を構成することがある。しかしながら、このような微量の炭化窒化珪素は本発明の効果を阻害するものではないため、パッシベーション膜23は全体として実質的に弗素含有窒化珪素膜に該当すると言える。すなわち、本実施の形態に係る弗素含有窒化珪素膜は、このような炭素等を含む不純物を微量に含む弗素含有窒化珪素膜を排除するものではない。このような弗素含有窒化珪素膜に関する考え方は、後述のパッシベーション膜が弗素含有酸化珪素膜、弗素含有酸窒化珪素膜、その他の素材に該当する場合においても同様に適用される。   It should be noted that moisture due to environmental factors other than the processing gas, such as a minute amount of moisture adsorbed on the substrate 11 when the substrate 11 is transported or moisture that has not been sufficiently removed by the exhaust device, is present in the chamber 25. Hydrogen atoms resulting from the moisture may be contained in a very small amount in the fluorine-containing silicon nitride film that forms the passivation film 23. That is, although the amount of hydrogen atoms contained in the passivation film 23 can be suppressed as much as possible by using a processing gas that does not contain hydrogen atoms (the presence of hydrogen atoms is suppressed), the amount of the passivation film 23 is still extremely small. Of hydrogen atoms. At this time, the main component of the fluorine-containing silicon nitride film to be formed is silicon nitride, and fluorine atoms generated by the decomposition of silicon tetrafluoride gas are dispersed and contained in the silicon nitride. In this case, the present invention can be realized by making the concentration of fluorine atoms higher than the concentration of hydrogen atoms. Further, in this embodiment, for example, carbon tetrafluoride gas may be introduced as an additive gas when forming the passivation film 23 or as another process before and after the formation of the passivation film 23. In some cases, a trace amount of carbon atoms generated from the carbon tetrafluoride gas converted into plasma in 25 is contained in the passivation film 23 to partially constitute silicon carbonitride. However, since such a small amount of silicon carbonitride does not hinder the effects of the present invention, it can be said that the passivation film 23 substantially corresponds to a fluorine-containing silicon nitride film as a whole. That is, the fluorine-containing silicon nitride film according to the present embodiment does not exclude such a fluorine-containing silicon nitride film containing a trace amount of impurities including carbon and the like. The concept regarding such a fluorine-containing silicon nitride film is similarly applied when a passivation film described later corresponds to a fluorine-containing silicon oxide film, a fluorine-containing silicon oxynitride film, or other materials.

四弗化珪素ガスにおける硅素原子及び弗素原子の結合や窒素ガスにおける窒素原子同士の結合は結合エネルギーが高い(前者は595kJ/mol、後者は945kJ/mol)いためプラズマ化することは容易ではないが、ICPアンテナ27を用いて生じる誘導結合プラズマは密度が非常に高いため、結合エネルギーが高い結合を有する四弗化珪素ガスや窒素ガスからプラズマを生成することができる。   Bonding of silicon atoms and fluorine atoms in silicon tetrafluoride gas and bonding between nitrogen atoms in nitrogen gas has high binding energy (the former is 595 kJ / mol, the latter is 945 kJ / mol), so it is not easy to make it into plasma. Since the inductively coupled plasma generated using the ICP antenna 27 has a very high density, plasma can be generated from silicon tetrafluoride gas or nitrogen gas having a bond with high binding energy.

希ガス供給部37が供給するアルゴンガス等の希ガスは、窒化珪素膜を直接構成する材料ガスではないが、窒化珪素膜を直接構成する材料ガスである四弗化珪素ガス及び窒素ガスを適度な濃度に調整し、さらに、誘導結合プラズマを生成するための放電を容易に行えるようにする等、CVDにおいて補助的な役割を果たす。   The rare gas such as argon gas supplied by the rare gas supply unit 37 is not a material gas directly constituting the silicon nitride film, but moderately includes a silicon tetrafluoride gas and a nitrogen gas which are material gases directly constituting the silicon nitride film. In addition, it plays an auxiliary role in CVD, such as adjusting the concentration to a high level and facilitating discharge for generating inductively coupled plasma.

また、プラズマCVD成膜装置24は、さらにコントローラ40を備え、該コントローラ40はプラズマCVD成膜装置24の各構成要素の動作を制御する。   Further, the plasma CVD film forming apparatus 24 further includes a controller 40, and the controller 40 controls the operation of each component of the plasma CVD film forming apparatus 24.

なお、ハロゲン化珪素ガス供給部33が供給する水素原子を含まないハロゲン化珪素ガスは、四弗化珪素ガスに限られず、他のハロゲン化珪素ガス、例えば、塩化珪素(SiCl)であってもよく、窒素含有ガス供給部35が供給する窒素含有ガスは、窒素ガスに限られず、他の窒素含有ガスでもよい。 Note that the silicon halide gas not containing hydrogen atoms supplied by the silicon halide gas supply unit 33 is not limited to silicon tetrafluoride gas, but other silicon halide gas, for example, silicon chloride (SiCl 4 ). Alternatively, the nitrogen-containing gas supplied by the nitrogen-containing gas supply unit 35 is not limited to nitrogen gas, and may be other nitrogen-containing gas.

次に、本実施の形態に係る電子デバイスの製造方法としてのTFT21の製造方法につて説明する。   Next, a manufacturing method of the TFT 21 as a manufacturing method of the electronic device according to the present embodiment will be described.

図9は、図7におけるTFTの製造方法の一部を示す工程図である。   FIG. 9 is a process diagram showing a part of the manufacturing method of the TFT in FIG.

まず、金属(例えば、銅(Cu)/モリブデン(Mo)、チタン(Ti)/アルミニウム(Al)/チタンやモリブデン(Mo)/アルミニウム/モリブデン)のPVD(Physical Vapor Deposition)による成膜、フォトレジストを所定のパターンに現像するフォトリソグラフィ、現像されたフォトレジストを用いたエッチング及びフォトレジストの剥離を通じ、基板11上において所定の幅を有するゲート電極12を形成する。   First, metal (for example, copper (Cu) / molybdenum (Mo), titanium (Ti) / aluminum (Al) / titanium or molybdenum (Mo) / aluminum / molybdenum) PVD (Physical Vapor Deposition), photoresist A gate electrode 12 having a predetermined width is formed on the substrate 11 through photolithography for developing the substrate into a predetermined pattern, etching using the developed photoresist, and stripping of the photoresist.

次いで、CVDによってゲート電極12を覆うように酸化珪素膜からなるゲート絶縁膜13を形成し、さらに、PVDによってチャネル14を構成するIGZO膜を形成する。その後、プラズマCVDによってIGZO膜を覆うように酸化珪素膜からなるエッチストップ膜22を形成する。このとき、陽イオン等のスパッタリングにより、IGZO膜から酸素原子が放出されて亜鉛原子等の未結合手が、主にエッチストップ膜22及びIGZO膜(チャネル14)の境界近傍において生じる。   Next, a gate insulating film 13 made of a silicon oxide film is formed so as to cover the gate electrode 12 by CVD, and an IGZO film constituting the channel 14 is further formed by PVD. Thereafter, an etch stop film 22 made of a silicon oxide film is formed so as to cover the IGZO film by plasma CVD. At this time, oxygen atoms are released from the IGZO film by sputtering of cations and the like, and dangling bonds such as zinc atoms are generated mainly near the boundary between the etch stop film 22 and the IGZO film (channel 14).

さらに、エッチストップ膜22を部分的に除去してIGZO膜を部分的に露出させる。   Further, the etch stop film 22 is partially removed to partially expose the IGZO film.

次いで、IGZO膜の露出する部分にそれぞれに接するソース電極18やドレイン電極19をPVDによって形成し(図9(A))、その後、プラズマCVD成膜装置24において、四弗化珪素ガス、窒素ガス及びアルゴンガスを用い、CVDによって弗素含有窒化珪素膜からなるパシベーション膜23を形成する(図9(B))。   Next, the source electrode 18 and the drain electrode 19 that are in contact with the exposed portions of the IGZO film are formed by PVD (FIG. 9A), and thereafter, in the plasma CVD film forming apparatus 24, silicon tetrafluoride gas, nitrogen gas Then, a passivation film 23 made of a fluorine-containing silicon nitride film is formed by CVD using argon gas (FIG. 9B).

次いで、TFT21へ熱処理、例えば、基板11を3時間に亘って350℃まで加熱し続ける熱処理を施す。このとき、パシベーション膜23に含有される弗素原子に熱エネルギーが付与され、弗素原子(図中「F」で示す。)はエッチストップ膜22を介してチャネル14へと拡散する(図9(C))。チャネル14へ拡散した弗素原子は当該チャネル14に存在する未結合手を終端する。その後、本処理を終了する。なお、パシベーション膜23の形成時にエッチストップ膜22へ弗素原子が導入され、エッチストップ膜22に導入された弗素原子が熱処理によってチャネル14へと拡散する場合もあるが、パシベーション膜23からエッチストップ膜22を介してチャネル14へ弗素原子が拡散する場合においても、エッチストップ膜22から直接チャネル14へ弗素原子が拡散する場合においても、本発明が奏する効果は変わらない。   Next, the TFT 21 is subjected to a heat treatment, for example, a heat treatment in which the substrate 11 is continuously heated to 350 ° C. for 3 hours. At this time, thermal energy is applied to the fluorine atoms contained in the passivation film 23, and the fluorine atoms (indicated by “F” in the figure) diffuse into the channel 14 through the etch stop film 22 (FIG. 9C )). The fluorine atom diffused into the channel 14 terminates a dangling bond existing in the channel 14. Thereafter, this process is terminated. In some cases, fluorine atoms are introduced into the etch stop film 22 when the passivation film 23 is formed, and the fluorine atoms introduced into the etch stop film 22 may diffuse into the channel 14 by heat treatment. Even when fluorine atoms diffuse into the channel 14 via 22, or when fluorine atoms diffuse directly from the etch stop film 22 into the channel 14, the effect of the present invention is not changed.

図10は、図9のTFTの製造方法によって製造されたTFTにおける弗素原子の分布の様子を模式的に示すグラフである。通常、図10に示す弗素原子の分布の様子はSIMSによって確認することができる。   FIG. 10 is a graph schematically showing the distribution of fluorine atoms in the TFT manufactured by the TFT manufacturing method of FIG. Normally, the distribution state of fluorine atoms shown in FIG. 10 can be confirmed by SIMS.

図10に示すように、弗素原子の濃度は、パシベーション膜23においてチャネル14へ向けてやや低下するものの、ほぼ一定であるが、エッチストップ膜22においてパシベーション膜23からチャネル14へ向けて明確に低下するように傾斜し、エッチストップ膜22及びチャネル14の境界(以下、「チャネル境界」という。)において一旦極値を呈するように増加した後、チャネル14の境界以外の部分においてほぼ一定となる。ここで、チャネル境界における弗素原子の濃度は、当該境界近傍に生じる未結合手を弗素原子が終端するため、チャネル14におけるチャネル境界以外の部分よりも高い。また、チャネル14へパシベーション膜23から弗素原子が拡散するが、パシベーション膜23の弗素原子の濃度は、チャネル14の弗素原子の濃度、特に、チャネル14におけるチャネル境界以外の部分の弗素原子の濃度よりも高い。なお、本実施の形態において「チャネル境界」は、厚みを持たない理想的な「境界」を意味せず、境界面から一定深度の範囲の厚みを持つ層としての境界を意味する。一定深度の範囲は、例えば、未結合手の数の分布において急激に存在数が減る深さによって定義することができ、存在数の臨界値の定め方によって若干の違いはあるものの、「チャネル境界」と「チャネル境界以外」の位置的な比較において、一定深度の範囲は明瞭に区別されるため、本実施の形態において「チャネル境界」と「チャネル境界以外」が示す位置は不明瞭とならない。   As shown in FIG. 10, the concentration of fluorine atoms slightly decreases toward the channel 14 in the passivation film 23, but is substantially constant, but clearly decreases in the etch stop film 22 from the passivation film 23 toward the channel 14. After increasing so as to exhibit an extreme value at the boundary between the etch stop film 22 and the channel 14 (hereinafter referred to as “channel boundary”), it becomes substantially constant at a portion other than the boundary of the channel 14. Here, the concentration of the fluorine atom at the channel boundary is higher than the portion other than the channel boundary in the channel 14 because the fluorine atom terminates the dangling bond generated in the vicinity of the boundary. Further, the fluorine atoms diffuse from the passivation film 23 into the channel 14, and the concentration of the fluorine atoms in the passivation film 23 is based on the concentration of the fluorine atoms in the channel 14, particularly the concentration of the fluorine atoms in the channel 14 other than the channel boundary. Is also expensive. In the present embodiment, the “channel boundary” does not mean an ideal “boundary” having no thickness but a boundary as a layer having a thickness within a certain depth from the boundary surface. The range of the constant depth can be defined by, for example, the depth at which the number of existences decreases rapidly in the distribution of the number of unbonded hands. In the positional comparison of “other than channel boundary”, the range of a certain depth is clearly distinguished, and therefore the positions indicated by “channel boundary” and “other than channel boundary” are not obscured in this embodiment.

本実施の形態によれば、弗素含有窒化珪素膜からなるパシベーション膜23から弗素原子がチャネル14へ拡散し、チャネル14においてチャネル境界における弗素原子の濃度がチャネル境界以外の部分における弗素原子の濃度よりも高くなるため、チャネル境界には多くの弗素原子が存在し、多くの弗素原子によってチャネル境界の近傍に生じる多くの未結合手が終端される。これにより、チャネル14における電子移動度の低下を抑制し、もって、TFT21の性能の低下を防止すると同時に信頼性の向上を図ることができる。   According to the present embodiment, fluorine atoms diffuse into the channel 14 from the passivation film 23 made of a fluorine-containing silicon nitride film, and the concentration of fluorine atoms at the channel boundary in the channel 14 is greater than the concentration of fluorine atoms at portions other than the channel boundary. Therefore, many fluorine atoms exist at the channel boundary, and many dangling bonds generated near the channel boundary are terminated by many fluorine atoms. As a result, a decrease in electron mobility in the channel 14 can be suppressed, thereby preventing a decrease in the performance of the TFT 21 and at the same time improving reliability.

上述した本実施の形態では、パシベーション膜23が、四弗化珪素ガスや窒素ガスを用いたCVDによって形成されるので、パシベーション膜23は弗素原子を確実に含有する。これにより、パシベーション膜23からの弗素原子によってチャネル14に存在する未結合手を確実に終端することができる。   In the above-described embodiment, the passivation film 23 is formed by CVD using silicon tetrafluoride gas or nitrogen gas, so that the passivation film 23 surely contains fluorine atoms. Thereby, the dangling bonds existing in the channel 14 can be reliably terminated by the fluorine atoms from the passivation film 23.

また、上述した本実施の形態では、パシベーション膜23の形成の際、CVDに用いられるいずれのガス(四弗化珪素ガス、窒素ガスやアルゴンガス)も水素原子を含まないので、チャネル14に水素原子が拡散することがなく、もって、チャネル14からの酸素原子の脱離を防止し、TFT21の性能の低下を確実に防止することができる。   In the present embodiment described above, any gas (silicon tetrafluoride gas, nitrogen gas, or argon gas) used for CVD does not contain hydrogen atoms when forming the passivation film 23. There is no diffusion of atoms, so that the desorption of oxygen atoms from the channel 14 can be prevented, and the degradation of the performance of the TFT 21 can be reliably prevented.

上述した本実施の形態では、パシベーション膜23が直接チャネル14に隣接することなく、エッチストップ膜22を介してチャネル14に対向するが、このとき、エッチストップ膜22はパシベーション膜23からチャネル14への急激な弗素原子の拡散を抑制し、チャネル14のチャネル境界において弗素原子が偏在するのを防止し、各未結合手を均等に終端することができる。また、エッチストップ膜22を時間あたりに通過する弗素原子の数は限られているため、例えば、熱処理の時間を調整することにより、エッチストップ膜22を通過する弗素原子の数を制御してチャネル14における未結合手の終端の度合いを制御することができる。   In the present embodiment described above, the passivation film 23 is not directly adjacent to the channel 14 but is opposed to the channel 14 via the etch stop film 22. At this time, the etch stop film 22 is transferred from the passivation film 23 to the channel 14. Thus, it is possible to prevent the fluorine atoms from being unevenly distributed at the channel boundary of the channel 14 and to terminate each dangling bond evenly. Further, since the number of fluorine atoms that pass through the etch stop film 22 per time is limited, for example, by adjusting the time of the heat treatment, the number of fluorine atoms that pass through the etch stop film 22 can be controlled to control the channel. The degree of termination of the unbonded hand at 14 can be controlled.

以上、本発明について、実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。   Although the present invention has been described above by using the embodiment, the present invention is not limited to the above-described embodiment.

例えば、上述したTFT21では、パシベーション膜23が弗素含有窒化珪素膜によって構成されたが、パシベーション膜23は弗素含有酸化珪素(SiO:F)膜や弗素含有酸窒化珪素(SiON:F)膜によって構成されてもよい。なお、プラズマCVD成膜装置24において前者を形成する際、CVDにおいて四弗化珪素ガス、酸素(O)ガス及び亜酸化窒素(NO)ガスの少なくとも一方、並びにアルゴンガス等の希ガスが用いられ、後者を形成する際、CVDにおいて四弗化珪素ガス、窒素ガス、酸素ガス及び亜酸化窒素ガスの少なくとも一方、並びにアルゴンガス等の希ガスが用いられる。なお、アルゴン等の希ガスは、放電の開始を容易にし、ガス濃度を調整する効果をもたらすが、本発明の効果を得るためには必ずしも用いなくてもよい。 For example, in the TFT 21 described above, the passivation film 23 is composed of a fluorine-containing silicon nitride film, but the passivation film 23 is composed of a fluorine-containing silicon oxide (SiO: F) film or a fluorine-containing silicon oxynitride (SiON: F) film. May be. When forming the former in the plasma CVD film forming apparatus 24, at least one of silicon tetrafluoride gas, oxygen (O 2 ) gas and nitrous oxide (N 2 O) gas, and rare gas such as argon gas is used in CVD. When the latter is formed, at least one of silicon tetrafluoride gas, nitrogen gas, oxygen gas and nitrous oxide gas, and a rare gas such as argon gas are used in CVD. A rare gas such as argon facilitates the start of discharge and brings about an effect of adjusting the gas concentration, but it is not always necessary to obtain the effect of the present invention.

上述したTFT21では、パシベーション膜23のみから弗素原子が拡散したが、エッチストップ膜22及びゲート絶縁膜13が、例えば、弗素含有酸化珪素膜や弗素含有窒化珪素膜によって構成され、パシベーション膜23からだけでなくエッチストップ膜22やゲート絶縁膜13からもチャネル14へ向けて弗素原子が拡散してもよい。   In the TFT 21 described above, fluorine atoms are diffused only from the passivation film 23. However, the etch stop film 22 and the gate insulating film 13 are composed of, for example, a fluorine-containing silicon oxide film or a fluorine-containing silicon nitride film, and only from the passivation film 23. Alternatively, fluorine atoms may diffuse from the etch stop film 22 or the gate insulating film 13 toward the channel 14.

上述したTFT21では、チャネル14がIGZOによって構成されたが、チャネル14を構成する元素はIGZOに限られず、例えば、ITZO、ZnO、IZO、AZO等の少なくとも酸化亜鉛を構成元素として含有する酸化物半導体や、IGO等の他の金属酸化物によって構成されてもよい。   In the TFT 21 described above, the channel 14 is made of IGZO, but the element constituting the channel 14 is not limited to IGZO. For example, an oxide semiconductor containing at least zinc oxide as a constituent element such as ITZO, ZnO, IZO, and AZO. Alternatively, other metal oxides such as IGO may be used.

また、本発明が適用されるTFTの構成は図7のTFT21の構成に限られない。例えば、図11に示すように、図7のTFT21に比してエッチストップ膜22が省略され、1層のパシベーション膜23の代わりに2層のパシベーション膜41,42を備えるTFT43に本発明を適用してもよい。この場合、2層のパシベーション膜41,42の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、2層のパシベーション膜41,42の少なくとも一方からチャネル14へ弗素原子が拡散する。   The configuration of the TFT to which the present invention is applied is not limited to the configuration of the TFT 21 in FIG. For example, as shown in FIG. 11, the etch stop film 22 is omitted as compared with the TFT 21 of FIG. 7, and the present invention is applied to a TFT 43 having two layers of passivation films 41 and 42 instead of the one layer of passivation film 23. May be. In this case, at least one of the two layers of passivation films 41 and 42 is composed of a fluorine-containing silicon nitride film, a fluorine-containing silicon oxide film, or a fluorine-containing silicon oxynitride, and a channel is formed from at least one of the two layers of the passivation films 41 and 42. Fluorine atoms diffuse into 14.

また、図12に示すように、図7のTFT21に比してパシベーション膜23が省略され、1層のエッチストップ膜22の代わりに2層のエッチストップ膜44,45を備えるTFT46に本発明を適用してもよい。この場合、2層のエッチストップ膜44,45の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、2層のエッチストップ膜44,45の少なくとも一方からチャネル14へ弗素原子が拡散する。なお、拡散の結果、これらの弗素を含有した膜中の弗素原子の濃度分布はIGZO膜に向かって濃度が低下するような濃度勾配を呈する。   Further, as shown in FIG. 12, the passivation film 23 is omitted as compared with the TFT 21 of FIG. 7, and the present invention is applied to a TFT 46 having two layers of etch stop films 44 and 45 instead of the one layer of etch stop film 22. You may apply. In this case, at least one of the two layers of etch stop films 44 and 45 is composed of a fluorine-containing silicon nitride film, a fluorine-containing silicon oxide film, or a fluorine-containing silicon oxynitride, and at least one of the two layers of etch stop films 44 and 45 Fluorine atoms diffuse from the As a result of the diffusion, the concentration distribution of fluorine atoms in the fluorine-containing film exhibits a concentration gradient such that the concentration decreases toward the IGZO film.

さらに、図13に示すように、基板11上に形成されたゲート電極12と、ゲート絶縁膜13と、チャネル14を含む酸化物半導体層15と、チャネル14のみを覆うエッチストップ膜47と、エッチストップ膜47、チャネル14、酸化物半導体層15を覆うパシベーション膜23と、該パシベーション膜23を貫通して酸化物半導体層15と接するソース電極48及びドレイン電極49とを備えるTFT50に本発明を適用してもよい。この場合も、エッチストップ膜47及びパシベーション膜23の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、エッチストップ膜47及びパシベーション膜23の少なくとも一方からチャネル14へ弗素原子が拡散する。   Furthermore, as shown in FIG. 13, the gate electrode 12 formed on the substrate 11, the gate insulating film 13, the oxide semiconductor layer 15 including the channel 14, the etch stop film 47 covering only the channel 14, and the etch The present invention is applied to a TFT 50 including a passivation film 23 that covers the stop film 47, the channel 14, and the oxide semiconductor layer 15, and a source electrode 48 and a drain electrode 49 that pass through the passivation film 23 and are in contact with the oxide semiconductor layer 15. May be. Also in this case, at least one of the etch stop film 47 and the passivation film 23 is made of a fluorine-containing silicon nitride film, a fluorine-containing silicon oxide film, or a fluorine-containing silicon oxynitride. Fluorine atoms diffuse into the channel 14.

また、図14に示すように、図13のTFT50に比して1層のエッチストップ膜47の代わりに2層のエッチストップ膜51,52を備えるTFT53に本発明を適用してもよい。この場合、2層のエッチストップ膜51,52の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、2層のエッチストップ膜51,52の少なくとも一方からチャネル14へ弗素原子が拡散する。なお、拡散の結果、これらの弗素を含有した膜中の弗素原子の濃度分布はIGZO膜に向かって濃度が低下するような濃度勾配を呈する。   Further, as shown in FIG. 14, the present invention may be applied to a TFT 53 having two layers of etch stop films 51 and 52 instead of the one layer of etch stop film 47 as compared with the TFT 50 of FIG. In this case, at least one of the two layers of etch stop films 51 and 52 is composed of a fluorine-containing silicon nitride film, a fluorine-containing silicon oxide film, or a fluorine-containing silicon oxynitride, and at least one of the two layers of etch stop films 51 and 52. Fluorine atoms diffuse from the As a result of the diffusion, the concentration distribution of fluorine atoms in the fluorine-containing film exhibits a concentration gradient such that the concentration decreases toward the IGZO film.

さらに、図15に示すように、基板11上に直接形成されたIGZO膜によって構成されるチャネル54を含む酸化物半導体層55と、チャネル54を覆うゲート絶縁膜57と、ゲート絶縁膜57上に形成されるゲート電極58と、ゲート電極58、酸化物半導体層55を覆うパシベーション膜59と、該パシベーション膜59を貫通して酸化物半導体層55と接するソース電極60及びドレイン電極61とを備えるTFT62に本発明を適用してもよい。この場合、ゲート絶縁膜57及びパシベーション膜59の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、ゲート絶縁膜57及びパシベーション膜59の少なくとも一方からチャネル54へ弗素原子が拡散する。なお、拡散の結果、これらの弗素を含有した膜中の弗素原子の濃度分布はIGZO膜に向かって濃度が低下するような濃度勾配を呈する。   Further, as shown in FIG. 15, an oxide semiconductor layer 55 including a channel 54 formed of an IGZO film directly formed on the substrate 11, a gate insulating film 57 covering the channel 54, and the gate insulating film 57 A TFT 62 including a gate electrode 58 to be formed, a passivation film 59 that covers the gate electrode 58 and the oxide semiconductor layer 55, and a source electrode 60 and a drain electrode 61 that pass through the passivation film 59 and are in contact with the oxide semiconductor layer 55. The present invention may be applied to. In this case, at least one of the gate insulating film 57 and the passivation film 59 is composed of a fluorine-containing silicon nitride film, a fluorine-containing silicon oxide film, or a fluorine-containing silicon oxynitride, and a channel is formed from at least one of the gate insulating film 57 and the passivation film 59. Fluorine atoms diffuse into 54. As a result of the diffusion, the concentration distribution of fluorine atoms in the fluorine-containing film exhibits a concentration gradient such that the concentration decreases toward the IGZO film.

また、図16に示すように、図15のTFT62に比して1層のゲート絶縁膜57の代わりに2層のゲート絶縁膜63,64を備えるTFT65に本発明を適用してもよい。この場合、2層のゲート絶縁膜63,64の少なくとも一方が、弗素含有窒化珪素膜、弗素含有酸化珪素膜や弗素含有酸窒化珪素によって構成され、2層のゲート絶縁膜63,64の少なくとも一方からチャネル54へ弗素原子が拡散する。なお、拡散の結果、これらの弗素を含有した膜中の弗素原子の濃度分布はIGZO膜に向かって濃度が低下するような濃度勾配を呈する。   In addition, as shown in FIG. 16, the present invention may be applied to a TFT 65 including two layers of gate insulating films 63 and 64 instead of the one layer of gate insulating film 57 as compared with the TFT 62 of FIG. In this case, at least one of the two layers of gate insulating films 63 and 64 is composed of a fluorine-containing silicon nitride film, a fluorine-containing silicon oxide film, or a fluorine-containing silicon oxynitride, and at least one of the two layers of gate insulating films 63 and 64. Fluorine atoms diffuse from the As a result of the diffusion, the concentration distribution of fluorine atoms in the fluorine-containing film exhibits a concentration gradient such that the concentration decreases toward the IGZO film.

上述した実施の形態では、プラズマCVD成膜装置において窓部材が誘電体からなる場合について述べたが、本発明を適用可能な電子デバイスの製造装置としては、誘導結合プラズマ装置であればこれに限られない。例えば、電子デバイスの製造装置は、窓部材として単一、若しくは複数の金属部材を用いたもの(例えば、特開2012−227427)や、アンテナとしてソレノイドコイルを用いたものであってもよく、さらには、マイクロ波プラズマ装置等、高密度プラズマを発生させることのできる装置であれば、これらに限られない。   In the above-described embodiment, the case where the window member is made of a dielectric in the plasma CVD film forming apparatus has been described. I can't. For example, the electronic device manufacturing apparatus may use a single or a plurality of metal members as the window member (for example, JP 2012-227427 A), or a solenoid coil as the antenna. As long as the device can generate high-density plasma, such as a microwave plasma device, it is not limited thereto.

また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータ、例えば、コントローラ40に供給し、コントローラ40のCPUが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。   In addition, an object of the present invention is to supply a computer, for example, the controller 40, with a storage medium storing software program codes for realizing the functions of the above-described embodiments, and the CPU of the controller 40 is stored in the storage medium. It is also achieved by reading and executing the program code.

この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。   In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention.

また、プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコントローラ40に供給されてもよい。   Examples of the storage medium for supplying the program code include RAM, NV-RAM, floppy (registered trademark) disk, hard disk, magneto-optical disk, CD-ROM, CD-R, CD-RW, DVD (DVD). -ROM, DVD-RAM, DVD-RW, DVD + RW) and other optical disks, magnetic tapes, non-volatile memory cards, other ROMs, etc., as long as they can store the program code. Alternatively, the program code may be supplied to the controller 40 by downloading from another computer or database (not shown) connected to the Internet, a commercial network, a local area network, or the like.

また、コントローラ40が読み出したプログラムコードを実行することにより、上述した実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。   Further, by executing the program code read by the controller 40, not only the functions of the above-described embodiments are realized, but also an OS (operating system) running on the CPU based on the instruction of the program code. Includes a case where the functions of the above-described embodiment are realized by performing part or all of the actual processing.

更に、記憶媒体から読み出されたプログラムコードが、コントローラ40に挿入された機能拡張ボードやコントローラ40に接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。   Further, after the program code read from the storage medium is written to the memory provided in the function expansion board inserted into the controller 40 or the function expansion unit connected to the controller 40, the program code is read based on the instruction of the program code. A case where the CPU of the function expansion board or the function expansion unit performs part or all of the actual processing and the functions of the above-described embodiments are realized by the processing is also included.

上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。   The form of the program code may include an object code, a program code executed by an interpreter, script data supplied to the OS, and the like.

11 基板
13,57,63,64 ゲート絶縁膜
14 チャネル
15 酸化物半導体層
21,43,46 TFT
22,44,45,47,51,52 エッチストップ膜
23,41,42,59 パシベーション膜
24 プラズマCVD成膜装置
11 Substrate 13, 57, 63, 64 Gate insulating film 14 Channel 15 Oxide semiconductor layer 21, 43, 46 TFT
22, 44, 45, 47, 51, 52 Etch stop film 23, 41, 42, 59 Passivation film 24 Plasma CVD film forming apparatus

Claims (14)

酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に隣接する第1の膜と、該第1の膜を挟んで前記金属酸化物膜に対向する第2の膜とを備える電子デバイスにおいて
記第2の膜が弗素含有膜からなり、
前記第1の膜及び前記金属酸化物膜の境界における弗素原子の濃度は、前記金属酸化物膜の前記境界以外の部分における弗素原子の濃度よりも高く且つ前記第2の膜における弗素原子の濃度よりも低く、少なくとも前記第1の膜の前記境界以外の部分における弗素原子の濃度分布は、前記境界に向けて低下する濃度勾配を有することを特徴とする電子デバイス。
An electronic device comprising a metal oxide film forming an oxide semiconductor, a first film adjacent to the metal oxide film, and a second film facing the metal oxide film with the first film interposed therebetween in,
Before Symbol second film is made of a fluorine-containing film,
The concentration of fluorine atoms at the boundary between the first film and the metal oxide film is higher than the concentration of fluorine atoms at a portion other than the boundary of the metal oxide film, and the concentration of fluorine atoms in the second film. lower than, at least the concentration distribution of fluorine atoms in the portion other than the boundary of the first film, the electronic device characterized by having a concentration gradient that decreases toward the boundary.
前記弗素含有膜の前記弗素原子の濃度は、前記金属酸化物膜の前記境界以外の部分における前記弗素原子の濃度よりも高いことを特徴とする請求項1記載の電子デバイス。   2. The electronic device according to claim 1, wherein the concentration of the fluorine atoms in the fluorine-containing film is higher than the concentration of the fluorine atoms in a portion other than the boundary of the metal oxide film. 前記弗素含有膜は、弗素含有窒化珪素(SiN:F)膜、弗素含有酸化珪素(SiO:F)膜及び弗素含有酸窒化珪素(SiON:F)膜のいずれかであることを特徴とする請求項1又は2記載の電子デバイス。   The fluorine-containing film is any one of a fluorine-containing silicon nitride (SiN: F) film, a fluorine-containing silicon oxide (SiO: F) film, and a fluorine-containing silicon oxynitride (SiON: F) film. Item 3. The electronic device according to Item 1 or 2. 前記第1の膜はエッチストップ膜であり、前記第2の膜はパシベーション膜であることを特徴とする請求項1乃至3のいずれか1項に記載の電子デバイス。   4. The electronic device according to claim 1, wherein the first film is an etch stop film, and the second film is a passivation film. 5. 前記金属酸化物膜は、少なくとも酸化亜鉛又はIGOを構成元素として含有することを特徴とする請求項1乃至4のいずれか1項に記載の電子デバイス。   The electronic device according to any one of claims 1 to 4, wherein the metal oxide film contains at least zinc oxide or IGO as a constituent element. 酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に隣接する第1の膜と、該第1の膜を挟んで前記金属酸化物膜に対向する第2の膜とを備える電子デバイスの製造方法であって
記第2の膜を弗素含有膜で構成し、該弗素含有膜から弗素原子を前記金属酸化物膜へ拡散させ、
前記第1の膜及び前記金属酸化物膜の境界における前記弗素原子の濃度、前記金属酸化物膜の前記境界以外の部分における前記弗素原子の濃度よりも高く且つ前記第2の膜における弗素原子の濃度よりも低いことを特徴とする電子デバイスの製造方法。
An electronic device comprising a metal oxide film forming an oxide semiconductor, a first film adjacent to the metal oxide film, and a second film facing the metal oxide film with the first film interposed therebetween a method of production,
Previous SL second film constituted by fluorine-containing film, is diffused from該弗-containing film a fluorine atom to the metal oxide film,
The concentration of the fluorine atoms at the boundary of the first film and the metal oxide film, the metal oxide film a fluorine atom in high and the second layer than the concentration of the fluorine atoms in the portion other than the boundary of the The manufacturing method of the electronic device characterized by being lower than the density | concentration of .
酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に他の膜を挟んで隣接する弗素含有膜とを備える電子デバイスの製造方法であって、
前記金属酸化物膜にはチャネルが形成され、前記他の膜及び前記弗素含有膜は絶縁膜であり、
弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVD(Chemical Vapor Deposition)によって前記弗素含有膜を形成し、
前記弗素含有膜から弗素原子を拡散させることにより、前記他の膜中の弗素原子の濃度分布は、前記他の膜における前記金属酸化物膜との境界以外の部分において前記境界に向けて低下し且つ前記境界において増加する濃度勾配を有するが、前記境界において増加した弗素原子の濃度は前記弗素含有膜における弗素原子の濃度よりも低いことを特徴とする電子デバイスの製造方法。
An electronic device manufacturing method comprising a metal oxide film forming an oxide semiconductor and a fluorine-containing film adjacent to the metal oxide film with another film interposed therebetween,
A channel is formed in the metal oxide film, and the other film and the fluorine-containing film are insulating films,
Forming the fluorine-containing film by CVD (Chemical Vapor Deposition) using a fluoride gas and a gas containing at least one of oxygen atoms and nitrogen atoms ;
By diffusing fluorine atoms from the fluorine-containing film, the concentration distribution of fluorine atoms in the other film decreases toward the boundary in a portion other than the boundary with the metal oxide film in the other film. A method of manufacturing an electronic device having a concentration gradient increasing at the boundary, wherein the concentration of fluorine atoms increased at the boundary is lower than the concentration of fluorine atoms in the fluorine-containing film .
前記CVDに用いられるいずれのガスも水素原子を含まないことを特徴とする請求項記載の電子デバイスの製造方法。 The method for manufacturing an electronic device according to claim 7, wherein any gas used for the CVD does not contain hydrogen atoms. 前記CVDはICP(Inductively Coupled Plasma)、若しくはマイクロ波プラズマ を用いるプラズマ処理装置によって実行されることを特徴とする請求項又は記載の電子デバイスの製造方法。 The CVD is ICP (Inductively Coupled Plasma), or a method of manufacturing an electronic device according to claim 7 or 8, wherein the executed by the plasma processing apparatus using a microwave plasma. 前記弗素含有膜は弗素含有窒化珪素(SiN:F)膜からなり、前記CVDで用いられるガスは、四弗化珪素(SiF)ガス及び窒素(N)ガスを含むことを特徴とする請求項乃至のいずれか1項に記載の電子デバイスの製造方法。 The fluorine-containing film is made of a fluorine-containing silicon nitride (SiN: F) film, and the gas used in the CVD contains silicon tetrafluoride (SiF 4 ) gas and nitrogen (N 2 ) gas. Item 10. The method for manufacturing an electronic device according to any one of Items 7 to 9 . 前記弗素含有膜は弗素含有酸化珪素(SiO:F)膜からなり、前記CVDで用いられるガスは、四弗化珪素ガス、並びに、酸素(O)ガス及び亜酸化窒素(NO)ガスの少なくとも一方を含むことを特徴とする請求項乃至のいずれか1項に記載の電子デバイスの製造方法。 The fluorine-containing film is made of a fluorine-containing silicon oxide (SiO: F) film, and gases used in the CVD are silicon tetrafluoride gas, oxygen (O 2 ) gas, and nitrous oxide (N 2 O) gas. the method of manufacturing an electronic device according to any one of claims 7 to 9, characterized in that it comprises at least one of. 前記弗素含有膜は弗素含有酸窒化珪素(SiON:F)膜からなり、前記CVDで用いられるガスは、四弗化珪素ガス、窒素ガス、並びに、酸素ガス及び亜酸化窒素ガスの少なくとも一方を含むことを特徴とする請求項乃至のいずれか1項に記載の電子デバイスの製造方法。 The fluorine-containing film is a fluorine-containing silicon oxynitride (SiON: F) film, and the gas used in the CVD contains at least one of silicon tetrafluoride gas, nitrogen gas, oxygen gas, and nitrous oxide gas. the method of manufacturing an electronic device according to any one of claims 7 to 9, characterized in that. 酸化物半導体をなす金属酸化物膜と、該金属酸化物膜に他の膜を挟んで隣接する弗素含有膜とを備える電子デバイスの製造装置であって、
前記金属酸化物膜にはチャネルが形成され、前記他の膜及び前記弗素含有膜は絶縁膜であり、
弗化物のガスと、酸素原子及び窒素原子の少なくともいずれかを含むガスとを用いたCVDによって前記弗素含有膜を形成し、
前記弗素含有膜から弗素原子を拡散させることにより、前記他の膜中の弗素原子の濃度分布は、前記他の膜における前記金属酸化物膜との境界以外の部分において前記境界に向けて低下し且つ前記境界において増加する濃度勾配を有するが、前記境界において増加した弗素原子の濃度は前記弗素含有膜における弗素原子の濃度よりも低いことを特徴とする電子デバイスの製造装置。
An electronic device manufacturing apparatus comprising: a metal oxide film that forms an oxide semiconductor; and a fluorine-containing film adjacent to the metal oxide film with another film interposed therebetween,
A channel is formed in the metal oxide film, and the other film and the fluorine-containing film are insulating films,
Forming the fluorine-containing film by CVD using a fluoride gas and a gas containing at least one of oxygen atoms and nitrogen atoms ;
By diffusing fluorine atoms from the fluorine-containing film, the concentration distribution of fluorine atoms in the other film decreases toward the boundary in a portion other than the boundary with the metal oxide film in the other film. An apparatus for manufacturing an electronic device having a concentration gradient increasing at the boundary, wherein the concentration of fluorine atoms increased at the boundary is lower than the concentration of fluorine atoms in the fluorine-containing film .
前記デバイスの製造装置はICP、若しくはマイクロ波プラズマを用いるプラズマ処理装置によって実されることを特徴とする請求項13記載の電子デバイスの製造装置。 The apparatus for manufacturing the device ICP, or microwave electronic device manufacturing apparatus according to claim 13, characterized in that it is realized by a plasma processing apparatus using plasma.
JP2014203379A 2014-10-01 2014-10-01 Electronic device, manufacturing method thereof, and manufacturing apparatus thereof Active JP6392061B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014203379A JP6392061B2 (en) 2014-10-01 2014-10-01 Electronic device, manufacturing method thereof, and manufacturing apparatus thereof
KR1020150135683A KR101973233B1 (en) 2014-10-01 2015-09-24 Electronic device, manufacturing method thereof, manufacturing apparatus thereof
CN201510633441.XA CN105489655B (en) 2014-10-01 2015-09-29 Electronic device, method and apparatus for manufacturing the same
TW104132175A TWI666707B (en) 2014-10-01 2015-09-30 Electronic component, manufacturing method and manufacturing device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014203379A JP6392061B2 (en) 2014-10-01 2014-10-01 Electronic device, manufacturing method thereof, and manufacturing apparatus thereof

Publications (2)

Publication Number Publication Date
JP2016072570A JP2016072570A (en) 2016-05-09
JP6392061B2 true JP6392061B2 (en) 2018-09-19

Family

ID=55676521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014203379A Active JP6392061B2 (en) 2014-10-01 2014-10-01 Electronic device, manufacturing method thereof, and manufacturing apparatus thereof

Country Status (4)

Country Link
JP (1) JP6392061B2 (en)
KR (1) KR101973233B1 (en)
CN (1) CN105489655B (en)
TW (1) TWI666707B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6924943B2 (en) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 Film formation method and film deposition equipment
CN112687542B (en) * 2019-10-17 2022-03-29 西安交通大学 Method for converting hydrogen-terminated diamond into fluorine-terminated diamond
JP2022097012A (en) * 2020-12-18 2022-06-30 日新電機株式会社 Manufacturing method for thin-film transistor
CN112687706A (en) * 2020-12-29 2021-04-20 深圳市华星光电半导体显示技术有限公司 Display panel and preparation method thereof
WO2023239181A1 (en) * 2022-06-09 2023-12-14 서울대학교산학협력단 High-mobility thin-film transistor driving element and method for manufacturing same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (en) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 Semiconductor device, electrophoretic display device, display module, electronic device, and method for manufacturing semiconductor device
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5213422B2 (en) * 2007-12-04 2013-06-19 キヤノン株式会社 Oxide semiconductor element having insulating layer and display device using the same
KR101412761B1 (en) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 Thin film transistor array substrate and method of fabricating the same
JP2011040422A (en) * 2009-08-06 2011-02-24 Elpida Memory Inc Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
KR20170024130A (en) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103098187B (en) * 2010-12-08 2015-09-09 日新电机株式会社 Silicon oxynitride film and forming method thereof, semiconductor device and thin-film transistor
JP6059566B2 (en) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP6157077B2 (en) 2012-08-29 2017-07-05 キヤノン株式会社 Display device with camera
JP5454727B1 (en) * 2013-07-10 2014-03-26 日新電機株式会社 Method for manufacturing thin film transistor

Also Published As

Publication number Publication date
KR101973233B1 (en) 2019-04-26
CN105489655B (en) 2020-02-07
JP2016072570A (en) 2016-05-09
KR20160039542A (en) 2016-04-11
TW201628093A (en) 2016-08-01
CN105489655A (en) 2016-04-13
TWI666707B (en) 2019-07-21

Similar Documents

Publication Publication Date Title
JP6392061B2 (en) Electronic device, manufacturing method thereof, and manufacturing apparatus thereof
KR102084309B1 (en) Film forming method and film forming apparatus
JP6232219B2 (en) Method for forming multilayer protective film
JP6689140B2 (en) Film forming method and TFT manufacturing method
US10535779B2 (en) Thin film transistor and method for manufacturing thin film transistor
JP6412322B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing apparatus thereof
US20150028326A1 (en) Thin film transistor, thin film transistor substrate and method of manufacturing thin film transistor substrate
JP7130548B2 (en) Film forming method and film forming apparatus
KR102217171B1 (en) Film-forming method and film-forming apparatus
Chiang Development of oxide semiconductors: Materials, devices, and integration
Vemuri et al. Controlled ambient and temperature treatment of InGaZnO thin film transistors for improved bias-illumination stress reliability
JP2020004913A (en) Manufacturing method of semiconductor device
Heineck Zinc tin oxide thin-film transistor circuits
Radtke et al. Desorption of Ge Species during Thermal Oxidation of Ge and Annealing of HfO2/GeO2 Stacks
JP2012124367A (en) Oxide insulator film, oxide semiconductor thin film transistor element, and method of manufacturing the same
CN108598041A (en) The production method of tft array substrate
JP2014075465A (en) Method of manufacturing semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180822

R150 Certificate of patent or registration of utility model

Ref document number: 6392061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250