JP6374816B2 - Input device - Google Patents

Input device Download PDF

Info

Publication number
JP6374816B2
JP6374816B2 JP2015060489A JP2015060489A JP6374816B2 JP 6374816 B2 JP6374816 B2 JP 6374816B2 JP 2015060489 A JP2015060489 A JP 2015060489A JP 2015060489 A JP2015060489 A JP 2015060489A JP 6374816 B2 JP6374816 B2 JP 6374816B2
Authority
JP
Japan
Prior art keywords
electrode
layer
connection
insulating layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015060489A
Other languages
Japanese (ja)
Other versions
JP2016181084A (en
Inventor
駒井 栄一
栄一 駒井
朝川 隆司
隆司 朝川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2015060489A priority Critical patent/JP6374816B2/en
Priority to CN201520762437.9U priority patent/CN205028259U/en
Publication of JP2016181084A publication Critical patent/JP2016181084A/en
Application granted granted Critical
Publication of JP6374816B2 publication Critical patent/JP6374816B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Description

本発明は、絶縁層の上に形成されたジャンパー部材と、基板表面の配線層とを、絶縁層の成形公差に影響されることなく接続させることができる入力装置に関する。   The present invention relates to an input device capable of connecting a jumper member formed on an insulating layer and a wiring layer on a substrate surface without being affected by the forming tolerance of the insulating layer.

特許文献1に静電容量方式の入力装置が記載されている。
入力装置には、表示領域とその周囲を囲む非表示領域が設けられ、前記表示領域では、透明基板の1つの表面に複数の透明電極が形成されている。第1の透明電極は菱形であってX方向とY方向に列を成しており、他方の第2の電極層はX方向に向けて細長く形成されている。X方向に並ぶ菱形の電極層の列と細長い電極層とがY方向に向けて交互に配置されている。
Patent Document 1 describes a capacitance type input device.
The input device includes a display area and a non-display area surrounding the display area. In the display area, a plurality of transparent electrodes are formed on one surface of a transparent substrate. The first transparent electrode has a rhombus shape and forms a row in the X direction and the Y direction, and the other second electrode layer is formed elongated in the X direction. A row of rhombic electrode layers arranged in the X direction and elongated electrode layers are alternately arranged in the Y direction.

透明基板の表面には、菱形の透明電極のそれぞれと個別に接続されてX方向に延びる複数の第1の配線層が形成され、第1の配線層は非表示領域まで延びている。透明基板の表面には絶縁層が形成され、それぞれの第1の配線層は絶縁層で覆われている。非表示領域では、絶縁層の上に、Y方向に直線的に延びる複数本の第2の配線層が平行に形成されている。絶縁層の下でX方向に延びる第1の配線層は、何本かの第2の配線層を横切って、接続されるべき第2の配線層と重なる位置まで延びている。そして、絶縁層に形成されたコンタクトホールを介して、第1の配線層と第2の配線層とが重ねられて接続されている。   On the surface of the transparent substrate, a plurality of first wiring layers connected to each of the rhombic transparent electrodes and extending in the X direction are formed, and the first wiring layers extend to the non-display area. An insulating layer is formed on the surface of the transparent substrate, and each first wiring layer is covered with the insulating layer. In the non-display region, a plurality of second wiring layers extending linearly in the Y direction are formed in parallel on the insulating layer. The first wiring layer extending in the X direction under the insulating layer extends across a number of the second wiring layers to a position overlapping the second wiring layer to be connected. Then, the first wiring layer and the second wiring layer are overlapped and connected via a contact hole formed in the insulating layer.

X方向の右端に位置してY方向に並んでいる複数の菱形の電極のそれぞれから延びる第1の配線層は、共通の第2の配線層に接続されている。X方向の右端から2番目に位置してY方向に並んでいる複数の菱形の電極層のそれぞれから延びる第1の配線層も、前記とは異なる他の第2の配線層に共通に接続されている。これは右端から3番目、4番目、・・・に配置された菱形の電極から延びる第1の配線層においても同じである。この配線構造により、同じ列でY方向に並ぶ複数の菱形の電極層がいずれかの第2の配線層を介して互いに導通されている。   The first wiring layer that is located at the right end in the X direction and extends from each of the plurality of rhombus electrodes arranged in the Y direction is connected to the common second wiring layer. The first wiring layer that is second from the right end in the X direction and extends from each of the plurality of rhomboid electrode layers arranged in the Y direction is also commonly connected to another second wiring layer different from the above. ing. This also applies to the first wiring layer extending from the rhombic electrodes arranged at the third, fourth,... From the right end. With this wiring structure, a plurality of rhomboid electrode layers arranged in the Y direction in the same row are electrically connected to each other through any second wiring layer.

この入力装置の検知動作では、細長い電極に対して駆動電圧がY方向へ順番に与えられる。このときに第2の配線層に流れる電流を順番に検知することで、Y方向に延びる各列に並ぶ菱形の電極層に流れる電流を同時に且つX方向へ順番に検知でき、これにより、指などが接近した位置を算出することが可能になる。   In the detection operation of this input device, a driving voltage is sequentially applied to the elongated electrodes in the Y direction. At this time, by sequentially detecting the current flowing in the second wiring layer, the current flowing in the rhombic electrode layers arranged in each column extending in the Y direction can be detected simultaneously and sequentially in the X direction. Can be calculated.

特開2013−167992号公報JP2013-167992A

特許文献1に記載された入力装置では、菱形の電極層から延びる第1の配線層が、非表示領域において、絶縁層の上に形成された複数の第2の配線層を横切り、その第1の配線層が、絶縁層に形成されたコンタクトホールの内部で、前記透明電極と導通させるべき第2の配線層と接続されている。   In the input device described in Patent Document 1, the first wiring layer extending from the rhombic electrode layer crosses the plurality of second wiring layers formed on the insulating layer in the non-display region, and the first wiring layer The wiring layer is connected to the second wiring layer to be electrically connected to the transparent electrode inside the contact hole formed in the insulating layer.

特許文献1に記載の入力装置では、絶縁層に形成されたコンタクトホールの開口幅寸法が第1の配線層の幅寸法よりも短く設定され、コンタクトホールの開口面積は、第2の配線層がその下に位置する1つの第1の配線層に重ねられるように狭い領域に形成されている。   In the input device described in Patent Document 1, the opening width dimension of the contact hole formed in the insulating layer is set to be shorter than the width dimension of the first wiring layer, and the opening area of the contact hole is that of the second wiring layer. It is formed in a narrow region so as to be overlaid on one first wiring layer located below it.

この構成では、第1の配線層をパターン形成する際の公差と、絶縁層を露光現像してコンタクトホールを形成する際の公差と、コンタクトホールの上に第2の配線層を第1の配線層の端部と重なるように形成する際の公差が存在し、第1の配線層と第2の配線層との接続部の精度は、前記各交差の累積値に影響される。また、第2の配線層と第1の配線層との絶縁耐圧を確保するには、絶縁層を多層に形成して厚くすることが必要であるが、この場合には、それぞれの絶縁層ごとにコンタクトホールを形成する必要が生じ、絶縁層の層数に応じた公差がさらに累積することになる。   In this configuration, the tolerance when patterning the first wiring layer, the tolerance when forming the contact hole by exposing and developing the insulating layer, and the second wiring layer on the contact hole are connected to the first wiring. There is a tolerance in forming the layer so as to overlap with the end of the layer, and the accuracy of the connection portion between the first wiring layer and the second wiring layer is affected by the accumulated value of each intersection. In addition, in order to ensure the dielectric strength between the second wiring layer and the first wiring layer, it is necessary to form the insulating layer in multiple layers and increase the thickness. In this case, each insulating layer Therefore, it is necessary to form contact holes, and tolerances corresponding to the number of insulating layers are further accumulated.

それぞれの交差内で誤差が大きくなると、第1の配線層の端部とコンタクトホールとの位置ずれが大きくなり、さらにコンタクトホールと絶縁層上の第2の配線層の端部との位置ずれも大きくなって、第1の配線層と第2の配線層との接触面積が減少させられることになり、接続部の信頼性を低下させる可能性がある。   When the error increases within each intersection, the positional deviation between the end of the first wiring layer and the contact hole increases, and the positional deviation between the contact hole and the end of the second wiring layer on the insulating layer also increases. The contact area between the first wiring layer and the second wiring layer is reduced and the reliability of the connection portion may be lowered.

また、コンタクトホールの下に位置する第1の配線層の端部の面積を広くし、これに対応させてコンタクトホールの開口面積を大きくすれば、交差による誤差が累積しても第1の配線層と第2の配線層とを比較的広い面積で重ねることが可能になる。しかし、この場合には、第1の配線層の端部が幅広のものとなり、コンタクトホールも大きいものとなるため、前記接続部が非表示領域内で占有するスペースが広くなって、非表示領域を広くしなくてはならなくなり、その分、表示領域の面積が狭められることにもなる。   Also, if the area of the end of the first wiring layer located under the contact hole is increased and the opening area of the contact hole is increased correspondingly, the first wiring can be accumulated even if errors due to intersections accumulate. It becomes possible to overlap the layer and the second wiring layer with a relatively large area. However, in this case, since the end portion of the first wiring layer becomes wide and the contact hole becomes large, the space occupied by the connection portion in the non-display area becomes wide, and the non-display area Therefore, the area of the display area is reduced accordingly.

本発明は上記従来の課題を解決するものであり、絶縁層の成形公差の影響を受けない構造を採用することで、狭い領域で配線層どうしを確実に接続させることができる入力装置を提供することを目的としている。   The present invention solves the above-described conventional problems, and provides an input device that can reliably connect wiring layers in a narrow area by adopting a structure that is not affected by the forming tolerance of the insulating layer. The purpose is that.

本発明は、基板の表面に、複数の電極層と、それぞれの前記電極層から延びる電極配線層と、複数の前記電極配線層を互いに連結する連結配線層とが形成されている入力装置において、
前記基板の表面に、それぞれの前記電極配線層と導通する電極ランド部が複数配置された電極側接続領域と、それぞれの前記連結配線層と導通する連結ランド部が複数配置された連結側接続領域とが設けられ、
前記電極配線層と前記連結配線層の少なくとも一方を覆う絶縁層が設けられて、前記電極側接続領域では、隣り合う前記電極ランド部の間に前記絶縁層が設けられておらず、前記連結側接続領域では、隣り合う前記連結ランド部の間に前記絶縁層が設けられておらず、
前記絶縁層の上に形成されたジャンパー部材が、前記電極ランド部と前記連結ランド部とに接続されていることを特徴とするものである。
The present invention provides an input device in which a plurality of electrode layers, an electrode wiring layer extending from each of the electrode layers, and a connection wiring layer that connects the plurality of electrode wiring layers are formed on the surface of the substrate.
An electrode-side connection region in which a plurality of electrode land portions electrically connected to the respective electrode wiring layers are arranged on the surface of the substrate, and a connection-side connection region in which a plurality of connection land portions electrically connected to the respective connection wiring layers are arranged. And
An insulating layer covering at least one of the electrode wiring layer and the connection wiring layer is provided, and in the electrode side connection region, the insulating layer is not provided between the adjacent electrode land portions, and the connection side In the connection region, the insulating layer is not provided between the adjacent connecting land portions,
A jumper member formed on the insulating layer is connected to the electrode land portion and the connection land portion.

本発明の入力装置は、電極側接続領域で、隣り合う電極ランド部の間に絶縁層が設けられておらず、連結側接続領域で、隣り合う連結ランド部の間に絶縁層が設けられていない。そのため、配線の接続部の位置ずれに関しては、電極ランド部と連結ランド部の成形公差と、ジャンパー部材の成形公差を考慮すればよく、絶縁層に形成される開口部(コンタクトホール)の成形誤差が関与しなくなる。よって、電極ランド部と連結ランド部の幅寸法を必要以上に広くしなくても、ジャンパー部材の端部と電極ランド部との接続面積、およびジャンパー部材と連結ランド部との接続面積を十分に確保でき、導通の信頼性を高めることが可能になる。   In the input device of the present invention, the insulating layer is not provided between the adjacent electrode land portions in the electrode side connection region, and the insulating layer is provided between the adjacent connection land portions in the connection side connection region. Absent. Therefore, with regard to the displacement of the connection part of the wiring, it is only necessary to consider the forming tolerance of the electrode land part and the connecting land part and the forming tolerance of the jumper member, and the forming error of the opening (contact hole) formed in the insulating layer Is no longer involved. Therefore, the connection area between the end of the jumper member and the electrode land part and the connection area between the jumper member and the connection land part can be sufficiently increased without making the width dimensions of the electrode land part and the connection land part larger than necessary. It is possible to ensure the reliability of conduction.

本発明の入力装置は、前記絶縁層に複数の開口部が形成されて、それぞれの開口部の内部領域が、前記電極側接続領域と前記連結側接続領域である。   In the input device of the present invention, a plurality of openings are formed in the insulating layer, and internal regions of the openings are the electrode side connection region and the connection side connection region.

本発明の入力装置は、それぞれの前記電極ランド部とそれぞれの前記ジャンパー部材との接続部が並んで配置されており、前記開口部は、前記接続部の並び方向に沿って細長形状に形成されている。   In the input device of the present invention, the connection portions between the respective electrode land portions and the respective jumper members are arranged side by side, and the opening is formed in an elongated shape along the alignment direction of the connection portions. ing.

あるいは、それぞれの前記連結ランド部とそれぞれの前記ジャンパー部材との接続部が並んで配置されており、前記開口部は、前記接続部の並び方向に沿って細長形状に形成されている。   Or the connection part of each said connection land part and each said jumper member is arrange | positioned along with the said opening part, and the said opening part is formed in the elongate shape along the arrangement direction of the said connection part.

上記のようにランド部とジャンパー部材との接続部を列を成して並ぶように配置することで、ランド部間をつなぐジャンパー部材も並んで配置でき、配線部材の配置構造を効率化できる。   By arranging the connecting portions between the land portions and the jumper members in a row as described above, the jumper members that connect the land portions can also be arranged side by side, and the arrangement structure of the wiring members can be made efficient.

本発明の入力装置は、前記絶縁層は複数層が重ねられて形成されており、前記ジャンパー部材が横断している部分での前記絶縁層の縁部では、下層の絶縁層が上層の絶縁層よりも前記電極側接続領域に突出しているものが好ましい。   In the input device according to the present invention, the insulating layer is formed by stacking a plurality of layers, and the lower insulating layer is the upper insulating layer at the edge of the insulating layer where the jumper member crosses. What protrudes in the said electrode side connection area | region is more preferable.

また、前記絶縁層は複数層が重ねられて形成されており、前記ジャンパー部材が横断している部分での前記絶縁層の縁部では、下層の絶縁層が上層の絶縁層よりも前記連結側接続領域に突出しているものが好ましい。   In addition, the insulating layer is formed by overlapping a plurality of layers, and at the edge of the insulating layer where the jumper member crosses, the lower insulating layer is more on the coupling side than the upper insulating layer. What protrudes in the connection region is preferable.

上記構成の入力装置は、絶縁層の縁部に形成される段差の立ち上がり角度が緩くなるため、その上を通過するジャンパー部材が部分的に極端に薄くなることなどを防止できるようになる。   In the input device having the above configuration, since the rising angle of the step formed at the edge of the insulating layer becomes gentle, it is possible to prevent the jumper member passing therethrough from becoming extremely thin.

本発明は、配線の接続部の位置ずれは、電極ランド部と連結ランド部の成形公差と、ジャンパー部材の成形公差を考慮すればよく、絶縁層に形成される開口部(コンタクトホール)の成形誤差が関与しなくなる。よって、電極ランド部と連結ランド部の幅寸法を必要以上に広くしなくても、ジャンパー部材の端部と電極ランド部との接続面積、およびジャンパー部材と連結ランド部との接続面積を十分に確保でき、導通の信頼性を高めることが可能になる。   In the present invention, the displacement of the connection portion of the wiring may be determined by considering the forming tolerance of the electrode land portion and the connecting land portion and the forming tolerance of the jumper member, and forming the opening (contact hole) formed in the insulating layer. Errors are no longer involved. Therefore, the connection area between the end of the jumper member and the electrode land part and the connection area between the jumper member and the connection land part can be sufficiently increased without making the width dimensions of the electrode land part and the connection land part larger than necessary. It is possible to ensure the reliability of conduction.

本発明の実施の形態を示す入力装置の概略構造を示す平面図、The top view which shows schematic structure of the input device which shows embodiment of this invention, 図1に示す入力装置をII−II線で切断した断面図、Sectional drawing which cut | disconnected the input device shown in FIG. 1 by the II-II line | wire, 図1に示す入力装置の電極層と配線層の接続構造と配線構造を示す拡大平面図、FIG. 2 is an enlarged plan view showing a connection structure and a wiring structure of an electrode layer and a wiring layer of the input device shown in FIG. 図3のIV矢視部分を拡大して示す平面図、The top view which expands and shows the IV arrow part of FIG. 図4をV−V線で切断した断面図、Sectional drawing which cut | disconnected FIG. 4 by the VV line, 図4をVI−VI線で切断した断面図、Sectional drawing which cut | disconnected FIG. 4 by the VI-VI line, 図3のVII矢視部分を拡大して示す平面図、The top view which expands and shows the VII arrow part of FIG.

本発明の入力装置は、光透過型であって、携帯電話やその他の携帯用情報端末、家電製品、車載用電子機器、医療用機器などに使用されるタッチパネルである。なお、本発明の入力装置は、光透過型のタッチパネルに限られず、光非透過型として構成することもできる。   The input device of the present invention is a light transmissive type, and is a touch panel used for a mobile phone, other portable information terminals, home appliances, in-vehicle electronic devices, medical devices, and the like. The input device of the present invention is not limited to a light transmissive touch panel, and may be configured as a light non-transmissive type.

図1と図2には、本発明の実施の形態として光透過型の入力装置1を示している。
この入力装置1には、透明基板10が設けられている。透明基板10は、電極層および配線層を形成するのに適した強度と耐熱性を有する合成樹脂であるPET(ポリエチレンテレフタレート)で形成される。またはCOP(環状ポリオレフィン)なども使用可能である。
1 and 2 show a light transmission type input device 1 as an embodiment of the present invention.
The input device 1 is provided with a transparent substrate 10. The transparent substrate 10 is formed of PET (polyethylene terephthalate), which is a synthetic resin having strength and heat resistance suitable for forming an electrode layer and a wiring layer. Alternatively, COP (cyclic polyolefin) can also be used.

図1に示すように、透明基板10は検出基板部11と配線基板部12とに区分される。検出基板部11は長方形状であり、配線基板部12は前記検出基板部11よりも幅寸法が小さく、検出基板部11の下縁から一体に延び出ている。   As shown in FIG. 1, the transparent substrate 10 is divided into a detection substrate portion 11 and a wiring substrate portion 12. The detection board portion 11 has a rectangular shape, and the wiring board portion 12 has a width smaller than that of the detection board portion 11 and extends integrally from the lower edge of the detection board portion 11.

図2に示すように、検出基板部11の上にはOCA層(光学透明粘着剤層)2を介して表面パネル3が固定されている。表面パネル3は透光性のアクリル系などの合成樹脂材料であり、例えばPMMA(ポリメタクリル酸メチル)で形成されている。またはガラス板で形成されている。   As shown in FIG. 2, the surface panel 3 is fixed on the detection substrate portion 11 via an OCA layer (optical transparent adhesive layer) 2. The front panel 3 is a light-transmitting acrylic synthetic resin material, and is made of, for example, PMMA (polymethyl methacrylate). Or it is formed with the glass plate.

表面パネル3の下面に、加飾層4が形成されている。加飾層4は、表面パネル3に印刷されて形成されており、またはフィルムが貼り合わされて形成されている。加飾層4は光非透過性であり、その下の構造が表面パネル3の前方から見えないようになっている。加飾層4は枠形状であり、その内縁部4aで囲まれた領域が、光透過性であり、表示・操作領域5となっている。図1では、加飾層4の内縁部4aが破線で示されている。   A decorative layer 4 is formed on the lower surface of the front panel 3. The decorative layer 4 is formed by being printed on the front panel 3 or is formed by bonding a film. The decorative layer 4 is non-light-transmitting so that the underlying structure cannot be seen from the front of the front panel 3. The decorative layer 4 has a frame shape, and a region surrounded by the inner edge portion 4 a is light transmissive and is a display / operation region 5. In FIG. 1, the inner edge part 4a of the decoration layer 4 is shown with the broken line.

加飾層4が形成されている枠状の部分は、表面から見ることができない非表示領域となっている。図1と図2に示すように、表示・操作領域5よりもY1側が下側非表示領域6aであり、表示・操作領域5よりもY2側が上側非表示領域6bである。表示・操作領域5よりもX1側が右側非表示領域6cで、X2側が左側非表示領域6dとなっている。   The frame-shaped part in which the decoration layer 4 is formed is a non-display area that cannot be seen from the surface. As shown in FIGS. 1 and 2, the Y1 side from the display / operation area 5 is the lower non-display area 6a, and the Y2 side from the display / operation area 5 is the upper non-display area 6b. The X1 side of the display / operation area 5 is a right non-display area 6c, and the X2 side is a left non-display area 6d.

検出基板部11の表面に、透明導電材料からなる複数の第1の電極層21と複数の第2の電極層41が形成されている。第1の電極層21と第2の電極層41は、表示・操作領域5に配列している。   A plurality of first electrode layers 21 and a plurality of second electrode layers 41 made of a transparent conductive material are formed on the surface of the detection substrate unit 11. The first electrode layer 21 and the second electrode layer 41 are arranged in the display / operation area 5.

図1と図3に示すように、第1の電極層21は、矩形(長方形または正方形)であり、X1、X2、X3,・・・X6の各行に沿ってX方向へ一定間隔で並んでいる。また、第1の電極層21は列方向(Y方向)にも一定の間隔で並んでおり、その列が複数列(実施の形態では4列)設けられている。   As shown in FIG. 1 and FIG. 3, the first electrode layer 21 is rectangular (rectangular or square), and is arranged at regular intervals in the X direction along each row of X1, X2, X3,. Yes. The first electrode layers 21 are also arranged at regular intervals in the column direction (Y direction), and a plurality of columns (four columns in the embodiment) are provided.

図3に示すように、X1行に位置する複数の第1の電極層21,21,・・・からは電極配線層22a,22a,・・・が延び出ており、X2行に位置する複数の第1の電極層21,21,・・・からは電極配線層22b,22b,・・・が延び出ており、X3行に位置する複数の第1の電極層21,21,・・・からは電極配線層22c,22c,・・・が延び出ている。X4行に位置する複数の第1の電極層21,21,・・・からは電極配線層22d,22d,・・・が延び出ており、X5行に位置する複数の第1の電極層21,21,・・・からは電極配線層22e,22e,・・・が延び出ている。   As shown in FIG. 3, electrode wiring layers 22a, 22a,... Extend from the plurality of first electrode layers 21, 21,. Are extended from the first electrode layers 21, 21,..., And a plurality of first electrode layers 21, 21,. The electrode wiring layers 22c, 22c,. The electrode wiring layers 22d, 22d,... Extend from the plurality of first electrode layers 21, 21,... Located in the X4 row, and the plurality of first electrode layers 21 located in the X5 row. , 21,... Extend from the electrode wiring layers 22e, 22e,.

図1では、第1の電極層21が、X1、X2、X3、X4、X5、X6の6行に沿って並んでいるが、図3以下では、図面を使用した説明を簡潔化するために、X6行のそれぞれの第1の電極層21から延び出る電極配線層の図示を省略している。また、図1では、第2の電極層41が、Y方向に沿って4列に配列しているが、図3では、第2の電極層41を3列のみ示している。また、第2の電極層41から延びる電極配線層の図示は省略しているが、第2の電極層41から延びる電極配線層は、上側非表示領域6aと右側非表示領域6cおよび左側非表示領域6dを通過して配線基板部12に延び出ている。   In FIG. 1, the first electrode layer 21 is arranged along six rows of X1, X2, X3, X4, X5, and X6. However, in FIG. 3 and subsequent figures, the description using the drawings is simplified. The electrode wiring layers extending from the first electrode layers 21 in the X6 rows are not shown. In FIG. 1, the second electrode layers 41 are arranged in four rows along the Y direction. However, in FIG. 3, only the second electrode layers 41 are shown in three rows. Although illustration of the electrode wiring layer extending from the second electrode layer 41 is omitted, the electrode wiring layer extending from the second electrode layer 41 includes the upper non-display area 6a, the right non-display area 6c, and the left non-display. It passes through the region 6d and extends to the wiring board part 12.

図3に示すように、最も右端(X1側)の列に位置する第1の電極層21から延びる電極配線層22a,22b,22c,22d,22eは、右側非表示領域6cにおいてY1方向へ引き出されている。他の列に並んでいる第1の電極層21から延びる電極配線層22a,22b,22c,22d,22eは、第1の電極層21と第2の電極層41との間の領域を通過して1方向へ引き出されている。   As shown in FIG. 3, the electrode wiring layers 22a, 22b, 22c, 22d, and 22e extending from the first electrode layer 21 located in the rightmost column (X1 side) are pulled out in the Y1 direction in the right non-display area 6c. It is. The electrode wiring layers 22 a, 22 b, 22 c, 22 d, and 22 e extending from the first electrode layer 21 arranged in the other row pass through the region between the first electrode layer 21 and the second electrode layer 41. Pulled out in one direction.

図1と図3に示すように、第2の電極層41は、Y方向に細長く形成されており、長辺がY1,Y2,Y3,Y4の列方向に延びている。第2の電極層41は、図3の図示上方の端部から電極配線層が延び出ており、この電極配線層は、上側非表示領域6bに引き出され、検出基板部11の縁部に沿って、左側非表示領域6dと下側非表示領域6aを通過して、配線基板部12の表面に引き出されている。   As shown in FIGS. 1 and 3, the second electrode layer 41 is elongated in the Y direction, and its long side extends in the column direction of Y1, Y2, Y3, and Y4. In the second electrode layer 41, an electrode wiring layer extends from the upper end portion of FIG. 3, and this electrode wiring layer is drawn out to the upper non-display area 6 b and extends along the edge of the detection substrate section 11. Then, it passes through the left non-display area 6 d and the lower non-display area 6 a and is drawn to the surface of the wiring board portion 12.

図3に示すように、下側非表示領域6aには、連結配線層23a,23b,23c,23d,23eが形成されている。各連結配線層23a,23b,23c,23d,23eは、互いに平行でX方向へ直線的に延びている。   As shown in FIG. 3, connection wiring layers 23a, 23b, 23c, 23d, and 23e are formed in the lower non-display area 6a. The connection wiring layers 23a, 23b, 23c, 23d, and 23e are parallel to each other and extend linearly in the X direction.

後に説明するジャンパー接続構造によって、X1行上に位置する全ての第1の電極層21から延び出ている電極配線層22aは、共通の1本の連結配線層23aに導通している。X2行上に位置する全ての第1の電極層21から延び出ている電極配線層22bは、共通の1本の連結配線層23bに導通している。同様に、X3行上に位置する全ての第1の電極層21から延び出ている電極配線層22cは、共通の1本の連結配線層23cに、X4行上の第1の電極層21の電極配線層22dは、共通の1本の連結配線層23dに、X5行上の第1の電極層21の電極配線層22eは、共通の1本の連結配線層23eに、それぞれ導通している。   Due to the jumper connection structure described later, the electrode wiring layers 22a extending from all the first electrode layers 21 located on the X1 row are electrically connected to one common connection wiring layer 23a. The electrode wiring layers 22b extending from all the first electrode layers 21 located on the X2 row are electrically connected to one common connection wiring layer 23b. Similarly, the electrode wiring layer 22c extending from all the first electrode layers 21 located on the X3 row is connected to one common connection wiring layer 23c of the first electrode layer 21 on the X4 row. The electrode wiring layer 22d is electrically connected to one common connection wiring layer 23d, and the electrode wiring layer 22e of the first electrode layer 21 on the X5 row is electrically connected to one common connection wiring layer 23e. .

図3に示すように、下側非表示領域6aから配線基板部12の表面にかけて、引出し配線層24a,24b,24c,24d,24eが形成されている。引出し配線層24aは、連結配線層23aに導通し、引出し配線層24b,24c,24d,24eは、それぞれ連結配線層23b,23c,23d,23eにそれぞれ導通している。   As shown in FIG. 3, lead wiring layers 24 a, 24 b, 24 c, 24 d, and 24 e are formed from the lower non-display area 6 a to the surface of the wiring board portion 12. The lead wiring layer 24a is electrically connected to the connection wiring layer 23a, and the lead wiring layers 24b, 24c, 24d, and 24e are electrically connected to the connection wiring layers 23b, 23c, 23d, and 23e, respectively.

第1の電極層21と第2の電極層41は、ITO(Indium Tin Oxide)で形成されている。電極配線層22a〜22eと連結配線層23a〜23eおよび引出し配線層24a〜24eは、ITOと金属層との積層体で形成されていている。この場合には、透明基板の表面にITO層と金属層とが重ねて形成された複合材が使用され、金属層を除去しITO層をエッチングすることで第1の電極層21と第2の電極層41が形成される。またITO層と金属層をエッチングして各配線層が形成される。   The first electrode layer 21 and the second electrode layer 41 are made of ITO (Indium Tin Oxide). The electrode wiring layers 22a to 22e, the connection wiring layers 23a to 23e, and the lead wiring layers 24a to 24e are formed of a laminate of ITO and a metal layer. In this case, a composite material in which an ITO layer and a metal layer are formed on the surface of the transparent substrate is used, and the first electrode layer 21 and the second electrode layer 21 are etched by removing the metal layer and etching the ITO layer. An electrode layer 41 is formed. In addition, each wiring layer is formed by etching the ITO layer and the metal layer.

第1の電極層21と第2の電極層41は、導電性ナノワイヤー層で形成されていてもよい。導電性ナノワイヤーは、銀ナノワイヤーなどの金属ナノワイヤーやカーボンナノチューブなどである。また、電極配線層22a〜22eと連結配線層23a〜23eおよび引出し配線層24a〜24eは、銀ペーストを使用し印刷工程で形成されていてもよい。   The first electrode layer 21 and the second electrode layer 41 may be formed of a conductive nanowire layer. The conductive nanowire is a metal nanowire such as a silver nanowire or a carbon nanotube. Moreover, the electrode wiring layers 22a to 22e, the connection wiring layers 23a to 23e, and the lead wiring layers 24a to 24e may be formed in a printing process using a silver paste.

図4ないし図6には、図3のIV矢視部分での配線層とジャンパー部材との接続構造が示されている。   4 to 6 show the connection structure between the wiring layer and the jumper member taken along the line IV in FIG.

IV矢視部では、X1方向の端部においてY方向に配列している第1の電極層21から延びる電極配線層22a,22b,22c,22d,22eが、右側非表示領域6cを通過して下側非表示領域6aに引き出されている。   In the IV arrow portion, the electrode wiring layers 22a, 22b, 22c, 22d, and 22e extending from the first electrode layer 21 arranged in the Y direction at the end in the X1 direction pass through the right non-display area 6c. It is drawn out to the lower non-display area 6a.

図4に示すように、下側非表示領域6aでは、電極配線層22aの下端部に電極ランド部25aが一体に形成されている。同様に、電極配線層22b,22c,22d,22eの下端部に、電極ランド部25b,25c,25d,25eが一体に形成されている。電極ランド部25a,25b,25c,25d,25eは全てX方向の幅寸法が均一であり、X方向のピッチすなわちX方向の間隔も同じである。電極ランド部25a〜25eはX方向に並んでいる。すなわち各電極ランド部25a〜25eのY1側の下縁はY方向において同じ位置にあり、下縁はX方向へ延びる直線上に位置している。   As shown in FIG. 4, in the lower non-display area 6a, an electrode land portion 25a is integrally formed at the lower end portion of the electrode wiring layer 22a. Similarly, electrode land portions 25b, 25c, 25d, and 25e are integrally formed at the lower ends of the electrode wiring layers 22b, 22c, 22d, and 22e. The electrode land portions 25a, 25b, 25c, 25d, and 25e all have the same width in the X direction, and the pitch in the X direction, that is, the interval in the X direction is the same. The electrode land portions 25a to 25e are arranged in the X direction. That is, the lower edge of each electrode land portion 25a to 25e on the Y1 side is at the same position in the Y direction, and the lower edge is located on a straight line extending in the X direction.

下側非表示領域6aには、連結配線層23a,23b,23c,23d,23eがX方向に直線的に延びて、互いに平行に形成されている。図4に示すように、連結配線層23aのX1側の端部に連結ランド部26aが一体に形成されている。同様に、連結配線層23b,23c,23d,23eのX1側の端部に、連結ランド部26b,26c,26d,26eが一体に形成されている。連結ランド部26a,26b,26c,26d,26eは、連結配線層から直角に曲げられてY1方向へ延びている。連結ランド部26a,26b,26c,26d,26eは全てX方向の幅寸法が均一であり、X方向のピッチすなわちX方向の間隔が同じである。連結ランド部26a,26b,26c,26d,26eはX方向に並んでいる。すなわち、各連結ランド部のY1側の下縁はY方向において同じ位置にあり、下縁はX方向へ延びる直線上に位置している。   In the lower non-display area 6a, connection wiring layers 23a, 23b, 23c, 23d, and 23e extend linearly in the X direction and are formed in parallel to each other. As shown in FIG. 4, a connecting land portion 26a is integrally formed at the end portion on the X1 side of the connecting wiring layer 23a. Similarly, connection land portions 26b, 26c, 26d, and 26e are integrally formed at the end portion on the X1 side of the connection wiring layers 23b, 23c, 23d, and 23e. The connection land portions 26a, 26b, 26c, 26d, and 26e are bent at a right angle from the connection wiring layer and extend in the Y1 direction. The connecting land portions 26a, 26b, 26c, 26d, and 26e all have the same width in the X direction, and the pitch in the X direction, that is, the interval in the X direction is the same. The connecting land portions 26a, 26b, 26c, 26d, and 26e are arranged in the X direction. That is, the lower edge of each connecting land portion on the Y1 side is at the same position in the Y direction, and the lower edge is positioned on a straight line extending in the X direction.

図2に示すように、透明基板10の表面に絶縁層15が形成されている。検出基板部11の表示・操作領域5では、第1の電極層21と第2の電極層41が絶縁層15で覆われている。検出基板部11の下側非表示領域6aと上側非表示領域6bおよび右側非表示領域6cと左側非表示領域6dでは、各配線層が絶縁層15で覆われており、配線基板部12では、引出し配線層24a,24b,24c,24dが絶縁層15で覆われている。絶縁層15は透光性の有機絶縁材料で形成されている。なお、表示・操作領域第1において、第1の電極層21と第2の電極層41が絶縁層15で覆われず、絶縁層15が、下側非表示領域6aと上側非表示領域6bおよび右側非表示領域6cと左側非表示領域6d、ならびに配線基板部12にのみ形成されていてもよい。   As shown in FIG. 2, an insulating layer 15 is formed on the surface of the transparent substrate 10. In the display / operation area 5 of the detection substrate unit 11, the first electrode layer 21 and the second electrode layer 41 are covered with the insulating layer 15. In the lower non-display area 6a and the upper non-display area 6b and the right non-display area 6c and the left non-display area 6d of the detection substrate unit 11, each wiring layer is covered with the insulating layer 15, and in the wiring board unit 12, The lead wiring layers 24a, 24b, 24c, and 24d are covered with the insulating layer 15. The insulating layer 15 is made of a light-transmitting organic insulating material. In the first display / operation area, the first electrode layer 21 and the second electrode layer 41 are not covered with the insulating layer 15, and the insulating layer 15 includes the lower non-display area 6 a and the upper non-display area 6 b. It may be formed only in the right non-display area 6 c and the left non-display area 6 d and the wiring board portion 12.

図4と図5に示すように、IV矢視部では、絶縁層15に第1の開口部31が形成されている。第1の開口部31は、Y方向の幅が均一で長辺がX方向に向けられた長方形の開口部である。第1の開口部31の内部には、透明基板10の表面と、複数の電極ランド部25a,25b,25c,25d,25eが現れている。好ましくは、X1方向の端部においてY方向に並ぶ全ての第1の電極層21に導通する全ての電極ランド部が、第1の開口部31の内部に位置していることが好ましい。第1の開口部31の内部では、隣り合う電極ランド部の間に絶縁層15が存在していない。第1の開口部31の内部の空間が電極側接続領域である。   As shown in FIGS. 4 and 5, the first opening 31 is formed in the insulating layer 15 in the IV arrow portion. The first opening 31 is a rectangular opening having a uniform width in the Y direction and a long side directed in the X direction. Inside the first opening 31, the surface of the transparent substrate 10 and a plurality of electrode land portions 25a, 25b, 25c, 25d, and 25e appear. Preferably, all the electrode land portions that are electrically connected to all the first electrode layers 21 arranged in the Y direction at the end portion in the X1 direction are preferably located inside the first opening 31. Within the first opening 31, the insulating layer 15 does not exist between adjacent electrode land portions. A space inside the first opening 31 is an electrode side connection region.

図4に示すように、第1の開口部31よりもY1側に離れた位置では、絶縁層15に第2の開口部32が形成されている。第2の開口部32はY方向の幅が均一であるが、長辺はX2方向に向かうにしたがって第1の開口部31から離れるように傾斜して形成されている。第2の開口部32の内部には、透明基板10の表面と、複数の連結ランド部26a,26b,26c,26d,26eが現れている。好ましくは、下側非表示領域6aに位置する全ての連結配線層23a,23b,23c,23d,23eと一体の電極ランド部が、第2の開口部32の内部に位置していることが好ましい。第2の開口部32の内部では、隣り合う連結ランド部の間に絶縁層15が存在していない。第2の開口部33の内部の空間が連結側接続領域である。   As shown in FIG. 4, a second opening 32 is formed in the insulating layer 15 at a position further away from the first opening 31 on the Y1 side. The second opening 32 has a uniform width in the Y direction, but the long side is formed so as to be inclined away from the first opening 31 in the X2 direction. Inside the second opening 32, the surface of the transparent substrate 10 and a plurality of connecting land portions 26a, 26b, 26c, 26d, and 26e appear. Preferably, the electrode land portions integral with all the connection wiring layers 23 a, 23 b, 23 c, 23 d, and 23 e located in the lower non-display area 6 a are preferably located inside the second opening 32. . Inside the second opening 32, the insulating layer 15 does not exist between adjacent connecting land portions. A space inside the second opening 33 is a connection side connection region.

図4と図6に示すように、絶縁層15の上にジャンパー部材35a,35b,35c,35d,35eが形成されている。ジャンパー部材35a〜35eはジャンパー配線層やジャンパー導電層などと称することもできる。実施の形態では、ジャンパー部材35a〜35eが、銀などを含む導電性ペースト(導電性インク)を使用してスクリーン印刷で形成されている。あるいは、ジャンパー部材35a〜35eが、金や銀などの金属層で形成され、または、アモルファスITOの上に金や銀の金属層が積層されたもので形成されている。この場合には、金属層、あるいはアモルファスITOと金属層の積層体がエッチングされて、ジャンパー部材35a〜35eが形成される。   As shown in FIGS. 4 and 6, jumper members 35 a, 35 b, 35 c, 35 d, and 35 e are formed on the insulating layer 15. The jumper members 35a to 35e can also be referred to as jumper wiring layers or jumper conductive layers. In the embodiment, the jumper members 35a to 35e are formed by screen printing using a conductive paste (conductive ink) containing silver or the like. Alternatively, the jumper members 35a to 35e are formed of a metal layer such as gold or silver, or are formed by laminating a metal layer of gold or silver on amorphous ITO. In this case, the metal layer or the laminated body of amorphous ITO and the metal layer is etched to form jumper members 35a to 35e.

ジャンパー部材35aのY2側の端部は、第1の開口部(電極側接続領域)31内に露出している電極ランド部25aに重ねられて接続され、Y1側の端部は、第2の開口部(連結側接続領域)32内に露出している連結ランド部26aに重ねられて接続され、ジャンパー部材35aによって、電極ランド部25aと連結ランド部26aとが導通される。同様にして、ジャンバー部材35b,35c,35d,35eによって、電極部ランド部25b,25c,25d,25eと連結ランド部26b,26c,26d,26eとが一対一の関係で個別に接続される。   The end portion on the Y2 side of the jumper member 35a is overlapped and connected to the electrode land portion 25a exposed in the first opening (electrode side connection region) 31, and the end portion on the Y1 side is connected to the second end portion. The connection land portion 26a exposed in the opening (connection-side connection region) 32 is overlapped and connected, and the electrode land portion 25a and the connection land portion 26a are electrically connected by the jumper member 35a. Similarly, the electrode land portions 25b, 25c, 25d, 25e and the connecting land portions 26b, 26c, 26d, 26e are individually connected in a one-to-one relationship by the jumper members 35b, 35c, 35d, 35e.

図5と図6に示すように、絶縁層15は多層に形成されており、実施の形態では、下層15aと上層15bの2層構造である。絶縁層15を多層構造とすることで、絶縁層15の上に形成されたジャンバー部材35b,35c,35d,35eと、その下に位置している連結配線層23a,23b,23c,23d,23eとの絶縁耐圧を高めることができる。   As shown in FIGS. 5 and 6, the insulating layer 15 is formed in multiple layers, and in the embodiment, has a two-layer structure of a lower layer 15a and an upper layer 15b. Since the insulating layer 15 has a multilayer structure, the jumper members 35b, 35c, 35d, and 35e formed on the insulating layer 15 and the connecting wiring layers 23a, 23b, 23c, 23d, and 23e located therebelow. Withstand voltage can be increased.

絶縁層15の形成過程では、下層15aとなる絶縁層を形成し、硬化させた後に露光現像により開口部31,32となる穴を形成する。その上に上層15bとなる絶縁層を形成し、硬化させた後に露光現像により開口部31,32となる穴を形成する。絶縁層15を形成する際に下層15aに形成される穴と上層15bに形成される穴の面積を相違させ、または下層15aに形成される穴と上層15bに形成される穴の位置をずらすことによって、図6に示すように、少なくともジャンパー部材35a,35b,35c,35d,35eが通過する部分において、下層15aの縁部17aを上層15bの縁部17bよりも、第1の開口部31と第2の開口部32の内部まで突出させることができる。   In the formation process of the insulating layer 15, the insulating layer to be the lower layer 15a is formed and cured, and then the holes to be the openings 31 and 32 are formed by exposure and development. An insulating layer to be the upper layer 15b is formed thereon and cured, and then holes to be the openings 31 and 32 are formed by exposure and development. When forming the insulating layer 15, the areas of the holes formed in the lower layer 15a and the holes formed in the upper layer 15b are made different, or the positions of the holes formed in the lower layer 15a and the holes formed in the upper layer 15b are shifted. Thus, as shown in FIG. 6, at least in the part where the jumper members 35a, 35b, 35c, 35d, and 35e pass, the edge 17a of the lower layer 15a is connected to the first opening 31 than the edge 17b of the upper layer 15b. The second opening 32 can be protruded to the inside.

このように構成すると、図6に示すように、第1の開口部31と第2の開口部32の縁部おいて、絶縁層15の段差部が急激に立ち上がるのではく、徐々に高くなるように形成される。よって、その上に形成されるジャンパー部材35a,35b,35c,35d,35eが、絶縁層15の縁部で滑らかに立ち上がるようになり、絶縁層15の縁部を通過する部分でジャンパー部材35a〜35eの厚みを十分に確保できるようになり、ジャンパー部材35a〜35eが部分的に極端に薄くなるのを防止できるようになる。   With this configuration, as shown in FIG. 6, the stepped portion of the insulating layer 15 does not suddenly rise at the edge of the first opening 31 and the second opening 32, but gradually increases. Formed as follows. Therefore, the jumper members 35a, 35b, 35c, 35d, and 35e formed thereon rise smoothly at the edge portion of the insulating layer 15, and the jumper members 35a to 35a at the portions that pass through the edge portion of the insulating layer 15 are formed. A sufficient thickness of 35e can be secured, and the jumper members 35a to 35e can be prevented from becoming extremely thin partially.

図7には、図3のVII矢視部分での配線層とジャンパー部材との接続構造が示されている。   FIG. 7 shows a connection structure between the wiring layer and the jumper member taken along the line VII in FIG.

VII矢視部では、下側非表示領域6aにおいて、第1の電極層21から延びている電極配線層22aに電極ランド部28aが一体に形成されている。同様に、電極配線層22b,22c,22d,22eに電極ランド部28b,28c,28d,28eが一体に形成されている。また、下側非表示領域6aでは、連結配線層23aの途中に連結ランド部29aが一体に形成され、連結配線層23b,23c,23d,23eの途中に、連結ランド部29b,29c,29d,29eが一体に形成されている。   In the VII arrow view portion, in the lower non-display area 6a, the electrode land portion 28a is integrally formed on the electrode wiring layer 22a extending from the first electrode layer 21. Similarly, electrode land portions 28b, 28c, 28d, and 28e are integrally formed on the electrode wiring layers 22b, 22c, 22d, and 22e. In the lower non-display area 6a, a connection land portion 29a is integrally formed in the middle of the connection wiring layer 23a, and the connection land portions 29b, 29c, 29d, 29e is integrally formed.

下側非表示領域6aを覆っている絶縁層15に第3の開口部33と第4の開口部34が形成されている。第3の開口部33は電極側接続領域を形成しており、X方向に直線的に延びる長穴である。第3の開口部33内には、透明基板10の表面と電極ランド部28a,28b,28c,28d,28eが露出している。第4の開口部34は連結側接続領域を形成しており、X方向とY方向に対して斜めに延びている。第4の開口部34内には、透明基板10の表面と連結ランド部29a,29b,29c,29d,29eが露出している。   A third opening 33 and a fourth opening 34 are formed in the insulating layer 15 covering the lower non-display area 6a. The third opening 33 forms an electrode-side connection region, and is a long hole that extends linearly in the X direction. In the third opening 33, the surface of the transparent substrate 10 and the electrode land portions 28a, 28b, 28c, 28d, and 28e are exposed. The fourth opening 34 forms a connection side connection region and extends obliquely with respect to the X direction and the Y direction. In the fourth opening 34, the surface of the transparent substrate 10 and the connecting land portions 29a, 29b, 29c, 29d, and 29e are exposed.

絶縁層15の上にはジャンパー部材36a,36b,36c,36d,36eが形成されている。このジャンパー部材36a〜36eの構成は、図4に示すジャンパー部材35a〜35eの構成と同じである。各ジャンパー部材36a〜36eの端部は第3の開口部33と第4の開口部34の内部に延び出ており、ジャンパー部材36aによって、電極ランド部28aと連結ランド部29aとが接続されている。同様にして、ジャンバー部材36b,36c,36d,36eによって、電極ランド部28b,28c,28d,28eと連結ランド部29b,29c,29d,29eが一対一の関係で個別に接続されている。   On the insulating layer 15, jumper members 36a, 36b, 36c, 36d, and 36e are formed. The configuration of the jumper members 36a to 36e is the same as that of the jumper members 35a to 35e shown in FIG. End portions of the jumper members 36a to 36e extend into the third opening portion 33 and the fourth opening portion 34, and the electrode land portion 28a and the connecting land portion 29a are connected by the jumper member 36a. Yes. Similarly, the electrode land portions 28b, 28c, 28d, 28e and the connecting land portions 29b, 29c, 29d, 29e are individually connected in a one-to-one relationship by the jumper members 36b, 36c, 36d, 36e.

VII部での配線領域の断面構造は、図5および図6と実質的に同じである。   The cross-sectional structure of the wiring region in the VII portion is substantially the same as that in FIGS.

図4と図7に示すジャンバー部材を使用した配線構造では、電極側接続領域となる第1の開口部31と第3の開口部33の内部において、電極ランド部25a〜25e,28a〜28eが一列に並んでおり、隣り合う電極ランドの間に絶縁層15が形成されていない。同様に、連結側接続領域である第2の開口部32と第4の開口部34の内部においても、連結ランド部26a〜26e,29a〜29eが斜めに一列に並んでおり、隣り合う連結ランド部の間に絶縁層15が形成されていない。   In the wiring structure using the jumper member shown in FIGS. 4 and 7, the electrode land portions 25 a to 25 e and 28 a to 28 e are provided inside the first opening 31 and the third opening 33 which are electrode side connection regions. The insulating layers 15 are arranged in a line and are not formed between adjacent electrode lands. Similarly, the connection land portions 26a to 26e and 29a to 29e are obliquely aligned in the second opening portion 32 and the fourth opening portion 34, which are connection side connection regions, and adjacent connection lands. The insulating layer 15 is not formed between the portions.

絶縁層15に形成された開口部31,32,33,34は、電極ランド部25a〜25e,28a〜28eとジャンパー部材35a〜35e,36a〜36eとの接合部の面積、および連結ランド部26a〜26e,29a〜29eとジャンパー部材35a〜35e,36a〜36eとの接続部の面積よりも十分に広くなっている。   The openings 31, 32, 33, and 34 formed in the insulating layer 15 include the area of the junction between the electrode land portions 25a to 25e and 28a to 28e and the jumper members 35a to 35e and 36a to 36e, and the connection land portion 26a. It is sufficiently larger than the area of the connecting portion between .about.26e, 29a.about.29e and the jumper members 35a.about.35e, 36a.about.36e.

したがって、絶縁層15に開口部31,32,33,34を形成するときの公差、すなわち絶縁層15の下層15aに開口部を形成するときの公差と、上層15bに開口部を形成するときの公差との累積公差が、電極ランド部とジャンパー部材との接合部と、連結ランド部とジャンパー部材との接合部の寸法精度に影響を与えることがない。   Therefore, the tolerance when the openings 31, 32, 33, and 34 are formed in the insulating layer 15, that is, the tolerance when the opening is formed in the lower layer 15a of the insulating layer 15, and the opening when the opening is formed in the upper layer 15b. The accumulated tolerance with the tolerance does not affect the dimensional accuracy of the joint portion between the electrode land portion and the jumper member and the joint portion between the connection land portion and the jumper member.

そのため、電極ランド部とジャンパー部材との接合部と、連結ランド部とジャンパー部材との接合部の精度は、これら電極ランド部と連結ランド部の成形精度、およびジャンパー部材の成形精度のみによって決まる。   Therefore, the accuracy of the junction between the electrode land portion and the jumper member and the junction between the connection land portion and the jumper member are determined only by the molding accuracy of the electrode land portion and the connection land portion, and the molding accuracy of the jumper member.

したがって、電極ランド部25a〜25e,28a〜28eと連結ランド部26a〜26e,29a〜29eの幅寸法を必要以上に広くしなくても、電極ランド部とジャンパー部材、および連結ランド部とジャンパー部とを互いに大きく位置ずれすることなく接合させることができる。   Accordingly, even if the width dimensions of the electrode land portions 25a to 25e, 28a to 28e and the connecting land portions 26a to 26e and 29a to 29e are not made larger than necessary, the electrode land portion and the jumper member, and the connecting land portion and the jumper portion are used. Can be joined to each other without being greatly displaced.

電極ランド部25a〜25e,28a〜28eと連結ランド部26a〜26e,29a〜29eの幅寸法を必要以上に広くしなくてもよいため、下側非表示領域6aのスペースを効果的に使用できるようになり、下側非表示領域6aを狭くすることが可能になる。   Since the width dimensions of the electrode land portions 25a to 25e and 28a to 28e and the connecting land portions 26a to 26e and 29a to 29e need not be made larger than necessary, the space of the lower non-display area 6a can be used effectively. As a result, the lower non-display area 6a can be narrowed.

なお、図4の実施の形態では、第1の開口部31と第2の開口部32との間に連結配線層23a〜23eが形成され、この連結配線層が絶縁層15で覆われ、絶縁層15の上に形成されたジャンパー部材35a〜35eが、連結配線層23a〜23eの上を通過している。ただし、本発明では、図4において、第1の開口部31と第2の開口部32が、X方向に間隔を空けて、それぞれがY方向に細長に形成され、第1の開口部31と第2の開口部32の間に電極配線層22a〜22eが配置されていてもよい。この場合には、電極配線層22a〜22eが絶縁層15で覆われ、電極ランド部25a〜25eと連結ランド部26a〜26eを個別に接続するジャンパー部材35a〜35eが、絶縁層15の上に形成されて、電極配線層22a〜22eの上を横断する。   In the embodiment of FIG. 4, connection wiring layers 23 a to 23 e are formed between the first opening 31 and the second opening 32, and the connection wiring layers are covered with the insulating layer 15 and insulated. Jumper members 35a to 35e formed on the layer 15 pass over the connection wiring layers 23a to 23e. However, in the present invention, in FIG. 4, the first opening 31 and the second opening 32 are formed to be elongated in the Y direction with an interval in the X direction, The electrode wiring layers 22 a to 22 e may be disposed between the second openings 32. In this case, the electrode wiring layers 22a to 22e are covered with the insulating layer 15, and jumper members 35a to 35e for individually connecting the electrode land portions 25a to 25e and the connecting land portions 26a to 26e are formed on the insulating layer 15. It is formed and crosses over the electrode wiring layers 22a to 22e.

次に、前記構造の入力装置1の動作について説明する。
この入力装置1は、相互容量検出方式で駆動される。第1の検出電極層21と第2の検出電極層41のいずれか一方が駆動電極として使用され、他方が検出電極として使用される。例えば、連結配線層23a,23b,23c,23d,23eに順番に電力が印加され、第1の検出電極層21に対してX1,X2,X3,・・・行ごとに順番に矩形波の電圧が一定周期で印加される。第2の検出電極層41は検出電極として使用され、Y1,Y2,Y3,・・・の順に検出回路に接続される。
Next, the operation of the input device 1 having the above structure will be described.
The input device 1 is driven by a mutual capacitance detection method. One of the first detection electrode layer 21 and the second detection electrode layer 41 is used as a drive electrode, and the other is used as a detection electrode. For example, power is sequentially applied to the connection wiring layers 23 a, 23 b, 23 c, 23 d, and 23 e, and the rectangular wave voltage is sequentially applied to the first detection electrode layer 21 for each row X 1, X 2, X 3,. Is applied at a constant period. The second detection electrode layer 41 is used as a detection electrode, and is connected to the detection circuit in the order of Y1, Y2, Y3,.

あるいは、第2の検出電極層41に対してY1,Y2,Y3,・・・の順番で矩形波の電圧が一定周期で印加され、第1の検出電極層21がX1,X2,X3,・・・行の順番で検出回路に接続される。すなわち、連結配線層23a,23b,23c,23d,23eが順番に検出回路に接続される。   Alternatively, a rectangular wave voltage is applied to the second detection electrode layer 41 in the order of Y1, Y2, Y3,... At a constant period, and the first detection electrode layer 21 is X1, X2, X3,. ..Connected to detection circuit in row order. That is, the connection wiring layers 23a, 23b, 23c, 23d, and 23e are sequentially connected to the detection circuit.

駆動電極である第1の検出電極層21または第2の検出電極層41に電圧が印加されると、矩形波の立ち上がりと立下りのタイミングで、検出電極である第1の検出電極層21または第2の検出電極層41に電流が流れる。このときの電流量は、各検出電極層間の静電容量によって決められる。指や手が表面パネル3の前方に接近すると、指または手と検出電極層との間に大きな静電容量が形成されるため、駆動電極に電圧を印加したときに検出電極に流れる電流が変化する。どの駆動電極に電圧を印加しているかの情報と、どの列の電極からの電流量が変化したかの情報から、操作パネル3のどの部分に指または手が接近しているのかを制御部で判別することができる。   When a voltage is applied to the first detection electrode layer 21 or the second detection electrode layer 41 that is the drive electrode, the first detection electrode layer 21 that is the detection electrode or the timing at which the rectangular wave rises and falls A current flows through the second detection electrode layer 41. The amount of current at this time is determined by the capacitance between the detection electrode layers. When a finger or hand approaches the front of the front panel 3, a large capacitance is formed between the finger or hand and the detection electrode layer, so that the current flowing through the detection electrode changes when a voltage is applied to the drive electrode. To do. The control unit determines which part of the operation panel 3 the finger or hand is approaching from the information on which drive electrode the voltage is applied to and the information on which column's electrode current amount has changed. Can be determined.

1 入力装置
3 表面パネル
4 加飾層
5 表示・操作領域
6a 下側非表示領域
10 透明基板
11 検出基板部
12 配線基板部
15 絶縁層
15a 下層
15b 上層
21 第1の電極層
22a,22b,22c,22d,22e 電極配線層
23a,23b,23c,23d,23e 連結配線層
25a,25b,25c,25d,25e 電極ランド部
26a,26b,26c,26d,26e 連結ランド部
29a,29b,29c,29d,29e 連結ランド部
31,32,33,34 開口部
35a,35b,35c,35d,35e ジャンパー部材
36a,36b,36c,36d,36e ジャンパー部材
DESCRIPTION OF SYMBOLS 1 Input device 3 Front panel 4 Decoration layer 5 Display / operation area | region 6a Lower non-display area | region 10 Transparent substrate 11 Detection board | substrate part 12 Wiring board | substrate part 15 Insulating layer 15a Lower layer 15b Upper layer 21 1st electrode layer 22a, 22b, 22c , 22d, 22e Electrode wiring layers 23a, 23b, 23c, 23d, 23e Connection wiring layers 25a, 25b, 25c, 25d, 25e Electrode land portions 26a, 26b, 26c, 26d, 26e Connection land portions 29a, 29b, 29c, 29d , 29e Connecting land portions 31, 32, 33, 34 Openings 35a, 35b, 35c, 35d, 35e Jumper members 36a, 36b, 36c, 36d, 36e Jumper members

Claims (6)

基板の表面に、複数の電極層と、それぞれの前記電極層から延びる電極配線層と、複数の前記電極配線層を互いに連結する連結配線層とが形成されている入力装置において、
前記基板の表面に、それぞれの前記電極配線層と導通する電極ランド部が複数配置された電極側接続領域と、それぞれの前記連結配線層と導通する連結ランド部が複数配置された連結側接続領域とが設けられ、
前記電極配線層と前記連結配線層の少なくとも一方を覆う絶縁層が設けられて、前記電極側接続領域では、隣り合う前記電極ランド部の間に前記絶縁層が設けられておらず、前記連結側接続領域では、隣り合う前記連結ランド部の間に前記絶縁層が設けられておらず、
前記絶縁層の上に形成されたジャンパー部材が、前記電極ランド部と前記連結ランド部とに接続されていることを特徴とする入力装置。
In the input device in which a plurality of electrode layers, an electrode wiring layer extending from each of the electrode layers, and a connection wiring layer for connecting the plurality of electrode wiring layers to each other are formed on the surface of the substrate.
An electrode-side connection region in which a plurality of electrode land portions electrically connected to the respective electrode wiring layers are arranged on the surface of the substrate, and a connection-side connection region in which a plurality of connection land portions electrically connected to the respective connection wiring layers are arranged. And
An insulating layer covering at least one of the electrode wiring layer and the connection wiring layer is provided, and in the electrode side connection region, the insulating layer is not provided between the adjacent electrode land portions, and the connection side In the connection region, the insulating layer is not provided between the adjacent connecting land portions,
A jumper member formed on the insulating layer is connected to the electrode land portion and the connection land portion.
前記絶縁層に複数の開口部が形成されて、それぞれの開口部の内部領域が、前記電極側接続領域と前記連結側接続領域である請求項1記載の入力装置。   The input device according to claim 1, wherein a plurality of openings are formed in the insulating layer, and internal regions of the openings are the electrode side connection region and the connection side connection region. それぞれの前記電極ランド部とそれぞれの前記ジャンパー部材との接続部が並んで配置されており、前記開口部は、前記接続部の並び方向に沿って細長形状に形成されている請求項2記載の入力装置。   The connection part of each said electrode land part and each said jumper member is arrange | positioned along with it, and the said opening part is formed in the elongate shape along the arrangement direction of the said connection part. Input device. それぞれの前記連結ランド部とそれぞれの前記ジャンパー部材との接続部が並んで配置されており、前記開口部は、前記接続部の並び方向に沿って細長形状に形成されている請求項2または3記載の入力装置。   The connection part of each said connection land part and each said jumper member is arrange | positioned along with the said opening part, and the said opening part is formed in the elongate shape along the arrangement direction of the said connection part. The input device described. 前記絶縁層は複数層が重ねられて形成されており、前記ジャンパー部材が横断している部分での前記絶縁層の縁部では、下層の絶縁層が上層の絶縁層よりも前記電極側接続領域に突出している請求項1ないし4のいずれかに記載の入力装置。   The insulating layer is formed by stacking a plurality of layers, and at the edge of the insulating layer where the jumper member crosses, the lower insulating layer is more than the upper insulating layer in the electrode side connection region. The input device according to any one of claims 1 to 4, wherein the input device projects. 前記絶縁層は複数層が重ねられて形成されており、前記ジャンパー部材が横断している部分での前記絶縁層の縁部では、下層の絶縁層が上層の絶縁層よりも前記連結側接続領域に突出している請求項1ないし5のいずれかに記載の入力装置。   The insulating layer is formed by stacking a plurality of layers, and at the edge of the insulating layer where the jumper member crosses, the lower insulating layer is connected to the connection side connection region more than the upper insulating layer. The input device according to any one of claims 1 to 5, wherein the input device projects.
JP2015060489A 2015-03-24 2015-03-24 Input device Expired - Fee Related JP6374816B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015060489A JP6374816B2 (en) 2015-03-24 2015-03-24 Input device
CN201520762437.9U CN205028259U (en) 2015-03-24 2015-09-29 Input apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060489A JP6374816B2 (en) 2015-03-24 2015-03-24 Input device

Publications (2)

Publication Number Publication Date
JP2016181084A JP2016181084A (en) 2016-10-13
JP6374816B2 true JP6374816B2 (en) 2018-08-15

Family

ID=55260776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060489A Expired - Fee Related JP6374816B2 (en) 2015-03-24 2015-03-24 Input device

Country Status (2)

Country Link
JP (1) JP6374816B2 (en)
CN (1) CN205028259U (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9215800B2 (en) * 2010-12-09 2015-12-15 Sharp Kabushiki Kaisha Touch panel, display device including the touch panel, and method of manufacturing the touch panel
JP5704485B2 (en) * 2011-01-31 2015-04-22 住友電工プリントサーキット株式会社 Printed wiring board connection structure, head stack assembly including the printed wiring board connection structure, magnetic disk device including the head stack assembly, and method for manufacturing the printed wiring board connection structure
JP5588466B2 (en) * 2012-01-16 2014-09-10 Smk株式会社 Touch panel wiring structure
CN103309070B (en) * 2012-09-24 2016-08-17 上海天马微电子有限公司 Touch control type LCD device
CN104007860B (en) * 2013-02-22 2017-02-08 宸美(厦门)光电有限公司 Touchpad structure and manufacturing method thereof
JP5762507B2 (en) * 2013-06-05 2015-08-12 アルプス電気株式会社 Input device

Also Published As

Publication number Publication date
JP2016181084A (en) 2016-10-13
CN205028259U (en) 2016-02-10

Similar Documents

Publication Publication Date Title
TWI664560B (en) Layered structure, touch panel, display device with touch panel and manufacturing method thereof
JP5639473B2 (en) Capacitive touch panel and display device with capacitive touch panel function
JP5623894B2 (en) Touch panel
JP2010271796A (en) Connection structure between electrodes and touch panel
JP5882962B2 (en) Input device
US10496232B2 (en) Capacitive touch panel
CN112654954B (en) Touch panel, manufacturing method thereof and electronic device
CN107765926B (en) Display device, touch panel and manufacturing method thereof
JP5813836B1 (en) Capacitive touch panel
CN109154871A (en) Input unit
KR101668964B1 (en) Input device
JP2015225383A (en) Touch panel and method for manufacturing the same
WO2016002461A1 (en) Input device and method for manufacturing same
JP6543754B2 (en) Input device
JP6216285B2 (en) Input device
JP6374816B2 (en) Input device
WO2016199263A1 (en) Input device
JP3144563U (en) Capacitive touchpad
KR20140016623A (en) Touch screen panel and the method for fabricating of the same
JP2016162305A (en) Touch panel and method for manufacturing the same
CN111367438B (en) Display panel and display device
JP5849110B2 (en) Input device
JP6525361B2 (en) Input device
JP5574133B2 (en) Capacitive input device
JP6396815B2 (en) Input device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180720

R150 Certificate of patent or registration of utility model

Ref document number: 6374816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees