以下、添付の図面を参照して本発明の好ましい実施例を説明する。添付の図面を参照して以下で説明する詳細な説明は、本発明によって具現可能な実施例のみを示すよりは、本発明の例示的な実施例を説明するためのものである。次の詳細な説明は、本発明の完璧な理解を提供するために特定の細部事項を含む。しかし、本発明が、このような特定の細部事項なしでも実行可能であることは当業者にとって自明である。
本発明で使用されるほとんどの用語は、本技術で広く使用されるものから選択されたが、一部の用語は、出願人によって任意に選択されたものであって、その意味は、必要に応じて次の説明で詳細に説明する。よって、本発明は、単純な名前又は意味よりは、用語の意図された意味に基づいて理解しなければならない。
本発明は、未来の放送サービスのための放送信号を送受信する装置及び方法を提供する。本発明の実施例に係る未来の放送サービスは、地上波放送サービス、モバイル放送サービス、UHDTVサービスなどを含む。
本発明の一実施例に係る送信装置及び方法は、地上波放送サービスのためのベースプロファイル、モバイル放送サービスのためのハンドヘルドプロファイル、及びUHDTVサービスのためのアドバンスドプロファイルに分類することができる。この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスの全てのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。これは、設計者の意図によって変更可能である。
本発明は、一実施例により、非−MIMO(multiple input multiple output)又はMIMOを通じて未来の放送サービスのための放送信号を処理することができる。本発明の実施例に係る非−MIMO方式は、MISO(multiple input single output)方式、SISO(single input single output)方式などを含むことができる。
MISO又はMIMOは、説明の便宜上、以下で2個のアンテナを使用するが、本発明は、2個以上のアンテナを用いるシステムに適用することができる。
本発明は、特定の使用ケースのために要求される性能を獲得しながら、受信機の複雑度を最小化するのにそれぞれ最適化された3個の物理層(PL)プロファイル(ベース、ハンドヘルド及びアドバンスドプロファイル)を定義することができる。物理層(PHY)プロファイルは、該当受信機が具現しなければならない全ての構成のサブセットである。
3個のPHYプロファイルは、機能ブロックのほとんどを共有するが、特定のブロック及び/又はパラメータにおいて少し異なる。追加のPHYプロファイルを未来に定義することができる。また、システム進化のために、未来のプロファイルは、FEF(future extension frame)を通じて単一RFチャネル内の既存のプロファイルとマルチプレクスされ得る。以下では、それぞれのPHYプロファイルの細部事項について説明する。
1.ベースプロファイル
ベースプロファイルは、通常、ルーフトップ(roof−top)アンテナに接続する固定受信装置に対する主要な使用ケースを示す。また、ベースプロファイルは、いずれかの場所に搬送可能であるが、比較的停止した受信カテゴリーに属するポータブル装置を含む。ベースプロファイルの使用は、任意の改善された具現例によってハンドヘルド装置又は車両装置に拡張可能であるが、これら使用ケースは、ベースプロファイル受信機の動作に対しては期待されない。
受信のターゲットSNR範囲は約10dB〜20dBであって、これは、既存の放送システム(例えば、ATSC A/53)の15dB SNR受信能力を含む。受信機の複雑度及び消費電力は、ハンドヘルドプロファイルを使用するバッテリ動作ハンドヘルド装置の場合のように重要ではない。以下では、ベースプロファイルに対する重要なシステムパラメータを表1に列挙する。
2.ハンドヘルドプロファイル
ハンドヘルドプロファイルは、バッテリ電力で動作するハンドヘルド及び車両装置に使用されるように設計された。装置は、歩行者又は車両速度で移動することができる。受信機の複雑度のみならず、消費電力はハンドヘルドプロファイルの装置の具現において非常に重要である。ハンドヘルドプロファイルのターゲットSNR範囲は約0dB〜10dBであるが、より深い室内受信を対象にすると、0dB未満に到逹するように構成することができる。
低いSNR能力に加えて、受信機の移動度によって誘発されたドップラー効果に対する弾力性は、ハンドヘルドプロファイルの最も重要な性能属性である。以下では、ハンドヘルドプロファイルに対する重要なパラメータを表2に列挙する。
3.アドバンスドプロファイル
アドバンスドプロファイルは、より多くの具現複雑度を犠牲にし、最も高いチャネル容量を提供する。このプロファイルは、MIMO送信及び受信の利用を要求し、UHDTVサービスは、このプロファイルが特別に設計されたターゲット使用ケースである。また、増加した容量は、与えられた帯域幅内で増加した数のサービス、例えば、SDTV又はHDTVサービスを許容するように使用することができる。
アドバンスドプロファイルのターゲットSNR範囲は、約20dB〜30dBである。MIMO送信は、初期に既存の楕円偏波(elliptically−polarized)送信装置を利用できるが、将来はフル電力交差偏波送信(full−power cross−polarized transmission)に拡張される。以下では、アドバンスドプロファイルに対する重要なシステムパラメータを表3に列挙する。
この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスの全てのためのプロファイルとして使用することができる。すなわち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するのに使用することができる。また、アドバンスドプロファイルは、MIMOを有するベースプロファイルのためのアドバンスドプロファイル、及びMIMOを有するハンドヘルドプロファイルのためのアドバンスドプロファイルに分離することができる。また、3個のプロファイルは、設計者の意図によって変更可能である。
次の用語及び定義を本発明に適用することができる。次の用語及び定義は、設計によって変更可能である。
補助ストリーム:未だに定義されていない変調及びコーディングのデータを伝達するセルのシーケンスであって、未来拡張のために、又は、ブロードキャスタ又はネットワークオペレータによる要求通りに使用することができる。
ベースデータパイプ:サービスシグナリングデータを伝達するデータパイプ
ベースバンドフレーム(又はBBFRAME):一つのFECエンコーディングプロセス(BCH及びLDPCエンコーディング)への入力を形成するKbchビットのセット
セル:OFDM送信の一つのキャリアによって伝達される変調値
コーディングブロック:PLS1データのLDPCエンコーディングブロック及びPLS2データのLDPCエンコーディングブロックのうち一つ
データパイプ:サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
データパイプ単位:フレーム内のDPにデータセルを割り当てる基本単位
データシンボル:プリアンブルシンボルでないフレーム内のOFDMシンボル(フレームシグナリングシンボル及びフレームエッジシンボルはデータシンボルに含まれる。)
DP_ID:この8ビットフィールドは、SYSTEM_IDによって識別されたシステム内のDPを固有に識別する。
ダミーセル:PLSシグナリング、DP又は補助ストリームに使用されない残りの容量を充填するのに使用される擬似ランダム値を伝達するセル
緊急警戒チャネル(emergency alert channel;EAS):EAS情報データを伝達するフレームの一部
フレーム:プリアンブルから開始し、フレームエッジシンボルで終了する物理層時間スロット
フレーム受信単位:FETを含む同一又は異なる物理層プロファイルに属するフレームセットであって、スーパーフレーム内で8回繰り返される。
高速情報チャネル:サービスと対応ベースDPとの間のマッピング情報を伝達するフレーム内の論理チャネル
FECBLOCK:DPデータのLDPCエンコーディングビットのセット
FFTサイズ:特定のモードに使用される公称FFTサイズであって、基本期間(elementary period)Tの周期で表現されるアクティブシンボル期間Tsと同一である。
フレームシグナリングシンボル:FFTサイズ、保護区間(guard interval)及び分散型パイロットパターンの所定の組み合わせでフレームの開始時に使用されるより高いパイロット密度を有するOFDMシンボルであって、PLSデータの一部を伝達する。
フレームエッジシンボル:FFTサイズ、保護区間(guard interval)及び分散型パイロットパターンの所定の組み合わせでフレームの終了時に使用されるより高いパイロット密度を有するOFDMシンボル
フレームグループ:スーパーフレーム内の同一のPHYプロファイルタイプを有する全てのフレームのセット
未来拡張フレーム:未来拡張のために使用可能なスーパーフレーム内の物理層時間スロットであって、プリアンブルから開始する。
フューチャーキャスト(futurecast)UTBシステム:入力が一つ以上のMPEG2−TS又はIP又は一般ストリームであって、出力がRF信号である提案された物理層放送システム
入力ストリーム:システムによってエンドユーザに伝達されるサービスのアンサンブルのためのデータのストリーム
正常データシンボル:フレームシグナリングシンボル及びフレームエッジシンボルを除いたデータシンボル
PHYプロファイル:該当受信機が具現しなければならない全ての構成のサブセット
PLS:PLS1及びPLS2で構成された物理層シグナリングデータ
PLS1:固定サイズ、コーディング及び変調を有するFSSシンボルで伝達されるPLSデータの第1セットであって、PLS2をデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。
注(note):フレームグループのデュレーションのために、PLS1データは一定に維持される。
PLS2:FSSシンボルで送信されるPLSデータの第2セットであって、システム及びDPに対するより細部的なPLSデータを伝達する。
PLS2動的データ:フレーム別に動的に変化可能なPLS2データ
PLS2静的データ:フレームグループのデュレーションの間に静的に維持されるPLS2データ
プリアンブルシグナリングデータ:プリアンブルシンボルによって伝達され、システムの基本モードを識別するのに使用されるシグナリングデータ
プリアンブルシンボル:基本PLSデータを伝達し、フレームの初期に位置する固定長さパイロットシンボル
注:プリアンブルシンボルは、主に高速初期帯域スキャンのために使用され、システム信号、そのタイミング、周波数オフセット及びFFTサイズを検出する。
未来の使用のために予約:現在の文書では定義されないが、未来に定義可能である。
スーパーフレーム:8個のフレーム反復単位のセット
時間インタリービングブロック(TIブロック):時間インタリーバメモリの一つの用途に対応する時間インタリービングが行われるセルのセット
TIグループ:特定のDPのための動的容量割り当てが行われる単位であって、整数、すなわち、動的に変わる数のXFECBLOCKで構成される。
注:TIグループは、一つのフレームに直接マップされたり、多数のフレームにマップされ得る。これは、一つ以上のTIブロックを含むことができる。
タイプ1 DP:全てのDPがTDM方式でマップされるフレームのDP
タイプ2 DP:全てのDPがFDM方式でマップされるフレームのDP
XFECBLOCK:一つのLDPC FECBLOCKの全てのビットを伝達するNcellsセルのセット
図1は、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置の構造を示す図である。
本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、入力フォーマッティングブロック1000、BICM(bit interleaved coding & modulation)ブロック1010、フレーム構造ブロック1020、OFDM(orthogonal frequency division multiplexing)生成ブロック1030、及びシグナリング生成ブロック1040を含むことができる。以下では、放送信号を送信する装置の各モジュールの動作を説明する。
IPストリーム/パケット及びMPEG2−TSはメイン入力フォーマットで、他のストリームタイプは一般ストリームとして処理される。これらデータ入力に加えて、管理情報が入力され、各入力ストリームに対する該当帯域幅のスケジューリング及び割り当てを制御する。一つ又は多数のTSストリーム、IPストリーム及び/又は一般ストリームの入力が同時に許容される。
入力フォーマッティングブロック1000は、各入力ストリームを一つ又は多数のデータパイプにデマルチプレクスし、独立コーディング及び変調がデータパイプに適用される。データパイプ(DP)は、ロバスト性制御のための基本単位であって、QoSに影響を与える。一つ又は多数のサービス又はサービスコンポーネントは単一のDPによって伝達され得る。入力フォーマッティングブロック1000の動作の細部事項については後で説明する。
データパイプは、サービスデータ又は関連メタデータを伝達する物理層内の論理チャネルであって、一つ又は多数のサービス又はサービスコンポーネントを伝達することができる。
また、データパイプ単位は、フレーム内のDPにデータセルを割り当てる基本ユニットである。
BICMブロック1010において、パリティデータが誤り訂正のために追加され、エンコードされたビットストリームは複素数値の星状シンボルにマップされる。シンボルは、該当DPに使用される特定のインタリービング深さを横切ってインタリーブされる。アドバンスドプロファイルに対して、MIMOエンコーディングがBICMブロック1010で行われ、追加のデータ経路はMIMO送信のための出力で追加される。BICMブロック1010の細部事項については後で説明する。
フレームビルディングブロック1020は、入力DPのデータセルをフレーム内のOFDMシンボルにマップすることができる。マップした後、周波数インタリービングは、周波数領域多様性に使用され、特に、周波数選択フェーディングチャネルを防止する。フレームビルディングブロック1020の動作の細部事項については後で説明する。
各フレームの初期にプリアンブルを挿入した後、OFDM生成ブロック1030は、保護区間として循環前置(cyclic prefix)を有する従来のOFDM変調を適用することができる。アンテナ空間ダイバーシティのために、分散型MISO方式が送信機に適用される。また、PAPR(peak−to−average power reduction)方式が時間領域で行われる。柔軟なネットワーク計画のために、この提案は、多様なFFTサイズ、保護区間長さ及び該当パイロットパターンのセットを提供する。OFDM生成ブロック1030の動作に対する詳細な内容は後で説明する。
シグナリング生成ブロック1040は、各機能ブロックの動作に使用される物理層シグナリング情報を生成することができる。また、このシグナリング情報は、関心のあるサービスが受信側で適切に回復されるように送信される。シグナリング生成ブロック1040の動作の細部事項については後で説明する。
図2、図3及び図4は、本発明の実施例に係る入力フォーマッティングブロック1000を示す。以下では、各図面に対して説明する。
図2は、本発明の一実施例に係る入力フォーマッティングブロックを示す図である。図2は、入力信号が単一入力ストリームであるときの入力フォーマッティングブロックを示す。
図2に示した入力フォーマッティングブロックは、図1を参照して説明した入力フォーマッティングブロック1000の実施例に該当する。
物理層への入力は、一つ又は多数のデータストリームで構成することができる。各データストリームは一つのDPによって伝達される。モード適応モジュールは、入り込むデータストリームをベースバンドフレーム(BBF)のデータフィールドにスライスする。システムは、3つのタイプの入力データストリーム、すなわち、MPEG2−TS、インターネットプロトコル(IP)及びGS(generic stream)をサポートする。MPEG2−TSは、固定長さ(188バイト)パケットで特性化され、第1バイトはシンク(sync)バイト(0x47)である。IPストリームは、IPパケットヘッダ内でシグナルされる可変長さIPデータグラムパケットで構成される。システムは、IPストリームのためのIPv4及びIPv6をサポートする。GSは、カプセル化パケットヘッダ内でシグナルされる可変長さパケット又は固定長さパケットで構成することができる。
(a)は、信号DPのためのモード適応ブロック2000及びストリーム適応ブロック2010を示し、(b)は、PLS信号を生成して処理するPLS生成ブロック2020及びPLSスクランブラ2030を示す。以下では、各ブロックの動作を説明する。
入力ストリームスプリッタは、入力TS、IP、GSストリームを多数のサービス又はサービスコンポーネント(オーディオ、ビデオなど)ストリームに分離する。モード適応モジュール2010は、CRCエンコーダ、BB(baseband)フレームスライサ及びBBフレームヘッダ挿入ブロックで構成される。
CRCエンコーダは、ユーザパケット(UP)レベル、すなわち、CRC−8、CRC−16及びCRC−32で誤り訂正のための3つのタイプのCRCエンコーディングを提供する。計算されたCRCバイトはUPの後に添付される。CRC−8はTSストリームに使用され、CRC−32はIPストリームに使用される。GSストリームがCRCエンコーディングを提供しない場合、提案されたCRCエンコーディングが適用されなければならない。
BBフレームスライサは、入力を内部論理ビットフォーマットにマップする。最初に受信されたビットはMBSであると定義される。BBフレームスライサは、利用可能なデータフィールド容量と同一の多数の入力ビットを割り当てる。BBFペイロードと同一の多数の入力ビットを割り当てるために、UPパケットストリームはBBFのデータフィールドに合わせてスライスされる。
BBフレームヘッダ挿入ブロックは、2バイトの固定長さBBFヘッダをBBフレームの前に挿入することができる。BBFヘッダは、STUFFI(1ビット)、SYNCD(13ビット)及びRFU(2ビット)で構成される。固定2バイトBBFヘッダに加えて、BBFは、2バイトBBFヘッダの端に拡張フィールド(1バイト又は3バイト)を有することができる。
ストリーム適応ブロック2010は、スタッフィング(stuffing)挿入ブロック及びBBスクランブラで構成される。
スタッフィング挿入ブロックは、スタッフィングフィールドをBBフレームのペイロードに挿入することができる。ストリーム適応への入力データがBBフレームを充填するのに十分である場合、STUFFIは「0」に設定され、BBFはスタッフィングフィールドを有さない。そうでない場合、STUFFIが「1」に設定され、スタッフィングフィールドがBBFヘッダの直後に挿入される。スタッフィングフィールドは、2バイトのスタッフィングフィールドヘッダ及び可変サイズのスタッフィングデータを含む。
BBスクランブラは、エネルギー分散(energy dispersal)のために完全なBBFをスクランブルする。スクランブリングシーケンスはBBFと同時に発生する。スクランブリングシーケンスは、フィードバックされたシフトレジスタによって生成される。
PLS生成ブロック2020は、物理層シグナリング(PLS)データを生成することができる。PLSは、受信機に物理層DPにアクセスする手段を提供する。PLSデータは、PLS1データ及びPLS2データで構成される。
PLS1データは、固定サイズ、コーディング及び変調を有するフレーム内のFSSシンボルで伝達されるPLSデータの第1セットであって、PLS2データをデコードするのに必要なパラメータのみならず、システムに関する基本情報を伝達する。PLS1データは、PLS2データの受信及びデコーディングを可能にするのに要求されるパラメータを含む基本送信パラメータを提供する。また、PLS1データは、フレームグループのデュレーションの間に一定に維持される。
PLS2データは、FSSシンボルで送信されるPLSデータの第2セットであって、システム及びDPに対するより詳細なPLSデータを伝達する。PLS2は、受信機に十分なデータを提供し、所望のDPをデコードするパラメータを含む。また、PLS2シグナリングは、2つのタイプのパラメータ、すなわち、PLS2静的データ(PLS2−STATデータ)及びPLS2動的データ(PLS2−DYNデータ)で構成される。PLS2静的データは、フレームグループのデュレーションの間に静的に残っているPLS2データであり、PLS2動的データは、フレーム別に動的に変わり得るPLS2データである。
PLSデータの細部事項については後で説明する。
PLSスクランブラ2030は、エネルギー分散のために生成されたPLSデータをスクランブルすることができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図3は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
図3に示した入力フォーマッティングブロックは、図1を参照して説明した入力フォーマッティングブロック1000の実施例に該当する。
図3は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングブロックのモード適応ブロックを示す。
多数の入力ストリームを処理する入力フォーマッティングブロックのモード適応ブロックは、独立的に多数の入力ストリームを処理することができる。
図3を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、入力ストリームスプリッタ3000、入力ストリーム同期化器3010、遅延補償ブロック3020、ヌル(null)パケット削除ブロック3030、ヘッド圧縮ブロック3040、CRCエンコーダ3050、BBフレームスライサ3060及びBBヘッダ挿入ブロック3070を含むことができる。以下では、モード適応ブロックの各ブロックを説明する。
CRCエンコーダ3050、BBフレームスライサ3060及びBBヘッダ挿入ブロック3070の動作は、図2を参照して説明したCRCエンコーダ、BBフレームスライサ及びBBヘッダ挿入ブロックに対応するので、それに対する説明は省略する。
入力ストリームスプリッタ3000は、入力TS、IP GSストリームを多数のサービス又はサービスコンポーネント(オーディオ、ビデオなど)ストリームに分離することができる。
入力ストリーム同期化器3010はISSYと称することができる。ISSYは、任意の入力データフォーマットに対する一定のエンド−ツー−エンド送信遅延及びCBR(constant bit rate)を保証する適切な手段を提供することができる。ISSYは、常にTSを伝達する多数のDPの場合に使用され、選択的に、GSストリームを伝達するDPに使用される。
遅延補償ブロック3020は、ISSY情報の挿入後に分離されたTSパケットストリームを遅延させ、受信機内の追加のメモリを要求せずにTSパケット再結合メカニズムを許容することができる。
ヌルパケット削除ブロック3030は、TS入力ストリームケースにのみ使用される。任意のTS入力ストリーム又は分離されたTSストリームは、CBR TSストリームにVBR(variable bit−rate)サービスを収容するために存在する多数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットが識別され、送信されない。受信機において、除去されたヌルパケットは、送信時に挿入されたDNP(deleted null−packet)カウンタを参照し、本来あった正確な場所に再挿入され、一定のビットレートを保証し、タイムスタンプ(PCR)アップデートに対する必要性を避けることができる。
ヘッド圧縮ブロック3040は、パケットヘッダ圧縮を提供し、TS又はIP入力ストリームに対する送信効率を増加させることができる。受信機がヘッダの所定部分に対する先験的情報(a priori information)を有し得るので、この既知の情報は送信機で削除され得る。
送信ストリームに対して、受信機は、シンク−バイト構成(0x47)及びパケット長さ(188バイト)に関する先験的情報を有する。入力TSストリームが一つのPIDを有するコンテンツを伝達すると、すなわち、一つのサービスコンポーネント(ビデオ、オーディオなど)又はサービスサブコンポーネント(SVCベース層、SVCインヘンスメント層、MVCベースビュー又はMVC従属ビュー)に対してのみ、TSパケットヘッダ圧縮を(選択的に)送信ストリームに適用することができる。入力ストリームがIPストリームであると、IPパケットヘッダ圧縮が選択的に使用される。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図4は、本発明の他の実施例に係る入力フォーマッティングブロックを示す図である。
図4に示した入力フォーマッティングブロックは、図1を参照して説明した入力フォーマッティングブロック1000の実施例に該当する。
図4は、入力信号が多数の入力ストリームに対応するときの入力フォーマッティングモジュールのストリーム適応ブロックを示す。
図4を参照すると、多数の入力ストリームをそれぞれ処理するモード適応ブロックは、スケジューラ4000、1フレーム遅延ブロック4010、スタッフィング挿入ブロック4020、帯域内(in−band)シグナリング4030、BBフレームスクランブラ4040、PLS生成ブロック4050及びPLSスクランブラ4060を含むことができる。以下では、ストリーム適応ブロックのそれぞれのブロックを説明する。
スタッフィング挿入ブロック4020、BBフレームスクランブラ4040、PLS生成ブロック4050及びPLSスクランブラ4060の動作は、図2を参照して説明したスタッフィング挿入ブロック、BBスクランブラ、PLS生成ブロック及びPLSスクランブラに対応するので、それに対する説明は省略する。
スケジューラ4000は、それぞれのDPのFECBLOCKの量から全体のフレームにわたった全体のセル割り当てを決定することができる。PLS、EAC及びFICに対する割り当てを含めて、スケジューラはPLS2−DYNデータの値を生成し、これは、フレームのFSS内の帯域内シグナリング又はPLSセルとして送信される。FECBLOCK、EAC及びFICの細部事項については後で説明する。
1フレーム遅延ブロック4010は、入力データを1送信フレームだけ遅延させ、次のフレームに関するスケジューリング情報を、DPに挿入される帯域内シグナリング情報に対する現在のフレームを通じて送信させることができる。
帯域内シグナリング4030は、PLS2データの遅延されていない部分をフレームのDPに挿入することができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図5は、本発明の実施例に係るBICMブロックを示す図である。
図5に示したBICMブロックは、図1を参照して説明したBICMブロック1010の実施例に該当する。
上述したように、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、地上波放送サービス、モバイル放送サービス、UHDTVサービスなどを提供することができる。
QoSは、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置によって提供されるサービスの特性に依存するので、各サービスに対応するデータは、異なる方式を通じて処理される必要がある。よって、本発明の実施例に係るBICMブロックは、SISO、MISO及びMIMO方式をデータ経路にそれぞれ対応するデータパイプに独立に適用することによって、それに入力されたDPを独立に処理することができる。結果的に、本発明の実施例によって未来の放送サービスのための放送信号を送信する装置は、それぞれのDPを通じて送信されるそれぞれのサービス又はサービスコンポーネントに対するQoSを制御することができる。
(a)は、ベースプロファイル及びハンドヘルドプロファイルによって共有されたBICMブロックを示し、(b)は、アドバンスドプロファイルのBICMブロックを示す。
ベースプロファイル及びハンドヘルドプロファイルによって共有されたBICMブロック及びアドバンスドプロファイルによって共有されたBICMブロックは、各DPを処理する複数の処理ブロックを含むことができる。
以下では、ベースプロファイル及びハンドヘルドプロファイルのためのBICMブロック、及びアドバンスドプロファイルのためのBICMブロックのそれぞれの処理ブロックを説明する。
ベースプロファイル及びハンドヘルドプロファイルのためのBICMブロックの処理ブロック5000は、データFECエンコーダ5010、ビットインタリーバ5020、星状マッパ5030、SSD(signal space diversity)エンコーディングブロック5040及び時間インタリーバ5050を含むことができる。
データFECエンコーダ5010は、入力BBFに対してFECエンコーディングを行い、アウターコーディング(BCH)及びインナーコーディング(LDPC)を用いてFECBLOCK手続を生成することができる。アウターコーディング(BCH)は選択的なコーディング方法である。データFECエンコーダ5010の動作の細部事項については後で説明する。
ビットインタリーバ5020は、データFECTエンコーダ5010の出力をインタリーブし、効率的に具現可能な構造を提供しながらLDPCコード及び変調方式の組み合わせで最適化された性能を達成することができる。ビットインタリーバ5020の動作の細部事項については後で説明する。
星状マッパ5030は、QPSK、QAM−16、不均一QAM(NUQ−64、NUQ−256、NUQ−1024)又は不均一星状(NUC−16、NUC−64、NUC−256、NUC−1024)を用いてベース及びハンドヘルドプロファイル内のビットインタリーバ5020からの各セルワード及びアドバンスドプロファイル内のセル−ワードデマルチプレクサ5010−1からのセルワードを変調し、電力正規化星状ポイントを提供することができる。この星状マッピングはDPに対してのみ適用される。QAM−16及びNUQが方形(square shaped)であるが、NUCは任意の形状を有する。それぞれの星状が90度の任意の倍数で回転すると、回転した星状は正確に本来の星状と重畳する。この「回転−感覚(rotation−sense)対称特性は、実数成分及び虚数成分の平均電力及び容量を互いに同一にする。NUQ及びNUCは、各コードレートに対して特別に定義され、使用される特定の一つがPLS2データで提出されたパラメータ(DP_MOD)によってシグナルされる。
SSDエンコーディングブロック5040は、2(2D)、3(3D)及び4(4D)次元でセルをプリコードし、異なるフェーディング条件下で受信ロバスト性を増加させることができる。
時間インタリーバ5050はDPレベルで動作し得る。時間インタリービング(TI)のパラメータは、各DPに対して異なる形に設定することができる。時間インタリーバ5050の動作の細部事項については後で説明する。
アドバンスドプロファイルのためのBICMブロックの処理ブロック5000−1は、データFECエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバを含むことができる。しかし、処理ブロック5000−1は処理ブロック5000と区別され、セル−ワードデマルチプレクサ5010−1及びMIMOエンコーディングブロック5020−1をさらに含む。
また、処理ブロック5000−1のデータFECエンコーダ、ビットインタリーバ、星状マッパ及び時間インタリーバの動作は、上述したデータFECエンコーダ5010、ビットインタリーバ5020、星状マッパ5030及び時間インタリーバ5050に対応するので、それに対する説明は省略する。
セル−ワードデマルチプレクサ5010−1は、アドバンスドプロファイルのDPに使用され、単一セル−ワードストリームをMIMO処理のためのデュアルセル−ワードストリームに分離する。セル−ワードデマルチプレクサ5010−1の動作の細部事項については後で説明する。
MIMOエンコーディングブロック5020−1は、MIMOエンコーディング方式を用いてセル−ワードデマルチプレクサ5010−1の出力を処理することができる。MIMOエンコーディング方式は、放送信号の送信のために最適化された。MIMO技術は、容量を増加させる優れた方式であるが、チャネル特性に依存する。特に、ブロードキャスティングに対して、異なる信号伝播特性によって誘発された2個のアンテナ間の受信された信号電力の差又はチャネルの強いLOS成分は、MIMOから容量利得を得ることを困難にし得る。提案されたMIMOエンコーディング方式は、MIMO出力信号のうち一つの回転基盤プリコーディング及び位相ランダム化を用いてこの問題を克服する。
MIMOエンコーディングは、送信機及び受信機で少なくとも2個のアンテナを必要とする2x2 MIMOシステムを目的とすることができる。この提案において、2個のMIMOエンコーディングモード、すなわち、FR−SM(full−rate spatial multiplexing)及びFRFD−SM(full−rate full−diversity spatial multiplexing)が定義される。FR−SMエンコーディングは、受信機側で比較的小さい複雑度の増加と共に容量の増加を提供するが、FRFD−SMエンコーディングは、受信機側で大きい複雑度の増加と共に、容量の増加及び追加の多様性利得を提供する。提案されたMIMOエンコーディング方式は、アンテナ極性構成に対する制限を有さない。
MIMO処理は、アドバンスドプロファイルフレームのために要求することができ、これは、アドバンスドプロファイルフレーム内の全てのDPがMIMOエンコーダによって処理されることを意味する。MIMO処理はDPレベルで適用することができる。星状マッパ出力(constellation mapper output)(NUQ)のペア(e1,i及びe2,i)は、MIMOエンコーダの入力に供給することができる。MIMOエンコーダ出力のペア(g1,i及びg2,i)は、それぞれのTXアンテナのOFDMシンボル(l)及び同一のキャリア(k)によって送信され得る。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図6は、本発明の他の実施例に係るBICMブロックを示す図である。
図6に示したBICMブロックは、図1を参照して説明したBICMブロック1010の実施例に該当する。
図6は、物理層シグナリング(PLS)、緊急警戒チャネル(EAC)及び高速情報チャネル(FIC)の保護のためのBICMブロックを示す。EACは、EAS情報を伝達するフレームの一部であって、FICは、サービスと該当ベースDPとの間のマッピング情報を伝達するフレーム内の論理チャネルである。EAC及びFICの細部事項については後で説明する。
図6を参照すると、PLS、EAC及びFICの保護のためのBICMブロックは、PLS FECエンコーダ6000、ビットインタリーバ6010、星状マッパ6020及びタイムインタリーバ6030を含むことができる。
また、PLS FECエンコーダ6000は、スクランブラ、BCHエンコーディング/ゼロ挿入ブロック、LDPCエンコーディングブロック及びLDPCパリティパンクチャリングブロックを含むことができる。以下では、BICMブロックの各ブロックを説明する。
PLS FECエンコーダ6000は、スクランブルされたPLS 1/2データ、EAC及びFICセクションをエンコードすることができる。
スクランブラは、BCHエンコーディング及び短縮及びパンクチャされたLDPCエンコーディング前にPLS1データ及びPLS2データをスクランブルすることができる。
BCHエンコーディング/ゼロ挿入ブロックは、PLS保護のために短縮されたBCHコードを用いてスクランブルされたPLS 1/2データに対してアウターエンコーディングを行い、BCHエンコーディング後にゼロビットを挿入することができる。PLS1データに対してのみ、LDPCエンコーディング前にゼロ挿入の出力ビットがパーミュート(permute)され得る。
LDPCエンコーディングブロックは、LDPCコードを用いてBCHエンコーディング/ゼロ挿入ブロックの出力をエンコードすることができる。完全なコーディングブロック(Cldpc)を生成するために、パリティビット(Pldpc)がそれぞれのゼロ挿入PLS情報ブロック(Ildpc)から組織的にエンコードされ、その後に添付される。
PLS1及びPLS2に対するLDPCコードパラメータは、次の表4の通りである。
LDPCパリティパンクチャリングブロックは、PLS1データ及びPLS2データに対してパンクチャリングを行うことができる。
PLS1データ保護に短縮が適用されると、任意のLDPCパリティビットは、LDPCエンコーディング後にパンクチャされる。また、PLS2データの保護のために、PLS2のLDPCパリティビットはLDPCエンコーディング後にパンクチャされる。これらパンクチャされたビットは送信されない。
ビットインタリーバ6010は、それぞれ短縮及びパンクチャされたPLS1データ及びPLS2データをインタリーブする。
星状マッパ6020は、ビットインタリーブされたPLS1データ及びPLS2データを星状にマップすることができる。
時間インタリーバ6030は、マップされたPLS1データ及びPLS2データをインタリーブすることができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図7は、本発明の一実施例に係るフレームビルディングブロックを示す図である。
図7に示したフレームビルディングブロックは、図1を参照して説明したフレームビルディングブロック1020の実施例に該当する。
図7を参照すると、フレームビルディングブロックは、遅延補償ブロック7000、セルマッパ7010及び周波数インタリーバ7020を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。
遅延補償ブロック7000は、データパイプと対応PLSデータとの間のタイミングを調節し、送信端で時間が共に合わせられるように保証することができる。PLSデータは、入力フォーマッティングブロック及びBICMブロックによって誘発されたデータパイプの遅延を処理することによって、データパイプと同一の量だけ遅延される。BICMブロックの遅延は、主に時間インタリーバ5050による。帯域内シグナリングデータは、次のTIグループの情報を伝達し、シグナルされるDPより一つのフレームだけ速く伝達される。よって、遅延補償ブロックは、帯域内シグナリングデータを遅延させる。
セルマッパ7010は、PLS、EAC、FIC、DP、補助ストリーム及びダミーセルをフレーム内のOFDMシンボルのアクティブキャリアにマップすることができる。セルマッパ7010の基本機能は、もしあれば、DP、PLSセル及びEAC/FICセルのそれぞれに対してTIによって生成されたデータセルをフレーム内のOFDMシンボルのそれぞれに対応するアクティブOFDMセルのアレイにマップすることである。サービスシグナリングデータ(PSI(program specific information)/SI))は、データパイプによって個別的に集めて送信することができる。セルマッパは、スケジューラによって生成された動的情報及びフレーム構造の構成によって動作する。フレームの細部事項については後で説明する。
周波数インタリーバ7020は、セルマッパ7010から受信されたデータセルをランダムにインタリーブし、周波数多様性を提供することができる。また、周波数インタリーバ7020は、異なるインタリービングシード(interleaving−seed)順序を用いて2個の順次的なOFDMシンボルで構成されるOFDMシンボルペアに対して動作し、単一フレーム内の最大のインタリービング利得を得ることができる。周波数インタリーバ7020の動作の細部事項については後で説明する。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図8は、本発明の実施例に係るOFDM生成ブロックを示す図である。
図8に示したOFDM生成ブロックは、図1を参照して説明したOFDM生成ブロック1030の実施例に該当する。
OFDM生成ブロックは、フレームビルディングブロックによって生成されたセルによってOFDMキャリアを変調し、パイロットを挿入し、送信される時間領域信号を生成する。また、このブロックは、保護区間を順次挿入し、PAPR(peak−to−average power ratio)減少処理を適用して最終RF信号を生成する。
図8を参照すると、フレームビルディングブロックは、パイロット及び予約トーン挿入ブロック8000、2D−eSFNエンコーディングブロック8010、IFFT(inverse fast Fourier transform)ブロック8020、PAPR減少ブロック8030、保護区間挿入ブロック8040、プリアンブル挿入ブロック8050、他のシステム挿入ブロック8060及びDACブロック8070を含むことができる。以下では、フレームビルディングブロックのそれぞれのブロックを説明する。
パイロット及び予約トーン挿入ブロック8000は、パイロット及び予約トーンを挿入することができる。
OFDMシンボル内の多様なセルは、パイロットとして知られた基準情報で変調され、パイロットは、受信機で先験的に知られた送信値を有する。パイロットセルの情報は、分散されたパイロット、反復パイロット(continual pilot)、エッジパイロット、FSS(frame signaling symbol)パイロット及びFES(frame edge symbol)パイロットで構成される。それぞれのパイロットは、パイロットタイプ及びパイロットパターンによって特定のブースティング電力レベルで送信される。パイロット情報の値は、任意の与えられたシンボル上のそれぞれの送信されたキャリアに対して一連の値である基準シーケンスから導出される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャネル推定及び送信モード識別に使用することができ、また、位相雑音をフォローする(following)のに使用することができる。
基準シーケンスから取得された基準情報は、フレームのプリアンブル、FSS及びFESを除いた全てのシンボルで分散されたパイロットセルで送信される。反復パイロットは、フレームの全てのシンボルに挿入される。反復パイロットの数と位置は、FFTサイズ及び分散されたパイロットパターンに依存する。エッジキャリアは、プリアンブルシンボルを除いた全てのシンボル内のエッジパイロットである。これらは、スペクトルのエッジまで周波数補間を許容するために挿入される。FSSパイロットはFSSに挿入され、FESパイロットはFESに挿入される。これらは、フレームのエッジまで時間補間を許容するために挿入される。
本発明の実施例に係るシステムは、SFNネットワークをサポートし、分散型MISO方式は、選択的に非常にロバストな送信モードをサポートするのに使用される。2D−eSFNは、多数のTXアンテナを用いる分散型MISO方式であって、それぞれのTXアンテナはSFNネットワーク内の異なる送信側に配置される。
2D−eSFNエンコーディングブロック8010は、SFN構成で時間及び周波数多様性を生成するために2D−eSFN処理を行い、多数の送信機から送信された信号の位相を歪曲することができる。そのため、長い時間の間の低いフラットフェーディング又は深いフェーディングによるバーストエラーを緩和することができる。
IFFTブロック8020は、OFDM変調方式を用いて2D−eSFNエンコーディングブロック8010からの出力を変調することができる。パイロットとして(又は予約トーンとして)指定されていないデータシンボル内の任意のセルは、周波数インタリーバからのデータセルのうち一つを伝達する。セルはOFDMキャリアにマップされる。
PAPR減少ブロック8030は、時間領域内の多様なPAPR減少アルゴリズムを用いて入力信号に対するPAPR減少を行うことができる。
保護区間挿入ブロック8040は保護区間を挿入することができ、プリアンブル挿入ブロック8050は信号の前にプリアンブルを挿入することができる。プリアンブルの構造の細部事項については後で説明する。他のシステム挿入ブロック8060は、時間領域で複数の放送送受信システムの信号をマルチプレクスし、放送サービスを提供する2個以上の異なる放送送信/受信システムのデータが同一のRF信号帯域幅で同時に送信され得る。この場合、2個以上の異なる放送送受信システムは、異なる放送サービスを提供するシステムを称する。異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを称する。それぞれの放送サービスと関連するデータは、異なるフレームを通じて送信され得る。
DACブロック8070は、入力デジタル信号をアナログ信号に変換し、アナログ信号を出力することができる。DACブロック8070から出力された信号は、物理層プロファイルによって多数の出力アンテナを介して送信され得る。本発明の実施例に係るTXアンテナは、垂直又は水平極性(polarity)を有することができる。
上述したブロックは、省略したり、類似又は同一の機能を有するブロックに取り替えることができる。
図9は、本発明の実施例によって未来の放送サービスのための放送信号を受信する装置の構造を示す図である。
本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、図1を参照して説明した未来の放送サービスのために放送信号を送信する装置に対応し得る。
本発明の実施例によって未来の放送サービスのための放送信号を受信する装置は、同期化及び復調モジュール9000、フレームパーシングモジュール9010、デマッピング及びデコーディングモジュール9020、出力プロセッサ9030及びシグナリングデコーディングモジュール9040を含むことができる。以下では、放送信号を受信する装置の各モジュールの動作を説明する。
同期化及び復調モジュール9000は、m個のRxアンテナを介して入力信号を受信し、放送信号を受信する装置に対応するシステムに対して信号検出及び同期化を行い、放送信号を送信する装置によって行われる手続の逆の手続に対応する復調を行うことができる。
フレームパーシングモジュール9100は、入力信号フレームをパースし、ユーザによって選択されたサービスが送信されるデータを抽出することができる。放送信号を送信する装置がインタリービングを行うと、フレームパーシングモジュール9100は、インタリービングの逆の手続に対応するデインタリービングを行うことができる。この場合、抽出される必要がある信号及びデータの位置は、シグナリングデコーディングモジュール9400から出力されたデータをデコードし、放送信号を送信する装置によって生成されたシグナリング情報を回復することによって得ることができる。
デマッピング及びデコーディングモジュール9200は、入力信号をビット領域データに変換した後、必要に応じてデインタリービングを行うことができる。デマッピング及びデコーディングモジュール9200は、送信効率のために適用されたマッピングに対してデマッピングを行い、デコーディングを通じて送信チャネルに対して生成された誤りを訂正することができる。この場合、デマッピング及びデコーディングモジュール9200は、シグナリングデコーディングモジュール9400から出力されたデータをデコードすることによって、デマッピング及びデコーディングに必要な送信パラメータを得ることができる。
出力プロセッサ9300は、放送信号を送信し、送信効率を改善する装置によって適用される多様な圧縮/信号処理手続の逆の手続を行うことができる。この場合、出力プロセッサ9300は、シグナリングデコーディングモジュール9400から出力されたデータから必要な制御情報を得ることができる。出力プロセッサ8300の出力は、放送信号を送信する装置に入力される信号に対応し、MPEG−TS、IPストリーム(v4又はv6)及び一般ストリームであり得る。
シグナリングデコーディングモジュール9400は、同期化及び復調モジュール9000によって復調された信号からPLS情報を得ることができる。上述したように、フレームパーシングモジュール9100、デマッピング及びデコーディングモジュール9200及び出力プロセッサ9300は、シグナリングデコーディングモジュール9400から出力されたデータを用いてその機能を実行することができる。
図10は、本発明の実施例に係るフレーム構造を示す図である。
図10は、スーパーフレーム内のフレームタイプ及びFRUの例示的な構成を示す。(a)は、本発明の実施例に係るスーパーフレームを示し、(b)は、本発明の実施例に係るFRU(frame repetition unit)を示し、(c)は、FRU内の可変PHYプロファイルのフレームを示し、(d)はフレームの構造を示す。
スーパーフレームは8個のFRUで構成することができる。FRUは、フレームのTDMのための基本マルチプレキシング単位であって、スーパーフレーム内で8回繰り返される。
FRU内の各フレームは、PHYプロファイル(ベース、ハンドヘルド、アドバンスド)及びFETのうち一つに属する。FRU内のフレームの最大許容数は4であり、与えられたPHYプロファイルは、FRU(例えば、ベース、ハンドヘルド、アドバンスド)で0倍から4倍までの任意の回数だけ表れ得る。PHYプロファイルの定義は、必要であれば、プリアンブル内のPHY_PROFILEの予約値を用いて拡張することができる。
FET部分は、含まれるならば、FRUの端に挿入される。FETがFRUに含まれると、スーパーフレームでFETの最小数は8である。FET部分が互いに隣接することは推薦されない。
また、一つのフレームは、多数のOFDMシンボル及びプリアンブルに分離される。(d)に示したように、フレームは、プリアンブル、一つ以上のフレームシグナリングシンボル(FSS)、正常データシンボル及びフレームエッジシンボル(FES)を含む。
プリアンブルは、高速フューチャーキャストUTBシステム信号の検出が可能であり、信号の効率的な送受信のための基本送信パラメータのセットを提供する特殊シンボルである。プリアンブルの細部説明については後で説明する。
FSSの主要目的はPLSデータを伝達することにある。高速同期化及びチャネル推定、及びPLSデータの高速デコーディングのために、FSSは、正常データシンボルより密集したパイロットパターンを有する。FESは、正確にFSSと同一のパイロットを有し、これは、FESの直前のシンボルに対して外挿せず、FES内の周波数専用補間及び時間補間を可能にする。
図11は、本発明の実施例に係るフレームのシグナリング層構造を示す図である。
図11は、3個の主要部分、すなわち、プリアンブルシグナリングデータ11000、PLS1データ11010及びPLS2データ11020に分離されたシグナリング層構造を示す。全てのフレームでプリアンブルシンボルによって伝達されるプリアンブルの目的は、そのフレームの送信タイプ及び基本送信パラメータを指示することにある。PLS1は、受信機がPLS2データにアクセスし、PLS2データをデコードするようにし、これは、関心のあるDPにアクセスするパラメータを含む。PLS2は、全てのフレームで伝達され、2個の主要部分、すなわち、PLS2−STATデータ及びPLS2−DYNデータに分離される。PLS2データの静的及び動的部分には、必要であればパディングが後に来る。
図12は、本発明の実施例に係るプリアンブルシグナリングデータを示す図である。
プリアンブルシグナリングデータは、フレーム構造内で受信機がPLSデータにアクセスし、DPをトレースさせるのに必要な情報の21ビットを伝達する。プリアンブルシグナリングの細部事項は次の通りである。
PHY_PROFILE:この3ビットフィールドは、現在のフレームのPHYプロファイルタイプを示す。異なるPHYプロファイルタイプのマッピングは、以下の表5に与えられる。
FFT_SIZE:この2ビットフィールドは、以下の表6に記載したように、フレームグループ内の現在のフレームのFFTサイズを示す。
GI_FRACTION:この3ビットフィールドは、以下の表7に記載したように、現在のスーパーフレーム内の保護区間分数(fraction)値を示す。
EAC_FLAG:この1ビットフィールドは、EACが現在のフレームに提供されるか否かを示す。このフィールドが「1」に設定されると、EAS(emergency alert service)が現在のフレームで提供される。このフィールドが「0」に設定されると、EASが現在のフレームで伝達されない。このフィールドは、スーパーフレーム内で動的にスイッチされ得る。
PILOT_MODE:この1ビットフィールドは、プロファイルモードが現在のフレームグループ内の現在のフレームに対してモバイルモードであるのか、それとも固定モードであるのかを指示する。このフィールドが「0」に設定されると、モバイルパイロットモードが使用される。フィールドが「1」に設定されると、固定パイロットモードが使用される。
PAPR_FLAG:この1ビットフィールドは、PAPR減少が現在のフレームグループ内の現在のフレームに使用されるか否かを指示する。このフィールドが「1」に設定されると、PAPR減少にトーン予約(tone reservation)が使用される。このフィールドが「0」に設定されると、PAPR減少が使用されない。
FRU_CONFIGURE:この3ビットフィールドは、現在のスーパーフレーム内に存在するFRU(frame repetition unit)のPHYプロファイルタイプ構成を示す。現在のスーパーフレームで伝達される全てのプロファイルタイプは、現在のスーパーフレーム内の全てのフレーム内のこのフィールドで識別される。3ビットフィールドは、以下の表8に示したように、各プロファイルに対する異なる定義を有する。
RESERVED:この7ビットフィールドが未来の使用のために予約される。
図13は、本発明の実施例に係るPLS1データを示す図である。
PLS1データは、PLS2の受信及びデコーディングを可能にするのに必要なパラメータを含む基本送信パラメータを提供する。上述したように、PLS1データは、一つのフレームグループの全体のデュレーションの間に変更されない。PLS1データのシグナリングフィールドの詳細な定義は次の通りである。
PREAMBLE_DATA:この20ビットフィールドは、EAC_FLAGを除いたプリアンブルシグナリングデータの写本である。
NUM_FRAME_FRU:この2ビットフィールドは、FRU当たりのフレームの数を示す。
PAYLOAD_TYPE:この3ビットフィールドは、フレームグループで伝達されるペイロードデータのフォーマットを指示する。PAYLOAD_TYPEは、表9に示したようにシグナルされる。
NUM_FSS:この2ビットフィールドは、現在のフレーム内のFSSシンボルの数を示す。
SYSTEM_VERSION:この8ビットフィールドは、送信された信号フォーマットのバージョンを示す。SYSTEM_VERSIONは、2個の4ビットフィールド、すなわち、メジャーバージョン及びマイナーバージョンに分離される。
メジャーバージョン:SYSTEM_VERSIONフィールドのMSB4ビットは、メジャーバージョン情報を示す。メジャーバージョンフィールドの変化は、非−下位−互換(non−backward−compatible)変化を示す。デフォルト値は「0000」である。この標準に記載したバージョンにおいて、値は「0000」に設定される。
マイナーバージョン:SYSTEM_VERSIONのLSB4ビットは、マイナーバージョン情報を示す。マイナーバージョンフィールドの変化は下位互換性である。
CELL_ID:これは、ATSCネットワークで地理的なセルを固有に識別する16ビットフィールドである。ATSCセルカバレッジ領域は、フューチャーキャストUTBシステムに使用される周波数の数に依存し、一つ以上の周波数で構成することができる。CELL_IDの値が知られていないか、特定されていない場合、このフィールドは「0」に設定される。
NETWORK_ID:これは、現在のATSCネットワークを固有に識別する16ビットフィールドである。
SYSTEM_ID:この16ビットフィールドは、ATSCネットワーク内のフューチャーキャストUTBシステムを固有に識別する。フューチャーキャストUTBシステムは、入力が一つ以上の入力ストリーム(TS、IP、GS)であって、出力がRF信号である地上波放送システムである。フューチャーキャストUTBシステムは、もしあれば、一つ以上のPHYプロファイル及びFETを伝達する。同一のフューチャーキャストUTBシステムは、異なる入力ストリームを伝達することができ、異なる地理的領域で異なるRF周波数を使用してローカルサービス挿入を許容する。フレーム構造及びスケジューリングは、一つの場所で制御され、フューチャーキャストUTBシステム内で全ての送信に対して同一である。一つ以上のフューチャーキャストUTBシステムは、全て同一の物理層構造及び構成を有することを意味する同一のSYSTEM_IDを有することができる。
次のループは、各フレームタイプのFRU構成及び長さを指示するのに使用されるFRU_PHY_PROFILE、FRU_FRAME_LENGTH、FRU_GI_FRACTION及びRESERVEDで構成される。ループサイズは固定され、4個のPHYプロファイル(FETを含む)がFRU内でシグナルされる。NUM_FRAME_FRUが4より小さいと、使用されないフィールドはゼロで充填される。
FRU_PHY_PROFILE:この3ビットフィールドは、連関したFRUの(i+1)番目(iは、ループインデックスである)フレームのPHYプロファイルタイプを示す。このフィールドは、表8に示したように、同一のシグナリングフォーマットを使用する。
FRU_FRAME_LENGTH:この2ビットフィールドは、連関したFRUの(i+1)番目のフレームの長さを示す。FRU_GI_FRACTIONと共にFRU_FRAME_LENGTHを用いて、フレームデュレーションの正確な値を得ることができる。
FRU_GI_FRACTION:この3ビットフィールドは、連関したFRUの(i+1)番目のフレームの保護区間分数値を示す。FRU_GI_FRACTIONは、表7によってシグナルされる。
RESERVED:この4ビットフィールドが未来の使用のために予約される。
次のフィールドは、PLS2データをデコードするパラメータを提供する。
PLS2_FEC_TYPE:この2ビットフィールドは、PLS2保護によって使用されるFECタイプを示す。FECタイプは、表10によってシグナルされる。LDPCコードの細部事項については後で説明する。
PLS2_MOD:この3ビットフィールドは、PLS2によって使用される変調タイプを示す。変調タイプは、表11によってシグナルされる。
PLS2_SIZE_CELL:この15ビットフィールドは、現在のフレームグループで伝達されるPLS2に対するフルコーディングブロック(full coded blocks)の集合(collection)のサイズ(QAMセルの数として特定される)(Ctotal_partial_block)を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_STAT_SIZE_BIT:この14ビットフィールドは、現在のフレームグループに対するPLS2−STATのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_DYN_SIZE_BIT:この14ビットフィールドは、現在のフレームグループに対するPLS2−DYNのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_REP_FLAG:この1ビットフラグは、現在のフレームグループでPLS2反復モードが使用されるか否かを示す。このフィールドが値「1」に設定されると、PLS2反復モードが活性化される。このフィールドが値「0」に設定されると、PLS2反復モードが非活性化される。
PLS2_REP_SIZE_CELL:この15ビットフィールドは、PLS2反復が使用されるとき、現在のフレームグループの全てのフレームで伝達されるPLS2に対する部分コーディングブロック(partial coded blocks)の集合(collection)のサイズ(QAMセルの数として特定される)(Ctotal_partial_block)を示す。反復が使用されない場合、このフィールドの値は0と同一である。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_NEXT_FEC_TYPE:この2ビットフィールドは、次のフレームグループの全てのフレームで伝達されるPLS2に使用されるFECタイプを示す。FECタイプは、表10によってシグナルされる。
PLS2_NEXT_MOD:この3ビットフィールドは、次のフレームグループの全てのフレームで伝達されるPLS2に使用される変調タイプを示す。変調タイプは、表11によってシグナルされる。
PLS2_NEXT_REP_FLAG:この1ビットフィールドは、次のフレームグループでPLS2反復モードが使用されるか否かを示す。このフィールドが値「1」に設定されると、PLS2反復モードが活性化される。このフィールドが値「0」に設定されると、PLS2反復モードが非活性化される。
PLS2_NEXT_REP_SIZE_CELL:この15ビットフィールドは、PLS2反復が使用されるとき、次のフレームグループの全てのフレームで伝達されるPLS2に対するフルコーディングブロック(full coded blocks)の集合(collection)のサイズ(QAMセルの数として特定される)(Ctotal_partial_block)を示す。次のフレームグループで反復が使用されない場合、このフィールドの値は0と同一である。この値は、現在のフレームグループで一定である。
PLS2_NEXT_REP_STAT_SIZE_BIT:この14ビットフィールドは、次のフレームグループに対するPLS2−STATのビットサイズを示す。この値は、現在のフレームグループで一定である。
PLS2_NEXT_REP_DYN_SIZE_BIT:この14ビットフィールドは、次のフレームグループに対するPLS2−DYNのビットサイズを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_AP_MODE:この2ビットフィールドは、現在のフレームグループ内のPLS2に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。下記の表12は、このフィールドの値を示す。このフィールドが「00」に設定されると、現在のフレームでPLS2に対して追加のパリティが使用されない。
PLS2_AP_SIZE_CELL:この15ビットフィールドは、PLS2の追加のパリティビットのサイズ(QAMセルの数として特定される)を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
PLS2_NEXT_AP_MODE:この2ビットフィールドは、次のフレームグループでPLS2に追加のパリティが提供されるか否かを示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。表12は、このフィールドの値を定義する。
PLS2_NEXT_AP_SIZE_CELL:この15ビットフィールドは、次のフレームグループの全てのフレームでのPLS2の追加のパリティビットのサイズ(QAMセルの数として特定される)を示す。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
RESERVED:この32ビットフィールドが未来の使用のために予約される。
CRC_32:全体のPLS1シグナリングに適用される32ビットエラー検出コード
図14は、本発明の実施例に係るPLS2データを示す図である。
図14は、PLS2データのPLS2−STATデータを示す。PLS2−STATデータは、フレームグループ内で同一であるが、PLS2−DYNデータは現在のフレームに特定された情報を提供する。
PLS2−STATデータのフィールドの細部事項は次の通りである。
FIC_FLAG:この1ビットフィールドは、FICが現在のフレームグループに使用されるか否かを示す。このフィールドが「1」に設定されると、FICが現在のフレームで提供される。このフィールドが「0」に設定されると、FICが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
AUX_FLAG:この1ビットフィールドは、現在のフレームグループで補助ストリームが使用されるか否かを示す。このフィールドが「1」に設定されると、補助ストリームが現在のフレームで提供される。このフィールドが「0」に設定されると、補助ストリームが現在のフレームで伝達されない。この値は、現在のフレームグループの全体のデュレーションの間に一定である。
NUM_DP:この6ビットフィールドは、現在のフレームで伝達されるDPの数を示す。このフィールドの値は、1〜64の範囲内にあり、DPの数はNUM_DP+1である。
DP_ID:この6ビットフィールドは、PHYプロファイル内でDPを固有に識別する。
DP_TYPE:この3ビットフィールドはDPのタイプを示す。これは、以下の表13によってシグナルされる。
DP_GROUP_ID:この8ビットフィールドは、現在のDPが連関したDPグループを識別する。これは、受信機が特定のサービスと連関したサービスコンポーネントのDPにアクセスするのに使用することができ、これらDPは同一のDP_GROUP_IDを有する。
BASE_DP_ID:この6ビットフィールドは、管理層で使用されるサービスシグナリングデータ(PSI/SI)を伝達するDPを示す。BASE_DP_IDで指示されたDPは、サービスシグナリングデータのみを伝達する専用DP又はサービスデータと共にサービスシグナリングデータを伝達する正常DPであり得る。
DP_FEC_TYPE:この2ビットフィールドは、連関したDPによって使用されるFECタイプを示す。FECタイプは、以下の表14によってシグナルされる。
DP_COD:この4ビットフィールドは、連関したDPによって使用されるコードレートを示す。コードレートは、以下の表15によってシグナルされる。
DP_MOD:この4ビットフィールドは、連関したDPによって使用される変調を示す。変調は、以下の表16によってシグナルされる。
DP_SSD_FLAG:この1ビットフィールドは、SSDモードが連関したDPで使用されるか否かを示す。このフィールドが値「1」に設定されると、SSDが使用される。このフィールドが値「0」に設定されると、SSDが使用されない。
PHY_PROFILEがアドバンスドプロファイルを示す「010」と同一である場合のみに次のフィールドが表れる。
DP_MIMO:この3ビットフィールドは、連関したDPにいずれのタイプのMIMOエンコーディングプロセスが適用されるのかを示す。MIMOエンコーディングプロセスのタイプは、表17によってシグナルされる。
DP_TI_TYPE:この1ビットフィールドは、時間インタリービングのタイプを示す。「0」の値は、一つのTIグループが一つのフレームに対応し、一つ以上のTIブロックを含むことを示す。「1」の値は、一つのTIグループが1より多いフレームで伝達され、一つのTIブロックのみを含むことを示す。
DP_TI_LENGTH:2ビットフィールドの使用(許容される値が1、2、4、8のみである)は、次のようにDP_TI_TYPEフィールド内に設定された値によって決定される。
DP_TI_LENGTHが値「1」に設定されると、このフィールドは、PI、すなわち、各TIグループがマップされるフレームの数を示し、TIグループ当たりに一つのTIブロックがある(NTI=1)。2ビットフィールドを有する許容されたPI値は、以下の表18で定義される。
DP_TI_TYPEが「0」に設定されると、このフィールドは、TIグループ当たりのTIブロックの数(NTI)を示し、フレーム当たりに一つのTIグループがある(PI=1)。2ビットフィールドを有する許容されたPI値は、以下の表18で定義される。
DP_FRAME_INTERVAL:この2ビットフィールドは、連関したDPに対するフレームグループ内のフレーム区間(IJUMP)を示し、許容される値は1、2、4、8である(対応する2ビットフィールドは、それぞれ「00」、「01」、「10」、「11」である)。フレームグループの全てのフレームで表れないDPに対して、このフィールドの値は連続的なフレーム間の間隔と同一である。例えば、DPがフレーム1、5、9、13などで表れると、このフィールドは「4」に設定される。全てのフレームで表れるDPに対して、このフィールドは「1」に設定される。
DP_TI_BYPASS:この1ビットフィールドは、時間インタリーバ5050の利用可能性を決定する。DPに対して時間インタリービングが使用されない場合、これは「1」に設定される。時間インタリービングが使用される場合、これは「0」に設定される。
DP_FIRST_FRAME_IDX:この5ビットフィールドは、現在DPが発生するスーパーフレームの第1フレームのインデックスを示す。DP_FIRST_FRAME_IDXの値は0〜31の範囲内にある。
DP_NUM_BLOCK_MAX:この10ビットフィールドは、このDPに対するDP_NUM_BLOCKSの最大値を示す。このフィールドの値は、DP_NUM_BLOCKSと同一の範囲を有する。
DP_PAYLOAD_TYPE:この2ビットフィールドは、与えられたDPによって伝達されるペイロードデータのタイプを示す。DP_PAYLOAD_TYPEは、以下の表19によってシグナルされる。
DP_INBAND_MODE:この2ビットフィールドは、現在のDPが帯域内シグナリング情報を伝達するか否かを示す。帯域内シグナリングタイプは、以下の表20によってシグナルされる。
DP_PROTOCOL_TYPE:この2ビットフィールドは、与えられたDPによって伝達されるペイロードのプロトコルタイプを示す。入力ペイロードタイプが選択されると、以下の表21によってシグナルされる。
DP_CRC_MODE:この2ビットフィールドは、入力フォーマッティングブロックでCRCエンコーディングが使用されるか否かを示す。CRCモードは、以下の表22によってシグナルされる。
DNP_MODE:この2ビットフィールドは、DP_PAYLOAD_TYPEがTS(「00」)に設定されるとき、連関したDPによって使用されるヌル−パケット削除モードを示す。DNP_MODEは、以下の表23によってシグナルされる。DP_PAYLOAD_TYPEがTS(「00」)でない場合、DNP_MODEは値「00」に設定される。
ISSY_MODE:この2ビットフィールドは、DP_PAYLOAD_TYPEがTS(「00」)に設定されるとき、連関したDPによって使用されるISSYモードを示す。ISSY_MODEは、以下の表24によってシグナルされる。DP_PAYLOAD_TYPEがTS(「00」)でない場合、ISSY_MODEは値「00」に設定される。
HC_MODE_TS:この2ビットフィールドは、DP_PAYLOAD_TYPEがTS(「00」)に設定されるとき、連関したDPによって使用されるTSヘッダ圧縮モードを示す。HC_MOD_TSは、以下の表25によってシグナルされる。
HC_MODE_IP:この2ビットフィールドは、DP_PAYLOAD_TYPEがIP(「01」)に設定されるときのIPヘッダ圧縮モードを示す。HC_MOD_IPは、以下の表26によってシグナルされる。
PID:この13ビットフィールドは、DP_PAYLOAD_TYPEがTS(「00」)に設定され、HC_MODE_TSが「01」又は「10」に設定されるときのTSヘッダ圧縮のためのPID番号を示す。
RESERVED:この8ビットフィールドは、未来の使用のために予約される。
FIC_FLAGが「1」と同一である場合のみに次のフィールドが表れる。
FIC_VERSION:この8ビットフィールドは、FICのバージョン番号を示す。
FIC_LENGTH_BYTE:この13ビットフィールドは、FICのバイト長さを示す。
RESERVED:この8ビットフィールドは、未来の使用のために予約される。
AUX_FLAGが「1」と同一である場合のみに次のフィールドが表れる。
NUM_AUX:この4ビットフィールドは、補助ストリームの数を示す。ゼロは、補助ストリームが使用されないことを意味する。
AUX_CONFIG_RFU:この8ビットフィールドは、未来の使用のために予約される。
AUX_STREAM_TYPE:この4ビットフィールドは、現在の補助ストリームのタイプを示すための未来の使用のために予約される。
UX_PRIVATE_CONFIG:この28ビットフィールドは、補助ストリームをシグナルするための未来の使用のために予約される。
図15は、本発明の他の実施例に係るPLS2データを示す図である。
図15は、PLS2データのPLS2−DYNデータを示す。PLS2−DYNデータの値は、一つのフレームグループのデュレーションの間に変化可能であり、フィールドのサイズは一定に維持される。
PLS2−DYNデータのフィールドの細部事項は次の通りである。
FRAME_INDEX:この5ビットフィールドは、スーパーフレーム内の現在のフレームのフレームインデックスを示す。スーパーフレームの第1フレームのインデックスは「0」に設定される。
PLS_CHANGE_COUNTER:この4ビットフィールドは、構成が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「0000」に設定されると、スケジュールされた変化が予想されないことを意味し、値「1」は、次のスーパーフレームで変化があることを意味する。
FIC_CHANGE_COUNTER:この4ビットフィールドは、構成(すなわち、FICの内容)が変更される前のスーパーフレームの数を示す。構成において、変更された後のスーパーフレームは、このフィールド内でシグナルされる値によって指示される。このフィールドが値「0000」に設定されると、スケジュールされた変化が予想されないことを意味し、値「0001」は、次のスーパーフレームで変化があることを意味する。
RESERVED:この16ビットフィールドは、未来の使用のために予約される。
NUM_DPを通じてループで次のフィールドが表れ、これは、現在のフレームで伝達されるDPと連関したパラメータを示す。
DP_ID:この6ビットフィールドは、PHYプロファイル内のDPを固有に指示する。
DP_START:この15ビット(又は13ビット)フィールドは、DPUアドレッシング方式を用いて第1DPの開始位置を示す。DP_STARTフィールドは、以下の表27に示したように、PHYプロファイル及びFFTサイズによって異なる長さを有する。
DP_NUM_BLOCK:この10ビットフィールドは、現在のDPに対する現在のTIグループ内のFECブロックの数を示す。DP_NUM_BLOCKの値は0〜1023の範囲内にある。
RESERVED:この8ビットフィールドは、未来の使用のために予約される。
次のフィールドは、EACと連関したFICパラメータを示す。
EAC_FLAG:この1ビットフィールドは、現在のフレーム内のEACの存在を示す。このビットは、プリアンブル内のEAC_FLAGと同一の値である。
EAS_WAKE_UP_VERSION_NUM:この8ビットフィールドは、ウェイクアップ指示のバージョン番号を示す。
EAC_FLAGフィールドが「1」と同一である場合、次の12ビットは、EAC_LENGTH_BYTEフィールドに対して割り当てられる。EAC_FLAGフィールドが「0」と同一である場合、次の12ビットは、EAC_COUNTERに割り当てられる。
EAC_LENGTH_BYTE:この12ビットフィールドは、EACのバイト長さを示す。
EAC_COUNTER:この12ビットフィールドは、EACが到逹するフレームの前のフレームの数を示す。
AUX_FLAGフィールドが「1」と同一である場合にのみ次のフィールドが表れる。
AUX_PRIVATE_DYN:この48ビットフィールドは、補助ストリームをシグナルするための未来使用のために予約される。このフィールドの意味は、構成可能なPLS2−STAT内のAUX_STREAM_TYPEの値に依存する。
CRC_32:全体のPLS2に適用される32ビットエラー検出コード。
図16は、本発明の実施例に係るフレームの論理構造を示す図である。
上述したように、PLS、EAC、FIC、DP、補助ストリーム及びダミーセルは、フレーム内のOFDMシンボルのアクティブキャリアにマップされる。PLS1及びPLS2は、まず、一つ以上のFSSにマップされる。その後、もしあれば、EACセルがPLSフィールドの直後にマップされ、その後、もしあれば、FICセルがマップされる。もしあれば、DPは、PLS又はEAC、FICの後にマップされる。まず、タイプ1 DPが後に来た後、タイプ2 DPが後に来る。DPのタイプの細部事項については後で説明する。任意の場合、DPは、EASのための任意の特殊データ又はサービスシグナリングデータを伝達することができる。もしあれば、補助ストリーム又は各ストリームがDPの後に来た後、ダミーセルが後に来る。これら全てを上述した順序、すなわち、PLS、EAC、FIC、DP、補助ストリーム及びダミーデータセルの順にマップすることは、フレーム内のセル容量を正確に充填する。
図17は、本発明の実施例に係るPLSマッピングを示す図である。
PLSセルは、FSSのアクティブキャリアにマップされる。PLSによって占有されたセルの数に依存して、一つ以上のシンボルがFSSとして指定され、FSSの数(NFSS)は、PLS1内のNUM_FSSによってシグナルされる。FSSは、PLSセルを伝達する特殊シンボルである。ロバスト性及びレイテンシ(latency)はPLSの重要な問題であるので、FSSは、FSS内の周波数専用補間及び高速同期化を許容するより高い密度のパイロットを有する。
PLSセルは、図17の例に示したように、トップ−ダウン(top−down)方式でNFSS個のFSSのアクティブキャリアにマップされる。PLS1セルは、セルインデックスの増加順に第1FSSの第1セルから先にマップされる。PLS2セルは、PLS1の最後のセルの直後にマップされ、第1FSSの最後のセルインデックスまでマッピングが下向きに継続される。要求されるPLSセルの総数が一つのFSSのアクティブキャリアの数を超えると、マッピングは、次のFSSに進行し、第1FSSと正確に同一の方式で継続される。
PLSマッピングの完了後、DPが次に伝達される。EAC、FIC又はEAC及びFICが現在のフレームに存在すると、これらはPLSと「正常」DPとの間に配置される。
図18は、本発明の実施例に係るEACマッピングを示す図である。
EACは、EASメッセージを伝達する専用チャネルであって、EASに対するDPにリンクされる。EASサポートは提供されるが、EAC自体は、全てのフレームに存在することもあり、全てのフレームに存在しないこともある。もしあれば、EACはPLS2セルの直後にマップされる。EACは、PLSセル以外に、FIC、DP、補助ストリーム及びダミーセルのうちいずれかの後に来ない。EACセルをマップする順序はPLSと正確に同一である。
EACセルは、図18に示したように、セルインデックスの増加順にPLS2の次のセルからマップされる。EASメッセージサイズによって、EACセルは、図18に示したようにいくつかのシンボルを占有する。
EACセルは、PLS2の最後のセルの直後にマップされ、マッピングは、最後のFSSの最後のセルインデックスまで下向きに継続される。要求されるEACの総数が最後のFSSの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、FSSと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは正常データシンボルであって、これは、FSSより多くのアクティブキャリアを有する。
EACマッピングの完了後、もし存在すれば、FICが次に伝達される。(PLS2フィールドでシグナルされることによって)FICが送信されないと、DPはEACの最後のセルの直後にマップされる。
図19は、本発明の実施例に係るFICマッピングを示す図である。
(a)は、EACがないFICの例示的なマッピングを示し、(b)は、EACがあるFICの例示的なマッピングを示す。
FICは、高速サービス獲得及びチャネルスキャニングを可能にする層間(cross−layer)情報に対する専用チャネルである。この情報は、主に各ブロードキャスタのDPとサービスとの間の情報を結合するチャネルを含む。高速スキャンのために、受信機は、FICをデコードし、ブロードキャスタID、サービスの数及びBASE_DP_IDなどの情報を得ることができる。高速サービスの獲得のために、FICに加えて、ベースDPがBASE_DP_IDを用いてデコードされ得る。伝達される内容以外に、ベースDPは、正常DPと正確に同一の方式でエンコードされ、フレームにマップされる。そのため、ベースDPに対して追加の説明が要求されない。FICデータが生成されて管理層で消費される。FICデータの内容は、管理層の説明書に記載した通りである。
FICデータは選択的であり、FICの使用は、PLS2の静的部分内のFIC_FLAGパラメータによってシグナルされる。FICが使用されると、FIC_FLAGが「1」に設定され、FICのためのシグナリングフィールドはPLS2の静的部分に定義される。このフィールドでは、FIC_VERSION及びFIC_LENGTH_BYTEがシグナルされる。FICは、PLS2と同一の変調、コーディング及び時間インタリービングパラメータを用いる。FICは、PLS2_MODE及びPLS2_FECなどの同一のシグナリングパラメータを共有する。もしあれば、FICデータは、PLS2又は、もしあれば、EACの直後にマップされる。FICは、任意の正常DP、補助ストリーム又はダミーセルの後にマップされない。FICセルをマップする方法はEACと正確に同一であり、これはPLSと同一である。
PLSの後にEACがない場合、FICセルは、(a)の例に示したように、セルインデックスの増加順にPLS2の次のセルからマップされる。FICデータサイズによって、FICセルは、(b)に示したように、いくつかのシンボルにわたってマップされ得る。
FICセルは、PLS2の最後のセルの直後にマップされ、マッピングは、最後のFSSの最後のセルインデックスまで下向きに継続される。要求されるFICセルの総数が最後のFSSの残りのアクティブキャリアの数を超えると、マッピングは次のシンボルに進行し、FSSと正確に同一の方式で継続される。この場合のマッピングのための次のシンボルは、FSSより多くのアクティブキャリアを有する正常データシンボルである。
EASメッセージが現在のフレームで送信されると、EACはFICに先行し、FICセルは、(b)に示したように、セルインデックスの増加順にEACの次のセルからマップされる。
FICマッピングの完了後、一つ以上のDPがマップされ、その後、もしあれば、補助ストリーム及びダミーセルがマップされる。
図20は、本発明の実施例に係るDPのタイプを示す図である。
図20の(a)はタイプ1 DPを示し、(b)はタイプ2 DPを示す。
先行チャネル、すなわち、PLS、EAC及びFICがマップされた後、DPのセルがマップされる。DPは、マッピング方法によって2個のタイプのうち一つに分類される。
タイプ1 DP:DPは、TDMによってマップされる。
タイプ2 DP:DPは、FDMによってマップされる。
DPのタイプは、PLS2の静的部分でDP_TYPEフィールドによって指示される。図20は、タイプ1 DP及びタイプ2 DPのマッピング順序を示す。タイプ1 DPは、まず、セルインデックスの増加順にマップされ、最後のセルインデックスに到逹した後、シンボルインデックスが1ずつ増加する。次のシルボル内で、DPは、p=0からセルインデックスの増加順に継続してマップされる。一つのフレームで共にマップされた多数のDPで、タイプ1 DPのそれぞれは、DPのTDMマルチプレキシングと類似する形に時間でグループ化される。
タイプ2 DPは、まず、シンボルインデックスの増加順にマップされ、フレームの最後のOFDMシンボルに到逹した後、セルインデックスは1ずつ増加し、シンボルインデックスは第1利用可能なシンボルに後退し、そのシンボルインデックスから増加する。一つのフレームで多数のDPを共にマップした後、タイプ2 DPのそれぞれは、DPのFDMマルチプレキシングと類似する形に周波数でグループ化される。
一つの制限が必要であれば、すなわち、タイプ1 DPが常にタイプ2 DPに先行すると、タイプ1 DP及びタイプ2 DPはフレーム内で共存し得る。タイプ1及びタイプ2 DPを伝達するOFDMセルの総数は、DPの送信のために利用可能なOFDMセルの総数を超えることができない。
ここで、DDP1は、タイプ1 DPによって占有されるOFDMセルの数であり、DDP2は、タイプ2 DPによって占有されるOFDMセルの数である。PLS、EAC、FICは、いずれもタイプ1 DPと同一の方式でマップされるので、これらは全て「タイプ1のマッピング規則」に従う。そのため、タイプ1のマッピングは、常にタイプ2のマッピングより先行する。
図21は、本発明の実施例に係るDPマッピングを示す図である。
(a)は、タイプ1 DPをマップするためのOFDMセルのアドレッシングを示し、(b)は、タイプ2 DPをマップするためのOFDMセルのアドレッシングを示す。
タイプ1 DP(0,DDP1−1)をマップするためのOFDMセルのアドレッシングは、タイプ1 DPのアクティブデータセルのために定義される。アドレッシング方式は、タイプ1 DPのそれぞれに対するTIからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、PLS2の動的部分内のDPの位置をシグナルするのに使用される。
EAC及びFICなしで、アドレス0は、最後のFSS内のPLSを伝達する最後のセルの直後のセルを称する。EACが送信され、FICがその該当フレームでない場合、アドレス0は、EACを伝達する最後のセルの直後のセルを称する。FICが該当フレームで送信されると、アドレス0は、FICを伝達する最後のセルの直後のセルを称する。タイプ1 DPに対するアドレス0は、(a)に示したように、2個の異なるケースを考慮して算出することができる。(a)に示した例において、PLS、EAC及びFICは全て送信されると仮定する。EAC及びFICのうち一つ又は二つとも省略される場合への拡張は容易である。(a)の左側に示したように、FICまでの全てのセルをマップした後、FSS内に残りのセルが残っている。
タイプ2 DP(0,…,DDP2−1)をマップするOFDMセルのアドレッシングは、タイプ2 DPのアクティブデータセルのために定義される。アドレッシング方式は、タイプ2 DPのそれぞれに対するTIからのセルがアクティブデータセルに割り当てられる順序を定義する。また、これは、PLS2の動的部分内のDPの位置をシグナルするのに使用される。
(b)に示したように、3個の少し異なるケースが可能である。(b)の左側上に示した第1ケースでは、最後のFSS内のセルはタイプ2 DPマッピングに用いられる。中間に示した第2ケースでは、FICが正常シンボルのセルを占めるが、そのシンボル上のFICセルの数はCFSSより小さい。(b)の右側に示した第3ケースは、そのシンボル上にマップされたFICセルの数がCFSSを超えることを除いては第2ケースと同一である。
PLS、EAC及びFICは、タイプ1 DPと同一の「タイプ1のマッピング規則」に従うので、タイプ1 DPがタイプ2 DPに先行する場合への拡張は簡単である。
データパイプ単位(DPU)は、データセルをフレーム内のDPに割り当てる基本単位である。
DPUは、フレーム内にDPを位置させるシグナリング単位として定義される。セルマッパ7010は、DPのそれぞれに対するTIによって生成されたセルをマップすることができる。時間インタリーバ5050は、一連のTIブロックを出力し、それぞれのTIブロックは、セルのセットで構成される可変数(variable number)のXFECBLOCKを含む。XFECBLOCK内のセルの数(Ncells)は、FECBLOCKサイズ(Nldpc)及び星状シンボル当たりの送信ビット数に依存する。DPUは、与えられたPHYプロファイルでサポートされるXFECBLOCK内のセルの数の全ての可能な値の最も大きい共通除数(divisor)(Ncells)として定義される。セル内のDPUの長さはLDPUとして定義される。各PHYプロファイルがFECBLOCKサイズ及び星状シンボル当たりに異なる数の異なる組み合わせをサポートするので、LDPUはPHYプロファイルに基づいて定義される。
図22は、本発明の実施例に係るFEC構造を示す図である。
図22は、ビットインタリービング前の本発明の実施例に係るFEC構造を示す。上述したように、データFECエンコーダは、入力BBFに対してFECエンコーディングを行い、アウターコーディング(BCH)及びインナーコーディング(LDPC)を用いてFECBLOCK手続を生成することができる。図示したFEC構造はFECBLOCKに対応する。また、FECBLOCK及びFEC構造は、LDPCコードワードの長さに対応する同一の値を有する。
図22に示したように、BCHエンコーディングはそれぞれのBBF(Kbchビット)に適用され、LDPCエンコーディングはBCHエンコーディングBBF(Kldpcビット=Nbchビット)に適用される。
Nldpcの値は、64800ビット(長いFECBLOCK)又は16200ビット(短いFECBLOCK)である。
以下の表28及び表29は、それぞれ長いFECBLOCK及び短いFECBLOCKに対するFECエンコーディングパラメータを示す。
BCHエンコーディング及びLDPCエンコーディングの動作の細部事項は次の通りである。
12誤り訂正BCHコードは、BBFのアウターエンコーディングに使用される。短いFECBLOCK及び長いFECBLOCKに対するBCH生成器多項式は、全ての多項式を共に乗じることによって得られる。
LDPCコードは、アウターBCHエンコーディングの出力をエンコードするのに使用される。完成したBldpc(FECBLOCK)を生成するために、Pldpc(パリティビット)は各Ildpc(BCHエンコーディングBBF)から体系的にエンコードされ、Ildpcに添付される。完成したBldpc(FECBLOCK)は次の数式として表現される。
長いFECBLOCK及び短いFECBLOCKに対するパラメータは、それぞれ前記表28及び表29に与えられる。
長いFECBLOCKに対するNldpc−Kldpcを算出する細部手続は次の通りである。
1)パリティビット初期化
2)パリティチェックマトリックスのアドレスの第1行に特定されたパリティビットアドレスで第1情報ビット(i0)を累算する。パリティチェックマトリックスのアドレスの細部事項については後で説明する。例えば、レート13/15に対して、
3)次の359個の情報ビット(is)(s=1、2、…、359)が次の数式を用いてパリティビットで累算される。
ここで、xは、第1ビット(i0)に対応するパリティビット累算器のアドレスを示し、Qldpcは、パリティチェックマトリックスのアドレスで特定されたコードレート従属定数である。継続して、例えば、レート13/15に対してQldpc=24であって、よって、情報ビット(i1)に対して次の動作が行われる。
4)361番目の情報ビット(i360)に対して、パリティビット累算器のアドレスは、パリティチェックマトリックスのアドレスの第2行に与えられる。類似する方式で、次の358個の情報ビット(is)(s=361、362、…、719)に対するパリティビット累算器のアドレスは数式6を用いて得られ、ここで、xは、情報ビット(i360)に対応するパリティビット累算器のアドレス、パリティチェックマトリックスのアドレスの第2行内のエントリーを示す。
5)類似する方式で、360個の新たな情報ビットの全てのグループに対して、パリティチェックマトリックスのアドレスからの新たな行がパリティビット累算器のアドレスを探すのに使用される。
情報ビットが全部消尽した後、最終パリティが次のように得られる。
6)i=1から開始する次の動作を順次行う。
ここで、pi(i=0、1、…、Ndpc−Kldpc−1)の最終内容は、パリティビット(pi)と同一である。
短いFECBLOCKに対するこのLDPCエンコーディング手続は、表30及び表31に取り替え、長いFECBLOCKに対するパリティチェックマトリックスのアドレスを短いFECBLOCKに対するパリティチェックマトリックスのアドレスに取り替えることを除いては、長いFECBLOCKに対するt LDPCエンコーディング手続に従う。
図23は、本発明の実施例に係るビットインタリービングを示す図である。
LDPCエンコーダの出力はビットインタリーブされ、これは、パリティインタリービング、その後のQCB(quasi−cyclic block)インタリービング及び内部グループインタリービングで構成される。
(a)は、QCBインタリービングを示し、(b)は、内部グループインタリービングを示す。
FECBLOCKはパリティインタリーブされ得る。パリティインタリービングの出力において、LDPCコードワードは、長いFECBLOCK内の180個の隣接したQCブロック及び短いFECBLOCK内の180個の隣接したQCブロックで構成される。長い又は短いFECBLOCK内のそれぞれのQCブロックは360ビットで構成される。パリティインタリーブされたLDPCコードワードは、QCBインタリービングによってインタリーブされる。QCBインタリービングの単位はQCブロックである。パリティインタリービングの出力におけるQCブロックは、図23に示したように、QCBインタリービングによってパーミュートされ、ここで、FECBLOCK長さによってNcells=6480/ηmod又は16200/ηmodである。QCBインタリービングパターンは、変調タイプ及びLDPCコードレートの各組み合わせに固有である。
QCBインタリービング後、内部グループインタリービングは、以下の表32に定義された変調タイプ及び順序(ηmod)に従って行われる。また、一つの内部グループに対するQCブロックの数(NQCB_IG)が定義される。
内部グループインタリービングプロセスは、QCBインタリービング出力のNQCB-IG個のQCブロックで行われる。内部グループインタリービングは、360個の列とNQCB_IG個の行を用いて内部グループのビットを書き込み及び読み出しするプロセスを有する。書き込み動作において、QCBインタリービング出力からのビットが行方向に書き込みされる。読み出し動作は列方向に行われ、各行からm個のビットを読み出し、ここで、mは、NUCに対して1と同一であり、NCQに対して2と同一である。
図24は、本発明の実施例に係るセル−ワードデマルチプレキシングを示す図である。
(a)は、8及び12 bpcu MIMOに対するセル−ワードデマルチプレキシングを示し、(b)は、10 bpcu MIMOに対するセル−ワードデマルチプレキシングを示す。
(a)に示したように、ビットインタリービング出力の各セルワード
にデマルチプレクスされ、これは、一つのXFECBLOCKに対するセル−ワードデマルチプレキシングプロセスを示す。
MIMOエンコーディングのための異なるタイプのNUQを用いた10 bpcu MIMOケースに対して、NUQ−1024に対するビットインタリーバが再使用される。(b)に示したように、ビットインタリーバ出力の各セルワード
にデマルチプレクスされる。
図25は、本発明の実施例に係る時間インタリービングを示す図である。
(a)〜(c)は、TIモードの例を示す。
時間インタリーバはDPレベルで動作する。時間インタリービング(TI)のパラメータは、各DPに対して異なる形に設定することができる。
PLS2−STATデータの一部で表れる次のパラメータはTIを構成する。
DP_TI_TYPE(許容値:0又は1):TIモードを示す。;「0」は、TIグループ当たりに多数のTIブロック(1より多いTIブロック)を有するモードを示す。この場合、一つのTIグループは一つのフレームに直接マップされる(インターフレームインタリービングではない)。「1」は、TIグループ当たり一つのみのTIブロックを有するモードを示す。この場合、TIブロックは、1より多いフレームに拡散され得る(インターフレームインタリービング)。
DP_TI_LENGTH:DI_TI_TYPE=「0」である場合、このパラメータは、TIグループ当たりのTIブロックの数(NTI)である。DP_TI_TYPE=「1」に対して、このパラメータは、一つのTIグループから拡散されたフレームの数(PI)である。
DP_NUM_BLOCK_MAX(許容値:0〜1023):TIグループ当たりのXFECBLOCKの最大数を示す。
DP_FRAME_INTERVAL(許容値:1、2、4、8):与えられたPHYプロファイルの同一のDPを伝達する2個の連続的なフレーム間のフレームの数(IJUMP)を示す。
DP_TI_BYPASS(許容値:0又は1):時間インタリービングがDPに使用されない場合、このパラメータは「1」に設定される。時間インタリービングが使用される場合、「0」に設定される。
さらに、PLS2−DYNデータからのパラメータ(DP_NUM_BLOCK)は、DPの一つのTIグループによって伝達されたXFECBLOCKの数を示すのに使用される。
時間インタリービングがDPに使用されない場合、次のTIグループ、時間インタリービング動作及びTIモードは考慮されない。しかし、スケジューラからの動的構成情報に対する補償ブロックは依然として必要である。各DPにおいて、SSD/MIMOエンコーディングから受信されたXFECBLOCKはTIグループにグループ化される。すなわち、それぞれのTIグループは、整数のXFECBLOCKのセットであり、動的に変化可能である数のXFECBLOCKを含む。インデックスのTIグループ内のXFECBLOCKの数(n)はNxBLOCK_Group_(n)で表示され、PLS2−DYNデータのDP_NUM_BLOCKとしてシグナルされる。NxBLOCK_Group_(n)は、0の最小値から最も大きい値が1023である最大値(NxBLOCK_Group_MAX)(DP_NUM_BLOCK_MAXに対応)まで変わり得る。
各TIグループは、一つのフレームに直接マップされたり、PIフレームにわたって拡散される。また、それぞれのTIグループは、1より多いTIブロック(NTI)に分離され、それぞれのTIブロックは、時間インタリーバメモリの一つの用途に対応する。TIグループ内のTIブロックは、少し異なる数のXFECBLOCKを含むことができる。TIグループが多数のTIブロックに分離されると、一つのフレームのみに直接マップされる。以下の表33に示したように(時間インタリービングをスキップする追加のオプションを除いて)、時間インタリービングのための3個のオプションが存在する。
各DPにおいて、TIメモリは、入力XFECBLOCK(SSD/MIMOエンコーディングブロックからの出力XFECBLOCK)を格納する。入力XFECBLOCKは、
ここで、dn,s,r,qは、n番目のTIグループのs番目のTIブロック内のr番目のXFECBLOCKのq番目のセルであって、次のようにSSD及びMIMOエンコーディングの出力を示す。
また、時間インタリーバからの出力XFECBLOCKは、次のように定義されると仮定する。
ここで、h
n,s,iは、n番目のTIグループのs番目のTIブロック内のi番目の
である。
一般に、時間インタリーバは、フレームビルディングプロセス前にDPデータのためのバッファとして動作する。これは、それぞれのDPに対する2個のメモリバンクによって達成される。第1TIブロックは第1バンクに書き込みされる。第1バンクが読み出される間、第2TIブロックが第2バンクに書き込みされる。
TIは、ツイスト行−列ブロックインタリーバである。n番目のTIグループのs番目のTIブロックに対して、TIメモリの行(Nr)の数はセルの数(Ncell)と同一である。すなわち、Nr=Ncellであるが、列の数(Nc)は数(NxBLOCK_TI(n,s))と同一である。
図26は、本発明の一実施例に係るツイスト行−列ブロックインタリーバの基本動作を示す図である。
(a)は、時間インタリーバの書き込み動作を示し、(b)は、時間インタリーバの読み取り動作を示す。第1XFECBLOCKは、TIメモリの第1列に列方向に書き込まれ、第2XFECBLOCKは次の列に書き込まれ、その他は(a)に示した通りである。そして、インタリービングアレイ内に、各セルは対角線方向に読み取られる。第1行(一番左側の列から始める列に沿って右側にある)から最後の行に対角線方向に読み取る間、Nrセルは、(b)に示したように読み取られる。具体的には、連続的に読み取られるTIメモリセルの位置をzn,s,i(i=0,...、NrNc)である仮定すると、そのようなインタリービングアレイにおける読み取りプロセスは、行インデックスRn,s,i、列インデックスCn,s,i、及び連関したツイスティングパラメータTn,s,iを次の表現のように計算することによって行われる。
Sshiftは、NxBLOCK_TI(n,s)とは関係なく、対角線方向読み取りプロセスに対する共通シフト値であって、それは、次の表現のように、PLS2−STATに与えられたNxBLOCK_TI_MAXによって決定される。
その結果、読み取られるセルの位置は、zn,s,i=NrCn,s,i+Rn,s,iのような座標によって計算される。
図27は、本発明の一実施例に係るツイスト行−列ブロックインタリーバの動作を示す図である。
より具体的に、図27は、NxBLOCK_TI(0,0)=3、NxBLOCK_TI(1,0)=6、NxBLOCK_TI(2,0)=5である場合、仮想XFECBLOCKを含む各TIグループのためのTIメモリ内のインタリービングアレイを示す。
可変数字NxBLOCK_TI(n,s)=Nrは、NxBLOCK_TI_MAXより小さいか又は同一である。そのため、受信側で単一メモリデインタリービングを達成するために、NxBLOCK_TI(n,s)とは関係なく、ツイスト行−列ブロックインタリーバで使用されるためのインタリービングアレイは、仮想XFECBLOCKをTIメモリに挿入することによってNr×Nc=Ncells×NxBLOCK_TI_MAXのサイズに設定され、読み取りプロセスは、次の表現のように行われる。
TIグループの数が3に設定される。時間インタリーバのオプションは、DP_TI_TYPE=「0」、DP_FRAME_INTERVAL=「1」、DP_TI_LENGTH=「1」、すなわち、N
TI=1、I
JUMP=1、及びP
I=1によってPLS2−STATデータでシグナルされる。各N
cells=30セルを有する、TIグループ当たりのXFECBLOCKの数は、それぞれN
xBLOCK_TI(0,0)=3、N
xBLOCK_TI(1,0)=6、及びN
xBLOCK_TI(2,0)=5によってPLS2−DYNデータでシグナルされる。XFECBLOCKの最大数は、
につながるN
xBLOCK_Group_MAXによってPLS2−STATデータでシグナルされる。
図28は、本発明の実施例に係るツイスト行−列ブロックインタリーバの対角線方向読み取りパターンを示す図である。
より具体的に、図28は、N
xBLOCK_TI_MAX=7及びS
shift=(7−1)/2=3の各パラメータを有するそれぞれのインタリービングアレイから対角線方向読み取りパターンを示す。前記擬似コード(pseudocode)のように示された読み取りプロセスにおいて、
である場合、V
iの値はスキップされ、V
iの次に計算された値が使用される。
図29は、本発明の実施例に係るそれぞれのインタリービングアレイからインタリーブされたXFECBLOCKを示す図である。
図29は、NxBLOCK_TI_MAX=7及びSshift=3のパラメータを有するそれぞれのインタリービングアレイからインタリーブされたXFECBLOCKを示す図である。
以下では、本発明の一実施例に係る周波数インタリービング過程に対して説明する。
本発明の単一OFDMシンボル上で動作する周波数インタリーバ7020の目的は、セルマッパ7010から受信したデータセルをランダムにインタリーブすることによって、周波数多様性を提供することにある。単一信号フレーム(又はフレーム)で最大インタリービングゲインを得るために、二つの連続するOFDMシンボルで構成された毎OFDMシンボルペアごとに異なるインタリービング−シードが使用される。
上述した周波数インタリーバ7020は、信号フレームの単位になる送信ブロック内の各セルをインタリーブし、追加的な多様性ゲインを獲得することができる。本発明の周波数インタリーバ7020は、少なくとも一つ以上のOFDMシンボルに対して別個のインタリービングシードを適用したり、複数のOFDMシンボルを含むフレームに対して別個のインタリービングシードを適用することを一実施例とすることができる。
本発明では、上述した周波数インタリービング方法をランダム周波数インタリービング(ランダムFI)と称することができる。
上述したように、本発明の一実施例に係る放送信号送信装置又は放送信号送信装置内の周波数インタリーバ7020は、少なくとも一つ以上のOFDMシンボル、すなわち、各OFDMシンボル又はペアになった二つのOFDMシンボル(ペア−ワイズOFDMシンボル又はそれぞれのOFDMシンボルペア)ごとに別個のインタリービングシード(又はインタリービングパターン)を適用してランダムFIを行うので、周波数多様性を獲得することができる。また、本発明の一実施例に係る周波数インタリーバ7020は、各信号フレームに別個のインタリービングシードを適用してランダムFIを行うことによって、追加的な周波数多様性を獲得することができる。
したがって、本発明の一実施例に係る放送信号送信装置又は周波数インタリーバは、二つのメモリバンクを用いて連続した一対のOFDMシンボル(ペア−ワイズOFDMシンボル)単位で周波数インタリービングを行うピンポン(ping−pong)周波数インタリーバ構造を有することができる。以下では、本発明の一実施例に係る周波数インタリーバのインタリービング動作をペア−ワイズシンボルFI(又はペア−ワイズFI)又はピンポン(ping−pong)FI(ピンポンインタリービング)と称することができる。上述したインタリービング動作はランダムFIの実施例に該当し、呼称は設計者の意図によって変更可能である。
偶数番目のペア−ワイズOFDMシンボルと奇数番目のペア−ワイズOFDMシンボルは、別個のFIメモリバンクを通じて不連続的にインタリーブされ得る。また、本発明の一実施例に係る周波数インタリーバは、各メモリバンクに入力される連続した一対のOFDMシンボルに対して任意のインタリービングシードを使用して読み取り及び書き込み動作を同時に行うことができる。具体的な動作に対しては後で説明する。
単一フレーム内に全てのOFDMシンボルを合理的及び効率的にインタリーブするために、論理的FI動作は別個のインタリービングシードを使用し、基本的に毎OFDMシンボルペアごとにインタリービングシードを変化させる。
この場合、本発明のインタリービングシードは、任意のランダム発生器又は多数のランダム発生器の組み合わせで構成されたランダム発生器で発生することを一実施例とすることができる。また、本発明では、効率的なインタリービングシードの変化のために一つのメインインタリービングシードをサイクリック−シフトし、多様なインタリービングシード、すなわち、各OFDMシンボルペアに適用される別個のインタリービングシードを生成することを一実施例とすることができる。この場合、サイクリック−シフティング規則は、OFDMシンボルと信号フレーム単位を考慮して階層的に定義することができる。よって、本発明の実施例に係るシンボルオフセットは、サイクリック−シフティング値と称することができる。これは、設計者の意図によって変更可能であり、具体的な内容は後で説明する。
また、本発明の一実施例に係る放送信号受信装置は、上述したランダム周波数インタリービングの逆過程を行うことができる。すなわち、本発明の一実施例に係る放送信号受信装置は、入力される連続したOFDMシンボルペアに対して上述した周波数インタリービングの読み取り及び書き込み動作で使用された一つのインタリービングシードを用いて読み取り及び書き込み過程の逆順に周波数デインタリービングを行うことができる。
この場合、本発明の一実施例に係る放送信号受信装置又は放送信号受信装置の周波数デインタリーバは、ダブルメモリを使用するピンポン構造を使用せず、連続した入力OFDMシンボルに対して単一メモリでデインタリービングを行うことができる。したがって、メモリ使用効率性を増加させることができる。また、単一メモリデインタリービング動作と呼ばれる読み取り及び書き込み動作は依然として要求される。そのようなデインタリービング方法は、メモリ使用側面で非常に効率的である。
図30は、本発明の一実施例に係る周波数インタリーバの動作を示した図である。
図30は、受信機で単一メモリデインタリービングを可能にする、送信機における二つのメモリバンクを使用する周波数インタリーバの基本動作を示す。
上述したように、本発明の一実施例に係る周波数インタリーバは、ピンポンインタリービング動作を行うことができる。
一般に、二つのメモリバンクを通じてピンポンインタリービング動作が行われる。提案されたFI動作において、二つのメモリバンクは、各ペアワイズOFDMシンボル(又はOFDMシンボルペア)のためのものである。
インタリービングのための最大メモリROM(読み取り専用メモリ)サイズは、概して最大FFTサイズの2倍である。送信側において、ROMサイズ増加は、受信側に比べて少なくクリティカルである。
上述したように、偶数番目のペア−ワイズOFDMシンボルと奇数番目のペア−ワイズOFDMシンボルは、別個のFIメモリバンクを通じて不連続にインタリーブされ得る。すなわち、第1(偶数番目)ペア−ワイズOFDMシンボルが第1バンクでインタリーブされる間、第2(奇数番目)ペア−ワイズOFDMシンボルが第2バンクでインタリーブされる。各ペア−ワイズOFDMシンボルに対して、単一インタリービングシードが使用される。インタリービングシード及び読み取り−書き込み(又は書き込み−読み取り)動作に基づいて、二つのOFDMシンボルは連続してインタリーブされる。
本発明の一実施例に係る読み取り−書き込み動作は、衝突なしで同時に行われる。
図30は、上述した周波数インタリーバの動作を示す。図面に示したように、周波数インタリーバは、demux 16000、二つのメモリバンク、メモリバンク−A 16100及びメモリバンク−B 16200及びdemux 16300を含むことができる。
まず、本発明の一実施例に係る周波数インタリーバは、ペア−ワイズOFDMシンボルFIのための入力される順次的OFDMシンボルに対するデマルチプレキシングプロセッシングを行うことができる。その後、本発明の一実施例に係る周波数インタリーバ7020は、単一インタリービングシードを有する各メモリバンク−A及びBで読み取り−書き込みFI動作を行うことができる。図30に示したように、二つのメモリバンクは各OFDMシンボルペアに対して使用される。操作上、第2(奇数番目)OFDMシンボルペアがメモリバンク−Bでインタリーブされる間、第1(偶数番目)OFDMシンボルペアはメモリバンク−Aでインタリーブされ、AとBとの間で交差して起こる。
その後、本発明の一実施例に係る周波数インタリーバは、連続するOFDMシンボル送信のためのピンポンFI出力に対するマルチプレキシングプロセッシングを行うことができる。
図31は、本発明の一実施例に係るMUX及びDEMUX手続に対する基本スイッチモデルである。
図31は、上述したピンポンFI構造においてメモリバンクA/Bの入出力に適用されたDEMUXとMUXの簡単な動作を示す。
DEMUX及びMUXは、入力される連続するOFDMシンボルがインタリーブされるように、及び出力されるOFDMシンボルペアが送信されるようにそれぞれ制御することができる。毎OFDMシンボルペアに対して別個のインタリービングシードが使用される。
以下では、本発明の一実施例に係る周波数インタリービング読み取り−書き込み動作を説明する。
本発明の一実施例に係る周波数インタリーバは、単一インタリービングシードを選択又は使用することができ、それぞれ第1及び第2OFDMシンボルのそれぞれに対する書き込み及び読み取り動作でインタリービングシードを使用することができる。すなわち、本発明の一実施例に係る周波数インタリーバは、選択した一つの任意のインタリービングシードをペア−ワイズOFDMシンボルの1番目のOFDMシンボルに対して書き込み動作に使用し、2番目のOFDMシンボルに対しては読み取り動作に使用することによって効果的にインタリーブすることができる。仮想的に、二つの別個のインタリービングシードは、二つのOFDMシンボルに対してそれぞれ適用される。
本発明の実施例に係る読み取り−書き込み動作の詳細な説明は、次の通りである。
第1OFDMシンボルに対して、本発明の一実施例に係る周波数インタリーバは、(インタリービングシードによる)メモリにランダム書き込みを行うことができ、その後、リニア読み取りを行うことができる。第2OFDMシンボルに対して、本発明の一実施例に係る周波数インタリーバは、(第1OFDMシンボルに対するリニア読み取り動作に影響を受けた)メモリにリニア書き込みを同時に行うことができる。その後、本発明の一実施例に係る周波数インタリーバは、(インタリービングシードによる)ランダム読み取りを行うことができる。
上述したように、本発明の一実施例に係る放送信号送信装置は、複数の信号フレームを時間軸上に連続的に送信することができる。本発明では、一定時間の間送信される信号フレームの集合をスーパーフレームと称することができる。したがって、一つのスーパーフレームはN個の信号フレームを含むことができ、各信号フレームは複数のOFDMシンボルを含むことができる。
図32は、本発明の一実施例に係るメモリバンクの動作を示す。
上述したように、本発明の一実施例に含まれた二つのメモリバンクは、上述した過程を通じて発生した任意のインタリービングシードを各ペア−ワイズOFDMシンボルに適用することができる。また、各メモリバンクは、毎ペアワイズOFDMシンボルごとにインタリービングシードを変更することができる。
図33は、本発明の一実施例に係る周波数デインタリービング過程を示した図である。
本発明の一実施例に係る放送信号受信装置は、単一メモリを用いて上述した周波数インタリービング過程の逆過程を行うことができる。本図面は、入力される順次的OFDMシンボルに対する単一メモリデインタリービング(FDI)を示す。
基本的に、周波数デインタリービング動作は、周波数インタリービング動作の逆過程に従う。単一メモリの使用のために、追加的方法が要求されない。
図33の左側に示したペア−ワイズOFDMシンボルが連続的に入力されると、図36の右側に示したように、本発明の一実施例に係る放送信号受信装置は、単一メモリを用いて上述した読み取り及び書き込み動作を行うことができる。この場合、本発明の一実施例に係る放送信号受信装置は、メモリインデックスを生成し、放送信号送信装置で行った周波数インタリービング(書き込み及び読み取り)の逆過程に対応する周波数デインタリービング(読み取り及び書き込み)を行うことができる。利得は、本質的に提案されたペアワイズピンポンインタリービング構造によって発生する。
次の数式は、上述した読み取り−書き込み動作を示す。
〔数式12〕
C
j(K)は、i番目のペアワイズOFDMシンボル内にランダム生成器によって生成されたランダムシードである。
Ndataは、データセルの数である。
〔数式13〕
C
j(K)は、第1シンボルで使用された同一のランダムシードである。
N
dataは、データセルの数である。
第1OFDMシンボルに対する上述した数式12は、すなわち、i番目のペアワイズOFDMシンボルの(j mod 2)=0である。第2OFDMシンボルに対する数式13は、すなわち、i番目のペアワイズOFDMシンボルの(j mod 2)=1である。Fjは、インタリーブされたj番目のOFDMシンボル(ベクトル)を意味し、Xjは、j番目のOFDMシンボル(ベクトル)の入力ベクトルを意味する。各数式に示したように、本発明の一実施例に係る読み取り及び書き込み動作は、任意のランダム生成器によって発生した一つのランダムシードをペアワイズOFDMシンボルに適用して行うことができる。
図34は、本発明の一実施例に係る単一信号フレームに適用される周波数インタリービングの概念図である。
上述したように、本発明の一実施例に係る周波数インタリーバ7020は、単一フレームで毎ペアワイズOFDMシンボルインタリービングシードを変更することができる。具体的な内容は後で説明する。
図35は、本発明の一実施例に係る単一信号フレームに適用される周波数インタリービングの論理的動作メカニズムを示した図である。
図35は、図34を参照して説明した一つの単一信号フレーム内に使用されるインタリービングシードを効果的に変えるための周波数インタリーバの論理的動作メカニズム及び関連パラメータを示す。
上述したように、本発明では、一つのメインインタリービングシードを任意のシンボルオフセットだけサイクリックシフトし、多様なインタリービングシードを効率的に生成することができる。図35に示したように、本発明では、上述したシンボルオフセットを毎ペアワイズOFDMシンボルごとに異なる形に生成し、別個のインタリービングシードを生成することを一実施例とすることができる。この場合、シンボルオフセットは、任意のランダムシンボルオフセット生成器を用いて毎ペアワイズOFDMシンボルごとに異なる形に発生する。
以下、論理的動作メカニズムを説明する。
図35の下端に位置したブロックに示したように、本発明の一実施例に係る周波数インタリーバ7020は、入力されるシンボルインデックスを用いて各信号フレームに含まれた各OFDMシンボルに適用するためのシンボルオフセットをランダムに発生させることができる。本発明の一実施例に係るシンボルオフセット(又はランダムシンボルオフセット)は、周波数インタリーバ7020に含まれた任意のランダム生成器(又はシンボルオフセット生成器)によって生成することができる。この場合、各シンボルに対するシンボルオフセットは、フレームインデックスがリセットされると、フレームインデックスによって識別される各信号フレーム内の各シンボルに対して発生する。また、本発明の一実施例に係る周波数インタリーバ7020は、毎OFDMシンボルに対してメインインタリービングシードを発生させたシンボルオフセットだけサイクリックシフトし、多様なインタリービングシードを生成することができる。
その後、図35の上端に位置したブロックに示したように、本発明の一実施例に係る周波数インタリーバ7020は、入力されるセルインデックスを用いて各OFDMシンボルに含まれた各セルに対してランダムFIを行うことができる。本発明の一実施例に係るランダムFIパラメータは、周波数インタリーバ7020に含まれたランダムFI生成器によって生成することができる。
図36は、本発明の一実施例に係る単一信号フレームに適用される周波数インタリービングの論理的動作メカニズムの数式を示す。
図36は、上述したシンボルオフセットパラメータ及び各OFDMに含まれたセルに適用されるランダムFIのパラメータの関係を示す。図39に示したように、毎OFDMシンボルに使用されるオフセットは、上述したシンボルオフセット生成器の階層的な構造を通じて発生し得る。この場合、シンボルオフセット生成器は任意のランダム生成器を用いて設計することができる。
以下の数式は、上述した各メモリバンク内でのインタリービングの変化方法を示す。
〔数式14〕
T(K)は、メインFIで使用される、ランダム生成器によって生成されたメインインタリービングシードである。
は、j番目のペアワイズOFDMシンボルで使用される、ランダム生成器によって生成されたランダムシンボルオフセットである。
〔数式15〕
C
j(K)は、第1シンボルに対する同一のランダムシードである。
第1OFDMシンボルに対する上述した数式14、すなわち、i番目のペアワイズOFDMシンボルの(j mod 2)=0であり、第2OFDMシンボルに対する数式15は、すなわち、i番目のペアワイズOFDMシンボルの(j mod 2)=1である。T(k)は、ランダムシーケンスであって、本発明のメインランダムインタリービングシーケンス又は単一インタリービングシードと同一の概念と見ることができる。ランダムシーケンスは、ランダムインタリービングシーケンス生成器又は後で説明するランダムメインシーケンス生成器で生成することができる。
は、シンボルオフセットであって、サイクリックシフティング値と称することができ、サブPRBSシーケンスを基盤にして生成することができる。これについては後で具体的に説明する。
図37は、入力される順次的OFDMシンボルの単一メモリデインタリービングを示す図である。
図37は、放送信号送信装置(又は周波数インタリーバ7020)で使用されたインタリービングシードを毎ペアワイズOFDMシンボルに適用してデインタリービングを行う放送信号受信装置又は放送信号受信装置の周波数デインタリーバの動作を概念化して示した図である。
上述したように、本発明の一実施例に係る放送信号受信装置は、単一メモリを用いて上述した周波数インタリービング過程の逆過程を行うことができる。図37は、入力される順次的OFDMシンボルのための単一メモリデインタリービング(FDI)を処理する放送信号受信装置の動作を示す。
本発明の一実施例に係る放送信号受信装置は、上述した周波数インタリーバ7020の動作の逆過程を行うことができる。したがって、各デインタリービングシードは、上述したインタリービングシードに対応する。
上述したように、各メモリバンクA/BのOFDMシンボルペアに対するインタリービングプロセスは、単一インタリービングシードを用いる。利用可能な各データセル(セルマッパ7010から出力された各セル)は、一つのOFDMシンボルでインタリーブされる。本発明の実施例に係るNdataは、一つのOFDMシンボル内のデータセルの数と同一である。Ndataの最大値はNmaxと称することができ、Nmaxは、周波数インタリービングのパラメータであり、各FFTモードによって異なる形に定義することができる。
Hj(k)は、各FFTモードに対するランダムインタリービングシーケンス生成器によって生成されるインタリービングアドレスである。ランダムインタリービングシーケンス生成器の構成については後で説明する。上述したように、単一OFDMシンボル上で動作する周波数インタリーバ7020の目的は、各データセルをランダムにインタリーブすることによって周波数多様性を提供することにある。単一フレームで最大のインタリービングゲインを得るために、別個のインタリービングシードが二つの連続するOFDMシンボルで構成された毎OFDMシンボルペアに対して使用される。別個のインタリービングシードは、ランダムインタリービングシーケンス生成器によって生成されたインタリービングアドレスに基づいて生成することができる。
また、別個のインタリービングシードは、上述したように、サイクリックシフティング値に基づいて生成することができる。すなわち、毎シンボルペアで使用される別個のインタリービングアドレスは、毎OFDMシンボルペアに対するサイクリックシフティング値を使用することによって生成することができる。
上述したように、OFDM生成ブロック1030は、FFT変換を入力データ上で行うことができる。以下では、実施例に係るランダムインタリービングシーケンス生成器を有する周波数インタリーバ7020の動作を説明する。上述したように、本発明の実施例に係るFFTサイズは、1K、2K、4K、8K、16K、32K、64K又はその他の類似するものであり、設計者の意図によって変更可能である。したがって、インタリービングシード(又はメインインタリービングシード)はFFTサイズに基づいて変更可能である。
図38は、本発明の一実施例に係るインタリービングプロセスを示す。
各メモリバンクA/BにおけるOFDMシンボルに対するインタリービングプロセスは上述しており、単一インタリービングシーケンスを用いる。第一に、一つのOFDMシンボルでインタリーブさせる利用可能な各データセル(セルマッパ7010から出力された各セル)は、図38に示したように定義することができる。本発明において、Ndataはデータセルの数で、フレームシグナリングシンボルに対してNdata=CFSSで、正常データに対してNdata=Cdataで、フレームエッジシンボルに対してNdata=CFESである。さらに、インタリーブされた各データセルは、図38に示したように定義される。
したがって、図38に示した利用可能な各データセルは、本発明の実施例に係る周波数インタリーバ7020の入力になり、図38に示したインタリーブされた各データセルは、本発明の実施例に係る周波数インタリーバ7020の出力になり得る。
図39は、本発明の一実施例に係るインタリーブされたOFDMシンボルペアを示す数式である。
各メモリバンク内のOFDMシンボルペアに対してインタリーブされたOFDMシンボルペアは、図39のように示すことができる。図39は、図38の他の実施例である。図39の表現は図38の表現と異なり、二つの表現の基本機能は類似している。
図39の上端に位置したブロックは、各ペアの第1OFDMシンボルに対する数式を示し、図39の下端に位置したブロックは、各ペアの第2OFDMシンボルに対する数式を示す。図39に示したランダム生成器は、後述するランダムインタリービングシーケンス生成器であって、ランダムインタリービングシーケンス生成器は周波数インタリーバ7020に含ませることができる。
Hl(p)は、各FFTモードに対するランダムインタリービングシーケンス生成器によって生成されたインタリービングアドレスであるHj(k)と称することができる。
以下では、本発明の一実施例に係るランダムインタリービングシーケンス生成器を説明する。本発明の一実施例に係るランダムインタリービングシーケンス生成器は、上述した周波数インタリーバ7020に含ませることができ、上述したように、ランダムシード生成器と称することができる。また、本発明の一実施例に係るランダムインタリービングシーケンス生成器は、インタリービングアドレス生成器又はPRBS生成器と称することもできる。これは設計者の意図によって変更可能である。
本発明の一実施例に係るランダムインタリービングシーケンス生成器は、上述したように、毎OFDMシンボルごとに別個のインタリービングシードを適用して周波数多様性を獲得することができる。
ランダムインタリービングシーケンス生成器の論理的構成は、単一OFDMシンボル内のインタリービングセルに対するランダムメインシーケンス生成器、及びシンボルオフセット(サイクリックシフティング値)を変更するためのランダムシンボルオフセット生成器(又はシンボルオフセット生成器)を含むことができる。ランダムメインシーケンス生成器はメインシーケンス生成器と称することができる。
また、ランダムメインシーケンス生成器はメインPRBS生成器と称することができ、これは設計者の意図によって変更可能である。本発明において、本発明の実施例に係るランダムメインシーケンス生成器の出力はメインPRBSシーケンスと称することができ、これは設計者の意図によって変更可能である。
また、本発明の実施例に係るランダムシンボルオフセット生成器はサブPRBS生成器と称することができ、本発明の実施例に係るランダムシンボルオフセット生成器の出力はサブPRBSシーケンスと称することができ、これは設計者の意図によって変更可能である。
以下では、全てのFFTモードでの使用のためのメインPRBS生成器及びサブPRBS生成器が記述される。
図40は、本発明の一実施例に係るメインPRBS生成器の動作を示した数式である。
図40に示したように、本発明の一実施例に係るメインPRBS生成器は、ビットバイナリワードシーケンスを基盤にして決定することができ、FFTモードによってRn値を決定することができる。
図41は、本発明の一実施例に係るサブPRBS生成器の動作を示した数式である。
図41に示したように、本発明の一実施例に係るサブPRBS生成器は、ビットバイナリワードシーケンスGkを基盤にして決定することができ、FFTモードによってGk値を決定することができる。
図42は、本発明の一実施例に係るインタリービングアドレス及びサイクリックシフティング値を計算する過程を示した数式である。
図42の上端に示したように、結果的に、上述したメインPRBS生成器及びサブPRBS生成器から、毎OFDMシンボルペアHl(p)に使用されるインタリービングアドレスを計算することができる。また、図42の下端に示したように、サイクリックシフティング値は、サブPRBS生成器の出力に基づいて毎OFDMシンボルペアに対して計算することができる。
図43は、本発明の一実施例に係る周波数インタリービングと関連するパラメータを示したテーブルである。
図43の(a)は、FFTモードによる本発明の一実施例に係るNmax値を示したテーブルであり、図43の(b)は、上述したサイクリックシフティング値を生成するのに使用される2ビットトグリング(toggling)の値を示したテーブルである。パラメータの値は、設計者の意図によって変更可能である。
以下で、各FFTモードに対するメインPRBS生成器及びサブPRBS生成器で構成されたインタリービングアドレス生成器のブロックダイヤグラムが記述される。
図44は、本発明の一実施例に係る8K FFTモードのインタリービングアドレス生成器を示した図である。
8K FFTモードのインタリービングアドレス生成器は、12ビットのメインPRBSシーケンス及び1ビットトグリングを基盤にするメインPRBS生成器、及び11ビットのサブPRBSシーケンス及び2ビットトグリングを基盤にするサブPRBS生成器、モジュロオペレータ(modulo operator)及びメモリインデックス(memory index)を含むことができる。
図44に示したように、このようなモジュロオペレータは、メモリインデックスの前に位置し得る。
このようなメモリインデックスチェック及びモジュロオペレータの位置は、単一メモリを有する周波数デインタリーバのデインタリービングパフォーマンスを増加させるためのものである。上述したように、本発明の一実施例に係る信号フレーム(又はフレーム)は、正常データシンボル(又はデータシンボル)、フレームエッジシンボル及びフレームシグナリングシンボルを含むことができる。この場合、フレームエッジシンボル及びフレームシグナリングシンボルは、正常データシンボルより長さが短いので、単一メモリを有する周波数デインタリーバのデインタリービングパフォーマンスが低下し得る。したがって、本発明では、周波数デインタリービングパフォーマンスを増加させるために、メモリインデックスチェック以前に行われるモジュロオペレータの動作を提案する。
具体的な動作内容は、図40〜図43を参照して説明した通りであるので省略する。
図45は、本発明の一実施例に係る16K FFTモードのインタリービングアドレス生成器を示した図である。
16K FFTモードのインタリービングアドレス生成器は、13ビットのメインPRBSシーケンス及び1ビットトグリングを基盤にするメインPRBS生成器及び12ビットのサブPRBSシーケンス及び2ビットトグリングを基盤にするサブPRBS生成器、モジュロオペレータ及びメモリインデックスを含むことができる。具体的な動作内容は、図40〜図44を参照して説明した通りであるので省略する。
図46は、本発明の一実施例に係る32K FFTモードのインタリービングアドレス生成器を示した図である。
32K FFTモードのインタリービングアドレス生成器は、14ビットのメインPRBSシーケンス及び1ビットトグリングを基盤にするメインPRBS生成器及び13ビットのサブPRBSシーケンス及び2ビットトグリングを基盤にするサブPRBS生成器、モジュロオペレータ及びメモリインデックスを含むことができる。具体的な動作内容は、図40〜図44を参照して説明した通りであるので省略する。
以下では、1K FFTモードに対するランダムインタリービングシーケンス生成器を説明する。
本発明の一実施例に係るランダムインタリービングシーケンス生成器は、上述したように、毎OFDMシンボルに別個のインタリービングシードを適用して周波数多様性を獲得することができる。ランダムインタリービングシーケンス生成器の論理的構成は、単一OFDMシンボル内の各セルをインタリーブするためのランダムメインシーケンス生成器及び毎OFDMシンボルオフセットを変更するためのランダムシンボルオフセット生成器を含むことができる(このパラメータはサイクリックシフティング値と称することができる。)。
本発明の実施例に係るランダムメインシーケンス生成器は、トグリング及びPN生成器を含むことができ、周波数ドメインで完全なランダムさのレンダリングを行うことができる。本発明の実施例により、1K FFTモードの場合、ランダムメインシーケンス生成器は、1ビットトグリング及び9ビットPN生成器を含むことができる。本発明の実施例に係るランダムメインシーケンス生成器は、9ビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるメインPRBS生成器と称することができる。
本発明の実施例に係るランダムシンボルオフセット生成器は、毎OFDMシンボルのシンボルオフセットを変更することができる。すなわち、上述したシンボルオフセットを生成することができる。本発明の実施例に係るランダムシンボルオフセット生成器は、kビットPN生成器を含むことができる。X値は、FFTモードごとに異なる値に設定することができる。本発明では、1K FFTモードの場合、9ビットPN生成器であることを一実施例とすることができる。本発明の実施例に係るランダムシンボルオフセット生成器は、kビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるサブPRBS生成器と称することができる。
図47は、本発明の一実施例に係る1K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の一実施例に係る1K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック、及びPRBS制御モジュールを含むことができる。
以下、各ブロックの動作を説明する。
メインシーケンス生成器は、トグリング及びPN生成器を含み、インタリーブ時に完全なランダムさを提供することができる。上述したように、1K FFTモードの場合、9ビットを考慮したPN生成器になり得る。これは設計者の意図によって変更可能である。
シンボルオフセット生成器は、毎OFDMシンボルペアにメインシーケンス生成器によって生成されるサイクリックシフティングメインインタリービングシーケンスに対するシンボルオフセットを生成することができる。1K FFTモードに対して、シンボルオフセット生成器は9ビットPN生成器を含むことができる。詳細な動作は上述した通りであり、ここで記述しない。
モジュロオペレータは、入力値がDmaxを超える場合に動作し得る。Dmaxは、本発明の実施例に係るインタリービングに使用され、Dmaxの値は、上述したNdata(Nmax)値の半分であり得る。1K FFTモードに対するDmaxは502である。
その後、メモリインデックスチェック及びPRBS制御モジュールは、メモリアドレス値(10ビット)がDmaxより大きい場合、モジュロオペレータから出力された出力値を使用せず、反復的にメインシーケンス生成器を動作させ、出力メモリアドレス値がDmaxを超えないように調節する役割をすることができる。
図面に示したメモリインデックスチェック及びモジュロオペレータの位置は、設計者の意図によって変更可能である。
図48は、本発明の一実施例に係る1K FFTモードのメインシーケンス生成器及びシンボルオフセット生成器の動作を表現する数式である。
(a)は、本発明の一実施例に係る1K FFTモードのメインシーケンス生成器の動作を示す数式であり、(b)は、本発明の一実施例に係る1K FFTモードのシンボルオフセット生成器の動作を示す数式である。
(a)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は9th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
図面の下端に示した数式は、トグリングとPN生成器みら出力信号に対してインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、インタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
特に、数式において、q_lは、毎シンボルごとに適用できる順次変更された0と1であり、トグリング動作に影響を与えうる。結果的に、毎シンボルごとにトグリングは0、1、0、1、…又は1、0、1、0…の順に動作し得る。この場合、q_lは、任意の0、1…の順に出力することができる。
(b)の上端に示した数式は、シンボルオフセット生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は9th初期多項式になり、初期値は任意の値に変更可能である。
(b)の下端に示した数式は、シンボルオフセット生成器の出力信号に対してシンボルオフセットを計算及び出力する過程を示す。上述したように、シンボルオフセットは、サブPRBSシーケンスを基盤にして計算することができる。数式に示したように、ランダムシンボルオフセット生成器は毎OFDMシンボルペアごとに動作し得る。したがって、全体の出力されるオフセットの長さは全体のOFDMシンボル長さの半分に該当する。
以下では、1K FFTモードのランダムインタリービングシーケンス生成器の他の実施例を説明する。
1K FFTモードのランダムインタリービングシーケンス生成器の他の実施例は、メインシーケンス生成器がビットシャッフリングをさらに含むという点において差を有する。
図49は、本発明の他の実施例に係る1K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の他の実施例に係る1K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック及びPRBS制御モジュールを含むことができる。
ビットシャッフリングを除いたブロックの動作は、上述した通りであるので省略する。
ビットシャッフリングは、スプレディング性質又はランダム性質を最適化する機能を行い、Ndataを考慮して設計される。1K FFTモードの場合、9ビットPN生成器を使用することができ、これは変更可能である。
図50は、本発明の一実施例に係る1K FFTモードのビットシャッフリング及び1Kモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)は、上述した1K FFTモードのビットシャッフリングを示し、(b)は、1Kモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)の上端は、1K FFTモードのビットシャッフリング動作を示し、下端は、9ビットの場合、1K FFTモードのビットシャッフリングの実施例を示す。
(a)に示したように、1K FFTモードのビットシャッフリングは、メモリインデックスの計算時、PN生成器のレジスタの各ビットを混ぜることができる。
(b)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は9th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
(b)の下端に示した数式は、トグリング及びPN生成器の出力信号に対して別個のインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、別個のインタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
以下では、2K FFTモードに対するランダムインタリービングシーケンス生成器を説明する。
本発明の一実施例に係るランダムインタリービングシーケンス生成器は、上述したように、毎OFDMシンボルに別個のインタリービングシードを適用して周波数多様性を獲得することができる。ランダムインタリービングシーケンス生成器の論理的構成は、単一OFDMシンボル内の各セルをインタリーブするためのランダムメインシーケンス生成器、及び毎OFDMシンボルオフセットを変更するためのランダムシンボルオフセット生成器を含むことができる(このパラメータはサイクリックシフティング値と称することができる。)。
本発明の実施例に係るランダムメインシーケンス生成器は、トグリング及びPN生成器を含むことができ、周波数ドメインで完全なランダムさのレンダリングを行うことができる。本発明の実施例により、2K FFTモードの場合、ランダムメインシーケンス生成器は、1ビットトグリング及び10ビットPN生成器を含むことができる。本発明の実施例に係るランダムメインシーケンス生成器は、10ビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるメインPRBS生成器と称することができる。
本発明の実施例に係るランダムシンボルオフセット生成器は、毎OFDMシンボルのシンボルオフセットを変更することができる。すなわち、上述したシンボルオフセットを生成することができる。本発明の実施例に係るランダムシンボルオフセット生成器はkビットPN生成器を含むことができる。X値は、FFTモードごとに異なる値に設定することができる。本発明では、2K FFTモードの場合、10ビットPN生成器であることを一実施例とすることができる。本発明の実施例に係るランダムシンボルオフセット生成器は、kビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるサブPRBS生成器と称することができる。
図51は、本発明の一実施例に係る2K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の一実施例に係る2K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック、及びPRBS制御モジュールを含むことができる。
以下、各ブロックの動作を説明する。
メインシーケンス生成器はトグリング及びPN生成器を含み、インタリーブ時に完全なランダムさを提供することができる。
シンボルオフセット生成器は、毎OFDMシンボルペアにメインシーケンス生成器によって生成されるサイクリックシフティングメインインタリービングシーケンスに対するシンボルオフセットを生成することができる。2K FFTモードに対して、シンボルオフセット生成器は、10ビットPN生成器を含むことができる。詳細な動作は上述した通りであり、ここで記述しない。
モジュロオペレータは、入力値がDmaxを超える場合に動作し得る。Dmaxは、本発明の実施例に係るインタリービングに使用され、Dmaxの値は、上述したNdata(Nmax)値の半分であり得る。2K FFTモードに対するDmaxは1024である。
その後、メモリインデックスチェック及びPRBS制御モジュールは、メモリアドレス値(10ビット)がDmaxより大きい場合、モジュロオペレータから出力された出力値を使用せず、反復的にメインシーケンス生成器を動作させ、出力メモリアドレス値がDmaxを超えないように調節する役割をすることができる。
図面に示したメモリインデックスチェック及びモジュロオペレータの位置は、設計者の意図によって変更可能である。
図52は、本発明の一実施例に係る2K FFTモードのメインシーケンス生成器及びシンボルオフセット生成器の動作を表現する数式である。
(a)は、本発明の一実施例に係る2K FFTモードのメインシーケンス生成器の動作を示す数式であり、(b)は、本発明の一実施例に係る2K FFTモードのシンボルオフセット生成器の動作を示す数式である。
(a)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は10th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
図52の下端に示した数式は、トグリングとPN生成器の出力信号に対してインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、インタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
特に、数式において、q_lは、毎シンボルごとに適用できる順次変更された0と1であり、トグリング動作に影響を与えうる。結果的に、毎シンボルごとにトグリングは0、1、0、1、…又は1、0、1、0…の順に動作し得る。この場合、q_lは任意の0、1…の順に出力することができる。
図52(b)の上端に示した数式は、シンボルオフセット生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は10th初期多項式になり、初期値は任意の値に変更可能である。
図52(b)の下端に示した数式は、シンボルオフセット生成器の出力信号に対してシンボルオフセットを計算及び出力する過程を示す。上述したように、シンボルオフセットは、サブPRBSシーケンスを基盤にして計算することができる。数式に示したように、ランダムシンボルオフセット生成器は毎OFDMシンボルペアごとに動作し得る。したがって、全体の出力されるオフセットの長さは全体のOFDMシンボル長さの半分に該当する。
以下では、2K FFTモードのランダムインタリービングシーケンス生成器の他の実施例を説明する。
本発明の実施例に係る2K FFTモードのランダムインタリービングシーケンス生成器は、ビットシャッフリングを含むメインシーケンス生成器を含む。
図53は、本発明の他の実施例に係る2K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の他の実施例に係る2K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック及びPRBS制御モジュールを含むことができる。
ビットシャッフリングを除いた残りのブロックの動作は、上述した通りであるので省略する。
ビットシャッフリングは、スプレディング性質又はランダム性質を最適化する機能を行い、Ndataを考慮して設計される。2K FFTモードの場合、10ビットPN生成器を使用することができ、これは変更可能である。
図54は、本発明の一実施例に係る2K FFTモードのビットシャッフリング及び2K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)は、上述した2K FFTモードのビットシャッフリングを示し、(b)は、2K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)の上端は、2K FFTモードのビットシャッフリング動作を示し、下端は、10ビットの場合、2K FFTモードのビットシャッフリングの実施例を示す。
(a)に示したように、2K FFTモードのビットシャッフリングは、メモリインデックスの計算時、PN生成器のレジスタの各ビットを混ぜることができる。
(b)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は9th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
(b)の下端に示した数式は、トグリング及びPN生成器の出力信号に対して別個のインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、別個のインタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
以下では、4K FFTモードに対するランダムインタリービングシーケンス生成器を説明する。
本発明の一実施例に係るランダムインタリービングシーケンス生成器は、上述したように、毎OFDMシンボルに別個のインタリービングシードを適用して周波数多様性を獲得することができる。ランダムインタリービングシーケンス生成器の論理的構成は、単一OFDMシンボル内の各セルをインタリーブするためのランダムメインシーケンス生成器、及び毎OFDMシンボルオフセットを変更するためのランダムシンボルオフセット生成器を含むことができる(このパラメータはサイクリックシフティング値と称することができる。)。
本発明の実施例に係るランダムメインシーケンス生成器は、トグリング及びPN生成器を含むことができ、周波数ドメインで完全なランダムさのレンダリングを行うことができる。本発明の実施例により、4K FFTモードの場合、ランダムメインシーケンス生成器は1ビットトグリング及び11ビットPN生成器を含むことができる。本発明の実施例に係るランダムメインシーケンス生成器は、11ビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるメインPRBS生成器と称することができる。
本発明の実施例に係るランダムシンボルオフセット生成器は、毎OFDMシンボルのシンボルオフセットを変更することができる。すなわち、上述したシンボルオフセットを生成することができる。本発明の実施例に係るランダムシンボルオフセット生成器はkビットPN生成器を含むことができる。X値は、FFTモードごとに異なる値に設定することができる。本発明では、4K FFTモードの場合、11ビットPN生成器であることを一実施例とすることができる。本発明の実施例に係るランダムシンボルオフセット生成器は、kビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるサブPRBS生成器と称することができる。
図55は、本発明の一実施例に係る4K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の一実施例に係る4K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック、及びPRBS制御モジュールを含むことができる。
以下、各ブロックの動作を説明する。
メインシーケンス生成器はトグリング及びPN生成器を含み、インタリーブ時に完全なランダムさを提供することができる。
シンボルオフセット生成器は、毎OFDMシンボルペアごとにメインシーケンス生成器によって生成されるサイクリックシフティングメインインタリービングシーケンスに対するシンボルオフセットを生成することができる。4K FFTモードに対して、シンボルオフセット生成器は11ビットPN生成器を含むことができる。詳細な動作は上述した通りであり、ここで記述しない。
モジュロオペレータは、入力値がDmaxを超える場合に動作し得る。Dmaxは、本発明の実施例に係るインタリービングに使用され、Dmaxの値は、上述したNdata(Nmax)値の半分であり得る。4K FFTモードに対するDmaxは2048である。
その後、メモリインデックスチェック及びPRBS制御モジュールは、メモリアドレス値(10ビット)がDmaxより大きい場合、モジュロオペレータから出力された出力値を使用せず、反復的にメインシーケンス生成器を動作させ、出力メモリアドレス値がDmaxを超えないように調節する役割をすることができる。
図面に示したメモリインデックスチェック及びモジュロオペレータの位置は、設計者の意図によって変更可能である。
図56は、本発明の一実施例に係る4K FFTモードのメインシーケンス生成器及びシンボルオフセット生成器の動作を表現する数式である。
図56(a)は、本発明の一実施例に係る4K FFTモードのメインシーケンス生成器の動作を示す数式であり、図56(b)は、本発明の一実施例に係る4K FFTモードのシンボルオフセット生成器の動作を示す数式である。
図56(a)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は11th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
図56の下端に示した数式は、トグリングとPN生成器の出力信号に対してインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、インタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
特に、数式において、q_lは、毎シンボルごとに適用できる順次変更された0と1であり、トグリング動作に影響を与えうる。結果的に、毎シンボルごとにトグリングは0、1、0、1、…又は1、0、1、0…の順に動作し得る。この場合、q_lは任意の0、1…の順に出力することができる。
図56(b)の上端に示した数式は、シンボルオフセット生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は11th初期多項式になり、初期値は任意の値に変更可能である。
図56(b)の下端に示した数式は、シンボルオフセット生成器の出力信号に対してシンボルオフセットを計算及び出力する過程を示す。上述したように、シンボルオフセットは、サブPRBSシーケンスを基盤にして計算することができる。数式に示したように、ランダムシンボルオフセット生成器は毎OFDMシンボルペアごとに動作し得る。したがって、全体の出力されるオフセットの長さは全体のOFDMシンボル長さの半分に該当する。
以下では、4K FFTモードのランダムインタリービングシーケンス生成器の他の実施例を説明する。
本発明の実施例に係る4K FFTモードのランダムインタリービングシーケンス生成器は、ビットシャッフリングを含むメインシーケンス生成器を含む。
図57は、本発明の他の実施例に係る4K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の他の実施例に係る4K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック及びPRBS制御モジュールを含むことができる。
ビットシャッフリングを除いた残りのブロックの動作は、上述した通りであるので省略する。
ビットシャッフリングはスプレディング性質又はランダム性質を最適化する機能を行い、Ndataを考慮して設計される。4K FFTモードの場合、11ビットPN生成器を使用することができ、これは変更可能である。
図58は、本発明の一実施例に係る4K FFTモードのビットシャッフリング及び4K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)は、上述した4K FFTモードのビットシャッフリングを示し、(b)は、4K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)の上端は、4K FFTモードのビットシャッフリング動作を示し、下端は、11ビットの場合、4K FFTモードのビットシャッフリングの実施例を示す。
(a)に示したように、4K FFTモードのビットシャッフリングは、メモリインデックスの計算時にPN生成器のレジスタの各ビットを混ぜることができる。
(b)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は9th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
(b)の下端に示した数式は、トグリング及びPN生成器の出力信号に対して別個のインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、別個のインタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
以下では、8K FFTモードに対するランダムインタリービングシーケンス生成器を説明する。
本発明の一実施例に係るランダムインタリービングシーケンス生成器は、上述したように、毎OFDMシンボルごとに別個のインタリービングシードを適用して周波数多様性を獲得することができる。ランダムインタリービングシーケンス生成器の論理的構成は、単一OFDMシンボル内の各セルをインタリーブするためのランダムメインシーケンス生成器、及び毎OFDMシンボルオフセットを変更するためのランダムシンボルオフセット生成器を含むことができる(このパラメータはサイクリックシフティング値と称することができる。)。
本発明の実施例に係るランダムメインシーケンス生成器はトグリング及びPN生成器を含むことができ、周波数ドメインで完全なランダムさのレンダリングを行うことができる。本発明の実施例により、8K FFTモードの場合、ランダムメインシーケンス生成器は1ビットトグリング及び12ビットPN生成器を含むことができる。本発明の実施例に係るランダムメインシーケンス生成器は、12ビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるメインPRBS生成器と称することができる。
本発明の実施例に係るランダムシンボルオフセット生成器は、毎OFDMシンボルのシンボルオフセットを変更することができる。すなわち、上述したシンボルオフセットを生成することができる。本発明の実施例に係るランダムシンボルオフセット生成器はkビットPN生成器を含むことができる。X値は、FFTモードごとに異なる値に設定することができる。本発明では、8K FFTモードの場合、12ビットPN生成器であることを一実施例とすることができる。本発明の実施例に係るランダムシンボルオフセット生成器は、kビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるサブPRBS生成器と称することができる。
図59は、本発明の一実施例に係る8K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の一実施例に係る8K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック、及びPRBS制御モジュールを含むことができる。
以下、各ブロックの動作を説明する。
メインシーケンス生成器はトグリング及びPN生成器を含み、インタリーブ時に完全なランダムさを提供することができる。
シンボルオフセット生成器は、毎OFDMシンボルペアごとにメインシーケンス生成器によって生成されるサイクリックシフティングメインインタリービングシーケンスに対するシンボルオフセットを生成することができる。8K FFTモードに対して、シンボルオフセット生成器は12ビットPN生成器を含むことができる。詳細な動作は上述した通りであり、ここで記述しない。
モジュロオペレータは、入力値がDmaxを超える場合に動作し得る。Dmaxは、本発明の実施例に係るインタリービングに使用され、Dmaxの値は、上述したNdata(Nmax)値の半分であり得る。8K FFTモードに対するDmaxは4096である。
その後、メモリインデックスチェック及びPRBS制御モジュールは、メモリアドレス値がDmaxより大きい場合、モジュロオペレータから出力された出力値を使用せず、反復的にメインシーケンス生成器を動作させ、出力メモリアドレス値がDmaxを超えないように調節する役割をすることができる。
図面に示したメモリインデックスチェック及びモジュロオペレータの位置は、設計者の意図によって変更可能である。
図60は、本発明の一実施例に係る8K FFTモードのメインシーケンス生成器及びシンボルオフセット生成器の動作を表現する数式である。
図60(a)は、本発明の一実施例に係る8K FFTモードのメインシーケンス生成器の動作を示す数式であり、図60(b)は、本発明の一実施例に係る8K FFTモードのシンボルオフセット生成器の動作を示す数式である。
図60(a)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は12th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
図60の下端に示した数式は、トグリングとPN生成器の出力信号に対してインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、インタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
特に、数式において、q_lは、毎シンボルごとに適用できる順次変更された0と1であり、トグリング動作に影響を与えうる。結果的に、毎シンボルごとにトグリングは0、1、0、1、…又は1、0、1、0…の順に動作し得る。この場合、q_lは任意の0、1…の順に出力することができる。
図60(b)の上端に示した数式は、シンボルオフセット生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は12th初期多項式になり、初期値は任意の値に変更可能である。
図60(b)の下端に示した数式は、シンボルオフセット生成器の出力信号に対してシンボルオフセットを計算及び出力する過程を示す。上述したように、シンボルオフセットはサブPRBSシーケンスを基盤にして計算することができる。数式に示したように、ランダムシンボルオフセット生成器は毎OFDMシンボルペアごとに動作し得る。したがって、全体の出力されるオフセットの長さは全体のOFDMシンボル長さの半分に該当する。
以下では、8K FFTモードのランダムインタリービングシーケンス生成器の他の実施例を説明する。
本発明の実施例に係る8K FFTモードのランダムインタリービングシーケンス生成器は、ビットシャッフリングを含むメインシーケンス生成器を含む。
図61は、本発明の他の実施例に係る8K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の他の実施例に係る8K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック及びPRBS制御モジュールを含むことができる。
ビットシャッフリングを除いた残りのブロックの動作は、上述した通りであるので省略する。
ビットシャッフリングは、スプレディング性質又はランダム性質を最適化する機能を行い、Ndataを考慮して設計される。8K FFTモードの場合、12ビットPN生成器を使用することができ、これは変更可能である。
図62は、本発明の一実施例に係る8K FFTモードのビットシャッフリング及び8K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)は、上述した8K FFTモードのビットシャッフリングを示し、(b)は、8K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)の上端は、8K FFTモードのビットシャッフリング動作を示し、下端は、12ビットの場合、8K FFTモードのビットシャッフリングの実施例を示す。
(a)に示したように、8K FFTモードのビットシャッフリングは、メモリインデックスの計算時にPN生成器のレジスタの各ビットを混ぜることができる。
(b)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は9th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
(b)の下端に示した数式は、トグリング及びPN生成器の出力信号に対して別個のインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、別個のインタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
以下では、16K FFTモードに対するランダムインタリービングシーケンス生成器を説明する。
本発明の一実施例に係るランダムインタリービングシーケンス生成器は、上述したように、毎OFDMシンボルごとに別個のインタリービングシードを適用して周波数多様性を獲得することができる。ランダムインタリービングシーケンス生成器の論理的構成は、単一OFDMシンボル内の各セルをインタリーブするためのランダムメインシーケンス生成器、及び毎OFDMシンボルオフセットを変更するためのランダムシンボルオフセット生成器を含むことができる(このパラメータはサイクリックシフティング値と称することができる。)。
本発明の実施例に係るランダムメインシーケンス生成器はトグリング及びPN生成器を含むことができ、周波数ドメインで完全なランダムさのレンダリングを行うことができる。本発明の実施例により、16K FFTモードの場合、ランダムメインシーケンス生成器は1ビットトグリング及び13ビットPN生成器を含むことができる。本発明の実施例に係るランダムメインシーケンス生成器は、13ビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるメインPRBS生成器と称することができる。
本発明の実施例に係るランダムシンボルオフセット生成器は、毎OFDMシンボルのシンボルオフセットを変更することができる。すなわち、上述したシンボルオフセットを生成することができる。本発明の実施例に係るランダムシンボルオフセット生成器はkビットPN生成器を含むことができる。X値は、FFTモードごとに異なる値に設定することができる。本発明では、16K FFTモードの場合、13ビットPN生成器であることを一実施例とすることができる。本発明の実施例に係るランダムシンボルオフセット生成器は、kビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるサブPRBS生成器と称することができる。
図63は、本発明の一実施例に係る16K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の一実施例に係る16K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック、及びPRBS制御モジュールを含むことができる。
以下、各ブロックの動作を説明する。
メインシーケンス生成器はトグリング及びPN生成器を含み、インタリーブ時に完全なランダムさを提供することができる。
シンボルオフセット生成器は、毎OFDMシンボルペアごとにメインシーケンス生成器によって生成されるサイクリックシフティングメインインタリービングシーケンスに対するシンボルオフセットを生成することができる。16K FFTモードに対して、シンボルオフセット生成器は13ビットPN生成器を含むことができる。詳細な動作は上述した通りであり、ここで記述しない。
モジュロオペレータは、入力値がDmaxを超える場合に動作し得る。Dmaxは、本発明の実施例に係るインタリービングに使用され、Dmaxの値は上述したNdata(Nmax)値の半分であり得る。16K FFTモードに対するDmaxは8192である。
その後、メモリインデックスチェック及びPRBS制御モジュールは、メモリアドレス値がDmaxより大きい場合、モジュロオペレータから出力された出力値を使用せず、反復的にメインシーケンス生成器を動作させ、出力メモリアドレス値がDmaxを超えないように調節する役割をすることができる。
図面に示したメモリインデックスチェック及びモジュロオペレータの位置は、設計者の意図によって変更可能である。
図64は、本発明の一実施例に係る16K FFTモードのメインシーケンス生成器及びシンボルオフセット生成器の動作を表現する数式である。
図64(a)は、本発明の一実施例に係る16K FFTモードのメインシーケンス生成器の動作を示す数式であり、図64(b)は、本発明の一実施例に係る16K FFTモードのシンボルオフセット生成器の動作を示す数式である。
図64(a)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は13th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
図64の下端に示した数式は、トグリングとPN生成器の出力信号に対してインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、インタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
特に、数式において、q_lは、毎シンボルごとに適用できる順次変更された0と1であり、トグリング動作に影響を与えうる。結果的に、毎シンボルごとにトグリングは0、1、0、1、…又は1、0、1、0…の順に動作し得る。この場合、q_lは任意の0、1…の順に出力することができる。
図64(b)の上端に示した数式は、シンボルオフセット生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は13th初期多項式になり、初期値は任意の値に変更可能である。
図64(b)の下端に示した数式は、シンボルオフセット生成器の出力信号に対してシンボルオフセットを計算及び出力する過程を示す。上述したように、シンボルオフセットはサブPRBSシーケンスを基盤にして計算することができる。数式に示したように、ランダムシンボルオフセット生成器は毎OFDMシンボルペアごとに動作し得る。したがって、全体の出力されるオフセットの長さは全体のOFDMシンボル長さの半分に該当する。
以下では、16K FFTモードのランダムインタリービングシーケンス生成器の他の実施例を説明する。
本発明の実施例に係る16K FFTモードのランダムインタリービングシーケンス生成器は、ビットシャッフリングを含むメインシーケンス生成器を含む。
図65は、本発明の他の実施例に係る16K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の他の実施例に係る16K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック及びPRBS制御モジュールを含むことができる。
ビットシャッフリングを除いた残りのブロックの動作は、上述した通りであるので省略する。
ビットシャッフリングは、スプレディング性質又はランダム性質を最適化する機能を行い、Ndataを考慮して設計される。16K FFTモードの場合、13ビットPN生成器を使用することができ、これは変更可能である。
図66は、本発明の一実施例に係る16K FFTモードのビットシャッフリング及び16K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)は、上述した16K FFTモードのビットシャッフリングを示し、(b)は、16K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)の上端は、16K FFTモードのビットシャッフリング動作を示し、下端は、13ビットの場合、16K FFTモードのビットシャッフリングの実施例を示す。
(a)に示したように、16K FFTモードのビットシャッフリングは、メモリインデックスの計算時にPN生成器のレジスタの各ビットを混ぜることができる。
(b)の上端に示した数式は、シンボルオフセット生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は9th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
(b)の下端に示した数式は、トグリング及びPN生成器の出力信号に対して別個のインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、別個のインタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
以下では、32K FFTモードに対するランダムインタリービングシーケンス生成器を説明する。
本発明の一実施例に係るランダムインタリービングシーケンス生成器は、上述したように、毎OFDMシンボルごとに別個のインタリービングシードを適用して周波数多様性を獲得することができる。ランダムインタリービングシーケンス生成器の論理的構成は、単一OFDMシンボル内の各セルをインタリーブするためのランダムメインシーケンス生成器、及び毎OFDMシンボルオフセットを変更するためのランダムシンボルオフセット生成器を含むことができる(このパラメータはサイクリックシフティング値と称することができる。)。
本発明の実施例に係るランダムメインシーケンス生成器はトグリング及びPN生成器を含むことができ、周波数ドメインで完全なランダムさのレンダリングを行うことができる。本発明の実施例により、32K FFTモードの場合、ランダムメインシーケンス生成器は1ビットトグリング及び14ビットPN生成器を含むことができる。本発明の実施例に係るランダムメインシーケンス生成器は、14ビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるメインPRBS生成器と称することができる。
本発明の実施例に係るランダムシンボルオフセット生成器は、毎OFDMシンボルのシンボルオフセットを変更することができる。すなわち、上述したシンボルオフセットを生成することができる。本発明の実施例に係るランダムシンボルオフセット生成器はkビットPN生成器を含むことができる。X値は、FFTモードごとに異なる値に設定することができる。本発明では、32K FFTモードの場合、14ビットPN生成器であることを一実施例とすることができる。本発明の実施例に係るランダムシンボルオフセット生成器は、kビットバイナリワードシーケンス(又はバイナリシーケンス)に基づいて定義されるサブPRBS生成器と称することができる。
図67は、本発明の一実施例に係る32K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の一実施例に係る32K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック、及びPRBS制御モジュールを含むことができる。
以下、各ブロックの動作を説明する。
メインシーケンス生成器はトグリング及びPN生成器を含み、インタリーブ時に完全なランダムさを提供することができる。
シンボルオフセット生成器は、毎OFDMシンボルペアごとにメインシーケンス生成器によって生成されるサイクリックシフティングメインインタリービングシーケンスに対するシンボルオフセットを生成することができる。32K FFTモードに対して、シンボルオフセット生成器は14ビットPN生成器を含むことができる。詳細な動作は上述した通りであり、ここで記述しない。
モジュロオペレータは、入力値がDmaxを超える場合に動作し得る。Dmaxは、本発明の実施例に係るインタリービングに使用され、Dmaxの値は上述したNdata(Nmax)値の半分であり得る。32K FFTモードに対するDmaxは16384である。
その後、メモリインデックスチェック及びPRBS制御モジュールは、メモリアドレス値がDmaxより大きい場合、モジュロオペレータから出力された出力値を使用せず、反復的にメインシーケンス生成器を動作させ、出力メモリアドレス値がDmaxを超えないように調節する役割をすることができる。
図面に示したメモリインデックスチェック及びモジュロオペレータの位置は、設計者の意図によって変更可能である。
図68は、本発明の一実施例に係る32K FFTモードのメインシーケンス生成器及びシンボルオフセット生成器の動作を表現する数式である。
図68(a)は、本発明の一実施例に係る32K FFTモードのメインシーケンス生成器の動作を示す数式であり、図68(b)は、本発明の一実施例に係る32K FFTモードのシンボルオフセット生成器の動作を示す数式である。
図68(a)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は14th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
図68の下端に示した数式は、トグリングとPN生成器の出力信号に対してインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、インタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
特に、数式において、q_lは、毎シンボルごとに適用できる順次変更された0と1であり、トグリング動作に影響を与えうる。結果的に、毎シンボルごとにトグリングは0、1、0、1、…又は1、0、1、0…の順に動作し得る。この場合、q_lは、任意の0、1…の順に出力することができる。
図68(b)の上端に示した数式は、シンボルオフセット生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は14th初期多項式になり、初期値は任意の値に変更可能である。
図68(b)の下端に示した数式は、シンボルオフセット生成器の出力信号に対してシンボルオフセットを計算及び出力する過程を示す。上述したように、シンボルオフセットは、サブPRBSシーケンスを基盤にして計算することができる。数式に示したように、ランダムシンボルオフセット生成器は毎OFDMシンボルペアごとに動作し得る。したがって、全体の出力されるオフセットの長さは全体のOFDMシンボル長さの半分に該当する。
以下では、32K FFTモードのランダムインタリービングシーケンス生成器の他の実施例を説明する。
本発明の実施例に係る32K FFTモードのランダムインタリービングシーケンス生成器は、ビットシャッフリングを含むメインシーケンス生成器を含む。
図69は、本発明の他の実施例に係る32K FFTモードのランダムインタリービングシーケンス生成器を示した図である。
本発明の他の実施例に係る32K FFTモードのランダムインタリービングシーケンス生成器は、メインシーケンス生成器、シンボルオフセット生成器、モジュロオペレータ、メモリインデックスチェック及びPRBS制御モジュールを含むことができる。
ビットシャッフリングを除いた残りのブロックの動作は、上述した通りであるので省略する。
ビットシャッフリングは、スプレディング性質又はランダム性質を最適化する機能を行い、Ndataを考慮して設計される。32K FFTモードの場合、14ビットPN生成器を使用することができ、これは変更可能である。
図70は、本発明の一実施例に係る32K FFTモードのビットシャッフリング及び32K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)は、上述した32K FFTモードのビットシャッフリングを示し、(b)は、32K FFTモードのランダムインタリービングシーケンス生成器の動作を表現する数式である。
(a)の上端は、32K FFTモードのビットシャッフリング動作を示し、下端は、14ビットの場合、32K FFTモードのビットシャッフリングの実施例を示す。
(a)に示したように、32K FFTモードのビットシャッフリングは、メモリインデックスの計算時にPN生成器のレジスタの各ビットを混ぜることができる。
(b)の上端に示した数式は、メインシーケンス生成器の初期値設定及び初期多項式を示す。この場合、初期多項式は9th初期多項式になり、初期値は任意の値に変更可能である。すなわち、図面の上端に示した数式は、上述したメインPRBS生成器を定義するために使用できるバイナリワードシーケンスを示す。
(b)の下端に示した数式は、トグリング及びPN生成器の出力信号に対して別個のインタリービングシーケンスに対するインタリービングアドレスを計算及び出力する過程を示す。数式に示したように、別個のインタリービングシーケンスを計算するためにランダムシンボルオフセット(サイクリックシフティング値)が使用され、一つのランダムシンボルオフセット(サイクリックシフティング値)は毎OFDMシンボルペアに同一に適用することができる。
図71は、本発明の実施例に係る放送信号を送信する方法を示すフローチャートである。
本発明の一実施例に係る放送信号送信装置は、サービスデータをエンコードすることができる(S71000)。上述したように、サービスデータは、一つ又は複数のサービス又はサービスコンポーネントを運ぶことができる、サービスデータ又は関連するメタデータを運ぶ物理層で論理的チャネルである、データパイプを介して送信される。データパイプで送信されるデータは、DPデータ又はサービスデータと称することができる。S71000ステップにおける詳細なプロセスは、図1、図5〜図6及び図22に記述された。
本発明の実施例に係る放送信号送信装置は、エンコードされたサービスデータを含む少なくとも一つの信号フレームをビルドすることができる(S71010)。このステップの詳細なプロセスは、図7、図10〜図21に記述された。
その後、本発明の実施例に係る放送信号送信装置は、信号フレームのOFDMシンボルにエンコードされたサービスデータをマップし、マップされたサービスデータの周波数インタリービングを行うことができる。上述したように、セルマッパ7010の基本機能は、もしあれば、単一フレーム内で各OFDMシンボルに対応するアクティブOFDMセルに各DP、PLSデータに対する各データセルをマップすることである。その後、周波数インタリーバ7020は、単一OFDMシンボル基準上で動作することができ、セルマッパ7010から受信された各セルをランダムにインタリーブすることによって、周波数多様性を提供することができる。単一信号フレーム(又はフレーム)で最大のインタリービングゲインを得るために、二つの連続するOFDMシンボルで構成された毎OFDMシンボルペアごとに異なるインタリービングシードが使用される。具体的な周波数インタリービング方法は、図30〜図70を参照して説明した通りである。
その後、本発明の一実施例に係る放送信号送信装置は、ビルドされた少なくとも一つ以上の信号フレームに含まれたデータをOFDM方式で変調することができる(S71020)。具体的な内容は、図1又は図8を参照して説明した通りである。
その後、本発明の一実施例に係る放送信号送信装置は、変調された少なくとも一つ以上の信号フレームを含む放送信号を送信することができる(S71030)。具体的な内容は、図1又は図8を参照して説明した通りである。
図72は、本発明の一実施例に係る放送信号受信方法のフローチャートである。
図72は、図71を参照して説明した本発明の実施例に係る放送信号送信方法の逆過程に該当する。
本発明の一実施例に係る放送信号受信装置は、各放送信号を受信することができる(S72000)。
その後、本発明の一実施例に係る放送信号受信装置は、受信した各放送信号をOFDM(Orthogonal Frequency Division Multiplexing)方式で復調することができる(S72010)。具体的な過程は、図9を参照して説明した通りである。
その後、本発明の一実施例に係る放送信号受信装置は、復調された各放送信号から少なくとも一つ以上の信号フレームをパースすることができる(S72020)。具体的な過程は、図9を参照して説明した通りである。この場合、本発明の一実施例に係る放送信号受信装置は、上述した周波数インタリービングの逆過程に該当する周波数デインタリービングを行うことができる。具体的な周波数インタリービング方法は、図30〜図70を参照して説明した通りである。
その後、本発明の一実施例に係る放送信号受信装置は、パースされた少なくとも一つ以上の信号フレームに含まれたサービスデータをデコードすることができる(S72030)。具体的な過程は、図9を参照して説明した通りである。
上述したように、サービスデータは、一つ又は複数のサービス又はサービスコンポーネントを運ぶことができる、サービスデータ又は関連するメタデータを運ぶ物理層で論理的チャネルである、データパイプを介して送信される。データパイプで送信されるデータは、DPデータ又はサービスデータと称することができる。
当業者は、本発明の思想及び範囲を逸脱することなく、本発明の多様な変形及び変更が可能であることを認識できるだろう。したがって、本発明は、添付の特許請求の範囲及びその同等物の範囲内で提供される本発明の変形及び変更をカバーする。
装置及び方法発明を本明細書に言及し、これら装置及び方法発明の説明は相互補完的に適用することができる。
〔発明を実施するための形態〕
多様な実施例は、発明を実施するための最善の形態で記載された。