JP6327639B2 - Right angle solenoid inductor - Google Patents
Right angle solenoid inductor Download PDFInfo
- Publication number
- JP6327639B2 JP6327639B2 JP2014086117A JP2014086117A JP6327639B2 JP 6327639 B2 JP6327639 B2 JP 6327639B2 JP 2014086117 A JP2014086117 A JP 2014086117A JP 2014086117 A JP2014086117 A JP 2014086117A JP 6327639 B2 JP6327639 B2 JP 6327639B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- orthogonal
- solenoid
- winding
- inductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、シリコンなどの半導体基板上に形成するオンチップインダクタにおいて、複数のインダクタを高密度に集積する、あるいは小型に高インダクタンス値を実現する技術に関する。 The present invention relates to a technique for integrating a plurality of inductors at a high density or realizing a small high inductance value in an on-chip inductor formed on a semiconductor substrate such as silicon.
従来、小型かつ高インダクタンス値なオンチップインダクタを実現する技術として、半導体基板に設けられている複数の金属配線層を用いた3次元のソレノイドインダクタ構造が提案されている(例えば、非特許文献1など参照)。
図10は、従来のソレノイドインダクタの構成を示す外観図である。このソレノイドインダクタは、複数の配線層上に巻かれたプレーナ型インダクタを直列に接続することで、多巻のインダクタをオンチップに形成し、小型かつ高インダクタンス値を持つインダクタが形成可能となる。
Conventionally, as a technique for realizing a small and high-inductance on-chip inductor, a three-dimensional solenoid inductor structure using a plurality of metal wiring layers provided on a semiconductor substrate has been proposed (for example, Non-Patent Document 1). Etc.)
FIG. 10 is an external view showing a configuration of a conventional solenoid inductor. In this solenoid inductor, a planar inductor wound on a plurality of wiring layers is connected in series, whereby a multi-winding inductor is formed on-chip, and a small-sized inductor having a high inductance value can be formed.
また、複数のインダクタを小型集積する技術として、一方のインダクタの内側に別のインダクタを巻く技術が提案されている(例えば、非特許文献2など参照)。図11は、従来のインダクタの小型集積化技術を示す説明図である。図11(a)の例では、インダクタL2の内側にインダクタL1が形成され、さらにその内側にインダクタL3が形成されている。これにより、これら3つのインダクタL1,L2,L3を同一領域に形成することが可能となる。 As a technique for integrating a plurality of inductors in a small size, a technique in which another inductor is wound inside one inductor has been proposed (see, for example, Non-Patent Document 2). FIG. 11 is an explanatory diagram showing a conventional technology for miniaturizing an inductor. In the example of FIG. 11A, the inductor L1 is formed inside the inductor L2, and the inductor L3 is further formed inside thereof. Thereby, these three inductors L1, L2, L3 can be formed in the same region.
一般的に、高インダクタンス値のインダクタを実現するためには、インダクタの巻数を増やす、あるいはインダクタの径を大きくする必要がある。しかしながら、オンチップのソレノイドインダクタでは、半導体プロセスによる配線層数の制限や、許容電流値による配線幅の制限を受けるため、小型かつ多巻のインダクタを形成することは難しい。 Generally, in order to realize an inductor having a high inductance value, it is necessary to increase the number of turns of the inductor or increase the diameter of the inductor. However, with an on-chip solenoid inductor, it is difficult to form a small and multi-turn inductor because the number of wiring layers is limited by a semiconductor process and the wiring width is limited by an allowable current value.
複数のインダクタを高密度に集積する場合、前述の図10−図11に示した従来技術のように、複数のインダクタを同領域上に配置するが考えられる。しかし、これら従来技術は、それぞれのインダクタの巻軸方向が平行する平行型ソレノイドインダクタ構造をなしている。このため、例えば図11(b)の等価回路に示されているように、インダクタ間に大きな誘導結合を生じ、利用可能なケースが極めて制限されることになる。したがって、これら従来技術によれば、小型で高インダクタンス値を有する汎用的なインダクタの実現が困難であり、特に複数のインダクタの小型集積が困難という課題があった。 When a plurality of inductors are integrated at a high density, it is conceivable to arrange a plurality of inductors in the same region as in the prior art shown in FIGS. However, these conventional techniques have a parallel solenoid inductor structure in which the winding axis directions of the respective inductors are parallel. For this reason, for example, as shown in the equivalent circuit of FIG. 11B, a large inductive coupling is generated between the inductors, and the available cases are extremely limited. Therefore, according to these conventional techniques, it is difficult to realize a small-sized general-purpose inductor having a high inductance value, and there is a problem that it is particularly difficult to integrate a plurality of inductors in a small size.
また、半導体基板上の集積回路において、広帯域アンプを形成するための手法として数多くのインダクタを用いたピーキング技術などが提案されているが(例えば、非特許文献3など参照)、インダクタ間の誘導結合を低減するためには、距離を離して配置する必要があるため、チップサイズが特に大きくなるという課題があった。 In addition, in an integrated circuit on a semiconductor substrate, a peaking technique using a number of inductors has been proposed as a technique for forming a broadband amplifier (for example, see Non-Patent Document 3). In order to reduce this, it is necessary to dispose them at a distance, and there is a problem that the chip size becomes particularly large.
本発明はこのような課題を解決するためのものであり、インダクタの実装効率を高くでき、一定の占有面積で、より高いインダクタンス値が得られるソレノイドインダクタを提供することを目的としている。 An object of the present invention is to provide a solenoid inductor that can increase the mounting efficiency of an inductor and that can obtain a higher inductance value with a constant occupation area.
このような目的を達成するために、本発明にかかる直交型ソレノイドインダクタは、半導体基板のうち絶縁層を介して積層された複数の金属配線層を用いて、3次元で螺旋状に形成された巻線からなる第1および第2のインダクタを備え、前記第1のインダクタは、第1の方向を巻軸として形成されており、前記第2のインダクタは、前記第1の方向と直交する第2の方向を巻軸とし、かつ、自己の巻線が前記第1のインダクタの一部巻線の周囲を周回するよう形成されているものである。 In order to achieve such an object, an orthogonal solenoid inductor according to the present invention is formed in a three-dimensional spiral using a plurality of metal wiring layers stacked via an insulating layer in a semiconductor substrate. First and second inductors comprising windings are formed, the first inductor is formed with a first direction as a winding axis, and the second inductor is a second orthogonal to the first direction. The direction of 2 is used as a winding axis , and its own winding is formed to circulate around the partial winding of the first inductor .
また、本発明にかかる上記直交型ソレノイドインダクタの一構成例は、前記第1のインダクタが、前記半導体基板の基板平面と垂直な方向からなる前記第1の方向を巻軸とし、前記第2のインダクタは、前記基板平面と平行する方向からなる前記第2の方向を巻軸とするものである。 Also, in one configuration example of the orthogonal solenoid inductor according to the present invention, the first inductor has the first direction formed in a direction perpendicular to the substrate plane of the semiconductor substrate as a winding axis, and the second inductor The inductor has a winding axis in the second direction, which is a direction parallel to the substrate plane.
また、本発明にかかる上記直交型ソレノイドインダクタの一構成例は、前記第1のインダクタが、前記半導体基板の基板平面と平行する方向からなる前記第1の方向を巻軸とし、前記第2のインダクタは、前記基板平面と平行しかつ前記第1の方向と直交する方向からなる前記第2の方向を巻軸とするものである。 Also, in one configuration example of the orthogonal solenoid inductor according to the present invention, the first inductor has the first direction formed in a direction parallel to the substrate plane of the semiconductor substrate as a winding axis, and the second inductor The inductor has a winding axis in the second direction that is parallel to the substrate plane and is perpendicular to the first direction.
また、本発明にかかる上記直交型ソレノイドインダクタの一構成例は、前記第2のインダクタが、前記第1のインダクタと電気的に直列接続されているものである。 Also, one configuration example of the orthogonal solenoid inductor according to the present invention is such that the second inductor is electrically connected in series with the first inductor.
また、本発明にかかる上記直交型ソレノイドインダクタの一構成例は、前記金属配線層を用いて、3次元で螺旋状に形成された巻線からなり、前記第1の方向または前記第2の方向と直交する第3の方向を巻軸として形成された第3のインダクタをさらに備え、前記第3のインダクタは、自己の一部または全部が前記第1のインダクタの形成されている領域内に配置されているものである。 In addition, one configuration example of the orthogonal solenoid inductor according to the present invention includes a winding formed in a three-dimensional spiral using the metal wiring layer, and the first direction or the second direction. A third inductor formed with a third direction orthogonal to the winding axis as a winding axis, and the third inductor is partially or entirely disposed within a region where the first inductor is formed. It is what has been.
また、本発明にかかる上記直交型ソレノイドインダクタの一構成例は、前記第3のインダクタが、前記第1および第2のインダクタと電気的に直列接続されているものである。 In one configuration example of the orthogonal solenoid inductor according to the present invention, the third inductor is electrically connected in series with the first and second inductors.
本発明によれば、2つのインダクタが、それぞれの巻軸方向を直交させて配置されるため、従来のように同一軸方向に巻線が形成された複数のインダクタを同一領域に配置するよりも、誘導結合を抑えることができる。したがって、インダクタの実装効率を高くでき、一定の占有面積で、より高いインダクタンス値を得ることが可能となる。 According to the present invention, since the two inductors are arranged with their winding axis directions orthogonal to each other, the plurality of inductors in which the windings are formed in the same axis direction as in the prior art are arranged in the same region. Inductive coupling can be suppressed. Therefore, the mounting efficiency of the inductor can be increased, and a higher inductance value can be obtained with a constant occupation area.
次に、本発明の実施の形態について図面を参照して説明する。
[第1の実施の形態]
まず、図1を参照して、本発明の第1の実施の形態にかかる直交型ソレノイドインダクタ10について説明する。図1は、第1の実施の形態にかかる直交ソレノイドインダクタの構成を示す説明図である。なお、以下では、直交型ソレノイドインダクタ10が形成される半導体基板の積層方向をZ方向とし、基板平面に沿った方向であって互いに直交する2つの方向をX方向およびY方向とする。
Next, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
First, an
この直交型ソレノイドインダクタ10は、半導体基板1のうち絶縁層を介して積層された複数の金属配線層を用いて、3次元で螺旋状に形成された巻線からなる2つのインダクタL1,L2を備えるオンチップのソレノイドインダクタである。
The
このような、複数のインダクタを備える直交型ソレノイドインダクタ10では、インダクタ同士の巻線間で磁界が干渉して誘導結合が生じ、これがクロストークの原因となる。ここで、交差する巻線間における磁界の干渉程度は、巻線間の距離よりも巻線間の交差角度に大きく左右され、その際、互いに直交する巻線間では、磁界の干渉が極めて小さくなる。本実施の形態は、このような交差する巻線間の交差角度と磁界の干渉程度との関係に着目し、2つのインダクタL1,L2を、それぞれの巻軸方向を直交させて配置するようにしたものである。
In such an
具体的には、これらインダクタL1,L2のうち、インダクタL1(第1のインダクタ)についてはZ方向(第1の方向)を巻軸として巻線を形成し、インダクタL2(第2のインダクタ)についてはZ方向とは直交するY方向(第2の方向)を巻軸として巻線を形成したものである。また、インダクタL2の一部または全部をインダクタL1の形成されている領域内に配置したものである。具体的には、図1に示すように、インダクタL1の巻線内側に、インダクタL2を配置したものである。これにより、従来のように同一軸方向に巻線が形成された複数のインダクタを同一領域に配置するよりも、誘導結合を抑えることができる。 Specifically, among these inductors L1 and L2, with respect to the inductor L1 (first inductor), a winding is formed with the Z direction (first direction) as a winding axis, and about the inductor L2 (second inductor) Is a winding formed with the Y direction (second direction) orthogonal to the Z direction as the winding axis. Further, a part or all of the inductor L2 is arranged in a region where the inductor L1 is formed. Specifically, as shown in FIG. 1, an inductor L2 is arranged inside the winding of the inductor L1. Thereby, inductive coupling can be suppressed rather than arranging a plurality of inductors having windings formed in the same axial direction in the same region as in the prior art.
図2は、第1の実施の形態にかかる直交型ソレノイドインダクタに関する誘導結合係数kの周波数特性を示すグラフである。図3は、シミュレーションで用いたソレノイドインダクタの等価回路である。図4は、シミュレーションで用いた第1の実施の形態にかかる直交型ソレノイドインダクタの構成を示す説明図である。図5は、シミュレーションで用いた従来技術にかかる平行型ソレノイドインダクタの構成を示す説明図である。 FIG. 2 is a graph showing frequency characteristics of the inductive coupling coefficient k regarding the orthogonal solenoid inductor according to the first embodiment. FIG. 3 is an equivalent circuit of the solenoid inductor used in the simulation. FIG. 4 is an explanatory diagram showing the configuration of the orthogonal solenoid inductor according to the first embodiment used in the simulation. FIG. 5 is an explanatory diagram showing a configuration of a parallel solenoid inductor according to the prior art used in the simulation.
ここでは、信号周波数が20GHz以下の周波数範囲について、3次元電磁界解析ツールを用いたシミュレーションで得られた、本実施の形態にかかる直交型ソレノイドインダクタ10の周波数特性(Hyb)と従来技術にかかる平行型ソレノイドインダクタ(図10)の周波数特性(Cx)とが比較されている。
Here, the frequency characteristic (Hyb) of the
シミュレーションで用いた本実施の形態にかかる直交型ソレノイドインダクタ10は、図4に示すように、基板平面と垂直なZ方向を巻軸方向として形成した垂直ソレノイドインダクタL1と、基板平面と平行なY方向を巻軸方向として形成した水平ソレノイドインダクタとを、同一領域にZ方向に重ねて配置したものである。この構造によれば、インダクタL1、L2の巻軸方向が互いに直交しているため、同一領域に2つのインダクタL1,L2を配置しても誘導結合が生じにくい。したがって、磁界的に独立した2つのインダクタL1,L2を小型に集積することが可能となる。なお、インダクタL2の巻軸方向がX方向であり、図1のインダクタL2のY方向とは異なるものの、電磁気特性上、これら巻軸方向の違いによる影響はない。
As shown in FIG. 4, the
一方、シミュレーションで用いた従来技術にかかる平行型ソレノイドインダクタは、図5に示すように、基板平面と垂直なZ方向を巻軸方向として形成した垂直ソレノイドインダクタL1の内側に、基板平面と垂直なZ方向を巻軸方向として形成した、L1よりインダクタ径の小さい垂直ソレノイドインダクタL2を配置したものである。この構造によれば、インダクタL1,L2の巻軸方向が互いに平行しているため、同一領域に2つのインダクタL1,L2を配置した場合には誘導結合が生じやすい。したがって、磁界的に独立した2つのインダクタL1,L2を小型に集積することが難しい。 On the other hand, the parallel solenoid inductor according to the prior art used in the simulation is perpendicular to the substrate plane inside the vertical solenoid inductor L1 formed with the Z direction perpendicular to the substrate plane as the winding axis direction, as shown in FIG. A vertical solenoid inductor L2 having an inductor diameter smaller than L1 and having the Z direction as the winding axis direction is disposed. According to this structure, since the winding axis directions of the inductors L1 and L2 are parallel to each other, inductive coupling is likely to occur when the two inductors L1 and L2 are arranged in the same region. Therefore, it is difficult to integrate two inductors L1 and L2 that are magnetically independent in a small size.
図4および図5に示すように、いずれも2つのインダクタL1,L2のインダクタ径が異なるため、それぞれ個別の誘導結合係数k1,k2を有することになる。
図2に示したように、従来技術を用いた場合、誘導結合係数k≒0.48〜0.62程度と大きな値であるのに対し、本実施の形態を用いた場合、k≒0.02〜0.03程度と20分の1程度小さい値となる。したがって、本実施の形態を用いることで、誘導結合が非常に小さな2つのインダクタを同一領域に配置可能であることが分かる。
As shown in FIG. 4 and FIG. 5, since the inductor diameters of the two inductors L1 and L2 are different from each other, they have individual inductive coupling coefficients k1 and k2, respectively.
As shown in FIG. 2, when the conventional technique is used, the inductive coupling coefficient k is as large as about 0.48 to 0.62, whereas when this embodiment is used, k≈0. The value is about 02 to 0.03, which is about 20 times smaller. Therefore, it can be seen that by using this embodiment, two inductors with very small inductive coupling can be arranged in the same region.
[第1の実施の形態の効果]
このように、本実施の形態は、2つのインダクタL1,L2のうち、インダクタL1については第1の方向を巻軸として巻線を形成し、インダクタL2については第1の方向とは直交する第2の方向を巻軸として巻線を形成したものである。また、インダクタL2の一部または全部をインダクタL1の形成されている領域内に配置したものである。
[Effect of the first embodiment]
As described above, in the present embodiment, of the two inductors L1 and L2, the inductor L1 forms a winding with the first direction as the winding axis, and the inductor L2 is orthogonal to the first direction. The winding is formed with the direction of 2 as the winding axis. Further, a part or all of the inductor L2 is arranged in a region where the inductor L1 is formed.
より具体的には、インダクタL1は、半導体基板1の基板平面と垂直な方向からなるZ方向を巻軸とし、インダクタL2は、基板平面と平行する方向からなるY方向を巻軸としたものである。
これにより、従来のように同一軸方向に巻線が形成された複数のインダクタを同一領域に配置するよりも、誘導結合を抑えることができる。したがって、インダクタの実装効率を高くでき、一定の占有面積で、より高いインダクタンス値が得られるソレノイドインダクタを提供することが可能となる。
More specifically, the inductor L1 has a winding direction in the Z direction that is perpendicular to the substrate plane of the semiconductor substrate 1, and the inductor L2 has a winding direction in the Y direction that is parallel to the substrate plane. is there.
Thereby, inductive coupling can be suppressed rather than arranging a plurality of inductors having windings formed in the same axial direction in the same region as in the prior art. Therefore, it is possible to provide a solenoid inductor that can increase the mounting efficiency of the inductor and can obtain a higher inductance value with a constant occupation area.
また、本実施の形態において、非特許文献3に記載されるような数多くのインダクタを用いた集積回路に用いることができ、2つのインダクタを同領域に集積でき、サイズが約1/2まで低減できる。 Further, in this embodiment, it can be used for an integrated circuit using many inductors as described in Non-Patent Document 3, and two inductors can be integrated in the same region, and the size is reduced to about 1/2. it can.
また、オンチップインダクタでは一般的にメタル層が階層構造となっており、自由な巻軸方向のインダクタを形成することはできない。本実施の形態によれば、半導体基板の基板平面と垂直なY方向を巻軸とするインダクタL1と、基板平面に平行なY方向に巻かれたインダクタL2を用いるようにしたことで、オンチップインダクタにおいて、同一領域に配置しても誘導結合を低減しながら複数のインダクタを集積することが可能となる。 Further, in an on-chip inductor, a metal layer generally has a hierarchical structure, and an inductor with a free winding axis cannot be formed. According to the present embodiment, the inductor L1 having a winding axis in the Y direction perpendicular to the substrate plane of the semiconductor substrate and the inductor L2 wound in the Y direction parallel to the substrate plane are used. Even if the inductors are arranged in the same region, a plurality of inductors can be integrated while reducing inductive coupling.
また、本実施の形態では、図1に示したように、Z方向に約3.75回巻きされたスクエア型インダクタL1と、Y方向に約2.75回巻きされたスクエア型インダクタL2を用いた直交型ソレノイドインダクタ例を示したが、2つのインダクタの軸方向が直交していれば良く、図4に示すようなY軸方向インダクタとX軸方向インダクタの組み合わせでも同様の効果を得ることは可能である。また、各インダクタの巻き数や形状について、これに限るものではない。 Further, in this embodiment, as shown in FIG. 1, a square type inductor L1 wound about 3.75 times in the Z direction and a square type inductor L2 wound about 2.75 times in the Y direction are used. However, it is sufficient that the axial directions of the two inductors are orthogonal to each other, and a combination of the Y-axis inductor and the X-axis inductor as shown in FIG. Is possible. Further, the number of turns and the shape of each inductor are not limited to this.
また、本実施の形態において、2つのインダクタL1,L2を電気的に直列接続してもよい。これにより、従来1つのインダクタを形成するための占有面積で、およそL1+L2の高いインダクタンス値を持つインダクタを実現することができ、1つのインダクタを小型かつ高インダクタンス値に実現することも可能となる。 In the present embodiment, the two inductors L1 and L2 may be electrically connected in series. As a result, it is possible to realize an inductor having a high inductance value of approximately L1 + L2 with an occupied area for forming a conventional inductor, and it is also possible to realize a small inductor and a high inductance value.
[第2の実施の形態]
次に、図6を参照して、本発明の第2の実施の形態にかかる直交型ソレノイドインダクタ10について説明する。図6は、第2の実施の形態にかかる直交型ソレノイドインダクタを示す構成を示す説明図である。
[Second Embodiment]
Next, an
第1の実施の形態では、インダクタL1の巻軸方向をZ方向とし、インダクタL2の巻軸方向をY方向とした場合を例として説明したが、直行する2つの巻軸については、これらに限定されるものではなく、半導体基板の基板平面と平行しかつ互いに直交する方向であってもよい。 In the first embodiment, the case where the winding axis direction of the inductor L1 is the Z direction and the winding axis direction of the inductor L2 is the Y direction has been described as an example, but the two orthogonal winding axes are limited to these. The direction may be parallel to the substrate plane of the semiconductor substrate and orthogonal to each other.
すなわち、本実施の形態は、インダクタL1を、半導体基板の基板平面と平行する方向からなるX方向を巻軸とし、インダクタL2は、基板平面と平行しかつX方向と直交する方向からなるY方向を巻軸としたものである。また、インダクタL2の一部または全部をインダクタL1の形成されている領域内に配置したものである。具体的には、図6に示すように、インダクタL1の巻線内側に、インダクタL2を配置したものである。 That is, in the present embodiment, the inductor L1 has the winding direction in the X direction that is parallel to the substrate plane of the semiconductor substrate, and the inductor L2 is the Y direction that is parallel to the substrate plane and perpendicular to the X direction. Is the winding axis. Further, a part or all of the inductor L2 is arranged in a region where the inductor L1 is formed. Specifically, as shown in FIG. 6, an inductor L2 is arranged inside the winding of the inductor L1.
これにより、第1の実施の形態と同様、従来のように同一軸方向に巻線が形成された複数のインダクタを同一領域に配置するよりも、誘導結合を抑えることができる。したがって、占有面積を増やすことなく、より高いインダクタンス値が得られるソレノイドインダクタを提供することが可能となる。 As a result, as in the first embodiment, inductive coupling can be suppressed as compared to the case where a plurality of inductors having windings formed in the same axial direction as in the prior art are arranged in the same region. Therefore, it is possible to provide a solenoid inductor that can obtain a higher inductance value without increasing the occupation area.
[第3の実施の形態]
次に、図7を参照して、本発明の第3の実施の形態にかかる直交型ソレノイドインダクタ10について説明する。図7は、第3の実施の形態にかかる直交型ソレノイドインダクタを示す構成を示す説明図である。
[Third Embodiment]
Next, an
第1および第2の実施の形態では、インダクタL1の巻線内側にインダクタL2を配置した場合について説明した。本実施の形態では、インダクタL2の巻線がインダクタL1の一部巻線の周囲を周回するよう形成した場合について説明する。 In the first and second embodiments, the case where the inductor L2 is arranged inside the winding of the inductor L1 has been described. In the present embodiment, a case will be described in which the winding of the inductor L2 is formed so as to go around the partial winding of the inductor L1.
すなわち、本実施の形態において、インダクタL1(第1のインダクタ)についてはZ方向(第1の方向)を巻軸として巻線を形成し、インダクタL2(第2のインダクタ)についてはZ方向とは直交するY方向(第2の方向)を巻軸として巻線を形成したものである。これに加えて、インダクタL2の巻線がインダクタL1の一部巻線の周囲を周回するよう形成したものである。 That is, in the present embodiment, the inductor L1 (first inductor) forms a winding with the Z direction (first direction) as the winding axis, and the inductor L2 (second inductor) is the Z direction. A winding is formed with a perpendicular Y direction (second direction) as a winding axis. In addition to this, the winding of the inductor L2 is formed to circulate around the partial winding of the inductor L1.
これにより、インダクタL1の巻線内側にインダクタL2を配置する場合と比較して、インダクタL1のインダクタ径に、インダクタL2のインダクタ径が制約を受けなくなる。また、インダクタL1,L2の巻線間の距離を確保しやすくなるため、インダクタL1,L2間の容量性結合を低減することもできる。このため、インダクタL2のサイズを自由に設計することができ、与えられた条件に応じた性能を有する直交型ソレノイドインダクタ10をより柔軟に作製することが可能となる。
Thereby, compared with the case where the inductor L2 is arranged inside the winding of the inductor L1, the inductor diameter of the inductor L2 is not restricted by the inductor diameter of the inductor L1. Moreover, since it becomes easy to ensure the distance between the windings of the inductors L1 and L2, capacitive coupling between the inductors L1 and L2 can be reduced. For this reason, the size of the inductor L2 can be freely designed, and the
[第4の実施の形態]
次に、図8を参照して、本発明の第4の実施の形態にかかる直交型ソレノイドインダクタ10について説明する。図8は、第4の実施の形態にかかる直交型ソレノイドインダクタを示す構成を示す説明図である。
[Fourth Embodiment]
Next, an
第1〜第3の実施の形態では、2つのインダクタL1,L2を用いた場合を例として説明したが、インダクタの数についてはこれに限定されるものではない。本実施の形態では、第3の実施の形態をベースとして、3つのインダクタL1,L2,L3を用いた場合を例として説明する。 In the first to third embodiments, the case where two inductors L1 and L2 are used has been described as an example, but the number of inductors is not limited to this. In the present embodiment, a case where three inductors L1, L2, and L3 are used will be described as an example based on the third embodiment.
すなわち、本実施の形態は、インダクタL1(第1のインダクタ)についてはZ方向(第1の方向)を巻軸として巻線を形成し、インダクタL2(第2のインダクタ)についてはZ方向とは直交するY方向(第2の方向)を巻軸として巻線を形成し、インダクタL3(第3のインダクタ)についてはZ方向とは直交するY方向(第2の方向)を巻軸として巻線を形成したものである。 That is, in the present embodiment, a winding is formed around the Z direction (first direction) for the inductor L1 (first inductor), and the Z direction for the inductor L2 (second inductor). A winding is formed with the Y direction (second direction) orthogonal to the winding axis, and the inductor L3 (third inductor) is wound with the Y direction (second direction) orthogonal to the Z direction as the winding axis. Is formed.
また、インダクタL3の一部または全部をインダクタL1の形成されている領域内に配置したものである。具体的には、インダクタL2と同様、インダクタL3の巻線がインダクタL1の一部巻線の周囲を周回するよう形成したものである。
これにより、3つ以上のインダクタを用いて直交型ソレノイドインダクタ10を構成することができ、オンチップインダクタの小型化や集積化を実現することが可能となる。
In addition, a part or all of the inductor L3 is arranged in a region where the inductor L1 is formed. Specifically, like the inductor L2, the winding of the inductor L3 is formed to circulate around the partial winding of the inductor L1.
Accordingly, the
この際、図8の構成例では、インダクタL2,L3は、巻軸方向が平行しているが、これら巻軸方向については、直交するよう配置してもよい。また、インダクタL2,L3は、図8に示すように、インダクタL1を挟んで対向する位置に配置すれば、両者間に距離を設けることができ、インダクタL2,L3間での誘導結合を抑制することができる。 At this time, in the configuration example of FIG. 8, the inductors L <b> 2 and L <b> 3 are parallel to each other in the winding axis direction. Further, as shown in FIG. 8, if the inductors L2 and L3 are arranged at positions facing each other with the inductor L1 therebetween, a distance can be provided between them, and inductive coupling between the inductors L2 and L3 is suppressed. be able to.
[第5の実施の形態]
次に、図9を参照して、本発明の第5の実施の形態にかかる直交型ソレノイドインダクタ10について説明する。図9は、第5の実施の形態にかかる直交型ソレノイドインダクタを示す構成を示す説明図である。
[Fifth Embodiment]
Next, an
本実施の形態は、第1の実施の形態をベースとして、図9に示すように、3つのインダクタL1,L2,L3を同一領域に配置した場合について説明する。 In the present embodiment, a case where three inductors L1, L2, and L3 are arranged in the same region as shown in FIG. 9 will be described based on the first embodiment.
すなわち、本実施の形態は、インダクタL1(第1のインダクタ)についてはZ方向(第1の方向)を巻軸として巻線を形成し、インダクタL2(第2のインダクタ)についてはZ方向とは直交するY方向(第2の方向)を巻軸として巻線を形成し、インダクタL3(第3のインダクタ)についてはZ方向およびY方向と直交するX方向(第3の方向)を巻軸として巻線を形成したものである。
そして、図9に示すように、インダクタL3の巻線内側にインダクタL1を配置し、インダクタL1の巻線内側にインダクタL2を配置したものである。
That is, in the present embodiment, a winding is formed around the Z direction (first direction) for the inductor L1 (first inductor), and the Z direction for the inductor L2 (second inductor). Winding is formed with the Y direction (second direction) orthogonal to the winding axis, and the inductor L3 (third inductor) is set with the Z direction and X direction (third direction) orthogonal to the Y direction as the winding axis. A winding is formed.
As shown in FIG. 9, the inductor L1 is arranged inside the winding of the inductor L3, and the inductor L2 is arranged inside the winding of the inductor L1.
これにより、互いに直交する巻軸を有する3つのインダクタL1,L2,L3が、半導体基板1のうちの同一領域に配置することができる。したがって、さらに多数のインダクタを、誘導結合を抑制しつつ小型に集積することが可能となる。 Thereby, the three inductors L1, L2, and L3 having winding axes orthogonal to each other can be disposed in the same region of the semiconductor substrate 1. Therefore, a larger number of inductors can be integrated in a small size while suppressing inductive coupling.
また、これら3つのインダクタL1,L2,L3を電気的に直列接続することで、従来の1つのインダクタンス値を形成するための占有面積で、およそL1+L2+L3の高いインダクタンス値を持つインダクタを実現することができ、1つのインダクタを小型かつ高インダクタンス値に実現することも可能となる。 Further, by electrically connecting these three inductors L1, L2, and L3 in series, it is possible to realize an inductor having a high inductance value of approximately L1 + L2 + L3 with an occupied area for forming one conventional inductance value. In addition, one inductor can be realized in a small size and a high inductance value.
なお、図9では、X軸方向に約2回巻きされたスクエア型インダクタL1とZ軸方向に約3.75回巻きされたスクエア型インダクタL2とY軸方向に約2.75回巻されたスクエア型インダクタL3を用いた直交型ソレノイドインダクタ例を示したが、3つのインダクタの軸方向が互いに直交していれば良く、各インダクタの巻き数や形状はこれに限るものでは無い。 In FIG. 9, the square inductor L1 wound about twice in the X-axis direction, the square inductor L2 wound about 3.75 times in the Z-axis direction, and about 2.75 turns in the Y-axis direction. Although an example of an orthogonal type solenoid inductor using the square type inductor L3 is shown, it is only necessary that the axial directions of the three inductors are orthogonal to each other, and the number of turns and the shape of each inductor are not limited to this.
また、本実施の形態では、インダクタL3の巻線内側にインダクタL1が配置され、L2の巻線内側にインダクタL3が配置された構成を例として説明したが、インダクタの配置関係はこれに限るものではない。例えば、前述の図7で示した、各インダクタ同士が一部の領域のみを共有するように配置してもよい。 In the present embodiment, the configuration in which the inductor L1 is arranged inside the winding of the inductor L3 and the inductor L3 is arranged inside the winding of the L2 has been described as an example. However, the arrangement relationship of the inductor is not limited thereto. is not. For example, the inductors shown in FIG. 7 may be arranged so as to share only a partial region.
また、図9では、3つのインダクタを配置した例について示したが、前述の図8で示したように、任意のインダクタL3の巻線が他のインダクタの一部巻線の周囲を周回するよう形成し、必要に応じて任意のインダクタ間の距離を保って複数並べることにより、4つ以上のインダクタを配置するような構成も考え得る。 Further, FIG. 9 shows an example in which three inductors are arranged, but as shown in FIG. 8 described above, the winding of an arbitrary inductor L3 circulates around a part of windings of other inductors. A configuration in which four or more inductors are arranged by forming and arranging a plurality of them while maintaining a distance between arbitrary inductors as necessary can be considered.
[実施の形態の拡張]
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
[Extended embodiment]
The present invention has been described above with reference to the embodiments, but the present invention is not limited to the above embodiments. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention. In addition, each embodiment can be implemented in any combination within a consistent range.
1…半導体基板、10…直交型ソレノイドインダクタ、L1,L2,L3…インダクタ。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 10 ... Orthogonal solenoid inductor, L1, L2, L3 ... Inductor.
Claims (6)
前記第1のインダクタは、第1の方向を巻軸として形成されており、
前記第2のインダクタは、前記第1の方向と直交する第2の方向を巻軸とし、かつ、自己の巻線が前記第1のインダクタの一部巻線の周囲を周回するよう形成されている
ことを特徴とする直交型ソレノイドインダクタ。 Using a plurality of metal wiring layers stacked via an insulating layer of a semiconductor substrate, and comprising first and second inductors comprising three-dimensionally formed windings,
The first inductor is formed with a first direction as a winding axis,
The second inductor has a second direction orthogonal to the first direction as a winding axis , and is formed such that its own winding circulates around a part of the winding of the first inductor. An orthogonal solenoid inductor characterized by
前記第1のインダクタは、前記半導体基板の基板平面と垂直な方向からなる前記第1の方向を巻軸とし、
前記第2のインダクタは、前記基板平面と平行する方向からなる前記第2の方向を巻軸とする
ことを特徴とする直交型ソレノイドインダクタ。 The orthogonal solenoid inductor according to claim 1 ,
The first inductor has a winding axis in the first direction, which is a direction perpendicular to the substrate plane of the semiconductor substrate,
The quadrature solenoid inductor, wherein the second inductor has a winding axis in the second direction, which is a direction parallel to the plane of the substrate.
前記第1のインダクタは、前記半導体基板の基板平面と平行する方向からなる前記第1の方向を巻軸とし、
前記第2のインダクタは、前記基板平面と平行しかつ前記第1の方向と直交する方向からなる前記第2の方向を巻軸とする
ことを特徴とする直交型ソレノイドインダクタ。 The orthogonal solenoid inductor according to claim 1 ,
The first inductor has a winding axis in the first direction, which is a direction parallel to the substrate plane of the semiconductor substrate,
The quadrature solenoid inductor, wherein the second inductor has a winding axis in the second direction that is parallel to the substrate plane and perpendicular to the first direction.
前記第2のインダクタは、前記第1のインダクタと電気的に直列接続されていることを特徴とする直交型ソレノイドインダクタ。 In the orthogonal type solenoid inductor according to any one of claims 1 to 3 ,
The quadrature solenoid inductor, wherein the second inductor is electrically connected in series with the first inductor.
前記金属配線層を用いて、3次元で螺旋状に形成された巻線からなり、前記第1の方向または前記第2の方向と直交する第3の方向を巻軸として形成された第3のインダクタをさらに備え、
前記第3のインダクタは、自己の一部または全部が前記第1のインダクタの形成されている領域内に配置されている
ことを特徴とする直交型ソレノイドインダクタ。 In the orthogonal type solenoid inductor according to any one of claims 1 to 3 ,
A third wire formed of a winding formed in a three-dimensional spiral using the metal wiring layer and having a third direction orthogonal to the first direction or the second direction as a winding axis. Further comprising an inductor;
A part or all of the third inductor is disposed in a region where the first inductor is formed. An orthogonal solenoid inductor, wherein:
前記第3のインダクタは、前記第1および第2のインダクタと電気的に直列接続されていることを特徴とする直交型ソレノイドインダクタ。 The orthogonal solenoid inductor according to claim 5 ,
The orthogonal solenoid inductor, wherein the third inductor is electrically connected in series with the first and second inductors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014086117A JP6327639B2 (en) | 2014-04-18 | 2014-04-18 | Right angle solenoid inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014086117A JP6327639B2 (en) | 2014-04-18 | 2014-04-18 | Right angle solenoid inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015207614A JP2015207614A (en) | 2015-11-19 |
JP6327639B2 true JP6327639B2 (en) | 2018-05-23 |
Family
ID=54604216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014086117A Active JP6327639B2 (en) | 2014-04-18 | 2014-04-18 | Right angle solenoid inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6327639B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107068367B (en) * | 2016-12-29 | 2019-05-10 | 华为技术有限公司 | Coupling inductance and voltage regulator |
US11069475B2 (en) * | 2018-07-24 | 2021-07-20 | Psemi Corporation | Compact isolated inductors |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU1513795A (en) * | 1994-01-28 | 1995-08-15 | Motorola, Inc. | Electrical circuit using low volume multilayer transmission line devices |
JPH08250333A (en) * | 1995-03-14 | 1996-09-27 | Taiyo Yuden Co Ltd | Inductor array |
JPH0945866A (en) * | 1995-08-02 | 1997-02-14 | Hitachi Ltd | Microwave integrated circuit |
US6690165B1 (en) * | 1999-04-28 | 2004-02-10 | Hironori Takahashi | Magnetic-field sensing coil embedded in ceramic for measuring ambient magnetic field |
US6800533B1 (en) * | 2000-03-06 | 2004-10-05 | Chartered Semiconductor Manufacturing Ltd. | Integrated vertical spiral inductor on semiconductor material |
JPWO2002089157A1 (en) * | 2001-04-27 | 2004-08-19 | 味の素株式会社 | Multilayer coil and method of manufacturing the same |
JP2005347286A (en) * | 2002-05-29 | 2005-12-15 | Ajinomoto Co Inc | Multilayered substrate with built-in coil, semiconductor chip, and manufacturing method thereof |
US7498918B2 (en) * | 2006-04-04 | 2009-03-03 | United Microelectronics Corp. | Inductor structure |
WO2010026907A1 (en) * | 2008-09-03 | 2010-03-11 | 株式会社村田製作所 | Metamaterial |
CN102569249B (en) * | 2010-12-08 | 2014-01-22 | 财团法人工业技术研究院 | Three-dimensional inductor |
JP5655962B2 (en) * | 2012-02-01 | 2015-01-21 | 株式会社村田製作所 | ANTENNA DEVICE AND WIRELESS COMMUNICATION DEVICE |
-
2014
- 2014-04-18 JP JP2014086117A patent/JP6327639B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015207614A (en) | 2015-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6680037B2 (en) | Common mode filter | |
TWI553679B (en) | Electronic device with two planar inductor devices | |
US11373795B2 (en) | Transformer device | |
JP6102871B2 (en) | Common mode choke coil and high frequency electronic equipment | |
US20130207745A1 (en) | 3d rf l-c filters using through glass vias | |
JP2010165953A (en) | Coil component and lc filter for differential transmission circuit using the same | |
JP6235099B2 (en) | Common mode filter and manufacturing method thereof | |
JP2012235155A (en) | Inductor | |
TWI648949B (en) | LC filter | |
JP6113292B2 (en) | Noise filter | |
JP6874745B2 (en) | Common mode choke coil | |
JP6327639B2 (en) | Right angle solenoid inductor | |
JP2010199280A (en) | Inductor element and integrated circuit device | |
JP5357136B2 (en) | Transformer | |
JP6665865B2 (en) | LC composite device | |
JP7251279B2 (en) | coil parts | |
CN109219859A (en) | The manufacturing method of LC device and LC device | |
TW201807879A (en) | Laminated filter | |
CN217544322U (en) | Common-mode and differential-mode integrated inductor structure and filter | |
JP2016195289A (en) | Common mode filter | |
JP2012182286A (en) | Coil component | |
US20120256718A1 (en) | Inductor Construction for Power Conversion Module | |
JP2014022484A (en) | Solenoid inductor | |
JP2012182285A (en) | Coil component | |
JP5996008B2 (en) | Common mode filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6327639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |