JP6303368B2 - Electronic component and manufacturing method thereof - Google Patents
Electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP6303368B2 JP6303368B2 JP2013204478A JP2013204478A JP6303368B2 JP 6303368 B2 JP6303368 B2 JP 6303368B2 JP 2013204478 A JP2013204478 A JP 2013204478A JP 2013204478 A JP2013204478 A JP 2013204478A JP 6303368 B2 JP6303368 B2 JP 6303368B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- sintering
- electronic component
- ceramic green
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本発明は、電子部品及びその製造方法に関し、より特定的には、インダクタを内蔵した積層型の電子部品及びその製造方法に関する。 The present invention relates to an electronic component and a method for manufacturing the same, and more specifically, to a multilayer electronic component including an inductor and a method for manufacturing the same.
従来の電子部品に関する発明としては、例えば、特許文献１に記載の積層型インダクタが知られている。該積層型インダクタは、磁性体層と内部導体パターンとが交互に積層されて構成されている。そして、内部導体パターンの焼結の際の収縮率は、磁性体層の焼結の際の収縮率よりも大きい。これにより、焼結後に、内部導体パターンと磁性体層との間に空隙が形成されるようになる。内部導体パターンと磁性体層との間に空隙が形成されると、以下に説明するように、磁気特性の低下、ばらつき等の発生が抑制される。 As an invention related to a conventional electronic component, for example, a multilayer inductor described in Patent Document 1 is known. The multilayer inductor is configured by alternately laminating magnetic layers and internal conductor patterns. And the shrinkage rate at the time of sintering of an internal conductor pattern is larger than the shrinkage rate at the time of sintering of a magnetic body layer. Thereby, an air gap is formed between the internal conductor pattern and the magnetic layer after sintering. When a gap is formed between the inner conductor pattern and the magnetic layer, as will be described below, the deterioration of magnetic characteristics, the occurrence of variations and the like are suppressed.
より詳細には、内部導体パターンの材料と磁性体層の材料とは異なるので、内部導体パターンの熱膨張係数と磁性体層の熱膨張係数とは異なる。そのため、内部導体パターンと磁性体層とが密着していると、素子内部に応力が発生し、素子内部の歪みによる磁気特性の低下、ばらつき等が発生する。 More specifically, since the material of the inner conductor pattern is different from the material of the magnetic layer, the thermal expansion coefficient of the inner conductor pattern and the thermal expansion coefficient of the magnetic layer are different. For this reason, when the internal conductor pattern and the magnetic layer are in close contact with each other, a stress is generated inside the element, resulting in a decrease in magnetic characteristics, variation, and the like due to distortion inside the element.
そこで、特許文献１に記載の積層型インダクタでは、内部導体パターンの焼結の際の収縮率は、磁性体層の焼結の際の収縮率よりも大きくなっている。これにより、焼結後に、内部導体パターンと磁性体層との間に空隙が形成されるようになる。その結果、残留応力の発生が抑制され、磁気特性の低下、ばらつき等の発生が抑制される。 Therefore, in the multilayer inductor described in Patent Document 1, the shrinkage rate when the internal conductor pattern is sintered is larger than the shrinkage rate when the magnetic layer is sintered. Thereby, an air gap is formed between the internal conductor pattern and the magnetic layer after sintering. As a result, the occurrence of residual stress is suppressed, and the occurrence of magnetic property deterioration and variation is suppressed.
しかしながら、特許文献１に記載の積層型インダクタは、残留応力の発生を十分に抑制できない。より詳細には、特許文献１に記載の積層型インダクタでは、内部導体パターンと内部導体パターンの上下の磁性体層との間で架橋が形成される。そのため、内部導体パターンと磁性体層とが密着し、焼結時にこれらの間に空隙が形成されにくい。その結果、特許文献１に記載の積層型インダクタでは、残留応力の発生を十分に抑制できない。 However, the multilayer inductor described in Patent Document 1 cannot sufficiently suppress the occurrence of residual stress. More specifically, in the multilayer inductor described in Patent Document 1, a bridge is formed between the inner conductor pattern and the upper and lower magnetic layers of the inner conductor pattern. For this reason, the internal conductor pattern and the magnetic layer are in close contact with each other, and a void is not easily formed between them during sintering. As a result, the multilayer inductor described in Patent Document 1 cannot sufficiently suppress the occurrence of residual stress.
そこで、本発明の目的は、残留応力の発生を抑制できる電子部品及びその製造方法を提供することである。 Accordingly, an object of the present invention is to provide an electronic component capable of suppressing the occurrence of residual stress and a method for manufacturing the same.
本発明の一形態に係る電子部品は、複数の絶縁体層が積層されて構成されている積層体と、前記絶縁体層に積層方向から挟まれているインダクタ導体と、を備えており、前記インダクタ導体において積層方向の一方側に位置する第１の絶縁体層に対向している第１の部分の形成に用いられる第１の導電性ペーストの第１の焼結開始温度が、該インダクタ導体において積層方向の他方側に位置する第２の絶縁体層に対向している第２の部分の形成に用いられる第２の導電性ペーストの第２の焼結開始温度よりも高く、前記第１の部分と前記第１の絶縁体層との間に、連続した隙間が形成されていること、を特徴とする。 An electronic component according to an aspect of the present invention includes: a multilayer body configured by laminating a plurality of insulator layers; and an inductor conductor sandwiched between the insulator layers from the stack direction. In the inductor conductor, the first sintering start temperature of the first conductive paste used for forming the first portion facing the first insulator layer located on one side in the laminating direction is the inductor conductor. rather higher than the second sintering initiation temperature of the second conductive paste used for forming the second portion facing the second insulating layer located on the other side in the stacking direction in the first A continuous gap is formed between the portion 1 and the first insulator layer .
本発明の一形態に係る電子部品の製造方法は、複数のセラミックグリーン層が積層されて構成されている積層体と、該セラミックグリーン層に積層方向から挟まれているインダクタ導体と、を備えた未焼結体を作製する未焼結体作製工程と、前記未焼結体を焼結する焼結工程と、を備えており、前記未焼結体作製工程では、前記インダクタ導体において積層方向の一方側に位置する第１のセラミックグリーン層に対向している第１の部分を第１の導電性ペーストを用いて形成し、該インダクタ導体において積層方向の他方側に位置する第２のセラミックグリーン層に対向している第２の部分を第２の導電性ペーストを用いて形成し、前記第１の導電性ペーストの第１の焼結開始温度は、前記第２の導電性ペーストの第２の焼結開始温度よりも高く、かつ、前記セラミックグリーン層の焼結開始温度より低く、前記焼結工程は、前記未焼結体を、前記第２の導電性ペーストの前記第２の焼結開始温度、及び前記第１の導電性ペーストの前記第１の焼結開始温度を順次経て、前記セラミックグリーン層の焼結開始温度より高い温度まで昇温させる工程を含むこと、を特徴とする。 An electronic component manufacturing method according to an aspect of the present invention includes: a multilayer body configured by laminating a plurality of ceramic green layers; and an inductor conductor sandwiched between the ceramic green layers from the stacking direction. A non-sintered body preparation step for manufacturing a non-sintered body, and a sintering step for sintering the non-sintered body. A first portion facing the first ceramic green layer located on one side is formed using a first conductive paste, and a second ceramic green located on the other side in the stacking direction of the inductor conductor A second portion facing the layer is formed using a second conductive paste, and a first sintering start temperature of the first conductive paste is a second temperature of the second conductive paste. Than the sintering start temperature of Ku, and the lower than the sintering initiation temperature of the ceramic green layer, the sintering step, said green body, said second of said second sintering starting temperature of the conductive paste, and the first A step of sequentially raising the temperature to a temperature higher than the sintering start temperature of the ceramic green layer through the first sintering start temperature of the conductive paste .
本発明によれば、残留応力の発生を抑制できる。 According to the present invention, the occurrence of residual stress can be suppressed.
以下に、本発明の実施形態に係る電子部品及びその製造方法について説明する。 Below, the electronic component which concerns on embodiment of this invention, and its manufacturing method are demonstrated.
（電子部品の構成）
以下に、本発明の一実施形態に係る電子部品の構成について図面を参照しながら説明する。図１は、一実施形態に係る電子部品１０ａの外観斜視図である。図２は、電子部品１０ａの積層体１２の分解斜視図である。以下では、電子部品１０ａの積層方向を上下方向と定義し、上側から電子部品１０ａを平面視したときに長辺が延在している方向を前後方向と定義し、上側から電子部品１０ａを平面視したときに短辺が延在している方向を左右方向と定義する。
(Configuration of electronic parts)
The configuration of an electronic component according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an external perspective view of an electronic component 10a according to an embodiment. FIG. 2 is an exploded perspective view of the multilayer body 12 of the electronic component 10a. In the following, the stacking direction of the electronic components 10a is defined as the vertical direction, the direction in which the long side extends when the electronic component 10a is viewed in plan from the upper side is defined as the front-rear direction, and the electronic component 10a is planar from the upper side. The direction in which the short side extends when viewed is defined as the left-right direction.
電子部品１０ａは、図１及び図２に示すように、積層体１２、外部電極１４ａ，１４ｂ及びインダクタＬを備えている。 As shown in FIGS. 1 and 2, the electronic component 10 a includes a multilayer body 12, external electrodes 14 a and 14 b, and an inductor L.
積層体１２は、直方体状をなしており、絶縁体層１６ａ〜１６ｉが上側から下側へとこの順に積層されて構成されている。絶縁体層１６ａ〜１６ｉは、図２に示すように、長方形状をなしており、例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライトからなる磁性体材料により作製されている。以下では、絶縁体層１６ａ〜１６ｉの上側の面を表面と呼び、絶縁体層１６ａ〜１６ｉの下側の面を裏面と呼ぶ。 The stacked body 12 has a rectangular parallelepiped shape, and the insulating layers 16a to 16i are stacked in this order from the upper side to the lower side. As shown in FIG. 2, the insulator layers 16 a to 16 i have a rectangular shape, and are made of, for example, a magnetic material made of Ni—Cu—Zn-based ferrite. Hereinafter, the upper surface of the insulator layers 16a to 16i is referred to as a front surface, and the lower surface of the insulator layers 16a to 16i is referred to as a back surface.
インダクタＬは、上側から平面視したときに、反時計回りに周回しながら下側に向かって進行する螺旋状をなしており、インダクタ導体１８ａ〜１８ｃ及びビアホール導体ｖ１，ｖ２を含んでいる。インダクタ導体１８ａ〜１８ｃ及びビアホール導体ｖ１，ｖ２は、例えば、Ａｇを主成分とする導電性材料により作製されている。 The inductor L has a spiral shape that travels in the counterclockwise direction when viewed in plan from the upper side and includes inductor conductors 18a to 18c and via-hole conductors v1 and v2. The inductor conductors 18a to 18c and the via-hole conductors v1 and v2 are made of, for example, a conductive material mainly composed of Ag.
インダクタ導体１８ａは、絶縁体層１６ｄの表面上に設けられており、反時計回りに周回する線状導体である。インダクタ導体１８ａは、上下方向から絶縁体層１６ｃ，１６ｄに挟まれている。インダクタ導体１８ａは、３／４周分の長さを有しており、絶縁体層１６ｄの左側の長辺、前側の短辺及び右側の長辺に沿って延在している。 The inductor conductor 18a is a linear conductor that is provided on the surface of the insulator layer 16d and circulates counterclockwise. The inductor conductor 18a is sandwiched between the insulating layers 16c and 16d from above and below. The inductor conductor 18a has a length corresponding to ¾ circumference, and extends along the left long side, the front short side, and the right long side of the insulating layer 16d.
インダクタ導体１８ｂは、絶縁体層１６ｅの表面上に設けられており、反時計回りに周回する線状導体である。インダクタ導体１８ｂは、上下方向から絶縁体層１６ｄ，１６ｅに挟まれている。インダクタ導体１８ｂは、３／４周分の長さを有しており、絶縁体層１６ｅの後ろ側の短辺、左側の長辺及び前側の短辺に沿って延在している。 The inductor conductor 18b is a linear conductor that is provided on the surface of the insulating layer 16e and circulates counterclockwise. The inductor conductor 18b is sandwiched between the insulating layers 16d and 16e from the vertical direction. The inductor conductor 18b has a length corresponding to 3/4 circumference, and extends along the short side on the back side, the long side on the left side, and the short side on the front side of the insulator layer 16e.
インダクタ導体１８ｃは、絶縁体層１６ｆの表面上に設けられており、反時計回りに周回する線状導体である。インダクタ導体１８ｃは、上下方向から絶縁体層１６ｅ，１６ｆに挟まれている。インダクタ導体１８ｃは、３／４周分の長さを有しており、絶縁体層１６ｆの右側の長辺、後ろ側の短辺及び左側の長辺に沿って延在している。以下では、インダクタ導体１８ａ〜１８ｃの反時計回り方向の上流側の端部を上流端と呼び、インダクタ導体１８ａ〜１８ｃの反時計回り方向の下流側の端部を下流端と呼ぶ。 The inductor conductor 18c is a linear conductor that is provided on the surface of the insulating layer 16f and circulates counterclockwise. The inductor conductor 18c is sandwiched between the insulating layers 16e and 16f from the vertical direction. The inductor conductor 18c has a length corresponding to 3/4 circumference, and extends along the right long side, the rear short side, and the left long side of the insulating layer 16f. Hereinafter, the upstream end of the inductor conductors 18a to 18c in the counterclockwise direction is referred to as an upstream end, and the downstream end of the inductor conductors 18a to 18c in the counterclockwise direction is referred to as a downstream end.
ビアホール導体ｖ１は、絶縁体層１６ｄを上下方向に貫通しており、インダクタ導体１８ａの下流端とインダクタ導体１８ｂの上流端とを接続している。ビアホール導体ｖ２は、絶縁体層１６ｅを上下方向に貫通しており、インダクタ導体１８ｂの下流端とインダクタ導体１８ｃの上流端とを接続している。 The via-hole conductor v1 penetrates the insulating layer 16d in the vertical direction, and connects the downstream end of the inductor conductor 18a and the upstream end of the inductor conductor 18b. The via-hole conductor v2 passes through the insulating layer 16e in the vertical direction, and connects the downstream end of the inductor conductor 18b and the upstream end of the inductor conductor 18c.
インダクタ導体１８ａの上流端は、絶縁体層１６ｄの後ろ側の短辺に引き出されている。インダクタ導体１８ｃの下流端は、絶縁体層１６ｆの前側の短辺に引き出されている。 The upstream end of the inductor conductor 18a is drawn to the short side on the back side of the insulating layer 16d. The downstream end of the inductor conductor 18c is drawn to the short side on the front side of the insulating layer 16f.
外部電極１４ａは、積層体１２の後ろ側の端面を覆っていると共に、該端面に隣接する４つの面に折り返されている。積層体１２の後ろ側の端面は、絶縁体層１６ａ〜１６ｉの後ろ側の短辺が連なって形成されている面である。これにより、外部電極１４ａは、インダクタ導体１８ａの上流端と接続されている。 The external electrode 14a covers the rear end surface of the multilayer body 12, and is folded back to four surfaces adjacent to the end surface. The rear end surface of the stacked body 12 is a surface formed by connecting the short sides on the rear side of the insulator layers 16a to 16i. Thereby, the external electrode 14a is connected to the upstream end of the inductor conductor 18a.
外部電極１４ｂは、積層体１２の前側の端面を覆っていると共に、該端面に隣接する４つの面に折り返されている。積層体１２の前側の端面は、絶縁体層１６ａ〜１６ｉの前側の短辺が連なって形成されている面である。これにより、外部電極１４ｂは、インダクタ導体１８ｃの下流端と接続されている。 The external electrode 14b covers the front end surface of the multilayer body 12, and is folded back to four surfaces adjacent to the end surface. The front end surface of the stacked body 12 is a surface on which the front short sides of the insulating layers 16a to 16i are connected. Thus, the external electrode 14b is connected to the downstream end of the inductor conductor 18c.
ところで、電子部品１０ａは残留応力が発生することを抑制するための構成を有している。以下にかかる構成について図面を参照しながら説明する。図３Ａは、図１の電子部品１０ａのＡ−Ａにおける断面構造図である。また、図３Ｂには、インダクタ導体１８ａの拡大図も併せて示してある。 Incidentally, the electronic component 10a has a configuration for suppressing the occurrence of residual stress. The configuration according to the following will be described with reference to the drawings. FIG. 3A is a cross-sectional structure diagram of the electronic component 10a of FIG. FIG. 3B also shows an enlarged view of the inductor conductor 18a.
図３Ａ及び図３Ｂに示すように、インダクタ導体１８ａは、横長な楕円形状の断面構造を有しており、第１の部分２０ａ及び第２の部分２２ａを含んでいる。第１の部分２０ａは、インダクタ導体１８ａの上半分を占めており、インダクタ導体１８ａの上側に位置する絶縁体層１６ｃと対向している部分である。第２の部分２２ａは、インダクタ導体１８ａの下半分を占めており、インダクタ導体１８ａの下側に位置する絶縁体層１６ｄと対向している部分である。また、第１の部分２０ａと絶縁体層１６ｃとの間には、隙間Ｓｐが存在しており、第２の部分２２ａと絶縁体層１６ｄとの間には、隙間が存在していない。 As shown in FIGS. 3A and 3B, the inductor conductor 18a has a horizontally long elliptical cross-sectional structure, and includes a first portion 20a and a second portion 22a. The first portion 20a occupies the upper half of the inductor conductor 18a and is a portion facing the insulator layer 16c located above the inductor conductor 18a. The second portion 22a occupies the lower half of the inductor conductor 18a and is a portion facing the insulator layer 16d located on the lower side of the inductor conductor 18a. Further, a gap Sp exists between the first portion 20a and the insulator layer 16c, and no gap exists between the second portion 22a and the insulator layer 16d.
また、インダクタ導体１８ｂは、横長な楕円形状の断面構造を有しており、第１の部分２０ｂ及び第２の部分２２ｂを含んでいる。第１の部分２０ｂは、インダクタ導体１８ｂの上半分を占めており、インダクタ導体１８ｂの上側に位置する絶縁体層１６ｄと対向している部分である。第２の部分２２ｂは、インダクタ導体１８ｂの下半分を占めており、インダクタ導体１８ｂの下側に位置する絶縁体層１６ｅと対向している部分である。また、第１の部分２０ｂと絶縁体層１６ｄとの間には、隙間Ｓｐが存在しており、第２の部分２２ｂと絶縁体層１６ｅとの間には、隙間が存在していない。 The inductor conductor 18b has a horizontally long elliptical cross-sectional structure and includes a first portion 20b and a second portion 22b. The first portion 20b occupies the upper half of the inductor conductor 18b, and is a portion facing the insulator layer 16d located above the inductor conductor 18b. The second portion 22b occupies the lower half of the inductor conductor 18b, and is a portion facing the insulator layer 16e located on the lower side of the inductor conductor 18b. Further, there is a gap Sp between the first portion 20b and the insulator layer 16d, and no gap is present between the second portion 22b and the insulator layer 16e.
また、インダクタ導体１８ｃは、横長な楕円形状の断面構造を有しており、第１の部分２０ｃ及び第２の部分２２ｃを含んでいる。第１の部分２０ｃは、インダクタ導体１８ｃの上半分を占めており、インダクタ導体１８ｃの上側に位置する絶縁体層１６ｅと対向している部分である。第２の部分２２ｃは、インダクタ導体１８ｃの下半分を占めており、インダクタ導体１８ｃの下側に位置する絶縁体層１６ｆと対向している部分である。また、第１の部分２０ｃと絶縁体層１６ｅとの間には、隙間Ｓｐが存在しており、第２の部分２２ｃと絶縁体層１６ｆとの間には、隙間が存在していない。 The inductor conductor 18c has a horizontally long elliptical cross-sectional structure and includes a first portion 20c and a second portion 22c. The first portion 20c occupies the upper half of the inductor conductor 18c, and is a portion facing the insulator layer 16e located above the inductor conductor 18c. The second portion 22c occupies the lower half of the inductor conductor 18c, and is a portion facing the insulator layer 16f located on the lower side of the inductor conductor 18c. Further, a gap Sp exists between the first portion 20c and the insulator layer 16e, and no gap exists between the second portion 22c and the insulator layer 16f.
以上のように、第１の部分２０ａと絶縁体層１６ｃとの間、第１の部分２０ｂと絶縁体層１６ｄとの間、及び、第１の部分２０ｃと絶縁体層１６ｅとの間に隙間Ｓｐが形成されることにより、後述するように、電子部品１０ａに残留応力が発生することが抑制されている。 As described above, there are gaps between the first portion 20a and the insulator layer 16c, between the first portion 20b and the insulator layer 16d, and between the first portion 20c and the insulator layer 16e. By forming Sp, residual stress is suppressed from occurring in the electronic component 10a, as will be described later.
（電子部品の製造方法）
以上のように構成された電子部品１０ａの製造方法について図面を参照しながら説明する。
(Method for manufacturing electronic parts)
A method for manufacturing the electronic component 10a configured as described above will be described with reference to the drawings.
まず、図２に示す絶縁体層１６ａ〜１６ｉとなるべきセラミックグリーンシートを形成する。具体的には、酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）及び酸化銅（ＣｕＯ）及び酸化ニッケル（ＮｉＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。 First, ceramic green sheets to be the insulator layers 16a to 16i shown in FIG. 2 are formed. Specifically, ferric oxide (Fe 2 O 3 ), zinc oxide (ZnO), copper oxide (CuO), and nickel oxide (NiO) were weighed at a predetermined ratio, and each material was put into a ball mill as a raw material. Wet preparation. The obtained mixture is dried and pulverized, and the obtained powder is calcined at 800 ° C. for 1 hour. The obtained calcined powder is wet pulverized by a ball mill, dried and then crushed to obtain a ferrite ceramic powder.
このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６ａ〜１６ｉとなるべきセラミックグリーンシートを作製する。 A binder (vinyl acetate, water-soluble acrylic, etc.), a plasticizer, a wetting material, and a dispersing agent are added to the ferrite ceramic powder, followed by mixing with a ball mill, and then defoaming is performed under reduced pressure. The obtained ceramic slurry is formed into a sheet shape on a carrier sheet by a doctor blade method and dried to produce ceramic green sheets to be the insulator layers 16a to 16i.
次に、絶縁体層１６ｄ，１６ｅとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｖ１，ｖ２を形成する。具体的には、絶縁体層１６ｄ，１６ｅとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、これらのビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。 Next, via-hole conductors v1 and v2 are formed in the ceramic green sheets to be the insulator layers 16d and 16e, respectively. Specifically, a via hole is formed by irradiating a ceramic green sheet to be the insulator layers 16d and 16e with a laser beam. Next, these via holes are filled with a conductive paste such as Ag, Pd, Cu, Au or an alloy thereof by a method such as printing.
次に、絶縁体層１６ｄ〜１６ｆとなるべきセラミックグリーンシート上にインダクタ導体１８ａ〜１８ｃを形成する。具体的には、インダクタ導体１８ａ〜１８ｃのそれぞれを第１の印刷工程及び第２の印刷工程の２回の印刷工程により形成する。 Next, inductor conductors 18a to 18c are formed on the ceramic green sheets to be the insulator layers 16d to 16f. Specifically, each of the inductor conductors 18a to 18c is formed by two printing steps, a first printing step and a second printing step.
まず、第１の印刷工程について説明する。第１の印刷工程では、絶縁体層１６ｄ〜１６ｆとなるべきセラミックグリーンシートのそれぞれの上に、第２の導電性ペーストをスクリーン印刷法で塗布することにより、第２の部分２２ａ〜２２ｃを形成する。第２の部分２２ａ〜２２ｃはそれぞれ、上側から平面視したときには、インダクタ導体１８ａ〜１８ｃと同じ形状をなしている。第２の導電性ペーストは、Ａｇからなる金属粒子とバインダーとの混合物である。また、第２の導電性ペーストに含まれる金属粒子の表面にはコーティングが施されていない。なお、第２の導電性ペーストに含まれる金属粒子は、Ａｇに限らず、Ｐｄ，Ｃｕ，Ａｕ又はこれらの合金や混合物であってもよい。また、第２の部分２２ａ〜２２ｃを形成する第１の印刷工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。 First, the first printing process will be described. In the first printing step, second portions 22a to 22c are formed by applying a second conductive paste on each of the ceramic green sheets to be the insulator layers 16d to 16f by a screen printing method. To do. Each of the second portions 22a to 22c has the same shape as the inductor conductors 18a to 18c when viewed from above. The second conductive paste is a mixture of Ag metal particles and a binder. In addition, the surface of the metal particles contained in the second conductive paste is not coated. The metal particles contained in the second conductive paste are not limited to Ag, but may be Pd, Cu, Au, or an alloy or mixture thereof. Further, the first printing step for forming the second portions 22a to 22c and the step of filling the via hole with the conductive paste may be performed in the same step.
次に、第２の印刷工程について説明する。第２の印刷工程では、第２の部分２２ａ〜２２ｃのそれぞれの上に、第１の導電性ペーストをスクリーン印刷法で塗布することにより、第１の部分２０ａ〜２０ｃを形成する。第１の部分２０ａ〜２０ｃはそれぞれ、上側から平面視したときには、第２の部分２２ａ〜２２ｃ（すなわち、インダクタ導体１８ａ〜１８ｃ）と同じ形状をなしている。よって、第２の印刷工程において用いられるスクリーン板と第１の印刷工程において用いられるスクリーン板とは同じである。 Next, the second printing process will be described. In the second printing step, the first portions 20a to 20c are formed by applying a first conductive paste on each of the second portions 22a to 22c by a screen printing method. Each of the first portions 20a to 20c has the same shape as the second portions 22a to 22c (that is, the inductor conductors 18a to 18c) when viewed from above. Therefore, the screen plate used in the second printing step is the same as the screen plate used in the first printing step.
また、第１の導電性ペーストは、Ａｇからなる金属粒子とバインダーとの混合物である。第１の導電性ペーストに含まれる金属粒子の表面にはコーティングが施されている。コーティングの材料は、例えば、酸化カルシウムや酸化マグネシウムである。また、第１の導電性ペーストに含まれる金属粒子の平均粒径は、第２の導電性ペーストに含まれる金属粒子の平均粒径よりも大きい。本実施形態では、第１の導電性ペーストに含まれる金属粒子の平均粒径は、５μｍであり、第２の導電性ペーストに含まれる金属粒子の平均粒径は、１μｍである。平均粒径の測定については、レーザ回折／散乱式粒度分布測定によって行った。 The first conductive paste is a mixture of Ag metal particles and a binder. The surface of the metal particles contained in the first conductive paste is coated. The material of the coating is, for example, calcium oxide or magnesium oxide. Moreover, the average particle diameter of the metal particles contained in the first conductive paste is larger than the average particle diameter of the metal particles contained in the second conductive paste. In this embodiment, the average particle diameter of the metal particles contained in the first conductive paste is 5 μm, and the average particle diameter of the metal particles contained in the second conductive paste is 1 μm. The average particle size was measured by laser diffraction / scattering particle size distribution measurement.
なお、第１の導電性ペーストに含まれる金属粒子は、Ａｇに限らず、Ｐｄ，Ｃｕ，Ａｕ又はこれらの合金や混合物であってもよい。 The metal particles contained in the first conductive paste are not limited to Ag, but may be Pd, Cu, Au, or an alloy or mixture thereof.
ここで、第１の導電性ペーストと第２の導電性ペーストの２種類の導電性ペーストを用いる理由について説明する。図４は、導電性ペーストの収縮率と温度との関係を示したグラフである。縦軸は収縮率を示し、横軸は温度を示す。 Here, the reason for using two types of conductive pastes of the first conductive paste and the second conductive paste will be described. FIG. 4 is a graph showing the relationship between the shrinkage rate of the conductive paste and the temperature. The vertical axis indicates the shrinkage rate, and the horizontal axis indicates the temperature.
第１の導電性ペーストに含まれる金属粒子の平均粒径は、第２の導電性ペーストに含まれる金属粒子の平均粒径よりも大きい。金属粒子の粒径が大きくなれば、導電性ペーストは焼結されにくくなる。よって、図４に示すように、第１の導電性ペーストの方が第２の導電性ペーストよりも収縮が始まる温度（以下、焼結開始温度と呼ぶ）が高い。また、第１の導電性ペーストの方が第２の導電性ペーストよりも収縮が終わる温度（以下、焼結終了温度と呼ぶ）が高い。よって、同じ条件で第１の導電性ペーストと第２の導電性ペーストとを焼結した場合、第２の導電性ペーストの方が第１の導電性ペーストよりも先に、収縮を開始し、収縮を終了する。 The average particle diameter of the metal particles contained in the first conductive paste is larger than the average particle diameter of the metal particles contained in the second conductive paste. If the particle size of the metal particles is increased, the conductive paste is less likely to be sintered. Therefore, as shown in FIG. 4, the first conductive paste has a higher temperature at which shrinkage starts (hereinafter referred to as sintering start temperature) than the second conductive paste. In addition, the first conductive paste has a higher temperature at which the shrinkage ends (hereinafter referred to as sintering end temperature) than the second conductive paste. Therefore, when the first conductive paste and the second conductive paste are sintered under the same conditions, the second conductive paste starts to shrink before the first conductive paste, End contraction.
また、以下の理由によっても、第１の導電性ペーストの焼結開始温度は、第２の導電性ペーストの焼結開始温度よりも高くなる。より詳細には、第１の導電性ペーストに含まれる金属粒子の表面にはコーティングが施され、第２の導電性ペーストに含まれる金属粒子の表面にはコーティングが施されていない。金属粒子の表面にコーティングが施されている導体性ペーストは、金属粒子の表面にコーティングが施されていない導体性ペーストに比べて焼結されにくくなる。よって、第１の導電性ペーストの焼結開始温度は、第２の導電性ペーストの焼結開始温度よりも高くなる。 For the following reasons, the sintering start temperature of the first conductive paste is higher than the sintering start temperature of the second conductive paste. More specifically, the surface of the metal particles contained in the first conductive paste is coated, and the surface of the metal particles contained in the second conductive paste is not coated. The conductive paste in which the surface of the metal particles is coated is less likely to be sintered than the conductive paste in which the surface of the metal particles is not coated. Therefore, the sintering start temperature of the first conductive paste is higher than the sintering start temperature of the second conductive paste.
本実施形態では、第１の導電性ペーストの焼結開始温度は、５８０℃〜６００℃であり、第２の導電性ペーストの焼結開始温度は、２５０℃〜３００℃である。また、第１の導電性ペーストの焼結終了温度は、８００℃〜９００℃であり、第２の導電性ペーストの焼結終了温度は、約６００℃である。なお、焼結開始温度とは、導電性ペーストの収縮率が１％に到達した温度を意味する。焼結終了温度とは、導電性ペーストの収縮率が最大になるときの温度を意味する。収縮率とは、加熱前の被測定物の長さと加熱後の被測定物の長さとの差を加熱前の被測定物の長さで割って１００を掛けた値である。 In this embodiment, the sintering start temperature of the first conductive paste is 580 ° C. to 600 ° C., and the sintering start temperature of the second conductive paste is 250 ° C. to 300 ° C. The sintering end temperature of the first conductive paste is 800 ° C. to 900 ° C., and the sintering end temperature of the second conductive paste is about 600 ° C. The sintering start temperature means a temperature at which the shrinkage rate of the conductive paste has reached 1%. The sintering end temperature means a temperature at which the shrinkage rate of the conductive paste is maximized. The shrinkage rate is a value obtained by dividing the difference between the length of the object to be measured before heating and the length of the object to be measured after heating by the length of the object to be measured before heating and multiplying by 100.
図２に戻って、絶縁体層１６ａ〜１６ｉとなるべきセラミックグリーンシートをこの順に並べて積層・圧着する工程について説明する。絶縁体層１６ａ〜１６ｉとなるべきセラミックグリーンシートの積層・圧着は、１枚ずつ積層して仮圧着した後、未焼結のマザー積層体を静水圧プレスなどにより加圧して本圧着を行う。これにより、第１の部分２０ａ及び第２の部分２２ａが形成された絶縁体層１６ｄとなるべきセラミックグリーンシート上に絶縁体層１６ｃとなるべきセラミックグリーンシートが積層される。同様に、第１の部分２０ｂ及び第２の部分２２ｂが形成された絶縁体層１６ｅとなるべきセラミックグリーンシート上に絶縁体層１６ｄとなるべきセラミックグリーンシートが積層される。同様に、第１の部分２０ｃ及び第２の部分２２ｃが形成された絶縁体層１６ｆとなるべきセラミックグリーンシート上に絶縁体層１６ｅとなるべきセラミックグリーンシートが積層される。その結果、絶縁体層１６ａ〜１６ｉとなるべきセラミックグリーンシートが積層されて構成されているマザー積層体と、絶縁体層１６ｃ〜１６ｆとなるべきセラミックグリーンシートに上下方向から挟まれているインダクタ導体１８ａ〜１８ｃと、を備えたマザー未焼結体を得る。 Returning to FIG. 2, the process of laminating and pressing the ceramic green sheets to be the insulator layers 16a to 16i in this order will be described. Lamination and pressure bonding of the ceramic green sheets to be the insulator layers 16a to 16i are performed by laminating one sheet at a time and performing temporary pressure bonding, and then pressing the unsintered mother laminated body by a hydrostatic pressure press or the like. Thereby, the ceramic green sheet to be the insulator layer 16c is laminated on the ceramic green sheet to be the insulator layer 16d in which the first portion 20a and the second portion 22a are formed. Similarly, the ceramic green sheet to be the insulator layer 16d is laminated on the ceramic green sheet to be the insulator layer 16e in which the first portion 20b and the second portion 22b are formed. Similarly, a ceramic green sheet to be the insulator layer 16e is laminated on the ceramic green sheet to be the insulator layer 16f in which the first portion 20c and the second portion 22c are formed. As a result, a mother laminate formed by laminating ceramic green sheets to be the insulator layers 16a to 16i, and an inductor conductor sandwiched between the ceramic green sheets to be the insulator layers 16c to 16f from above and below. A mother unsintered body having 18a to 18c is obtained.
次に、マザー未焼結体をカット刃により所定寸法の未焼結体にカットする。この未焼結体に脱バインダー処理及び焼結を行う。以下に、焼結工程について図面を参照しながら説明する。図５は、焼結工程において、第１の部分２０ａの形成に用いられる第１の導電性ペーストに含まれる金属粒子Ｐ１及び第２の部分２２ａの形成に用いられる第２の導電性ペーストに含まれる金属粒子Ｐ２を示した図である。 Next, the mother green body is cut into a green body having a predetermined size by a cutting blade. The green body is subjected to binder removal processing and sintering. Below, a sintering process is demonstrated, referring drawings. FIG. 5 is included in the second conductive paste used for forming the metal particles P1 and the second portion 22a included in the first conductive paste used for forming the first portion 20a in the sintering process. It is the figure which showed the metal particle P2 used.
焼結は、以下の条件で行った。第１の焼結過程において常温から４００℃まで２５時間かけて昇温させ、第２の焼結過程において４００℃から９５０℃まで６時間かけて昇温させ、第３の焼結過程において９５０℃を２時間保持した。 Sintering was performed under the following conditions. In the first sintering process, the temperature is raised from room temperature to 400 ° C. over 25 hours, in the second sintering process, the temperature is raised from 400 ° C. to 950 ° C. over 6 hours, and in the third sintering process, 950 ° C. For 2 hours.
第１の焼結過程では、絶縁体層１６ｄ上に塗布された第２の導電性ペーストからなる第２の部分２２ａが焼結されて収縮する。具体的には、第２の導電性ペーストの焼結開始温度は２５０℃〜３００℃であり、第１焼結過程での温度は常温〜４００℃である。よって、図５に示すように、第２の導電性ペーストに含まれる金属粒子Ｐ２が溶融する。金属粒子Ｐ２が溶融すると、金属粒子Ｐ２間の隙間がなくなるので、第２の部分２２ａが収縮する。一方、第１の焼結過程では、第１の導電性ペーストからなる第１の部分２０ａは焼結されず収縮しない。ただし、第１の部分２０ａと第２の部分２２ａとの界面近傍の金属粒子Ｐ１は、溶融した金属粒子Ｐ２の表面張力により下方に引っ張られる。これにより、第１の部分２０ａが下方に引っ張られて、第１の部分２０ａと第１の部分２０ａの上側に位置する絶縁体層１６ｃとの間に隙間Ｓｐが形成される。 In the first sintering process, the second portion 22a made of the second conductive paste applied on the insulator layer 16d is sintered and contracted. Specifically, the sintering start temperature of the second conductive paste is 250 ° C. to 300 ° C., and the temperature in the first sintering process is room temperature to 400 ° C. Therefore, as shown in FIG. 5, the metal particles P2 contained in the second conductive paste are melted. When the metal particles P2 are melted, there is no gap between the metal particles P2, and the second portion 22a contracts. On the other hand, in the first sintering process, the first portion 20a made of the first conductive paste is not sintered and does not shrink. However, the metal particles P1 in the vicinity of the interface between the first portion 20a and the second portion 22a are pulled downward by the surface tension of the molten metal particles P2. Thereby, the first portion 20a is pulled downward, and a gap Sp is formed between the first portion 20a and the insulating layer 16c located above the first portion 20a.
第２の焼結過程では、第１の導電性ペーストからなる第１の部分２０ａが焼結されて収縮する。具体的には、第１の導電性ペーストの焼結開始温度は５８０℃〜６００℃であり、第２焼結過程での温度は４００℃〜９００℃である。よって、第１の導電性ペーストに含まれる金属粒子Ｐ１が溶融する。金属粒子Ｐ１が溶融すると、金属粒子Ｐ１間の隙間がなくなるので、第１の部分２０ａが収縮する。これにより、隙間Ｓｐが拡大する。また、セラミックグリーンシートの焼結開始温度は８００℃であり、セラミックグリーンシートの焼結終了温度は９３０℃〜９５０℃である。よって、第２の焼成過程においてセラミックグリーンシートの焼結が開始される。 In the second sintering process, the first portion 20a made of the first conductive paste is sintered and contracts. Specifically, the sintering start temperature of the first conductive paste is 580 ° C. to 600 ° C., and the temperature in the second sintering process is 400 ° C. to 900 ° C. Therefore, the metal particles P1 contained in the first conductive paste are melted. When the metal particles P1 are melted, there is no gap between the metal particles P1, and the first portion 20a contracts. Thereby, the gap Sp is enlarged. Moreover, the sintering start temperature of the ceramic green sheet is 800 ° C., and the sintering end temperature of the ceramic green sheet is 930 ° C. to 950 ° C. Therefore, sintering of the ceramic green sheet is started in the second firing process.
第３の焼成過程では、セラミックグリーンシートが焼結される。セラミックグリーンシートの焼結開始温度は８００℃であり、セラミックグリーンシートの焼結終了温度は９３０℃〜９５０℃である。よって、第３の焼成過程において９５０℃を２時間保持することにより、セラミックグリーンシートが焼結されて絶縁体層１６ｄとなる。同様に絶縁体層１６ａ〜１６ｃ，１６ｅ〜１６ｉが形成され、積層体１２を得ることができる。 In the third firing process, the ceramic green sheet is sintered. The sintering start temperature of the ceramic green sheet is 800 ° C., and the sintering end temperature of the ceramic green sheet is 930 ° C. to 950 ° C. Therefore, by holding 950 ° C. for 2 hours in the third firing process, the ceramic green sheet is sintered and becomes the insulator layer 16d. Similarly, the insulator layers 16a to 16c and 16e to 16i are formed, and the laminate 12 can be obtained.
次に、積層体１２にバレル加工を施して、面取りを行う。その後、積層体１２の表面に、例えば、浸漬法等の方法により主成分が銀である電極ペーストを塗布及び焼き付けすることにより、外部電極１４ａ，１４ｂとなるべき銀電極を形成する。銀電極の焼き付けは、８００℃で１時間行われる。 Next, the laminated body 12 is barrel-processed and chamfered. Thereafter, an electrode paste whose main component is silver is applied and baked on the surface of the laminate 12 by, for example, a dipping method or the like, thereby forming silver electrodes to be the external electrodes 14a and 14b. The silver electrode is baked at 800 ° C. for 1 hour.
最後に、銀電極の表面に、Ｎｉめっき及びＳｎめっきを施すことにより、外部電極１４ａ，１４ｂを形成する。以上の工程を経て、図１に示す電子部品１０ａが完成する。 Finally, external electrodes 14a and 14b are formed by performing Ni plating and Sn plating on the surface of the silver electrode. Through the above steps, the electronic component 10a shown in FIG. 1 is completed.
（効果）
以上のように構成された電子部品１０ａ及び電子部品１０ａの製造方法によれば、残留応力の発生を抑制できる。より詳細には、電子部品１０ａ及び電子部品１０ａの製造方法では、インダクタ導体１８ａ〜１８ｃにおいて上側に位置する絶縁体層１６ｃ〜１６ｅに対向している第１の部分２０ａ〜２０ｃの形成に用いられる第１の導電性ペーストの第１の焼結開始温度が、インダクタ導体１８ａ〜１８ｃにおいて下側に位置する絶縁体層１６ｄ〜１６ｆに対向している第２の部分２２ａ〜２２ｃの形成に用いられる第２の導電性ペーストの第２の焼結開始温度よりも高い。これにより、未焼結体の焼結時に、第２の部分２２ａ〜２２ｃが第１の部分２０ａ〜２０ｃよりも先に収縮する。そのため、第１の部分２０ａ〜２０ｃと絶縁体層１６ｃ〜１６ｅとの間に隙間Ｓｐが形成される。これにより、インダクタ導体１８ａ〜１８ｃはそれぞれ、下側に位置する絶縁体層１６ｄ〜１６ｆとの間で架橋を生じ、絶縁体層１６ｄ〜１６ｆと密着する。一方、インダクタ導体１８ａ〜１８ｃはそれぞれ、上側に位置する絶縁体層１６ｃ〜１６ｅとの間で架橋を生じず、絶縁体層１６ｃ〜１６ｅと密着しない。よって、インダクタ導体１８ａ〜１８ｃが上下に位置する絶縁体層の両方に密着することが抑制される。その結果、インダクタ導体１８ａ〜１８ｃが絶縁体層により上下方向に引っ張られることが抑制され、電子部品１０ａにおいて、残留応力が発生しにくくなる。
(effect)
According to the electronic component 10a configured as described above and the method for manufacturing the electronic component 10a, generation of residual stress can be suppressed. More specifically, in the electronic component 10a and the method for manufacturing the electronic component 10a, the inductor conductors 18a to 18c are used to form the first portions 20a to 20c facing the insulator layers 16c to 16e located on the upper side. The first sintering start temperature of the first conductive paste is used to form the second portions 22a to 22c facing the insulator layers 16d to 16f located on the lower side of the inductor conductors 18a to 18c. It is higher than the second sintering start temperature of the second conductive paste. Thereby, the second portions 22a to 22c contract before the first portions 20a to 20c when the green body is sintered. Therefore, a gap Sp is formed between the first portions 20a to 20c and the insulator layers 16c to 16e. Thereby, each of the inductor conductors 18a to 18c is cross-linked with the lower insulating layers 16d to 16f and is in close contact with the insulating layers 16d to 16f. On the other hand, the inductor conductors 18a to 18c do not crosslink with the insulating layers 16c to 16e located on the upper side, and do not adhere to the insulating layers 16c to 16e. Therefore, the inductor conductors 18a to 18c are prevented from being in close contact with both of the upper and lower insulator layers. As a result, the inductor conductors 18a to 18c are restrained from being pulled in the vertical direction by the insulator layer, and the residual stress is hardly generated in the electronic component 10a.
また、電子部品１０ａの製造方法では、以下の理由より、より確実に隙間Ｓｐを形成することができる。より詳細には、電子部品１０ａの製造方法では、セラミックグリーンシート上に第２の部分２２ａ〜２２ｃを印刷している。一方、第１の部分２０ａ〜２０ｃは、圧着によりセラミックグリーンシートに接触している。そのため、セラミックグリーンシートと第２の部分２２ａ〜２２ｃとの密着性は、セラミックグリーンシートと第１の部分２０ａ〜２０ｃとの密着性よりも高い。よって、焼結時に、セラミックグリーンシートと第２の部分２２ａ〜２２ｃとの間よりもセラミックグリーンシートと第１の部分２０ａ〜２０ｃとの間に隙間Ｓｐが形成されやすくなる。ただし、このことは、第１の部分２０ａ〜２０ｃがセラミックグリーンシートに印刷されることを妨げるものではない。 Moreover, in the manufacturing method of the electronic component 10a, the gap Sp can be more reliably formed for the following reason. More specifically, in the method for manufacturing the electronic component 10a, the second portions 22a to 22c are printed on the ceramic green sheet. On the other hand, the first portions 20a to 20c are in contact with the ceramic green sheet by pressure bonding. Therefore, the adhesiveness between the ceramic green sheet and the second portions 22a to 22c is higher than the adhesiveness between the ceramic green sheet and the first portions 20a to 20c. Therefore, during the sintering, the gap Sp is more easily formed between the ceramic green sheet and the first portions 20a to 20c than between the ceramic green sheet and the second portions 22a to 22c. However, this does not prevent the first portions 20a to 20c from being printed on the ceramic green sheet.
また、電子部品１０ａ及び電子部品１０ａの製造方法では、第１の部分２０ａ〜２０ｃの形成に用いられる第１の導電性ペーストの第１の焼結開始温度が、第２の部分２２ａ〜２２ｃの形成に用いられる第２の導電性ペーストの第２の焼結終了温度と略同じである。これにより、焼結において、第２の部分２２ａ〜２２ｃの焼結が終了した後に、第１の部分２０ａ〜２０ｃの焼結が開始する。すなわち、第２の部分２２ａ〜２２ｃの収縮が終了した後に、第１の部分２０ａ〜２０ｃの収縮が開始する。よって、隙間Ｓｐがより確実に形成されるようになる。 Moreover, in the manufacturing method of the electronic component 10a and the electronic component 10a, the first sintering start temperature of the first conductive paste used for forming the first portions 20a to 20c is the second portions 22a to 22c. This is substantially the same as the second sintering end temperature of the second conductive paste used for formation. Thereby, in sintering, after sintering of 2nd part 22a-22c is complete | finished, sintering of 1st part 20a-20c starts. That is, the contraction of the first parts 20a to 20c starts after the contraction of the second parts 22a to 22c is completed. Therefore, the gap Sp is more reliably formed.
（その他の実施形態）
本発明に係る電子部品及び電子部品の製造方法は、前記実施形態に係る電子部品１０ａ及び電子部品１０ａの製造方法に限らず、その要旨の範囲内において変更可能である。
(Other embodiments)
The electronic component and the method for manufacturing the electronic component according to the present invention are not limited to the electronic component 10a and the method for manufacturing the electronic component 10a according to the embodiment, and can be changed within the scope of the gist.
なお、電子部品１０ａの製造方法では、セラミックグリーンシートを積層及び圧着する逐次圧着法を採用しているが、セラミックペーストを用いてセラミックグリーン層を印刷することと導電性ペーストを用いてインダクタ導体を印刷することとを繰り返す印刷法を採用してもよい。 In addition, in the manufacturing method of the electronic component 10a, the sequential press-bonding method of laminating and press-bonding ceramic green sheets is employed. However, the ceramic green layer is printed using the ceramic paste and the inductor conductor is formed using the conductive paste. You may employ | adopt the printing method which repeats printing.
また、第１の導電性ペーストの焼結開始温度を第２の導電性ペーストの焼結開始温度よりも高くするために、第１の導電性ペーストに含まれる金属粒子の平均粒径を第２の導電性ペーストに含まれる金属粒子の平均粒径よりも大きくしている。しかしながら、第１の導電性ペーストの焼結開始温度を第２の導電性ペーストの焼結開始温度よりも高くする方法はこれに限らない。前記実施形態に係る電子部品１０ａの製造方法でも説明したように、第１の導電性ペーストに含まれる金属粒子の表面にコーティングを施し、第２の導電性ペーストに含まれる金属粒子の表面にコーティングを施さないようにしてもよい。 Further, in order to make the sintering start temperature of the first conductive paste higher than the sintering start temperature of the second conductive paste, the average particle diameter of the metal particles contained in the first conductive paste is set to the second value. The average particle size of the metal particles contained in the conductive paste is larger. However, the method of making the sintering start temperature of the first conductive paste higher than the sintering start temperature of the second conductive paste is not limited to this. As described in the method for manufacturing the electronic component 10a according to the embodiment, the surface of the metal particles contained in the first conductive paste is coated, and the surface of the metal particles contained in the second conductive paste is coated. May not be applied.
また、第１の導電性ペースト又は第２の導電性ペーストに不純物を添加してもよい。具体的には、第１の導電性ペーストに含まれる金属粒子をＡｇ粒子及びＦｅ粒子とし、第２の導電性ペーストに含まれる金属粒子をＡｇ粒子としてもよい。Ｆｅの融点は、Ａｇの融点よりも高いので、Ｆｅ粒子が加えられた第１の導電性ペーストの焼結開始温度は、Ｆｅ粒子が加えられていない第２の導電性ペーストの焼結開始温度よりも高くなる。 Further, impurities may be added to the first conductive paste or the second conductive paste. Specifically, the metal particles contained in the first conductive paste may be Ag particles and Fe particles, and the metal particles contained in the second conductive paste may be Ag particles. Since the melting point of Fe is higher than the melting point of Ag, the sintering start temperature of the first conductive paste to which Fe particles are added is the sintering start temperature of the second conductive paste to which no Fe particles are added. Higher than.
更に、第１の導電性ペーストに含まれるバインダーの割合を第２の導電性ペーストに含まれるバインダーの割合よりも多くしてもよい。これにより、バインダーの割合が多くなると、金属粒子間の距離が大きくなるので、焼結開始温度が高くなる。なお、バインダーの割合とは、導電性ペーストの重量に占めるバインダーの重量である。また、第１の導電性ペーストの焼結開始温度を第２の導電性ペーストの焼結開始温度よりも高くするために、金属粒子の平均粒径の設定、コーティングの有無、不純物の添加及びバインダーの割合の設定を組み合わせてもよい。 Furthermore, the ratio of the binder contained in the first conductive paste may be larger than the ratio of the binder contained in the second conductive paste. Thereby, when the ratio of a binder increases, since the distance between metal particles becomes large, sintering start temperature becomes high. In addition, the ratio of the binder is the weight of the binder in the weight of the conductive paste. Further, in order to make the sintering start temperature of the first conductive paste higher than the sintering start temperature of the second conductive paste, the setting of the average particle diameter of the metal particles, the presence or absence of coating, the addition of impurities, and the binder The ratio settings may be combined.
また、第１の部分２０ａ〜２０ｃの形成に用いられる第１の導電性ペーストの第１の焼結開始温度が、第２の部分２２ａ〜２２ｃの形成に用いられる第２の導電性ペーストの第２の焼結終了温度と略同じである。しかしながら、第１の部分２０ａ〜２０ｃの形成に用いられる第１の導電性ペーストの第１の焼結開始温度は、第２の部分２２ａ〜２２ｃの形成に用いられる第２の導電性ペーストの第２の焼結終了温度よりも高いことが好ましい。これにより、第２の部分２２ａ〜２２ｃの収縮が完全に終了してから、第１の部分２０ａ〜２０ｃの収縮が開始するようになる。その結果、隙間Ｓｐがより確実に形成されるようになる。 In addition, the first sintering start temperature of the first conductive paste used for forming the first portions 20a to 20c is the same as the second conductive paste used for forming the second portions 22a to 22c. 2 is substantially the same as the sintering end temperature. However, the first sintering start temperature of the first conductive paste used for forming the first portions 20a to 20c is the same as that of the second conductive paste used for forming the second portions 22a to 22c. It is preferable that the sintering end temperature is higher than 2. Thereby, after the contraction of the second portions 22a to 22c is completely completed, the contraction of the first portions 20a to 20c starts. As a result, the gap Sp is more reliably formed.
また、インダクタ導体１８ａ〜１８ｃにおいて、第１の部分２０ａ〜２０ｃと第２の部分２２ａ〜２２ｃとの間に、導電性材料からなる第３の部分が設けられていてもよい。 In addition, in the inductor conductors 18a to 18c, a third portion made of a conductive material may be provided between the first portions 20a to 20c and the second portions 22a to 22c.
また、電子部品１０ａ及び電子部品１０ａの製造方法では、第１の部分２０ａと絶縁体層１６ｃとの間には、隙間Ｓｐが存在しており、第２の部分２２ａと絶縁体層１６ｄとの間には、隙間が存在していないとした。しかしながら、第２の部分２２ａと絶縁体層１６ｄとの間には、隙間が存在していないとは限らない。図６は、焼結後のインダクタ導体の断面構造を示したＳＥＭ写真である。図６に示すように、インダクタ導体の上側の略全体にわたって、隙間が形成されていることが分かる。一方、インダクタ導体の横方向の両端の下側にも、僅かに隙間が形成されていることが分かる。よって、絶縁体層１６ｃと第１の部分２０ａとの接触面積は、絶縁体層１６ｄと第２の部分２２ａとの接触面積よりも小さければよい。同様の理由により、絶縁体層１６ｄと第１の部分２０ｂとの接触面積は、絶縁体層１６ｅと第２の部分２２ｂとの接触面積よりも小さければよく、絶縁体層１６ｅと第１の部分２０ｃとの接触面積は、絶縁体層１６ｆと第２の部分２２ｃとの接触面積よりも小さければよい。 Further, in the electronic component 10a and the manufacturing method of the electronic component 10a, there is a gap Sp between the first portion 20a and the insulator layer 16c, and the second portion 22a and the insulator layer 16d are separated from each other. It is assumed that there is no gap between them. However, there is not always a gap between the second portion 22a and the insulator layer 16d. FIG. 6 is an SEM photograph showing a cross-sectional structure of the inductor conductor after sintering. As shown in FIG. 6, it can be seen that a gap is formed over substantially the entire upper side of the inductor conductor. On the other hand, it can be seen that a slight gap is also formed below both ends of the inductor conductor in the lateral direction. Therefore, the contact area between the insulator layer 16c and the first portion 20a only needs to be smaller than the contact area between the insulator layer 16d and the second portion 22a. For the same reason, the contact area between the insulator layer 16d and the first portion 20b may be smaller than the contact area between the insulator layer 16e and the second portion 22b, and the insulator layer 16e and the first portion are the same. The contact area with 20c may be smaller than the contact area between the insulator layer 16f and the second portion 22c.
以上のように、本発明は、電子部品及び電子部品の製造方法に有用であり、特に、残留応力の発生を抑制できる点において優れている。 As described above, the present invention is useful for electronic parts and methods for manufacturing electronic parts, and is particularly excellent in that the occurrence of residual stress can be suppressed.
Ｐ１，Ｐ２ 金属粒子
１０ａ 電子部品
１２ 積層体
１６ａ〜１６ｉ 絶縁体層
１８ａ，１８ｂ インダクタ導体
２０ａ〜２０ｃ 第１の部分
２２ａ〜２２ｃ 第２の部分
P1, P2 Metal particle 10a Electronic component 12 Laminate 16a-16i Insulator layer 18a, 18b Inductor conductor 20a-20c 1st part 22a-22c 2nd part
Claims (10)
前記絶縁体層に積層方向から挟まれているインダクタ導体と、
を備えており、
前記インダクタ導体において積層方向の一方側に位置する第１の絶縁体層に対向している第１の部分の形成に用いられる第１の導電性ペーストの第１の焼結開始温度が、該インダクタ導体において積層方向の他方側に位置する第２の絶縁体層に対向している第２の部分の形成に用いられる第２の導電性ペーストの第２の焼結開始温度よりも高く、
前記第１の部分と前記第１の絶縁体層との間に、連続した隙間が形成されていること、
を特徴とする電子部品。 A laminated body constituted by laminating a plurality of insulator layers;
An inductor conductor sandwiched between the insulator layers from the stacking direction;
With
In the inductor conductor, the first sintering start temperature of the first conductive paste used for forming the first portion facing the first insulator layer located on one side in the stacking direction is the inductor. rather higher than the second sintering initiation temperature of the second insulator layer opposite used to form the second part are a second conductive paste positioned on the other side of the stacking direction in the conductor,
A continuous gap is formed between the first portion and the first insulator layer ;
Electronic parts characterized by
を特徴とする請求項１に記載の電子部品。 The contact area between the first insulator layer and the first portion is smaller than the contact area between the second insulator layer and the second portion;
The electronic component according to claim 1.
前記未焼結体を焼結する焼結工程と、
を備えており、
前記未焼結体作製工程では、前記インダクタ導体において積層方向の一方側に位置する第１のセラミックグリーン層に対向している第１の部分を第１の導電性ペーストを用いて形成し、該インダクタ導体において積層方向の他方側に位置する第２のセラミックグリーン層に対向している第２の部分を第２の導電性ペーストを用いて形成し、
前記第１の導電性ペーストの第１の焼結開始温度は、前記第２の導電性ペーストの第２の焼結開始温度よりも高く、かつ、前記セラミックグリーン層の焼結開始温度より低く、
前記焼結工程は、前記未焼結体を、前記第２の導電性ペーストの前記第２の焼結開始温度、及び前記第１の導電性ペーストの前記第１の焼結開始温度を順次経て、前記セラミックグリーン層の焼結開始温度より高い温度まで昇温させる工程を含むこと、
を特徴とする電子部品の製造方法。 A green body manufacturing step of manufacturing a green body comprising a multilayer body configured by laminating a plurality of ceramic green layers, and an inductor conductor sandwiched between the ceramic green layers from the stacking direction; ,
A sintering step of sintering the green body;
With
In the green body manufacturing step, a first portion facing the first ceramic green layer located on one side in the stacking direction in the inductor conductor is formed using a first conductive paste, Forming a second portion facing the second ceramic green layer located on the other side of the lamination direction in the inductor conductor using the second conductive paste;
The first firing start temperature of the first conductive paste, the higher rather than the second sintering initiation temperature of the second conductive paste, and lower than the sintering initiation temperature of the ceramic green layer ,
The sintering step sequentially passes the green body through the second sintering start temperature of the second conductive paste and the first sintering start temperature of the first conductive paste. , Including a step of raising the temperature to a temperature higher than the sintering start temperature of the ceramic green layer ,
A method of manufacturing an electronic component characterized by the above.
シート状の前記第２のセラミックグリーン層上に前記第２の導電性ペーストを用いて前記第２の部分を形成する第１の形成工程と、
前記第２の部分上に前記第１の導電性ペーストを用いて前記第１の部分を形成する第２の形成工程と、
前記第１の部分及び前記第２の部分が形成された前記第２のセラミックグリーン層上に前記第１のセラミックグリーン層を積層する積層工程と、
を含んでいること、
を特徴とする請求項３に記載の電子部品の製造方法。 The green body production step includes
A first formation step of forming the second portion using said second conductive paste into a sheet of the second ceramic green layer,
A second forming step of forming the first portion on the second portion using the first conductive paste;
A laminating step of laminating the first ceramic green layer on the second ceramic green layer in which the first portion and the second portion are formed;
Including
The method of manufacturing an electronic component according to claim 3.
を特徴とする請求項３又は請求項４のいずれかに記載の電子部品の製造方法。 After the firing step, the contact area between the first insulator layer on which the first ceramic green layer is sintered and the first portion is the second area on which the second ceramic green layer is sintered. Smaller than the contact area between the insulator layer and the second portion,
The method of manufacturing an electronic component according to claim 3, wherein:
を特徴とする請求項３ないし請求項５のいずれかに記載の電子部品の製造方法。 The average particle size of the metal particles contained in the first conductive paste is larger than the average particle size of the metal particles contained in the second conductive paste;
The method for manufacturing an electronic component according to claim 3, wherein:
を特徴とする請求項３ないし請求項６のいずれかに記載の電子部品の製造方法。 The surface of the metal particles contained in the first conductive paste is coated, and the surface of the metal particles contained in the second conductive paste is not coated.
The method for manufacturing an electronic component according to claim 3, wherein:
前記第２の導電性ペーストに含まれる金属粒子は、Ａｇ粒子であること、
を特徴とする請求項３ないし請求項７のいずれかに記載の電子部品の製造方法。 The metal particles contained in the first conductive paste are Ag particles and Fe particles,
The metal particles contained in the second conductive paste are Ag particles;
The method for manufacturing an electronic component according to claim 3, wherein:
を特徴とする請求項３ないし請求項８のいずれかに記載の電子部品の製造方法。 The proportion of the binder contained in the first conductive paste is greater than the proportion of the binder contained in the second conductive paste;
The method of manufacturing an electronic component according to claim 3, wherein:
を特徴とする請求項３ないし請求項９のいずれかに記載の電子部品の製造方法。 The first sintering start temperature of the first conductive paste is higher than the second sintering end temperature of the second conductive paste;
10. A method of manufacturing an electronic component according to claim 3, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013204478A JP6303368B2 (en) | 2013-09-30 | 2013-09-30 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013204478A JP6303368B2 (en) | 2013-09-30 | 2013-09-30 | Electronic component and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015070172A JP2015070172A (en) | 2015-04-13 |
| JP6303368B2 true JP6303368B2 (en) | 2018-04-04 |
Family
ID=52836563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013204478A Active JP6303368B2 (en) | 2013-09-30 | 2013-09-30 | Electronic component and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6303368B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6787016B2 (en) | 2016-10-05 | 2020-11-18 | Tdk株式会社 | Manufacturing method of laminated coil parts |
| JP7453758B2 (en) | 2019-07-31 | 2024-03-21 | 株式会社村田製作所 | coil parts |
| JP7234972B2 (en) * | 2020-02-25 | 2023-03-08 | 株式会社村田製作所 | coil parts |
| JP7173083B2 (en) * | 2020-04-17 | 2022-11-16 | 株式会社村田製作所 | Coil component and its manufacturing method |
| JP7484643B2 (en) | 2020-10-07 | 2024-05-16 | 株式会社村田製作所 | Coil parts |
| JP7310787B2 (en) * | 2020-12-16 | 2023-07-19 | 株式会社村田製作所 | Laminated coil parts |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012481A (en) * | 1996-06-24 | 1998-01-16 | Murata Mfg Co Ltd | Conductive paste and manufacturing method for ceramics electronic component |
| JPH11135351A (en) * | 1997-10-27 | 1999-05-21 | Fuji Elelctrochem Co Ltd | Laminated inductor and its manufacture |
| JP2000340450A (en) * | 1999-05-26 | 2000-12-08 | Kyocera Corp | Laminated ceramic capacitor and manufacture thereof |
| JP3734731B2 (en) * | 2001-09-06 | 2006-01-11 | 株式会社ノリタケカンパニーリミテド | Ceramic electronic component and method for manufacturing the same |
| US6855222B2 (en) * | 2002-06-19 | 2005-02-15 | Murata Manufacturing Co., Ltd. | Method for manufacturing laminated multilayer electronic components |
| JP2005294725A (en) * | 2004-04-05 | 2005-10-20 | Murata Mfg Co Ltd | Stacked ceramic electronic component and method for manufacturing the same |
| JP2011192737A (en) * | 2010-03-12 | 2011-09-29 | Murata Mfg Co Ltd | Electronic component and method of manufacturing the same |
-
2013
- 2013-09-30 JP JP2013204478A patent/JP6303368B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015070172A (en) | 2015-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6303368B2 (en) | Electronic component and manufacturing method thereof | |
| JP4100459B2 (en) | Multilayer coil component and manufacturing method thereof | |
| JP6081051B2 (en) | Coil parts | |
| JP6388426B2 (en) | Coil parts manufacturing method | |
| JP4737181B2 (en) | Multilayer inductor and manufacturing method thereof | |
| KR101037288B1 (en) | Laminated inductor and manufacturing method thereof | |
| JP5610081B2 (en) | Electronic component and manufacturing method thereof | |
| US8742881B2 (en) | Electronic component | |
| JP5598452B2 (en) | Electronic component and manufacturing method thereof | |
| JP2020035788A (en) | Electronic component | |
| JP5682548B2 (en) | Multilayer inductor element and manufacturing method thereof | |
| JP2015026760A (en) | Multilayer coil | |
| JP4780232B2 (en) | Multilayer electronic components | |
| JP2018056513A (en) | Electronic component | |
| JP2011187535A (en) | Electronic component, and method of manufacturing the same | |
| JP2011192737A (en) | Electronic component and method of manufacturing the same | |
| US8143989B2 (en) | Multilayer inductor | |
| JP2009130325A (en) | Laminated electronic component | |
| JP4272183B2 (en) | Multilayer electronic components | |
| JP5773702B2 (en) | Capacitor | |
| JP4461814B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| WO2013099297A1 (en) | Laminate inductor | |
| JP5957895B2 (en) | Manufacturing method of electronic parts | |
| JP2013016727A (en) | Electronic component and manufacturing method of the same | |
| JP6477608B2 (en) | Electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160601 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6303368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |