JP6291094B2 - Laminated semiconductor device and post-sealing laminated semiconductor device - Google Patents
Laminated semiconductor device and post-sealing laminated semiconductor device Download PDFInfo
- Publication number
- JP6291094B2 JP6291094B2 JP2017010517A JP2017010517A JP6291094B2 JP 6291094 B2 JP6291094 B2 JP 6291094B2 JP 2017010517 A JP2017010517 A JP 2017010517A JP 2017010517 A JP2017010517 A JP 2017010517A JP 6291094 B2 JP6291094 B2 JP 6291094B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- electrode
- insulating layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Epoxy Resins (AREA)
Description
本発明は、半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法に関する。 The present invention relates to a semiconductor device, a stacked semiconductor device, a post-sealing stacked semiconductor device, and a manufacturing method thereof.
パソコン、デジタルカメラ、携帯電話等様々な電子機器の小型化や高性能化に伴い、半導体素子においてもさらなる小型化、薄型化及び高密度化への要求が急速に高まっている。このため、生産性向上における基板面積の増大に対応でき、かつ、チップサイズパッケージあるいはチップスケールパッケージ（ＣＳＰ）又は三次元積層といった高密度実装技術において、対応できる絶縁材料や積層される半導体装置、その製造方法の開発が望まれている。 As various electronic devices such as personal computers, digital cameras, and mobile phones become smaller and have higher performance, demands for further miniaturization, thinning, and higher density of semiconductor elements are rapidly increasing. Therefore, it is possible to cope with an increase in the substrate area in productivity improvement, and in a high-density mounting technology such as a chip size package or a chip scale package (CSP) or three-dimensional stacking, an insulating material or a semiconductor device to be stacked, Development of a manufacturing method is desired.
旧来、半導体素子に形成された電極を基板に形成した配線パターンと接続して得る半導体装置の製造方法としては、ワイヤボンディングによる半導体素子と基板の接合を例として挙げることができる。しかしながら、ワイヤボンディングによる半導体素子と基板の接合では、半導体素子上に金属ワイヤを引き出すスペースを配置する必要があるため、装置が大きくなり、小型化を図ることは困難である。 Traditionally, as a method for manufacturing a semiconductor device obtained by connecting an electrode formed on a semiconductor element to a wiring pattern formed on a substrate, bonding of the semiconductor element and the substrate by wire bonding can be cited as an example. However, in joining a semiconductor element and a substrate by wire bonding, it is necessary to arrange a space for drawing a metal wire on the semiconductor element, so that the apparatus becomes large and it is difficult to reduce the size.
一方、ワイヤボンディングを用いない、半導体素子を配線基板に載置する例や、半導体素子を三次元積層し配線が施された基板へ載置する方法が特許文献１、２に示されている。
On the other hand,
特許文献１には、受光素子や発光素子のような半導体素子を有する半導体装置の製造方法の例が示されており、図１９に示すように、半導体装置５０は、貫通電極５６を介してＡｌ電極パッド５５と再配線パターン５２とを接続し、半導体装置の再配線パターン５２と配線基板５３上の再配線パターン５７とを半田バンプ５８を介して接続する例である。半導体装置の上面には、デバイス形成層５９と複数のＡｌ電極パッド５５が形成されている。Ａｌ電極パッド５５と再配線パターン５２との間には、半導体装置を貫通する貫通孔５４がドライエッチングにより設けられ、貫通孔５４の内部には、Ｃｕめっきにより貫通電極５６が形成される。デバイス形成層５９は、半導体装置の上面に配置され、受光又は発光を行う。
この方法によれば、ワイヤボンディングによる半導体素子と配線基板の接合を行わないが、半導体装置上に再配線を施し、ソルダーバンプを配置しなければならず、半導体装置の小型化に伴う再配線の微細化、ソルダーバンプの高密度化が必要となり、実際のところ困難に直面する。
According to this method, the semiconductor element and the wiring substrate are not bonded by wire bonding, but rewiring must be performed on the semiconductor device, and solder bumps must be disposed. In reality, it is difficult to achieve finer solder bumps and higher density solder bumps.
一方、特許文献２には、複数個の半導体素子の三次元積層に有用な半導体装置の製造方法が示されており、図２０に示すように、半導体素子１８０と半導体素子２８０を積層する構造が例示されている。
積層される各半導体素子は、コア基材（１５０、２５０）と貫通電極（１４０、２４０）と配線層（１５７、２５７）を有する基板（１１０、２１０）上に半田バンプ（１７０、２７０）と半導体素子のパッド（１８２、２８２）を介して半導体素子（１８０、２８０）が接合されたものである。また、配線層（１５７、２５７）は実装パッド（１６５、２６５）、接続パッド（１６４、２６４）、配線（２６６）を有する。さらに、基板（１１０、２１０）の最表面と半導体素子（１８０、２８０）との間にはアンダーフィル（１８４、２８４）が充填されている。このような半導体素子を接合した基板を半田バンプ（１７４、１７６）を介して接合し積層する方法が特許文献２では示されている。
On the other hand,
Each semiconductor element to be stacked includes a solder bump (170, 270) on a substrate (110, 210) having a core base material (150, 250), a through electrode (140, 240), and a wiring layer (157, 257). The semiconductor element (180, 280) is bonded via the pad (182, 282) of the semiconductor element. The wiring layers (157, 257) include mounting pads (165, 265), connection pads (164, 264), and wiring (266). Further, underfill (184, 284) is filled between the outermost surface of the substrate (110, 210) and the semiconductor element (180, 280).
しかしながら、特許文献２においても、半導体素子をソルダーバンプによって配線基板に接合していることから、特許文献１と同様に、半導体素子の小型化に伴うソルダーバンプの高密度化が極めて重要となり、実際は困難に直面してしまう。また、第２基板２１０に設けられた貫通電極の形成は、その工程が煩雑であって容易ではないといった問題点がある。
However, in
また、配線基板に載置する半導体装置やその製造方法もしくは半導体素子を積層構造に組み上げた半導体装置及びその製造方法の例が、特許文献３に示されている。特許文献３では、図２１に示すように、有機基板３０１と、有機基板３０１を厚さ方向に貫通する貫通ビア３０４と、有機基板３０１の両面に設けられ、貫通ビア３０４に電気接続された外部電極３０５ｂ及び内部電極３０５ａと、有機基板３０１の一方の主面上に接着層３０３を介して素子回路面を上にして搭載された半導体素子３０２と、半導体素子３０２及びその周辺を封止する絶縁材料層３０６と、絶縁材料層３０６内に設けられ、一部が外部表面に露出している金属薄膜配線層３０７と、金属薄膜配線層３０７に電気接続している金属ビア３１０と、金属薄膜配線層３０７上に形成された外部電極３０９とを含み、金属薄膜配線層３０７が、半導体素子３０２の素子回路面に配置された電極と、内部電極３０５ａと、金属ビア３１０と、金属薄膜配線層３０７上に形成された外部電極３０９とを電気的に接続した構造を有する半導体装置や、この半導体装置を配線基板へ載置した半導体装置、複数の半導体素子を積層した半導体装置の製造方法が示されている。特許文献３によれば、半導体素子上に多数のソルダーバンプを形成する必要がなく、半導体素子上に多数の電極を形成することができ高密度化に相応しく、半導体装置の小型化ができるとしている。
Further,
しかしながら、上記特許文献３に記載された半導体装置の構造体において、配線基板への貫通ビア３０４の形成は加工が困難であることが否めない。微細ドリルを用いた加工やレーザー加工が例示されているが、さらなる半導体装置の微細化が望まれた際、好ましい加工技術とは言えない。
However, in the structure of the semiconductor device described in
また、特許文献３では、図２２に示すように、半導体素子表層に塗布されている感光性樹脂層３１６をパターンニングし、開口３１７を形成することで、半導体素子３０２上に形成されるビア部３０８とする。さらに半導体素子の周辺に形成される絶縁材料層３０６は、スピンコートなどを用いて形成される。しかしながら、実際は、感光性樹脂層３１６を半導体素子３０２表層に塗布する工程と、半導体素子３０２周辺へ絶縁材料層３０６を形成する工程の２度にわたり樹脂を供給しなければならないことから工程が煩雑であり、また絶縁材料層３０６の供給をスピンコートで行った場合、半導体素子３０２の高さが重要であって、数十μｍを超えるような高さの場合、半導体素子を乗り越えて空隙を生じさせず絶縁材料層３０６を供給することは、実際は困難である。またさらに、感光性樹脂層３１６のビア部３０８の形成と絶縁材料層３０６の金属ビア３１０の形成を別工程で行う例や、金属ビア３１０の加工をレーザーなどで行う例が示されているが、これらの工程は煩雑であり、合理的ではない。さらに、感光性樹脂層３１６と絶縁材料層３０６を半導体素子３０２周辺部及び回路形成面に同時に供給することができるとあるが、実際、具体的な方法の例示はなく、半導体素子周辺に空隙を発生させずこれらの樹脂層を供給することは困難である。また、感光性樹脂層３１６のビア部３０８と絶縁材料層３０６の金属ビア３１０の形成を同時に行えるともあるが、具体的な方法については記載がない。
Further, in
本発明は上記事情に鑑みなされたもので、半導体素子上に微細な電極形成が施され、半導体素子外部に貫通電極を施されることで、配線基板への載置や半導体装置の積層が容易な半導体装置を提供することを目的とする。
また、このような半導体装置の製造の際に、貫通電極、電極パッド部の開口などの加工を容易にできる半導体装置の製造方法を提供することを目的とする。
さらに、このような半導体装置を積層した積層型半導体装置、これを配線基板上に載置し封止した封止後積層型半導体装置、及びこれらの製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and by forming a fine electrode on a semiconductor element and providing a through electrode outside the semiconductor element, mounting on a wiring board and stacking of semiconductor devices are easy. An object of the present invention is to provide a simple semiconductor device.
It is another object of the present invention to provide a method for manufacturing a semiconductor device, which can easily process a through electrode and an opening of an electrode pad portion when manufacturing such a semiconductor device.
It is another object of the present invention to provide a stacked semiconductor device in which such semiconductor devices are stacked, a post-sealing stacked semiconductor device in which the semiconductor device is mounted on a wiring board and sealed, and a method for manufacturing the same.
上記課題を解決するために、本発明では、半導体素子と、該半導体素子に電気的に接続される半導体素子上金属パッド及び金属配線を有し、該金属配線が貫通電極及びソルダーバンプに電気的に接続される半導体装置であって、前記半導体素子上に第１の感光性絶縁層が形成され、前記第１の感光性絶縁層上に第２の感光性絶縁層が形成された半導体装置を提供する。 In order to solve the above-described problems, the present invention has a semiconductor element, a metal pad on the semiconductor element and a metal wiring electrically connected to the semiconductor element, and the metal wiring is electrically connected to the through electrode and the solder bump. A semiconductor device connected to the semiconductor device, wherein a first photosensitive insulating layer is formed on the semiconductor element, and a second photosensitive insulating layer is formed on the first photosensitive insulating layer. provide.
このような半導体装置であれば、半導体素子上に微細な電極形成が施され、半導体素子外部に貫通電極を施されることで、配線基板への載置や半導体装置の積層が容易な半導体装置となる。 In such a semiconductor device, a fine electrode is formed on the semiconductor element, and a through electrode is provided outside the semiconductor element, so that the semiconductor device can be easily mounted on the wiring board and stacked on the semiconductor device. It becomes.
またこのとき、前記第１の感光性絶縁層が光硬化性ドライフィルムによって形成されたものであり、前記第２の感光性絶縁層が前記光硬化性ドライフィルム又は光硬化性レジスト塗布膜によって形成されたものであることが好ましい。
これにより、半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれた半導体装置となる。
At this time, the first photosensitive insulating layer is formed of a photocurable dry film, and the second photosensitive insulating layer is formed of the photocurable dry film or a photocurable resist coating film. It is preferred that
As a result, even if the height of the semiconductor element is several tens of μm, the semiconductor device is embedded without voids around the semiconductor element.
またこのとき、前記第１の感光性絶縁層及び前記第２の感光性絶縁層が、質量平均分子量３，０００〜５００，０００のシリコーン骨格含有高分子化合物を含有する光硬化性樹脂組成物で形成されたものであることが好ましい。
これにより、反りが軽減された半導体装置となる。
Also, at this time, the first photosensitive insulating layer and the second photosensitive insulating layer are photocurable resin compositions containing a silicone skeleton-containing polymer compound having a mass average molecular weight of 3,000 to 500,000. It is preferable that it is formed.
Thereby, a semiconductor device with reduced warpage is obtained.
また、本発明では、上記の半導体装置がフリップチップ化されて複数積層された積層型半導体装置を提供する。 The present invention also provides a stacked semiconductor device in which a plurality of the above semiconductor devices are flip-chip stacked.
本発明の半導体装置であれば、半導体装置の積層が容易であるため、このような積層型半導体装置に好適である。 Since the semiconductor device of the present invention can be easily stacked, it is suitable for such a stacked semiconductor device.
また、本発明では、上記の積層型半導体装置が電気回路を有する基板上に載置され、絶縁封止樹脂層で封止された封止後積層型半導体装置を提供する。 In addition, the present invention provides a post-sealing laminated semiconductor device in which the laminated semiconductor device is placed on a substrate having an electric circuit and sealed with an insulating sealing resin layer.
本発明の半導体装置であれば、半導体装置の配線基板への載置や半導体装置の積層が容易であるため、このような封止後積層型半導体装置に好適である。 The semiconductor device of the present invention is suitable for such a post-sealing stacked semiconductor device because it is easy to mount the semiconductor device on a wiring board and to stack the semiconductor devices.
さらに、本発明では、半導体装置の製造方法であって、
（１）膜厚１０〜１５０μｍである光硬化性樹脂層が支持フィルムと保護フィルムで挟まれた構造を有し、前記光硬化性樹脂層がレジスト組成物材料からなる光硬化性ドライフィルムを準備する工程と、
（２）上部表面に電極パッドが露出した高さ２０〜１００μｍの半導体素子を接着又は仮接着した基板上に、前記半導体素子を覆うように前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートすることで第１の感光性絶縁層を形成する工程と、
（３）前記第１の感光性絶縁層に対してマスクを介したリソグラフィーによってパターニングを行い、前記電極パッド上の開口と前記半導体素子の外部に設ける貫通電極を形成するための開口を同時に形成する工程と、
（４）パターニング後、ベークすることで前記第１の感光性絶縁層のパターニングによって得られたパターンを硬化させる工程と、
（５）硬化後、スパッタリングによるシード層形成を行い、その後前記電極パッド上の開口と前記貫通電極を形成するための開口をメッキによって埋めて、それぞれ半導体素子上金属パッドと貫通電極とし、前記メッキによって形成された前記半導体素子上金属パッドと前記貫通電極をさらにメッキによる金属配線によってつなぐ工程と、
（６）金属配線の形成後、前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートする又は前記レジスト組成物材料をスピンコートすることで第２の感光性絶縁層を形成し、前記貫通電極上部に開口を形成するようにパターニングを行う工程と、
（７）パターニング後、ベークすることで前記第２の感光性絶縁層のパターニングによって得られたパターンを硬化させる工程と、
（８）硬化後、前記貫通電極上部の開口にソルダーバンプを形成する工程、
を有する半導体装置の製造方法を提供する。
Furthermore, in the present invention, a method of manufacturing a semiconductor device,
(1) A photocurable dry film having a structure in which a photocurable resin layer having a thickness of 10 to 150 μm is sandwiched between a support film and a protective film, and the photocurable resin layer is made of a resist composition material is prepared. And a process of
(2) Laminating a photocurable resin layer of the photocurable dry film on a substrate to which a semiconductor element having a height of 20 to 100 μm having an electrode pad exposed on the upper surface is bonded or temporarily bonded so as to cover the semiconductor element. A step of forming the first photosensitive insulating layer,
(3) The first photosensitive insulating layer is patterned by lithography through a mask to simultaneously form an opening on the electrode pad and an opening for forming a through electrode provided outside the semiconductor element. Process,
(4) a step of curing the pattern obtained by patterning the first photosensitive insulating layer by baking after patterning;
(5) After curing, a seed layer is formed by sputtering, and then the opening on the electrode pad and the opening for forming the through electrode are filled by plating to form the metal pad on the semiconductor element and the through electrode, respectively. A step of connecting the metal pad on the semiconductor element and the through electrode formed by a metal wiring by plating;
(6) After the formation of the metal wiring, a second photosensitive insulating layer is formed by laminating the photocurable resin layer of the photocurable dry film or spin coating the resist composition material, and the through electrode Patterning to form an opening in the upper part;
(7) A step of curing the pattern obtained by patterning the second photosensitive insulating layer by baking after patterning;
(8) A step of forming a solder bump in the opening above the through electrode after curing,
The manufacturing method of the semiconductor device which has this.
このような半導体装置の製造方法であれば、半導体素子上に微細な電極形成を施し、半導体素子外部に貫通電極を施すことで、配線基板への載置や半導体装置の積層を容易にでき、また貫通電極、電極パッド部の開口などの加工を容易にできる。さらに、光硬化性ドライフィルムを用いることで、半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれた半導体装置とすることができる。 With such a method for manufacturing a semiconductor device, by performing fine electrode formation on a semiconductor element and by providing a through electrode outside the semiconductor element, mounting on a wiring board and lamination of the semiconductor device can be facilitated. Further, it is possible to easily process the through electrode and the opening of the electrode pad portion. Furthermore, by using a photocurable dry film, a semiconductor device can be obtained in which a semiconductor element is embedded without any voids around the semiconductor element even if the height of the semiconductor element is several tens of μm.
またこのとき、前記工程（１）で準備される光硬化性ドライフィルムが、
（Ａ）下記一般式（１）で示される繰り返し単位を有する質量平均分子量が３，０００〜５００，０００のシリコーン骨格含有高分子化合物、
（Ｂ）ホルムアルデヒド又はホルムアルデヒド−アルコールにより変性されたアミノ縮合物及び１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる１種又は２種以上の架橋剤、
（Ｃ）波長１９０〜５００ｎｍの光によって分解し、酸を発生する光酸発生剤、
（Ｄ）溶剤、
を含有してなる化学増幅型ネガ型レジスト組成物材料からなる光硬化性樹脂層を有する光硬化性ドライフィルムであることが好ましい。
At this time, the photocurable dry film prepared in the step (1) is
(A) A silicone skeleton-containing polymer compound having a repeating unit represented by the following general formula (1) and having a mass average molecular weight of 3,000 to 500,000,
(B) one or two or more cross-linking agents selected from formaldehyde or an amino condensate modified with formaldehyde-alcohol and a phenol compound having an average of two or more methylol groups or alkoxymethylol groups in one molecule;
(C) a photoacid generator that decomposes with light having a wavelength of 190 to 500 nm to generate an acid;
(D) solvent,
It is preferable that it is a photocurable dry film which has a photocurable resin layer which consists of a chemically amplified negative resist composition material containing this.
これにより、個片化した際に懸念される半導体装置の反りを軽減することができるため、個片化後の半導体装置の積層や配線基板への載置がさらに容易になる。 As a result, the warpage of the semiconductor device, which is a concern when separated into individual pieces, can be reduced, so that it becomes easier to stack the semiconductor devices after being separated into pieces and place them on the wiring board.
また、前記工程（２）において、前記第１の感光性絶縁層を機械的にプレスする工程を含むことが好ましい。
これにより、半導体素子上の第１の感光性絶縁層の厚さを薄くすることや、均一化することができ、また第１の感光性絶縁層を平坦化することができる。
The step (2) preferably includes a step of mechanically pressing the first photosensitive insulating layer.
Thereby, the thickness of the 1st photosensitive insulating layer on a semiconductor element can be made thin, it can equalize, and the 1st photosensitive insulating layer can be planarized.
またこのとき、前記工程（８）において、前記貫通電極上部の開口にメッキによって貫通電極上金属パッドを形成する工程と、
前記貫通電極上金属パッド上にソルダーボールを形成し、ソルダーバンプとする工程、
を有する方法で、前記貫通電極上部の開口にソルダーバンプを形成することができる。
Also, at this time, in the step (8), a step of forming a metal pad on the through electrode by plating in the opening above the through electrode; and
Forming a solder ball on the metal pad on the through electrode, and forming a solder bump;
The solder bump can be formed in the opening above the through electrode.
また、前記工程（５）のメッキによる前記貫通電極の形成において、ＳｎＡｇによるメッキを行う工程を含み、
前記工程（６）において、前記貫通電極上部に開口を形成するようにパターニングを行うことで、前記メッキされたＳｎＡｇを露出させる工程と、
前記工程（８）において、前記メッキされたＳｎＡｇを溶融することで前記貫通電極上部の開口において電極を隆起させてソルダーバンプを形成する工程、
を有する方法であれば、さらに容易かつ合理的に前記貫通電極上部の開口にソルダーバンプを形成することができる。
Further, in the formation of the through electrode by plating in the step (5), a step of performing plating with SnAg,
In the step (6), exposing the plated SnAg by patterning so as to form an opening above the through electrode;
In the step (8), a step of forming a solder bump by raising the electrode in the opening above the through electrode by melting the plated SnAg,
If it is the method which has this, a solder bump can be formed in the opening of the said penetration electrode more easily and rationally.
また前記工程（８）の後に、前記工程（２）で半導体素子に仮接着した基板を除去する工程と、
前記基板を除去した後、ダイシングすることで個片化する工程、
を行うことで、個片化された半導体装置を製造することができる。
Further, after the step (8), a step of removing the substrate temporarily bonded to the semiconductor element in the step (2);
After removing the substrate, the step of dicing into pieces,
By performing the above, it is possible to manufacture an individual semiconductor device.
また、上記の製造方法でダイシングによって個片化された半導体装置の複数を、絶縁樹脂層を挟んで、前記ソルダーバンプによって電気的に接合し、積層することで積層型半導体装置を製造することができる。 Also, a plurality of semiconductor devices separated by dicing by the above manufacturing method can be manufactured by electrically bonding and laminating the insulating resin layers with the solder bumps interposed therebetween. it can.
さらに、上記の製造方法で製造した積層型半導体装置を、電気回路を有した基板に載置する工程と、
前記基板に載置された積層型半導体装置を絶縁封止樹脂層で封止する工程、
を有する方法で封止後積層型半導体装置を製造することができる。
Furthermore, the step of placing the stacked semiconductor device manufactured by the above manufacturing method on a substrate having an electric circuit;
Sealing the stacked semiconductor device placed on the substrate with an insulating sealing resin layer;
A laminated semiconductor device can be manufactured after sealing by a method having
本発明の半導体装置及びその製造方法によれば、以下に示すような効果を付与することができる。
すなわち、基板上載置された半導体素子周辺を、レジスト組成物材料を光硬化性樹脂層に用いた光硬化性ドライフィルムによって埋め込む際、光硬化性樹脂層が膜厚１０〜１５０μｍであることから、半導体素子の高さが数十μｍであった場合でも半導体素子周辺に空隙など生じさせることなく、光硬化性ドライフィルムを埋め込むことが可能となり、さらに容易である。
According to the semiconductor device and the manufacturing method thereof of the present invention, the following effects can be imparted.
That is, when the periphery of the semiconductor element placed on the substrate is embedded with a photocurable dry film using a resist composition material for the photocurable resin layer, the photocurable resin layer has a thickness of 10 to 150 μm. Even when the height of the semiconductor element is several tens of μm, it is possible to embed a photocurable dry film without generating voids around the semiconductor element, which is easier.
基板上載置された半導体素子周辺を、レジスト組成物材料を光硬化性樹脂層に用いた光硬化性ドライフィルムによってラミネートした後に、半導体素子上の光硬化性樹脂層の膜厚を機械的にプレスすることで、膜厚の調整、薄膜化が可能である利点を有し、機械的プレスは半導体素子外周のラミネートされた光硬化性樹脂層の膜厚の均一化、平坦化が可能である利点を有している。 After laminating the periphery of the semiconductor element mounted on the substrate with a photocurable dry film using a resist composition material for the photocurable resin layer, the film thickness of the photocurable resin layer on the semiconductor element is mechanically pressed. Therefore, the mechanical press has the advantage that the thickness of the laminated photo-curing resin layer on the outer periphery of the semiconductor element can be made uniform and flattened. have.
ラミネートされた光硬化性ドライフィルムにおいて、半導体素子上にある電極パッド上の開口と半導体素子の外部に設ける貫通電極となる開口の形成を、マスクを介したリソグラフィーによるパターニングで一括、同時に行うことができる。 In the laminated photocurable dry film, the opening on the electrode pad on the semiconductor element and the opening to be the through electrode provided outside the semiconductor element can be simultaneously formed by patterning by lithography through a mask. it can.
半導体素子を有した構造体を三次元積層したり、配線基板上に載置したりする際に電極となる、半導体素子外部に配置された貫通電極ビア（ＴＭＶ＝Ｔｈｒｏｕｇｈ Ｍｅｔａｌ Ｖｉａ）は、周知汎用なマスクを介したリソグラフィー技術を用いることで容易に形成することができる。 A through electrode via (TMV = Through Metal Via) disposed outside the semiconductor element, which serves as an electrode when a structure having a semiconductor element is three-dimensionally stacked or placed on a wiring board, is well known It can be easily formed by using a lithography technique through a simple mask.
半導体素子上の電極パッド上の開口と半導体素子の外部に設けた貫通電極形成用の開口をメッキによって埋め、半導体素子上金属パッドと貫通電極を形成し、半導体素子上金属パッドと貫通電極をメッキによって金属配線された配線上へ、光硬化性ドライフィルムをラミネートすることで再度積層を行い、半導体素子の外部に配置した貫通電極（ＴＭＶ）上部に開口を形成するパターニングを行い、貫通電極上部の開口に形成した貫通電極上金属パッドの上に、ソルダーボールを形成することで、基板を外した後に個片化する方法は、半導体装置を容易に製造できる方法である。 The opening on the electrode pad on the semiconductor element and the opening for forming the through electrode provided outside the semiconductor element are filled by plating, the metal pad on the semiconductor element and the through electrode are formed, and the metal pad on the semiconductor element and the through electrode are plated. Lamination is performed again by laminating a photocurable dry film on the metal wiring, and patterning is performed to form an opening above the through electrode (TMV) disposed outside the semiconductor element. A method in which a solder ball is formed on a metal pad on the through electrode formed in the opening and then separated into pieces after removing the substrate is a method by which a semiconductor device can be easily manufactured.
さらに容易かつ合理的に半導体装置を製造する方法として、半導体素子の外部に設けた貫通電極（ＴＭＶ）のメッキ埋め込みにおいて、ＳｎＡｇによるメッキを行う工程を含み、光硬化性ドライフィルムをラミネートすることで再度積層を行い、半導体素子の外部に配置した貫通電極（ＴＭＶ）上部に開口を形成するパターニングを行った後に、ＳｎＡｇのメッキを露出させる工程と、パターニング後、ベークによってフィルムを硬化させる工程を経た後に、メッキによって充填されたＳｎＡｇを溶融することで貫通電極開口部へ隆起させる方法を提供する。 Further, as a method of manufacturing a semiconductor device easily and rationally, it includes a step of plating with SnAg in the embedding of a through electrode (TMV) provided outside a semiconductor element, and laminating a photocurable dry film. After layering again and performing patterning to form an opening above the through electrode (TMV) disposed outside the semiconductor element, a step of exposing the SnAg plating and a step of curing the film by baking after patterning were performed. Later, a method is provided in which SnAg filled by plating is melted and raised to the through-electrode opening.
基板上に設置された半導体素子の接着が仮接着剤にて行われ、次いで基板上に構築された半導体装置の基板を容易に除去する工程と、基板を外した後にダイシングすることで個片化することは、個片化された半導体装置を製造することに対し、容易にかつ合理的である。 The semiconductor element installed on the substrate is bonded with a temporary adhesive, and then the step of easily removing the substrate of the semiconductor device built on the substrate and the dicing after removing the substrate are separated into pieces. It is easy and reasonable to manufacture an individualized semiconductor device.
上記製造方法で得た個片化された半導体装置は、上部はソルダーボールや隆起したＳｎＡｇであるソルダーバンプが突出し、下部は基板を外すことで貫通電極を容易に露出させることができるので、個片化した半導体装置の複数を突出したソルダーバンプと露出した電極を用いて、容易に電気的に接合でき、積層することができるので非常に合理的である。 In the semiconductor device obtained by the above manufacturing method, since the upper part protrudes a solder ball or a solder bump which is a raised SnAg, and the lower part can easily expose the through electrode by removing the substrate. It is very rational because it can be easily electrically joined and stacked using solder bumps and exposed electrodes protruding from a plurality of separated semiconductor devices.
また、本発明における化学増幅型ネガ型レジスト組成物材料を光硬化性樹脂層に用いた場合、個片化した際に懸念される半導体装置の反りを軽減することが可能であるため、積層や配線基板への載置に好適である。 In addition, when the chemically amplified negative resist composition material in the present invention is used for the photocurable resin layer, it is possible to reduce the warpage of the semiconductor device which is a concern when separated into individual pieces. It is suitable for mounting on a wiring board.
以上のように、本発明の半導体装置であれば、半導体素子上に微細な電極形成が施され、半導体素子外部に貫通電極を施されることで、配線基板への載置や半導体装置の積層が容易であり、さらに半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれ、反りが軽減された半導体装置となる。
また、本発明の半導体装置の製造方法であれば、半導体素子上に微細な電極形成を施し、半導体素子外部に貫通電極を施すことで、配線基板への載置や半導体装置の積層を容易にでき、また貫通電極、電極パッド部の開口などの加工を容易にできる。
さらに、このようにして得られた本発明の半導体装置は、配線基板への載置や半導体装置の積層が容易であるため、半導体装置を積層させた積層型半導体装置やこれを配線基板に載置し封止した封止後積層型半導体装置とすることができる。
As described above, in the semiconductor device of the present invention, a fine electrode is formed on a semiconductor element, and a through electrode is provided outside the semiconductor element, so that the semiconductor device can be placed on a wiring board or stacked on the semiconductor device. In addition, even when the height of the semiconductor element is several tens of μm, the semiconductor element is embedded without any voids around the semiconductor element, and the semiconductor device is reduced in warpage.
In addition, according to the method for manufacturing a semiconductor device of the present invention, a fine electrode is formed on a semiconductor element, and a through electrode is provided on the outside of the semiconductor element, so that mounting on a wiring board and stacking of semiconductor devices can be easily performed. In addition, it is possible to easily process the through electrode and the opening of the electrode pad portion.
Furthermore, since the semiconductor device of the present invention thus obtained can be easily mounted on a wiring board and stacked on the wiring board, a stacked semiconductor device in which semiconductor devices are stacked and the semiconductor board mounted on the wiring board are mounted. It is possible to obtain a stacked semiconductor device after sealing which is placed and sealed.
上述のように半導体装置においてさらなる小型化、薄型化及び高密度化への要求が急速に高まっており、半導体素子上に微細な電極形成が施され、半導体素子外部に貫通電極を施されることで、配線基板への載置や半導体装置の積層が容易な半導体装置及びその製造方法の開発が求められていた。 As described above, demands for further miniaturization, thinning, and higher density are rapidly increasing in semiconductor devices, and fine electrodes are formed on semiconductor elements and through electrodes are provided outside the semiconductor elements. Therefore, there has been a demand for development of a semiconductor device that can be easily mounted on a wiring board and stacked with a semiconductor device and a method for manufacturing the same.
本発明者らは、上記目的を達成するため鋭意検討を重ねた結果、基板上に仮接着剤で接着、載置された半導体素子周辺を、レジスト組成物材料を光硬化性樹脂層に用いたドライフィルムであって、かつ該光硬化性樹脂層が膜厚１０〜１５０μｍである光硬化性ドライフィルムの光硬化性樹脂層でラミネートすることによって、半導体素子周辺に空隙など生じさせることなく、光硬化性樹脂層（第１の感光性絶縁層）を埋め込むことが可能となり、ラミネートされた光硬化性樹脂層に対してマスクを介したリソグラフィーによってパターニングを行うことで、半導体素子上にある電極パッド上の開口と半導体素子の外部に設ける貫通電極となる開口を同時に形成できることを知見し、本発明を成すに至った。 As a result of intensive studies to achieve the above object, the present inventors used a resist composition material as a photocurable resin layer around a semiconductor element that was bonded and placed on a substrate with a temporary adhesive. By laminating with a photocurable resin layer of a photocurable dry film that is a dry film and the photocurable resin layer has a film thickness of 10 to 150 μm, light is generated without generating voids around the semiconductor element. It becomes possible to embed a curable resin layer (first photosensitive insulating layer), and by patterning the laminated photocurable resin layer by lithography through a mask, an electrode pad on a semiconductor element It has been found that the upper opening and the opening serving as a through electrode provided outside the semiconductor element can be formed at the same time, and the present invention has been achieved.
さらに、半導体素子上にある電極パッド上の開口と半導体素子外部に配置させた貫通電極の同時パターニング後、これらの開口パターンにメッキによる電気配線を施した後に、貫通電極上部にソルダーバンプを形成し、上記と同様な光硬化性樹脂層をラミネートして第２の感光性絶縁層を形成しパターニングを行い、さらには、半導体素子と光硬化性樹脂層と貫通電極などで形成された半導体装置と仮接着剤で接着していた基板を除去する工程を行い、ダイシングすることで個片化することは、非常に合理的に半導体装置を形成できる方法であり、本発明の目的を具現化している。 Furthermore, after simultaneous patterning of the opening on the electrode pad on the semiconductor element and the through electrode disposed outside the semiconductor element, after applying electrical wiring by plating to these opening patterns, a solder bump is formed on the through electrode. And laminating a photo-curing resin layer similar to the above to form a second photosensitive insulating layer, patterning, and further, a semiconductor device formed of a semiconductor element, a photo-curing resin layer, a through electrode, etc. Performing the process of removing the substrate bonded with the temporary adhesive and dividing it into individual pieces by dicing is a very rational method for forming a semiconductor device and embodies the object of the present invention. .
一方、上記製造方法で得た半導体装置は、上部はソルダーバンプが突出し、下部は基板を除去することで貫通電極を容易に露出させることができるので、半導体装置の複数を突出したソルダーバンプと露出した電極を用いて、容易に電気的に接合でき、積層することができることを知見し、また、積層した半導体装置を配線基板に容易に載置できることを知見し、本発明を完成させた。 On the other hand, in the semiconductor device obtained by the above manufacturing method, the solder bumps protrude from the upper part and the through electrode can be easily exposed by removing the substrate from the lower part. The inventors have found that the electrodes can be easily electrically joined and stacked, and have found that the stacked semiconductor devices can be easily placed on a wiring board, thereby completing the present invention.
すなわち、本発明は、半導体素子と、該半導体素子に電気的に接続される半導体素子上金属パッド及び金属配線を有し、該金属配線が貫通電極及びソルダーバンプに電気的に接続される半導体装置であって、前記半導体素子上に第１の感光性絶縁層が形成され、前記第１の感光性絶縁層上に第２の感光性絶縁層が形成された半導体装置である。 That is, the present invention includes a semiconductor device, a semiconductor device having a metal pad and a metal wiring on the semiconductor element electrically connected to the semiconductor element, and the metal wiring is electrically connected to the through electrode and the solder bump. In the semiconductor device, a first photosensitive insulating layer is formed on the semiconductor element, and a second photosensitive insulating layer is formed on the first photosensitive insulating layer.
以下、図面を参照しながら本発明について詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.
本発明の半導体装置は、図１に示すように、半導体素子１と、半導体素子１に電気的に接続される半導体素子上金属パッド４及び金属配線６を有し、金属配線６が貫通電極５及びソルダーバンプ９に電気的に接続される半導体装置であって、半導体素子１上に第１の感光性絶縁層３が形成され、第１の感光性絶縁層３上に第２の感光性絶縁層８が形成された半導体装置である。
As shown in FIG. 1, the semiconductor device of the present invention includes a
このような半導体装置であれば、半導体素子上に微細な電極形成を施し、半導体素子外部に貫通電極を施すことで、配線基板への載置や半導体装置の積層を容易にでき、また貫通電極、電極パッド部の開口などの加工が容易にできる。 In such a semiconductor device, fine electrodes are formed on the semiconductor element, and a through electrode is provided outside the semiconductor element, so that mounting on the wiring board and lamination of the semiconductor device can be facilitated. Further, it is possible to easily process the opening of the electrode pad portion.
またこのとき、前記第１の感光性絶縁層及び前記第２の感光性絶縁層が、レジスト組成物を材料とする絶縁層によって形成されたものであれば、半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれるため好ましい。
また、第１の感光性絶縁層は、光硬化性ドライフィルムの光硬化性樹脂層をラミネートすることにより形成され、第２の感光性絶縁層は、光硬化性ドライフィルムの光硬化性樹脂層をラミネートする又は光硬化性ドライフィルムの光硬化性樹脂層の材料であるレジスト組成物材料をスピンコートすることにより形成することができる。
At this time, if the first photosensitive insulating layer and the second photosensitive insulating layer are formed of an insulating layer made of a resist composition, the height of the semiconductor element is several tens of μm. However, it is preferable because there is no gap around the semiconductor element.
The first photosensitive insulating layer is formed by laminating a photocurable resin layer of a photocurable dry film, and the second photosensitive insulating layer is a photocurable resin layer of the photocurable dry film. Or a resist composition material that is a material for the photocurable resin layer of the photocurable dry film.
またこのとき、前記第１の感光性絶縁層及び前記第２の感光性絶縁層が、質量平均分子量３，０００〜５００，０００のシリコーン骨格含有高分子化合物を含有する光硬化性樹脂組成物で形成されたものでれば、反りが軽減されるため好ましい。もちろん、他の感光性樹脂を用いることもできる。 Also, at this time, the first photosensitive insulating layer and the second photosensitive insulating layer are photocurable resin compositions containing a silicone skeleton-containing polymer compound having a mass average molecular weight of 3,000 to 500,000. If formed, warpage is reduced, which is preferable. Of course, other photosensitive resins can also be used.
また、本発明では、上記の半導体装置がフリップチップ化されて複数積層された積層型半導体装置を提供する。
本発明の積層型半導体装置は、図２に示すように、上述の半導体装置がフリップチップ化されて貫通電極５とソルダーバンプ９によって電気的に接合され、複数積層されたものであり、各半導体装置間には絶縁樹脂層１３が封入されていてもよい。
The present invention also provides a stacked semiconductor device in which a plurality of the above semiconductor devices are flip-chip stacked.
As shown in FIG. 2, the stacked semiconductor device according to the present invention is formed by flip-chip-bonding the above-described semiconductor device and electrically bonding the through
また、本発明では、上記の積層型半導体装置が電気回路を有する基板上に載置され、絶縁封止樹脂層で封止された封止後積層型半導体装置を提供する。
本発明の封止後積層型半導体装置は、図３に示すように、上述の積層型半導体装置が電気回路を有した基板（配線基板１４）上にソルダーバンプ９を介して載置され、絶縁封止樹脂層１５で封止されたものである。
In addition, the present invention provides a post-sealing laminated semiconductor device in which the laminated semiconductor device is placed on a substrate having an electric circuit and sealed with an insulating sealing resin layer.
As shown in FIG. 3, the post-sealing laminated semiconductor device of the present invention is mounted on a substrate (wiring board 14) having an electric circuit through
上述のような半導体装置は以下に示す本発明の半導体装置の製造方法によって製造することができる。本発明の半導体装置の製造方法は、
（１）膜厚１０〜１５０μｍである光硬化性樹脂層が支持フィルムと保護フィルムで挟まれた構造を有し、前記光硬化性樹脂層がレジスト組成物材料からなる光硬化性ドライフィルムを準備する工程と、
（２）上部表面に電極パッドが露出した高さ２０〜１００μｍの半導体素子を接着又は仮接着した基板上に、前記半導体素子を覆うように前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートすることで第１の感光性絶縁層を形成する工程と、
（３）前記第１の感光性絶縁層に対してマスクを介したリソグラフィーによってパターニングを行い、前記電極パッド上の開口と前記半導体素子の外部に設ける貫通電極を形成するための開口を同時に形成する工程と、
（４）パターニング後、ベークすることで前記第１の感光性絶縁層のパターニングによって得られたパターンを硬化させる工程と、
（５）硬化後、スパッタリングによるシード層形成を行い、その後前記電極パッド上の開口と前記貫通電極を形成するための開口をメッキによって埋めて、それぞれ半導体素子上金属パッドと貫通電極とし、前記メッキによって形成された前記半導体素子上金属パッドと前記貫通電極をさらにメッキによる金属配線によってつなぐ工程と、
（６）金属配線の形成後、前記光硬化性ドライフィルムの光硬化性樹脂層をラミネートする又は前記レジスト組成物材料をスピンコートすることで第２の感光性絶縁層を形成し、前記貫通電極上部に開口を形成するようにパターニングを行う工程と、
（７）パターニング後、ベークすることで前記第２の感光性絶縁層のパターニングによって得られたパターンを硬化させる工程と、
（８）硬化後、前記貫通電極上部の開口にソルダーバンプを形成する工程、
を有する。
以下、各工程について詳しく説明する。
The semiconductor device as described above can be manufactured by the following method for manufacturing a semiconductor device of the present invention. A method for manufacturing a semiconductor device of the present invention includes:
(1) A photocurable dry film having a structure in which a photocurable resin layer having a thickness of 10 to 150 μm is sandwiched between a support film and a protective film, and the photocurable resin layer is made of a resist composition material is prepared. And a process of
(2) Laminating a photocurable resin layer of the photocurable dry film on a substrate to which a semiconductor element having a height of 20 to 100 μm having an electrode pad exposed on the upper surface is bonded or temporarily bonded so as to cover the semiconductor element. A step of forming the first photosensitive insulating layer,
(3) The first photosensitive insulating layer is patterned by lithography through a mask to simultaneously form an opening on the electrode pad and an opening for forming a through electrode provided outside the semiconductor element. Process,
(4) a step of curing the pattern obtained by patterning the first photosensitive insulating layer by baking after patterning;
(5) After curing, a seed layer is formed by sputtering, and then the opening on the electrode pad and the opening for forming the through electrode are filled by plating to form the metal pad on the semiconductor element and the through electrode, respectively. A step of connecting the metal pad on the semiconductor element and the through electrode formed by a metal wiring by plating;
(6) After the formation of the metal wiring, a second photosensitive insulating layer is formed by laminating the photocurable resin layer of the photocurable dry film or spin coating the resist composition material, and the through electrode Patterning to form an opening in the upper part;
(7) A step of curing the pattern obtained by patterning the second photosensitive insulating layer by baking after patterning;
(8) A step of forming a solder bump in the opening above the through electrode after curing,
Have
Hereinafter, each step will be described in detail.
まず工程（１）では、光硬化性ドライフィルムを準備する。
本発明の半導体装置の製造方法に用いられる光硬化性ドライフィルムは、膜厚１０〜１５０μｍである光硬化性樹脂層が支持フィルムと保護フィルムで挟まれた構造を有し、光硬化性樹脂層がレジスト組成物材料からなる光硬化性ドライフィルムである。
First, in a process (1), a photocurable dry film is prepared.
The photocurable dry film used in the method for manufacturing a semiconductor device of the present invention has a structure in which a photocurable resin layer having a film thickness of 10 to 150 μm is sandwiched between a support film and a protective film, and the photocurable resin layer Is a photocurable dry film made of a resist composition material.
本発明の半導体装置の製造方法に用いられる光硬化性ドライフィルムでは、感光性材料の組成物の各成分を撹拌混合し、その後フィルター等により濾過することにより、光硬化性樹脂層を形成するレジスト組成物材料を調製することができる。 In the photocurable dry film used in the method for manufacturing a semiconductor device of the present invention, each component of the composition of the photosensitive material is stirred and mixed, and then filtered through a filter or the like to form a photocurable resin layer. Composition materials can be prepared.
このようなレジスト組成物材料としては、
（Ａ）下記一般式（１）で示される繰り返し単位を有する質量平均分子量が３，０００〜５００，０００のシリコーン骨格含有高分子化合物、
（Ｂ）ホルムアルデヒド又はホルムアルデヒド−アルコールにより変性されたアミノ縮合物及び１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる１種又は２種以上の架橋剤、
（Ｃ）波長１９０〜５００ｎｍの光によって分解し、酸を発生する光酸発生剤、
（Ｄ）溶剤
を含有してなる化学増幅型ネガ型レジスト組成物材料が好適に用いられる。
As such a resist composition material,
(A) A silicone skeleton-containing polymer compound having a repeating unit represented by the following general formula (1) and having a mass average molecular weight of 3,000 to 500,000,
(B) one or two or more cross-linking agents selected from formaldehyde or an amino condensate modified with formaldehyde-alcohol and a phenol compound having an average of two or more methylol groups or alkoxymethylol groups in one molecule;
(C) a photoacid generator that decomposes with light having a wavelength of 190 to 500 nm to generate an acid;
(D) A chemically amplified negative resist composition material containing a solvent is preferably used.
（Ｂ）架橋剤としては、公知のものを使用することができるが、ホルムアルデヒド又はホルムアルデヒド−アルコールにより変性されたアミノ縮合物及び１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物から選ばれる１種又は２種以上を用いることができる。 (B) Although a well-known thing can be used as a crosslinking agent, the amino condensate modified | denatured with formaldehyde or formaldehyde-alcohol, and two or more methylol groups or alkoxymethylol groups on average in one molecule are used. 1 type (s) or 2 or more types chosen from the phenolic compound which has can be used.
このようなホルムアルデヒド又はホルムアルデヒド−アルコールにより変性されたアミノ縮合物としては、例えばホルムアルデヒド又はホルムアルデヒド−アルコールにより変性されたメラミン縮合物、又はホルムアルデヒド又はホルムアルデヒド−アルコールにより変性された尿素縮合物が挙げられる。
なお、これら変性メラミン縮合物及び変性尿素縮合物は１種又は２種以上を、混合して使用することができる。
Examples of the amino condensate modified with formaldehyde or formaldehyde-alcohol include melamine condensate modified with formaldehyde or formaldehyde-alcohol, or urea condensate modified with formaldehyde or formaldehyde-alcohol.
These modified melamine condensates and modified urea condensates can be used alone or in combination.
また、１分子中に平均して２個以上のメチロール基又はアルコキシメチロール基を有するフェノール化合物としては、例えば（２−ヒドロキシ−５−メチル）−１，３−ベンゼンジメタノール、２，２’，６，６’−テトラメトキシメチルビスフェノールＡ等が挙げられる。
なお、これらフェノール化合物は１種又は２種以上を、混合して使用することができる。
Examples of the phenol compound having an average of two or more methylol groups or alkoxymethylol groups in one molecule include (2-hydroxy-5-methyl) -1,3-benzenedimethanol, 2,2 ′, 6,6′-tetramethoxymethylbisphenol A and the like can be mentioned.
In addition, these phenol compounds can be used 1 type or in mixture of 2 or more types.
（Ｃ）酸発生剤としては、波長１９０〜５００ｎｍの光照射により酸を発生し、これが硬化触媒となるものを用いることができる。
このような光酸発生剤としては、オニウム塩、ジアゾメタン誘導体、グリオキシム誘導体、β−ケトスルホン誘導体、ジスルホン誘導体、ニトロベンジルスルホネート誘導体、スルホン酸エステル誘導体、イミド−イル−スルホネート誘導体、オキシムスルホネート誘導体、イミノスルホネート誘導体、トリアジン誘導体等が挙げられる。
(C) As an acid generator, what generate | occur | produces an acid by light irradiation with a wavelength of 190-500 nm, and this becomes a curing catalyst can be used.
Such photoacid generators include onium salts, diazomethane derivatives, glyoxime derivatives, β-ketosulfone derivatives, disulfone derivatives, nitrobenzyl sulfonate derivatives, sulfonate ester derivatives, imido-yl-sulfonate derivatives, oxime sulfonate derivatives, iminosulfonates. Derivatives, triazine derivatives and the like.
（Ｄ）溶剤としては、（Ａ）シリコーン骨格含有高分子化合物、（Ｂ）架橋剤、及び（Ｃ）光酸発生剤が溶解可能であるものを用いることができる。
このような溶剤としては、例えばシクロヘキサノン、シクロペンタノン、メチル−２−ｎ−アミルケトン等のケトン類；３−メトキシブタノール、３−メチル−３−メトキシブタノール、１−メトキシ−２−プロパノール、１−エトキシ−２−プロパノール等のアルコール類；プロピレングリコールモノメチルエーテル、エチレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、エチレングリコールモノエチルエーテル、プロピレングリコールジメチルエーテル、ジエチレングリコールジメチルエーテル等のエーテル類；プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、乳酸エチル、ピルビン酸エチル、酢酸ブチル、３−メトキシプロピオン酸メチル、３−エトキシプロピオン酸エチル、酢酸ｔｅｒｔ−ブチル、プロピオン酸ｔｅｒｔ−ブチル、プロピレングリコール−モノ−ｔｅｒｔ−ブチルエーテルアセテート、γ−ブチロラクトン等のエステル類等が挙げられる。
(D) As a solvent, what can melt | dissolve (A) silicone frame | skeleton containing polymer compound, (B) crosslinking agent, and (C) photo-acid generator can be used.
Examples of such solvents include ketones such as cyclohexanone, cyclopentanone, and methyl-2-n-amyl ketone; 3-methoxybutanol, 3-methyl-3-methoxybutanol, 1-methoxy-2-propanol, 1-methoxy-2-propanol, Alcohols such as ethoxy-2-propanol; ethers such as propylene glycol monomethyl ether, ethylene glycol monomethyl ether, propylene glycol monoethyl ether, ethylene glycol monoethyl ether, propylene glycol dimethyl ether, diethylene glycol dimethyl ether; propylene glycol monomethyl ether acetate, propylene Glycol monoethyl ether acetate, ethyl lactate, ethyl pyruvate, butyl acetate, methyl 3-methoxypropionate Ethyl 3-ethoxy propionate, acetate tert- butyl, tert- butyl propionate, propylene glycol - monobutyl -tert- butyl ether acetate, esters such as γ- butyrolactone.
次に、本発明の半導体装置の製造方法に用いられる光硬化性ドライフィルムにおいて使用される支持フィルムは、単一でも複数の重合体フィルムを積層した多層フィルムでもよい。材質としてはポリエチレン、ポリプロピレン、ポリカーボネート、ポリエチレンテレフタレート等の合成樹脂フィルム等が挙げられ、適度の可撓性、機械的強度及び耐熱性を有するポリエチレンテレフタレートが好ましい。また、これらのフィルムについては、コロナ処理や剥離剤が塗布されたような各種処理が行われたものでもよい。これらは市販品を使用することができ、例えばセラピールＷＺ（ＲＸ）、セラピールＢＸ８（Ｒ）（以上、東レフィルム加工（株）製）、Ｅ７３０２、Ｅ７３０４（以上、東洋紡績（株）製）、ピューレックスＧ３１、ピューレックスＧ７１Ｔ１（以上、帝人デュポンフィルム（株）製）、ＰＥＴ３８×１−Ａ３、ＰＥＴ３８×１−Ｖ８、ＰＥＴ３８×１−Ｘ０８（以上、ニッパ（株）製）等が挙げられる。 Next, the support film used in the photocurable dry film used in the method for manufacturing a semiconductor device of the present invention may be a single film or a multilayer film in which a plurality of polymer films are laminated. Examples of the material include synthetic resin films such as polyethylene, polypropylene, polycarbonate, and polyethylene terephthalate. Polyethylene terephthalate having appropriate flexibility, mechanical strength, and heat resistance is preferable. Further, these films may be subjected to various treatments such as corona treatment or a release agent. Commercially available products can be used, for example, Therapy WZ (RX), Therapy BX8 (R) (above, manufactured by Toray Film Processing Co., Ltd.), E7302, E7304 (above, manufactured by Toyobo Co., Ltd.), Pew Rex G31, Purex G71T1 (above, manufactured by Teijin DuPont Films Co., Ltd.), PET38 × 1-A3, PET38 × 1-V8, PET38 × 1-X08 (above, manufactured by Nipper Corp.) and the like.
本発明の半導体装置の製造方法に用いられる光硬化性ドライフィルムにおいて使用される保護フィルムは、上述した支持フィルムと同様のものを用いることができるが、適度の可撓性を有するポリエチレンテレフタレート及びポリエチレンが好ましい。これらは市販品を使用することができ、ポリエチレンテレフタレートとしてはすでに例示したもの、ポリエチレンとしては、例えばＧＦ−８（タマポリ（株）製）、ＰＥフィルム０タイプ（ニッパ（株）製）が挙げられる。
The protective film used in the photocurable dry film used in the method for manufacturing a semiconductor device of the present invention can be the same as the support film described above, but polyethylene terephthalate and polyethylene having moderate flexibility. Is preferred. These can use a commercial item, and what was already illustrated as a polyethylene terephthalate, As a polyethylene, GF-8 (made by Tamapoly Co., Ltd.) and
上記の支持フィルム及び保護フィルムの厚みは、光硬化性ドライフィルム製造の安定性及び巻き芯に対する巻き癖、いわゆるカール防止の観点から、いずれも好ましくは１０〜１００μｍである。 The thicknesses of the support film and the protective film are preferably 10 to 100 μm from the viewpoints of the stability of photocurable dry film production and curling against the winding core, so-called curling prevention.
次に、本発明の半導体装置の製造方法に用いられる光硬化性ドライフィルムの製造方法について説明する。上記光硬化性ドライフィルムの製造装置は、一般的に粘着剤製品を製造するためのフィルムコーターが使用できる。上記フィルムコーターとしては、例えば、コンマコーター、コンマリバースコーター、マルチコーター、ダイコーター、リップコーター、リップリバースコーター、ダイレクトグラビアコーター、オフセットグラビアコーター、３本ボトムリバースコーター、４本ボトムリバースコーター等が挙げられる。 Next, the manufacturing method of the photocurable dry film used for the manufacturing method of the semiconductor device of this invention is demonstrated. Generally, a film coater for producing a pressure-sensitive adhesive product can be used as the photocurable dry film production apparatus. Examples of the film coater include a comma coater, a comma reverse coater, a multi coater, a die coater, a lip coater, a lip reverse coater, a direct gravure coater, an offset gravure coater, a three bottom reverse coater, and a four bottom reverse coater. It is done.
支持フィルムをフィルムコーターの巻出軸から巻き出し、フィルムコーターのコーターヘッドを通過させるとき、支持フィルム上にレジスト組成物材料を所定の厚みで塗布して光硬化性樹脂層を形成させた後、所定の温度と所定の時間で熱風循環オーブンを通過させ、上記支持フィルム上で乾燥させた光硬化性樹脂層をフィルムコーターの別の巻出軸から巻き出された保護フィルムと共に、所定の圧力でラミネートロールを通過させて支持フィルム上の光硬化性樹脂層と貼り合わせた後、フィルムコーターの巻取軸に巻き取ることによって製造される。この場合、熱風循環オーブンの温度としては２５〜１５０℃が好ましく、通過時間としては１〜１００分間が好ましく、ラミネートロールの圧力としては０．０１〜５ＭＰａが好ましい。 When the support film is unwound from the unwinding shaft of the film coater and passed through the coater head of the film coater, a resist composition material is applied with a predetermined thickness on the support film to form a photocurable resin layer, A photocurable resin layer that has been passed through a hot air circulating oven at a predetermined temperature and for a predetermined time and dried on the support film, together with a protective film unwound from another unwinding shaft of the film coater, at a predetermined pressure. The laminate roll is passed through and pasted with the photocurable resin layer on the support film, and then wound on a winding shaft of a film coater. In this case, the temperature of the hot air circulating oven is preferably 25 to 150 ° C., the passing time is preferably 1 to 100 minutes, and the pressure of the laminate roll is preferably 0.01 to 5 MPa.
また、本発明の半導体装置の製造方法に用いられる光硬化性ドライフィルムの光硬化性樹脂層の膜厚は１０〜１５０μｍであり、好ましくは１０〜１００μｍである。 Moreover, the film thickness of the photocurable resin layer of the photocurable dry film used for the manufacturing method of the semiconductor device of this invention is 10-150 micrometers, Preferably it is 10-100 micrometers.
上述のような方法で、光硬化性ドライフィルムを作製することができ、このような光硬化性ドライフィルムを用いることで、反りを軽減でき、また半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれた半導体装置を製造することができる。 A photocurable dry film can be produced by the above-described method. By using such a photocurable dry film, warpage can be reduced, and the height of the semiconductor element is several tens of μm. In addition, it is possible to manufacture a semiconductor device in which there are no voids around the semiconductor element.
次に、工程（２）では、上部表面に電極パッドが露出した高さ２０〜１００μｍの半導体素子を接着又は仮接着した基板上に、半導体素子を覆うように光硬化性ドライフィルムの光硬化性樹脂層をラミネートすることで第１の感光性絶縁層を形成する。 Next, in the step (2), the photocurable dry film is photocured so as to cover the semiconductor element on the substrate on which the semiconductor element having a height of 20 to 100 μm with the electrode pad exposed on the upper surface is bonded or temporarily bonded. A first photosensitive insulating layer is formed by laminating the resin layer.
まず、上述の光硬化性ドライフィルムから保護フィルムを剥離し、図４（ａ）に示すように半導体素子１を接着又は仮接着した基板２上へ光硬化性ドライフィルムの光硬化性樹脂層をラミネートし、第１の感光性絶縁層３を形成する。この際、後の工程で基板２を半導体素子１から除去せずに個片化する場合、基板２は配線が施されていてもよく、半導体素子１は基板２上に接着剤で固定される。一方、基板２を多層再配線工程後除去する場合は、半導体素子１は基板２上に仮接着剤によって固定される。
First, the protective film is peeled off from the above-mentioned photocurable dry film, and the photocurable resin layer of the photocurable dry film is formed on the
半導体素子を接着又は仮接着した基板上に光硬化性ドライフィルムを貼り付ける装置としては、真空ラミネーターが好ましい。光硬化性ドライフィルムをフィルム貼り付け装置に取り付け、光硬化性ドライフィルムの保護フィルムを剥離し露出した光硬化性樹脂層を、所定真空度の真空チャンバー内において、所定の圧力の貼り付けロールを用いて、所定の温度のテーブル上で基板に密着させる。なお、テーブルの温度としては６０〜１２０℃が好ましく、貼り付けロールの圧力としては０〜５．０ＭＰａが好ましく、真空チャンバーの真空度としては５０〜５００Ｐａが好ましい。このように真空ラミネートを行うことで、半導体素子周辺に空隙を発生させることがないため、好ましい。 A vacuum laminator is preferable as an apparatus for attaching a photocurable dry film on a substrate to which a semiconductor element is bonded or temporarily bonded. Attach the photocurable dry film to the film applicator, peel off the protective film of the photocurable dry film, and expose the exposed photocurable resin layer in a vacuum chamber with a predetermined degree of vacuum. Used to adhere to a substrate on a table at a predetermined temperature. The temperature of the table is preferably 60 to 120 ° C., the pressure of the sticking roll is preferably 0 to 5.0 MPa, and the vacuum degree of the vacuum chamber is preferably 50 to 500 Pa. Since vacuum lamination is performed in this manner, voids are not generated around the semiconductor element, which is preferable.
またこのとき、図４（ｂ）に示すように半導体素子１上に第１の感光性絶縁層３を形成した際、半導体素子１上の第１の感光性絶縁層３の膜厚が厚くなることや、半導体素子１から周辺へ離れるにつれて膜厚が徐々に薄くなることがある。この膜厚の変化を機械的にプレスすることで平坦化し、図４（ａ）のように半導体素子上の膜厚を薄くする方法を好ましく用いることができる。
At this time, when the first photosensitive insulating
次に、工程（３）では、第１の感光性絶縁層に対してマスクを介したリソグラフィーによってパターニングを行い、図５に示すように電極パッド上の開口ａと半導体素子１の外部に設ける貫通電極を形成するための開口ｂを同時に形成する。
Next, in step (3), the first photosensitive insulating layer is patterned by lithography through a mask, and the openings a on the electrode pads and the through holes provided outside the
このパターニングでは、第１の感光性絶縁層を形成した後に、露光し、露光後加熱処理（ポストエクスポージャベーク；ＰＥＢ）を行い、現像し、さらに、必要に応じて後硬化してパターンを形成する。すなわち、公知のリソグラフィー技術を用いてパターンの形成を行うことができる。 In this patterning, a first photosensitive insulating layer is formed, then exposed, subjected to post-exposure heat treatment (post-exposure bake; PEB), developed, and further post-cured as necessary to form a pattern. To do. That is, a pattern can be formed using a known lithography technique.
ここで、第１の感光性絶縁層の光硬化反応を効率的に行うため又は第１の感光性絶縁層３と基板１との密着性を向上させる、もしくは密着した第１の感光性絶縁層の平坦性を向上させる目的で、必要に応じて予備加熱（プリベーク）を行ってもよい。プリベークは、例えば４０〜１４０℃で１分間〜１時間程度行うことができる。
Here, in order to efficiently perform the photo-curing reaction of the first photosensitive insulating layer, or to improve the adhesion between the first photosensitive insulating
次いで、支持フィルムを介して、もしくは支持フィルムを剥離した状態で、フォトマスクを介して波長１９０〜５００ｎｍの光で露光して、硬化させる。フォトマスクは、例えば所望のパターンをくり貫いたものであってもよい。なお、フォトマスクの材質は波長１９０〜５００ｎｍの光を遮蔽するものが好ましく、例えばクロム等が好適に用いられるがこれに限定されるものではない。 Next, the film is exposed to light with a wavelength of 190 to 500 nm through a photomask with the support film or the support film peeled off, and cured. For example, the photomask may be formed by cutting a desired pattern. The material of the photomask is preferably one that shields light having a wavelength of 190 to 500 nm. For example, chromium is preferably used, but the material is not limited to this.
波長１９０〜５００ｎｍの光としては、例えば放射線発生装置により発生させた種々の波長の光、例えば、ｇ線、ｉ線等の紫外線光、遠紫外線光（２４８ｎｍ、１９３ｎｍ）等が挙げられる。そして、波長は好ましくは２４８〜４３６ｎｍである。露光量は、例えば１０〜３，０００ｍＪ／ｃｍ２が好ましい。このように露光することで、露光部分が架橋して後述の現像液に不溶なパターンが形成される。 Examples of the light having a wavelength of 190 to 500 nm include light of various wavelengths generated by a radiation generator, for example, ultraviolet light such as g-line and i-line, deep ultraviolet light (248 nm and 193 nm), and the like. The wavelength is preferably 248 to 436 nm. The exposure amount is preferably, for example, 10 to 3,000 mJ / cm 2 . By exposing in this way, an exposed part bridge | crosslinks and a pattern insoluble in the below-mentioned developing solution is formed.
さらに、現像感度を高めるために、ＰＥＢを行う。ＰＥＢは、例えば４０〜１４０℃で０．５〜１０分間とすることができる。 Further, PEB is performed to increase the development sensitivity. PEB can be made into 0.5 to 10 minutes at 40-140 degreeC, for example.
その後、現像液にて現像する。好ましい現像液としてＩＰＡやＰＧＭＥＡといった有機溶剤が挙げられる。また好ましいアルカリ水溶液である現像液は、２．３８％のテトラメチルヒドロキシアンモニウム（ＴＭＡＨ）水溶液である。本発明の半導体装置の製造方法では、現像液としては有機溶剤が好ましく用いられる。
現像は、通常の方法、例えばパターンが形成された基板を現像液に浸漬すること等により行うことができる。その後、必要に応じて、洗浄、リンス、乾燥等を行い、所望のパターンを有する第１の感光性絶縁層の皮膜が得られる。
Then, it develops with a developing solution. A preferred developer includes an organic solvent such as IPA or PGMEA. A preferred alkaline aqueous developer is a 2.38% aqueous tetramethylhydroxyammonium (TMAH) solution. In the method for manufacturing a semiconductor device of the present invention, an organic solvent is preferably used as the developer.
Development can be performed by a normal method, for example, by immersing a substrate on which a pattern is formed in a developer. Thereafter, washing, rinsing, drying, and the like are performed as necessary to obtain a film of the first photosensitive insulating layer having a desired pattern.
次に、工程（４）では、ベークすることで第１の感光性絶縁層のパターニングによって得られたパターンを硬化させる。 Next, in the step (4), the pattern obtained by patterning the first photosensitive insulating layer is baked to be cured.
上述の第１の感光性絶縁層のパターニングによって得られたパターンをオーブンやホットプレートを用いて、好ましくは温度１００〜２５０℃、より好ましくは１５０〜２２０℃、さらに好ましくは１７０〜１９０℃でベークし、硬化させる（後硬化）。後硬化温度が１００〜２５０℃であれば、第１の感光性絶縁層の皮膜の架橋密度を上げ、残存する揮発成分を除去でき、基板に対する密着力、耐熱性や強度、さらに電気特性の観点から好ましい。そして、後硬化時間は１０分間〜１０時間とすることができる。 The pattern obtained by patterning the first photosensitive insulating layer is baked using an oven or a hot plate, preferably at a temperature of 100 to 250 ° C, more preferably 150 to 220 ° C, and even more preferably 170 to 190 ° C. And cured (post-curing). If the post-curing temperature is 100 to 250 ° C., the crosslink density of the film of the first photosensitive insulating layer can be increased, the remaining volatile components can be removed, and the adhesion to the substrate, the heat resistance and strength, and the viewpoint of electrical characteristics To preferred. The post-curing time can be 10 minutes to 10 hours.
また、第１の感光性絶縁層のパターニングにおいて、半導体素子１上に露出した電極パッド上の開口ａと半導体素子１の外部に設ける貫通電極（ＴＭＶ）を形成するための開口ｂを一括露光によって同時に形成することが合理的で好ましい。
In the patterning of the first photosensitive insulating layer, an opening a on the electrode pad exposed on the
次に、工程（５）では、パターニングによって形成した電極パッド上の開口と貫通電極を形成するための開口をメッキによって埋めて、それぞれ半導体素子上金属パッドと貫通電極とし、メッキによって形成された半導体素子上金属パッドと貫通電極をさらにメッキによる金属配線によってつなぐ。 Next, in step (5), the opening on the electrode pad formed by patterning and the opening for forming the through electrode are filled with plating to form the metal pad on the semiconductor element and the through electrode, respectively, and the semiconductor formed by plating. The metal pad on the element and the through electrode are further connected by metal wiring by plating.
メッキを行う際は、例えば、スパッタリングによってシード層を形成した後、メッキレジストのパターニングを行い、その後電解メッキなどを行い、図６に示すように電極パッド上の開口ａと貫通電極を形成するための開口ｂをメッキによって埋めて、それぞれ半導体素子上金属パッド４と貫通電極５とし、さらにメッキによって形成された半導体素子上金属パッド４と貫通電極５をつなぐ金属配線６とする。
When performing plating, for example, after forming a seed layer by sputtering, patterning of a plating resist is performed, and then electrolytic plating is performed to form an opening a on the electrode pad and a through electrode as shown in FIG. The semiconductor element
また、ここで、図７に示すように貫通電極５のメッキを充足させるため、別途、貫通電極５へ再度電解メッキを施し、貫通電極５を金属メッキ７で埋めてもよい。
Here, as shown in FIG. 7, in order to satisfy the plating of the through
次に、工程（６）では、上述の光硬化性ドライフィルムの光硬化性樹脂層を再びラミネートする又は上記レジスト組成物材料溶液を直接公知のスピンコータにより塗布することで、図８に示すように第２の感光性絶縁層８を形成し、貫通電極上部に貫通電極上部の開口ｃを形成するようにパターニングを行う。このパターニングは、上述の工程（３）と同様の方法で行うことができる。
なお、第２の感光性絶縁層において、レジスト組成物材料をスピンコートする場合も、光硬化性ドライフィルムを用いる場合と同様な厚さで塗布することが好ましい。
Next, in step (6), the photocurable resin layer of the above-mentioned photocurable dry film is again laminated, or the resist composition material solution is directly applied by a known spin coater, as shown in FIG. A second photosensitive insulating
In addition, when spin-coating a resist composition material in the 2nd photosensitive insulating layer, it is preferable to apply | coat with the same thickness as the case where a photocurable dry film is used.
次に、工程（７）では、ベークすることで第２の感光性絶縁層のパターニングによって得られたパターンを硬化させる。このベークは、上述の工程（４）と同様の条件で行うことができる。 Next, in the step (7), the pattern obtained by patterning the second photosensitive insulating layer is baked to be cured. This baking can be performed under the same conditions as in the above step (4).
次に、工程（８）では、貫通電極上部の開口ｃにソルダーバンプを形成する。
ソルダーバンプの形成方法としては、例えば、図９に示すように貫通電極上部の開口ｃにメッキによって貫通電極上金属パッド１０を形成する。次に、貫通電極上金属パッド１０上にソルダーボール１１を形成し、これをソルダーバンプとすることができる。
Next, in step (8), solder bumps are formed in the openings c above the through electrodes.
As a method for forming the solder bump, for example, as shown in FIG. 9, the
また、上述の工程（５）において、図７のように貫通電極５のメッキを充足させるために別途施すメッキをＳｎＡｇで行い、その後の工程（６）では、上記と同様に第２の感光性絶縁層を形成して貫通電極上部に開口を形成するようにパターニングを行うことでメッキされたＳｎＡｇを露出させ、工程（７）のベークによる硬化後、工程（８）として、メッキされたＳｎＡｇを溶融することで図１０に示すように貫通電極上部の開口ｃへ電極を隆起させ、ＳｎＡｇを隆起させた電極１２のソルダーバンプを形成することができる。
Further, in the above-described step (5), plating separately performed for satisfying the plating of the through
さらに、上述の工程（８）の後に、図１１に示すように、上述の工程（２）において半導体素子１が基板２に仮接着されていた場合、基板２を除去することで半導体素子１の外に配置した貫通電極５のソルダーボール１１の反対側を露出させることができ、露出したシード層をエッチングによって除去し、金属メッキ部が露出することによって、貫通電極５の上部と下部を電気的に導通させることができる。さらにその後、ダイシングして個片化することで、個片化した半導体装置２０を得ることができる。
Furthermore, after the above-described step (8), as shown in FIG. 11, when the
ＳｎＡｇを隆起させた電極１２のソルダーバンプを形成した場合も同様に、図１２に示すように、基板２を除去することで半導体素子１の外に配置した貫通電極５のＳｎＡｇを隆起させた電極１２の反対側を露出させることができ、露出したシード層をエッチングによって除去し、金属メッキ部が露出することによって、貫通電極５の上部と下部を電気的に導通させることができる。さらにその後、ダイシングして個片化することで、個片化した半導体装置２１を得ることができる。
Similarly, when the solder bump of the
上述の個片化された半導体装置２０又は個片化された半導体装置２１は、図１３、図１４に示すように、それぞれ複数を絶縁樹脂層１３を挟んで、ソルダーバンプによって電気的に接合し、積層させて積層型半導体装置とすることができる。また、図１５、図１６に示すように、積層した半導体装置を電気回路を有した基板（配線基板１４）へ載置することもできる。なお、図１３、図１４、図１５、図１６はそれぞれ個片化した半導体装置２０又は２１をフリップチップボンディングした例である。
As shown in FIGS. 13 and 14, the above-described
また、図１７、図１８に示すように、上述のようにして製造した積層型半導体装置を配線基板１４に載置した後、絶縁封止樹脂層１５で封止することで、封止後積層型半導体装置を製造することができる。
Further, as shown in FIGS. 17 and 18, the stacked semiconductor device manufactured as described above is placed on the
ここで、絶縁樹脂層１３や絶縁封止樹脂層１５に用いられる樹脂としては、一般にこの用途に用いられるものを用いることができ、例えばエポキシ樹脂やシリコン樹脂やこれらのハイブリッド樹脂を用いることができる。
Here, as the resin used for the insulating
上述のようにして製造される本発明の半導体装置、積層型半導体装置、及び封止後積層型半導体装置は、半導体チップへ施されるファンアウト配線やＷＣＳＰ（ウェハレベルチップサイズパッケージ）用に好適に用いることができる。 The semiconductor device, stacked semiconductor device, and post-sealing stacked semiconductor device of the present invention manufactured as described above are suitable for fan-out wiring and WCSP (wafer level chip size package) applied to a semiconductor chip. Can be used.
以上のように、本発明の半導体装置の製造方法であれば、半導体素子上に微細な電極形成を施し、半導体素子外部に貫通電極を施すことで、配線基板への載置や半導体装置の積層を容易にでき、また貫通電極、電極パッド部の開口などの加工を容易にできる。また、上述のような光硬化性ドライフィルムを用いることで、反りを軽減でき、また半導体素子の高さが数十μｍであっても半導体素子周辺に空隙などがなく埋め込まれた半導体装置を製造することができる。
さらに、このようにして得られた本発明の半導体装置は、配線基板への載置や半導体装置の積層が容易であるため、半導体装置を積層させた積層型半導体装置やこれを配線基板に載置し封止した封止後積層型半導体装置とすることができる。
As described above, according to the method for manufacturing a semiconductor device of the present invention, a fine electrode is formed on a semiconductor element and a through electrode is provided outside the semiconductor element, so that the semiconductor device can be placed on a wiring board or stacked on the semiconductor device. In addition, it is possible to easily process the through electrode and the opening of the electrode pad portion. In addition, by using the photo-curable dry film as described above, warpage can be reduced, and even when the height of the semiconductor element is several tens of μm, a semiconductor device embedded without any voids around the semiconductor element is manufactured. can do.
Furthermore, since the semiconductor device of the present invention thus obtained can be easily mounted on a wiring board and stacked on the wiring board, a stacked semiconductor device in which semiconductor devices are stacked and the semiconductor board mounted on the wiring board are mounted. It is possible to obtain a stacked semiconductor device after sealing which is placed and sealed.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.
ａ…電極パッド上の開口、 ｂ…貫通電極を形成するための開口、
ｃ…貫通電極上部の開口、
１…半導体素子、 ２…基板、 ３…第１の感光性絶縁層、
４…半導体素子上金属パッド、 ５…貫通電極、 ６…金属配線、
７…金属メッキ、 ８…第２の感光性絶縁層、 ９…ソルダーバンプ、
１０…貫通電極上金属パッド、 １１…ソルダーボール、
１２…ＳｎＡｇを隆起させた電極、 １３…絶縁樹脂層、 １４…配線基板、
１５…絶縁封止樹脂層、 ２０、２１…個片化した半導体装置、
５０…半導体装置、 ５２…再配線パターン、 ５３…配線基板、 ５４…貫通孔、
５５…Ａｌ電極パッド、 ５６…貫通電極、 ５７…配線基板上の再配線パターン、
５８…半田バンプ、 ５９…デバイス形成層、
１１０、２１０…基板、 １４０、２４０…貫通電極、 １５０、２５０…コア基材、
１５７、２５７…配線層、 １６４、２６４…接続パッド、
１６５、２６５…実装パッド、 １７０、１７４、１７６、２７０…半田バンプ、
１８０、２８０…半導体素子、 １８２、２８２…半導体素子のパッド、
１８４、２８４…アンダーフィル、 ２６６…配線、
３０１…有機基板、 ３０２…半導体素子、 ３０３…接着層、 ３０４…貫通ビア、
３０５ａ…内部電極、３０５ｂ…外部電極、 ３０６…絶縁材料層、
３０７…金属薄膜配線層、 ３０８…ビア部、 ３０９…外部電極、
３１０…金属ビア、 ３１６…感光性樹脂層、 ３１７…開口。
a ... an opening on the electrode pad, b ... an opening for forming a through electrode,
c: opening above the through electrode,
DESCRIPTION OF
4 ... Metal pad on
7 ... Metal plating, 8 ... Second photosensitive insulating layer, 9 ... Solder bump,
10 ... Metal pad on through electrode, 11 ... Solder ball,
12 ... SnAg raised electrode, 13 ... Insulating resin layer, 14 ... Wiring board,
15 ... Insulating sealing resin layer, 20, 21 ... Separated semiconductor device,
50 ... Semiconductor device, 52 ... Rewiring pattern, 53 ... Wiring substrate, 54 ... Through-hole,
55 ... Al electrode pad, 56 ... Through electrode, 57 ... Rewiring pattern on the wiring board,
58 ... Solder bumps 59 ... Device forming layer,
110, 210 ... substrate, 140, 240 ... through electrode, 150, 250 ... core substrate,
157, 257 ... wiring layer, 164, 264 ... connection pads,
165, 265 ... mounting pads, 170, 174, 176, 270 ... solder bumps,
180, 280 ... semiconductor device, 182, 282 ... pad of semiconductor device,
184, 284 ... Underfill, 266 ... Wiring,
301 ...
305a ... Internal electrode, 305b ... External electrode, 306 ... Insulating material layer,
307 ... Metal thin film wiring layer, 308 ... Via part, 309 ... External electrode,
310 ... Metal via, 316 ... Photosensitive resin layer, 317 ... Opening.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017010517A JP6291094B2 (en) | 2017-01-24 | 2017-01-24 | Laminated semiconductor device and post-sealing laminated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017010517A JP6291094B2 (en) | 2017-01-24 | 2017-01-24 | Laminated semiconductor device and post-sealing laminated semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013181919A Division JP6377894B2 (en) | 2013-09-03 | 2013-09-03 | Manufacturing method of semiconductor device, manufacturing method of stacked semiconductor device, and manufacturing method of stacked semiconductor device after sealing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017103475A JP2017103475A (en) | 2017-06-08 |
| JP6291094B2 true JP6291094B2 (en) | 2018-03-14 |
Family
ID=59015710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017010517A Active JP6291094B2 (en) | 2017-01-24 | 2017-01-24 | Laminated semiconductor device and post-sealing laminated semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6291094B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004079716A (en) * | 2002-08-14 | 2004-03-11 | Nec Electronics Corp | Chip size package type package for semiconductor and its manufacturing method |
| JP4268560B2 (en) * | 2004-04-27 | 2009-05-27 | 大日本印刷株式会社 | Electronic component built-in module and manufacturing method thereof |
| JP5715835B2 (en) * | 2011-01-25 | 2015-05-13 | 新光電気工業株式会社 | Semiconductor package and manufacturing method thereof |
| JP2013030593A (en) * | 2011-07-28 | 2013-02-07 | J Devices:Kk | Semiconductor devices, semiconductor module structure formed by vertically laminated semiconductor devices, and manufacturing method of semiconductor module structure |
| JP5851211B2 (en) * | 2011-11-11 | 2016-02-03 | 新光電気工業株式会社 | Semiconductor package, semiconductor package manufacturing method, and semiconductor device |
| JP5846110B2 (en) * | 2011-12-09 | 2016-01-20 | 信越化学工業株式会社 | Chemically amplified negative resist composition, photocurable dry film, method for producing the same, pattern forming method, and film for protecting electric / electronic parts |
-
2017
- 2017-01-24 JP JP2017010517A patent/JP6291094B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017103475A (en) | 2017-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6031059B2 (en) | Semiconductor device, stacked semiconductor device, post-sealing stacked semiconductor device, and manufacturing method thereof | |
| JP6031060B2 (en) | Semiconductor device, stacked semiconductor device, post-sealing stacked semiconductor device, and manufacturing method thereof | |
| JP6534948B2 (en) | Method of manufacturing semiconductor device, method of manufacturing flip chip type semiconductor device, semiconductor device and flip chip type semiconductor device | |
| JP6377894B2 (en) | Manufacturing method of semiconductor device, manufacturing method of stacked semiconductor device, and manufacturing method of stacked semiconductor device after sealing | |
| JP6571585B2 (en) | Semiconductor device, stacked semiconductor device, post-sealing stacked semiconductor device, and manufacturing method thereof | |
| JP6291094B2 (en) | Laminated semiconductor device and post-sealing laminated semiconductor device | |
| JP2017211617A (en) | Photosensitive resin composition, photosensitive resin film, and electronic apparatus | |
| JP7348857B2 (en) | Manufacturing method of semiconductor device | |
| JP2018151475A (en) | Method for manufacturing electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180208 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6291094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |