JP6270762B2 - IC circuit - Google Patents

IC circuit Download PDF

Info

Publication number
JP6270762B2
JP6270762B2 JP2015059443A JP2015059443A JP6270762B2 JP 6270762 B2 JP6270762 B2 JP 6270762B2 JP 2015059443 A JP2015059443 A JP 2015059443A JP 2015059443 A JP2015059443 A JP 2015059443A JP 6270762 B2 JP6270762 B2 JP 6270762B2
Authority
JP
Japan
Prior art keywords
substrate
ground
ground conductor
transmission line
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015059443A
Other languages
Japanese (ja)
Other versions
JP2016181737A (en
Inventor
松田 修一
修一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2015059443A priority Critical patent/JP6270762B2/en
Publication of JP2016181737A publication Critical patent/JP2016181737A/en
Application granted granted Critical
Publication of JP6270762B2 publication Critical patent/JP6270762B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、IC回路に関し、特にグランデッドコプレーナ線路において群遅延特性を良好にする伝送線路を備えたIC回路に関する。 The present invention relates to I C circuit, an IC circuit having a transmission line path to improve the group delay characteristics, particularly in grounded coplanar line.

近年、通信システムは高速化の一途をたどっており、50Gbit/sや100Gbit/sの通信システムの実用化に向けての議論が活発になされている。このような高速の通信システムに対応した通信装置、又は通信装置の品質評価を行う測定装置においては、高ビットレートのデジタル信号を波形の劣化を抑制して伝送させる必要がある。   In recent years, communication systems have been steadily increasing in speed, and discussions for practical application of communication systems of 50 Gbit / s and 100 Gbit / s have been actively conducted. In a communication apparatus compatible with such a high-speed communication system or a measurement apparatus that evaluates the quality of a communication apparatus, it is necessary to transmit a high bit rate digital signal while suppressing waveform deterioration.

例えば、デジタル信号の誤り率を測定する装置は、伝送線路を介して擬似ランダムビット系列などのパルスパターン信号を被試験対象に対して送受信する。このようなパルスパターン信号は基本波成分と高調波成分を含むため、伝送線路には直流から高周波までの広帯域にわたって周波数特性が良好であることが求められる。   For example, an apparatus for measuring an error rate of a digital signal transmits and receives a pulse pattern signal such as a pseudo random bit sequence to / from a test object via a transmission line. Since such a pulse pattern signal includes a fundamental wave component and a harmonic component, the transmission line is required to have good frequency characteristics over a wide band from direct current to high frequency.

従来、高速の電気信号を入出力する伝送線路として、一方の面に薄膜状の信号配線が形成され、他方の面に導電性を有する薄膜状の電気的基準面が形成され、他方の面は一方の面に掘り込まれて電気的基準面が形成されたものが知られている(例えば、特許文献1参照)。   Conventionally, as a transmission line for inputting and outputting a high-speed electric signal, a thin-film signal wiring is formed on one surface, a conductive thin-film electric reference surface is formed on the other surface, and the other surface is One in which an electrical reference surface is formed by digging into one surface is known (see, for example, Patent Document 1).

図11に特許文献1に開示された伝送線路の構成を示す。図11(a)の斜視図に示すように、プラスチック製基板201上に10GHz以上の高周波帯域を有する高速信号増幅器IC202が搭載されている。高速信号増幅器IC202に対する信号入出力用の高速信号線203a,203bとして、プラスチック製基板201上にマイクロストリップ線路が形成されている。高速信号増幅器IC202は、電極パターンの形成された面を下にして、プラスチック製基板201上に形成された電極パッド205上に、ハンダバンプを用いてベアチップ搭載されている。高速信号線203a,203bの両端には、SMA型高周波コネクタ204a,204bが取り付けられ、高速信号増幅器IC202の入力信号強度と出力信号強度の比である利得特性を測定することができるようになっている。   FIG. 11 shows the configuration of the transmission line disclosed in Patent Document 1. As shown in the perspective view of FIG. 11A, a high-speed signal amplifier IC 202 having a high frequency band of 10 GHz or more is mounted on a plastic substrate 201. Microstrip lines are formed on a plastic substrate 201 as high-speed signal lines 203a and 203b for signal input / output with respect to the high-speed signal amplifier IC202. The high-speed signal amplifier IC 202 is bare-chip mounted on the electrode pad 205 formed on the plastic substrate 201 with the surface on which the electrode pattern is formed, using solder bumps. SMA type high frequency connectors 204a and 204b are attached to both ends of the high-speed signal lines 203a and 203b, and a gain characteristic which is a ratio of the input signal intensity and the output signal intensity of the high-speed signal amplifier IC 202 can be measured. Yes.

プラスチック製基板201の底面、高速信号線203a,203bの下部には掘り込み206が形成されている。掘り込み206の壁面には、導電性の金属メッキにより、高速信号線203a,203bのインピーダンスが50Ωになるように、グランド面207が形成されている。また、高速信号増幅器IC202は、湿気等から素子を保護するために封止用樹脂208により、チップ全体が封止されている。   A dig 206 is formed on the bottom surface of the plastic substrate 201 and below the high-speed signal lines 203a and 203b. A ground surface 207 is formed on the wall surface of the digging 206 so that the impedance of the high-speed signal lines 203a and 203b is 50Ω by conductive metal plating. Further, the entire high-speed signal amplifier IC 202 is sealed with a sealing resin 208 in order to protect the element from moisture and the like.

図11(b)の断面図に示すように、高速信号線203a,203bは、上部が空気の部分と封止用樹脂208で覆われた部分とに分かれる。そこで、封止用樹脂208で覆われた部分における特性インピーダンスが、空気の部分における特性インピーダンスと等しくなるように、掘り込み206の深さを変えて、グランド面207が形成されている。   As shown in the cross-sectional view of FIG. 11B, the high-speed signal lines 203 a and 203 b are divided into an air portion and a portion covered with the sealing resin 208. Therefore, the ground surface 207 is formed by changing the depth of the dug 206 so that the characteristic impedance in the portion covered with the sealing resin 208 is equal to the characteristic impedance in the air portion.

図12のグラフは、高速信号増幅器IC202の周波数特性を示している。3dB周波数応答帯域は、12GHzであり、0.1GHzから10GHzの周波数範囲で安定した周波数特性が得られている。   The graph of FIG. 12 shows the frequency characteristics of the high-speed signal amplifier IC202. The 3 dB frequency response band is 12 GHz, and stable frequency characteristics are obtained in the frequency range of 0.1 GHz to 10 GHz.

なお、特許文献1には、グランデッドコプレーナ線路を構成する伝送線路も開示されているが、グランデッドコプレーナ線路構造の伝送線路の周波数特性については開示がない。   In addition, although the transmission line which comprises a grounded coplanar line is disclosed by patent document 1, it does not disclose about the frequency characteristic of the transmission line of a grounded coplanar line structure.

特開2004−40257号公報JP 2004-40257 A

しかしながら、特許文献1に開示された構成では、利得の周波数特性の3dB周波数応答帯域が12GHzであることから分かるように、群遅延の周波数特性を例えば100GHzのミリ波帯域まで伸ばすことができない。また、特許文献1には、グランデッドコプレーナ線路単体の周波数特性を伸ばすことについての開示がない。   However, in the configuration disclosed in Patent Document 1, the frequency characteristic of the group delay cannot be extended to, for example, a 100 GHz millimeter wave band, as can be seen from the fact that the 3 dB frequency response band of the gain frequency characteristic is 12 GHz. Further, Patent Document 1 does not disclose the improvement of the frequency characteristics of a single grounded coplanar line.

本発明は、このような従来の課題を解決するためになされたものであって、100GHzのミリ波帯域まで群遅延特性が良好なグランデッドコプレーナ線路構造の伝送線路を備えたIC回路を提供することを目的とする。 The present invention was made to solve such conventional problems, provides an IC circuit having a millimeter wave band to the group delay characteristics of 100GHz has a transmission line path good grounded coplanar line structure The purpose is to do.

上記課題を解決するために、本発明の請求項1のIC回路は、絶縁性の基板と、前記基板の表面に形成された中心導体と、前記基板の表面において前記中心導体の両側に所定の距離を隔てて形成された表面接地導体と、前記基板の裏面に形成された裏面接地導体と、前記表面接地導体と前記裏面接地導体を電気的に接続する複数のスルーホールと、を備え、50Gbit/s以上のビットレートのデジタル信号を伝送するためのグランデッドコプレーナ線路構造の伝送線路信号電極、及び、前記信号電極の両側に形成されたグランド電極を含むMMICと、を備えるIC回路であって、前記基板の両側面において、前記表面接地導体と前記裏面接地導体に電気的に接続される側面接地導体が形成され、前記デジタル信号の伝送方向に隣り合う前記スルーホールの間隔が0.5mm以下であり、前記基板の少なくとも一端面において、前記表面接地導体と前記裏面接地導体と前記側面接地導体とに電気的に接続される端面接地導体が形成されており、各前記表面接地導体は、ボンディングワイヤによって、前記複数のスルーホールのうち前記MMICに最も近いスルーホールよりも前記MMICに近い位置で各前記グランド電極に電気的に接続され、前記裏面接地導体は、前記ボンディングワイヤ及び前記端面接地導体を介して、前記基板の端面側から接地されることを特徴とする。 In order to solve the above problems, an IC circuit according to claim 1 of the present invention includes an insulating substrate, a central conductor formed on the surface of the substrate, and predetermined surfaces on both sides of the central conductor on the surface of the substrate. A surface ground conductor formed at a distance; a back surface ground conductor formed on the back surface of the substrate; and a plurality of through holes that electrically connect the surface ground conductor and the back surface ground conductor; / Ms including a transmission line having a grounded coplanar line structure for transmitting a digital signal having a bit rate of at least / s, a signal electrode, and a ground electrode formed on both sides of the signal electrode. there, at both sides of the substrate, side ground conductor which is electrically connected is formed in the rear surface ground conductor and the surface ground conductor, adjacent to the transmission direction of the digital signal Cormorant Ri der spacing 0.5mm below the through hole, at least one end face of the substrate, an end surface ground conductor electrically connected to the surface ground conductor and the backside ground conductor and the side ground conductor Each of the surface ground conductors is electrically connected to each ground electrode by a bonding wire at a position closer to the MMIC than a through hole closest to the MMIC among the plurality of through holes. The back surface grounding conductor is grounded from the end surface side of the substrate through the bonding wire and the end surface grounding conductor .

本発明は、100GHzのミリ波帯域まで群遅延特性が良好なグランデッドコプレーナ線路構造の伝送線路を備えたIC回路を提供する。 The present invention, the group delay characteristics to microwave band of 100GHz is to provide an IC circuit having a transmission line path good grounded coplanar line structure.

本発明の第1の実施形態としての伝送線路の表面側の構成を示す斜視図である。It is a perspective view which shows the structure by the side of the surface of the transmission line as the 1st Embodiment of this invention. 本発明の第1の実施形態としての伝送線路の裏面側の構成を示す斜視図である。It is a perspective view which shows the structure by the side of the back surface of the transmission line as the 1st Embodiment of this invention. 図1のA−A線断面図である。It is the sectional view on the AA line of FIG. サイドグランドパターンが有り、THピッチが0.5mmのシミュレーションモデルを示す斜視図である。It is a perspective view which shows a simulation model with a side ground pattern and a TH pitch of 0.5 mm. サイドグランドパターンが無く、THピッチが0.5mmのシミュレーションモデルを示す斜視図である。It is a perspective view which shows a simulation model without a side ground pattern and having a TH pitch of 0.5 mm. 図4,5に示すモデルの群遅延特性のシミュレーション結果を示すグラフである。6 is a graph showing simulation results of group delay characteristics of the models shown in FIGS. 図1,4に示すモデルの群遅延特性のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the group delay characteristic of the model shown in FIGS. THピッチが0.5mm、φ0.15の場合の群遅延特性のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the group delay characteristic in case TH pitch is 0.5 mm and (phi) 0.15. 本発明の第2の実施形態としての伝送線路の構成を示す斜視図である。It is a perspective view which shows the structure of the transmission line as the 2nd Embodiment of this invention. 本発明の第2の実施形態としての伝送線路がMMICの伝送線路に接続される場合の構成を示す上面図である。It is a top view which shows the structure in case the transmission line as the 2nd Embodiment of this invention is connected to the transmission line of MMIC. 従来の伝送線路の構成を示す斜視図及び断面図である。It is the perspective view and sectional drawing which show the structure of the conventional transmission line. 従来の伝送線路の周波数特性を示すグラフである。It is a graph which shows the frequency characteristic of the conventional transmission line.

以下、本発明に係る伝送線路を備えたIC回路の実施形態について、図面を用いて説明する。本発明の伝送線路は、例えば50Gbit/sを超えるような高ビットレートのデジタル信号を伝送するための伝送線路であり、例えば電解効果トランジスタ(FET:Field effect transistor)などの半導体部品を含むMMIC(Microwave Monolithic Integrated Circuit)が実装される測定装置等において、MMICの伝送線路を他の部品の伝送線路や入出力コネクタ等に接続する用途で用いることができる。 Hereinafter, an embodiment of an IC circuit having a transmission line circuit according to the present invention will be described with reference to the drawings. The transmission line of the present invention is a transmission line for transmitting a digital signal having a high bit rate exceeding, for example, 50 Gbit / s, and includes, for example, an MMIC (Semiconductor component such as a field effect transistor (FET)). In a measuring apparatus or the like on which a microwave monolithic integrated circuit) is mounted, the MMIC transmission line can be used for connection to a transmission line of another component, an input / output connector, or the like.

(第1の実施形態)
まず、本発明の第1の実施形態としての伝送線路1の構成について説明する。図1,2は、本実施形態の伝送線路1の構成を示す斜視図である。図3は図1のA−A線断面図である。
(First embodiment)
First, the structure of the transmission line 1 as the 1st Embodiment of this invention is demonstrated. 1 and 2 are perspective views showing the configuration of the transmission line 1 of the present embodiment. 3 is a cross-sectional view taken along line AA of FIG.

図1〜3に示すように、本実施形態の伝送線路1は、いわゆるグランデッドコプレーナ線路構造を成しており、絶縁性の基板11と、基板11の表面に形成された信号線路パターン12と、基板11の表面において信号線路パターン12の両側に所定の距離を隔てて形成されたグランドパターン13a,13bと、基板11の裏面の全面に形成されたグランドパターン14と、グランドパターン13a,13bとグランドパターン14を電気的に接続するスルーホール15と、を備える。   As shown in FIGS. 1 to 3, the transmission line 1 of the present embodiment has a so-called grounded coplanar line structure, and includes an insulating substrate 11 and a signal line pattern 12 formed on the surface of the substrate 11. The ground patterns 13a and 13b formed on both sides of the signal line pattern 12 at a predetermined distance on the surface of the substrate 11, the ground pattern 14 formed on the entire back surface of the substrate 11, and the ground patterns 13a and 13b. And a through hole 15 for electrically connecting the ground pattern 14.

さらに、本実施形態の伝送線路1は、上記のグランデッドコプレーナ線路構造に加えて、基板11の両側面に形成され、グランドパターン13a,13bとグランドパターン14に電気的に接続されるサイドグランドパターン16を備える。   Further, the transmission line 1 of the present embodiment is formed on both side surfaces of the substrate 11 in addition to the above-described grounded coplanar line structure, and is electrically connected to the ground patterns 13a and 13b and the ground pattern 14. 16.

基板11は、石英ガラスやセラミックなどを用いることができる。スルーホール15は、基板11を貫通するように基板11をレーザ等で孔開けすることによって形成される。スルーホール15は、その内壁面に金などの導電性材料が蒸着されるか、あるいは、導電性材料が埋め込まれることにより、グランドパターン13a,13b及びグランドパターン14に導通するようになっている。   For the substrate 11, quartz glass, ceramic, or the like can be used. The through hole 15 is formed by drilling the substrate 11 with a laser or the like so as to penetrate the substrate 11. The through hole 15 is electrically connected to the ground patterns 13a and 13b and the ground pattern 14 by depositing a conductive material such as gold on the inner wall surface or by embedding a conductive material.

信号線路パターン12、グランドパターン13a,13b,14、及びサイドグランドパターン16は、スルーホール15が形成された基板11にマスクパターンを形成し、金の薄膜をスパッタリングで蒸着することで形成される。このとき同時にスルーホール15の側壁にも金の薄膜が蒸着されるとよい。   The signal line pattern 12, the ground patterns 13a, 13b, and 14 and the side ground pattern 16 are formed by forming a mask pattern on the substrate 11 on which the through holes 15 are formed, and depositing a gold thin film by sputtering. At this time, a gold thin film is preferably deposited on the side wall of the through hole 15 at the same time.

信号線路パターン12とグランドパターン13a,13bとの間のギャップ幅は、伝送線路1の特性インピーダンスが50Ωになる値に設定されている。   The gap width between the signal line pattern 12 and the ground patterns 13a and 13b is set to a value at which the characteristic impedance of the transmission line 1 becomes 50Ω.

基板11の両側面にサイドグランドパターン16が無い通常のグランデッドコプレーナ線路においては、グランドパターン13a,13bとグランドパターン14の電位は、スルーホール15により導通が取れることで等電位となる。   In a normal grounded coplanar line having no side ground pattern 16 on both side surfaces of the substrate 11, the potentials of the ground patterns 13 a and 13 b and the ground pattern 14 are equalized by conducting through the through holes 15.

しかしながら、デジタル信号は、繰り返し周波数である基本波と、その整数倍の周波数を持つ高調波の重ね合わせで構成されており、伝送されるデジタル信号のビットレートが高くなれば、基本波と高調波の波長はそれぞれ短くなる。このため、デジタル信号の伝送方向(Y方向)の各位置において、常にグランドパターン13a,13bとグランドパターン14を等電位にするためには、基本波と高調波の波長が短くなった分、スルーホール15の個数を増やしてY方向のスルーホール15の間隔を狭くする必要がある。ただし、隣り合うスルーホール15の間隔は、孔加工の精度や基板強度などによる製造上の限界から、スルーホール15の直径の2倍以上、より好ましくは3倍以上に制限される。   However, a digital signal is composed of a superposition of a fundamental wave, which is a repetition frequency, and harmonics having a frequency that is an integer multiple of the repetition frequency. If the bit rate of the transmitted digital signal increases, the fundamental wave and harmonics The wavelength of each becomes shorter. For this reason, in order to make the ground patterns 13a and 13b and the ground pattern 14 always have the same potential at each position in the transmission direction (Y direction) of the digital signal, the wavelength of the fundamental wave and the harmonic wave is shortened. It is necessary to increase the number of holes 15 to narrow the interval between the through holes 15 in the Y direction. However, the interval between the adjacent through holes 15 is limited to at least twice the diameter of the through holes 15, more preferably at least three times, due to manufacturing limitations due to hole processing accuracy and substrate strength.

伝送されるデジタル信号のビットレートが高くなり、その基本波と高調波の波長に対してスルーホール15の間隔が相対的に広くなると、グランデッドコプレーナ線路の本来の伝送モードであるTEMモード以外の伝送モードが生じてしまう。これにより、共振が発生し、その共振周波数の前後の周波数の群遅延特性が大幅に悪化する。これは、ビットレートが高いデジタル信号の伝送においては、波形が崩れる原因となる。   When the bit rate of the digital signal to be transmitted is increased and the interval between the through holes 15 is relatively wide with respect to the fundamental wave and the harmonic wave, other than the TEM mode which is the original transmission mode of the grounded coplanar line. A transmission mode occurs. As a result, resonance occurs, and the group delay characteristics of frequencies before and after the resonance frequency are greatly deteriorated. This causes the waveform to collapse in the transmission of a digital signal having a high bit rate.

そこで、本実施形態においては、スルーホール15だけでなく、基板11の両側面に位置するサイドグランドパターン16からも、表面と裏面のグランドパターン13a,13b,14間の導通を取る。これにより、高ビットレートのデジタル信号に対しても、伝送方向(Y方向)の各位置においてグランドパターン13a,13bとグランドパターン14を等電位にすることができる。   Therefore, in the present embodiment, the conduction between the front and back ground patterns 13a, 13b, and 14 is established not only from the through hole 15 but also from the side ground pattern 16 located on both sides of the substrate 11. Thereby, even with respect to a high bit rate digital signal, the ground patterns 13a and 13b and the ground pattern 14 can be equipotential at each position in the transmission direction (Y direction).

このように、スルーホール15に加えて、基板11の両側面にサイドグランドパターン16を設けることで周波数特性が向上し、100GHzまで群遅延特性が良好なデジタル信号の伝送線路を実現できる。特に、ビットレートが50Gbit/sを超えるようなデジタル信号の伝送において、波形の劣化が少ない高品位な伝送が可能となる。   As described above, by providing the side ground pattern 16 on both side surfaces of the substrate 11 in addition to the through hole 15, the frequency characteristic is improved, and a digital signal transmission line having a good group delay characteristic up to 100 GHz can be realized. In particular, in transmission of a digital signal having a bit rate exceeding 50 Gbit / s, high-quality transmission with little waveform deterioration is possible.

図1,4,5に示す本実施形態の伝送線路1のモデルに対して、50GHzから99GHzにわたって群遅延特性に関する電磁界シミュレーションを行った結果を図6,7に、示す。このシミュレーションでは、サイドグランドパターンの有無や、スルーホールの基板長さ方向の間隔(以下、「THピッチ」ともいう)に応じた群遅延特性の変化を調べた。   FIGS. 6 and 7 show the results of electromagnetic field simulations on the group delay characteristics from 50 GHz to 99 GHz for the model of the transmission line 1 of the present embodiment shown in FIGS. In this simulation, changes in the group delay characteristics were examined according to the presence or absence of the side ground pattern and the distance between the through holes in the substrate length direction (hereinafter also referred to as “TH pitch”).

図1は、サイドグランドパターンが有り、THピッチが1mmのモデルを示している。図4は、サイドグランドパターンが有り、THピッチが0.5mmのモデルを示している。図5は、サイドグランドパターンが無く、THピッチが0.5mmのモデルを示している。   FIG. 1 shows a model having a side ground pattern and a TH pitch of 1 mm. FIG. 4 shows a model having a side ground pattern and a TH pitch of 0.5 mm. FIG. 5 shows a model with no side ground pattern and a TH pitch of 0.5 mm.

その他のシミュレーション条件は以下のとおりである。
・基板:比誘電率3.58、誘電正接1×10−4、幅1.6mm、長さ3.0mm、厚さ0.2mm
・信号線路パターン幅:0.35mm
・信号線路パターンとグランドパターンのギャップ幅:0.08mm
・信号線路パターン、グランドパターン、及びサイドグランドパターン:1μm厚の金
・スルーホールの信号線路パターン中心からの幅方向の距離:0.5mm
・スルーホールの直径:φ0.2
Other simulation conditions are as follows.
Substrate: relative dielectric constant 3.58, dielectric loss tangent 1 × 10 −4 , width 1.6 mm, length 3.0 mm, thickness 0.2 mm
・ Signal line pattern width: 0.35mm
・ Gap width between signal line pattern and ground pattern: 0.08mm
・ Signal line pattern, ground pattern, and side ground pattern: 1 μm thick gold ・ Through hole distance from the center of the signal line pattern: 0.5 mm
・ Diameter of through hole: φ0.2

図6に示したシミュレーション結果から以下のことが分かる。
・THピッチが0.5mmでサイドグランドパターンが有る場合(図4)と無い場合(図5)とでは、サイドグランドパターンが無い場合の群遅延特性の82GHz付近に変曲点が見られるが、サイドグランドパターンが有る場合の群遅延特性では82GHz付近に変曲点は見られない。THピッチが0.5mmでサイドグランドパターンが有る場合の群遅延特性は、50GHz〜99GHzの周波数において非常に良好な特性を示していると言える。
The following can be understood from the simulation result shown in FIG.
When the TH pitch is 0.5 mm and there is a side ground pattern (FIG. 4) and when there is no side ground pattern (FIG. 5), an inflection point is seen in the vicinity of 82 GHz of the group delay characteristic when there is no side ground pattern. In the group delay characteristic when there is a side ground pattern, no inflection point is found near 82 GHz. It can be said that the group delay characteristic when the TH pitch is 0.5 mm and the side ground pattern is present exhibits very good characteristics at a frequency of 50 GHz to 99 GHz.

また、図7に示したシミュレーション結果から以下のことが分かる。
・サイドグランドパターンが有り、THピッチが0.5mm(図4)又は1mm(図1)の場合では、THピッチが1mmの場合の群遅延特性は85GHz以上で複数の変曲点が見られるが、THピッチが狭い0.5mmの場合の群遅延特性は、50GHz〜99GHzの周波数において非常に良好な周波数特性を示していると言える。
Moreover, the following can be understood from the simulation result shown in FIG.
When there is a side ground pattern and the TH pitch is 0.5 mm (FIG. 4) or 1 mm (FIG. 1), the group delay characteristic when the TH pitch is 1 mm is 85 GHz or more, and a plurality of inflection points can be seen. It can be said that the group delay characteristic when the TH pitch is narrow 0.5 mm shows a very good frequency characteristic at a frequency of 50 GHz to 99 GHz.

なお、上記の解析ではTHピッチを0.5mmとしたが、一般的な薄膜基板製造によるTHピッチは、スルーホールの直径がφ0.2の場合には0.6mm(φ0.2の3倍)が限界である。THピッチを0.5mmよりも狭くするには、スルーホールの径を小さくすることが考えられる。例えばφ0.15であれば、THピッチを0.45mmまで狭めることが可能である。   In the above analysis, the TH pitch is set to 0.5 mm. However, the TH pitch produced by a general thin film substrate is 0.6 mm (three times as large as φ0.2) when the diameter of the through hole is φ0.2. Is the limit. In order to make the TH pitch narrower than 0.5 mm, it is conceivable to reduce the diameter of the through hole. For example, if φ0.15, the TH pitch can be reduced to 0.45 mm.

図8に、THピッチが0.5mm、φ0.15で、サイドグランドパターンが有る場合の群遅延特性のシミュレーション結果を示す。この場合には、図6,7に示したTHピッチが0.5mm、φ0.2で、サイドグランドパターンが有る場合と同様の群遅延特性が得られた。   FIG. 8 shows a simulation result of the group delay characteristic when the TH pitch is 0.5 mm, φ0.15, and there is a side ground pattern. In this case, the group delay characteristics similar to those obtained when the TH pitch shown in FIGS. 6 and 7 is 0.5 mm and φ0.2 and the side ground pattern is provided are obtained.

以上説明したように、本実施形態の伝送線路1は、グランデッドコプレーナ線路構造において、絶縁性の基板11の両側面にサイドグランドパターン16が形成されている。このサイドグランドパターン16は、基板11の表面に形成された信号線路パターン12の両側に所定の距離を隔てて形成されたグランドパターン13a,13bと、基板11の裏面に形成されたグランドパターン14と、に電気的に接続されるようになっている。   As described above, the transmission line 1 of the present embodiment has the grounded coplanar line structure, and the side ground patterns 16 are formed on both side surfaces of the insulating substrate 11. The side ground pattern 16 includes ground patterns 13 a and 13 b formed at a predetermined distance on both sides of the signal line pattern 12 formed on the surface of the substrate 11, and a ground pattern 14 formed on the back surface of the substrate 11. , Is electrically connected to.

これにより、グランデッドコプレーナ線路構造の伝送線路に対して、スルーホールに加えてサイドグランドパターンを設けることで、スルーホールのみが設けられた場合と比較して、100GHzのミリ波帯域まで群遅延特性が良好となり、ビットレートが50Gbit/sを超えるようなデジタル信号の伝送において、波形の劣化が少ない高品位な伝送が可能となる。   Thus, by providing a side ground pattern in addition to a through hole for a transmission line having a grounded coplanar line structure, a group delay characteristic up to a millimeter wave band of 100 GHz as compared with a case where only a through hole is provided. In the transmission of a digital signal such that the bit rate exceeds 50 Gbit / s, high-quality transmission with little waveform deterioration becomes possible.

(第2の実施形態)
続いて、本発明の第2の実施形態としての伝送線路2について図面を参照しながら説明する。なお、第1の実施形態と同様の構成及び動作については適宜説明を省略する。
(Second Embodiment)
Subsequently, a transmission line 2 as a second embodiment of the present invention will be described with reference to the drawings. Note that the description of the same configuration and operation as in the first embodiment will be omitted as appropriate.

図9に示すように、本実施形態の伝送線路2は、第1の実施形態の構成に加えて、デジタル信号の伝送方向(Y方向)に垂直な基板11の前方端面及び後方端面の少なくとも一方において、グランドパターン13a,13b,14及びサイドグランドパターン16に電気的に接続されるグランド導通パターン21a,21b,22a,22bが形成されている。   As shown in FIG. 9, in addition to the configuration of the first embodiment, the transmission line 2 of the present embodiment includes at least one of the front end surface and the rear end surface of the substrate 11 perpendicular to the digital signal transmission direction (Y direction). , Ground conductive patterns 21a, 21b, 22a, 22b electrically connected to the ground patterns 13a, 13b, 14 and the side ground pattern 16 are formed.

図10は、2つのMMIC30,40の伝送線路を伝送線路2で接続する際の構成を示している。MMIC30のグランド電極31a,31bは、ボンディングワイヤ32a,32bによって、伝送線路2のグランドパターン13a,13bにそれぞれ電気的に接続されている。また、MMIC30の信号電極31cは、ボンディングワイヤ32cによって、伝送線路2の信号線路パターン12に電気的に接続されている。   FIG. 10 shows a configuration when the transmission lines of the two MMICs 30 and 40 are connected by the transmission line 2. The ground electrodes 31a and 31b of the MMIC 30 are electrically connected to the ground patterns 13a and 13b of the transmission line 2 by bonding wires 32a and 32b, respectively. The signal electrode 31c of the MMIC 30 is electrically connected to the signal line pattern 12 of the transmission line 2 by a bonding wire 32c.

同様に、MMIC40のグランド電極41a,41bは、ボンディングワイヤ42a,42bによって、伝送線路2のグランドパターン13a,13bにそれぞれ電気的に接続されている。また、MMIC40の信号電極41cは、ボンディングワイヤ42cによって、伝送線路2の信号線路パターン12に電気的に接続されている。   Similarly, the ground electrodes 41a and 41b of the MMIC 40 are electrically connected to the ground patterns 13a and 13b of the transmission line 2 by bonding wires 42a and 42b, respectively. Further, the signal electrode 41c of the MMIC 40 is electrically connected to the signal line pattern 12 of the transmission line 2 by a bonding wire 42c.

例えばMMIC30側に注目すれば、表面のグランドパターン13a,13bは、ボンディングワイヤ32a,32bを介して、MMIC30に最も近いスルーホールよりもMMIC30に近い位置で接地される。一方、サイドグランドパターン16やグランド導通パターン21a,21bを備えていない従来の伝送線路にあっては、裏面のグランドパターンにとってのMMIC30に最も近い接地位置は、MMIC30に最も近いスルーホールの位置となる。   For example, if attention is paid to the MMIC 30 side, the ground patterns 13a and 13b on the surface are grounded at positions closer to the MMIC 30 than through holes closest to the MMIC 30 via the bonding wires 32a and 32b. On the other hand, in the conventional transmission line that does not include the side ground pattern 16 or the ground conductive patterns 21a and 21b, the grounding position closest to the MMIC 30 for the ground pattern on the back surface is the position of the through hole closest to the MMIC 30. .

これに対し、本実施形態の伝送線路2においては、裏面のグランドパターン14が、グランド導通パターン21a,21b,22a,22bを介して、MMIC30やMMIC40に最も近い端部からも接地されることになる。   On the other hand, in the transmission line 2 of the present embodiment, the ground pattern 14 on the back surface is also grounded from the end closest to the MMIC 30 or MMIC 40 via the ground conductive patterns 21a, 21b, 22a, 22b. Become.

これにより、デジタル信号の伝送方向(Y方向)の各位置において、常にグランドパターン13a,13bとグランドパターン14が等電位になりやすくなり、ひいてはIC回路全体としての性能を安定させることができる。   As a result, the ground patterns 13a and 13b and the ground pattern 14 are always likely to be equipotential at each position in the digital signal transmission direction (Y direction), and as a result, the performance of the entire IC circuit can be stabilized.

以上説明したように、本実施形態の伝送線路2は、基板11の少なくとも一端面において、グランドパターン13a,13bとグランドパターン14に電気的に接続されるグランド導通パターン21a,21b,22a,22bが形成されている。   As described above, the transmission line 2 of the present embodiment has the ground conductive patterns 21a, 21b, 22a, and 22b electrically connected to the ground patterns 13a and 13b and the ground pattern 14 on at least one end surface of the substrate 11. Is formed.

これにより、第1の実施形態の効果に加えて、第1の実施形態よりもグランドパターン13a,13bとグランドパターン14が等電位になりやすくなり、本実施形態の伝送線路2で接続されるIC部品の性能が向上する。   Thereby, in addition to the effect of the first embodiment, the ground patterns 13a and 13b and the ground pattern 14 are more likely to be equipotential than the first embodiment, and the IC connected by the transmission line 2 of the present embodiment. The performance of the parts is improved.

1,2 伝送線路
11 基板
12 信号線路パターン(中心導体)
13a,13b グランドパターン(表面接地導体)
14 グランドパターン(裏面接地導体)
15 スルーホール
16 サイドグランドパターン(側面接地導体)
21a,21b,22a,22b グランド導通パターン(端面接地導体)
30,40 MMIC
31a,31b,41a,41b グランド電極
31c,41c 信号電極
32a,32b,32c,42a,42b,42c ボンディングワイヤ
1, 2 Transmission line 11 Substrate 12 Signal line pattern (center conductor)
13a, 13b Ground pattern (surface ground conductor)
14 Ground pattern (Back grounding conductor)
15 through hole 16 side ground pattern (side ground conductor)
21a, 21b, 22a, 22b Ground conduction pattern (end surface grounding conductor)
30, 40 MMIC
31a, 31b, 41a, 41b Ground electrode 31c, 41c Signal electrode 32a, 32b, 32c, 42a, 42b, 42c Bonding wire

Claims (1)

絶縁性の基板(11)と、前記基板の表面に形成された中心導体(12)と、前記基板の表面において前記中心導体の両側に所定の距離を隔てて形成された表面接地導体(13a,13b)と、前記基板の裏面に形成された裏面接地導体(14)と、前記表面接地導体と前記裏面接地導体を電気的に接続する複数のスルーホール(15)と、を備え、50Gbit/s以上のビットレートのデジタル信号を伝送するためのグランデッドコプレーナ線路構造の伝送線路(1)
信号電極(31c,41c)、及び、前記信号電極の両側に形成されたグランド電極(31a,31b,41a,41b)を含むMMIC(30,40)と、を備えるIC回路であって、
前記基板の両側面において、前記表面接地導体と前記裏面接地導体に電気的に接続される側面接地導体(16)が形成され、
前記デジタル信号の伝送方向に隣り合う前記スルーホールの間隔が0.5mm以下であり、
前記基板の少なくとも一端面において、前記表面接地導体と前記裏面接地導体と前記側面接地導体とに電気的に接続される端面接地導体(21a,21b,22a,22b)が形成されており、
各前記表面接地導体は、ボンディングワイヤ(32a,32b,42a,42b)によって、前記複数のスルーホールのうち前記MMICに最も近いスルーホールよりも前記MMICに近い位置で各前記グランド電極に電気的に接続され、
前記裏面接地導体は、前記ボンディングワイヤ及び前記端面接地導体を介して、前記基板の端面側から接地されることを特徴とするIC回路。
Insulating substrate (11), center conductor (12) formed on the surface of the substrate, and surface ground conductors (13a, 13a, 13b) formed on the surface of the substrate at a predetermined distance on both sides of the center conductor 13b), a back-surface ground conductor (14) formed on the back surface of the substrate, and a plurality of through holes (15) for electrically connecting the front-surface ground conductor and the back-surface ground conductor, and 50 Gbit / s A transmission line (1) having a grounded coplanar line structure for transmitting a digital signal having the above bit rate;
And an MMIC (30, 40) including signal electrodes (31c, 41c) and ground electrodes (31a, 31b, 41a, 41b) formed on both sides of the signal electrodes,
Side ground conductors (16) electrically connected to the surface ground conductor and the back ground conductor are formed on both side surfaces of the substrate,
Ri der spacing 0.5mm below the through hole adjacent to the transmission direction of said digital signal,
End surface ground conductors (21a, 21b, 22a, 22b) electrically connected to the front surface ground conductor, the back surface ground conductor, and the side surface ground conductor are formed on at least one end surface of the substrate,
Each surface ground conductor is electrically connected to each ground electrode by a bonding wire (32a, 32b, 42a, 42b) at a position closer to the MMIC than a through hole closest to the MMIC among the plurality of through holes. Connected,
The IC circuit , wherein the back ground conductor is grounded from the end face side of the substrate via the bonding wire and the end face ground conductor .
JP2015059443A 2015-03-23 2015-03-23 IC circuit Active JP6270762B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015059443A JP6270762B2 (en) 2015-03-23 2015-03-23 IC circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015059443A JP6270762B2 (en) 2015-03-23 2015-03-23 IC circuit

Publications (2)

Publication Number Publication Date
JP2016181737A JP2016181737A (en) 2016-10-13
JP6270762B2 true JP6270762B2 (en) 2018-01-31

Family

ID=57131197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015059443A Active JP6270762B2 (en) 2015-03-23 2015-03-23 IC circuit

Country Status (1)

Country Link
JP (1) JP6270762B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7215249B2 (en) * 2019-03-11 2023-01-31 住友大阪セメント株式会社 OPTICAL MODULATOR AND OPTICAL TRANSMITTER USING THE SAME
PL3966890T3 (en) 2019-05-08 2023-07-24 Saint-Gobain Glass France Vehicle window
JP7242613B2 (en) * 2020-07-30 2023-03-20 アンリツ株式会社 Inter-board connection structure and inter-board connection method
JP7124018B2 (en) * 2020-07-31 2022-08-23 アンリツ株式会社 Circuit element and thin film substrate mounting method
CN117529805A (en) * 2021-06-29 2024-02-06 京瓷株式会社 Wiring board and electronic device
JP7245947B1 (en) 2022-08-15 2023-03-24 Fcnt株式会社 Printed wiring boards and wireless communication terminals

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289590A (en) * 2003-03-24 2004-10-14 Kyocera Corp High-frequency transmission line

Also Published As

Publication number Publication date
JP2016181737A (en) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6270762B2 (en) IC circuit
JP5257088B2 (en) package
US20060197625A1 (en) Transmission line and wiring forming method
JP5765174B2 (en) Electronic equipment
JP5930069B2 (en) Electronic board and its connector connection structure
US9814131B2 (en) Interconnection substrate
JP2013081009A (en) High frequency line-waveguide converter
CN111725164B (en) Circuit structure and chip packaging piece
US9967968B2 (en) 3D EMI suppression structure and electronic device having the same
JPH10200311A (en) Coplanar waveguide line with back ground conductor
JPWO2015045309A1 (en) Printed circuit board and mounting method on printed circuit board
US20200022249A1 (en) Inter-board connection structure
US20150349396A1 (en) Air Gap Creation In Electronic Devices
JP2005056961A (en) Interposer
WO2021214870A1 (en) Impedance converter and method for making same
JP2017098654A (en) Impedance converter
US20080211604A1 (en) High frequency circuit board converting a transmission mode for mounting a semiconductor device
JP5519328B2 (en) High-frequency transmission line substrate
JP5361024B2 (en) Wiring board
JP2013197435A (en) Wiring substrate
JP5218030B2 (en) Transmission line with observation pad and transmission method
JP6551067B2 (en) Antenna device
JP7242613B2 (en) Inter-board connection structure and inter-board connection method
JP7158436B2 (en) CIRCUIT ELEMENT, CIRCUIT ELEMENT MANUFACTURING METHOD AND ELECTRICAL SIGNAL TRANSMISSION METHOD
JP6138422B2 (en) Signal transmission line and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171226

R150 Certificate of patent or registration of utility model

Ref document number: 6270762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250