JP6270762B2 - IC circuit - Google Patents
IC circuit Download PDFInfo
- Publication number
- JP6270762B2 JP6270762B2 JP2015059443A JP2015059443A JP6270762B2 JP 6270762 B2 JP6270762 B2 JP 6270762B2 JP 2015059443 A JP2015059443 A JP 2015059443A JP 2015059443 A JP2015059443 A JP 2015059443A JP 6270762 B2 JP6270762 B2 JP 6270762B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ground
- ground conductor
- transmission line
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 40
- 239000004020 conductor Substances 0.000 claims description 39
- 238000004088 simulation Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 241000287462 Phalacrocorax carbo Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Description
本発明は、IC回路に関し、特にグランデッドコプレーナ線路において群遅延特性を良好にする伝送線路を備えたIC回路に関する。 The present invention relates to I C circuit, an IC circuit having a transmission line path to improve the group delay characteristics, particularly in grounded coplanar line.
近年、通信システムは高速化の一途をたどっており、50Gbit/sや100Gbit/sの通信システムの実用化に向けての議論が活発になされている。このような高速の通信システムに対応した通信装置、又は通信装置の品質評価を行う測定装置においては、高ビットレートのデジタル信号を波形の劣化を抑制して伝送させる必要がある。 In recent years, communication systems have been steadily increasing in speed, and discussions for practical application of communication systems of 50 Gbit / s and 100 Gbit / s have been actively conducted. In a communication apparatus compatible with such a high-speed communication system or a measurement apparatus that evaluates the quality of a communication apparatus, it is necessary to transmit a high bit rate digital signal while suppressing waveform deterioration.
例えば、デジタル信号の誤り率を測定する装置は、伝送線路を介して擬似ランダムビット系列などのパルスパターン信号を被試験対象に対して送受信する。このようなパルスパターン信号は基本波成分と高調波成分を含むため、伝送線路には直流から高周波までの広帯域にわたって周波数特性が良好であることが求められる。 For example, an apparatus for measuring an error rate of a digital signal transmits and receives a pulse pattern signal such as a pseudo random bit sequence to / from a test object via a transmission line. Since such a pulse pattern signal includes a fundamental wave component and a harmonic component, the transmission line is required to have good frequency characteristics over a wide band from direct current to high frequency.
従来、高速の電気信号を入出力する伝送線路として、一方の面に薄膜状の信号配線が形成され、他方の面に導電性を有する薄膜状の電気的基準面が形成され、他方の面は一方の面に掘り込まれて電気的基準面が形成されたものが知られている(例えば、特許文献1参照)。 Conventionally, as a transmission line for inputting and outputting a high-speed electric signal, a thin-film signal wiring is formed on one surface, a conductive thin-film electric reference surface is formed on the other surface, and the other surface is One in which an electrical reference surface is formed by digging into one surface is known (see, for example, Patent Document 1).
図11に特許文献1に開示された伝送線路の構成を示す。図11(a)の斜視図に示すように、プラスチック製基板201上に10GHz以上の高周波帯域を有する高速信号増幅器IC202が搭載されている。高速信号増幅器IC202に対する信号入出力用の高速信号線203a,203bとして、プラスチック製基板201上にマイクロストリップ線路が形成されている。高速信号増幅器IC202は、電極パターンの形成された面を下にして、プラスチック製基板201上に形成された電極パッド205上に、ハンダバンプを用いてベアチップ搭載されている。高速信号線203a,203bの両端には、SMA型高周波コネクタ204a,204bが取り付けられ、高速信号増幅器IC202の入力信号強度と出力信号強度の比である利得特性を測定することができるようになっている。
FIG. 11 shows the configuration of the transmission line disclosed in
プラスチック製基板201の底面、高速信号線203a,203bの下部には掘り込み206が形成されている。掘り込み206の壁面には、導電性の金属メッキにより、高速信号線203a,203bのインピーダンスが50Ωになるように、グランド面207が形成されている。また、高速信号増幅器IC202は、湿気等から素子を保護するために封止用樹脂208により、チップ全体が封止されている。
A
図11(b)の断面図に示すように、高速信号線203a,203bは、上部が空気の部分と封止用樹脂208で覆われた部分とに分かれる。そこで、封止用樹脂208で覆われた部分における特性インピーダンスが、空気の部分における特性インピーダンスと等しくなるように、掘り込み206の深さを変えて、グランド面207が形成されている。
As shown in the cross-sectional view of FIG. 11B, the high-
図12のグラフは、高速信号増幅器IC202の周波数特性を示している。3dB周波数応答帯域は、12GHzであり、0.1GHzから10GHzの周波数範囲で安定した周波数特性が得られている。 The graph of FIG. 12 shows the frequency characteristics of the high-speed signal amplifier IC202. The 3 dB frequency response band is 12 GHz, and stable frequency characteristics are obtained in the frequency range of 0.1 GHz to 10 GHz.
なお、特許文献1には、グランデッドコプレーナ線路を構成する伝送線路も開示されているが、グランデッドコプレーナ線路構造の伝送線路の周波数特性については開示がない。
In addition, although the transmission line which comprises a grounded coplanar line is disclosed by
しかしながら、特許文献1に開示された構成では、利得の周波数特性の3dB周波数応答帯域が12GHzであることから分かるように、群遅延の周波数特性を例えば100GHzのミリ波帯域まで伸ばすことができない。また、特許文献1には、グランデッドコプレーナ線路単体の周波数特性を伸ばすことについての開示がない。
However, in the configuration disclosed in
本発明は、このような従来の課題を解決するためになされたものであって、100GHzのミリ波帯域まで群遅延特性が良好なグランデッドコプレーナ線路構造の伝送線路を備えたIC回路を提供することを目的とする。 The present invention was made to solve such conventional problems, provides an IC circuit having a millimeter wave band to the group delay characteristics of 100GHz has a transmission line path good grounded coplanar line structure The purpose is to do.
上記課題を解決するために、本発明の請求項1のIC回路は、絶縁性の基板と、前記基板の表面に形成された中心導体と、前記基板の表面において前記中心導体の両側に所定の距離を隔てて形成された表面接地導体と、前記基板の裏面に形成された裏面接地導体と、前記表面接地導体と前記裏面接地導体を電気的に接続する複数のスルーホールと、を備え、50Gbit/s以上のビットレートのデジタル信号を伝送するためのグランデッドコプレーナ線路構造の伝送線路と、信号電極、及び、前記信号電極の両側に形成されたグランド電極を含むMMICと、を備えるIC回路であって、前記基板の両側面において、前記表面接地導体と前記裏面接地導体に電気的に接続される側面接地導体が形成され、前記デジタル信号の伝送方向に隣り合う前記スルーホールの間隔が0.5mm以下であり、前記基板の少なくとも一端面において、前記表面接地導体と前記裏面接地導体と前記側面接地導体とに電気的に接続される端面接地導体が形成されており、各前記表面接地導体は、ボンディングワイヤによって、前記複数のスルーホールのうち前記MMICに最も近いスルーホールよりも前記MMICに近い位置で各前記グランド電極に電気的に接続され、前記裏面接地導体は、前記ボンディングワイヤ及び前記端面接地導体を介して、前記基板の端面側から接地されることを特徴とする。
In order to solve the above problems, an IC circuit according to
本発明は、100GHzのミリ波帯域まで群遅延特性が良好なグランデッドコプレーナ線路構造の伝送線路を備えたIC回路を提供する。 The present invention, the group delay characteristics to microwave band of 100GHz is to provide an IC circuit having a transmission line path good grounded coplanar line structure.
以下、本発明に係る伝送線路を備えたIC回路の実施形態について、図面を用いて説明する。本発明の伝送線路は、例えば50Gbit/sを超えるような高ビットレートのデジタル信号を伝送するための伝送線路であり、例えば電解効果トランジスタ(FET:Field effect transistor)などの半導体部品を含むMMIC(Microwave Monolithic Integrated Circuit)が実装される測定装置等において、MMICの伝送線路を他の部品の伝送線路や入出力コネクタ等に接続する用途で用いることができる。 Hereinafter, an embodiment of an IC circuit having a transmission line circuit according to the present invention will be described with reference to the drawings. The transmission line of the present invention is a transmission line for transmitting a digital signal having a high bit rate exceeding, for example, 50 Gbit / s, and includes, for example, an MMIC (Semiconductor component such as a field effect transistor (FET)). In a measuring apparatus or the like on which a microwave monolithic integrated circuit) is mounted, the MMIC transmission line can be used for connection to a transmission line of another component, an input / output connector, or the like.
(第1の実施形態)
まず、本発明の第1の実施形態としての伝送線路1の構成について説明する。図1,2は、本実施形態の伝送線路1の構成を示す斜視図である。図3は図1のA−A線断面図である。
(First embodiment)
First, the structure of the
図1〜3に示すように、本実施形態の伝送線路1は、いわゆるグランデッドコプレーナ線路構造を成しており、絶縁性の基板11と、基板11の表面に形成された信号線路パターン12と、基板11の表面において信号線路パターン12の両側に所定の距離を隔てて形成されたグランドパターン13a,13bと、基板11の裏面の全面に形成されたグランドパターン14と、グランドパターン13a,13bとグランドパターン14を電気的に接続するスルーホール15と、を備える。
As shown in FIGS. 1 to 3, the
さらに、本実施形態の伝送線路1は、上記のグランデッドコプレーナ線路構造に加えて、基板11の両側面に形成され、グランドパターン13a,13bとグランドパターン14に電気的に接続されるサイドグランドパターン16を備える。
Further, the
基板11は、石英ガラスやセラミックなどを用いることができる。スルーホール15は、基板11を貫通するように基板11をレーザ等で孔開けすることによって形成される。スルーホール15は、その内壁面に金などの導電性材料が蒸着されるか、あるいは、導電性材料が埋め込まれることにより、グランドパターン13a,13b及びグランドパターン14に導通するようになっている。
For the
信号線路パターン12、グランドパターン13a,13b,14、及びサイドグランドパターン16は、スルーホール15が形成された基板11にマスクパターンを形成し、金の薄膜をスパッタリングで蒸着することで形成される。このとき同時にスルーホール15の側壁にも金の薄膜が蒸着されるとよい。
The
信号線路パターン12とグランドパターン13a,13bとの間のギャップ幅は、伝送線路1の特性インピーダンスが50Ωになる値に設定されている。
The gap width between the
基板11の両側面にサイドグランドパターン16が無い通常のグランデッドコプレーナ線路においては、グランドパターン13a,13bとグランドパターン14の電位は、スルーホール15により導通が取れることで等電位となる。
In a normal grounded coplanar line having no
しかしながら、デジタル信号は、繰り返し周波数である基本波と、その整数倍の周波数を持つ高調波の重ね合わせで構成されており、伝送されるデジタル信号のビットレートが高くなれば、基本波と高調波の波長はそれぞれ短くなる。このため、デジタル信号の伝送方向(Y方向)の各位置において、常にグランドパターン13a,13bとグランドパターン14を等電位にするためには、基本波と高調波の波長が短くなった分、スルーホール15の個数を増やしてY方向のスルーホール15の間隔を狭くする必要がある。ただし、隣り合うスルーホール15の間隔は、孔加工の精度や基板強度などによる製造上の限界から、スルーホール15の直径の2倍以上、より好ましくは3倍以上に制限される。
However, a digital signal is composed of a superposition of a fundamental wave, which is a repetition frequency, and harmonics having a frequency that is an integer multiple of the repetition frequency. If the bit rate of the transmitted digital signal increases, the fundamental wave and harmonics The wavelength of each becomes shorter. For this reason, in order to make the
伝送されるデジタル信号のビットレートが高くなり、その基本波と高調波の波長に対してスルーホール15の間隔が相対的に広くなると、グランデッドコプレーナ線路の本来の伝送モードであるTEMモード以外の伝送モードが生じてしまう。これにより、共振が発生し、その共振周波数の前後の周波数の群遅延特性が大幅に悪化する。これは、ビットレートが高いデジタル信号の伝送においては、波形が崩れる原因となる。
When the bit rate of the digital signal to be transmitted is increased and the interval between the through
そこで、本実施形態においては、スルーホール15だけでなく、基板11の両側面に位置するサイドグランドパターン16からも、表面と裏面のグランドパターン13a,13b,14間の導通を取る。これにより、高ビットレートのデジタル信号に対しても、伝送方向(Y方向)の各位置においてグランドパターン13a,13bとグランドパターン14を等電位にすることができる。
Therefore, in the present embodiment, the conduction between the front and
このように、スルーホール15に加えて、基板11の両側面にサイドグランドパターン16を設けることで周波数特性が向上し、100GHzまで群遅延特性が良好なデジタル信号の伝送線路を実現できる。特に、ビットレートが50Gbit/sを超えるようなデジタル信号の伝送において、波形の劣化が少ない高品位な伝送が可能となる。
As described above, by providing the
図1,4,5に示す本実施形態の伝送線路1のモデルに対して、50GHzから99GHzにわたって群遅延特性に関する電磁界シミュレーションを行った結果を図6,7に、示す。このシミュレーションでは、サイドグランドパターンの有無や、スルーホールの基板長さ方向の間隔(以下、「THピッチ」ともいう)に応じた群遅延特性の変化を調べた。
FIGS. 6 and 7 show the results of electromagnetic field simulations on the group delay characteristics from 50 GHz to 99 GHz for the model of the
図1は、サイドグランドパターンが有り、THピッチが1mmのモデルを示している。図4は、サイドグランドパターンが有り、THピッチが0.5mmのモデルを示している。図5は、サイドグランドパターンが無く、THピッチが0.5mmのモデルを示している。 FIG. 1 shows a model having a side ground pattern and a TH pitch of 1 mm. FIG. 4 shows a model having a side ground pattern and a TH pitch of 0.5 mm. FIG. 5 shows a model with no side ground pattern and a TH pitch of 0.5 mm.
その他のシミュレーション条件は以下のとおりである。
・基板:比誘電率3.58、誘電正接1×10−4、幅1.6mm、長さ3.0mm、厚さ0.2mm
・信号線路パターン幅:0.35mm
・信号線路パターンとグランドパターンのギャップ幅:0.08mm
・信号線路パターン、グランドパターン、及びサイドグランドパターン:1μm厚の金
・スルーホールの信号線路パターン中心からの幅方向の距離:0.5mm
・スルーホールの直径:φ0.2
Other simulation conditions are as follows.
Substrate: relative dielectric constant 3.58, dielectric loss tangent 1 × 10 −4 , width 1.6 mm, length 3.0 mm, thickness 0.2 mm
・ Signal line pattern width: 0.35mm
・ Gap width between signal line pattern and ground pattern: 0.08mm
・ Signal line pattern, ground pattern, and side ground pattern: 1 μm thick gold ・ Through hole distance from the center of the signal line pattern: 0.5 mm
・ Diameter of through hole: φ0.2
図6に示したシミュレーション結果から以下のことが分かる。
・THピッチが0.5mmでサイドグランドパターンが有る場合(図4)と無い場合(図5)とでは、サイドグランドパターンが無い場合の群遅延特性の82GHz付近に変曲点が見られるが、サイドグランドパターンが有る場合の群遅延特性では82GHz付近に変曲点は見られない。THピッチが0.5mmでサイドグランドパターンが有る場合の群遅延特性は、50GHz〜99GHzの周波数において非常に良好な特性を示していると言える。
The following can be understood from the simulation result shown in FIG.
When the TH pitch is 0.5 mm and there is a side ground pattern (FIG. 4) and when there is no side ground pattern (FIG. 5), an inflection point is seen in the vicinity of 82 GHz of the group delay characteristic when there is no side ground pattern. In the group delay characteristic when there is a side ground pattern, no inflection point is found near 82 GHz. It can be said that the group delay characteristic when the TH pitch is 0.5 mm and the side ground pattern is present exhibits very good characteristics at a frequency of 50 GHz to 99 GHz.
また、図7に示したシミュレーション結果から以下のことが分かる。
・サイドグランドパターンが有り、THピッチが0.5mm(図4)又は1mm(図1)の場合では、THピッチが1mmの場合の群遅延特性は85GHz以上で複数の変曲点が見られるが、THピッチが狭い0.5mmの場合の群遅延特性は、50GHz〜99GHzの周波数において非常に良好な周波数特性を示していると言える。
Moreover, the following can be understood from the simulation result shown in FIG.
When there is a side ground pattern and the TH pitch is 0.5 mm (FIG. 4) or 1 mm (FIG. 1), the group delay characteristic when the TH pitch is 1 mm is 85 GHz or more, and a plurality of inflection points can be seen. It can be said that the group delay characteristic when the TH pitch is narrow 0.5 mm shows a very good frequency characteristic at a frequency of 50 GHz to 99 GHz.
なお、上記の解析ではTHピッチを0.5mmとしたが、一般的な薄膜基板製造によるTHピッチは、スルーホールの直径がφ0.2の場合には0.6mm(φ0.2の3倍)が限界である。THピッチを0.5mmよりも狭くするには、スルーホールの径を小さくすることが考えられる。例えばφ0.15であれば、THピッチを0.45mmまで狭めることが可能である。 In the above analysis, the TH pitch is set to 0.5 mm. However, the TH pitch produced by a general thin film substrate is 0.6 mm (three times as large as φ0.2) when the diameter of the through hole is φ0.2. Is the limit. In order to make the TH pitch narrower than 0.5 mm, it is conceivable to reduce the diameter of the through hole. For example, if φ0.15, the TH pitch can be reduced to 0.45 mm.
図8に、THピッチが0.5mm、φ0.15で、サイドグランドパターンが有る場合の群遅延特性のシミュレーション結果を示す。この場合には、図6,7に示したTHピッチが0.5mm、φ0.2で、サイドグランドパターンが有る場合と同様の群遅延特性が得られた。 FIG. 8 shows a simulation result of the group delay characteristic when the TH pitch is 0.5 mm, φ0.15, and there is a side ground pattern. In this case, the group delay characteristics similar to those obtained when the TH pitch shown in FIGS. 6 and 7 is 0.5 mm and φ0.2 and the side ground pattern is provided are obtained.
以上説明したように、本実施形態の伝送線路1は、グランデッドコプレーナ線路構造において、絶縁性の基板11の両側面にサイドグランドパターン16が形成されている。このサイドグランドパターン16は、基板11の表面に形成された信号線路パターン12の両側に所定の距離を隔てて形成されたグランドパターン13a,13bと、基板11の裏面に形成されたグランドパターン14と、に電気的に接続されるようになっている。
As described above, the
これにより、グランデッドコプレーナ線路構造の伝送線路に対して、スルーホールに加えてサイドグランドパターンを設けることで、スルーホールのみが設けられた場合と比較して、100GHzのミリ波帯域まで群遅延特性が良好となり、ビットレートが50Gbit/sを超えるようなデジタル信号の伝送において、波形の劣化が少ない高品位な伝送が可能となる。 Thus, by providing a side ground pattern in addition to a through hole for a transmission line having a grounded coplanar line structure, a group delay characteristic up to a millimeter wave band of 100 GHz as compared with a case where only a through hole is provided. In the transmission of a digital signal such that the bit rate exceeds 50 Gbit / s, high-quality transmission with little waveform deterioration becomes possible.
(第2の実施形態)
続いて、本発明の第2の実施形態としての伝送線路2について図面を参照しながら説明する。なお、第1の実施形態と同様の構成及び動作については適宜説明を省略する。
(Second Embodiment)
Subsequently, a
図9に示すように、本実施形態の伝送線路2は、第1の実施形態の構成に加えて、デジタル信号の伝送方向(Y方向)に垂直な基板11の前方端面及び後方端面の少なくとも一方において、グランドパターン13a,13b,14及びサイドグランドパターン16に電気的に接続されるグランド導通パターン21a,21b,22a,22bが形成されている。
As shown in FIG. 9, in addition to the configuration of the first embodiment, the
図10は、2つのMMIC30,40の伝送線路を伝送線路2で接続する際の構成を示している。MMIC30のグランド電極31a,31bは、ボンディングワイヤ32a,32bによって、伝送線路2のグランドパターン13a,13bにそれぞれ電気的に接続されている。また、MMIC30の信号電極31cは、ボンディングワイヤ32cによって、伝送線路2の信号線路パターン12に電気的に接続されている。
FIG. 10 shows a configuration when the transmission lines of the two
同様に、MMIC40のグランド電極41a,41bは、ボンディングワイヤ42a,42bによって、伝送線路2のグランドパターン13a,13bにそれぞれ電気的に接続されている。また、MMIC40の信号電極41cは、ボンディングワイヤ42cによって、伝送線路2の信号線路パターン12に電気的に接続されている。
Similarly, the
例えばMMIC30側に注目すれば、表面のグランドパターン13a,13bは、ボンディングワイヤ32a,32bを介して、MMIC30に最も近いスルーホールよりもMMIC30に近い位置で接地される。一方、サイドグランドパターン16やグランド導通パターン21a,21bを備えていない従来の伝送線路にあっては、裏面のグランドパターンにとってのMMIC30に最も近い接地位置は、MMIC30に最も近いスルーホールの位置となる。
For example, if attention is paid to the
これに対し、本実施形態の伝送線路2においては、裏面のグランドパターン14が、グランド導通パターン21a,21b,22a,22bを介して、MMIC30やMMIC40に最も近い端部からも接地されることになる。
On the other hand, in the
これにより、デジタル信号の伝送方向(Y方向)の各位置において、常にグランドパターン13a,13bとグランドパターン14が等電位になりやすくなり、ひいてはIC回路全体としての性能を安定させることができる。
As a result, the
以上説明したように、本実施形態の伝送線路2は、基板11の少なくとも一端面において、グランドパターン13a,13bとグランドパターン14に電気的に接続されるグランド導通パターン21a,21b,22a,22bが形成されている。
As described above, the
これにより、第1の実施形態の効果に加えて、第1の実施形態よりもグランドパターン13a,13bとグランドパターン14が等電位になりやすくなり、本実施形態の伝送線路2で接続されるIC部品の性能が向上する。
Thereby, in addition to the effect of the first embodiment, the
1,2 伝送線路
11 基板
12 信号線路パターン(中心導体)
13a,13b グランドパターン(表面接地導体)
14 グランドパターン(裏面接地導体)
15 スルーホール
16 サイドグランドパターン(側面接地導体)
21a,21b,22a,22b グランド導通パターン(端面接地導体)
30,40 MMIC
31a,31b,41a,41b グランド電極
31c,41c 信号電極
32a,32b,32c,42a,42b,42c ボンディングワイヤ
1, 2
13a, 13b Ground pattern (surface ground conductor)
14 Ground pattern (Back grounding conductor)
15 through
21a, 21b, 22a, 22b Ground conduction pattern (end surface grounding conductor)
30, 40 MMIC
31a, 31b, 41a,
Claims (1)
信号電極(31c,41c)、及び、前記信号電極の両側に形成されたグランド電極(31a,31b,41a,41b)を含むMMIC(30,40)と、を備えるIC回路であって、
前記基板の両側面において、前記表面接地導体と前記裏面接地導体に電気的に接続される側面接地導体(16)が形成され、
前記デジタル信号の伝送方向に隣り合う前記スルーホールの間隔が0.5mm以下であり、
前記基板の少なくとも一端面において、前記表面接地導体と前記裏面接地導体と前記側面接地導体とに電気的に接続される端面接地導体(21a,21b,22a,22b)が形成されており、
各前記表面接地導体は、ボンディングワイヤ(32a,32b,42a,42b)によって、前記複数のスルーホールのうち前記MMICに最も近いスルーホールよりも前記MMICに近い位置で各前記グランド電極に電気的に接続され、
前記裏面接地導体は、前記ボンディングワイヤ及び前記端面接地導体を介して、前記基板の端面側から接地されることを特徴とするIC回路。 Insulating substrate (11), center conductor (12) formed on the surface of the substrate, and surface ground conductors (13a, 13a, 13b) formed on the surface of the substrate at a predetermined distance on both sides of the center conductor 13b), a back-surface ground conductor (14) formed on the back surface of the substrate, and a plurality of through holes (15) for electrically connecting the front-surface ground conductor and the back-surface ground conductor, and 50 Gbit / s A transmission line (1) having a grounded coplanar line structure for transmitting a digital signal having the above bit rate;
And an MMIC (30, 40) including signal electrodes (31c, 41c) and ground electrodes (31a, 31b, 41a, 41b) formed on both sides of the signal electrodes,
Side ground conductors (16) electrically connected to the surface ground conductor and the back ground conductor are formed on both side surfaces of the substrate,
Ri der spacing 0.5mm below the through hole adjacent to the transmission direction of said digital signal,
End surface ground conductors (21a, 21b, 22a, 22b) electrically connected to the front surface ground conductor, the back surface ground conductor, and the side surface ground conductor are formed on at least one end surface of the substrate,
Each surface ground conductor is electrically connected to each ground electrode by a bonding wire (32a, 32b, 42a, 42b) at a position closer to the MMIC than a through hole closest to the MMIC among the plurality of through holes. Connected,
The IC circuit , wherein the back ground conductor is grounded from the end face side of the substrate via the bonding wire and the end face ground conductor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015059443A JP6270762B2 (en) | 2015-03-23 | 2015-03-23 | IC circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015059443A JP6270762B2 (en) | 2015-03-23 | 2015-03-23 | IC circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181737A JP2016181737A (en) | 2016-10-13 |
JP6270762B2 true JP6270762B2 (en) | 2018-01-31 |
Family
ID=57131197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015059443A Active JP6270762B2 (en) | 2015-03-23 | 2015-03-23 | IC circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6270762B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7215249B2 (en) * | 2019-03-11 | 2023-01-31 | 住友大阪セメント株式会社 | OPTICAL MODULATOR AND OPTICAL TRANSMITTER USING THE SAME |
PL3966890T3 (en) | 2019-05-08 | 2023-07-24 | Saint-Gobain Glass France | Vehicle window |
JP7242613B2 (en) * | 2020-07-30 | 2023-03-20 | アンリツ株式会社 | Inter-board connection structure and inter-board connection method |
JP7124018B2 (en) * | 2020-07-31 | 2022-08-23 | アンリツ株式会社 | Circuit element and thin film substrate mounting method |
CN117529805A (en) * | 2021-06-29 | 2024-02-06 | 京瓷株式会社 | Wiring board and electronic device |
JP7245947B1 (en) | 2022-08-15 | 2023-03-24 | Fcnt株式会社 | Printed wiring boards and wireless communication terminals |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289590A (en) * | 2003-03-24 | 2004-10-14 | Kyocera Corp | High-frequency transmission line |
-
2015
- 2015-03-23 JP JP2015059443A patent/JP6270762B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016181737A (en) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6270762B2 (en) | IC circuit | |
JP5257088B2 (en) | package | |
US20060197625A1 (en) | Transmission line and wiring forming method | |
JP5765174B2 (en) | Electronic equipment | |
JP5930069B2 (en) | Electronic board and its connector connection structure | |
US9814131B2 (en) | Interconnection substrate | |
JP2013081009A (en) | High frequency line-waveguide converter | |
CN111725164B (en) | Circuit structure and chip packaging piece | |
US9967968B2 (en) | 3D EMI suppression structure and electronic device having the same | |
JPH10200311A (en) | Coplanar waveguide line with back ground conductor | |
JPWO2015045309A1 (en) | Printed circuit board and mounting method on printed circuit board | |
US20200022249A1 (en) | Inter-board connection structure | |
US20150349396A1 (en) | Air Gap Creation In Electronic Devices | |
JP2005056961A (en) | Interposer | |
WO2021214870A1 (en) | Impedance converter and method for making same | |
JP2017098654A (en) | Impedance converter | |
US20080211604A1 (en) | High frequency circuit board converting a transmission mode for mounting a semiconductor device | |
JP5519328B2 (en) | High-frequency transmission line substrate | |
JP5361024B2 (en) | Wiring board | |
JP2013197435A (en) | Wiring substrate | |
JP5218030B2 (en) | Transmission line with observation pad and transmission method | |
JP6551067B2 (en) | Antenna device | |
JP7242613B2 (en) | Inter-board connection structure and inter-board connection method | |
JP7158436B2 (en) | CIRCUIT ELEMENT, CIRCUIT ELEMENT MANUFACTURING METHOD AND ELECTRICAL SIGNAL TRANSMISSION METHOD | |
JP6138422B2 (en) | Signal transmission line and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171122 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6270762 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |