JP6269964B2 - マーク形成方法 - Google Patents

マーク形成方法 Download PDF

Info

Publication number
JP6269964B2
JP6269964B2 JP2014524820A JP2014524820A JP6269964B2 JP 6269964 B2 JP6269964 B2 JP 6269964B2 JP 2014524820 A JP2014524820 A JP 2014524820A JP 2014524820 A JP2014524820 A JP 2014524820A JP 6269964 B2 JP6269964 B2 JP 6269964B2
Authority
JP
Japan
Prior art keywords
mark
region
self
pattern
polymer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014524820A
Other languages
English (en)
Other versions
JPWO2014010593A1 (ja
Inventor
裕二 芝
裕二 芝
朋春 藤原
朋春 藤原
伸貴 馬込
伸貴 馬込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2014010593A1 publication Critical patent/JPWO2014010593A1/ja
Application granted granted Critical
Publication of JP6269964B2 publication Critical patent/JP6269964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、基板のマーク形成領域に形成されるマーク、このマークの形成方法、このマークを使用する露光装置、及び露光装置を用いるデバイス製造方法に関する。
半導体デバイスは、典型的には、基板上に形成される複数層の回路パターンを含み、半導体デバイスの製造工程でそれらの複数層の回路パターンを相互に正確に位置合わせするために、基板の所定層のマーク形成領域に位置決め用又は位置合わせ用のアライメントマークが形成される。基板が半導体ウエハ（以下、単にウエハという。）である場合には、アライメントマークはウエハマークとも呼ばれている。
半導体デバイスの従来の最も微細な回路パターンは、例えば露光波長が１９３ｎｍのドライ又は液浸法の露光装置を使用するドライ又は液浸リソグラフィ工程を用いて形成されていた。従来の光リソグラフィと、最近開発が行われているダブル・パターニング・プロセスとを組み合わせても、例えば２２ｎｍノードよりも微細な回路パターンを形成することは困難であると予想されている。
これに関して、最近、リソグラフィ工程を用いて形成されたパターン間に、ブロック共重合体（Block Co-Polymer）の指向性自己組織化（Directed Self-Assembly）を用いてナノスケールの微細構造（サブリソグラフィ構造）を生成することによって、現在のリソグラフィ技術の解像限界よりも微細な回路パターンを形成することが提案されている（例えば、特許文献１又は特開２０１０−２６９３０４号公報参照）。ブロック共重合体のパターン化された構造は、ミクロドメイン（ミクロ相分離ドメイン）又は単にドメインとしても知られている。指向性自己組織化の方法としては、グラフォエピタキシが知られている。
米国特許出願公開第２０１０／０２９７８４７号明細書
ブロック共重合体の指向性自己組織化を用いることによって基板のある層にナノスケールの微細な回路パターンを形成することが可能である。さらに、その層には回路パターンとともにアライメントマークを形成することが求められることもある。しかしながら、単に従来の方法でアライメントマークを形成すると、ブロック共重合体の自己組織化によってアライメントマーク自体にも予期しない微細構造が形成され、その後の工程でそのアライメントマークの検出が困難になると、基板の層間の重ね合わせ精度が低下する恐れがある。
本発明の態様は、このような事情に鑑み、ブロック共重合体の自己組織化を用いて回路パターンを形成する際に使用可能なマーク形成方法及びこのマーク形成方法で形成されたマークを提供することを目的とする。
本発明の第１の態様によれば、基板のマーク形成領域上に凹部を形成することと、前記凹部にブロック共重合体を含むポリマ層を塗布することと、前記凹部のポリマ層に自己組織化領域を形成させることと、前記自己組織化領域の一部を選択的に除去することと、前記一部が除去された自己組織化領域を用いて位置決め用のマークを形成することと、を含むマーク形成方法が提供される。
別の態様によれば、基板のマーク形成領域上にプレパターンを形成することと、前記プレパターンにブロック共重合体を含むポリマ層を塗布することと、前記プレパターンのポリマ層に自己組織化領域を形成させることと、前記自己組織化領域の一部を選択的に除去することと、前記一部が除去された自己組織化領域を用いて位置決め用のマークを形成することと、を含むマーク形成方法が提供される。
また、第２の態様によれば、基板のマーク形成領域に形成されたマークが提供される。このマークは、第１方向に周期的に形成された複数のラインパターン領域と、前記複数のラインパターン領域間の少なくとも一つのスペースパターン領域とを含み、前記ラインパターン領域内に光学的に解像されない第１構造が形成され、前記スペースパターン領域内に光学的に解像されない第２構造が形成され、前記第１構造の周期方向と前記第２構造の周期方向とが異なるものである。
また、第３の態様によれば、露光光でパターンを照明し、前記露光光で前記パターン及び投影光学系を介して基板を露光する露光装置において、前記基板に形成されたマークを偏光状態が制御可能な照明光で照明するマーク照明系と、前記マークからの光を受光して前記マークを検出する検出部と、前記マークに前記照明光では解像できない構造が含まれているときに、前記構造の周期方向に応じて前記照明光の偏光状態を制御する制御系と、を備える露光装置が提供される。
また、第４の態様によれば、第１の態様のマーク形成方法を用いて基板に層間の位置合わせ用のマークを形成することと、前記位置合わせ用のマークを用いて位置合わせを行って、前記基板を露光することと、前記露光された基板を処理することと、を含むデバイス製造方法が提供される。
第５の態様によれば、第３の態様の露光装置を用いて感光性基板を露光することと、前記露光された感光性基板を処理することと、を含むデバイス製造方法が提供される。
本発明の第１の態様によれば、ブロック共重合体の自己組織化を用いて回路パターンを形成する際に、その回路パターンとともにマークを形成できる。
また、第２の態様のマークは、第１の態様のマーク形成方法で形成できる。
また、第３の態様の露光装置は、第１の態様のマーク形成方法で形成されたマークを検出できる。
（Ａ）は実施形態で使用されるパターン形成システムの要部を示すブロック図、（Ｂ）は図１（Ａ）中の露光装置１００の概略構成を示す図、（Ｃ）は図１（Ｂ）中のウエハアライメント系を示す図である。 （Ａ）は第１の実施形態のウエハのあるデバイス層を示す平面図、（Ｂ）は図２（Ａ）の一つのウエハマーク及び一部の回路パターンを示す拡大平面図である。 第１の実施形態のパターン形成方法を示すフローチャートである。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）、及び（Ｈ）はそれぞれパターン形成工程中で次第に変化するウエハのパターンの一部を示す拡大断面図である。 （Ａ）はレチクルのマークパターンの一部を示す拡大平面図、（Ｂ）は図５（Ａ）中のＢ部の拡大平面図である。 （Ａ）はウエハ表面に形成されるレジストパターンの一部を示す拡大平面図、（Ｂ）及び（Ｃ）はそれぞれ図６（Ａ）中のＢ部の異なる製造段階のパターンを示す拡大平面図である。 （Ａ）、（Ｂ）、及び（Ｃ）はそれぞれ図６（Ａ）中のＢ部の異なる製造段階のパターンを示す拡大平面図である。 第１の実施形態で形成されるウエハマークの構成を示す拡大平面図である。 （Ａ）は第１変形例のレジストパターンの一部を示す拡大平面図、（Ｂ）は図９（Ａ）の要部を示す拡大図である。 （Ａ）は第２変形例のウエハの複数の層構造を示す拡大断面図、（Ｂ）は図１０（Ａ）の第１デバイス層のウエハマーク用のレジストマークを示す拡大平面図、（Ｃ）は図１０（Ａ）の第２デバイス層のウエハマーク用のレジストマークを示す拡大平面図である。 （Ａ）は第３変形例のウエハマーク用のレジストマークを示す拡大平面図、（Ｂ）は図１１（Ａ）のスペースパターン領域の自己組織化パターンを示す拡大図、（Ｃ）は図１１（Ａ）のラインパターン領域の自己組織化パターンを示す拡大図である。 第２の実施形態に係る一つのウエハマーク及び一部の回路パターンを示す拡大平面図である。 （Ａ）はウエハマーク用のレジストマークを示す拡大平面図、（Ｂ）は図１３（Ａ）のスペースパターン領域の自己組織化パターンを示す拡大図、（Ｃ）は図１３（Ａ）のラインパターン領域の自己組織化パターンを示す拡大図、（Ｄ）はラインパターン領域の自己組織化パターンの他の例を示す拡大図である。 （Ａ）は変形例のウエハマーク用のレジストマークを示す拡大平面図、（Ｂ）は図１４（Ａ）のラインパターン領域の自己組織化パターンを示す拡大図である。 電子デバイスの製造工程の一例を示すフローチャートである。
［第１の実施形態］
本発明の好ましい第１の実施形態につき図１〜図８を参照して説明する。まず、本実施形態において半導体素子等の電子デバイス（マイクロデバイス）の回路パターンを形成するために使用されるパターン形成システムの一例につき説明する。
図１（Ａ）は、本実施形態のパターン形成システムの要部を示し、図１（Ｂ）は、図１（Ａ）中のスキャニングステッパー（スキャナー）よりなる走査型の露光装置（投影露光装置）１００の概略構成を示す。図１（Ａ）において、パターン形成システムは、露光装置１００、ウエハ（基板）に対する感光材料としてのフォトレジスト（レジスト）の塗布及び現像を行うコータ・デベロッパ２００、薄膜形成装置３００、ウエハに対するドライ及びウエットのエッチングを行うエッチング装置４００、後述のブロック共重合体（Block Co-Polymer:ＢＣＰ）を含むポリマ（Polymer）（重合体）の処理を行うポリマ処理装置５００、アニール装置６００、これらの装置間でウエハの搬送を行う搬送系７００、及びホストコンピュータ（不図示）等を含んでいる。
本発明で用いるブロック共重合体は、１つより多くのそれぞれブロック単位で存在するモノマ（単量体）を含むポリマ、又はそれらのモノマから誘導されるポリマである。モノマの各ブロックは、モノマの繰返し配列を含む。ブロック共重合体としては、ジブロック共重合体、又はトリブロック共重合体等の任意のポリマを使用可能である。これらのうち、ジブロック共重合体は、２つの異なるモノマのブロックを有する。ジブロック共重合体は、Ａ−ｂ−Ｂのように略記することができ、ここでＡは第１のブロックのポリマ、Ｂは第２のブロックのポリマ、−ｂ−はＡ及びＢのブロックを持つジブロック共重合体であることを示す。例えば、ＰＳ−ｂ−ＰＭＭＡは、ポリスチレン（ＰＳ）及びポリメチルメタクリレート（ＰＭＭＡ）のジブロック共重合体を表す。鎖状のブロック共重合体に加えて、他の構造を有するブロック共重合体、例えば、星型共重合体、分岐共重合体、超分岐共重合体、又はグラフト共重合体を本発明のブロック共重合体として用いることもできる。
また、ブロック共重合体には、これを構成する各ブロック（モノマ）同士が集合してミクロドメイン又は単にドメインとも呼ばれる個別のミクロ相分離ドメインを形成する傾向（相分離の傾向）がある。この相分離は、自己組織化（Self-Assembly）の一種でもある。異なるドメインの間隔及び形態はブロック共重合体内の異なるブロックの相互作用、体積分率、及び数に依存する。ブロック共重合体のドメインは、例えばアニーリング（焼き鈍し）の結果として形成させることができる。アニーリングの一部である加熱又はベーキングは、基板及びその上のコーティング層（薄膜層）の温度を周囲温度より高く上昇させる一般的なプロセスである。アニーリングには、熱アニーリング、熱勾配アニーリング、溶媒蒸気アニーリング、又は他のアニーリング法を含むことができる。熱アニーリングは、場合により熱硬化と呼ばれ、相分離を誘起するのに用いられ、さらに、横方向のミクロ相分離ドメインの層内の欠陥を削減又は除去するためのプロセスとしても用いることができる。アニーリングは、一般には、ある時間（例えば、数分から数日）の間、ブロック共重合体のガラス転移温度より高温で加熱することを含む。
また、本実施形態では、ブロック共重合体を含むポリマに、指向性自己組織化（Directed Self-Assembly:ＤＳＡ）を適用して、半導体デバイスの回路パターン及び／又はアライメントマークの形成に適した形でセグメント化されたナノスケールオーダのドメインを形成させる。指向性自己組織化は、例えばリソグラフィ工程で形成されたレジストパターンをプレパターン又はガイドパターンとして、そのプレパターン又はガイドパターンで規定される空間配置（トポグラフィ的構造）で、ブロック共重合体のドメインの配置を制御する技術である。指向性自己組織化の方法としては、例えば立体的なプレパターン又はガイドパターンを使用するグラフォエピタキシ法(Grapho-Epitaxy Process)が使用されるが、下地に平面的なプレパターン又はガイドパターンを設けるケモエピタキシ法(Chemo-Epitaxy Process)も使用可能である。
図１（Ｂ）において、露光装置１００は、照明系１０、照明系１０からの露光用の照明光（露光光）ＩＬにより照明されるレチクルＲ（マスク）を保持するレチクルステージＲＳＴ、レチクルＲから射出された照明光ＩＬをウエハＷ（基板）の表面に投射する投影光学系ＰＬを含む投影ユニットＰＵ、ウエハＷを保持するウエハステージＷＳＴ、及び装置全体の動作を統括的に制御するコンピュータよりなる主制御装置３８（図１（Ｃ）参照）等を備えている。以下、図１（Ｂ）において、投影光学系ＰＬの光軸ＡＸと平行にＺ軸を取り、これに直交する平面（ほぼ水平面）内でレチクルＲとウエハＷとが相対走査される方向に沿ってＹ軸を、Ｚ軸及びＹ軸に直交する方向に沿ってＸ軸を取り、Ｘ軸、Ｙ軸、及びＺ軸の回りの回転（傾斜）方向をそれぞれθｘ、θｙ、及びθｚ方向として説明を行う。
照明系１０は、例えば米国特許出願公開第２００３／０２５８９０号明細書などに開示されるように、照明光ＩＬを発生する光源、及び照明光ＩＬでレチクルＲを照明する照明光学系を含む。照明光ＩＬとしては、一例としてＡｒＦエキシマレーザ光（波長１９３ｎｍ）が用いられている。なお、照明光ＩＬとしては、ＫｒＦエキシマレーザ光（波長２４８ｎｍ）、ＹＡＧレーザ若しくは固体レーザ（半導体レーザなど）の高調波なども使用できる。
照明光学系は、偏光制御光学系、光量分布形成光学系（回折光学素子又は空間光変調器など）、オプティカルインテグレータ（フライアイレンズ又はロッドインテグレータ（内面反射型インテグレータ）など）等を含む照度均一化光学系、及びレチクルブラインド（固定及び可変の視野絞り）等（いずれも不図示）を有する。照明系１０は、レチクルブラインドで規定されたレチクルＲのパターン面（下面）のＸ方向に細長いスリット状の照明領域ＩＡＲを、２極照明（二次光源の形状が木の葉状にパターンの非周期方向に細長いいわゆるリーフ照明を含む）、４極照明、輪帯照明、又は通常照明等の照明条件で、所定の偏光状態の照明光ＩＬによりほぼ均一な照度分布で照明する。
また、レチクルＲを真空吸着等により保持するレチクルステージＲＳＴは、レチクルベース（不図示）のＸＹ平面に平行な上面に、Ｙ方向に一定速度で移動可能に、かつＸ方向、Ｙ方向の位置、及びθｚ方向の回転角が調整可能に載置されている。レチクルステージＲＳＴの位置情報は、複数軸のレーザ干渉計を含むレチクル干渉計１８によって、移動鏡１４（又はステージの鏡面加工された側面）を介して例えば０．５〜０．１ｎｍ程度の分解能で常時検出される。レチクル干渉計１８の計測値に基づいてリニアモータ等を含むレチクルステージ駆動系（不図示）を制御することで、レチクルステージＲＳＴの位置及び速度が制御される。
また、レチクルステージＲＳＴの下方に配置された投影ユニットＰＵは、鏡筒２４と、該鏡筒２４内に所定の位置関係で保持された複数の光学素子を有する投影光学系ＰＬとを含む。投影光学系ＰＬは、例えば両側テレセントリックで所定の投影倍率β（例えば１／４倍、１／５倍などの縮小倍率）を有する。レチクルＲを通過した照明光ＩＬにより、投影光学系ＰＬを介してレチクルＲの照明領域ＩＡＲ内の回路パターンの像が、ウエハＷの一つのショット領域内の露光領域ＩＡ（照明領域ＩＡＲと共役な領域）に形成される。本実施形態の基板としてのウエハ（半導体ウエハ）Ｗは、例えばシリコン（又はＳＯＩ(silicon on insulator)等でもよい）からなる直径が２００〜４５０ｍｍ程度の円板状の基材の表面にパターン形成用の薄膜（酸化膜、金属膜、ポリシリコン膜等）を形成したものを含む。さらに、露光対象のウエハＷの表面には、フォトレジストが所定の厚さ（例えば数１０ｎｍ〜２００ｎｍ程度）で塗布される。
また、露光装置１００は、液浸法を適用した露光を行うため、投影光学系ＰＬを構成する最も像面側（ウエハＷ側）の光学素子である先端レンズ２６を保持する鏡筒２４の下端部周囲を取り囲むように、先端レンズ２６とウエハＷとの間に液体Ｌｑを供給するための局所液浸装置３０の一部を構成するノズルユニット３２が設けられている。ノズルユニット３２の液体Ｌｑの供給口は、供給流路及び供給管３４Ａを介して液体供給装置（不図示）に接続されている。ノズルユニット３２の液体Ｌｑの回収口は、回収流路及び回収管３４Ｂを介して液体回収装置（不図示）に接続されている。局所液浸装置３０の詳細な構成は、例えば米国特許出願公開第２００７／２４２２４７号明細書等に開示されている。
また、ウエハステージＷＳＴは、ベース盤１２のＸＹ平面に平行な上面１２ａに、Ｘ方向、Ｙ方向に移動可能に載置されている。ウエハステージＷＳＴは、ステージ本体２０、ステージ本体２０の上面に搭載されたウエハテーブルＷＴＢ、並びにステージ本体２０内に設けられて、ステージ本体２０に対するウエハテーブルＷＴＢ（ウエハＷ）のＺ方向の位置（Ｚ位置）、及びθｘ方向、θｙ方向のチルト角を相対的に駆動するＺ・レベリング機構を備えている。ウエハテーブルＷＴＢには、ウエハＷを真空吸着等によってほぼＸＹ平面に平行な吸着面上に保持するウエハホルダ（不図示）が設けられている。ウエハテーブルＷＴＢの上面のウエハホルダ（ウエハＷ）の周囲には、ウエハＷの表面（ウエハ面）とほぼ同一面となる、液体Ｌｑに対して撥液化処理された表面を有する平板状のプレート（撥液板）２８が設けられている。さらに、露光中に、例えば斜入射方式のオートフォーカスセンサ（不図示）の計測値に基づいて、ウエハ面が投影光学系ＰＬの像面に合焦されるように、ウエハステージＷＳＴのＺ・レベリング機構が駆動される。
また、ウエハテーブルＷＴＢのＹ方向及びＸ方向の端面には、それぞれ鏡面加工によって反射面が形成されている。ウエハ干渉計１６を構成する複数軸のレーザ干渉計からその反射面（移動鏡でもよい）にそれぞれ干渉計ビームを投射することで、ウエハステージＷＳＴの位置情報（少なくともＸ方向、Ｙ方向の位置、及びθｚ方向の回転角を含む）が例えば０．５〜０．１ｎｍ程度の分解能で計測されている。この計測値に基づいてリニアモータ等を含むウエハステージ駆動系（不図示）を制御することで、ウエハステージＷＳＴの位置及び速度が制御される。なお、ウエハステージＷＳＴの位置情報は、回折格子状のスケールと検出ヘッドとを有するエンコーダ方式の検出装置で計測してもよい。
また、露光装置１００は、ウエハＷの所定のウエハマーク（アライメントマーク）の位置を計測するウエハアライメント系ＡＬＳ、及びレチクルＲのアライメントマークの投影光学系ＰＬによる像の位置を計測するために、ウエハステージＷＳＴに内蔵された空間像計測系（不図示）を備えている。これらの空間像計測系（レチクルアライメント系）及びウエハアライメント系ＡＬを用いて、レチクルＲとウエハＷの各ショット領域とのアライメントが行われる。
図１（Ｃ）に示すように、ウエハアライメント系ＡＬＳは、例えば可視域から近赤外域にかけての比較的広帯域で非偏光の検出光で被検マークを照明するマーク照明系３６Ａ、被検マークからの反射光を集光して被検マークの拡大像を形成し、この像を撮像する検出系３６Ｂ、被検マークに照射される検出光の偏光状態を直線偏光に設定可能な偏光板３６Ｃ、偏光板３６Ｃを検出光の光路に挿脱可能で、かつ偏光板３６Ｃの角度を０〜１８０°の範囲内で制御可能な駆動部３６Ｄ、及び検出系３６Ｂから供給される撮像信号から被検マークの位置を検出する信号処理部３９を有する。
マーク照明系３６Ａは、例えば光源（不図示）の光を伝えるライトガイド３７ａ、ライトガイド３７ａから射出される検出光を平行光束にする集光レンズ３７ｂ、その検出光を被検マーク側に反射するハーフミラー３７ｃ、及びその検出光を被検マークを含む観察領域に集光する第１対物レンズ３７ｄを有する。検出部３６Ｂは、被検マークからの反射光を集光してその像を形成する第１及び第２対物レンズ３７ｃ，３７ｅ、この間に配置されるハーフミラー３７ｃ、及びその被検マークの像を撮像するＣＣＤ又はＣＭＯＳ型の２次元の撮像素子３７ｆを有する。検出光を被検マークの構造等に応じた方向の直線偏光に設定する場合、主制御装置３８の制御のもとで駆動部３６Ｄが偏光板３６Ｃを、一例として集光レンズ３７ｂとハーフミラー３７ｃとの間に設置し、さらに偏光板３６Ｃの回転角を制御する。
図１（Ｂ）において、ウエハＷの露光時には、ウエハステージＷＳＴをＸ方向、Ｙ方向に移動（ステップ移動）することで、ウエハＷの露光対象のショット領域が露光領域ＩＡの手前に移動する。さらに、局所液浸装置３０から投影光学系ＰＬとウエハＷとの間に液体Ｌｑが供給される。そして、レチクルＲのパターンの一部の投影光学系ＰＬによる像をウエハＷの一つのショット領域に投影しつつ、レチクルステージＲＳＴ及びウエハステージＷＳＴを介してレチクルＲ及びウエハＷをＹ方向に同期して移動することで、当該ショット領域にレチクルＲのパターンの像が走査露光される。そのステップ移動と走査露光とを繰り返すことによって、ステップ・アンド・スキャン方式及び液浸方式で、ウエハＷの各ショット領域にそれぞれレチクルＲのパターンの像が露光される。
次に、本実施形態で製造対象とするデバイス用パターンは、一例として、半導体素子としてのＳＲＡＭ(Static RAM)のゲートセル用の回路パターンであり、この回路パターンは、ブロック共重合体を含むポリマの指向性自己組織化（ＤＳＡ）を用いて形成される。さらに、本実施形態では、このデバイス用パターンが形成されるウエハＷのデバイス層には、位置決め用又は位置合わせ用のアライメントマークとしてのウエハマークも形成される。
図２（Ａ）は、そのデバイス用パターン及びウエハマークが形成されたウエハＷを示す。図２（Ａ）において、ウエハＷの表面にはＸ方向、Ｙ方向に所定幅のスクライブライン領域ＳＬ（マーク形成領域）を隔てて多数のショット領域ＳＡ（デバイス用パターン形成領域）が設けられ、各ショット領域ＳＡ内にはデバイス用パターンＤＰ１が形成され、各ショット領域ＳＡに付設されたスクライブライン領域ＳＬにはウエハマークＷＭが形成されている。
図２（Ａ）のＢ部の拡大図である図２（Ｂ）に示すように、デバイス用パターンＤＰ１は、Ｙ方向に伸びる複数のラインパターン４０ＸａをＸ方向にほぼ周期（ピッチ）ｐｘ１で配列したライン・アンド・スペースパターン（以下、Ｌ＆Ｓパターンという。）４０Ｘ、及びＸ方向に伸びる複数のラインパターンをＹ方向にほぼ周期ｐｙ１で配列したＬ＆Ｓパターン４０Ｙを含む。ラインパターン４０Ｘａ等は例えば金属よりなり、その線幅は周期ｐｘ１等の１／２以下程度である。一例として周期ｐｘ１，ｐｙ１はほぼ等しく、周期ｐｘ１は、それぞれ波長１９３ｎｍの液浸リソグラフィと、例えばいわゆるダブル・パターニング・プロセスとを組み合わせた場合に得られる最も微細な周期（以下、周期ｐｍｉｎという。）の数分の１程度である。その周期ｐｘ１の１／２は、例えば２２ｎｍ程度より小さい。このような微細な周期を持つＬ＆Ｓパターン４０Ｘ，４０Ｙを形成する場合には、ブロック共重合体を含むポリマに指向性自己組織化を行わせるときに、異なるブロック毎にライン状のドメインが形成される。
また、スクライブライン領域ＳＬのウエハマークＷＭは、それぞれＹ方向に細長くＸ方向の幅が同じ程度のラインパターン領域４４Ｘａ及びスペースパターン領域４４ＸｂをＸ方向に周期ｐ１で配列したＸ軸のウエハマーク４４Ｘ、及びそれぞれＸ方向に細長くＹ方向の幅が同じ程度のラインパターン領域４４Ｙａ及びスペースパターン領域４４ＹｂをＸ方向に周期ｐ２で配列したＹ軸の２箇所のウエハマーク４４ＹＡ，４４ＹＢを含む。ウエハマーク４４ＹＡ，４４ＹＢはウエハマーク４４ＸをＹ方向に挟むように配置されている。一例として、周期ｐ１，ｐ２は等しく、周期ｐ１は波長１９３ｎｍの液浸リソグラフィでの解像限界（周期）の数倍から数１０倍である。
さらに、ラインパターン領域４４Ｘａ，４４Ｙａと、スペースパターン領域４４Ｘｂ，４４Ｙｂとは、図１（Ｂ）のウエハアライメント系ＡＬＳで検出した場合に検出光に対する反射率が異なる領域であればよい。この場合、ウエハアライメント系ＡＬＳの検出光の波長λａ、対物光学系の開口数ＮＡを用いると、ウエハアライメント系ＡＬＳの解像限界（光学的に検出できる限界）はλａ／（２ＮＡ）となる。また、ウエハアライメント系ＡＬＳでウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢを検出するためには、ウエハマーク４４Ｘの周期ｐ１の１／２はその解像限界以上である必要があり、ウエハアライメント系ＡＬＳでウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢを検出できる条件は、次のようになる。
ｐ１／２≧λａ／（２ＮＡ） …（１）
一例として、波長λａを６００ｎｍ、開口数ＮＡを０．９とすると、周期ｐ１は６７０ｎｍ程度以上であればよい。本実施形態では、デバイス用パターンＤＰ１の形成時にライン状のドメインが形成される指向性自己組織化が適用されるため、ウエハマーク４４Ｘ等の形成に際しても、ブロック共重合体の指向性自己組織化によってライン状のドメインが形成されることを考慮しておく必要がある。
以下、本実施形態のパターン形成システムを用いて図２（Ｂ）に示すウエハマーク４４Ｘ，４４ＹＢを形成するためのパターン形成方法の一例につき図３のフローチャートを参照して説明する。なお、ウエハマーク４４Ｘ，４４ＹＢとともに、デバイス用パターンＤＰ１及びウエハマーク４４ＹＡも形成される。一例として、図４（Ａ）に示すように、ウエハＷの例えばシリコン等の基材５０の表面部をウエハマーク及びデバイス用パターンが形成される第１のデバイス層ＤＬ１とする。
まず、図３のステップ１０２において、薄膜形成装置３００を用いて、ウエハＷのデバイス層ＤＬ１の表面に酸化膜又は窒化膜等のハードマスク層５２を形成する。さらに、ハードマスク層５２上に、後述のブロック共重合体を含むポリマ層がなじみ易いように中性層（不図示）を形成することが好ましい。そして、その上にコータ・デベロッパ２００を用いて、例えばポジ型のレジスト層５４をコーティングする（図４（Ａ）参照）。なお、ハードマスク層５２としては、反射防止膜（Bottom Anti-Reflection Coating: BARC）を使用してもよい。そして、Ｘ方向及びＹ方向に最も微細なパターンが露光できるように露光装置１００の照明条件を例えば４極照明に設定し、ウエハＷを露光装置１００にロードする（ステップ１０４）。そして、ウエハＷの各ショット領域ＳＡにレチクルＲ１のデバイス用パターンの像（不図示）を液浸法で露光する。また、各ショット領域ＳＡに露光する際に同時に、各ショット領域ＳＡに付設されたスクライブライン領域ＳＬに、レチクルＲ１のウエハマーク用のパターンの像４６ＸＰ等が露光される（ステップ１０６）。露光済みのウエハはアンロードされ、コータ・デベロッパ２００でレジストの現像が行われ、レジストパターン５４Ａ（図４（Ｂ）参照）が形成される。その後、レジストパターン５４Ａのスリミング及びレジスト硬化処理が行われる（ステップ１１０８）。なお、レチクルＲ１のパターンの像の露光時に、レジストパターンの線幅が細くなるように露光量を大きく調整しておくことも可能であり、この場合には、スリミングを省略可能である。
図５（Ａ）に示すように、レチクルＲ１のスクライブライン領域ＳＬに対応するパターン領域には、ウエハマークの原版であるＸ軸及びＹ軸のマークパターン４６Ｘ，４６ＹＢが形成されている。マークパターン４６Ｘ，４６ＹＢは、それぞれ図２（Ｂ）のラインパターン領域４４Ｘａ，４４Ｙａに対応するライン領域４６Ｘａ，４６Ｙａと、スペースパターン領域４４Ｘａ，４４Ｙａに対応するスペース領域４６Ｘｂ，４６ＹｂとをＸ方向及びＹ方向に周期ｐ１／β及びｐ２／β（βは投影倍率）で配列したものである。ライン領域４６Ｘａ，４６Ｙａの幅とスペース領域４６Ｘｂ，４６Ｙｂの幅とはほぼ同じである。なお、以下では説明の便宜上、レチクルのパターンの投影光学系ＰＬによる像は正立像であるとする。
ライン領域４６Ｘａ，４６Ｙａには、それぞれ光透過部を背景として、Ｘ方向に細長い遮光膜よりなる複数のラインパターン４８ＹがＹ方向に周期ｐ４／β（図５（Ａ）のＢ部の拡大図である図５（Ｂ）参照）で形成されている。スペース領域４６Ｘｂ，４６Ｙｂ（ここではライン領域４６Ｘａ，４６Ｙａを囲む領域）には、Ｙ方向に細長い遮光膜よりなる複数のラインパターン４８ＸがＸ方向に周期ｐ３／β（図５（Ｂ）参照）で形成されている。図５（Ｂ）に示すように、ライン領域４６Ｘａの複数のラインパターン４８Ｙの長手方向の端部は、スペース領域４６Ｘｂの端部の一つのラインパターン４８Ｘの幅方向のエッジ部に接続されている。
ラインパターン４８Ｘ，４８Ｙの線幅は対応する周期ｐ３／β及びｐ４／βの１／２である。本実施形態では、周期ｐ４／βは周期ｐ３／βと同じであり、周期ｐ３／βは、露光装置１００の投影光学系ＰＬの物体面側での解像限界（波長１９３ｎｍの液浸リソグラフィでの解像限界）とほぼ同じであるが、これよりわずかに大きい程度でもよい。このため、レチクルＲ１のマークパターン４６Ｘ，４６ＹＢ（複数のラインパターン４８Ｘ，４８Ｙの組み合わせ）の像４６ＸＰ等は、露光装置１００によってウエハＷのスクライブライン領域ＳＬに高精度に露光される。
図６（Ａ）は、図５（Ａ）のレチクルＲ１のマークパターン４６Ｘ，４６ＹＢの像のレジスト層５４への露光、現像、及びスリミング後に、ウエハＷのハードマスク層５２上に形成されるレジストパターンよりなるＸ軸及びＹ軸のレジストマークＲＰＸ，ＲＰＹＢを示す。図６（Ａ）において、レジストマークＲＰＸ，ＲＰＹＢは、それぞれ図５（Ａ）のレチクルＲ１のライン領域４６Ｘａ，４６Ｙａに対応するライン領域ＲＰＸａ，ＲＰＹａと、スペース領域４６Ｘｂ，４６Ｙｂに対応するスペース領域ＲＰＸｂ，ＲＰＹｂとをＸ方向及びＹ方向に周期ｐ１及びｐ２で配列したものである。また、図６（Ｂ）は、図６（Ａ）のＢ部の拡大図であり、図６（Ｃ）及び図７（Ａ）〜（Ｃ）は、それぞれ図６（Ａ）のＢ部に対応する部分の拡大図である。
スペース領域ＲＰＸｂ，ＲＰＹｂ（ここではライン領域ＲＰＸａ，ＲＰＹａを囲む領域）には、それぞれＹ方向に細長い凸の複数のライン状のパターン（以下、ガイドパターンと呼ぶ。）５４ＢがＸ方向に周期ｐ３（図６（Ｂ）参照）で形成されている。ライン領域ＲＰＸａ，ＲＰＹａには、それぞれＸ方向に細長い凸の複数のライン状のパターン（以下、ガイドパターンと呼ぶ。）５４ＣがＹ方向に周期ｐ４（ここではｐ３と同じ）で形成されている。ガイドパターン５４Ｂ，５４Ｃの線幅は、例えば周期ｐ３（ここでは波長１９３ｎｍの液浸リソグラフィでの周期換算の解像限界）の数分の１〜数１０分の１程度である（図４（Ｂ）参照）。図６（Ｂ）に示すように、ライン領域ＲＰＸａの複数のガイドパターン５４Ｃの長手方向の端部は、スペース領域ＲＰＸｂの端部の一つのガイドパターン５４Ｂの幅方向のエッジ部に接続されている。この構造によって、スリミング等でレジストパターンの線幅を狭くした後でも、レジストマークＲＰＸ，ＲＰＹＢの構造が強固になり、後工程でのレジストマークＲＰＸ，ＲＰＹＢを構成するガイドパターン５４Ｂ，５４Ｃの倒れ等が抑制できる。なお、図４（Ａ）〜（Ｈ）は、図６（Ｂ）のＤＤ線に沿う部分に対応する部分の断面図である。
次にステップ１１０において、図６（Ａ）のレジストマークＲＰＸ，ＲＰＹＢが形成されたウエハＷをポリマ処理装置５００に搬送し、例えばスピンコーティングによって、ウエハＷ上のレジストマークＲＰＸ，ＲＰＹＢ及びデバイスパターン形成用のレジストパターン（不図示）を覆うように、ブロック共重合体（ＢＣＰ）を含むポリマ層５６を形成（塗布）する。本実施形態では、ブロック共重合体として、一例としてポリスチレン（ＰＳ）及びポリメチルメタクリレート（ＰＭＭＡ）のジブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を使用する。また、ポリマ層５６はブロック共重合体そのものであるが、これに塗布性を高めるための溶媒及び／又は自己組織化を容易にする添加物等が含まれていてもよい。スピンコーティングによって、ポリマ層５６は、レジストマークＲＰＸ，ＲＰＹＢを構成する凸の複数のガイドパターン５４Ｂ，５４Ｃ間の凹部７０Ａ，７０Ｂに堆積される（図４（Ｂ）、図４（Ｃ）、及び図６（Ｃ）参照）。
そして、ポリマ層５６が形成されたウエハＷをアニール装置６００に搬送し、ポリマ層５６にアニーリング（例えば熱アニーリング）を施すことによって、ポリマ層５６を指向性自己組織化（ＤＳＡ）によって２種類のドメインに分離する（ステップ１１２）。この場合の指向性自己組織化によって、Ｙ方向に細長い複数のガイドパターン５４Ｂ間のポリマ層５６は、図７（Ａ）及び図４（Ｄ）に示すように、Ｙ方向に細長いライン状のＰＭＭＡ（ポリメチルメタクリレート）よりなる親液性の第１のドメイン５６Ａと、Ｙ方向に細長いライン状のＰＳ（ポリスチレン）よりなる撥液性の第２のドメイン５６ＢとをＸ方向に周期ｐ３ａで配置した状態に相分離する。ガイドパターン５４Ｂ（レジストパターン）は親液性であるため、ガイドパターン５４Ｂに隣接する部分に親液性のドメイン５６Ａが形成される。周期ｐ３ａは、例えば複数のガイドパターン５４Ｂの周期ｐ３の数分の１〜１０分の１程度であり、２種類のドメイン５６Ａ，５６ＢのＸ方向の幅は互いにほぼ同じである。
また、Ｘ方向に細長い複数のガイドパターン５４Ｃ間のポリマ層５６は、Ｘ方向に細長いライン状のＰＭＭＡよりなる親液性の第３のドメイン５６Ｃと、Ｘ方向に細長いライン状のＰＳよりなる撥液性の第４のドメイン５６ＤとをＸ方向に周期ｐ４ａで配置した状態に相分離する。本実施形態では、複数のガイドパターン５４ＣのＹ方向の周期ｐ４は、ガイドパターン５４Ｂの周期ｐ３と同じであり、ドメイン５６Ｃ，５６Ｄの周期ｐ４ａはほぼドメイン５６Ａ，５６Ｂの周期ｐ３ａと同じである。周期ｐ３ａ，ｐ４ａは、図２（Ｂ）に示すショット領域ＳＡに形成されるＬ＆Ｓパターン４０Ｘ，４０Ｙの周期ｐｘ１，ｐｙ１とほぼ同じである。本実施形態では、ポリマ層５６は、細長いガイドパターン５４Ｂ，５４Ｃに沿って細長い２種類のドメインに分離する。この際に、ポリマ層５６（ウエハＷ）のアニーリングに関しても、細長い２種類のドメインに分離しやすい条件が使用される。
そして、ウエハＷをエッチング装置４００に搬送し、例えば酸素プラズマエッチングを施して、図７（Ｂ）及び図４（Ｅ）に示すように、ウエハＷに形成されたドメイン５６Ａ〜５６Ｄのうちの親液性の第１及び第３のドメイン５６Ａ，５６Ｃを選択的に除去する（ステップ１１４）。その後、レジストマークＲＰＸ，ＲＰＹＢ（ガイドパターン５４Ｂ，５４Ｃ）及び周期的に残されている撥液性のドメイン５６Ｂ，５６Ｄをマスクとして、ウエハＷのハードマスク層５２のエッチングを行ってハードマスク層５２に複数の開口５２ａを形成し（図４（Ｆ）参照）、残されているレジスト及びドメイン５６Ｂ，５６Ｄを除去する（ステップ１１６）。そして、複数の開口５２ａが形成されたハードマスク層５２を介してウエハＷの第１のデバイス層ＤＬ１のエッチングを行って、図４（Ｇ）に示すように、デバイス層ＤＬ１の複数のドメイン５６Ａ，５６Ｃに対応する領域にそれぞれＹ方向の細長い複数の凹部ＤＬ１Ｘａ及びＸ方向に細長い複数の凹部ＤＬ１Ｙａを形成する（ステップ１１８の前半部）。さらに、ウエハＷを薄膜形成装置３００に搬送し、ウエハＷのデバイス層ＤＬ１の凹部ＤＬ１Ｘａ，ＤＬ１Ｙａに金属（例えば銅）を埋め込んで、図４（Ｈ）に示すように、Ｙ方向及びＸ方向に細長いラインパターン５８Ｘ，５８Ｙを形成する（ステップ１１８の後半部）。図７（Ｃ）に示すように、複数のラインパターン５８ＸのＸ方向の周期はｐ３ａ、複数のラインパターン５８ＹのＹ方向の周期はｐ４ａ（ここではｐ３ａと等しい）である。ラインパターン５８Ｘ，５８Ｙの線幅はほぼ周期ｐ３ａの１／２である。
以上の工程によって、ウエハＷの第１のデバイス層ＤＬ１のスクライブライン領域ＳＬには、図８に示すように、複数の金属のラインパターン５８Ｘをほぼ周期ｐ３ａでＸ方向に配列したラインパターン領域４４Ｘａと、金属の複数のラインパターン５８Ｙをほぼ周期ｐ４ａでＹ方向に配列したスペースパターン領域４４ＸｂとをＸ方向に周期ｐ１で配列したＸ軸のウエハマーク４４Ｘが形成される。さらに、ウエハマーク４４ＸをＹ方向に挟むように、ラインパターン５８Ｘ（ウエハマーク４４Ｘの場合よりも短い）をほぼ周期ｐ３ａでＸ方向に配列したラインパターン領域４４Ｙａと、ラインパターン５８Ｙ（ウエハマーク４４Ｘの場合よりも長い）をほぼ周期ｐ４ａでＹ方向に配列したスペースパターン領域４４ＹｂとをＹ方向に周期ｐ２（ここではｐ１と等しい）で配列したＹ軸の２箇所のウエハマーク４４ＹＡ，４４ＹＢが形成される。
本実施形態において、露光装置１００が備えているウエハアライメント系ＡＬＳの周期に換算した解像限界（可視域から近赤外の検出光を用いて光学的に検出できる限界）をＲｅ（ｄｅｔ）、１９３ｎｍの液浸リソグラフィでの解像限界の周期換算値をＲｅ（ｅｘｐ）とすると、ウエハマーク４４Ｘのラインパターン領域４４Ｘａ及びスペースパターン領域４４Ｘｂの周期ｐ１と、解像限界Ｒｅ（ｄｅｔ）と、解像限界Ｒｅ（ｅｘｐ）と、領域４４Ｘａ及び４４Ｘｂを構成するラインパターン５８Ｘ，５８Ｙの周期ｐ３ａとの間には以下の関係がある。
ｐ１≧Ｒｅ（ｄｅｔ）＞Ｒｅ（ｅｘｐ）＞ｐ３ａ …（２）
従って、ラインパターン５８Ｘ，５８Ｙの周期ｐ３ａはウエハアライメント系ＡＬＳの解像限界Ｒｅ（ｄｅｔ）よりも小さいために、ウエハアライメント系ＡＬＳで図８のウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢの像を撮像すると、複数のラインパターン５８Ｘ，５８Ｙの個別の像は形成されない。この場合、検出光を例えばＸ方向又はＹ方向の偏光方向に設定すると、ラインパターン領域４４Ｘａとスペースパターン領域４４Ｘｂとで反射率が異なるため、領域４４Ｘａ，４４Ｘｂの全体の像の明るさが互いに異なることから、周期ｐ１のＸ軸のウエハマーク４４Ｘの像を検出できる。同様に、周期ｐ２（ここではｐ１）のＹ軸のウエハマーク４４ＹＡ，４４ＹＢの像を検出できる。ウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢを構成するラインパターン５８Ｘ，５８Ｙの長手方向の情報は、露光装置１００の主制御装置３８の記憶装置の露光データファイルに記憶されている。
また、図８のウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢが形成されるのと同時に、ウエハＷの各ショット領域ＳＡには、ウエハマークの場合と同様にブロック共重合体を含むポリマ層の指向性自己組織化を用いて、図２（Ｂ）に示すＬ＆Ｓパターン４０Ｘ，４０Ｙが形成されている。
その後、ウエハＷのデバイス層ＤＬ１上に第２のデバイス層を形成する場合には、ウエハＷのデバイス層ＤＬ１上に薄膜を形成し、レジストをコーティングする（ステップ１２０）。そして、露光装置１００のレチクルステージＲＳＴにレチクルＲ２をロードし、ウエハＷをウエハステージＷＳＴにロードする（ステップ１２２）。さらに、露光装置１００のウエハアライメント系ＡＬＳの偏光板３６Ｃの角度を、ウエハアライメント系ＡＬＳからの検出光が図８のウエハマーク４４Ｘに対して例えばＹ方向（Ｘ方向でもよい）の直線偏光になるように設定する（ステップ１２４）。そして、ウエハアライメント系ＡＬＳを用いて、図２（Ａ）のウエハＷの所定の複数のショット領域ＳＡに付設されたウエハマークＷＭ（４４Ｘ，４４ＹＡ，４４ＹＢ）の位置を検出し、この検出結果を用いてウエハＷのアライメントを行う（ステップ１２６）。
そして、ウエハＷの各ショット領域ＳＡにレチクルＲ２のパターンの像を露光し（ステップ１２８）、レジストの現像を行い（ステップ１３０）、エッチング等のパターン形成を行うことで第２のデバイス層のパターンが形成される（ステップ１３２）。
このように本実施形態のパターン形成方法によれば、ブロック共重合体を含むポリマ層の指向性自己組織化を用いて、ウエハＷの各ショット領域ＳＡに液浸リソグラフィの解像限界よりも微細な構造を持つＬ＆Ｓパターン４０Ｘ，４０Ｙを形成するとともに、スクライブライン領域ＳＬには、液浸リソグラフィの解像限界よりも微細な周期の構造、及びウエハアライメント系ＡＬＳで検出できる限界又はこれよりも粗い周期の構造を持つウエハマーク４４Ｘ等を形成できる。そして、ウエハマーク４４Ｘ等は、ラインパターン領域４４Ｘａとスペースパターン領域４４Ｘｂとで微細な構造の周期方向が直交しているため、この構造の相違を利用して、露光装置１００のウエハアライメント系ＡＬＳでウエハマーク４４Ｘ等の位置を高精度に検出できる。
本実施形態の効果等は以下の通りである。本実施形態のパターン形成システムによるマーク形成方法は、ウエハＷのスクライブライン領域ＳＬにマークパターン４６Ｘ，４６ＹＢの像を露光するステップ１０６と、そのマークの像に基づいて凹部７０Ａ，７０Ｂを含むレジストマークＲＰＸ，ＲＰＹＢをスクライブライン領域ＳＬ上に形成するステップ１０８と、ウエハＷのレジストマークＲＰＸ，ＲＰＹが形成された領域の凹部７０Ａ，７０Ｂにブロック共重合体を含むポリマ層５６を塗布するステップ１１０と、ポリマ層５６にアニールによって自己組織化領域（親液性のドメイン５６Ａ，５６Ｃ及び撥液性のドメイン５６Ｂ，５６Ｄ）を形成させるステップ１１２と、プラズマエッチングによって自己組織化領域の一部（ドメイン５６Ａ，５６Ｃ）を選択的に除去するステップ１１４と、その一部が除去された自己組織化領域を用いてウエハＷにウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢを形成するステップ１１６，１１８と、を含む。
このマーク形成方法によれば、ブロック共重合体を含むポリマ層５６の自己組織化を用いて回路パターンを形成する際に、その回路パターンとともに、液浸リソグラフィの解像限界よりも微細な周期の構造、及びウエハアライメント系ＡＬＳで検出できる限界又はこれよりも粗い周期の構造を持つウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢを形成できる。
また、本実施形態のアライメント用のウエハマーク４４Ｘは、Ｘ方向に周期的に形成された複数のラインパターン領域４４Ｘａと、複数のラインパターン領域４４Ｘａ間の少なくとも一つのスペースパターン領域４４Ｘｂとを含み、ラインパターン領域４４Ｘａ内にウエハアライメント系ＡＬＳの解像限界よりも小さい周期（光学的に解像されない構造）を持つ複数のラインパターン５８Ｘ（第１構造）が形成され、スペースパターン領域４４Ｘｂ内に光学的に解像されない構造を持つ複数のラインパターン５８Ｙ（第２構造）が形成され、ラインパターン５８Ｘ及び５８Ｙの周期方向（Ｘ方向及びＹ方向）が直交している。このウエハマーク４４Ｘは、本実施形態のマーク形成方法で形成できる。さらに、複数のラインパターン５８Ｘ，５８Ｙの周期方向が互いに異なっていることを利用して、露光装置１００のウエハアライメント系ＡＬでウエハマーク４４Ｘの像を形成でき、ウエハマーク４４Ｘの位置を高精度に検出できる。この検出結果を用いてウエハＷのアライメントを高精度に行うことができる。
なお、本実施形態のウエハマーク４４Ｘは、領域４４Ｘａ，４４Ｘｂの両方に光学的に解像されない構造があるが、ウエハマーク４４Ｘのラインパターン領域４４Ｘａ（光学的に検出可能な周期を持つライン部）及びスペースパターン領域４４Ｘｂ（又はラインパターン領域４４Ｘａを囲む領域）の少なくとも一方に、複数のラインパターン５８Ｘ又は５８Ｙ等を含み、光学的に解像されない構造を設けてもよい。この場合でも、ウエハマークは、ブロック共重合体の自己組織化を用いて形成可能であり、ライン部とこれに隣接する領域とで反射率を異ならせることで、そのウエハマークを検出できる。
なお、上記の実施形態においては以下のような変形が可能である。
上記の実施形態では、図６（Ａ）、（Ｂ）に示すように、レジストマークＲＰＸ，ＲＰＹＢのＸ軸のガイドパターン５４Ｂの周期ｐ３とＹ軸のガイドパターン５４Ｃの周期ｐ４とは同じである。別の構成として、図９（Ａ）の第１変形例のウエハＷ１で示すように、レジストマークＲＰＸ，ＲＰＹＢのＸ軸のガイドパターン５４Ｂの周期ｐ３よりもＹ軸のガイドパターン５４Ｃの周期ｐ４を大きくしてもよい。この第１変形例は、同時に形成されるデバイス用パターンのうちで最も微細なパターンは、例えば図２（Ｂ）のＸ軸のＬ＆Ｓパターン４０Ｘである場合に適用される。この場合、露光装置１００では、Ｘ方向の解像度が最も微細になるような照明条件（例えば瞳面上でＸ方向に離れた２箇所の領域で光量が大きくなる２極照明又はリーフ照明）が使用されることがある。このようにＸ方向の解像度がＹ方向の解像度よりも微細であるため、図５（Ｂ）のラインパターン４８Ｘの周期ｐ３／βに対してラインパターン４８Ｙの周期ｐ４／βを大きくしたマークパターンの像を露光してスリミングを行うことで、図９（Ａ）のＸ軸及びＹ軸のガイドパターン５４Ｂ，５４Ｃをともに高精度に形成できる。
この第１変形例で、ガイドパターン５４Ｂ，５４Ｃ間の凹部７０Ａ，７０Ｃにブロック共重合体を含むポリマ層５６を形成し、ポリマ層５６に指向性自己組織化を生じさせることで、図９（Ｂ）に示すように、ガイドパターン５４Ｂ間には、ドメイン５６Ａ，５６ＢがＸ方向に周期ｐ３ａで形成され、ガイドパターン５４Ｃ間には、ドメイン５６Ｃ，５６ＤがＹ方向に周期ｐ４ａで形成され、周期ｐ４ａは例えば周期ｐ３ａとは異なっている。ただし、周期Ｐ４ａが周期ｐ３ａと同じでもよい。この後は上記の実施形態と同じ工程で、図８のウエハマークと同様のウエハマークを形成できる。
次に、図１０（Ａ）の第２変形例のウエハＷ２で示すように、ウエハＷ２の第１のデバイス層ＤＬ１の最も微細なデバイス用パターンが図２（Ｂ）のＸ軸のＬ＆Ｓパターン４０Ｘで、第１のデバイス層ＤＬ１と異なる（例えばこの上の絶縁層６０Ａの上の）第２のデバイス層ＤＬ２の最も微細なデバイス用パターンが図２（Ｂ）のＹ軸のＬ＆Ｓパターン４０Ｙである場合を想定する。さらに、第１のデバイス層ＤＬ１のパターンの露光時にはＸ方向の解像度を高めるために、Ｘ方向に離れた２極照明が使用され、第２のデバイス層ＤＬ２のパターンの露光時にはＹ方向の解像度を高めるために、Ｙ方向に離れた２極照明が使用されるものとする。
この場合、レジストパターンの段階では、第１のデバイス層ＤＬ１のスクライブライン領域（マーク形成領域）には、図１０（Ｂ）に示すように、Ｙ方向に細長いガイドパターン５４ＢをＸ方向に周期的に配列した構成のライン領域ＲＰＸａをスペース領域ＲＰＸｂを隔ててＸ方向に複数個配列したレジストマークＲＰＸが形成される。ガイドパターン５４Ｂのもとになるレチクルのパターンの像はＸ方向の２極照明で高精度に露光される。この変形例では、一例としてスペース領域ＲＰＸｂ及びライン領域ＲＰＸａを囲む領域にはレジスト膜が残されており、ガイドパターン５４Ｂ間の凹部にブロック共重合体を含むポリマ層を形成し、これに指向性自己組織化（ＤＳＡ）を生じさせることで、拡大図Ｂに示すように、Ｘ方向に周期的にドメイン５６Ａ，５６Ｂが形成される。その後は、上記の実施形態と同様に、ドメイン５６Ｂに対応する位置のデバイス層ＤＬ１にラインパターン５８Ｘを埋め込むことで（図１０（Ａ）参照）、Ｘ軸のウエハマーク４４Ｘが形成される。
一方、レジストパターンの段階で、第２のデバイス層ＤＬ２のスクライブライン領域には、図１０（Ｃ）に示すように、Ｘ方向に細長いガイドパターン５４ＣをＹ方向に周期的に配列した構成のライン領域ＲＰＹａをスペース領域ＲＰＹｂを隔ててＹ方向に複数個配列したレジストマークＲＰＹＡ，ＲＰＹＢが形成される。ガイドパターン５４Ｃのもとになるレチクルのパターンの像はＹ方向の２極照明で高精度に露光される。この変形例では、一例としてスペース領域ＲＰＹｂ及びライン領域ＲＰＹａを囲む領域にはレジスト膜が残されており、ガイドパターン５４Ｃ間の凹部にブロック共重合体を含むポリマ層を形成し、これに指向性自己組織化を生じさせることで、拡大図Ｃに示すように、Ｙ方向に周期的にドメイン５６Ｃ，５６Ｄが形成される。その後は、上記の実施形態と同様に、ドメイン５６Ｄに対応する位置のデバイス層ＤＬ２にラインパターン５８Ｙを埋め込むことで（図１０（Ａ）参照）、Ｙ軸のウエハマーク４４ＹＡ，４４ＹＢが形成される。その後、ウエハＷ２のアライメント時には、ウエハアライメント系ＡＬＳによってデバイス層ＤＬ１のＸ軸のウエハマークとデバイス層ＤＬ２のＹ軸のウエハマークとを検出することで、ウエハＷ２のＸ方向及びＹ方向のアライメントを行うことができる。
次に、図１１（Ａ）の第３変形例のウエハＷ３で示すように、ウエハＷ３のあるデバイス層のスクライブライン領域に、レジストパターンの段階で、Ｘ方向に周期的に配列された複数のガイドパターン５４Ｂよりなるスペース領域ＲＰＸｂを挟んで、Ｙ方向に細長い矩形の枠状の凸のパターン５４ＣＡで囲まれた広い凹部７０Ｄよりなるライン領域ＲＰＸａをＸ方向に複数個配列した構成のレジストマークＲＰＸＡを形成してもよい。この場合、スペース領域ＲＰＸｂのガイドパターン５４Ｂ間の凹部７０Ａ及びライン領域ＲＰＸａの広い凹部７０Ｄにブロック共重合体を含むポリマ層を形成し、これに自己組織化を生じさせる。この変形例では、スペース領域ＲＰＸｂのガイドパターン５４Ｂ間では、図１１（Ｂ）に示すように、強い指向性によって、Ｙ方向に伸びた周期的なドメイン５６Ａ，５６Ｂが形成される。一方、ライン領域ＲＰＸａ内の凹部７０Ｄでは、指向性が弱いため、図１１（Ｃ）に示すように、親液性のドメイン５６Ｅと撥液性のドメイン５６Ｆとがランダムに組み合わされた状態で自己組織化が行われる。
この後、上記の実施形態と同様の処理を施すことで、ライン領域ＲＰＸａでは、金属のラインパターンがランダムに形成され、スペース領域ＲＰＸｂでは、Ｙ方向に伸びた金属のラインパターンがＸ方向に周期的に形成された状態でＸ軸のウエハマークが形成される。このウエハマークもスペース領域とライン領域とで検出光の反射率が異なるため、ウエハアライメント系ＡＬＳで検出することが可能である。
［第２の実施形態］
第２の実施形態につき図１２〜図１３（Ｄ）を参照して説明する。本実施形態においても図１（Ａ）のパターン形成システムを使用して、ブロック共重合体（ＢＣＰ）の指向性自己組織化（ＤＳＡ）を用いてウエハのあるデバイス層にデバイス用パターン及びウエハマークを形成する。本実施形態のウエハのショット配列は図２（Ａ）と同様であるが、本実施形態ではショット領域ＳＡにデバイス用パターンＤＰ１の代わりにデバイス用パターンＤＰ２が形成されている。
図１２は、本実施形態に係るウエハ（ウエハＷ４とする）のあるデバイス層のショット領域ＳＡ及びスクライブライン領域ＳＬに形成されるデバイス用パターンＤＰ２及びウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢを示す。デバイス用パターンＤＰ２は、Ｘ方向に周期ｐｘ２でＹ方向に周期ｐｙ２で配列された多数の微小なホール（ビア又はスルーホール）４２ａよりなるホールアレイ４２を含む。なお、ホール４２ａには、後の工程で例えば金属（例えば銅）が充填される。
一例として周期ｐｘ２，ｐｙ２はほぼ等しいが、周期ｐｘ２，ｐｙ２が互いに異なっていてもよい。ホール４２ａの直径は、周期ｐｘ２の１／２以下程度である。一例として周期ｐｘ２，ｐｙ２は、波長１９３ｎｍの液浸リソグラフィと、例えばいわゆるダブル・パターニング・プロセスとを組み合わせた場合に得られる最も微細な周期ｐｍｉｎの数分の１程度である。
本実施形態では、デバイス用パターンＤＰ２の形成時に、ブロック共重合体がＸ方向及びＹ方向に配列された複数の格子点を形成するように自己組織化が行われるため、ウエハマークの形成も複数の格子点を形成するように自己組織化が行われることを利用する。
図１３（Ａ）は、本実施形態のウエハＷ４のスクライブライン領域に形成されるＸ軸の周期ｐ１のウエハマーク４４Ｘ用のレジストマークＲＰＸＢを示す。一例として、レジストマークＲＰＸＢは、Ｘ方向及びＹ方向に周期ｐ５で形成された凸のグリッド状のガイドパターン５４Ｅよりなるスペース領域ＲＰＸＢｂと、Ｘ方向及びＹ方向に周期ｐ５より小さい（例えば周期ｐ５のほぼ１／２程度の）周期ｐ６で形成された凸のグリッド状のガイドパターン５４Ｆよりなるライン領域ＲＰＸＢａとをＸ方向に周期ｐ１で配列したパターンである。周期ｐ６は、波長１９３ｎｍの液浸リソグラフィでの解像限界とほぼ同じである。ガイドパターン５４Ｅ，５４Ｆの厚さは、レジストパターンのスリミング等によって周期ｐ５，ｐ６の数分の１〜１０分の１程度に細く加工されている。
本実施形態では、スペース領域のグリッド状のガイドパターン５４Ｅ間の凹部７０Ｅにブロック共重合体を含むポリマ層を形成し、これに指向性自己組織化を生じさせることで、図１３（Ｂ）に示すように、一例として各凹部７０Ｅ内にＸ方向に３列でＹ方向に３行の周期ｐ５ａで親液性の微小な円形のドメイン６２Ａが形成され、対応するガイドパターン５４Ｅとドメイン６２Ａとの間には、ガイドパターン５４Ｅに接触する部分の親液性のドメインと、撥液性のドメインとからなる中間ドメイン６２Ｂが形成される。
一方、ライン領域のグリッド状のガイドパターン５４Ｆ間の凹部７０Ｆにブロック共重合体を含むポリマ層を形成し、これに指向性自己組織化を生じさせることで、図１３（Ｃ）に示すように、一例として各凹部７０Ｆ内にＸ方向に２列でＹ方向に２行の周期ｐ６ａで親液性の微小な円形のドメイン６２Ａが形成され、対応するガイドパターン５４Ｆとドメイン６２Ａとの間には中間ドメイン６２Ｂが形成される。本実施形態では、一例として周期ｐ５ａは周期ｐ５の１／３、周期ｐ６ａは周期ｐ６の１／２で、周期ｐ５ａに対して周期ｐ６ａは小さくなっており、スペース領域のドメイン６２Ａの密度に対してライン領域のドメイン６２Ａの密度が大きくなっている。
その後、第１の実施形態と同様に、ドメイン６２Ａを選択的に除去して、残されたパターンをマスクとして下層のハードマスク層（不図示）をエッチングし、さらに下層のデバイス層（不図示）をエッチングすることで、ドメイン６２Ａの部分が凹部となったウエハマークが形成される。さらに、その凹部に例えば金属を埋め込むことで、図１３（Ｂ）のドメイン６２Ａの部分が金属となったスペースパターン領域と、図１３（Ｃ）のドメイン６２Ａの部分が金属となったラインパターン領域とを含むウエハマークが形成される。このウエハマークは、スペースパターン領域とラインパターン領域とで微小な円形の金属のパターンの密度が異なっており、検出光の反射率が異なるため、露光装置１００のウエハアライメント系ＡＬＳで検出することが可能である。
なお、本実施形態において、スペース領域のドメイン６２Ａの密度をライン領域のドメイン６２Ａの密度より高くしてもよい。
また、本実施形態の変形例として、ライン領域ＲＰＸＢａ内にはグリッド状のガイドパターン５４Ｆを形成することなく、ライン領域ＲＰＸＢａ内を広い凹部としてもよい。この場合には、ブロック共重合体の自己組織化によってライン領域ＲＰＸＢａ内は、図１３（Ｄ）に示すように、例えば親液性のドメイン５６Ｅと撥液性のドメイン５６Ｆとがランダムに配列される。または、円形のドメインがランダムに配列されることもある。そして、ドメイン５６Ｅを選択的に除去することで、ライン領域にはランダムな凹部（又は金属）のパターンが形成される。この場合にも、規則的に配列された円形の凹部（又は金属）の部分とランダムな凹部（又は金属）の部分とで反射率が異なるため、ウエハアライメント系ＡＬＳでウエハマークを検出できる。
次に、本実施形態の別の変形例として、図１４（Ａ）に示すように、Ｘ方向に周期的に配列された複数のガイドパターン５４Ｂよりなるライン領域ＲＰＸＣａと、全面がレジストで覆われたスペース領域ＲＰＸＣｂとをＸ方向に配列したレジストマークＲＰＸＣを形成してもよい。また、スペース領域ＲＰＸＣｂは下地層（例えば金属層）としてもよい。この場合、デバイス用パターン（不図示）では多数のホールが形成されるような状態でブロック共重合体の指向性自己組織化が行われる。このため、ライン領域ＲＰＸＣａのガイドパターン５４Ｂ間の凹部７０Ａにブロック共重合体を含むポリマ層を形成し、これに指向性自己組織化を行わせると、一例として図１４（Ｂ）に示すように、ガイドパターン５４Ｂ間の中間ドメイン６２Ｂ中に、微小な円形の親液性のドメイン６２ＡがＸ方向及びＹ方向に規則的に形成される。その後、上記の例と同様に、ドメイン６２Ａを選択的に除去し、除去した部分に例えば金属を埋め込むことで、ラインパターン領域に微小な円形の金属のパターンが配列され、スペースパターン領域にはパターンが存在しない形状のウエハマークが形成される。なお、この場合において、ライン領域ＲＰＸＣａは、上述した微小な円形の親液性のドメイン６２Ａに限られず、ライン状の親液性ドメイン６２Ａおよび中間ドメイン６２Ｂとしてもよいし、図１３（Ｄ）のごとき親液性のドメイン５６Ｅと撥液性のドメイン５６Ｆとがランダムに配列された形態を適用してもよい。このウエハマークもウエハアライメント系ＡＬＳで検出できる。
次に、上記の各実施形態のパターン形成方法を用いてＳＲＡＭ等の半導体デバイス（電子デバイス）を製造する場合、半導体デバイスは、図１５に示すように、半導体デバイスの機能・性能設計を行うステップ２２１、この設計ステップに基づいたマスク（レチクル）を製作するステップ２２２、半導体デバイス用の基板（又はウエハの基材）を製造するステップ２２３、基板処理ステップ２２４、デバイス組み立てステップ（ダイシング工程、ボンディング工程、パッケージ工程などの加工プロセスを含む）２２５、及び検査ステップ２２６等を経て製造される。また、その基板処理ステップ２２４は、上記の実施形態のパターン形成方法を含み、そのパターン形成方法は、露光装置でレチクルのパターンを基板に露光する工程、露光した基板を現像する工程、並びに現像した基板の加熱（キュア）及びエッチングを行う工程などを含んでいる。
言い換えると、このデバイス製造方法は、基板処理ステップ２２４を含み、この基板処理ステップ２２４は、上記の各実施形態のうちのいずれかのパターン形成方法を用いて基板上にデバイス用パターン及びウエハマークを形成する工程を含んでいる。
このデバイスの製造方法によれば、露光装置の解像限界よりも微細な回路パターンを含む半導体デバイスを、露光装置を用いて高精度に製造できる。
なお、上記の実施形態で製造対象のデバイスは、ＳＲＡＭ以外のＤＲＡＭ、ＣＰＵ、ＤＳＰ等の任意の半導体デバイスが可能である。さらに、半導体デバイス以外の撮像素子、ＭＥＭＳ(Microelectromechanical Systems)等の電子デバイス（マイクロデバイス）を製造する際にも上記の実施形態のパターン形成方法が適用可能である。
また、上記の実施形態において、露光装置としては、液浸型でないドライ型の露光装置を使用してもよい。また、紫外光を露光光とする露光装置以外に、露光光として波長が数ｎｍ〜数１０ｎｍ程度のＥＵＶ光（Extreme Ultraviolet Light）を用いるＥＵＶ露光装置、又は電子ビームを露光光とする電子ビーム露光装置等を用いてもよい。
また、上記の実施形態では、ブロック共重合体として、（ＰＳ−ｂ−ＰＭＭＡ）よりなるジブロック共重合体が使用されている。その他にブロック共重合体として使用可能なものとしては、例えば、ポリ（スチレン−ｂ−ビニルピリジン）、ポリ（スチレン−ｂ−ブタジエン）、ポリ（スチレン−ｂ−イソプレン）、ポリ（スチレン−ｂ−メチルメタクリレート）、ポリ（スチレン−ｂ−アルケニル芳香族）、ポリ（イソプレン−ｂ−エチレンオキシド）、ポリ（スチレン−ｂ−（エチレン−プロピレン））、ポリ（エチレンオキシド−ｂ−カプロラクトン）、ポリ（ブタジエン−ｂ−エチレンオキシド）、ポリ（スチレン−ｂ−ｔ−ブチル（メタ）アクリレート）、ポリ（メチルメタクリレート−ｂ−ｔ−ブチルメタクリレート）、ポリ（エチレンオキシド−ｂ−プロピレンオキシド）、ポリ（スチレン−ｂ−テトラヒドロフラン）、ポリ（スチレン−ｂ−イソプレン−ｂ−エチレンオキシド）、ポリ（スチレン−ｂ−ジメチルシロキサン）、若しくはポリ（メチルメタクリレート−ｂ−ジメチルシロキサン）、又はこれらのブロック共重合体の少なくとも１つを含む組合せなどのジブロック又はトリブロックの共重合体等がある。さらに、ブロック共重合体として、ランダム共重合体も使用可能である。
ブロック共重合体は、さらなる処理を行うことができる全体的な分子量及び多分散性を有することが望ましい。
また、ブロック共重合体を含むポリマ層の塗布は、このポリマ層を溶媒に溶かした液体を塗布した後で例えば溶媒を揮発させる溶媒キャスティング法で行うことも可能である。この場合に使用できる溶媒は、ブロック共重合体の成分、及び仮に使用する場合には種々の添加物の溶解度条件により変化する。これらの成分及び添加物に対する例示的なキャスティング溶媒には、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、エトキシエチルプロピオナート、アニソール、乳酸エチル、２−ヘプタノン、シクロヘキサノン、酢酸アミル、γ−ブチロラクトン（ＧＢＬ）、トルエンなどが含まれる。
また、ブロック共重合体を含むポリマ層に添加可能な添加物は、付加的なポリマ（ホモポリマ、星型ポリマ及び共重合体、超分岐ポリマ、ブロック共重合体、グラフト共重合体、超分岐共重合体、ランダム共重合体、架橋ポリマ、並びに無機含有ポリマを含む）、小分子、ナノ粒子、金属化合物、無機含有分子、界面活性剤、光酸発生剤、熱酸発生剤、塩基消光剤、硬化剤、架橋剤、鎖延長剤、及び前述物の少なくとも１つを含む組合せからなる群から選択することができる。ここで、1つ又は複数の添加物は、ブロック共重合体と共に会合(associate)して、1つ又は複数の自己組織化ドメインの部分を形成する。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の構成を取り得る。
Ｒ１，Ｒ２…レチクル、Ｗ，Ｗ１…ウエハ（基板）、ＡＬＳ…ウエハアライメント系、ＳＬ…スクライブライン領域、ＳＡ…ショット領域、ＲＰＸ，ＲＰＹＢ…レジストマーク、ＤＬ１…デバイス層、４４Ｘ，４４ＹＡ，４４ＹＢ…ウエハマーク、４４Ｘａ，４４ＹＡ…ラインパターン領域、４４Ｘｂ，４４Ｙｂ…スペースパターン領域、４６Ｘ，４６ＹＢ…マークパターン、５０…基材、５２…ハードマスク層、５４…レジスト層、５４Ｂ，５４Ｃ…ガイドパターン、５６…ＢＣＰを含むポリマ層、５６Ａ…親液性のドメイン、５６Ｂ…撥液性のドメイン、５８Ｘ，５８Ｙ…金属のラインパターン、７０Ａ，７０Ｂ…凹部、１００…露光装置

Claims (21)

  1. 基板のマーク形成領域上に凹部を形成することと、前記凹部にブロック共重合体を含むポリマ層を塗布することと、前記凹部の前記ポリマ層に自己組織化領域を形成させることと、前記自己組織化領域の一部を選択的に除去することと、前記一部が除去された前記自己組織化領域を用いて位置決め用のマークを形成することと、を含むことを特徴とするマーク形成方法。
  2. 前記マーク形成領域上に前記凹部を含むマークが形成され、前記マークは、第１方向に周期的に配列されたそれぞれ凹部を含む複数のラインパターン領域と、前記複数のラインパターン領域間のそれぞれ凹部を含む少なくとも一つのスペースパターン領域とを含み、
    前記凹部の前記ポリマ層に自己組織化領域を形成させるときに、前記ラインパターン領域内の前記凹部に形成する自己組織化領域の周期方向と、前記スペースパターン領域内の前記凹部に形成する自己組織化領域の周期方向とを異ならせることを特徴とする請求項１に記載のマーク形成方法。
  3. 前記マークは、前記複数のラインパターン領域の少なくとも一つに前記第１方向に第１周期で配列された凸のライン状の複数の第１ガイドパターンと、前記スペースパターン領域に前記第１方向に直交する第２方向に第２周期で配列された凸のライン状の複数の第２ガイドパターンとを含み、前記凹部に前記ポリマ層を塗布するときに、前記複数の第１ガイドパターン間の複数の第１の凹部、及び前記複数の第２ガイドパターン間の複数の第２の凹部に前記ポリマ層を塗布し、前記ポリマ層に自己組織化領域を形成させるときに、前記複数の第１の凹部の前記ポリマ層に前記第１方向に周期性を持つ自己組織化領域を形成し、前記複数の第２の凹部の前記ポリマ層に前記第２方向に周期性を持つ自己組織化領域を形成することを特徴とする請求項２に記載のマーク形成方法。
  4. 前記複数の第２ガイドパターンの前記第１方向のエッジ部が前記複数の第１ガイドパターン中の端部の第１ガイドパターンに接続されていることを特徴とする請求項３に記載のマーク形成方法。
  5. 前記マーク形成領域上に前記凹部を含むマークが形成され、前記マークは、第１方向に周期的に配列されたそれぞれ凹部を含む複数の第１ラインパターン領域と、前記第１方向に直交する第２方向に周期的に配列されたそれぞれ凹部を含む複数の第２ラインパターン領域とを含み、前記凹部の前記ポリマ層に自己組織化領域を形成させるときに、前記複数の第１ラインパターン領域内の前記凹部に形成する自己組織化領域の周期方向と、前記複数の第２ラインパターン領域内の前記凹部に形成する自己組織化領域の周期方向とを異ならせることを特徴とする請求項１に記載のマーク形成方法。
  6. 前記マークは、前記複数の第１ラインパターン領域の少なくとも一つに前記第１方向に第１周期で配列された凸のライン状の複数の第１ガイドパターンと、前記複数の第２ラインパターン領域の少なくとも一つに前記第２方向に第２周期で配列された凸のライン状の複数の第２ガイドパターンとを含み、前記凹部に前記ポリマ層を塗布するときに、前記複数の第１ガイドパターン間の複数の第１の凹部、及び前記複数の第２ガイドパターン間の複数の第２の凹部に前記ポリマ層を塗布し、前記ポリマ層に自己組織化領域を形成させるときに、前記複数の第１の凹部の前記ポリマ層に前記第１方向に周期性を持つ自己組織化領域を形成し、前記複数の第２の凹部の前記ポリマ層に前記第２方向に周期性を持つ自己組織化領域を形成することを特徴とする請求項５に記載のマーク形成方法。
  7. 前記マークは、前記マーク形成領域にマーク像を露光することにより形成され、前記マーク像を形成するときに前記第１方向の解像度に比べて前記第２方向の解像度を低く設定し、前記複数の第１ガイドパターンの第１周期に比べて前記複数の第２ガイドパターンの第２周期を大きく設定することを特徴とする請求項６に記載のマーク形成方法。
  8. 前記マーク形成領域上に前記凹部を含むマークが形成され、前記マークは、凹部を含むラインパターン領域と、前記ラインパターン領域に隣接する凹部を含む隣接領域とを含み、前記自己組織化領域の一部を選択的に除去するときに、前記ラインパターン領域に形成された自己組織化領域に残された凹部の密度と、前記隣接領域に形成された自己組織化領域に残された凹部の密度とが異なることを特徴とする請求項１に記載のマーク形成方法。
  9. 前記基板は、第１方向に最も微細な周期を持つ回路パターンが形成される第１マーク形成層と、前記第１方向に直交する第２方向に最も微細な周期を持つ回路パターンが形成される第２マーク形成層とを有し、前記基板の前記第１マーク形成層に、前記ポリマ層に前記第１方向に周期的に形成された自己組織化領域の一部を除去して得られた第１マスク層を介して前記第１方向に周期的に配列されたマークを形成し、前記基板の前記第２マーク形成層に、前記ポリマ層に前記第２方向に周期的に形成された自己組織化領域の一部を除去して得られた第２マスク層を介して前記第２方向に周期的に配列されたマークを形成することを特徴とする請求項１に記載のマーク形成方法。
  10. 基板のマーク形成領域上にプレパターンを形成することと、前記プレパターンにブロック共重合体を含むポリマ層を塗布することと、前記プレパターンの前記ポリマ層に自己組織化領域を形成させることと、前記自己組織化領域の一部を選択的に除去することと、前記一部が除去された前記自己組織化領域を用いて位置決め用のマークを形成することと、を含むことを特徴とするマーク形成方法。
  11. 前記マーク形成領域上に前記プレパターンを含むマークが形成され、前記マークは、第１方向に周期的に配列されたそれぞれ凹部を含む複数のラインパターン領域と、前記複数のラインパターン領域間のそれぞれ凹部を含む少なくとも一つのスペースパターン領域とを含み、前記凹部の前記ポリマ層に自己組織化領域を形成させるときに、前記ラインパターン領域内の前記凹部に形成する自己組織化領域の周期方向と、前記スペースパターン領域内の前記凹部に形成する自己組織化領域の周期方向とを異ならせることを特徴とする請求項１０に記載のマーク形成方法。
  12. 前記マークは、前記複数のラインパターン領域の少なくとも一つに前記第１方向に第１周期で配列された凸のライン状の複数の第１ガイドパターンと、前記スペースパターン領域に前記第１方向に直交する第２方向に第２周期で配列された凸のライン状の複数の第２ガイドパターンとを含み、前記プレパターンに前記ポリマ層を塗布するときに、前記複数の第１ガイドパターン間の複数の第１の凹部、及び前記複数の第２ガイドパターン間の複数の第２の凹部に前記ポリマ層を塗布し、前記ポリマ層に自己組織化領域を形成させるときに、前記複数の第１の凹部の前記ポリマ層に前記第１方向に周期性を持つ自己組織化領域を形成し、前記複数の第２の凹部の前記ポリマ層に前記第２方向に周期性を持つ自己組織化領域を形成することを特徴とする請求項１１に記載のマーク形成方法。
  13. 前記複数の第２ガイドパターンの前記第１方向のエッジ部が前記複数の第１ガイドパターン中の端部の第１ガイドパターンに接続されていることを特徴とする請求項１２に記載のマーク形成方法。
  14. 前記マーク形成領域上に前記プレパターンを含むマークが形成され、前記マークは、第１方向に周期的に配列されたそれぞれ凹部を含む複数の第１ラインパターン領域と、前記第１方向に直交する第２方向に周期的に配列されたそれぞれ凹部を含む複数の第２ラインパターン領域とを含み、前記凹部の前記ポリマ層に自己組織化領域を形成させるときに、前記複数の第１ラインパターン領域内の前記凹部に形成する自己組織化領域の周期方向と、前記複数の第２ラインパターン領域内の前記凹部に形成する自己組織化領域の周期方向とを異ならせることを特徴とする請求項１０に記載のマーク形成方法。
  15. 前記マークは、前記複数の第１ラインパターン領域の少なくとも一つに前記第１方向に第１周期で配列された凸のライン状の複数の第１ガイドパターンと、前記複数の第２ラインパターン領域の少なくとも一つに前記第２方向に第２周期で配列された凸のライン状の複数の第２ガイドパターンとを含み、前記プレパターンに前記ポリマ層を塗布するときに、前記複数の第１ガイドパターン間の複数の第１の凹部、及び前記複数の第２ガイドパターン間の複数の第２の凹部に前記ポリマ層を塗布し、前記ポリマ層に自己組織化領域を形成させるときに、前記複数の第１の凹部の前記ポリマ層に前記第１方向に周期性を持つ自己組織化領域を形成し、前記複数の第２の凹部の前記ポリマ層に前記第２方向に周期性を持つ自己組織化領域を形成することを特徴とする請求項１４に記載のマーク形成方法。
  16. 前記マークは、前記マーク形成領域にマーク像を露光することにより形成され、前記マーク像を形成するときに前記第１方向の解像度に比べて前記第２方向の解像度を低く設定し、前記複数の第１ガイドパターンの第１周期に比べて前記複数の第２ガイドパターンの第２周期を大きく設定することを特徴とする請求項１５に記載のマーク形成方法。
  17. 前記マーク形成領域上に前記プレパターンを含むマークが形成され、前記マークは、凹部を含むラインパターン領域と、前記ラインパターン領域に隣接する凹部を含む隣接領域とを含み、前記自己組織化領域の一部を選択的に除去するときに、前記ラインパターン領域に形成された自己組織化領域に残された凹部の密度と、前記隣接領域に形成された自己組織化領域に残された凹部の密度とが異なることを特徴とする請求項１０に記載のマーク形成方法。
  18. 前記基板は、第１方向に最も微細な周期を持つ回路パターンが形成される第１マーク形成層と、前記第１方向に直交する第２方向に最も微細な周期を持つ回路パターンが形成される第２マーク形成層とを有し、前記基板の前記第１マーク形成層に、前記ポリマ層に前記第１方向に周期的に形成された自己組織化領域の一部を除去して得られた第１マスク層を介して前記第１方向に周期的に配列されたマークを形成し、前記基板の前記第２マーク形成層に、前記ポリマ層に前記第２方向に周期的に形成された自己組織化領域の一部を除去して得られた第２マスク層を介して前記第２方向に周期的に配列されたマークを形成することを特徴とする請求項１０に記載のマーク形成方法。
  19. 前記プレパターンは、立体的であることを特徴とする請求項１０乃至１８の何れか１項に記載のマーク形成方法。
  20. 前記プレパターンは、凹形状であることを特徴とする請求項１９に記載のマーク形成方法。
  21. 前記プレパターンは、平面的であることを特徴とする請求項１０乃至１８の何れか１項に記載のマーク形成方法。
JP2014524820A 2012-07-10 2013-07-09 マーク形成方法 Active JP6269964B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012154373 2012-07-10
JP2012154373 2012-07-10
PCT/JP2013/068752 WO2014010593A1 (ja) 2012-07-10 2013-07-09 マーク及びその形成方法、並びに露光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017249018A Division JP6551704B2 (ja) 2012-07-10 2017-12-26 デバイス製造方法

Publications (2)

Publication Number Publication Date
JPWO2014010593A1 JPWO2014010593A1 (ja) 2016-06-23
JP6269964B2 true JP6269964B2 (ja) 2018-01-31

Family

ID=49916045

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014524820A Active JP6269964B2 (ja) 2012-07-10 2013-07-09 マーク形成方法
JP2017249018A Active JP6551704B2 (ja) 2012-07-10 2017-12-26 デバイス製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017249018A Active JP6551704B2 (ja) 2012-07-10 2017-12-26 デバイス製造方法

Country Status (5)

Country Link
US (3) US9941217B2 (ja)
JP (2) JP6269964B2 (ja)
KR (1) KR102150241B1 (ja)
CN (2) CN108196434B (ja)
WO (1) WO2014010593A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7468171B2 (ja) 2020-06-12 2024-04-16 オムロン株式会社 レーザ加工装置および加工方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072313A (ja) * 2012-09-28 2014-04-21 Toshiba Corp アライメント計測システム、重ね合わせ計測システム及び半導体装置の製造方法
WO2014169102A1 (en) * 2013-04-10 2014-10-16 Kla-Tencor Corporation Direct self assembly in target design and production
WO2016185581A1 (ja) * 2015-05-20 2016-11-24 オリンパス株式会社 標本形状測定方法及び標本形状測定装置
US9455177B1 (en) * 2015-08-31 2016-09-27 Dow Global Technologies Llc Contact hole formation methods
CN105097674B (zh) * 2015-09-07 2018-01-12 深圳市华星光电技术有限公司 一种在玻璃基板上重新制作扫描线的方法
US10641878B2 (en) * 2016-08-10 2020-05-05 Aptiv Technologies Limited Positional feedback sensing useful for automated vehicle LIDAR
US10566291B2 (en) 2018-02-18 2020-02-18 Globalfoundries Inc. Mark structure for aligning layers of integrated circuit structure and methods of forming same
JP2020041859A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 位置計測方法、位置計測装置および半導体装置の製造方法
JP7463154B2 (ja) * 2020-03-24 2024-04-08 株式会社Ｓｃｒｅｅｎホールディングス 描画装置、データ処理装置、描画方法、および描画データ生成方法
DE102020126216A1 (de) * 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren und Vorrichtung zur Beschichtung eines Substrats mit Fotoresist
US11545361B2 (en) 2020-04-29 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for coating photo resist over a substrate
CN112289771B (zh) * 2020-11-20 2022-04-19 福建省晋华集成电路有限公司 图案的制作方法和图案布局
US20240096813A1 (en) * 2022-09-21 2024-03-21 Micron Technology, Inc. Alignment-overlay mark and method using the same
CN116072536B (zh) * 2023-03-03 2023-07-04 长鑫存储技术有限公司 半导体结构制备方法及半导体结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275273B2 (ja) * 1993-01-28 2002-04-15 株式会社ニコン アライメント装置及び露光装置
JP2802193B2 (ja) * 1992-04-09 1998-09-24 三菱電機株式会社 アライメントマーク検出方法及びアライメントマーク検出装置
KR950033689A (ko) * 1994-03-02 1995-12-26 오노 시게오 노광장치 및 이를 이용한 회로패턴 형성방법
JP2870455B2 (ja) * 1995-07-18 1999-03-17 日本電気株式会社 露光装置のアライメント方法およびその機構
US6771350B2 (en) 2000-02-25 2004-08-03 Nikon Corporation Exposure apparatus and exposure method capable of controlling illumination distribution
JP2002175964A (ja) * 2000-12-06 2002-06-21 Nikon Corp 観察装置およびその製造方法、露光装置、並びにマイクロデバイスの製造方法
JP3970546B2 (ja) * 2001-04-13 2007-09-05 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2005175383A (ja) * 2003-12-15 2005-06-30 Canon Inc 露光装置、アライメント方法、及び、デバイスの製造方法
EP3203498A1 (en) 2004-06-09 2017-08-09 Nikon Corporation Exposure apparatus and device manufacturing method
US7259869B2 (en) * 2004-06-29 2007-08-21 Kla-Tencor Technologies Corporation System and method for performing bright field and dark field optical inspection
JP4520429B2 (ja) * 2005-06-01 2010-08-04 エーエスエムエル ネザーランズ ビー．ブイ． 位置合わせ装置への２次元フォトニック結晶の応用
US7687925B2 (en) * 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
JP2008311571A (ja) * 2007-06-18 2008-12-25 Sharp Corp アライメント方法、アライメントマーク認識装置およびアライメント検査ファイルの作成方法と検査装置
NL1036179A1 (nl) * 2007-11-20 2009-05-25 Asml Netherlands Bv Lithographic apparatus and method.
US8426313B2 (en) * 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
NL2002932A1 (nl) * 2008-06-02 2009-12-03 Asml Netherlands Bv Sub-wavelength segmentation in measurement targets on substrates.
JP5361322B2 (ja) * 2008-10-14 2013-12-04 キヤノン株式会社 露光装置及びデバイスの製造方法
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP4823346B2 (ja) * 2009-09-24 2011-11-24 株式会社東芝 テンプレートおよびパターン形成方法
NL2005956A (en) * 2010-02-26 2011-08-29 Asml Netherlands Bv Method and apparatus for treatment of self-assemblable polymer layers for use in lithography.
NL2006030A (en) * 2010-04-14 2011-10-18 Asml Netherlands Bv Method for providing an ordered layer of self-assemblable polymer for use in lithography.
NL2006451A (en) * 2010-05-06 2011-11-08 Asml Netherlands Bv Production of an alignment mark.
JP5284423B2 (ja) * 2011-06-29 2013-09-11 株式会社東芝 テンプレートおよびパターン形成方法
US8691925B2 (en) * 2011-09-23 2014-04-08 Az Electronic Materials (Luxembourg) S.A.R.L. Compositions of neutral layer for directed self assembly block copolymers and processes thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7468171B2 (ja) 2020-06-12 2024-04-16 オムロン株式会社 レーザ加工装置および加工方法

Also Published As

Publication number Publication date
US20190164900A1 (en) 2019-05-30
CN104541357B (zh) 2018-01-23
CN108196434B (zh) 2021-04-23
JP2018081318A (ja) 2018-05-24
US20180197820A1 (en) 2018-07-12
US20150200165A1 (en) 2015-07-16
JP6551704B2 (ja) 2019-07-31
WO2014010593A1 (ja) 2014-01-16
US9941217B2 (en) 2018-04-10
US10236259B2 (en) 2019-03-19
KR102150241B1 (ko) 2020-09-01
CN108196434A (zh) 2018-06-22
CN104541357A (zh) 2015-04-22
JPWO2014010593A1 (ja) 2016-06-23
US10461039B2 (en) 2019-10-29
KR20150036424A (ko) 2015-04-07

Similar Documents

Publication Publication Date Title
JP6551704B2 (ja) デバイス製造方法
JP6525178B2 (ja) デバイス製造方法
JP6687910B2 (ja) デバイス製造方法、並びに露光方法及び装置
JP2014192400A (ja) マーク形成方法、マーク検出方法、及びデバイス製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171219

R150 Certificate of patent or registration of utility model

Ref document number: 6269964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250