JP6126386B2 - Information processing device - Google Patents

Information processing device Download PDF

Info

Publication number
JP6126386B2
JP6126386B2 JP2013009613A JP2013009613A JP6126386B2 JP 6126386 B2 JP6126386 B2 JP 6126386B2 JP 2013009613 A JP2013009613 A JP 2013009613A JP 2013009613 A JP2013009613 A JP 2013009613A JP 6126386 B2 JP6126386 B2 JP 6126386B2
Authority
JP
Japan
Prior art keywords
power
configuration information
circuit block
power control
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013009613A
Other languages
Japanese (ja)
Other versions
JP2014142719A5 (en
JP2014142719A (en
Inventor
尚之 椿
尚之 椿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013009613A priority Critical patent/JP6126386B2/en
Publication of JP2014142719A publication Critical patent/JP2014142719A/en
Publication of JP2014142719A5 publication Critical patent/JP2014142719A5/ja
Application granted granted Critical
Publication of JP6126386B2 publication Critical patent/JP6126386B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、複数の演算要素を有し、動的再構成が可能な情報処理装置に関する。   The present invention relates to an information processing apparatus having a plurality of arithmetic elements and capable of dynamic reconfiguration.

半導体製造技術の進歩による素子の微細化に伴い、大規模集積回路(LSI)に膨大な数のトランジスタが集積されるようになった。プロセスの微細化とともに、プロセッサの高周波数化が進み、動作時電力の増加とリーク電流に起因するスタティック電力が増加し、LSIの性能向上に限界が見え始めている。   With the miniaturization of devices due to advances in semiconductor manufacturing technology, a large number of transistors have been integrated in large-scale integrated circuits (LSIs). Along with miniaturization of the process, the frequency of the processor has increased, and the increase in operating power and static power due to leakage current have increased, and there is a limit to improving LSI performance.

さらなる性能向上を実現する部として、中央演算ユニット(CPU)、ディジタル信号処理ユニット(DSP)、単体の演算器、あるいは、複数の演算器を組み合わせた演算ユニットなどの演算要素をLSI上に複数搭載した情報処理装置が注目されている。つまり、複数の演算要素を用いて並列処理を行うことで、プロセスの微細化による動作周波数の向上が従来ほど見込めない状況においても高い演算性能を得ようとする。   As a part that realizes further performance improvement, multiple processing elements such as a central processing unit (CPU), digital signal processing unit (DSP), a single processing unit, or a processing unit that combines multiple processing units are mounted on the LSI. The information processing apparatus which attracted attention has attracted attention. That is, by performing parallel processing using a plurality of computing elements, it is intended to obtain high computing performance even in a situation where improvement in operating frequency due to process miniaturization cannot be expected as in the past.

しかし、今後、大規模化・集積化を進めて搭載する演算要素数を増やし理論性能を向上させることができるとしても、同時に増大する消費電力を抑制する部・対策を講じなければ、性能向上と省電力化の両立は難しい。   However, in the future, even if it is possible to improve the theoretical performance by increasing the number of computing elements to be installed and increasing the scale, it is possible to improve the performance without taking measures and measures to suppress the simultaneously increasing power consumption. It is difficult to balance power saving.

ここで、機能動作により消費するダイナミック電力と、トランジスタに電源を供給するだけで生じるスタティック電力の省電力化対策について説明する。   Here, a description will be given of power saving measures for dynamic power consumed by functional operation and static power generated simply by supplying power to a transistor.

ダイナミック電力は、信号変化に伴う寄生容量の充放電電流と、貫通電流のようなトランジスタのスイッチング時に流れる電流に起因する消費電力である。従って、機能動作に支障がない範囲で信号変化を抑えることでダイナミック電力の削減が可能である。このような原理に基づく、代表的な省電力化手法としてクロックゲーティングがあり、一般に広く用いられている。   The dynamic power is power consumption caused by a charge / discharge current of a parasitic capacitance accompanying a signal change and a current that flows at the time of switching of a transistor, such as a through current. Therefore, dynamic power can be reduced by suppressing signal changes within a range that does not hinder functional operation. As a typical power saving method based on such a principle, there is clock gating, which is widely used.

一方、スタティック電力は、トランジスタの寄生容量を充電する電荷とリーク電流に起因する消費電力である。プロセスの微細化に伴い寄生容量は削減される傾向にあるが、リーク電流は増加する傾向にある。とくに、ポリシリコンのゲート酸化膜の薄膜化に伴い、一時期、リーク電流は指数関数的な増加傾向を示した。リーク電流を削減するにはトランジスタに供給する電圧を小さく制限するか、トランジスタに供給する電源を遮断する方法が有効である。   On the other hand, static power is power consumption resulting from charge and leakage current that charge the parasitic capacitance of a transistor. As the process becomes finer, parasitic capacitance tends to be reduced, but leakage current tends to increase. In particular, as the gate oxide film of polysilicon was made thinner, the leakage current showed an exponential increase for a while. In order to reduce the leakage current, it is effective to limit the voltage supplied to the transistor to a small value or to cut off the power supplied to the transistor.

リーク電流に起因する電力消費（以下、リーク電力）を削減する技術として、同一電源で駆動されるブロックの電源遮断が普及した。半導体集積回路における電源遮断とは、電源遮断対象箇所への電源供給路と電源をトランジスタで構成された電源スイッチを用いて接続し、必要に応じて導通と遮断を半導体集積回路内で切り替える技術である。現在、材料や製造方法の改善によりリーク電流は以前のような指数関数的な増加傾向を示すことはなくなったが、依然、線形的な増加傾向にあり、電源遮断はこれからも電力削減部として重要な位置を占める。なお、本発明では、所望の領域内に配置された素子への電力の供給と遮断の制御（以下、電源制御）が可能な集積回路上の一部分を電源制御可能な回路ブロックと定義する。   As a technique for reducing power consumption caused by leakage current (hereinafter referred to as leakage power), power-off of blocks driven by the same power source has become widespread. Power shut-off in a semiconductor integrated circuit is a technology that connects a power supply path to a power shut-off target location and power using a power switch composed of transistors, and switches between conduction and shut-off within the semiconductor integrated circuit as necessary. is there. At present, leakage current does not show an exponential increase as before due to improvements in materials and manufacturing methods, but it still continues to increase linearly, and power cut-off will continue to be important as a power reduction unit. Occupy the position. In the present invention, a part on an integrated circuit capable of controlling power supply to and shutting off an element arranged in a desired region (hereinafter referred to as power control) is defined as a circuit block capable of power control.

従って、大規模化した情報処理装置においてもリーク電力を効果的に削減するために電源遮断技術が用いられる。電源制御が可能な回路ブロックを複数構成し、非稼働の演算要素を部分的に電源遮断する、きめ細かい電源管理を行うことで消費電力を抑制することが可能になる。   Therefore, a power shut-off technique is used in order to effectively reduce the leakage power even in an information processing apparatus with a large scale. It is possible to control power consumption by configuring a plurality of circuit blocks capable of power control and performing detailed power management in which power is partially cut off for non-operating computing elements.

各演算要素の電源制御を最適に行う手法として、例えば、コンパイル時に入力プログラムを解析し、処理順序に合わせて最適な電源制御を行うコードを生成し電源管理を行う方法がある（特許文献1）。   As a method for optimally controlling the power supply of each arithmetic element, for example, there is a method of analyzing an input program at the time of compilation, generating a code for performing optimal power supply control in accordance with the processing order, and performing power management (Patent Document 1). .

また、所定の電力値を超えないよう実行処理を制御する手法として、例えば、OSのタスク管理において、動作要求があったタスクの電力を計算し所定の電力値内か否かを判定して、タスクの実行順序を制御する方法がある（特許文献2）。   In addition, as a method for controlling execution processing so as not to exceed a predetermined power value, for example, in task management of the OS, it is determined whether or not the power of a task for which an operation request has been made is within a predetermined power value, There is a method for controlling the task execution order (Patent Document 2).

今後、さらに高機能化・高性能化が求められると、先端プロセスで集積化した多数の演算要素からなる演算装置が搭載されるようになる。一方、先端プロセスではリーク電力の増加が予想される。そのため、多数の演算要素からなる演算装置を構成する場合、リーク電力の削減のために、演算装置内に複数の回路ブロックを構成し、非稼働の演算要素を積極的に電源遮断するきめ細かい電源管理が必要になる。さらに、高機能化・高性能化するシステムに対応するため、動作に応じた構成情報の書き換えを電源制御シーケンスに合わせて柔軟に変更する必要がある。   In the future, when higher functionality and higher performance are required, arithmetic devices composed of a large number of arithmetic elements integrated in advanced processes will be installed. On the other hand, leakage power is expected to increase in advanced processes. Therefore, when configuring a computing device consisting of a large number of computing elements, in order to reduce leakage power, a detailed power management system that configures multiple circuit blocks in the computing device and actively shuts off power to non-operating computing elements. Is required. Furthermore, in order to cope with a system with higher functionality and higher performance, it is necessary to flexibly change the rewriting of the configuration information according to the operation in accordance with the power supply control sequence.

しかし、電力制御を行うと、電源再投入から動作電圧レベルに到達するまでに必要なチャージ期間の電力消費（以下、チャージ電力）も考慮する必要がある。つまり、電源再投入に必要な時間でみれば、チャージ電力は、リーク電力に比べて遥かに大きな値を示す。しかし、チャージ電力を避けるために回路ブロックを電源供給したままの待機状態にするとリーク電力の総量がチャージ電力を上回ることになる。   However, when power control is performed, it is necessary to consider the power consumption (hereinafter referred to as charge power) during the charge period required from when the power is turned on again until the operating voltage level is reached. In other words, the charge power shows a much larger value than the leak power in terms of the time required for power-on again. However, if the circuit block is placed in a standby state with power supplied to avoid charge power, the total amount of leakage power exceeds the charge power.

加えて、チャージ電力は、電源制御可能な回路ブロックの回路規模によって変動する。また、リーク電力は、半導体プロセスの製造ばらつきと電圧と温度により変動し、とくに温度に対する変動幅は一桁以上に達する。このような条件の下、チャージ電力、リーク電力、データ処理時間などに基づき最適な電源状態を判断することは、従来手法では不可能であった。   In addition, the charge power varies depending on the circuit scale of the circuit block capable of controlling the power supply. In addition, the leakage power varies depending on manufacturing variations of semiconductor processes, voltage, and temperature, and the fluctuation range with respect to temperature reaches one digit or more. Under such conditions, it has been impossible to determine an optimal power supply state based on charge power, leak power, data processing time, and the like using conventional methods.

特開2006-293768号公報JP 2006-293768 A 特開2003-202935号公報Japanese Patent Laid-Open No. 2003-202935

本発明は、情報処理装置を利用するシステムの動作に合わせて、電源制御可能な回路ブロックの電源状態を最適化することを目的とする。   An object of the present invention is to optimize the power supply state of a circuit block capable of controlling power supply in accordance with the operation of a system using an information processing apparatus.

本発明は、前記の目的を達成する一手段として、以下の構成を備える。   The present invention has the following configuration as one means for achieving the above object.

演算要素をそれぞれ含む複数の回路ブロック、および、前記複数の回路ブロックそれぞれと電源の間に接続された複数のスイッチを備える演算装置を制御する際、前記演算装置において連続して実行される複数のデータ処理の構成情報から電源制御対象の回路ブロックの有無を判定し、前記電源制御対象の回路ブロックがある場合は第一および第二の電源制御方式を作成し、前記第一および第二の電源制御方式それぞれによって前記複数の回路ブロックの電源状態を制御した場合に前記演算装置が消費する消費電力量を計算し、前記第一および第二の電源制御方式それぞれに対応する前記消費電力量を比較して、前記第一または第二の電源制御方式を選択し、前記選択された電源制御方式に応じて前記複数のスイッチそれぞれの開閉を制御する制御信号を生成する。前記作成の際、前記連続して実行される複数のデータ処理における回路ブロックの使用状態が使用、非使用、使用と遷移する回路ブロックを前記電源制御対象の回路ブロックと判定する。 When controlling an arithmetic device including a plurality of circuit blocks each including an arithmetic element and a plurality of switches connected between each of the plurality of circuit blocks and a power source, a plurality of consecutively executed in the arithmetic device The presence / absence of a circuit block subject to power control is determined from the configuration information of the data processing. If there is a circuit block subject to power control, first and second power control methods are created, and the first and second power supplies When the power state of the plurality of circuit blocks is controlled by each control method, the power consumption consumed by the arithmetic unit is calculated, and the power consumption corresponding to each of the first and second power control methods is compared. Then, the first or second power control method is selected, and the opening and closing of each of the plurality of switches is controlled according to the selected power control method. Generating a control signal. At the time of creation, the circuit block in which the use state of the circuit block in the plurality of data processes executed continuously transitions between use, non-use, and use is determined as the circuit block to be controlled by the power supply.

本発明によれば、情報処理装置を利用するシステムの動作に合わせて、電源制御可能な回路ブロックの電源状態を最適化することができる。   According to the present invention, it is possible to optimize the power supply state of a circuit block capable of controlling power supply in accordance with the operation of a system using an information processing apparatus.

実施例の情報処理装置の構成例を説明するブロック図。1 is a block diagram illustrating a configuration example of an information processing apparatus according to an embodiment. アレイ型演算装置の構成例を説明するブロック図。The block diagram explaining the structural example of an array type arithmetic unit. 回路ブロックの詳細な構成例を示すブロック図。The block diagram which shows the detailed structural example of a circuit block. 電源制御部の構成例を示すブロック図。The block diagram which shows the structural example of a power supply control part. 電源状態の予測を説明する図。The figure explaining prediction of a power supply state. 構成情報制御部の構成例を示すブロック図。The block diagram which shows the structural example of a structure information control part. 構成情報保持部の構成例を示すブロック図。The block diagram which shows the structural example of a structure information holding part. 情報処理装置のデータ処理動作を説明するフローチャート。9 is a flowchart for explaining data processing operations of the information processing apparatus. 情報処理装置のデータ処理動作を説明するフローチャート。9 is a flowchart for explaining data processing operations of the information processing apparatus. アレイ型演算装置の各回路ブロックの状態例を示す図。The figure which shows the example of a state of each circuit block of an array type arithmetic unit. データフローからデータフローへ処理を切り替えるための構成情報を生成する装置の構成例を示すブロック図。The block diagram which shows the structural example of the apparatus which produces | generates the structural information for switching a process from a data flow to a data flow. 実施例2の回路ブロックの詳細な構成例を示すブロック図。FIG. 3 is a block diagram illustrating a detailed configuration example of a circuit block according to the second embodiment. 実施例2のアレイ型演算装置の構成例を示すブロック図。FIG. 3 is a block diagram illustrating a configuration example of an array type arithmetic device according to a second embodiment.

以下、本発明にかかる実施例の情報処理装置の制御を図面を参照して詳細に説明する。   Hereinafter, control of an information processing apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings.

［装置の構成］
図1のブロック図により実施例の情報処理装置100の構成例を説明する。 [Device configuration]
A configuration example of the information processing apparatus 100 according to the embodiment will be described with reference to the block diagram of FIG.

情報処理装置100は、外部からデータ処理開始信号、構成情報、処理すべきデータを受信し、アレイ型演算装置101によってデータ処理を実施する。データ処理開始信号は、情報処理装置100内に配置されたアレイ型演算装置101にデータ処理の開始を指示する信号である。   The information processing apparatus 100 receives a data processing start signal, configuration information, and data to be processed from the outside, and performs data processing by the array type arithmetic unit 101. The data processing start signal is a signal for instructing the array type arithmetic device 101 arranged in the information processing apparatus 100 to start data processing.

情報処理装置100は、データ処理開始信号を受信すると、アレイ型演算装置101に配置された演算要素の設定を、外部から受信した構成情報によって指示されるデータ処理に対応する設定に変更し、データ処理を実行する。構成情報は、処理するデータ処理の認識番号、並びに、回路設定として、データ処理に使用する演算要素の認識番号や設定情報である演算要素制御情報、および、データの経路を設定するセレクタ信号からなるルータ制御情報を含む。   When receiving the data processing start signal, the information processing apparatus 100 changes the setting of the calculation element arranged in the array type calculation apparatus 101 to a setting corresponding to the data processing indicated by the configuration information received from the outside, Execute the process. The configuration information includes a recognition number of data processing to be processed, calculation element control information which is a recognition number and setting information of calculation elements used for data processing as circuit settings, and a selector signal for setting a data path. Contains router control information.

構成情報制御部103は、データ処理開始信号の受信すると、電源制御部102に電源スイッチの制御信号（以下、電源制御信号）の生成開始を指示する開始タイミング信号を送信するとともに、構成情報の送信要求信号を構成情報保持部104に送信する。なお、詳細は後述するが、電源スイッチは、アレイ型演算装置101内に配置されたスイッチである。   Upon receipt of the data processing start signal, the configuration information control unit 103 transmits a start timing signal instructing the power control unit 102 to start generating a power switch control signal (hereinafter referred to as a power control signal), and transmits the configuration information. The request signal is transmitted to the configuration information holding unit 104. Although details will be described later, the power switch is a switch arranged in the array type arithmetic unit 101.

構成情報保持部104は、構成情報の送信要求信号を受信すると、外部から受信した構成情報が格納された構成情報格納部105から次のデータ処理向けの構成情報を読み出す。そして、読み出した構成情報を構成情報制御部103に送信するとともに、複数（n個）の構成情報からなる構成情報群を電源制御部102に送信する。   Upon receiving the configuration information transmission request signal, the configuration information holding unit 104 reads configuration information for the next data processing from the configuration information storage unit 105 in which the configuration information received from the outside is stored. Then, the read configuration information is transmitted to the configuration information control unit 103, and a configuration information group including a plurality (n) of configuration information is transmitted to the power supply control unit 102.

電源制御部102は、構成情報制御部103から開始タイミング信号、構成情報保持部104から構成情報群を受信し、電力計算に必要な情報（以下、電力基本情報）の要求信号を電力基本情報格納部106に送信する。   The power control unit 102 receives the start timing signal from the configuration information control unit 103 and the configuration information group from the configuration information holding unit 104, and stores a request signal for information necessary for power calculation (hereinafter, basic power information). To the unit 106.

電力基本情報格納部106は、電力制御可能な回路ブロック（以下、単に「回路ブロック」と呼ぶ）すべての電力基本情報を保持する。電力基本情報には、各回路ブロックのチャージ電力量、チャージに必要な時間（以下、チャージ時間）、リーク電力、並びに、各種データ処理に必要な時間（以下、データ処理時間）などの情報が含まれる。   The basic power information storage unit 106 stores basic power information of all power-controllable circuit blocks (hereinafter simply referred to as “circuit blocks”). The basic power information includes information such as the amount of charge power for each circuit block, the time required for charging (hereinafter referred to as charge time), leak power, and the time required for various data processing (hereinafter referred to as data processing time). It is.

さらに、電源制御部102は、電源制御信号を生成し、電源制御信号をアレイ型演算装置101に送信した後、電源制御信号の送信完了を通知する完了タイミング信号を構成情報制御部103に送信する。   Furthermore, the power supply control unit 102 generates a power supply control signal, transmits the power supply control signal to the array type arithmetic unit 101, and then transmits a completion timing signal for notifying completion of transmission of the power supply control signal to the configuration information control unit 103. .

構成情報制御部103は、電源制御部102から完了タイミング信号を受信すると、構成情報保持部104から受信した構成情報をアレイ型演算装置101に送信する。つまり、構成情報制御部103は、構成情報をアレイ型演算装置101に供給する機能を有する。   When receiving the completion timing signal from the power supply control unit 102, the configuration information control unit 103 transmits the configuration information received from the configuration information holding unit 104 to the array type arithmetic unit 101. That is, the configuration information control unit 103 has a function of supplying configuration information to the array type arithmetic unit 101.

アレイ型演算装置101は、電源制御部102から電源制御信号を受信し、構成情報制御部103から構成情報を受信し、外部（ソース）から処理すべき入力データを受信し、処理結果の出力データを外部（デスティネーション）へ送信する。   The array type arithmetic unit 101 receives a power control signal from the power control unit 102, receives configuration information from the configuration information control unit 103, receives input data to be processed from the outside (source), and outputs output data as a processing result To the outside (destination).

［アレイ型演算装置］
図2のブロック図によりアレイ型演算装置101の構成例を説明する。 [Array type arithmetic unit]
A configuration example of the array type arithmetic unit 101 will be described with reference to the block diagram of FIG.

アレイ型演算装置101は、電源制御可能な回路ブロック210、220、230、240を有す。回路ブロック210と電源供給路VDDの間には電源スイッチ(SW)201が配置されている。同様に、回路ブロック220とVDDの間にはSW202が、回路ブロック230と電源供給路VDDの間にはSW203が、回路ブロック240と電源供給路VDDの間にはSW204が配置されている。SW201-204は、接続された回路ブロックへの電源の供給と遮断とを切り替えるスイッチである。   The array-type arithmetic unit 101 includes circuit blocks 210, 220, 230, and 240 that can control power. A power switch (SW) 201 is disposed between the circuit block 210 and the power supply path VDD. Similarly, SW 202 is arranged between the circuit block 220 and VDD, SW 203 is arranged between the circuit block 230 and the power supply path VDD, and SW 204 is arranged between the circuit block 240 and the power supply path VDD. SW201-204 is a switch for switching between supply and interruption of power to a connected circuit block.

各回路ブロックには、構成情報マッピング制御部215とルータ制御部216が接続されている。構成情報マッピング制御部215は、構成情報制御部103から構成情報を受信し、構成情報に含まれる演算要素制御情報を対応する回路ブロックに供給する。演算要素制御情報には、データ処理に使用する演算要素の認識番号や設定などの情報が含まれる。   A configuration information mapping control unit 215 and a router control unit 216 are connected to each circuit block. The configuration information mapping control unit 215 receives the configuration information from the configuration information control unit 103, and supplies the calculation element control information included in the configuration information to the corresponding circuit block. The calculation element control information includes information such as a recognition number and setting of a calculation element used for data processing.

ルータ制御部216は、構成情報制御部103から構成情報を受信し、構成情報に含まれるルータ制御情報を対応する回路ブロックへ供給する。ルータ制御情報には、データの経路を設定する信号が含まれる。なお、図2には、構成情報の受信順が構成情報マッピング制御部215、ルータ制御部216の例を説明するが、逆順（ルータ制御部216、構成情報マッピング制御部215）の構成にすることも可能である。   The router control unit 216 receives the configuration information from the configuration information control unit 103, and supplies the router control information included in the configuration information to the corresponding circuit block. The router control information includes a signal for setting a data path. Note that FIG. 2 illustrates an example in which the configuration information reception order is the configuration information mapping control unit 215 and the router control unit 216, but the configuration is reversed (router control unit 216 and configuration information mapping control unit 215). Is also possible.

図3のブロック図により回路ブロック210の詳細な構成例を示す。回路ブロック210は、一つ以上の演算要素211と複数のルータ部217を有する。ルータ部217は、外部から入力データを受信し、ルータ制御部216から受信したルータ制御情報に含まれるデータ経路情報に基づきデータの送信経路を変更する。演算要素211は、構成情報マッピング制御部215から受信した演算要素制御情報に指示された演算をルータ部217から入力したデータに施し、その演算結果のデータを出力する。   A detailed configuration example of the circuit block 210 is shown in the block diagram of FIG. The circuit block 210 includes one or more arithmetic elements 211 and a plurality of router units 217. The router unit 217 receives input data from the outside, and changes the data transmission path based on the data path information included in the router control information received from the router control unit 216. The calculation element 211 performs the calculation indicated in the calculation element control information received from the configuration information mapping control unit 215 on the data input from the router unit 217, and outputs the calculation result data.

なお、図3には演算要素211への入力経路選択数を2とした例を示すが、入力経路選択数は2に限らず、別の数でも構わない。   Although FIG. 3 shows an example in which the number of input path selections to the computing element 211 is two, the number of input path selections is not limited to two and may be another number.

●アレイ型演算装置の動作
SW201-204は、電源制御信号に従い開閉し、対応する回路ブロックへの電源の供給と遮断を切り替える。アレイ型演算装置101は、SW201-204による電源の供給と遮断の切り替えが終了した後、構成情報制御部103から構成情報を受信する。 ● Operation of array type arithmetic unit
SW201-204 opens and closes in accordance with the power supply control signal, and switches between supply and shutoff of power to the corresponding circuit block. The array type arithmetic unit 101 receives the configuration information from the configuration information control unit 103 after the switching of the power supply and the cutoff by the SW 201-204 is completed.

構成情報マッピング制御部215は、演算要素211向けの構成情報から演算要素211に関する情報を取得し、当該情報を演算要素制御情報として演算要素211へ送信する。演算要素211は、演算要素制御情報を受信すると、当該情報に従い演算要素の動作設定を変更する。   The configuration information mapping control unit 215 acquires information related to the calculation element 211 from the configuration information for the calculation element 211, and transmits the information to the calculation element 211 as calculation element control information. When the calculation element 211 receives the calculation element control information, the calculation element 211 changes the operation setting of the calculation element according to the information.

ルータ部217は、構成情報を受信すると、構成情報に従いデータの経路を切り替え、入力データを演算要素211に送信する経路を設定する。アレイ型演算装置101は、演算要素211の動作設定およびルータ部217の経路設定の変更が完了した後、データ処理を行う。   Upon receiving the configuration information, the router unit 217 switches the data path according to the configuration information and sets a path for transmitting the input data to the computing element 211. The array type arithmetic unit 101 performs data processing after the operation setting of the arithmetic element 211 and the change of the route setting of the router unit 217 are completed.

［電源制御部］
図4のブロック図により電源制御部102の構成例を示す。 [Power control unit]
A configuration example of the power supply control unit 102 is shown by the block diagram of FIG.

電源制御信号保持部500は、電源制御信号生成部505から受信した電源制御信号を保持し、構成情報制御部103から開始タイミング信号を受信すると、保持する電源制御信号をアレイ型演算101へ送信する。   The power supply control signal holding unit 500 holds the power supply control signal received from the power supply control signal generation unit 505, and when receiving the start timing signal from the configuration information control unit 103, transmits the held power supply control signal to the array type operation 101 .

電源制御信号保持部500は、電源制御信号の送信が完了すると、保持した電源制御信号を削除し、次のデータ処理における電源制御信号の作成指示を構成情報解析部501に送信し、完了タイミング信号を構成情報制御部103に送信する。   When the transmission of the power control signal is completed, the power control signal holding unit 500 deletes the held power control signal, transmits a power control signal creation instruction in the next data processing to the configuration information analysis unit 501, and completes the timing signal Is transmitted to the configuration information control unit 103.

構成情報解析部501は、電源制御信号保持部500から作成指示を受信すると、構成情報保持部104から複数の構成情報を受信する。なお、受信する構成情報は任意の数でよい。構成情報解析部501は、複数の構成情報を解析して電源状態の遷移を予測し、チャージを必要とする電源の遷移の有無を判別する。そして、チャージを必要とする電源状態の遷移があると、チャージを必要とする第一の電源制御方式に加えて、チャージを不要とする第二の電源制御方式を作成する。   When receiving the creation instruction from the power control signal holding unit 500, the configuration information analysis unit 501 receives a plurality of pieces of configuration information from the configuration information holding unit 104. The configuration information to be received may be an arbitrary number. The configuration information analysis unit 501 analyzes a plurality of configuration information, predicts a power state transition, and determines whether there is a power source transition that requires charging. Then, when there is a power supply state transition that requires charging, a second power control method that does not require charging is created in addition to the first power control method that requires charging.

電源状態の遷移の予測は、データ処理の順番に、回路ブロックの電源を供給するか遮断するかを予測することである。当該予測は、回路ブロック中の演算要素によってデータ処理を実施するか実施しないかの判別により可能である。何故なら、データ処理を行うには、回路ブロックに配置された演算要素に電源を供給する必要があるからである。   The prediction of the transition of the power state is to predict whether the power of the circuit block is supplied or shut off in the order of data processing. The prediction can be performed by determining whether or not to perform data processing depending on the arithmetic element in the circuit block. This is because it is necessary to supply power to the arithmetic elements arranged in the circuit block in order to perform data processing.

構成情報解析部501は、第一および第二の電源制御方式の電力計算に必要な回路ブロックの情報（以下、ブロック情報）を電力計算部502、503に送信する。さらに、第一および第二の電源制御方式に対応する電源状態の遷移を示す情報（以下、遷移情報）を電源制御信号生成部505に送信する。なお、遷移情報は、回路ブロックへ電源を供給するか遮断するかを示す。   The configuration information analysis unit 501 transmits circuit block information (hereinafter referred to as block information) necessary for power calculation of the first and second power control methods to the power calculation units 502 and 503. Further, information indicating the transition of the power supply state corresponding to the first and second power supply control methods (hereinafter referred to as transition information) is transmitted to the power supply control signal generation unit 505. The transition information indicates whether power is supplied to the circuit block or shut off.

電力計算部502、503は、構成情報解析部501からブロック情報を受信し、電力基本情報格納部106から電力基本情報（リーク電力、チャージ電力）を受信する。例えば、電力計算部502は、第一の電源制御方式における消費電力（以下、第一の消費電力）を計算し、第一の消費電力を比較部504に送信する。また、電力計算部503は、第二の電源制御方式における消費電力（以下、第二の消費電力）を計算し、第二の消費電力を比較部504に送信する。   The power calculation units 502 and 503 receive block information from the configuration information analysis unit 501 and receive basic power information (leakage power and charge power) from the basic power information storage unit 106. For example, the power calculation unit 502 calculates power consumption (hereinafter referred to as first power consumption) in the first power control method, and transmits the first power consumption to the comparison unit 504. In addition, the power calculation unit 503 calculates power consumption (hereinafter, second power consumption) in the second power control method, and transmits the second power consumption to the comparison unit 504.

比較部504は、電力計算部502、503から第一および第二の消費電力を受信し、それらを比較して、より消費電力が低い電力制御方法を示す信号（以下、選択信号）を電源制御信号生成部505に送信する。   The comparison unit 504 receives the first and second power consumptions from the power calculation units 502 and 503, compares them, and controls a power source for a signal indicating a power control method with lower power consumption (hereinafter referred to as a selection signal). It transmits to the signal generation unit 505.

電源制御信号生成部505は、構成情報解析部501から受信した遷移情報、および、比較部504から受信した選択信号に基づき電源制御信号を生成し、電源制御信号を電源制御信号保持部500に送信する。   The power control signal generation unit 505 generates a power control signal based on the transition information received from the configuration information analysis unit 501 and the selection signal received from the comparison unit 504, and transmits the power control signal to the power control signal holding unit 500 To do.

●電源状態の予測
図5により電源状態の予測を説明する。図5(a)はデータ処理A、B、Cを順番にアレイ型演算装置101で処理し、チャージを必要とする例を示し、第一の電源制御方式に対応する。 ● Prediction of power supply state Prediction of power supply state will be described with reference to FIG. FIG. 5 (a) shows an example in which data processing A, B, and C are sequentially processed by the array type arithmetic unit 101 and charging is required, and corresponds to the first power supply control method.

図5(a)に示すデータ処理期間1に実施されるデータ処理Aの構成情報には、回路ブロック210、220、230の演算要素によってデータ処理を実施する回路設定指示が含まれる。従って、構成情報解析部501は、データ処理期間1において、回路ブロック210、220、230に電源供給が必要と予測する。   The configuration information of the data processing A performed in the data processing period 1 shown in FIG. 5A includes a circuit setting instruction for performing data processing by the arithmetic elements of the circuit blocks 210, 220, and 230. Therefore, the configuration information analysis unit 501 predicts that power supply is necessary for the circuit blocks 210, 220, and 230 during the data processing period 1.

データ処理期間2に実施されるデータ処理Bの構成情報には、回路ブロック210、220の演算要素によってデータ処理を実施する回路設定指示が含まれる。従って、構成情報解析部501は、データ処理期間2において、回路ブロック210、220に電源供給が必要で、回路ブロック230は電源遮断可能と予測する。   The configuration information of data processing B performed in the data processing period 2 includes a circuit setting instruction for performing data processing by the arithmetic elements of the circuit blocks 210 and 220. Therefore, the configuration information analysis unit 501 predicts that the power supply to the circuit blocks 210 and 220 is necessary in the data processing period 2 and that the circuit block 230 can be shut off.

データ処理期間3に実施されるデータ処理Cの構成情報には、回路ブロック210、220、230の演算要素によってデータ処理を実施する回路設定指示が含まれる。従って、構成情報解析部501は、データ処理期間3において、回路ブロック210、220、230に電源供給が必要であり、回路ブロック230の電源供給の再開によりチャージ期間が必要と予測する。   The configuration information of the data processing C performed in the data processing period 3 includes a circuit setting instruction for performing data processing by the arithmetic elements of the circuit blocks 210, 220, and 230. Therefore, the configuration information analysis unit 501 predicts that the power supply to the circuit blocks 210, 220, and 230 is necessary in the data processing period 3, and that the charge period is necessary by restarting the power supply to the circuit block 230.

構成情報解析部501は、電源状態の遷移において、チャージ期間が必要と予測した場合、チャージを不要とする第二の電源制御方式を作成する。第二の電源制御方式は、電源遮断状態を電源供給状態に変更することで作成される。   The configuration information analysis unit 501 creates a second power control method that makes charging unnecessary when it is predicted that a charge period is necessary in the transition of the power state. The second power control method is created by changing the power cutoff state to the power supply state.

構成情報解析部501は、データ処理順に各回路ブロックの電源状態を保持し、チャージが必要と判断した回路ブロック230の電源状態の変化をデータ処理順に探索する。そして、回路ブロック230を電源遮断状態にする際のデータ処理の識別番号を構成情報から取得する。   The configuration information analysis unit 501 holds the power state of each circuit block in the order of data processing, and searches for a change in the power state of the circuit block 230 that is determined to be charged in the order of data processing. And the identification number of the data processing at the time of putting the circuit block 230 into a power-off state is acquired from the configuration information.

次に、構成情報解析部501は、取得した識別番号のデータ処理における回路ブロック230の電源状態を電源遮断状態から電源供給状態を変更する。そして、変更後の電源状態、チャージを不要とした回路ブロックの識別番号、チャージを不要としたデータ処理の識別番号を第二の電源制御方式に関する情報として保持する。   Next, the configuration information analysis unit 501 changes the power supply state of the circuit block 230 from the power shut-off state in the data processing of the acquired identification number to the power supply state. Then, the power state after the change, the identification number of the circuit block that does not require charging, and the identification number of the data processing that does not require charging are held as information regarding the second power control method.

図5(b)は、図5(a)に対応する第二の電源制御方式を示す。つまり、図5(b)は、データ処理期間2において、回路ブロック230を待機状態（電源供給状態）にする点で図5(a)に示す第一の電源制御方式と異なる。   FIG. 5 (b) shows a second power supply control method corresponding to FIG. 5 (a). That is, FIG. 5B is different from the first power control method shown in FIG. 5A in that the circuit block 230 is set in a standby state (power supply state) in the data processing period 2.

構成情報解析部501は、チャージを必要とする回路ブロックの識別番号、および、チャージ期間において電源供給状態の回路ブロックの識別番号をブロック情報として電力計算部502に送信する。また、待機状態にする回路ブロックの識別番号、および、待機状態におけるデータ処理の識別番号を電力計算部503に送信する。さらに、第一および第二の電源制御方式を電源制御信号生成部505に送信する。   The configuration information analysis unit 501 transmits the identification number of the circuit block that requires charging and the identification number of the circuit block in the power supply state during the charging period to the power calculation unit 502 as block information. Further, the identification number of the circuit block to be set in the standby state and the identification number of the data processing in the standby state are transmitted to the power calculation unit 503. Further, the first and second power control methods are transmitted to the power control signal generator 505.

●電源制御方式の決定
図5(a)に示す第一の電源制御方式は、データ処理期間2において回路ブロック230の消費電力が零になる。しかし、チャージ期間において、回路ブロック230のチャージ電力Pcと、回路ブロック210、220のリーク電力PL2を消費する。 Determination of Power Supply Control Method In the first power supply control method shown in FIG. 5A, the power consumption of the circuit block 230 becomes zero in the data processing period 2. However, during the charge period, the charge power Pc of the circuit block 230 and the leak power P L 2 of the circuit blocks 210 and 220 are consumed.

一方、図5(b)に示す第二の電源制御方式は、チャージに伴う電力消費は零になるが、データ処理期間2において待機状態の回路ブロック230がリーク電力（約PL2/3）を消費する。 On the other hand, in the second power control method shown in FIG. 5 (b), the power consumption associated with charging becomes zero, but the circuit block 230 in the standby state in the data processing period 2 leaks power (about P L 2/3). Consume.

つまり、第一の電源制御方式において、第二の電源制御方式と異なる消費電力はPc+PL2である。 That is, in the first power control scheme, power different from the second power control scheme is Pc + P L 2.

電力計算部502は、構成情報解析部501から、チャージを必要とする回路ブロックの識別番号、および、チャージ期間において電源供給状態の回路ブロックの識別番号を受信する。そして、チャージ電力およびチャージ時間を知るために、回路ブロック230の識別番号を電力基本情報格納部106に送信し、電力基本情報格納部106から回路ブロック230のチャージ電力およびチャージ時間を受信する。さらに、リーク電力を知るために、回路ブロック210、220の識別番号を電力基本情報格納部106に送信し、電力基本情報格納部106から回路ブロック210、220のリーク電力を受信する。そして、下式によりチャージ期間の消費電力量を計算する。
P1 = Pc230 + (PL210 + PL220)×Tc230 …(1)
ここで、P1は消費電力量[Ws]、
Pc230は回路ブロック230のチャージ電力量[Ws]、
Tc230は回路ブロック230のチャージ時間[s]、
PL210は回路ブロック210のリーク電力[W]、
PL220は回路ブロック220のリーク電力[W]。 The power calculation unit 502 receives from the configuration information analysis unit 501 the identification number of the circuit block that requires charging and the identification number of the circuit block that is in the power supply state during the charging period. In order to know the charge power and the charge time, the identification number of the circuit block 230 is transmitted to the power basic information storage unit 106, and the charge power and the charge time of the circuit block 230 are received from the power basic information storage unit 106. Further, in order to know the leakage power, the identification numbers of the circuit blocks 210 and 220 are transmitted to the basic power information storage unit 106, and the leakage powers of the circuit blocks 210 and 220 are received from the basic power information storage unit 106. Then, the power consumption during the charging period is calculated by the following equation.
P1 = Pc 230 + (P L210 + P L220 ) × Tc 230 … (1)
Where P1 is the power consumption [Ws]
Pc 230 is the amount of charge power [Ws] of the circuit block 230,
Tc 230 is the charge time [s] of the circuit block 230,
P L210 is the leakage power [W] of the circuit block 210,
P L220 is the leakage power [W] of the circuit block 220.

つまり、第一の電源制御方式に対応する消費電力量は、回路ブロック230のチャージ電力量Pcに、回路ブロック210、220のリーク電力PLとチャージ時間Tcの積を加算した値として計算される。 That is, the power consumption corresponding to the first power control method is calculated as a value obtained by adding the product of the leakage power P L of the circuit blocks 210 and 220 and the charge time Tc to the charge power Pc of the circuit block 230. .

また、第二の電源制御方式において、第一の電源制御方式と異なる消費電力は回路ブロック230の待機状態におけるリーク電力である。   In the second power supply control method, the power consumption different from that in the first power supply control method is the leakage power in the standby state of the circuit block 230.

電力計算部503は、構成情報解析部501から、待機状態にする回路ブロックの識別番号、および、待機状態におけるデータ処理の識別番号を受信する。そして、リーク電力を知るために、回路ブロック230の識別番号を電力基本情報格納部106に送信し、電力基本情報格納部106から回路ブロック230のリーク電力を受信する。さらに、データ処理時間を知るために、待機状態におけるデータ処理の識別番号を電力基本情報格納部106に送信し、電力基本情報格納部106からデータ処理Bのデータ処理時間を受信する。そして、下式により消費電力を計算する。
P2 = PL230×Tp2 …(2)
ここで、P2は消費電力量[Ws]、
PL230は回路ブロック230のリーク電力[W]、
Tp2はデータ処理Bのデータ処理時間[s]。 The power calculation unit 503 receives from the configuration information analysis unit 501 the identification number of the circuit block to be set in the standby state and the identification number of the data processing in the standby state. In order to know the leakage power, the identification number of the circuit block 230 is transmitted to the basic power information storage unit 106, and the leakage power of the circuit block 230 is received from the basic power information storage unit 106. Further, in order to know the data processing time, the identification number of the data processing in the standby state is transmitted to the basic power information storage unit 106, and the data processing time of the data processing B is received from the basic power information storage unit 106. And power consumption is calculated by the following formula.
P2 = P L230 × Tp 2 … (2)
Where P2 is the power consumption [Ws]
P L230 is the leakage power [W] of the circuit block 230,
Tp 2 is the data processing time [s] of data processing B.

つまり、第二の電源制御方式に対応する消費電力量は、回路ブロック230のリーク電力PLと、データ処理Bのデータ処理時間Tpの積として計算される。 In other words, the power consumption corresponding to the second power supply control method, the leakage power P L of the circuit block 230 is calculated as the product of the data processing time Tp of the data processing B.

比較部504は、消費電力量P1とP2を比較して、P1＜P2の場合は第一の電源制御方式を選択する選択信号を出力し、P1＞P2の場合は第二の電源制御方式を選択する選択信号を出力する。また、P1=P2の場合は処理速度を考慮して第二の電源制御方式を選択する選択信号を出力する。つまり、図5に示すように、処理速度に関しては、チャージ期間が不要な図5(b)に示す第二の電源制御方式が優位である。そのため、第一および第二の電源制御方式において消費電力量に差がない場合は第二の電源制御方式の優位性が明らかであり、第二の電源制御方式を選択する選択信号が出力される。   The comparison unit 504 compares the power consumption amounts P1 and P2, outputs a selection signal for selecting the first power control method when P1 <P2, and selects the second power control method when P1> P2. The selection signal to be selected is output. When P1 = P2, a selection signal for selecting the second power control method is output in consideration of the processing speed. That is, as shown in FIG. 5, the second power supply control method shown in FIG. 5B, which does not require a charge period, is superior with respect to the processing speed. Therefore, when there is no difference in power consumption between the first and second power control methods, the superiority of the second power control method is clear, and a selection signal for selecting the second power control method is output. .

電源制御信号生成部505は、比較部504から入力される選択信号に基づき、第一または第二の電源制御方式に対応する電源制御信号を生成する。つまり、電源を供給する回路ブロックに配置されたSWを閉（オン）、電源を遮断する回路ブロックに配置されたSWを開（オフ）するようにSW201-204の開閉を制御する信号を生成する。   The power control signal generation unit 505 generates a power control signal corresponding to the first or second power control method based on the selection signal input from the comparison unit 504. That is, a signal for controlling the opening and closing of SW201-204 is generated so that the SW arranged in the circuit block that supplies power is closed (ON) and the SW arranged in the circuit block that cuts off the power is opened (OFF). .

［構成情報制御部］
図6のブロック図により構成情報制御部103の構成例を示す。上述したように、構成情報制御部103は、電源制御シーケンスに合わせてアレイ型演算装置101の構成を変更する構成情報をアレイ型演算装置101に送信する。 [Configuration Information Control Unit]
A configuration example of the configuration information control unit 103 is shown in the block diagram of FIG. As described above, the configuration information control unit 103 transmits the configuration information for changing the configuration of the array type arithmetic unit 101 in accordance with the power supply control sequence to the array type arithmetic unit 101.

構成情報取得部600は、情報処理装置100の外部からアレイ型演算装置101の構成情報の変更開始通知を含む、データ処理開始信号を受信すると、構成情報の変更のための処理を開始する。まず、構成情報取得部600は、開始タイミング信号を電源制御部102へ送信し、電源制御部102から完了タイミング信号を受信する。   When the configuration information acquisition unit 600 receives a data processing start signal including a notification to start changing the configuration information of the array type arithmetic unit 101 from the outside of the information processing apparatus 100, the configuration information acquisition unit 600 starts processing for changing the configuration information. First, the configuration information acquisition unit 600 transmits a start timing signal to the power supply control unit 102 and receives a completion timing signal from the power supply control unit 102.

構成情報取得部600は、完了タイミングの信号を受信すると、アレイ型演算装置101の構成を変更するために、構成情報の送信指示を含む出力開始信号を構成情報格納部601に送信する。構成情報格納部601は、出力開始信号を受信すると、構成情報をアレイ型演算装置101に送信する。   Upon receiving the completion timing signal, the configuration information acquisition unit 600 transmits an output start signal including a configuration information transmission instruction to the configuration information storage unit 601 in order to change the configuration of the array type arithmetic unit 101. When receiving the output start signal, the configuration information storage unit 601 transmits the configuration information to the array type arithmetic unit 101.

構成情報格納部601は、構成情報の送信を完了すると、保持する構成情報を削除し、構成の変更が完了したことを通知する出力完了信号を構成情報取得部600へ送信する。構成情報取得部600は、構成情報格納部601から出力完了信号を受信すると、構成情報の送信要求信号を構成情報保持部104に送信する。構成情報格納部601は、構成情報保持部104から次のデータ処理に使用する構成情報を受信し、受信した構成情報を次の出力開始信号を受信するまで保持する。   When the transmission of the configuration information is completed, the configuration information storage unit 601 deletes the held configuration information and transmits an output completion signal notifying that the configuration change is completed to the configuration information acquisition unit 600. Upon receiving the output completion signal from the configuration information storage unit 601, the configuration information acquisition unit 600 transmits a configuration information transmission request signal to the configuration information holding unit 104. The configuration information storage unit 601 receives the configuration information used for the next data processing from the configuration information holding unit 104, and holds the received configuration information until the next output start signal is received.

このような構成により、構成情報制御部103は、情報処理装置100の外部から構成情報の変更指示を受信して、アレイ型演算装置101の電源状態の遷移が完了した後、構成情報をアレイ型演算装置101に送信することができる。   With such a configuration, the configuration information control unit 103 receives the configuration information change instruction from the outside of the information processing apparatus 100, and after the transition of the power state of the array type arithmetic unit 101 is completed, the configuration information is transferred to the array type It can be transmitted to the arithmetic unit 101.

［構成情報保持部］
図7のブロック図により構成情報保持部104の構成例を示す。上述したように、構成情報保持部104は、構成情報制御部103および電源制御部102に、それぞれ異なる数の構成情報を送信する。 [Configuration information holding unit]
A configuration example of the configuration information holding unit 104 is shown in the block diagram of FIG. As described above, the configuration information holding unit 104 transmits different numbers of configuration information to the configuration information control unit 103 and the power supply control unit 102, respectively.

構成情報保持部104は、N個の構成情報格納領域702-705を有する。なお、構成情報格納領域は、少なくとも電源制御部102が電源制御方式の決定に関する予測に使用する構成情報の数だけあればよい。構成情報出力部701は、データ処理の実行順に構成情報格納領域のアドレスを保持し、送信している構成情報を格納する構成情報格納領域のアドレスを特定するポインタを有する。   The configuration information holding unit 104 includes N configuration information storage areas 702 to 705. The configuration information storage area may be at least as many as the number of configuration information used by the power control unit 102 for prediction related to determination of the power control method. The configuration information output unit 701 holds a configuration information storage area address in the order of execution of data processing, and has a pointer that identifies the address of the configuration information storage area that stores the transmitted configuration information.

構成情報出力部701は、構成情報制御部103から構成情報の送信要求信号を受信すると、ポインタが示す構成情報格納領域に格納された構成情報を削除する。そして、構成情報格納部105に構成情報要求を送信し、構成情報格納部105からデータ処理の実行順に構成情報を受信する。   When receiving the configuration information transmission request signal from the configuration information control unit 103, the configuration information output unit 701 deletes the configuration information stored in the configuration information storage area indicated by the pointer. Then, a configuration information request is transmitted to the configuration information storage unit 105, and the configuration information is received from the configuration information storage unit 105 in the order of execution of data processing.

次に、構成情報出力部701は、受信した構成情報をポインタが示す構成情報格納領域に格納し、ポインタの指定先を次に実行するデータ処理の構成情報が格納された構成情報格納領域に移す。そして、ポインタが示す構成情報格納領域に格納された構成情報を構成情報制御部103に送信した後、構成情報群出力部700にポインタ情報を送信する。   Next, the configuration information output unit 701 stores the received configuration information in the configuration information storage area indicated by the pointer, and moves the designation destination of the pointer to the configuration information storage area in which the configuration information of the data processing to be executed next is stored . Then, after transmitting the configuration information stored in the configuration information storage area indicated by the pointer to the configuration information control unit 103, the pointer information is transmitted to the configuration information group output unit 700.

構成情報群出力部700は、構成情報出力部701からポインタ情報を受信すると、ポインタが示す構成情報格納領域から連続したn（≦N）個分の構成情報を抽出し、それら構成情報をまとめた構成情報群を電源制御部102に送信する。なお、構成情報群は、電源制御部102が電源制御方式の決定に関する予測に必要な数の構成情報を含む。言い換えれば、n個は、電源制御部102が電源制御方式の決定に関する予測に必要な予め決められた構成情報の数である。   When receiving the pointer information from the configuration information output unit 701, the configuration information group output unit 700 extracts n (≦ N) pieces of configuration information from the configuration information storage area indicated by the pointer, and summarizes the configuration information The configuration information group is transmitted to the power supply control unit 102. Note that the configuration information group includes the number of pieces of configuration information necessary for the power supply control unit 102 to make predictions regarding determination of the power supply control method. In other words, n is the number of predetermined configuration information necessary for the power supply control unit 102 to make a prediction regarding determination of the power supply control method.

このような構成により、構成情報保持部104は、構成情報制御部103および電源制御部102へ、それぞれ異なる数の構成情報を送信することが可能になる。   With this configuration, the configuration information holding unit 104 can transmit different numbers of configuration information to the configuration information control unit 103 and the power supply control unit 102, respectively.

［データ処理動作］
ここで、データ処理の実行順を始めにデータ処理Aを実行し、次にデータ処理Bを実行し、そしてデータ処理Cを実行するものとする。データ処理A、B、Cはそれぞれ構成情報A、B、Cに含まれる設定情報に沿って実行される。つまり、構成情報Aはデータ処理Aを実行するための回路設定情報を含み、同様に、構成情報Bはデータ処理Bを実行するための回路設定情報を、構成情報Cはデータ処理Cを実行するための回路設定情報をそれぞれ含む。 [Data processing operation]
Here, it is assumed that the data processing A is executed first in the execution order of the data processing, the data processing B is executed next, and the data processing C is executed. Data processing A, B, and C is executed along the setting information included in the configuration information A, B, and C, respectively. That is, the configuration information A includes circuit setting information for executing the data processing A, similarly, the configuration information B executes circuit setting information for executing the data processing B, and the configuration information C executes the data processing C. Circuit setting information for each.

構成情報Aはデータ処理Aに回路ブロック210、220、230の演算要素の使用指示を含むとする。同様に、構成情報Bはデータ処理Bに回路ブロック210、220の演算要素の使用指示を、構成情報Cはデータ処理Cに回路ブロック210、220、230の演算要素の使用指示をそれぞれ含むとする。   The configuration information A includes data processing A including instructions for using the operation elements of the circuit blocks 210, 220, and 230. Similarly, it is assumed that the configuration information B includes an instruction to use the arithmetic elements of the circuit blocks 210 and 220 in the data processing B, and the configuration information C includes an instruction to use the arithmetic elements of the circuit blocks 210, 220, and 230 in the data processing C. .

図8と図9のフローチャートにより情報処理装置100のデータ処理動作を説明する。   The data processing operation of the information processing apparatus 100 will be described with reference to the flowcharts of FIGS.

情報処理装置100は、電源が投入されるとアレイ型演算装置101に配置された回路ブロック以外に電源を供給する(S101)。そして、外部からデータ処理の実行順に構成情報A、B、Cを受信し、それら構成情報を構成情報格納部105に格納する(S102)。   When the power is turned on, the information processing apparatus 100 supplies power to other than the circuit blocks arranged in the array type arithmetic unit 101 (S101). Then, the configuration information A, B, and C is received from the outside in the order of data processing, and the configuration information is stored in the configuration information storage unit 105 (S102).

構成情報保持部104は、構成情報格納部105から構成情報A、B、Cを取得する(S103)。構成情報制御部103は、構成情報保持部104から構成情報Aを取得する(S104)。   The configuration information holding unit 104 acquires the configuration information A, B, and C from the configuration information storage unit 105 (S103). The configuration information control unit 103 acquires the configuration information A from the configuration information holding unit 104 (S104).

また、電源制御部102は、構成情報保持部104から構成情報Aを取得し、構成情報Aの指示内容からデータ処理Aに回路ブロック210、220、230の演算要素が使用されることを判断する。この判断に従い、電源制御部102は、回路ブロック210、220、230に接続されたSW201、202、203を閉じ、回路ブロック240に接続されたSW204を開とするデータ処理A用の電源制御信号を生成し保持する(S105)。   In addition, the power supply control unit 102 acquires the configuration information A from the configuration information holding unit 104, and determines that the calculation elements of the circuit blocks 210, 220, and 230 are used for the data processing A from the instruction content of the configuration information A . In accordance with this determination, the power control unit 102 closes the SW 201, 202, 203 connected to the circuit blocks 210, 220, 230, and opens the power control signal for data processing A that opens the SW 204 connected to the circuit block 240. Generate and hold (S105).

構成情報制御部103は、外部からデータ処理Aの開始を示すデータ処理開始信号を受信すると(S106)、データ処理Aを実行するための動作を開始し、開始タイミング信号を電源制御部102に送信する(S107)。開始タイミング信号を受信した電源制御部102は、保持するデータ処理A用の電源制御信号をアレイ型演算装置101に送信し、その後、完了タイミング信号を構成情報制御部103に送信する(S108)。   When receiving a data processing start signal indicating the start of data processing A from the outside (S106), the configuration information control unit 103 starts an operation for executing the data processing A and transmits a start timing signal to the power control unit 102. (S107). Receiving the start timing signal, the power control unit 102 transmits the power control signal for data processing A to be held to the array type arithmetic unit 101, and then transmits a completion timing signal to the configuration information control unit 103 (S108).

完了タイミング信号を受信した構成情報制御部103は、構成情報Aをアレイ型演算装置101へ送信する(S109)。図10によりアレイ型演算装置101の各回路ブロックの状態例を示す。図10(a)はデータ処理A実行時の各回路ブロックの状態を示し、回路ブロック210、220、230は電源が供給されデータ処理状態にある。また、回路ブロック240は電源が遮断された電源遮断状態にある。   The configuration information control unit 103 that has received the completion timing signal transmits the configuration information A to the array type arithmetic unit 101 (S109). FIG. 10 shows an example of the state of each circuit block of the array type arithmetic unit 101. FIG. 10 (a) shows the state of each circuit block during execution of data processing A. The circuit blocks 210, 220, and 230 are supplied with power and are in a data processing state. In addition, the circuit block 240 is in a power cut-off state in which the power is cut off.

電源制御部102は、データ処理Aの実行中に、データ処理B用の電源制御信号の生成を行う。つまり、データ処理Aに続く、データ処理Bの構成情報B、データ処理Cの構成情報Cを構成情報保持部104から取得する。そして、データ処理Aに続く、データ処理B、データ処理Cにおける各回路ブロックの電源の供給または遮断の状態（以下、電源状態）を判断する(S110)。   The power supply control unit 102 generates a power supply control signal for data processing B during execution of data processing A. That is, the configuration information B of the data processing B and the configuration information C of the data processing C following the data processing A are acquired from the configuration information holding unit 104. Then, it is determined whether the power supply to each circuit block in the data processing B and data processing C following the data processing A is supplied or cut off (hereinafter referred to as a power supply state) (S110).

まず、電源制御部102は、構成情報Bの指示内容からデータ処理Bに回路ブロック210と220の演算要素が使用されることを判断する。図10(b)はデータ処理B用の各回路ブロックの電源状態を示し、回路ブロック210、220が電源が供給された電源供給状態、回路ブロック230、240が電源遮断状態である。   First, the power supply control unit 102 determines from the instruction content of the configuration information B that the arithmetic elements of the circuit blocks 210 and 220 are used for the data processing B. FIG. 10B shows the power supply state of each circuit block for data processing B. The circuit blocks 210 and 220 are in a power supply state in which power is supplied, and the circuit blocks 230 and 240 are in a power-off state.

同様に、電源制御部102は、構成情報Cの指示内容からデータ処理Cに回路ブロック210、220、230の演算要素が使用されることを判断する。図10(e)はデータ処理C用の各回路ブロックの電源状態を示し、回路ブロック210、220、230が電源供給状態、回路ブロック240が電源遮断状態である。   Similarly, the power supply control unit 102 determines from the instruction content of the configuration information C that the calculation elements of the circuit blocks 210, 220, and 230 are used for the data processing C. FIG. 10 (e) shows the power supply state of each circuit block for data processing C. The circuit blocks 210, 220, and 230 are in the power supply state, and the circuit block 240 is in the power-off state.

ここで、電源制御部102は、電源状態が電源供給状態→電源遮断状態→電源供給状態と遷移するチャージが必要な電源制御対象の回路ブロックの存在の有無を判定する(S111)。この例では、回路ブロック210、220は、データ処理A、B、Cにおいて電源状態が電源供給状態→電源供給状態→電源供給状態と遷移し、チャージは不要と判断される。また、回路ブロック240は、データ処理A、B、Cにおいて電源状態が電源遮断状態→電源遮断状態→電源遮断状態と遷移し、チャージは不要と判断される。一方、回路ブロック230は、電源状態が電源供給状態→電源遮断状態→電源供給状態と遷移し、チャージが必要と判断される電源制御対象の回路ブロックである。図10(c)は、データ処理Bからデータ処理Cへの移行時における回路ブロック230のチャージ状態を示す。   Here, the power control unit 102 determines whether or not there is a circuit block that is a power control target that needs to be charged so that the power state changes from power supply state → power supply cutoff state → power supply state (S111). In this example, in the data blocks A, B, and C, the power state of the circuit blocks 210 and 220 transitions from power supply state → power supply state → power supply state, and it is determined that charging is unnecessary. In the circuit block 240, in the data processing A, B, and C, the power state transitions from the power cutoff state → the power cutoff state → the power cutoff state, and it is determined that charging is unnecessary. On the other hand, the circuit block 230 is a circuit block subject to power control, in which the power state transitions from power supply state → power supply cutoff state → power supply state, and charging is determined to be necessary. FIG. 10C shows a charge state of the circuit block 230 at the time of transition from the data processing B to the data processing C.

なお、データ処理の側から見れば、連続して実行される複数のデータ処理における回路ブロックの使用状態が使用→（少なくとも一つのデータ処理分）非使用→使用と遷移する回路ブロックが電源制御対象の回路ブロックと言える。   From the viewpoint of data processing, the circuit block usage state in a plurality of data processing executed in succession is used → (at least one data processing) non-use → use a circuit block that transitions to use is subject to power control. It can be said that this is a circuit block.

チャージが必要な電源制御対象の回路ブロックが存在しないと判定された場合、つまり、すべての回路ブロックが非電源制御対象の場合、処理はステップS114に進む。また、チャージが必要な電源制御対象の回路ブロックが存在すると判定した場合、電源制御部102はチャージを不要とする第二の電源制御方式を作成し、二つの電源制御方式における消費電力量を計算し(S112)、電源制御方式を選択する(S113)。   If it is determined that there is no power supply control target circuit block that requires charging, that is, if all circuit blocks are non-power control targets, the process proceeds to step S114. In addition, when it is determined that there is a circuit block subject to power control that requires charging, the power control unit 102 creates a second power control method that does not require charging, and calculates power consumption in the two power control methods Then, the power control method is selected (S113).

図10(d)は、回路ブロック230のチャージを不要とする第二の電源制御方式に対応するデータ処理B用の電源状態を示し、データ処理Bの実行中、回路ブロック230は電源が供給された待機状態に置かれる。つまり、チャージを必要とする第一の電源制御方式（図10(a)(b)(c)(e)）と、チャージを不要とする第二の電源制御方式（図10(a)(d)(e)）の違いは、データ処理Bの実行中に回路ブロック230を電源供給状態にするか否かである。   FIG. 10 (d) shows a power state for data processing B corresponding to the second power control method that does not require charging of the circuit block 230. During execution of data processing B, the circuit block 230 is supplied with power. Put on standby. In other words, the first power supply control method that requires charging (FIGS. 10 (a) (b) (c) (e)) and the second power supply control method that does not require charging (FIGS. 10 (a) (d) ) (e)) is whether or not the circuit block 230 is in a power supply state during the execution of the data processing B.

チャージが必要な電源制御対象の回路ブロックが存在しないと判定された場合、または、第一の電源制御方式が選択された場合、第一の電源制御方式によるデータ処理B用の電源制御信号が生成される(S114)。つまり、回路ブロック210、220に接続されたSW201、202を閉じ、回路ブロック230、240に接続されたSW203、204を開とする電源制御信号が生成される。   When it is determined that there is no power control target circuit block that requires charging, or when the first power control method is selected, a power control signal for data processing B is generated by the first power control method. (S114). That is, a power control signal is generated that closes the SWs 201 and 202 connected to the circuit blocks 210 and 220 and opens the SWs 203 and 204 connected to the circuit blocks 230 and 240.

また、第二の電源制御方式が選択された場合、第二の電源制御方式によるデータ処理B用の電源制御信号が生成される(S115)。つまり、回路ブロック210、220、230に接続されたSW201、202、203を閉じ、回路ブロック240に接続されたSW204を開とする電源制御信号が生成される。   When the second power control method is selected, a power control signal for data processing B according to the second power control method is generated (S115). That is, a power control signal is generated that closes the SWs 201, 202, and 203 connected to the circuit blocks 210, 220, and 230 and opens the SW 204 connected to the circuit block 240.

電源制御部102は、構成情報制御部103からデータ処理Bの開始タイミング信号を受信するまで、データ処理B用の電源制御信号を保持する(S116)。   The power control unit 102 holds the power control signal for the data processing B until receiving the start timing signal for the data processing B from the configuration information control unit 103 (S116).

このように、情報処理装置100を利用するシステムの動作に合わせて、アレイ型演算装置101の回路ブロックのチャージ電力による消費電力値と、リーク電流に起因する消費電力値を比較する。そして、比較に基づき適切な電源制御方式を選択して、アレイ型演算装置101に電源を供給することができる。   Thus, in accordance with the operation of the system using the information processing apparatus 100, the power consumption value due to the charge power of the circuit block of the array type arithmetic unit 101 is compared with the power consumption value resulting from the leakage current. Then, an appropriate power control method can be selected based on the comparison, and power can be supplied to the array type arithmetic unit 101.

［構成データ生成装置の構成説明］
図11のブロック図によりデータフローからデータフローへ処理を切り替えるための構成情報を生成する構成データ生成装置の構成例を示す。 [Description of configuration of configuration data generator]
FIG. 11 is a block diagram showing a configuration example of a configuration data generation apparatus that generates configuration information for switching processing from a data flow to a data flow.

図11において、CPU1901は、装置全体の制御を司る。ROM1902は、ブートプログラムなどを記憶する。RAM1903は、CPU1901のワークエリアとして利用され、オペレーティングシステム(OS)、アプリケーションを格納する。   In FIG. 11, a CPU 1901 controls the entire apparatus. The ROM 1902 stores a boot program and the like. The RAM 1903 is used as a work area for the CPU 1901 and stores an operating system (OS) and applications.

ハードディスクドライブ(HDD)1904は、OS、構成データ105を作成するためのアプリケーション、並びに、様々なデータを格納する。キーボード1905とマウス1906は、ユーザインタフェイスとして機能する。   A hard disk drive (HDD) 1904 stores an OS, an application for creating the configuration data 105, and various data. A keyboard 1905 and a mouse 1906 function as a user interface.

表示制御部1907は、内部にビデオメモリおよび表示コントローラを内蔵する。表示装置1908は、表示制御部1907から映像信号を受信し、映像信号が表す画像を表示する。   The display control unit 1907 incorporates a video memory and a display controller. The display device 1908 receives the video signal from the display control unit 1907 and displays an image represented by the video signal.

インタフェイス(I/F)1909は、各種の外部デバイスと通信するインタフェイスであり、例えば、図11に示す外部メモリ1910を接続すると、構成データ生成装置が作成した構成情報を外部メモリ1910に書き込むことになる。   An interface (I / F) 1909 is an interface that communicates with various external devices. For example, when the external memory 1910 shown in FIG. 11 is connected, the configuration information created by the configuration data generation device is written into the external memory 1910. It will be.

情報処理装置100は、上述した情報処理装置100である。なお、構成データ生成装置は汎用のコンピュータ機器に構成データ生成用のソフトウェアを供給することで実現可能である。   The information processing apparatus 100 is the information processing apparatus 100 described above. The configuration data generation apparatus can be realized by supplying configuration data generation software to a general-purpose computer device.

上記の構成において、構成データ生成装置に電源が投入されると、CPU1901はROM1902に格納されたブートプログラムを実行し、HDD1904に格納されたOSをRAM1903にロードする。その後、構成情報を作成するアプリケーションが起動されると、構成データ生成装置は回路構成情報作成装置として機能し、作成された構成情報は、例えば情報処理装置100に入力されて、本発明の処理に用いられる。   In the above configuration, when the configuration data generation apparatus is powered on, the CPU 1901 executes the boot program stored in the ROM 1902 and loads the OS stored in the HDD 1904 into the RAM 1903. After that, when an application for creating configuration information is activated, the configuration data generation device functions as a circuit configuration information creation device, and the created configuration information is input to the information processing device 100, for example, for the processing of the present invention. Used.

以下、本発明にかかる実施例2の情報処理を説明する。なお、実施例2において、実施例1と略同様の構成については、同一符号を付して、その詳細説明を省略する。   The information processing according to the second embodiment of the present invention will be described below. Note that the same reference numerals in the second embodiment denote the same parts as in the first embodiment, and a detailed description thereof will be omitted.

実施例1では回路ブロック外部に構成情報マッピング制御部215とルータ制御部216を配置する例を示した。つまり、実施例1において、構成情報マッピング制御部215とルータ制御部216への電源供給は、回路ブロックへの電源供給から独立している。これは、構成情報マッピング制御部215とルータ制御部216を回路ブロック内部に配置すると、構成情報の設定を変更する際、すべての回路ブロックに電源を供給する必要があり、消費電力と処理時間を増加させるケースがあるからである。しかし、構成情報マッピング制御部215とルータ制御部216を回路ブロック内部に配置することもできる。   In the first embodiment, the configuration information mapping control unit 215 and the router control unit 216 are arranged outside the circuit block. That is, in the first embodiment, the power supply to the configuration information mapping control unit 215 and the router control unit 216 is independent of the power supply to the circuit block. This is because when the configuration information mapping control unit 215 and the router control unit 216 are arranged inside the circuit block, it is necessary to supply power to all circuit blocks when changing the configuration information setting, and power consumption and processing time are reduced. This is because there are cases where it is increased. However, the configuration information mapping control unit 215 and the router control unit 216 can be arranged inside the circuit block.

図12のブロック図により実施例2の回路ブロック210の詳細な構成例を示す。図12は回路ブロック内部に構成情報マッピング制御部215とルータ制御部216を配置した例を示す。このような構成によれば、回路ブロック210を電源遮断状態にすると、構成情報マッピング制御部215とルータ制御部217にも電源が供給されず、リーク電流をより削減することができ、電力消費量をより低減することができる。   The block diagram of FIG. 12 shows a detailed configuration example of the circuit block 210 of the second embodiment. FIG. 12 shows an example in which the configuration information mapping control unit 215 and the router control unit 216 are arranged in the circuit block. According to such a configuration, when the circuit block 210 is turned off, power is not supplied to the configuration information mapping control unit 215 and the router control unit 217, so that leakage current can be further reduced, and power consumption Can be further reduced.

しかし、構成情報マッピング制御部215とルータ制御部216を回路ブロック内部に配置した場合、電源遮断された回路ブロックがあると、図2に示すアレイ型演算装置101の構成のようにシフト動作によって構成情報を設定することができない。言い換えれば、構成情報の設定時は、毎回、すべての回路ブロックを電源供給状態にする必要が有り、構成情報の設定期間を含む動作全体の省電力化を達成することができない。   However, when the configuration information mapping control unit 215 and the router control unit 216 are arranged inside the circuit block, if there is a circuit block that is powered off, it is configured by a shift operation like the configuration of the array type arithmetic unit 101 shown in FIG. Information cannot be set. In other words, every time the configuration information is set, all circuit blocks need to be in a power supply state, and power saving for the entire operation including the configuration information setting period cannot be achieved.

図13のブロック図により実施例2のアレイ型演算装置101の構成例を示す。この構成は、構成情報の設定時の電力増加を回避するため構成である。つまり、図13に示す構成は、構成情報の設定機構として、シフト動作による経路だけでなく、バイパス回路217による経路を備える点で図2の構成と異なる。バイパス回路217により、電源遮断状態の回路ブロックをスキップして、次の構成情報マッピング制御部215とルータ制御部216に構成情報を設定することが可能になる。   A block diagram of FIG. 13 shows a configuration example of the array type arithmetic unit 101 of the second embodiment. This configuration is a configuration for avoiding an increase in power when setting configuration information. That is, the configuration shown in FIG. 13 is different from the configuration shown in FIG. 2 in that not only the path based on the shift operation but also the path based on the bypass circuit 217 is used as the configuration information setting mechanism. The bypass circuit 217 can set the configuration information in the next configuration information mapping control unit 215 and the router control unit 216 by skipping the circuit block in the power-off state.

図13に示す構成によれば、回路ブロック内部に構成情報マッピング制御部215とルータ制御部216を配置した場合も、構成情報の設定時に、すべての回路ブロックに電源を供給する必要がなくなる。その結果、構成情報マッピング制御部215とルータ制御部217を電源遮断状態にすることができ、それらのリーク電流分、さらに電力消費量を低減することができる。   According to the configuration shown in FIG. 13, even when the configuration information mapping control unit 215 and the router control unit 216 are arranged inside the circuit block, it is not necessary to supply power to all the circuit blocks when setting the configuration information. As a result, the configuration information mapping control unit 215 and the router control unit 217 can be turned off, and the amount of leakage current and power consumption can be further reduced.

［その他の実施例］
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステムあるいは装置のコンピュータ（又はCPUやMPU等）がプログラムを読み出して実行する処理である。 [Other Examples]
The present invention can also be realized by executing the following processing. That is, software (program) that realizes the functions of the above-described embodiments is supplied to a system or apparatus via a network or various storage media, and a computer (or CPU, MPU, etc.) of the system or apparatus reads the program. It is a process to be executed.

Claims (15)

演算要素をそれぞれ含む複数の回路ブロック、および、前記複数の回路ブロックそれぞれと電源の間に接続された複数のスイッチを備える演算装置を有する情報処理装置であって、
前記演算装置において連続して実行される複数のデータ処理の構成情報から電源制御対象の回路ブロックの有無を判定し、前記電源制御対象の回路ブロックがある場合は第一および第二の電源制御方式を作成する作成手段と、
前記第一および第二の電源制御方式それぞれによって前記複数の回路ブロックの電源状態を制御した場合に前記演算装置が消費する消費電力量を計算する計算手段と、
前記第一および第二の電源制御方式それぞれに対応する前記消費電力量を比較して、前記第一または第二の電源制御方式を選択する選択手段と、
前記選択された電源制御方式に応じて前記複数のスイッチそれぞれの開閉を制御する制御信号を生成する生成手段とを有し、
前記作成手段は、前記連続して実行される複数のデータ処理における回路ブロックの使用状態が使用、非使用、使用と遷移する回路ブロックを前記電源制御対象の回路ブロックと判定する情報処理装置。 An information processing apparatus having a plurality of circuit blocks each including a calculation element, and a calculation device including a plurality of switches connected between each of the plurality of circuit blocks and a power source,
The presence or absence of a circuit block subject to power supply control is determined from configuration information of a plurality of data processes executed continuously in the arithmetic device. If there is a circuit block subject to power supply control, first and second power control methods Creating means to create
Calculation means for calculating the amount of power consumed by the arithmetic unit when the power state of the plurality of circuit blocks is controlled by each of the first and second power control methods;
Selecting means for selecting the first or second power control method by comparing the power consumption corresponding to each of the first and second power control methods;
Have a generating means for generating a control signal for controlling the opening and closing of each of the plurality of switches according to the selected power control scheme,
The information processing apparatus , wherein the creation unit determines that a circuit block in which a use state of a circuit block in a plurality of data processes executed continuously transitions between use, non-use, and use is the circuit block to be power controlled . 演算要素をそれぞれ含む複数の回路ブロック、および、前記複数の回路ブロックそれぞれと電源の間に接続された複数のスイッチを備える演算装置を有する情報処理装置であって、
前記演算装置において連続して実行される複数のデータ処理の構成情報から電源制御対象の回路ブロックの有無を判定し、前記電源制御対象の回路ブロックがある場合は第一および第二の電源制御方式を作成する作成手段と、
前記第一および第二の電源制御方式それぞれによって前記複数の回路ブロックの電源状態を制御した場合に前記演算装置が消費する消費電力量を計算する計算手段と、
前記第一および第二の電源制御方式それぞれに対応する前記消費電力量を比較して、前記第一または第二の電源制御方式を選択する選択手段と、
前記選択された電源制御方式に応じて前記複数のスイッチそれぞれの開閉を制御する制御信号を生成する生成手段とを有し、
前記第一の電源制御方式は前記電源制御対象の回路ブロックを電源遮断状態にし、前記第二の電源制御方式は前記電源制御対象の回路ブロックを待機状態にする情報処理装置。 An information processing apparatus having a plurality of circuit blocks each including a calculation element, and a calculation device including a plurality of switches connected between each of the plurality of circuit blocks and a power source,
The presence or absence of a circuit block subject to power supply control is determined from configuration information of a plurality of data processes executed continuously in the arithmetic device. If there is a circuit block subject to power supply control, first and second power control methods Creating means to create
Calculation means for calculating the amount of power consumed by the arithmetic unit when the power state of the plurality of circuit blocks is controlled by each of the first and second power control methods;
Selecting means for selecting the first or second power control method by comparing the power consumption corresponding to each of the first and second power control methods;
Generating means for generating a control signal for controlling opening and closing of each of the plurality of switches according to the selected power control method;
The first power control scheme to the circuit block of the power supply control target power off state, the second power control scheme information processing apparatus you the circuit block of the power supply control target to the standby state. 演算要素をそれぞれ含む複数の回路ブロック、および、前記複数の回路ブロックそれぞれと電源の間に接続された複数のスイッチを備える演算装置を有する情報処理装置であって、
前記演算装置において連続して実行される複数のデータ処理の構成情報から電源制御対象の回路ブロックの有無を判定し、前記電源制御対象の回路ブロックがある場合は第一および第二の電源制御方式を作成する作成手段と、
前記第一および第二の電源制御方式それぞれによって前記複数の回路ブロックの電源状態を制御した場合に前記演算装置が消費する消費電力量を計算する計算手段と、
前記第一および第二の電源制御方式それぞれに対応する前記消費電力量を比較して、前記第一または第二の電源制御方式を選択する選択手段と、
前記選択された電源制御方式に応じて前記複数のスイッチそれぞれの開閉を制御する制御信号を生成する生成手段とを有し、
前記複数の回路ブロックそれぞれのチャージ電力量、チャージ時間、リーク電力、各種データ処理に必要なデータ処理時間を示す情報を格納する格納手段を有する情報処理装置。 An information processing apparatus having a plurality of circuit blocks each including a calculation element, and a calculation device including a plurality of switches connected between each of the plurality of circuit blocks and a power source,
The presence or absence of a circuit block subject to power supply control is determined from configuration information of a plurality of data processes executed continuously in the arithmetic device. If there is a circuit block subject to power supply control, first and second power control methods Creating means to create
Calculation means for calculating the amount of power consumed by the arithmetic unit when the power state of the plurality of circuit blocks is controlled by each of the first and second power control methods;
Selecting means for selecting the first or second power control method by comparing the power consumption corresponding to each of the first and second power control methods;
Generating means for generating a control signal for controlling opening and closing of each of the plurality of switches according to the selected power control method;
It said plurality of circuit blocks each charge electric energy, charge time, leakage power, various data processing information processing apparatus that have a storage means for storing information indicating a data processing time needed. 前記計算手段は、前記電源制御対象の回路ブロックの前記チャージ電力量に、非電源制御対象の回路ブロックの前記リーク電力と前記チャージ時間の積を加算した値を前記第一の電源制御方式に対応する消費電力量とする請求項３に記載された情報処理装置。 The calculation means corresponds to the first power control method by adding a value obtained by adding a product of the leakage power and the charge time of the circuit block subject to non-power control to the charge power amount of the circuit block subject to power control. The information processing apparatus according to claim 3 , wherein the information processing apparatus is a power consumption amount. 前記計算手段は、前記電源制御対象の回路ブロックの前記リーク電力と、当該回路ブロックを非使用とするデータ処理の前記データ処理時間の積を前記第二の電源制御方式に対応する消費電力量とする請求項３または請求項４に記載された情報処理装置。 The calculation means calculates the product of the leakage power of the circuit block subject to power control and the data processing time of data processing that does not use the circuit block, as a power consumption corresponding to the second power control method. The information processing apparatus according to claim 3 or 4 . 前記制御信号を保持する信号保持手段と、
前記データ処理ごとに構成情報を前記演算装置に供給するための供給手段とを有し、
前記供給手段は、前記情報処理装置の外部からデータ処理開始信号を受信すると開始タイミング信号を前記信号保持手段に送信し、
前記信号保持手段は、前記開始タイミング信号を受信すると、前記保持する制御信号を前記演算装置に送信し、次のデータ処理期間における前記電源制御方式の作成指示を前記作成手段に送信する請求項１から請求項５の何れか一項に記載された情報処理装置。 Signal holding means for holding the control signal;
Supply means for supplying configuration information to the arithmetic device for each data processing;
The supply means transmits a start timing signal to the signal holding means when receiving a data processing start signal from the outside of the information processing apparatus,
2. The signal holding unit, when receiving the start timing signal, transmits the held control signal to the arithmetic unit, and transmits an instruction to create the power control method in the next data processing period to the creating unit. The information processing apparatus according to claim 5 . 前記信号保持手段は、前記制御信号の送信の後、完了タイミング信号を前記供給手段に送信し、
前記供給手段は、前記完了タイミング信号を受信すると、前記構成情報を前記演算装置に供給する請求項６に記載された情報処理装置。 The signal holding means transmits a completion timing signal to the supply means after transmission of the control signal,
The information processing apparatus according to claim 6 , wherein the supply unit supplies the configuration information to the arithmetic unit when receiving the completion timing signal. 前記連続して実行される複数のデータ処理の構成情報を前記実行の順に、かつ、前記データ処理ごとに前記供給手段に送信し、前記連続して実行される複数のデータ処理の構成情報をまとめて前記作成手段に送信する構成情報保持手段を有する請求項６または請求項７に記載された情報処理装置。 The configuration information of the plurality of data processes to be continuously executed is transmitted to the supply means in the order of execution and for each of the data processes, and the configuration information of the plurality of data processes to be continuously executed is collected. is an information processing apparatus according to claim 6 or claim 7 having the configuration information holding means for transmitting to said creation means Te. 前記演算装置は、前記回路ブロックごとに、前記構成情報に含まれる演算要素制御情報を対応する回路ブロックに供給する構成情報マッピング制御手段を有し、
前記演算装置は、前記回路ブロックごとに、前記構成情報に含まれるルータ制御情報を対応する回路ブロックに供給するルータ制御手段を有する請求項１から請求項８の何れか一項に記載された情報処理装置。 The arithmetic unit has a configuration information mapping control unit that supplies, for each circuit block, arithmetic element control information included in the configuration information to a corresponding circuit block.
The information according to any one of claims 1 to 8 , wherein the arithmetic device includes router control means for supplying router control information included in the configuration information to a corresponding circuit block for each circuit block. Processing equipment. 前記構成情報マッピング制御手段と前記ルータ制御手段への電源供給は、前記複数の回路ブロックへの電源供給から独立して行われる請求項９に記載された情報処理装置。 The information processing apparatus according to claim 9 , wherein power supply to the configuration information mapping control unit and the router control unit is performed independently from power supply to the plurality of circuit blocks. 前記構成情報マッピング制御手段と前記ルータ制御手段は、前記対応する回路ブロック内部に配置される請求項９に記載された情報処理装置。 The information processing apparatus according to claim 9 , wherein the configuration information mapping control unit and the router control unit are arranged inside the corresponding circuit block. 演算要素をそれぞれ含む複数の回路ブロック、および、前記複数の回路ブロックそれぞれと電源の間に接続された複数のスイッチを備える演算装置の制御方法であって、
前記演算装置において連続して実行される複数のデータ処理の構成情報から電源制御対象の回路ブロックの有無を判定することと、
前記電源制御対象の回路ブロックがある場合は第一および第二の電源制御方式を作成することと、
前記第一および第二の電源制御方式それぞれによって前記複数の回路ブロックの電源状態を制御した場合に前記演算装置が消費する消費電力量を計算することと、
前記第一および第二の電源制御方式それぞれに対応する前記消費電力量を比較して、前記第一または第二の電源制御方式を選択することと、
前記選択された電源制御方式に応じて前記複数のスイッチそれぞれの開閉を制御する制御信号を生成することと、を含み、
前記作成することは、前記連続して実行される複数のデータ処理における回路ブロックの使用状態が使用、非使用、使用と遷移する回路ブロックを前記電源制御対象の回路ブロックと判定することを含む制御方法。 A control method for an arithmetic device comprising a plurality of circuit blocks each including an arithmetic element, and a plurality of switches connected between each of the plurality of circuit blocks and a power source,
And determining the presence or absence of the circuit block of the power control target from the configuration information of the plurality of data processing to be executed sequentially in the arithmetic unit,
If there is a circuit block of the power control object and creating a first and second power supply control method,
Calculating the amount of power consumed by the arithmetic unit when the power state of the plurality of circuit blocks is controlled by each of the first and second power control methods;
And that by comparing the power consumption corresponding to each of the first and second power control scheme, selecting the first or second power supply control method,
Generating a control signal for controlling the opening and closing of each of the plurality of switches according to the selected power control method ,
The creating includes determining a circuit block in which a use state of a circuit block in the plurality of data processes that are continuously executed transitions to use, non-use, and use as the circuit block to be controlled by the power supply. Method. 演算要素をそれぞれ含む複数の回路ブロック、および、前記複数の回路ブロックそれぞれと電源の間に接続された複数のスイッチを備える演算装置の制御方法であって、A control method for an arithmetic device comprising a plurality of circuit blocks each including an arithmetic element, and a plurality of switches connected between each of the plurality of circuit blocks and a power source,
前記演算装置において連続して実行される複数のデータ処理の構成情報から電源制御対象の回路ブロックの有無を判定することと、Determining the presence / absence of a circuit block subject to power supply control from configuration information of a plurality of data processes continuously executed in the arithmetic unit;
前記電源制御対象の回路ブロックがある場合は第一および第二の電源制御方式を作成することと、If there is a circuit block subject to power control, creating first and second power control methods;
前記第一および第二の電源制御方式それぞれによって前記複数の回路ブロックの電源状態を制御した場合に前記演算装置が消費する消費電力量を計算することと、Calculating the amount of power consumed by the arithmetic unit when the power state of the plurality of circuit blocks is controlled by each of the first and second power control methods;
前記第一および第二の電源制御方式それぞれに対応する前記消費電力量を比較して、前記第一または第二の電源制御方式を選択することと、Comparing the power consumption corresponding to each of the first and second power control methods, and selecting the first or second power control method;
前記選択された電源制御方式に応じて前記複数のスイッチそれぞれの開閉を制御する制御信号を生成することと、を含み、Generating a control signal for controlling the opening and closing of each of the plurality of switches according to the selected power control method,
前記第一の電源制御方式は前記電源制御対象の回路ブロックを電源遮断状態にし、前記第二の電源制御方式は前記電源制御対象の回路ブロックを待機状態にする制御方法。The first power control method is a control method in which the power supply control target circuit block is set in a power-off state, and the second power control method is set in a standby state. 演算要素をそれぞれ含む複数の回路ブロック、および、前記複数の回路ブロックそれぞれと電源の間に接続された複数のスイッチを備える演算装置の制御方法であって、A control method for an arithmetic device comprising a plurality of circuit blocks each including an arithmetic element, and a plurality of switches connected between each of the plurality of circuit blocks and a power source,
前記演算装置において連続して実行される複数のデータ処理の構成情報から電源制御対象の回路ブロックの有無を判定することと、Determining the presence / absence of a circuit block subject to power supply control from configuration information of a plurality of data processes continuously executed in the arithmetic unit;
前記電源制御対象の回路ブロックがある場合は第一および第二の電源制御方式を作成することと、If there is a circuit block subject to power control, creating first and second power control methods;
前記第一および第二の電源制御方式それぞれによって前記複数の回路ブロックの電源状態を制御した場合に前記演算装置が消費する消費電力量を計算することと、Calculating the amount of power consumed by the arithmetic unit when the power state of the plurality of circuit blocks is controlled by each of the first and second power control methods;
前記第一および第二の電源制御方式それぞれに対応する前記消費電力量を比較して、前記第一または第二の電源制御方式を選択することと、Comparing the power consumption corresponding to each of the first and second power control methods, and selecting the first or second power control method;
前記選択された電源制御方式に応じて前記複数のスイッチそれぞれの開閉を制御する制御信号を生成することと、を含み、Generating a control signal for controlling the opening and closing of each of the plurality of switches according to the selected power control method,
前記演算装置は、前記複数の回路ブロックそれぞれのチャージ電力量、チャージ時間、リーク電力、各種データ処理に必要なデータ処理時間を示す情報を格納する格納手段を有する制御方法。The control method includes a storage unit that stores information indicating charge power amount, charge time, leak power, and data processing time required for various data processing of each of the plurality of circuit blocks. コンピュータに請求項１２から１４の何れか一項に記載された制御方法を実行させるためのプログラム。 The program for making a computer perform the control method as described in any one of Claims 12-14 .
JP2013009613A 2013-01-22 2013-01-22 Information processing device Active JP6126386B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013009613A JP6126386B2 (en) 2013-01-22 2013-01-22 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013009613A JP6126386B2 (en) 2013-01-22 2013-01-22 Information processing device

Publications (3)

Publication Number Publication Date
JP2014142719A JP2014142719A (en) 2014-08-07
JP2014142719A5 JP2014142719A5 (en) 2016-02-12
JP6126386B2 true JP6126386B2 (en) 2017-05-10

Family

ID=51423962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013009613A Active JP6126386B2 (en) 2013-01-22 2013-01-22 Information processing device

Country Status (1)

Country Link
JP (1) JP6126386B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004021574A (en) * 2002-06-17 2004-01-22 Hitachi Ltd Semiconductor device
WO2006011189A1 (en) * 2004-07-26 2006-02-02 Mitsubishi Denki Kabushiki Kaisha Parallel computer

Also Published As

Publication number Publication date
JP2014142719A (en) 2014-08-07

Similar Documents

Publication Publication Date Title
US9377830B2 (en) Data processing device with power management unit and portable device having the same
US9619240B2 (en) Core-level dynamic voltage and frequency scaling in a chip multiprocessor
US9647453B2 (en) Dual supply memory
CN100565426C (en) Change the method and apparatus of every instruction energy according to amount of available parallelism
CN1322397C (en) Processor system, instruction sequence optimization device, and instruction sequence optimization program
US6983389B1 (en) Clock control of functional units in an integrated circuit based on monitoring unit signals to predict inactivity
JP6026191B2 (en) Power control circuit, semiconductor device including the same, and operation method of power control circuit
TWI553551B (en) Thermal mitigation using selective task modulation
JP2020080164A (en) Semiconductor device
KR20150054152A (en) System on-chip having a symmetric multi-processor, and method of determining a maximum operating clock frequency for the same
US20140380025A1 (en) Management of hardware accelerator configurations in a processor chip
KR20130061747A (en) Providing per core voltage and frequency control
KR20110038036A (en) Sleep processor
US20130205104A1 (en) Finite State Machine for System Management
CN102841807B (en) Control method, control device and computer system
US10725525B2 (en) Method of operating system-on-chip, system-on-chip performing the same and electronic system including the same
JP6126386B2 (en) Information processing device
US9389914B2 (en) Information processing apparatus and control method thereof
JP2008097463A (en) Data processor
JP2014052918A (en) Calculation device and control method therefor
JP2016103240A (en) Data processor and data processing method
Sun et al. A self-evolving design methodology for power efficient multi-core systems
Fallah et al. Circuit and system level power management
JP2004326330A (en) Cache memory and method for reducing power for cache memory
JP2018106274A (en) Electronic apparatus, and control method of electronic apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170407

R151 Written notification of patent or utility model registration

Ref document number: 6126386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151