JP6056683B2 - Multi-core processor, image forming apparatus, and program - Google Patents

Multi-core processor, image forming apparatus, and program Download PDF

Info

Publication number
JP6056683B2
JP6056683B2 JP2013138937A JP2013138937A JP6056683B2 JP 6056683 B2 JP6056683 B2 JP 6056683B2 JP 2013138937 A JP2013138937 A JP 2013138937A JP 2013138937 A JP2013138937 A JP 2013138937A JP 6056683 B2 JP6056683 B2 JP 6056683B2
Authority
JP
Japan
Prior art keywords
processor
core
processing
processor core
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013138937A
Other languages
Japanese (ja)
Other versions
JP2015011663A (en
Inventor
達央 三嶋
達央 三嶋
貞樹 佐藤
貞樹 佐藤
満尚 根津
満尚 根津
真人 齊藤
真人 齊藤
清水 健一郎
健一郎 清水
英紀 能條
英紀 能條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2013138937A priority Critical patent/JP6056683B2/en
Publication of JP2015011663A publication Critical patent/JP2015011663A/en
Application granted granted Critical
Publication of JP6056683B2 publication Critical patent/JP6056683B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Description

本発明は、マルチコアプロセッサ、画像形成装置およびプログラムに関する。   The present invention relates to a multi-core processor, an image forming apparatus, and a program.

性能が異なる複数のプロセッサコアを有するマルチコアプロセッサが知られている。特許文献1には、マルチコアプロセッサにおいて、各プロセッサコアで実行された命令の頻度に基づいて、各プロセッサコアにプロセスを割り当てる技術が記載されている。特許文献2には、動的プロセスに含まれるサブプロセスのスケジュール情報を予め求めておき、当該スケジュール情報に基づいて複数のプロセッサコアに動的プロセスを割り当てる技術が記載されている。   A multi-core processor having a plurality of processor cores with different performances is known. Japanese Patent Application Laid-Open No. 2004-151561 describes a technique for assigning a process to each processor core based on the frequency of instructions executed in each processor core in a multi-core processor. Patent Document 2 describes a technique in which schedule information of sub-processes included in a dynamic process is obtained in advance and a dynamic process is assigned to a plurality of processor cores based on the schedule information.

特開平8−153023号公報JP-A-8-153023 特開平11−272623号公報JP 11-272623 A

本発明は、性能が異なる複数のプロセッサコアを切り替える処理の発生を抑制することを目的とする。   An object of the present invention is to suppress generation of processing for switching a plurality of processor cores having different performances.

請求項1に係るマルチコアプロセッサは、第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、当該マルチコアプロセッサを含む装置のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段とを有する。   A multi-core processor according to claim 1 is a hardware configuration or software of a first processor core, a second processor core having higher power consumption and processing capability than the first processor core, and an apparatus including the multi-core processor In accordance with the configuration, a determining unit that determines a threshold value of a load magnitude at which the process by the first processor core and the process by the second processor core are switched, and the magnitude of the load of the given process and the threshold value And switching means for switching between processing by the first processor core and processing by the second processor core.

請求項2に係るマルチコアプロセッサは、請求項1に記載の構成において、前記決定手段は、前記装置にインストールされているソフトウェアの複雑度が高いほど前記第2のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定することを特徴とする。   The multi-core processor according to claim 2 is the configuration according to claim 1, wherein the determination means has a higher probability of switching to processing by the second processor core as the complexity of software installed in the device increases. As described above, the threshold value is determined.

請求項3に係るマルチコアプロセッサは、請求項2に記載の構成において、前記複雑度は、前記装置にインストールされているソフトウェアの数に応じて決まることを特徴とする。   The multi-core processor according to a third aspect is the configuration according to the second aspect, wherein the complexity is determined according to the number of software installed in the device.

請求項4に係るマルチコアプロセッサは、請求項2または3に記載の構成において、前記複雑度は、複数の前記ソフトウェアが互いに関連する度合いに応じて決まることを特徴とする。   A multi-core processor according to a fourth aspect is the configuration according to the second or third aspect, wherein the complexity is determined according to a degree to which a plurality of the software are related to each other.

請求項5に係るマルチコアプロセッサは、請求項1ないし4のいずれか1項に記載の構成において、前記装置に決められた処理を実行させるために前記装置に組み込まれている電子機器の構成に応じて前記閾値を決定することを特徴とする。   A multi-core processor according to a fifth aspect of the present invention is the configuration according to any one of the first to fourth aspects, wherein the multi-core processor is configured according to a configuration of an electronic device incorporated in the device in order to cause the device to execute a predetermined process. And determining the threshold value.

請求項6に係るマルチコアプロセッサは、請求項1ないし5のいずれか1項に記載の構成において、前記切替手段は、与えられた処理の負荷の大きさが閾値以上になると、前記第1のプロセッサコアによる処理を前記第2のプロセッサコアによる処理に切り替え、与えられた処理の負荷の大きさが閾値を下回ると、前記第2のプロセッサコアによる処理を前記第1のプロセッサコアによる処理に切り替えることを特徴とする。   The multi-core processor according to a sixth aspect is the configuration according to any one of the first to fifth aspects, wherein the switching unit is configured to change the first processor when a magnitude of a given processing load exceeds a threshold value. The processing by the core is switched to the processing by the second processor core, and the processing by the second processor core is switched to the processing by the first processor core when the magnitude of the given processing load falls below a threshold value. It is characterized by.

請求項7に係る画像形成装置は、画像を処理するマルチコアプロセッサと、前記マルチコアプロセッサにより処理された画像を記録媒体に形成する画像形成部とを有し、前記マルチコアプロセッサは、第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、自機のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段とを有する。   The image forming apparatus according to claim 7 includes a multi-core processor that processes an image and an image forming unit that forms an image processed by the multi-core processor on a recording medium, wherein the multi-core processor includes a first processor core. And a second processor core having higher power consumption and processing capability than the first processor core, and processing by the first processor core and the second processor according to the hardware configuration or software configuration of the own device Determining means for determining a threshold value of a load magnitude at which processing by the processor core is switched; processing by the first processor core and the second processor in accordance with a given processing load magnitude and the threshold value Switching means for switching between processing by the core.

請求項8に係る画像形成装置は、請求項7に記載の構成において、前記決定手段は、前記画像形成部が画像を形成する速度が速いほど前記第2のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定することを特徴とする。   An image forming apparatus according to an eighth aspect of the present invention is the configuration according to the seventh aspect, wherein the determination unit has a higher probability of switching to the processing by the second processor core as the speed at which the image forming unit forms an image is higher. As described above, the threshold value is determined.

請求項9に係るプログラムは、第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアとを有するマルチコアプロセッサに、当該マルチコアプロセッサを含む装置のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定するステップと、与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替えるステップとを実行させる。   A program according to claim 9 is a hardware of an apparatus including a multi-core processor in a multi-core processor having a first processor core and a second processor core having higher power consumption and processing capacity than the first processor core. Determining a threshold value of a load magnitude at which a process by the first processor core and a process by the second processor core are switched according to a hardware configuration or a software configuration; and a magnitude of the load of the given process. In accordance with the threshold, a step of switching between processing by the first processor core and processing by the second processor core is executed.

請求項1、7、および9に係る発明によれば、装置のハードウェア構成またはソフトウェア構成に応じて閾値が決定されない場合に比べて、第1のプロセッサコアによる処理と第2のプロセッサコアによる処理とを切り替える処理の発生が抑制される。
請求項2に係る発明によれば、装置にインストールされているソフトウェアの複雑度が高いほど第1のプロセッサコアによる処理に切り替わる確立が高くなるように閾値が決定された場合に比べて、第1のプロセッサコアによる処理と第2のプロセッサコアによる処理とを切り替える処理の発生が抑制される。
請求項3に係る発明によれば、装置にインストールされているソフトウェアの数に応じて閾値が決定される。
請求項4に係る発明によれば、装置にインストールされている複数のソフトウェアが互いに関連する度合いに応じて閾値が決定される。
請求項5に係る発明によれば、装置に組み込まれている電子機器の構成に応じて閾値が決定されない場合に比べて、第1のプロセッサコアによる処理と第2のプロセッサコアによる処理とを切り替える処理の発生が抑制される。
請求項6に係る発明によれば、負荷の大きさが閾値以上になると第1のプロセッサコアによる処理に切り替え、かつ負荷の大きさが閾値を下回ると第2のプロセッサコアによる処理に切り替えた場合に比べて、マルチコアプロセッサの処理効率を向上させることができる。
請求項8に係る発明によれば、画像形成部が画像を形成する速度が速いほど第1のプロセッサコアによる処理に切り替わる確率が高くなるように閾値が決定された場合に比べて、第1のプロセッサコアによる処理と第2のプロセッサコアによる処理とを切り替える処理の発生が抑制される。
According to the first, seventh, and ninth aspects of the invention, the processing by the first processor core and the processing by the second processor core are compared with the case where the threshold value is not determined according to the hardware configuration or software configuration of the apparatus. Occurrence of the process of switching between is suppressed.
According to the second aspect of the present invention, the first threshold is higher than the case where the threshold is determined so that the higher the complexity of the software installed in the apparatus, the higher the probability of switching to the processing by the first processor core. Occurrence of processing for switching between processing by the processor core and processing by the second processor core is suppressed.
According to the invention of claim 3, the threshold value is determined according to the number of software installed in the apparatus.
According to the fourth aspect of the present invention, the threshold is determined according to the degree to which the plurality of software installed in the apparatus are related to each other.
According to the fifth aspect of the present invention, the processing by the first processor core and the processing by the second processor core are switched compared to the case where the threshold is not determined according to the configuration of the electronic device incorporated in the apparatus. Generation of processing is suppressed.
According to the invention of claim 6, when the load is greater than or equal to the threshold, the process is switched to the first processor core, and when the load is below the threshold, the process is switched to the second processor core. As compared with the above, the processing efficiency of the multi-core processor can be improved.
According to the eighth aspect of the present invention, the first threshold value is determined as compared to the case where the threshold value is determined such that the higher the speed at which the image forming unit forms an image, the higher the probability of switching to the processing by the first processor core. Occurrence of processing for switching between processing by the processor core and processing by the second processor core is suppressed.

画像形成装置のハードウェア構成を示すブロック図Block diagram showing hardware configuration of image forming apparatus マルチコアプロセッサのハードウェア構成および機構的構成を示すブロック図Block diagram showing hardware configuration and mechanical configuration of multi-core processor 閾値Thを決定する処理を示すフローチャートThe flowchart which shows the process which determines threshold value Th 初期値データを例示する図Diagram illustrating initial value data 関連度データを例示する図Diagram illustrating relevance data 負荷の大きさの遷移とプロセッサの切り替えとの関係を例示する図The figure which illustrates the relationship between the transition of the magnitude of the load and the switching of the processor 負荷の大きさの遷移とプロセッサの切り替えとの関係を例示する図The figure which illustrates the relationship between the transition of the magnitude of the load and the switching of the processor 変形例1に係る処理を示すフローチャートThe flowchart which shows the process which concerns on the modification 1. 変形例4に係る処理を説明する概念図The conceptual diagram explaining the process which concerns on the modification 4.

図1は、本発明の一実施形態に係る画像形成装置1のハードウェア構成を示すブロック図である。画像形成装置1は、複写機、プリンタ、スキャナ、およびファクシミリなどとして機能する装置である。画像形成装置1は、制御部10と、通信部11と、記憶部12と、表示部13と、入力部14と、画像形成部15とを有する。制御部10は、画像形成装置1の各部の動作を制御する。制御部10は、マルチコアプロセッサ101と、ROM(Read Only Memory)102と、RAM(Random Access Memory)103とを有する。マルチコアプロセッサ101(以下、単に「プロセッサ101」という)は、プログラムを実行することにより画像形成装置1の各部を制御するデュアルコアプロセッサである。ROM102は、各種のプログラムおよびデータを記憶した不揮発性の記憶装置である。RAM103は、データを記憶する揮発性の記憶装置である。   FIG. 1 is a block diagram showing a hardware configuration of an image forming apparatus 1 according to an embodiment of the present invention. The image forming apparatus 1 is an apparatus that functions as a copying machine, a printer, a scanner, a facsimile, or the like. The image forming apparatus 1 includes a control unit 10, a communication unit 11, a storage unit 12, a display unit 13, an input unit 14, and an image forming unit 15. The control unit 10 controls the operation of each unit of the image forming apparatus 1. The control unit 10 includes a multi-core processor 101, a ROM (Read Only Memory) 102, and a RAM (Random Access Memory) 103. A multi-core processor 101 (hereinafter simply referred to as “processor 101”) is a dual-core processor that controls each unit of the image forming apparatus 1 by executing a program. The ROM 102 is a nonvolatile storage device that stores various programs and data. The RAM 103 is a volatile storage device that stores data.

通信部11は、他の画像形成装置またはパーソナルコンピュータなどの外部の装置と通信を行なう。記憶部12は、データおよびプログラムを記憶する記憶装置、例えばHDD(Hard Disk Drive)である。表示部13は、液晶ディスプレイまたは有機ELディスプレイなどの表示装置を有し、画像形成装置1を操作するためのメニュー画面または各種メッセージを表示する。入力部14は、画像形成装置1にデータまたは指示を入力するための各種キーを備える。入力部14は、また、表示部13のディスプレイに重ねて設けられたタッチスクリーン(タッチパネル)を備える。画像形成部15は、例えば電子写真方式またはインクジェット方式により用紙(記録媒体の一例)に画像を形成する装置である。   The communication unit 11 communicates with an external apparatus such as another image forming apparatus or a personal computer. The storage unit 12 is a storage device that stores data and programs, for example, an HDD (Hard Disk Drive). The display unit 13 includes a display device such as a liquid crystal display or an organic EL display, and displays a menu screen or various messages for operating the image forming apparatus 1. The input unit 14 includes various keys for inputting data or instructions to the image forming apparatus 1. The input unit 14 also includes a touch screen (touch panel) provided on the display of the display unit 13. The image forming unit 15 is an apparatus that forms an image on a sheet (an example of a recording medium) by, for example, an electrophotographic method or an inkjet method.

図2は、プロセッサ101のハードウェア構成および機構的構成を示すブロック図である。プロセッサ101は、プロセッサコア101A(第1のプロセッサコアの一例)と、プロセッサコア101B(第2のプロセッサコアの一例)とを有する。プロセッサコア101Aとプロセッサコア101Bとは、互いに消費電力および処理能力が異なるプロセッサコアであり、この実施形態において、プロセッサコア101Bは、プロセッサコア101Aよりも消費電力および処理能力が高いプロセッサコアである。プロセッサ101において、プロセッサコア101Aとプロセッサコア101Bとは、与えられた処理の負荷の大きさに応じて互いに切り替わってプログラムを実行し、消費電力の抑制と処理性能の向上とを両立する。具体的には、プロセッサ101に与えられた処理の負荷の大きさが閾値Th以上である場合にはプロセッサコア101Bが処理を実行し、閾値Thを下回る場合にはプロセッサコア101Aが処理を実行する。プロセッサコア101Aとプロセッサコア101Bとは、処理を切り替えるときを除いて両方がオン(イネーブル)にはならない。   FIG. 2 is a block diagram illustrating a hardware configuration and a mechanical configuration of the processor 101. The processor 101 includes a processor core 101A (an example of a first processor core) and a processor core 101B (an example of a second processor core). The processor core 101A and the processor core 101B are processor cores having different power consumption and processing capability. In this embodiment, the processor core 101B is a processor core having higher power consumption and processing capability than the processor core 101A. In the processor 101, the processor core 101 </ b> A and the processor core 101 </ b> B are switched to each other according to the applied processing load to execute the program, thereby achieving both reduction in power consumption and improvement in processing performance. Specifically, the processor core 101B executes the process when the processing load applied to the processor 101 is equal to or greater than the threshold Th, and the processor core 101A executes the process when the load is below the threshold Th. . Both the processor core 101A and the processor core 101B are not turned on (enabled) except when processing is switched.

プロセッサ101(プロセッサコア101Aおよびプロセッサコア101B)は、機能的な構成として決定手段1011(1011Aおよび1011B)と、切替手段1012(1012Aおよび1012B)とを有する。決定手段1011は、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とが切り替わる負荷の大きさの閾値Thを決定する。決定手段1011は、画像形成装置1のハードウェア構成およびソフトウェア構成の少なくとも一方に応じて閾値Thを決定する。本実施形態では、決定手段1011により決定された閾値Thが小さいほど、プロセッサコア101Bによる処理に切り替わる確率が高くなり、閾値Thが大きいほど、プロセッサコア101Aによる処理に切り替わる確率が高くなる。切替手段1012は、プロセッサ101に与えられた負荷の大きさと、決定手段1011により決定された閾値Thとに応じて、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替える。具体的には、切替手段1012は、プロセッサ101に与えられた処理の負荷の大きさが閾値Th以上になると、プロセッサコア101Aによる処理をプロセッサコア101Bによる処理に切り替え、プロセッサ101に与えられた処理の負荷の大きさが閾値Thを下回ると、プロセッサコア101Bによる処理をプロセッサコア101Aによる処理に切り替える。   The processor 101 (processor core 101A and processor core 101B) includes a determination unit 1011 (1011A and 1011B) and a switching unit 1012 (1012A and 1012B) as functional configurations. The determination unit 1011 determines a threshold value Th of a load magnitude at which processing by the processor core 101A and processing by the processor core 101B are switched. The determination unit 1011 determines the threshold Th according to at least one of the hardware configuration and the software configuration of the image forming apparatus 1. In this embodiment, the smaller the threshold Th determined by the determining unit 1011 is, the higher the probability of switching to processing by the processor core 101B is. The larger the threshold Th is, the higher the probability of switching to processing by the processor core 101A is. The switching unit 1012 switches between processing by the processor core 101A and processing by the processor core 101B according to the magnitude of the load applied to the processor 101 and the threshold Th determined by the determination unit 1011. Specifically, the switching unit 1012 switches the processing by the processor core 101A to the processing by the processor core 101B when the magnitude of the processing load given to the processor 101 is equal to or greater than the threshold Th, and the processing given to the processor 101 When the magnitude of the load falls below the threshold Th, the processing by the processor core 101B is switched to the processing by the processor core 101A.

図3は、プロセッサ101が閾値Thを決定する処理を示すフローチャートである。以下の処理は、例えば、画像形成装置1の電源が投入されたことを契機として開始される。なお、以下の処理は、プロセッサコア101Aおよびプロセッサコア101Bのいずれのプロセッサコアにより行われてもよい。   FIG. 3 is a flowchart showing processing in which the processor 101 determines the threshold Th. The following processing is started, for example, when the image forming apparatus 1 is turned on. The following processing may be performed by any of the processor cores 101A and 101B.

ステップSA1において、プロセッサ101は、画像形成装置1のハードウェア構成を特定する。プロセッサ101により特定される「ハードウェア構成」とは、画像形成装置1のハードウェア構成の複雑さをいい、ここでは、画像形成装置1に含まれるハードウェア要素うち少なくとも1つの要素の特性をいう。この例では、プロセッサ101は、画像形成装置1のハードウェア構成として、画像形成部15が画像を形成する速度(以下、「画像形成速度」という)を特定する。画像形成装置1が画像形成速度の異なる複数の動作モードを有している場合には、プロセッサ101は、予め決められた基準となる動作モードにおける画像形成速度を特定する。画像形成速度を示すデータは、ROM102に記憶されており、プロセッサ101は、このデータに基づいて画像形成速度を特定する。   In step SA1, the processor 101 identifies the hardware configuration of the image forming apparatus 1. The “hardware configuration” specified by the processor 101 refers to the complexity of the hardware configuration of the image forming apparatus 1, and here refers to the characteristics of at least one of the hardware elements included in the image forming apparatus 1. . In this example, the processor 101 specifies a speed at which the image forming unit 15 forms an image (hereinafter referred to as “image forming speed”) as a hardware configuration of the image forming apparatus 1. When the image forming apparatus 1 has a plurality of operation modes having different image forming speeds, the processor 101 specifies the image forming speeds in the operation modes serving as a predetermined reference. Data indicating the image forming speed is stored in the ROM 102, and the processor 101 specifies the image forming speed based on this data.

ステップSA2において、プロセッサ101は、特定された画像形成装置1のハードウェア構成に応じて閾値Thの初期値Th0を決定する。具体的には、プロセッサ101は、ROM102から初期値Th0を決定するためのデータ(以下、「初期値データ」という)を読み出して、当該初期値データに基づいて初期値Th0を決定する。プロセッサ101は、決定した初期値Th0をRAM103に記憶する。   In step SA2, the processor 101 determines an initial value Th0 of the threshold Th according to the identified hardware configuration of the image forming apparatus 1. Specifically, the processor 101 reads data (hereinafter referred to as “initial value data”) for determining the initial value Th0 from the ROM 102, and determines the initial value Th0 based on the initial value data. The processor 101 stores the determined initial value Th0 in the RAM 103.

図4は、初期値データを例示する図である。図4の例で、画像形成速度Viは、画像形成部15が1分あたりに画像を形成する用紙の枚数で表されている。また、初期値Th0は、1から10までの整数で表されている。図4に示す初期値データにおいては、例えば、画像形成速度Viが10枚/分よりも遅い場合には、初期値Th0は「10」に決定される。別の例で、画像形成速度Viが10枚/分以上であり且つ20枚/分よりも遅い場合には、初期値Th0は「9」に決定される。さらに別の例で、画像形成速度Viが90枚/分以上である場合には、初期値Th0は「1」に決定される。このように、初期値データに示された初期値Th0は、画像形成速度Viが速いほど、小さくなる。したがって、プロセッサ101は、画像形成速度Viが速いほど(すなわち、プロセッサ101に与えられる負荷が大きくなる可能性が高いほど)、プロセッサコア101Bによる処理に切り替わる確率が高くなるように初期値Th0を決定する。   FIG. 4 is a diagram illustrating the initial value data. In the example of FIG. 4, the image forming speed Vi is represented by the number of sheets on which the image forming unit 15 forms an image per minute. The initial value Th0 is represented by an integer from 1 to 10. In the initial value data shown in FIG. 4, for example, when the image forming speed Vi is slower than 10 sheets / minute, the initial value Th0 is determined to be “10”. In another example, when the image forming speed Vi is 10 sheets / minute or more and is slower than 20 sheets / minute, the initial value Th0 is determined to be “9”. In yet another example, when the image forming speed Vi is 90 sheets / minute or more, the initial value Th0 is determined to be “1”. Thus, the initial value Th0 indicated in the initial value data becomes smaller as the image forming speed Vi is higher. Therefore, the processor 101 determines the initial value Th0 such that the higher the image forming speed Vi (that is, the higher the possibility that the load given to the processor 101 becomes higher), the higher the probability of switching to processing by the processor core 101B. To do.

再び図3を参照する。ステップSA3において、プロセッサ101は、画像形成装置1にインストールされているソフトウェアの複雑度Cpを算出する。画像形成装置1には、ユーザの利用目的に応じた各種のソフトウェア(例えば、ユーザの認証若しくはユーザの利用履歴の管理をするためのソフトウェア、文書データを管理するためのソフトウェア、情報漏洩を防止するためのソフトウェア、ワークフローを管理するためのソフトウェアなど)がインストールされる。プロセッサ101は、インストールされているソフトウェアが画像形成装置1の各種機能と関連する度合い(以下、「関連度Lf」という)、および、インストールされているソフトウェアが他のソフトウェアと関連する度合い(以下、「関連度Ls」という)に応じて複雑度Cpを算出する。ROM102には、関連度Lfおよび関連度Lsを示すデータ(以下、「関連度データ」という)が予め記憶されている。プロセッサ101は、この関連度データに基づいて、複雑度Cpを算出する。プロセッサ101は、算出された複雑度CpをRAM103に記憶する。   Refer to FIG. 3 again. In step SA3, the processor 101 calculates the complexity Cp of software installed in the image forming apparatus 1. In the image forming apparatus 1, various types of software (for example, software for user authentication or management of user usage history, software for managing document data, and information leakage are prevented according to the purpose of use of the user. Software for managing the workflow, software for managing the workflow, etc.) are installed. The processor 101 has a degree of the installed software related to various functions of the image forming apparatus 1 (hereinafter referred to as “relationship Lf”) and a degree of the installed software related to other software (hereinafter referred to as “relationship degree Lf”). Complexity Cp is calculated according to “relevance Ls”. The ROM 102 stores data indicating the relevance Lf and the relevance Ls (hereinafter referred to as “relevance data”) in advance. The processor 101 calculates the complexity Cp based on the relevance data. The processor 101 stores the calculated complexity Cp in the RAM 103.

図5は、関連度データを例示する図である。図5において、アルファベットのAからEは、ソフトウェアの種類を示す。コピー、スキャン、FAX、およびプリントは、画像形成装置1の機能を示す。図5に示す関連度データのうち左側の領域fbは、関連度Lfを表す。図5に示す例では、あるソフトウェアと画像形成装置1のある機能とが関連する場合に、当該ソフトウェアの行と当該機能の列とが交わる欄に「1」が示されている。あるソフトウェアとある機能とが関連するとは、プロセッサ101が当該機能に関する処理を実行するときに(または当該機能に関する処理を実行するにあたり)、当該ソフトウェアに基づく処理を実行することをいう。例えば、ソフトウェアAは、コピー、スキャン、およびプリント機能と関連しており、ソフトウェアAの関連度Lfは「3」である。別の例で、ソフトウェアBは、プリント機能と関連しており、ソフトウェアBの関連度Lfは「1」である。なお、ソフトウェアと画像形成装置1の機能との関連が大きいほど、関連度データはより大きな数値を示してもよい。   FIG. 5 is a diagram illustrating relevance data. In FIG. 5, alphabets A to E indicate software types. Copy, scan, FAX, and print indicate functions of the image forming apparatus 1. The left region fb in the relevance data shown in FIG. 5 represents the relevance Lf. In the example shown in FIG. 5, when certain software and a certain function of the image forming apparatus 1 are related, “1” is shown in the column where the row of the software and the function column intersect. The relation between a certain software and a certain function means that when the processor 101 executes a process related to the function (or when executing a process related to the function), a process based on the software is executed. For example, the software A is related to the copy, scan, and print functions, and the relevance Lf of the software A is “3”. In another example, the software B is related to the print function, and the relevance Lf of the software B is “1”. Note that the degree of association data may indicate a larger numerical value as the relationship between software and the function of the image forming apparatus 1 is greater.

図5に示す関連度データのうち右側の領域csは、関連度Lsを表す。図5に示す例では、あるソフトウェアと他のソフトウェアとが関連する場合に、これらのソフトウェアの行と列とが交わる欄に「1」が示されている。あるソフトウェアと他のソフトウェアとが関連するとは、あるソフトウェアに基づく処理が実行されるタイミングと他のソフトウェアに基づく処理が実行されるタイミングとが重なることをいう。例えば、図5において、ソフトウェアAは、ソフトウェアBおよびソフトウェアDと関連している。関連度Lsは、関連する2つのソフトウェアの両方が画像形成装置1にインストールされている場合にカウントされる。例えば、ソフトウェアAとソフトウェアBとがインストールされている場合において、ソフトウェアAの関連度Lsは「1」である(ソフトウェアAとソフトウェアDとの関連についてはカウントされない)。なお、ソフトウェアどうしの関連が大きいほど、関連度データはより大きな数値を示してもよい。   The area cs on the right side of the relevance data shown in FIG. 5 represents the relevance Ls. In the example shown in FIG. 5, when certain software and other software are related, “1” is shown in a column where rows and columns of these software intersect. The relationship between certain software and other software means that the timing at which processing based on certain software is executed overlaps with the timing at which processing based on other software is performed. For example, in FIG. 5, software A is associated with software B and software D. The relevance Ls is counted when both related two software are installed in the image forming apparatus 1. For example, when software A and software B are installed, the degree of association Ls of software A is “1” (the relation between software A and software D is not counted). Note that the degree of association data may indicate a larger numerical value as the relationship between software is greater.

複雑度Cpは、画像形成装置1にインストールされているソフトウェアの各々の関連度Lfの合計値と関連度Lsの合計値とを合計することにより算出される。なお、複雑度Cpが算出されるときには、複数のソフトウェアの相互の関連度が重複してカウントされないように、関連度Lsの合計値は関連度Lfと合計される前に1/2が乗じられる。例えば、ソフトウェアAとソフトウェアBとがインストールされている場合において、関連度Lfの合計値は「4」であり、関連度Lfの合計値は「2」である。そして、関連度Lsの合計値の1/2は「1」である。したがって、この場合、複雑度Cpは、関連度Lfの合計値の「4」と関連度Lsの合計値(の1/2)の「1」とを合わせた「5」である。複雑度Cpは、関連度Lfおよび関連度Lsが高いほど、高くなる。   The complexity Cp is calculated by summing the total value of the relevance levels Lf and the total value of the relevance levels Ls of the software installed in the image forming apparatus 1. When the complexity Cp is calculated, the total value of the relevance Ls is multiplied by 1/2 before being summed with the relevance Lf so that the relevance of the plurality of software is not counted repeatedly. . For example, when software A and software B are installed, the total value of the relevance Lf is “4”, and the total value of the relevance Lf is “2”. Then, ½ of the total value of the relevance Ls is “1”. Therefore, in this case, the complexity Cp is “5”, which is a sum of “4” of the total value of the relevance level Lf and “1” of the total value (1/2) of the relevance level Ls. The complexity Cp increases as the relevance Lf and the relevance Ls increase.

再び図3を参照する。ステップSA4において、プロセッサ101は、算出された複雑度Cpに応じて閾値Thを変更する。具体的には、プロセッサ101は、初期値Th0および複雑度CpをRAM103から読み出して、初期値Th0から複雑度Cpを引いた値に閾値Thを変更する。例えば、初期値Th0が「10」、複雑度Cpが「5」である場合、閾値Thは「5」に変更される。プロセッサ101は、変更後の閾値Th(以下、「閾値Th1」という)をRAM103に記憶する。このように、閾値Th1は、複雑度Cpが高いほど、小さくなる。したがって、プロセッサ101は、複雑度Cpが高いほど(すなわち、プロセッサ101に与えられる負荷が大きくなる可能性が高いほど)、プロセッサコア101Bによる処理に切り替わる確率が高くなるように閾値Thを変更する。ステップSA1からステップSA4の処理により閾値Thを決定する処理が終了すると、プロセッサ101は、与えられた処理の負荷の大きさと閾値Th1とに応じて、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替える。   Refer to FIG. 3 again. In step SA4, the processor 101 changes the threshold Th according to the calculated complexity Cp. Specifically, the processor 101 reads the initial value Th0 and the complexity Cp from the RAM 103, and changes the threshold Th to a value obtained by subtracting the complexity Cp from the initial value Th0. For example, when the initial value Th0 is “10” and the complexity Cp is “5”, the threshold Th is changed to “5”. The processor 101 stores the changed threshold Th (hereinafter referred to as “threshold Th1”) in the RAM 103. Thus, the threshold value Th1 decreases as the complexity Cp increases. Therefore, the processor 101 changes the threshold value Th so that the higher the complexity Cp (that is, the higher the possibility that the load given to the processor 101 increases), the higher the probability of switching to the processing by the processor core 101B. When the process of determining the threshold value Th by the process of step SA1 to step SA4 ends, the processor 101 performs the process by the processor core 101A and the process by the processor core 101B according to the magnitude of the given processing load and the threshold value Th1. Switch.

図6は、プロセッサ101に与えられた処理の負荷の大きさの遷移と、プロセッサ101の切り替えとの関係を例示する図である。図6において、横軸は時刻tを表し、縦軸はプロセッサ101に与えられた処理の負荷の大きさPLを表す。図6(a)は、上述の閾値Thを決定する処理がされない場合であって、閾値Thが一定値(Thc)である場合の比較例を示す図である。この例では、時刻t11、t13、およびt14において、負荷の大きさPLはThc以上であり、プロセッサコア101Bが処理を実行する。時刻t12において、負荷の大きさPLはThcを下回っており、プロセッサコア101Aが処理を実行する。したがって、図6(a)では、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えるためのオーバーヘッドが発生する。図6(b)は、上述の閾値Thを決定する処理がされた場合の例を示す図である。この例では、閾値Th1は、閾値Thcよりも小さい値に決定されている。時刻t11、t12、t13、およびt14において、負荷の大きさはTh1以上であり、プロセッサコア101Bが処理を実行する。したがって、図6(b)では、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えるためのオーバーヘッドが発生しない。   FIG. 6 is a diagram illustrating the relationship between the transition of the processing load applied to the processor 101 and the switching of the processor 101. In FIG. 6, the horizontal axis represents time t, and the vertical axis represents the processing load PL given to the processor 101. FIG. 6A is a diagram showing a comparative example in the case where the process for determining the threshold value Th is not performed and the threshold value Th is a constant value (Thc). In this example, at times t11, t13, and t14, the load magnitude PL is equal to or greater than Thc, and the processor core 101B executes processing. At time t12, the load PL is less than Thc, and the processor core 101A executes processing. Therefore, in FIG. 6A, an overhead for switching between processing by the processor core 101A and processing by the processor core 101B occurs. FIG. 6B is a diagram illustrating an example when the process of determining the above-described threshold Th is performed. In this example, the threshold value Th1 is determined to be smaller than the threshold value Thc. At times t11, t12, t13, and t14, the magnitude of the load is equal to or greater than Th1, and the processor core 101B executes the process. Therefore, in FIG. 6B, there is no overhead for switching between processing by the processor core 101A and processing by the processor core 101B.

図7は、プロセッサ101に与えられた処理の負荷の大きさの遷移と、プロセッサ101の切り替えとの関係を例示する別の図である。図7(a)は、閾値Thが一定値(Thc)である場合の比較例を示す図である。この例では、時刻t21、t23、およびt24において、負荷の大きさPLはThcを下回っており、プロセッサコア101Aが処理を実行する。時刻t22において、負荷の大きさPLはThc以上であり、プロセッサコア101Bが処理を実行する。したがって、図7(a)では、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えるためのオーバーヘッドが発生する。図7(b)は、上述の閾値Thを決定する処理がされた場合の例を示す図である。この例では、閾値Th1は、閾値Thcよりも大きい値に決定されている。時刻t21、t22、t23、およびt24において、負荷の大きさPLはTh1を下回っており、プロセッサコア101Aが処理を実行する。したがって、図7(b)では、プロセッサコア101Aによる処理とプロセッサコア101Bによる処理とを切り替えるためのオーバーヘッドが発生しない。   FIG. 7 is another diagram illustrating the relationship between the transition of the processing load applied to the processor 101 and the switching of the processor 101. FIG. 7A is a diagram illustrating a comparative example when the threshold value Th is a constant value (Thc). In this example, at times t21, t23, and t24, the load magnitude PL is lower than Thc, and the processor core 101A executes processing. At time t22, the load magnitude PL is equal to or greater than Thc, and the processor core 101B executes processing. Accordingly, in FIG. 7A, an overhead for switching between the processing by the processor core 101A and the processing by the processor core 101B occurs. FIG. 7B is a diagram illustrating an example when the process of determining the above-described threshold Th is performed. In this example, the threshold value Th1 is determined to be larger than the threshold value Thc. At times t21, t22, t23, and t24, the load PL is less than Th1, and the processor core 101A executes processing. Therefore, in FIG. 7B, there is no overhead for switching between processing by the processor core 101A and processing by the processor core 101B.

図6および図7に示した通り、画像形成装置1のハードウェア構成およびソフトウェア構成に応じて閾値Thが決定されると、閾値Thが一定値である場合に比べて、プロセッサ101の切り替えが発生する確率は低くなる。したがって、閾値Thが一定値である場合に比べて、プロセッサ101を切り替えるためのオーバーヘッドの発生が抑制される。   As shown in FIGS. 6 and 7, when the threshold value Th is determined according to the hardware configuration and software configuration of the image forming apparatus 1, the switching of the processor 101 occurs compared to the case where the threshold value Th is a constant value. The probability of doing is low. Therefore, compared to the case where the threshold value Th is a constant value, occurrence of overhead for switching the processor 101 is suppressed.

本発明は、上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下で説明する変形例のうち、2つ以上のものが組み合わされて用いられてもよい。   The present invention is not limited to the above-described embodiments, and various modifications can be made. Hereinafter, some modifications will be described. Two or more of the modifications described below may be used in combination.

(1)変形例1
プロセッサ101が閾値Thを変更する処理は、画像形成装置1の電源が投入されたことを契機として行われる場合に限らない。閾値Thを変更する処理は、例えば、新たなソフトウェアが画像形成装置1にインストールされた場合に行われてもよい。
(1) Modification 1
The process of changing the threshold value Th by the processor 101 is not limited to the case where the process is performed when the power of the image forming apparatus 1 is turned on. The process of changing the threshold Th may be performed when new software is installed in the image forming apparatus 1, for example.

図8は、変形例1に係る処理を示すフローチャートである。なお、以下の処理は、プロセッサコア101Aおよびプロセッサコア101Bのいずれのプロセッサコアにより行われてもよい。ステップSB1にいて、プロセッサ101は、画像形成装置1に新たなソフトウェアがインストールされたか否かを判断する。新たなソフトウェアがインストールされたと判断された場合(ステップSB1:YES)、プロセッサ101は、処理をステップSB2に移行する。新たなソフトウェアがインストールされていないと判断された場合(ステップSB1:NO)、プロセッサ101は、新たなソフトウェアがインストールされるまで処理を待機する。ステップSB2において、プロセッサ101は、ステップSA3と同様の処理により、画像形成装置1にインストールされているソフトウェアの複雑度Cpを算出する。ステップSB3において、プロセッサ101は、ステップSA4と同様の処理により、複雑度Cpに応じて閾値Thを変更する。   FIG. 8 is a flowchart showing processing according to the first modification. The following processing may be performed by any of the processor cores 101A and 101B. In step SB1, the processor 101 determines whether new software is installed in the image forming apparatus 1. If it is determined that new software has been installed (step SB1: YES), the processor 101 shifts the processing to step SB2. When it is determined that new software is not installed (step SB1: NO), the processor 101 waits for processing until new software is installed. In step SB2, the processor 101 calculates the complexity Cp of the software installed in the image forming apparatus 1 by the same processing as in step SA3. In step SB3, the processor 101 changes the threshold Th according to the complexity Cp by the same processing as in step SA4.

(2)変形例2
ステップSA1において特定される画像形成装置1のハードウェア構成は、画像形成速度Viに限らない。例えば、画像形成装置1に決められた処理を実行させるために画像形成装置1に組み込まれている電子機器の構成が、画像形成装置1のハードウェア構成として特定されてもよい。具体例としては、画像形成装置1の機能を拡張するためのいわゆる拡張ボード(例えば、パラレルインタフェースボード、無線LAN(Local Area Network)ボード、イーサネット(登録商標)ボード、画像データ変換ボードなど)が画像形成装置1のハードウェア構成として特定されてもよい。この場合、ステップSA2において、画像形成装置1に拡張ボードが組み込まれている場合には、プロセッサコア101Bに切り替わる確立が高くなるように初期値Th0が決定されてもよい。また、画像形成装置1に組み込まれた拡張ボードの数が多いほど、プロセッサコア101Bに切り替わる確立が高くなるように初期値Th0が決定されてもよい。別の具体例として、画像形成装置1の原稿読み取り部に対して原稿を送る原稿送り装置が画像形成装置1のハードウェア構成として特定されてもよい。この場合、ステップSA2において、画像形成装置1が原稿送り装置を備えている場合には、プロセッサコア101Bに切り替わる確立が高くなるように初期値Th0が決定されてもよい。
(2) Modification 2
The hardware configuration of the image forming apparatus 1 specified in step SA1 is not limited to the image forming speed Vi. For example, the configuration of an electronic device incorporated in the image forming apparatus 1 in order to cause the image forming apparatus 1 to execute a predetermined process may be specified as the hardware configuration of the image forming apparatus 1. As a specific example, a so-called expansion board (for example, a parallel interface board, a wireless LAN (Local Area Network) board, an Ethernet (registered trademark) board, an image data conversion board, etc.) for expanding the functions of the image forming apparatus 1 is used. The hardware configuration of the forming apparatus 1 may be specified. In this case, in step SA2, when the expansion board is incorporated in the image forming apparatus 1, the initial value Th0 may be determined so that the probability of switching to the processor core 101B is increased. Further, the initial value Th0 may be determined so that the probability of switching to the processor core 101B increases as the number of expansion boards incorporated in the image forming apparatus 1 increases. As another specific example, a document feeder that sends a document to the document reading unit of the image forming apparatus 1 may be specified as the hardware configuration of the image forming apparatus 1. In this case, in step SA2, when the image forming apparatus 1 includes the document feeder, the initial value Th0 may be determined so that the probability of switching to the processor core 101B is high.

(3)変形例3
プロセッサ101が閾値Thを決定する処理は、図3に示した処理に限定されない。例えば、プロセッサ101は、過去(図3に示した処理が開始される前)にプリント機能が実行されたファイルのサイズ、当該ファイルに含まれているイラストまたは図表などのオブジェクトの数、および当該ファイルの圧縮形式などに基づいてプロセッサ101に将来与えられる処理の負荷の大きさを予測し、予測された負荷の大きさが大きいほどプロセッサコア101Bに切り替わる確立が高くなるように閾値Thを変更してもよい。
(3) Modification 3
The process in which the processor 101 determines the threshold Th is not limited to the process illustrated in FIG. For example, the processor 101 determines the size of a file for which the print function has been executed in the past (before the processing shown in FIG. 3 is started), the number of objects such as illustrations or diagrams included in the file, and the file The threshold Th is changed so that the probability of switching to the processor core 101B increases as the predicted load increases, based on the compression format or the like. Also good.

(4)変形例4
関連度Lsが算出される方法は、実施形態に記載された方法に限らない。例えば、あるソフトウェアに基づいて複数のサービスが起動される場合には、起動されているサービスの数に応じて関連度Lsが算出されてもよい。この場合、プロセッサ101は、ステップSA3の処理の前に、画像形成装置1にインストールされているソフトウェアの各々について、起動されているサービスの数を特定する。
(4) Modification 4
The method for calculating the relevance Ls is not limited to the method described in the embodiment. For example, when a plurality of services are activated based on certain software, the relevance Ls may be calculated according to the number of activated services. In this case, the processor 101 specifies the number of activated services for each piece of software installed in the image forming apparatus 1 before the process of step SA3.

図9は、変形例4に係る処理を説明する概念図である。図9は、図5に示した各ソフトウェアどうしの関連を示すクラス図である。ここでは、ソフトウェアAからソフトウェアEまでの各ソフトウェアが画像形成装置1にインストールされている場合を例に説明する。図9において、各ソフトウェアのクラスに含まれた黒丸の数は、あるソフトウェアにより起動されているサービスの数を表す。図9に示す例では、ソフトウェアA、ソフトウェアC、およびソフトウェアDにおいてそれぞれ1つのサービスが起動されており、ソフトウェアBにおいて2つのサービスが起動されている。したがって、ソフトウェアAとソフトウェアBとの関連は「2」であり、ソフトウェアAとソフトウェアDとの関連は「1」である。そのため、ソフトウェアAの関連度Lsは「3」である。   FIG. 9 is a conceptual diagram illustrating a process according to the fourth modification. FIG. 9 is a class diagram showing the relationship between the software shown in FIG. Here, a case where software from software A to software E is installed in the image forming apparatus 1 will be described as an example. In FIG. 9, the number of black circles included in each software class represents the number of services activated by a certain software. In the example illustrated in FIG. 9, one service is activated in each of software A, software C, and software D, and two services are activated in software B. Therefore, the relationship between software A and software B is “2”, and the relationship between software A and software D is “1”. Therefore, the relevance Ls of software A is “3”.

(5)変形例5
複雑度Cpは、画像形成装置1にインストールされているソフトウェアの数に応じて算出されてもよい。この場合、プロセッサ101は、インストールされているソフトウェアの数が多いほど複雑度Cpが高くなるように、複雑度Cpを算出する。さらに別の例で、複雑度Cpは、関連度Lfおよび関連度Lsのいずれか一方に応じて算出されてもよい。この場合、関連度データには、関連度Lfおよび関連度Lsのいずれか一方が示されていてもよい。
(5) Modification 5
The complexity Cp may be calculated according to the number of software installed in the image forming apparatus 1. In this case, the processor 101 calculates the complexity Cp so that the complexity Cp increases as the number of installed software increases. In still another example, the complexity Cp may be calculated according to one of the relevance Lf and the relevance Ls. In this case, the association degree data may indicate either the association degree Lf or the association degree Ls.

(6)変形例6
画像形成装置1およびプロセッサ101のハードウェア構成は、図1および図2に示した構成に限らない。図3に示した各ステップの処理が実行されれば、画像形成装置1またはプロセッサ101はどのようなハードウェア構成であってもよい。例えば、プロセッサ101は、デュアルコアプロセッサに限らない。プロセッサ101は、3つ以上のプロセッサコアを有するマルチコアプロセッサ(例えば、トリプルコアプロセッサ、またはクアッドコアプロセッサなど)であってもよい。また、プロセッサ101の機能的構成は、図2に示した構成に限らない。例えば、決定手段1011は、プロセッサコア101Aおよびプロセッサコア101Bのいずれか一方が有していてもよい。この場合、閾値Thを決定する処理は、決定手段1011を有するプロセッサ101により行われる。
(6) Modification 6
The hardware configurations of the image forming apparatus 1 and the processor 101 are not limited to the configurations shown in FIGS. As long as the processing of each step shown in FIG. 3 is executed, the image forming apparatus 1 or the processor 101 may have any hardware configuration. For example, the processor 101 is not limited to a dual core processor. The processor 101 may be a multi-core processor (for example, a triple core processor or a quad core processor) having three or more processor cores. Further, the functional configuration of the processor 101 is not limited to the configuration illustrated in FIG. For example, the determination unit 1011 may be included in either the processor core 101A or the processor core 101B. In this case, the process for determining the threshold Th is performed by the processor 101 having the determining means 1011.

(7)その他の変形例
実施形態において、プロセッサ101によって実行されるプログラムは、磁気記録媒体(磁気テープ、磁気ディスク(HDD、FD(Flexible Disk))など)、光記録媒体(光ディスク(CD(Compact Disk)、DVD(Digital Versatile Disk))など)、光磁気記録媒体、半導体メモリ(フラッシュROMなど)などのコンピュータが読み取り可能な記録媒体に記憶した状態で提供されてもよい。また、このプログラムは、インターネットなどのネットワーク経由でダウンロードされてもよい。
(7) Other Modifications In the embodiment, the program executed by the processor 101 includes a magnetic recording medium (magnetic tape, magnetic disk (HDD, FD (Flexible Disk)), etc.), an optical recording medium (optical disc (CD (Compact)). Disk), DVD (Digital Versatile Disk), etc.), magneto-optical recording medium, semiconductor memory (flash ROM, etc.), etc. The program may be downloaded via a network such as the Internet.

初期値データは実施形態に記載されたものに限らない。例えば、初期値データには、画像形成速度Viと初期値Th0との対応が非連続に示されていてもよい。この場合、プロセッサ101は、特定された画像形成速度に応じた初期値Th0を、線形補間により決定してもよい。
実施形態に示した閾値Thおよび範囲はあくまで一例であり、閾値Thはいかなる値または範囲で用いられてもよい。
The initial value data is not limited to that described in the embodiment. For example, the correspondence between the image forming speed Vi and the initial value Th0 may be discontinuously shown in the initial value data. In this case, the processor 101 may determine an initial value Th0 corresponding to the specified image forming speed by linear interpolation.
The threshold value Th and the range shown in the embodiment are merely examples, and the threshold value Th may be used in any value or range.

プロセッサ101が組み込まれる装置は、画像形成装置1に限らない。プロセッサ101は、パーソナルコンピュータなどの他の情報処理装置に組み込まれてもよい。   The apparatus in which the processor 101 is incorporated is not limited to the image forming apparatus 1. The processor 101 may be incorporated in another information processing apparatus such as a personal computer.

1…画像形成装置、10…制御部、101…マルチコアプロセッサ、102…ROM、103…RAM、11…通信部、12…記憶部、13…表示部、14…入力部、15…画像形成部、101A,B…プロセッサコア、1011…決定手段、1012…切替手段   DESCRIPTION OF SYMBOLS 1 ... Image forming apparatus, 10 ... Control part, 101 ... Multi-core processor, 102 ... ROM, 103 ... RAM, 11 ... Communication part, 12 ... Memory | storage part, 13 ... Display part, 14 ... Input part, 15 ... Image forming part, 101A, B ... Processor core, 1011 ... Determination means, 1012 ... Switching means

Claims (9)

マルチコアプロセッサであって、
第1のプロセッサコアと、
前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、
当該マルチコアプロセッサを含む装置のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、
与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段と
を有するマルチコアプロセッサ。
A multi-core processor,
A first processor core;
A second processor core having higher power consumption and processing capacity than the first processor core;
Determining means for determining a threshold value of a load magnitude at which processing by the first processor core and processing by the second processor core are switched according to a hardware configuration or a software configuration of an apparatus including the multi-core processor;
A multi-core processor comprising: a switching unit that switches between processing by the first processor core and processing by the second processor core according to a given processing load and the threshold value.
前記決定手段は、前記装置にインストールされているソフトウェアの複雑度が高いほど前記第2のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定する
ことを特徴とする請求項1に記載のマルチコアプロセッサ。
The said determination means determines the said threshold value so that the probability that it will switch to the process by a said 2nd processor core will become high, so that the complexity of the software installed in the said apparatus is high. The described multi-core processor.
前記複雑度は、前記装置にインストールされているソフトウェアの数に応じて決まる
ことを特徴とする請求項2に記載のマルチコアプロセッサ。
The multi-core processor according to claim 2, wherein the complexity is determined according to the number of software installed in the device.
前記複雑度は、複数の前記ソフトウェアが互いに関連する度合いに応じて決まる
ことを特徴とする請求項2または3に記載のマルチコアプロセッサ。
The multi-core processor according to claim 2 or 3, wherein the complexity is determined according to a degree to which a plurality of the software are related to each other.
前記決定手段は、前記装置に決められた処理を実行させるために前記装置に組み込まれている電子機器の構成に応じて前記閾値を決定する
ことを特徴とする請求項1ないし4のいずれか1項に記載のマルチコアプロセッサ。
The said determination means determines the said threshold value according to the structure of the electronic device incorporated in the said apparatus in order to make the said apparatus perform the determined process. The any one of Claim 1 thru | or 4 characterized by the above-mentioned. The multi-core processor according to item.
前記切替手段は、
与えられた処理の負荷の大きさが閾値以上になると、前記第1のプロセッサコアによる処理を前記第2のプロセッサコアによる処理に切り替え、
与えられた処理の負荷の大きさが閾値を下回ると、前記第2のプロセッサコアによる処理を前記第1のプロセッサコアによる処理に切り替える
ことを特徴とする請求項1ないし5のいずれか1項に記載のマルチコアプロセッサ。
The switching means is
When the magnitude of the given processing load exceeds a threshold value, the processing by the first processor core is switched to the processing by the second processor core,
The process according to any one of claims 1 to 5, wherein when the magnitude of a given process load falls below a threshold value, the process by the second processor core is switched to the process by the first processor core. The described multi-core processor.
画像を処理するマルチコアプロセッサと、
前記マルチコアプロセッサにより処理された画像を記録媒体に形成する画像形成部と
を有し、
前記マルチコアプロセッサは、
第1のプロセッサコアと、
前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアと、
自機のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定する決定手段と、
与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替える切替手段と
を有する画像形成装置。
A multi-core processor for processing images;
An image forming unit that forms an image processed by the multi-core processor on a recording medium,
The multi-core processor is
A first processor core;
A second processor core having higher power consumption and processing capacity than the first processor core;
Determining means for determining a threshold value of a load magnitude at which processing by the first processor core and processing by the second processor core are switched according to a hardware configuration or a software configuration of the own device;
An image forming apparatus comprising: a switching unit that switches between processing by the first processor core and processing by the second processor core in accordance with a given processing load and the threshold value.
前記決定手段は、前記画像形成部が画像を形成する速度が速いほど前記第2のプロセッサコアによる処理に切り替わる確率が高くなるように、前記閾値を決定する
ことを特徴とする請求項7に記載の画像形成装置。
The said determination means determines the said threshold value so that the probability that it will switch to the process by a said 2nd processor core will become high, so that the speed at which the said image formation part forms an image is high. Image forming apparatus.
第1のプロセッサコアと、前記第1のプロセッサコアよりも消費電力および処理能力が高い第2のプロセッサコアとを有するマルチコアプロセッサに、
当該マルチコアプロセッサを含む装置のハードウェア構成またはソフトウェア構成に応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とが切り替わる負荷の大きさの閾値を決定するステップと、
与えられた処理の負荷の大きさと前記閾値とに応じて、前記第1のプロセッサコアによる処理と前記第2のプロセッサコアによる処理とを切り替えるステップと
を実行させるためのプログラム。
A multi-core processor having a first processor core and a second processor core having higher power consumption and processing capacity than the first processor core,
Determining a threshold value of a load magnitude at which processing by the first processor core and processing by the second processor core are switched according to a hardware configuration or a software configuration of the apparatus including the multi-core processor;
A program for executing a step of switching between processing by the first processor core and processing by the second processor core in accordance with a given processing load and the threshold value.
JP2013138937A 2013-07-02 2013-07-02 Multi-core processor, image forming apparatus, and program Expired - Fee Related JP6056683B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013138937A JP6056683B2 (en) 2013-07-02 2013-07-02 Multi-core processor, image forming apparatus, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013138937A JP6056683B2 (en) 2013-07-02 2013-07-02 Multi-core processor, image forming apparatus, and program

Publications (2)

Publication Number Publication Date
JP2015011663A JP2015011663A (en) 2015-01-19
JP6056683B2 true JP6056683B2 (en) 2017-01-11

Family

ID=52304729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013138937A Expired - Fee Related JP6056683B2 (en) 2013-07-02 2013-07-02 Multi-core processor, image forming apparatus, and program

Country Status (1)

Country Link
JP (1) JP6056683B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101797845B1 (en) 2016-02-16 2017-11-14 가천대학교 산학협력단 Parallel video processing apparatus using multicore system and method thereof
KR101925681B1 (en) 2016-09-28 2018-12-05 가천대학교 산학협력단 Parallel video processing using multicore system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215168A (en) * 1990-12-13 1992-08-05 Nec Corp Computer system
JP4058038B2 (en) * 2004-12-22 2008-03-05 株式会社日立製作所 Load monitoring device and load monitoring method

Also Published As

Publication number Publication date
JP2015011663A (en) 2015-01-19

Similar Documents

Publication Publication Date Title
US20120137087A1 (en) Storage area management apparatus for managing storage areas provided from upper apparatuses, and control method and storage medium therefor
JP2009230670A (en) Processor system
JP6056683B2 (en) Multi-core processor, image forming apparatus, and program
US20160078332A1 (en) Image forming device, method of switching modes, and computer-readable recording medium
JP2009026199A (en) Clock frequency control method and computer program
JP2010165059A (en) Universal printer driver program and recording medium
US20220311900A1 (en) Image processing apparatus, image processing method, and non-transitory computer-readable storage medium for generating intermediate data based on print data
JP6056433B2 (en) Image processing device
JP6582663B2 (en) Image processing apparatus and image processing program
JP6119498B2 (en) Multi-core processor, image forming apparatus, and program
JP2013012799A (en) Image processing apparatus and image formation apparatus
JP6786833B2 (en) Information processing device
JP2014075768A (en) Information processing apparatus, application program introduction device, and program
JP2012234458A (en) Image processing device, and control method and program for image processing device
JP2017167836A (en) Image formation device, program
WO2019150662A1 (en) Processing device, processing method, and program
US20110063674A1 (en) Information processing apparatus and computer-readable medium including computer program
JP2016064639A (en) Image formation device, mode shifting method, and program
JP5842437B2 (en) Information processing apparatus and information processing program
JP2014123317A (en) Image processing apparatus and program
JP2011048590A (en) Image forming device
JP2006259996A (en) Form overlay control method, control device, printer driver, and output device
JP2009134413A (en) Image processing system and image processing program
JP2010055144A (en) Information processor and program
JP2020030578A (en) Information processing device and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees