JP5948767B2 - Nitride semiconductor light emitting device - Google Patents
Nitride semiconductor light emitting device Download PDFInfo
- Publication number
- JP5948767B2 JP5948767B2 JP2011193708A JP2011193708A JP5948767B2 JP 5948767 B2 JP5948767 B2 JP 5948767B2 JP 2011193708 A JP2011193708 A JP 2011193708A JP 2011193708 A JP2011193708 A JP 2011193708A JP 5948767 B2 JP5948767 B2 JP 5948767B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- side contact
- light emitting
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、発光ダイオード(LED)、レーザーダイオード、太陽電池および光センサ、またトランジスタ等の窒化物半導体素子に関する。 The present invention relates to a light emitting diode (LED), a laser diode, a solar cell, a photosensor, and a nitride semiconductor device such as a transistor.
半導体発光素子(LED)は、与えられた電気エネルギーを有効に利用するために半導体素子内において電気抵抗を故意に高くする必要がある部分以外はできるだけ抵抗率を小さくかつ、できるだけ電流が効率よく流れる構造にして順方向電圧を下げることが望ましく、これによってLEDの発光効率を向上させることができる。半導体の電気抵抗を低下させるには電流の流れる断面積を大きくすることや、不純物を多くドーピングすることで抵抗率を下げることにより可能である。 A semiconductor light emitting device (LED) has a resistivity as small as possible and a current flows as efficiently as possible except for a portion where it is necessary to intentionally increase the electrical resistance in the semiconductor device in order to effectively use the supplied electric energy. It is desirable to reduce the forward voltage by using a structure, which can improve the luminous efficiency of the LED. In order to reduce the electrical resistance of the semiconductor, it is possible to increase the cross-sectional area through which a current flows or to decrease the resistivity by doping a large amount of impurities.
一般に、P型半導体層については、もともと抵抗率が高いことから、電流の流れる距離が短くなるよう設計されている。一方,電流拡散で大きな役割を担っているN型半導体層においては高濃度の不純物ドーピングを行うことや絶縁体基板上に成長させて正電極(p電極)と負電極(n電極)を同じ側からとり電流がN型半導体層を横に流れる構造のLEDにおいてはN型半導体層を厚くすることにより抵抗を下げている。 In general, the P-type semiconductor layer is designed so that the current flow distance is shortened because the resistivity is originally high. On the other hand, in an N-type semiconductor layer that plays a major role in current diffusion, high-concentration impurity doping or growth on an insulator substrate is performed so that the positive electrode (p electrode) and the negative electrode (n electrode) are on the same side. In an LED having a structure in which a current flows through the N-type semiconductor layer laterally, the resistance is lowered by increasing the thickness of the N-type semiconductor layer.
また、従来のMOCVDによるGaN系LED素子においては、例えば、特許文献1等に示すように、発光層(活性層)にInGaNが用いられ、N型半導体層にはInGaNやGaNにSiをドーピングしたものが用いられている。
In addition, in conventional GaN-based LED elements by MOCVD, for example, as shown in
しかしながら、N型半導体層の抵抗を下げるためにSiを多くドーピングしていくと、成長途中でピットやクラックなどの問題が発生しやすくなるためSiドープ量に限界があり、膜厚にも限界があった。
したがって、従来の窒化物半導体素子は、n側の抵抗を十分低くすることができず、順方向電圧を十分低くすることができなかった。
However, if a large amount of Si is doped in order to reduce the resistance of the N-type semiconductor layer, problems such as pits and cracks are likely to occur during the growth, so there is a limit to the amount of Si doping and the film thickness is also limited. there were.
Therefore, the conventional nitride semiconductor device cannot sufficiently reduce the resistance on the n side and cannot sufficiently reduce the forward voltage.
そこで、本発明は、従来に比較して順方向電圧を低くできる窒化物半導体素子を提供することを目的とする。 Therefore, an object of the present invention is to provide a nitride semiconductor device capable of lowering the forward voltage as compared with the prior art.
以上の目的を達成するために、本発明に係る窒化物半導体発光素子は、SiがドープされたGaNからなるn側コンタクト層を含むn側窒化物半導体層と活性層とp側窒化物半導体層とを備え、前記n側窒化物半導体層は前記n側コンタクト層よりSi不純物濃度の高いAlxGa1−xN(1>x>0)層を有することを特徴とする。 In order to achieve the above object, a nitride semiconductor light emitting device according to the present invention includes an n-side nitride semiconductor layer, an active layer, and a p-side nitride semiconductor layer including an n-side contact layer made of GaN doped with Si. The n-side nitride semiconductor layer has an AlxGa1-xN (1> x> 0) layer having a higher Si impurity concentration than the n-side contact layer.
以上のように構成された本発明に係る窒化物半導体発光素子によれば、前記n側窒化物半導体層が、前記n側コンタクト層よりSi不純物濃度の高いAlxGa1−xN(1>x>0)層を有しているので、従来に比較して順方向電圧の低い窒化物半導体素子を提供することができる。 According to the nitride semiconductor light emitting device of the present invention configured as described above, the n-side nitride semiconductor layer has an AlxGa1-xN (1> x> 0) having a higher Si impurity concentration than the n-side contact layer. Since it has a layer, it is possible to provide a nitride semiconductor device having a forward voltage lower than that of the prior art.
以下、図面を参照しながら本発明に係る実施形態の窒化物半導体発光素子について説明する。
<実施形態>
本発明に係る実施形態の窒化物半導体発光素子は、SiがドープされたGaNからなるn側コンタクト層を含むn側窒化物半導体層と活性層とp側窒化物半導体層とを含んで構成されており、n側窒化物半導体層にn側コンタクト層よりSi不純物濃度の高いAlxGa1−xN(1>x>0)層を有することを特徴としている。
A nitride semiconductor light emitting device according to an embodiment of the present invention will be described below with reference to the drawings.
<Embodiment>
A nitride semiconductor light emitting device according to an embodiment of the present invention includes an n-side nitride semiconductor layer including an n-side contact layer made of Si-doped GaN, an active layer, and a p-side nitride semiconductor layer. The n-side nitride semiconductor layer has an AlxGa1-xN (1>x> 0) layer having a higher Si impurity concentration than the n-side contact layer.
図1には、本発明に係る実施形態の1つの例として、n側コンタクト層4の下面に接して、n側コンタクト層4よりSi不純物濃度の高いn+AlxGa1−xN(1>x>0)層13が形成された窒化物半導体発光素子を示している。
尚、本明細書において下面とは、基板に近い方の面をいい、上面とは基板から遠い方の面をいう。
In FIG. 1, as one example of the embodiment according to the present invention, n + Al x Ga 1-x N (1>x> 0 is in contact with the lower surface of the n-
In the present specification, the lower surface means a surface closer to the substrate, and the upper surface means a surface far from the substrate.
図1に示す窒化物半導体発光素子において、バッファ層2はAlGaNからなり、n側窒化物半導体層は、基板2側から、アンドープGaN層3、n+AlxGa1−xN(1>x>0)層13、SiがドープされたGaNからなるn側コンタクト層4、n側GaN複合層6、超格子バッファ層7からなる。また、活性層8は、例えば、井戸層と障壁層とが繰り返し交互に積層された多重量子井戸構造からなり、p側窒化物半導体層は、p側クラッド層9、p側コンタクト層10からなる。また、n側コンタクト層4、p側窒化物半導体層、活性層8、超格子バッファ層7及びn側GaN複合層6の一部を除去して露出させたn側コンタクト層4の上面にはn電極5が形成され、P側コンタクト層10の上面には例えば透明のPコンタクト電極11が形成され、そのPコンタクト電極11の上にはpパッド電極12が形成される。
In the nitride semiconductor light emitting device shown in FIG. 1, the
以上のように構成された実施形態の窒化物半導体発光素子は、n側窒化物半導体層において、n側コンタクト層4より抵抗が低いSi不純物濃度の高いn+AlxGa1−xN(1>x>0)層13を有しているので、n側窒化物半導体層の抵抗を低くすることができ、順方向電圧を低くすることができる。
以下、その理由を具体的に説明する。
尚、本明細書において、n+AlxGa1−xN(1>x>0)層13は、n+AlGaN層13と記載することもある。
In the nitride semiconductor light emitting device of the embodiment configured as described above, in the n-side nitride semiconductor layer, n + AlxGa1-xN (1>x> 0 having a lower Si impurity concentration than the n-
The reason will be specifically described below.
In the present specification, the n + AlxGa1-xN (1>x> 0)
図8は、n+AlGaN層13を備えていない比較例の窒化物半導体発光素子の断面図である。この比較例の窒化物半導体発光素子は、n+AlGaN層13を備えていないことを除いて図1の実施形態の窒化物半導体発光素子と同様に構成され、実施形態の窒化物半導体発光素子と同様の要素には同様の符号を付して示している。 FIG. 8 is a cross-sectional view of a nitride semiconductor light emitting device of a comparative example that does not include the n + AlGaN layer 13. The nitride semiconductor light emitting device of this comparative example is configured similarly to the nitride semiconductor light emitting device of the embodiment of FIG. 1 except that the n + AlGaN layer 13 is not provided. Similar elements are denoted by the same reference numerals.
また、比較例の窒化物半導体発光素子において、n側コンタクト層4はSiがドープされたGaNからなり、そのSiのドープ量(不純物濃度)と膜厚はn側コンタクト層4全体の抵抗値が小さくなるように設定される。すなわち、背景技術のところで説明したように、N型半導体層の抵抗を下げるためにSiを多くドーピングしていくと、成長途中でピットやクラックなどが発生しやすくなるためSiドープ量に限界があり、膜厚にも限界がある。このことから、その両者を考慮してn側コンタクト層4全体の抵抗値が小さくなるようにSiドープ量と膜厚とが設定される。したがって、n側半導体層全体の抵抗値の低減には一定の限界があった。尚、一般に三元混晶のAlGaNよりも二元混晶のGaNの結晶性がよいとされていることから、可視光発光可能な窒化物半導体発光素子の場合、通常はn側コンタクト層にGaNが用いられる。
Further, in the nitride semiconductor light emitting device of the comparative example, the n-
これに対して、本発明は、Gaの一部をAlで置き換えたAlGaN層が、GaNに比べてピットやクラックを発生させることなく比較的多くのSiをドープすることができることに着目して、n側半導体層にn側コンタクト層4とは別にn+AlGaN層13を設けた構造になっている。
In contrast, the present invention focuses on the fact that an AlGaN layer in which a part of Ga is replaced with Al can be doped with a relatively large amount of Si without generating pits and cracks compared to GaN. In this structure, an n + AlGaN layer 13 is provided separately from the n-
図4には、GaNとAlGaN層のSi不純物濃度に対するピットの発生状況を示している。尚、このピットの発生有無は、サファイア基板上に、アンドープGaN層を介して、SiをドープしたGaN層とAlGaN層をそれぞれ成長させたときの表面観察により評価した。 FIG. 4 shows the occurrence of pits with respect to the Si impurity concentration of the GaN and AlGaN layers. The presence or absence of this pit was evaluated by surface observation when a Si-doped GaN layer and an AlGaN layer were grown on the sapphire substrate via an undoped GaN layer.
図4に示すように、AlGaN層は、例えば、Al混晶比が0.01の場合で見ると、GaNではSi不純物濃度が1.5×1019原子/cm3以上になるとピットが発生するのに対して、Si不純物濃度が4.5×1019原子/cm3であってもピットの発生はない。したがって、AlGaN層はピットを発生させることなくGaN層の3倍以上のSi不純物濃度にでき、低抵抗にできることが理解できる。 As shown in FIG. 4, in the AlGaN layer, for example, when the Al mixed crystal ratio is 0.01, pits are generated when the Si impurity concentration is 1.5 × 10 19 atoms / cm 3 or more in GaN. On the other hand, even if the Si impurity concentration is 4.5 × 10 19 atoms / cm 3 , no pits are generated. Therefore, it can be understood that the AlGaN layer can have a Si impurity concentration three times or more that of the GaN layer without generating pits, and can have a low resistance.
このように、AlGaN層はピットを発生させることなくGaN層の3倍以上のSi不純物濃度にでき、低抵抗にできるので、n側コンタクト層4とn+AlGaN層13とを合わせた電流路の抵抗をn側コンタクト層4のみで電流路を形成した比較例に比べて小さくすることができる。さらに、n+AlGaN層13を設けることにより電流を横方向に広がりやすくすることができ、高密度の電流が局所的に流れることを抑制できる。その結果、窒化物半導体発光素子の順方向電圧を低くすることができる。
Thus, since the AlGaN layer can have a Si impurity concentration three times or more that of the GaN layer without generating pits and can have a low resistance, the current path of the n-
本発明において、低抵抗のn+AlGaN層13は、n側コンタクト層4全体の合計厚みの1/8以上であることが好ましい。厚みが薄いほどn側半導体層の抵抗を下げる効果が小さくなるからである。
In the present invention, the low resistance n + AlGaN layer 13 is preferably 8 or more of the total thickness of the entire n-
以上のように、本発明は、AlGaN層がGaN層より高い濃度にSi不純物をドープでき、低抵抗にできることを利用して、n側コンタクト層4とn+AlGaN層13とを合わせた電流路の抵抗を低くするものである。したがって、本発明は、n側コンタクト層4の下面に接して、n+AlGaN層13を設けた場合に限られるものではなく、AlxGa1−xN(1>x>0)層は、少なくともn側窒化物半導体層にあれば、n側窒化物半導体層の抵抗を低くすることができる。また、AlxGa1−xN(1>x>0)層は、n側コンタクト層のどちら側、すなわち活性層8とn側コンタクト層4の間にあってもよいし、n側コンタクト層4と基板1の間(n側コンタクト層がAlGaN層と活性層との間)にあってもよい。しかしながら、本発明において、AlxGa1−xN(1>x>0)層13は、n電極からの距離が短いことが好ましい。したがって、より好ましくは、AlxGa1−xN(1>x>0)層13は、n側コンタクト層4の上面若しくは下面に接することが良い。
n+AlGaN層13がn側コンタクト層4の下側にある場合、両者の間に他の層が介在すると、n+AlGaN層13まで電流が届かない可能性がある。そこで、係る場合はn側コンタクト層4とn+AlGaN層13とが接していることが好ましい。
図2には、図1に比較して、n+AlGaN層13がn電極5に近い例を示し、図3には、n側コンタクト層4の上面に接してn+AlGaN層13が形成されている例を示している。尚、図2に示す例では、n+AlGaN層13の基板側に接して、例えば、n側コンタクト層4と同一組成の下地層14を設けている。
以上のように、n+AlGaN層13は、種々の位置に形成できるので、目的に応じて適切な位置に形成することができる。
As described above, the present invention uses the fact that the AlGaN layer can be doped with Si impurities at a higher concentration than the GaN layer and can have a low resistance, so that the current path combining the n-
When the n + AlGaN layer 13 is below the n-
FIG. 2 shows an example in which the n + AlGaN layer 13 is closer to the
As described above, since the n + AlGaN layer 13 can be formed at various positions, it can be formed at an appropriate position according to the purpose.
例えば、基板を残したままp型電極とn型電極を同じ側からとる構造の場合、n+AlGaN層13がn側コンタクト層4の上に(活性層との間に)接して形成されると、順方向電圧低減の効果がより大きくなる。また、上層に形成する活性層等の結晶性を高く保って,高温動作時の光出力低下を重視する場合は、n+AlGaN層13の位置をn側コンタクト層の下面に接して設けることが望ましくその場合でも順電圧低減効果は得られる。 For example, in the case of a structure in which the p-type electrode and the n-type electrode are taken from the same side while leaving the substrate, the n + AlGaN layer 13 is formed on and in contact with the n-side contact layer 4 (between the active layer). As a result, the effect of reducing the forward voltage is further increased. Further, in the case where the crystallinity of the active layer formed on the upper layer is kept high and importance is attached to the decrease in light output during high temperature operation, the position of the n + AlGaN layer 13 should be provided in contact with the lower surface of the n-side contact layer. Even in such a case, the effect of reducing the forward voltage can be obtained.
以上のように、本発明に係る窒化物半導体発光素子によれば、順方向電圧の低減が可能となり、半導体発光素子の発光効率を向上させることができる。特にn側の層での電力損失が多くなる高電流動作では、n側の層での電力損失は投入電流の二乗に比例して増大するので、順電圧低減効果や発光効率の低減効果が大きい。 As described above, according to the nitride semiconductor light emitting device according to the present invention, the forward voltage can be reduced, and the light emission efficiency of the semiconductor light emitting device can be improved. In particular, in a high current operation in which the power loss in the n-side layer increases, the power loss in the n-side layer increases in proportion to the square of the input current, so that the forward voltage reduction effect and the light emission efficiency reduction effect are large. .
以下、実施形態の窒化物半導体発光素子における、各層について説明する。 Hereinafter, each layer in the nitride semiconductor light emitting device of the embodiment will be described.
<バッファ層>
バッファ層2は、基板1と窒化物半導体層との格子定数等の違いにより生じる歪による応力を緩和する層であり、例えば、AlxGa1−xN(0<x≦1)からなる。
AlxGa1−xN以外に、例えば、AlNなども用いることができる。
<Buffer layer>
The
In addition to AlxGa1-xN, for example, AlN can also be used.
<アンドープGaN層3>
アンドープGaN層3は、バッファ層に生じたピットを減少させるためピット埋め込み層であり、例えば、3μmの厚さに形成される。
<
The
<n+AlxGa1−xN(1>x>0)層13>
n+AlGaN層13は、上述したように、n側コンタクト層4とともにn側において横方向に電流を拡散する電流路を形成し、電流路全体の抵抗を低下させる。Al混晶比は、好ましくは、0.03≧x>0、より好ましくは、0.02≧x≧0.005に設定される。Al混晶比が高くなり過ぎると、結晶性が低下すると共にAlの面内組成分布が悪化してAlが不足する部位が発生し、Al混晶比が低すぎると、ピットの発生を抑える効果が低下する。これらのことを考慮すると、最も好ましいAl混晶比は、0.01程度である。n+AlGaN層13の膜厚は、薄いとn側半導体層全体の抵抗を低下させる効果が小さくなり、厚いと反応中のウエハの反りが大きくなるなどの問題があるために、n+AlGaN層の膜厚tは、3.0μm≧t≧0.05μm、より好ましくは、2μm≧t≧1μmの範囲に設定される。
また、Si不純物濃度は、n側コンタクト層4より高い値であってかつ好ましくは、1.18×1019原子/cm3〜5.6×1019原子/cm3の範囲、より好ましくは2×1019原子/cm3〜4×1019原子/cm3の範囲に設定される。
<N + AlxGa1-xN (1>x> 0)
As described above, the n + AlGaN layer 13 forms a current path that diffuses current in the lateral direction on the n side together with the n-
The Si impurity concentration is higher than that of the n-
また、このn+AlGaN層13は、MOCVD(有機金属気相成長法)で形成されるが、膜厚を均一にするために、キャリアガスであるH2をGaNを成長させる際の2倍程度流すことが望ましい。Alの原料ガスは、例えば、TMAであり、その流量によりAl混晶比を調整することができる。さらに、Al面内組成分布を良好にするにはn+AlGaN層13の成長速度を30nm/min程度とすることが望ましい。また、Si不純物濃度はSiの原料ガスの流量比により調整する。 The n + AlGaN layer 13 is formed by MOCVD (metal organic vapor phase epitaxy), but in order to make the film thickness uniform, the carrier gas H 2 is about twice as large as when GaN is grown. It is desirable to flow. The Al source gas is, for example, TMA, and the Al mixed crystal ratio can be adjusted by the flow rate. Furthermore, in order to improve the Al in-plane composition distribution, it is desirable that the growth rate of the n + AlGaN layer 13 be about 30 nm / min. The Si impurity concentration is adjusted by the flow rate ratio of the Si source gas.
<n側コンタクト層4>
n側コンタクト層4は、n電極5が形成される層である。n側コンタクト層4は、n電極と良好なオーミック接触を実現するため、好ましくは、SiがドープされたGaNからなり、Si不純物濃度は高い方が好ましいが、ピットの発生を抑えて比較的厚く形成するために、好ましくは、8×1018原子/cm3〜1.32×1019原子/cm3の範囲に設定される。また、n側コンタクト層4の膜厚は、1μm以上であることが好ましい。
<N-
The n-
<n側GaN複合層6>
n側GaN複合層6は、低い順方向電圧と高い耐圧特性を得るために形成される層である。例えば、アンドープGaN層と、SiドープGaN層及びアンドープGaN層を順に積層させた複合膜とすることができる。複合膜を構成する個々の膜厚は限定されないが、5〜500nmが適しており、好ましくは、5〜300nmが良い。
<N-side GaN
The n-side GaN
<超格子バッファ層7>
超格子バッファ層7は、活性層と超格子バッファ層7より下に形成されたGaN層との間の緩衝層である。例えば、GaN層及びInGaN層からなる多層膜とすることができる。多層膜は、全体がアンドープでも良いし、GaNのみにSiドープしても良い。多層膜を構成する個々の膜厚は限定されないが、1〜5nmが適している。
<
The
<活性層8>
活性層8は、例えば、井戸層と障壁層とが繰り返し交互に積層された多重量子井戸構造からなり、例えば、井戸層は、所望の発光波長の光に応じてInの混晶比が設定されたInGaNからなる。また、障壁層は、井戸層よりInの混晶比が小さいInGaN、GaN又はそれらにAlが含まれた組成からなる。
<
The
<p側クラッド層9>
p側クラッド層9は、電子をブロックするp側の障壁層であり、例えば、膜厚が、10〜30nmのMgドープのAlyGa1−yN(1≧y≧0)からなる。
<P-
The p-
<p側コンタクト層10>
p側コンタクト層10は、pコンタクト電極11が設けられる層であり、例えばMgドープGaN層からなる。
<P-
The p-
<n電極5>
n電極5は、n側コンタクト層4との間でオーミックコンタクトをとる電極である。n電極の材料は、限定されないが、例えばn側コンタクト層4側からTi/Rh/Auの3層構造とすることができる。
<
The
<pコンタクト電極11>
pコンタクト電極11は、例えば、ITO等の透明電極からなり、Pコンタクト電極11を介して光が出射される。
<
The
<pパッド電極12>
pパッド電極12は、限定されないが、電極形成工程の短縮化の観点から、n電極と同じ材料、すなわちn側コンタクト層4側からTi/Rh/Auの3層構造とすることができる。
尚、図1〜図3に示した窒化物半導体発光素子は、いずれもp型電極とn型電極とを同一面側に形成して両電極が同一方向から接続されるように構成した例で示しているが、本発明はこれに限定されるものではなく、p型電極が素子の上面に形成され、n型電極が素子の下面に形成された窒化物半導体発光素子であっても適用することができる。
<
The p-
Each of the nitride semiconductor light emitting devices shown in FIGS. 1 to 3 is an example in which a p-type electrode and an n-type electrode are formed on the same surface side, and both electrodes are connected from the same direction. Although shown, the present invention is not limited to this, and can be applied to a nitride semiconductor light emitting device in which a p-type electrode is formed on the upper surface of the device and an n-type electrode is formed on the lower surface of the device. be able to.
次に、本発明に係る実施例について説明する。
実施例1.
実施例1では、例えば、ヘッドライト用に使用される1mm角の窒化物半導体発光素子を以下のようにして作製した。
Next, examples according to the present invention will be described.
Example 1.
In Example 1, for example, a 1 mm square nitride semiconductor light emitting device used for a headlight was manufactured as follows.
実施例1では、まず、サファイアからなる基板1の上に膜厚20μmのAlGaNのバッファ層2と、膜厚3μmのアンドープGaN層3を形成した。
次に、アンドープGaN層3の上にn側窒化物半導体層を構成する以下の層を順に成長させた。
(1)n+AlGaN層13:
実施例1では、n+AlGaN層13のAl混晶比xは、0.01とし、Si不純物濃度は、3.4×1019原子/cm3になるようにした。
ここで、n+AlGaN層13の成長レートは、比較的低い30nm/minに設定して、1μmの厚さに成長させた。
(2)n側コンタクト層4:
n側コンタクト層4は、膜厚が3μmのSiドープGaNとし、Si不純物濃度は、1.0×1019原子/cm3になるように調整した。
(3)n側GaN複合層6:
n側GaN複合層6は、0.3μmのアンドープGaN層、0.03μmの微量SiドープGaN層、0.005μmとアンドープGaNを順に成長させた3層構造とした。
(4)超格子バッファ層7:
超格子バッファ層7は、n側窒化物半導体層の最後の層であり、5nmのGaN層、4nmのアンドープGaN層、2nmのアンドープIn0.1Ga0.9N層をその順に繰り返しそれぞれ20層となるように積層した。
In Example 1, first, an
Next, the following layers constituting the n-side nitride semiconductor layer were grown in order on the
(1) n + AlGaN layer 13:
In Example 1, the Al mixed crystal ratio x of the n + AlGaN layer 13 was set to 0.01, and the Si impurity concentration was set to 3.4 × 10 19 atoms / cm 3 .
Here, the growth rate of the n + AlGaN layer 13 was set to a relatively low 30 nm / min and was grown to a thickness of 1 μm.
(2) n-side contact layer 4:
The n-
(3) n-side GaN composite layer 6:
The n-side GaN
(4) Superlattice buffer layer 7:
The
次に、n側窒化物半導体層(超格子バッファ層7)の上に、活性層8を形成した。
活性層8は、膜厚4nmのアンドープGaNの障壁層と膜厚3nmのIn0.3Ga0.7Nの井戸層とを繰り返し交互に9層ずつ積層し、最後に障壁層を積層した多重量子井戸構造とした。
Next, the
The
次に、活性層8の上に、p側窒化物半導体層を構成する以下の層を順に成長させた。
(5)p側クラッド層(p側障壁層)9:
p側クラッド層として、厚さが12nmのMgドープのAl0.1Ga0.9N層を形成した。p側クラッド層のMg不純物濃度は、1×1020原子/cm3とした。
(6)p側コンタクト層10:
p側コンタクト層として、膜厚32nmのアンドープのGaN層、膜厚32nmのMg不純物濃度1×1020原子/cm3のGaN層及び膜厚15nmのMg不純物濃度5×1020原子/cm3のGaN層を順に形成した。
このp側コンタクト層を形成した後、N2とO2雰囲気で熱処理(600℃)することでp側窒化物半導体層を低抵抗化した。
Next, the following layers constituting the p-side nitride semiconductor layer were grown in order on the
(5) p-side cladding layer (p-side barrier layer) 9:
As the p-side cladding layer, an Mg-doped Al 0.1 Ga 0.9 N layer having a thickness of 12 nm was formed. The Mg impurity concentration of the p-side cladding layer was 1 × 10 20 atoms / cm 3 .
(6) p-side contact layer 10:
As a p-side contact layer, an undoped GaN layer with a film thickness of 32 nm, a GaN layer with a film thickness of 32 nm and an Mg impurity concentration of 1 × 10 20 atoms / cm 3 and an Mg impurity concentration of 15 nm with an impurity concentration of 5 × 10 20 atoms / cm 3 A GaN layer was formed in order.
After forming this p-side contact layer, the p-side nitride semiconductor layer was reduced in resistance by heat treatment (600 ° C.) in an N 2 and O 2 atmosphere.
次に、上面からn側窒化物半導体層への電気的接続を行うためにp側窒化物半導体層及び活性層の一部をエッチングで除去し、露出させたn側型コンタクト層4の表面にn電極5を形成した。
n電極5は、Ti(1.5nm)/Rh(200nm)/Au(500nm)の3層構造とした。
Next, in order to make an electrical connection from the upper surface to the n-side nitride semiconductor layer, the p-side nitride semiconductor layer and a part of the active layer are removed by etching, and the exposed surface of the n-
The n-
さらに、p側コンタクト層10の上に、pコンタクト電極11として、厚さ170nmのITOを形成し、pコンタクト電極11の上に、pパッド電極12を形成した。
pパッド電極12は、n電極5と同様、Ti(1.5nm)/Rh(200nm)/Au(500nm)の3層構造とした。
Furthermore, ITO having a thickness of 170 nm was formed on the p-
The p-
以上のようにして、発光波長約460nmの青色LEDである実施例1の窒化物半導体発光素子を作製した。 As described above, the nitride semiconductor light emitting device of Example 1 which is a blue LED having an emission wavelength of about 460 nm was manufactured.
実施例2.
実施例2では、n+AlGaN層13の成長レートは、75nm/minに設定した以外は、実施例1と同様にして窒化物半導体発光素子を作製した。
Example 2
In Example 2, a nitride semiconductor light emitting device was fabricated in the same manner as in Example 1 except that the growth rate of the n + AlGaN layer 13 was set to 75 nm / min.
比較例1.
比較例1では、n+AlGaN層13を形成することなく、n側コンタクト層4としてSi不純物濃度が1.0×1019原子/cm3のSiドープGaNを、4μmの厚さに形成した点を除いて実施例1と同様に1mm角の窒化物半導体発光素子を作製した。
Comparative Example 1
In Comparative Example 1, Si doped GaN having a Si impurity concentration of 1.0 × 10 19 atoms / cm 3 was formed as the n-
以上のようにして作製した実施例1、2及び比較例1の順方向電圧(Vf)及び電力効率Wall-plug Efficiency(WPE)を評価した。
その結果を、図5及び図6のグラフと表1に示す。
The forward voltage (Vf) and power efficiency wall-plug efficiency (WPE) of Examples 1 and 2 and Comparative Example 1 produced as described above were evaluated.
The results are shown in the graphs of FIGS.
表1
Table 1
以上の結果から、(a)n+AlGaN層13を形成することにより、順方向電圧を低くできること、(b)n+AlGaN層13の成長レートが低いほど順方向電圧を低下させる効果が大きいこと、(c)順方向電流が大きいほど、順方向電圧を低下させる効果が大きいことがわかる。 From the above results, (a) the forward voltage can be lowered by forming the n + AlGaN layer 13, and (b) the effect of lowering the forward voltage is greater as the growth rate of the n + AlGaN layer 13 is lower. (C) It can be seen that the larger the forward current, the greater the effect of reducing the forward voltage.
実施例3.
実施例3では、500μm×290μmの窒化物半導体発光素子を以下のようにして作製した。
実施例3の窒化物半導体発光素子の半導体積層構造は、n+AlGaN層13とn側コンタクト層4の膜厚が実施例1に比較して異なっている以外は、実施例1と同様にした。
具体的には、
n+AlGaN層13について、Al混晶比xは、0.01とし、Si不純物濃度は、3.4×1019原子/cm3になるようにして、2μmの厚さに形成した。
また、n側コンタクト層4については、膜厚が2μmのSiドープGaNとし、Si不純物濃度は、1.0×1019原子/cm3になるように調整した。
Example 3
In Example 3, a 500 μm × 290 μm nitride semiconductor light emitting device was fabricated as follows.
The semiconductor laminated structure of the nitride semiconductor light emitting device of Example 3 was the same as that of Example 1 except that the film thicknesses of the n + AlGaN layer 13 and the n-
In particular,
The n + AlGaN layer 13 was formed to a thickness of 2 μm so that the Al mixed crystal ratio x was 0.01 and the Si impurity concentration was 3.4 × 10 19 atoms / cm 3 .
The n-
比較例2.
比較例2として、n+AlGaN層13を形成することなく、Si不純物濃度が1.0×1019原子/cm3のSiドープGaNを4μmの厚さに成長させてn側コンタクト層4とした以外は、実施例3と同様にして窒化物半導体発光素子を作製した。
Comparative Example 2
As Comparative Example 2, the n-
以上のようにして作製した実施例3及び比較例2の順方向電圧(Vf)及び電力効率(WPE)を評価した。
その結果を、図7のグラフと表2に示す。
The forward voltage (Vf) and power efficiency (WPE) of Example 3 and Comparative Example 2 produced as described above were evaluated.
The results are shown in the graph of FIG.
表2
Table 2
以上の結果から、中型の窒化物半導体発光素子についても、(a)n+AlGaN層13を形成することにより、順方向電圧を低くできること、(b)順方向電流が大きいほど、順方向電圧を低下させる効果が大きいことがわかる。 From the above results, also for the medium-sized nitride semiconductor light emitting device, (a) the forward voltage can be lowered by forming the n + AlGaN layer 13, and (b) the forward voltage is increased as the forward current is increased. It turns out that the effect to reduce is large.
以上のように、本発明に係る窒化物半導体発光素子によれば、順方向電圧の低減が可能となり、しかも高電流密度になるほどVf低減・効率上昇の効果も大きくなるので、電力損失も小さくできる。これにより、発熱も小さくできるため、特に、高効率固体照明用途に適している。 As described above, according to the nitride semiconductor light emitting device according to the present invention, the forward voltage can be reduced, and the higher the current density, the greater the effect of reducing Vf and increasing the efficiency, so that the power loss can be reduced. . Thereby, since heat generation can be reduced, it is particularly suitable for high-efficiency solid-state lighting applications.
1 基板
2 バッファ層
3 アンドープGaN層
13 n+AlGaN層
4 n側コンタクト層
5 n電極
6 n側GaN複合層
7 超格子バッファ層
8 活性層
9 p側クラッド層
10 p側コンタクト層
11 pコンタクト電極
12 pパッド電極
DESCRIPTION OF
Claims (6)
活性層と、
p側窒化物半導体層とを備え、
前記AlxGa1−xN(1>x>0)層の膜厚tが、2.0μm≧t≧1μm、の範囲に設定され、
前記Al x Ga 1−x N(1>x>0)層が、前記n側コンタクト層に接している窒化物半導体発光素子。 An n-side contact layer made of GaN doped with Si and having an Si impurity concentration of 8.0 × 10 18 atoms / cm 3 to 1.32 × 10 19 atoms / cm 3 , and an Si impurity concentration of 1.18 × 10 6 An Al x Ga 1-x N (1>x> 0) layer that is 19 atoms / cm 3 to 5.6 × 10 19 atoms / cm 3 and is higher than the Si impurity concentration in the n-side contact layer. an n-side nitride semiconductor layer;
An active layer,
a p-side nitride semiconductor layer,
The film thickness t of the Al x Ga 1-x N (1>x> 0) layer is set in a range of 2.0 μm ≧ t ≧ 1 μm ,
The nitride semiconductor light emitting element in which the Al x Ga 1-x N (1>x> 0) layer is in contact with the n-side contact layer .
活性層と、
p側窒化物半導体層とを備え、
前記Al x Ga 1−x N(1>x>0)層の膜厚tが、2.0μm≧t≧1μm、の範囲に設定され、
前記AlxGa1−xN(1>x>0)層が、前記n側コンタクト層と前記活性層の間に位置する窒化物半導体発光素子。 An n-side contact layer made of GaN doped with Si and having an Si impurity concentration of 8.0 × 10 18 atoms / cm 3 to 1.32 × 10 19 atoms / cm 3 , and an Si impurity concentration of 1.18 × 10 6 An Al x Ga 1-x N (1>x> 0) layer that is 19 atoms / cm 3 to 5.6 × 10 19 atoms / cm 3 and is higher than the Si impurity concentration in the n-side contact layer. an n-side nitride semiconductor layer;
An active layer,
a p-side nitride semiconductor layer,
The film thickness t of the Al x Ga 1-x N (1>x> 0) layer is set in a range of 2.0 μm ≧ t ≧ 1 μm,
The Al x Ga 1-x N ( 1>x> 0) layer, nitride compound semiconductor light-emitting element located between the n-side contact layer and the active layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011193708A JP5948767B2 (en) | 2011-09-06 | 2011-09-06 | Nitride semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011193708A JP5948767B2 (en) | 2011-09-06 | 2011-09-06 | Nitride semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013055280A JP2013055280A (en) | 2013-03-21 |
JP5948767B2 true JP5948767B2 (en) | 2016-07-06 |
Family
ID=48131990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011193708A Active JP5948767B2 (en) | 2011-09-06 | 2011-09-06 | Nitride semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5948767B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5880880B2 (en) * | 2013-03-29 | 2016-03-09 | ウシオ電機株式会社 | Nitride light emitting device |
KR102069547B1 (en) | 2013-04-19 | 2020-01-28 | 삼성전자주식회사 | Method and apparatus for transmitting and receiving additional information in a broadcast communication system |
KR102391513B1 (en) | 2015-10-05 | 2022-04-27 | 삼성전자주식회사 | Material layer stack, light emitting device, light emitting package, and method of fabricating the light emitting device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2956489B2 (en) * | 1994-06-24 | 1999-10-04 | 日亜化学工業株式会社 | Crystal growth method of gallium nitride based compound semiconductor |
JP2006313771A (en) * | 2005-05-06 | 2006-11-16 | Showa Denko Kk | Epitaxial substrate for group iii nitride semiconductor element |
-
2011
- 2011-09-06 JP JP2011193708A patent/JP5948767B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013055280A (en) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5191843B2 (en) | Semiconductor light emitting device and wafer | |
JP5143171B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US11088295B2 (en) | Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers | |
TW201724560A (en) | Nitride semiconductor light emitting element | |
JP4892618B2 (en) | Semiconductor light emitting device | |
JP2010028072A (en) | Nitride semiconductor light emitting element | |
JP2009071220A (en) | Group iii nitride compound semiconductor light emitting element | |
JP2007214384A (en) | Nitride semiconductor element | |
JP5948767B2 (en) | Nitride semiconductor light emitting device | |
KR20080077212A (en) | Oxide semiconductor light emitting element | |
JP5762901B2 (en) | Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer | |
JP2013122950A (en) | Group iii nitride semiconductor light-emitting element | |
JP2017045798A (en) | Nitride semiconductor laminate and semiconductor light-emitting element | |
JP5994420B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
JP2016143771A (en) | Epitaxial wafer, semiconductor light-emitting element, light-emitting device, and manufacturing method of epitaxial wafer | |
JP7129630B2 (en) | Light-emitting element and method for manufacturing light-emitting element | |
US11393948B2 (en) | Group III nitride LED structures with improved electrical performance | |
JP2012060172A (en) | Semiconductor light-emitting element | |
JP2013069795A (en) | Semiconductor light-emitting element | |
JP2012064647A (en) | Compound semiconductor light-emitting element and method of manufacturing the same | |
CN111326628A (en) | Light emitting diode based on N-type doped laminated layer and functional layer | |
JP2016181553A (en) | Semiconductor light-emitting device | |
JP6198004B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
JP5942519B2 (en) | Semiconductor light emitting device | |
JP5364818B2 (en) | Semiconductor light emitting device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151218 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5948767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |