JP5923402B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP5923402B2 JP5923402B2 JP2012161759A JP2012161759A JP5923402B2 JP 5923402 B2 JP5923402 B2 JP 5923402B2 JP 2012161759 A JP2012161759 A JP 2012161759A JP 2012161759 A JP2012161759 A JP 2012161759A JP 5923402 B2 JP5923402 B2 JP 5923402B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- line
- precharge
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 70
- 230000008878 coupling Effects 0.000 claims description 57
- 238000010168 coupling process Methods 0.000 claims description 57
- 238000005859 coupling reaction Methods 0.000 claims description 57
- 239000004973 liquid crystal related substance Substances 0.000 claims description 41
- 230000003321 amplification Effects 0.000 claims description 38
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 38
- 230000008859 change Effects 0.000 claims description 14
- 230000003071 parasitic effect Effects 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 101000622137 Homo sapiens P-selectin Proteins 0.000 description 3
- 102100023472 P-selectin Human genes 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Position Input By Displaying (AREA)
Description
本発明の実施形態は、表示装置に関する。 Embodiments described herein relate generally to a display device.
ユーザインタフェースの形としてタッチパネル機能を具備した表示装置を搭載した携帯電話や携帯情報端末、パーソナルコンピュータなどの電子機器が開発されている。このようなタッチパネル機能を具備した電子機器では、液晶表示装置や有機EL表示装置などの表示装置に、別途タッチパネル基板を貼り合わせることでタッチパネル機能を付加することが検討されている。 Electronic devices such as mobile phones, personal digital assistants, and personal computers equipped with a display device having a touch panel function have been developed as a form of user interface. In an electronic device having such a touch panel function, it has been studied to add a touch panel function by separately attaching a touch panel substrate to a display device such as a liquid crystal display device or an organic EL display device.
また、近年、CVD(Chemical Vapor Deposition)法等によりガラス基板等の透明な絶縁基板上にさまざまな材料で薄膜を形成し、切削や研削等の作業を繰り返し行うことにより、走査線や信号線からなる表示素子や、光センサ素子等を形成して、画像読取装置を製造する技術が研究されている。 In recent years, thin films are formed of various materials on a transparent insulating substrate such as a glass substrate by CVD (Chemical Vapor Deposition) method, etc., and by repeating operations such as cutting and grinding, scanning lines and signal lines can be used. A technique for manufacturing an image reading apparatus by forming a display element, an optical sensor element, and the like has been studied.
また、画像読取装置の読み取り方式として、光センサ素子等に替えて導電性の電極を配置し、この電極と指等との間の容量変化によりパネル表面の指等の情報を検知するいわゆる静電容量方式により接触位置を検出する技術が研究されている。 In addition, as a reading method of the image reading device, a conductive electrode is arranged in place of the optical sensor element, and so-called electrostatic detection is performed to detect information such as a finger on the panel surface by a change in capacitance between the electrode and the finger. A technique for detecting a contact position by a capacitive method has been studied.
そして静電容量方式を用いた表示装置では、液晶などの表示パネル中にセンサ機能を組み込む、いわゆるインセル技術が盛んに開発されている。インセル技術によれば、別途作成したタッチパネルを液晶等に貼り合わせる必要がないため、電子機器全体の厚さや重量の増加を回避することが可能になる。さらに液晶等とタッチパネルの間に界面が存在しないため、界面で生じやすい光の反射が発生しないので、表示品位の点でも優れている。 In the display device using the electrostatic capacity method, so-called in-cell technology in which a sensor function is incorporated in a display panel such as a liquid crystal has been actively developed. According to the in-cell technology, it is not necessary to attach a separately created touch panel to a liquid crystal or the like, so that it is possible to avoid an increase in thickness and weight of the entire electronic device. Furthermore, since there is no interface between the liquid crystal or the like and the touch panel, light reflection that tends to occur at the interface does not occur, which is excellent in terms of display quality.
ところで、インセル技術を用いた従来のタッチセンサ内蔵液晶表示装置では、センサ動作により、液晶表示に不良が発生することがあった。この現象は、表示パネル中に近接して表示機能とセンサ機能とが組み込まれていることから、センサ回路を駆動するための信号が表示回路に影響するためと考えられる。 By the way, in the conventional liquid crystal display device with a built-in touch sensor using the in-cell technology, a defect may occur in the liquid crystal display due to the sensor operation. This phenomenon is considered to be because a display function and a sensor function are incorporated close to each other in the display panel, so that a signal for driving the sensor circuit affects the display circuit.
本発明は係る事情に鑑みてなされたものであって、センサ動作が表示機能に与える影響を低減することのできる表示装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object thereof is to provide a display device capable of reducing the influence of sensor operation on the display function.
本発明の一態様による表示装置は、マトリクス状に配置された液晶層を挟持する対向電極と表示電極とからなる画素を有する画素回路と、前記複数の画素回路の行間に配置されて誘電体との間の容量結合の強弱を読み取る複数のセンサ回路と、前記複数の画素回路の行方向に沿って延線された前記センサ回路を駆動する複数の駆動信号線と、固定電位に電気的に接続され且つ特定の駆動信号線と前記画素回路との間に設けられて前記特定の駆動信号線の電圧変化による寄生容量を介した前記表示電極の電圧変化を低減するシールド電極とを有し、前記複数の駆動信号線は、プリチャージゲート線、カップリングパルス線、読出しゲート線を有し、前記センサ回路は、誘電体との間で容量を形成する検知電極と、前記検知電極に電圧を付与するプリチャージ線と、前記検知電極から検知信号を読み出す読出し線と、ソース・ドレインの一方の電極がプリチャージ線に接続し、ゲート電極がプリチャージゲート線に接続するプリチャージトランジスタと、ソース・ドレインの一方の電極がプリチャージトランジスタの他方の電極に接続し、ゲート電極が前記検知電極に接続する増幅トランジスタと、ソース・ドレインの一方の電極が増幅トランジスタの他方の電極に接続し、他方の電極が読出し線に接続し、ゲート電極が読出しゲート線に接続する読出しトランジスタと、ソース・ドレインの一方の電極が増幅トランジスタの他方の電極に接続し、他方の電極が前記検知電極に接続し、ゲート電極がプリチャージゲート線に接続する補償トランジスタと、ソース・ドレインの一方の電極が増幅トランジスタの一方の電極に接続し、他方の電極がカップリングパルス線に接続し、ゲート電極が読出しゲート線に接続する電源切替トランジスタと、を備えた。 A display device according to one embodiment of the present invention includes a pixel circuit including a pixel including a counter electrode and a display electrode that sandwich a liquid crystal layer arranged in a matrix, and a dielectric disposed between rows of the plurality of pixel circuits. A plurality of sensor circuits for reading the strength of capacitive coupling between the plurality of pixel circuits, a plurality of drive signal lines for driving the sensor circuits extended along the row direction of the plurality of pixel circuits, and electrically connected to a fixed potential is and possess a shield electrode provided to reduce the voltage change of the display electrode through the parasitic capacitance due to the voltage change of the specific driving signal line between a particular drive signal line and the pixel circuit, wherein The plurality of drive signal lines include a precharge gate line, a coupling pulse line, and a read gate line, and the sensor circuit applies a voltage to the detection electrode that forms a capacitance with a dielectric and the detection electrode Do A recharge line, a read line for reading a detection signal from the detection electrode, a precharge transistor having one of a source / drain connected to the precharge line and a gate electrode connected to the precharge gate line, and a source / drain One electrode is connected to the other electrode of the precharge transistor, the gate electrode is connected to the detection electrode, one source / drain electrode is connected to the other electrode of the amplification transistor, and the other electrode is A readout transistor connected to the readout line, a gate electrode connected to the readout gate line, one electrode of the source / drain connected to the other electrode of the amplification transistor, the other electrode connected to the detection electrode, and a gate electrode Transistor connected to the precharge gate line and one of the source and drain electrodes Connected to one electrode of the amplifying transistor, connected to the other electrode coupling pulse line, a gate electrode is provided with a power supply switching transistor connected to the read gate line.
[第1の実施の形態]
以下、本発明の一実施形態に係る表示装置および表示装置の駆動方法について、図面を参照して説明する。
[First Embodiment]
Hereinafter, a display device and a display device driving method according to an embodiment of the present invention will be described with reference to the drawings.
図1は、第1の実施の形態の表示装置の構成を示す概略の平面図である。
本実施形態に係る表示装置1は、液晶表示パネルPNL、及び回路基板60を備えている。液晶表示パネルPNLの端部には、フレキシブル基板FC1、FC2の一端が電気的に接続されている。フレキシブル基板FC1、FC2の他端には回路基板60が電気的に接続されている。
FIG. 1 is a schematic plan view showing the configuration of the display device according to the first embodiment.
The
液晶表示パネルPNLは、マトリクス状に配置された複数の画素からなる表示部DYPと、表示部DYPの周囲に配置された走査線駆動回路YDと信号線駆動回路XDと、を備えている。そして、回路基板60は、表示装置の表示動作を制御すると共に、液晶表示パネルPNLに設けられたセンサ回路(後述する)を制御する。即ち、回路基板60は、外部信号源SSから取得した映像信号を液晶表示パネルPNLに出力する。また回路基板60は、センサ回路を動作させる信号を供給するとともに、センサ回路から取得した出力信号を制御部65へ出力する。
The liquid crystal display panel PNL includes a display unit DYP composed of a plurality of pixels arranged in a matrix, and a scanning line driving circuit YD and a signal line driving circuit XD arranged around the display unit DYP. The
図2は、第1の実施の形態の表示装置の一断面を示す図である。
本実施形態に係る表示装置1は、液晶表示パネルPNL、照明ユニット、フレーム40、ベゼルカバー50、回路基板60、及び保護ガラスPGLを備えている。
FIG. 2 is a diagram illustrating a cross section of the display device according to the first embodiment.
The
照明ユニットは、液晶表示パネルPNLの背面側に配置される。フレーム40は、液晶表示パネルPNLと照明ユニットとを支持する。ベゼルカバー50は、液晶表示パネルPNLの表示部DYPを露出させるようにフレーム40に取り付けられる。回路基板60は、フレーム40の背面側に配置される。保護ガラスPGLは、ベゼルカバー50上に接着剤70により固定される。
The illumination unit is disposed on the back side of the liquid crystal display panel PNL. The
液晶表示パネルPNLは、アレイ基板10と、アレイ基板10と対向するように配置された対向基板20と、アレイ基板10と対向基板20との間に挟持された液晶層LQとを備えている。アレイ基板10は液晶層LQと反対側の主面に取り付けられた偏光板10Aを備えている。対向基板20は液晶層LQと反対側の主面に取り付けられた偏光板20Aを備えている。
The liquid crystal display panel PNL includes an
照明ユニットは、図示しない光源、導光体32、プリズムシート34、拡散シート36、及び反射シート38を備えている。
導光体32は、光源から入射された光を液晶表示パネルPNL側に向けて出射する。プリズムシート34および拡散シート36は、液晶表示パネルPNLと導光体32との間に配置された光学シートである。反射シート38は、液晶表示パネルPNLとは反対側の導光体32の主面と対向するように配置される。プリズムシート34および拡散シート36は、導光体32から出射された光を集光および拡散する。
The illumination unit includes a light source (not shown), a
The
保護ガラスPGLは、液晶表示パネルPNLの表示部DYPを外部からの衝撃から保護している。なお、保護ガラスPGLは、省略することも可能である。 The protective glass PGL protects the display unit DYP of the liquid crystal display panel PNL from external impacts. The protective glass PGL can be omitted.
続いて、図1に示す表示装置について詳細に説明する。 Next, the display device shown in FIG. 1 will be described in detail.
液晶表示パネルPNLは、一対の電極基板であるアレイ基板10および対向基板20間に液晶層LQを挟持した構造である。アレイ基板10に設けられた表示電極PEおよび対向基板20に設けられた対向電極CEから液晶層LQに印加される液晶駆動電圧により液晶表示パネルPNLの透過率が制御される。
The liquid crystal display panel PNL has a structure in which a liquid crystal layer LQ is sandwiched between an
アレイ基板10では、複数の表示電極PEが透明絶縁基板(不図示)上において略マトリクス状に配置される。また、複数のゲート線GLが複数の表示電極PEの行に沿って配置され、複数の信号線SLが複数の表示電極PEの列に沿って配置される。
In the
各表示電極PEおよび対向電極CEは例えばITO(Indium Tin Oxide)等の透明電極材料からなり、それぞれ配向膜ALで覆われる。表示電極PEおよび対向電極CEは液晶層LQの一部である画素領域と共に液晶画素PXを構成する。 Each display electrode PE and counter electrode CE are made of a transparent electrode material such as ITO (Indium Tin Oxide), for example, and are each covered with an alignment film AL. The display electrode PE and the counter electrode CE constitute a liquid crystal pixel PX together with a pixel region that is a part of the liquid crystal layer LQ.
ゲート線GLおよび信号線SLの交差位置近傍には、複数の画素スイッチSWPが配置される。各画素スイッチSWPは、例えば薄膜トランジスタ(TFT : Thin Film Transistor)であって、ゲートがゲート線GLに接続され、ソース−ドレインパスが信号線SLおよび表示電極PE間に接続され、対応ゲート線GLを介して駆動されたときに対応信号線SLおよび対応表示電極PE間で導通する。 A plurality of pixel switches SWP are arranged in the vicinity of the intersection position of the gate line GL and the signal line SL. Each pixel switch SWP is a thin film transistor (TFT), for example, and has a gate connected to the gate line GL, a source-drain path connected between the signal line SL and the display electrode PE, and a corresponding gate line GL. And the corresponding signal line SL and the corresponding display electrode PE are electrically connected.
更に、アレイ基板10には、センサ回路12が設けられ、このセンサ回路12を駆動するためのカップリングパルス線CPL、プリチャージゲート線PGL、および、読み出しゲート線RGLが、複数の表示電極PEの行に沿って配置される。
なお、本実施形態では、信号線SLは、センサ回路12を駆動する信号を供給するプリチャージ線PRL、および、読み出し線ROLとしても用いられる。
Further, the
In the present embodiment, the signal line SL is also used as a precharge line PRL for supplying a signal for driving the
走査線駆動回路YDは、複数のゲート線GLに画素スイッチSWPをオンする(ソース−ドレインパスを導通させる)ためのゲート電圧を供給して、ゲート線GLを順次駆動する。また、走査線駆動回路YDは、複数のカップリングパルス線CPL、複数のプリチャージゲート線PG、複数の読み出しゲート線RGLを所定のタイミングで駆動して、センサ回路12を駆動させる。
The scanning line driving circuit YD supplies a gate voltage for turning on the pixel switch SWP (conducting the source-drain path) to the plurality of gate lines GL to sequentially drive the gate lines GL. Further, the scanning line driving circuit YD drives the
信号線駆動回路XDは、ソース−ドレインパスが導通した画素スイッチSWPを介して、信号線SLから表示電極PEへ映像信号を供給する。 The signal line driving circuit XD supplies a video signal from the signal line SL to the display electrode PE via the pixel switch SWP in which the source-drain path is conducted.
また、対向電極CEには共通電圧Vcomが供給される。必要に応じて、対向電極CEに供給する共通電圧Vcomの極性は反転されて、表示装置1の極性反転方式に対応するように液晶層LQに印加される電圧の極性が反転される。
The common voltage Vcom is supplied to the counter electrode CE. If necessary, the polarity of the common voltage Vcom supplied to the counter electrode CE is inverted, and the polarity of the voltage applied to the liquid crystal layer LQ is inverted so as to correspond to the polarity inversion method of the
回路基板60は、出力回路部OCT、入力回路部ICT、D/A変換部DAC、A/D変換部ADC、インタフェース部I/F、及びタイミングコントローラTCONを備えている。
The
タイミングコントローラTCONは、回路基板60に搭載される各部の動作、走査線駆動回路YD、信号線駆動回路XD、対向電極駆動回路及びセンサ回路12の動作を制御する。
The timing controller TCON controls the operation of each unit mounted on the
外部信号源SSからインタフェース部I/Fを介して取り込まれたデジタル映像信号は、D/A変換部DACによってアナログ信号に変換され、所定のタイミングで入力回路部ICTにより信号線SLに出力される。 The digital video signal captured from the external signal source SS through the interface unit I / F is converted into an analog signal by the D / A conversion unit DAC and output to the signal line SL by the input circuit unit ICT at a predetermined timing. .
センサ回路12からの出力信号は、出力回路部OCTにより所定のタイミングでA/D変換部ADCへ供給され、デジタル信号に変換されて、インタフェース部I/Fに供給される。インタフェース部I/Fは、受信したデジタル信号を制御部65へ出力する。制御部65は、受信したデジタル信号により座標計算を行なって、指先やペン先等が接触した座標位置を検出する。
An output signal from the
図3は、第1の実施の形態におけるセンサ回路12の等価回路を示す図である。
センサ回路12は、検知電極7、プリチャージ線PRL、読み出し線ROL、プリチャージゲート線PGL、カップリングパルス線CPL、読み出しゲート線RGL、カップリング容量Css、プリチャージTFT6、増幅TFT9、読み出しTFT12、補償TFT13、電源切替TFT14、を備えている。また、センサ回路12の外部において、プリチャージ線選択TFT15がプリチャージ線PRLと接続し、読み出し線選択TFT16が読み出し線ROLと接続して設けられている。
FIG. 3 is a diagram illustrating an equivalent circuit of the
The
検知電極7は、接触体(誘電体)の有無による検知容量の変化を検出する。プリチャージ線PRLは、検知電極7にプリチャージ電圧を供給する。読み出し線ROLは、検知電極7の電圧を取り出す。プリチャージゲート線PGL、カップリングパルス線CPL、読み出しゲート線RGLは、センサ回路12の動作を駆動するための信号を供給する。
The detection electrode 7 detects a change in the detection capacitance due to the presence or absence of a contact body (dielectric material). The precharge line PRL supplies a precharge voltage to the detection electrode 7. The read line ROL takes out the voltage of the detection electrode 7. The precharge gate line PGL, the coupling pulse line CPL, and the readout gate line RGL supply signals for driving the operation of the
プリチャージTFT6は、プリチャージ電圧を検知電極7へ書き込み、かつ保持するためのスイッチである。カップリング容量Cssは、検知電極7に検知容量の変化による電圧差を生じさせる。増幅TFT9は、検知電極7に生じた電圧を増幅するためのスイッチである。読み出しTFT12は、増幅された電圧を読み出し線ROLへ出力し、かつ保持するためのスイッチである。補償TFT13は、プリチャージ電圧を検知電極7に供給するための経路を断続するスイッチである。電源切替TFT14は、カップリングパルス線CPLからの信号を増幅TFT9に供給するための経路を断続するスイッチである。
The
プリチャージ線PRL、および、読み出し線ROLは信号線SLと共通の配線を用いている。なお、センサ回路12は複数の画素PXに対して1つ配置されるため、信号線SLの一部が共用されることになる。
The precharge line PRL and the read line ROL use a common line with the signal line SL. Since one
プリチャージTFT6は例えばp型の薄膜トランジスタであって、ゲート電極がプリチャージゲート線PGLと電気的に接続され(あるいは一体に構成され)、ソース電極がプリチャージ線PRLと電気的に接続され(あるいは一体に構成され)、ドレイン電極が検知電極7と電気的に接続され(あるいは一体に構成され)ている。
The
増幅TFT9は例えばp型の薄膜トランジスタであって、ゲート電極が検知電極7と電気的に接続され(あるいは一体に構成され)、ソース電極が電源切替TFT14のドレイン電極と電気的に接続され(あるいは一体に構成され)、ドレイン電極が読み出しTFT12のソース電極と電気的に接続され(あるいは一体に構成され)ている。 The amplification TFT 9 is, for example, a p-type thin film transistor, and the gate electrode is electrically connected (or integrally formed) with the detection electrode 7 and the source electrode is electrically connected (or integrated) with the drain electrode of the power supply switching TFT 14. The drain electrode is electrically connected to the source electrode of the readout TFT 12 (or configured integrally).
読み出しTFT12は例えばp型の薄膜トランジスタであって、ゲート電極が読み出しゲート線RGLと電気的に接続され(あるいは一体に構成され)、ソース電極が増幅TFT9のドレイン電極と電気的に接続され(あるいは一体に構成され)、ドレイン電極が読み出し線ROLと電気的に接続され(あるいは一体に構成され)ている。
The
補償TFT13は例えばp型の薄膜トランジスタであって、ゲート電極がプリチャージゲート線PGLと電気的に接続され(あるいは一体に構成され)、ソース電極が増幅TFT9のドレイン電極と電気的に接続され(あるいは一体に構成され)、ドレイン電極が検知電極7と電気的に接続され(あるいは一体に構成され)ている。 The compensation TFT 13 is, for example, a p-type thin film transistor, and the gate electrode is electrically connected to the precharge gate line PGL (or integrally formed), and the source electrode is electrically connected to the drain electrode of the amplification TFT 9 (or The drain electrode is electrically connected to the detection electrode 7 (or configured integrally).
電源切替TFT14は例えばp型の薄膜トランジスタであって、ゲート電極が読み出しゲート線RGLと電気的に接続され(あるいは一体に構成され)、ソース電極がカップリングパルス線CPLと電気的に接続され(あるいは一体に構成され)、ドレイン電極が増幅TFTのソース電極と電気的に接続され(あるいは一体に構成され)ている。 The power supply switching TFT 14 is, for example, a p-type thin film transistor, and has a gate electrode electrically connected to the read gate line RGL (or integrally formed) and a source electrode electrically connected to the coupling pulse line CPL (or The drain electrode is electrically connected to (or integrated with) the source electrode of the amplification TFT.
プリチャージ線選択TFT15は、例えばp型の薄膜トランジスタであって、ゲート電極がプリチャージ選択線PSELと電気的に接続され(あるいは一体に構成され)、ソース電極が電圧源PPSと電気的に接続され(あるいは一体に構成され)、ドレイン電極がプリチャージ線PRLと電気的に接続され(あるいは一体に構成され)ている。 The precharge line selection TFT 15 is a p-type thin film transistor, for example, and has a gate electrode electrically connected to the precharge selection line PSEL (or integrally formed) and a source electrode electrically connected to the voltage source PPS. The drain electrode is electrically connected to the precharge line PRL (or configured integrally).
読み出し線選択TFT16は、例えばp型の薄膜トランジスタであって、ゲート電極が読み出し選択線RSELと電気的に接続され(あるいは一体に構成され)、ソース電極が電圧源PPSと電気的に接続され(あるいは一体に構成され)、ドレイン電極が読み出し線ROLと電気的に接続され(あるいは一体に構成され)ている。 The read line selection TFT 16 is a p-type thin film transistor, for example, and has a gate electrode electrically connected (or integrally formed) with the read selection line RSEL and a source electrode electrically connected with the voltage source PPS (or The drain electrode is electrically connected to the readout line ROL (or configured integrally).
図4は、第1の実施形態に係る表示装置1の駆動方法の一例を説明するためのタイミングチャートである。
FIG. 4 is a timing chart for explaining an example of a driving method of the
電圧源PPSからは、最初に初期化電圧が供給され、続いてプリチャージ電圧が供給される。ここで、初期化電圧はプリチャージ電圧よりも低い電圧である。 From the voltage source PPS, an initialization voltage is first supplied, and then a precharge voltage is supplied. Here, the initialization voltage is a voltage lower than the precharge voltage.
電圧源PPSから初期化電圧が供給される状態において、プリチャージゲート線PGLに駆動信号であるプリチャージゲート信号PGが出力される。読み出しゲート線RGLに駆動信号である読み出しゲート信号RGが出力される。プリチャージ選択線PSELには、駆動信号であるプリチャージ線選択信号PSEが出力される。読み出し選択線RSELには、駆動信号である読み出し線選択信号RSEが出力される。 In a state where the initialization voltage is supplied from the voltage source PPS, the precharge gate signal PG which is a drive signal is output to the precharge gate line PGL. A read gate signal RG that is a drive signal is output to the read gate line RGL. A precharge line selection signal PSE which is a drive signal is output to the precharge selection line PSEL. A read line selection signal RSE that is a drive signal is output to the read selection line RSEL.
[タイミングT1での動作]
プリチャージ線選択信号PSE、読み出し線選択信号RSEがオンレベル(ローレベル)のタイミングでそれぞれプリチャージ線選択TFT15、読み出し線選択TFT16がオンとなり、それぞれプリチャージ線PRL、読み出し線ROLに電圧源PPSより初期化電圧が付与される。
[Operation at timing T1]
The precharge line selection TFT 15 and the readout line selection TFT 16 are turned on at the timing when the precharge line selection signal PSE and the readout line selection signal RSE are on level (low level), respectively, and the voltage source PPS is applied to the precharge line PRL and readout line ROL, respectively. More initialization voltage is applied.
読み出しゲート信号RGがオンレベル(ローレベル)のタイミングで読み出しゲート線RGLに接続する読み出しTFT12及び電源切替TFT14がオンとなる。またプリチャージゲート信号PGがオンレベル(ローレベル)のタイミングでプリチャージゲート線PGLに接続する、補償TFT13及びプリチャージTFT6がオンとなる。
The
この結果、読み出し線ROLに付与された初期化電圧が読み出しTFT12及び補償TFT13を介して検知電極7に付与される。ここで、初期化電圧は通常のプリチャージ電圧よりもレベルの低い電圧である。そのため、検知電極7の電位も低くなり、増幅TFT9がオンする。その結果、プリチャージ線PRLに付与された初期化電圧がプリチャージTFT6及び増幅TFT9を介して検知電極7に付与される。
As a result, the initialization voltage applied to the read line ROL is applied to the detection electrode 7 via the
なお、電源切替TFT14がオンすることにより、電源切替TFT14のドレイン電極(プリチャージTFT6のドレイン電極)側で、初期化電圧とカップリングパルス信号CPの高電圧とがともに入力されることになる。このため、検知電極7の電圧は初期化電圧よりも高くなるが、増幅TFT9の特性を選定することで、増幅TFT9をオンとすることができる。 When the power supply switching TFT 14 is turned on, both the initialization voltage and the high voltage of the coupling pulse signal CP are input on the drain electrode side of the power supply switching TFT 14 (the drain electrode of the precharge TFT 6). For this reason, although the voltage of the detection electrode 7 becomes higher than the initialization voltage, the amplification TFT 9 can be turned on by selecting the characteristics of the amplification TFT 9.
このように、初期化電圧を付与するのは検知電極7の電位を十分に低くして増幅TFT9を確実にオンさせるためである。また読み出し線ROLを介して初期化電圧を付与するのは、読み出し線ROLとプリチャージ線PRLとを併用することによって配線の抵抗を低減して確実に検知電極7の電位を低く設定するためである。 Thus, the initialization voltage is applied in order to reliably turn on the amplification TFT 9 by sufficiently lowering the potential of the detection electrode 7. The reason why the initialization voltage is applied via the read line ROL is that the read line ROL and the precharge line PRL are used together to reduce the resistance of the wiring and to reliably set the potential of the detection electrode 7 low. is there.
[タイミングT2での動作]
読み出しゲート信号RG、読み出し線選択信号RSEをオフレベルとする。これによって、読み出し線ROLを介した初期化電圧の供給は停止する。また、電源切替TFT14もオフとなる。従って、プリチャージ線PRLを介した初期化電圧の供給が継続する。
[Operation at timing T2]
The read gate signal RG and the read line selection signal RSE are turned off. As a result, the supply of the initialization voltage via the read line ROL is stopped. Further, the power switching TFT 14 is also turned off. Accordingly, the supply of the initialization voltage via the precharge line PRL continues.
この状態において、補償TFT13がオンされているため、増幅TFT9のゲートとドレインとが電気的に接続された状態となる。そのため、ゲート電極の電圧は、増幅TFT9の閾値電圧のバラツキを反映した電圧となっている。 In this state, since the compensation TFT 13 is turned on, the gate and drain of the amplification TFT 9 are electrically connected. Therefore, the voltage of the gate electrode is a voltage reflecting the variation in the threshold voltage of the amplification TFT 9.
[タイミングT3での動作]
カップリングパルス線CPLに供給するカップリングパルス信号CPの電位を低く設定する。このカップリングパルス信号CPは、カップリング容量Cssの一端に付与され、その結果検知電極7の電位が引き下げられる。従って、後述する接触体の有無による検知電極7の電位の変動を大きくすることができる。
[Operation at timing T3]
The potential of the coupling pulse signal CP supplied to the coupling pulse line CPL is set low. The coupling pulse signal CP is applied to one end of the coupling capacitor Css, and as a result, the potential of the detection electrode 7 is lowered. Therefore, the fluctuation of the potential of the detection electrode 7 due to the presence or absence of a contact body described later can be increased.
[タイミングT4での動作]
電圧源PPSから供給される電圧がプリチャージ電圧に変更される。プリチャージ電圧は、プリチャージ線PRL、プリチャージTFT6、増幅TFT9、補償TFT13を介して検知電極7に付与される。この結果、検知電極7の電位は初期化電圧印加時よりも上昇する。なお、上述したように、増幅TFT9のゲート電極の電圧は、増幅TFT9の閾値電圧のバラツキを反映した電圧となっている。
[Operation at timing T4]
The voltage supplied from the voltage source PPS is changed to the precharge voltage. The precharge voltage is applied to the detection electrode 7 through the precharge line PRL, the
[タイミングT5での動作]
プリチャージゲート信号PG、プリチャージ線選択信号PSEをオフレベル(ハイレベル)とする。この結果、検知電極7はフローティング状態となり、接触体(指10)の有無に依存して、検知容量Cfを介した検知電極7の電位が変動する。
[Operation at timing T5]
The precharge gate signal PG and the precharge line selection signal PSE are turned off (high level). As a result, the detection electrode 7 is in a floating state, and the potential of the detection electrode 7 through the detection capacitor Cf varies depending on the presence or absence of the contact body (finger 10).
[タイミングT6での動作]
カップリングパルス線CPLに供給するカップリングパルス信号CPの電位を高く設定する。このカップリングパルス信号CPは、カップリング容量Cssの一端に付与され、その結果検知電極7の電位が引き上げられる。図4の検知電極電圧で示すように検知電極電位(指なし)と、検知電極電位(指あり)との間に電圧差を生じさせることができる。
[Operation at timing T6]
The potential of the coupling pulse signal CP supplied to the coupling pulse line CPL is set high. The coupling pulse signal CP is applied to one end of the coupling capacitor Css, and as a result, the potential of the detection electrode 7 is raised. As shown by the detection electrode voltage in FIG. 4, a voltage difference can be generated between the detection electrode potential (without a finger) and the detection electrode potential (with a finger).
[タイミングT7での動作]
読出しゲート線RGLに供給する電源切替ゲート信号PWをオンレベル(ローレベル)とする。電源切替TFT14がオンとなり、カップリングパルス線CPLに供給されたカップリングパルス信号CPが電源切替TFT14を介して増幅TFT9のソース電極に入力する。上述のように、増幅TFT9の動作点(増幅度)は、検知電極7の電圧によって変動する。従って、増幅TFT9のドレイン電極からは接触体(指10)の有無を表す増幅された電圧が出力する。
[Operation at timing T7]
The power supply switching gate signal PW supplied to the read gate line RGL is set to the on level (low level). The power supply switching TFT 14 is turned on, and the coupling pulse signal CP supplied to the coupling pulse line CPL is input to the source electrode of the amplification TFT 9 through the power supply switching TFT 14. As described above, the operating point (amplification degree) of the amplification TFT 9 varies depending on the voltage of the detection electrode 7. Accordingly, an amplified voltage indicating the presence or absence of the contact body (finger 10) is output from the drain electrode of the amplification TFT 9.
また、タイミングT7では、読み出しゲート信号RGをオンレベル(ローレベル)とする。これによって増幅TFT9からの検知信号が読み出しTFT12を介して読み出し線ROLに出力される。読出し線ROLに出力される電圧波形はこの電圧変動を示したものであり、出力電圧(指あり)と出力電圧(指なし)との間には電圧差が生じる。
At timing T7, the read gate signal RG is turned on (low level). As a result, the detection signal from the amplification TFT 9 is output to the readout line ROL via the
そこで、読み出しゲート線PGLがオンしてからの出力期間経過時(例えば、タイミングT8)での出力電圧(指あり)と出力電圧(指なし)との出力電圧差を検出することにより指先やペン先等が接触している位置を検出することが可能となる。 Therefore, by detecting the output voltage difference between the output voltage (with finger) and the output voltage (without finger) at the time when the output period has elapsed since the read gate line PGL is turned on (for example, at timing T8), the fingertip or pen It is possible to detect the position where the tip or the like is in contact.
以上説明した駆動方法によれば次のような効果を奏する。 The driving method described above has the following effects.
本実施の形態では、プリチャージ期間において、増幅TFT9のドレイン電極を補償TFT13を介して検知電極7と接続する構成としている。このように構成することによって、プリチャ−ジ電圧書き込み時に増幅TFT9の閾値電圧分だけオフセットをかけることができるため、増幅TFT9の最適動作点が閾値電圧ばらつきの影響を受けないようすることができ、その結果高い読み取り性能を実現することが可能となる。 In the present embodiment, the drain electrode of the amplification TFT 9 is connected to the detection electrode 7 via the compensation TFT 13 during the precharge period. With this configuration, an offset can be applied by the threshold voltage of the amplification TFT 9 when writing the precharge voltage, so that the optimum operating point of the amplification TFT 9 can be prevented from being affected by variations in threshold voltage. As a result, high reading performance can be realized.
また、従来の画像読取装置の駆動方法では、センサ動作期間が開始してすぐにプリチャ−ジ電圧を印加していた。これに対し、本駆動方法では、プリチャ−ジ用TFT6を介して検知電極7にプリチャ−ジ電圧を印加する前に読み出し線ROLを介して検知電極7に初期化電圧を印加している点が異なる。このように駆動することによって、プリチャ−ジ電圧を印加する前に検知電極7の電圧をなるべく低く設定することができるため、プリチャ−ジ電圧をより印加しやすくすることが可能となる。
In the conventional image reading apparatus driving method, the precharge voltage is applied immediately after the sensor operation period starts. On the other hand, in this driving method, the initialization voltage is applied to the detection electrode 7 via the readout line ROL before the precharge voltage is applied to the detection electrode 7 via the
さらに、プリチャ−ジTFT6を介して検知電極7にプリチャ−ジ電圧を印加する前に読み出し線ROLを介して検知電極7に初期化電圧を印加し、かつ同時にプリチャ−ジ線PRLにも初期化電圧を印加することにより、プリチャ−ジ電圧をより一段と印加しやすくすることが可能となる。
Further, before applying the precharge voltage to the detection electrode 7 via the
続いて、センサ動作により、液晶表示に不良が発生する原因について説明する。 Next, the cause of the occurrence of defects in the liquid crystal display due to the sensor operation will be described.
図5は、従来の表示装置の構造を模式的に示す図である。図5(1)は、表示装置をアレイ基板10側から見た平面図であり、図5(2)は、矢視ABに沿う断面図である。
FIG. 5 is a diagram schematically showing the structure of a conventional display device. FIG. 5A is a plan view of the display device viewed from the
図5(1)では、左右方向が信号線SLが延在する方向を表し、上下方向がゲート線GLが延在する方向を表している。ある行の表示電極PEと隣接する行の表示電極PEの間に検知電極7が設けられている。そして、上下方向にカップリングパルス電極(線)CPLが配設されている。表示電極PEの裏面には図示されていない対向電極CEが設けられている。表示電極PE間には遮光体BM(Black Matrix)が配設されて、検知電極7、カップリングパルス電極CPLなどのセンサ回路12を遮蔽している。
In FIG. 5A, the horizontal direction represents the direction in which the signal line SL extends, and the vertical direction represents the direction in which the gate line GL extends. The detection electrode 7 is provided between the display electrode PE of a certain row and the display electrode PE of the adjacent row. A coupling pulse electrode (line) CPL is arranged in the vertical direction. A counter electrode CE (not shown) is provided on the back surface of the display electrode PE. A light shielding body BM (Black Matrix) is disposed between the display electrodes PE to shield the
ここで、上述のセンサ回路12の説明に記載したカップリングパルス線CPLは、実際には図5に示すように所定の幅を持った電極である。従って、以下の説明では同一の参照番号を付して、適宜、カップリングパルス電極CPLまたはカップリングパルス線CPLと表記する。他の信号線についても同様である。
Here, the coupling pulse line CPL described in the description of the
図5(2)では、カラーフィルタCFを明示するとともに、それぞれの電極間に存在する寄生容量を記載している。 In FIG. 5 (2), the color filter CF is clearly shown and the parasitic capacitance existing between the respective electrodes is described.
上述のように、液晶表示駆動のない期間(ブランキング期間)に、カップリングパルス線CPLの電圧を変化させることで、カップリング容量Cssにより検知電極7の電圧が変化する。即ち、指の有無により、検知電極7と指間の指容量Cfが変化するため、検知電極7の電圧が変化する。 As described above, the voltage of the detection electrode 7 is changed by the coupling capacitance Css by changing the voltage of the coupling pulse line CPL during a period when there is no liquid crystal display driving (blanking period). That is, the finger capacitance Cf between the detection electrode 7 and the finger changes depending on the presence or absence of the finger, so that the voltage of the detection electrode 7 changes.
一方、カップリングパルス電極CPLと表示電極7との間には寄生容量Cpcが存在する。そのため、カップリングパルス電極CPLの電圧が変化すると、それに伴って表示電極PEの電圧も変化する。これが、表示不良が発生する原因である。 On the other hand, a parasitic capacitance Cpc exists between the coupling pulse electrode CPL and the display electrode 7. Therefore, when the voltage of the coupling pulse electrode CPL changes, the voltage of the display electrode PE changes accordingly. This is the cause of display failure.
図6は、第1の実施の形態の表示装置の構造を模式的に示す図である。図6(1)は、表示装置をアレイ基板10側から見た平面図であり、図6(2)は、矢視ABに沿う断面図である。
FIG. 6 is a diagram schematically illustrating the structure of the display device according to the first embodiment. FIG. 6A is a plan view of the display device viewed from the
図6に示すように、第1の実施の形態では、シールド電極SHEを表示電極PEとカップリングパルス電極CPLとの間に設けている点が従来の表示装置と異なっている。ここで、カップリングパルス電極CPLの幅が従来と比べて狭く表示されているが、図6は模式図であり、カップリングパルス電極CPLの幅は従来と同じである。 As shown in FIG. 6, the first embodiment is different from the conventional display device in that the shield electrode SHE is provided between the display electrode PE and the coupling pulse electrode CPL. Here, although the width of the coupling pulse electrode CPL is displayed narrower than the conventional one, FIG. 6 is a schematic diagram, and the width of the coupling pulse electrode CPL is the same as the conventional one.
図7は、第1の実施の形態の表示装置の断面構造とセンサ回路12との対応を示す図である。シールド電極SHEは、固定電位(例えば、共通電圧Vcom)に接続されている。
FIG. 7 is a diagram illustrating a correspondence between the cross-sectional structure of the display device according to the first embodiment and the
シールド電極SHEを設けることで、シールド電極SHEとカップリングパルス電極CPLとの間に寄生容量Cscが生じ、シールド電極SHEと表示電極PEとの間に寄生容量Cspが生じる。また、シールド電極SHEを設けることで、カップリングパルス電極CPLと表示電極PEとの間の寄生容量Cpcはほとんど0近くの値にまで低下する。従って、カップリングパルス電極7の電圧変化に伴う表示電極PEの電圧変化を低減することができる。更に、シールド電極SHEは、固定電位となっているため、表示電極PEの電位は安定する。 By providing the shield electrode SHE, a parasitic capacitance Csc is generated between the shield electrode SHE and the coupling pulse electrode CPL, and a parasitic capacitance Csp is generated between the shield electrode SHE and the display electrode PE. Also, by providing the shield electrode SHE, the parasitic capacitance Cpc between the coupling pulse electrode CPL and the display electrode PE is reduced to a value close to zero. Therefore, the voltage change of the display electrode PE accompanying the voltage change of the coupling pulse electrode 7 can be reduced. Further, since the shield electrode SHE has a fixed potential, the potential of the display electrode PE is stabilized.
従って、センサ動作による液晶表示の不良発生を低減(防止)することができる。 Therefore, it is possible to reduce (prevent) occurrence of liquid crystal display defects due to sensor operation.
[第2の実施の形態]
図8は、第2の実施の形態の表示装置の構造を模式的に示す図である。図8(1)は、表示装置をアレイ基板10側から見た平面図であり、図8(2)は、矢視ABに沿う断面図である。第1の実施の形態と同一の部位は同一の符号を付してその詳細の説明は省略する。
[Second Embodiment]
FIG. 8 is a diagram schematically illustrating the structure of the display device according to the second embodiment. FIG. 8A is a plan view of the display device viewed from the
図8に示すように、第2の実施の形態では、対向電極CEの大きさが異なっている点が第1の実施の形態と異なっている。なお、カップリングパルス電極CPLの幅が従来と比べて狭く表示されているが、図6は模式図であり、カップリングパルス電極CPLの幅は従来と同じである。 As shown in FIG. 8, the second embodiment is different from the first embodiment in that the size of the counter electrode CE is different. In addition, although the width of the coupling pulse electrode CPL is displayed narrower than the conventional one, FIG. 6 is a schematic diagram, and the width of the coupling pulse electrode CPL is the same as the conventional one.
ここで、表示電極PEの端部と対向電極CEの端部との最短距離をd、カップリングパルス電極CPLの端部と対向電極CEの端部との最短距離をeとすると、式(1)の関係が成立する。
d ≧ 3×e ・・・式(1)
この式(1)の関係は、断面図における表示電極PEと対向電極CEとの最短距離c、平面図における表示電極PEと対向電極CEとの最短距離a、平面図におけるカップリングパルス電極CPLと対向電極CEとの最短距離bとを用いて式(2)で表わされる。
a2 ≧ 9×b2 + 8×c2 ・・・式(2)
図9は、第2の実施の形態の表示装置の断面構造とセンサ回路12との対応を示す図である。
Here, if the shortest distance between the end of the display electrode PE and the end of the counter electrode CE is d, and the shortest distance between the end of the coupling pulse electrode CPL and the end of the counter electrode CE is e, the formula (1 ) Is established.
d ≧ 3 × e (1)
The relationship of this formula (1) is as follows: the shortest distance c between the display electrode PE and the counter electrode CE in the cross-sectional view, the shortest distance a between the display electrode PE and the counter electrode CE in the plan view, and the coupling pulse electrode CPL in the plan view. Using the shortest distance b from the counter electrode CE, it is expressed by the formula (2).
a 2 ≧ 9 × b 2 + 8 × c 2 Formula (2)
FIG. 9 is a diagram illustrating the correspondence between the cross-sectional structure of the display device according to the second embodiment and the
対向電極CEとカップリングパルス電極CPLとの距離を短く設定することで、対向電極CEとカップリングパルス電極CPLとの間に寄生容量Csoが生じる。また、対向電極CEは、シールド電極SHEと同様の働きをするため、上述の式(1)、式(2)の関係を充足することによってカップリングパルス電極CPLと表示電極PEとの間の寄生容量Cpcは、従来の構成に比して10%程度にまで減少する。従って、カップリングパルス電極7の電圧変化に伴う表示電極PEの電圧変化を低減することができる。更に、シールド電極SHEは、固定電位となっているため、カップリングパルス電極7の電圧変化によっても電位は変動せず表示電極PEの電位は安定する。 By setting the distance between the counter electrode CE and the coupling pulse electrode CPL short, a parasitic capacitance Cso is generated between the counter electrode CE and the coupling pulse electrode CPL. Further, since the counter electrode CE functions in the same manner as the shield electrode SHE, the parasitic relationship between the coupling pulse electrode CPL and the display electrode PE is satisfied by satisfying the relationship of the above-described formulas (1) and (2). The capacity Cpc is reduced to about 10% as compared with the conventional configuration. Therefore, the voltage change of the display electrode PE accompanying the voltage change of the coupling pulse electrode 7 can be reduced. Furthermore, since the shield electrode SHE has a fixed potential, the potential does not change even when the voltage of the coupling pulse electrode 7 changes, and the potential of the display electrode PE is stabilized.
従って、センサ動作による液晶表示の不良発生を低減(防止)することができる。また、第1の実施の形態と比較して、シールド電極SHEを用いないため、表示の開口率を増加することができる。 Therefore, it is possible to reduce (prevent) occurrence of liquid crystal display defects due to sensor operation. Further, since the shield electrode SHE is not used as compared with the first embodiment, the display aperture ratio can be increased.
なお、センサ回路は上述の実施の形態の構成に限定されない。誘電体との間の容量結合の強弱を読み取ることのできる構成であれば良い。 The sensor circuit is not limited to the configuration of the above-described embodiment. Any structure can be used as long as it can read the strength and weakness of capacitive coupling with the dielectric.
[本実施の形態のバリエーション]
上述の実施の形態は、種々のバリエーションの形態として構成することができる。
[Variations of this embodiment]
The above-described embodiment can be configured as various variations.
(1)上述の実施の形態においては、それぞれのTFTはp型の薄膜トランジスタを用いて構成したが、n型の薄膜トランジスタを用いて構成しても良い。 (1) In the above-described embodiment, each TFT is configured using a p-type thin film transistor, but may be configured using an n-type thin film transistor.
(2)上述の実施の形態においては、アクティブ型のセンサ回路を有するタッチパネルについて説明したが、アクティブ型のセンサ回路は上述の構成に限られない。またパッシブ型のセンサ回路を有するタッチパネルについても同様に適用することができる。 (2) In the above-described embodiment, the touch panel having an active sensor circuit has been described. However, the active sensor circuit is not limited to the above-described configuration. The present invention can also be applied to a touch panel having a passive sensor circuit.
(3)上記実施形態に係る表示装置1は、TN(Twisted Nematic)モード、IPSモード、OCB(Optically Compensated Bend)モード等の表示モードを採用する液晶表示装置であってもよい。
(3) The
(4)上記実施形態に係る表示装置は、カラー表示タイプ、白黒表示タイプの表示装置にも適用可能である。 (4) The display device according to the above embodiment can be applied to a color display type and a monochrome display type display device.
(5)カップリングパルスはゲート線GLから供給しなくても良く、例えば信号線SLと並行した配線を追加してカップリングパルス線としても良い。 (5) The coupling pulse may not be supplied from the gate line GL. For example, a wiring parallel to the signal line SL may be added to form a coupling pulse line.
(6)なお、タイミングコントローラTCONは、回路基板60に設けられる態様に限られず、外部に設けられても良く、TFT基板上に設けられても良い。
(6) The timing controller TCON is not limited to being provided on the
(7)増幅TFT9は、実施の形態に限られず増幅器(アンプ)を用いて構成しても良い。 (7) The amplification TFT 9 is not limited to the embodiment, and may be configured using an amplifier.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
PNL…液晶表示パネル、DYP…表示部、YD…走査線駆動回路、XD…信号線駆動回路、PGL…保護ガラス、GL…ゲート線、SL…信号線、PX…液晶画素、CPL…カップリングパルス線、PGL…プリチャージゲート線、RG…ゲート線、PRL…プリチャージ線、ROL…読み出し線、TCON…タイミングコントローラ、RGL…ゲート線、PSEL…プリチャージ選択線、PPS…電圧源、RSEL…選択線、PGL…ゲート線、6…プリチャージTFT、7…検知電極、Css…カップリング容量、9…増幅TFT、12…センサ回路、13…補償TFT、14…電源切替TFT、15…プリチャージ線選択TFT、16…読出線選択TFT。 PNL ... liquid crystal display panel, DYP ... display unit, YD ... scanning line drive circuit, XD ... signal line drive circuit, PGL ... protective glass, GL ... gate line, SL ... signal line, PX ... liquid crystal pixel, CPL ... coupling pulse Line, PGL ... Precharge gate line, RG ... Gate line, PRL ... Precharge line, ROL ... Read line, TCON ... Timing controller, RGL ... Gate line, PSEL ... Precharge selection line, PPS ... Voltage source, RSEL ... Selection Line, PGL ... Gate line, 6 ... Precharge TFT, 7 ... Detection electrode, Css ... Coupling capacitance, 9 ... Amplification TFT, 12 ... Sensor circuit, 13 ... Compensation TFT, 14 ... Power supply switching TFT, 15 ... Precharge line Selection TFT, 16... Read line selection TFT.
Claims (9)
前記複数の画素回路の行間に配置されて誘電体との間の容量結合の強弱を読み取る複数のセンサ回路と、
前記複数の画素回路の行方向に沿って延線された前記センサ回路を駆動する複数の駆動信号線と、
固定電位に電気的に接続され且つ特定の駆動信号線と前記画素回路との間に設けられて前記特定の駆動信号線の電圧変化による寄生容量を介した前記表示電極の電圧変化を低減するシールド電極とを有し、
前記複数の駆動信号線は、プリチャージゲート線、カップリングパルス線、読出しゲート線を有し、
前記センサ回路は、
誘電体との間で容量を形成する検知電極と、
前記検知電極に電圧を付与するプリチャージ線と、
前記検知電極から検知信号を読み出す読出し線と、
ソース・ドレインの一方の電極がプリチャージ線に接続し、ゲート電極がプリチャージゲート線に接続するプリチャージトランジスタと、
ソース・ドレインの一方の電極がプリチャージトランジスタの他方の電極に接続し、ゲート電極が前記検知電極に接続する増幅トランジスタと、
ソース・ドレインの一方の電極が増幅トランジスタの他方の電極に接続し、他方の電極が読出し線に接続し、ゲート電極が読出しゲート線に接続する読出しトランジスタと、
ソース・ドレインの一方の電極が増幅トランジスタの他方の電極に接続し、他方の電極が前記検知電極に接続し、ゲート電極がプリチャージゲート線に接続する補償トランジスタと、
ソース・ドレインの一方の電極が増幅トランジスタの一方の電極に接続し、他方の電極がカップリングパルス線に接続し、ゲート電極が読出しゲート線に接続する電源切替トランジスタと、を備えた表示装置。 A pixel circuit having a pixel composed of a counter electrode and a display electrode sandwiching a liquid crystal layer arranged in a matrix;
A plurality of sensor circuits arranged between rows of the plurality of pixel circuits to read the strength of capacitive coupling with a dielectric;
A plurality of drive signal lines for driving the sensor circuit extended along the row direction of the plurality of pixel circuits;
A shield that is electrically connected to a fixed potential and is provided between a specific drive signal line and the pixel circuit to reduce a voltage change of the display electrode via a parasitic capacitance due to a voltage change of the specific drive signal line. have a and the electrode,
The plurality of drive signal lines include a precharge gate line, a coupling pulse line, and a read gate line,
The sensor circuit is
A sensing electrode that forms a capacitance with the dielectric;
A precharge line for applying a voltage to the detection electrode;
A readout line for reading a detection signal from the detection electrode;
A precharge transistor in which one of the source and drain electrodes is connected to the precharge line and the gate electrode is connected to the precharge gate line;
An amplification transistor in which one electrode of the source / drain is connected to the other electrode of the precharge transistor, and a gate electrode is connected to the detection electrode;
A read transistor in which one electrode of the source / drain is connected to the other electrode of the amplification transistor, the other electrode is connected to the read line, and a gate electrode is connected to the read gate line;
A compensation transistor in which one electrode of the source / drain is connected to the other electrode of the amplification transistor, the other electrode is connected to the detection electrode, and a gate electrode is connected to the precharge gate line;
A display device comprising: a power source switching transistor in which one electrode of a source / drain is connected to one electrode of an amplification transistor, the other electrode is connected to a coupling pulse line, and a gate electrode is connected to a readout gate line.
前記制御部は、前記検知電極に電圧を付与するプリチャージ期間と、誘電体との接触有無により検知電極に生じた電圧を前記読出し線を介して読み出す読出期間とを具備するように制御する、請求項1に記載の表示装置。 A control unit for controlling each transistor of the sensor circuit;
The control unit performs control so as to have a precharge period for applying a voltage to the detection electrode and a read period for reading the voltage generated in the detection electrode due to the presence or absence of contact with the dielectric via the read line. The display device according to claim 1 .
前記プリチャージ期間において、
前記プリチャージ線と読出し線とを介してプリチャージ電圧よりも低い初期化電圧を前記検知電極に付与した後、前記プリチャージ線を介してプリチャージ電圧を前記検知電極に付与するように制御する請求項2に記載の表示装置。 The controller is
In the precharge period,
Control is performed so that an initialization voltage lower than a precharge voltage is applied to the detection electrode via the precharge line and the readout line, and then a precharge voltage is applied to the detection electrode via the precharge line. The display device according to claim 2 .
前記プリチャージ期間において、
前記増幅トランジスタの他方の電極と前記検知電極とが電気的に接続するように前記補償トランジスタを制御する、請求項3に記載の表示装置。 The controller is
In the precharge period,
The display device according to claim 3 , wherein the compensation transistor is controlled so that the other electrode of the amplification transistor and the detection electrode are electrically connected.
前記読出期間において、
前記プリチャージトランジスタ及び補償トランジスタそれぞれのソース・ドレイン電極間の電気的な接続を遮断し、前記電源切替トランジスタ及び読出しトランジスタそれぞれのソース・ドレイン電極間の電気的な接続を導通するように制御する、請求項4に記載の表示装置。 The controller is
In the readout period,
The electrical connection between the source / drain electrodes of the precharge transistor and the compensation transistor is cut off, and the electrical connection between the source / drain electrodes of the power supply switching transistor and the read transistor is controlled to be conducted. The display device according to claim 4 .
前記複数の画素回路の行間に配置されて誘電体との間の容量結合の強弱を読み取る複数のセンサ回路と、
前記複数の画素回路の行方向に沿って延線された前記センサ回路を駆動する複数の駆動信号線と、
固定電位に電気的に接続されて、特定の駆動信号線の電圧変化による寄生容量を介した前記表示電極の電圧変化を低減するシールド電極とを有し、
前記対向電極のサイズは、列方向に前記表示電極よりも長く形成され、
前記表示装置の平面図における前記表示電極と対向電極との列方向の最短距離a、前記表示装置の平面図における前記対向電極と前記特定の駆動信号線との列方向の最短距離b、及び前記対向電極と表示電極との最短距離cの間に下記関係を有する表示装置。
a 2 ≧ 9×b 2 + 8×c 2 A pixel circuit having a pixel composed of a counter electrode and a display electrode sandwiching a liquid crystal layer arranged in a matrix;
A plurality of sensor circuits arranged between rows of the plurality of pixel circuits to read the strength of capacitive coupling with a dielectric;
A plurality of drive signal lines for driving the sensor circuit extended along the row direction of the plurality of pixel circuits;
A fixed potential are electrically connected, it possesses a shield electrode to reduce the voltage change of the display electrode through the parasitic capacitance due to the voltage change of a particular drive signal line,
The size of the counter electrode is longer than the display electrode in the column direction,
The shortest distance a in the column direction between the display electrode and the counter electrode in the plan view of the display device, the shortest distance b in the column direction between the counter electrode and the specific drive signal line in the plan view of the display device, and A display device having the following relationship between the shortest distance c between the counter electrode and the display electrode.
a 2 ≧ 9 × b 2 + 8 × c 2
前記センサ回路は、
誘電体との間で容量を形成する検知電極と、
前記検知電極に電圧を付与するプリチャージ線と、
前記検知電極から検知信号を読み出す読出し線と、
ソース・ドレインの一方の電極がプリチャージ線に接続し、ゲート電極がプリチャージゲート線に接続するプリチャージトランジスタと、
ソース・ドレインの一方の電極がプリチャージトランジスタの他方の電極に接続し、ゲート電極が前記検知電極に接続する増幅トランジスタと、
ソース・ドレインの一方の電極が増幅トランジスタの他方の電極に接続し、他方の電極が読出し線に接続し、ゲート電極が読出しゲート線に接続する読出しトランジスタと、
ソース・ドレインの一方の電極が増幅トランジスタの他方の電極に接続し、他方の電極が前記検知電極に接続し、ゲート電極がプリチャージゲート線に接続する補償トランジスタと、
ソース・ドレインの一方の電極が増幅トランジスタの一方の電極に接続し、他方の電極がカップリングパルス線に接続し、ゲート電極が読出しゲート線に接続する電源切替トランジスタと、を備えた請求項6に記載の表示装置。 The plurality of drive signal lines include a precharge gate line, a coupling pulse line, and a read gate line,
The sensor circuit is
A sensing electrode that forms a capacitance with the dielectric;
A precharge line for applying a voltage to the detection electrode;
A readout line for reading a detection signal from the detection electrode;
A precharge transistor in which one of the source and drain electrodes is connected to the precharge line and the gate electrode is connected to the precharge gate line;
An amplification transistor in which one electrode of the source / drain is connected to the other electrode of the precharge transistor, and a gate electrode is connected to the detection electrode;
A read transistor in which one electrode of the source / drain is connected to the other electrode of the amplification transistor, the other electrode is connected to the read line, and a gate electrode is connected to the read gate line;
A compensation transistor in which one electrode of the source / drain is connected to the other electrode of the amplification transistor, the other electrode is connected to the detection electrode, and a gate electrode is connected to the precharge gate line;
And connected to one electrode of the one electrode is the amplification transistor of a source-drain, it claims the other electrode is connected to the coupling pulse line, a gate electrode is provided with a power supply switching transistor connected to the read gate line 6 The display device described in 1.
前記制御部は、前記検知電極に電圧を付与するプリチャージ期間と、誘電体との接触有無により検知電極に生じた電圧を前記読出し線を介して読み出す読出期間とを具備するように制御する、請求項7に記載の表示装置。 A control unit for controlling each transistor of the sensor circuit;
The control unit performs control so as to have a precharge period for applying a voltage to the detection electrode and a read period for reading the voltage generated in the detection electrode due to the presence or absence of contact with the dielectric via the read line. The display device according to claim 7 .
前記プリチャージ期間において、
前記プリチャージ線と読出し線とを介してプリチャージ電圧よりも低い初期化電圧を前記検知電極に付与した後、前記プリチャージ線を介してプリチャージ電圧を前記検知電極に付与するように制御する請求項8に記載の表示装置。 The controller is
In the precharge period,
Control is performed so that an initialization voltage lower than a precharge voltage is applied to the detection electrode via the precharge line and the readout line, and then a precharge voltage is applied to the detection electrode via the precharge line. The display device according to claim 8 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012161759A JP5923402B2 (en) | 2012-07-20 | 2012-07-20 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012161759A JP5923402B2 (en) | 2012-07-20 | 2012-07-20 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014021384A JP2014021384A (en) | 2014-02-03 |
JP5923402B2 true JP5923402B2 (en) | 2016-05-24 |
Family
ID=50196283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012161759A Active JP5923402B2 (en) | 2012-07-20 | 2012-07-20 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5923402B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5100076B2 (en) * | 2006-10-04 | 2012-12-19 | 株式会社ジャパンディスプレイウェスト | Display device |
KR101682220B1 (en) * | 2010-01-11 | 2016-12-05 | 삼성디스플레이 주식회사 | Touch display substrate and touch screen display apparatus having the same |
JP5740114B2 (en) * | 2010-08-19 | 2015-06-24 | 株式会社ジャパンディスプレイ | Display device |
JP5538189B2 (en) * | 2010-11-19 | 2014-07-02 | 株式会社ジャパンディスプレイ | Display device |
-
2012
- 2012-07-20 JP JP2012161759A patent/JP5923402B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014021384A (en) | 2014-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11163391B2 (en) | Display panel with touch detection function | |
JP5953242B2 (en) | Display device | |
US9176616B2 (en) | Display device with integrated touch function | |
US9639205B2 (en) | Touch sensor integrated display device | |
US8416212B2 (en) | Electro-optical device and electronic apparatus | |
US9292139B2 (en) | Capacitive in-cell touch screen panel and display device | |
JP6085518B2 (en) | Display device | |
US20140232955A1 (en) | Display Circuitry with Reduced Pixel Parasitic Capacitor Coupling | |
US10528196B2 (en) | Electronic device | |
WO2010029662A1 (en) | Display device | |
KR102364137B1 (en) | Display device | |
JP2014021845A (en) | Display device | |
JP5246748B2 (en) | Display device and electronic device including the same | |
US9001075B2 (en) | Display device with touch panel function | |
JP6074287B2 (en) | Display device | |
JP5789528B2 (en) | Display device | |
JP6306295B2 (en) | Display device | |
KR20150002970A (en) | Liquid crystal display | |
WO2010147063A1 (en) | Capacitance change detection circuit and display device | |
JP5923402B2 (en) | Display device | |
JP5809991B2 (en) | Display device | |
JP2014032603A (en) | Display device | |
JP2014016384A (en) | Image reading apparatus and display device | |
JP2017076436A (en) | Display device | |
US20150185524A1 (en) | Touch-screen Display Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5923402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |