JP5900184B2 - Random number generation device and in-vehicle electronic control device having the same - Google Patents

Random number generation device and in-vehicle electronic control device having the same Download PDF

Info

Publication number
JP5900184B2
JP5900184B2 JP2012142343A JP2012142343A JP5900184B2 JP 5900184 B2 JP5900184 B2 JP 5900184B2 JP 2012142343 A JP2012142343 A JP 2012142343A JP 2012142343 A JP2012142343 A JP 2012142343A JP 5900184 B2 JP5900184 B2 JP 5900184B2
Authority
JP
Japan
Prior art keywords
random number
electronic control
memory
address
access destination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012142343A
Other languages
Japanese (ja)
Other versions
JP2014006730A (en
Inventor
賢一 砂田
賢一 砂田
正博 中野
正博 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2012142343A priority Critical patent/JP5900184B2/en
Publication of JP2014006730A publication Critical patent/JP2014006730A/en
Application granted granted Critical
Publication of JP5900184B2 publication Critical patent/JP5900184B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は,乱数生成装置及びそれを有する車載電子制御装置に関する。   The present invention relates to a random number generation device and an in-vehicle electronic control device having the same.

従来,車両には各機器を制御する複数の電子制御装置(Electronic Control Unit:以下,ECUと呼ぶ。)が搭載されている。そして,ECUによって実現されるシステムの一つとして,車両が電子キーから認証情報を無線通信で受信し照合してドアの施錠・解除制御やエンジンの始動制御等を行う電子キーシステムが知られている。   Conventionally, a plurality of electronic control units (hereinafter referred to as ECUs) for controlling each device are mounted on a vehicle. As one of the systems realized by the ECU, there is known an electronic key system in which a vehicle receives authentication information from an electronic key by wireless communication and collates it to perform door lock / release control, engine start control, and the like. Yes.

例えば,キーレスエントリーECUは,電子キーから無線通信で送信されてくる認証情報を受信し,受信した認証情報を予めキーレスエントリーECUが保持している認証情報と照合してドアの解錠や施錠を制御する。また,イモビライザECUは,電子キーの認証情報を受信し,イモビライザECUが保有する認証情報と照合してエンジンの始動を制御する。   For example, the keyless entry ECU receives the authentication information transmitted from the electronic key by wireless communication, compares the received authentication information with the authentication information held in advance by the keyless entry ECU, and unlocks or locks the door. Control. Further, the immobilizer ECU receives the electronic key authentication information and checks the authentication information held by the immobilizer ECU to control the engine start.

このような車両と電子キーとの間で授受する認証情報や,無線通信の際に認証情報を暗号化するための暗号鍵として,乱数が使用されることがある。この乱数には,通常,リニア・フィードバック・シフト・レジスタ(以下,LFSRと呼ぶ。)等の乱数生成回路で生成した疑似乱数が使用される。   A random number may be used as authentication information exchanged between such a vehicle and an electronic key, or as an encryption key for encrypting authentication information during wireless communication. For this random number, a pseudo random number generated by a random number generation circuit such as a linear feedback shift register (hereinafter referred to as LFSR) is usually used.

特開2004−015305号公報JP 2004-015305 A 特開2002−244844号公報JP 2002-244844 A

しかしながら,疑似乱数には一定の規則性があるため,乱数の生成方法が第三者に漏れると,乱数が予測可能となってしまう。特に,LFSRは一定周期で動作するため,LFSRで生成された疑似乱数はランダム性に優れていない。その結果,第三者により容易に解読され,車両の盗難が発生する恐れがある。   However, since pseudorandom numbers have a certain regularity, random numbers can be predicted if the random number generation method leaks to a third party. In particular, since the LFSR operates at a constant period, the pseudorandom numbers generated by the LFSR are not excellent in randomness. As a result, it is easily deciphered by a third party and the vehicle may be stolen.

そこで,本発明の目的は,ランダム性に優れた乱数を生成する乱数生成装置及びそれを有する車載電子制御装置を提供することとする。   Therefore, an object of the present invention is to provide a random number generation device that generates a random number excellent in randomness and an in-vehicle electronic control device having the same.

乱数生成装置の第1の側面は,
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し,前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって,
前記乱数生成装置の動作を制御するプログラムを実行するCPUと,
前記CPUが前記プログラムを実行して生成した記憶データを記憶する第1のメモリと,
前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し,受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と,
取得した前記演算諸元情報を演算して,アクセス先アドレスを生成するアドレス生成部とを有し,
前記CPUは,前記第1のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する。
The first aspect of the random number generator is
A plurality of electronic control devices transmit frames having identifiers assigned to the respective electronic control devices, and the plurality of electronic control devices are connected to communication lines that receive frames addressed to themselves based on the identifiers of the frames. A random number generator for
A CPU for executing a program for controlling the operation of the random number generator;
A first memory for storing storage data generated by the CPU executing the program;
A calculation specification information acquisition unit that receives the frame transmitted by the plurality of electronic control units via the communication line, and acquires calculation specification information of a predetermined field in the received frame at a predetermined period;
An address generation unit that calculates the obtained operation specification information and generates an access destination address;
The CPU reads stored data at the access destination address from the first memory and generates a random number.

乱数生成装置の第1の側面によれば,ランダム性に優れた乱数を生成することができる。   According to the first aspect of the random number generation device, a random number having excellent randomness can be generated.

本実施の形態における車両の制御システムの構成を示す図である。It is a figure which shows the structure of the control system of the vehicle in this Embodiment. 本実施の形態における電子キーシステムを示す図である。It is a figure which shows the electronic key system in this Embodiment. 本実施の形態におけるキーレスエントリーECUのアドレス生成処理のフローチャートである。It is a flowchart of the address generation process of keyless entry ECU in this Embodiment. 本実施の形態におけるキーレスエントリーECUの認証処理のフローチャートである。It is a flowchart of the authentication process of keyless entry ECU in this Embodiment. 本実施の形態におけるアドレス生成処理及び認証情報生成処理の具体例を示すタイミングチャートである。It is a timing chart which shows the specific example of the address generation process in this Embodiment, and an authentication information generation process.

以下,図面を用いて本発明の実施の形態について説明する。本実施の形態では,本発明の乱数装置を使用した具体例として,車両の制御システムを構成するECUを用いる。   Embodiments of the present invention will be described below with reference to the drawings. In the present embodiment, an ECU constituting a vehicle control system is used as a specific example using the random number device of the present invention.

[CANの構成]
図1は,本実施の形態における車両の制御システムの構成を示す図である。図1に示すように,車両の制御システム10は,メータECU11と,ボディコントロールECU12と,キーレスエントリーECU13と,エアコンECU14と,オーディオECU15とを有し,ECU11〜15はCANバス17を介して互いに接続する。
[Configuration of CAN]
FIG. 1 is a diagram showing a configuration of a vehicle control system in the present embodiment. As shown in FIG. 1, a vehicle control system 10 includes a meter ECU 11, a body control ECU 12, a keyless entry ECU 13, an air conditioner ECU 14, and an audio ECU 15, and the ECUs 11 to 15 are connected to each other via a CAN bus 17. Connecting.

CANバス17は,両端の終端抵抗16を介して接続される2本の通信線である。ECU11〜15は,2本の通信線に差動電圧信号を伝播する方式のCANバス17を介して信号を送受信する。この方式では,2本の通信線間に電圧差がある場合を信号レベル「0」すなわちドミナントとし,2本の通信線間に電圧差が無い場合を信号レベル「1」すなわちリセッシブとしている。そして,ECU11〜15は,このような信号のまとまりであるフレームという単位でデータを送受信する。   The CAN bus 17 is two communication lines connected via termination resistors 16 at both ends. The ECUs 11 to 15 transmit and receive signals via a CAN bus 17 of a system that propagates differential voltage signals to two communication lines. In this system, a signal level “0”, that is, a dominant state when there is a voltage difference between two communication lines, and a signal level “1”, that is, a recessive state, when there is no voltage difference between the two communication lines. The ECUs 11 to 15 transmit and receive data in units of frames, which are a group of such signals.

CANバス17を介して送受信されるフレームには,データを送信するデータ・フレーム,データの送信を要求するリモート・フレーム等がある。例えば,データ・フレームは,先頭から順に,フレームの始まりを示すSOFフィールド,データ種別や送信先ECUを表す識別子を含むIDフィールド,データフィールドのバイト数を示すControlフィールド,送信されるデータに該当するデータフィールド,フレームの終わりを示すEOFフィールド等で構成される。また,リモート・フレームは,データ・フレームからデータフィールドを除いた構成となっている。IDフィールドの識別子は,速度や温度等のデータ種別や送信元のECUを識別するためにECU11〜15に割り当てられる。   The frame transmitted / received via the CAN bus 17 includes a data frame for transmitting data, a remote frame for requesting data transmission, and the like. For example, the data frame corresponds to the SOF field indicating the start of the frame, the ID field including the identifier indicating the data type and the destination ECU, the Control field indicating the number of bytes in the data field, and the data to be transmitted in order from the top. It consists of a data field, an EOF field indicating the end of the frame, and the like. The remote frame has a configuration in which the data field is removed from the data frame. The identifier of the ID field is assigned to the ECUs 11 to 15 in order to identify the data type such as speed and temperature and the transmission source ECU.

ECU11〜15は,フレームの送受信を制御するCANコントローラをそれぞれ有している。ECU11〜15は,自分のCANコントローラを介しCANバス17に送出される全てのフレームを受信し,その受信したフレームのIDフィールドに含まれる識別子を確認して自分宛てのフレームを取得する。複数のECUが同時にフレームを送信しようとしてフレームの送信が競合した場合には,フレームのIDフィールドに含まれる識別子に基づいて,フレームの送信の優先順位が決定される。   Each of the ECUs 11 to 15 has a CAN controller that controls transmission and reception of frames. The ECUs 11 to 15 receive all the frames sent to the CAN bus 17 via their CAN controllers, check the identifiers included in the ID fields of the received frames, and acquire the frames addressed to themselves. When frame transmission competes when a plurality of ECUs attempt to transmit a frame at the same time, the frame transmission priority is determined based on the identifier included in the frame ID field.

[電子キーシステム]
図2は,本実施の形態における電子キーシステムを示す図である。電子キーシステム20は,キーレスエントリーECU13と電子キー41とを有する。
[Electronic key system]
FIG. 2 is a diagram showing an electronic key system in the present embodiment. The electronic key system 20 includes a keyless entry ECU 13 and an electronic key 41.

電子キー41は,認証要求信号と共に電子キー41の認証情報をキーレスエントリーECU13に送信する。そして,キーレスエントリーECU13は,電子キー41から認証情報を無線通信で受信すると後述する認証処理を開始し,キーレスエントリーECU13が予め保管している認証情報と受信した認証情報とを照合する。   The electronic key 41 transmits the authentication information of the electronic key 41 together with the authentication request signal to the keyless entry ECU 13. When the keyless entry ECU 13 receives authentication information from the electronic key 41 by wireless communication, the keyless entry ECU 13 starts an authentication process described later, and collates the authentication information stored in advance by the keyless entry ECU 13 with the received authentication information.

互いの認証情報が一致すると,ドアの解錠又は施錠が行われる。それと共に,キーレスエントリーECU13は,新たな認証情報を生成してキーレスエントリーECU13の認証情報を更新し,電子キー41に対して最新の認証情報を送信する。電子キー41は,キーレスエントリーECU13から最新の認証情報を受信すると,保管していた認証情報を,受信した最新の認証情報に更新する。そして,キーレスエントリーECU13は,再び電子キー41から認証番号を受信すると,同様にして認証処理を行う。   When the mutual authentication information matches, the door is unlocked or locked. At the same time, the keyless entry ECU 13 generates new authentication information, updates the authentication information of the keyless entry ECU 13, and transmits the latest authentication information to the electronic key 41. When receiving the latest authentication information from the keyless entry ECU 13, the electronic key 41 updates the stored authentication information to the received latest authentication information. When the keyless entry ECU 13 receives the authentication number from the electronic key 41 again, the keyless entry ECU 13 performs the authentication process in the same manner.

このように,本実施の形態では,キーレスエントリーECU13は電子キー41を認証するときに認証情報を照合するだけでなく,新たな認証情報を生成する。認証情報には,第三者により容易に解読されないよう予測困難なデータを使用する必要がある。   Thus, in the present embodiment, the keyless entry ECU 13 not only checks the authentication information when authenticating the electronic key 41 but also generates new authentication information. For authentication information, it is necessary to use data that is difficult to predict so that it cannot be easily deciphered by a third party.

そこで,本実施の形態では,後述するように,キーレスエントリーECU13が有するRAM29の所定のアドレス(以下,アクセス先アドレスと呼ぶ。)に記憶されているデータが,認証情報として使用される。このアクセス先アドレスは,後述するアドレス生成処理によりランダムに生成される。また,キーレスエントリーECU13の動作を制御するCPU28がプログラムを実行して所定の動作をするとき,RAM29のいずれかのアドレスに記憶されているデータ(以下,記憶データと呼ぶ。)は変化するため,RAM29の各アドレスの記憶データも予測が困難な乱数である。これにより,キーレスエントリーECU13はランダム性に優れた乱数を生成することができ,その乱数を認証情報に使用することで車両のセキュリティを向上させることができる。   Therefore, in this embodiment, as will be described later, data stored in a predetermined address (hereinafter referred to as an access destination address) of the RAM 29 included in the keyless entry ECU 13 is used as authentication information. This access destination address is randomly generated by an address generation process described later. In addition, when the CPU 28 that controls the operation of the keyless entry ECU 13 executes a program and performs a predetermined operation, data stored in any address of the RAM 29 (hereinafter referred to as stored data) changes. The stored data at each address in the RAM 29 is also a random number that is difficult to predict. Thereby, the keyless entry ECU 13 can generate a random number excellent in randomness, and the security of the vehicle can be improved by using the random number as authentication information.

[キーレスエントリーECU及び電子キーの構成と動作]
次に,図2〜図4を参照して,キーレスエントリーECU13及び電子キー41の構成,アドレス生成処理,認証処理について説明する。なお,図3は,本実施の形態におけるキーレスエントリーECUのアドレス生成処理のフローチャートである。また,図4は,本実施の形態におけるキーレスエントリーECUの認証処理のフローチャートである。
[Configuration and operation of keyless entry ECU and electronic key]
Next, the configuration of the keyless entry ECU 13 and the electronic key 41, the address generation process, and the authentication process will be described with reference to FIGS. FIG. 3 is a flowchart of the address generation process of the keyless entry ECU in the present embodiment. FIG. 4 is a flowchart of the authentication process of the keyless entry ECU in the present embodiment.

図2に示すように,キーレスエントリーECU13は,認証情報の生成や照合を行うマイコン21と,電子キー41と認証情報を送受信するための無線通信部31とを有する。また,マイコン21は,CANコントローラ22と,フリーランタイマ23と,ラッチ回路24と,演算回路25と,オーバーフロー検出器26と,CPU28と,ROM27と,RAM29と,不揮発性の認証情報保管メモリ30とを有する。   As shown in FIG. 2, the keyless entry ECU 13 includes a microcomputer 21 that generates and collates authentication information, and an electronic key 41 and a wireless communication unit 31 that transmits and receives the authentication information. The microcomputer 21 includes a CAN controller 22, a free-run timer 23, a latch circuit 24, an arithmetic circuit 25, an overflow detector 26, a CPU 28, a ROM 27, a RAM 29, and a nonvolatile authentication information storage memory 30. And have.

CANコントローラ22は,CANバス17に送出される全てのフレームを受信する。フリーランタイマ23は,タイマカウント値が所定の値に達するとラッチ回路24に起動信号ENBを出力する(S10YES)。ラッチ回路24は,起動信号ENBに応答してCANコントローラ22が受信したフレームから識別子IDをラッチし出力する(S11)。つまり,ラッチ回路24は,CANコントローラ22を介し,フリーランタイマ23の所定の周期ΔTaでCANバス17から識別子IDを取得する。なお,この識別子IDは,演算回路25での演算処理の諸元となる演算諸元情報である。   The CAN controller 22 receives all frames sent to the CAN bus 17. When the timer count value reaches a predetermined value, the free-run timer 23 outputs an activation signal ENB to the latch circuit 24 (S10 YES). The latch circuit 24 latches and outputs the identifier ID from the frame received by the CAN controller 22 in response to the activation signal ENB (S11). That is, the latch circuit 24 acquires the identifier ID from the CAN bus 17 through the CAN controller 22 with a predetermined period ΔTa of the free-run timer 23. The identifier ID is calculation specification information that is a specification of calculation processing in the calculation circuit 25.

演算回路25は,オーバーフロー検出器26からフィードバックされた積算値に対して,ラッチ回路24から出力された識別子IDを加算し,加算結果をオーバーフロー検出器26に出力する(S12)。オーバーフロー検出器26は,演算回路25から出力された加算結果について,RAM29に割り当てられたアドレス領域内のアドレスの最大値を超えていないか判定する(S13)。   The arithmetic circuit 25 adds the identifier ID output from the latch circuit 24 to the integrated value fed back from the overflow detector 26, and outputs the addition result to the overflow detector 26 (S12). The overflow detector 26 determines whether the addition result output from the arithmetic circuit 25 exceeds the maximum value of the address in the address area assigned to the RAM 29 (S13).

加算結果がRAM29に割り当てられたアドレス領域内のアドレスの最大値を超えていない場合(S13NO),オーバーフロー検出器26は,加算結果を積算値として出力する(S14)。加算結果がRAM29に割り当てられたアドレス領域内のアドレスの最大値を超えた場合(S13OK),オーバーフロー検出器26は,RAM29に割り当てられた所定のアドレス領域内のアドレスの最小値を積算値として出力し,それと共に積算値をアドレス値としてCPU28に出力する(S15)。つまり,積算値及びアドレス値は,フリーランタイマ23の所定の周期で更新される。   When the addition result does not exceed the maximum value of the address in the address area assigned to the RAM 29 (S13 NO), the overflow detector 26 outputs the addition result as an integrated value (S14). When the addition result exceeds the maximum value of the address in the address area assigned to the RAM 29 (S13OK), the overflow detector 26 outputs the minimum value of the address in the predetermined address area assigned to the RAM 29 as an integrated value. At the same time, the integrated value is output as an address value to the CPU 28 (S15). That is, the integrated value and the address value are updated at a predetermined cycle of the free-run timer 23.

CPU28は,ROM27に記憶された認証処理制御プログラムや無線通信制御プログラム等,キーレスエントリーECU13の動作を制御する各種プログラムを実行する。RAM29は,CPU28がROM27からロードした各種プログラムや一時的なデータ等を記憶する。つまり,CPU28がプログラムを実行して所定の動作をするとき,RAM29のいずれかの記憶データは更新される。認証情報保管メモリ30は,電子キーから受信した認証情報と照合するための認証情報を記憶する不揮発性メモリである。   The CPU 28 executes various programs for controlling the operation of the keyless entry ECU 13 such as an authentication processing control program and a wireless communication control program stored in the ROM 27. The RAM 29 stores various programs loaded by the CPU 28 from the ROM 27, temporary data, and the like. That is, when the CPU 28 executes a program and performs a predetermined operation, any stored data in the RAM 29 is updated. The authentication information storage memory 30 is a non-volatile memory that stores authentication information for collation with authentication information received from the electronic key.

CPU28は,無線通信部31を介し,電子キー41から認証要求信号と共に電子キー41の認証情報を受信すると(S20YES),認証情報保管メモリ30に予め記憶された認証情報と照合を行う(S21)。認証情報が一致した場合(S22YES),CPU28は,オーバーフロー検出器26から出力されたアドレス値をアクセス先アドレスとして,RAM29からアクセス先アドレスの記憶データを読み出す。そして,CPU28は,読み出した記憶データを最新の認証情報として認証情報保管メモリ30を更新し(S23),無線通信部31を介して電子キー41に最新の認証情報を送信する(S24)。   When the CPU 28 receives the authentication information of the electronic key 41 together with the authentication request signal from the electronic key 41 via the wireless communication unit 31 (S20 YES), the CPU 28 checks the authentication information stored in the authentication information storage memory 30 in advance (S21). . When the authentication information matches (S22 YES), the CPU 28 reads out the storage data of the access destination address from the RAM 29 using the address value output from the overflow detector 26 as the access destination address. Then, the CPU 28 updates the authentication information storage memory 30 with the read stored data as the latest authentication information (S23), and transmits the latest authentication information to the electronic key 41 via the wireless communication unit 31 (S24).

電子キー41は,CPU42と,認証情報保管メモリ43と,無線通信部44とを有する。認証情報保管メモリ43は,キーレスエントリーECU13から受信した認証情報を記憶する不揮発性メモリである。CPU42は,無線通信部44を介して,認証要求信号と共に認証情報保管メモリ43の認証情報をキーレスエントリーECU13に送信する。また,CPU42は,キーレスエントリーECU13から最新の認証情報を受信し,認証情報保管メモリ43に記憶していた認証情報を,受信した最新の認証情報に更新する。   The electronic key 41 includes a CPU 42, an authentication information storage memory 43, and a wireless communication unit 44. The authentication information storage memory 43 is a non-volatile memory that stores authentication information received from the keyless entry ECU 13. The CPU 42 transmits the authentication information in the authentication information storage memory 43 together with the authentication request signal to the keyless entry ECU 13 via the wireless communication unit 44. Further, the CPU 42 receives the latest authentication information from the keyless entry ECU 13 and updates the authentication information stored in the authentication information storage memory 43 to the received latest authentication information.

[アドレス生成処理及び認証情報生成処理]
ここで,キーレスエントリーECU13の動作の具体例について説明する。図5は,本実施の形態におけるアドレス生成処理及び認証情報生成処理の具体例を示すタイミングチャートである。図5では,フリーランタイマ23の起動信号ENBの波形と,CANコントローラ22が受信したデータに含まれる識別子IDと,ラッチ回路24が出力した識別子IDの内容と,演算回路25の加算結果と,オーバーフロー検出器26が出力した積算値と,CPU28が電子キー41から受信した認証要求信号の波形及び認証情報と,認証情報保管メモリ30に記憶されている認証情報とが示されている。
[Address generation processing and authentication information generation processing]
Here, a specific example of the operation of the keyless entry ECU 13 will be described. FIG. 5 is a timing chart showing a specific example of the address generation processing and authentication information generation processing in the present embodiment. In FIG. 5, the waveform of the start signal ENB of the free-run timer 23, the identifier ID included in the data received by the CAN controller 22, the content of the identifier ID output from the latch circuit 24, the addition result of the arithmetic circuit 25, The integrated value output from the overflow detector 26, the waveform and authentication information of the authentication request signal received by the CPU 28 from the electronic key 41, and the authentication information stored in the authentication information storage memory 30 are shown.

図5では,CANバス17にはECU11〜15のいずれかからフレームが出力されている。また,RAM29は,「0X7000」から「0X8000」までのアドレスを割り当てられており,CPU28がプログラムを実行して所定の動作をするとき,いずれかのアドレスの記憶データが変化する。   In FIG. 5, a frame is output from any of the ECUs 11 to 15 to the CAN bus 17. The RAM 29 is assigned addresses from “0X7000” to “0X8000”, and when the CPU 28 executes a program and performs a predetermined operation, the stored data at any address changes.

なお,ラッチ回路24のラッチ動作の度に識別子IDができるだけ変化するように,フリーランタイマ23の所定の周期ΔTaは,CANバス17を介したフレームの送信の間隔ΔTbよりも長いものとする。例えば,通常,CANにおけるデータ・フレームの送信間隔はΔTb=10msであるため,フリーランタイマ23の周期をΔTa=124msとする。   It is assumed that the predetermined period ΔTa of the free-run timer 23 is longer than the frame transmission interval ΔTb via the CAN bus 17 so that the identifier ID changes as much as possible every latch operation of the latch circuit 24. For example, since the data frame transmission interval in CAN is usually ΔTb = 10 ms, the period of the free-run timer 23 is assumed to be ΔTa = 124 ms.

また,電子キー41が受信する度に電子キー41に新たに保管される認証情報ができるだけ変化するように,周期ΔTaは,ユーザによる電子キー41の操作に基づいて電子キー41から連続して認証要求信号が送信された場合における,CPU29の受信間隔ΔTcに比べて短いものとする。例えば,ΔTc=500msに対して,ΔTa=124msとする。   Further, the period ΔTa is continuously authenticated from the electronic key 41 based on the operation of the electronic key 41 by the user so that the authentication information newly stored in the electronic key 41 changes as much as possible when the electronic key 41 is received. It is assumed that it is shorter than the reception interval ΔTc of the CPU 29 when the request signal is transmitted. For example, ΔTa = 124 ms with respect to ΔTc = 500 ms.

時間T1で,フリーランタイマ23のタイマカウント値が所定の値に達して,起動信号ENBが立ち上がる。ラッチ回路24は,これに応答してCANコントローラ22が受信したフレームから,例えばボディコントロールECU12の識別子ID「0X25」を取得し出力する。そして,演算回路25は,ラッチ回路24から出力された識別子ID「0X25」を積算値「0X7000」に加算し,加算結果「0X7025」を出力する。そして,オーバーフロー検出器26は,加算結果「0X7025」がRAM29のアドレスの最大値「0X8000」に達していないため,積算値「0X7025」及びアドレス値「0X7025」を出力する。時間T1では,CPU28は電子キー41から認証要求信号を受信していないため,認証情報保管メモリ30は,認証情報「乱数A」を維持する。   At time T1, the timer count value of the free-run timer 23 reaches a predetermined value, and the start signal ENB rises. The latch circuit 24 obtains and outputs, for example, the identifier ID “0X25” of the body control ECU 12 from the frame received by the CAN controller 22 in response thereto. The arithmetic circuit 25 adds the identifier ID “0X25” output from the latch circuit 24 to the integrated value “0X7000”, and outputs the addition result “0X7025”. The overflow detector 26 outputs the integrated value “0X7025” and the address value “0X7025” because the addition result “0X7025” has not reached the maximum address value “0X8000” in the RAM 29. At time T1, since the CPU 28 has not received the authentication request signal from the electronic key 41, the authentication information storage memory 30 maintains the authentication information “random number A”.

時間T2で,CPU28が電子キー41から認証要求信号と認証情報「乱数A」を受信すると,受信した認証情報と認証情報保管メモリ30の認証情報と比較する。認証情報は「乱数A」で一致しているため,CPU28はオーバーフロー検出器26が出力するアドレス値「0X7025」をアクセス先アドレスとして,RAM29から記憶データを読み出す。そして,CPU28は,認証情報保管メモリ30の認証情報を「乱数A」から「乱数B」に更新し,さらに電子キー41に対して認証情報「乱数B」を送信する。   When the CPU 28 receives the authentication request signal and the authentication information “random number A” from the electronic key 41 at time T 2, the CPU 28 compares the received authentication information with the authentication information stored in the authentication information storage memory 30. Since the authentication information matches with “random number A”, the CPU 28 reads the stored data from the RAM 29 using the address value “0X7025” output from the overflow detector 26 as the access destination address. Then, the CPU 28 updates the authentication information in the authentication information storage memory 30 from “random number A” to “random number B”, and transmits the authentication information “random number B” to the electronic key 41.

時間T3及びT4で,フリーランタイマ23の起動信号ENBが立ち上がると,時間T1のときと同様にして,ラッチ回路24,演算回路25,オーバーフロー検出器26は,それぞれ新たな値を出力する。   When the start signal ENB of the free-run timer 23 rises at times T3 and T4, the latch circuit 24, the arithmetic circuit 25, and the overflow detector 26 output new values, respectively, in the same manner as at time T1.

時間T5で,CPU28が電子キー41から認証要求信号と認証情報「乱数B」を受信すると,電子キー41の認証情報「乱数B」が照合される。そして,電子キー41の認証情報は認証情報保管メモリ30の認証情報と一致しているため,時間T2のときと同様にして,認証情報保管メモリ30の認証情報が「乱数C」に更新され,電子キー41に対して認証情報「乱数C」が送信される。   When the CPU 28 receives the authentication request signal and the authentication information “random number B” from the electronic key 41 at time T5, the authentication information “random number B” of the electronic key 41 is collated. Since the authentication information in the electronic key 41 matches the authentication information in the authentication information storage memory 30, the authentication information in the authentication information storage memory 30 is updated to “random number C” in the same manner as at time T2. Authentication information “random number C” is transmitted to the electronic key 41.

時間T6で,フリーランタイマ23の起動信号ENBが立ち上がると,時間T1のときと同様にして,ラッチ回路24,演算回路25はそれぞれ新たな値を出力する。演算回路25の加算結果「0X8048」がRAM29のアドレスの最大値「0X8000」に達しているため,オーバーフロー検出器26は,積算値をRAM29のアドレスの最小値「0X7000」にリセットして,積算値「0X7000」及びアドレス値「0X7000」を出力する。   When the start signal ENB of the free-run timer 23 rises at time T6, the latch circuit 24 and the arithmetic circuit 25 output new values in the same manner as at time T1. Since the addition result “0X8048” of the arithmetic circuit 25 has reached the maximum value “0X8000” of the address of the RAM 29, the overflow detector 26 resets the integrated value to the minimum value “0X7000” of the address of the RAM 29, and the integrated value “0X7000” and the address value “0X7000” are output.

以上のように,本実施の形態では,キーレスエントリーECU13は,RAM29から,アドレス生成処理で生成したアクセス先アドレスの記憶をデータ読み出して,認証情報として使用する。特に,RAM29の各アドレスに記憶されている記憶データは,キーレスエントリーECU13が動作する度に変化するため,予測が困難である。さらに,通常,CANバス17に出力されるフレームの出力タイミングや,送信元ECU,データ内容は予測が困難であるため,オーバーフロー検出器26から出力される積算値であるアクセス先アドレスもランダム性が高い。したがって,キーエントリーECU13が生成する認証情報はランダム性に優れている。   As described above, in the present embodiment, the keyless entry ECU 13 reads out the memory of the access destination address generated by the address generation process from the RAM 29 and uses it as authentication information. In particular, the stored data stored in each address of the RAM 29 changes every time the keyless entry ECU 13 operates, and thus is difficult to predict. Furthermore, since it is usually difficult to predict the output timing of the frame output to the CAN bus 17, the transmission source ECU, and the data contents, the access destination address that is an integrated value output from the overflow detector 26 is also random. high. Therefore, the authentication information generated by the key entry ECU 13 is excellent in randomness.

また,キーエントリーECU13は,電子キー41に送信した認証情報を認証情報保管メモリ30に記憶し,その後電子キー41から受信した認証情報と認証情報保管メモリ30の認証情報とを照合する。そして,認証情報が一致した場合には,RAM29から記憶データを読み出して新たな認証情報をキーエントリーECU13に送信する。   Further, the key entry ECU 13 stores the authentication information transmitted to the electronic key 41 in the authentication information storage memory 30 and then collates the authentication information received from the electronic key 41 with the authentication information in the authentication information storage memory 30. If the authentication information matches, the stored data is read from the RAM 29 and new authentication information is transmitted to the key entry ECU 13.

このようにして,キーエントリーECU13は,認証情報の照合が正常に行われる度に,ランダム性に優れた乱数で認証情報を更新することにより,セキュリティを向上させている。   In this way, the key entry ECU 13 improves the security by updating the authentication information with a random number excellent in randomness every time the verification of the authentication information is normally performed.

なお,本実施の形態ではアクセス先アドレスを生成するために,CANコントローラ22が受信したフレームに含まれる識別子IDが演算諸元情報として使用されているが,他のフィールドの情報を使用してもよい。例えば,CANコントローラ22がCANバス17を介してメータECU11から出力されるフレームを受信し,受信したフレームのデータフィールドに含まれるデータ,例えば速度情報や温度情報等車両の状態量情報のように予測が困難なデータを用いてもよい。   In this embodiment, the identifier ID included in the frame received by the CAN controller 22 is used as the operation specification information in order to generate the access destination address. However, even if information in other fields is used. Good. For example, the CAN controller 22 receives a frame output from the meter ECU 11 via the CAN bus 17, and predicts data included in the data field of the received frame, such as vehicle state quantity information such as speed information and temperature information. It is also possible to use data that is difficult to handle.

この場合,ラッチ回路24は,CANコントローラ22の受信したフレームから状態量情報を取得して出力する。演算回路25は,ラッチ回路24から出力された状態量情報を積算値に加算して加算結果を出力する。そして,オーバーフロー検出器26は,上述と同様にして積算値を出力する。   In this case, the latch circuit 24 acquires the state quantity information from the frame received by the CAN controller 22 and outputs it. The arithmetic circuit 25 adds the state quantity information output from the latch circuit 24 to the integrated value and outputs the addition result. The overflow detector 26 outputs the integrated value in the same manner as described above.

また,本実施の形態ではアクセス先アドレスを生成するために,積算値に識別子IDを加算したが,他の演算方法を用いてもよい。例えば,演算回路25が積算値から識別子IDを減算し,減算結果がRAM29に割り当てられたアドレス領域内のアドレスの最小値よりも小さくなった場合には,オーバーフロー検出器26がRAM29に割り当てられたアドレス領域内のアドレスの最大値にリセットするようにしてもよい。   In this embodiment, the identifier ID is added to the integrated value in order to generate the access destination address. However, other calculation methods may be used. For example, when the arithmetic circuit 25 subtracts the identifier ID from the integrated value and the subtraction result becomes smaller than the minimum value of the address in the address area assigned to the RAM 29, the overflow detector 26 is assigned to the RAM 29. You may make it reset to the maximum value of the address in an address area | region.

また,RAM29のアクセス先アドレスから読み出した記憶データを,無線通信の際に認証情報を暗号化するための暗号鍵として使用してもよい。これにより,認証情報だけでなく暗号鍵もランダムになるため車両のセキュリティが向上する。   The stored data read from the access destination address of the RAM 29 may be used as an encryption key for encrypting the authentication information during wireless communication. As a result, not only the authentication information but also the encryption key is random, so that the security of the vehicle is improved.

以上の実施の形態をまとめると,次の付記のとおりである。   The above embodiment is summarized as follows.

(付記1)
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し,前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって,
前記乱数生成装置の動作を制御するプログラムを実行するCPUと,
前記CPUが前記プログラムを実行して生成した記憶データを記憶する第1のメモリと,
前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し,受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と,
取得した前記演算諸元情報を演算して,アクセス先アドレスを生成するアドレス生成部とを有し,
前記CPUは,前記第1のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置。
(Appendix 1)
A plurality of electronic control devices transmit frames having identifiers assigned to the respective electronic control devices, and the plurality of electronic control devices are connected to communication lines that receive frames addressed to themselves based on the identifiers of the frames. A random number generator for
A CPU for executing a program for controlling the operation of the random number generator;
A first memory for storing storage data generated by the CPU executing the program;
A calculation specification information acquisition unit that receives the frame transmitted by the plurality of electronic control units via the communication line, and acquires calculation specification information of a predetermined field in the received frame at a predetermined period;
An address generation unit that calculates the obtained operation specification information and generates an access destination address;
The CPU is a random number generation device that reads out stored data of the access destination address from the first memory and generates a random number.

(付記2)
付記1において,
前記演算諸元情報は,前記識別子又はデータのいずれかである乱数生成装置。
(Appendix 2)
In Appendix 1,
The calculation specification information is a random number generation device that is either the identifier or data.

(付記3)
付記1において,
前記アドレス生成部は,所定の初期値に前記演算諸元情報を前記所定の周期で積算して前記アクセス先アドレスを生成し,積算結果が前記第1のメモリに割り当てられたアドレス領域の最大値を超えたとき,前記第1のメモリに割り当てられたアドレス領域の最小値を前記アクセス先アドレスにし,前記積算結果をリセットする乱数生成装置。
(Appendix 3)
In Appendix 1,
The address generation unit generates the access destination address by adding the operation specification information to a predetermined initial value at the predetermined cycle, and the integration result is a maximum value of an address area allocated to the first memory. A random number generation device that sets a minimum value of an address area allocated to the first memory as the access destination address and resets the accumulation result when the value exceeds

(付記4)
付記1において,
前記アドレス生成部は,所定の初期値から前記演算諸元情報を前記所定の周期で繰り返し減算して前記アクセス先アドレスを生成し,減算結果が前記第1のメモリに割り当てられたアドレス領域の最小値よりも小さいとき,前記第1のメモリに割り当てられたアドレス領域の最大値を前記アクセス先アドレスにし,前記減算結果をリセットする乱数生成装置。
(Appendix 4)
In Appendix 1,
The address generation unit repeatedly subtracts the operation specification information from a predetermined initial value at the predetermined cycle to generate the access destination address, and the subtraction result is a minimum of the address area allocated to the first memory. A random number generation device that, when smaller than the value, sets the maximum value of the address area allocated to the first memory as the access destination address and resets the subtraction result.

(付記5)
付記1において,
前記複数の電子制御装置が前記フレームを送信する間隔は,前記所定の周期よりも短い乱数生成装置。
(Appendix 5)
In Appendix 1,
The random number generation device in which the intervals at which the plurality of electronic control devices transmit the frames are shorter than the predetermined period.

(付記6)
付記1において,
前記識別子は,前記複数の電子制御装置による前記通信線を介した前記フレームの送信が競合した場合に,前記フレームの送信の優先順位を決定する乱数生成装置。
(Appendix 6)
In Appendix 1,
The identifier is a random number generation device that determines a priority of transmission of the frame when the transmission of the frame through the communication line by the plurality of electronic control devices competes.

(付記7)
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し,前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって,前記乱数生成装置の動作を制御するプログラムを実行するCPUと,前記CPUが前記プログラムを実行して生成した記憶データを記憶する第1のメモリと,前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し,受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と,取得した前記演算諸元情報を演算して,アクセス先アドレスを生成するアドレス生成部とを有し,前記CPUは前記第1のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置を有し,
前記通信線及び前記複数の電子制御装置と共に車両に搭載される電子制御装置。
(Appendix 7)
A plurality of electronic control devices transmit frames having identifiers assigned to the respective electronic control devices, and the plurality of electronic control devices are connected to communication lines that receive frames addressed to themselves based on the identifiers of the frames. A CPU for executing a program for controlling the operation of the random number generator, a first memory for storing storage data generated by the CPU executing the program, and a communication line. Receiving the frame transmitted by the plurality of electronic control units, and obtaining a calculation specification information acquisition unit for acquiring calculation specification information of a predetermined field in the received frame at a predetermined cycle, and the acquired calculation specification An address generation unit that calculates original information and generates an access destination address, and the CPU stores the access destination address from the first memory. Has a random number generator for generating random numbers by reading the stored data,
An electronic control device mounted on a vehicle together with the communication line and the plurality of electronic control devices.

(付記8)
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し,前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって,前記乱数生成装置の動作を制御するプログラムを実行するCPUと,前記CPUが前記プログラムを実行して生成した記憶データを記憶する第1のメモリと,前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し,受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と,取得した前記演算諸元情報を演算して,アクセス先アドレスを生成するアドレス生成部とを有し,前記CPUは前記第1のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置と,
前記乱数を記憶する第2のメモリと,
他の無線通信装置と無線通信を行う無線通信部とを有し,
前記CPUは,前記無線通信部を介して前記他の無線通信装置から認証情報を受信し,受信した前記認証情報と前記第2のメモリに記憶されている前記乱数を比較して,前記受信した認証情報と前記前記第2のメモリに記憶されている前記乱数とが一致した場合,前記アドレス生成部から最新のアクセス先アドレスを取得し,前記第1のメモリから前記最新のアクセス先アドレスの記憶データを読み出して最新の乱数を生成し,前記最新の乱数を前記第2のメモリに記憶して,前記無線通信部を介し前記他の無線通信装置に前記最新の乱数を送信する電子制御装置。
(Appendix 8)
A plurality of electronic control devices transmit frames having identifiers assigned to the respective electronic control devices, and the plurality of electronic control devices are connected to communication lines that receive frames addressed to themselves based on the identifiers of the frames. A CPU for executing a program for controlling the operation of the random number generator, a first memory for storing storage data generated by the CPU executing the program, and a communication line. Receiving the frame transmitted by the plurality of electronic control units, and obtaining a calculation specification information acquisition unit for acquiring calculation specification information of a predetermined field in the received frame at a predetermined cycle, and the acquired calculation specification An address generation unit that calculates original information and generates an access destination address, and the CPU stores the access destination address from the first memory. A random number generator for generating random numbers by reading the stored data,
A second memory for storing the random number;
A wireless communication unit that performs wireless communication with other wireless communication devices;
The CPU receives authentication information from the other wireless communication device via the wireless communication unit, compares the received authentication information with the random number stored in the second memory, and receives the authentication information. If the authentication information matches the random number stored in the second memory, the latest access destination address is acquired from the address generation unit, and the latest access destination address is stored from the first memory. An electronic control device that reads data to generate a latest random number, stores the latest random number in the second memory, and transmits the latest random number to the other wireless communication device via the wireless communication unit.

(付記9)
付記8において,
前記通信線及び前記複数の電子制御装置と共に車両に搭載される電子制御装置。
(Appendix 9)
In Appendix 8,
An electronic control device mounted on a vehicle together with the communication line and the plurality of electronic control devices.

10:車両の制御システム
11〜15:ECU
16:終端抵抗
17:CANバス
21:マイコン
41:電子キー
10: Vehicle control systems 11-15: ECU
16: Terminating resistor 17: CAN bus 21: Microcomputer 41: Electronic key

Claims (7)

複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し,前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって,
前記乱数生成装置の動作を制御するプログラムを実行するCPUと,
前記CPUが前記プログラムを実行して生成した記憶データを記憶する第1のメモリと,
前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し,受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と,
取得した前記演算諸元情報を演算して,アクセス先アドレスを生成するアドレス生成部とを有し,
前記CPUは,前記第1のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置。
A plurality of electronic control devices transmit frames having identifiers assigned to the respective electronic control devices, and the plurality of electronic control devices are connected to communication lines that receive frames addressed to themselves based on the identifiers of the frames. A random number generator for
A CPU for executing a program for controlling the operation of the random number generator;
A first memory for storing storage data generated by the CPU executing the program;
A calculation specification information acquisition unit that receives the frame transmitted by the plurality of electronic control units via the communication line, and acquires calculation specification information of a predetermined field in the received frame at a predetermined period;
An address generation unit that calculates the obtained operation specification information and generates an access destination address;
The CPU is a random number generation device that reads out stored data of the access destination address from the first memory and generates a random number.
請求項1において,
前記演算諸元情報は,前記識別子又はデータのいずれかである乱数生成装置。
In claim 1,
The calculation specification information is a random number generation device that is either the identifier or data.
請求項1において,
前記アドレス生成部は,所定の初期値に前記演算諸元情報を前記所定の周期で積算して前記アクセス先アドレスを生成し,積算結果が前記第1のメモリに割り当てられたアドレス領域の最大値を超えたとき,前記第1のメモリに割り当てられたアドレス領域の最小値を前記アクセス先アドレスにし,前記積算結果をリセットする乱数生成装置。
In claim 1,
The address generation unit generates the access destination address by adding the operation specification information to a predetermined initial value at the predetermined cycle, and the integration result is a maximum value of an address area allocated to the first memory. A random number generation device that sets a minimum value of an address area allocated to the first memory as the access destination address and resets the accumulation result when the value exceeds
請求項1において,
前記アドレス生成部は,所定の初期値から前記演算諸元情報を前記所定の周期で繰り返し減算して前記アクセス先アドレスを生成し,減算結果が前記第1のメモリに割り当てられたアドレス領域の最小値よりも小さいとき,前記第1のメモリに割り当てられたアドレス領域の最大値を前記アクセス先アドレスにし,前記減算結果をリセットする乱数生成装置。
In claim 1,
The address generation unit repeatedly subtracts the operation specification information from a predetermined initial value at the predetermined cycle to generate the access destination address, and the subtraction result is a minimum of the address area allocated to the first memory. A random number generation device that, when smaller than the value, sets the maximum value of the address area allocated to the first memory as the access destination address and resets the subtraction result.
請求項1において,
前記識別子は,前記複数の電子制御装置による前記通信線を介した前記フレームの送信が競合した場合に,前記フレームの送信の優先順位を決定する乱数生成装置。
In claim 1,
The identifier is a random number generation device that determines a priority of transmission of the frame when the transmission of the frame through the communication line by the plurality of electronic control devices competes.
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し,前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって,前記乱数生成装置の動作を制御するプログラムを実行するCPUと,前記CPUが前記プログラムを実行して生成した記憶データを記憶する第1のメモリと,前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し,受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と,取得した前記演算諸元情報を演算して,アクセス先アドレスを生成するアドレス生成部とを有し,前記CPUは前記第1のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置を有し,
前記通信線及び前記複数の電子制御装置と共に車両に搭載される電子制御装置。
A plurality of electronic control devices transmit frames having identifiers assigned to the respective electronic control devices, and the plurality of electronic control devices are connected to communication lines that receive frames addressed to themselves based on the identifiers of the frames. A CPU for executing a program for controlling the operation of the random number generator, a first memory for storing storage data generated by the CPU executing the program, and a communication line. Receiving the frame transmitted by the plurality of electronic control units, and obtaining a calculation specification information acquisition unit for acquiring calculation specification information of a predetermined field in the received frame at a predetermined cycle, and the acquired calculation specification An address generation unit that calculates original information and generates an access destination address, and the CPU stores the access destination address from the first memory. Has a random number generator for generating random numbers by reading the stored data,
An electronic control device mounted on a vehicle together with the communication line and the plurality of electronic control devices.
複数の電子制御装置がそれぞれの前記電子制御装置に割り当てられた識別子を有するフレームを送信し,前記複数の電子制御装置が前記フレームの前記識別子に基づいて自分宛てのフレームを受信する通信線に接続する乱数生成装置であって,前記乱数生成装置の動作を制御するプログラムを実行するCPUと,前記CPUが前記プログラムを実行して生成した記憶データを記憶する第1のメモリと,前記通信線を介して前記複数の電子制御装置が送信する前記フレームを受信し,受信したフレーム内の所定のフィールドの演算諸元情報を所定の周期で取得する演算諸元情報取得部と,取得した前記演算諸元情報を演算して,アクセス先アドレスを生成するアドレス生成部とを有し,前記CPUは前記第1のメモリから前記アクセス先アドレスの記憶データを読み出して乱数を生成する乱数生成装置と,
前記乱数を記憶する第2のメモリと,
他の無線通信装置と無線通信を行う無線通信部とを有し,
前記CPUは,前記無線通信部を介して前記他の無線通信装置から認証情報を受信し,受信した前記認証情報と前記第2のメモリに記憶されている前記乱数を比較し,前記受信した認証情報と前記前記第2のメモリに記憶されている前記乱数とが一致した場合,前記アドレス生成部から最新のアクセス先アドレスを取得し,前記第1のメモリから前記最新のアクセス先アドレスの記憶データを読み出して最新の乱数を生成し,前記最新の乱数を前記第2のメモリに記憶して,前記無線通信部を介し前記他の無線通信装置に前記最新の乱数を送信する電子制御装置。
A plurality of electronic control devices transmit frames having identifiers assigned to the respective electronic control devices, and the plurality of electronic control devices are connected to communication lines that receive frames addressed to themselves based on the identifiers of the frames. A CPU for executing a program for controlling the operation of the random number generator, a first memory for storing storage data generated by the CPU executing the program, and a communication line. Receiving the frame transmitted by the plurality of electronic control units, and obtaining a calculation specification information acquisition unit for acquiring calculation specification information of a predetermined field in the received frame at a predetermined cycle, and the acquired calculation specification An address generation unit that calculates original information and generates an access destination address, and the CPU stores the access destination address from the first memory. A random number generator for generating random numbers by reading the stored data,
A second memory for storing the random number;
A wireless communication unit that performs wireless communication with other wireless communication devices;
The CPU receives authentication information from the other wireless communication device via the wireless communication unit, compares the received authentication information with the random number stored in the second memory, and receives the received authentication information. When the information matches the random number stored in the second memory, the latest access destination address is acquired from the address generation unit, and the storage data of the latest access destination address is acquired from the first memory. An electronic control unit that generates the latest random number, stores the latest random number in the second memory, and transmits the latest random number to the other wireless communication device via the wireless communication unit.
JP2012142343A 2012-06-25 2012-06-25 Random number generation device and in-vehicle electronic control device having the same Active JP5900184B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012142343A JP5900184B2 (en) 2012-06-25 2012-06-25 Random number generation device and in-vehicle electronic control device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012142343A JP5900184B2 (en) 2012-06-25 2012-06-25 Random number generation device and in-vehicle electronic control device having the same

Publications (2)

Publication Number Publication Date
JP2014006730A JP2014006730A (en) 2014-01-16
JP5900184B2 true JP5900184B2 (en) 2016-04-06

Family

ID=50104385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012142343A Active JP5900184B2 (en) 2012-06-25 2012-06-25 Random number generation device and in-vehicle electronic control device having the same

Country Status (1)

Country Link
JP (1) JP5900184B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101838511B1 (en) 2016-05-17 2018-03-14 현대자동차주식회사 Method of providing security for controller using encryption and appratus for implementing the same
CN111831639B (en) * 2019-04-19 2024-01-30 北京车和家信息技术有限公司 Global unique ID generation method and device and vehicle management system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002157224A (en) * 2000-09-08 2002-05-31 Kddi Corp Illegal access preventing system and server
JP2004185207A (en) * 2002-12-02 2004-07-02 Alps Electric Co Ltd Random number generation method
JP2010251929A (en) * 2009-04-13 2010-11-04 Hitachi Constr Mach Co Ltd Network i/o system

Also Published As

Publication number Publication date
JP2014006730A (en) 2014-01-16

Similar Documents

Publication Publication Date Title
Jo et al. Mauth-can: Masquerade-attack-proof authentication for in-vehicle networks
US9866570B2 (en) On-vehicle communication system
US9577997B2 (en) Authentication system and authentication method
US10279775B2 (en) Unauthorized access event notification for vehicle electronic control units
US9129455B2 (en) System and method to enable passive entry
JP5922419B2 (en) Wireless communication system
CN114095298B (en) System and method for managing secure communication between modules in controller local area network
US20140075186A1 (en) Multiple Access Key Fob
CN112153646B (en) Authentication method, equipment and system
JP2017091360A (en) Data distribution device, communication system, mobile body, and data distribution method
JP2020512571A (en) Method for providing random numbers for a control unit of a vehicle network and vehicle network implementing the method
US20230083716A1 (en) Devices, methods, and computer program for releasing transportation vehicle components, and vehicle-to-vehicle communication module
JP5900184B2 (en) Random number generation device and in-vehicle electronic control device having the same
Youn et al. Practical sender authentication scheme for in-vehicle CAN with efficient key management
US20170317825A1 (en) Communication device
JP2018121220A (en) In-vehicle network system
Lenard et al. LOKI: A lightweight cryptographic key distribution protocol for controller area networks
CN114342320A (en) Authenticated vehicle diagnostic access techniques
JP2021083005A (en) Vehicle communication device, communication abnormality determination method, and program
US20220209946A1 (en) Key revocation for edge devices
JP2016151871A (en) On-vehicle system and ecu
JP2015023307A (en) Authentication device and authentication system
JP2018093370A (en) On-vehicle electronic control device, on-vehicle electronic control system, and relay device
JP6676065B2 (en) Authentication chain with connected devices
JP5786705B2 (en) Control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5900184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150