JP5837525B2 - Substrate processing method, program, and computer storage medium - Google Patents
Substrate processing method, program, and computer storage medium Download PDFInfo
- Publication number
- JP5837525B2 JP5837525B2 JP2013039666A JP2013039666A JP5837525B2 JP 5837525 B2 JP5837525 B2 JP 5837525B2 JP 2013039666 A JP2013039666 A JP 2013039666A JP 2013039666 A JP2013039666 A JP 2013039666A JP 5837525 B2 JP5837525 B2 JP 5837525B2
- Authority
- JP
- Japan
- Prior art keywords
- polymer
- block copolymer
- wafer
- polarity
- substrate processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Description
本発明は、親水性(極性)を有する親水性(有極性)ポリマーと疎水性を有する(極性を有さない)疎水性(無極性)ポリマーとを含むブロック共重合体を用いた基板処理方法、プログラム及びコンピュータ記憶媒体に関する。 The present invention relates to a substrate processing method using a block copolymer comprising a hydrophilic (polar) polymer having hydrophilicity (polarity) and a hydrophobic (nonpolar) polymer having hydrophobicity (no polarity). The present invention relates to a program and a computer storage medium.
例えば半導体デバイスの製造工程では、例えば半導体ウェハ(以下、「ウェハ」という。)上にレジスト液を塗布してレジスト膜を形成するレジスト塗布処理、当該レジスト膜に所定のパターンを露光する露光処理、露光されたレジスト膜を現像する現像処理などを順次行うフォトリソグラフィー処理が行われ、ウェハ上に所定のレジストパターンが形成される。そして、このレジストパターンをマスクとして、ウェハ上の被処理膜のエッチング処理が行われ、その後レジスト膜の除去処理などが行われて、被処理膜に所定のパターンが形成される。 For example, in the manufacturing process of a semiconductor device, for example, a resist coating process for coating a resist solution on a semiconductor wafer (hereinafter referred to as “wafer”) to form a resist film, an exposure process for exposing a predetermined pattern on the resist film, A photolithography process for sequentially performing a development process for developing the exposed resist film is performed to form a predetermined resist pattern on the wafer. Then, using the resist pattern as a mask, an etching process is performed on the film to be processed on the wafer, and then a resist film removing process is performed to form a predetermined pattern on the film to be processed.
ところで、近年、半導体デバイスのさらなる高集積化を図るため、上述した被処理膜のパターンの微細化が求められている。このため、レジストパターンの微細化が進められており、例えばフォトリソグラフィー処理における露光処理の光を短波長化することが進められている。しかしながら、露光光源の短波長化には技術的、コスト的な限界があり、光の短波長化を進める方法のみでは、例えば数ナノメートルオーダーの微細なレジストパターンを形成するのが困難な状況にある。 Incidentally, in recent years, in order to further increase the integration of semiconductor devices, it is required to make the pattern of the film to be processed finer. For this reason, miniaturization of the resist pattern has been advanced, and for example, the light of the exposure process in the photolithography process has been shortened. However, there are technical and cost limitations to shortening the wavelength of the exposure light source, and it is difficult to form a fine resist pattern on the order of several nanometers, for example, only by the method of advancing the wavelength of light. is there.
そこで、親水性と疎水性の2種類のブロック鎖(ポリマー)から構成されたブロック共重合体を用いたウェハ処理方法が提案されている(特許文献1)。かかる方法では、先ず、ウェハ上に2種類のポリマーに対して中間の親和性を有する中性層を形成する。そして、当該中性層上に例えばレジストにより、いわゆるラインアンドスペースのガイドパターンを形成する。その後、中性層上にブロック共重合体を塗布し、ブロック共重合体を親水性と疎水性の2種類のポリマーに相分離させてラメラ構造を形成する。その後、いずれか一方のポリマーを、例えばエッチング等により選択的に除去することで、ウェハ上に他方のポリマーにより微細なパターンが形成される。そして、このポリマーのパターンをマスクとして被処理膜のエッチング処理が行われ、被処理膜に所定のパターンが形成される。 Therefore, a wafer processing method using a block copolymer composed of two types of block chains (polymers), hydrophilic and hydrophobic, has been proposed (Patent Document 1). In such a method, first, a neutral layer having an intermediate affinity for two types of polymers is formed on a wafer. Then, a so-called line-and-space guide pattern is formed on the neutral layer by using, for example, a resist. Thereafter, a block copolymer is applied onto the neutral layer, and the block copolymer is phase-separated into two types of polymers, hydrophilic and hydrophobic, to form a lamella structure. Thereafter, by selectively removing one of the polymers by, for example, etching or the like, a fine pattern is formed on the wafer by the other polymer. Then, the processing target film is etched using the polymer pattern as a mask to form a predetermined pattern on the processing target film.
ところで、上述のようなラメラ構造を用いたウェハ処理の一つに、例えば直線状のレジストパターンにより形成されるトレンチの幅を狭めるというものがある。具体的には、図22に示すように、その表面に中性層600が形成されたウェハW上にレジストパターン601を形成し、そのレジストパターン601のスペース部にブロック状重合体を塗布して親水性ポリマー602と疎水性ポリマー603に分離させる。そして、図23に示すように、例えば親水性ポリマー602を選択的に除去することで、レジストパターン601によるスペース部よりさらに幅の狭いトレンチ610が形成される。
By the way, one of the wafer processes using the lamellar structure as described above is to narrow the width of a trench formed by, for example, a linear resist pattern. Specifically, as shown in FIG. 22, a
しかしながら、図22に示すようなラメラ構造を適正に形成するには、レジストパターン601のスペース部の幅を、交互に配列する親水性ポリマー602と疎水性ポリマー603が奇数層配置されるように形成する必要がある。そして、このレジストパターン601のスペース部の幅が、何らかの不具合により親水性ポリマー602と疎水性ポリマー603が奇数層配置されるものでなくなると、ラメラ構造が適正に形成されなくなるという問題がある。そのため、スペース部の幅が変動しても、安定してトレンチ幅を狭めることができる手法の開発が望まれている。
However, in order to properly form a lamella structure as shown in FIG. 22, the width of the space portion of the
本発明は、かかる点に鑑みてなされたものであり、親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いた基板処理において、ガイドパターンのスペース部の幅が変動しても、安定してトレンチ幅を狭めることを目的とする。 The present invention has been made in view of the above points, and is stable even if the width of the space portion of the guide pattern fluctuates in substrate processing using a block copolymer containing a hydrophilic polymer and a hydrophobic polymer. The purpose is to narrow the trench width.
前記の目的を達成するため、本発明は、極性を有する第1のポリマーと、極性を有さない第2のポリマーとを含むブロック共重合体を用いて、基板を処理する方法であって、基板上に塗布膜を形成し、当該塗布膜により、平面視において直線状のライン部と直線状のスペース部を有するガイドパターンを形成するガイドパターン形成工程と、前記ガイドパターン形成後の基板に対して前記ブロック共重合体を塗布するブロック共重合体塗布工程と、前記ブロック共重合体を前記第1のポリマーと前記第2のポリマーに相分離させるポリマー分離工程と、前記相分離したブロック共重合体から、前記第1のポリマーを選択的に除去するポリマー除去工程を有し、前記ブロック共重合体塗布工程において塗布される前記ブロック共重合体の膜厚は、(1)前記ガイドパターンのスペース部から露出する露出面が極性を有する場合、相分離後の前記第1のポリマーと前記第2のポリマーによるパターンピッチの1倍〜1.5倍(2)前記ガイドパターンのスペース部から露出する露出面が極性を有しない場合、相分離後の前記第1のポリマーと前記第2のポリマーによるパターンピッチの0.5倍〜1倍であり、前記ブロック共重合体における前記第1のポリマーの分子量の比率は、20%〜40%であることを特徴としている。 To achieve the above object, the present invention provides a method for treating a substrate using a block copolymer comprising a first polymer having polarity and a second polymer having no polarity, Forming a coating film on the substrate, and forming a guide pattern having a linear line portion and a linear space portion in plan view by the coating film; and for the substrate after the guide pattern is formed A block copolymer coating step for coating the block copolymer, a polymer separation step for phase-separating the block copolymer into the first polymer and the second polymer, and the phase-separated block copolymer It has a polymer removal step of selectively removing the first polymer from the coalescence, and the film thickness of the block copolymer applied in the block copolymer application step is (1) When the exposed surface exposed from the space portion of the guide pattern has polarity, the pattern pitch by the first polymer and the second polymer after phase separation is 1 to 1.5 times (2) When the exposed surface exposed from the space portion of the guide pattern has no polarity, it is 0.5 to 1 times the pattern pitch of the first polymer and the second polymer after phase separation, The molecular weight ratio of the first polymer in the coalescence is 20% to 40%.
本発明によれば、露出面が極性を有するか否かに応じて、基板に塗布するブロック共重合体の膜厚を変化させる。また、ブロック共重合体における第1のポリマーの分子量の比率を20%〜40%としている。それにより、相分離後に半円柱状の第1のポリマーを第2のポリマーの上面で且つ基板に平行に配列させるか、あるいは円柱状の第1のポリマーを第2のポリマー内に基板に平行に配列させることができる。この際、第1のポリマーは、例えばレジストパターンなどによるガイドパターンのスペース部の幅が変動しても、当該スペース部の中心に自動的に配列する。そして、第1のポリマーを選択的に除去することにより例えば第2のポリマーの上面を、下方向に窪んだ状態とすることができる。その結果、例えば第2のポリマーをエッチングすることで、第2のポリマーの窪んだ部分が先ず除去される。これにより、例えばレジストパターンなどによるガイドパターンの間に、スペース部の幅の変動の影響を受けることなく、第2のポリマーにより微細なトレンチを形成することができる。 According to the present invention, the film thickness of the block copolymer applied to the substrate is changed depending on whether or not the exposed surface has polarity. The ratio of the molecular weight of the first polymer in the block copolymer is 20% to 40%. Thereby, after the phase separation, the semi-cylindrical first polymer is arranged on the upper surface of the second polymer and parallel to the substrate, or the cylindrical first polymer is arranged in the second polymer parallel to the substrate. Can be arranged. At this time, the first polymer is automatically arranged at the center of the space portion even if the width of the space portion of the guide pattern due to, for example, a resist pattern fluctuates. Then, by selectively removing the first polymer, for example, the upper surface of the second polymer can be depressed downward. As a result, the recessed portion of the second polymer is first removed, for example, by etching the second polymer. Thereby, for example, a fine trench can be formed by the second polymer between the guide patterns such as a resist pattern without being affected by the variation in the width of the space portion.
前記ガイドパターンのスペース部から露出する露出面が極性を有しない場合であって且つブロック共重合体塗布工程において塗布される前記ブロック共重合体の膜厚がパターンピッチの1倍である場合、又は前記ガイドパターンのスペース部から露出する露出面が極性を有する場合であって且つブロック共重合体塗布工程において塗布される前記ブロック共重合体の膜厚がパターンピッチの1.5倍である場合、前記ポリマー除去工程においては、前記第1のポリマーと第2のポリマーが相分離した後の基板にエネルギー線を照射し、次いで、基板に所定の処理液を供給することで、前記第1のポリマーを溶解除去してもよい。 When the exposed surface exposed from the space portion of the guide pattern has no polarity and the film thickness of the block copolymer applied in the block copolymer coating step is 1 times the pattern pitch, or When the exposed surface exposed from the space portion of the guide pattern has polarity and the film thickness of the block copolymer applied in the block copolymer application step is 1.5 times the pattern pitch, In the polymer removal step, the first polymer and the second polymer are irradiated with energy rays after the phase separation of the first polymer and the second polymer, and then a predetermined treatment liquid is supplied to the substrate, thereby the first polymer. May be removed by dissolution.
前記第1のポリマーは、前記第2のポリマー内において、円柱状又は半円柱状に、前記基板の上面と平行且つ前記ガイドパターンのライン部と平行に配列し、前記スペース部の幅は、前記円柱状又は半円柱状の前記第1のポリマーの直径よりも大きくてもよい。 In the second polymer, the first polymer is arranged in a columnar shape or a semi-cylindrical shape in parallel with the upper surface of the substrate and in parallel with the line portion of the guide pattern, and the width of the space portion is It may be larger than the diameter of the first polymer in a columnar or semi-cylindrical shape.
前記ガイドパターンのスペース部から露出する露出面は極性を有し、前記露出面は、シリコン酸化膜、又は前記塗布膜の下面に形成された反射防止膜のいずれかであってもよい。 The exposed surface exposed from the space portion of the guide pattern has polarity, and the exposed surface may be either a silicon oxide film or an antireflection film formed on the lower surface of the coating film.
前記第1のポリマーはポリメタクリル酸メチルであり、前記第2のポリマーはポリスチレンであってもよい。 The first polymer may be polymethyl methacrylate and the second polymer may be polystyrene.
別な観点による本発明によれば、前記基板処理方法を基板処理システムによって実行させるために、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムが提供される。 According to another aspect of the present invention, there is provided a program that operates on a computer of a control unit that controls the substrate processing system in order to cause the substrate processing system to execute the substrate processing method.
また別な観点による本発明によれば、前記プログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。 According to another aspect of the present invention, a readable computer storage medium storing the program is provided.
本発明によれば、親水性ポリマーと疎水性ポリマーとを含むブロック共重合体を用いた基板処理において、ガイドパターンのスペース部の幅が変動しても、安定してトレンチ幅を狭めることができる。 According to the present invention, in substrate processing using a block copolymer containing a hydrophilic polymer and a hydrophobic polymer, the trench width can be stably reduced even if the width of the space portion of the guide pattern varies. .
以下、本発明の実施の形態について説明する。図1は、本実施の形態にかかる基板処理を行うための基板処理システム1の構成の概略を示す説明図である。図2及び図3は、基板処理システム1の内部構成の概略を示す側面図である。 Embodiments of the present invention will be described below. FIG. 1 is an explanatory diagram showing an outline of a configuration of a substrate processing system 1 for performing substrate processing according to the present embodiment. 2 and 3 are side views showing an outline of the internal configuration of the substrate processing system 1.
基板処理システム1は、図1に示すように複数枚のウェハWを収容したカセットCが搬入出されるカセットステーション10と、ウェハWに所定の処理を施す複数の各種処理装置を備えた処理ステーション11と、処理ステーション11に隣接する露光装置12との間でウェハWの受け渡しを行うインターフェイスステーション13とを一体に接続した構成を有している。
As shown in FIG. 1, the substrate processing system 1 includes a
カセットステーション10には、カセット載置台20が設けられている。カセット載置台20には、基板処理システム1の外部に対してカセットCを搬入出する際に、カセットCを載置する、例えば4つのカセット載置板21が設けられている。
The
カセットステーション10には、図1に示すようにX方向に延びる搬送路22上を移動自在なウェハ搬送装置23が設けられている。ウェハ搬送装置23は、上下方向及び鉛直軸周り(θ方向)にも移動自在であり、各カセット載置板21上のカセットCと、後述する処理ステーション11の第3のブロックG3の受け渡し装置との間でウェハWを搬送できる。
As shown in FIG. 1, the
処理ステーション11には、各種装置を備えた複数例えば4つのブロックG1、G2、G3、G4が設けられている。例えば処理ステーション11の正面側(図1のX方向負方向側)には、第1のブロックG1が設けられ、処理ステーション11の背面側(図1のX方向正方向側)には、第2のブロックG2が設けられている。また、処理ステーション11のカセットステーション10側(図1のY方向負方向側)には、第3のブロックG3が設けられ、処理ステーション11のインターフェイスステーション13側(図1のY方向正方向側)には、第4のブロックG4が設けられている。
The
例えば第1のブロックG1には、図2に示すように複数の液処理装置、例えばウェハWを現像処理する現像装置30、ウェハW上に有機溶剤を塗布してウェハWを洗浄する洗浄装置31、ウェハW上に反射防止膜を形成する反射防止膜形成装置32ウェハW上にレジスト液を塗布してレジスト膜を形成するレジスト塗布装置34、ウェハW上にブロック共重合体を塗布するブロック共重合体塗布装置35が下から順に重ねられている。
For example, in the first block G1, as shown in FIG. 2, a plurality of liquid processing apparatuses, for example, a developing
例えば現像装置30、洗浄装置31、反射防止膜形成装置32、レジスト塗布装置34、ブロック共重合体塗布装置35は、それぞれ水平方向に3つ並べて配置されている。なお、これら現像装置30、洗浄装置31、反射防止膜形成装置32、中性層形成装置33、レジスト塗布装置34、ブロック共重合体塗布装置35の数や配置は、任意に選択できる。
For example, the developing
これら現像装置30、洗浄装置31、反射防止膜形成装置32、レジスト塗布装置34、ブロック共重合体塗布装置35では、例えばウェハW上に所定の塗布液を塗布するスピンコーティングが行われる。スピンコーティングでは、例えば塗布ノズルからウェハW上に塗布液を吐出すると共に、ウェハWを回転させて、塗布液をウェハWの表面に拡散させる。
In the developing
なお、ブロック共重合体塗布装置35でウェハW上に塗布されるブロック共重合体は、第1のポリマーと第2のポリマーとを有する。第1のポリマーとしては、極性を有する(親水性)ポリマーである親水性ポリマーが用いられ、第2のポリマーとしては、極性を有しない(疎水性)ポリマーである疎水性ポリマーが用いられる。本実施の形態では、親水性(極性)ポリマーとして例えばポリメタクリル酸メチル(PMMA)が用いられ、疎水性(非極性)ポリマーとしては例えばポリスチレン(PS)が用いられる。なお、ブロック共重合体における親水性ポリマーの分子量の比率は20%〜40%であり、好ましくは12〜30%である。また、ブロック共重合体における疎水性ポリマーの分子量の比率は80%〜60%であり、より好ましくは、88%〜70%である。そして、ブロック共重合体は、親水性ポリマーと疎水性ポリマーが、直線的に化合した高分子である。
The block copolymer applied on the wafer W by the block
例えば第2のブロックG2には、図3に示すようにウェハWの熱処理を行う熱処理装置40、ブロック共重合体塗布装置35でウェハW上に塗布されたブロック共重合体を親水性ポリマーと疎水性ポリマーに相分離させるポリマー分離装置41、ウェハWを疎水化処理するアドヒージョン装置42、ウェハWの外周部を露光する周辺露光装置43、ウェハWに紫外線を照射する紫外線照射装置44が上下方向と水平方向に並べて設けられている。熱処理装置40は、ウェハWを載置して加熱する熱板と、ウェハWを載置して冷却する冷却板を有し、加熱処理と冷却処理の両方を行うことができる。なお、ポリマー分離装置41もウェハWに対して熱処理を施す装置であり、その構成は熱処理装置40と同様である。また、熱処理装置40、ポリマー分離装置41、アドヒージョン装置42、周辺露光装置43、紫外線照射装置44の数や配置は、任意に選択できる。
For example, in the second block G2, as shown in FIG. 3, the block copolymer coated on the wafer W by the
例えば第3のブロックG3には、複数の受け渡し装置50、51、52、53、54、55、56が下から順に設けられている。また、第4のブロックG4には、複数の受け渡し装置60、61、62が下から順に設けられている。
For example, in the third block G3, a plurality of
図1に示すように第1のブロックG1〜第4のブロックG4に囲まれた領域には、ウェハ搬送領域Dが形成されている。ウェハ搬送領域Dには、例えばY方向、X方向、θ方向及び上下方向に移動自在な搬送アームを有する、ウェハ搬送装置70が複数配置されている。ウェハ搬送装置70は、ウェハ搬送領域D内を移動し、周囲の第1のブロックG1、第2のブロックG2、第3のブロックG3及び第4のブロックG4内の所定の装置にウェハWを搬送できる。
As shown in FIG. 1, a wafer transfer region D is formed in a region surrounded by the first block G1 to the fourth block G4. In the wafer transfer region D, for example, a plurality of
また、ウェハ搬送領域Dには、第3のブロックG3と第4のブロックG4との間で直線的にウェハWを搬送するシャトル搬送装置80が設けられている。
Further, in the wafer transfer region D, a
シャトル搬送装置80は、例えばY方向に直線的に移動自在になっている。シャトル搬送装置80は、ウェハWを支持した状態でY方向に移動し、第3のブロックG3の受け渡し装置52と第4のブロックG4の受け渡し装置62との間でウェハWを搬送できる。
The
図1に示すように第3のブロックG3のX方向正方向側の隣には、ウェハ搬送装置100が設けられている。ウェハ搬送装置100は、例えばX方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置100は、ウェハWを支持した状態で上下に移動して、第3のブロックG3内の各受け渡し装置にウェハWを搬送できる。
As shown in FIG. 1, a
インターフェイスステーション13には、ウェハ搬送装置110と受け渡し装置111が設けられている。ウェハ搬送装置110は、例えばY方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置110は、例えば搬送アームにウェハWを支持して、第4のブロックG4内の各受け渡し装置、受け渡し装置111及び露光装置12との間でウェハWを搬送できる。
The
以上の基板処理システム1には、図1に示すように制御部300が設けられている。制御部300は、例えばコンピュータであり、プログラム格納部(図示せず)を有している。プログラム格納部には、基板処理システム1におけるウェハWの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム1における後述の剥離処理を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク(HD)、フレキシブルディスク(FD)、コンパクトディスク(CD)、マグネットオプティカルデスク(MO)、メモリーカードなどのコンピュータに読み取り可能な記憶媒体に記録されていたものであって、その記憶媒体から制御部300にインストールされたものであってもよい。
The substrate processing system 1 is provided with a
次に、以上のように構成された基板処理システム1を用いて行われるウェハ処理について説明するにあたり、先ず本実施の形態にかかるウェハ処理の原理について説明する。 Next, in describing wafer processing performed using the substrate processing system 1 configured as described above, first, the principle of wafer processing according to the present embodiment will be described.
極性を有する第1のポリマーと極性を有しない第2のポリマーを有するブロック共重合体において、例えば第1のポリマーの分子量の比率を20%〜40%、第2のポリマーの分子量の比率を80%〜60%とすると、ブロック共重合体を第1のポリマーと第2のポリマーに相分離させた後に形成されるパターンは、第1のポリマーが第2のポリマー内において円柱状に配列したものとなる。そして、この相分離後の第1のポリマーによる円柱状のパターンは、ブロック共重合体が塗布されるウェハW上の塗布面の状態により配列する方向が異なる。 In the block copolymer having the first polymer having polarity and the second polymer having no polarity, for example, the molecular weight ratio of the first polymer is 20% to 40%, and the molecular weight ratio of the second polymer is 80%. % To 60%, the pattern formed after the block copolymer is phase-separated into the first polymer and the second polymer is a pattern in which the first polymer is arranged in a cylindrical shape in the second polymer. It becomes. And the columnar pattern by the 1st polymer after this phase separation differs in the direction of arrangement by the state of the application surface on wafer W to which a block copolymer is applied.
ブロック共重合体が塗布される塗布面が、例えば第1のポリマーと第2のポリマーの双方に対して同等のエネルギー差を有する場合、相分離後の第1のポリマーによる円柱状のパターンは、第2のポリマー中において塗布面に対して垂直に配列する。なお、このように第1のポリマーを塗布面に対して垂直に配置する場合は、通常、第1のポリマーと第2のポリマーの双方に対して同等のエネルギー差を有する、即ち、2種類のポリマーに対して中間の親和性を有する中性層がウェハ上に形成される。そして当該中性層が、ブロック共重合体を塗布する塗布面として用いられる。 When the coating surface on which the block copolymer is applied has, for example, an equivalent energy difference with respect to both the first polymer and the second polymer, the cylindrical pattern by the first polymer after phase separation is: In the second polymer, they are arranged perpendicular to the application surface. When the first polymer is arranged perpendicularly to the coating surface in this way, it usually has an equivalent energy difference with respect to both the first polymer and the second polymer. A neutral layer having an intermediate affinity for the polymer is formed on the wafer. And the said neutral layer is used as an application surface which apply | coats a block copolymer.
その一方で、ブロック重合体が、第1のポリマー又は第2のポリマーのいずれかのポリマーとのエネルギー差が小さい塗布面の上に塗布された場合、相分離後の第1のポリマーと第2のポリマーは、前記の塗布面に対して平行に配列する。具体的には、ブロック共重合体が、例えば極性をしない面の上に塗布された場合、例えば図4に示すように、相分離後の第1のポリマー400(極性を有するポリマー)は、極性を有しない塗布面とのエネルギー差が、第2のポリマー401(極性を有しないポリマー)とに比べて大きくなるため、ウェハWの塗布面W0とは接しないように配列する。換言すれば、第2のポリマー401が塗布面W0と接するように配列し、第1のポリマー400は第2のポリマー401内において円柱状に配列する。この際、第1のポリマー400は、ウェハWの塗布面W0に対して平行となる。また、円柱状の第1のポリマー400間の間隔も等しいものとなる。これは、第1のポリマー400と第2のポリマー401との界面のエネルギー差がパターンの全体にわたって等しくなるように、第1のポリマー400と第2のポリマー401が自律的に移動することによる。なお、図4のように、第1のポリマー400が第2のポリマー401内において、ウェハWに対して平行な円柱状に配列するパターンのピッチをL0とすると、塗布面W0に塗布されるブロック共重合体の膜厚がL0である場合に、このようなパターンを形成する。
On the other hand, when the block polymer is applied on an application surface having a small energy difference from the polymer of either the first polymer or the second polymer, the first polymer and the second polymer after phase separation are applied. These polymers are arranged in parallel to the application surface. Specifically, when the block copolymer is applied on a nonpolar surface, for example, as shown in FIG. 4, for example, the first polymer 400 (polymer having polarity) after phase separation is polar. Since the energy difference from the coated surface not having the thickness is larger than that of the second polymer 401 (polymer having no polarity), the wafer W is arranged so as not to contact the coated surface W 0 . In other words, the
次に、ウェハWに塗布するブロック共重合体の膜厚を、パターンのピッチL0の半分であるL0/2とした場合について述べる。ブロック共重合体の膜厚をL0/2とし、その後当該ブロック共重合体を相分離させると、例えば図5に示すように、ウェハWの塗布面W0上に第2のポリマー401が層状に配列し、第1のポリマー400は第2のポリマー401上に層状に配列する。しかしながら、一般に、第1のポリマー400は、大気とのエネルギー差よりも第2のポリマー401とのエネルギー差のほうが小さい。そのため、第1のポリマー400は、大気との接触面積が最小となるように、図6に示すように、断面視において半円状の形状となる。
Next, description will be made of a case where the thickness of the block copolymer to be applied to the wafer W, and the L 0/2 which is half of the pitch L 0 of the pattern. The thickness of the block copolymer and L 0/2, when the then the block copolymer is phase separation, for example, as shown in FIG. 5, the
そして、この第1のポリマー400を選択的に除去すると、図7に示すように、第2のポリマー401の上面は、下方向に半円状に窪んだ形状となる。なお、第1のポリマー400の選択的除去にあたっては、例えば第1のポリマー400が親水性のポリマーであるポリメタクリル酸メチルである場合、ウェハWにエネルギー線として例えば紫外線を照射すると、ポリメタクリル酸メチルの結合鎖が切断されると共に、例えば疎水性のポリマーのポリスチレンである第2のポリマー401は架橋反応する。その後、ウェハWに例えば極性有機溶剤であるイソプロピルアルコール(IPA)を供給すると、紫外線照射で結合鎖が切断された親水性ポリマーである第1のポリマー400が溶解して選択的に除去される。一方、第2のポリマー401は、その上面が半円状に窪んだ状態でウェハWの塗布面W0上に残る。なお、照射する紫外線の波長は、例えば172nmや222nmである。また、エネルギー線としては、紫外線以外に例えば電子線を用いることができる。
When the
次に、塗布面W0上に、残った第2のポリマー401を例えばRIE(Reactive Ion Eching)などのドライエッチングにより所定の時間等方性エッチングすると、第2のポリマー401の膜厚の減少と共に、図8に示すように、第2のポリマー401の窪んでいた部分が先ず除去され、窪んでいなかった部分についてはそのまま残る。その結果、所定の厚みだけ残った第2のポリマー401によってトレンチ401aが形成される。この際、残った第2のポリマー401の膜厚は、エッチングによりL0/2よりも小さくなっている。
Next, when the remaining
ここで、本発明者らは、半円柱状の第1のポリマー400間の間隔も等しいものとなる性質に着目し、ライン部とスペース部を有する、いわゆるラインアンドスペースのレジストパターンのスペース部の幅を、半円柱状の第1のポリマー400の直径よりも大きく設定し、当該半円柱状の第1のポリマー400が一本配置されるようにすることに想到した。かかる場合、第1のポリマー400はスペース部の中心に自律的に配列するため、レジストパターンのスペース部の幅が何らかの不具合により所定の幅とならなかった場合でも、第1のポリマー400を依然としてスペース部の中心に配列させることができる。そして、図8に示すように第1のポリマー400の除去及び第2のポリマーの一部除去を行うことで、レジストパターンによるトレンチの幅を狭めることができる。これが本発明の原理の概要である。
Here, the present inventors pay attention to the property that the distance between the semi-cylindrical
なお上記では、極性を有しない塗布面W0上にブロック共重合体を塗布した場合の例について説明したが、極性を有する塗布面W0上にブロック共重合体を塗布する場合は、塗布するブロック共重合体の膜厚は同じでも、第1のポリマー400と第2のポリマー401によるパターンは異なったものとなる。具体的には、塗布面W0が極性を有する場合にブロック共重合体を例えばパターンピッチL0の半分の厚みで塗布すると、相分離後の第1のポリマー400は、図9に示すように、エネルギー差が小さい塗布面W0上に層状に配列する。第2のポリマー401は、この第1のポリマー400の上面に層状に配列する。かかる場合、第1のポリマー400は、塗布面W0と接触した状態で安定するので、図6に示す場合とは異なり、この時点では半円柱状とはならない。つまり、塗布面W0が極性を有する場合は、ブロック共重合体の膜厚をL0/2とすると、第1のポリマー400による半円柱状のパターンは形成されない。
Note in the above example has been described in the case of applying the block copolymer on the coated surface W 0 having no polarity, when applying the block copolymer on the coated surface W 0 having polarity is applied Even if the film thickness of the block copolymer is the same, the patterns of the
そこで、塗布するブロック共重合体の膜厚をパターンピッチL0と同じにしてやると、図10に示すように、第1のポリマー400は、塗布面W0側と、大気側の2層に分かれて配列し、第2のポリマー401は、この2層の第1のポリマー400に挟まれた状態となる。そして、上述の通り、第2のポリマー401の上面に配列した第1のポリマー400は、大気との接触面積を最小とするために、図11に示すように、第2のポリマー401の上面で半円柱状に配列する。したがって、塗布面W0が極性を有する面である場合は、塗布面W0に塗布するブロック共重合体の膜厚はパターンピッチL0と同じとし、塗布面W0が極性を有する面である場合は、ブロック共重合体の膜厚はパターンピッチL0の半分とすれば、第2のポリマー401の表面に、第1のポリマー400による半円柱状のパターンを配列させることができる。
Therefore, if the film thickness of the block copolymer to be applied is the same as the pattern pitch L 0 , as shown in FIG. 10, the
また、上記では、図6に示すように、第1のポリマー400が半円柱状の形状となる場合、即ち、塗布面W0に塗布されるブロック共重合体の厚みが、塗布面W0が極性を有する面である場合はL0、塗布面W0が極性を有さない面である場合は1/2L0である場合について説明しているが、図4に示すように、第1のポリマー400が円柱状になる場合であっても、上述のようにレジストパターンによるトレンチの幅を狭めることは可能である。第1のポリマー400が円柱状になる場合は、塗布面W0が極性を有する面である場合はブロック共重合体の厚みが3/2L0、塗布面W0が極性を有さない面である場合はL0である。
Further, in the above, as shown in FIG. 6, if the
かかる場合、例えば図12に示すように、先ずドライエッチングにより第2のポリマー401を第1のポリマー400が露出するまでエッチングする。その後、露出した第1のポリマー400に紫外線を照射し、その後イソプロピルアルコールを供給することで、やはり図7のように、第2のポリマー401の上面を下方向に窪ませた状態でウェハW上に残すことができる。なお、図12では、ウェハWの塗布面W0が極性を有さない面である場合の例を示しているが、塗布面W0が極性を有する面である場合についても、ブロック共重合体の厚みが3/2L0である点を除いては、図12の場合と同様である。
In such a case, for example, as shown in FIG. 12, the
本実施の形態にかかる基板処理の方法は以上のような知見に基づくものであり、次に、基板処理システム1を用いて行われるウェハ処理について説明する。図13は、かかるウェハ処理の主な工程の例を示すフローチャートである。 The substrate processing method according to the present embodiment is based on the above knowledge. Next, wafer processing performed using the substrate processing system 1 will be described. FIG. 13 is a flowchart showing an example of main steps of such wafer processing.
先ず、複数のウェハWを収納したカセットCが、基板処理システム1のカセットステーション10に搬入され、ウェハ搬送装置23によりカセットC内の各ウェハWが順次処理ステーション11の受け渡し装置53に搬送される。
First, a cassette C storing a plurality of wafers W is carried into the
次にウェハWは、ウェハ搬送装置70によって熱処理装置40に搬送され、温度調節される。その後ウェハWは、ウェハ搬送装置70によって反射防止膜形成装置32に搬送され、図14に示すようにウェハW上に反射防止膜410が形成される(図13の工程S1)。その後ウェハWは、熱処理装置40に搬送され、加熱され、温度調節される。
Next, the wafer W is transferred to the
次にウェハWは、ウェハ搬送装置100によって受け渡し装置54に搬送される。その後ウェハWは、ウェハ搬送装置70によってアドヒージョン装置42に搬送され、アドヒージョン処理される。その後ウェハWは、ウェハ搬送装置70によってレジスト塗布装置34に搬送され、ウェハWの反射防止膜410上にレジスト液が塗布されて、レジスト膜が形成される。その後ウェハWは、ウェハ搬送装置70によって熱処理装置40に搬送されて、プリベーク処理される。その後ウェハWは、ウェハ搬送装置70によって受け渡し装置55に搬送される。
Next, the wafer W is transferred to the
次にウェハWは、ウェハ搬送装置70によって周辺露光装置43に搬送され、周辺露光処理される。その後ウェハWは、ウェハ搬送装置70によって受け渡し装置56に搬送される。次にウェハWは、ウェハ搬送装置100によって受け渡し装置52に搬送され、シャトル搬送装置80によって受け渡し装置62に搬送される。
Next, the wafer W is transferred to the
その後ウェハWは、インターフェイスステーション13のウェハ搬送装置110によって露光装置12に搬送され、露光処理される。
Thereafter, the wafer W is transferred to the
次にウェハWは、ウェハ搬送装置110によって露光装置12から受け渡し装置60に搬送される。その後ウェハWは、ウェハ搬送装置70によって熱処理装置40に搬送され、露光後ベーク処理される。その後ウェハWは、ウェハ搬送装置70によって現像装置30に搬送され、現像される。現像終了後、ウェハWは、ウェハ搬送装置70によって熱処理装置40に搬送され、ポストベーク処理される。こうして、図15に示すようにウェハWの反射防止膜410上に、ガイドパターンとして所定のレジストパターン411が形成される(図13の工程S2)。本実施の形態では、レジストパターン411は、ライン部411aとスペース部411bを有する、いわゆるラインアンドスペースのパターンである。なお、スペース部411bの幅は、当該スペース部411bに円柱状または半円柱状の第1のポリマー400が一本配置されるように設定される。また、レジストパターン411の高さは、後述するように、ブロック共重合体412によるパターンピッチL0と同じ高さになっている。
Next, the wafer W is transferred from the
次にウェハWは、ウェハ搬送装置70によってブロック共重合体塗布装置35に搬送される。ブロック共重合体塗布装置35ではブロック共重合体がウェハWに供給され、図16に示すように、レジストパターン411のスペース部411b内にブロック共重合体412が塗布される(図13の工程S3)。この際、レジストパターン411のライン部411aの厚みはL0であるため、スペース部411b内に塗布されたブロック共重合体412の厚みもL0となる。
Next, the wafer W is transferred to the block
次にウェハWは、ウェハ搬送装置70によってポリマー分離装置41に搬送される。ポリマー分離装置41では、ウェハWに所定の温度の熱処理が行われる。そうすると、図17及び図18に示すようにウェハW上のブロック共重合体412が、親水性ポリマーである第1のポリマー400と疎水性ポリマーである第2のポリマー401に相分離される(図13の工程S4)。
Next, the wafer W is transferred to the polymer separation device 41 by the
ここで、上述したようにブロック共重合体412において、第1のポリマー400の分子量の比率は20%〜40%であり、第2のポリマー401の分子量の比率は80%〜60%である。そして、本実施の形態においては、ブロック共重合体412が塗布された塗布面W0、換言すれば、レジストパターン411のスペース部411bから露出する露出面は反射防止膜410であり、この反射防止膜410は親水性(極性を有する)の膜である。そうすると、工程S4において、図17及び図18に示すように第1のポリマー400は、反射防止膜410側に層状に配列すると共に、第2のポリマー401の上面に半円柱状に配列する。
Here, as described above, in the
その後ウェハWは、ウェハ搬送装置70によって紫外線照射装置44に搬送され、紫外線が照射される(図13の工程S5)。これにより、第1のポリマー400は結合鎖が切断され、例えば有機溶剤に可溶となる。
Thereafter, the wafer W is transferred to the
次いでウェハWは、ウェハ搬送装置70によって洗浄装置31に搬送され、有機溶剤で洗浄されることで有機溶剤に可溶な第1のポリマー400が、図19に示すように、第2のポリマー401の上面から選択的に除去される(図13の工程S6)。なお、この際、反射防止膜410の上面に配列した第1のポリマー400はそのまま残る。
Then, the wafer W is transferred to the
その後ウェハWは、ウェハ搬送装置70によって受け渡し装置50に搬送され、その後カセットステーション10のウェハ搬送装置23によって所定のカセット載置板21のカセットCに搬送される。
Thereafter, the wafer W is transferred to the
その後、カセットCは基板処理システム1の外部に設けられたエッチング処理装置に搬送され、第2のポリマー402がドライエッチング処理される(図13の工程S7)。なお、この際、第2のポリマー401と反射防止膜410との間に配列していた第1のポリマー400も同様にエッチングされる。その結果、図20に示すように、レジストパターン411のライン部411aの間に、第2のポリマー401によりトレンチ401aが形成される。そして、この第2のポリマー401をマスクとして反射防止膜410及びウェハWがエッチング処理され、ウェハWに所定のパターンが形成される。
Thereafter, the cassette C is transferred to an etching processing apparatus provided outside the substrate processing system 1, and the second polymer 402 is dry-etched (step S7 in FIG. 13). At this time, the
以上の実施の形態によれば、ブロック共重合体412が塗布される塗布面W0が極性を有するか否かに応じて、ウェハWに塗布するブロック共重合体412の膜厚を変化させる。また、ブロック共重合体412における第1のポリマー400の分子量の比率を20%〜40%としている。そのため、ブロック共重合体412を相分離させることにより、半円柱状の第1のポリマー400を第2のポリマーの上面で且つウェハWの上面に平行に配列させることができる。この際、第1のポリマー400は、例えばレジストパターン411などによるガイドパターンのスペース部411bの幅が、例えばラメラ構造で所定の配列とすることができないほどに変動した場合であっても、当該スペース部411bの中心に自律的に配列する。そして、半円柱状の第1のポリマー400を選択的に除去することにより例えば第2のポリマー401の上面を、下方向に窪んだ状態とすることができる。その結果、例えば第2のポリマー401をエッチングすることで、第2のポリマー401の窪んだ部分が先ず除去される。これにより、例えばレジストパターン411の中心部に、スペース部411bの幅の変動の影響を受けることなく、第2のポリマー401により微細なトレンチを形成することができる。
According to the above embodiment, the film thickness of the
以上の実施の形態では、第1のポリマー400を第2のポリマーの上面に半円柱状に配列させた場合の一例について説明したが、既述の通り、第1のポリマー400を第2のポリマー401の内部に円柱状に配列させてもよい。ただし、第1のポリマー400を第2のポリマー401の上面に半円柱状に形成した場合は、第1のポリマー400を選択的に除去するにあたり、第2のポリマー401をドライエッチングして第1のポリマー400を露出させる必要がないので、第1のポリマー400を第2のポリマー401の上面に半円柱状に形成するほうがより好ましい。換言すれば、ブロック共重合体412が塗布される塗布面W0が極性を有する場合は、ブロック共重合体412の膜厚をL0に、塗布面W0が極性を有しない場合は、ブロック共重合体412の膜厚をL0/2とすることがより好ましい。
In the above embodiment, an example in which the
なお、ブロック共重合体412の膜厚をさらに増加させると、円柱状の第1のポリマー400の上方に、例えば図21に示すように、間に第2のポリマー401を挟んで、さらに半円柱状の第1のポリマー400が配列する。図21は、極性を有しない塗布面W0上に3L0/2の厚みでブロック共重合体412を塗布して相分離させた状態の一例を描図している。この際、第1のポリマー400は、各第1のポリマー400間の距離が均等になるように断面視において、正三角形状に配置される。そのため、平面視で見ると、円柱状の第1のポリマー400と半円柱状の第1のポリマー400とは互い違いに配列するため、第2のポリマー401によるトレンチを適正に形成することができない。したがって、ブロック共重合体412の膜厚は、円柱状の第1のポリマー400の上方に、さらに半円柱状の第1のポリマー400が配列することがない膜厚とする必要がある。具体的には、ブロック共重合体412が塗布される塗布面W0が極性を有する場合は、ブロック共重合体412の膜厚はパターンのピッチL0の1倍〜1.5倍、塗布面W0が極性を有しない場合は、ブロック共重合体412の膜厚は、ピッチL0の0.5倍〜1倍とする必要がある。
In addition, when the film thickness of the
なお、以上の実施の形態では、レジストパターン411のスペース部411bの幅は、半円柱状または円柱状の第1のポリマー400が一本配列するように設定したが、スペース部411bの幅の設定は本実施の形態の内容に限定されない。例えば、スペース部411bの幅を、第1のポリマー400が二本以上配列するように設定してもよく、スペース部411b幅をどのように設定するかは任意に設定が可能である。いずれの場合においても、第1のポリマー400がスペース部411bに一本配列するように、スペース部411bの幅が半円柱状または円柱状の第1のポリマー400の直径よりも大きければ、第1のポリマー400はスペース部411bに、平面視において等間隔に配列する。
In the above embodiment, the width of the
以上の実施の形態では、極性を有する塗布面W0がウェハW上に形成された反射防止膜410であったが、極性を有する塗布面W0としては、例えばシリコン酸化膜など、ウェハW上に形成された他の親水性の膜であってもよい。また、極性を有さない塗布面W0としては、例えばウェハW上に形成されたポリスチレンの膜など、疎水性の膜であってもよい。ただし、塗布面W0が第1のポリマー400と第2のポリマー401の双方に対して同程度のエネルギー差を有する場合、即ち、塗布面W0が第1のポリマー400と第2のポリマー401に対して中間の親和性を有する中性層である場合、既述のように、第1のポリマー400は塗布面W0に対して垂直に配列するため、中性層をブロック共重合体の塗布面W0として用いることはできない。
In the above embodiment, the coating surface W 0 having a polarity is the
なお、以上の実施の形態では、第1のポリマー400を選択的に除去するにあたり、例えば有機溶剤によるウェットエッチングを用いたが、第1のポリマー400をドライエッチングにより選択的に除去してもよい。
In the above embodiment, the
また、以上の実施の形態では、図4、図12に示すように、第1のポリマー400が第2のポリマー401内において、ウェハWに対して平行な円柱状に配列する場合、第2のポリマー401をドライエッチングした後に第1のポリマーに紫外線を照射する場合の例について説明したが、紫外線の照射は第2のポリマー401をドライエッチングする前に行ってもよい。かかる場合、紫外線照射を行った後に第2のポリマー401をドライエッチングしてもよく、紫外線照射を行った後にイソプロピルアルコールを供給し、その後ドライエッチングを行ってもよい。本発明者らによれば、紫外線照射後、ドライエッチング前にイソプロピルアルコールを供給した場合でも、第2のポリマーにイソプロピルアルコールが浸透し、第1のポリマー400を溶解させることができる。
In the above embodiment, as shown in FIGS. 4 and 12, when the
紫外線照射後、ドライエッチング前にイソプロピルアルコールを供給することで、ウェハ処理のスループットを向上させることができる。即ち、ドライエッチング後にイソプロピルアルコールを供給する場合、イソプロピルアルコールにより第1のポリマー400を除去した後に、再度工程S7においてドライエッチングを行うため、基板処理システム1と外部のエッチング処理装置との間でウェハWのやり取りが2度起こることになる。この点、ドライエッチング前にイソプロピルアルコールを供給してあらかじめ第1のポリマー400を溶解させておけば、
エッチング処理装置でドライエッチングにより第2のポリマーを除去した後に、再度第1のポリマー400の除去のためにウェハWをエッチング処理装置から基板処理システム1に搬送する必要がない。
By supplying isopropyl alcohol after ultraviolet irradiation and before dry etching, the throughput of wafer processing can be improved. That is, when isopropyl alcohol is supplied after dry etching, the
After the second polymer is removed by dry etching in the etching processing apparatus, it is not necessary to transfer the wafer W from the etching processing apparatus to the substrate processing system 1 for removing the
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のFPD(フラットパネルディスプレイ)、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。 The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to such examples. It is obvious for those skilled in the art that various modifications or modifications can be conceived within the scope of the idea described in the claims, and these naturally belong to the technical scope of the present invention. It is understood. The present invention is not limited to this example and can take various forms. The present invention can also be applied to a case where the substrate is another substrate such as an FPD (flat panel display) other than a wafer or a mask reticle for a photomask.
本発明は、例えば親水性を有する親水性ポリマーと疎水性を有する疎水性ポリマーとを含むブロック共重合体を用いて、基板を処理する際に有用である。 The present invention is useful when a substrate is treated with a block copolymer including, for example, a hydrophilic polymer having hydrophilicity and a hydrophobic polymer having hydrophobicity.
1 基板処理システム
30 現像装置
31 洗浄装置
32 反射防止膜形成装置
33 中性層形成装置
34 レジスト塗布装置
35 ブロック共重合体塗布装置
40 熱処理装置
156 ブロック共重合体供給ユニット
190 ミキサー
300 制御部
400 第1のポリマー
401 第2のポリマー
410 反射防止膜
411 レジストパターン
412 ブロック共重合体
W ウェハ
W0 塗布面
DESCRIPTION OF SYMBOLS 1
Claims (7)
基板上に塗布膜を形成し、当該塗布膜により、平面視において直線状のライン部と直線状のスペース部を有するガイドパターンを形成するガイドパターン形成工程と、
前記ガイドパターン形成後の基板に対して前記ブロック共重合体を塗布するブロック共重合体塗布工程と、
前記ブロック共重合体を前記第1のポリマーと前記第2のポリマーに相分離させるポリマー分離工程と、
前記相分離したブロック共重合体から、前記第1のポリマーを選択的に除去するポリマー除去工程を有し、
前記ブロック共重合体塗布工程において塗布される前記ブロック共重合体の膜厚は、
(1)前記ガイドパターンのスペース部から露出する露出面が極性を有する場合、相分離後の前記第1のポリマーと前記第2のポリマーによるパターンピッチの1倍〜1.5倍
(2)前記ガイドパターンのスペース部から露出する露出面が極性を有しない場合、相分離後の前記第1のポリマーと前記第2のポリマーによるパターンピッチの0.5倍〜1倍
であり、
前記ブロック共重合体における前記第1のポリマーの分子量の比率は、20%〜40%であることを特徴とする、基板処理方法。 A method of treating a substrate using a block copolymer comprising a first polymer having polarity and a second polymer having no polarity, comprising:
Forming a coating film on the substrate, and forming a guide pattern having a linear line portion and a linear space portion in plan view by the coating film; and
A block copolymer application step of applying the block copolymer to the substrate after the guide pattern is formed;
A polymer separation step of phase-separating the block copolymer into the first polymer and the second polymer;
A polymer removal step of selectively removing the first polymer from the phase-separated block copolymer;
The film thickness of the block copolymer applied in the block copolymer application step is:
(1) When the exposed surface exposed from the space portion of the guide pattern has polarity, the pattern pitch by the first polymer and the second polymer after phase separation is 1 to 1.5 times (2) When the exposed surface exposed from the space portion of the guide pattern does not have polarity, it is 0.5 to 1 times the pattern pitch of the first polymer and the second polymer after phase separation,
The substrate processing method according to claim 1, wherein a ratio of the molecular weight of the first polymer in the block copolymer is 20% to 40%.
前記スペース部の幅は、前記円柱状又は半円柱状の前記第1のポリマーの直径よりも大きいことを特徴とする、請求項1に記載の基板処理方法。 The first polymer is arranged in a columnar shape or a semicylindrical shape in the second polymer, parallel to the upper surface of the substrate and parallel to the line portion of the guide pattern,
The substrate processing method according to claim 1, wherein a width of the space portion is larger than a diameter of the first polymer having the columnar shape or the semi-columnar shape.
前記ポリマー除去工程においては、前記第1のポリマーと第2のポリマーが相分離した後の基板にエネルギー線を照射し、次いで、基板に所定の処理液を供給することで、前記第1のポリマーを溶解除去することを特徴とする、請求項1または2のいずれかに記載の基板処理方法。 When the exposed surface exposed from the space portion of the guide pattern has no polarity and the film thickness of the block copolymer applied in the block copolymer coating step is 1 times the pattern pitch, or When the exposed surface exposed from the space portion of the guide pattern has polarity and the film thickness of the block copolymer applied in the block copolymer application step is 1.5 times the pattern pitch,
In the polymer removal step, the first polymer and the second polymer are irradiated with energy rays after the phase separation of the first polymer and the second polymer, and then a predetermined treatment liquid is supplied to the substrate, thereby the first polymer. The substrate processing method according to claim 1, wherein the substrate is dissolved and removed.
前記露出面は、シリコン酸化膜、又は前記塗布膜の下面に形成された反射防止膜のいずれかであることを特徴とする、請求項1〜3のいずれかに記載の基板処理方法。 The exposed surface exposed from the space portion of the guide pattern has polarity,
The substrate processing method according to claim 1, wherein the exposed surface is one of a silicon oxide film and an antireflection film formed on a lower surface of the coating film.
前記第2のポリマーはポリスチレンであることを特徴とする、請求項1〜4のいずれかに記載の基板処理方法。 The first polymer is polymethyl methacrylate;
The substrate processing method according to claim 1, wherein the second polymer is polystyrene.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039666A JP5837525B2 (en) | 2013-02-28 | 2013-02-28 | Substrate processing method, program, and computer storage medium |
TW103105856A TW201503230A (en) | 2013-02-28 | 2014-02-21 | Substrate processing method and computer storage medium |
PCT/JP2014/054686 WO2014133004A1 (en) | 2013-02-28 | 2014-02-26 | Substrate processing method and computer storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039666A JP5837525B2 (en) | 2013-02-28 | 2013-02-28 | Substrate processing method, program, and computer storage medium |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014168001A JP2014168001A (en) | 2014-09-11 |
JP2014168001A5 JP2014168001A5 (en) | 2015-03-19 |
JP5837525B2 true JP5837525B2 (en) | 2015-12-24 |
Family
ID=51428266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013039666A Active JP5837525B2 (en) | 2013-02-28 | 2013-02-28 | Substrate processing method, program, and computer storage medium |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5837525B2 (en) |
TW (1) | TW201503230A (en) |
WO (1) | WO2014133004A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9396958B2 (en) * | 2014-10-14 | 2016-07-19 | Tokyo Electron Limited | Self-aligned patterning using directed self-assembly of block copolymers |
JP2017157632A (en) | 2016-02-29 | 2017-09-07 | 東芝メモリ株式会社 | Method of manufacturing semiconductor device, and pattern formation method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4673266B2 (en) * | 2006-08-03 | 2011-04-20 | 日本電信電話株式会社 | Pattern forming method and mold |
JP2012004434A (en) * | 2010-06-18 | 2012-01-05 | Toshiba Corp | Patterning method and patterning apparatus |
JP5171909B2 (en) * | 2010-09-16 | 2013-03-27 | 株式会社東芝 | Method for forming fine pattern |
JP2012109322A (en) * | 2010-11-15 | 2012-06-07 | Toshiba Corp | Pattern formation method |
JP5112500B2 (en) * | 2010-11-18 | 2013-01-09 | 株式会社東芝 | Pattern formation method |
-
2013
- 2013-02-28 JP JP2013039666A patent/JP5837525B2/en active Active
-
2014
- 2014-02-21 TW TW103105856A patent/TW201503230A/en unknown
- 2014-02-26 WO PCT/JP2014/054686 patent/WO2014133004A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
TW201503230A (en) | 2015-01-16 |
WO2014133004A1 (en) | 2014-09-04 |
JP2014168001A (en) | 2014-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5919210B2 (en) | Substrate processing method, program, computer storage medium, and substrate processing system | |
JP2014027228A (en) | Substrate processing method, program, computer storage medium, and substrate processing system | |
JP5881565B2 (en) | Substrate processing method, program, and computer storage medium | |
JP6081728B2 (en) | Substrate processing method, computer storage medium, and substrate processing system | |
JP5837525B2 (en) | Substrate processing method, program, and computer storage medium | |
KR20160025515A (en) | Substrate processing method, computer storage medium and substrate processing system | |
KR102510734B1 (en) | Substrate processing method, computer storage medium and substrate processing system | |
JP6045482B2 (en) | Surface treatment apparatus, surface treatment method, program, and computer storage medium | |
KR102268930B1 (en) | Substrate processing method, readable computer storage medium, and substrate processing system | |
JP5847738B2 (en) | Substrate processing method, program, and computer storage medium | |
JP6678183B2 (en) | Substrate processing method and computer storage medium | |
JP2014063908A (en) | Substrate processing system | |
JP6494446B2 (en) | Substrate processing method, program, and computer storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5837525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |