JP5760360B2 - THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR - Google Patents
THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR Download PDFInfo
- Publication number
- JP5760360B2 JP5760360B2 JP2010217626A JP2010217626A JP5760360B2 JP 5760360 B2 JP5760360 B2 JP 5760360B2 JP 2010217626 A JP2010217626 A JP 2010217626A JP 2010217626 A JP2010217626 A JP 2010217626A JP 5760360 B2 JP5760360 B2 JP 5760360B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film transistor
- source
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。 The present invention relates to a thin film transistor and a method for manufacturing the thin film transistor.
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りができるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。 Due to the remarkable development of information technology, information is frequently sent and received at notebook computers and portable information terminals. It is a well-known fact that in the near future, a ubiquitous society where information can be exchanged regardless of location will come. In such a society, a lighter and thinner information terminal is desired.
現在、情報端末の半導体素子に用いられる半導体材料の主流はシリコン系であり、製造方法としては、シリコンをスパッタやCVD等のドライ法で成膜した後、フォトリソグラフィーを用いてパターンニングする方法が一般的である。 At present, the mainstream of semiconductor materials used for semiconductor elements of information terminals is silicon-based, and as a manufacturing method, there is a method of patterning using photolithography after silicon is formed by a dry method such as sputtering or CVD. It is common.
ところで、近年、溶剤を使うウェット法である印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。この印刷技術を用いることで、フォトリソグラフィーよりも装置や製造上のコストが下がり、また、真空や高温を必要としないことから、プラスチック基板が利用できるなどのメリットが挙げられる。 By the way, in recent years, printable electronics for producing electronic members using a printing technique which is a wet method using a solvent has attracted attention. By using this printing technique, there are advantages such that the cost of apparatus and manufacturing is lower than that of photolithography, and since a vacuum and high temperature are not required, a plastic substrate can be used.
この場合、半導体材料としては、有機溶媒に可溶な有機半導体材料や有機溶媒に分散させた酸化物半導体などを用いることが多く、これにより、半導体層を印刷法により形成できる。 In this case, as the semiconductor material, an organic semiconductor material that is soluble in an organic solvent or an oxide semiconductor dispersed in an organic solvent is often used, whereby a semiconductor layer can be formed by a printing method.
従来、例えば半導体層等に印刷法により形成する技術が提案されている。
例えば特許文献1では、インクジェット法により有機半導体層を形成しており、半導体層に有機半導体材料を用いた薄膜トランジスタ(以下、TFTとも呼ぶ)は特に有機TFTとも呼ばれる。TFTを構成する部材としては、半導体以外に電極や絶縁膜があるが、低コストなTFTを形成する上ではこれらも印刷法やコーディング技術などのウェット法を用いて形成されることが望まれる。
Conventionally, for example, a technique for forming a semiconductor layer or the like by a printing method has been proposed.
For example, in Patent Document 1, an organic semiconductor layer is formed by an inkjet method, and a thin film transistor (hereinafter, also referred to as a TFT) using an organic semiconductor material for the semiconductor layer is particularly referred to as an organic TFT. As a member constituting the TFT, there are an electrode and an insulating film in addition to the semiconductor. However, in order to form a low-cost TFT, it is desired that these are also formed using a wet method such as a printing method or a coding technique.
例えば特許文献2では、インクジェット法を用いて電極を形成しており、また、例えば特許文献3では、スピンコート法を用いてゲート絶縁膜を形成している。
For example, in
さらに、ウェット法を用いて電極を形成する場合に用いられる材料としては、例えば非特許文献1,2のように銀が最も一般的である。銀以外には、例えば非特許文献3のように銅や例えば非特許文献4のように導電性ポリマーを用いた例が挙げられる。
Furthermore, as a material used when forming an electrode using the wet method, silver is the most common as in
しかしながら、以上のように銀や銅を電極材料、特にソース・ドレイン電極に用いた場合には、マイグレーションにより両電極間でのリークやショートを引き起こすことが知られている。 However, as described above, when silver or copper is used for an electrode material, particularly a source / drain electrode, it is known that migration causes a leak or a short circuit between both electrodes.
そこで、マイグレーションを回避するために、電極材料に金を用いることが考えられるが、例えば金のナノ粒子を含むインキは非常に高価であり、また、硬化温度も高いためにフレキシブル基板の適用などは難しい。 Therefore, in order to avoid migration, it is conceivable to use gold as an electrode material. For example, ink containing gold nanoparticles is very expensive, and since the curing temperature is high, application of a flexible substrate is not possible. difficult.
さらに、銀や銅の代わりに導電性ポリマーを電極に用いることも考えられるが、導電率が不足しているため、微細な配線パターンでは配線抵抗が大きくなるという欠点がある。 Furthermore, it is conceivable to use a conductive polymer for the electrode instead of silver or copper. However, since the conductivity is insufficient, there is a drawback that the wiring resistance is increased in a fine wiring pattern.
本発明は上記事情に鑑みてなされたものであって、ウェット法により電極を形成した場合においても、マイグレーションによる不具合が起きず、配線抵抗も十分小さく、かつトランジスタ特性の優れた薄膜トランジスタ及び薄膜トランジスタの製造方法を提供することにある。 The present invention has been made in view of the above circumstances, and even when an electrode is formed by a wet method, a problem due to migration does not occur, wiring resistance is sufficiently small, and a thin film transistor and a thin film transistor having excellent transistor characteristics are manufactured. It is to provide a method.
上記課題を解決するために、本発明の第1の態様は、少なくとも基板上にゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層を有する薄膜トランジスタにおいて、前記ソース電極及び前記ドレイン電極が3層の積層体からなり、かつ該3層の積層体の膜厚が第1層目、第2層目、第3層目の順に薄くすることを特徴とする薄膜トランジスタである。 In order to solve the above problems, according to a first aspect of the present invention, in a thin film transistor having at least a gate electrode, a gate insulating film, a source electrode and a drain electrode, and an organic semiconductor layer on a substrate, the source electrode and the drain electrode are A thin film transistor comprising a three-layered structure, wherein the thickness of the three-layered structure decreases in the order of the first layer, the second layer, and the third layer.
本発明の第2の態様は、前記3層の積層体のうち、前記第1層目が銀もしくは銅であることを特徴とする第1の態様に記載の薄膜トランジスタである。 According to a second aspect of the present invention, there is provided the thin film transistor according to the first aspect , wherein the first layer of the three-layer laminate is silver or copper.
本発明の第3の態様は、前記3層の積層体のうち、前記第2層目が金であることを特徴とする第1の態様または第2の態様に記載の薄膜トランジスタである。 A third aspect of the present invention is the thin film transistor according to the first aspect or the second aspect , wherein the second layer of the three-layered laminate is gold.
本発明の第4の態様は、前記3層の積層体のうち、前記第3層目が自己組織化単分子膜であることを特徴とする第1の態様ないし第3の態様の何れか一項に記載の薄膜トランジスタである。 A fourth aspect of the present invention, among the stack of the three layers, the third layer is the first aspect to any one of the third aspect, which is a self-assembled monolayer The thin film transistor according to item.
本発明の第5の態様は、自己組織化単分子膜がチオール化合物からなることを特徴とする第4の態様に記載の薄膜トランジスタである。 A fifth aspect of the present invention is the thin film transistor according to the fourth aspect , wherein the self-assembled monolayer is made of a thiol compound.
本発明の第6の態様は、前記基板が可撓性の基板であることを特徴とする第1の態様ないし第5の態様の何れか一項に記載の薄膜トランジスタである。 A sixth aspect of the present invention is the thin film transistor according to any one of the first to fifth aspects , wherein the substrate is a flexible substrate.
本発明の第7の態様は、少なくとも基板上にゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層の順で形成される薄膜トランジスタの製造方法において、前記ソース電極及び前記ドレイン電極を3層の積層体とするとともに、当該3層の積層体のうち、第1層目を印刷法により形成することを特徴とする薄膜トランジスタの製造方法である。 According to a seventh aspect of the present invention, in the method of manufacturing a thin film transistor in which at least a gate electrode, a gate insulating film, a source electrode and a drain electrode, and an organic semiconductor layer are formed in this order on a substrate, the source electrode and the drain electrode are 3 A method for manufacturing a thin film transistor, characterized in that a first layer of the three-layer stack is formed by a printing method.
本発明の第8の態様は、前記印刷法がインクジェット法もしくは反転オフセット印刷法であることを特徴とする第7の態様に記載の薄膜トランジスタの製造方法である。 An eighth aspect of the present invention is the method for manufacturing a thin film transistor according to the seventh aspect , wherein the printing method is an inkjet method or a reverse offset printing method.
本発明の第9の態様は、前記3層の積層体のうち、第2層目をめっきにより形成することを特徴とする第7の態様に記載の薄膜トランジスタの製造方法である。 According to a ninth aspect of the present invention, in the thin film transistor manufacturing method according to the seventh aspect , the second layer of the three-layer laminate is formed by plating.
本発明の第10の態様は、前記有機半導体層を印刷法により形成することを特徴とする第7の態様に記載の薄膜トランジスタの製造方法である。 A tenth aspect of the present invention is the method of manufacturing a thin film transistor according to the seventh aspect , wherein the organic semiconductor layer is formed by a printing method.
本発明の第11の態様は、前記有機半導体層を形成する印刷法は、インクジェット法もしくは凸版印刷法であることを特徴とする第10の態様に記載の薄膜トランジスタの製造方法である。 An eleventh aspect of the present invention is the method of manufacturing a thin film transistor according to the tenth aspect , wherein the printing method for forming the organic semiconductor layer is an ink jet method or a relief printing method.
以上説明したように、本発明によれば、ソース・ドレイン電極を3層の積層体とすることで、マイグレーションによる不具合をなくすことができ、配線抵抗も十分小さくでき、かつトランジスタ特性(信号変換特性)の優れた薄膜トランジスタを得ることができる。 As described above, according to the present invention, the source / drain electrodes are made of a three-layered structure, so that problems due to migration can be eliminated, wiring resistance can be sufficiently reduced, and transistor characteristics (signal conversion characteristics) ) Excellent thin film transistor can be obtained.
本発明の第1の態様の効果は、ソース・ドレイン電極を3層の積層体とすることで、マイグレーションが抑制でき、配線抵抗を十分小さく保つことができ、トランジスタ特性の優れた薄膜トランジスタを得ることができる。また、第1層目、第2層目、第3層目の順に膜厚を薄くするように形成することで、第1層目にマグレーションの有無にかかわらず、導電性が高くコストも安い材料を用いて配線抵抗を小さくし、第2層目にマグレーションを引き起こさない材料で第1層目を被覆し、第3層目に有機半導体層とのコンタクトを改善させる薄膜を用いることができる。 The effect of the first aspect of the present invention is that a thin film transistor having excellent transistor characteristics can be obtained by making the source / drain electrodes into a three-layered structure so that migration can be suppressed, wiring resistance can be kept sufficiently small. Can do. Also, by forming the first layer, the second layer, and the third layer in order of decreasing film thickness, the first layer has high conductivity and low cost regardless of the presence or absence of the magnetization. It is possible to use a thin film that reduces the wiring resistance by using a material, covers the first layer with a material that does not cause magnetization on the second layer, and improves the contact with the organic semiconductor layer on the third layer. .
本発明の第2の態様の効果は、第1層目を導電率の高い銀もしくは銅とすることで、配線抵抗を小さくすることができ、かつ、比較的低い温度で焼成することが可能となり、可撓性を有する基板を用いることができる。 The effect of the second aspect of the present invention is that the first layer is made of silver or copper having high conductivity, so that the wiring resistance can be reduced and firing can be performed at a relatively low temperature. A flexible substrate can be used.
本発明の第3の態様の効果は、第2層目にマグレーションを引き起こさない金を用いることで、マイグレーションによる不具合をなくすことができる。また、第2層目は第1層目を覆っていればよく、膜厚も薄いことから金の消費量を少なくすることができ、ひいては低コストな薄膜トランジスタを得ることができる。 The effect of the 3rd aspect of this invention can eliminate the malfunction by migration by using the gold | metal | money which does not cause a magnetization in the 2nd layer. Further, the second layer only needs to cover the first layer, and since the film thickness is thin, the consumption of gold can be reduced, and thus a low-cost thin film transistor can be obtained.
本発明の第4の態様の効果は、前記3層の積層体のうち、前記第3層目に自己組織化単分子膜を用いることで、有機半導体層とソース・ドレイン電極とのコンタクトを改善することができ、ひいてはトランジスタ特性の良い薄膜トランジスタを得ることができる。 The effect of the fourth aspect of the present invention is that the contact between the organic semiconductor layer and the source / drain electrodes is improved by using a self-assembled monolayer for the third layer of the three-layered laminate. Thus, a thin film transistor with excellent transistor characteristics can be obtained.
本発明の第5の態様の効果は、自己組織化単分子膜がチオール化合物からなることで、第2層目に用いる金の表面に容易に結合させることができ、ソース・ドレイン電極とのコンタクトを容易に改善させることができる。 The effect of the fifth aspect of the present invention is that, since the self-assembled monolayer is made of a thiol compound, it can be easily bonded to the gold surface used for the second layer, and is in contact with the source / drain electrodes. Can be easily improved.
本発明の第6の態様の効果は、基板が可撓性を有することで、薄膜トランジスタも可撓性を有することができ、一般的に比較的低粘度な有機半導体溶液を用いて微細なパターンを得ることができる。 The effect of the sixth aspect of the present invention is that since the substrate has flexibility, the thin film transistor can also have flexibility, and a fine pattern is generally formed using an organic semiconductor solution having a relatively low viscosity. Can be obtained.
本発明の第7の態様の効果は、3層の積層体のうち、第1層目を印刷法により形成することで、真空装置やフォトリソグラフィーを必要としないために低コストな薄膜トランジスタを製造できる
本発明の第8の態様の効果は、第1層目の印刷法がインクジェット法もしくは反転オフセット印刷法とすることで、比較的粘度の低い金属粒子インクを用いて微細なパターンを形成することができる。
The effect of the seventh aspect of the present invention is that a low-cost thin film transistor can be manufactured by forming the first layer of the three-layered laminate by a printing method and thus does not require a vacuum device or photolithography.
The effect of the eighth aspect of the present invention is that a fine pattern can be formed by using a relatively low viscosity metal particle ink by using the ink jet method or the reverse offset printing method as the first layer printing method. it can.
本発明の第9の態様の効果は、前記3層の積層体のうち、第2層目をめっきにより形成することで、ウェット法を用いて第1層目を覆う形で第2層目を簡便に形成することができる。 The effect of the ninth aspect of the present invention is that the second layer is formed by plating the second layer of the three-layered laminate so as to cover the first layer using a wet method. It can be formed easily.
本発明の第10の態様の効果は、有機半導体層を印刷法により形成することで、低コストな薄膜トランジスタを得ることができる。 According to the tenth aspect of the present invention , a low-cost thin film transistor can be obtained by forming the organic semiconductor layer by a printing method.
本発明の第11の態様の効果は、前記有機半導体層の印刷法をインクジェット法もしくは凸版印刷法とすることで、一般的に比較的低粘度な有機半導体溶液を用いて微細なパターンを得ることができる。 The effect of the eleventh aspect of the present invention is that a fine pattern is generally obtained using an organic semiconductor solution having a relatively low viscosity by using an inkjet method or a relief printing method as the organic semiconductor layer printing method. Can do.
以下、本発明に係るの実施の形態について図面を参照して説明する。
図1は本発明に係る薄膜トランジスタの一実施形態を示す断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a sectional view showing an embodiment of a thin film transistor according to the present invention.
この薄膜トランジスタは、所定の基板10上に例えばフォトリソグラフィー及びエッチングによってゲート電極11を形成した後、基板10上のゲート電極11を覆うように所要のゲート絶縁材料を用いてゲート絶縁膜12を形成する。なお、図1では、ポトムゲート型の薄膜トランジスタの場合を示したが、本発明の薄膜トランジスタは、トップゲート型であってもよく、少なくともゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、有機半導体層を有する薄膜トランジスタであれば適用できる。
In this thin film transistor, after a
ゲート絶縁膜12の上面には順次第1層目〜第3層目のソース・ドレイン電極13〜15を施した後、有機半導体層16を形成する。
The first to third source /
ここで、ソース・ドレイン電極13〜15を形成す3層の各膜厚は特に限定されるものではないが、配線抵抗やゲート絶縁膜12を介したリークなどを考慮すると、第1層目のソース・ドレイン電極13は、50nmから200nm程度が望ましい。
Here, the thickness of each of the three layers forming the source /
次に、第2層目のソース・ドレイン電極14は、マイグレーションが起こらないよう第1層目のソース・ドレイン電極13の表面を覆うように形成し、少なくとも第1層目のソース・ドレイン電極13の厚さよりも薄くなるように形成することが望ましく、5nmから20nm程度が特に望ましい。
Next, the source /
そして、第3層目のソース・ドレイン電極15は、第3層目のソース・ドレイン電極15上に形成される有機半導体層16とのコンタクトを改善すればよく、具体的には1nm程度が特に望ましい。以上のように、第1〜第3の各層の厚さは徐々に薄くなるように形成することが望ましい。
The third-layer source /
次に、各層のソース・ドレイン電極13〜15に用いる材料について説明する。
Next, materials used for the source /
第1層目のソース・ドレイン電極13の材料は特に限定されるものではないが、第2層目のソース・ドレイン電極14の材料との関係を考慮しつつ選択する。第1層目のソース・ドレイン電極13としては、例えば金、銀、銅、アルミニウム、モリブデンなどの金属材料やインジウム錫酸化物などの酸化物材料、ポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子などを用いることができる。
The material of the source /
印刷法により第1層目を形成する場合には、銀や銅などのナノ粒子や導電性高分子を分散させた溶液などを用いることができるが、第2層目をめっきにより形成する場合には、銀や銅を用いるのが好ましい。 When the first layer is formed by a printing method, a solution in which nanoparticles such as silver or copper or a conductive polymer is dispersed can be used. However, when the second layer is formed by plating. It is preferable to use silver or copper.
なお、印刷法は特に限定されるものではなく、インクジェット法や反転オフセット印刷法、スクリーン印刷法、凸版印刷法、グラビア印刷法などを用いることができる。 Note that the printing method is not particularly limited, and an inkjet method, a reverse offset printing method, a screen printing method, a relief printing method, a gravure printing method, or the like can be used.
次に、第2層目のソース・ドレイン電極14の材料は特に限定されるものではなく、金、銀、銅、アルミニウム、モリブデンなどの金属材料やインジウム錫酸化物などの酸化物材料、ポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子などを用いることができるが、マイグレーションを起す恐れがある銀や銅は好適ではなく、金が好ましい。めっきにより第2層目を形成する場合には、電界めっきや無電界めっきなどを適宜用いることができる。
Next, the material of the source /
さらに、第3層目のソース・ドレイン電極15の材料は特に限定されるものではないが、第2層目に金を用いた場合にはチオール化合物やジスルフィド化合物、スルフィド化合物などを用いることで容易に自己組織化単分子膜が形成できるため、これらの化合物を用いることが望ましい。処理方法は、前述した化合物を適宜溶媒に溶解させた液体を用いるウェット法、前記化合物の蒸気を利用するドライ法などを用いることができる。
Furthermore, the material of the source /
化合物の一例としては、ベンゼンチオール、クロロベンゼンチオール、ブロモベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオール、ペンタクロロベンゼンチオール、ニトロチオフェノール、2−メルカプト−5−ニトロベンズイミダゾール、パーフルオロデカンチオール、ペンタフルオロチオフェノール等のチオール化合物、ジフェニルジスルフィド等のジスルフィド化合物、ジフェニルスルフィド等のスルフィド化合物などが挙げられる。 Examples of compounds include benzenethiol, chlorobenzenethiol, bromobenzenethiol, fluorobenzenethiol, pentafluorobenzenethiol, pentachlorobenzenethiol, nitrothiophenol, 2-mercapto-5-nitrobenzimidazole, perfluorodecanethiol, pentafluoro Examples include thiol compounds such as thiophenol, disulfide compounds such as diphenyl disulfide, and sulfide compounds such as diphenyl sulfide.
次に、有機半導体層16について説明する。
半導体材料は特に限定されるものではないが、フレキシブルな基板を用いるためには有機半導体材料や酸化物半導体材料を用いることが望ましく、特に印刷法を用いて半導体層16を形成する際には、有機半導体材料が好ましいが、印刷法により形成できれば酸化物半導体材料であってもよい。
Next, the
The semiconductor material is not particularly limited, but it is desirable to use an organic semiconductor material or an oxide semiconductor material in order to use a flexible substrate, and particularly when the
有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層の材料として用いることができる。これらの有機半導体材料はトルエンなどの芳香族系の溶媒に溶解又は分散させてインキ状の溶液又は分散液として用いることができ、溶媒に適当な分散剤や安定剤等の添加剤を加えてもよい。 Organic semiconductor materials include high molecular organic semiconductor materials such as polythiophene, polyallylamine, fluorenebithiophene copolymers, and derivatives thereof, and small molecules such as pentacene, tetracene, copper phthalocyanine, perylene, and derivatives thereof. Organic semiconductor materials can be used. Carbon compounds such as carbon nanotubes or fullerenes, semiconductor nanoparticle dispersions, and the like can also be used as the material for the semiconductor layer. These organic semiconductor materials can be dissolved or dispersed in an aromatic solvent such as toluene and used as an ink-like solution or dispersion. Even if an additive such as a suitable dispersant or stabilizer is added to the solvent. Good.
有機半導体の印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることができる。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、反転オフセット印刷、インクジェット法、ディスペンサを用いることが望ましい。特にフレキソ印刷は、印刷時間が短くインク使用量が少ないので最も好ましい。 As a method for printing the organic semiconductor, known methods such as gravure printing, offset printing, screen printing, and ink jet method can be used. In general, since the organic semiconductor has low solubility in a solvent, it is desirable to use flexographic printing, reverse offset printing, an inkjet method, and a dispenser suitable for printing a low-viscosity solution. In particular, flexographic printing is most preferable because the printing time is short and the amount of ink used is small.
酸化物半導体材料としては、例えば、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物が挙げられる。酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム(In―Ga―Zn―O)等公知の材料が挙げられるが、これらの材料に限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶/アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。 As the oxide semiconductor material, for example, an oxide containing one or more elements of zinc, indium, tin, tungsten, magnesium, and gallium can be given. Known materials such as zinc oxide, indium oxide, indium zinc oxide, tin oxide, tungsten oxide, and zinc gallium indium oxide (In—Ga—Zn—O) can be mentioned, but are not limited to these materials. The structure of these materials may be single crystal, polycrystal, microcrystal, crystal / amorphous mixed crystal, nanocrystal scattered amorphous, or amorphous.
酸化物半導体層の形成方法としては、スパッタリング法、パルスレーザ堆積法、真空蒸着法、CVD法、ゾルゲル法などの方法を用いて成膜した後に、フォトリソグラフィー法やリフトオフ法などを用いてパターンを形成することができるが、酸化物半導体材料を溶媒に分散させた分散液を印刷法により形成することがより好ましい。印刷法としては有機半導体の印刷法で述べたものと同様の方法を用いることができる。 As a method for forming the oxide semiconductor layer, after forming a film using a sputtering method, a pulse laser deposition method, a vacuum evaporation method, a CVD method, a sol-gel method, or the like, a pattern is formed using a photolithography method, a lift-off method, or the like. Although it can be formed, it is more preferable to form a dispersion in which an oxide semiconductor material is dispersed in a solvent by a printing method. As the printing method, the same method as described in the organic semiconductor printing method can be used.
ゲート絶縁膜12の材料としては、特に限定されるものではないが、一般に用いられるポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料などがある。また、PETやPEN、PESなどの薄膜フィルムを絶縁膜として用いることもできる。
The material of the
ゲート絶縁膜12の形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法、CVDなどのドライ法やスピンコート、スリットダイなどのウェット法、ラミネートなどの方法を適宜用いることができる。
The method for forming the
基板10に用いる材料は、特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、TFTのフレキシブル化やTFT製造工程における各プロセス温度などを考慮すると、基板としてPENやポリイミドなどを用いることが望ましい。
The material used for the
さらに、本発明の薄膜トランジスタには、必要に応じて封止層、遮光層などを好適に設けることができる。封止層の材料としてはゲート絶縁膜12の材料と同一の材料から選択して用いることができ、遮光層はゲート材料12に記載されている材料にカーボンブラック等の遮光性材料を分散させたものを用いることができる。そのため、これらの形成方法もゲート絶縁膜12と同一の方法を用いることができる。
Furthermore, the thin film transistor of the present invention can be suitably provided with a sealing layer, a light shielding layer, and the like as necessary. The material for the sealing layer can be selected from the same material as the material for the
以下、本発明に係る薄膜トランジスタの具体的な実施例について説明する。なお、本発明は各実施例に限るものではない。 Specific examples of the thin film transistor according to the present invention will be described below. Note that the present invention is not limited to each embodiment.
図1を参照しながら本実施例1について説明する。
図1に示すボトムゲート・ボトムコンタクト型薄膜トランジスタである。
この薄膜トランジスタは、ベースとなる基板10にポリエチレンナフタレート(PEN)フィルム(帝人デュポン製)を用いた。
The first embodiment will be described with reference to FIG.
2 is a bottom-gate / bottom-contact thin film transistor shown in FIG.
In this thin film transistor, a polyethylene naphthalate (PEN) film (manufactured by Teijin DuPont) was used for the
基板10上にアルミニウムをスパッタリングにて100nm成膜し、フォトリソグラフィー及びエッチング処理によりパターニングしてゲート電極11を作製した。
A
次に、ゲート電極11を覆うようにゲート絶縁膜12を作製する。ゲート絶縁材料としてポリビニルフェノール(Aldrich製)を用い、ゲート電極11を含む基板10上にスピンコート法により膜厚1μmのゲート絶縁膜12を作製した。
Next, the
続いて、ゲート絶縁膜12上に3層からなるソース・ドレイン電極13〜15を以下の順に作製する。
Subsequently, source /
まず、第1層目のソース・ドレイン電極13は、反転オフセット印刷法によりナノ銀インキをゲート絶縁膜12上の所定位置に印刷して、180℃で1時間ベークして形成した。
First, the source /
次に、第2層目のソース・ドレイン電極14は、金を無電界めっきにより第1層目のソース・ドレイン電極13上を覆うように形成した。
Next, the source /
次に、第3層目のソース・ドレイン電極15は、ペンタフルオロチオフェノールをイソプロピルアルコールで1重量%に希釈した溶液に30分浸漬させ、第2層目のソース・ドレイン電極14上に自己組織化単分子膜を作製した。
続いて、3層からなるソース・ドレイン電極間に有機半導体層16を形成する。
Next, the source /
Subsequently, an
半導体材料としては、有機半導体材料であるLisicon SP200(Merck製)をテトラリン(関東化学製)で2重量%になるように溶解させた溶液をインクジェット法により、第3層目のソース・ドレイン電極15上の一部を覆うようにしてソース・ドレイン電極間に印刷し、90℃で3時間乾燥させて有機半導体層16を作製した。
As the semiconductor material, a solution obtained by dissolving Lisicon SP200 (made by Merck), which is an organic semiconductor material, with tetralin (made by Kanto Chemical Co., Ltd.) so as to be 2% by weight is formed by the inkjet method, and the source /
以上のようにして作製した薄膜トランジスタの駆動安定性を調べるため、ゲート電極にプラス20Vからマイナス20Vの矩形波を周波数50Hz、Duty比5%で印加し、ドレイン電極にマイナス15Vの電圧を印加し、ソース電流を測定したところ、7日後にもソース・ドレイン電極間のショートは発生しなかった。 In order to investigate the driving stability of the thin film transistor manufactured as described above, a rectangular wave of plus 20 V to minus 20 V is applied to the gate electrode at a frequency of 50 Hz and a duty ratio of 5%, a voltage of minus 15 V is applied to the drain electrode, When the source current was measured, no short circuit occurred between the source and drain electrodes even after 7 days.
実施例2では、第1層目のソース・ドレイン電極13として銅を用いた以外は実施例1と同様にして薄膜トランジスタを形成した。このようにして作製した薄膜トランジスタの駆動安定性を調べるため、ゲート電極にプラス20Vからマイナス20Vの矩形波を周波数50Hz、Duty比5%で印加し、ドレイン電極にマイナス15Vの電圧を印加し、ソース電流を測定したところ、7日後にもソース・ドレイン電極間のショートは発生しなかった。
In Example 2, a thin film transistor was formed in the same manner as in Example 1 except that copper was used as the source /
(比較例1)
一方、前述した実施例1,2と比較するために、図2のように第2層目のソース・ドレイン電極14を作製せずに、第1層目のソース・ドレイン電極13上に実施例の第3層目のソース・ドレイン電極15に相当するペンタフルオロチオフェノールの自己組織化単分子膜を形成したこと以外は実施例1と同様にして薄膜トランジスタを形成した。
(Comparative Example 1)
On the other hand, in order to compare with the first and second embodiments, the second layer source /
このようにして作製した薄膜トランジスタの駆動安定性を調べるため、ゲート電極にプラス20Vからマイナス20Vの矩形波を周波数50Hz、Duty比5%で印加し、ドレイン電極にマイナス15Vの電圧を印加し、ソース電流を測定したところ、12時間後にソース・ドレイン電極間にショートが発生し、顕微鏡観察を行ったところ銀のマイグレーションが確認された。 In order to investigate the driving stability of the thin film transistor thus fabricated, a rectangular wave of plus 20 V to minus 20 V is applied to the gate electrode at a frequency of 50 Hz and a duty ratio of 5%, a voltage of minus 15 V is applied to the drain electrode, When the current was measured, a short circuit occurred between the source and drain electrodes after 12 hours, and silver migration was confirmed by microscopic observation.
その他、本発明は、上記実施形態及び実施例に限定されることなく、その要旨を逸脱しない範囲で種々変形して実施できる。 In addition, the present invention is not limited to the above-described embodiments and examples, and various modifications can be made without departing from the scope of the invention.
10…基板、11…ゲート電極、12…ゲート絶縁膜、13…第1層目のソース・ドレイン電極、14…第2層目のソース・ドレイン電極、15…第3層目のソース・ドレイン電極、16…有機半導体層。
DESCRIPTION OF
Claims (5)
前記ソース電極及び前記ドレイン電極が3層の積層体からなり、かつ該3層の積層体の膜厚が第1層目、第2層目、第3層目の順に薄くし、
前記3層の積層体のうち、前記第1層目が銀である
ことを特徴とする薄膜トランジスタ。 In a thin film transistor having at least a gate electrode, a gate insulating film, a source electrode and a drain electrode, and an organic semiconductor layer on a substrate,
The source electrode and the drain electrode are composed of a three-layer laminate, and the thickness of the three-layer laminate is reduced in order of the first layer, the second layer, and the third layer,
The thin film transistor, wherein the first layer of the three-layer stack is silver.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010217626A JP5760360B2 (en) | 2010-09-28 | 2010-09-28 | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010217626A JP5760360B2 (en) | 2010-09-28 | 2010-09-28 | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074504A JP2012074504A (en) | 2012-04-12 |
JP5760360B2 true JP5760360B2 (en) | 2015-08-12 |
Family
ID=46170382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010217626A Expired - Fee Related JP5760360B2 (en) | 2010-09-28 | 2010-09-28 | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5760360B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014065389A1 (en) * | 2012-10-25 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Central control system |
WO2015146022A1 (en) * | 2014-03-25 | 2015-10-01 | 国立大学法人山形大学 | Wiring formation method |
JP6326297B2 (en) * | 2014-06-06 | 2018-05-16 | シャープ株式会社 | Electrode for organic device and organic device provided with the same |
JP2020031100A (en) * | 2018-08-21 | 2020-02-27 | 凸版印刷株式会社 | Organic thin film transistor, manufacturing method therefor, and electronic device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004146430A (en) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | Organic thin film transistor, organic thin film transistor device, and their manufacturing methods |
US7566899B2 (en) * | 2005-12-21 | 2009-07-28 | Palo Alto Research Center Incorporated | Organic thin-film transistor backplane with multi-layer contact structures and data lines |
JP4147545B2 (en) * | 2006-05-18 | 2008-09-10 | 松下電器産業株式会社 | Organic FET with improved electrode interface and manufacturing method thereof |
GB2467357B (en) * | 2009-01-30 | 2011-09-21 | Cambridge Display Tech Ltd | Organic thin film transistors |
US8653527B2 (en) * | 2009-03-13 | 2014-02-18 | Konica Minolta Holdings, Inc. | Thin film transistor and method for manufacturing the same |
-
2010
- 2010-09-28 JP JP2010217626A patent/JP5760360B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012074504A (en) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8389346B2 (en) | Method and structure for establishing contacts in thin film transistor devices | |
US8134145B2 (en) | Organic electronic device | |
US8963141B2 (en) | Thin-film transistor, fabrication method thereof, and image display device | |
TWI677104B (en) | Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor | |
JP2008085315A (en) | Thin film transistor and manufacturing method thereof | |
JP5760360B2 (en) | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR | |
JPWO2014045543A1 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE | |
JP5477750B2 (en) | Organic field effect transistor | |
JP2012238753A (en) | Thin film element assembly | |
JP2007273594A (en) | Field-effect transistor | |
WO2014136436A1 (en) | Organic thin film transistor and method for manufacturing same | |
JP2006286681A (en) | Field effect transistor and its manufacturing method | |
JP5532553B2 (en) | Thin film transistor, thin film transistor manufacturing method, thin film transistor array, and image display device | |
US8669549B2 (en) | Method of manufacturing laminated body and laminated body | |
US8643114B2 (en) | Semiconductor device and electronic apparatus | |
JP5098159B2 (en) | Thin film transistor manufacturing method | |
JP2016163029A (en) | Thin film transistor array, thin film transistor array manufacturing method and pixel display device | |
WO2014115515A1 (en) | Electronic device and manufacturing method thereof, and formation method of laminated structure | |
WO2012141225A1 (en) | Method for manufacturing organic semiconductor element | |
JP5359032B2 (en) | Thin film transistor, thin film transistor array, and image display device | |
JP2014145832A (en) | Thin film transistor array and protection element; and image display device | |
JP6303358B2 (en) | Thin film transistor | |
WO2015004847A1 (en) | Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus | |
JP6197306B2 (en) | Thin film transistor manufacturing method | |
JP6428126B2 (en) | THIN FILM TRANSISTOR, THIN FILM TRANSISTOR ARRAY MANUFACTURING METHOD, AND IMAGE DISPLAY DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130823 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130919 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20131008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5760360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |