JP5746771B2 - 低電力スタンバイモード制御回路用装置 - Google Patents

低電力スタンバイモード制御回路用装置 Download PDF

Info

Publication number
JP5746771B2
JP5746771B2 JP2013552707A JP2013552707A JP5746771B2 JP 5746771 B2 JP5746771 B2 JP 5746771B2 JP 2013552707 A JP2013552707 A JP 2013552707A JP 2013552707 A JP2013552707 A JP 2013552707A JP 5746771 B2 JP5746771 B2 JP 5746771B2
Authority
JP
Japan
Prior art keywords
standby mode
processor
arithmetic circuit
power
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013552707A
Other languages
English (en)
Other versions
JP2014510964A5 (ja
JP2014510964A (ja
Inventor
ギュドン キム
ギュドン キム
ユング キム
ユング キム
ミン−キュ キム
ミン−キュ キム
デユン シム
デユン シム
ラヴィ シャルマ
ラヴィ シャルマ
ミュンフワン キム
ミュンフワン キム
ジェリョン リー
ジェリョン リー
Original Assignee
シリコン イメージ,インコーポレイテッド
シリコン イメージ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン イメージ,インコーポレイテッド, シリコン イメージ,インコーポレイテッド filed Critical シリコン イメージ,インコーポレイテッド
Publication of JP2014510964A publication Critical patent/JP2014510964A/ja
Publication of JP2014510964A5 publication Critical patent/JP2014510964A5/ja
Application granted granted Critical
Publication of JP5746771B2 publication Critical patent/JP5746771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3246Power saving characterised by the action undertaken by software initiated power-off
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3293Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Telephone Function (AREA)

Description

(関連出願)
本出願は、2011年2月7日に出願された米国仮出願61/440,131の関連出願であり、当該仮出願に対する優先権を主張し、かかる仮出願は引用により本明細書に組み込まれる。
(技術分野)
本発明の実施形態は全体的に、電子デバイスの分野に関し、より詳細には、低電力スタンバイモード制御回路用装置に関する。
テレビ及び他の民生用電子デバイスなどの電子デバイスの作動において、電力消費量の低減は、依然として最優先事項である。電力消費量を最小限にすることは、モバイル作動におけるバッテリ寿命の延長に役立ち、また、デバイスが電源出力から電力を受ける際の電力生産に関する経済的及び環境的コストの低減に役立つ。
電力消費量を低減する一般的な手法のうちの1つは、デバイスが能動的作動状態にないときにデバイスをスタンバイモード又は他の低電力状態に移行させることであり、ここでデバイスは、電源オフ状態と比べてデバイスをより迅速に能動作動状態に移行させるのに役立つスタンバイモードにされる。しかしながら、デバイスは、スタンバイモードにおいても引き続き電力を消費している。テレビセットに関する新しい規格では、電力消費量の大幅な低減が要求され、特にスタンバイモードでのテレビの電力消費量に取り組んでいる。
他の課題の中でも特に、電子デバイスは、スタンバイモード時に一定量の漏洩電流を消費するトランジスタデバイスを含む。従って、チップは、スタンバイモードに設定された場合でもターンオフされたチップのトランジスタ素子を通じて漏洩電流を消費する。
その結果、従来の電子デバイスは、スタンバイモードの間に有意な量の電力を消費し続ける可能性があり、このことは、デバイス密度が増大し、従って、より多くのトランジスタが漏洩電流を消費しデバイスのスタンバイ電力消費量を増大させるので、今後益々大きな問題となる。
本発明の実施形態は、全体的に、低電力スタンバイモード制御回路に関する。本発明の第1の態様において、装置の1つの実施形態は、プロセッサ、第2の装置と接続するためのインタフェースと、プロセッサがスタンバイモードにおいて1つ又はそれ以上の電源接続部をディスエーブルにする演算回路と、スタンバイモード制御回路と、を含む。スタンバイモード制御回路は、スタンバイ電力源を用いて作動するものであり、該スタンバイモード制御回路は、第2の装置からのスティミュラス信号を検出し、該スティミュラス信号に応答してプロセッサに信号を送り、プロセッサが演算回路の1つ又はそれ以上の電源接続部をイネーブルにするようにする。
本発明の第2の態様において、方法は、装置又はシステムをスタンバイモードに移行させる段階と、演算回路への1つ又はそれ以上の電源接続部をプロセッサによってディスエーブルにする段階と、スタンバイモード制御回路をスタンバイ電力源により作動させる段階と、を含む。本方法は更に、スタンバイモード制御回路にて第2の装置又はシステムからウェークアップ信号を受け取る段階と、ウェークアップ信号に応答して、スタンバイモード制御回路からプロセッサへの信号を生成し、スタンバイモード制御回路からの信号に応答して、プロセッサが前記1つ又はそれ以上の電源接続部をイネーブルにする段階と、を含む。
同じ参照符号が同じ要素を示す添付図面において、限定ではなく例証として本発明の実施形態が示される。
低電力スタンバイモード制御装置を含むシステムの1つの実施形態を示す図である。 低電力スタンバイモード制御装置を提供する装置又はシステムの1つの実施形態を示す図である。 装置又はシステムのスタンバイ制御ブロックの1つの実施形態を示す図である。 本発明の実施形態を実施することができるデバイス又はコンピュータシステムを示す図である。
本発明の実施形態は、全体的に、低電力スタンバイモード制御回路用装置に関する。
幾つかの実施形態において、低電力スタンバイモード制御回路を利用して、通常作動の起動を可能にする低電力供給電圧を維持しながら通常電力ピン電圧をディスエーブルにすることによりデバイスの漏洩電流消費量を低減する装置、システム、又は方法が提供される。
幾つかの実施形態において、装置又はシステムは、追加のピンを導入し、該追加ピンを介して電力の追加を可能にすると同時に、他のピンからの電力を低下させることにより、スタンバイモード状態でのチップの漏洩電流消費量を最小限にするものである。
幾つかの実施形態において、装置又はシステムは、モバイルレシーバチップ又は他の演算回路を電源ダウン状態並びにシンク(受信側)スタンバイモードに維持し、プロセッサがモバイルシンクにおけるモバイルレシーバチップの電源をオンにしてモバイルレシーバチップを能動的電力状態にすることを可能にするものであり、この電源オンは、ウェークアップ(起動)コールに応答して実施される。幾つかの実施形態において、モバイルレシーバチップは、MHL(モバイル・ハイデフニション・リンク)互換のレシーバチップである。
幾つかの実施形態において、チップがスタンバイモードにあるときにチップの漏洩電流消費量を最小限にするため、チップの他の電源ピンを電源ダウンにできるように追加の電源ピン(低電力供給電源ピン(LPSBV)と呼ぶことができる)を導入する。一例として、MHL互換シンクデバイスでのディープスタンバイモード状態の低電力作動が提供される。
コンピュータチップは、チップがスタンバイモードに設定されている場合でもターンオフされたトランジスタを通じて漏洩電流を消費している。幾つかの実施形態において、電力消費量を低減し、最大スタンバイパッシブモードの電力消費量に関する米カリフォルニア州エネルギー委員会(California Energy Commission)の法規のような特定要件を満たすために、チップがスタンバイモードにある間に消費される漏洩電流が低減される。1つの実施形態において、低電力消費要件(テレビセットの消費量要件など)は、MHLシンクがスタンバイモードにあるときのMHLシンクに対して取り組まれている。
幾つかの実施形態において、チップのスタンバイモードでの電流消費量を低減するために、低電力スタンバイ回路を可能にする電力ピンとして単一の電力ピン(LPSBVと呼ばれる)が割り当てられる。幾つかの実施形態において、スタンバイモードでは、LPSBVがチップに電力を供給し、他の電力ピンはディスエーブルにされて電力を供給しない。幾つかの実施形態において、制御バス(CBUS)が、チップをスタンバイモードからウェークアップさせるためのスティミュラスとしての機能を果たす、lowからhighに移行すると、スタンバイ回路がCBUSレベルの変化を検出し、チップがウェークアップ信号を検出したことをプロセッサ又は制御要素(MICOMと呼ばれる)に通知し、MICOMは、通常作動のための電力をチップに供給する。幾つかの実施形態において、装置又はシステムは、電界効果トランジスタ(FET)、抵抗、ダイオード、及びマイクロプロセッサを用いて実施することができる。
図1は、低電力スタンバイモード制御を含むシステムの1つの実施形態の図である。幾つかの実施形態において、MHLシンク100のようなシンクデバイスは、MHLケーブル115として示されるケーブルを介して、MHLトランスミッタ110を含むソースデバイス(スマートフォンなど)と結合される。この図において、MHLシンク100は、ソースデバイスの接続を検出するケーブル検出要素120を含む。この接続は、RPWR(電圧バス、又はV−バス)及び制御バス(CBUS)を含み、ここでRPWRは、この実施例では5Vの500mA安定化電圧源を提供する電圧レギュレータ105と結合される。
幾つかの実施形態において、安定化電圧はメインマイクロプロセッサ125に提供され、他方、メインマイクロプロセッサに結合されたスタンバイモードマイクロプロセッサ130は、スタンバイ電圧を受け取り、これによりスタンバイマイクロプロセッサはスタンバイモード制御回路の一部とすることができる。MHLシンク100は、RPWRと結合され、更にFET2を介してCBUSへの接続部と結合されたMHLレシーバ135を含み、ここでFET5を介した信号は、FET2をオンに切り換え(CBUSをMHLレシーバ135に提供する)、或いは、FET1をオンに切り換えて抵抗Rを通る接地へのプルダウン経路を形成する。CBUSは、FET4を切り換える信号を提供し、スタンバイ電圧に対する接地経路を提供する。
幾つかの実施形態において、RPWR、SBVCC5(5ボルト)、及びMICOMVDD33(3.3ボルト)などの低電力スタンバイピン以外の電力ピンは、スタンバイモードにおいて電力を受け取らない。装置がスタンバイモード状態にあるときには、レギュレータ電力供給装置が電力を消費しないよう電源接続部はディスエーブルにされるが、低電力供給電力ピンはアクティブにされ、チップの外部からスティミュラスを受け取ったときに通常作動を起動できるようにする。従って、スタンバイモードでは、チップの低電力供給電力ピンだけが電力を消費しており、結果として生じる電流消費量は、MICOMVDD33の静的漏洩電流よりも遙かに少なくすることができる。
図1に示すように、動作は以下のことを含む。
(1)MHLシンク100のスタンバイモードにおいて、MHLシンク内のMHLレシーバチップ135は、電源ダウン条件(例えば、電力が供給されない状態)にされ、この間電力は消費されない。
(2)MHLケーブル115がMHLシンク100に接続され、スマートフォン又は他のデバイス内に含まれるMHLトランスミッタ110が、MHLシンクを能動的電力モードにすることが必要となると、トランスミッタは、スタンバイ回路又はマイクロプロセッサ130とMHLレシーバ135の両方にMHLケーブルを介してMHL CBUS上に「ウェークアップ」パルスを送信する。しかしながら、実施形態は、例示のウェークアップパルスに限定されず、受信されるあらゆるスティミュラス信号を含むことができる。
(3)MHLレシーバチップ135が電源ダウンモードにあるので、スタンバイマイクロプロセッサ130は、MHL CBUS上のウェークアップパルスを受け取り検出する。
(4)ウェークアップパルスが有効であることをスタンバイマイクロプロセッサが判定した場合、スタンバイマイクロプロセッサは、MHLシンクのメインマイクロプロセッサ125をイネーブルにするよう動作する。
(5)MHLシンク100のメインマイクロプロセッサ125は、MHLシンク内のMHLレシーバチップ135に対する電源をオンにする。
(6)上記プロセス(5)は、MHLシンク100を能動的電力状態にし、次いで、スマートフォン又は他のコンピュータデバイスに含まれるMHLトランスミッタ110とMHLシンク100との間でMHL信号により通常のMHL接続が確立される。
図2及び3は、低電力スタンバイモードの動作を示している。図2は、低電力スタンバイモード制御を提供する装置又はシステムの1つの実施形態の図である。この図では、装置又はシステムは、n個のCBUS_HPDドライバとして示された、電圧Vccを受ける複数のドライバ要素205を含み、各ドライバは、電圧LPCBVを受けるスタンバイ制御装置210と結合されている。幾つかの実施形態において、各スタンバイ制御要素210は、LPSB_POC215(LPCBVにより電源供給される)と結合され、各スタンバイ制御装置は、スティミュラス信号CBUS_HPD(CBUS_HPD0〜CBUS_HPDnとして図示)用のパッドへの接続部を含み、また低電力制御装置(LPCRTL)ラインに接続されている。
図3は、装置又はシステムのスタンバイ制御ブロックの1つの実施形態を示している。スタンバイ制御ブロック300は、2つのインバータ要素を介してLP_POC信号を受け取ってlpsb(低電力スタンバイ)信号を生成するサブブロック305を含む。この図では、スタンバイ制御ブロック300は、iCBUS_HPDを受け取ってスティミュラス信号CBUS_HPDを生成し、ここで回路分岐310は、抵抗と、ゲートにてLPSBVを受け取る第1のトランジスタ(FET)と、ゲートにてlpsbを受け取る第2のFETとに結合される。スタンバイ制御ブロック300は、LPCNTRL(低電力制御装置)を提供する。
幾つかの実施形態において、プロセスは以下を含む。
(1)チップがスタンバイモードに入り、すなわち、Vccが0Vに移行し、LPSBVは3.3Vである。
(2)CBUS_HPDパッド(図2及び3を参照)にてスティミュラス信号を受け取るまでスタンバイモードで待機し、以下の動作を行う。
(a)LP_POCがhighになり、次いでLPSBがhighになる。
(b)CBUS_HPDはlowであり、LPCTRLをhighにし、INTをlowにする(回路315)。
(3)CBUS_HPDがlowからhighに移行すると、
(a)LPCTRLがlowになり、INTがlowからhighになる。
(b)システム基板上のMICOMがこの信号を検出し、チップで通常電力を生成するコマンドを提供する。
(c)RPWR、SBVCC5、Vccが通常動作値に移行し、LP_POCがlowになる。
(4)図2に示すように、LPCTRLは全てのポートにおいてワイヤードOR回路であるので、ポートの1つがスタンバイモードからのウェークアップスティミュラス信号を検出した場合、チップは、ウェークアップ手順を開始する。
本明細書で使用される「ネットワーク」又は「通信ネットワーク」は、デバイス間でデジタルメディアコンテンツを配信する相互接続ネットワークを意味する。ネットワークは、家庭内ネットワークのような個人用エンターテイメントネットワーク、ビジネスシーンでのネットワーク、又はデバイス及び/又は構成要素の他の何れかのネットワークを含むことができる。ネットワークにおいて、特定のネットワークデバイスは、デジタルテレビチューナ、ケーブルセットトップボックス、ビデオ記憶サーバ、及び他のソースデバイスのような、メディアコンテンツのソースとすることができる。デジタルテレビ、ホームシアターシステム、オーディオシステム、ゲームシステム、又はブラウザ内でインターネットを介して提示されるもの、及び他のデバイスなど、他のデバイスがメディアコンテンツを表示し、又は使用することができる。更に、ビデオ及びオーディオ記憶サーバのような特定のデバイスは、メディアコンテンツを記憶又は転送することを目的とすることができる。特定のデバイスは、複数のメディア機能を実施することができる。幾つかの実施形態において、ネットワークデバイスは、単一のローカルエリアネットワーク内に同一場所に配置することができる。他の実施形態では、ネットワークデバイスは、複数のローカルエリアネットワーク間をトンネリングするような、複数のネットワークセグメントにわたることができる。ネットワークは、複数のデータエンコーディング及び暗号化プロセスを含むことができる。
図4は、本発明の実施形態を実施することができるデバイス又はコンピュータシステム400を示す。幾つかの実施形態において、デバイス又はコンピュータシステム400は、図1〜3に示すような低電力スタンバイモード制御回路を含み、該スタンバイ制御回路は、スタンバイモードでの電力消費量を低減するために設けられる。デバイス又はコンピュータシステム400は、情報を伝達するためのシステムバス420と、バス420に結合され、情報を処理するためのプロセッサ410とを含む。1つの実施形態によれば、プロセッサ410は、多数のマイクロプロセッサのうちの1つを用いて実施される。それでも尚、他のプロセッサを用いてもよい点は当業者には理解されるであろう。
コンピュータシステム400は更に、情報及びプロセッサ410によって実行されることになる命令を記憶するため、バス420に結合されたランダムアクセスメモリ(RAM)又は他の動的記憶デバイス425(本明細書ではメインメモリと呼ばれる)を含む。メインメモリ425はまた、プロセッサ410による命令の実行中に一時変数又は他の中間情報を記憶するのに用いることができる。コンピュータシステム400はまた、プロセッサ410が使用する静的情報及び命令を記憶するためバス420に結合された、リードオンリーメモリ(ROM)及び/又は他の静的記憶デバイス426を含むことができる。
磁気ディスク又は光ディスクのようなデータ記憶装置427及びその対応するデバイスはまた、情報及び命令を記憶するためコンピュータシステム400に結合することができる。コンピュータシステム400はまた、I/Oインタフェース430を介して第2の入力/出力(I/O)バス450に結合することができる。ディスプレイデバイス424、入力デバイス(例えば、英数字入力デバイス423及び/又はカーソル制御デバイス422)を含む、複数のI/Oデバイスは、I/Oバス450に結合することができる。通信デバイス421は、外部データネットワークを介して他のコンピュータ(サーバ又はクライアント)にアクセスすることを目的としている。通信デバイス421は、Ethernet(登録商標)、トークンリング、又は他のタイプのネットワークに結合するのに使用するもののような、モデム、ネットワークインタフェースカード、又は他の周知のインタフェースデバイスを含むことができる。コンピュータシステム400は、限定ではないが、ネットワークコンピュータデバイス、携帯電話、パーソナルデータアシスタント(PDA)、その他を含む。
コンピュータシステム400は、クライアント/サーバネットワークシステムにおいて相互接続することができる。ネットワークは、ローカルエリアネットワーク(LAN)、広域エリアネットワーク(WAN)、都市規模ネットワーク(MAN)、イントラネット、インターネット、その他を含むことができる。幾つかのネットワークデバイスは、ネットワーク内でネットワーク機構を形成するポートマルチプライヤと相互接続されるようにカスケード接続することができる。ネットワークを介して接続されるあらゆる数のデバイスが存在することができることが企図される。デバイスは、本明細書で記載されるプロトコルを含む幾つかの標準的及び非標準のプロトコルを介してネットワークシステム内の他のデバイスにストリーミングメディアデータのようなデータストリームを転送することができる。
上記の記載において、多数の特定の詳細事項は、説明の目的で本発明の理解を完全にするために記載されている。しかしながら、これらの特定の詳細事項の一部が無くとも、本発明を実施できることは、当業者には理解されるであろう。場合によっては、周知の構造及びデバイスは、ブロック図の形態で図示されている。例示の構成要素の間に中間の構造が存在してもよい。本明細書で記載し例示した構成要素は、例示又は記載されていない追加の入力又は出力を有することができる。
本発明の種々の実施形態は様々なプロセスを含むことができる。これらのプロセスは、ハードウエア構成要素によって実行することができ、又は命令によってプログラムされた汎用又は専用プロセッサ又は論理回路に処理を実行させるために使用することができるコンピュータプログラム又は機械実行可能命令に具現化することができる。代替的に、本プロセスは、ハードウエア及びソフトウエアの組み合わせによって実行することができる。
ポートマルチプライヤ拡張機構の実施形態内に示され又はこれに関連付けられるような、本明細書を通して説明する1つ又はそれ以上のモジュール、構成要素、又は要素は、ハードウエア、ソフトウエア、及び/又はこれらの組み合わせを含むことができる。モジュールがソフトウエアを含む場合、ソフトウエアデータ、命令、及び/又は構成は、機械/電子デバイス/ハードウエアにより製造物品を通じて提供することができる。製造物品は、命令、データ、その他を提供するためのコンテンツを有する非一時的なコンピュータ可読記憶媒体を含むことができる。コンテンツは、電子デバイス、例えば、本明細書で記載され、説明される様々な作動又は実行を行うファイラ、ディスク、又はディスクコントローラをもたらすことができる。
本発明の様々な実施形態の一部分は、本発明の実施形態によるプロセスを実行するためのコンピュータ(又は他の電子デバイス)をプログラムするのに使用できるコンピュータプログラム命令を格納した非一時的なコンピュータ可読媒体を含むことができるコンピュータプログラム製品として提供することができる。機械可読媒体は、以下に限定されるものではないが、フロッピー(登録商標)ディスク、光学ディスク、コンパクトディスクリードオンリーメモリ(CD−ROM)、及び磁気光学ディスク、リードオンリーメモリ(ROM)、ランダムアクセスメモリ(RAM)、消去可能プログラマブルリードオンリーメモリ(EPROM)、電気的EPROM(EEPROM)、磁力又は光カード、フラッシュメモリ、又は電子命令を格納するのに好適な他の種類の媒体/機械可読媒体を含むことができる。更に、本発明はまた、コンピュータプログラム製品としてダウンロードすることができ、リモートコンピュータから要求側コンピュータにプログラムを転送することができる。
本方法の多くはその最も基本的な形式で説明したが、本発明の基本的範囲から逸脱することなく本方法の何れかにプロセスを追加することができ、又は本方法の何れかから削除することができ、記載したメッセージの何れかに情報を追加することができ、又は記載したメッセージの何れかから取り除くことができる。更に別の多くの修正及び適応を実施できることは当業者には明らかであろう。特定の実施形態は本発明を限定ではなく例示するために提供されている。本発明の実施形態の範囲は、上記に提供した具体的な実施例によってではなく特許請求の範囲によってのみ判断されるものとする。
要素「A」が、要素「B」に結合されるか、又はこれと結合されているとされる場合、要素Aは、要素Bに直接に結合されてもよく、或いは、例えば要素「C」を通じて間接的に結合されてもよい。構成要素、特徴、構造、プロセス、又は特性「A」が、構成要素、特徴、構造、プロセス、又は特性Bを「引き起こす」と本明細書又は特許請求の範囲が記載する場合、これは、「A」が「B」の少なくとも部分的な原因ではあるが、「B」を引き起こすのに役立つ少なくとも1つの他の構成要素、特徴、構造、プロセス、又は特性が存在する場合があることを意味する。構成要素、特徴、構造、プロセス、又は特性を含めることが「できる場合がある」、「できる場合があると考えられる」、又は「できると考えられる」ことを本明細書が示す場合、その特定の構成要素、特徴、構造、プロセス、又は特性を含めることは必須ではない。本明細書又は特許請求の範囲が「a」又は「an」の要素に言及する場合、これは、記載の要素が1つだけ存在することを意味するものではない。
実施形態は、本発明の実施構成又は実施例である。本明細書における「実施形態」、「1つの実施形態」、「幾つかの実施形態」、又は「他の実施形態」への言及は、実施形態に関して説明された特定の特徴、構造、又は特性が、少なくとも幾つかの実施形態に含まれるが、必ずしも全ての実施形態に含まれる訳ではないことを意味する。「実施形態」、「1つの実施形態」、又は「幾つかの実施形態」の種々の出現は、必ずしも全て同じ実施形態を示すものではない。本発明の例示的な実施形態の前述の説明において、本開示を簡素化し、本発明の種々の態様のうちの1つ又はそれ以上の理解を助ける目的で、本発明の種々の特徴は、本発明の単一の実施形態、図面、又は説明において互いにグループ化されることもあることを理解されたい。しかしながら、本開示の方法は、各請求項において明示的に記載されるより多くの特徴を請求項に記載された発明が要求する意図を反映するように解釈すべきではない。むしろ、特許請求の範囲が反映するように、本発明の態様は、上記で開示した単一の実施形態の全ての特徴に満たないものにある。従って、特許請求の範囲は、これによって本明細書に明示的に組み込まれ、各特許請求の範囲は、本発明の個別の実施形態として成り立っている。
105:レギュレータ
100:MHLシンク
110:MHLトランスミッタ
115:MHLケーブル
120:MHLケーブル検出
125:メインプロセッサ
130:スタンバイプロセッサ
135:MHL抵抗

Claims (17)

  1. プロセッサと、
    第2の装置とケーブル接続するためのインタフェースと、
    前記インタフェースにおいて前記第2の装置とケーブル接続されたことを検出する検出要素と、
    演算回路と、
    を備えた装置であって、前記プロセッサが、スタンバイモードにおいて前記演算回路への1つ又はそれ以上の電源接続部をディスエーブルにするものであり、
    前記装置が更に、
    スタンバイ電力源を用いて作動するスタンバイモード制御回路を備え、
    該スタンバイモード制御回路が、前記第2の装置からのスティミュラス信号を検出し、該スティミュラス信号に応答して前記プロセッサに信号を送り、前記プロセッサが前記演算回路の1つ又はそれ以上の電源接続部をイネーブルにするようにし、
    前記スティミュラス信号は、前記検出要素が前記ケーブル接続を検出したことに関連して、前記演算回路と結合されている制御バス上で受信される、装置。
  2. 前記演算回路が、レシーバチップである、請求項1に記載の装置。
  3. 前記装置が、MHL(モバイル・ハイデフニション・リンク)互換デバイスである、請求項1に記載の装置。
  4. 前記演算回路が、複数のトランジスタ素子を含み、前記1つ又はそれ以上の電源接続部がディスエーブルにされたときに前記トランジスタ素子がディスエーブルにされる、請求項1に記載の装置。
  5. 前記演算回路が、スタンバイモードにおいて電源ダウン状態にされる、請求項1に記載の装置。
  6. 前記制御バスと前記演算回路とを接続する第1のスイッチを備え、
    前記第1のスイッチは、前記検出要素が前記ケーブル接続を検出したことに応じて有効となる、請求項1に記載の装置。
  7. 前記スティミュラス信号は、前記制御バス上における電圧レベルの変化である、請求項1に記載の装置。
  8. 装置又はシステムをスタンバイモードに移行させる段階と、
    演算回路への1つ又はそれ以上の電源接続部をプロセッサによってディスエーブルにする段階と、
    スタンバイモード制御回路をスタンバイ電力源により作動させる段階と、
    検出要素にて、第2の装置又は第2のシステムとケーブル接続されたことを検出する段階と、
    前記スタンバイモード制御回路にて前記第2の装置又は第2のシステムからスティミュラス信号を受け取る段階と、
    前記スティミュラス信号に応答して、前記スタンバイモード制御回路から前記プロセッサへの信号を生成し、前記スタンバイモード制御回路からの信号に応答して、前記プロセッサが前記1つ又はそれ以上の電源接続部をイネーブルにする段階と、を含み、
    前記スティミュラス信号は、前記検出要素が前記ケーブル接続を検出したことに関連して、前記演算回路と結合されている制御バス上で受信される、方法。
  9. 前記1つ又はそれ以上の電源接続部をディスエーブルにすることにより、前記演算回路が電源オフモードになる、請求項に記載の方法。
  10. スタンバイモードの前記演算回路の複数のトランジスタをディスエーブルにすることにより、前記装置又はシステムの漏洩電流消費量を低減する段階を更に含む、請求項に記載の方法
  11. 前記演算回路がレシーバチップである、請求項に記載の方法。
  12. 前記装置又はシステムがMHL(モバイル・ハイデフニション・リンク)互換装置又はシステムである、請求項に記載の方法。
  13. 一連の命令を表すデータを格納させた非一時的コンピュータ可読記憶媒体であって、前記命令が、プロセッサによって実行されたときに、
    装置又はシステムをスタンバイモードに移行させる段階と、
    演算回路への1つ又はそれ以上の電源接続部をプロセッサによってディスエーブルにする段階と、
    スタンバイモード制御回路をスタンバイ電力源により作動させる段階と、
    検出要素にて、第2の装置又は第2のシステムとケーブル接続されたことを検出する段階と、
    前記スタンバイモード制御回路にて前記第2の装置又は第2のシステムからスティミュラス信号を受け取る段階と、
    前記スティミュラス信号に応答して、前記スタンバイモード制御回路から前記プロセッサへの信号を生成し、前記スタンバイモード制御回路からの信号に応答して、前記プロセッサが前記1つ又はそれ以上の電源接続部をイネーブルにする段階と、
    を含む動作を前記プロセッサに実施させ
    前記スティミュラス信号は、前記検出要素が前記ケーブル接続を検出したことに関連して、前記演算回路と結合されている制御バス上で受信される、媒体。
  14. 前記1つ又はそれ以上の電源接続部をディスエーブルにすることにより、前記演算回路が電源オフモードになる、請求項13に記載の媒体。
  15. 前記プロセッサによって実行されたときに、スタンバイモードの前記演算回路の複数のトランジスタをディスエーブルにすることにより、前記装置又はシステムの漏洩電流消費量を低減する段階を含む動作を前記プロセッサに実施させる命令を更に含む、請求項13に記載の媒体。
  16. 前記演算回路がレシーバチップである、請求項13に記載の媒体。
  17. 前記装置又はシステムがMHL(モバイル・ハイデフニション・リンク)互換装置又はシステムである、請求項13に記載の媒体。
JP2013552707A 2011-02-07 2012-02-06 低電力スタンバイモード制御回路用装置 Active JP5746771B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161440131P 2011-02-07 2011-02-07
US61/440,131 2011-02-07
US13/362,930 2012-01-31
US13/362,930 US9015509B2 (en) 2011-02-07 2012-01-31 Mechanism for low power standby mode control circuit
PCT/US2012/023940 WO2012109128A2 (en) 2011-02-07 2012-02-06 Mechanism for low power standby mode control circuit

Publications (3)

Publication Number Publication Date
JP2014510964A JP2014510964A (ja) 2014-05-01
JP2014510964A5 JP2014510964A5 (ja) 2015-03-19
JP5746771B2 true JP5746771B2 (ja) 2015-07-08

Family

ID=46601500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013552707A Active JP5746771B2 (ja) 2011-02-07 2012-02-06 低電力スタンバイモード制御回路用装置

Country Status (7)

Country Link
US (1) US9015509B2 (ja)
EP (1) EP2673685B1 (ja)
JP (1) JP5746771B2 (ja)
KR (1) KR101912599B1 (ja)
CN (1) CN103348304B (ja)
TW (1) TWI541639B (ja)
WO (1) WO2012109128A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446439B2 (ja) * 2008-07-24 2014-03-19 富士通株式会社 通信制御装置、データ保全システム、通信制御方法、およびプログラム
JP6237637B2 (ja) * 2012-10-16 2017-11-29 ソニー株式会社 電子機器、電子機器の充電制御方法、電子機器のバッテリ残量表示方法、ソース機器およびシンク機器
US9197340B2 (en) 2012-10-16 2015-11-24 Cadence Design Systems Inc. Connector and interface circuit for simultaneous content streaming and user data from handheld devices
US9026820B2 (en) * 2012-12-29 2015-05-05 Intel Corporation Communication link and network connectivity management in low power mode
CN103797785A (zh) * 2013-06-28 2014-05-14 株式会社东芝 电视装置和遥控器
CN103533281B (zh) * 2013-09-27 2017-01-11 广州视源电子科技股份有限公司 增强兼容性的mhl识别控制电路
US10298413B2 (en) * 2013-11-20 2019-05-21 Entropic Communications Llc Device and method for automatic network detection and formation
WO2015099802A1 (en) 2013-12-28 2015-07-02 Intel Corporation Techniques for increasing energy efficiency of sensor controllers
US9449655B1 (en) 2015-08-31 2016-09-20 Cypress Semiconductor Corporation Low standby power with fast turn on for non-volatile memory devices
CN113553000B (zh) * 2018-07-18 2024-04-12 成都忆芯科技有限公司 降低集成电路功耗的方法及其控制电路
KR20200144738A (ko) 2019-06-19 2020-12-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 케이블 연결에 상태에 기초한 소비 전력 저감
KR102505073B1 (ko) * 2020-08-25 2023-02-28 동명대학교산학협력단 인공 지능형 절전 콘센트 시스템
KR102505741B1 (ko) * 2020-08-25 2023-03-02 동명대학교산학협력단 인공 지능형 절전 콘센트

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234423B1 (ko) * 1995-12-05 1999-12-15 윤종용 컴퓨터 주변기기의 전원제어 장치 및 방법
US6308278B1 (en) * 1997-12-29 2001-10-23 Intel Corporation Supplying standby voltage to memory and wakeup circuitry to wake a computer from a low power mode
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
US7266389B2 (en) * 2002-08-12 2007-09-04 Broadcom Corporation Device for selective power management for a hand held host
JP4625712B2 (ja) * 2005-04-14 2011-02-02 パナソニック株式会社 半導体集積回路及び電子機器
EP1785809A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Inc. Standby mode for power management
JP2008067024A (ja) * 2006-09-07 2008-03-21 Sharp Corp 表示装置及び表示システム
ATE486398T1 (de) * 2007-01-10 2010-11-15 Tte Technology Inc System und verfahren zur steuerleitungsisolation
JP2008204267A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 送信デバイス
US8086886B2 (en) 2007-08-31 2011-12-27 Silicon Image, Inc. Group power management of network devices
KR20090065905A (ko) * 2007-12-18 2009-06-23 삼성전자주식회사 영상처리장치, 영상처리시스템 및 영상처리장치의전원제어방법
JP2011521600A (ja) * 2008-05-26 2011-07-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マルチメディア・ソースとマルチメディア・シンクを動作モードからスタンバイ・モードへ及びスタンバイ・モードから動作モードへ切り替える方法
US8275914B2 (en) * 2008-10-16 2012-09-25 Silicon Image, Inc. Discovery of connections utilizing a control bus
JP2010140291A (ja) * 2008-12-12 2010-06-24 Sony Corp データ受信装置および電源制御方法
KR101512493B1 (ko) 2009-02-06 2015-04-15 삼성전자주식회사 저전력 시스템온칩
CN201556159U (zh) * 2009-06-30 2010-08-18 青岛海信电器股份有限公司 一种低功耗待机电路以及具有所述电路的液晶显示装置
KR101158715B1 (ko) * 2009-07-24 2012-06-22 삼성전자주식회사 화상형성장치 및 그의 저전력 제어방법
EP2391056B1 (en) * 2010-05-26 2013-08-21 Samsung Electronics Co., Ltd. Media player device and method for wake-up thereof

Also Published As

Publication number Publication date
EP2673685A4 (en) 2015-08-05
US9015509B2 (en) 2015-04-21
TWI541639B (zh) 2016-07-11
WO2012109128A2 (en) 2012-08-16
CN103348304A (zh) 2013-10-09
WO2012109128A3 (en) 2013-01-10
EP2673685A2 (en) 2013-12-18
EP2673685B1 (en) 2018-08-01
CN103348304B (zh) 2016-12-21
TW201245949A (en) 2012-11-16
KR101912599B1 (ko) 2018-10-29
US20120204048A1 (en) 2012-08-09
JP2014510964A (ja) 2014-05-01
KR20140045337A (ko) 2014-04-16

Similar Documents

Publication Publication Date Title
JP5746771B2 (ja) 低電力スタンバイモード制御回路用装置
TWI582780B (zh) 用於記憶體裝置之極深度省電模式
US10817043B2 (en) System and method for entering and exiting sleep mode in a graphics subsystem
US8463970B2 (en) Method and system for managing sleep states of interrupt controllers in a portable computing device
US10536139B2 (en) Charge-saving power-gate apparatus and method
JP2008098774A (ja) 半導体集積回路装置
JP2023047293A (ja) 決定論的省電力状態を達成するための装置及び方法
JP6196380B2 (ja) 回路における電力管理
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
TWI533113B (zh) 用於電子系統之接續供電之競爭防止
TWI524268B (zh) 可攜式電子裝置及其核心交換方法
KR100852885B1 (ko) 슬레이브 장치의 소모 전류 제어 회로 및 그 방법, 및아이투씨 인터페이스 회로
TWI392315B (zh) 網路介面裝置及相關省電方法
US7321980B2 (en) Software power control of circuit modules in a shared and distributed DMA system
US20110080266A1 (en) Power Controller for an Electronic Reader Device
US9256278B2 (en) Devices and methods for multi-core memory
TWI459189B (zh) 主機板及其電源管理方法
US20230280809A1 (en) Method and apparatus to control power supply rails during platform low power events for enhanced usb-c user experience
US8547772B2 (en) Memory power supply circuit
TW201351113A (zh) 計算機裝置及重置訊號過濾方法
US20140344606A1 (en) Electronic System and Method for Starting Electronic System Through CEC

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150127

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150406

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150508

R150 Certificate of patent or registration of utility model

Ref document number: 5746771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250