JP5691167B2 - Method for manufacturing light emitting device - Google Patents
Method for manufacturing light emitting device Download PDFInfo
- Publication number
- JP5691167B2 JP5691167B2 JP2009292072A JP2009292072A JP5691167B2 JP 5691167 B2 JP5691167 B2 JP 5691167B2 JP 2009292072 A JP2009292072 A JP 2009292072A JP 2009292072 A JP2009292072 A JP 2009292072A JP 5691167 B2 JP5691167 B2 JP 5691167B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light emitting
- contact electrode
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、発光装置の製造方法に関する。 The present invention relates to a method of manufacturing a light emission device.
近年、液晶表示装置(LCD)に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略記する)等の自発光素子が2次元配列された発光素子型のパネルを備えた表示装置の研究開発が行われている。このような表示装置は、発光装置としても用いられる。 In recent years, as a next-generation display device following a liquid crystal display (LCD), a light-emitting element type panel in which self-light-emitting elements such as organic electroluminescence elements (hereinafter abbreviated as “organic EL elements”) are two-dimensionally arranged Research and development of display devices equipped with them is underway. Such a display device is also used as a light emitting device.
有機EL素子は、アノード電極と、カソード電極と、これらの一対の電極間に形成され、例えば発光層、正孔注入層、等を有する有機EL層(発光機能層)と、を備える。有機EL素子は、発光層において正孔と電子とが再結合することによって発生するエネルギーによって発光する。複数の有機EL素子が用いられている表示装置では、有機EL素子ごとに、電流制御手段が備えられている。電流制御手段としては、薄膜トランジスタが一般に用いられている。 The organic EL element includes an anode electrode, a cathode electrode, and an organic EL layer (light emitting functional layer) formed between the pair of electrodes and having, for example, a light emitting layer, a hole injection layer, and the like. The organic EL element emits light by energy generated by recombination of holes and electrons in the light emitting layer. In a display device using a plurality of organic EL elements, a current control unit is provided for each organic EL element. As the current control means, a thin film transistor is generally used.
現在広く行われている製造方法では、公知の成膜工程によって、各有機EL素子に電圧を印加するための配線が基板上に形成される(例えば、特許文献1参照)。有機EL素子が2次元配列されている発光装置の場合、同一行に配置されている各有機EL素子は、それぞれ同一の配線に電気的に接続されるよう形成される。 In a currently widely used manufacturing method, a wiring for applying a voltage to each organic EL element is formed on a substrate by a known film forming process (see, for example, Patent Document 1). In the case of a light emitting device in which organic EL elements are two-dimensionally arranged, each organic EL element arranged in the same row is formed so as to be electrically connected to the same wiring.
上記の方法により得られる発光装置では、各配線の厚みが小さいため、各配線は比較的大きな電気抵抗を有する。このため電圧降下が生じ、各有機EL素子に印加される電圧には、その有機EL素子と配線とが接続されている位置によって差が生じる。この差は、発光装置の輝度を不均一なものとする。また、この発光装置を表示装置として用いる場合には、表示品位の低下を招く。これらの問題は、有機EL素子が用いられた発光装置や表示装置の大型化を困難なものとしている。 In the light-emitting device obtained by the above method, each wiring has a relatively large electric resistance because the thickness of each wiring is small. For this reason, a voltage drop occurs, and the voltage applied to each organic EL element differs depending on the position where the organic EL element and the wiring are connected. This difference makes the luminance of the light emitting device non-uniform. Further, when this light emitting device is used as a display device, the display quality is deteriorated. These problems make it difficult to increase the size of light-emitting devices and display devices using organic EL elements.
特許文献2は、発光層、透明電極及び背面電極を備える発光部と、これを覆う密閉部材とを備える有機EL素子において、発光層を挟んで対向する透明電極及び背面電極のうち、少なくともいずれか一方は、密閉部材の両面に形成された回路パターンと電気的に接続されていることを特徴とする有機EL素子を開示している。密閉部材の両面に形成された回路パターンは、密閉部材の側面に配置された側面導体、又は密閉部材に形成されたスルーホールを介して、透明電極又は背面電極と電気的に接続されている。電流は、回路パターンを通じて、各有機EL素子へと供給される。
特許文献2に開示されている構成は配線パターンの簡素化及び有機EL素子の配列の高密度化を目的としたものであり、発光装置の輝度の均一化や、表示装置の表示品位向上を目的としたものではない。またこの構成でも、密閉部材上に形成されている回路パターンは薄膜からなるため、各有機EL素子に電流を供給するための配線が有する電気抵抗は大きい。すなわち、特許文献2に開示されている構成では、発光装置の輝度の均一化や、表示装置の表示品位向上という課題を解決することはできない。
The configuration disclosed in
本発明は、上記の点に鑑みてなされたものであり、その目的は、配線の電気抵抗の影響が小さく、輝度の均一性が改良された発光装置の製造方法を提供することにある。 The present invention has been made in view of the above, and aims the influence of the electric resistance of the wiring small, to provide a method of manufacturing a light emitting equipment uniformity of luminance is improved.
本発明の第1の観点に係る発光装置の製造方法は、
基板の一の面に配列された複数の薄膜トランジスタと複数の発光素子を備える発光装置の製造方法であって、
前記基板の一の面に、前記薄膜トランジスタのゲート電極と第一のコンタクト電極を、同じ材料で同時に形成する工程と、
前記基板の一の面に、前記第一のコンタクト電極及び前記ゲート電極を覆って絶縁層を形成する工程と、
前記絶縁層上に、前記絶縁層を貫いて前記第一のコンタクト電極と電気的に接続されている第二のコンタクト電極と、前記薄膜トランジスタのソース電極及びドレイン電極とを、同じ材料で同時に形成する工程と、
前記基板の一の面の前記第一のコンタクト電極と重ならない位置で互いに離間した複数の画素電極と、前記第二のコンタクト電極に電気的に接続される第三のコンタクト電極とを、同じ材料で同時に形成する工程と、
前記各画素電極間の前記第三のコンタクト電極上を含む領域に隔壁を形成し、前記隔壁に前記第三のコンタクト電極の少なくとも一部を露出する開口部を形成する工程と、
前記基板の他の面から貫通孔を形成して、前記第三のコンタクト電極の前記基板の一の面に接している面の一部を露出させる工程と、
前記貫通孔内に導電性材料を配置する工程と、
前記基板の他の面に導体層を配置し、前記第三のコンタクト電極と導体層とを前記導電性材料を介して電気的に接続する工程と、
前記画素電極上に発光層を形成する工程と、
前記発光層上及び前記隔壁を覆うように対向電極を形成し、前記対向電極を前記開口部内で前記第三のコンタクト電極と電気的に接続する工程と、
を備えることを特徴とする。
A method for manufacturing a light emitting device according to a first aspect of the present invention includes:
A method for manufacturing a light emitting device comprising a plurality of thin film transistors and a plurality of light emitting elements arranged on one surface of a substrate,
Forming a gate electrode and a first contact electrode of the thin film transistor on one surface of the substrate simultaneously with the same material ;
Forming an insulating layer on one surface of the substrate so as to cover the first contact electrode and the gate electrode;
On the insulating layer, a second contact electrode that is electrically connected to the first contact electrode through the insulating layer and a source electrode and a drain electrode of the thin film transistor are simultaneously formed using the same material. Process,
A plurality of pixel electrodes spaced from each other at a position that does not overlap with the first contact electrode of one surface of the substrate, and a third contact electrode electrically connected to the second contact electrode, the same material Forming at the same time ,
Forming a partition wall in a region including on the third contact electrode between the pixel electrodes, and forming an opening exposing at least a part of the third contact electrode in the partition wall;
Forming a through-hole from the other surface of the substrate to expose a part of the surface of the third contact electrode in contact with one surface of the substrate;
Disposing a conductive material in the through hole;
Arranging a conductor layer on the other surface of the substrate, and electrically connecting the third contact electrode and the conductor layer via the conductive material;
Forming a light emitting layer on the pixel electrode;
Forming a counter electrode on the light emitting layer and covering the partition, and electrically connecting the counter electrode to the third contact electrode in the opening;
It is characterized by providing.
前記導体層は、金属板を備えていてもよい。 The conductor layer may include a metal plate.
好ましくは、前記金属板は、アルミニウム、銅、アルミニウムもしくは銅の合金又はコバールで形成されている。 Preferably, the metal plate is made of aluminum, copper, an aluminum or copper alloy, or Kovar.
好ましくは、前記導電性材料は、熱硬化性及び導電性を有するペースト状材料であって、
前記基板と前記導体層とは、前記導電性材料が加熱硬化されることによって接着される。
Preferably, the conductive material is a paste-like material having thermosetting property and conductivity,
The substrate and the conductor layer are bonded together by heat-curing the conductive material.
また、好ましくは、前記貫通孔は、レーザー加工によって形成される。 Preferably, the through hole is formed by laser processing.
本発明の第2の観点に係る発光装置の製造方法は、
基板の他の面に配列された複数の薄膜トランジスタと複数の発光素子を備える発光装置の製造方法であって、
前記基板の一の面に第一の導体層を形成する工程と、
前記基板の他の面に第二の導体層を形成し、前記第二の導体層により前記発光素子に電流を供給する電源線を形成する工程と、
前記第二の導体層上に第1絶縁層を形成する工程と、
前記第1絶縁層上に、前記第1絶縁層、前記第二の導体層及び前記基板を貫いて前記第一の導体層と電気的に接続されている第一のコンタクト電極と、前記第1絶縁層を貫いて前記第二の導体層の前記電源線と電気的に接続されている第二のコンタクト電極と、前記薄膜トランジスタのゲート電極とを、同じ材料で同時に形成する工程と、
前記第1絶縁層上に、前記第一のコンタクト電極、前記第二のコンタクト電極及び前記ゲート電極を覆って第2絶縁層を形成する工程と、
前記第2絶縁層上に、前記第2絶縁層を貫いて前記第一のコンタクト電極と電気的に接続されている第三のコンタクト電極と、前記第2絶縁層を貫いて前記第二のコンタクト電極と電気的に接続されている第四のコンタクト電極と、前記薄膜トランジスタのソース電極及びドレイン電極とを、同じ材料で同時に形成する工程と、
前記第一のコンタクト電極、前記第二のコンタクト電極、前記第三のコンタクト電極及び前記第四のコンタクト電極と重ならない位置で互いに離間した複数の画素電極と、前記第三のコンタクト電極に電気的に接続される第五のコンタクト電極とを、同じ材料で同時に形成する工程と、
前記各画素電極間の前記第五のコンタクト電極の上部を含む領域に第1隔壁を形成し、前記第四のコンタクト電極の上部を含む領域に第2隔壁を形成し、前記第1隔壁に前記第五のコンタクト電極の少なくとも一部を露出する開口部を形成する工程と、
前記画素電極上に発光層を形成する工程と、
前記発光層上及び前記第1隔壁及び前記第2隔壁を覆うように対向電極を形成し、前記開口部内で前記対向電極を前記第五のコンタクト電極と電気的に接続する工程と、
を備えることを特徴とする。
A method for manufacturing a light emitting device according to a second aspect of the present invention includes:
A method of manufacturing a light emitting device comprising a plurality of thin film transistors and a plurality of light emitting elements arranged on the other surface of the substrate,
Forming a first conductor layer on one surface of the substrate;
Forming a second conductor layer on the other surface of the substrate, and forming a power line for supplying current to the light emitting element by the second conductor layer;
Forming a first insulating layer on the second conductor layer;
On the first insulating layer, said first insulating layer, the second conductive layer and the first contact electrode through said substrate being the first conductive layer and electrically connected to the first Forming a second contact electrode that is electrically connected to the power supply line of the second conductor layer through an insulating layer and a gate electrode of the thin film transistor simultaneously with the same material;
Forming a second insulating layer on the first insulating layer so as to cover the first contact electrode, the second contact electrode, and the gate electrode;
A third contact electrode that is electrically connected to the first contact electrode through the second insulating layer on the second insulating layer, and the second contact through the second insulating layer. Forming a fourth contact electrode electrically connected to the electrode and a source electrode and a drain electrode of the thin film transistor simultaneously with the same material;
A plurality of pixel electrodes spaced apart from each other at positions not overlapping the first contact electrode , the second contact electrode, the third contact electrode, and the fourth contact electrode, and electrically connected to the third contact electrode Forming a fifth contact electrode connected to the same material at the same time ;
A first barrier rib is formed in a region including the upper portion of the fifth contact electrode between the pixel electrodes, a second barrier rib is formed in a region including the upper portion of the fourth contact electrode, and the first barrier rib includes the first barrier rib. Forming an opening exposing at least a portion of the fifth contact electrode;
Forming a light emitting layer on the pixel electrode;
Forming a counter electrode so as to cover the light emitting layer and the first barrier rib and the second barrier rib, and electrically connecting the counter electrode with the fifth contact electrode in the opening;
It is characterized by providing.
本発明の第1の観点と第2の観点に係る発光装置の製造方法は、
前記画素電極上に正孔注入層を形成する工程をさらに備え、
前記発光層は、前記正孔注入層上に形成されていてもよい。
A method for manufacturing a light emitting device according to the first and second aspects of the present invention includes:
Further comprising forming a hole injection layer on the pixel electrode;
The light emitting layer may be formed on the hole injection layer.
また、前記正孔注入層上にインターレイヤ層を形成する工程をさらに備え、
前記発光層は、前記インターレイヤ層上に形成されていてもよい。
The method further comprises a step of forming an interlayer on the hole injection layer,
The light emitting layer may be formed on the interlayer layer.
本発明の発光装置の製造方法によれば、配線の電気抵抗の影響が小さく、輝度の均一性が改良された発光装置及びこれを用いた電子機器を提供できる。 According to the method of manufacturing the light emitting equipment of the present invention, a small influence of the electrical resistance of the wiring, it is possible to provide an electronic apparatus using the light emitting device and this uniformity of luminance is improved.
以下、本発明の実施形態に係る発光装置及びこれを用いた電子機器、ならびに発光装置の製造方法を図面を参照して説明する。本実施形態では、トップエミッション型の有機EL(electroluminescence)素子を用いたアクティブ駆動方式の発光装置を例に挙げて説明する。トップエミッション型の有機EL素子は、有機EL素子の光を、対向電極を介して、言い換えれば有機EL素子が形成された基板とは反対の方向から外部に出射する構造を有するものである。尚、本実施形態の発光装置は表示装置としても用いられる。 Hereinafter, a light emitting device according to an embodiment of the present invention, an electronic apparatus using the same, and a method for manufacturing the light emitting device will be described with reference to the drawings. In the present embodiment, an active drive type light emitting device using a top emission type organic EL (electroluminescence) element will be described as an example. The top emission type organic EL element has a structure in which light from the organic EL element is emitted to the outside through a counter electrode, in other words, from a direction opposite to the substrate on which the organic EL element is formed. Note that the light-emitting device of this embodiment is also used as a display device.
(第1実施形態)
本発明の第1実施形態に係る発光装置10は、図1に示すようなデジタルカメラ、図2に示すようなコンピュータ、図3に示すような携帯電話等の電子機器に組み込まれる。
(First embodiment)
The
デジタルカメラ1200は、図1(a)及び(b)に示すように、レンズ部1201と操作部1202と表示部1203とファインダー1204とを備える。この表示部1203に発光装置10が用いられる。
As shown in FIGS. 1A and 1B, the
図2に示すコンピュータ1210は、表示部1211と操作部1212とを備える。この表示部1211に発光装置10が用いられる。
A
図3に示す携帯電話1220は、表示部1221と操作部1222と受話部1223と送話部1224とを備える。この表示部1221に発光装置10が用いられる。
A
このような発光装置10は、図4に示すように、TFTパネル11と、表示信号生成回路12と、システムコントローラ13と、セレクトドライバ14と、アノードドライバ15と、データドライバ16と、によって構成される。
As shown in FIG. 4, the
TFTパネル11は、複数の画素回路11(i,j)(i=1〜m、j=1〜n、m,n;自然数)を備えたものである。
The
各画素回路11(i,j)は、それぞれ、画像の1画素に対応する表示画素であり、行列配置される。各画素回路11(i,j)は、図5に示すように、発光素子(有機EL素子)30と、トランジスタT11,T12と、キャパシタCsと、を備える。ここで、トランジスタT11,T12と、キャパシタCsと、は画素駆動回路DCをなす。 Each pixel circuit 11 (i, j) is a display pixel corresponding to one pixel of the image, and is arranged in a matrix. As shown in FIG. 5, each pixel circuit 11 (i, j) includes a light emitting element (organic EL element) 30, transistors T11 and T12, and a capacitor Cs. Here, the transistors T11 and T12 and the capacitor Cs form a pixel drive circuit DC.
有機EL素子30は、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する現象を利用して発光する電流制御型の発光素子(表示素子)であり、供給された電流の電流値に対応する輝度で発光する。
The
画素駆動回路DCにおけるトランジスタT11,T12は、nチャンネル型のFET(Field Effect Transistor;電界効果トランジスタ)によって構成されたTFT(Thin Film Transistor;薄膜トランジスタ)である。 Transistors T11 and T12 in the pixel drive circuit DC are TFTs (Thin Film Transistors) constituted by n-channel FETs (Field Effect Transistors).
トランジスタT12は、有機EL素子30の駆動用トランジスタであり、そのドレインは、アノードラインLa(j)に接続され、ソースは、有機EL素子30のアノード端子に接続される。
The transistor T <b> 12 is a driving transistor for the
トランジスタT11は、有機EL素子30を選択するスイッチとして機能するトランジスタであり、そのドレインはデータラインLd(i)に接続され、ソースがトランジスタT12のゲートに接続され、ゲートがセレクトラインLs(j)に接続される。
The transistor T11 is a transistor that functions as a switch for selecting the
キャパシタCsは、トランジスタT12のゲート−ソース間電圧を保持するためのものであり、トランジスタT12のゲート−ソース間に接続される。 The capacitor Cs is for holding the voltage between the gate and the source of the transistor T12, and is connected between the gate and the source of the transistor T12.
尚、赤(R)、青(B)、緑(G)、の3色の場合、発光装置10は、このような画素回路11(i,j)を各色毎に備える。
また、画素回路11(i,j)は3つのトランジスタを備えたものであってもよい。
In the case of three colors of red (R), blue (B), and green (G), the
Further, the pixel circuit 11 (i, j) may include three transistors.
表示信号生成回路12は、例えば、コンポジット映像信号、コンポーネント映像信号のような映像信号Imageが外部から供給され、供給された映像信号Imageから輝度信号のような表示データPic、同期信号Syncを取得するものである。表示信号生成回路12は、取得した表示データPic、同期信号Syncをシステムコントローラ13に供給する。
For example, the display
システムコントローラ13は、表示信号生成回路12から供給された表示データPic、同期信号Syncに基づいて、表示データPicの補正処理、書き込み動作、発光動作を制御するものである。
The
表示データPicの補正処理は、表示信号生成回路12から供給された表示データPicを各画素回路11(i,j)の駆動トランジスタ(トランジスタT12)の閾値電圧Vthや電流増幅率βの値に基づいて補正した階調信号を生成する処理である。
The display data Pic correction processing is based on the display data Pic supplied from the display
また、書き込み動作は、各画素回路11(i,j)のキャパシタCsに生成された階調信号に応じた電圧を書き込む動作であり、発光動作は、キャパシタCsに保持された電圧に応じた電流を有機EL素子30に供給して、有機EL素子30を発光させる動作である。
The writing operation is an operation of writing a voltage corresponding to the gradation signal generated in the capacitor Cs of each pixel circuit 11 (i, j), and the light emitting operation is a current corresponding to the voltage held in the capacitor Cs. Is supplied to the
システムコントローラ13は、このような制御を行うため、各種制御信号を生成してセレクトドライバ14、アノードドライバ15、データドライバ16に供給するとともに、データドライバ16に、生成した階調信号を供給する。
In order to perform such control, the
セレクトドライバ14は、TFTパネル11の行を、順次、選択するドライバであり、例えば、シフトレジスタによって構成される。セレクトドライバ14は、それぞれ、セレクトラインLs(j)(j=1〜n)を介して各画素回路11(i,j)のトランジスタT11,T12のゲートに接続される。
The
セレクトドライバ14は、システムコントローラ13から供給された制御信号に基づいて、順次、第1行目の画素回路11(1,1)〜11(m,1)、・・・、第n行目の画素回路11(1,n)〜11(m,n)に、Hiレベルのセレクト信号Vselect(j)を出力することにより、TFTパネル11の行を、順次、選択する。
Based on the control signal supplied from the
アノードドライバ15は、アノードラインLa(1)〜La(n)に、それぞれ、電圧VL又はVHの信号Vsource(1)〜Vsource(n)を出力するドライバである。アノードドライバ15は、それぞれ、アノードラインLa(j)(j=1〜n)を介して、各画素回路11(i,j)のトランジスタT12のドレインに接続される。
The
データドライバ16は、システムコントローラ13から供給された階調信号に基づいて、各データラインLd(1)〜Ld(m)に電圧信号Sv(1)〜Sv(m)を印加するドライバである。
The
なお、発光装置10では、偶数個の発光素子を一組の画素として固定して用いる構成に限らず、1つの発光素子を複数の論理画素間で共有する構成を採ることも可能である。
Note that the light-emitting
例えば、1つの発光素子は、5種類の論理画素を構成するのに用いられる。具体的には、1つの発光素子は、論理画素の中心として用いられ、残りは周辺にある画素を中心とする論理画素の一部として用いられる。このように1つの発光素子を複数回用いることにより、一組の画素を固定して発光させる構成以上に、解像度を高めることができる。 For example, one light emitting element is used to form five types of logic pixels. Specifically, one light emitting element is used as the center of a logical pixel, and the rest is used as a part of a logical pixel centered on a peripheral pixel. In this way, by using one light emitting element a plurality of times, the resolution can be increased more than the configuration in which a set of pixels is fixed to emit light.
次に、発光装置10の具体的な構造について、図6及び図7を参照しながら説明する。図6は、発光装置10に備えられた複数の画素100うちの1つを拡大して示した部分平面図であり、図7はそのA−A’線断面図である。
Next, a specific structure of the
図6に示すように、画素100は、選択トランジスタT11、駆動トランジスタT12、を備える。選択トランジスタT11のドレイン電極T11dは、接続部61においてデータラインLdと導通している。
As shown in FIG. 6, the
セレクトラインLsと選択トランジスタT11のゲート電極T11gの両端との間のゲート絶縁膜32(後述)には、それぞれコンタクトホール62,63が形成されている。セレクトラインLsとゲート電極T11gとはコンタクトホール62,63を介して導通している。 Contact holes 62 and 63 are formed in the gate insulating film 32 (described later) between the select line Ls and both ends of the gate electrode T11g of the select transistor T11. The select line Ls and the gate electrode T11g are electrically connected through the contact holes 62 and 63.
選択トランジスタT11のソース電極T11sと駆動トランジスタT12のゲート電極T12gとの間のゲート絶縁膜32には、コンタクトホール64が形成されている。ソース電極T11sとゲート電極T12gとはコンタクトホール64を介して導通している。
A
次に、断面図を用いて説明する。図7に示すように、画素100は、金属板50と、基板31と、ゲート絶縁膜32と、発光部40と、層間絶縁膜47と、隔壁48と、共通電極コンタクト70と、を有する。
Next, description will be made with reference to cross-sectional views. As shown in FIG. 7, the
基板31の一方の面にはゲート電極T12g及びコンタクト電極70aが形成されている。基板31の、コンタクト電極70aが形成されている位置にはスルーホール85が形成されている。基板31の他方の面には導電性ペースト51が塗布されている。導電性ペースト51は、スルーホール85の内部にも充填されている。
A gate electrode T12g and a
金属板50は、導電性ペースト51の層を介して基板31に貼り合わせられている。金属板50には、所定の低電圧(基準電圧Vss、例えば接地電位GND)が印加されている。また、図7に示すように、金属板50は、基板31の外部において対向電極46と電気的に接続されている。
The
ゲート絶縁膜32は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から形成されている。ゲート絶縁膜32は、ゲート電極T12g及びコンタクト電極70aを覆うように基板31上に形成されている。ゲート絶縁膜32の上には、データラインLdと、ゲート電極T12g以外の駆動トランジスタT12の構成要素と、コンタクト電極70bと、が形成されている。
The
層間絶縁膜47は、絶縁性材料、例えばシリコン窒化膜から形成されている。層間絶縁膜47は画素電極42間に形成され、トランジスタT11,T12やセレクトラインLs、アノードラインLaを互いに絶縁し、保護している。層間絶縁膜47には略方形の開口が形成され、この開口によって発光素子30の発光領域が画される。更に層間絶縁膜47上の隔壁48には、列方向(図6の上下方向)に延びる溝状の開口が複数の発光素子30にわたって形成されている。層間絶縁膜47の上には、コンタクト電極70cと、隔壁48と、発光部40と、が形成されている。
The
隔壁48は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化させたものからなり、層間絶縁膜47上に形成される。隔壁48は、列方向に沿った複数の発光画素の画素電極42をまとめて開口するようにストライプ状に形成されている。なお、隔壁48の平面形状はこれに限られず、各画素電極42毎に開口部をもった格子状であってもよい。
The
発光部40は、画素電極42と、発光層45と、対向電極46と、を備えている。画素電極42は、透光性を有する導電材料、例えばITO(Indium Tin Oxide)、ZnO等から構成される。各画素電極42は層間絶縁膜47によって、隣接する他の発光素子30の画素電極42と絶縁されている。
The
発光層45は、画素電極42上に形成されている。発光層45は、画素電極42と対向電極46との間に電圧が印加されることによって光を発生する機能を有する。発光層45は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解(又は分散)した溶液(分散液)をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成される。
The
なお、本実施形態では発光に寄与するEL層として発光層のみを備える構成を例に挙げているが、これに限られず、EL層は正孔注入層と発光層とを備えてもよく、又は正孔注入層とインターレイヤと発光層とを備えてもよい。正孔注入層を設ける場合、正孔注入層は画素電極42と発光層45との間に設けられる。正孔注入層は発光層45に正孔を供給する機能を有する。正孔注入層は正孔(ホール)注入・輸送が可能な有機高分子系の材料、例えば導電性ポリマーであるポリエチレンジオキシチオフェン(PEDOT)とドーパントであるポリスチレンスルホン酸(PSS)から構成される。
In the present embodiment, a configuration including only a light emitting layer as an EL layer contributing to light emission is given as an example. However, the present invention is not limited thereto, and the EL layer may include a hole injection layer and a light emitting layer, or You may provide a positive hole injection layer, an interlayer, and a light emitting layer. When the hole injection layer is provided, the hole injection layer is provided between the
更に、インターレイヤを設ける場合、インターレイヤは正孔注入層と発光層45との間に設けられる。インターレイヤは、正孔注入層の正孔注入性を抑制して発光層45内において電子と正孔とを再結合させやすくする機能を有し、発光層45の発光効率を高める。
Further, when an interlayer is provided, the interlayer is provided between the hole injection layer and the
対向電極46は、隔壁48、コンタクト電極70cを含めた画素100全体を覆うように形成されている。対向電極46は、2次元配列された複数の画素100に対し、単一の電極層により形成されている。発光素子30をトップエミッション型とする場合、対向電極46は膜厚が例えば10nm程度と極薄く仕事関数の低い材料、例えばLi、Mg、Ca、Ba等、からなる光透過性低仕事関数層と、100nm〜200nm程度の膜厚のITO等の光反射性導体層と、を有する透明積層構造を備える。
The
共通電極コンタクト70は、スルーホール85、コンタクト電極70a,70b,70cから構成されている。スルーホール85の内部には導電性ペースト51が充填されている。共通電極コンタクト70は、基板31、ゲート絶縁膜32及び層間絶縁膜47を貫通し、対向電極46と金属板50とを導通させている。
The
発光装置10の動作について説明する。発光装置10は、発光層45を挟んで互いに対向している、画素電極42と対向電極46との間に電圧が印加されることによって発光する。対向電極46は、先に述べた通り、膜厚が10nm程度の光透過性低仕事関数層と、膜厚が100nm〜200nm程度の光透過性導体層を備える薄膜である。この対向電極46は比較的大きな電気抵抗を有するため、基板31の外部のみにおいて所定の低電圧(基準電圧Vss、例えば接地電位GND)と接続されている場合、電圧降下によって対向電極46内に電位差が生じる。この結果、画素100の位置によって、画素電極42と対向電極46との間の電位差に差異が生じることがある。この差異は、発光装置10の輝度の均一性を損なう。
The operation of the
ここで図7に示すように、発光装置10において、対向電極46は共通電極コンタクト70を通じて金属板50と導通している。金属板50には所定の低電圧(基準電圧Vss、例えば接地電位GND)が印加されている。さらに、金属板50と対向電極46とは、基板31の外部においても電気的に接続されている。
Here, as shown in FIG. 7, in the
金属板50は約0.1mmの厚さを有し、その電気抵抗は対向電極46を形成している電極層よりもはるかに小さい。対向電極46と金属板50とを基板31の外部において電気的に接続させ、さらに共通電極コンタクト70を通じて対向電極46と金属板50とを導通させることにより、対向電極46の電気抵抗に起因する電圧降下の影響を最小限にすることができる。この結果、発光装置10の輝度の均一性が改善される。なお、金属板50の厚さは1μm〜0.5mmの範囲が好ましい。
The
また、発光装置10においては基板31に金属板50が密着しているため、発光装置10の温度分布が均一化されるとともに、放熱効率が改善される。この結果、各トランジスタの抵抗値や発光素子30の発光効率が維持され、発光装置10の輝度の均一性が改善される。さらに、熱による発光素子30の劣化が抑制される。
Further, since the
次に、発光装置10の製造方法について、図8〜図11を参照しながら説明する。なお、ここでは、選択トランジスタT11は駆動トランジスタT12と同一工程によって形成されるので、選択トランジスタT11の形成の説明を一部省略する。
Next, a method for manufacturing the
まず、ガラス基板等からなる基板31を用意する。次に、この基板31上に、スパッタ法、真空蒸着法等により例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜若しくはAlNdTi合金膜、又はMoNb合金膜等からなるゲート導電膜を形成する。
First, a
次にこのゲート導電膜を、図8(a)に示すように、駆動トランジスタT12のゲート電極T12g及びコンタクト電極70aの形状にパターニングする。この際、図示はしていないが、選択トランジスタT11のゲート電極T11gも形成される。続いて、CVD(Chemical Vapor Deposition)法等によりゲート電極T12g上にゲート絶縁膜32が形成される。このとき、図8(b)に示すように、コンタクト電極70a上には開口部が設けられる。
Next, as shown in FIG. 8A, this gate conductive film is patterned into the shape of the gate electrode T12g and the
次にCVD法等により、ゲート絶縁膜32上に半導体層が形成される。この半導体層は1層であってもよく、また種類の異なる複数の半導体層から構成されていてもよい。この半導体層上に、CVD法等により、例えばSiN等からなる絶縁膜が形成される。続いて、この絶縁膜がフォトリソグラフィ等によりパターニングされ、ストッパ膜115が形成される。更にCVD法等により、半導体層及びストッパ膜115上に、n型不純物が含まれたアモルファスシリコン等からなる膜が形成される。この膜と半導体層とがフォトリソグラフィ等によりパターニングされ、図8(c)に示すように、半導体層114とオーミックコンタクト層116とが形成される。
Next, a semiconductor layer is formed on the
次に、ゲート絶縁膜32に貫通孔であるコンタクトホール62〜64(図示せず)が形成される。これらは図6に示されたコンタクトホール62〜64に対応している。続いて、例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜若しくはAlNdTi合金膜、AlNi合金膜、又はMoNb合金膜等からなるソース−ドレイン導電膜が、スパッタ法、真空蒸着法等により成膜される。ソース−ドレイン導電膜はフォトリソグラフィによってパターニングされ、図8(c)に示すように、データラインLd、駆動トランジスタT12のソース電極T12s及びドレイン電極T12dが形成される。このとき、図示はされていないが、図6に示されたアノードラインLaも形成される。
Next, contact holes 62 to 64 (not shown) which are through holes are formed in the
次に、CVD法等により、駆動トランジスタT12等を覆うようにシリコン窒化膜からなる層間絶縁膜47が形成される。層間絶縁膜47はフォトリソグラフィによってパターニングされ、図8(d)に示すように、コンタクト電極70bの上と、T12のソース電極T12sの上に開口部が形成される。
Next, an
次にスパッタ法、真空蒸着法等により、層間絶縁膜47上にITO等の透明導電膜、又は光反射性導電膜及びITO等の透明導電膜が成膜される。この導電膜はフォトリソグラフィによってパターニングされ、図8(e)に示すように、画素電極42及びコンタクト電極70cが形成される。このとき画素電極42の一部は、駆動トランジスタT12のソース電極T12sと重なるように形成される。
Next, a transparent conductive film such as ITO or a light-reflective conductive film and a transparent conductive film such as ITO are formed on the
次に、感光性ポリイミド等の感光性材料が、層間絶縁膜47を覆うように塗布される。塗布された感光性材料は、隔壁48の形状に対応するマスクを介して露光、現像することによってパターニングされる。こうして図9(a)に示すように、開口部を有する隔壁48が形成される。
Next, a photosensitive material such as photosensitive polyimide is applied so as to cover the
次に、基板31、隔壁48、画素電極42及びコンタクト電極70cを覆うように、レジスト80が形成される。このとき、図9(b)に示すように、レジスト80の、基板31を挟んでコンタクト電極70aと対向する部分には、開口部が設けられる。
Next, a resist 80 is formed so as to cover the
次に基板31は、例えばフッ化水素酸及び硫酸を含むエッチング液を用いて、ウェットエッチング法によりエッチングされる。コンタクト電極70aが露出する前にエッチングは停止される。基板31は水洗された後、次に例えばドライエッチング法によりエッチングされる。図9(c)に示すように、スルーホール85が形成され、コンタクト電極70aは露出する。
Next, the
なお、ここではエッチング法によりスルーホール85が形成されたが、スルーホール85は、レーザー加工等の方法によって形成されてもよい。この場合、使用するレーザーとしてはエキシマレーザーやCO2レーザーが好ましい。特に、波長が短く加工精度の高いArFエキシマレーザーが好ましい。スルーホール85がレーザー加工により形成される場合、コンタクト電極70aは、用いられるレーザーに対し高い反射率を有する材料を基板31側に備える以上の層からなる構造であることが好ましい。例えば、エキシマレーザーが用いられる場合、コンタクト電極70aは、異なる屈折率を有する複数の透明導電体材料が積層された、透明導電多層膜ミラーであることが好ましい。
Here, the through
次にレジスト80が除去された後、図10(a)に示すように、基板31に導電性ペースト51が塗布される。塗布は、インクジェットプリンティング法、ディスペンス法、印刷法等、公知の方法によって行われる。導電性ペースト51は、基板31の全体に塗布されてもよく、また、スルーホール85の内部及びその周辺にのみ塗布されてもよい。すなわち導電性ペースト51は、次に貼り合わせられる金属板50とコンタクト電極70aとが電気的に接続されるよう塗布されればよい。導電性ペースト51としては、例えば、藤倉化成株式会社の「ドータイト(登録商標)」シリーズや、株式会社スリーボンドの「ThreeBond(登録商標)3373」等が好適に用いられるが、これに限定されない。
Next, after the resist 80 is removed, a
次に図10(b)に示すように、金属板50が導電性ペースト51を介して基板31に貼り合わせられる。導電性ペースト51は、例えば、100〜250℃となるよう加熱され、硬化される。これにより金属板50と基板31とが固定されるとともに、金属板50とコンタクト電極70a,70b及び70cとが、導電性ペースト51を介して電気的に接続される。金属板50は、アルミ、銅、アルミニウムもしくは銅の合金等、良好な導電性を示すものが好ましい。基板31がガラスで形成されている場合、ガラスと熱膨張率の近い合金を用いることで、加熱工程における基板31の反りを抑制することができる。このような合金として、例えば、コバール(鉄、ニッケル、コバルトの合金)が挙げられる。
Next, as shown in FIG. 10B, the
続いて、画素電極42上に発光層45が形成される。次に、図10(c)に示すように、発光層45までが形成された基板31に、真空蒸着やスパッタリングで、Li、Mg、Ca、Ba等の仕事関数の低い材料からなる層と、ITO等の光透過性導体層と、からなる2層構造の対向電極46が形成される。このようにして、画素100が形成される。なお、対向電極46の上に、さらに窒化ケイ素等のパッシベーション膜が形成されてもよい。
Subsequently, a
次に、複数の発光素子30が形成された発光領域の外側において、基板31上に、紫外線硬化樹脂又は熱硬化樹脂からなる封止樹脂が塗布される。そして、図示しない封止基板と基板31とが貼り合わせられる。この際、各発光領域に対応する空間内に、例えば酸化カルシウム等を含む吸水剤を配置してもよい。吸水剤を配置することで、発光素子30の劣化を抑制することができる。封止樹脂は紫外線又は熱によって硬化され、基板31と封止基板とが接合される。以上のようにして、発光装置10が製造される。
Next, a sealing resin made of an ultraviolet curable resin or a thermosetting resin is applied on the
なお、本実施形態においては発明の理解を容易にするために1枚の基板31に対して1枚の金属板50が貼り合わせられる工程を説明したが、例えば図11に示すように、1枚の基板31に対し、複数の金属板50が貼り合わせられてもよい。この場合、封止基板が貼り合わせられた基板31は画素100等が形成された後スクライブ・ブレイクラインに沿って切断され、複数の発光装置10が得られる。なお、スクライブ・ブレイクラインは図11においては破線で示されている。
In the present embodiment, the process of bonding one
また、本実施形態においては発明の理解を容易にするために1つの画素100に対して1つの共通電極コンタクト70が配置される例を示したが、共通電極コンタクト70は、必ずしも全ての画素に対して1つずつ配置されなくともよい。共通電極コンタクト70の数が多過ぎると、発光装置10の開口率を低下させ、全体の輝度を低下させる可能性がある。共通電極コンタクト70は数個の画素に対して1つ配置されてもよく、または、例えば、発光装置10の1カ所または数カ所に配置されてもよい。形成される共通電極コンタクト70の数や配置される場所は、発光装置10の面積や対向電極46の電気抵抗に応じて選択される。
In this embodiment, an example in which one
また、本実施形態においては金属板50と対向電極46とが基板31の外部及び共通電極コンタクト70において接続され、それぞれに所定の低電圧(基準電圧Vss、例えば接地電位GND)が印加される例を示したが、金属板50とアノードラインLaとが接続されてもよく、又は図22に示すように金属板50と駆動トランジスタT12のドレイン電極T12dとが接続され、所定の高電圧Vddが印加されるよう構成されていてもよい。これらの変形例においても常に、金属板50と対応する各電極とは、基板31の外部においても電気的に接続されている。
In the present embodiment, the
また、本実施形態においてはスルーホール85の内部に直接導電性ペースト51が塗布される形態を示したが、金属板50と対向電極46との間の電気的接合が確保されればよく、形態はこれに限定されない。例えば図12(a)又は図12(b)に示すように、スパッタリング法等の方法によりスルーホール85の内部に金属が成膜又は充填され、ビア52が形成されてもよい。このようにすることで、導電性ペースト51が塗布される際の圧力により基板31上に形成された回路や電極が損傷を受けるのを防ぐことができる。この結果、製造時の不良品率を低下させられるとともに、製品の信頼性を高めることができる。
In the present embodiment, the
さらに、ビア52が形成された後、図12(c)に示すように、例えば窒化ケイ素等からなる保護膜53が成膜されてもよい。この場合、金属板50とビア52とを導通させるための電極は、図12(c)に示すように、スルーホール85の直線上にない部分に形成されることが好ましい。このようにすることで、スルーホール85からの水分等の浸入を防ぎ、製品の信頼性をさらに高めることができる。
Furthermore, after the via 52 is formed, a
また、金属板50には、ヒートシンク、放熱フィン又はヒートパイプなどの熱交換手段が組み付けられてもよい。この場合、組み付けには熱伝導性の接着剤が用いられることが好ましい。
The
(第2実施形態)
次に、本発明の第2実施形態に係る発光装置20とその製造方法について、図面を参照しながら説明する。第1実施形態との違いは、図13及び14に示すように、基板31の回路が形成される側の面(以下、本実施形態において上面と呼称する。反対側の面を下面と呼称する。)に、電源線コンタクト71を通じてアノードラインLaと電気的に接続されている導体層56が配置されている点である。なお、発光装置10と共通する部分については、説明を省略する。
(Second Embodiment)
Next, a light emitting device 20 according to a second embodiment of the present invention and a manufacturing method thereof will be described with reference to the drawings. The difference from the first embodiment is that the surface of the
本実施形態においては、対向電極46は基板31の下面に配置された導体層55と基板31の外部において電気的に接続され、さらに共通電極コンタクト70を介しても電気的に接続されている。また、アノードラインLaと基板31の上面に配置された導体層56とは、基板31の外部において電気的に接続され、さらに電源線コンタクト71を介しても電気的に接続されている。導体層55には所定の低電圧(基準電圧Vss、例えば接地電位GND)が印加され、導体層56には所定の高電圧Vddが印加される。
In the present embodiment, the
本実施形態においては、アノードラインLaを電源線コンタクト71を通じて導体層56と導通させることで、アノードラインLaの電気抵抗による電圧降下の影響を最小限に抑えることができる。また、対向電極46を共通電極コンタクト70を通じて金属板50と導通させることで、対向電極46の電気抵抗に起因する電圧降下の影響も最小限にすることができる。この結果、発光装置20は、発光装置10よりもさらに改善された輝度の均一性を有する。
In the present embodiment, the anode line La is electrically connected to the
また、発光装置20においては基板31に金属等からなる導体層55,56が密着しているため、発光装置20の温度分布が均一化されるとともに、放熱効率が改善される。この結果、各トランジスタの抵抗値や発光素子30の発光効率が維持され、発光装置20の輝度の均一性が改善される。さらに、熱による発光素子30の劣化が抑制される。
In the light emitting device 20, since the conductor layers 55 and 56 made of metal or the like are in close contact with the
さらに、基板31の両面に金属等からなる導体層が形成されているため、基板31と、導体層との熱膨張率の違いに起因する、加熱による基板31の反りを抑制することができる。この結果、不良品率を低下させられるとともに、製品の信頼性を高めることができる。
Furthermore, since the conductor layers made of metal or the like are formed on both surfaces of the
発光装置20の製造方法について図面を参照しながら説明する。まず、図15(a)に示すように、上面に導体層56が、下面に導体層55がそれぞれ1μm〜0.5mmの厚さで形成された基板31を準備する。基板31としてはガラス等が好適に用いられる。導体層55,56は、金属板又は金属箔をエポキシ系接着剤等で基板31に貼り合わせてもよく、また、基板31の表面にメッキ加工により形成されてもよい。基板31の反り防止の観点から、導体層55と56とは同じ材質であり、また、誤差の範囲内で同じ厚みを有していることが好ましい。
A method for manufacturing the light emitting device 20 will be described with reference to the drawings. First, as shown in FIG. 15A, a
図15(b)に示すように、導体層56はパターニングされ、スルーホール86が形成される。次に、図15(c)に示すように、導体層56上に平坦化膜33が形成される。平坦化膜は、開口部87a,87bを有するように形成される。
As shown in FIG. 15B, the
次に、図15(d)に示すように、開口部87aを通じて基板31がエッチングされ、スルーホール85が形成される。
Next, as shown in FIG. 15D, the
続いて、例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜若しくはAlNdTi合金膜、AlNi合金膜又はMoNb合金膜等からなるゲート導電膜が、スパッタ法、真空蒸着法等により成膜される。ゲート導電膜はフォトリソグラフィによってパターニングされ、図16(a)に示すように、駆動トランジスタT12のゲート電極T12g、コンタクト電極70a,71aが形成される。続いて、CVD法等によりゲート電極T12g上にゲート絶縁膜32が形成される。この際、コンタクト電極70a,71a上にはそれぞれ開口部が形成される。
Subsequently, for example, a gate conductive film made of a Mo film, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film or an AlNdTi alloy film, an AlNi alloy film, or a MoNb alloy film is formed by a sputtering method, a vacuum evaporation method, or the like. Is formed. The gate conductive film is patterned by photolithography to form the gate electrode T12g and the
次に、ゲート絶縁膜32に貫通孔であるコンタクトホール62〜64(図示せず)が形成される。これらは図13に示されたコンタクトホール62〜64に対応している。続いて、例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜若しくはAlNdTi合金膜、AlNi合金膜又はMoNb合金膜等からなるソース−ドレイン導電膜が、スパッタ法、真空蒸着法等により成膜される。ソース−ドレイン導電膜はフォトリソグラフィによってパターニングされ、図16(b)に示すように、データラインLd、駆動トランジスタT12のソース電極T12s及びドレイン電極T12dが形成される。このとき、図示はされていないが、アノードラインLaも形成される。
Next, contact holes 62 to 64 (not shown) which are through holes are formed in the
次に、CVD法等により、駆動トランジスタT12等を覆うようにシリコン窒化膜からなる層間絶縁膜47が形成される。層間絶縁膜47はフォトリソグラフィによってパターニングされ、コンタクト電極70bの上と、駆動トランジスタT12のソース電極T12sの上と、に開口部が形成される。
Next, an
次にスパッタ法、真空蒸着法等により、層間絶縁膜47上に、ITO等の透明導電膜、又は光反射性導電膜及びITO等の透明導電膜が成膜される。この導電膜はフォトリソグラフィによってパターニングされ、図16(c)に示すように、画素電極42及びコンタクト電極70cが形成される。このとき、画素電極42の一部は、駆動トランジスタT12のソース電極T12sと重なるように形成される。
Next, a transparent conductive film such as ITO or a light-reflective conductive film and a transparent conductive film such as ITO are formed on the
次に、感光性ポリイミド等の感光性材料が層間絶縁膜47を覆うように塗布される。塗布された感光性材料は、隔壁48の形状に対応するマスクを介して露光、現像することによってパターニングされる。図17(a)に示すように、開口部を有する隔壁48が形成される。続いて、上述した方法と同様にして発光層45、対向電極46が形成される。このようにして、図17(b)に示す電源線コンタクト71を有する画素110が形成される。なお、対向電極46の上に、さらに窒化ケイ素等のパッシベーション膜が形成されてもよい。以降は第1実施形態と同様にして、発光装置20が形成される。
Next, a photosensitive material such as photosensitive polyimide is applied so as to cover the
本実施形態では、発明の理解を容易にするために1つの画素110に対して1つの電源線コンタクト71が配置される例を示したが、第1実施形態と同様、電源線コンタクト71は、必ずしも全ての画素に対して1つずつ配置されなくともよい。
In the present embodiment, in order to facilitate understanding of the invention, an example in which one power
また、本実施形態では、導体層55と対向電極46とが接続され、導体層56とアノードラインLaとが接続される例を示したが、図23に示すように、導体層56と対向電極46、導体層55とアノードラインLa(図示せず)、がそれぞれ接続されるよう形成されてもよい。この場合、導体層56には例えば所定の低電圧(基準電圧Vss、例えば接地電位GND)が印加され、導体層55には例えば所定の高電圧Vddが印加される。また、各導体層と、対応する各電極とは、基板31の外部においても、電気的に接続されている。
In the present embodiment, the
本実施形態では、発光に寄与するEL層として発光層45のみを備える構成を例に挙げているが、これに限られず、EL層は、正孔注入層と発光層とを備えてもよく、正孔注入層とインターレイヤと発光層とを備えてもよい。
In the present embodiment, a configuration including only the
また、導体層55には、ヒートシンク、放熱フィン又はヒートパイプなどの熱交換手段が組み付けられてもよい。この場合、組み付けには熱伝導性の接着剤が用いられることが好ましい。
The
なお、理解を容易にするために、本実施形態では基板31の上面及び下面の全体に導体層55,56が形成されている例を示したが、第1実施形態において金属板50を複数配置する例を示したように、導体層55,56はそれぞれ、複数の領域に分割されて基板31の上面及び下面に配置されてもよい。
In order to facilitate understanding, in this embodiment, an example in which the conductor layers 55 and 56 are formed on the entire upper surface and lower surface of the
(第3実施形態)
次に、本発明の第3実施形態に係る発光装置500とその動作について説明する。発光装置500は、図18に示すように、金属板50が複数に分割され、基板31上に配置されている。各金属板50はそれぞれ、例えば図22に示したような構成により、基板31に形成されているスルーホール85及び電源線コンタクト71を介してアノードラインLaと電気的に接続されている。各金属板50は、対応するアノードドライバ15を有する。
(Third embodiment)
Next, a
発光装置500は、1つの画素回路に3つのトランジスタを備えるいわゆる3Tr回路の3Tr電流シンク駆動において、裏面の金属板をN個のブロックに分割し、アノードラインLaをp本からなるN個のブロックに分割し、ブロック毎に一括して駆動するようにしたものである。図19に示すように、発光装置500では、TFTパネル11がN個のブロック11−1〜11−N(u=1〜N,N;自然数)に分割されている。
In the 3Tr current sink driving of a so-called 3Tr circuit having three transistors in one pixel circuit, the light-emitting
各ブロック11−uの各画素回路11(i,j)は、図20に示すように、有機EL素子30と、3つのトランジスタT11〜T13と、キャパシタCsと、によって構成された3Tr回路である。
As shown in FIG. 20, each pixel circuit 11 (i, j) in each block 11-u is a 3Tr circuit configured by an
トランジスタT11〜T13は、nチャンネル型のFETによって構成されたTFTである。 The transistors T11 to T13 are TFTs configured by n-channel FETs.
トランジスタT11のドレイン(端子)はアノードラインLa(j)(トランジスタT13のドレイン)に接続され、ソース(端子)はトランジスタT13のゲートに接続される。 The drain (terminal) of the transistor T11 is connected to the anode line La (j) (the drain of the transistor T13), and the source (terminal) is connected to the gate of the transistor T13.
トランジスタT11のゲート(端子)はセレクトラインLs(u,j)に接続される(u=1〜N,j=1〜p)。 The gate (terminal) of the transistor T11 is connected to the select line Ls (u, j) (u = 1 to N, j = 1 to p).
トランジスタT12のドレインは、有機EL素子30のアノード端子とトランジスタT13のソースとに接続される。
The drain of the transistor T12 is connected to the anode terminal of the
トランジスタT12のゲートはセレクトラインLs(u,j)に接続される(u=1〜N,j=1〜p)。 The gate of the transistor T12 is connected to the select line Ls (u, j) (u = 1 to N, j = 1 to p).
また、トランジスタT12のソースはデータラインLd(i)に接続される(i=1〜m)。 The source of the transistor T12 is connected to the data line Ld (i) (i = 1 to m).
キャパシタCsは、その一端がトランジスタT11のソースとトランジスタT13のゲートとに接続され、他端はトランジスタT13のソースと有機EL素子30のアノード端子とに接続される。
One end of the capacitor Cs is connected to the source of the transistor T11 and the gate of the transistor T13, and the other end is connected to the source of the transistor T13 and the anode terminal of the
図19に示すセレクトドライバ14は、それぞれ、セレクトラインLs(u,j)(u=1〜N,j=1〜n)を介して各ブロック11−uの各画素回路11(i,j)のトランジスタT11,T12のゲートに接続される。
The
アノードドライバ15_1〜15_Nは、それぞれ、アノードラインLa(j)(j=1〜N)を介して、各画素回路11(i,j)のトランジスタT13のドレインに接続される。そして、アノードドライバ15_1〜15_Nは、Lレベル又はHレベルの電圧信号を出力する。 The anode drivers 15_1 to 15_N are connected to the drains of the transistors T13 of the pixel circuits 11 (i, j) via the anode lines La (j) (j = 1 to N), respectively. The anode drivers 15_1 to 15_N output L level or H level voltage signals.
Hレベルの電圧は各画素回路11(i,j)の有機EL素子30を発光状態とするための電圧であり、例えば、+15Vに設定される。
The H level voltage is a voltage for bringing the
データドライバ16はアナログの階調電圧の電圧信号を各データラインLd(i)に出力して、階調電圧をブロック11−uの各ブロック画素回路11(i,j)毎にトランジスタT13のゲート−ソース間に接続されたキャパシタCsに書き込むものである。
The
図21に示すように、時刻t10〜t11,t11〜t12,・・・,t13〜t17において、セレクトドライバは、それぞれ、セレクトラインLs(1,1),・・・,Ls(1,n)にHレベルの行選択信号を出力する。 As shown in FIG. 21, at times t10 to t11, t11 to t12,..., T13 to t17, the select driver respectively selects select lines Ls (1, 1), ..., Ls (1, n). A row selection signal at H level is output.
時刻t14〜t15,t16〜t17においても、セレクトドライバは、ブロック11−2〜11−N毎にHレベルの行選択信号を、順次、セレクトラインLs(u,1),・・・,Ls(u,n)に出力する(u=2〜N)。 Also at the times t14 to t15 and t16 to t17, the select driver sequentially outputs an H level row selection signal to the select lines Ls (u, 1),..., Ls (for each of the blocks 11-2 to 11-N. u, n) (u = 2 to N).
また、アノードドライバ15_1は時刻t10〜t14において、アノードドライバ15_2は時刻t14〜t15において、・・・アノードドライバ15_Nはt16〜t17において、それぞれLレベルの電圧信号を対応するアノードラインLa(j)に出力する。 In addition, the anode driver 15_1 transmits an L level voltage signal to the corresponding anode line La (j) from time t10 to t14, the anode driver 15_2 transmits from time t14 to t15,... Output.
セレクトドライバ14がHレベルの行選択信号を出力し、アノードドライバ15がLレベルの電圧信号を出力している期間、図20に示すトランジスタT11,T12がオンする。
The transistors T11 and T12 shown in FIG. 20 are turned on while the
そして、データドライバ16がデータラインLd(i)に負電圧の階調信号を供給すると、電流がアノードドライバ15_uからアノードラインLa(u)、トランジスタT13,T12、及びデータラインLd(i)を経由してデータドライバ16へと流れ、キャパシタCsに電圧が書き込まれる。このようにして、発光装置500のブロック制御が可能となる。
When the
以上、本発明に係る発光装置及びその製造方法について実施形態を示しながら説明したが、本発明はこれらの実施形態に限定されるものではなく、以下のように種々の変形が可能である。 The light emitting device and the manufacturing method thereof according to the present invention have been described above with reference to the embodiments. However, the present invention is not limited to these embodiments, and various modifications can be made as follows.
本実施形態においてはトップエミッション型の有機EL素子を中心に説明したが、ボトムエミッション型の有機EL素子とすることもできる。ボトムエミッション型とする場合、有機EL素子は、発光層45側に設けられ、導電材料、例えばLi、Mg、Ca、Ba等の仕事関数の低い材料からなる電子注入性の下層と、Al等の光反射性導電金属からなる上層と、を有する積層構造である。また、基板上に配置される導体層は、光透過性の導電材料であるか、又は発光部から出射された光を完全に遮ることがないよう、複数のブロックに分割された金属板等から構成される。
In the present embodiment, the top emission type organic EL element has been mainly described, but a bottom emission type organic EL element may be used. In the case of the bottom emission type, the organic EL element is provided on the
10,20,500…発光装置、11…TFTパネル、11(i,j)…画素回路、12…表示信号生成回路、13…システムコントローラ、14…セレクトドライバ、15…アノードドライバ、16…データドライバ、30…発光素子(有機EL素子)、31…基板、32…ゲート絶縁膜、33…平坦化膜、40…発光部、42…画素電極、45…発光層、46…対向電極(カソード電極)、47…層間絶縁膜、47a…開口部、48…隔壁、50…金属板、51…導電性ペースト、52…ビア、53…保護膜、54…コンタクト電極、55,56…導体層、61…接続部、62,63,64…コンタクトホール、70…共通電極コンタクト、70a,70b,70c…コンタクト電極、71…電源線コンタクト、71a,71b,71c…コンタクト電極、80…レジスト、85,86…スルーホール、87a,87b…開口部、100,110,120,130…画素、114…半導体層、115…ストッパ膜、116,117…オーミックコンタクト層、200…アノードドライバ、300…走査線ドライバ、1200…デジタルカメラ、1201…レンズ部、1202…操作部、1203…表示部、1204…ファインダー、1210…コンピュータ、1211…表示部、1212…操作部、1220…携帯電話、1221…表示部、1222…操作部、1223…受話部、1224…送話部、T11d,T12d…ドレイン電極、T11g,T12g…ゲート電極、T11s,T12s…ソース電極、La…アノードライン、Ls…セレクトライン、Ld…データライン、T11,T13…選択トランジスタ、T12…駆動トランジスタ、Cs…キャパシタ、DC…画素駆動回路
DESCRIPTION OF
Claims (8)
前記基板の一の面に、前記薄膜トランジスタのゲート電極と第一のコンタクト電極を、同じ材料で同時に形成する工程と、
前記基板の一の面に、前記第一のコンタクト電極及び前記ゲート電極を覆って絶縁層を形成する工程と、
前記絶縁層上に、前記絶縁層を貫いて前記第一のコンタクト電極と電気的に接続されている第二のコンタクト電極と、前記薄膜トランジスタのソース電極及びドレイン電極とを、同じ材料で同時に形成する工程と、
前記基板の一の面の前記第一のコンタクト電極と重ならない位置で互いに離間した複数の画素電極と、前記第二のコンタクト電極に電気的に接続される第三のコンタクト電極とを、同じ材料で同時に形成する工程と、
前記各画素電極間の前記第三のコンタクト電極上を含む領域に隔壁を形成し、前記隔壁に前記第三のコンタクト電極の少なくとも一部を露出する開口部を形成する工程と、
前記基板の他の面から貫通孔を形成して、前記第三のコンタクト電極の前記基板の一の面に接している面の一部を露出させる工程と、
前記貫通孔内に導電性材料を配置する工程と、
前記基板の他の面に導体層を配置し、前記第三のコンタクト電極と導体層とを前記導電性材料を介して電気的に接続する工程と、
前記画素電極上に発光層を形成する工程と、
前記発光層上及び前記隔壁を覆うように対向電極を形成し、前記対向電極を前記開口部内で前記第三のコンタクト電極と電気的に接続する工程と、
を備えることを特徴とする、発光装置の製造方法。 A method for manufacturing a light emitting device comprising a plurality of thin film transistors and a plurality of light emitting elements arranged on one surface of a substrate,
Forming a gate electrode and a first contact electrode of the thin film transistor on one surface of the substrate simultaneously with the same material ;
Forming an insulating layer on one surface of the substrate so as to cover the first contact electrode and the gate electrode;
On the insulating layer, a second contact electrode that is electrically connected to the first contact electrode through the insulating layer and a source electrode and a drain electrode of the thin film transistor are simultaneously formed using the same material. Process,
A plurality of pixel electrodes spaced from each other at a position that does not overlap with the first contact electrode of one surface of the substrate, and a third contact electrode electrically connected to the second contact electrode, the same material Forming at the same time ,
Forming a partition wall in a region including on the third contact electrode between the pixel electrodes, and forming an opening exposing at least a part of the third contact electrode in the partition wall;
Forming a through-hole from the other surface of the substrate to expose a part of the surface of the third contact electrode in contact with one surface of the substrate;
Disposing a conductive material in the through hole;
Arranging a conductor layer on the other surface of the substrate, and electrically connecting the third contact electrode and the conductor layer via the conductive material;
Forming a light emitting layer on the pixel electrode;
Forming a counter electrode on the light emitting layer and covering the partition, and electrically connecting the counter electrode to the third contact electrode in the opening;
A method for manufacturing a light-emitting device.
ことを特徴とする、請求項1に記載の発光装置の製造方法。 The conductor layer includes a metal plate,
The method for manufacturing a light emitting device according to claim 1 , wherein:
請求項2に記載の発光装置の製造方法。 The metal plate is formed of aluminum, copper, an alloy of aluminum or copper, or Kovar.
The manufacturing method of the light-emitting device of Claim 2 .
前記基板と前記導体層とは、前記導電性材料が加熱硬化されることによって接着される、
ことを特徴とする、請求項1乃至3のいずれか1項に記載の発光装置の製造方法。 The conductive material is a paste-like material having thermosetting property and conductivity,
The substrate and the conductor layer are bonded by heat-curing the conductive material,
Wherein the method for manufacturing a light emitting device according to any one of claims 1 to 3.
ことを特徴とする、請求項1乃至4のいずれか1項に記載の発光装置の製造方法。 The through hole is formed by laser processing.
Wherein the method for manufacturing a light emitting device according to any one of claims 1 to 4.
前記基板の一の面に第一の導体層を形成する工程と、
前記基板の他の面に第二の導体層を形成し、前記第二の導体層により前記発光素子に電流を供給する電源線を形成する工程と、
前記第二の導体層上に第1絶縁層を形成する工程と、
前記第1絶縁層上に、前記第1絶縁層、前記第二の導体層及び前記基板を貫いて前記第一の導体層と電気的に接続されている第一のコンタクト電極と、前記第1絶縁層を貫いて前記第二の導体層の前記電源線と電気的に接続されている第二のコンタクト電極と、前記薄膜トランジスタのゲート電極とを、同じ材料で同時に形成する工程と、
前記第1絶縁層上に、前記第一のコンタクト電極、前記第二のコンタクト電極及び前記ゲート電極を覆って第2絶縁層を形成する工程と、
前記第2絶縁層上に、前記第2絶縁層を貫いて前記第一のコンタクト電極と電気的に接続されている第三のコンタクト電極と、前記第2絶縁層を貫いて前記第二のコンタクト電極と電気的に接続されている第四のコンタクト電極と、前記薄膜トランジスタのソース電極及びドレイン電極とを、同じ材料で同時に形成する工程と、
前記第一のコンタクト電極、前記第二のコンタクト電極、前記第三のコンタクト電極及び前記第四のコンタクト電極と重ならない位置で互いに離間した複数の画素電極と、前記第三のコンタクト電極に電気的に接続される第五のコンタクト電極とを、同じ材料で同時に形成する工程と、
前記各画素電極間の前記第五のコンタクト電極の上部を含む領域に第1隔壁を形成し、前記第四のコンタクト電極の上部を含む領域に第2隔壁を形成し、前記第1隔壁に前記第五のコンタクト電極の少なくとも一部を露出する開口部を形成する工程と、
前記画素電極上に発光層を形成する工程と、
前記発光層上及び前記第1隔壁及び前記第2隔壁を覆うように対向電極を形成し、前記開口部内で前記対向電極を前記第五のコンタクト電極と電気的に接続する工程と、
を備えることを特徴とする、発光装置の製造方法。 A method of manufacturing a light emitting device comprising a plurality of thin film transistors and a plurality of light emitting elements arranged on the other surface of the substrate,
Forming a first conductor layer on one surface of the substrate;
Forming a second conductor layer on the other surface of the substrate, and forming a power line for supplying current to the light emitting element by the second conductor layer;
Forming a first insulating layer on the second conductor layer;
On the first insulating layer, said first insulating layer, the second conductive layer and the first contact electrode through said substrate being the first conductive layer and electrically connected to the first Forming a second contact electrode that is electrically connected to the power supply line of the second conductor layer through an insulating layer and a gate electrode of the thin film transistor simultaneously with the same material;
Forming a second insulating layer on the first insulating layer so as to cover the first contact electrode, the second contact electrode, and the gate electrode;
A third contact electrode that is electrically connected to the first contact electrode through the second insulating layer on the second insulating layer, and the second contact through the second insulating layer. Forming a fourth contact electrode electrically connected to the electrode and a source electrode and a drain electrode of the thin film transistor simultaneously with the same material;
A plurality of pixel electrodes spaced apart from each other at positions not overlapping the first contact electrode , the second contact electrode, the third contact electrode, and the fourth contact electrode, and electrically connected to the third contact electrode Forming a fifth contact electrode connected to the same material at the same time ;
A first barrier rib is formed in a region including the upper portion of the fifth contact electrode between the pixel electrodes, a second barrier rib is formed in a region including the upper portion of the fourth contact electrode, and the first barrier rib includes the first barrier rib. Forming an opening exposing at least a portion of the fifth contact electrode;
Forming a light emitting layer on the pixel electrode;
Forming a counter electrode so as to cover the light emitting layer and the first barrier rib and the second barrier rib, and electrically connecting the counter electrode with the fifth contact electrode in the opening;
A method for manufacturing a light-emitting device.
前記発光層は、前記正孔注入層上に形成される、
ことを特徴とする、請求項1乃至6のいずれか1項に記載の発光装置の製造方法。 Further comprising forming a hole injection layer on the pixel electrode;
The light emitting layer is formed on the hole injection layer.
Wherein the method for manufacturing a light emitting device according to any one of claims 1 to 6.
前記発光層は、前記インターレイヤ層上に形成される、
ことを特徴とする、請求項7に記載の発光装置の製造方法。 Further comprising the step of forming an interlayer on the hole injection layer,
The light emitting layer is formed on the interlayer layer.
The method for manufacturing a light emitting device according to claim 7 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292072A JP5691167B2 (en) | 2009-12-24 | 2009-12-24 | Method for manufacturing light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292072A JP5691167B2 (en) | 2009-12-24 | 2009-12-24 | Method for manufacturing light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011134546A JP2011134546A (en) | 2011-07-07 |
JP5691167B2 true JP5691167B2 (en) | 2015-04-01 |
Family
ID=44347069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292072A Expired - Fee Related JP5691167B2 (en) | 2009-12-24 | 2009-12-24 | Method for manufacturing light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5691167B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8912547B2 (en) * | 2012-01-20 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, display device, and semiconductor device |
KR101996438B1 (en) * | 2012-12-13 | 2019-07-05 | 삼성디스플레이 주식회사 | Substrate for display device, display device and method of manufacturing the same |
KR102547470B1 (en) * | 2015-07-23 | 2023-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display devices, modules, and electronic devices |
JP6654466B2 (en) * | 2015-08-31 | 2020-02-26 | 株式会社Joled | Semiconductor device, display device, method of manufacturing display device, and electronic apparatus |
CN109390351B (en) * | 2017-08-02 | 2021-01-22 | 京东方科技集团股份有限公司 | Wiring structure and preparation method thereof, OLED array substrate and display device |
JP7132779B2 (en) * | 2018-07-18 | 2022-09-07 | 株式会社ジャパンディスプレイ | Display device and array substrate |
JPWO2023286434A1 (en) * | 2021-07-12 | 2023-01-19 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW465122B (en) * | 1999-12-15 | 2001-11-21 | Semiconductor Energy Lab | Light-emitting device |
JP2001313181A (en) * | 2000-05-01 | 2001-11-09 | Sony Corp | Display device and manufacturing method of the same |
JP2005128310A (en) * | 2003-10-24 | 2005-05-19 | Seiko Epson Corp | Display arrangement and electronic device |
JP4027914B2 (en) * | 2004-05-21 | 2007-12-26 | 株式会社半導体エネルギー研究所 | LIGHTING DEVICE AND DEVICE USING THE SAME |
KR100696479B1 (en) * | 2004-11-18 | 2007-03-19 | 삼성에스디아이 주식회사 | Organic light emitting device and method for fabricating the same |
-
2009
- 2009-12-24 JP JP2009292072A patent/JP5691167B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011134546A (en) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9236419B2 (en) | Organic light emitting display device having electrodes of subpixels with different thicknesses and method of manufacturing the same | |
JP4579890B2 (en) | Display device and manufacturing method thereof | |
US7535169B2 (en) | Organic electroluminescent device, method for producing the same, and electronic appliance | |
US8691603B2 (en) | Organic el device manufacturing method, organic el device, and electronic apparatus having a luminescent layer disposed over another luminescent layer | |
JP4953166B2 (en) | Manufacturing method of display panel | |
JP5691167B2 (en) | Method for manufacturing light emitting device | |
US7355342B2 (en) | Organic EL device and electronic apparatus capable of preventing a short circuit | |
JP4497185B2 (en) | Manufacturing method of display device | |
US10177207B2 (en) | Organic light emitting diode display and manufacturing method thereof | |
US8692256B2 (en) | Display unit and substrate for display unit | |
US20110025189A1 (en) | Light emitting device, electronic device, and method of manufacturing light emitting device | |
JP5131446B2 (en) | Display panel and manufacturing method thereof | |
JP5428142B2 (en) | Manufacturing method of display panel | |
US20170077205A1 (en) | Organic light emitting diode display and manufacturing method thereof | |
JP2009070708A (en) | Display device and method of manufacturing the same | |
JP2005063762A (en) | Organic el device, its manufacturing method, and electronic equipment | |
JP4993292B2 (en) | Display panel and manufacturing method thereof | |
JP4848767B2 (en) | Display device and manufacturing method thereof | |
JP5267845B2 (en) | Manufacturing method of display device | |
KR20150010037A (en) | Display device and method of fabricating the same | |
KR20100071704A (en) | Dual plate type organic electro-luminescent device and the method for fabricating thereof | |
JP5119635B2 (en) | Manufacturing method of display device | |
JP2011040328A (en) | Display device and method of manufacturing the same | |
JP4900876B2 (en) | Manufacturing method of display device | |
KR101115974B1 (en) | Transistor, display device, electronic device, and fabrication method for transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5691167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |