JP5664526B2 - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
JP5664526B2
JP5664526B2 JP2011244185A JP2011244185A JP5664526B2 JP 5664526 B2 JP5664526 B2 JP 5664526B2 JP 2011244185 A JP2011244185 A JP 2011244185A JP 2011244185 A JP2011244185 A JP 2011244185A JP 5664526 B2 JP5664526 B2 JP 5664526B2
Authority
JP
Japan
Prior art keywords
metal film
protective film
electrode
inner peripheral
peripheral end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011244185A
Other languages
Japanese (ja)
Other versions
JP2013102013A (en
Inventor
武寛 加藤
武寛 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011244185A priority Critical patent/JP5664526B2/en
Publication of JP2013102013A publication Critical patent/JP2013102013A/en
Application granted granted Critical
Publication of JP5664526B2 publication Critical patent/JP5664526B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体基板の表面に電極が形成されている半導体装置と、その製造方法に関する。   The present invention relates to a semiconductor device in which an electrode is formed on the surface of a semiconductor substrate and a method for manufacturing the same.

半導体基板の表面の一部に形成された電極（例えば、Ａｌ）上に複数の金属膜が形成された半導体装置が知られている。この種の半導体装置では、電極の外周縁部は保護膜で被覆されている。電極の保護膜で被覆されていない部分の表面には、第１の金属膜（例えば、Ｎｉ）が形成されている。第１の金属膜の表面には第２の金属膜（例えば、Ａｕ）が形成されている。第１の金属膜と第２の金属膜は、いずれも無電解めっき法によって形成される。このような半導体装置を製造する場合に、第１の金属膜を形成する際に、高温のめっき液の熱によって半導体基板に反りが生じる場合がある。その場合、第１の金属膜を形成した後、半導体基板を常温環境下に置くと、反った半導体基板が元の形状に復元し、保護膜と第１の金属膜との間に隙間が形成される場合がある。保護膜と第１の金属膜との間に隙間が存在すると、第２の金属膜を形成する際に、第２の金属膜を形成するためのめっき液が隙間から浸入し、電極と反応してしまう場合がある。その結果、電極と第１の金属膜との密着性が悪化し、半導体装置の性能が低下するおそれがある。   A semiconductor device is known in which a plurality of metal films are formed on an electrode (for example, Al) formed on a part of the surface of a semiconductor substrate. In this type of semiconductor device, the outer peripheral edge of the electrode is covered with a protective film. A first metal film (for example, Ni) is formed on the surface of the portion of the electrode not covered with the protective film. A second metal film (for example, Au) is formed on the surface of the first metal film. Both the first metal film and the second metal film are formed by an electroless plating method. When manufacturing such a semiconductor device, the semiconductor substrate may be warped by the heat of the high-temperature plating solution when the first metal film is formed. In that case, when the semiconductor substrate is placed in a room temperature environment after the first metal film is formed, the warped semiconductor substrate is restored to its original shape, and a gap is formed between the protective film and the first metal film. May be. If there is a gap between the protective film and the first metal film, when forming the second metal film, the plating solution for forming the second metal film enters from the gap and reacts with the electrode. May end up. As a result, the adhesion between the electrode and the first metal film is deteriorated, and the performance of the semiconductor device may be deteriorated.

このため、第２の金属膜を形成するためのめっき液と電極が反応することを抑制する技術が開発されている。例えば、特許文献１に開示する技術では、第１の金属膜の形成開始から第２の金属膜の形成終了までの各工程を全て高温環境下で行うことにより、保護膜と第１の金属膜との間に隙間が形成されることを抑制する。これにより、第２の金属膜を形成するためのめっき液と電極が反応することを抑制している。   For this reason, the technique which suppresses that the plating solution and electrode which form a 2nd metal film react is developed. For example, in the technique disclosed in Patent Document 1, the protective film and the first metal film are formed by performing all the processes from the start of the formation of the first metal film to the end of the formation of the second metal film in a high temperature environment. The formation of a gap between the two is suppressed. This suppresses the reaction between the plating solution for forming the second metal film and the electrode.

特開平１０−１２５６８２号公報JP 10-125682 A

特許文献１の技術を用いて、第１の金属膜の形成開始から第２の金属膜の形成終了までの各工程を全て高温環境下で行うこととしても、各工程間で半導体基板の反り具合が変化する可能性がある。各工程間で半導体基板の反り具合が変化すると、それによって保護膜と第１の金属膜との間に隙間が形成されるおそれがある。そのため、特許文献１の技術では、第２の金属膜を形成するためのめっき液と電極が反応することを十分に抑制できないおそれがある。   Even if all the processes from the start of the formation of the first metal film to the end of the formation of the second metal film are performed in a high-temperature environment using the technique of Patent Document 1, the degree of warping of the semiconductor substrate between the processes May change. If the warpage of the semiconductor substrate changes between the processes, there is a risk that a gap is formed between the protective film and the first metal film. For this reason, the technique disclosed in Patent Document 1 may not sufficiently suppress the reaction between the plating solution for forming the second metal film and the electrode.

本明細書では、第２の金属膜を形成するためのめっき液が電極と反応することを抑制することができる半導体装置と、その製造方法を開示する。   In the present specification, a semiconductor device capable of suppressing a plating solution for forming a second metal film from reacting with an electrode and a manufacturing method thereof are disclosed.

本明細書が開示する半導体装置は、半導体基板と、半導体基板の表面の一部に形成される電極と、電極の外周縁部の表面を被覆する保護膜と、電極のうち保護膜で被覆されていない部分の表面に形成される第１の金属膜と、第１の金属膜の表面に形成される第２の金属膜と、を備える。第２の金属膜は、第１の金属膜と異なる金属で形成されている。保護膜の内周端面には、一個又は複数個の凹部が形成されている。凹部は、前記内周端面における開口幅が、内部の幅よりも狭く形成されている。第１の金属膜は、その一部が凹部内に入り込んでいる。
本明細書は、新規な半導体装置の製造方法も開示する。本明細書が開示する半導体装置の製造方法は、上記の半導体装置を製造する方法であって、半導体基板の表面の一部に形成されている電極の外周縁部の表面を被覆するように、第１の樹脂に、第１の樹脂と比べてエッチング液による溶解度が高い第２の樹脂の粒状物を混入した絶縁性樹脂を用いて保護膜を形成する保護膜形成工程と、保護膜の内周端面に露出する粒状物をウェットエッチングすることによって、保護膜の内周端面に一個又は複数個の凹部を形成する凹部形成工程であって、各凹部は、内周端面における開口幅が、内部の幅よりも狭くなるように形成される、凹部形成工程と、電極のうち保護膜で被覆されていない部分の表面に第１の金属膜を形成する第１の金属膜形成工程と、第１の金属膜の表面に、第１の金属膜と異なる金属で第２の金属膜を形成する第２の金属膜形成工程と、を備えている。第１の金属膜形成工程では、第１の金属膜の一部が凹部内に入り込んで形成される。
また、保護膜形成工程が、半導体基板の表面の一部に形成されている電極の外周縁部の表面を被覆する保護膜を形成する工程であり、凹部形成工程が、保護膜の内周端面の一部を機械加工によって切削することにより、保護膜の前記内周端面に一個又は複数個の凹部を形成する工程であってもよい。この場合も、各凹部は、内周端面における開口幅が、内部の幅よりも狭くなるように形成されてもよい。
また、保護膜形成工程が、半導体基板の表面の一部に形成されている電極の外周縁部の表面を被覆する保護膜を形成する工程であり、凹部形成工程が、保護膜の内周端面に粒状物を付着させて内周端面に複数の凸部を形成することにより、複数の凸部の間に一個又は複数個の凹部を形成する工程であってもよい。この場合、各凹部は、内周端面における隣接する凸部同士の間の距離が、凹部の内部であって、隣接する凸部同士の距離が最も短い部分の距離よりも長く形成されていてもよい。
A semiconductor device disclosed in this specification includes a semiconductor substrate, an electrode formed on a part of the surface of the semiconductor substrate, a protective film that covers the surface of the outer peripheral edge of the electrode, and a protective film among the electrodes. A first metal film formed on the surface of the portion not formed, and a second metal film formed on the surface of the first metal film. The second metal film is formed of a metal different from that of the first metal film. One or a plurality of recesses are formed on the inner peripheral end face of the protective film. The concave portion is formed such that the opening width at the inner peripheral end face is narrower than the internal width. A part of the first metal film enters the recess.
The present specification also discloses a method for manufacturing a novel semiconductor device. A method for manufacturing a semiconductor device disclosed in this specification is a method for manufacturing the above-described semiconductor device, and covers a surface of an outer peripheral edge portion of an electrode formed on a part of a surface of a semiconductor substrate. A protective film forming step in which a protective film is formed using an insulating resin in which a granular material of the second resin, which has higher solubility in the etching solution than the first resin, is mixed with the first resin; It is a recess forming step of forming one or a plurality of recesses on the inner peripheral end surface of the protective film by wet etching the granular material exposed on the peripheral end surface, and each recess has an opening width on the inner peripheral end surface, A recess forming step formed so as to be narrower than the width of the first metal film, a first metal film forming step of forming a first metal film on a surface of a portion of the electrode not covered with the protective film, Different from the first metal film on the surface of the metal film And it includes a second metal film forming step of forming a second metal film in the genus, the. In the first metal film forming step, a part of the first metal film enters the recess and is formed.
The protective film forming step is a step of forming a protective film that covers the surface of the outer peripheral edge of the electrode formed on a part of the surface of the semiconductor substrate, and the concave portion forming step is an inner peripheral end surface of the protective film. This may be a step of forming one or a plurality of recesses in the inner peripheral end face of the protective film by cutting a part of the protective film. Also in this case, each recess may be formed such that the opening width at the inner peripheral end face is narrower than the internal width.
The protective film forming step is a step of forming a protective film that covers the surface of the outer peripheral edge of the electrode formed on a part of the surface of the semiconductor substrate, and the concave portion forming step is an inner peripheral end surface of the protective film. It may be a step of forming one or a plurality of concave portions between the plurality of convex portions by attaching a granular material to the inner peripheral end surface to form a plurality of convex portions. In this case, each recess may be formed such that the distance between the adjacent convex portions on the inner peripheral end surface is longer than the distance between the adjacent convex portions and the distance between the adjacent convex portions being the shortest. Good.

上記の方法では、保護膜の内周端面に一個又は複数個の凹部を形成し、その後、第１の金属膜を形成する。第１の金属膜は、その一部が、凹部内に入り込むように形成される。そのため、保護膜と第１の金属膜とが強く結合する。即ち、保護膜と第１の金属膜との間に隙間が形成されることを抑制することができる。その結果、第２の金属膜を形成するためのめっき液が、電極まで到達することを効果的に抑制することができる。従って、第２の金属膜を形成するためのめっき液が電極と反応することを抑制することができる。   In the above method, one or a plurality of recesses are formed on the inner peripheral end face of the protective film, and then the first metal film is formed. The first metal film is formed so that a part thereof enters the recess. Therefore, the protective film and the first metal film are strongly bonded. That is, the formation of a gap between the protective film and the first metal film can be suppressed. As a result, it is possible to effectively suppress the plating solution for forming the second metal film from reaching the electrode. Therefore, it can suppress that the plating solution for forming the 2nd metal film reacts with an electrode.

本明細書は、新規な半導体装置も開示する。本明細書が開示する半導体装置は、半導体基板と、半導体基板の表面の一部に形成される電極と、電極の外周縁部の表面を被覆する保護膜と、電極のうち保護膜で被覆されていない部分の表面に形成される第１の金属膜と、第１の金属膜の表面に形成される第２の金属膜と、を備える。第２の金属膜は、第１の金属膜と異なる金属で形成されている。保護膜の内周端面には、一個又は複数個の凹部が形成されている。第１の金属膜は、その一部が凹部内に入り込んでいる。   The present specification also discloses a novel semiconductor device. A semiconductor device disclosed in this specification includes a semiconductor substrate, an electrode formed on a part of the surface of the semiconductor substrate, a protective film that covers the surface of the outer peripheral edge of the electrode, and a protective film among the electrodes. A first metal film formed on the surface of the portion not formed, and a second metal film formed on the surface of the first metal film. The second metal film is formed of a metal different from that of the first metal film. One or a plurality of recesses are formed on the inner peripheral end face of the protective film. A part of the first metal film enters the recess.

上記の半導体装置では、第１の金属膜の一部が保護膜の内周端面に形成された凹部内に入り込むことによって、保護膜と第１の金属膜とが強く結合する。そのため、上記の半導体装置では、第２の金属膜を形成するためのめっき液が電極と反応することを抑制することができる。   In the semiconductor device described above, a part of the first metal film enters the recess formed in the inner peripheral end face of the protective film, whereby the protective film and the first metal film are strongly coupled. Therefore, in the above semiconductor device, it is possible to suppress the reaction of the plating solution for forming the second metal film with the electrode.

第１実施例の半導体装置を示す断面図。Sectional drawing which shows the semiconductor device of 1st Example. 第１実施例の半導体装置の製造工程における、第１の金属膜形成前の状態を示す断面図。Sectional drawing which shows the state before 1st metal film formation in the manufacturing process of the semiconductor device of 1st Example. 第１実施例の半導体装置の製造工程における、第１の金属膜形成後の状態を示す断面図。Sectional drawing which shows the state after 1st metal film formation in the manufacturing process of the semiconductor device of 1st Example. 第２実施例の半導体装置の製造工程における、第１の金属膜形成前の状態を示す断面図。Sectional drawing which shows the state before 1st metal film formation in the manufacturing process of the semiconductor device of 2nd Example. 第２実施例の半導体装置の製造工程における、第１の金属膜形成後の状態を示す断面図。Sectional drawing which shows the state after 1st metal film formation in the manufacturing process of the semiconductor device of 2nd Example. 第３実施例の半導体装置の製造工程における、第１の金属膜形成前の状態を示す断面図。Sectional drawing which shows the state before 1st metal film formation in the manufacturing process of the semiconductor device of 3rd Example. 第３実施例の半導体装置の製造工程における、第１の金属膜形成後の状態を示す断面図。Sectional drawing which shows the state after 1st metal film formation in the manufacturing process of the semiconductor device of 3rd Example. 第４実施例の半導体装置の製造工程における、第１の金属膜形成前の状態を示す断面図。Sectional drawing which shows the state before 1st metal film formation in the manufacturing process of the semiconductor device of 4th Example. 第４実施例の半導体装置の製造工程における、第１の金属膜形成後の状態を示す断面図。Sectional drawing which shows the state after 1st metal film formation in the manufacturing process of the semiconductor device of 4th Example.

以下に説明する実施例の主要な特徴を列記しておく。
（特徴１）第１の実施例では、第１の樹脂（ベース樹脂）に第２の樹脂の粒状物を混入した絶縁性樹脂を用いて、半導体基板の表面全面と電極の表面全面とに保護膜を形成する。第２の樹脂は、第１の樹脂と比べて、エッチング液による溶解度（エッチングレート）が高い。その後、ウェットエッチングにより、保護膜に、電極を露出させるための開口部を形成する。ウェットエッチングによって、第１の樹脂に混入している第２の樹脂の粒状物が溶解する。その結果、保護膜の内周端面（すなわち、エッチング液と接触した部分）には複数個の凹部が形成される。
（特徴２）第２の実施例では、保護膜の内周端面の一部を機械加工によって切削することにより、保護膜の内周端面に凹部を形成する。
（特徴３）第３の実施例では、保護膜の内周端面を含む表面に、保護膜と同じ素材の樹脂製の粒状物を付着させることにより、保護膜の内周端面に複数の凸部を形成する。その結果、複数の凸部の間に凹部が形成される。
（特徴４）第４の実施例では、半導体基板の表面全面と表面電極の表面全面とに、第１の樹脂と第２の樹脂を交互に塗布する。これにより、半導体基板の表面全面と表面電極の表面全面とに、第１の樹脂の層と第２の樹脂の層とを交互に備える保護膜が形成される。第２の樹脂は、第１の樹脂と比べて、エッチング液による溶解度（エッチングレート）が高い。その後、ウェットエッチングにより、保護膜に、電極を露出させるための開口部を形成する。この際、第２の樹脂の層が、第１の樹脂の層よりも多く溶解する。その結果、第２の樹脂の層の内周端面の位置と、第１の樹脂の層の内周端面の位置とに差が生じ、保護膜の内周端面に複数個の凹部が形成される。 The main features of the embodiments described below are listed.
(Feature 1) In the first embodiment, the entire surface of the semiconductor substrate and the entire surface of the electrode are protected by using an insulating resin obtained by mixing the first resin (base resin) with particulates of the second resin. A film is formed. The second resin has a higher solubility (etching rate) due to the etchant than the first resin. Thereafter, an opening for exposing the electrode is formed in the protective film by wet etching. By wet etching, the particulate matter of the second resin mixed in the first resin is dissolved. As a result, a plurality of recesses are formed on the inner peripheral end surface (that is, the portion in contact with the etching solution) of the protective film.
(Feature 2) In the second embodiment, a part of the inner peripheral end face of the protective film is cut by machining to form a recess in the inner peripheral end face of the protective film.
(Characteristic 3) In the third embodiment, a plurality of convex portions are formed on the inner peripheral end face of the protective film by adhering resin-made granular material of the same material as the protective film to the surface including the inner peripheral end face of the protective film. Form. As a result, a concave portion is formed between the plurality of convex portions.
(Feature 4) In the fourth embodiment, the first resin and the second resin are alternately applied to the entire surface of the semiconductor substrate and the entire surface of the surface electrode. As a result, a protective film including the first resin layer and the second resin layer alternately is formed on the entire surface of the semiconductor substrate and the entire surface of the surface electrode. The second resin has a higher solubility (etching rate) due to the etchant than the first resin. Thereafter, an opening for exposing the electrode is formed in the protective film by wet etching. At this time, the second resin layer dissolves more than the first resin layer. As a result, a difference occurs between the position of the inner peripheral end face of the second resin layer and the position of the inner peripheral end face of the first resin layer, and a plurality of recesses are formed on the inner peripheral end face of the protective film. .

（第１実施例）
第１実施例を、図１から図３を参照して説明する。図１に示す半導体装置１０は、表面電極１４の表面に複数の金属膜（１８、２０）が形成されている。図１に示すように、本実施例の半導体装置１０は、半導体基板１２と、表面電極１４と、保護膜１６と、第１の金属膜１８と、第２の金属膜２０を備える。 (First embodiment)
A first embodiment will be described with reference to FIGS. In the semiconductor device 10 shown in FIG. 1, a plurality of metal films (18, 20) are formed on the surface of the surface electrode 14. As shown in FIG. 1, the semiconductor device 10 of this example includes a semiconductor substrate 12, a surface electrode 14, a protective film 16, a first metal film 18, and a second metal film 20.

半導体基板１２は、パワーデバイスとして利用可能な縦型のトレンチゲート型ＩＧＢＴ（Insulated Gate Bipolar Transistor）が作り込まれたＳｉ基板である。半導体基板１２の表面の一部には、表面電極１４が形成されている。表面電極１４は、Ａｌで形成されている。表面電極１４は、半導体基板１２とオーミック接続している。なお、半導体基板１２の裏面の全体には、図示しない裏面電極が形成されている。裏面電極は、半導体基板１２とオーミック接続している。   The semiconductor substrate 12 is a Si substrate in which a vertical trench gate type IGBT (Insulated Gate Bipolar Transistor) that can be used as a power device is built. A surface electrode 14 is formed on a part of the surface of the semiconductor substrate 12. The surface electrode 14 is made of Al. The surface electrode 14 is in ohmic contact with the semiconductor substrate 12. A back electrode (not shown) is formed on the entire back surface of the semiconductor substrate 12. The back electrode is in ohmic contact with the semiconductor substrate 12.

保護膜１６は、半導体基板１２の表面と、表面電極１４の外周縁部の表面とを被覆する。保護膜１６は絶縁性を有する樹脂によって形成されている。保護膜１６を形成する樹脂については後で説明する。保護膜１６の内周端面３０は、テーパー状に形成されている。なお、図１の拡大部分に示すように、内周端面３０には、複数個の凹部３２が形成されている。   The protective film 16 covers the surface of the semiconductor substrate 12 and the surface of the outer peripheral edge of the surface electrode 14. The protective film 16 is made of an insulating resin. The resin forming the protective film 16 will be described later. The inner peripheral end face 30 of the protective film 16 is formed in a taper shape. As shown in the enlarged portion of FIG. 1, a plurality of recesses 32 are formed on the inner peripheral end face 30.

第１の金属膜１８は、表面電極１４のうち、保護膜１６で保護されていない部分の表面に形成されている。後で説明するように、第１の金属膜１８は、無電解めっき法によって形成される。第１の金属膜１８は、Ｎｉで形成されている。図１の拡大部分に示すように、第１の金属膜１８の一部は、保護膜１６の内周端面３０に形成されている複数個の凹部３２内に入り込んでいる。   The first metal film 18 is formed on the surface of the surface electrode 14 that is not protected by the protective film 16. As will be described later, the first metal film 18 is formed by an electroless plating method. The first metal film 18 is made of Ni. As shown in the enlarged portion of FIG. 1, a part of the first metal film 18 enters a plurality of recesses 32 formed on the inner peripheral end face 30 of the protective film 16.

第２の金属膜２０は、第１の金属膜１８の表面に形成されている。第２の金属膜２０の一部は、保護膜１６の一部の表面にも形成されている。後で説明するように、第２の金属膜２０も、第１の金属膜１８と同様に無電解めっき法で形成されている。第２の金属膜２０は、Ａｕによって形成されている。   The second metal film 20 is formed on the surface of the first metal film 18. A part of the second metal film 20 is also formed on a part of the surface of the protective film 16. As will be described later, the second metal film 20 is also formed by electroless plating similarly to the first metal film 18. The second metal film 20 is made of Au.

次に、本実施例に係る半導体装置１０の製造方法について説明する。まず、ＩＧＢＴが作り込まれており、かつ、表面に表面電極１４が形成されている半導体基板１２を用意する。   Next, a method for manufacturing the semiconductor device 10 according to this embodiment will be described. First, a semiconductor substrate 12 in which an IGBT is built and a surface electrode 14 is formed on the surface is prepared.

次いで、半導体基板１２の表面全面と、表面電極１４の表面全面とに、絶縁性樹脂を塗布する。これにより、半導体基板１２の表面全面と表面電極１４の表面全面とに保護膜１６が形成される。本実施例では、保護膜１６の形成のために用いられる絶縁性樹脂として、第１の樹脂４０に第２の樹脂の粒状物５０を混入した樹脂材を用いる（図２参照）。第１の樹脂は、例えば、ポリイミドである。第２の樹脂は、第１の樹脂と比較して、保護膜１６をエッチングするためのエッチング液に対する溶解度（エッチングレート）が高い樹脂である。第２の樹脂は、例えば、含フッ素ポリイミドである。第２の樹脂の粒状物５０は、例えば直径数十ｎｍ〜数百ｎｍ程度のものを用いることができる。   Next, an insulating resin is applied to the entire surface of the semiconductor substrate 12 and the entire surface of the surface electrode 14. Thereby, the protective film 16 is formed on the entire surface of the semiconductor substrate 12 and the entire surface of the surface electrode 14. In this embodiment, as the insulating resin used for forming the protective film 16, a resin material in which the second resin granules 50 are mixed into the first resin 40 is used (see FIG. 2). The first resin is, for example, polyimide. The second resin is a resin having a higher solubility (etching rate) with respect to an etching solution for etching the protective film 16 than the first resin. The second resin is, for example, a fluorine-containing polyimide. As the granular material 50 of the second resin, for example, one having a diameter of about several tens of nm to several hundreds of nm can be used.

その後、保護膜１６の一部をウェットエッチングによって除去し、図２に示すように、表面電極１４の表面を露出させるための開口部３４を形成する。これにより、図２に示すように、表面電極１４の外周縁部の表面のみが保護膜１６で被覆される。また、ウェットエッチングの結果、保護膜１６の内周端面３０がテーパー状に形成される。内周端面３０には、図２の拡大部分に示すように、複数個の凹部３２が形成される。詳しく言うと、ウェットエッチングによって第１の樹脂４０が溶解すると、それに伴って、第１の樹脂４０の溶解部分に混入している第２の樹脂の粒状物５０も溶解する（図２の破線部参照）。この際、第２の樹脂のエッチングレートが第１の樹脂のエッチングレートよりも高いため、第１の樹脂４０に伴って溶解する第２の樹脂の粒状物５０は、粒状物全体が溶解する。その結果、第２の樹脂の粒状物５０が埋め込まれていた部分には、凹部３２が形成される。第１の樹脂４０には粒状物５０が多数含まれているため、保護膜１６の内周端面３０には複数個の凹部３２が形成される。凹部３２は、断面の直径が例えば直径数十ｎｍ〜数百ｎｍ程度に形成される。なお、本実施例では、ウェットエッチングに使用するエッチング液として、水酸化テトラメチルアンモニウム（ＴＭＡＨ）等のアルカリ溶液を用いることができる。   Thereafter, a part of the protective film 16 is removed by wet etching, and an opening 34 for exposing the surface of the surface electrode 14 is formed as shown in FIG. Thereby, as shown in FIG. 2, only the surface of the outer peripheral edge portion of the surface electrode 14 is covered with the protective film 16. Further, as a result of the wet etching, the inner peripheral end face 30 of the protective film 16 is tapered. As shown in the enlarged portion of FIG. 2, a plurality of concave portions 32 are formed on the inner peripheral end surface 30. Specifically, when the first resin 40 is dissolved by wet etching, the second resin particles 50 mixed in the dissolved portion of the first resin 40 are also dissolved (the broken line portion in FIG. 2). reference). At this time, since the etching rate of the second resin is higher than the etching rate of the first resin, the granular material 50 of the second resin that dissolves with the first resin 40 dissolves the entire granular material. As a result, a recess 32 is formed in the portion where the second resin granular material 50 is embedded. Since the first resin 40 includes a large number of granular materials 50, a plurality of recesses 32 are formed on the inner peripheral end surface 30 of the protective film 16. The recess 32 is formed with a cross-sectional diameter of, for example, about several tens nm to several hundred nm. In this embodiment, an alkaline solution such as tetramethylammonium hydroxide (TMAH) can be used as an etchant used for wet etching.

次いで、図３に示すように、開口部３４によって露出した表面電極１４の表面に、無電解めっき法によってＮｉをめっきし、第１の金属膜１８を形成する。具体的には、高温に保持したＮｉのめっき液中に、半導体基板１２全体を所定時間浸漬させる。これにより、表面電極１４の表面に第１の金属膜１８が形成される。この際、図３に示すように、保護膜１６の内周端面３０の凹部３２内にＮｉのめっき液が入り込み、第１の金属膜１８の一部が凹部３２内に入り込んで形成される。その結果、第１の金属膜１８と保護膜１６の内周端面３０とが強く結合される。従って、半導体基板１２がその後常温に戻される場合でも、第１の金属膜１８と保護膜１６との間に隙間が形成されることを抑制することができる。   Next, as shown in FIG. 3, Ni is plated on the surface of the surface electrode 14 exposed through the opening 34 by an electroless plating method to form a first metal film 18. Specifically, the entire semiconductor substrate 12 is immersed in a Ni plating solution kept at a high temperature for a predetermined time. Thereby, the first metal film 18 is formed on the surface of the surface electrode 14. At this time, as shown in FIG. 3, the Ni plating solution enters the recess 32 of the inner peripheral end face 30 of the protective film 16, and a part of the first metal film 18 enters the recess 32. As a result, the first metal film 18 and the inner peripheral end face 30 of the protective film 16 are strongly coupled. Therefore, even when the semiconductor substrate 12 is subsequently returned to room temperature, it is possible to suppress the formation of a gap between the first metal film 18 and the protective film 16.

次いで、純水によって半導体基板１２を洗浄し、Ｎｉめっき液を洗い落とす。その後、第１の金属膜１８の表面に、無電解めっき法によってＡｕをめっきし、第２の金属膜２０を形成する。具体的には、上記と同様に、高温に保持したＡｕのめっき液中に、半導体基板１２全体を所定時間浸漬させる。これにより、第１の金属膜１８の表面に第２の金属膜２０が形成される。この際、第１の金属膜１８と保護膜１６の内周端面３０とが強く結合されているため、Ａｕのめっき液が、第１の金属膜１８と保護膜１６の内周端面３０との間の隙間から浸入して表面電極１４と反応することがない。以上の各処理により、図１に示す半導体装置１０が完成する。   Next, the semiconductor substrate 12 is washed with pure water, and the Ni plating solution is washed off. Thereafter, Au is plated on the surface of the first metal film 18 by an electroless plating method to form a second metal film 20. Specifically, in the same manner as described above, the entire semiconductor substrate 12 is immersed in a plating solution of Au kept at a high temperature for a predetermined time. Thereby, the second metal film 20 is formed on the surface of the first metal film 18. At this time, since the first metal film 18 and the inner peripheral end face 30 of the protective film 16 are strongly coupled, the Au plating solution is formed between the first metal film 18 and the inner peripheral end face 30 of the protective film 16. It does not enter the gap between them and react with the surface electrode 14. Through the above processes, the semiconductor device 10 shown in FIG. 1 is completed.

以上、本実施例について詳しく説明した。上記の通り、本実施例の製造方法では、保護膜１６の内周端面３０に複数個の凹部３２を形成し、その後、第１の金属膜１８を形成する。第１の金属膜１８は、その一部が、凹部３２の間に入り込むように形成される。そのため、保護膜１６と第１の金属膜１８とが強く結合する。即ち、保護膜１６と第１の金属膜１８との間に隙間が形成されることを抑制することができる。その結果、第２の金属膜２０を形成するためのＡｕめっき液が、表面電極１４まで到達することを効果的に抑制することができる。従って、Ａｕめっき液が表面電極１４と反応することを抑制することができ、表面電極１４と第１の金属層１８との密着性が悪化することを抑制することができる。半導体装置１０の性能が低下し難くなる。   The present embodiment has been described in detail above. As described above, in the manufacturing method of the present embodiment, the plurality of recesses 32 are formed on the inner peripheral end face 30 of the protective film 16, and then the first metal film 18 is formed. The first metal film 18 is formed so that a part thereof enters between the recesses 32. Therefore, the protective film 16 and the first metal film 18 are strongly bonded. That is, the formation of a gap between the protective film 16 and the first metal film 18 can be suppressed. As a result, it is possible to effectively suppress the Au plating solution for forming the second metal film 20 from reaching the surface electrode 14. Therefore, it can suppress that Au plating solution reacts with the surface electrode 14, and can suppress that the adhesiveness of the surface electrode 14 and the 1st metal layer 18 deteriorates. The performance of the semiconductor device 10 is difficult to deteriorate.

（第２実施例）
第２実施例について、第１実施例とは異なる点を中心に説明する。第２実施例では、半導体装置１０の製造方法の一部の工程が第１実施例とは異なる。第２実施例では、保護膜１６の内周端面３０の一部を切削することにより、複数個の凹部３２を形成する点で、第１実施例とは異なる。 (Second embodiment)
The second embodiment will be described focusing on differences from the first embodiment. In the second embodiment, some steps of the method for manufacturing the semiconductor device 10 are different from those of the first embodiment. The second embodiment is different from the first embodiment in that a plurality of recesses 32 are formed by cutting a part of the inner peripheral end face 30 of the protective film 16.

第２実施例の半導体装置１０の製造方法を詳しく説明する。まず、ＩＧＢＴが作り込まれており、かつ、表面に表面電極１４が形成されている半導体基板１２を用意する。   A method for manufacturing the semiconductor device 10 according to the second embodiment will be described in detail. First, a semiconductor substrate 12 in which an IGBT is built and a surface electrode 14 is formed on the surface is prepared.

次いで、半導体基板１２の表面全面と、表面電極１４の表面全面とに、絶縁性樹脂を塗布し、半導体基板１２の表面全面と表面電極１４の表面全面とに保護膜１６を形成する。なお、本実施例では、保護膜１６の形成のために用いられる絶縁性樹脂として、ポリイミドを用いることができる。その後、保護膜１６の一部をウェットエッチングによって除去し、表面電極１４の表面を露出させるための開口部３４を形成する（図４参照）。ウェットエッチングの方法は、第１実施例と同様である。ウェットエッチングの結果、保護膜１６の内周端面３０がテーパー状に形成される。   Next, an insulating resin is applied to the entire surface of the semiconductor substrate 12 and the entire surface of the surface electrode 14, and the protective film 16 is formed on the entire surface of the semiconductor substrate 12 and the entire surface of the surface electrode 14. In this embodiment, polyimide can be used as the insulating resin used for forming the protective film 16. Thereafter, a part of the protective film 16 is removed by wet etching to form an opening 34 for exposing the surface of the surface electrode 14 (see FIG. 4). The wet etching method is the same as in the first embodiment. As a result of the wet etching, the inner peripheral end face 30 of the protective film 16 is formed in a tapered shape.

次いで、図４に示すように、保護膜１６の内周端面３０を切削し、内周端面３０に複数個の凹部３２を形成する。本実施例では、保護膜１６の内周端面３０は、例えば、図４の拡大部分に示すような切削刃３６を有する切削機構３８（例えばリュータ）によって切削することができる。即ち、図４の例では、切削刃３６を、切削機構３８の回転軸３７周り（図４の拡大部分の矢印方向）に回転させ、その切削刃３６によって保護膜１６の内周端面３０を部分的に削り取ることにより、凹部３２を形成する。形成される凹部３２の形状は、切削刃３６の形状に応じて変化する。図４の例では、切削刃３６が、略球状の先端形状を備えるため、形成される凹部３２は、その断面形状が、開口部の径が内部の径より小さい形状となる。凹部３２は、断面の直径が例えば直径数十ｎｍ〜数百ｎｍ程度に形成される。   Next, as shown in FIG. 4, the inner peripheral end face 30 of the protective film 16 is cut to form a plurality of recesses 32 in the inner peripheral end face 30. In the present embodiment, the inner peripheral end face 30 of the protective film 16 can be cut by, for example, a cutting mechanism 38 (for example, a leuter) having a cutting blade 36 as shown in the enlarged portion of FIG. That is, in the example of FIG. 4, the cutting blade 36 is rotated around the rotation axis 37 of the cutting mechanism 38 (in the direction of the arrow in the enlarged portion of FIG. 4), and the inner peripheral end face 30 of the protective film 16 is partially covered by the cutting blade 36. The concave portion 32 is formed by scraping. The shape of the formed recess 32 varies depending on the shape of the cutting blade 36. In the example of FIG. 4, since the cutting blade 36 has a substantially spherical tip shape, the formed recess 32 has a cross-sectional shape in which the diameter of the opening is smaller than the internal diameter. The recess 32 is formed with a cross-sectional diameter of, for example, about several tens nm to several hundred nm.

次いで、図５に示すように、開口部３４によって露出した表面電極１４の表面に、無電解めっき法によってＮｉをめっきし、第１の金属膜１８を形成する。第１の金属膜１８の形成方法は、第１実施例と同様である。この際、図５に示すように、保護膜１６の内周端面３０の凹部３２内にＮｉのめっき液が入り込み、第１の金属膜１８の一部が、凹部３２内に入り込んで形成される。その結果、第１の金属膜１８と保護膜１６の内周端面３０とが強く結合され、第１の金属膜１８と保護膜１６との間に隙間が形成されることを抑制することができる。   Next, as shown in FIG. 5, Ni is plated on the surface of the surface electrode 14 exposed by the opening 34 by an electroless plating method to form a first metal film 18. The method for forming the first metal film 18 is the same as in the first embodiment. At this time, as shown in FIG. 5, the Ni plating solution enters the recess 32 of the inner peripheral end face 30 of the protective film 16, and a part of the first metal film 18 enters the recess 32. . As a result, the first metal film 18 and the inner peripheral end face 30 of the protective film 16 are strongly coupled, and the formation of a gap between the first metal film 18 and the protective film 16 can be suppressed. .

その後、第１実施例と同様に、第１の金属膜１８の表面に、無電解めっき法によってＡｕをめっきし、第２の金属膜２０を形成する。以上の各処理により、図１に示す半導体装置１０が完成する。   Thereafter, similarly to the first embodiment, the surface of the first metal film 18 is plated with Au by an electroless plating method to form the second metal film 20. Through the above processes, the semiconductor device 10 shown in FIG. 1 is completed.

以上、第２実施例について詳しく説明した。上記の通り、第２実施例の製造方法においても、保護膜１６の内周端面３０に複数個の凹部３２を形成し、その後、第１の金属膜１８を形成する。第１の金属膜１８は、その一部が、凹部３２の間に入り込むように形成される。そのため、第２実施例の製造方法による場合も、上記の第１実施例の場合と同様の効果を発揮することができる。   The second embodiment has been described in detail above. As described above, also in the manufacturing method of the second embodiment, the plurality of recesses 32 are formed on the inner peripheral end face 30 of the protective film 16, and then the first metal film 18 is formed. The first metal film 18 is formed so that a part thereof enters between the recesses 32. Therefore, also in the case of the manufacturing method of the second embodiment, the same effect as in the case of the first embodiment can be exhibited.

（第３実施例）
第３実施例について、上記の各実施例とは異なる点を中心に説明する。第３実施例も、半導体装置１０の製造方法の一部の工程が上記の各実施例とは異なる。第３実施例では、保護膜１６の内周端面３０に、保護膜１６と同じ素材の粒状物６０を複数付着させることにより、その粒状物６０の周囲に複数個の凹部３２を形成する点で、上記の各実施例とは異なる。 (Third embodiment)
The third embodiment will be described with a focus on differences from the above embodiments. The third embodiment is also different from the above embodiments in some steps of the method for manufacturing the semiconductor device 10. In the third embodiment, a plurality of concave portions 32 are formed around the granular material 60 by attaching a plurality of granular materials 60 of the same material as the protective film 16 to the inner peripheral end surface 30 of the protective film 16. This is different from the above embodiments.

第３実施例の半導体装置１０の製造方法を詳しく説明する。まず、ＩＧＢＴが作り込まれており、かつ、表面に表面電極１４が形成されている半導体基板１２を用意する。次いで、半導体基板１２の表面全面と、表面電極１４の表面全面とに、絶縁性樹脂を塗布し、半導体基板１２の表面全面と表面電極１４の表面全面とに保護膜１６を形成する。なお、本実施例では、保護膜１６の形成のために用いられる絶縁性樹脂として、ポリイミドを用いることができる。その後、保護膜１６の一部をウェットエッチングによって除去し、表面電極１４の表面を露出させるための開口部３４を形成する（図６参照）。ウェットエッチングの方法は、上記の各実施例と同様である。ウェットエッチングの結果、保護膜１６の内周端面３０がテーパー状に形成される。   A method for manufacturing the semiconductor device 10 according to the third embodiment will be described in detail. First, a semiconductor substrate 12 in which an IGBT is built and a surface electrode 14 is formed on the surface is prepared. Next, an insulating resin is applied to the entire surface of the semiconductor substrate 12 and the entire surface of the surface electrode 14, and the protective film 16 is formed on the entire surface of the semiconductor substrate 12 and the entire surface of the surface electrode 14. In this embodiment, polyimide can be used as the insulating resin used for forming the protective film 16. Thereafter, a part of the protective film 16 is removed by wet etching to form an opening 34 for exposing the surface of the surface electrode 14 (see FIG. 6). The wet etching method is the same as in each of the above embodiments. As a result of the wet etching, the inner peripheral end face 30 of the protective film 16 is formed in a tapered shape.

次いで、図６に示すように、保護膜１６の内周端面３０に、保護膜１６と同じポリイミド製の粒状物６０を付着させる。粒状物６０は、例えば、吹きつけ等により、保護膜１６の内周端面３０に付着される。粒状物６０を付着させた後、粒状物６０をベーク（加熱）して、付着させた粒状物６０を内周端面３０に固定させる。この結果、内周端面３０に付着した粒状物６０の周囲に、複数個の凹部３２が形成される。凹部３２（粒状物６０同士の間隔）は、例えば、数十ｎｍ〜数百ｎｍ程度に形成される。   Next, as shown in FIG. 6, the same polyimide granular material 60 as the protective film 16 is attached to the inner peripheral end face 30 of the protective film 16. The granular material 60 is attached to the inner peripheral end surface 30 of the protective film 16 by, for example, spraying. After the granular material 60 is adhered, the granular material 60 is baked (heated), and the adhered granular material 60 is fixed to the inner peripheral end face 30. As a result, a plurality of recesses 32 are formed around the granular material 60 attached to the inner peripheral end surface 30. The recesses 32 (intervals between the granular materials 60) are formed, for example, in the order of several tens nm to several hundreds nm.

次いで、図７に示すように、上記の各実施例と同様に、開口部３４によって露出した表面電極１４の表面に、無電解めっき法によってＮｉをめっきし、第１の金属膜１８を形成する。この際、図７に示すように、保護膜１６の内周端面３０の凹部３２内にＮｉのめっき液が入り込み、第１の金属膜１８の一部が凹部３２内に入り込んで形成される。その結果、第１の金属膜１８と保護膜１６の内周端面３０とが強く結合され、第１の金属膜１８と保護膜１６との間に隙間が形成されることを抑制することができる。   Next, as shown in FIG. 7, similarly to the above embodiments, Ni is plated on the surface of the surface electrode 14 exposed by the opening 34 by an electroless plating method to form the first metal film 18. . At this time, as shown in FIG. 7, the Ni plating solution enters the recess 32 of the inner peripheral end face 30 of the protective film 16, and a part of the first metal film 18 enters the recess 32. As a result, the first metal film 18 and the inner peripheral end face 30 of the protective film 16 are strongly coupled, and the formation of a gap between the first metal film 18 and the protective film 16 can be suppressed. .

その後、第１実施例と同様に、第１の金属膜１８の表面に、無電解めっき法によってＡｕをめっきし、第２の金属膜２０を形成する。以上の各処理により、図１に示す半導体装置１０が完成する。   Thereafter, similarly to the first embodiment, the surface of the first metal film 18 is plated with Au by an electroless plating method to form the second metal film 20. Through the above processes, the semiconductor device 10 shown in FIG. 1 is completed.

以上、第３実施例について詳しく説明した。第３実施例の製造方法による場合も、上記の第１実施例の場合と同様の効果を発揮することができる。   The third embodiment has been described in detail above. Also in the case of the manufacturing method of the third embodiment, the same effect as in the case of the first embodiment can be exhibited.

（第４実施例）
第４実施例について、上記の各実施例とは異なる点を中心に説明する。第４実施例も、半導体装置１０の製造方法の一部の工程が上記の各実施例とは異なる。第４実施例では、上記の第１の樹脂の層と上記の第２の樹脂の層とを交互に備える保護膜１６を形成し、その後、エッチング液を用いたウェットエッチングにより、第２の樹脂の層を第１の樹脂の層よりも多く溶解させ、複数個の凹部３２を形成する点で、上記の各実施例とは異なる。 (Fourth embodiment)
The fourth embodiment will be described with a focus on differences from the above embodiments. The fourth embodiment is also different from the above embodiments in some steps of the method for manufacturing the semiconductor device 10. In the fourth embodiment, the protective film 16 having the first resin layer and the second resin layer alternately formed is formed, and then the second resin is formed by wet etching using an etchant. This layer is different from the above-described embodiments in that a larger number of layers are dissolved than the first resin layer to form a plurality of recesses 32.

第４実施例の半導体装置１０の製造方法を詳しく説明する。まず、ＩＧＢＴが作り込まれており、かつ、表面に表面電極１４が形成されている半導体基板１２を用意する。次いで、半導体基板１２の表面全面と、表面電極１４の表面全面とに、第１の樹脂と、第２の樹脂とを交互に塗布する。第１の樹脂及び第２の樹脂は、ロールコーターを用いて塗布することができる。なお、第１の樹脂と第２の樹脂とを交互に塗布する間、半導体基板１２を加熱しておくことが好ましい。半導体基板１２を加熱することにより、塗布される第１の樹脂と第２の樹脂とが塗布後速やかに固化する。第１の樹脂と第２の樹脂とを交互に塗布することで、半導体基板１２の表面全面と表面電極１４の表面全面とに、第１の樹脂の層７０と第２の樹脂の層８０とを交互に備える保護膜１６が形成される。なお、ここで用いられる第１の樹脂及び第２の樹脂は、いずれも、上記の第１実施例で用いられるものと同様である。即ち、第２の樹脂は、第１の樹脂（例えばポリイミド）と比べて、保護膜１６をエッチングするエッチング液に対する溶解度（エッチングレート）が高い樹脂（例えば含フッ素ポリイミド）である。   A method for manufacturing the semiconductor device 10 according to the fourth embodiment will be described in detail. First, a semiconductor substrate 12 in which an IGBT is built and a surface electrode 14 is formed on the surface is prepared. Next, the first resin and the second resin are alternately applied to the entire surface of the semiconductor substrate 12 and the entire surface of the surface electrode 14. The first resin and the second resin can be applied using a roll coater. The semiconductor substrate 12 is preferably heated while the first resin and the second resin are alternately applied. By heating the semiconductor substrate 12, the first resin and the second resin to be applied are quickly solidified after the application. By alternately applying the first resin and the second resin, the first resin layer 70 and the second resin layer 80 are formed on the entire surface of the semiconductor substrate 12 and the entire surface of the surface electrode 14. Are formed alternately. The first resin and the second resin used here are the same as those used in the first embodiment. That is, the second resin is a resin (for example, fluorine-containing polyimide) having a higher solubility (etching rate) in an etching solution for etching the protective film 16 than the first resin (for example, polyimide).

その後、保護膜１６の一部をウェットエッチングによって除去し、表面電極１４の表面を露出させるための開口部３４を形成する（図８参照）。ウェットエッチングの方法は、上記の各実施例と同様である。上述の通り、第２の樹脂の溶解度は、第１の樹脂よりも高い。そのため、ウェットエッチングを行うと、第２の樹脂の層８０が、第１の樹脂の層７０よりも多く溶解する。その結果、図８に示すように、第２の樹脂の層８０の内周端面の位置と、第１の樹脂の層７０の内周端面の位置との間に差が生じる。即ち、保護膜１６の内周端面３０に複数個の凹部３２が形成される。凹部３２（第１の樹脂の層７０同士の間隔）は、例えば、数十ｎｍ〜数百ｎｍ程度に形成される。   Thereafter, a part of the protective film 16 is removed by wet etching to form an opening 34 for exposing the surface of the surface electrode 14 (see FIG. 8). The wet etching method is the same as in each of the above embodiments. As described above, the solubility of the second resin is higher than that of the first resin. Therefore, when wet etching is performed, the second resin layer 80 is more dissolved than the first resin layer 70. As a result, as shown in FIG. 8, a difference occurs between the position of the inner peripheral end face of the second resin layer 80 and the position of the inner peripheral end face of the first resin layer 70. That is, a plurality of recesses 32 are formed on the inner peripheral end face 30 of the protective film 16. The recesses 32 (intervals between the first resin layers 70) are, for example, about several tens of nm to several hundreds of nm.

次いで、図９に示すように、上記の各実施例と同様に、開口部３４によって露出した表面電極１４の表面に、無電解めっき法によってＮｉをめっきし、第１の金属膜１８を形成する。この際、図９に示すように、保護膜１６の内周端面３０の凹部３２内にＮｉのめっき液が入り込み、第１の金属膜１８の一部が凹部３２内に入り込んで形成される。その結果、第１の金属膜１８と保護膜１６の内周端面３０とが強く結合され、第１の金属膜１８と保護膜１６との間に隙間が形成されることを抑制することができる。   Next, as shown in FIG. 9, similarly to the above embodiments, Ni is plated on the surface of the surface electrode 14 exposed by the opening 34 by an electroless plating method to form the first metal film 18. . At this time, as shown in FIG. 9, the Ni plating solution enters the recess 32 of the inner peripheral end face 30 of the protective film 16, and a part of the first metal film 18 enters the recess 32. As a result, the first metal film 18 and the inner peripheral end face 30 of the protective film 16 are strongly coupled, and the formation of a gap between the first metal film 18 and the protective film 16 can be suppressed. .

その後、第１実施例と同様に、第１の金属膜１８の表面に、無電解めっき法によってＡｕをめっきし、第２の金属膜２０を形成する。以上の各処理により、図１に示す半導体装置１０が完成する。   Thereafter, similarly to the first embodiment, the surface of the first metal film 18 is plated with Au by an electroless plating method to form the second metal film 20. Through the above processes, the semiconductor device 10 shown in FIG. 1 is completed.

以上、第４実施例について詳しく説明した。第４実施例の製造方法による場合も、上記の第１実施例の場合と同様の効果を発揮することができる。   The fourth embodiment has been described in detail above. Also in the case of the manufacturing method of the fourth embodiment, the same effects as in the case of the first embodiment can be exhibited.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. For example, the following modifications may be adopted.

（変形例１）半導体基板１２には、ＩＧＢＴに限らず、ＭＯＳＦＥＴやダイオード等の他のパワー半導体素子が作り込まれていてもよい。また、半導体基板１２は、Ｓｉ材料製のものに限られず、ＳｉＣ材料製のものやＧａＮ材料製のものであってもよい。 (Modification 1) The semiconductor substrate 12 is not limited to the IGBT, and other power semiconductor elements such as MOSFETs and diodes may be formed therein. Further, the semiconductor substrate 12 is not limited to one made of Si material, and may be made of SiC material or GaN material.

（変形例２）表面電極１４と、第１の金属膜１８と、第２の金属膜２０は、それぞれ、上記の各素材に代えて、他の金属材料によって形成されていてもよい。例えば、表面電極１４をＡｌＳｉ合金やＡｌＣｕ合金で形成してもよい。また、例えば、第１の金属膜１８をＮｉＢやＮｉＰで形成してもよい。また、例えば、第２の金属膜２０をＡｇで形成してもよい。 (Modification 2) The surface electrode 14, the first metal film 18, and the second metal film 20 may be formed of other metal materials instead of the respective materials described above. For example, the surface electrode 14 may be formed of an AlSi alloy or an AlCu alloy. For example, the first metal film 18 may be formed of NiB or NiP. Further, for example, the second metal film 20 may be formed of Ag.

（変形例３）上記の第２実施例では、切削刃３６を有する切削機構３８を用いて、保護膜１６の内周端面３０を切削して、凹部３２を形成しているが、第２実施例における凹部３２の形成方法は上記の方法に限られず、例えば、サンドブラスト法等、他の任意の機械加工方法によって形成してもよい。 (Modification 3) In the second embodiment, the recess 32 is formed by cutting the inner peripheral end face 30 of the protective film 16 by using the cutting mechanism 38 having the cutting blade 36. The formation method of the recessed part 32 in an example is not restricted to said method, For example, you may form by other arbitrary machining methods, such as a sandblasting method.

（変形例４）上記の各実施例では、保護膜１６の内周端面３０には、複数個の凹部３２が形成されているが、凹部３２は一個のみ形成されていてもよい。 (Modification 4) In each of the above embodiments, the inner peripheral end face 30 of the protective film 16 has a plurality of recesses 32, but only one recess 32 may be formed.

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０：半導体装置
１２：半導体基板
１４：表面電極
１６：保護膜
１８：第１の金属膜
２０：第２の金属膜
３０：内周端面
３２：凹部
３４：開口部
３６：切削刃
３８：切削機構
４０：第１の樹脂
５０：第２の樹脂の粒状物
６０：粒状物
７０：第１の樹脂の層
８０：第２の樹脂の層 10: Semiconductor device 12: Semiconductor substrate 14: Surface electrode 16: Protective film 18: First metal film 20: Second metal film 30: Inner peripheral end face 32: Recess 34: Opening 36: Cutting blade 38: Cutting mechanism 40: First resin 50: Granules of second resin 60: Granules 70: First resin layer 80: Second resin layer

Claims (3)

半導体装置を製造する方法であって、
前記半導体装置は、
半導体基板と、
前記半導体基板の表面の一部に形成される電極と、
前記電極の外周縁部の表面を被覆する保護膜と、
前記電極のうち前記保護膜で被覆されていない部分の表面に形成される第１の金属膜と、
前記第１の金属膜の表面に形成される第２の金属膜と、を備え、
前記第２の金属膜は、前記第１の金属膜と異なる金属で形成されており、
前記保護膜の内周端面には、一個又は複数個の凹部が形成されており、
前記凹部は、前記内周端面における開口幅が、内部の幅よりも狭く形成されており、
前記第１の金属膜は、その一部が前記凹部内に入り込んでおり、
前記電極の外周縁部の表面を被覆するように、第１の樹脂に、前記第１の樹脂と比べてエッチング液による溶解度が高い第２の樹脂の粒状物を混入した絶縁性樹脂を用いて前記保護膜を形成する保護膜形成工程と、
前記保護膜の内周端面に露出する前記粒状物をウェットエッチングすることによって、前記保護膜の内周端面に前記一個又は複数個の凹部を形成する凹部形成工程と、
前記電極のうち前記保護膜で被覆されていない部分の表面に前記第１の金属膜を形成する第１の金属膜形成工程と、
前記第１の金属膜の表面に、前記第１の金属膜と異なる金属で前記第２の金属膜を形成する第２の金属膜形成工程と、を備えており、
前記第１の金属膜形成工程では、前記第１の金属膜の一部が前記凹部内に入り込んで形成される、
半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising:
The semiconductor device includes:
A semiconductor substrate;
An electrode formed on a part of the surface of the semiconductor substrate;
A protective film covering the surface of the outer peripheral edge of the electrode;
A first metal film formed on the surface of the electrode not covered with the protective film;
A second metal film formed on the surface of the first metal film,
The second metal film is made of a metal different from the first metal film,
On the inner peripheral end surface of the protective film, one or a plurality of recesses are formed,
The concave portion is formed such that the opening width in the inner peripheral end face is narrower than the internal width,
A part of the first metal film enters the recess ,
Using an insulating resin in which the first resin is mixed with particulates of the second resin, which has higher solubility in the etchant than the first resin, so as to cover the surface of the outer peripheral edge of the electrode. A protective film forming step of forming the protective film;
A recess forming step of forming the one or more recesses on the inner peripheral end surface of the protective film by wet etching the granular material exposed on the inner peripheral end surface of the protective film;
A first metal film forming step of forming the first metal film on a surface of a portion of the electrode that is not covered with the protective film;
A second metal film forming step of forming the second metal film with a metal different from the first metal film on the surface of the first metal film,
In the first metal film formation step, a part of the first metal film is formed so as to enter the recess.
A method for manufacturing a semiconductor device. 半導体装置を製造する方法であって、A method for manufacturing a semiconductor device, comprising:
前記半導体装置は、The semiconductor device includes:
半導体基板と、A semiconductor substrate;
前記半導体基板の表面の一部に形成される電極と、An electrode formed on a part of the surface of the semiconductor substrate;
前記電極の外周縁部の表面を被覆する保護膜と、A protective film covering the surface of the outer peripheral edge of the electrode;
前記電極のうち前記保護膜で被覆されていない部分の表面に形成される第１の金属膜と、A first metal film formed on the surface of the electrode not covered with the protective film;
前記第１の金属膜の表面に形成される第２の金属膜と、を備え、A second metal film formed on the surface of the first metal film,
前記第２の金属膜は、前記第１の金属膜と異なる金属で形成されており、The second metal film is made of a metal different from the first metal film,
前記保護膜の内周端面には、一個又は複数個の凹部が形成されており、On the inner peripheral end surface of the protective film, one or a plurality of recesses are formed,
前記凹部は、前記内周端面における開口幅が、内部の幅よりも狭く形成されており、The concave portion is formed such that the opening width in the inner peripheral end face is narrower than the internal width,
前記第１の金属膜は、その一部が前記凹部内に入り込んでおり、A part of the first metal film enters the recess,
前記電極の外周縁部の表面を被覆する前記保護膜を形成する保護膜形成工程と、A protective film forming step of forming the protective film covering the surface of the outer peripheral edge of the electrode;
前記保護膜の内周端面の一部を機械加工によって切削することにより、前記保護膜の前記内周端面に前記一個又は複数個の凹部を形成する凹部形成工程と、A recess forming step of forming the one or a plurality of recesses in the inner peripheral end surface of the protective film by cutting a part of the inner peripheral end surface of the protective film by machining;
前記電極のうち前記保護膜で被覆されていない部分の表面に前記第１の金属膜を形成する第１の金属膜形成工程と、A first metal film forming step of forming the first metal film on a surface of a portion of the electrode that is not covered with the protective film;
前記第１の金属膜の表面に、前記第１の金属膜と異なる金属で前記第２の金属膜を形成する第２の金属膜形成工程と、を備えており、A second metal film forming step of forming the second metal film with a metal different from the first metal film on the surface of the first metal film,
前記第１の金属膜形成工程では、前記第１の金属膜の一部が前記凹部内に入り込んで形成される、In the first metal film formation step, a part of the first metal film is formed so as to enter the recess.
半導体装置の製造方法。A method for manufacturing a semiconductor device. 半導体装置を製造する方法であって、A method for manufacturing a semiconductor device, comprising:
前記半導体装置は、The semiconductor device includes:
半導体基板と、A semiconductor substrate;
前記半導体基板の表面の一部に形成される電極と、An electrode formed on a part of the surface of the semiconductor substrate;
前記電極の外周縁部の表面を被覆する保護膜と、A protective film covering the surface of the outer peripheral edge of the electrode;
前記電極のうち前記保護膜で被覆されていない部分の表面に形成される第１の金属膜と、A first metal film formed on the surface of the electrode not covered with the protective film;
前記第１の金属膜の表面に形成される第２の金属膜と、を備え、A second metal film formed on the surface of the first metal film,
前記第２の金属膜は、前記第１の金属膜と異なる金属で形成されており、The second metal film is made of a metal different from the first metal film,
前記保護膜の内周端面には、複数個の凸部が形成されており、A plurality of convex portions are formed on the inner peripheral end face of the protective film,
前記複数個の凸部の間に一個又は複数個の凹部が形成されており、One or a plurality of concave portions are formed between the plurality of convex portions,
前記凹部は、前記内周端面における隣接する凸部同士の間の距離が、前記凹部の内部であって、前記隣接する凸部同士の間の距離が最も短い部分の距離よりも長く形成されており、The concave portion is formed such that the distance between adjacent convex portions on the inner peripheral end surface is longer than the distance between the adjacent convex portions and the shortest distance between the adjacent convex portions. And
前記第１の金属膜は、その一部が前記凹部内に入り込んでおり、A part of the first metal film enters the recess,
前記電極の外周縁部の表面を被覆する前記保護膜を形成する保護膜形成工程と、A protective film forming step of forming the protective film covering the surface of the outer peripheral edge of the electrode;
前記保護膜の内周端面に粒状物を付着させて前記内周端面に前記複数個の凸部を形成することにより、前記複数個の凸部の間に前記一個又は複数個の凹部を形成する凹部形成工程と、Forming the plurality of convex portions on the inner peripheral end surface by attaching a granular material to the inner peripheral end surface of the protective film, thereby forming the one or a plurality of concave portions between the plurality of convex portions. A recess forming step;
前記電極のうち前記保護膜で被覆されていない部分の表面に第１の金属膜を形成する第１の金属膜形成工程と、A first metal film forming step of forming a first metal film on a surface of a portion of the electrode that is not covered with the protective film;
前記第１の金属膜の表面に、前記第１の金属膜と異なる金属で第２の金属膜を形成する第２の金属膜形成工程と、を備えており、And a second metal film forming step of forming a second metal film with a metal different from the first metal film on the surface of the first metal film,
前記第１の金属膜形成工程では、前記第１の金属膜の一部が前記凹部内に入り込んで形成される、In the first metal film formation step, a part of the first metal film is formed so as to enter the recess.
半導体装置の製造方法。A method for manufacturing a semiconductor device.
JP2011244185A 2011-11-08 2011-11-08 Semiconductor device manufacturing method and semiconductor device Expired - Fee Related JP5664526B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011244185A JP5664526B2 (en) 2011-11-08 2011-11-08 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011244185A JP5664526B2 (en) 2011-11-08 2011-11-08 Semiconductor device manufacturing method and semiconductor device

Publications (2)

Publication Number Publication Date
JP2013102013A JP2013102013A (en) 2013-05-23
JP5664526B2 true JP5664526B2 (en) 2015-02-04

Family

ID=48622380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011244185A Expired - Fee Related JP5664526B2 (en) 2011-11-08 2011-11-08 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP5664526B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5893225B2 (en) * 2014-01-20 2016-03-23 三菱電機株式会社 Semiconductor element, manufacturing method thereof, and semiconductor device
JP6974810B2 (en) * 2016-08-25 2021-12-01 株式会社東レリサーチセンター Method for preparing a sample table for microspectroscopic analysis

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191451A (en) * 1988-01-27 1989-08-01 Hitachi Ltd Manufacture of semiconductor device
JP3326466B2 (en) * 1996-10-15 2002-09-24 松下電器産業株式会社 Method for forming electrodes of semiconductor device
JP3949505B2 (en) * 2002-04-26 2007-07-25 シャープ株式会社 CONNECTION TERMINAL, ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE, AND ITS MANUFACTURING METHOD
JP2010267641A (en) * 2009-05-12 2010-11-25 Panasonic Corp Semiconductor device

Also Published As

Publication number Publication date
JP2013102013A (en) 2013-05-23

Similar Documents

Publication Publication Date Title
JP6441025B2 (en) Manufacturing method of semiconductor chip
JP6249933B2 (en) Semiconductor element, semiconductor device, and method of manufacturing semiconductor element
JP5621334B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6406975B2 (en) Semiconductor element and semiconductor device
JP2010272621A5 (en) Semiconductor device
JPWO2009013918A1 (en) Thermoelectric element, thermoelectric module, and method of manufacturing thermoelectric element
JP2012504875A5 (en)
JP2007194514A5 (en)
JP5664526B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2005051149A5 (en)
KR20180090200A (en) Bond pad protection for harsh media application
JP2008135999A5 (en)
JP2010232626A (en) Heat sink and method of fabricating the same
JP5893225B2 (en) Semiconductor element, manufacturing method thereof, and semiconductor device
JP2006114827A (en) Semiconductor device
JP2008235786A5 (en)
JP2015076470A (en) Semiconductor device
US9764949B2 (en) Anodic oxide film structure cutting method and unit anodic oxide film structure
TWI647860B (en) Thermal compression bonding approaches for foil-based metallization of solar cells
JP2007036074A (en) Method for manufacturing semiconductor device
JP2010251695A (en) Method of forming pattern of insulating resin film on surface of substrate and semiconductor device
JP2019149472A5 (en)
JP2011129612A (en) Method for manufacturing semiconductor device and semiconductor device
JP2010034278A (en) Semiconductor device
JP2008041708A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R151 Written notification of patent or utility model registration

Ref document number: 5664526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees