JP5537342B2 - チョッパスタビライズドアンプ - Google Patents
チョッパスタビライズドアンプ Download PDFInfo
- Publication number
- JP5537342B2 JP5537342B2 JP2010195764A JP2010195764A JP5537342B2 JP 5537342 B2 JP5537342 B2 JP 5537342B2 JP 2010195764 A JP2010195764 A JP 2010195764A JP 2010195764 A JP2010195764 A JP 2010195764A JP 5537342 B2 JP5537342 B2 JP 5537342B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- modulated
- modulation
- chopper stabilized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 27
- 102100036943 Cytoplasmic protein NCK1 Human genes 0.000 description 42
- 108700037713 Cytoplasmic protein NCK1 Proteins 0.000 description 42
- 108700002138 Nck Proteins 0.000 description 42
- 102100036952 Cytoplasmic protein NCK2 Human genes 0.000 description 16
- 108700037657 Cytoplasmic protein NCK2 Proteins 0.000 description 16
- HODRFAVLXIFVTR-RKDXNWHRSA-N tevenel Chemical compound NS(=O)(=O)C1=CC=C([C@@H](O)[C@@H](CO)NC(=O)C(Cl)Cl)C=C1 HODRFAVLXIFVTR-RKDXNWHRSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
まず、本発明の第1の実施形態を説明する。以下、第1の実施形態によるチョッパスタビライズドアンプの構成について、図1を用いて説明する。図1は、第1の実施形態によるチョッパスタビライズドアンプの構成を示している。図1において、図10に示す従来のチョッパスタビライズドアンプCHOP_AMPと同一の部分には同一の符号を付与し、説明を省略する。
次に、本発明の第2の実施形態を説明する。以下、第2の実施形態によるチョッパスタビライズドアンプの構成について、図4を用いて説明する。図4は、第2の実施形態によるチョッパスタビライズドアンプの構成を示している。図4において、図1に示す第1の実施形態によるチョッパスタビライズドアンプCHOP_AMP1と同一の部分には同一の符号を付与し、説明を省略する。
次に、本発明の第3の実施形態を説明する。以下、第3の実施形態によるチョッパスタビライズドアンプの構成について、図6を用いて説明する。図6は、図4に示すチョッパスタビライズドアンプCHOP_AMP2を構成するローパスフィルタLPの具体的な構成を示している。
次に、本発明の第4の実施形態を説明する。以下、第4の実施形態によるチョッパスタビライズドアンプの構成について、図7を用いて説明する。図7は、第4の実施形態によるチョッパスタビライズドアンプの構成を示している。図7において、図4に示す第2の実施形態によるチョッパスタビライズドアンプCHOP_AMP2と同一の部分には同一の符号を付与し、説明を省略する。
SR+=Cu1/Ct1 ・・・(3)
SR−=Cu2/Ct1 ・・・(4)
次に、本発明の第5の実施形態を説明する。以下、第5の実施形態によるチョッパスタビライズドアンプの構成について、図9を用いて説明する。図9は、図7に示すチョッパスタビライズドアンプCHOP_AMP3を構成する変調信号生成部MOD_MEANおよび復調信号生成部DEMOD_MEANの具体的な構成を示している。第5の実施形態における変調信号生成部MOD_MEANの構成は、図8に示す変調信号生成部MOD_MEANの構成と同じであるため、同一の符号を付与し、その詳細な説明は省略する。
Claims (7)
- 所定の周波数を有する矩形波である変調信号を使って、入力信号をデジタル的に第1の被変調信号に変換する変調回路と、
前記第1の被変調信号を増幅して、第2の被変調信号に変換する演算増幅回路と、
前記第1の被変調信号と前記第2の被変調信号の周波数成分の違いに対応する波形をもった復調信号を使って、アナログ的に前記第2の被変調信号を出力信号に変換する復調回路と、
前記変調回路と前記復調回路に接続され、前記変調信号を前記変調回路に供給し、前記変調信号に基づいて生成された前記復調信号を前記復調回路に供給する変調復調信号生成部と、
を有し、
前記変調復調信号生成部は、
矩形波を前記変調信号として出力する変調信号生成部と、
前記矩形波が入力され、前記矩形波の高周波成分のみを減衰させた信号を前記復調信号として出力するローパスフィルタと、
を有することを特徴とするチョッパスタビライズドアンプ。 - 前記ローパスフィルタのカットオフ周波数は前記演算増幅回路のカットオフ周波数と略一致することを特徴とする請求項1に係るチョッパスタビライズドアンプ。
- 前記ローパスフィルタは、抵抗器とキャパシタを有することを特徴とする請求項2に係るチョッパスタビライズドアンプ。
- 前記ローパスフィルタは、前記演算増幅回路と同一の特性を有する第2の演算増幅回路を有することを特徴とする請求項2に係るチョッパスタビライズドアンプ。
- 所定の周波数を有する矩形波である変調信号を使って、入力信号をデジタル的に第1の被変調信号に変換する変調回路と、
前記第1の被変調信号を増幅して、第2の被変調信号に変換する演算増幅回路と、
前記第1の被変調信号と前記第2の被変調信号の周波数成分の違いに対応する波形をもった復調信号を使って、アナログ的に前記第2の被変調信号を出力信号に変換する復調回路と、
前記変調回路と前記復調回路に接続され、前記変調信号を前記変調回路に供給し、前記変調信号に基づいて生成された前記復調信号を前記復調回路に供給する変調復調信号生成部と、
を有し、
前記変調復調信号生成部は、
矩形波を前記変調信号として出力する変調信号生成部と、
前記矩形波の高周波成分のみを減衰させた信号を前記復調信号として出力する復調信号生成部と、
を有することを特徴とするチョッパスタビライズドアンプ。 - 前記変調信号生成部はNOT回路であり、前記復調信号生成部は電流設定機能つきNOT回路であることを特徴とする請求項5に係るチョッパスタビライズドアンプ。
- 前記変調信号生成部はNOT回路であり、前記復調信号生成部は前記変調信号生成部よりも負荷容量の大きなNOT回路であることを特徴とする請求項5に係るチョッパスタビライズドアンプ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010195764A JP5537342B2 (ja) | 2010-09-01 | 2010-09-01 | チョッパスタビライズドアンプ |
US13/221,432 US8248158B2 (en) | 2010-09-01 | 2011-08-30 | Chopper stabilized amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010195764A JP5537342B2 (ja) | 2010-09-01 | 2010-09-01 | チョッパスタビライズドアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012054766A JP2012054766A (ja) | 2012-03-15 |
JP5537342B2 true JP5537342B2 (ja) | 2014-07-02 |
Family
ID=45696352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010195764A Expired - Fee Related JP5537342B2 (ja) | 2010-09-01 | 2010-09-01 | チョッパスタビライズドアンプ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8248158B2 (ja) |
JP (1) | JP5537342B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI426371B (zh) * | 2011-03-30 | 2014-02-11 | Global Unichip Corp | 能帶隙參考電路 |
JP2014036420A (ja) * | 2012-08-10 | 2014-02-24 | Toshiba Corp | 信号サンプル回路および無線受信機 |
US10663994B2 (en) * | 2018-03-08 | 2020-05-26 | Macronix International Co., Ltd. | Auto-calibrated bandgap reference |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3471687A (en) * | 1968-10-11 | 1969-10-07 | Us Army | Chopper stabilized amplifier |
FR2316788A1 (fr) * | 1975-07-01 | 1977-01-28 | Commissariat Energie Atomique | Procede et dispositif d'elimination de la tension residuelle d'erreur d'un amplificateur |
US4191929A (en) * | 1978-06-05 | 1980-03-04 | Analogic Corporation | Isolation amplifier with high linearity |
JPS6145611A (ja) * | 1984-08-10 | 1986-03-05 | Toshiba Corp | 同期整流回路 |
JPS6189704A (ja) | 1984-10-08 | 1986-05-07 | Anarogu Debaisezu Kk | 絶縁増幅器 |
JPH0232607A (ja) * | 1988-07-22 | 1990-02-02 | Delphi Co Ltd | チョッパ増幅回路のタイミング制御方法 |
US6259313B1 (en) * | 1999-04-19 | 2001-07-10 | National Semiconductor Corporation | Chopper-stabilized telescopic differential amplifier |
US6462612B1 (en) * | 2001-06-28 | 2002-10-08 | Intel Corporation | Chopper stabilized bandgap reference circuit to cancel offset variation |
WO2006031704A2 (en) * | 2004-09-10 | 2006-03-23 | Quantum Applied Science & Research, Inc. | Amplifier circuit and method for reducing voltage and current noise |
US7538705B2 (en) * | 2006-07-25 | 2009-05-26 | Microchip Technology Incorporated | Offset cancellation and reduced source induced 1/f noise of voltage reference by using bit stream from over-sampling analog-to-digital converter |
US7385443B1 (en) * | 2007-01-31 | 2008-06-10 | Medtronic, Inc. | Chopper-stabilized instrumentation amplifier |
-
2010
- 2010-09-01 JP JP2010195764A patent/JP5537342B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-30 US US13/221,432 patent/US8248158B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012054766A (ja) | 2012-03-15 |
US8248158B2 (en) | 2012-08-21 |
US20120049950A1 (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7479826B2 (en) | Chopper amplifier circuit and semiconductor device | |
JP5215399B2 (ja) | 改良されたローパワー、ローノイズアンプシステム | |
TWI459717B (zh) | 放大器電路與調變信號產生電路 | |
JP2008011132A (ja) | 90度移相器 | |
JP6128611B2 (ja) | 演算増幅器 | |
US20060158244A1 (en) | Circuits and methods for minimizing chopping artifacts at the output of a chopper-stabilized operational amplifier | |
JP2007049220A (ja) | Btl方式の増幅回路 | |
JP5537342B2 (ja) | チョッパスタビライズドアンプ | |
CN104426523A (zh) | 具有减小的抖动的波形转换电路 | |
JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
JP5332316B2 (ja) | 差動増幅回路 | |
KR102424468B1 (ko) | 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로 | |
JP2014197752A (ja) | Fm復調装置 | |
JP5266040B2 (ja) | Pwm処理方法および処理回路 | |
JP5204902B2 (ja) | トランスファーゲート回路ならびにそれを用いた電力合成回路,電力増幅回路,送信装置および通信装置 | |
US20130328628A1 (en) | Amplifier circuits and modulation signal generating circuits therein | |
JP5733838B2 (ja) | D級増幅器 | |
JP4461480B2 (ja) | 増幅器 | |
WO2018180111A1 (ja) | ノイズ除去回路 | |
JP5492488B2 (ja) | D級増幅器 | |
JP2013172170A (ja) | トラックホールド回路 | |
JP2009105664A (ja) | D級増幅回路 | |
JP5589881B2 (ja) | 差動単相変換回路 | |
KR101167880B1 (ko) | 초퍼 앰프 회로 및 반도체 장치 | |
KR101072465B1 (ko) | 연산 상호컨덕턴스 증폭 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140425 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5537342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |