JP5532527B2 - SOI substrate and manufacturing method thereof - Google Patents

SOI substrate and manufacturing method thereof Download PDF

Info

Publication number
JP5532527B2
JP5532527B2 JP2006212276A JP2006212276A JP5532527B2 JP 5532527 B2 JP5532527 B2 JP 5532527B2 JP 2006212276 A JP2006212276 A JP 2006212276A JP 2006212276 A JP2006212276 A JP 2006212276A JP 5532527 B2 JP5532527 B2 JP 5532527B2
Authority
JP
Japan
Prior art keywords
layer
substrate
silicon
active layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006212276A
Other languages
Japanese (ja)
Other versions
JP2008041830A (en
Inventor
浩 大槻
満孝 堅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006212276A priority Critical patent/JP5532527B2/en
Publication of JP2008041830A publication Critical patent/JP2008041830A/en
Application granted granted Critical
Publication of JP5532527B2 publication Critical patent/JP5532527B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、基板に当初より含有された、もしくは製造工程において混入した重金属による汚染に起因する素子信頼性の低下を防止可能なSOI(Silicon on insulator)基板およびその製造方法に関するものである。   The present invention relates to an SOI (Silicon on insulator) substrate and a method for manufacturing the same that can prevent a decrease in device reliability due to contamination by heavy metals contained in the substrate from the beginning or mixed in the manufacturing process.

従来より、半導体デバイスが形成される活性層から重金属汚染などを効果的に除去する方法として、基板内部にIG層を設けるもしくは基板の裏面側にゲッタリング層を形成する手法がとられている。しかしながら、半導体基板としてSOI基板を用いる場合、通常のバルクの基板と異なり、Fe、Ni等の重金属の拡散が埋め込み酸化膜によってブロックされるため、単に支持基板中にゲッタリングサイトを設けても効果が無い。このため、SOI基板において基板に当初より含有された重金属もしくは製造工程中において混入した重金属による重金属汚染をゲッタリングする方法として、特許文献1、2に示す手法が提案されている。   Conventionally, as a method for effectively removing heavy metal contamination and the like from an active layer on which a semiconductor device is formed, a method of providing an IG layer inside the substrate or forming a gettering layer on the back side of the substrate has been used. However, when an SOI substrate is used as a semiconductor substrate, unlike a normal bulk substrate, diffusion of heavy metals such as Fe and Ni is blocked by a buried oxide film, so it is effective to simply provide a gettering site in a support substrate. There is no. For this reason, the methods shown in Patent Documents 1 and 2 have been proposed as methods for gettering heavy metal contamination caused by heavy metals contained in the SOI substrate from the beginning or heavy metals mixed during the manufacturing process.

特許文献1では、活性層と埋め込み酸化膜との間にゲッタリング機能を有する多結晶シリコン膜を設けている。特許文献2では、部分的に埋め込み酸化膜が形成されない領域を備えると共に、支持基板もしくは該基板裏面に何らかのゲッタリング手段を付与した構造としている。
特開平02−260428号公報 特開平5−82525号公報
In Patent Document 1, a polycrystalline silicon film having a gettering function is provided between an active layer and a buried oxide film. Patent Document 2 has a structure in which a region where a buried oxide film is not partially formed is provided and some gettering means is provided on a support substrate or the back surface of the substrate.
Japanese Patent Laid-Open No. 02-260428 JP-A-5-82525

しかしながら、特許文献1に示す手法は、多結晶シリコンの結晶粒界で重金属をゲッタリングする方法であり、多結晶シリコン膜はウェハ貼り合わせ工程及び半導体装置製造工程中の熱処理に伴って再結晶化が進み、その結晶粒径が大きくなってしまうため、重金属をゲッタリングする部位である結晶粒界の面積が減少し、デバイス形成プロセスが進むに連れてその効果が低下してしまう。   However, the technique shown in Patent Document 1 is a method of gettering heavy metal at the grain boundary of polycrystalline silicon, and the polycrystalline silicon film is recrystallized with heat treatment during the wafer bonding process and semiconductor device manufacturing process. Since the crystal grain size increases, the area of the crystal grain boundary, which is the site for gettering heavy metals, decreases, and the effect decreases as the device formation process proceeds.

また、特許文献2に示す手法では、上記のように部分的に埋め込み酸化膜が形成されていない領域がある構造であればゲッタリングが可能になるものの、SOI基板を利用するそもそもの利点、例えばリーク電流や浮遊容量を低減できるという効果が小さくなってしまう。   Further, in the method shown in Patent Document 2, gettering is possible if the structure has a region where a buried oxide film is not partially formed as described above. However, an advantage of using an SOI substrate, for example, The effect of reducing leakage current and stray capacitance is reduced.

本発明は上記点に鑑みて、SOI基板において確実にゲッタリング効果が得られるようにすることを目的とする。   In view of the above points, the present invention has an object to ensure a gettering effect in an SOI substrate.

上記目的を達成するため、本発明では、半導体材料により構成された支持基板(1)と、支持基板(1)の上に形成された埋め込み酸化膜(2)と、埋め込み酸化膜(2)を挟んで支持基板(1)の反対側に配置され、半導体材料により構成された活性層(4)と、埋め込み酸化膜(2)と活性層(4)との間、もしくは、支持基板(1)と埋め込み酸化膜(2)との間に配置され、活性層(4)との熱膨張係数の差に基づいて、熱処理時に活性層(4)に格子歪みを発生させる格子歪形成用層(3、10)と、格子歪形成用層(3、10)によって活性層(4)に形成された格子歪層と、を備えていることを第1の特徴としている。 In order to achieve the above object, in the present invention, a support substrate (1) made of a semiconductor material, a buried oxide film (2) formed on the support substrate (1), and a buried oxide film (2) are provided. The active layer (4) disposed on the opposite side of the support substrate (1) with the semiconductor material between the buried oxide film (2) and the active layer (4), or the support substrate (1). And a layer for forming a lattice strain (3) that generates lattice strain in the active layer (4) during heat treatment based on a difference in thermal expansion coefficient from the active layer (4). 10) and a lattice strain layer formed on the active layer (4) by the lattice strain formation layers (3, 10) .

このように、埋め込み酸化膜(2)と活性層(4)の間、もしくは、支持基板(1)と埋め込み酸化膜(2)との間に、活性層(4)に格子歪層を形成するための格子歪形成用層(3、10)を配置している。つまり、活性層(4)中の一部に、もしくは、支持基板(1)側において埋め込み酸化膜(2)と接するように、格子歪形成用層(3、10)を形成した構造としている。 Thus, a lattice strain layer is formed in the active layer (4) between the buried oxide film (2) and the active layer (4) or between the support substrate (1) and the buried oxide film (2). Layers (3, 10) for forming a lattice strain are provided. That is, the lattice strain forming layers (3, 10) are formed in a part of the active layer (4) or in contact with the buried oxide film (2) on the support substrate (1) side.

このため、埋め込み酸化膜(2)と活性層(4)の間に格子歪形成用層(3、10)を配置した場合には、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させて活性層(4)に格子歪層を形成することが可能となる。また、支持基板(1)と埋め込み酸化膜(2)との間に格子歪形成用層(3、10)を配置した場合には、熱膨張係数の小さい埋め込み酸化膜(2)を介しての作用となるため効果が直接作用する場合に比べて小さくなるものの格子歪形成用層(3、10)と活性層(4)との熱膨張係数の差に基づき埋め込み酸化膜(2)と活性層(4)との間に発生させられる格子歪みを、格子歪形成用層(3、10)が形成されていない場合に埋め込み酸化膜(2)と活性層(4)との間に発生し得る格子歪みよりも多くすることができる。 For this reason, when the lattice strain forming layers (3, 10) are disposed between the buried oxide film (2) and the active layer (4), the heat treatment during the wafer bonding process or the semiconductor device manufacturing process is performed. It is possible to form a lattice strain layer in the active layer (4) by generating lattice strain between them. Further, when the lattice strain forming layers (3, 10) are disposed between the support substrate (1) and the buried oxide film (2), the buried oxide film (2) having a small thermal expansion coefficient is interposed therebetween. The buried oxide film (2) and the active layer are formed on the basis of the difference in thermal expansion coefficient between the lattice strain forming layers (3, 10) and the active layer (4), although the effect is smaller than the case where the effect acts directly. When the lattice strain forming layers (3, 10) are not formed, the lattice strain generated between (4) and (4) can be generated between the buried oxide film (2) and the active layer (4). More than the lattice distortion.

したがって、この格子歪みによって活性層(4)に格子歪層が形成され、ゲッタリングサイトとして機能するため、熱処理に伴って機能低下が生じることなく、かつ、SOI基板の利点を損なわずに、SOI基板において確実にゲッタリング効果が得られるようにすることが可能となる。 Therefore, since the lattice strain layer is formed in the active layer (4) by this lattice strain and functions as a gettering site, the SOI layer does not deteriorate in function due to the heat treatment and does not impair the advantages of the SOI substrate. It is possible to ensure a gettering effect on the substrate.

例えば、格子歪形成用層としては、SiC含有層(3)やSiN含有層(10)を用いることができる。   For example, as the lattice strain forming layer, a SiC-containing layer (3) or a SiN-containing layer (10) can be used.

また、本発明では、半導体材料により構成された支持基板(1)と、支持基板(1)の上に形成された埋め込み絶縁膜(20)と、埋め込み絶縁膜(2)を挟んで支持基板(1)の反対側に配置され、半導体材料により構成された活性層(4)と、埋め込み絶縁膜(20)によって前記活性層(4)に形成された格子歪層とを有し、埋め込み絶縁膜(20)は、SiN含有層、Al23層もしくはTiO2層の少なくともいずれか1つにより構成され、活性層(4)との熱膨張係数の差に基づいて、熱処理時に活性層(4)に格子歪みを発生させて活性層(4)に格子歪層を形成するための格子歪形成用層として機能することを第2の特徴としている。 In the present invention, the supporting substrate (1) made of a semiconductor material, the embedded insulating film (20) formed on the supporting substrate (1), and the supporting substrate ( An active layer (4) disposed on the opposite side of 1) and made of a semiconductor material ; and a lattice-strained layer formed in the active layer (4) by a buried insulating film (20) , the buried insulating film (20), S iN-containing layer is constituted by at least one of the Al 2 O 3 layer or TiO 2 layer, based on the difference in thermal expansion coefficient between the active layer (4), the active layer during the heat treatment ( The second feature is that it functions as a lattice strain forming layer for generating lattice strain in the active layer (4) by generating lattice strain in 4) .

このように、埋め込み絶縁膜(20)を酸化膜の代わりに、直接S34層もしくはAl23層もしくはTiO2層等の絶縁層で構成し、これを支持基板(1)と活性層(4)の間に配置することもできる。このような構造とした場合、埋め込み絶縁膜(20)および活性層(4)の間の熱膨張率の差が拡大し、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させて活性層(4)に格子歪層を形成することが可能となる。この格子歪みによって活性層(4)に形成された格子歪層がゲッタリングサイトとして機能するため、熱処理に伴って機能低下が生じることなく、かつ、SOI基板の利点を損なわずに、SOI基板において確実にゲッタリング効果が得られるようにすることが可能となり、上記第1の特徴と同様の効果を得ることができる。 Thus, instead of the buried insulating film (20) oxide film, and an insulating layer such as a direct S i 3 N 4 layer or the Al 2 O 3 layer or TiO 2 layer, which supporting substrate (1) And the active layer (4). In the case of such a structure, the difference in thermal expansion coefficient between the buried insulating film (20) and the active layer (4) increases, and these heat treatments are performed during the wafer bonding process and the semiconductor device manufacturing process. It is possible to form a lattice strain layer in the active layer (4) by generating lattice strain therebetween . Since the lattice strain layer formed in the active layer (4) by this lattice strain functions as a gettering site, the function does not deteriorate with heat treatment, and the advantages of the SOI substrate are not impaired. The gettering effect can be surely obtained, and the same effect as the first feature can be obtained.

なお、本発明の第1の特徴を有したSOI基板は、例えば、半導体材料により構成された第1半導体基板(5)を用意する工程と、半導体材料により構成された第2半導体基板(1)を用意する工程と、第2半導体基板(1)の上に埋め込み酸化膜(2)を形成する工程と、第1半導体基板(5)の上、または、埋め込み酸化膜(2)の上に、活性層(4)との熱膨張係数の差に基づいて、熱処理時に活性層(4)に格子歪みを発生させることで活性層(4)に格子歪層を形成するための格子歪形成用層(3、10)を形成する工程と、埋め込み酸化膜(2)と格子歪み形成用層(3、10)が挟み込まれるように第1半導体基板(5)と第2半導体基板(1)とを貼り合わせる工程と、第1半導体基板(5)と第2半導体基板(1)のいずれか一方を薄型化させることで活性層(4)を形成する工程と、を含んだ製造方法にて製造することができる。 The SOI substrate having the first feature of the present invention includes, for example, a step of preparing a first semiconductor substrate (5) made of a semiconductor material, and a second semiconductor substrate (1) made of a semiconductor material. Preparing a buried oxide film (2) on the second semiconductor substrate (1), on the first semiconductor substrate (5), or on the buried oxide film (2), A lattice strain forming layer for forming a lattice strain layer in the active layer (4) by generating lattice strain in the active layer (4) during heat treatment based on a difference in thermal expansion coefficient from the active layer (4) (3, 10) and the first semiconductor substrate (5) and the second semiconductor substrate (1) so as to sandwich the buried oxide film (2) and the lattice strain formation layers (3, 10). Bonding process and any of the first semiconductor substrate (5) and the second semiconductor substrate (1) Forming an active layer (4) or one by causing thinning can be produced by inclusive manufacturing method.

また、同様に、半導体材料により構成された第1半導体基板(5)を用意する工程と、半導体材料により構成された第2半導体基板(1)を用意する工程と、第1半導体基板(5)の上に埋め込み酸化膜(2)を形成する工程と、第2半導体基板(1)の上、または、埋め込み酸化膜(2)の上に、活性層(4)との熱膨張係数の差に基づいて、熱処理時に活性層(4)に格子歪みを発生させることで活性層(4)に格子歪層を形成するための格子歪形成用層(3、10)を形成する工程と、埋め込み酸化膜(2)と格子歪み形成用層(3、10)が挟み込まれるように第1半導体基板(5)と第2半導体基板(1)とを貼り合わせる工程と、第1半導体基板(5)もしくは第2半導体基板(1)のいずれか一方を薄型化させることで活性層(4)を形成する工程と、を含んだ製造方法でも本発明の第1の特徴を有したSOI基板を製造することができる。 Similarly, a step of preparing a first semiconductor substrate (5) made of a semiconductor material, a step of preparing a second semiconductor substrate (1) made of a semiconductor material, and a first semiconductor substrate (5) Difference in thermal expansion coefficient between the step of forming the buried oxide film (2) on the first semiconductor substrate (1) and the active layer (4) on the second semiconductor substrate (1) or on the buried oxide film (2). A step of forming lattice strain forming layers (3, 10) for forming a lattice strain layer in the active layer (4) by generating lattice strain in the active layer (4) during heat treatment; Bonding the first semiconductor substrate (5) and the second semiconductor substrate (1) so that the film (2) and the lattice strain forming layers (3, 10) are sandwiched, and the first semiconductor substrate (5) or Active layer by thinning one of the second semiconductor substrates (1) 4) forming a, even inclusive manufacturing method capable of manufacturing an SOI substrate having a first feature of the present invention.

なお、これらの製造方法において、格子歪形成用層とは、当該格子歪形成用層を形成するためにイオンを注入した注入層(6、8)、つまり最終的にSOI基板が完成したときに格子歪形成用層に変化しているようなものも含む概念を示している。   In these manufacturing methods, the lattice strain forming layer is an implanted layer (6, 8) into which ions are implanted to form the lattice strain forming layer, that is, when the SOI substrate is finally completed. The concept including what is changed to the lattice strain forming layer is shown.

一方、本発明の第2の特徴を有したSOI基板は、例えば、半導体材料により構成された活性層(4)を形成するための半導体基板(5)を用意する工程と、半導体材料により構成された支持基板(1)を用意する工程と、支持基板(1)の上、または、半導体基板(5)の上に、埋め込み絶縁膜(20)を形成する工程と、埋め込み絶縁膜(20)が挟み込まれるように支持基板(1)と半導体基板(5)とを貼り合わせる工程と、半導体基板(5)を薄型化させる工程とを含む製造方法にて製造され、埋め込み絶縁膜(20)の形成工程において、SiN含有層、Al23層もしくはTiO2層の少なくともいずれか1つにより埋め込み絶縁膜(20)を形成し、該埋め込み絶縁膜(20)を活性層(4)との熱膨張係数の差に基づいて、熱処理時に活性層(4)に格子歪みを発生させることで格子歪層を形成する格子歪形成用層として機能させるようにすれば良い。 On the other hand, the SOI substrate having the second feature of the present invention includes, for example, a step of preparing a semiconductor substrate (5) for forming an active layer (4) made of a semiconductor material, and a semiconductor material. A supporting substrate (1), a step of forming a buried insulating film (20) on the supporting substrate (1) or the semiconductor substrate (5), and a buried insulating film (20) The embedded insulating film (20) is formed by a manufacturing method including a step of bonding the support substrate (1) and the semiconductor substrate (5) so as to be sandwiched and a step of thinning the semiconductor substrate (5). In the process, a buried insulating film (20) is formed by at least one of an SiN-containing layer, an Al 2 O 3 layer, or a TiO 2 layer, and the buried insulating film (20) is heated with the active layer (4). Based on difference in expansion coefficient , It is sufficient to function as the lattice strain forming layer to form a lattice-strained layer by generating the lattice strain in the active layer (4) during the heat treatment.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態が適用されたSOI基板の断面構造を示した図である。
(First embodiment)
A first embodiment of the present invention will be described. FIG. 1 is a diagram showing a cross-sectional structure of an SOI substrate to which this embodiment is applied.

図1に示すように、支持基板として機能する単結晶のシリコン基板1の表面全面に、埋め込み酸化膜として機能するシリコン酸化膜(SiO)2が形成され、その上にSiC膜そのものもしくはSiC結合が混在する格子歪形成用層として機能するSiC含有層3が形成されている。そして、更にそのSiC含有層3の表面に、活性層として機能する単結晶のシリコン層4が設けられている。このような構造により、本実施形態のSOI基板が構成されている。 As shown in FIG. 1, a silicon oxide film (SiO 2 ) 2 that functions as a buried oxide film is formed on the entire surface of a single crystal silicon substrate 1 that functions as a support substrate, and an SiC film itself or SiC bond is formed thereon. SiC-containing layer 3 functioning as a lattice strain forming layer in which is mixed is formed. Further, a single crystal silicon layer 4 functioning as an active layer is provided on the surface of the SiC-containing layer 3. With such a structure, the SOI substrate of this embodiment is configured.

このように構成されたSOI基板によれば、以下の効果を得ることができる。   According to the SOI substrate configured as described above, the following effects can be obtained.

上述した特許文献1に示されたSOI基板での問題点は、ゲッタリングサイトにウェハ貼り合わせ工程や半導体製造工程中の避けられない熱処理に伴って機能低下が生じる膜を使用していることが原因で発生する。また、特許文献2に示されたSOI基板での問題点は、基板裏面もしくは支持基板内でゲッタリングするために、部分的に埋め込み酸化膜が形成されない領域を設けることが原因で発生する。このため、熱処理に伴って機能低下が生じず、かつ、部分的に埋め込み酸化膜が形成されない領域を設けられた構造としないで、ゲッタリングサイトとして機能させられるようにする必要がある。   The problem with the SOI substrate disclosed in Patent Document 1 described above is that the gettering site uses a film that deteriorates in function due to an inevitable heat treatment during the wafer bonding process or semiconductor manufacturing process. Caused by a cause. Further, the problem with the SOI substrate disclosed in Patent Document 2 is caused by providing a region where a buried oxide film is not partially formed for gettering on the back surface of the substrate or in the support substrate. For this reason, it is necessary to make it function as a gettering site without having a structure provided with a region where a buried oxide film is not partially formed without causing a function deterioration due to heat treatment.

これに対し、本実施形態のSOI基板では、埋め込み酸化膜として機能するシリコン酸化膜2と活性層として機能するシリコン層4の間にSiC含有層3を配置している。つまり、活性層中の一部に、SiC含有層3を形成した構造としている。シリコン酸化膜2の表面に直接シリコン層4を形成した場合、シリコン酸化膜2のヤング率がシリコン層4より小さくシリコン層4に格子歪みを十分に発生させられないが、本実施形態のようにシリコン酸化膜2の表面に単結晶シリコンよりも熱膨張係数及びヤング率の大きなSiC含有層3を形成しておくことにより、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させることが可能となる。   On the other hand, in the SOI substrate of this embodiment, the SiC-containing layer 3 is disposed between the silicon oxide film 2 that functions as a buried oxide film and the silicon layer 4 that functions as an active layer. That is, the SiC-containing layer 3 is formed in a part of the active layer. When the silicon layer 4 is formed directly on the surface of the silicon oxide film 2, the Young's modulus of the silicon oxide film 2 is smaller than that of the silicon layer 4 and a sufficient lattice distortion cannot be generated in the silicon layer 4, but as in the present embodiment. By forming the SiC-containing layer 3 having a larger coefficient of thermal expansion and Young's modulus than the single crystal silicon on the surface of the silicon oxide film 2, these heat treatments are performed during the wafer bonding process and the semiconductor device manufacturing process. Lattice distortion can be generated between them.

そして、この格子歪みがゲッタリングサイトとして機能するため、熱処理に伴って機能低下が生じることなく、かつ、SOI基板の利点を損なわずに、SOI基板において確実にゲッタリング効果が得られるようにすることが可能となる。   And since this lattice distortion functions as a gettering site, the gettering effect is surely obtained in the SOI substrate without causing functional degradation due to heat treatment and without losing the advantages of the SOI substrate. It becomes possible.

これにより、重金属汚染による劣化を抑制して信頼性を高められたSOI基板を用い、SOI構造を有する半導体装置を製造することが可能となる。   As a result, it is possible to manufacture a semiconductor device having an SOI structure using an SOI substrate with improved reliability by suppressing deterioration due to heavy metal contamination.

なお、単結晶シリコンの熱膨張係数は2.5×10−6(/K)程度であり、SiCの熱膨張係数は 4.5×10−6(/K)程度である。 The thermal expansion coefficient of single crystal silicon is about 2.5 × 10 −6 (/ K), and the thermal expansion coefficient of SiC is about 4.5 × 10 −6 (/ K).

続いて、本実施形態に係るSOI基板の製造方法について説明する。図2に、本実施形態のSOI基板の製造工程を表した断面図を示し、この図を参照して説明する。   Subsequently, a method for manufacturing an SOI substrate according to the present embodiment will be described. FIG. 2 is a cross-sectional view showing the manufacturing process of the SOI substrate of this embodiment, and will be described with reference to this figure.

まず、図2(a)に示すように、デバイスを形成する活性層となるシリコン層4を形成するための単結晶のシリコン基板5を用意する。このシリコン基板1としては、例えば、CZ基板で、例えば不純物としてボロンを注入することで導電型がP型とされ、結晶面方位が<100>、抵抗率1〜50Ωcm、初期酸素濃度1.5×1018cm−3以下とされたものを用いることができる。 First, as shown in FIG. 2A, a single crystal silicon substrate 5 is prepared for forming a silicon layer 4 serving as an active layer for forming a device. The silicon substrate 1 is, for example, a CZ substrate. For example, boron is implanted as an impurity to change the conductivity type to P type, the crystal plane orientation is <100>, the resistivity is 1 to 50 Ωcm, and the initial oxygen concentration is 1.5. What was made into * 10 < 18 > cm <-3> or less can be used.

次に、図2(b)に示すように、シリコン基板5の表面全面に、カーボン(C)をドーズ量1×1016atoms/cm以上でイオン注入し、カーボンイオン注入層6を形成する。また、別の方法として、固相成長法によりシリコン基板5上にSiC膜を成膜しても良い。更に別の方法として、CVD法等によりシリコン基板5上にSiC膜を成膜しても良い。 Next, as shown in FIG. 2B, carbon (C) is ion-implanted over the entire surface of the silicon substrate 5 at a dose of 1 × 10 16 atoms / cm 2 or more to form a carbon ion-implanted layer 6. . As another method, a SiC film may be formed on the silicon substrate 5 by a solid phase growth method. As yet another method, a SiC film may be formed on the silicon substrate 5 by a CVD method or the like.

一方、図2(c)に示すように、支持基板となる単結晶のシリコン基板1を用意したのち、900〜1100℃、H:O=1:1〜2:1の分圧比の条件にて、図2(d)に示すように、シリコン基板1の表面にシリコン酸化膜2を成長させる。 On the other hand, as shown in FIG. 2 (c), After preparing a silicon substrate 1 as a supporting substrate single crystal, 900~1100 ℃, H 2: O 2 = 1: 1~2: 1 partial pressure ratio conditions 2D, a silicon oxide film 2 is grown on the surface of the silicon substrate 1 as shown in FIG.

続いて、図2(e)に示すように、シリコン酸化膜2が形成されたシリコン基板1とカーボンイオン注入層6が形成されたシリコン基板5とを、シリコン酸化膜2およびカーボンイオン注入層6が接するように突き合わせる。そして、1100℃、2〜5時間程度の熱処理を行うことで、これらを貼り合わせる。この熱処理の際に、カーボンイオン注入層6内のCが拡散してSiC結合が混在するSiC含有層3が形成される。   Subsequently, as shown in FIG. 2E, the silicon substrate 1 on which the silicon oxide film 2 is formed and the silicon substrate 5 on which the carbon ion implantation layer 6 is formed are combined with the silicon oxide film 2 and the carbon ion implantation layer 6. Butt to face. And these are bonded together by performing the heat processing for about 2-5 hours at 1100 degreeC. During this heat treatment, the SiC-containing layer 3 in which SiC in the carbon ion implanted layer 6 is diffused and SiC bonds are mixed is formed.

この後、素子領域の活性層を形成するために、CMP等により、単結晶のシリコン基板5を所定の厚さ(例えば0.1〜20μm程度)に研削、研磨を行うことで、シリコン層4を形成する。これにより、図1に示した構造のSOI基板を製造することができる。このようなSOI基板を用い、シリコン層4に半導体素子を作り込めば、重金属汚染による劣化を抑制した良好な半導体素子を形成することができる。   Thereafter, in order to form an active layer in the element region, the silicon layer 4 is obtained by grinding and polishing the single crystal silicon substrate 5 to a predetermined thickness (for example, about 0.1 to 20 μm) by CMP or the like. Form. Thereby, the SOI substrate having the structure shown in FIG. 1 can be manufactured. If a semiconductor element is formed in the silicon layer 4 using such an SOI substrate, a good semiconductor element in which deterioration due to heavy metal contamination is suppressed can be formed.

(第2実施形態)
本発明の第2実施形態について説明する。本実施形態では、上記第1実施形態において図1に示したSOI基板と同様の構造を他の手法により製造するものについて説明する。
(Second Embodiment)
A second embodiment of the present invention will be described. In the present embodiment, a structure in which the same structure as the SOI substrate shown in FIG. 1 in the first embodiment is manufactured by another method will be described.

図3に、本実施形態のSOI基板の製造工程を表した断面図を示し、この図を参照して説明する。   FIG. 3 is a cross-sectional view showing the manufacturing process of the SOI substrate of this embodiment, and will be described with reference to this figure.

まず、図3(a)に示す工程では、デバイスを形成する活性層となるシリコン層4を形成するための単結晶のシリコン基板5を用意する。このシリコン基板1としては、例えば、上述した図2(a)に示したものを用いることができる。   First, in the step shown in FIG. 3A, a single-crystal silicon substrate 5 for forming a silicon layer 4 serving as an active layer for forming a device is prepared. As this silicon substrate 1, for example, the one shown in FIG.

一方、図3(b)に示すように、支持基板となる単結晶のシリコン基板1を用意したのち、900〜1100℃、H:O=1:1〜2:1の分圧比の条件にて、図3(c)に示すように、シリコン基板1の表面にシリコン酸化膜7を成長させる。その後、図3(d)に示すように、シリコン酸化膜7の表層部全域に、カーボン(C)をドーズ量1×1017atoms/cm以上でイオン注入し、カーボンイオン注入層8を形成する。別の方法として、CVD法等によりSiC薄膜層を成膜しても良い。 On the other hand, as shown in FIG. 3B, after preparing a single crystal silicon substrate 1 as a support substrate, conditions of partial pressure ratio of 900 to 1100 ° C. and H 2 : O 2 = 1: 1 to 2: 1. Then, as shown in FIG. 3C, a silicon oxide film 7 is grown on the surface of the silicon substrate 1. Thereafter, as shown in FIG. 3D, carbon (C) is ion-implanted at a dose of 1 × 10 17 atoms / cm 2 or more over the entire surface layer portion of the silicon oxide film 7 to form a carbon ion-implanted layer 8. To do. As another method, the SiC thin film layer may be formed by a CVD method or the like.

続いて、図3(e)に示すように、シリコン酸化膜7およびカーボンイオン注入層8が形成されたシリコン基板1とシリコン基板5とを、カーボンイオン注入層6がシリコン基板5と接するように突き合わせる。そして、1100℃、2〜5時間程度の熱処理を行うことで、これらを貼り合わせる。この熱処理の際に、カーボンイオン注入層6内のCが拡散してSiC結合が混在するSiC含有層3が形成され、シリコン酸化膜7の残部により、図1に示すシリコン酸化膜2が構成される。   Subsequently, as shown in FIG. 3E, the silicon substrate 1 and the silicon substrate 5 on which the silicon oxide film 7 and the carbon ion implanted layer 8 are formed are connected so that the carbon ion implanted layer 6 is in contact with the silicon substrate 5. Match. And these are bonded together by performing the heat processing for about 2-5 hours at 1100 degreeC. During this heat treatment, C in the carbon ion implanted layer 6 is diffused to form a SiC-containing layer 3 in which SiC bonds are mixed, and the remaining silicon oxide film 7 forms the silicon oxide film 2 shown in FIG. The

この後、素子領域の活性層を形成するために、CMP等により、単結晶のシリコン基板5を所定の厚さ(例えば0.1〜20μm程度)に研削、研磨を行うことで、シリコン層4を形成する。これにより、図1に示した構造のSOI基板を製造することができる。このようなSOI基板を用い、シリコン層4に半導体素子を作り込めば、重金属汚染による劣化を抑制した良好な半導体素子を形成することができる。   Thereafter, in order to form an active layer in the element region, the silicon layer 4 is obtained by grinding and polishing the single crystal silicon substrate 5 to a predetermined thickness (for example, about 0.1 to 20 μm) by CMP or the like. Form. Thereby, the SOI substrate having the structure shown in FIG. 1 can be manufactured. If a semiconductor element is formed in the silicon layer 4 using such an SOI substrate, a good semiconductor element in which deterioration due to heavy metal contamination is suppressed can be formed.

(第3実施形態)
本発明の第3実施形態について説明する。本実施形態のSOI基板は、第1実施形態に対して、格子歪形成用層の構成を代えたもの、具体的にはSiC含有層3の代わりにSiN含有層10の層を設けたものであり、このSiN含有層10によりシリコン酸化膜2とシリコン層4の間に格子歪みを発生させるようにしている。その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(Third embodiment)
A third embodiment of the present invention will be described. The SOI substrate of the present embodiment is different from the first embodiment in that the structure of the lattice strain forming layer is changed, specifically, the SiN-containing layer 10 is provided instead of the SiC-containing layer 3. In addition, the SiN-containing layer 10 generates lattice distortion between the silicon oxide film 2 and the silicon layer 4. Since other aspects are the same as those in the first embodiment, only portions different from those in the first embodiment will be described.

図4は、本実施形態に係るSOI基板の断面図である。この図に示されるように、本実施形態のSOI基板は、図1に示したSiC含有層3に代えて、SiN含有層10を単結晶のシリコン基板1のシリコン酸化膜2上に形成したものである。   FIG. 4 is a cross-sectional view of the SOI substrate according to the present embodiment. As shown in this figure, the SOI substrate of this embodiment is obtained by forming a SiN-containing layer 10 on a silicon oxide film 2 of a single crystal silicon substrate 1 instead of the SiC-containing layer 3 shown in FIG. It is.

このように、シリコン層4の下層に単結晶シリコンよりも熱膨張係数の大きなSiN含有層10を形成しておいても、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させることが可能となる。このため、第1実施形態と同様の効果を得ることができる。   As described above, even when the SiN-containing layer 10 having a larger thermal expansion coefficient than that of single crystal silicon is formed in the lower layer of the silicon layer 4, these heat treatments are performed during the wafer bonding process and the semiconductor device manufacturing process. Lattice distortion can be generated between them. For this reason, the effect similar to 1st Embodiment can be acquired.

なお、単結晶シリコンの熱膨張係数は2.5×10−6(/K)程度であり、SiNの熱膨張係数は3.0×10−6(/K)程度である。 The thermal expansion coefficient of single crystal silicon is about 2.5 × 10 −6 (/ K), and the thermal expansion coefficient of SiN is about 3.0 × 10 −6 (/ K).

このSOI基板の製造方法は、基本的に第1実施形態において図2に示した製造方法と同様であり、図2(b)に示した工程をSiN含有層10の形成工程に変更する点のみ異なる。例えば、シリコン基板5を1050℃、NH雰囲気で熱窒化することによりSiN含有層10を形成することができる。別の方法としては、シリコン基板5をNプラズマで窒化してSiN含有層10を形成することもできる。更に別の方法としては、シリコン基板5の全面に、窒素をドーズ量1×1016atoms/cm以上イオン注入して、窒素イオン注入層を形成しても良い。更に別の方法としては、CVD法によりシリコン基板5上にSiN薄膜層を成膜してもよい。 The manufacturing method of this SOI substrate is basically the same as the manufacturing method shown in FIG. 2 in the first embodiment, and only the point shown in FIG. 2B is changed to the step of forming the SiN-containing layer 10. Different. For example, the SiN-containing layer 10 can be formed by thermally nitriding the silicon substrate 5 at 1050 ° C. in an NH 3 atmosphere. As another method, the SiN-containing layer 10 can be formed by nitriding the silicon substrate 5 with N plasma. As yet another method, a nitrogen ion implantation layer may be formed by ion implanting nitrogen at a dose of 1 × 10 16 atoms / cm 2 or more over the entire surface of the silicon substrate 5. As yet another method, a SiN thin film layer may be formed on the silicon substrate 5 by a CVD method.

一方、図2(c)、(d)に示す工程と同様に、シリコン基板1の表面にシリコン酸化膜2を成長させたのち、シリコン酸化膜2が形成されたシリコン基板1とSiN含有層10(もしくは窒素イオン注入層)が形成されたシリコン基板5とを、シリコン酸化膜2およびSiN含有層10(もしくは窒素イオン注入層)が接するように突き合わせる。そして、1100℃、2〜5時間程度の熱処理を行うことで、これらを貼り合わせる。なお、窒素イオン注入層を形成したシリコン基板5を貼り合わせる場合には、この熱処理の際に窒素イオン注入層中のNが拡散してSiN結合が混在するSiN含有層10となる。   On the other hand, similarly to the steps shown in FIGS. 2C and 2D, after the silicon oxide film 2 is grown on the surface of the silicon substrate 1, the silicon substrate 1 on which the silicon oxide film 2 is formed and the SiN-containing layer 10 are formed. The silicon substrate 5 on which the (or nitrogen ion implanted layer) is formed is abutted so that the silicon oxide film 2 and the SiN-containing layer 10 (or nitrogen ion implanted layer) are in contact with each other. And these are bonded together by performing the heat processing for about 2-5 hours at 1100 degreeC. When the silicon substrate 5 on which the nitrogen ion implanted layer is formed is bonded, N in the nitrogen ion implanted layer is diffused during the heat treatment to form the SiN-containing layer 10 in which SiN bonds are mixed.

この後、素子領域の活性層を形成するために、CMP等により、単結晶のシリコン基板5を所定の厚さ(例えば0.1〜20μm程度)に研削、研磨を行うことで、シリコン層4を形成する。これにより、図3に示した構造のSOI基板を製造することができる。このようなSOI基板を用い、シリコン層4に半導体素子を作り込めば、重金属汚染による劣化を抑制した良好な半導体素子を形成することができる。   Thereafter, in order to form an active layer in the element region, the silicon layer 4 is obtained by grinding and polishing the single crystal silicon substrate 5 to a predetermined thickness (for example, about 0.1 to 20 μm) by CMP or the like. Form. Thereby, the SOI substrate having the structure shown in FIG. 3 can be manufactured. If a semiconductor element is formed in the silicon layer 4 using such an SOI substrate, a good semiconductor element in which deterioration due to heavy metal contamination is suppressed can be formed.

なお、ここでは図4に示すSOI基板の製造方法の一例を示したが、第2実施形態と同様に、支持基板となるシリコン基板1にシリコン酸化膜2およびSiN含有層10を形成しておき、活性層となるシリコン基板5を貼り合わせるようにしても良い。   Here, an example of the method for manufacturing the SOI substrate shown in FIG. 4 has been shown. However, as in the second embodiment, the silicon oxide film 2 and the SiN-containing layer 10 are formed on the silicon substrate 1 serving as the support substrate. Alternatively, the silicon substrate 5 serving as an active layer may be bonded.

(第4実施形態)
本発明の第4実施形態について説明する。本実施形態のSOI基板は、第1、第2実施形態に対して埋め込み酸化膜、つまり埋め込み絶縁膜として機能するシリコン酸化膜2に代えて、SiC層もしくはSi層もしくはAl層もしくはTiO層等の絶縁層を単結晶のシリコン基板1上に形成し、この絶縁層を格子歪形成用層として機能させるようにしたものである。その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(Fourth embodiment)
A fourth embodiment of the present invention will be described. The SOI substrate according to the present embodiment is different from the first and second embodiments in that a SiC layer, a Si 3 N 4 layer, or an Al 2 O 3 is used instead of the buried oxide film, that is, the silicon oxide film 2 that functions as a buried insulating film. An insulating layer such as a layer or a TiO 2 layer is formed on a single crystal silicon substrate 1, and this insulating layer is made to function as a lattice strain forming layer. Since other aspects are the same as those in the first embodiment, only portions different from those in the first embodiment will be described.

図5は、本実施形態に係るSOI基板の断面図である。この図に示されるように、本実施形態のSOI基板は、図1に示したシリコン酸化膜2に代えて、SiC層もしくはSi層もしくはAl層もしくはTiO層等の絶縁層20を備えた構造とされている。 FIG. 5 is a cross-sectional view of the SOI substrate according to the present embodiment. As shown in this figure, the SOI substrate of this embodiment is an insulating layer such as a SiC layer, a Si 3 N 4 layer, an Al 2 O 3 layer, or a TiO 2 layer, instead of the silicon oxide film 2 shown in FIG. The structure includes the layer 20.

このように、シリコン酸化膜2の代わりに、直接SiC層、Si層、Al層もしくはTiO層等の絶縁層20を支持基板となるシリコン基板1と活性層となるシリコン層4の間に配置することもできる。 Thus, instead of the silicon oxide film 2, the insulating layer 20 such as a direct SiC layer, Si 3 N 4 layer, Al 2 O 3 layer, or TiO 2 layer is used as the supporting substrate and the silicon substrate 1 as the active layer. It can also be arranged between the layers 4.

このような構造とした場合、シリコン層4の下層に単結晶シリコンよりも熱膨張係数の大きな絶縁層20が形成してあるため、シリコン酸化膜2と絶縁層20およびシリコン層4の間の熱膨張率の差が拡大し、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させることが可能となる。この格子歪みがゲッタリングサイトとして機能するため、熱処理に伴って機能低下が生じることなく、かつ、SOI基板の利点を損なわずに、SOI基板において確実にゲッタリング効果が得られるようにすることが可能となり、第1実施形態と同様の効果を得ることができる。   In such a structure, since the insulating layer 20 having a thermal expansion coefficient larger than that of single crystal silicon is formed below the silicon layer 4, the heat between the silicon oxide film 2, the insulating layer 20, and the silicon layer 4 is formed. The difference in expansion coefficient is enlarged, and lattice distortion can be generated between the wafer bonding process and the heat treatment in the semiconductor device manufacturing process. Since this lattice strain functions as a gettering site, the gettering effect can be surely obtained in the SOI substrate without causing a function deterioration due to the heat treatment and without losing the advantages of the SOI substrate. It becomes possible and the same effect as a 1st embodiment can be acquired.

なお、単結晶シリコンの熱膨張係数は2.5×10−6(/K)程度であり、SiCの熱膨張係数は4.5×10−6(/K)程度、SiNの熱膨張係数は3.0×10−6(/K)程度、Alの熱膨張係数は3.9〜9.3×10−6(/K)程度、TiOの熱膨張係数は7.1〜9.2×10−6(/K)程度である。 The thermal expansion coefficient of single crystal silicon is about 2.5 × 10 −6 (/ K), the thermal expansion coefficient of SiC is about 4.5 × 10 −6 (/ K), and the thermal expansion coefficient of SiN is About 3.0 × 10 −6 (/ K), Al 2 O 3 has a thermal expansion coefficient of about 3.9 to 9.3 × 10 −6 (/ K), and TiO 2 has a thermal expansion coefficient of 7.1 to It is about 9.2 × 10 −6 (/ K).

続いて、本実施形態に係るSOI基板の製造方法について説明する。図6に、本実施形態のSOI基板の製造工程を表した断面図を示し、この図を参照して説明する。   Subsequently, a method for manufacturing an SOI substrate according to the present embodiment will be described. FIG. 6 is a cross-sectional view showing the manufacturing process of the SOI substrate of this embodiment, and will be described with reference to this figure.

まず、図6(a)に示すように、デバイスを形成する活性層となるシリコン層4を形成するための単結晶のシリコン基板5を用意する。このシリコン基板1としては、例えば、上述した図2(a)に示したものを用いることができる。次に、図6(b)に示すように、シリコン基板5の表面全面に、図2(b)に示した工程と同様の工程により、カーボンイオン注入層6を形成する。   First, as shown in FIG. 6A, a single crystal silicon substrate 5 is prepared for forming a silicon layer 4 serving as an active layer for forming a device. As this silicon substrate 1, for example, the one shown in FIG. Next, as shown in FIG. 6B, the carbon ion implanted layer 6 is formed on the entire surface of the silicon substrate 5 by the same process as that shown in FIG.

一方、図6(c)に示すように、支持基板となる単結晶のシリコン基板1を用意する。その後、図6(d)に示すように、シリコン基板1とカーボンイオン注入層6が形成されたシリコン基板5とを、カーボンイオン注入層6がシリコン基板1と接するように突き合わせる。そして、1100℃、2〜5時間程度の熱処理を行うことで、これらを貼り合わせる。この熱処理の際に、カーボンイオン注入層6内のCが拡散してSiC結合が混在するSiC含有層からなる絶縁層20が形成される。   On the other hand, as shown in FIG. 6C, a single crystal silicon substrate 1 to be a support substrate is prepared. Thereafter, as shown in FIG. 6D, the silicon substrate 1 and the silicon substrate 5 on which the carbon ion implanted layer 6 is formed are abutted so that the carbon ion implanted layer 6 is in contact with the silicon substrate 1. And these are bonded together by performing the heat processing for about 2-5 hours at 1100 degreeC. During this heat treatment, the insulating layer 20 is formed of a SiC-containing layer in which C in the carbon ion implanted layer 6 diffuses and SiC bonds are mixed.

この後、素子領域の活性層を形成するために、CMP等により、単結晶のシリコン基板5を所定の厚さ(例えば0.1〜20μm程度)に研削、研磨を行うことで、シリコン層4を形成する。これにより、図1に示した構造のSOI基板を製造することができる。このようなSOI基板を用い、シリコン層4に半導体素子を作り込めば、重金属汚染による劣化を抑制した良好な半導体素子を形成することができる。   Thereafter, in order to form an active layer in the element region, the silicon layer 4 is obtained by grinding and polishing the single crystal silicon substrate 5 to a predetermined thickness (for example, about 0.1 to 20 μm) by CMP or the like. Form. Thereby, the SOI substrate having the structure shown in FIG. 1 can be manufactured. If a semiconductor element is formed in the silicon layer 4 using such an SOI substrate, a good semiconductor element in which deterioration due to heavy metal contamination is suppressed can be formed.

なお、ここでは、シリコン基板5の表面全面にカーボンイオン注入層6を形成し、このカーボンイオン注入層6からSiC含有層からなる絶縁層20を形成する例を示したが、カーボンイオン注入層6に代えて、Si層もしくはAl層もしくはTiO層等による絶縁層20を例えばCVD法にて形成しても良い。 Here, an example in which the carbon ion implanted layer 6 is formed on the entire surface of the silicon substrate 5 and the insulating layer 20 made of the SiC-containing layer is formed from the carbon ion implanted layer 6 has been described. Instead of this, the insulating layer 20 made of Si 3 N 4 layer, Al 2 O 3 layer, TiO 2 layer or the like may be formed by, for example, the CVD method.

また、ここでは活性層として機能するシリコン基板5側に絶縁層20もしくは絶縁層20を形成するためのカーボンイオン注入層6などを形成する例を示したが、支持基板として機能するシリコン基板1側に設けるようにしても良い。   Here, an example is shown in which the insulating layer 20 or the carbon ion implantation layer 6 for forming the insulating layer 20 is formed on the silicon substrate 5 side that functions as an active layer, but the silicon substrate 1 side that functions as a support substrate is shown. You may make it provide in.

(第5実施形態)
本発明の第5実施形態について説明する。本実施形態のSOI基板は、第1、第2実施形態に対して埋め込み酸化膜となるシリコン酸化膜2とSiC含有層3もしくはSiN含有層10の配置を逆転させたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(Fifth embodiment)
A fifth embodiment of the present invention will be described. The SOI substrate according to the present embodiment is obtained by reversing the arrangement of the silicon oxide film 2 and the SiC-containing layer 3 or the SiN-containing layer 10 as the buried oxide film with respect to the first and second embodiments. Since it is the same as that of 1st Embodiment, only a different part from 1st Embodiment is demonstrated.

図7は、本実施形態に係るSOI基板の断面図である。この図に示されるように、本実施形態のSOI基板は、支持基板となるシリコン基板1の表面全面にSiC含有層3とシリコン酸化膜2が順番に形成され、シリコン酸化膜2の表面に活性層となるシリコン層4が形成された構造とされている。   FIG. 7 is a cross-sectional view of the SOI substrate according to the present embodiment. As shown in this figure, in the SOI substrate of the present embodiment, a SiC-containing layer 3 and a silicon oxide film 2 are formed in order on the entire surface of a silicon substrate 1 serving as a support substrate, and active on the surface of the silicon oxide film 2. The silicon layer 4 to be a layer is formed.

このような構造とされていても、熱膨張係数の小さい埋め込み酸化膜(2)を介しての作用となるため効果が直接作用する場合に比べて小さくなるもののシリコン酸化膜2とシリコン層4との間に格子歪みを生じさせることが可能となる。より詳しくは、SiC含有層3とシリコン酸化膜2との熱膨張係数の差に基づきシリコン酸化膜2とシリコン層4との間に発生させられる格子歪みは、SiC含有層3が形成されていない場合にシリコン酸化膜2とシリコン層4との間に発生し得る格子歪みよりも十分に多くなる。   Even with such a structure, the silicon oxide film 2 and the silicon layer 4 are less effective compared to the case where the effect is directly exerted because of the action through the buried oxide film (2) having a small thermal expansion coefficient. It is possible to cause lattice distortion between the two. More specifically, the lattice strain generated between the silicon oxide film 2 and the silicon layer 4 based on the difference in thermal expansion coefficient between the SiC-containing layer 3 and the silicon oxide film 2 does not form the SiC-containing layer 3. In this case, the lattice distortion is sufficiently larger than the lattice distortion that can occur between the silicon oxide film 2 and the silicon layer 4.

このため、シリコン酸化膜2とシリコン層4との間に発生した格子歪みをゲッタリングサイトとして機能させることができ、熱処理に伴って機能低下が生じることなく、かつ、SOI基板の利点を損なわずに、SOI基板において確実にゲッタリング効果が得られるようにすることが可能となり、第1実施形態と同様の効果を得ることができる。   For this reason, the lattice distortion generated between the silicon oxide film 2 and the silicon layer 4 can function as a gettering site, the function does not deteriorate with heat treatment, and the advantage of the SOI substrate is not impaired. In addition, the gettering effect can be surely obtained in the SOI substrate, and the same effect as in the first embodiment can be obtained.

なお、このような構造となるSOI基板の製造方法は、第1実施形態で図2に示した工程や第2実施形態の図3で示した工程において、支持基板と活性層を入れ替えるだけで良い。   In addition, the manufacturing method of the SOI substrate having such a structure only needs to replace the support substrate and the active layer in the step shown in FIG. 2 in the first embodiment and the step shown in FIG. 3 in the second embodiment. .

また、ここでは格子歪形成用層としてSiC含有層3を例に挙げたが、上記第3実施形態で説明したSiN含有層10に代えても同様のことが言える。   Here, the SiC-containing layer 3 is taken as an example of the lattice strain forming layer, but the same can be said even if it is replaced with the SiN-containing layer 10 described in the third embodiment.

(他の実施形態)
上記各実施形態では、単結晶のシリコン層4の下層全面に単結晶シリコンより熱膨張係数の大きい層となるSiC含有層3、SiN含有層10もしくは絶縁層20を形成したが、それらはストライプ状、ドット状、網目状など、シリコン層4の下層全面ではなく部分的に形成しても、上記と同様の効果を得ることができる。
(Other embodiments)
In each of the above embodiments, the SiC-containing layer 3, the SiN-containing layer 10, or the insulating layer 20, which has a larger thermal expansion coefficient than the single crystal silicon, is formed on the entire lower layer of the single crystal silicon layer 4. The same effect as described above can be obtained by forming a part of the silicon layer 4 instead of the entire lower layer, such as a dot shape or a mesh shape.

また、上記各実施形態では、シリコン基板1やシリコン層4のように、単結晶のシリコンを半導体材料として用いた場合について説明したが、GaAsのような他の半導体材料を用いる場合についても、本発明を適用することができる。すなわち、上記各実施形態では、埋め込み絶縁膜として機能するシリコン酸化膜2がシリコン層4より柔らかいため、活性層となるシリコン層4に格子歪みを形成できないことから、活性層に対して格子歪みを形成するための格子歪形成用層としてSiC含有層3やSiN含有層10もしくは絶縁膜20を形成したが、同様の作用を生じさせることにより、他の半導体材料を用いる場合においても上記効果を得ることが可能である。   In each of the above embodiments, the case where single crystal silicon is used as a semiconductor material, such as the silicon substrate 1 or the silicon layer 4, has been described. However, the case where another semiconductor material such as GaAs is used is also described. The invention can be applied. That is, in each of the above embodiments, since the silicon oxide film 2 functioning as a buried insulating film is softer than the silicon layer 4, lattice strain cannot be formed in the silicon layer 4 serving as the active layer. The SiC-containing layer 3, the SiN-containing layer 10, or the insulating film 20 is formed as a lattice strain forming layer for forming the same, but the above-described effect can be obtained even when other semiconductor materials are used by causing the same action. It is possible.

例えば、半導体材料としてGaAsを用いる場合、GaAsの熱膨張係数が7.0×10−6(/K)程度と高い値となるが、この熱膨張係数と差が大きく、かつ、GaAsよりもヤング率が大きくて、GaAsが熱処理したときに格子歪みが形成できるような格子歪形成用層を配置すれば良い。 For example, when GaAs is used as the semiconductor material, the thermal expansion coefficient of GaAs is a high value of about 7.0 × 10 −6 (/ K), but the difference from the thermal expansion coefficient is large, and it is younger than GaAs. A lattice strain forming layer that has a high rate and can form lattice strain when GaAs is heat-treated may be disposed.

なお、上記各実施形態では記載していないが、勿論、活性層4を形成するためのシリコン基板5に対して、予めゲッタリングサイトを形成しておくこともできる。このようにすれば、そのゲッタリングサイトが熱処理などによって減少しようとしても、上述した格子歪みによりそれが減らないような状況とできるため、予めゲッタリングサイトを形成しておくと効果的である。   Although not described in the above embodiments, of course, a gettering site may be formed in advance for the silicon substrate 5 for forming the active layer 4. In this way, even if the gettering site is reduced by heat treatment or the like, it is possible to prevent the gettering site from being reduced by the lattice distortion described above. Therefore, it is effective to form the gettering site in advance.

本発明の第1実施形態が適用されたSOI基板の断面構造を示した図であるIt is the figure which showed the cross-section of the SOI substrate to which 1st Embodiment of this invention was applied. 図1に示すSOI基板の製造工程を示した断面図である。FIG. 2 is a cross-sectional view showing a manufacturing process of the SOI substrate shown in FIG. 本発明の第2実施形態に係るSOI基板の製造工程を示した断面図である。It is sectional drawing which showed the manufacturing process of the SOI substrate which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態が適用されたSOI基板の断面構造を示した図であるIt is the figure which showed the cross-section of the SOI substrate to which 3rd Embodiment of this invention was applied. 本発明の第4実施形態が適用されたSOI基板の断面構造を示した図である。It is the figure which showed the cross-section of the SOI substrate to which 4th Embodiment of this invention was applied. 図5に示すSOI基板の製造工程を示した断面図であるFIG. 6 is a cross-sectional view showing a manufacturing process of the SOI substrate shown in FIG. 5. 本発明の第5実施形態が適用されたSOI基板の断面構造を示した図であるIt is the figure which showed the cross-section of the SOI substrate to which 5th Embodiment of this invention was applied.

符号の説明Explanation of symbols

1…シリコン基板、2…シリコン酸化膜、3…SiC含有層、4…シリコン層、
5…シリコン基板、6…カーボンイオン注入層、7…シリコン酸化膜、
8…カーボンイオン注入層、10…SiN含有層、20…絶縁層。
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Silicon oxide film, 3 ... SiC containing layer, 4 ... Silicon layer,
5 ... Silicon substrate, 6 ... Carbon ion implantation layer, 7 ... Silicon oxide film,
8 ... carbon ion implanted layer, 10 ... SiN-containing layer, 20 ... insulating layer.

Claims (2)

半導体材料により構成された支持基板(1)と、
前記支持基板(1)の上に形成された埋め込み絶縁膜(20)と、
前記埋め込み絶縁膜(2)を挟んで前記支持基板(1)の反対側に配置され、半導体材料により構成された活性層(4)と、
前記埋め込み絶縁膜(20)によって前記活性層(4)のうちの前記埋め込み絶縁膜(20)側に形成された格子歪層と、を有し、
前記埋め込み絶縁膜(20)は、SiN含有層、Al23層もしくはTiO2層のいずれか1つにより構成され、前記活性層(4)との熱膨張係数の差に基づいて、熱処理時に前記活性層(4)のうちの前記埋め込み絶縁膜(20)側に格子歪みを発生させて前記活性層(4)に格子歪層を形成するための格子歪形成用層として機能することを特徴とするSOI基板。
A support substrate (1) made of a semiconductor material;
A buried insulating film (20) formed on the support substrate (1);
An active layer (4) disposed on the opposite side of the support substrate (1) across the buried insulating film (2) and made of a semiconductor material;
A lattice-strained layer formed on the buried insulating film (20) side of the active layer (4) by the buried insulating film (20) ,
The buried insulating film (20) is composed of any one of a SiN-containing layer, an Al 2 O 3 layer, or a TiO 2 layer, and is subjected to a heat treatment based on a difference in thermal expansion coefficient from the active layer (4). It functions as a lattice strain forming layer for generating lattice strain on the active layer (4) by generating lattice strain on the buried insulating film (20) side of the active layer (4). SOI substrate.
半導体材料により構成された活性層(4)を形成するための半導体基板(5)を用意する工程と、
半導体材料により構成された支持基板(1)を用意する工程と、
前記支持基板(1)の上、または、前記半導体基板(5)の上に、埋め込み絶縁膜(20)を形成する工程と、
前記埋め込み絶縁膜(20)が挟み込まれるように前記支持基板(1)と前記半導体基板(5)とを貼り合わせる工程と、
前記半導体基板(5)を薄型化させることで前記活性層(4)を形成する工程と、を含み、
前記埋め込み絶縁膜(20)の形成工程では、SiN含有層、Al23層もしくはTiO2層のいずれか1つにより前記埋め込み絶縁膜(20)を形成し、該埋め込み絶縁膜(20)前記活性層(4)との熱膨張係数の差に基づいて、熱処理時に前記活性層(4)のうちの前記埋め込み絶縁膜(20)側に格子歪みを発生させることで格子歪層を形成する格子歪形成用層として機能させることを特徴とするSOI基板の製造方法。
Preparing a semiconductor substrate (5) for forming an active layer (4) composed of a semiconductor material;
Preparing a support substrate (1) made of a semiconductor material;
Forming a buried insulating film (20) on the support substrate (1) or on the semiconductor substrate (5);
Bonding the support substrate (1) and the semiconductor substrate (5) so as to sandwich the buried insulating film (20);
Forming the active layer (4) by thinning the semiconductor substrate (5),
Wherein in the step of forming a buried insulating film (20) is, SiN-containing layer, the buried insulating layer (20) is formed by any one of the Al 2 O 3 layer or TiO 2 layer, the buried insulating film (20) Based on the difference in thermal expansion coefficient with the active layer (4), a lattice strain layer is formed by generating lattice strain on the buried insulating film (20) side of the active layer (4) during heat treatment. A method for manufacturing an SOI substrate, which functions as a lattice strain forming layer.
JP2006212276A 2006-08-03 2006-08-03 SOI substrate and manufacturing method thereof Expired - Fee Related JP5532527B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212276A JP5532527B2 (en) 2006-08-03 2006-08-03 SOI substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212276A JP5532527B2 (en) 2006-08-03 2006-08-03 SOI substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008041830A JP2008041830A (en) 2008-02-21
JP5532527B2 true JP5532527B2 (en) 2014-06-25

Family

ID=39176537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212276A Expired - Fee Related JP5532527B2 (en) 2006-08-03 2006-08-03 SOI substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5532527B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499455B2 (en) 2007-10-22 2014-05-21 株式会社デンソー SOI (Siliconon Insulator) Structure Semiconductor Device and Method of Manufacturing the Same
JP6848846B2 (en) * 2017-12-19 2021-03-24 株式会社Sumco Manufacturing method of bonded wafer and bonded wafer
JP7024668B2 (en) * 2018-09-05 2022-02-24 株式会社Sumco SOI wafer and its manufacturing method
JP7006544B2 (en) * 2018-09-05 2022-02-10 株式会社Sumco SOI wafer and its manufacturing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217089B2 (en) * 1991-08-23 2001-10-09 富士通株式会社 SOI wafer and method for manufacturing the same
JPH0729911A (en) * 1993-07-07 1995-01-31 Toshiba Corp Semiconductor substrate and its manufacture
JPH0878644A (en) * 1994-09-02 1996-03-22 Hitachi Ltd Manufacture of semiconductor integrated circuit device
FR2789518B1 (en) * 1999-02-10 2003-06-20 Commissariat Energie Atomique MULTILAYER STRUCTURE WITH INTERNAL CONTROLLED STRESSES AND METHOD FOR PRODUCING SUCH A STRUCTURE
JP2004349315A (en) * 2003-05-20 2004-12-09 Toshiba Ceramics Co Ltd Method of manufacturing strained soi substrate wafer
US7262087B2 (en) * 2004-12-14 2007-08-28 International Business Machines Corporation Dual stressed SOI substrates
JP5183958B2 (en) * 2006-04-24 2013-04-17 信越半導体株式会社 Manufacturing method of SOI wafer

Also Published As

Publication number Publication date
JP2008041830A (en) 2008-02-21

Similar Documents

Publication Publication Date Title
US7037806B1 (en) Method of fabricating silicon-on-insulator semiconductor substrate using rare earth oxide or rare earth nitride
JP5706391B2 (en) Manufacturing method of SOI wafer
JP5185284B2 (en) Method for manufacturing a semiconductor on insulator structure
JP4926077B2 (en) Strain relaxation of strained layer using molten layer
JPH08116038A (en) Semiconductor device and its manufacture
US20080020545A1 (en) Silicon-on-insulator semiconductor wafer
US7452785B2 (en) Method of fabrication of highly heat dissipative substrates
US6774435B1 (en) Semiconductor wafer and semiconductor device comprising gettering layer
JP2007194336A (en) Method for manufacturing semiconductor wafer
JP2006173577A (en) Composite structure with high heat dissipation
JPH0719839B2 (en) Method for manufacturing semiconductor substrate
KR20100017106A (en) Soi wafer manufacturing method
JP2001210811A (en) Method for manufacturing semiconductor substrate
TW201123282A (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
JP5183958B2 (en) Manufacturing method of SOI wafer
JP5532527B2 (en) SOI substrate and manufacturing method thereof
WO2007125771A1 (en) Soi wafer manufacturing method
JP2007095951A (en) Semiconductor substrate and manufacturing method thereof
JP5292810B2 (en) Manufacturing method of SOI substrate
KR20220163388A (en) Composite substrate and its manufacturing method
JP2008187165A (en) Manufacturing method for semiconductor substrate
JP2006165061A (en) Method of manufacturing soi wafer
JPH09326396A (en) Semiconductor integrated circuit device and its manufacture
JP2009218381A (en) Method for manufacturing soi (silicon on insulator) substrate
JP5125194B2 (en) Manufacturing method of bonded wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

LAPS Cancellation because of no payment of annual fees