JP5504453B2 - Subordinate apparatus and information processing system - Google Patents
Subordinate apparatus and information processing system Download PDFInfo
- Publication number
- JP5504453B2 JP5504453B2 JP2009133057A JP2009133057A JP5504453B2 JP 5504453 B2 JP5504453 B2 JP 5504453B2 JP 2009133057 A JP2009133057 A JP 2009133057A JP 2009133057 A JP2009133057 A JP 2009133057A JP 5504453 B2 JP5504453 B2 JP 5504453B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- power supply
- card reader
- magnetic card
- host device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
本発明は、上位装置に対し現在の状態と処理結果を送信する下位装置及び情報処理システムに関する。 The present invention relates to a lower-level device and an information processing system that transmit a current state and a processing result to a higher-level device.
従来から、クレジットカード,プリペイドカード又はキャッシュカード等のカード状媒体に形成された磁気ストライプには、例えば固有情報等の磁気情報が記録されている。この磁気情報の読み取り又は書き込みを行うものとして、磁気カードリーダが広く普及している。以下では、この磁気カードリーダを、下位装置の一例として説明する。 Conventionally, magnetic information such as unique information is recorded on a magnetic stripe formed on a card-like medium such as a credit card, prepaid card, or cash card. Magnetic card readers are widely used to read or write magnetic information. Hereinafter, this magnetic card reader will be described as an example of a lower-level device.
この磁気カードリーダ(下位装置)は、上位装置との間で通信を行うとともに状況に応じた処理を実行して、上位装置に対し現在の状態と処理結果を送信するようになっている。例えばスワイプ式の磁気カードリーダでは、カード状媒体を読み取っている際(たとえば、利用者がカードを手動で走行(スワイプ)させる際)に、静電気によるリセット(磁気カードリーダのデバイスのリセット)が生じる場合がある。このような場合の対処法として、例えば特許文献1に開示された磁気カードリーダのように、上位装置からの所定のリセット信号を受信するまで待機し、これを受信すると初期状態に復帰する、といった方策がある。
また、静電気によるリセットに比べれば低い確率ではあるが、何らかの原因でCPUが暴走する場合もある。この場合、上位装置との間で通信を行うことができず、上位装置は磁気カードリーダに対して制御不能な状態となる。その対処法は、利用者が上位装置の電源を一旦OFFし、再びONすることで復帰する、といった方策が執られている。
This magnetic card reader (lower device) communicates with the host device and executes processing according to the situation to transmit the current state and processing result to the host device. For example, in a swipe-type magnetic card reader, when a card-like medium is read (for example, when a user manually runs (swipes) a card), reset due to static electricity (reset of the magnetic card reader device) occurs. There is a case. As a countermeasure in such a case, like the magnetic card reader disclosed in
In addition, although the probability is lower than the reset by static electricity, the CPU may run away for some reason. In this case, communication cannot be performed with the host device, and the host device is in an uncontrollable state with respect to the magnetic card reader. As a countermeasure, a measure is taken such that the user turns off the power supply of the host device and then turns it on again to restore.
しかしながら、上記磁気カードリーダのCPUの暴走が生じた場合など、例えば通常のリセットでは復帰できないモードになった場合には、上述のとおり上位装置の電源を入れ直さなければならないが、このような作業を利用者に課すと利便性に欠ける。 However, when the CPU of the magnetic card reader runs out of control, for example, when it enters a mode that cannot be restored by a normal reset, the host device must be turned on again as described above. Imposing on the user is not convenient.
例えば、24時間稼動し続け、お客自身が操作するセルフサービス方式のシステム(ガソリンスタンドのPOSシステムなど)を考えた場合、不特定多数の人がどのような操作をするか分からない状態であるため、仮に操作中にCPUの暴走が発生した場合、適切なON・OFF操作が行われる可能性は低い。また、このようなシステムを考える際には、どのような状況でも停止することなく動作し続けることが要求されているため、仮に店員が上位装置の電源を入れ直せば復帰できる場合であっても、人為的なON・OFF操作の介在は好ましいものではない。 For example, when considering a self-service system (such as a POS system at a gas station) that operates continuously for 24 hours and is operated by the customer, it is in a state where it is not known what kind of operation is performed by an unspecified number of people. If a CPU runaway occurs during the operation, the possibility of an appropriate ON / OFF operation is low. Also, when considering such a system, since it is required to continue to operate without stopping in any situation, even if the store clerk can be restored by turning the host device on and off The intervention of artificial ON / OFF operation is not preferable.
本発明は、このような点に鑑みてなされたものであり、その目的は、下位装置のCPUの暴走が生じた場合であっても、自動的に復帰することを可能にし、利便性を向上させ得る下位装置及び情報処理システムを提供することにある。 The present invention has been made in view of these points, and its purpose is to enable automatic recovery even when the CPU of the lower-level device has runaway, improving convenience. It is an object of the present invention to provide a subordinate device and an information processing system that can be used.
以上のような課題を解決するために、本発明は、以下のものを提供する。 In order to solve the above problems, the present invention provides the following.
(1) 上位装置との間で通信を行うとともに状況に応じた処理を実行して、当該上位装置に対し現在の状態と処理結果を送信する下位装置において、前記上位装置との間で通信を行い、上位装置のRTS信号を受信してCTS信号を送信する通信用インターフェイスと、状況に応じた処理を実行するために当該下位装置の動作を制御する主制御部と、前記主制御部が暴走した際に、前記通信用インターフェイスから送信されるCTS信号に基づいて前記主制御部への電力供給を制御する電源制御部と、を備え、前記電源制御部は、遅延回路を介在させて前記通信用インターフェイスと電気的に接続されたシュミット回路と、前記シュミット回路の出力に応じて前記主制御部への電力供給を制御するFETと、を備え、前記通信用インターフェイスはRS232Cであって、前記電源制御部は、前記遅延回路によって前記CTS信号の変化を検出してトリガ信号とノイズ信号とを区別し、前記主制御部が暴走した際に、前記シュミット回路の出力状態に応じて前記FETをON・OFFして、当該主制御部への電力供給を制御することを特徴とする下位装置。 (1) A lower-level device that communicates with a higher-level device and executes processing according to the situation and transmits the current state and processing result to the higher-level device, and communicates with the higher-level device. Interface for receiving the RTS signal of the higher-level device and transmitting the CTS signal, the main control unit for controlling the operation of the lower-level device to execute the processing according to the situation, and the main control unit runaway A power control unit that controls power supply to the main control unit based on a CTS signal transmitted from the communication interface , the power control unit interposing a delay circuit to the communication A Schmitt circuit electrically connected to the communication interface; and an FET for controlling power supply to the main control unit in accordance with an output of the Schmitt circuit. The chair is RS232C, and the power supply control unit detects a change in the CTS signal by the delay circuit to distinguish between a trigger signal and a noise signal, and when the main control unit runs away, the Schmitt circuit and oN · OFF the FET in accordance with the output state, the lower apparatus characterized that you control the power supply to the main control unit.
本発明によれば、下位装置に、上位装置との間で通信を行う通信用インターフェイス、状況に応じた処理を実行するために下位装置の動作を制御する主制御部、前記主制御部が暴走した際に、主制御部への電力供給を制御する電源制御部と、を設けることとしたので、主制御部が暴走した場合であっても、電源制御部により、主制御部への電力を一旦遮断し、再び電力供給を開始する、といった対処が可能となる。したがって、下位装置を自動的に復帰させることができ、ひいては利便性を向上させることができる。 According to the present invention, a communication interface for communicating with a higher-level device, a main control unit that controls the operation of the lower-level device to execute processing according to the situation, and the main control unit runaway Power supply control unit for controlling the power supply to the main control unit, so even if the main control unit runs away, the power control unit supplies power to the main control unit. It is possible to take measures such as shutting down and starting power supply again. Therefore, the subordinate apparatus can be automatically restored, and as a result, convenience can be improved.
特に、本発明は、通常のリセットでは復帰できないモードになった場合であっても、上位装置の電源を入れ直すなどの人為的なON・OFF操作が必要ない点で、利便性が高いものとなる。 In particular, the present invention is highly convenient in that it does not require an artificial ON / OFF operation such as turning on the power of the host device even when the mode cannot be restored by a normal reset. .
また、本発明に係る下位装置の前記電源制御部は、遅延回路を介在させて前記通信用インターフェイスと電気的に接続されたシュミット回路と、前記シュミット回路の出力に応じて前記主制御部への電力供給を制御するFETと、を備えることを特徴とする。 Further, the power supply control unit of the lower-level device according to the present invention includes a Schmitt circuit electrically connected to the communication interface via a delay circuit, and outputs to the main control unit according to the output of the Schmitt circuit. And an FET for controlling power supply .
本発明によれば、上述した電源制御部には、遅延回路を介在させて通信用インターフェイスと電気的に接続されたシュミット回路と、シュミット回路の出力に応じて主制御部への電力供給を制御するFETとが設けられているので、遅延回路やシュミット回路によりノイズ耐性を高めつつ、下位装置を自動的に復帰させることができる。特に、遅延回路の存在により、通信用インターフェイスから送られてくる信号にパルス状のノイズが乗っていた場合でも、その悪影響(そのノイズにより主制御部への電源供給を誤って制御してしまう弊害)を抑えることができる。 According to the present invention, the power supply control unit described above has a Schmitt circuit electrically connected to the communication interface through a delay circuit, and controls power supply to the main control unit according to the output of the Schmitt circuit. Therefore, the lower-level device can be automatically restored while enhancing the noise resistance by the delay circuit or the Schmitt circuit. In particular, even if pulse-like noise is added to the signal sent from the communication interface due to the presence of the delay circuit, its adverse effect (adverse effect of erroneously controlling the power supply to the main controller due to the noise) ) Can be suppressed.
また、本発明に係る下位装置の前記通信用インターフェイスはRS232Cであって、前記電源制御部は、前記主制御部が暴走した際に、前記上位装置のRTS信号がOFFとなったタイミングを利用して、当該主制御部への電力供給を制御することを特徴とする。 Further, the communication interface of the lower level device according to the present invention is RS232C, and the power supply control unit uses the timing when the RTS signal of the higher level device becomes OFF when the main control unit runs away. The power supply to the main control unit is controlled .
本発明によれば、通信用インターフェイスはRS232Cであって、電源制御部は、主制御部が暴走した際に、上位装置のRTS信号がOFFとなったタイミングを利用して主制御部への電力供給を制御することとしたので、回路の複雑化を防ぐことができる。すなわち、本発明では、主制御部への電力供給のトリガ信号として、新たな制御線を流れる信号ではなく、RS232Cで規定された既存のRTS信号を用いるようにしているので、回路の複雑化を防ぐことができる。 According to the present invention, the communication interface is RS232C, and the power supply control unit uses the timing when the RTS signal of the host device is turned off when the main control unit runs out of control. Since the supply is controlled, the complexity of the circuit can be prevented. That is, in the present invention, the existing RTS signal defined by RS232C is used as a trigger signal for supplying power to the main control unit, instead of a signal flowing through a new control line. Can be prevented.
(2) 前記下位装置と前記上位装置とを有する情報処理システムにおいて、前記上位装置は、前記主制御部が暴走したことを検知した際に、当該上位装置のRTS信号を所定時間OFFすることを特徴とする情報処理システム。
(2) in the information processing system having said lower unit and the host device, the host device, when it is detected that the main control unit goes out of control, to a predetermined time OFF the RTS signal of the higher-level device Characteristic information processing system.
本発明によれば、上述した下位装置と上位装置を有する情報処理システムで、上位装置は、主制御部が暴走したことを検知した際に、RTS信号を所定時間OFFすることとしたので、上述した電源制御部はこれを契機として主制御部への電力供給を制御でき、ひいては下位装置を自動的に復帰させることができる。また、下位装置を自動的に復帰させることができれば、システムを(停止させることなく)動作させ続けることができるので、システム全体の安定性を高めることができる。 According to the present invention, in the information processing system having the above-described lower apparatus and upper apparatus, the upper apparatus turns off the RTS signal for a predetermined time when it detects that the main control unit has runaway. Thus, the power control unit can control the power supply to the main control unit in response to this, and can automatically return the lower-level device. Further, if the lower-level device can be automatically restored, the system can continue to operate (without being stopped), so that the stability of the entire system can be improved.
以上説明したように、本発明によれば、主制御部の暴走が生じた場合であっても、下位装置を自動的に復帰させることができ、ひいては利便性を高めることができる。 As described above, according to the present invention, even if the main control unit runs out of control, the lower-level device can be automatically restored, and the convenience can be improved.
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
[システム構成]
図1及び図2は、本発明の実施の形態に係る情報処理システムの構成を示すブロック図であり、図1は上位装置2を、図2は下位装置の一例としての磁気カードリーダ1を示している。
[System configuration]
1 and 2 are block diagrams showing a configuration of an information processing system according to an embodiment of the present invention. FIG. 1 shows an
上位装置2は、POS端末にケーブルを介して接続されている下位装置1を利用して情報処理を実行させるアプリケーション21と、このアプリケーション21と下位装置1との間の通信を制御するドライバーモジュールと、を有し、このドライバーモジュールはOPOS22を含んでいる。OPOS22は、OPOS(Open Point of Service)技術協議会によってアプリケーションサービスインターフェイスの標準規格(ソフト)として定められているものである。その他、上位装置2は、図示しないCPU,ROM,RAM等の各種ハードウェアを有しており、上位装置2を統合的に制御する機能、下位装置1との通信機能等を有している。
The
OPOS22は、CO(Control Object)とSO(Service Object)の2階層から構成されている。COは、下位装置(磁気カードリーダー,プリンタ,ディスプレイ等)のデバイスクラス毎に提供されるオブジェクトであり、アプリケーション21とのインターフェースを司っている。SOは、下位装置のデバイス毎に提供されるオブジェクトであり、SOを介して各デバイスの制御を実行する。
The
アプリケーション21は、メソッド及びプロパティによって制御対象となる下位装置1に所望の制御を実行させ、イベント及びプロパティによって下位装置1に制御を実行させた結果を受け取る。
The
OPOS22は、アプリケーション21から下位装置1への処理要求を下位装置1がサポートしているコマンドに変換して送信し、下位装置1の処理結果をステータスとして受信する。具体的には、POS端末システムを構成する磁気カードリーダ1の制御を実行させるアプリケーション・ソフトウェアとの間に位置し、上位装置2と磁気カードリーダ1とのインタフェースを所定の仕様に基づいて標準化させるためのソフトウェアである。アプリケーション・ソフトウェアは、メソッド(Method)等によって制御対象となる磁気カードリーダ1に所望の制御を実行させ、戻り値やイベント(Event)、パリティによってデバイスに制御を実行させた結果を受け取るようになっている。
The OPOS 22 converts a processing request from the
なお、図1では図示しないが、上位装置2は、アプリケーション21と下位装置1との間の通信を制御するドライバーモジュールも有している。ドライバーモジュールには、OPOS22の他に、実際に下位装置1との通信を制御するための通信制御用ソフトウェアなどが含まれる。
Although not shown in FIG. 1, the
以下、上位装置2との間で通信を行うとともに状況に応じた処理を実行して、上位装置2に対し現在の状態と処理結果を送信する下位装置の一例として、磁気カードリーダ1を採用する場合について説明する。この磁気カードリーダ1は、クレジットカードやプリペードカード等の磁気カードをカード通路内に取り込んで、カード通路内に配置されている磁気ヘッドが、カードに形成された磁気ストライプに接触・摺動し、磁気ストライプに磁気情報の読取りあるいは磁気情報の書込みを行っている。また、このような磁気カードリーダ1は、ATM、自動販売機、自動券売機、POS端末機などに広く採用されている。本実施形態では、磁気カードリーダ1をPOS端末に接続した場合で説明する。
Hereinafter, the
なお、POS(Point Of Sales)システムは、小売店等において広く活用されている。このPOSシステムは、どの商品がいつ、いくらで売られたかを把握するために、実際に商品を販売した時に単品情報を収集し、コンピュータで管理するためのシステムである。言い換えれば、POSシステムは、POS端末(レジスタ、パソコン、磁気カードリーダ等)から入力されたデータをリアルタイムで管理するシステムである。 The POS (Point Of Sales) system is widely used in retail stores and the like. This POS system is a system for collecting single item information when actually selling a product and managing it by a computer in order to grasp which product is sold when and how much. In other words, the POS system is a system that manages data input from a POS terminal (register, personal computer, magnetic card reader, etc.) in real time.
図2において、上位装置2はPOS端末用ホストであり、POS端末に磁気カードリーダ1が接続されており、磁気カードリーダ1に対しコマンド(命令)指示を行うとともに、磁気カードリーダ1にて読み取られた磁気データを受信して所定の処理を実行するようになっている。この上位装置2に接続された磁気カードリーダ1は、CPU11と、CPU電源12と、CPU電源制御回路13と、RSレシーバー14と、を有している。
In FIG. 2, a
CPU11は、磁気カードリーダ全体を統合的に制御するものであって、図示しないROM等からプログラムを読み出し、図示しないRAMをワーキングエリアとして各種処理を実行する。また、CPU電源12から電力の供給を受けて、各種処理を実行する。なお、CPU11は、状況に応じた処理を実行するために磁気カードリーダ1の動作を(統合的に又は全体的に)制御する主制御部の一例に相当するが、その他、MPUなどCPU11以外のものを主制御部として用いても構わない。
The
RSレシーバー14は、CPU11、CPU電源制御回路13及び上位装置2と電気的に接続されている。本実施形態では、上位装置2側のRTS信号を、磁気カードリーダ1側ではCTS信号として受信して、このCTS信号をCPU11とCPU電源制御回路13に送信する。なお、RSレシーバー14は、上位装置2との間で通信を行う通信用インターフェイスの一例に相当する。具体的には、上位装置2と磁気カードリーダ1とはRS232C規格によって通信可能となっており、RTS信号もCTS信号もRS232Cによって定められた信号である。このRS232Cは送・受信を各一本の信号線で行うための規格であり、標準的な通信(データ交換)方法の一つである。また、上位装置2のRTS信号線と磁気カードリーダ1側のCTS信号線はクロス接続されており、このクロス接続を使うと、上位装置2側で出力された送信信号が、正しく磁気カードリーダ1側の受信信号に入力されるので、通信が可能になる。
The
また、RTS(Request to send:送信要求)信号及びCTS(Clear to send:送信可能)信号は、データ送信に先立って送信される信号であり、データ部分の送受信を行う前に接続の確認を行なっている。 An RTS (Request to send) signal and a CTS (Clear to send) signal are signals transmitted prior to data transmission, and the connection is confirmed before transmission / reception of the data portion. ing.
ここで、本実施形態に係る磁気カードリーダ1におけるCPU電源制御回路13は、上位装置2のRTS信号をトリガとして、CPU電源12を所望のタイミングでコントロールすることができるようになっている。具体的には、図3を用いて詳述する。なお、CPU電源制御回路13は、CPU11が暴走した際に、CPU11への電力供給を制御する電源制御部の一例に相当する。
Here, the CPU power
図3は、CPU電源制御回路13の電気的構成を示すブロック図である。
FIG. 3 is a block diagram showing an electrical configuration of the CPU power
図3において、RSレシーバー14に接続されたCPU電源制御回路13は、遅延回路131と、シュミット回路132と、FET133とを有している。遅延回路131は、抵抗RとコンデンサCから構成され、それぞれ抵抗値と静電容量を調節することで、最適な時定数を設定することができる。そして、最適な時定数を設定しておくことで、RSレシーバー14から送られてくるCTS信号が、所定の微少時間以下で変化した場合に(例えば、0.5秒以下でON→OFF→ONと変化した場合に)、その変化を吸収することができる。これにより、CTS信号をトリガ信号として用いる場合に、トリガ信号とノイズとを区別することができる。このように、本実施形態では、遅延回路131を設けることで、0.5秒以下のCTS信号には反応しないようにしている。なお、本実施形態では、遅延回路131として、抵抗とコンデンサを用いることとしたが、例えばコイルとコンデンサを用いたLCフィルタを用いるなど、電気信号を一定時間遅らせるバッシブ回路、その他同等の機能を有する回路であれば、如何なる種類の回路であってもよい。
In FIG. 3, the CPU power
なお、図3に示すように、RSレシーバー14、シュミット回路132には、上位装置2から電源が供給されるようになっている。
As shown in FIG. 3, power is supplied from the
シュミット回路132は、ヒステリシスを有する電子回路であり、CTS信号が閾値付近で揺らいだ際の出力変動を防止する。具体的には、CTS信号の電位が高閾値を上回るとHレベルの電位を出力し、CTS信号の電位が低閾値を下回るとLレベルの電位を出力する。これにより、CTS信号の振幅が揺らいでも、意図しない出力変動を防止でき、ノイズ耐性を高めている。なお、シュミット回路132の具体的回路構成は、如何なる種類のものであってもよい。例えば、正帰還付きのオペアンプで実現してもよいし、そのオペアンプの出力側にツェナーダイオードを付加して実現してもよいし、複数のトランジスタを組み合せて実現してもよいし、ロジックICを用いて実現してもよい。
The
FET(電界効果トランジスタ)133は、シュミット回路132の出力(電位変化)をトリガとして、上位装置2の供給電源22からCPU電源12への電力供給を制御するものである。具体的には、シュミット回路132の出力がON状態(例えばHレベル)であれば、FET133もONし、CPU電源12への電力供給が行われると同時にCPU11へも電力供給が行われる。一方、シュミット回路132の出力がOFF状態(例えばLレベル)であれば、FET133もOFFし、CPU電源12への電力供給が遮断されると同時にCPU11への電力供給も遮断される。
The FET (field effect transistor) 133 controls power supply from the
このように、CPU電源制御回路13は、遅延回路131,シュミット回路132,及びFET133などを利用することで、上位装置2のRTS信号をトリガとして、CPU電源12をコントロールすることができるようになっている。すなわち、CPU11が暴走した際に、上位装置2のRTS信号がOFFとなったタイミングを利用して、CPU11への電力供給を制御することができるようになっている。なお、RSレシーバー14とシュミット回路132、FET133は、上位装置2の供給電源22に接続されている。
As described above, the CPU power
[システム動作]
次に、図1及び図2に示すシステムの動作について説明する。図4は、上述したOPOSの状態遷移を説明するための説明図、すなわち、POS端末システムにおけるOPOS(ソフトウェア)の役割(位置付け)を示す図である。図5は、CPU11の暴走が生じた場合の復帰処理を説明するためのシーケンス図である。
[System operation]
Next, the operation of the system shown in FIGS. 1 and 2 will be described. FIG. 4 is an explanatory diagram for explaining the state transition of the OPOS described above, that is, a diagram showing the role (positioning) of the OPOS (software) in the POS terminal system. FIG. 5 is a sequence diagram for explaining return processing when the
図4において、OPOSは、アプリケーション・ソフトウェアから磁気カードリーダ1への処理要求を、磁気カードリーダ1がサポートしているコマンドに変換して送信し、磁気カードリーダ1の処理結果をステータス(状態)として受信するようになっている。
In FIG. 4, the OPOS converts a processing request from the application software to the
本実施形態において、上位装置2におけるOPOSは、最初は、Close状態(状態ST1)になっており、上位装置2と磁気カードリーダ1とは通信が切れた状態となっている。そこで、上位装置2のアプリケーション・ソフトウェアから送信されたOpenメソッド(コマンドの一種)を磁気カードリーダ1が受け取った場合には、Open状態(状態ST2)、すなわち、上位装置2が磁気カードリーダ1を指定した状態に遷移する。そして、更に、磁気カードリーダ1がClaimDeviceメソッドを受け取ると、Claim状態(状態ST3)、すなわち、上位装置2が磁気カードリーダ1と通信可能な状態に遷移する。その後、OPOSがDeviceEnabled=TRUEへプロパティが設定されると、OPOSはEnable状態(状態ST4)となり、上位装置2は磁気カードリーダ2から送信される磁気情報の読み取り待ち状態(磁気情報の入力待ちを示す待機状態)となる。一方で、OPOSがEnable状態になれば、磁気カードリーダ1も、磁気情報の入力待ちを示す待機状態となっている。すなわち、このEnable状態(状態ST4)で、上位装置2は、磁気カードリーダ1から送信される磁気情報を受信し処理可能な状態となっている。
In the present embodiment, the OPOS in the
OPOSは、図4に示すように、逆の状態遷移も同様で、アプリケーション・ソフトウェアからOPOSへDeviceEnable=FALSEのプロパティ設定が行われると、OPOSの状態は状態ST4から状態ST3へ遷移し、ReleaseDeviceメソッドが送られると、OPOSの状態は状態ST3から状態ST2へ遷移し、Closeメソッドが送られると、OPOSの状態は状態ST2から状態ST1へ遷移する。 As shown in FIG. 4, the reverse state transition of the OPOS is the same. When the property setting of DeviceEnable = FALSE is performed from the application software to the OPOS, the state of the OPOS transitions from the state ST4 to the state ST3, and the ReleaseDevice method. Is sent, the state of OPOS transitions from state ST3 to state ST2, and when the Close method is sent, the state of OPOS transitions from state ST2 to state ST1.
このようなOPOSの状態遷移に基づいて、CPU暴走からの復帰処理について詳述する。図5に示すように、まず、アプリケーション・ソフトウェアからOPOSへDeviceEnabled=TRUEのプロパティ設定が行われる(ステップS1)。これを受信したOPOS(上位装置2)は、磁気カードリーダ1(下位装置)に対して初期化コマンドを送信する(ステップS2)。これに対して初期化完了のレスポンスがOPOSに返ってくる。次に、OPOSは、磁気カードリーダ1に対して機器認証コマンドを送信する(ステップS3)。これに対して機器認証完了のレスポンスがOPOSに返ってくる。次に、OPOSは、磁気カードリーダ1に対してイネーブルコマンド(磁気情報受信可能コマンド)を送信する(ステップS4)。これに対してイネーブル確認のレスポンスがOPOSに返ってくる。そして、イネーブル確認のレスポンスを受信したOPOSは、ResultCode=OPOS_SUCCESSのレスポンスをアプリケーション・ソフトウェアに送信する(ステップS5)。その結果、上位装置2と磁気カードリーダ1は、磁気情報の入力待ちを示す待機状態となる。すなわち、磁気カードリーダ1は、磁気カードが挿入されるまで待機している状態となっている。なお、本実施形態では、磁気データに暗号(DES)を使用しており、機器認証コマンドを実行している。機器認証コマンドは、磁気カードリーダ1とOPOSが同じマスターキーを保有しているかを確認し、キー交換用のキーを互いに保有する機能を有している。暗号(DES)を使用しない場合、機器認証コマンドは不要となる。
Based on the state transition of the OPOS, the return processing from the CPU runaway will be described in detail. As shown in FIG. 5, first, the property setting of DeviceEnabled = TRUE is performed from the application software to the OPOS (step S1). Receiving this, the OPOS (higher level apparatus 2) transmits an initialization command to the magnetic card reader 1 (lower level apparatus) (step S2). In response to this, an initialization completion response is returned to OPOS. Next, OPOS transmits a device authentication command to the magnetic card reader 1 (step S3). In response to this, a device authentication completion response is returned to OPOS. Next, OPOS transmits an enable command (magnetic information receivable command) to the magnetic card reader 1 (step S4). In response to this, an enable confirmation response is returned to OPOS. Then, the OPOS that has received the enable confirmation response transmits a ResponseCode = OPOS_SUCCESS response to the application software (step S5). As a result, the
(通常動作)
この待機状態では、OPOSは、例えば100msの間隔で、定期的にスワイプ完了待ちコマンドを磁気カードリーダ1に送信する(ステップS6)。これに対して、CPU11が暴走した等の問題が生じていない場合には、スワイプ完了待ちの確認のレスポンスがOPOSに返ってくる。
(Normal operation)
In this standby state, the OPOS periodically sends a swipe completion waiting command to the
(暴走した場合)
次に、磁気カードリーダ1において、仮にCPU11が暴走した場合、OPOSがスワイプ完了待ちコマンドを磁気カードリーダ1に送信しても(ステップS7)、磁気カードリーダ1からレスポンスが返ってこない(ステップS8)。具体的には、OPOSが送信したスワイプ完了待ちコマンドに対して500msec以内にACK信号(Acknowledgement信号:データを転送する際に、送信側からの転送要求に対し、受信側が転送を許可する意味で送信側に発する信号)が返ってこないエラーが、4回繰り返されると、OPOSはCPU11が暴走したと判断する。なお、本実施の形態では、経験上で4回繰り返された場合に暴走したと判断するようにしているが、回数は限定されるものではない。
(If runaway)
Next, if the
このような場合、OPOSは自動的にCPU暴走からの復帰処理を実行する。より具体的には、本実施形態では、OPOSは、磁気カードリーダ1に対して上位装置2側のRTS信号を1秒間OFFにする(ステップS9)。その結果、図2を用いて説明したように、RSレシーバー14のCTS信号が1秒間OFFとなり、遅延回路131,シュミット回路132,及びFET133を通じてCPU電源12への電力供給が遮断され、磁気カードリーダ1の電源はOFFされる。その後、上位装置2側のRTS信号をONへ戻す(ステップS10)。その結果、図2を用いて説明したように、RSレシーバー14のCTS信号がONとなり、遅延回路131,シュミット回路132,及びFET133を通じてCPU電源12への電力供給が再び開始され、磁気カードリーダ1はONされる。
In such a case, OPOS automatically executes a recovery process from CPU runaway. More specifically, in this embodiment, the OPOS turns off the RTS signal on the
その後、ONされた磁気カードリーダ1は、図4に示すClose状態である。そこで、上述したように、上位装置2のアプリケーション・ソフトウェアから各メソッド(コマンドの一種)をOPOSから送信されて磁気カードリーダ1が受け取り、Claim状態まで状態変遷する。さらに、DeviceEnabled=TRUEまでに必要な一連のコマンドが実行され、磁気カードリーダ1はカードスワイプ待ち状態へ復帰する。すなわち、図5において、OPOSは、初期化コマンド、機器認証コマンド、イネーブルコマンドをこの順に送信することによって(ステップS11,ステップS12及びステップS13)、磁気カードリーダ1を初期状態から待機状態へ遷移させる。これにより、エラーから復帰し、OPOSはカードスワイプ待ちの処理を継続するため、スワイプ完了待ちコマンドを定期的に送信する(ステップS14)。なお、ステップS2〜ステップS4、および、ステップS11〜ステップS13において、磁気カードリーダ1に対し、初期化コマンド、機器認証コマンド、イネーブルコマンドをこの順に送信しているが、この順番に限定されるものではない。たとえば、機器認証コマンド、イネーブルコマンドを逆にしてもよい。また、少なくとも初期化コマンド、イネーブルコマンドを送信すればよく、暗号(DES)を使用しなければ、機器認証コマンドの送信は不要であるし、この機器認証コマンド以外のコマンドが含まれていてもよい。
Thereafter, the
図6は、OPOSによる復帰処理の流れを示すフローチャートである。 FIG. 6 is a flowchart showing the flow of return processing by OPOS.
図6に示すように、まず、DeviceEnabled=TRUEのプロパティ設定を契機として、初期化処理が実行される(ステップS31)。より具体的には、OPOSは、アプリケーションからDeviceEnabled=TRUEへプロパティが設定されると、上述したように、磁気カードリーダ1に対し、初期化コマンド、機器認証コマンド、イネーブルコマンドを送信する(図5のステップS2,ステップS3及びステップS4参照)。そして、初期化処理が成功すると、すなわちエラーがなければ(ステップS32:NO)、処理はステップS33に移される。一方、初期化処理に失敗した場合、すなわちエラーがあった場合には(ステップS32:YES)、初期化することができない異常が生じているとして、処理を終了する。
As shown in FIG. 6, first, initialization processing is executed in response to the property setting of DeviceEnabled = TRUE (step S31). More specifically, when the property is set from the application to DeviceEnabled = TRUE, the OPOS transmits an initialization command, a device authentication command, and an enable command to the
ステップS33において、OPOSは、Enable状態(図3に示す状態ST4)となっており、カードスワイプを監視している。一方、磁気カードリーダ1は、カードスワイプを検知するコマンド(図4に示すスワイプ完了待ちコマンド)をポーリングしている。
In step S33, the OPOS is in an enable state (state ST4 shown in FIG. 3), and the card swipe is monitored. On the other hand, the
ここで、通常の動作では、磁気カードリーダ1がカード待機状態でスワイプ完了待ちの確認のレスポンスがOPOSに返ってくる。もし、スワイプ完了待ちの確認のレスポンスが返ってこない場合には、磁気カードリーダ1に何らかの問題が発生したとOPOS(上位装置2)が判断する。
Here, in a normal operation, a response of confirmation of waiting for completion of swipe is returned to the OPOS when the
具体的には、スワイプ完了待ちコマンドに対して磁気カードリーダ1からレスポンスが返ってこない場合には(ステップS34:YES)、CPU11の暴走が発生したと判断する。本実施の形態では、OPOSが送信したスワイプ完了待ちコマンドに対して500msec以内にACK信号が返ってこないエラーが、4回繰り返されると、OPOSはCPU11が暴走したと判断する。CPU11が暴走したと判断した場合には、上述したように、上位装置2側のRTS信号を1秒間OFFし、再びONにする(ステップS35)。その結果、CPU電源12も1秒間OFFされ、再びONされる。ステップS35の処理の後、復帰用の初期化処理が行われる(ステップS37)。具体的には、図4を用いて説明したように、OPOSは、磁気カードリーダ1に対し、初期化コマンド、機器認証コマンド、イネーブルコマンドをこの順に送信し(図4のステップS11,ステップS12及びステップS13参照)、磁気カードリーダ1はこれらのコマンドを順次実行する。その結果、エラー復帰が完了する。そして、OPOSは、再びスワイプ完了待ちコマンドを定期的に送信する、カードスワイプ監視処理(ステップS33)に移行する。
Specifically, when no response is returned from the
次に、スワイプ完了待ちコマンドに対して磁気カードリーダ1からACK信号が返信され、その後、エラーコードがOPOSに返信された場合には、CPU11の暴走が発生しておらず、別の問題が生じたか否かが判断される(ステップS36)。具体的には、カードスワイプ時に静電気リセットが発生した場合である。この場合には、磁気カードリーダ1は初期化され、スワイプ完了待ちコマンドに対して未初期化エラーのレスポンスをOPOSに返す。未初期化エラーが返されていない場合には(ステップS36:NO)、DeviceEnabledプロパティの状態が判断され(ステップS38)、DeviceEnabled=TRUEであればカードスワイプの監視が継続して行われる(ステップS33)。また、DeviceEnabled=FALSEの状態であれば(ステップS38:FALSE)、処理は終了する。
Next, when an ACK signal is returned from the
一方で、ステップS36において未初期化エラーが返された場合には(ステップS36:YES)、上述したような復帰用の初期化処理が行われる(ステップS37)。 On the other hand, when an uninitialized error is returned in step S36 (step S36: YES), the above-described return initialization process is performed (step S37).
[実施形態の主な効果]
以上説明したように、本実施形態に係る磁気カードリーダ1によれば、CPU11の暴走があったとき、磁気カードリーダ1の電源を自動的に入れ直し(図5のステップS35)、その後、初期状態から待機状態へ遷移させることができる(図5のステップS37)。これにより、磁気カードリーダ1を自動的に復帰させることができ、利便性を高めることができる。また、静電気による磁気カードリーダ1自体のリセットがあったときでも、初期状態から待機状態へ遷移させることができるので(図5のステップS37)、磁気カードリーダ1を自動的に復帰させることができ、利便性を高めることができる。このように、本実施形態に係る磁気カードリーダ1は、静電気によるリセット、CPU11の暴走のいずれに対しても、適切に対処することができる。
[Main effects of the embodiment]
As described above, according to the
また、上位装置2のOPOSは、CPU11が暴走したことを検知した際に(図4のステップS8)、上位装置2のRTS信号を所定時間(本実施形態では1秒)だけOFFするので、磁気カードリーダ1を自動的に復帰させることができるとともに(図5のステップS37)、上位装置2のアプリケーション側にエラー通知を行う回数を減らすことができる。なお、上位装置2のアプリケーション側で復帰処理を行う必要がなくなれば、より強固なシステムを構築することができる。
The OPOS of the
また、トリガ信号としてRTS信号を用いることで、トリガ信号を流すための新たな制御線を設ける必要がなくなり、回路の複雑化を防ぐことができる。なお、一般に、磁気カード等のデータ量は非常に少なく、基本的に磁気カードリーダ1から送信されるデータ量で上位装置2が対応しきれなくなる可能性は極めて低い。したがって、本実施形態では、このような事情を上手く活用し、部品点数の増加や回路の複雑化を防いでいる。
Further, by using the RTS signal as the trigger signal, it is not necessary to provide a new control line for flowing the trigger signal, and the complexity of the circuit can be prevented. In general, the amount of data in a magnetic card or the like is very small, and it is very unlikely that the
なお、本実施形態ではトリガ信号としてRTS信号を用いたが、これ以外の信号を用いても構わない。例えば、装置の電源が入っているか否かを確認するためのDTR信号(磁気カードリーダ1側から見ればDSR信号)など、使用頻度の少ない制御線を用いることができる。また、本実施形態では下位装置として磁気カードリーダ1を考えたが、これ以外のデバイスにも本発明は適用可能である。
In the present embodiment, the RTS signal is used as the trigger signal, but other signals may be used. For example, it is possible to use a control line that is less frequently used, such as a DTR signal (a DSR signal when viewed from the
以上説明したように、本発明は、デバイスのエラー復帰を自動的に行うことができ、利便性を向上させることが可能なものとして有用である。 As described above, the present invention is useful as a device that can automatically perform error recovery of a device and can improve convenience.
1 磁気カードリーダ
2 上位装置
11 CPU
12 CPU電源
13 CPU電源制御回路
14 RSレシーバー
1
12
Claims (2)
前記上位装置との間で通信を行い、上位装置のRTS信号を受信してCTS信号を送信する通信用インターフェイスと、
状況に応じた処理を実行するために当該下位装置の動作を制御する主制御部と、
前記主制御部が暴走した際に、前記通信用インターフェイスから送信されるCTS信号に基づいて前記主制御部への電力供給を制御する電源制御部と、を備え、
前記電源制御部は、遅延回路を介在させて前記通信用インターフェイスと電気的に接続されたシュミット回路と、前記シュミット回路の出力に応じて前記主制御部への電力供給を制御するFETと、を備え、
前記通信用インターフェイスはRS232Cであって、
前記電源制御部は、前記遅延回路によって前記CTS信号の変化を検出してトリガ信号とノイズ信号とを区別し、前記主制御部が暴走した際に、前記シュミット回路の出力状態に応じて前記FETをON・OFFして、当該主制御部への電力供給を制御することを特徴とする下位装置。 In the lower device that communicates with the upper device and executes processing according to the situation, and transmits the current state and processing result to the upper device,
A communication interface for communicating with the host device, receiving an RTS signal of the host device and transmitting a CTS signal;
A main control unit that controls the operation of the lower-level device in order to execute processing according to the situation;
A power control unit that controls power supply to the main control unit based on a CTS signal transmitted from the communication interface when the main control unit runs away ;
The power supply control unit includes a Schmitt circuit electrically connected to the communication interface via a delay circuit, and an FET that controls power supply to the main control unit according to an output of the Schmitt circuit. Prepared,
The communication interface is RS232C,
The power supply control unit detects a change in the CTS signal by the delay circuit to distinguish between a trigger signal and a noise signal, and the FET according to an output state of the Schmitt circuit when the main control unit runs out of control. the by ON · OFF, the lower apparatus characterized that you control the power supply to the main control unit.
前記上位装置は、前記主制御部が暴走したことを検知した際に、当該上位装置のRTS信号を所定時間OFFすることを特徴とする情報処理システム。 An information processing system having the lower apparatus and the upper apparatus according to claim 1 ,
When the host device detects that the main control unit has gone out of control, the host device turns off the RTS signal of the host device for a predetermined time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133057A JP5504453B2 (en) | 2009-06-02 | 2009-06-02 | Subordinate apparatus and information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133057A JP5504453B2 (en) | 2009-06-02 | 2009-06-02 | Subordinate apparatus and information processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010282271A JP2010282271A (en) | 2010-12-16 |
JP5504453B2 true JP5504453B2 (en) | 2014-05-28 |
Family
ID=43538973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009133057A Expired - Fee Related JP5504453B2 (en) | 2009-06-02 | 2009-06-02 | Subordinate apparatus and information processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5504453B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0632896B2 (en) * | 1987-08-11 | 1994-05-02 | アミテック株式会社 | Grinding device for rectangular frame |
JP6162454B2 (en) * | 2013-03-29 | 2017-07-12 | 日本電産サンキョー株式会社 | Information processing apparatus, information processing method, and information processing system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06319179A (en) * | 1993-05-07 | 1994-11-15 | Sharp Corp | Communication system |
JPH0756659A (en) * | 1993-08-12 | 1995-03-03 | N T T Data Tsushin Kk | Equipment controller using rs-232c signal line |
JPH07202664A (en) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | Timer circuit |
JP3135196B2 (en) * | 1994-11-30 | 2001-02-13 | アイホン株式会社 | Nurse call device recovery method |
JPH0974694A (en) * | 1995-09-04 | 1997-03-18 | Tec Corp | Uninerruptible power supply |
-
2009
- 2009-06-02 JP JP2009133057A patent/JP5504453B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010282271A (en) | 2010-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200082383A1 (en) | Systems and methods for cards and devices operable to communicate to touch sensitive displays | |
JP3811750B2 (en) | Dual-mode smart card and related methods | |
US7110954B2 (en) | Wireless purchase and on-line inventory apparatus and method for vending machines | |
EP1521201B1 (en) | A mobile terminal apparatus | |
JP3617509B2 (en) | IC card, information processing terminal, three-party data communication system and method | |
EP2033145B1 (en) | Portable electronic device and control method thereof | |
JP2005128675A (en) | Electronic money charger | |
US8991695B2 (en) | Methods and apparatus for use in docking | |
WO2009065317A1 (en) | Non-touch ic card reading/writing system and non-touch ic card reader | |
CN102843169B (en) | The method of the existence of near field communication means and detection near field communication means | |
JP2010026811A (en) | Ic card service system, and service management center, service terminal and program therefor | |
WO2006137363A1 (en) | Data communication system, device for executing ic card function, control method for the device, and information processing terminal | |
US8286862B2 (en) | Methods and apparatus for use in association with security parameter | |
CN106664513A (en) | Electronic device, controller and control method for nfc | |
EP1892645B1 (en) | Smart card | |
JP5504453B2 (en) | Subordinate apparatus and information processing system | |
JP2005078642A5 (en) | ||
JP4797506B2 (en) | Non-contact communication medium identification method and settlement apparatus | |
JP5352794B2 (en) | Driver module, magnetic information processing system, and magnetic information reader | |
EP3039629B1 (en) | Vending approval system, method, and apparatus using a card reader | |
CN102306434A (en) | Mobile POS (point of sales) machine | |
CN102081820A (en) | Pull-up preventing processing method for non-contact IC (Integrated Circuit) card and IC card terminal | |
KR20110108725A (en) | Card settlement terminal, method for card settlement using card settlement terminal, and computer readable medium thereof | |
US6769609B2 (en) | Portable card unit processing apparatus | |
CN204576569U (en) | Safety digital storage card embedded with intelligent chip and mobile card reading terminal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131210 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5504453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |