JP5403665B2 - Data transfer method - Google Patents
Data transfer method Download PDFInfo
- Publication number
- JP5403665B2 JP5403665B2 JP2009081272A JP2009081272A JP5403665B2 JP 5403665 B2 JP5403665 B2 JP 5403665B2 JP 2009081272 A JP2009081272 A JP 2009081272A JP 2009081272 A JP2009081272 A JP 2009081272A JP 5403665 B2 JP5403665 B2 JP 5403665B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- read command
- command
- buffer
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明はデータ転送方法に関する。 The present invention relates to a data transfer method.
図２は、従来のデータ転送方法を説明するブロック図である。 FIG. 2 is a block diagram illustrating a conventional data transfer method.
図２において、１−０、・・・、１−Ｙはノードであり、２はネットワークであり、３−０、・・・、３−ｎはバッファであり、４はクロスバであり、５は演算処理装置であり、６はリード命令処理部であり、７はアドレス生成部であり、８は主記憶装置であり、９はリード命令格納バッファであり、１０はアドレス保持レジスタであり、１１はアダーであり、１２はデータ読み出し命令生成手段である。図２において、ノード（１−Ｙ）のリード命令を二点鎖線で示し、ノード（１−Ｘ）のリード命令を一点鎖線で示す。 2, 1-0,..., 1-Y are nodes, 2 is a network, 3-0,..., 3-n are buffers, 4 is a crossbar, and 5 is An arithmetic processing unit, 6 is a read command processing unit, 7 is an address generation unit, 8 is a main storage device, 9 is a read command storage buffer, 10 is an address holding register, and 11 is An adder 12 is a data read command generating means. In FIG. 2, the read command for the node (1-Y) is indicated by a two-dot chain line, and the read command for the node (1-X) is indicated by a one-dot chain line.
従来は、ノード（１−ｎ）からノード（１−Ｘ）とノード（１−Ｙ）にリード命令を発行した場合、リード命令を受信したノード（１−Ｘ）のリード命令処理部（６）ではアドレス生成部（７）のリード命令処理状態を判断し処理中の命令がない場合にリード命令を送出、アドレス生成部（７）ではアドレスを生成し読み出し命令生成手段（１２）において命令を生成した後、主記憶装置（８）に送出する。アドレス生成部（７）では転送データ長分のアドレスと命令を生成するため、転送データ長に応じたアドレス生成時間が必要である。このためリード命令処理部（６）では、複数のリード命令を受信した場合、先行命令がアドレス生成部（７）で処理中の時には後続命令をバッファ（９）で保持し、アドレス生成部（７）での処理が終了後、順次リード命令をアドレス生成部（７）に送出する。 Conventionally, when a read command is issued from the node (1-n) to the node (1-X) and the node (1-Y), the read command processing unit (6) of the node (1-X) that has received the read command. Then, the read command processing state of the address generation unit (7) is judged and a read command is sent if no command is being processed. The address generation unit (7) generates an address and generates a command in the read command generation means (12). After that, the data is sent to the main storage device (8). Since the address generator (7) generates addresses and instructions for the transfer data length, an address generation time corresponding to the transfer data length is required. For this reason, when a plurality of read instructions are received, the read instruction processing unit (6) holds the subsequent instruction in the buffer (9) when the preceding instruction is being processed by the address generation unit (7), and the address generation unit (7 After the processing in () is completed, read commands are sequentially sent to the address generation unit (7).
特許文献１には、キューが満杯になったときにキューに空きが生じるまで待たされることなく、キューへのデータ出力を行うことができるキュー装置が開示されている。 Patent Document 1 discloses a queue device that can output data to a queue without waiting until the queue becomes full when the queue is full.
上述のような従来のデータ転送方法では、ノード（１−Ｘ）で多数のノード間リード命令を受信した場合、ノード（１−Ｘ）のリード命令処理部（６）のリード命令を格納するバッファ（９）が一杯の状態では、リード命令がネットワーク（２）のバッファ（３）（図２では、バッファ（３−ｎ））に滞留する。バッファ（３）において後続に同一ノードからノード（１−Ｙ）に発行したリード命令がある場合、ノード（１−Ｙ）のリード命令処理部がリード命令を受信可能な状態であっても、先行するノード（１−Ｘ）に向かうリード命令が滞留しているために、ノード（１−Ｙ）のリード命令がネットワーク（２）に滞留してしまうという課題があった。 In the conventional data transfer method as described above, when a large number of inter-node read instructions are received at the node (1-X), a buffer for storing the read instruction of the read instruction processing unit (6) of the node (1-X) In a state where (9) is full, the read command stays in the buffer (3) of the network (2) (buffer (3-n) in FIG. 2). If there is a subsequent read command issued from the same node to the node (1-Y) in the buffer (3), even if the read command processing unit of the node (1-Y) can receive the read command, the preceding command There is a problem that the read command for the node (1-Y) stays in the network (2) because the read command for the node (1-X) stays there.
特許文献１に記載の発明では、キュー装置のほかにデータ退避バッファやそのデータ退避バッファとのインタフェース等のハードウェア追加が必要であるという問題があった。 The invention described in Patent Document 1 has a problem that it is necessary to add hardware such as a data saving buffer and an interface with the data saving buffer in addition to the queue device.
本発明は上記の点にかんがみてなされたもので、ハードウェア追加を必要とせず、リード命令の滞留を解消することができるデータ転送方法を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a data transfer method that can eliminate the retention of read instructions without requiring additional hardware.
上記課題を解決するにあたり、本発明は、リード命令処理部（６）のリード命令退避手段（１３）で、他ノードからリード命令を受信した時にリード命令を格納するバッファ（９）の空き状態を判定する。バッファ（９）が一杯の場合には、リード命令退避手段（１３）でリード命令を主記憶装置（８）に書き込む命令を生成、ライトポインタ（１４）で主記憶装置（８）のライトアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に送出する。バッファ（９）に空きができた時には、リード命令退避手段（１３）で主記憶装置（８）からリード命令を読み出す命令を生成、リードポインタ（１５）で主記憶装置（８）のリードアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に送出する。読み出したリード命令はバッファ（９）に格納し、アドレス生成部（７）で処理中の命令が無いときにバッファ（９）から読み出した後に順次送出する。命令の順序を保証するため、主記憶装置（８）にリード命令を書き込んだ場合、以降のリード命令は同様に一度主記憶装置（８）に書き込んだ後、バッファ（９）に読み出してからアドレス生成部（７）に送出する制御を行う。 In solving the above-mentioned problems, the present invention provides the read command saving means (13) of the read command processing unit (6) to set the free state of the buffer (9) for storing the read command when the read command is received from another node. judge. When the buffer (9) is full, a read instruction save means (13) generates an instruction to write a read instruction to the main memory (8), and a write pointer (14) sets the write address of the main memory (8). After the generation, an instruction for writing the read instruction is sent from the read instruction writing / reading generation means (16) to the main memory (8). When the buffer (9) is vacant, the read instruction saving means (13) generates an instruction for reading the read instruction from the main memory (8), and the read pointer (15) sets the read address of the main memory (8). After the generation, an instruction for writing the read instruction is sent from the read instruction writing / reading generation means (16) to the main memory (8). The read command that has been read is stored in the buffer (9), and when there is no command being processed by the address generator (7), it is sequentially read out after being read from the buffer (9). In order to guarantee the order of instructions, when a read instruction is written to the main storage device (8), the subsequent read instructions are similarly written once to the main storage device (8) and then read to the buffer (9) and then addressed. Control to send to the generation unit (7).
このようにして本発明では、ノード（１−Ｘ）に多数のリード命令が集中しリード命令を格納するバッファ（９）が一杯の状態であっても、リード命令を一時的に主記憶装置（８）に退避することで、ノード（１−ｎ）からノード（１−Ｘ）に発行されたリード命令がネットワーク（２）のバッファ（３−ｎ）に滞留することがないため、後続にノード（１−Ｙ）に発行したリード命令があってもネットワーク（２）に滞留することがなく送出することが可能となる。 Thus, according to the present invention, even when a large number of read instructions are concentrated on the node (1-X) and the buffer (9) for storing the read instructions is full, the read instructions are temporarily stored in the main storage device ( 8), the read command issued from the node (1-n) to the node (1-X) does not stay in the buffer (3-n) of the network (2). Even if there is a read command issued in (1-Y), it can be sent without staying in the network (2).
本発明によれば、以下のような効果を奏する。 According to the present invention, the following effects can be obtained.
すなわち、本発明によれば、ノード（１−Ｘ）で多数のリード命令を受信しリード命令処理部（６）のリード命令を格納するバッファ（９）が一杯の状態であっても、リード命令を一時的に主記憶装置（８）に退避することで、ノード（１−ｎ）からノード（１−Ｘ）に発行されたリード命令がネットワーク（２）のバッファ（３−ｎ）に滞留することがないため、バッファ（３−ｎ）において後続にノード（１−Ｙ）に発行したリード命令があってもバッファ（３−ｎ）に滞留することなく送出が可能となる。 That is, according to the present invention, even when the node (1-X) receives a large number of read commands and the buffer (9) for storing the read commands of the read command processing unit (6) is full, the read commands Is temporarily saved in the main storage device (8), so that the read command issued from the node (1-n) to the node (1-X) stays in the buffer (3-n) of the network (2). Therefore, even if there is a subsequent read command issued to the node (1-Y) in the buffer (3-n), it can be sent without staying in the buffer (3-n).
以下、本発明の実施形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
本発明は、ネットワークを介して複数ノードが接続され、各ノードに演算処理装置と主記憶装置を備え、演算処理装置に他ノードからリード命令を受信した時に主記憶装置からのデータ読み出し命令を発行するリード命令処理部とリード命令のアドレスを生成するアドレス生成部を備える計算機システムにおいて、他ノードからリード命令を受信した時、リード命令処理部ではアドレス生成部でのリード命令処理状態を判断し、処理中の命令が無い時にアドレス生成部に対してリード命令を送出する。 In the present invention, a plurality of nodes are connected via a network, each node has an arithmetic processing unit and a main storage device, and issues a data read command from the main storage device when the arithmetic processing unit receives a read command from another node In a computer system including a read command processing unit and an address generation unit that generates a read command address, when a read command is received from another node, the read command processing unit determines a read command processing state in the address generation unit, When there is no command being processed, a read command is sent to the address generator.
アドレス生成部では転送データ長分のアドレス生成を行うが、処理時間が長く連続で命令を受け付けられないため、リード命令処理部で連続してリード命令を受信した場合には、後続のリード命令はバッファに保持しておき、アドレス生成部で先行リード命令のアドレス生成が終了後、順次リード命令をバッファから読み出しアドレス生成部に送出する。 The address generation unit generates addresses for the transfer data length, but because the processing time is long and commands cannot be accepted continuously, if a read command is received continuously by the read command processing unit, the subsequent read command is After the address generation of the preceding read instruction is completed by the address generation unit, the read instruction is sequentially sent from the buffer to the read address generation unit.
リード命令処理部にてバッファが一杯となり後続リード命令を受信してもバッファに格納できなくなった場合には、リード命令を一旦主記憶装置に書き込むための命令を生成する。 If the buffer becomes full in the read command processing unit and a subsequent read command cannot be stored in the buffer even if it is received, a command for temporarily writing the read command to the main memory is generated.
アドレス生成部での先行するリード命令のアドレス生成が終わったら、リード命令処理部ではバッファからリード命令を読み出しアドレス生成部に送出するが、この時にバッファに空きができるので、主記憶装置に書き込んだリード命令を読み出すための命令を発行、読み出したリード命令をバッファへ格納した後、アドレス生成部での処理状況に応じてリード命令をアドレス生成部に送出することを特徴とする。 When the address generation unit finishes generating the address of the preceding read instruction, the read instruction processing unit sends the read instruction from the buffer to the read address generation unit. At this time, the buffer is vacant, so it is written to the main memory. A command for reading a read command is issued, the read command read is stored in a buffer, and then the read command is sent to the address generation unit according to the processing status in the address generation unit.
図１は、本発明によるデータ転送方法の一実施形態を説明するブロック図である。 FIG. 1 is a block diagram illustrating an embodiment of a data transfer method according to the present invention.
図１において、１−０、・・・、１−Ｙはノードであり、２はネットワークであり、３−０、・・・、３−ｎはバッファであり、４はクロスバであり、５は演算処理装置であり、６はリード命令処理部であり、７はアドレス生成部であり、８は主記憶装置であり、９はリード命令格納バッファであり、１０はアドレス保持レジスタであり、１１はアダーであり、１２はデータ読み出し命令生成手段であり、１３はリード命令退避手段であり、１４はライトポインタであり、１５はリードポインタであり、１６はリード命令書込／読出生成手段であり、１７はリード命令退避制御部である。図１において、ノード（１−Ｙ）のリード命令を二点鎖線で示し、ノード（１−Ｘ）のリード命令を一点鎖線で示す。 In FIG. 1, 1-0, ..., 1-Y are nodes, 2 is a network, 3-0, ..., 3-n are buffers, 4 is a crossbar, and 5 is An arithmetic processing unit, 6 is a read command processing unit, 7 is an address generation unit, 8 is a main storage device, 9 is a read command storage buffer, 10 is an address holding register, and 11 is An adder, 12 is a data read instruction generation means, 13 is a read instruction save means, 14 is a write pointer, 15 is a read pointer, 16 is a read instruction write / read generation means, Reference numeral 17 denotes a read instruction save control unit. In FIG. 1, the read command for the node (1-Y) is indicated by a two-dot chain line, and the read command for the node (1-X) is indicated by a one-dot chain line.
図１において、リード命令処理部（６）では他ノードからリード命令を受信時、リード命令退避手段（１３）によりリード命令を格納するバッファ（９）の空き状態を判定する。バッファ（９）が一杯でリード命令を格納できない状態であった場合には、リード命令退避手段（１３）でリード命令を主記憶装置（８）に書き込む命令を生成、ライトポインタ（１４）で主記憶装置（８）へライトアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に対して送出する。バッファ（９）に空きができた時には、リード命令退避手段（１３）でリード命令を主記憶装置（８）から読み出す命令を生成、リードポインタ（１５）で主記憶装置（８）のリードアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に送出し、主記憶装置（８）からリード命令を読み出しバッファ（９）に格納する。 In FIG. 1, when a read command processing unit (6) receives a read command from another node, the read command saving means (13) determines whether the buffer (9) for storing the read command is free. When the buffer (9) is full and the read command cannot be stored, the read command save means (13) generates a command to write the read command to the main storage device (8), and the write pointer (14) generates the main command. After generating the write address to the storage device (8), an instruction for writing the read command is sent from the read command writing / reading generation means (16) to the main storage device (8). When the buffer (9) is vacant, the read instruction saving means (13) generates an instruction for reading the read instruction from the main storage (8), and the read pointer (15) sets the read address of the main storage (8). After the generation, the read command write / read generation means (16) sends a command for writing the read command to the main memory (8), and the read command is read from the main memory (8) to the read buffer (9). Store.
次に、図１のリード命令を受信するノード（１−Ｘ）の動作についてさらに詳しく説明する。 Next, the operation of the node (1-X) that receives the read command of FIG. 1 will be described in more detail.
ノード（１−Ｘ）のリード命令処理部（６）ではアドレス生成部（７）でのリード命令処理状態を判断し、処理中の命令が無い時にアドレス生成部（７）に対してリード命令を送出する。アドレス生成部（７）では転送データ長分のアドレス生成を行い処理時間が長く連続で命令を受け付けられないため、リード命令処理部（６）で連続してリード命令を受信した場合には、後続のリード命令はバッファ（９）に保持しておき、アドレス生成部（７）で先行のリード命令のアドレス生成が終了後、順次リード命令をバッファ（９）から読み出しアドレス生成部（７）に送出する。バッファ（９）が一杯でリード命令を格納できない状態であった場合には、リード命令退避手段（１３）でリード命令を主記憶装置（８）に書き込むリード命令を書き込むための命令を生成、ライトポインタ（１４）で主記憶装置（８）のアドレスを生成した後、リード命令処理部（６）よりリード書き込み命令を主記憶装置（８）に対して送出する。バッファ（９）に空きができた時には、リード命令退避手段（１３）でリード命令を主記憶装置（８）から読み出すリード命令を読み出すための命令を生成、リードポインタ（１５）で主記憶装置（８）のアドレスを生成した後、リード読み出し命令を主記憶装置（８）に対して送出する。主記憶装置（８）からリード命令を読み出しバッファ（９）に格納する。 The read command processing unit (6) of the node (1-X) determines the read command processing state in the address generation unit (7), and issues a read command to the address generation unit (7) when there is no command being processed. Send it out. Since the address generation unit (7) generates addresses for the length of the transfer data and the processing time is long and the command cannot be accepted continuously, if the read command processing unit (6) receives the read command continuously, the subsequent The read command is held in the buffer (9), and after the address generation of the preceding read command is completed in the address generation unit (7), the read command is sequentially sent from the buffer (9) to the read address generation unit (7). To do. When the buffer (9) is full and the read instruction cannot be stored, the read instruction saving means (13) generates a write instruction for writing the read instruction to write the read instruction to the main memory (8). After generating the address of the main storage device (8) with the pointer (14), the read command processing unit (6) sends a read / write command to the main storage device (8). When the buffer (9) is vacant, the read command saving means (13) generates a command for reading the read command from the main memory (8), and the read pointer (15) is used to generate the main memory ( After the address 8) is generated, a read read command is sent to the main storage device (8). A read command is read from the main memory (8) and stored in the buffer (9).
以上説明した本発明によれば、ノード（１−Ｘ）で多数のリード命令を受信しリード命令処理部（６）のリード命令を格納するバッファ（９）が一杯の状態であっても、リード命令を一時的に主記憶装置（８）に退避することで、ノード（１−ｎ）からノード（１−Ｘ）に発行されたリード命令がネットワーク（２）のバッファ（３−ｎ）に滞留することがないため、バッファ（３−ｎ）において後続にノード（１−Ｙ）に発行したリード命令があってもバッファ（３−ｎ）に滞留することなく送出が可能となる。 According to the present invention described above, even when the node (1-X) receives a large number of read commands and the buffer (9) for storing the read commands of the read command processing unit (6) is full, the read is performed. The read instruction issued from the node (1-n) to the node (1-X) stays in the buffer (3-n) of the network (2) by temporarily saving the instruction to the main storage device (8). Therefore, even if there is a subsequent read command issued to the node (1-Y) in the buffer (3-n), it can be sent without staying in the buffer (3-n).
なお、計算機システムを構成するノード数、演算処理装置、主記憶装置の台数に制限は無く、本発明のブロック図の限りではない。 There are no restrictions on the number of nodes, the number of arithmetic processing units, and the number of main storage units that constitute the computer system, and it is not limited to the block diagram of the present invention.
本発明は、ネットワークに接続されたノード間のデータ転送方法に適用可能である。 The present invention is applicable to a data transfer method between nodes connected to a network.
１−０、・・・、１−Ｙ ノード
２ ネットワーク
３−０、・・・、３−ｎ バッファ
４ クロスバ
５ 演算処理装置
６ リード命令処理部
７ アドレス生成部
８ 主記憶装置
９ リード命令格納バッファ
１０ アドレス保持レジスタ
１１ アダー
１２ データ読み出し命令生成手段
１３ リード命令退避手段
１４ ライトポインタ
１５ リードポインタ
１６ リード命令書込／読出生成手段
１７ リード命令退避制御部
1-0,..., 1-Y node 2 network 3-0,..., 3-n buffer 4 crossbar 5 arithmetic processing unit 6 read instruction processing unit 7 address generation unit 8 main storage device 9 read instruction storage buffer DESCRIPTION OF SYMBOLS 10 Address holding register 11 Adder 12 Data read instruction generation means 13 Read instruction save means 14 Write pointer 15 Read pointer 16 Read instruction write / read generation means 17 Read instruction save control section
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009081272A JP5403665B2 (en) | 2009-03-30 | 2009-03-30 | Data transfer method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009081272A JP5403665B2 (en) | 2009-03-30 | 2009-03-30 | Data transfer method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010231719A JP2010231719A (en) | 2010-10-14 |
| JP5403665B2 true JP5403665B2 (en) | 2014-01-29 |
Family
ID=43047436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009081272A Active JP5403665B2 (en) | 2009-03-30 | 2009-03-30 | Data transfer method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5403665B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5962260B2 (en) * | 2012-06-29 | 2016-08-03 | 富士通株式会社 | Storage device and write completion notification method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3360856B2 (en) * | 1992-12-18 | 2003-01-07 | 富士通株式会社 | Processor |
| JP3810449B2 (en) * | 1994-07-20 | 2006-08-16 | 富士通株式会社 | Queue device |
-
2009
- 2009-03-30 JP JP2009081272A patent/JP5403665B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010231719A (en) | 2010-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6341318B1 (en) | DMA data streaming | |
| CN101706760B (en) | Matrix transposition automatic control circuit system and matrix transposition method | |
| JP2008210088A (en) | Memory controller, access control method for semiconductor memory and system | |
| JP5403665B2 (en) | Data transfer method | |
| JP2005215762A (en) | Information processor and memory access method | |
| US20140331021A1 (en) | Memory control apparatus and method | |
| JP5382113B2 (en) | Storage control device and control method thereof | |
| US20070143534A1 (en) | Nonvolatile-memory-access control apparatus and nonvolatile-memory control system | |
| JP2010182000A (en) | Image processor and program | |
| JP2013182373A (en) | Storage device and method of controlling the same | |
| WO2015155894A1 (en) | Processor and method | |
| JP4924970B2 (en) | Data processing system | |
| JP2008102599A (en) | Processor | |
| JP2020140284A (en) | Vector arithmetic processing device, array variable initialization method by vector arithmetic processing device, and array variable initialization program using vector arithmetic processing device | |
| JP4726187B2 (en) | Semiconductor integrated circuit | |
| US20240078046A1 (en) | Computer system and method for data access | |
| JP2008225894A (en) | Sdram controller | |
| JP3467188B2 (en) | Multiplexing bus order guarantee system. | |
| JP2000232623A (en) | Video memory circuit | |
| JP5393626B2 (en) | Information processing device | |
| JP2003177960A (en) | Arithmetic unit and storage device | |
| JP5929600B2 (en) | Information processing system, information processing apparatus, and electronic apparatus | |
| JP2007509439A (en) | Method and apparatus for efficient sequence preservation in interconnected networks | |
| JP2000207133A (en) | System and method for memory access | |
| JP2012088996A (en) | Memory control method, memory control device and image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5403665 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |