JP5364345B2 - Method for manufacturing SOI substrate - Google Patents
Method for manufacturing SOI substrate Download PDFInfo
- Publication number
- JP5364345B2 JP5364345B2 JP2008289430A JP2008289430A JP5364345B2 JP 5364345 B2 JP5364345 B2 JP 5364345B2 JP 2008289430 A JP2008289430 A JP 2008289430A JP 2008289430 A JP2008289430 A JP 2008289430A JP 5364345 B2 JP5364345 B2 JP 5364345B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- crystal semiconductor
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
絶縁層を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、絶縁層を介して半導体層が設けられた基板の作製方法における半導体基板のリサイクル方法に関する。 The present invention relates to a method for manufacturing a substrate provided with a semiconductor layer with an insulating layer interposed therebetween, and particularly to a method for manufacturing an SOI (Silicon on Insulator) substrate. The present invention also relates to a method for recycling a semiconductor substrate in a method for manufacturing a substrate provided with a semiconductor layer with an insulating layer interposed therebetween.
絶縁表面を有するベース基板上に半導体層を有するＳＯＩ基板は低消費電力かつ高速動作が可能な半導体装置の作成に適した基板として注目されている。 An SOI substrate having a semiconductor layer over a base substrate having an insulating surface has attracted attention as a substrate suitable for manufacturing a semiconductor device capable of low power consumption and high speed operation.
ＳＯＩ基板を製造する方法の１つに、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法とは、二枚のシリコンウエハの内、少なくともボンド基板となる一方のシリコンウエハに酸化膜を形成すると共に、上面から水素イオンまたは希ガスイオンを注入し、該シリコンウエハ内部に微小気泡層を形成させた後、該イオンを注入した方の面を、酸化膜を介してベース基板となる他方のシリコンウエハと密着させ、その後熱処理を加えて微小気泡層を劈開面として一方のウエハを薄膜状に剥離し、さらに熱処理を加えて強固に結合してＳＯＩ基板とする技術である。 As one of methods for manufacturing an SOI substrate, a hydrogen ion implantation separation method is known (see, for example, Patent Document 1). In the hydrogen ion implantation separation method, an oxide film is formed on at least one of the two silicon wafers to be a bond substrate, and hydrogen ions or rare gas ions are implanted from the upper surface into the silicon wafer. After forming the microbubble layer, the surface into which the ions have been implanted is brought into close contact with the other silicon wafer serving as the base substrate via the oxide film, and then heat treatment is performed to make the microbubble layer a cleavage plane. In this technique, the wafer is peeled into a thin film and further heat-treated to be firmly bonded to form an SOI substrate.
また、ＳＯＩ基板の製造において、シリコンウエハの効率的、経済的な活用のために、なるべく少ない枚数のシリコンウエハを用いて、多数のＳＯＩ基板を製造する方法が研究されている（例えば、特許文献２参照）。 Also, in the manufacture of SOI substrates, methods for manufacturing a large number of SOI substrates using as few silicon wafers as possible are being studied in order to efficiently and economically use silicon wafers (for example, patent documents). 2).
剥離されたシリコンウエハはウエハ形状を維持しているので、その剥離面上に残存する層をエッチングや研磨により除去すれば、別のＳＯＩ基板を作製するために再び使用することもできる。
このように、シリコン基板を繰り返し使用する場合、シリコン基板の厚さは減少してしまう。そのため、ＳＯＩ基板の製造プロセスにおいて、半導体基板を繰り返し複数回利用した後、薄くなった半導体基板を他の半導体基板と貼り合わせ、貼り合わされた積層基板をＳＯＩ基板の製造プロセスにおけるボンド基板として使用する方法もある。 Thus, when the silicon substrate is repeatedly used, the thickness of the silicon substrate is reduced. Therefore, in the manufacturing process of the SOI substrate, after repeatedly using the semiconductor substrate a plurality of times, the thinned semiconductor substrate is bonded to another semiconductor substrate, and the laminated substrate thus bonded is used as a bond substrate in the manufacturing process of the SOI substrate. There is also a method.
半導体基板同士を直接貼り合わせる場合、貼り合わされた界面付近には欠陥や格子歪み等が存在している。貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層として設けた場合は、当該単結晶半導体層を用いて形成された素子に不良が生じるおそれがあるため、避けるべきである。しかし、材料が同じ半導体基板同士を貼り合わせた場合、貼り合わせ界面付近に存在する半導体は主成分や結晶方位等の性質が共通しているため、貼り合わせ界面を特定することは難しいという問題がある。 When semiconductor substrates are directly bonded to each other, defects, lattice distortion, and the like exist near the bonded interface. When a portion having a defect near the bonding interface is provided as a single crystal semiconductor layer of an SOI substrate, an element formed using the single crystal semiconductor layer may be defective, and should be avoided. However, when semiconductor substrates made of the same material are bonded together, the semiconductors present in the vicinity of the bonded interface share the same properties such as the main component and crystal orientation, so it is difficult to specify the bonded interface. is there.
また、半導体基板を繰り返し使用する場合、単結晶半導体層を剥離した後の面上に残存する層をエッチングや研磨により除去し、再びＳＯＩ基板の製造プロセスに使用できるようにしている。例えば、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）を用いた場合、半導体基板の表面を化学・機械的な複合作用により平坦化することができる。しかし、エッチングやＣＭＰ法による平坦化処理を繰り返し行う間に、半導体基板中に重金属等の不純物が混入し、それが蓄積してしまうという問題がある。この問題は他の処理を行うときにも発生しうる問題である。 In the case where the semiconductor substrate is used repeatedly, the layer remaining on the surface after the single crystal semiconductor layer is peeled is removed by etching or polishing so that the semiconductor substrate can be used again in the manufacturing process of the SOI substrate. For example, when a chemical mechanical polishing (CMP) method is used, the surface of the semiconductor substrate can be planarized by a combined chemical and mechanical action. However, there is a problem that impurities such as heavy metals are mixed into the semiconductor substrate and accumulated during repeated planarization by etching or CMP. This problem can also occur when other processing is performed.
上記問題に鑑み、ＳＯＩ基板の製造プロセスにおいて、１枚の半導体基板の使用効率を高めることを課題の一としている。繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用し、低コスト化を図ることを課題の一としている。繰り返し利用して厚さが減少した半導体基板を有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定できるようにし、欠陥や歪みの少ない良好な単結晶半導体層をＳＯＩ基板の製造に使用できるようにすることを課題の一としている。繰り返し利用して厚さが減少した半導体基板を有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用できるようにするとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングできるようにし、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用できるようにすることを課題の一としている。 In view of the above problems, an object of the present invention is to increase the use efficiency of a single semiconductor substrate in an SOI substrate manufacturing process. One of the problems is to effectively use a semiconductor substrate whose thickness is reduced by repeated use in the manufacturing process of an SOI substrate to reduce the cost. When effectively using a semiconductor substrate that has been reduced in thickness by repeated use, it is possible to identify a portion that is not suitable for manufacturing an SOI substrate, and manufacturing a good single crystal semiconductor layer with few defects and distortions. One of the challenges is to be able to use it. Improves the use of a good single crystal semiconductor layer with few defects and distortions when effectively utilizing a semiconductor substrate that has been reduced in thickness by repeated use, as well as impurities such as heavy metals mixed in and accumulated in the semiconductor substrate It is an object of the present invention to make it possible to obtain gettering and to use a single crystal semiconductor layer with few defects, distortion, and impurities for manufacturing an SOI substrate.
ＳＯＩ基板の製造プロセスにおいて、ボンド基板として用いる半導体基板を繰り返し複数回利用した後、第１の単結晶半導体基板を第２の単結晶半導体基板と貼り合わせ、互いに貼り合わされた第１の単結晶半導体基板と第２の単結晶半導体基板からなる積層基板をＳＯＩ基板の製造プロセスにおけるボンド基板として使用するものである。 In a manufacturing process of an SOI substrate, a semiconductor substrate used as a bond substrate is repeatedly used a plurality of times, and then the first single crystal semiconductor substrate is bonded to the second single crystal semiconductor substrate and bonded to each other. A laminated substrate including a substrate and a second single crystal semiconductor substrate is used as a bond substrate in an SOI substrate manufacturing process.
例示的な一態様は、ゲッタリングサイトとして機能する層が設けられた単結晶半導体基板をＳＯＩ基板の製造プロセスにおいて、ボンド基板として用いることを特徴としている。また、ゲッタリングサイトとして機能する層を介して、第１の単結晶半導体基板と第２の単結晶半導体基板とを貼り合わせることにより積層基板を形成することを特徴としている。また、当該積層基板をＳＯＩ基板の製造プロセスにおいて、ボンド基板として用いることを特徴としている。 One exemplary embodiment is characterized in that a single crystal semiconductor substrate provided with a layer functioning as a gettering site is used as a bond substrate in a manufacturing process of an SOI substrate. In addition, a stacked substrate is formed by bonding the first single crystal semiconductor substrate and the second single crystal semiconductor substrate through a layer functioning as a gettering site. In addition, the multilayer substrate is used as a bond substrate in a manufacturing process of an SOI substrate.
また、例示的な一態様は、ボンド基板となる第１の単結晶半導体基板にイオンを照射して第１の単結晶半導体基板中に脆化領域を形成し、絶縁層を介して第１の単結晶半導体基板とベース基板とを貼り合わせる第１の工程と、脆化領域において第１の単結晶半導体基板を分離して、ベース基板上に前記絶縁層を介して単結晶半導体層を形成する第２の工程と、第２の工程において脆化領域で分離された第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、平坦化処理が行われた第１の単結晶半導体基板を、再度ボンド基板として使用して、第１の工程乃至第３の工程を繰り返し行った後、第１の単結晶半導体基板をゲッタリングサイトとして機能する層を介して第２の単結晶半導体基板に貼り合わせて積層基板を形成し、積層基板を前記第１の工程におけるボンド基板として使用することを特徴としている。 Further, in an exemplary embodiment, the first single crystal semiconductor substrate to be a bond substrate is irradiated with ions to form an embrittled region in the first single crystal semiconductor substrate, and the first single crystal semiconductor substrate is formed through the insulating layer. A first step of bonding the single crystal semiconductor substrate and the base substrate, and separating the first single crystal semiconductor substrate in the embrittled region, and forming the single crystal semiconductor layer over the insulating layer over the base substrate A second step, and a third step of performing a planarization process on the first single crystal semiconductor substrate separated in the embrittlement region in the second step, and the first step in which the planarization process is performed The single crystal semiconductor substrate is used again as a bond substrate, and the first to third steps are repeatedly performed. Then, the second crystal is formed through a layer that functions as a gettering site. A laminated substrate is formed by bonding to a single crystal semiconductor substrate. It is characterized by using as the bond substrate in the first step.
また、例示的な一態様は、ボンド基板となる第１の単結晶半導体基板にイオンを照射して第１の単結晶半導体基板中に脆化領域を形成し、第１の絶縁層を介して第１の単結晶半導体基板とベース基板とを貼り合わせる第１の工程と、脆化領域において第１の単結晶半導体基板を分離して、ベース基板上に第１の絶縁層を介して単結晶半導体層を形成する第２の工程と、第２の工程において脆化領域で分離された第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、平坦化処理が行われた第１の単結晶半導体基板を、再度ボンド基板として使用して、第１の工程乃至第３の工程を繰り返し行った後、第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成し、第１の単結晶半導体基板は第２の単結晶半導体基板と貼り合わせを行う面に、ゲッタリングサイトとして機能する層と、ゲッタリングサイトとして機能する層上に第２の絶縁層とを有し、第２の絶縁層を第２の単結晶半導体基板と貼り合わせることにより積層基板を形成し、積層基板を前記第１の工程におけるボンド基板として使用することを特徴としている。なお、第１の工程乃至第３の工程のいずれかの工程間に別の工程を設けることも可能である。 Further, an exemplary embodiment is that a first single crystal semiconductor substrate which is to be a bond substrate is irradiated with ions to form an embrittled region in the first single crystal semiconductor substrate, and the first insulating layer is interposed between the first insulating layer and the first single crystal semiconductor substrate. A first step of bonding the first single crystal semiconductor substrate and the base substrate, and separating the first single crystal semiconductor substrate in the embrittled region, and the single crystal over the base substrate via the first insulating layer A second step of forming a semiconductor layer and a third step of performing a planarization process on the first single crystal semiconductor substrate separated in the embrittlement region in the second step. The first single crystal semiconductor substrate is used again as a bond substrate, and the first to third steps are repeated, and then the first single crystal semiconductor substrate is used as the second single crystal semiconductor substrate. A laminated substrate is formed by bonding, and the first single crystal semiconductor substrate is the second single crystal semiconductor. A surface functioning as a gettering site is provided on a surface to be bonded to the substrate, and a second insulating layer is provided over the layer functioning as a gettering site, and the second insulating layer is a second single crystal semiconductor substrate. And a laminated substrate is formed, and the laminated substrate is used as a bond substrate in the first step. Note that another step can be provided between any of the first to third steps.
また、上記構成において、平坦化処理後に第１の単結晶半導体基板の状態を検査する検査工程を設け、第１の単結晶半導体基板の状態の検査結果に基づいて、脆化領域で分離された第１の単結晶半導体基板を再度第１の工程におけるボンド基板として使用するか、又は脆化領域で分離された第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成するかを判断することを特徴としている。 In the above structure, an inspection process for inspecting the state of the first single crystal semiconductor substrate is provided after the planarization treatment, and the first single crystal semiconductor substrate is separated in the embrittlement region based on the inspection result of the state of the first single crystal semiconductor substrate. The first single crystal semiconductor substrate is used again as the bond substrate in the first step, or the first single crystal semiconductor substrate separated in the embrittlement region is bonded to the second single crystal semiconductor substrate to form a laminated substrate It is characterized by judging whether to form.
また、例示的な一態様は、ゲッタリングサイトとして機能する層と第１の絶縁層とを介して第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせた積層基板を準備する第１の工程と、ボンド基板となる積層基板にイオンを照射して積層基板が有する第１の単結晶半導体基板中に脆化領域を形成し、第２の絶縁層を介して積層基板とベース基板とを貼り合わせる第２の工程と、脆化領域において積層基板を分離して、ベース基板上に第２の絶縁層を介して単結晶半導体層を形成する第３の工程と、第３の工程において脆化領域で分離された積層基板に平坦化処理を行う第４の工程とを有し、平坦化処理が行われた積層基板を、再度ボンド基板として使用して、第２の工程乃至第４の工程を繰り返し行った後、第１の単結晶半導体基板、ゲッタリングサイトとして機能する層及び第２の絶縁層を除去し、第２の単結晶半導体基板を第２の工程におけるボンド基板として使用することを特徴とする。なお、第１の工程乃至第４の工程のいずれかの工程間に別の工程を設けることも可能である。 One exemplary embodiment provides a stacked substrate in which a first single crystal semiconductor substrate is bonded to a second single crystal semiconductor substrate through a layer functioning as a gettering site and a first insulating layer. First step, forming an embrittlement region in the first single crystal semiconductor substrate included in the multilayer substrate by irradiating ions to the multilayer substrate to be a bond substrate, and the base substrate and the base through the second insulating layer A second step of bonding the substrate, a third step of separating the stacked substrate in the embrittled region, and forming a single crystal semiconductor layer over the base substrate with the second insulating layer interposed therebetween; And a fourth step of performing a planarization process on the multilayer substrate separated in the embrittlement region in the process, and the second substrate through the second step through the use of the multilayer substrate on which the planarization process has been performed again as a bond substrate. After repeating the fourth step, the first single crystal semiconductor substrate Removing the layer and a second insulating layer serving as a gettering site, it is characterized by the use of the second single crystal semiconductor substrate as the bond substrate in the second step. Note that another step can be provided between any of the first step to the fourth step.
また、上記構成において、平坦化処理後に積層基板の状態を検査する検査工程を設け、積層基板の状態の検査結果に基づいて、脆化領域で分離された積層基板を再度第１の工程におけるボンド基板として使用するか、又は脆化領域で分離された積層基板の一部を除去して第２の単結晶半導体基板をボンド基板として使用するかを判断することを特徴としている。 In the above structure, an inspection process for inspecting the state of the laminated substrate after the planarization treatment is provided, and the laminated substrate separated in the embrittled region is again bonded in the first step based on the inspection result of the state of the laminated substrate. It is characterized in that it is determined whether to use the second single crystal semiconductor substrate as a bond substrate by removing a part of the stacked substrate separated in the embrittlement region.
また、第１の単結晶半導体基板は、第２の単結晶半導体基板と貼り合わせを行う面に、ゲッタリングサイトとして機能する層と、その上に接合層として機能する絶縁層とを有する。接合層として機能する絶縁層には表面が平坦な絶縁層を用いる。接合層として機能する絶縁層を第２の単結晶半導体基板と貼り合わせることにより積層基板を形成する。 In addition, the first single crystal semiconductor substrate includes a layer functioning as a gettering site and an insulating layer functioning as a bonding layer over the layer which is bonded to the second single crystal semiconductor substrate. An insulating layer having a flat surface is used for the insulating layer functioning as a bonding layer. A laminated substrate is formed by attaching an insulating layer functioning as a bonding layer to the second single crystal semiconductor substrate.
ゲッタリングサイトとして機能する層は、多結晶シリコン膜や窒化シリコン膜等の膜を半導体基板に成膜することにより形成することができる。この場合、接合層として機能する絶縁層には、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層、又は積層させて形成することができる。これらの膜は、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。例えば、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を用いることができる。 The layer functioning as a gettering site can be formed by forming a film such as a polycrystalline silicon film or a silicon nitride film over a semiconductor substrate. In this case, the insulating layer functioning as a bonding layer can be formed using a single layer or a stacked layer of insulating layers such as a silicon oxide film, a silicon oxynitride film, a silicon nitride film, and a silicon nitride oxide film. These films can be formed using a CVD method, a sputtering method, or the like. For example, a silicon oxide film formed using an organic silane such as tetraethoxysilane (abbreviation: TEOS: chemical formula Si (OC 2 H 5 ) 4 ) can be used.
ゲッタリングサイトとして機能する層は、半導体基板にイオン注入、レーザー照射、又はサンドブラストを行い半導体基板に歪みを導入することにより形成することができる。この場合、接合層として機能する絶縁層には、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層、又は積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。例えば、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を用いることができる。 The layer functioning as a gettering site can be formed by introducing strain into the semiconductor substrate by ion implantation, laser irradiation, or sand blasting to the semiconductor substrate. In this case, the insulating layer functioning as a bonding layer can be formed using a single layer or a stacked layer of insulating layers such as a silicon oxide film, a silicon oxynitride film, a silicon nitride film, and a silicon nitride oxide film. These films can be formed using a thermal oxidation method, a CVD method, a sputtering method, or the like. For example, a silicon oxide film formed using an organic silane such as tetraethoxysilane (abbreviation: TEOS: chemical formula Si (OC 2 H 5 ) 4 ) can be used.
ゲッタリングサイトとして機能する層は、半導体基板に初めから設けておいてもよいし、他の半導体基板に貼り合わせる際に設けてもよい。初めから設ける場合は、ＳＯＩ基板の製造プロセスにおいて混入する不純物をプロセス中の熱処理時等に適宜ゲッタリングすることができる。そのため、半導体基板中に不純物が蓄積することを防ぐことができる。他の半導体基板に貼り合わせる際にゲッタリングサイトとして機能する層を設ける場合は、ゲッタリングサイトとして機能する層のゲッタリング能力が高い状態で貼り合わせを行うことができる。そのため、半導体基板中に蓄積された不純物を強力にゲッタリングすることが可能である。 The layer functioning as a gettering site may be provided on the semiconductor substrate from the beginning, or may be provided at the time of bonding to another semiconductor substrate. In the case of providing from the beginning, impurities mixed in the manufacturing process of the SOI substrate can be appropriately gettered at the time of heat treatment in the process. Therefore, accumulation of impurities in the semiconductor substrate can be prevented. In the case where a layer that functions as a gettering site is provided at the time of bonding to another semiconductor substrate, bonding can be performed in a state where the layer functioning as the gettering site has high gettering ability. Therefore, it is possible to powerfully getter the impurities accumulated in the semiconductor substrate.
本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。 A semiconductor device in this specification refers to all devices that can function by utilizing semiconductor characteristics, and a display device, an electro-optical device, a semiconductor circuit, and an electronic device are all included in the semiconductor device.
開示される発明により、従来は破棄または転用するしかなかった薄くなった半導体基板をＳＯＩ基板の製造プロセスで使うことができる。すなわち、他のプロセスに制限を設けることなく、１枚の半導体基板の使用効率を高めることができる。また、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用し、ＳＯＩ基板の製造プロセスにおける材料コストを低く抑えることができる。 According to the disclosed invention, it is possible to use a thinned semiconductor substrate that has been conventionally discarded or diverted in a manufacturing process of an SOI substrate. That is, the use efficiency of one semiconductor substrate can be enhanced without limiting other processes. In addition, a semiconductor substrate whose thickness is reduced by repeated use can be effectively used in the manufacturing process of the SOI substrate, and the material cost in the manufacturing process of the SOI substrate can be kept low.
繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定することができ、欠陥や歪みの少ない良好な単結晶半導体層を使用することができる。繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用するとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングすることができ、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。 When a semiconductor substrate whose thickness is reduced by repeated use is effectively used in the manufacturing process of an SOI substrate, it is possible to identify a portion that is not suitable for manufacturing an SOI substrate, and a good single crystal with few defects and distortion A semiconductor layer can be used. Heavy metals that accumulate and accumulate in semiconductor substrates while using good single crystal semiconductor layers with few defects and distortions when effectively using semiconductor substrates that have been reduced in thickness in the process of manufacturing SOI substrates. Thus, a single crystal semiconductor layer with few defects, distortion, and impurities can be used for manufacturing an SOI substrate.
以下に、実施の形態を図面に基づいて説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、開示される発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments will be described with reference to the drawings. However, the embodiments can be implemented in many different modes, and it is easy for those skilled in the art to change the modes and details without departing from the spirit and scope of the disclosed invention. Understood. Therefore, the present invention is not construed as being limited to the description of the embodiments. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
（実施の形態１）
本実施の形態では、ＳＯＩ基板の作製方法の一例に関して図面を参照して説明する。
(Embodiment 1)
In this embodiment, an example of a method for manufacturing an SOI substrate will be described with reference to drawings.
まず、ボンド基板として用いられる単結晶半導体基板１００と、ベース基板１２０とを準備する（図１（Ａ）、（Ｂ）参照）。
First, a single
単結晶半導体基板１００としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、単結晶半導体基板１００の形状は円形に限られず、例えば、矩形状等に加工して用いることも可能である。
As the single
単結晶半導体基板１００の裏面にはゲッタリングサイトとして機能する層１７０が設けられる。ゲッタリングサイトとして機能する層１７０としては、多結晶シリコン膜や窒化シリコン膜の単層又はこれらを積層させた膜を用いることができる。多結晶シリコン膜は粒界にできる歪み等がゲッタリング源となる。また半導体基板との境界で発生した転位や積層欠陥がゲッタリング源となる。窒化シリコン膜の場合は半導体基板の裏面に与える引っ張り応力がゲッタリング源となる。窒化シリコン膜によるゲッタリング能力は膜厚に依存する。窒化シリコン膜が所定の膜厚を超えるとゲッタリング効果が起こり始める。窒化シリコン膜の膜厚は０．２５μｍを超えることが好ましい。
A
ベース基板１２０としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。他にも、ベース基板１２０として単結晶半導体基板（例えば、単結晶シリコン基板等）を用いてもよい。
As the
次に、単結晶半導体基板１００の表面に絶縁層１０２を形成する。絶縁層１０２は熱酸化法を用いて形成することができる。熱酸化処理の一例としては、酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。次に、単結晶半導体基板１００の表面から所定の深さに結晶構造が損傷された脆化領域１０４を形成し、その後、絶縁層１０２を介して単結晶半導体基板１００とベース基板１２０とを貼り合わせる（図１（Ｃ）参照）。
Next, the insulating
脆化領域１０４は、運動エネルギーを有する水素等のイオンを単結晶半導体基板１００に照射することにより形成することができる。
The
次に、熱処理を行い脆化領域１０４において単結晶半導体基板１００を分離することにより、ベース基板１２０上に、絶縁層１０２を介して単結晶半導体層１２４を設ける（図１（Ｄ）参照）。
Next, heat treatment is performed to separate the single
熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って単結晶半導体基板１００が分離する。絶縁層１０２はベース基板１２０に接合しているので、ベース基板１２０上には単結晶半導体基板１００から分離された単結晶半導体層１２４が形成される。
By performing the heat treatment, the added element is precipitated in the minute holes formed in the embrittled
この熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で加熱することができる。 For this heat treatment, a diffusion furnace, a heating furnace such as a resistance heating furnace, an RTA (Rapid Thermal Annealing) apparatus, a microwave heating apparatus, or the like can be used. For example, when an RTA apparatus is used, heating can be performed at a heating temperature of 550 ° C. or higher and 730 ° C. or lower and a processing time of 0.5 minutes or longer and within 60 minutes.
以上の工程により、図１（Ｄ）に示すように、ベース基板１２０上に絶縁層１０２を介して単結晶半導体層１２４を有するＳＯＩ基板を作製することができる。
Through the above steps, as illustrated in FIG. 1D, an SOI substrate including the single
なお、本実施の形態で示したＳＯＩ基板の製造プロセスで得られたＳＯＩ基板は、単結晶半導体層１２４の表面を平坦化処理した後（図１（Ｆ−１）参照）、当該単結晶半導体層１２４を用いてトランジスタ等を具備する半導体装置の作製に用いることができる（図１（Ｆ−２）参照）。
Note that in the SOI substrate obtained by the manufacturing process of the SOI substrate described in this embodiment, the surface of the single
次に、分離後の単結晶半導体基板１００に対して平坦化処理を行う（図１（Ｅ−１）参照）。これにより、分離後の単結晶半導体基板１００の表面を平坦にし、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用することが可能となる。
Next, planarization treatment is performed on the separated single crystal semiconductor substrate 100 (see FIG. 1E-1). Thereby, the surface of the single
平坦化処理は、単結晶半導体基板１００の表面に対する研磨を行うことができる。研磨を行う場合、単結晶半導体基板１００の分離面側を研磨する。研磨の前に単結晶半導体基板１００の分離面にドライエッチング処理を行ってもよい。ドライエッチング処理を行うことにより、単結晶半導体基板１００の分離面に存在する結晶構造が損傷された層を除去することができる。
In the planarization treatment, the surface of the single
研磨方法としては、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）を用いるのが好ましい。ここで、ＣＭＰ法とは、被加工物の表面を基準にし、それにならって表面を化学・機械的な複合作用により、平坦化する手法である。ＣＭＰ法では一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させる。スラリーと被研磨物表面との間での化学反応および、研磨布と被研磨物との機械的研磨の作用により、被加工物の表面は研磨される。本実施の形態では、低い研磨レートでＣＭＰ法を行うのが好ましい。このために、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は９０ｎｍ〜３０ｎｍとするのが好ましい。このように研磨を行うことによって、研磨代２００ｎｍ〜１０００ｎｍ程度で、単結晶半導体基板１００表面は平均表面粗さ０．２ｎｍ〜０．５ｎｍ程度に平坦化される。
As the polishing method, it is preferable to use a chemical mechanical polishing (CMP method). Here, the CMP method is a method of planarizing the surface by a combined chemical and mechanical action based on the surface of the workpiece. In the CMP method, a polishing cloth is generally attached on a polishing stage, and the polishing stage and the workpiece are rotated or oscillated while supplying slurry (abrasive) between the workpiece and the polishing cloth. . The surface of the workpiece is polished by a chemical reaction between the slurry and the surface of the workpiece and mechanical polishing between the polishing cloth and the workpiece. In the present embodiment, it is preferable to perform the CMP method at a low polishing rate. Therefore, it is preferable to use a suede polishing cloth as the polishing cloth, and the particle diameter of the slurry is preferably 90 nm to 30 nm. By polishing in this way, the surface of the single
本実施の形態では、平坦化処理を行うことにより、単結晶半導体基板１００が１μｍ〜１５μｍ程度薄膜化される。
In this embodiment mode, the single
その後、平坦化処理が行われた単結晶半導体基板１００は、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用され、再びベース基板１２０と貼り合わせられる。
After that, the single
そして、繰り返し利用されて薄くなった単結晶半導体基板１００を他の単結晶半導体基板１５０と貼り合わせて、積層基板２００を形成する（図１（Ｅ−２）、（Ｅ−３）参照）。積層基板を形成する際は、単結晶半導体基板１００の裏面側に接合層として機能する絶縁層１８０を形成する（図１（Ｅ−２）参照）。その後、接合層として機能する絶縁層１８０を介して他の単結晶半導体基板１５０と貼り合わせる。接合層として機能する絶縁層１８０はゲッタリングサイトとして機能する層１７０の上に形成することができる。接合層として機能する絶縁層は、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を用いることができる。テトラエトキシシランを用いることにより、表面が平坦な絶縁層を形成することができる。これにより単結晶半導体基板１００の裏面側を平坦化することができ、他の単結晶半導体基板１５０との貼り合わせを行うことができる。テトラエトキシシランを用いた酸化シリコン膜の作製は、常圧ＣＶＤ法や減圧ＣＶＤ法を用いて行うことができる。また、プラズマＣＶＤ法を用いて行うことも可能である。
Then, the single
単結晶半導体基板１００と他の単結晶半導体基板１５０との間に、絶縁層１８０を設けることで、エリプソメーターや光干渉式膜厚計などの膜厚測定装置により容易に残存する単結晶半導体基板１００の厚さを測定することができる。間に絶縁層を設けることにより、単結晶半導体基板の境界がわかるからである。その結果、ゲッタリングサイトとして機能する層１７０に到達する時期を判別することができる。これにより、貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層として用いることを避けることができる。つまり、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定することができ、欠陥や歪みの少ない良好な単結晶半導体層を使用することができる。
By providing the insulating
また、ゲッタリングサイトとして機能する層１７０を単結晶半導体基板１００に形成することで、半導体基板中に混入する重金属等の不純物を強力にゲッタリングすることができ、単結晶半導体基板１００を繰り返し使用した場合の重金属汚染の問題を解決することができる。そして、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。また、他の単結晶半導体基板１５０の裏面にもゲッタリングサイトとして機能する層１７１を設けることで、単結晶半導体基板１５０を繰り返し使用した場合の重金属汚染の問題を解決することができる。また、ゲッタリングサイトとして機能する層を単結晶半導体基板に初めから設けておくことにより、ＳＯＩ基板の製造プロセスまたは基板を再利用するためのプロセスにおいて混入する不純物をプロセス中の熱処理時等に適宜ゲッタリングすることができ、単結晶半導体基板中に不純物が蓄積することを防ぐことができる。例えば、単結晶半導体基板１００の表面に熱酸化法を用いて絶縁層１０２を形成する場合、単結晶半導体基板が熱処理されることにより、ＳＯＩ基板の製造プロセスまたは基板を再利用するためのプロセスにおいて混入する不純物を、ゲッタリングサイトとして機能する層にゲッタリングすることができる。従って、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用するとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングすることができ、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。
Further, by forming the
本実施の形態では、再利用により薄くなった単結晶半導体基板１００を破棄するのではなく、また他のプロセスに転用するのではなく、他の単結晶半導体基板１５０と貼り合わせることによりボンド基板として再利用する。この場合、ＳＯＩ基板の製造プロセスにおいて、単結晶半導体基板１００を無駄なく使用でき、１枚の単結晶半導体基板の使用効率を高めることができる。その結果、他のプロセスに制限を設けることなしに、ＳＯＩ基板の製造プロセスにおいて低コスト化を図ることができる。
In this embodiment mode, the single
例えば、単結晶半導体基板１００を分離後、１〜（ｎ−１）回目（ｎは２以上の自然数）までは単結晶半導体基板１００をＳＯＩ基板の作製工程においてボンド基板として再利用し、図１（Ａ）〜図１（Ｅ−１）の工程をｎ回行った後、ｎ回目に他の単結晶半導体基板１５０と貼り合わせて積層基板２００を形成する構成とすることができる。その後、積層基板２００をＳＯＩ基板の製造プロセスにおいてボンド基板として利用することができる。
For example, after the single
なお、ＳＯＩ基板の製造プロセスにおいて単結晶半導体基板１００を再利用する回数は、最初の状態の単結晶半導体基板１００の厚さや平坦化処理において単結晶半導体基板１００を研磨する厚さ等により適宜決めることができる。
Note that the number of times the single
また、あらかじめ単結晶半導体基板１００をボンド基板として再利用する回数を設定するのではなく、単結晶半導体基板１００の状態に応じて再利用するのか、又は他の単結晶半導体基板１５０と貼り合わせるか否かを決定してもよい。この場合、単結晶半導体基板１００の状態に応じてボンド基板として再利用する回数（ｎ−１）が決まることとなる。
In addition, the number of times the single
例えば、分離して平坦化処理が行われた単結晶半導体基板１００に対して、ＳＯＩ基板の製造プロセスにおいてボンド基板として使用できるか否か検査を行う検査工程を設けてもよい。図２に検査工程を設けた場合のＳＯＩ基板の作製工程を示す。なお、図２は、図１に検査工程を追加した構成となっている。
For example, an inspection process for inspecting whether or not the single
検査工程では、単結晶半導体基板１００の状態を検査する。例えば、単結晶半導体基板１００の厚さや反り量を測定する。また、単結晶半導体基板１００の表面の状態（キズの有無）等を観察してもよい。なお、単結晶半導体基板１００の厚さや反り量の測定は、レーザー変位計を用いて行うことができる。また、単結晶半導体基板１００の表面の状態（キズの有無）等の観察は顕微鏡を用いて行うことができる。
In the inspection process, the state of the single
図２に示すように、平坦化処理後に検査工程を設け、当該検査工程の結果に応じて単結晶半導体基板１００をボンド基板として再利用するのか、又は他の単結晶半導体基板１５０と貼り合わせを行うのかを決定する構成とすることができる。
As shown in FIG. 2, an inspection process is provided after the planarization treatment, and the single
例えば、検査を行った結果、単結晶半導体基板１００が所定の条件を満たす場合には単結晶半導体基板１００をボンド基板として再利用し、所定の条件を満たさない場合には他の単結晶半導体基板１５０と貼り合わせを行う構成とすることができる。所定の条件を満たすか否かは、例えば、単結晶半導体基板１００の厚さにより決定することができる。つまり、単結晶半導体基板１００が所定の厚さ以上である場合には単結晶半導体基板１００をボンド基板として再利用し、所定の厚さより薄い場合には単結晶半導体基板１００を他の単結晶半導体基板１５０に貼り合わせて積層基板２００を形成する。
For example, when the single
なお、所定の条件を満たすか否かは、単結晶半導体基板１００の厚さだけでなく、反り量や表面状態に応じて決定してもよい。また、検査工程は、単結晶半導体基板１００に平坦化処理を行う前に設けてもよい。
Note that whether or not the predetermined condition is satisfied may be determined according to not only the thickness of the single
検査工程を設けることにより、繰り返し使用されて薄くなった単結晶半導体基板１００の破損を抑制し、ＳＯＩ基板の製造プロセスにおいて単結晶半導体基板１００の使用効率を高めることができる。
By providing the inspection step, damage to the single
このように、単結晶半導体基板１００を他の単結晶半導体基板１５０と接合させた後、ボンド基板として用いることによって、単結晶半導体基板１００の厚さが薄くなった場合であっても、ＳＯＩ基板の作製プロセスで用いることができるため、他のプロセスに制限を設けることなく、１枚の単結晶半導体基板の使用効率を高めることができる。これにより、ＳＯＩ製造プロセスにおける材料コストを低く抑えることができる。
In this manner, even when the thickness of the single
また、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定することができ、欠陥や歪みの少ない良好な単結晶半導体層を使用することができる。繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用するとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングすることができ、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。 In addition, when a semiconductor substrate whose thickness is reduced through repeated use is effectively used in the manufacturing process of an SOI substrate, a portion that is not suitable for manufacturing an SOI substrate can be identified, and the defect and distortion are excellent. A single crystal semiconductor layer can be used. Heavy metals that accumulate and accumulate in semiconductor substrates while using good single crystal semiconductor layers with few defects and distortions when effectively using semiconductor substrates that have been reduced in thickness in the process of manufacturing SOI substrates. Thus, a single crystal semiconductor layer with few defects, distortion, and impurities can be used for manufacturing an SOI substrate.
以下に、単結晶半導体基板１００と単結晶半導体基板１５０とを貼り合わせて積層基板２００を作製する方法に関して図面を参照して説明する。
A method for manufacturing the stacked
図３は、絶縁層を介して単結晶半導体基板１００と単結晶半導体基板１５０を接合させて積層基板２００を作製する場合を示している。
FIG. 3 illustrates the case where the single
まず、単結晶半導体基板１００と単結晶半導体基板１５０を準備する（図３（Ａ−１）、（Ｂ）参照）。単結晶半導体基板１００の裏面にはゲッタリングサイトとして機能する層１７０が設けられている。また、単結晶半導体基板１５０の裏面にもゲッタリングサイトとして機能する層１７１を設けておくことが好ましい。ここではゲッタリングサイトとして機能する層１７０及びゲッタリングサイトとして機能する層１７１として多結晶シリコン膜を設けている。そして、単結晶半導体基板１００のゲッタリングサイトとして機能する層１７０上に接合層として機能する絶縁層１８０を形成する（図３（Ａ−２）参照）。
First, the single
絶縁層１８０は、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
As the insulating
ここでは、テトラエトキシシランを原料としてＣＶＤ法を用いて形成された酸化シリコン膜を絶縁層１８０として用いる。テトラエトキシシランを用いることにより、表面が平坦な絶縁層を形成することができる。これにより単結晶半導体基板１００の裏面側を平坦化することができ、他の単結晶半導体基板１５０との貼り合わせを行うことができる。
Here, a silicon oxide film formed using tetraethoxysilane as a raw material by a CVD method is used as the insulating
次に、単結晶半導体基板１００に設けられた絶縁層１８０の表面と単結晶半導体基板１５０の表面とを対向させ、絶縁層１８０の表面と単結晶半導体基板１５０の表面とを接合させて積層基板２００を形成する（図３（Ｃ）参照）。単結晶半導体基板１５０にゲッタリングサイトとして機能する層１７１が設けられている場合は、ゲッタリングサイトとして機能する層１７１が設けられていない側の面を接合面として用いる。また、絶縁層１８０の表面と単結晶半導体基板１５０の表面とを接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。
Next, the surface of the insulating
なお、単結晶半導体基板１５０の接合に用いる面はあらかじめ研磨して平坦にしておくことが好ましい。単結晶半導体基板１５０は、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、単結晶半導体基板１５０として単結晶半導体基板１００と同じ材料の基板を用いることにより熱膨張係数等が変わらないため、接合不良を抑制することができる。
Note that a surface used for bonding of the single
また、単結晶半導体基板１００と単結晶半導体基板１５０の表面に、それぞれ接合層として機能する絶縁層を設け、当該接合層として機能する絶縁層同士を接合させて積層基板２００を作製することもできる。
Alternatively, the
単結晶半導体基板１００と単結晶半導体基板１５０が貼り合わされて形成された積層基板２００に対して、ＳＯＩ基板の製造プロセスにおいてボンド基板として使用できるか否か検査を行う検査工程を設けてもよい。これにより、単結晶半導体基板を貼り合わせる工程に不具合があっても、不良品を検出することができる。これは、ＳＯＩ基板の製造プロセスの生産性を向上させる効果をもたらす。
An inspection process may be provided for inspecting whether or not the stacked
以上のように、本実施の形態で示した工程を行うことにより、再生された単結晶半導体基板の厚さが薄くなり当該単結晶半導体基板単体ではＳＯＩ基板の製造プロセスへの使用ができなくなった場合であっても、他の単結晶半導体基板と貼り合わせることによりＳＯＩ基板の製造プロセスで利用することができるため、１枚の単結晶半導体基板の使用効率を高めることができる。これにより、ＳＯＩ基板の製造プロセスにおける低コスト化を図ることができる。 As described above, by performing the steps described in this embodiment mode, the thickness of the regenerated single crystal semiconductor substrate is reduced, and the single crystal semiconductor substrate alone cannot be used in the manufacturing process of the SOI substrate. Even in such a case, since it can be used in the manufacturing process of an SOI substrate by being attached to another single crystal semiconductor substrate, the use efficiency of one single crystal semiconductor substrate can be increased. Thereby, cost reduction in the manufacturing process of the SOI substrate can be achieved.
単結晶半導体基板１００と他の単結晶半導体基板１５０との間に、絶縁層１８０を設けることで、エリプソメーターや光干渉式膜厚計などの膜厚測定装置により容易に残存する単結晶半導体基板１００の厚さを測定することができる。間に絶縁層を設けることにより、単結晶半導体基板の境界がわかるからである。その結果、繰り返し利用されて薄くなった単結晶半導体基板１００の残存膜厚がわかり、ゲッタリングサイトとして機能する層１７０に到達する時期を判別することができる。これにより、貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層として用いることを避けることができる。つまり、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定することができ、欠陥や歪みの少ない良好な単結晶半導体層を使用することができる。
By providing the insulating
また、ゲッタリングサイトとして機能する層１７０を単結晶半導体基板１００に形成することで、半導体基板中に混入する重金属等の不純物を強力にゲッタリングすることができ、単結晶半導体基板１００を繰り返し使用した場合の重金属汚染の問題を解決することができる。そして、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。また、他の単結晶半導体基板１５０の裏面にもゲッタリングサイトとして機能する層１７１を設けることで、単結晶半導体基板１５０を繰り返し使用した場合の重金属汚染の問題を解決することができる。また、ゲッタリングサイトとして機能する層を単結晶半導体基板に初めから設けておくことにより、ＳＯＩ基板の製造プロセスにおいて混入する不純物をプロセス中の熱処理時等に適宜ゲッタリングすることができ、単結晶半導体基板中に不純物が蓄積することを防ぐことができる。例えば、単結晶半導体基板１００の表面に熱酸化法を用いて絶縁層１０２を形成する場合、単結晶半導体基板が熱処理されることにより、ＳＯＩ基板の製造プロセスまたは基板を再利用するためのプロセスにおいて混入する不純物を、ゲッタリングサイトとして機能する層にゲッタリングすることができる。従って、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用するとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングすることができ、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。
Further, by forming the
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
（実施の形態２）
本実施の形態では、上記実施の形態において、単結晶半導体基板１００と単結晶半導体基板１５０が貼り合わされて形成された積層基板２００をＳＯＩ基板の製造プロセスにおいてボンド基板として用いる場合に関して図面を参照して説明する。
Note that the structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments in this specification.
(Embodiment 2)
In this embodiment mode, refer to drawings for the case where the stacked
まず、ボンド基板として用いられる積層基板２００と、ベース基板１２０とを準備する（図４（Ａ）、（Ｂ）参照）。ここでは、接合層として機能する絶縁層１８０を介して貼り合わされた単結晶半導体基板１００と単結晶半導体基板１５０を積層基板２００として用いる。積層基板２００にはゲッタリングサイトとして機能する層１７０、他のゲッタリングサイトとして機能する層１７１が設けられている。ゲッタリングサイトとして機能する層１７０は単結晶半導体基板１００と絶縁層１８０の間に設けられている。他のゲッタリングサイトとして機能する層１７１は、単結晶半導体基板１５０において接合面と反対側の面に設けられている。
First, a
次に、積層基板２００の表面に絶縁層１０２を形成する。絶縁層１０２は熱酸化法を用いて形成することができる。熱酸化処理の一例としては、酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。次に、積層基板２００の表面から所定の深さに結晶構造が損傷された脆化領域１０４を形成し、その後、絶縁層１０２を介して積層基板２００とベース基板１２０とを貼り合わせる（図４（Ｃ）参照）。ここでは、単結晶半導体基板１００に脆化領域１０４を設ける。
Next, the insulating
次に、熱処理を行い脆化領域１０４において積層基板２００を分離することにより、ベース基板１２０上に、絶縁層１０２を介して単結晶半導体層１２４を設ける（図４（Ｄ）参照）。
Next, heat treatment is performed to separate the
以上の工程により、図４（Ｄ）に示すように、ベース基板１２０上に絶縁層１０２を介して単結晶半導体層１２４を有するＳＯＩ基板を作製することができる。なお、得られたＳＯＩ基板は、単結晶半導体層１２４の表面を平坦化処理した後（図４（Ｆ−１）参照）、当該単結晶半導体層１２４を用いてトランジスタ等を具備する半導体装置の作製に用いることができる（図４（Ｆ−２）参照）。
Through the above steps, an SOI substrate including the single
次に、分離後の積層基板２００に対して平坦化処理を行う（図４（Ｅ−１）参照）。ここでは、分離面である単結晶半導体基板１００の表面に平坦化処理を行う。これにより、分離後の積層基板２００の表面（ここでは、単結晶半導体基板１００の表面）を平坦にし、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用することが可能となる。
Next, a planarization process is performed on the
次に、平坦化処理が行われた積層基板２００に対して、ＳＯＩ基板の製造プロセスにおいてボンド基板として使用できるか否か検査を行う（図４（Ｅ−２）参照）。積層基板２００は、単結晶半導体基板１００と単結晶半導体基板１５０が貼り合わされた界面付近において欠陥等が存在し、貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層１２４として設けた場合には、当該単結晶半導体層１２４を用いて形成された素子に不良が生じるおそれがあるため、検査工程を設けることは単結晶半導体基板の使用効率を高める観点からも効果的である。
Next, the
検査工程では、積層基板２００の状態を検査する。例えば、積層基板２００の厚さや反り量を測定する。特に、単結晶半導体基板１００の厚さ（接合界面までの厚さ）を測定することが好ましい。また、積層基板２００の表面（単結晶半導体基板１００の表面）の状態（キズの有無）等を観察することが好ましい。単結晶半導体基板１００が薄くなり接合界面付近に近づく程、欠陥等が存在する可能性が高いためである。単結晶半導体基板１００と他の単結晶半導体基板１５０との間に、絶縁層１８０を設けているため、単結晶半導体基板１００の厚さは、エリプソメーターや光干渉式膜厚計などの膜厚測定装置により容易に測定することができる。間に絶縁層を設けることにより、単結晶半導体基板の境界がわかるからである。なお、積層基板２００の全体の厚さや反り量の測定は、レーザー変位計を用いて行うことができる。また、積層基板２００の表面の状態（キズの有無）等の観察は顕微鏡を用いて行うことができる。
In the inspection process, the state of the
このような検査を行った後、当該検査工程の結果に応じて積層基板２００をボンド基板として再利用するか否かを決定する構成とすることができる。例えば、検査工程において、所定の条件を満たす積層基板２００は、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用する。一方で、所定の条件を満たさなくなった積層基板２００に対しては、単結晶半導体基板１００、ゲッタリングサイトとして機能する層１７０及び接合層として機能する絶縁層１８０をエッチングや研磨等により除去して単結晶半導体基板１５０の表面を露出させ（図４（Ｅ−３）参照）、当該単結晶半導体基板１５０をＳＯＩの製造プロセス（図１、図２参照）におけるボンド基板として用いることができる。
After performing such an inspection, it is possible to determine whether or not to reuse the
単結晶半導体基板１５０の表面を露出させる方法として、エッチング処理を行う場合、上層の単結晶半導体基板１００から順にエッチング処理をすることができる。また、上層は残した状態で、中間にある絶縁層１８０からエッチング処理を行うことができる。中間の絶縁層１８０を除去することにより、上層にある単結晶半導体基板１００及びゲッタリングサイトとして機能する層１７０を剥がすことができる。これにより処理工程を簡略化できる。この方法は、再利用を繰り返し単結晶半導体基板１００がゲッタリングサイトとして機能する層１７３付近まで薄くなった場合に特に有効である。絶縁層１８０として酸化シリコン膜を用いる場合、エッチャントにはフッ酸を用いることができる。
As a method for exposing the surface of the single
積層基板２００が所定の条件を満たすか否かは、例えば、積層基板２００を構成する単結晶半導体基板１００の厚さに応じて決定することができる。また、単結晶半導体基板１００の厚さの他にも、反り量や表面状態に応じて適宜決定することができる。
Whether or not the
なお、検査工程は、平坦化処理工程の前に設けてもよく、この場合平坦化処理を省くことが可能となる。 Note that the inspection process may be provided before the planarization process, and in this case, the planarization process can be omitted.
検査工程を設けることにより、積層基板２００内に欠陥が存在する場合であっても、当該欠陥がＳＯＩ基板の単結晶半導体層１２４に形成されることを低減することができる。その結果、当該単結晶半導体層１２４を用いて形成された素子に不良が生じることを抑制することができる。
By providing the inspection process, even when a defect exists in the stacked
以上のように、本実施の形態で示した工程を行うことにより、再生された単結晶半導体基板の厚さが薄くなり当該単結晶半導体基板単体ではＳＯＩ基板の製造プロセスへの使用ができなくなった場合であっても、他の単結晶半導体基板と貼り合わせることによりＳＯＩ基板の製造プロセスで利用することができるため、１枚の単結晶半導体基板の使用効率を高めることができる。これにより、ＳＯＩ基板の製造プロセスにおける低コスト化を図ることができる。 As described above, by performing the steps described in this embodiment mode, the thickness of the regenerated single crystal semiconductor substrate is reduced, and the single crystal semiconductor substrate alone cannot be used in the manufacturing process of the SOI substrate. Even in such a case, since it can be used in the manufacturing process of an SOI substrate by being attached to another single crystal semiconductor substrate, the use efficiency of one single crystal semiconductor substrate can be increased. Thereby, cost reduction in the manufacturing process of the SOI substrate can be achieved.
単結晶半導体基板１００と他の単結晶半導体基板１５０との間に、絶縁層１８０を設けることで、エリプソメーターや光干渉式膜厚計などの膜厚測定装置により容易に残存する単結晶半導体基板１００の厚さを測定することができる。間に絶縁層を設けることにより、単結晶半導体基板の境界がわかるからである。その結果、繰り返し利用されて薄くなった単結晶半導体基板１００の残存膜厚がわかり、ゲッタリングサイトとして機能する層１７０に到達する時期を判別することができる。これにより、貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層として用いることを避けることができる。つまり、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定することができ、欠陥や歪みの少ない良好な単結晶半導体層を使用することができる。
By providing the insulating
また、ゲッタリングサイトとして機能する層１７０を単結晶半導体基板１００に形成することで、半導体基板中に混入する重金属等の不純物を強力にゲッタリングすることができ、単結晶半導体基板１００を繰り返し使用した場合の重金属汚染の問題を解決することができる。そして、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。また、他の単結晶半導体基板１５０の裏面にもゲッタリングサイトとして機能する層１７１を設けることで、単結晶半導体基板１５０を繰り返し使用した場合の重金属汚染の問題を解決することができる。また、ゲッタリングサイトとして機能する層を単結晶半導体基板に初めから設けておくことにより、ＳＯＩ基板の製造プロセスまたは基板を再利用するためのプロセスにおいて混入する不純物をプロセス中の熱処理時等に適宜ゲッタリングすることができ、単結晶半導体基板中に不純物が蓄積することを防ぐことができる。例えば、積層基板２００の表面に熱酸化法を用いて絶縁層１０２を形成する場合、積層基板が熱処理されることにより、ＳＯＩ基板の製造プロセスまたは基板を再利用するためのプロセスにおいて混入する不純物を、ゲッタリングサイトとして機能する層にゲッタリングすることができる。従って、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用するとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングすることができ、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。
Further, by forming the
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。 Note that the structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments in this specification.
（実施の形態３）
本実施の形態では、単結晶半導体基板１００に初めからゲッタリングサイトとして機能する層１７０を設けるのではなく、単結晶半導体基板１００を他の単結晶半導体基板１５０と貼り合わせるときに、ゲッタリングサイトとして機能する層１７０を設ける場合に関して図面を参照して説明する。
(Embodiment 3)
In this embodiment mode, the single
まず、単結晶半導体基板１００とベース基板１２０を準備する（図５（Ａ）、（Ｂ）参照）。次に、単結晶半導体基板１００の表面に絶縁層１０２を形成する。絶縁層１０２は熱酸化法を用いて形成することができる。熱酸化処理の一例としては、酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。次に、単結晶半導体基板１００の表面から所定の深さに結晶構造が損傷された脆化領域１０４を形成し、その後、絶縁層１０２を介して単結晶半導体基板１００とベース基板１２０とを貼り合わせる（図５（Ｃ）参照）。
First, the single
次に、熱処理を行い脆化領域１０４において単結晶半導体基板１００を分離することにより、ベース基板１２０上に、絶縁層１０２を介して単結晶半導体層１２４を設ける（図５（Ｄ）参照）。
Next, heat treatment is performed to separate the single
以上の工程により、図５（Ｄ）に示すように、ベース基板１２０上に絶縁層１０２を介して単結晶半導体層１２４を有するＳＯＩ基板を作製することができる。なお、得られたＳＯＩ基板は、単結晶半導体層１２４の表面を平坦化処理した後（図５（Ｆ−１）参照）、当該単結晶半導体層１２４を用いてトランジスタ等を具備する半導体装置の作製に用いることができる（図５（Ｆ−２）参照）。
Through the above steps, as illustrated in FIG. 5D, an SOI substrate including the single
次に、分離後の単結晶半導体基板１００に対して平坦化処理を行う（図５（Ｅ−１）参照）。ここでは、分離面である単結晶半導体基板１００の表面に平坦化処理を行う。これにより、分離後の単結晶半導体基板１００の表面を平坦にし、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用することが可能となる。
Next, planarization treatment is performed on the separated single crystal semiconductor substrate 100 (see FIG. 5E-1). Here, planarization treatment is performed on the surface of the single
次に、平坦化処理が行われた単結晶半導体基板１００に対して、ＳＯＩ基板の製造プロセスにおいてボンド基板として使用できるか否か検査を行う。
Next, the single
検査工程では、単結晶半導体基板１００の状態を検査する。例えば、単結晶半導体基板１００の厚さや反り量を測定する。また、単結晶半導体基板１００に含まれる不純物の量を測定する。また、単結晶半導体基板１００の表面の状態（キズの有無）等を観察してもよい。なお、単結晶半導体基板１００の厚さや反り量の測定は、レーザー変位計を用いて行うことができる。また、単結晶半導体基板１００に含まれる不純物の量の測定は、全反射蛍光Ｘ線分析（ＴＸＲＦ）法などを用いて行うことができる。ＴＸＲＦ法により、単結晶半導体基板１００の表面の不純物量を測定することができる。ＴＸＲＦ法を用いて測定した単結晶半導体基板１００の表面に存在する不純物の量が１×１０１１ａｔｏｍｓ／ｃｍ２以下でればボンド基板として利用することができる。また、単結晶半導体基板１００の表面の状態（キズの有無）等の観察は顕微鏡を用いて行うことができる。
In the inspection process, the state of the single
このような検査を行った後、当該検査工程の結果に応じて単結晶半導体基板１００をボンド基板として再利用するか否かを決定する構成とすることができる。例えば、検査工程において、所定の条件を満たす単結晶半導体基板１００は、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用する。一方で、所定の条件を満たさなくなった単結晶半導体基板１００に対しては、他の単結晶半導体基板１５０に貼り合わせて積層基板２００を形成する。以下に、単結晶半導体基板１００と単結晶半導体基板１５０とを貼り合わせて積層基板２００を作製する方法に関して図面を参照して説明する。
After such an inspection, it is possible to determine whether to reuse the single
まず、単結晶半導体基板１００と単結晶半導体基板１５０を準備する（図６（Ａ−１）、（Ｂ）参照）。そして、単結晶半導体基板１００の裏面にゲッタリングサイトとして機能する層１７０を形成する（図６（Ａ−２）参照）。ここではゲッタリングサイトとして機能する層１７０として多結晶シリコン膜を形成する。そして、その上に接合層として機能する絶縁層１８０を形成する（図６（Ａ−３）、図５（Ｅ−２）参照）。ここでは絶縁層１８０としてテトラエトキシシランを用いて酸化シリコン膜を形成する。次に、単結晶半導体基板１００に設けられた絶縁層１８０の表面と単結晶半導体基板１５０の表面とを対向させ、絶縁層１８０の表面と単結晶半導体基板１５０の表面とを接合させて積層基板２００を形成する（図６（Ｃ）、図５（Ｅ−３）参照）。その後、積層基板２００をＳＯＩ基板の製造プロセスにおいてボンド基板として利用することができる。
First, the single
以上のように、本実施の形態で示した工程を行うことにより、再生された単結晶半導体基板の厚さが薄くなり当該単結晶半導体基板単体ではＳＯＩ基板の製造プロセスへの使用ができなくなった場合であっても、他の単結晶半導体基板と貼り合わせることによりＳＯＩ基板の製造プロセスで利用することができるため、１枚の単結晶半導体基板の使用効率を高めることができる。これにより、ＳＯＩ基板の製造プロセスにおける低コスト化を図ることができる。 As described above, by performing the steps described in this embodiment mode, the thickness of the regenerated single crystal semiconductor substrate is reduced, and the single crystal semiconductor substrate alone cannot be used in the manufacturing process of the SOI substrate. Even in such a case, since it can be used in the manufacturing process of an SOI substrate by being attached to another single crystal semiconductor substrate, the use efficiency of one single crystal semiconductor substrate can be increased. Thereby, cost reduction in the manufacturing process of the SOI substrate can be achieved.
単結晶半導体基板１００と他の単結晶半導体基板１５０との間に、絶縁層１８０を設けることで、エリプソメーターや光干渉式膜厚計などの膜厚測定装置により容易に残存する単結晶半導体基板１００の厚さを測定することができる。間に絶縁層を設けることにより、単結晶半導体基板の境界がわかるからである。その結果、繰り返し利用されて薄くなった単結晶半導体基板１００の残存膜厚がわかり、ゲッタリングサイトとして機能する層１７０に到達する時期を判別することができる。これにより、貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層として用いることを避けることができる。つまり、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定することができ、欠陥や歪みの少ない良好な単結晶半導体層を使用することができる。
By providing the insulating
貼り合わせる際に、ゲッタリングサイトとして機能する層１７０を単結晶半導体基板１００に形成することで、半導体基板中に混入し蓄積された重金属等の不純物を強力にゲッタリングすることができ、単結晶半導体基板１００を繰り返し使用した場合の重金属汚染の問題を解決することができる。また、ゲッタリング能力が高い状態で貼り合わせを行うことができる。ゲッタリングは、積層基板２００の表面に熱酸化処理により絶縁層を形成する時等に適宜行うことができる。そして、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。つまり、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用するとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングすることができ、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。
By forming the
（実施の形態４）
本実施の形態では、ゲッタリングサイトとして機能する層１７０をイオン注入法により形成する場合に関して図面を参照して説明する。
(Embodiment 4)
In this embodiment, the case where the
まず、単結晶半導体基板１００とベース基板１２０を準備する（図７（Ａ）、（Ｂ）参照）。次に、単結晶半導体基板１００の表面に絶縁層１０２を形成する。絶縁層１０２は熱酸化法を用いて形成することができる。熱酸化処理の一例としては、酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。次に、単結晶半導体基板１００の表面から所定の深さに結晶構造が損傷された脆化領域１０４を形成し、その後、絶縁層１０２を介して単結晶半導体基板１００とベース基板１２０とを貼り合わせる（図７（Ｃ）参照）。
First, the single
次に、熱処理を行い脆化領域１０４において単結晶半導体基板１００を分離することにより、ベース基板１２０上に、絶縁層１０２を介して単結晶半導体層１２４を設ける（図７（Ｄ）参照）。
Next, heat treatment is performed to separate the single
以上の工程により、図７（Ｄ）に示すように、ベース基板１２０上に絶縁層１０２を介して単結晶半導体層１２４を有するＳＯＩ基板を作製することができる。なお、得られたＳＯＩ基板は、単結晶半導体層１２４の表面を平坦化処理した後（図７（Ｆ−１）参照）、当該単結晶半導体層１２４を用いてトランジスタ等を具備する半導体装置の作製に用いることができる（図７（Ｆ−２）参照）。
Through the above steps, as illustrated in FIG. 7D, an SOI substrate including the single
次に、分離後の単結晶半導体基板１００に対して平坦化処理を行う（図７（Ｅ−１）参照）。ここでは、分離面である単結晶半導体基板１００の表面に平坦化処理を行う。これにより、分離後の単結晶半導体基板１００の表面を平坦にし、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用することが可能となる。
Next, planarization treatment is performed on the separated single crystal semiconductor substrate 100 (see FIG. 7E-1). Here, planarization treatment is performed on the surface of the single
次に、平坦化処理が行われた単結晶半導体基板１００に対して、ＳＯＩ基板の製造プロセスにおいてボンド基板として使用できるか否か検査を行う。
Next, the single
検査工程では、単結晶半導体基板１００の状態を検査する。例えば、単結晶半導体基板１００の厚さや反り量を測定する。また、単結晶半導体基板１００に含まれる不純物の量を測定する。また、単結晶半導体基板１００の表面の状態（キズの有無）等を観察してもよい。なお、単結晶半導体基板１００の厚さや反り量の測定は、レーザー変位計を用いて行うことができる。また、単結晶半導体基板１００に含まれる不純物の量の測定は、全反射蛍光Ｘ線分析（ＴＸＲＦ）法などを用いて行うことができる。ＴＸＲＦ法により、単結晶半導体基板１００の表面の不純物量を測定することができる。ＴＸＲＦ法を用いて測定した単結晶半導体基板１００の表面に存在する不純物の量が１×１０１１ａｔｏｍｓ／ｃｍ２以下でればボンド基板として利用することができる。また、単結晶半導体基板１００の表面の状態（キズの有無）等の観察は顕微鏡を用いて行うことができる。
In the inspection process, the state of the single
このような検査を行った後、当該検査工程の結果に応じて単結晶半導体基板１００をボンド基板として再利用するか否かを決定する構成とすることができる。例えば、検査工程において、所定の条件を満たす単結晶半導体基板１００は、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用する。一方で、所定の条件を満たさなくなった単結晶半導体基板１００に対しては、他の単結晶半導体基板１５０に貼り合わせて積層基板２００を形成する。以下に、単結晶半導体基板１００と単結晶半導体基板１５０とを貼り合わせて積層基板２００を作製する方法に関して図面を参照して説明する。
After such an inspection, it is possible to determine whether to reuse the single
まず、単結晶半導体基板１００と単結晶半導体基板１５０を準備する（図８（Ａ−１）、（Ｂ）参照）。そして、単結晶半導体基板１００の裏面に絶縁層１４４を形成する（図８（Ａ−２）参照）。絶縁層１４４には、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層、又は積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。ここでは絶縁層として単結晶半導体基板１００に熱酸化処理を行うことにより酸化膜を形成する。酸化膜の膜厚としては、５ｎｍ〜５０ｎｍ、例えば１０ｎｍの厚さとする。
First, the single
なお、熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１００に熱酸化処理を行うことにより、塩素酸化された絶縁層を形成する。この場合、絶縁層は、塩素原子を含有した膜となる。絶縁層に塩素を含有させることにより不純物となる金属をゲッタリングする効果がある。
Note that the thermal oxidation treatment is preferably performed by adding halogen in an oxidizing atmosphere. For example, a thermal oxidation treatment is performed on the single
次に、単結晶半導体基板１００の裏面側に形成した絶縁層１４４越しに第１８族元素（希ガス元素ともいう）を添加して、単結晶半導体基板１００の裏面側にゲッタリングサイトとして機能する層１７３を形成する（図８（Ａ−３）、図７（Ｅ−２）参照）。絶縁層１４４越しに第１８族元素を添加することにより、第１８族元素を添加する際に発生しうる単結晶半導体基板１００の表面荒れを防ぐことができる。第１８族元素として、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ればれた１種類または２種類以上の元素を用いる。第１８族元素の添加は、イオンドーピング法またはイオン注入法で行うことができる。ここでは単結晶半導体基板１００に、加速エネルギー５０〜２００ｋｅＶ、注入量１×１０１３ｉｏｎｓ／ｃｍ２〜１×１０１５ｉｏｎｓ／ｃｍ２で、Ａｒ＋やＸｅ＋などを注入してゲッタリングサイトとして機能する層１７３を形成する。
Next, a Group 18 element (also referred to as a rare gas element) is added through the insulating
次に、単結晶半導体基板１００に設けられた絶縁層１４４の表面と単結晶半導体基板１５０の表面とを対向させ、絶縁層１４４の表面と単結晶半導体基板１５０の表面とを接合させて積層基板２００を形成する（図８（Ｃ）、図７（Ｅ−３）参照）。積層基板２００を形成するときに、絶縁層１４４上に別の絶縁層（図示せず）を形成し、別の絶縁層を介して両基板を貼り合わせ、積層基板２００を形成することもできる。別の絶縁層として、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を用いることができる。テトラエトキシシランを用いることにより、表面が平坦な絶縁層を形成することができる。これにより単結晶半導体基板１００の表面を平坦化することができ、他の単結晶半導体基板１５０との貼り合わせを確実に行うことができる。テトラエトキシシランを用いた酸化シリコン膜の作製は、常圧ＣＶＤ法や減圧ＣＶＤ法を用いて行うことができる。また、プラズマＣＶＤ法を用いて行うことも可能である。
Next, the surface of the insulating
単結晶半導体基板１００と他の単結晶半導体基板１５０との間に、絶縁層を設けることで、エリプソメーターや光干渉式膜厚計などの膜厚測定装置により容易に残存する単結晶半導体基板１００の厚さを測定することができる。間に絶縁層を設けることにより、単結晶半導体基板の境界がわかるからである。その結果、繰り返し利用されて薄くなった単結晶半導体基板１００の残存膜厚がわかり、ゲッタリングサイトとして機能する層１７３に到達する時期を判別することができる。これにより、貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層として用いることを避けることができる。つまり、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定することができ、欠陥や歪みの少ない良好な単結晶半導体層を使用することができる。
By providing an insulating layer between the single
また、貼り合わせる際に、ゲッタリングサイトとして機能する層１７３を単結晶半導体基板１００に形成することで、半導体基板中に混入し蓄積された重金属等の不純物を強力にゲッタリングすることができ、単結晶半導体基板１００を繰り返し使用した場合の重金属汚染の問題を解決することができる。そして、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。つまり、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用するとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングすることができ、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。
In addition, by forming the
その後、絶縁層１４４を選択的にエッチングすることにより、単結晶半導体基板１００と単結晶半導体基板１５０の間に絶縁層１４４を残存させ、積層基板２００の表面に形成された絶縁層１４４を除去してもよい（図８（Ｄ）参照）。なお、ＣＶＤ法やスパッタリング法等を用いて単結晶半導体基板１００の片面側に絶縁層１４４を形成する場合には、絶縁層１４４の除去工程を省略することができる。
After that, by selectively etching the insulating
また、熱酸化法を用いて単結晶半導体基板１００の全面に絶縁層１４４を形成した場合であっても、絶縁層１４４を除去せずに積層基板２００の表面に設けられた絶縁層１４４を介してベース基板１２０との貼り合わせを行ってもよい。この場合、絶縁層１４４を除去する工程と絶縁層１０２を形成する工程を省くことができ、ＳＯＩ基板の製造プロセスを簡略化することができる。
Further, even when the insulating
以上のように、本実施の形態で示した工程を行うことにより、再生された単結晶半導体基板の厚さが薄くなり当該単結晶半導体基板単体ではＳＯＩ基板の製造プロセスへの使用ができなくなった場合であっても、他の単結晶半導体基板と貼り合わせることによりＳＯＩ基板の製造プロセスで利用することができるため、１枚の単結晶半導体基板の使用効率を高めることができる。これにより、ＳＯＩ基板の製造プロセスにおける低コスト化を図ることができる。 As described above, by performing the steps described in this embodiment mode, the thickness of the regenerated single crystal semiconductor substrate is reduced, and the single crystal semiconductor substrate alone cannot be used in the manufacturing process of the SOI substrate. Even in such a case, since it can be used in the manufacturing process of an SOI substrate by being attached to another single crystal semiconductor substrate, the use efficiency of one single crystal semiconductor substrate can be increased. Thereby, cost reduction in the manufacturing process of the SOI substrate can be achieved.
また、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定することができ、欠陥や歪みの少ない良好な単結晶半導体層を使用することができる。繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用するとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングすることができ、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。 In addition, when a semiconductor substrate whose thickness is reduced through repeated use is effectively used in the manufacturing process of an SOI substrate, a portion that is not suitable for manufacturing an SOI substrate can be identified, and the defect and distortion are excellent. A single crystal semiconductor layer can be used. Heavy metals that accumulate and accumulate in semiconductor substrates while using good single crystal semiconductor layers with few defects and distortions when effectively using semiconductor substrates that have been reduced in thickness in the process of manufacturing SOI substrates. Thus, a single crystal semiconductor layer with few defects, distortion, and impurities can be used for manufacturing an SOI substrate.
また、単結晶半導体基板１００内にゲッタリングサイトとして機能する層１７３を形成することができるので、ゲッタリングサイトとして機能する層を非常に効率的に形成することができる。また、ゲッタリングサイトとして機能する層を成膜する必要がないため、ゲッタリングサイトとして機能する層を成膜する際に生じうる汚染（コンタミネーションやパーティクル）を防ぐことができる。よって、歩留まりや信頼性を向上させることができる。
In addition, since the
（実施の形態５）
本実施の形態では、上記実施の形態において、単結晶半導体基板１００と単結晶半導体基板１５０が貼り合わされて形成された積層基板２００をＳＯＩ基板の製造プロセスにおいてボンド基板として用いる場合に関して図面を参照して説明する。
(Embodiment 5)
In this embodiment mode, refer to drawings for the case where the stacked
まず、ボンド基板として用いられる積層基板２００と、ベース基板１２０とを準備する（図９（Ａ）、（Ｂ）参照）。ここでは、絶縁層１４４を介して貼り合わされた単結晶半導体基板１００と単結晶半導体基板１５０を積層基板２００として用いる。積層基板２００にはゲッタリングサイトとして機能する層１７３が設けられている。ゲッタリングサイトとして機能する層１７３は単結晶半導体基板１００と絶縁層１４４の間に設けられている。
First, a
次に、積層基板２００の表面に絶縁層１０２を形成する。絶縁層１０２は熱酸化法を用いて形成することができる。熱酸化処理の一例としては、酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。次に、積層基板２００の表面から所定の深さに結晶構造が損傷された脆化領域１０４を形成し、その後、絶縁層１０２を介して積層基板２００とベース基板１２０とを貼り合わせる（図９（Ｃ）参照）。ここでは、単結晶半導体基板１００に脆化領域１０４を設ける。なお、上記図８で説明したように、単結晶半導体基板１００の全面に形成された絶縁層１４４を残存させる場合には、絶縁層１４４を介して積層基板２００とベース基板１２０との貼り合わせを行うことができる。
Next, the insulating
次に、熱処理を行い脆化領域１０４において積層基板２００を分離することにより、ベース基板１２０上に、絶縁層１０２を介して単結晶半導体層１２４を設ける（図９（Ｄ）参照）。
Next, heat treatment is performed to separate the
以上の工程により、図９（Ｄ）に示すように、ベース基板１２０上に絶縁層１０２を介して単結晶半導体層１２４を有するＳＯＩ基板を作製することができる。なお、得られたＳＯＩ基板は、単結晶半導体層１２４の表面を平坦化処理した後（図９（Ｆ−１）参照）、当該単結晶半導体層１２４を用いてトランジスタ等を具備する半導体装置の作製に用いることができる（図９（Ｆ−２）参照）。
Through the above steps, as illustrated in FIG. 9D, an SOI substrate including the single
次に、分離後の積層基板２００に対して平坦化処理を行う（図９（Ｅ−１）参照）。ここでは、分離面である単結晶半導体基板１００の表面に平坦化処理を行う。これにより、分離後の積層基板２００の表面（ここでは、単結晶半導体基板１００の表面）を平坦にし、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用することが可能となる。
Next, planarization processing is performed on the separated laminated substrate 200 (see FIG. 9E-1). Here, planarization treatment is performed on the surface of the single
次に、平坦化処理が行われた積層基板２００に対して、ＳＯＩ基板の製造プロセスにおいてボンド基板として使用できるか否か検査を行う（図９（Ｅ−２）参照）。積層基板２００は、単結晶半導体基板１００と単結晶半導体基板１５０が貼り合わされた界面付近において欠陥等が存在し、貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層１２４として設けた場合には、当該単結晶半導体層１２４を用いて形成された素子に不良が生じるおそれがあるため、検査工程を設けることは単結晶半導体基板の使用効率を高める観点からも効果的である。
Next, the
検査工程では、積層基板２００の状態を検査する。例えば、積層基板２００の厚さや反り量を測定する。特に、単結晶半導体基板１００の厚さ（接合界面までの厚さ）を測定することが好ましい。また、積層基板２００の表面（単結晶半導体基板１００の表面）の状態（キズの有無）等を観察することが好ましい。単結晶半導体基板１００が薄くなり接合界面付近に近づく程、欠陥等が存在する可能性が高いためである。単結晶半導体基板１００と他の単結晶半導体基板１５０との間に、接合層として機能する絶縁層１４４を設けているため、単結晶半導体基板１００の厚さは、エリプソメーターや光干渉式膜厚計などの膜厚測定装置により容易に測定することができる。間に絶縁層を設けることにより、単結晶半導体基板の境界がわかるからである。なお、積層基板２００の全体の厚さや反り量の測定は、レーザー変位計を用いて行うことができる。また、積層基板２００の表面の状態（キズの有無）等の観察は顕微鏡を用いて行うことができる。
In the inspection process, the state of the
このような検査を行った後、当該検査工程の結果に応じて積層基板２００をボンド基板として再利用するか否かを決定する構成とすることができる。例えば、検査工程において、所定の条件を満たす積層基板２００は、ＳＯＩ基板の製造プロセスにおいてボンド基板として再利用する。一方で、所定の条件を満たさなくなった積層基板２００に対しては、単結晶半導体基板１００、ゲッタリングサイトとして機能する層１７３及び接合層として機能する絶縁層１４４をエッチングや研磨等により除去して単結晶半導体基板１５０の表面を露出させ（図９（Ｅ−３）参照）、当該単結晶半導体基板１５０をＳＯＩの製造プロセス（図７参照）におけるボンド基板として用いることができる。
After performing such an inspection, it is possible to determine whether or not to reuse the
単結晶半導体基板１５０の表面を露出させる方法として、エッチング処理を行う場合、上層の単結晶半導体基板１００から順にエッチング処理をすることができる。また、上層は残した状態で、中間の絶縁層１４４からエッチング処理を行うことができる。中間の絶縁層１４４を除去することにより、上層にある単結晶半導体基板１００及びゲッタリングサイトとして機能する層１７３を剥がすことができる。これにより処理工程を簡略化できる。この方法は、再利用を繰り返し単結晶半導体基板１００がゲッタリングサイトとして機能する層１７３付近まで薄くなった場合に特に有効である。絶縁層１４４として酸化シリコン膜を用いる場合、エッチャントにはフッ酸を用いることができる。
As a method for exposing the surface of the single
積層基板２００が所定の条件を満たすか否かは、例えば、積層基板２００を構成する単結晶半導体基板１００の厚さに応じて決定することができる。また、単結晶半導体基板１００の厚さの他にも、反り量や表面状態に応じて適宜決定することができる。
Whether or not the
なお、検査工程は、平坦化処理工程の前に設けてもよく、この場合平坦化処理を省くことが可能となる。 Note that the inspection process may be provided before the planarization process, and in this case, the planarization process can be omitted.
検査工程を設けることにより、積層基板２００内に欠陥が存在する場合であっても、当該欠陥がＳＯＩ基板の単結晶半導体層１２４に形成されることを低減することができる。その結果、当該単結晶半導体層１２４を用いて形成された素子に不良が生じることを抑制することができる。
By providing the inspection process, even when a defect exists in the stacked
以上のように、本実施の形態で示した工程を行うことにより、再生された単結晶半導体基板の厚さが薄くなり当該単結晶半導体基板単体ではＳＯＩ基板の製造プロセスへの使用ができなくなった場合であっても、他の単結晶半導体基板と貼り合わせることによりＳＯＩ基板の製造プロセスで利用することができるため、１枚の単結晶半導体基板の使用効率を高めることができる。これにより、ＳＯＩ基板の製造プロセスにおける低コスト化を図ることができる。 As described above, by performing the steps described in this embodiment mode, the thickness of the regenerated single crystal semiconductor substrate is reduced, and the single crystal semiconductor substrate alone cannot be used in the manufacturing process of the SOI substrate. Even in such a case, since it can be used in the manufacturing process of an SOI substrate by being attached to another single crystal semiconductor substrate, the use efficiency of one single crystal semiconductor substrate can be increased. Thereby, cost reduction in the manufacturing process of the SOI substrate can be achieved.
単結晶半導体基板１００と他の単結晶半導体基板１５０との間に、絶縁層１４４を設けることで、エリプソメーターや光干渉式膜厚計などの膜厚測定装置により容易に残存する単結晶半導体基板１００の厚さを測定することができる。間に絶縁層を設けることにより、単結晶半導体基板の境界がわかるからである。その結果、繰り返し利用されて薄くなった単結晶半導体基板１００の残存膜厚がわかり、ゲッタリングサイトとして機能する層１７３に到達する時期を判別することができる。これにより、貼り合わせ界面付近の欠陥を有する部分をＳＯＩ基板の単結晶半導体層として用いることを避けることができる。つまり、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、ＳＯＩ基板の製造に適していない部分を特定することができ、欠陥や歪みの少ない良好な単結晶半導体層を使用することができる。
By providing the insulating
また、ゲッタリングサイトとして機能する層１７３を単結晶半導体基板１００に形成することで、半導体基板中に混入する重金属等の不純物を強力にゲッタリングすることができ、単結晶半導体基板１００を繰り返し使用した場合の重金属汚染の問題を解決することができる。ゲッタリングは、積層基板２００の表面に熱酸化処理により絶縁層を形成する時等に適宜行うことができる。そして、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。つまり、繰り返し利用して厚さが減少した半導体基板をＳＯＩ基板の製造プロセスにおいて有効に活用するときに、欠陥や歪みの少ない良好な単結晶半導体層を使用するとともに、半導体基板中に混入し蓄積する重金属等の不純物をゲッタリングすることができ、欠陥や歪みや不純物の少ない単結晶半導体層をＳＯＩ基板の製造に使用することができる。
Further, by forming the
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。 Note that the structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments in this specification.
（実施の形態６）
本実施の形態では、ＳＯＩ基板の製造プロセスにおいて、ボンド基板として用いる単結晶半導体基板とベース基板との貼り合わせ方法に関して図面を参照して詳細に説明する。具体的には、上記実施の形態において、図５（Ａ）〜（Ｄ）、図７（Ａ）〜（Ｄ）、図９（Ａ）〜（Ｄ）に対応している。
(Embodiment 6)
In this embodiment, a method for bonding a single crystal semiconductor substrate used as a bond substrate and a base substrate in a manufacturing process of an SOI substrate will be described in detail with reference to drawings. Specifically, the above embodiment corresponds to FIGS. 5A to 5D, FIGS. 7A to 7D, and FIGS. 9A to 9D.
まず、単結晶半導体基板１００を準備する（図１０（Ａ−１）参照）。単結晶半導体基板１００の表面は、あらかじめ硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて適宜洗浄することが汚染除去の点から好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
First, the single
次に、単結晶半導体基板１００の表面に酸化膜１３２を形成する（図１０（Ａ−２）参照）。
Next, an
酸化膜１３２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて酸化膜１３２を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を酸化膜１３２に用いることが生産性の点から好ましい。
As the
本実施の形態では、単結晶半導体基板１００に熱酸化処理を行うことにより酸化膜１３２（ここでは、ＳｉＯｘ膜）を形成する（図１０（Ａ−２）参照）。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
In this embodiment, the single
例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１００に熱酸化処理を行うことにより、塩素酸化された酸化膜１３２を形成する。この場合、酸化膜１３２は、塩素原子を含有した膜となる。
For example, the single
酸化膜１３２中に含有された塩素原子は、歪みを形成する。その結果、酸化膜１３２の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜１３２表面に水分が存在する場合に、当該表面に存在する水分を酸化膜１３２中に素早く吸収し、拡散させることができる。
Chlorine atoms contained in the
熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは２体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。 As an example of the thermal oxidation treatment, a temperature of 900 ° C. to 1150 ° C. (typical) in an oxidizing atmosphere containing hydrogen chloride (HCl) at a ratio of 0.5 to 10% by volume (preferably 2% by volume) with respect to oxygen. Specifically, it can be carried out at 1000 ° C.). The treatment time may be 0.1 to 6 hours, preferably 0.5 to 1 hour. The thickness of the oxide film to be formed is 10 nm to 1000 nm (preferably 50 nm to 300 nm), for example, 100 nm.
本実施の形態では、酸化膜１３２に含まれる塩素原子の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３となるように制御する。酸化膜１３２に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶半導体基板１００が汚染されることを防止する効果を奏する。
In this embodiment, the concentration of chlorine atoms contained in the
酸化膜１３２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることにより、単結晶半導体基板に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。つまり、酸化膜１３２を形成した後に行われる熱処理により、単結晶半導体基板に含まれる不純物が酸化膜１３２に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１３２中に捕集した当該不純物を固定して単結晶半導体基板１００の汚染を防ぐことができる。また、酸化膜１３２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を固定する膜として機能しうる。
When the
特に、酸化膜１３２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることは、半導体基板の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板の汚染除去に有効となる。
In particular, the inclusion of halogen such as chlorine in the film as the
また、酸化膜１３２に含有させるハロゲン原子としては塩素原子に限られない。酸化膜１３２にフッ素原子を含有させてもよい。単結晶半導体基板１００表面をフッ素酸化するには、単結晶半導体基板１００表面にフッ酸に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、ＮＦ３を酸化性雰囲気に添加して熱酸化処理を行えばよい。
Further, the halogen atoms contained in the
次に、運動エネルギーを有するイオンを単結晶半導体基板１００に照射することで、単結晶半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図１０（Ａ−３）参照）。酸化膜１３２を介して、加速されたイオン１０３を単結晶半導体基板１００に照射することで、単結晶半導体基板１００の表面から所定の深さの領域にイオン１０３が添加され、脆化領域１０４を形成することができる。イオン１０３は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
Next, by irradiating the single
脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、質量と電荷、イオン１０３の入射角によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。イオン１０３の平均侵入深さとほぼ同じ深さの領域に脆化領域１０４が形成される。そのため、イオン１０３を添加する深さで、単結晶半導体基板１００から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。
The depth of the region where the
脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
The
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。 The main components of the ion doping apparatus are a chamber in which an object to be processed is arranged, an ion source for generating desired ions, and an acceleration mechanism for accelerating and irradiating ions. The ion source includes a gas supply device that supplies a source gas for generating a desired ion species, an electrode for generating a plasma by exciting the source gas, and the like. As an electrode for forming plasma, a filament-type electrode, an electrode for capacitively coupled high-frequency discharge, or the like is used. The acceleration mechanism includes an electrode such as an extraction electrode, an acceleration electrode, a deceleration electrode, and a ground electrode, and a power source for supplying power to these electrodes. The electrode constituting the acceleration mechanism is provided with a plurality of openings and slits, and ions generated by the ion source are accelerated through the openings and slits provided in the electrodes. Note that the configuration of the ion doping apparatus is not limited to that described above, and a mechanism according to need is provided.
本実施形態では、イオンドーピング装置で、水素を単結晶半導体基板１００に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板１００に照射する。
In this embodiment, hydrogen is added to the single
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）の総量に対してＨ３ ＋の割合が５０％以上とする。より好ましくは、そのＨ３ ＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、１つ（Ｈ３ ＋）を５０％以上とすることが好ましく、８０％以上とすることが好ましい。同じ質量のイオンを照射することで、単結晶半導体基板１００の同じ深さに集中させてイオンを添加することができる。
In the ion doping apparatus, the ratio of H 3 + to the total amount of ion species (H + , H 2 + , H 3 + ) generated from hydrogen gas is 50% or more. More preferably, the ratio of H 3 + is 80% or more. Since the ion doping apparatus does not perform mass separation, one (H 3 + ) of a plurality of ion species generated in plasma is preferably 50% or more, and more preferably 80% or more. By irradiation with ions having the same mass, ions can be added while being concentrated at the same depth in the single
脆化領域１０４を浅い領域に形成するためには、イオン１０３の加速電圧を低くする必要があるが、プラズマ中のＨ３ ＋イオンの割合を高くすることで、水素イオンを効率よく、単結晶半導体基板１００に添加できる。Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
In order to form the embrittled
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も同時に導入されるおそれがあるが、塩素原子を含有する酸化膜１３２を介してイオンの照射を行うことによって、重金属による単結晶半導体基板１００の汚染を防ぐことができる。
Since the ion doping apparatus is inexpensive and excellent in large area processing, irradiation with H 3 + using such an ion doping apparatus improves the semiconductor characteristics, increases the area, reduces the cost, and improves the productivity. A remarkable effect such as can be obtained. In addition, when an ion doping apparatus is used, heavy metal may be introduced at the same time. However, by irradiating ions through the
なお、加速されたイオン１０３を単結晶半導体基板１００に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ３を励起して生成されたＨ＋イオンおよびＨ２ ＋イオンを質量分離して、Ｈ＋イオンまたはＨ２ ＋イオンの一方のイオンを加速して、単結晶半導体基板１００に照射する。
Note that the step of irradiating the single
次に、ベース基板１２０を準備する（図１０（Ｂ−１）参照）。
Next, the
また、ベース基板１２０を用いるに際し、ベース基板１２０の表面をあらかじめ洗浄することが好ましい。具体的には、ベース基板１２０を、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。例えば、ベース基板１２０の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板１２０表面の平坦化や残存する研磨粒子を除去することができる。
In using the
次に、ベース基板１２０の表面に窒素含有層１２１（例えば、窒化シリコン膜又は窒化酸化シリコン膜等の窒素を含有する絶縁膜）を形成する（図１０（Ｂ−２）参照）。 Next, a nitrogen-containing layer 121 (eg, an insulating film containing nitrogen such as a silicon nitride film or a silicon nitride oxide film) is formed over the surface of the base substrate 120 (see FIG. 10B-2).
本実施の形態において、窒素含有層１２１は、単結晶半導体基板１００上に設けられた酸化膜１３２と貼り合わされる層（接合層）となる。また、窒素含有層１２１は、後にベース基板上に単結晶構造を有する単結晶半導体層を設けた際に、ベース基板に含まれるＮａ（ナトリウム）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
In this embodiment, the nitrogen-containing
また、窒素含有層１２１を接合層として用いるため、接合不良を抑制するには窒素含有層１２１の表面を平滑とすることが好ましい。具体的には、窒素含有層１２１の表面の平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように窒素含有層１２１を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。
In addition, since the nitrogen-containing
次に、単結晶半導体基板１００の表面とベース基板１２０の表面とを対向させ、酸化膜１３２の表面と窒素含有層１２１の表面とを接合させる（図１０（Ｃ）参照）。
Next, the surface of the single
ここでは、単結晶半導体基板１００とベース基板１２０を酸化膜１３２と窒素含有層１２１を介して密着させた後、単結晶半導体基板１００の一箇所に１〜５００Ｎ／ｃｍ２、好ましくは１〜２０Ｎ／ｃｍ２程度の圧力を加える。圧力を加えた部分から酸化膜１３２と窒素含有層１２１とが接合しはじめ、自発的に接合が形成され全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１２０に、ガラス基板のように耐熱温度が低い基板を用いることができる。
Here, after the single
なお、単結晶半導体基板１００とベース基板１２０との貼り合わせを行う前に、単結晶半導体基板１００上に形成された酸化膜１３２と、ベース基板１２０上に形成された窒素含有層１２１の表面処理を行うことが好ましい。
Note that the surface treatment of the
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの方法を組み合わせて行うことができる。特に、酸化膜１３２、窒素含有層１２１の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、酸化膜１３２、窒素含有層１２１表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、酸化膜１３２と窒素含有層１２１の接合強度を向上させることができる。
As the surface treatment, plasma treatment, ozone treatment, megasonic cleaning, two-fluid cleaning (a method of spraying functional water such as pure water or hydrogenated water together with a carrier gas such as nitrogen) or a combination of these methods can be performed. . In particular, after plasma treatment is performed on at least one surface of the
また、酸化膜１３２と窒素含有層１２１を接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、例えば、室温以上４００℃未満の温度範囲で処理する。また、この温度範囲で加熱しながら、酸化膜１３２と窒素含有層１２１を接合させてもよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
Further, after the
一般的に、酸化膜１３２と窒素含有層１２１を接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合界面同士が近づき、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
In general, when heat treatment is performed at the same time as or after bonding the
一方で、酸化膜１３２として、塩素原子等を含有させた酸化膜を用いた場合、当該酸化膜１３２が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を酸化膜１３２へ吸収、拡散させ脱水反応を効率良く促進させることができる。この場合、ベース基板１２０としてガラス等の耐熱性が低い基板を用いた場合であっても、酸化膜１３２と窒素含有層１２１の接合強度を十分に向上させることが可能となる。また、バイアス電圧を印加してプラズマ処理を行うことにより、酸化膜１３２の表面近傍にマイクロポアを形成し、水分を効果的に吸収し拡散させ、低温であっても酸化膜１３２と窒素含有層１２１の接合強度を向上させることができる。
On the other hand, when an oxide film containing chlorine atoms or the like is used as the
次に、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１２０上に、酸化膜１３２及び窒素含有層１２１を介して単結晶半導体層１２４を設ける（図１０（Ｄ）参照）。
Next, heat treatment is performed so that the single
加熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って単結晶半導体基板１００が劈開する。酸化膜１３２はベース基板１２０に接合しているので、ベース基板１２０上には単結晶半導体基板１００から分離された単結晶半導体層１２４が形成される。また、ここでの熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。
By performing the heat treatment, the added element is precipitated in the minute holes formed in the embrittled
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で行うことができる。 For this heat treatment, a heating furnace such as a diffusion furnace or a resistance heating furnace, a rapid thermal annealing (RTA) apparatus, a microwave heating apparatus, or the like can be used. For example, when an RTA apparatus is used, the heating can be performed at a heating temperature of 550 ° C. or more and 730 ° C. or less and a treatment time of 0.5 minutes or more and 60 minutes or less.
なお、上述したベース基板１２０と酸化膜１３２との接合強度を増加させるための熱処理を行わず、図１０（Ｄ）の熱処理を行うことにより、酸化膜１３２と窒素含有層１２１との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行ってもよい。
Note that the heat treatment for increasing the bonding strength between the
以上の工程により、ベース基板１２０上に酸化膜１３２及び窒素含有層１２１を介して単結晶半導体層１２４が設けられたＳＯＩ基板を作製することができる。
Through the above steps, an SOI substrate in which the single
本実施の形態で示す貼り合わせ方法を用いることによって、窒素含有層１２１を接合層として用いた場合であっても、ベース基板１２０と単結晶半導体層１２４との接合強度を向上させ、信頼性を向上させることができる。その結果、ベース基板１２０上に形成される単結晶半導体層１２４への不純物の拡散を抑制すると共に、ベース基板１２０と単結晶半導体層１２４とが強固に密着したＳＯＩ基板を形成することができる。
By using the bonding method described in this embodiment, even when the nitrogen-containing
また、ベース基板側に窒素含有層を設け、半導体基板側に塩素等のハロゲンを有する酸化膜を形成することにより、作製工程を簡略化すると共にベース基板との貼り合わせ前に当該半導体基板へ不純物元素が浸入することを抑制することができる。また、半導体基板側に設ける接合層として塩素等のハロゲンを有する酸化膜を形成することにより、接合後の熱処理を低温で行う場合であっても、脱水反応を効率良く促進させることにより接合強度を向上させることができる。 In addition, by providing a nitrogen-containing layer on the base substrate side and forming an oxide film containing halogen such as chlorine on the semiconductor substrate side, the manufacturing process is simplified and impurities are added to the semiconductor substrate before bonding to the base substrate. Intrusion of elements can be suppressed. In addition, by forming an oxide film containing halogen such as chlorine as a bonding layer provided on the semiconductor substrate side, even when heat treatment after bonding is performed at a low temperature, the dehydration reaction is efficiently promoted to increase the bonding strength. Can be improved.
その後、分離された単結晶半導体基板１００は、上記実施の形態で示したようにＳＯＩ基板の製造プロセスにおいて、再利用することができる。
After that, the separated single
なお、本実施の形態では、単結晶半導体基板１００上に酸化膜１３２を形成し、ベース基板１２０上に窒素含有層１２１を形成する場合を示したが、これに限られない。例えば、単結晶半導体基板１００上に酸化膜１３２と窒素含有層を順に積層させて形成し、酸化膜１３２上に形成された窒素含有層の表面とベース基板１２０との表面とを接合させてもよい。この場合、窒素含有層は脆化領域１０４の形成前に設けてもよいし、形成後に設けてもよい。なお、窒素含有層上に酸化膜（例えば、酸化シリコン）を形成し、当該酸化膜の表面とベース基板１２０の表面とを接合させても良い。
Note that although the case where the
また、ベース基板１２０から単結晶半導体層１２４への不純物の混入が問題とならない場合には、ベース基板１２０上に窒素含有層１２１を設けずに、単結晶半導体基板１００上に設けられた酸化膜１３２の表面とベース基板１２０の表面とを接合させてもよい。この場合、窒素含有層を設ける工程を省略することができる。
In addition, in the case where mixing of impurities from the
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。 Note that the structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments in this specification.
１００ 単結晶半導体基板
１０２ 絶縁層
１０４ 脆化領域
１２０ ベース基板
１２４ 単結晶半導体層
１７０ ゲッタリングサイトとして機能する層
１８０ 絶縁層
１５０ 単結晶半導体基板
２００ 積層基板
100 single
Claims (17)
前記脆化領域において前記第１の単結晶半導体基板を分離して、前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成する第２の工程と、
前記第２の工程において前記脆化領域で分離された前記第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、
前記平坦化処理が行われた前記第１の単結晶半導体基板を、再度前記ボンド基板として使用して、前記第１の工程乃至前記第３の工程を繰り返し行った後、前記第１の単結晶半導体基板をゲッタリングサイトとして機能する層を介して第２の単結晶半導体基板に貼り合わせて積層基板を形成し、
前記積層基板を前記第１の工程におけるボンド基板として使用することを特徴とするＳＯＩ基板の作製方法。 The first single crystal semiconductor substrate to be a bond substrate is irradiated with ions to form an embrittlement region in the first single crystal semiconductor substrate, and the first single crystal semiconductor substrate and the base substrate are interposed through an insulating layer. A first step of pasting together,
A second step of separating the first single crystal semiconductor substrate in the embrittlement region and forming a single crystal semiconductor layer on the base substrate via the insulating layer;
A third step of performing a planarization process on the first single crystal semiconductor substrate separated in the embrittlement region in the second step,
The first single crystal semiconductor substrate that has been subjected to the planarization treatment is used again as the bond substrate, and the first step to the third step are repeated, and then the first single crystal A semiconductor substrate is bonded to the second single crystal semiconductor substrate through a layer that functions as a gettering site, and a stacked substrate is formed.
A method for manufacturing an SOI substrate, wherein the stacked substrate is used as a bond substrate in the first step.
前記脆化領域において前記第１の単結晶半導体基板を分離して、前記ベース基板上に前記第１の絶縁層を介して単結晶半導体層を形成する第２の工程と、
前記第２の工程において前記脆化領域で分離された前記第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、
前記平坦化処理が行われた前記第１の単結晶半導体基板を、再度前記ボンド基板として使用して、前記第１の工程乃至前記第３の工程を繰り返し行った後、前記第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成し、
前記第１の単結晶半導体基板は前記第２の単結晶半導体基板と貼り合わせを行う面に、ゲッタリングサイトとして機能する層と、前記ゲッタリングサイトとして機能する層上に第２の絶縁層とを有し、前記第２の絶縁層を前記第２の単結晶半導体基板と貼り合わせることにより前記積層基板を形成し、
前記積層基板を前記第１の工程におけるボンド基板として使用することを特徴とするＳＯＩ基板の作製方法。 The first single crystal semiconductor substrate to be a bond substrate is irradiated with ions to form an embrittlement region in the first single crystal semiconductor substrate, and the first single crystal semiconductor substrate is interposed through a first insulating layer. A first step of bonding the substrate and the base substrate;
A second step of separating the first single crystal semiconductor substrate in the embrittled region and forming a single crystal semiconductor layer on the base substrate through the first insulating layer;
A third step of performing a planarization process on the first single crystal semiconductor substrate separated in the embrittlement region in the second step,
The first single crystal semiconductor substrate that has been subjected to the planarization treatment is used again as the bond substrate, and the first step to the third step are repeated, and then the first single crystal A laminated substrate is formed by attaching the semiconductor substrate to the second single crystal semiconductor substrate;
The first single crystal semiconductor substrate has a layer functioning as a gettering site on a surface to be bonded to the second single crystal semiconductor substrate, and a second insulating layer on the layer functioning as the gettering site. And forming the laminated substrate by bonding the second insulating layer to the second single crystal semiconductor substrate,
A method for manufacturing an SOI substrate, wherein the stacked substrate is used as a bond substrate in the first step.
前記脆化領域において前記第１の単結晶半導体基板を分離して、前記ベース基板上に前記第１の絶縁層を介して単結晶半導体層を形成する第２の工程と、
前記第２の工程において前記脆化領域で分離された前記第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、
前記平坦化処理が行われた前記第１の単結晶半導体基板を、再度前記ボンド基板として（ｎ−１）回（ｎは２以上の自然数）使用して、前記第１の工程乃至前記第３の工程をｎ回繰り返し行った後、ｎ回目の第３の工程が行われた前記第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成し、
前記第１の単結晶半導体基板は前記第２の単結晶半導体基板と貼り合わせを行う面に、ゲッタリングサイトとして機能する層と、前記ゲッタリングサイトとして機能する層上に第２の絶縁層とを有し、前記第２の絶縁層を前記第２の単結晶半導体基板と貼り合わせることにより前記積層基板を形成し、
前記積層基板を前記第１の工程におけるボンド基板として使用することを特徴とするＳＯＩ基板の作製方法。 The first single crystal semiconductor substrate to be a bond substrate is irradiated with ions to form an embrittlement region in the first single crystal semiconductor substrate, and the first single crystal semiconductor substrate is interposed through a first insulating layer. A first step of bonding the substrate and the base substrate;
A second step of separating the first single crystal semiconductor substrate in the embrittled region and forming a single crystal semiconductor layer on the base substrate through the first insulating layer;
A third step of performing a planarization process on the first single crystal semiconductor substrate separated in the embrittlement region in the second step,
The first single crystal semiconductor substrate subjected to the planarization treatment is used again (n-1) times (n is a natural number of 2 or more) as the bond substrate, and the first to third steps are performed. After repeating the step n times, the first single crystal semiconductor substrate in which the n-th third step was performed is bonded to a second single crystal semiconductor substrate to form a laminated substrate,
The first single crystal semiconductor substrate has a layer functioning as a gettering site on a surface to be bonded to the second single crystal semiconductor substrate, and a second insulating layer on the layer functioning as the gettering site. And forming the laminated substrate by bonding the second insulating layer to the second single crystal semiconductor substrate,
A method for manufacturing an SOI substrate, wherein the stacked substrate is used as a bond substrate in the first step.
前記脆化領域において前記第１の単結晶半導体基板を分離して、前記ベース基板上に前記第１の絶縁層を介して単結晶半導体層を形成する第２の工程と、
前記第２の工程において前記脆化領域で分離された前記第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、
前記平坦化処理が行われた前記第１の単結晶半導体基板を、再度前記ボンド基板として使用して、前記第１の工程乃至前記第３の工程を繰り返し行った後、前記第１の単結晶半導体基板が有する前記ゲッタリングサイトとして機能する層上に第２の絶縁層を形成し、前記第２の絶縁層を介して前記第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成し、
前記積層基板を前記第１の工程におけるボンド基板として使用することを特徴とするＳＯＩ基板の作製方法。 A first insulating layer having a layer functioning as a gettering site and irradiating a first single crystal semiconductor substrate serving as a bond substrate with ions to form an embrittled region in the first single crystal semiconductor substrate. A first step of bonding the first single crystal semiconductor substrate and the base substrate via
A second step of separating the first single crystal semiconductor substrate in the embrittled region and forming a single crystal semiconductor layer on the base substrate through the first insulating layer;
A third step of performing a planarization process on the first single crystal semiconductor substrate separated in the embrittlement region in the second step,
The first single crystal semiconductor substrate that has been subjected to the planarization treatment is used again as the bond substrate, and the first step to the third step are repeated, and then the first single crystal A second insulating layer is formed over the layer functioning as the gettering site included in the semiconductor substrate, and the first single crystal semiconductor substrate is attached to the second single crystal semiconductor substrate through the second insulating layer. Together to form a laminated substrate,
A method for manufacturing an SOI substrate, wherein the stacked substrate is used as a bond substrate in the first step.
前記脆化領域において前記第１の単結晶半導体基板を分離して、前記ベース基板上に前記第１の絶縁層を介して単結晶半導体層を形成する第２の工程と、
前記第２の工程において前記脆化領域で分離された前記第１の単結晶半導体基板に平坦化処理を行う第３の工程とを有し、
前記平坦化処理が行われた前記第１の単結晶半導体基板を、再度前記ボンド基板として使用して、前記第１の工程乃至前記第３の工程を繰り返し行った後、前記第１の単結晶半導体基板にゲッタリングサイトとして機能する層と、前記ゲッタリングサイトとして機能する層上に第２の絶縁層とを形成し、前記第２の絶縁層を介して前記第１の単結晶半導体基板を第２の単結晶半導体基板に貼り合わせて積層基板を形成し、
前記積層基板を前記第１の工程におけるボンド基板として使用することを特徴とするＳＯＩ基板の作製方法。 The first single crystal semiconductor substrate to be a bond substrate is irradiated with ions to form an embrittlement region in the first single crystal semiconductor substrate, and the first single crystal semiconductor substrate is interposed through a first insulating layer. A first step of bonding the substrate and the base substrate;
A second step of separating the first single crystal semiconductor substrate in the embrittled region and forming a single crystal semiconductor layer on the base substrate through the first insulating layer;
A third step of performing a planarization process on the first single crystal semiconductor substrate separated in the embrittlement region in the second step,
The first single crystal semiconductor substrate that has been subjected to the planarization treatment is used again as the bond substrate, and the first step to the third step are repeated, and then the first single crystal A layer functioning as a gettering site in a semiconductor substrate and a second insulating layer formed on the layer functioning as the gettering site are formed, and the first single crystal semiconductor substrate is formed through the second insulating layer. A laminated substrate is formed by bonding to a second single crystal semiconductor substrate,
A method for manufacturing an SOI substrate, wherein the stacked substrate is used as a bond substrate in the first step.
前記平坦化処理後に前記第１の単結晶半導体基板の状態を検査する検査工程を設けることを特徴とするＳＯＩ基板の作製方法。 In any one of Claims 1 thru | or 5,
A method for manufacturing an SOI substrate, comprising: an inspection step for inspecting a state of the first single crystal semiconductor substrate after the planarization treatment.
前記第１の単結晶半導体基板の状態の検査は、少なくとも前記第１の単結晶半導体基板の厚さを測定することを特徴とするＳＯＩ基板の作製方法。 In claim 6,
The method for manufacturing an SOI substrate is characterized in that the inspection of the state of the first single crystal semiconductor substrate includes measuring at least the thickness of the first single crystal semiconductor substrate.
ボンド基板となる前記積層基板にイオンを照射して前記積層基板が有する前記第１の単結晶半導体基板中に脆化領域を形成し、第２の絶縁層を介して前記積層基板とベース基板とを貼り合わせる第２の工程と、
前記脆化領域において前記積層基板を分離して、前記ベース基板上に前記第２の絶縁層を介して単結晶半導体層を形成する第３の工程と、
前記第３の工程において前記脆化領域で分離された前記積層基板に平坦化処理を行う第４の工程とを有し、
前記平坦化処理が行われた前記積層基板を、再度前記ボンド基板として使用して、前記第２の工程乃至前記第４の工程を繰り返し行った後、前記第１の単結晶半導体基板、前記ゲッタリングサイトとして機能する層及び前記第１の絶縁層を除去し、前記第２の単結晶半導体基板を前記第２の工程におけるボンド基板として使用することを特徴とするＳＯＩ基板の作製方法。 A first step of preparing a stacked substrate in which a first single crystal semiconductor substrate is bonded to a second single crystal semiconductor substrate through a layer functioning as a gettering site and a first insulating layer;
The laminated substrate to be a bond substrate is irradiated with ions to form an embrittled region in the first single crystal semiconductor substrate of the laminated substrate, and the laminated substrate and the base substrate are interposed through a second insulating layer. A second step of bonding together,
A third step of separating the laminated substrate in the embrittled region and forming a single crystal semiconductor layer on the base substrate through the second insulating layer;
A fourth step of performing a planarization process on the laminated substrate separated in the embrittlement region in the third step,
The layered substrate that has been subjected to the planarization treatment is used again as the bond substrate, and the second to fourth steps are repeated, and then the first single crystal semiconductor substrate and the getter A method for manufacturing an SOI substrate, wherein a layer functioning as a ring site and the first insulating layer are removed, and the second single crystal semiconductor substrate is used as a bond substrate in the second step.
ボンド基板となる前記積層基板にイオンを照射して前記積層基板が有する前記第１の単結晶半導体基板中に脆化領域を形成し、第２の絶縁層を介して前記積層基板とベース基板とを貼り合わせる第２の工程と、
前記脆化領域において前記積層基板を分離して、前記ベース基板上に前記第２の絶縁層を介して単結晶半導体層を形成する第３の工程と、
前記第３の工程において前記脆化領域で分離された前記積層基板に平坦化処理を行う第４の工程と、
前記平坦化処理が行われた前記積層基板の状態を検査する第５の工程とを有し、
前記平坦化処理が行われた前記積層基板を、再度前記ボンド基板として使用して、前記第２の工程乃至前記第５の工程を繰り返し行った後、前記第１の単結晶半導体基板、前記ゲッタリングサイトとして機能する層及び前記第１の絶縁層を除去し、前記第２の単結晶半導体基板を前記第２の工程におけるボンド基板として使用することを特徴とするＳＯＩ基板の作製方法。 A first step of preparing a stacked substrate in which a first single crystal semiconductor substrate is bonded to a second single crystal semiconductor substrate through a layer functioning as a gettering site and a first insulating layer;
The laminated substrate to be a bond substrate is irradiated with ions to form an embrittled region in the first single crystal semiconductor substrate of the laminated substrate, and the laminated substrate and the base substrate are interposed through a second insulating layer. A second step of bonding together,
A third step of separating the laminated substrate in the embrittled region and forming a single crystal semiconductor layer on the base substrate through the second insulating layer;
A fourth step of performing a planarization process on the multilayer substrate separated in the embrittlement region in the third step;
And a fifth step of inspecting the state of the laminated substrate on which the planarization process has been performed,
The layered substrate that has been subjected to the planarization treatment is used again as the bond substrate, and the second to fifth steps are repeated, and then the first single crystal semiconductor substrate, the getter A method for manufacturing an SOI substrate, wherein a layer functioning as a ring site and the first insulating layer are removed, and the second single crystal semiconductor substrate is used as a bond substrate in the second step.
前記第５の工程における前記積層基板の状態の検査は、少なくとも前記積層基板が有する前記第１の単結晶半導体基板の厚さを測定することを特徴とするＳＯＩ基板の作製方法。 In claim 9,
The method for manufacturing an SOI substrate, wherein the inspection of the state of the multilayer substrate in the fifth step includes measuring at least the thickness of the first single crystal semiconductor substrate included in the multilayer substrate.
前記ゲッタリングサイトとして機能する層は多結晶シリコン膜又は窒化シリコン膜であることを特徴とするＳＯＩ基板の作製方法。 In any one of Claims 1 to 10,
A method for manufacturing an SOI substrate, wherein the layer functioning as the gettering site is a polycrystalline silicon film or a silicon nitride film.
前記ゲッタリングサイトとして機能する層は前記第１の単結晶半導体基板に第１８族元素が添加された層であることを特徴とするＳＯＩ基板の作製方法。 In any one of Claims 1 to 10,
The method for manufacturing an SOI substrate, wherein the layer functioning as the gettering site is a layer in which a Group 18 element is added to the first single crystal semiconductor substrate.
前記第２の絶縁層は有機シランを用いて形成される酸化シリコン膜であることを特徴とするＳＯＩ基板の作製方法。 In any one of Claims 2 thru | or 5,
The method for manufacturing an SOI substrate, wherein the second insulating layer is a silicon oxide film formed using organosilane.
前記第２の絶縁層は熱酸化法を用いて形成される酸化シリコン膜であることを特徴とするＳＯＩ基板の作製方法。 In any one of Claims 2 thru | or 5,
The method for manufacturing an SOI substrate, wherein the second insulating layer is a silicon oxide film formed by a thermal oxidation method.
前記第１の絶縁層は有機シランを用いて形成される酸化シリコン膜であることを特徴とするＳＯＩ基板の作製方法。 In any one of Claims 8 to 10,
The method for manufacturing an SOI substrate, wherein the first insulating layer is a silicon oxide film formed using organosilane.
前記第１の絶縁層は熱酸化法を用いて形成される酸化シリコン膜であることを特徴とするＳＯＩ基板の作製方法。 In any one of Claims 8 to 10,
The method for manufacturing an SOI substrate, wherein the first insulating layer is a silicon oxide film formed by a thermal oxidation method.
前記ベース基板として、ガラス基板又は単結晶半導体基板を用いることを特徴とするＳＯＩ基板の作製方法。 In any one of Claims 1 thru | or 16,
A method for manufacturing an SOI substrate, wherein a glass substrate or a single crystal semiconductor substrate is used as the base substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008289430A JP5364345B2 (en) | 2008-11-12 | 2008-11-12 | Method for manufacturing SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008289430A JP5364345B2 (en) | 2008-11-12 | 2008-11-12 | Method for manufacturing SOI substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010118420A JP2010118420A (en) | 2010-05-27 |
| JP5364345B2 true JP5364345B2 (en) | 2013-12-11 |
Family
ID=42305924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008289430A Expired - Fee Related JP5364345B2 (en) | 2008-11-12 | 2008-11-12 | Method for manufacturing SOI substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5364345B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8367519B2 (en) * | 2009-12-30 | 2013-02-05 | Memc Electronic Materials, Inc. | Method for the preparation of a multi-layered crystalline structure |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127437A (en) * | 1990-09-18 | 1992-04-28 | Fujitsu Ltd | Semiconductor substrate |
| JPH06275525A (en) * | 1993-03-18 | 1994-09-30 | Shin Etsu Handotai Co Ltd | Soi substrate and manufacture thereof |
| JPH09326396A (en) * | 1996-06-04 | 1997-12-16 | Hitachi Ltd | Semiconductor integrated circuit device and its manufacture |
| JPH1140786A (en) * | 1997-07-18 | 1999-02-12 | Denso Corp | Semiconductor substrate and its manufacture |
| JP2003224247A (en) * | 2002-01-29 | 2003-08-08 | Shin Etsu Handotai Co Ltd | Soi wafer and its manufacturing method |
| JP2004247610A (en) * | 2003-02-14 | 2004-09-02 | Canon Inc | Manufacturing method of substrate |
| JP4474863B2 (en) * | 2003-08-28 | 2010-06-09 | 株式会社Ｓｕｍｃｏ | Reclaimed wafer reclaim processing method and reclaimed wafer |
| JP4415588B2 (en) * | 2003-08-28 | 2010-02-17 | 株式会社Ｓｕｍｃｏ | Recycled wafer reclaim processing method |
| JP4730581B2 (en) * | 2004-06-17 | 2011-07-20 | 信越半導体株式会社 | Manufacturing method of bonded wafer |
| SG159484A1 (en) * | 2008-09-05 | 2010-03-30 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
-
2008
- 2008-11-12 JP JP2008289430A patent/JP5364345B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010118420A (en) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5572347B2 (en) | Method for manufacturing SOI substrate | |
| JP4407127B2 (en) | Manufacturing method of SOI wafer | |
| TWI524409B (en) | Method for reprocessing semiconductor substrate and method for manufacturing soi substrate | |
| CN101872740B (en) | Method of manufacturing SOI substrate | |
| US8236667B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| TWI595561B (en) | Method of manufacturing hybrid substrate and hybrid substrate | |
| KR101541940B1 (en) | Method for producing soi substrate | |
| JP5622988B2 (en) | Method for manufacturing semiconductor substrate | |
| JP2006210899A (en) | Process for producing soi wafer, and soi wafer | |
| JP2010538459A (en) | Reuse of semiconductor wafers in delamination processes using heat treatment | |
| JP2006210898A (en) | Process for producing soi wafer, and soi wafer | |
| JP5667743B2 (en) | Method for manufacturing SOI substrate | |
| JP5520744B2 (en) | Semiconductor substrate recycling method | |
| KR101752901B1 (en) | METHOD FOR REPROCESSING SEMICONDUCTOR SUBSTRATE, METHOD FOR MANUFACTURING REPROCESSED SEMICONDUCTOR SUBSTRATE, AND METHOD FOR MANUFACTURING SOl SUBSTRATE | |
| KR102138949B1 (en) | Method for producing sos substrates, and sos substrate | |
| JP5865786B2 (en) | Semiconductor substrate recycling method and SOI substrate manufacturing method | |
| JP2008016534A (en) | Manufacturing method of laminated wafer | |
| TWI450366B (en) | Semiconductor substrate manufacturing method | |
| JP2013048218A (en) | Method for manufacturing soi substrate | |
| JP2006202989A (en) | Soi wafer and manufacturing method therefor | |
| JP5865057B2 (en) | Semiconductor substrate recycling method and SOI substrate manufacturing method | |
| JP5364345B2 (en) | Method for manufacturing SOI substrate | |
| JP5339785B2 (en) | Manufacturing method of bonded wafer | |
| JP5368000B2 (en) | Manufacturing method of SOI substrate | |
| JP5634210B2 (en) | Method for manufacturing semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5364345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |