JP5345985B2 - Sensor - Google Patents
Sensor Download PDFInfo
- Publication number
- JP5345985B2 JP5345985B2 JP2010180798A JP2010180798A JP5345985B2 JP 5345985 B2 JP5345985 B2 JP 5345985B2 JP 2010180798 A JP2010180798 A JP 2010180798A JP 2010180798 A JP2010180798 A JP 2010180798A JP 5345985 B2 JP5345985 B2 JP 5345985B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- field effect
- effect transistor
- charge storage
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
本発明は、微小信号を高速に検出するセンサに関するものである。 The present invention relates to a sensor that detects minute signals at high speed.
電気的なセンサでは、電圧、電流、電荷などの電気信号を増幅することで動作する素子が用いられている。代表的な素子としてトランジスタがあり、トランジスタに様々な現象や物質、他素子を組み合わせることで、光やガス、圧力など多くのものが検出できるため多くの場面で利用されている。 An electrical sensor uses an element that operates by amplifying an electrical signal such as a voltage, current, or electric charge. A typical element is a transistor. Since various elements such as light, gas, and pressure can be detected by combining various phenomena, substances, and other elements, the transistor is used in many situations.
このようなセンサの重要な性能として、検出可能な信号検出分解能および最小信号値がある。分解能はノイズに埋もれないで検出できる信号の変化量である。また、最小信号値は、分解能の絶対値である。信号が小さくなるほどノイズの影響が大きくなるため、性能を上げる方法として一般的に検出値を平均化している。この平均化のための平均時間や数が多いほど性能を向上できるが、測定時間が長くなるという問題が発生する。近年のトランジスタの微細化技術や回路設計技術を利用することで分解能は単一電子レベルまで向上し検出可能最小信号値も改善されているが、上述しように、ノイズの影響により測定速度には限界があった。 An important performance of such a sensor is a detectable signal detection resolution and a minimum signal value. Resolution is the amount of signal change that can be detected without being buried in noise. The minimum signal value is an absolute value of resolution. Since the influence of noise increases as the signal decreases, detection values are generally averaged as a method for improving performance. As the average time and number for averaging increase, the performance can be improved, but the measurement time becomes longer. The resolution has been improved to the single electron level and the minimum detectable signal value has been improved by using transistor miniaturization technology and circuit design technology in recent years. However, as described above, the measurement speed is limited due to the influence of noise. was there.
この問題を解決する手段として、確率共鳴現象の利用がある。例えば、図６Ａに示すような矩形波信号を検出する場合を例にする。この信号よりも大きなノイズがある場合、通常、信号を検出することは困難である。しかし、閾値となる基準信号を導入し、矩形波信号とノイズをあわせた信号が閾値よりも大きなときに、出力信号を出す閾値回路を用意する。このとき、閾値とノイズの大きさを調整することにより、本来検出したい信号と同等の信号を出力することが可能となる現象が確率共鳴である。この現象により通常では検出できない小さな信号やノイズに埋もれた信号を検出することが可能となる。 As a means for solving this problem, there is use of a stochastic resonance phenomenon. For example, a case where a rectangular wave signal as shown in FIG. 6A is detected is taken as an example. If there is a larger noise than this signal, it is usually difficult to detect the signal. However, a threshold signal is prepared that introduces an output signal when a reference signal serving as a threshold is introduced and a signal obtained by adding the square wave signal and noise is larger than the threshold. At this time, the phenomenon that makes it possible to output a signal equivalent to the signal that is originally desired to be detected by adjusting the threshold value and the magnitude of noise is stochastic resonance. This phenomenon makes it possible to detect a small signal that cannot be detected normally or a signal buried in noise.
閾値とノイズ、および入力と出力信号の相関値の関係を図６Ｂに示す。相関値は、いかに似ているかを示す値で大きいほど似ていることを示す値である。図６Ｂから分かるように、ノイズを最適化する必要があり、同様のことが閾値の設定にも言える。これを解決する方法として、図６Ｃに示すように、閾値回路を複数個並べ、各々の閾値回路に個別のノイズを印加し、全閾値回路の出力を合計するネットワーク・システムがある。この方法により、入力信号と出力信号の相関値を改善できるだけでなく、ノイズや閾値の調整が容易になる（図６Ｄ）。この効果は閾値回路が多いほど大きい（非特許文献１参照） FIG. 6B shows the relationship between the threshold value and noise, and the correlation value between the input and output signals. The correlation value is a value indicating how similar the values are, and the larger the correlation value, the more similar the values are. As can be seen from FIG. 6B, the noise needs to be optimized, and the same can be said for setting the threshold. As a method for solving this, as shown in FIG. 6C, there is a network system in which a plurality of threshold circuits are arranged, individual noise is applied to each threshold circuit, and the outputs of all threshold circuits are summed. This method not only improves the correlation value between the input signal and the output signal, but also facilitates noise and threshold adjustment (FIG. 6D). This effect increases as the number of threshold circuits increases (see Non-Patent Document 1).
上述では、入力信号として矩形波を考えたが、任意の信号でも同様の現象を利用できる。また、出力信号として単一電子、ノイズとしてショットノイズを利用することでも、上述同様のことが実現できる（非特許文献２参照）。これらのような確率共鳴を利用することで、微小信号を検出できるだけでなく、ノイズに埋もれた信号を高速に検出できるようになる。 In the above description, a rectangular wave is considered as an input signal, but the same phenomenon can be used with any signal. Further, by using single electrons as output signals and shot noise as noise, the same can be realized (see Non-Patent Document 2). By using such stochastic resonance, not only a minute signal can be detected, but also a signal buried in noise can be detected at high speed.
しかしながら、上述した技術では、確率共鳴現象を効果的に利用するために、複数の回路および出力信号を合計する回路が必要となり、全体のシステムが複雑となるという問題がある。また、検出する信号の周波数帯域をカバーするノイズを外部から印加する必要があるため、特に高周波帯域は技術的に困難な場合もある。このため、例えば、より高速な検出のために高周波帯域の信号を用いている場合、信号検出に確率共鳴現象が利用できなくなる。 However, the above-described technique requires a circuit for summing up a plurality of circuits and output signals in order to effectively use the stochastic resonance phenomenon, and there is a problem that the entire system becomes complicated. In addition, since it is necessary to apply noise from the outside that covers the frequency band of the signal to be detected, the high frequency band may be technically difficult. For this reason, for example, when a high-frequency band signal is used for faster detection, the stochastic resonance phenomenon cannot be used for signal detection.
本発明は、以上のような問題点を解消するためになされたものであり、全体のシステムを複雑にすることなく、微小信号がより高速に検出できるようにすることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to enable detection of a minute signal at a higher speed without complicating the entire system.
本発明に係るセンサは、第１細線チャネルより構成される第１電界効果トランジスタと、第２細線チャネルより構成される第２電界効果トランジスタと、第１細線チャネルの一方に接続するとともに第２細線チャネルに容量を介して接続する電荷蓄積部と、第１細線チャネルの他方に接続する電子溜め部と、第１電界効果トランジスタのゲート電極および電子溜め部に対する電荷注入制御電圧を制御して電子溜め部から電荷蓄積部への電荷の注入を制御する蓄積電荷制御手段と、電荷蓄積部への電荷の注入による電界をゲート電圧として動作する第２電界効果トランジスタに流れる電流値の、蓄積電荷制御手段による制御の前後における変化を検出する電流検出手段と、蓄積電荷制御手段の制御により電荷蓄積部へ注入された電荷の数を、電流検出手段が検出した電流値の変化により算出する電荷数算出手段と、この電荷数算出手段が算出した電荷の数より電子溜め部および第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出する信号検出手段とを備える。 The sensor according to the present invention is connected to one of the first field effect transistor composed of the first thin wire channel, the second field effect transistor composed of the second thin wire channel, and the first thin wire channel, and the second thin wire. A charge storage section connected to the channel via a capacitor, an electron reservoir section connected to the other of the first thin wire channels, and a charge injection control voltage for the gate electrode and the electron reservoir section of the first field effect transistor to control the electron reservoir. Charge control means for controlling the injection of charges from the charge storage section to the charge storage section, and the storage charge control means for the current value flowing through the second field effect transistor operating with the electric field generated by the charge injection into the charge storage section as the gate voltage The number of charges injected into the charge accumulating unit under the control of the current detecting means for detecting the change before and after the control by the storage charge control means A charge number calculating means for calculating the change in the current value detected by the detecting means, and a signal input to either the electron reservoir or the gate electrode of the first field effect transistor based on the number of charges calculated by the charge number calculating means. And a signal detection means for deriving the change.
上記センサにおいて、信号検出手段は、予め求めてある電子溜め部および第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化と蓄積電荷制御手段の制御により電荷蓄積部へ注入された電荷の数との関係を用い、信号の変化を導出するようにすればよい。 In the above sensor, the signal detecting means is injected into the charge accumulating section by the change of the signal inputted to either the electron reservoir section and the gate electrode of the first field effect transistor obtained in advance and the control of the accumulated charge control means. The change in signal may be derived using the relationship with the number of charges.
上記センサにおいて、電子溜め部，第１電界効果トランジスタ，電荷蓄積部，および第２電界効果トランジスタより構成された複数のユニットを備え、複数のユニットは、各々の第２電界効果トランジスタが直列に接続され、蓄積電荷制御手段は、複数の第１電界効果トランジスタのゲート電極および複数の電子溜め部に対する電荷注入制御電圧を共通に制御し、電流検出手段は、直列に接続された複数の第２電界効果トランジスタに流れる電流値の変化を検出し、電荷数算出手段は、電流検出手段が検出した電流値の変化により複数の電荷蓄積部へ注入された電荷の数の合計を算出し、信号検出手段は、電荷数算出手段が算出した合計の電荷の数より複数の電子溜め部および複数の第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出するようにしてもよい。 The sensor includes a plurality of units including an electron reservoir, a first field effect transistor, a charge storage unit, and a second field effect transistor, and the plurality of units are connected in series with each second field effect transistor. The stored charge control means controls the charge injection control voltages for the gate electrodes and the plurality of electron reservoirs of the plurality of first field effect transistors in common, and the current detection means has a plurality of second electric fields connected in series. The change in the current value flowing through the effect transistor is detected, and the charge number calculating means calculates the sum of the number of charges injected into the plurality of charge accumulating parts due to the change in the current value detected by the current detecting means, and the signal detecting means Is input to one of the plurality of electron reservoirs and the gate electrodes of the plurality of first field effect transistors based on the total number of charges calculated by the charge number calculating means. It may be derived changes in signal.
上記センサにおいて、電流検出手段が電流値の変化を検出した後で、電荷蓄積部に注入された電荷を電子溜め部に放出させる放出制御電圧を電荷蓄積部に印加する放出制御電圧印加手段を備えるようにしてもよい。また、第２電界効果トランジスタのゲート電極に、電荷蓄積部への電荷の注入による電界印加とは異なるトランジスタ動作制御電圧を印加するトランジスタ動作制御電圧印加手段を備えるようにしてもよい。 The sensor includes an emission control voltage applying unit that applies an emission control voltage to the charge storage unit to discharge the charge injected into the charge storage unit after the current detection unit detects a change in the current value. You may do it. The gate electrode of the second field effect transistor may be provided with a transistor operation control voltage applying unit that applies a transistor operation control voltage different from the electric field application by the injection of charges into the charge storage unit.
以上説明したことにより、本発明によれば、全体のシステムを複雑にすることなく、微小信号がより高速に検出できるようになるという優れた効果が得られる。 As described above, according to the present invention, it is possible to obtain an excellent effect that minute signals can be detected at higher speed without complicating the entire system.
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１Ａは、本発明の実施の形態におけるセンサの構成を示す構成図である。このセンサは、まず、第１細線チャネル１０１ａより構成される第１電界効果トランジスタ１０１と、第２細線チャネル１０２ａより構成される第２電界効果トランジスタ１０２と、第１細線チャネル１０１ａの一方に接続するとともに第２細線チャネル１０２ａに容量を介して接続する電荷蓄積部１０３と、第１細線チャネル１０１ａの他方に接続する電子溜め部１０４とを備える。
[Embodiment 1]
First, Embodiment 1 of the present invention will be described. FIG. 1A is a configuration diagram showing a configuration of a sensor according to an embodiment of the present invention. This sensor is first connected to one of the first field effect transistor 101 composed of the first thin line channel 101a, the second field effect transistor 102 composed of the second thin line channel 102a, and the first thin line channel 101a. In addition, a charge storage unit 103 connected to the second thin line channel 102a via a capacitor and an electron storage unit 104 connected to the other of the first thin line channel 101a are provided.
また、このセンサは、第１電界効果トランジスタ１０１のゲート電極および電子溜め部１０４に対する電荷注入制御電圧（Ｖes，Ｖcg1）を制御して電子溜め部１０４から電荷蓄積部１０３への電荷の注入を制御する蓄積電荷制御部１０５と、電荷蓄積部１０３への電荷の注入による電界をゲート電圧として動作する第２電界効果トランジスタ１０２に流れる電流値の、蓄積電荷制御部１０５による制御の前後における変化を検出する電流検出部１０６と、蓄積電荷制御部１０５の制御で電荷蓄積部１０３へ注入された電荷の数を、電流検出部１０６が検出した電流値の変化により算出する電荷数算出部１０７と、電荷数算出部１０７が算出した電荷の数より電子溜め部１０４に入力された信号の変化を導出する信号検出部１０８とを備える。信号検出部１０８は、導出した信号の変化を出力信号として出力する。 The sensor controls the charge injection control voltage (V es , V cg1 ) for the gate electrode and the electron reservoir 104 of the first field effect transistor 101 to inject charges from the electron reservoir 104 to the charge accumulation unit 103. Change of the current flowing through the second field effect transistor 102 that operates using the electric field generated by the injection of charge into the charge storage unit 103 and the gate voltage as the gate voltage before and after the control by the stored charge control unit 105 A current detection unit 106 that detects the number of charges, and a charge number calculation unit 107 that calculates the number of charges injected into the charge storage unit 103 under the control of the stored charge control unit 105 based on a change in the current value detected by the current detection unit 106. A signal detection unit 108 for deriving a change in the signal input to the electron storage unit 104 from the number of charges calculated by the charge number calculation unit 107. The signal detection unit 108 outputs the derived signal change as an output signal.
本実施の形態におけるセンサによれば、電子溜め部１０４に信号が入力され、蓄積電荷制御部１０５の制御により、電子溜め部１０４から電荷蓄積部１０３へ電荷が注入される状態とすると、電荷蓄積部１０３には、入力された信号に対応する電荷（例えば電子）が注入されるようになる。このとき、蓄積電荷制御部１０５による制御で、電荷が注入される平均的な時間は正確に制御できる。これに対し、電荷の注入自体はポアソン過程に従うので、注入されている個々の電荷の注入（移動）の間隔は、ランダムとなる。言い換えると、この電荷の伝導（注入）は、ショットノイズに相当する。従って、電荷蓄積部１０３への電荷の注入は、確率共鳴を利用したものとなる。 According to the sensor in the present embodiment, when a signal is input to the electron reservoir 104 and charge is injected from the electron reservoir 104 to the charge accumulation unit 103 under the control of the accumulated charge control unit 105, charge accumulation is performed. Charges (for example, electrons) corresponding to the input signal are injected into the unit 103. At this time, the average time during which charges are injected can be accurately controlled by the control by the accumulated charge control unit 105. On the other hand, since the charge injection itself follows the Poisson process, the interval between injection (movement) of the injected individual charges is random. In other words, the charge conduction (injection) corresponds to shot noise. Therefore, the injection of charges into the charge storage unit 103 uses stochastic resonance.
以上のようにして電荷蓄積部１０３に電荷が注入されると、第２電界効果トランジスタ１０２のソース・ドレイン間に流れる電流Ｉdが変化する。この電流変化を電流検出部１０６で検出し、検出した電流変化により電荷数算出部１０７が、電荷蓄積部１０３に蓄積された電荷の数を算出する。電荷蓄積部１０３に注入される電荷の数と第２電界効果トランジスタ１０２に流れる電流の関係とを予め把握しておけば、上述した電流変化により電荷の数が算出できる。なお、第２電界効果トランジスタ１０２のゲート電極に、バイアスとして印加するゲート電圧により、電荷蓄積部１０３に注入される電荷の数と第２電界効果トランジスタ１０２に流れる電流の関係とを調整することができる。 When charge is injected into the charge storage unit 103 as described above, the current I d flowing between the source and drain of the second field effect transistor 102 changes. This current change is detected by the current detection unit 106, and the charge number calculation unit 107 calculates the number of charges accumulated in the charge accumulation unit 103 based on the detected current change. If the relationship between the number of charges injected into the charge storage unit 103 and the current flowing through the second field effect transistor 102 is known in advance, the number of charges can be calculated from the above-described current change. Note that the relationship between the number of charges injected into the charge storage unit 103 and the current flowing through the second field effect transistor 102 can be adjusted by a gate voltage applied as a bias to the gate electrode of the second field effect transistor 102. it can.
ここで、上述したように電荷蓄積部１０３に蓄積される電荷の数は、電子溜め部１０４に入力された信号に対応して変化する。この対応関係（相関）を予め把握し、信号検出部１０８に記憶させておけば、信号検出部１０８では、記憶されている対応関係を用い、電荷数算出部１０７が算出した電荷の数より入力された信号の変化が導出できる。 Here, as described above, the number of charges stored in the charge storage unit 103 changes in accordance with a signal input to the electron storage unit 104. If this correspondence (correlation) is grasped in advance and stored in the signal detection unit 108, the signal detection unit 108 uses the stored correspondence and inputs the number of charges calculated by the charge number calculation unit 107. The change in the generated signal can be derived.
ところで、図１Ｂに示すように、放出制御電圧Ｖcg2を電荷蓄積部１０３に印加する制御電極（放出制御電圧印加手段）１１１を備えるようにしてもよい。放出制御電圧Ｖcg2は、電流検出部１０６が電流値の変化を検出した後で、電荷蓄積部１０３に注入された電荷を電子溜め部１０４の側に放出させるための制御電圧である。また、第２電界効果トランジスタ１０２のゲート電極に、電荷蓄積部１０３への電荷の注入による電界印加とは異なるトランジスタ動作制御電圧Ｖcg3を印加する制御電極（トランジスタ動作制御電圧印加手段）１１２を備えるようにしてもよい。 Incidentally, as shown in FIG. 1B, a control electrode (emission control voltage applying means) 111 for applying the emission control voltage V cg2 to the charge storage unit 103 may be provided. The emission control voltage V cg2 is a control voltage for discharging the charge injected into the charge storage unit 103 to the electron storage unit 104 after the current detection unit 106 detects a change in the current value. Further , a control electrode (transistor operation control voltage applying means) 112 for applying a transistor operation control voltage V cg3 different from the electric field application by the injection of charges into the charge storage unit 103 is provided on the gate electrode of the second field effect transistor 102. You may do it.
図１Ｂを用いて説明した回路構成は、例えば、図１Ｃ，図１Ｄ，および図１Ｅに示すように形成すればよい。図１Ｃは平面図、図１Ｄ，図１Ｅは断面図である。 The circuit configuration described with reference to FIG. 1B may be formed, for example, as shown in FIGS. 1C, 1D, and 1E. 1C is a plan view, and FIGS. 1D and 1E are cross-sectional views.
上記回路構成は、例えば、よく知られたＳＯＩ(Silicon on insulator)基板を利用して形成可能である。ＳＯＩ基板は、基部１２１と、基部１２１の上に配置する埋め込み絶縁層１２２と、埋め込み絶縁層１２２の上に配置されるＳＯＩ層１２３とを備える。まず、ＳＯＩ層１２３をパターニングすることで、第１細線チャネル１０１ａ，第２細線チャネル１０２ａ，ソース部１０２ｂ，ドレイン部１０２ｃ，および電子溜め部１０４などを形成すればよい。第１細線チャネル１０１ａは、一端に電子溜め部１０４が接続した状態に一体に形成すればよい。また、第１細線チャネル１０１ａの他端の側に、所定の距離離間して第２細線チャネル１０２ａが配置されるようにすればよい。 The circuit configuration can be formed using, for example, a well-known SOI (Silicon on insulator) substrate. The SOI substrate includes a base 121, a buried insulating layer 122 disposed on the base 121, and an SOI layer 123 disposed on the buried insulating layer 122. First, by patterning the SOI layer 123, the first thin line channel 101a, the second thin line channel 102a, the source portion 102b, the drain portion 102c, the electron reservoir portion 104, and the like may be formed. The first thin wire channel 101a may be formed integrally with the electron reservoir 104 connected to one end. Further, the second thin line channel 102a may be arranged on the other end side of the first thin line channel 101a with a predetermined distance therebetween.
また、ＳＯＩ層１２３に形成した上記各部分の上に、層間絶縁層１２４を形成し、層間絶縁層１２４の上に、制御電極１１１および制御電極１１３を形成すればよい。制御電極１１３は、第１細線チャネル１０１のゲート電極となる。制御電極１１１および制御電極１１３は、例えば、第１細線チャネル１０１ａの延在方向とは垂直な方向に延在する形状とすればよい。例えば、層間絶縁層１２４の上に形成した電極材料膜を、公知のリソグラフィー技術およびエッチング技術により加工することで、制御電極１１１および制御電極１１３が形成できる。 Further, the interlayer insulating layer 124 may be formed over the above portions formed in the SOI layer 123, and the control electrode 111 and the control electrode 113 may be formed over the interlayer insulating layer 124. The control electrode 113 becomes the gate electrode of the first thin line channel 101. For example, the control electrode 111 and the control electrode 113 may have a shape extending in a direction perpendicular to the extending direction of the first thin wire channel 101a. For example, the control electrode 111 and the control electrode 113 can be formed by processing an electrode material film formed on the interlayer insulating layer 124 by a known lithography technique and etching technique.
また、制御電極１１１および制御電極１１３の上に層間絶縁層１２５を形成し、この上に、制御電極１１２を形成すればよい。なお、制御電極１１２は、層間絶縁層１２５の上に形成する必要はない。例えば、層間絶縁層１２４の上で、第２細線チャネル１０２ａに容量接続するように制御電極１１２を配置してもよい。 In addition, the interlayer insulating layer 125 may be formed over the control electrode 111 and the control electrode 113, and the control electrode 112 may be formed thereon. Note that the control electrode 112 is not necessarily formed over the interlayer insulating layer 125. For example, the control electrode 112 may be disposed on the interlayer insulating layer 124 so as to be capacitively connected to the second thin wire channel 102a.
上述したように形成した制御電極１１３と第１細線チャネル１０１ａとの交差する箇所から電子溜め部１０４との接続部分までの領域で、第１電界効果トランジスタ１０１が構成される。また、第１細線チャネル１０１ａの他端の部分をゲート電極とし第２細線チャネル１０２ａをチャネルとして第２電界効果トランジスタ１０２が構成される。 The first field effect transistor 101 is configured in a region from the intersection of the control electrode 113 and the first thin wire channel 101a formed as described above to the connection portion with the electron reservoir 104. The second field effect transistor 102 is configured with the other end of the first thin line channel 101a as a gate electrode and the second thin line channel 102a as a channel.
第１細線チャネル１０１ａおよび第２細線チャネル１０２ａの設計寸法は、断面形状が縦横１０ｎｍ程度となっていればよい。また、制御電極１１３より第２電界効果トランジスタ１０２の側に延在している第１細線チャネル１０１ａの長さは、数１０ｎｍ〜数１００ｎｍ程度とすればよい。また、制御電極１１１および制御電極１１３の断面形状は、縦横１０ｎｍ程度とすればよい。 The design dimensions of the first fine line channel 101a and the second fine line channel 102a may be such that the cross-sectional shape is about 10 nm in length and width. In addition, the length of the first thin-line channel 101a extending from the control electrode 113 to the second field effect transistor 102 may be about several tens of nm to several hundreds of nm. The cross-sectional shapes of the control electrode 111 and the control electrode 113 may be about 10 nm in length and width.
また、例えば、図１Ｅの断面図に示すように、第１細線チャネル１０１ａを跨ぐように制御電極１１１を形成してもよい。このようにすることで、第１電界効果トランジスタ１０１による電子溜め部１０４と電荷蓄積部１０３との間の素電荷の動きの制御を効果的に行うことが可能となる。 For example, as shown in the cross-sectional view of FIG. 1E, the control electrode 111 may be formed so as to straddle the first thin wire channel 101a. By doing so, it becomes possible to effectively control the movement of elementary charges between the electron reservoir 104 and the charge accumulator 103 by the first field effect transistor 101.
また、第２細線チャネル１０２ａは、断面の縦横が数１０ｎｍであればよい。また、ソース部１０２ｂおよびドレイン部１０２ｃの間の第２細線チャネル１０２ａの長さは、数１０ｎｍ〜数１００ｎｍであればよい。また、第１細線チャネル１０１ａの他端（電荷蓄積部１０３）と、第２細線チャネル１０２ａとの間隔は、数ｎｍ〜数１０ｎｍが望ましい。 In addition, the second thin wire channel 102a may have a cross-sectional length and width of several tens of nanometers. Further, the length of the second thin wire channel 102a between the source part 102b and the drain part 102c may be several tens nm to several hundreds nm. In addition, the distance between the other end (charge storage unit 103) of the first thin wire channel 101a and the second thin wire channel 102a is preferably several nm to several tens of nm.
次に、第２電界効果トランジスタ１０２を利用した電荷蓄積部１０３に蓄積される電荷の検出方法を説明する。以下では、電子の検出を例に説明する。電子は後述の方法で電子溜めとなる電子溜め部１０４から電荷蓄積部１０３に、第１電界効果トランジスタ１０１を通って蓄積される。これに伴い、第２電界効果トランジスタ１０２のソース・ドレイン間の電流Ｉdの特性は、図２に示すように、制御電極１１２による制御電圧Ｖcg3に対し、正の方向に電荷量に応じてシフトする。 Next, a method for detecting charge accumulated in the charge accumulation unit 103 using the second field effect transistor 102 will be described. Hereinafter, the detection of electrons will be described as an example. Electrons are accumulated through the first field effect transistor 101 from the electron reservoir 104 serving as an electron reservoir to the charge storage unit 103 by a method described later. Accordingly, the characteristic of the current I d between the source and drain of the second field effect transistor 102 depends on the amount of charge in the positive direction with respect to the control voltage V cg3 by the control electrode 112, as shown in FIG. shift.
このとき、Ｖcg3を固定して電流Ｉdをモニタすると、電子数に応じて電流が変わるので、電荷蓄積部１０３内の電子数を検出することができる。また、図２から明らかなように、制御電極１１２に印加する電圧Ｖcg3で、注入された電子数と第２電界効果トランジスタ１０２を流れる検出電流Ｉdの関係を調整することができる。正確に電子数を検出するには、第２電界効果トランジスタ１０２のトランスコンダクタンス（Ｉd／Ｖcg3の微分値）が大きくなるＶcg3に設定すればよい。制御電極１１２を用いずに、第２細線チャネル１０２ａの形状やドープする不純物の濃度によって、第２電界効果トランジスタ１０２のトランスコンダクタンス調整することもできる。 At this time, if the current I d is monitored while V cg3 is fixed, the current changes according to the number of electrons, so that the number of electrons in the charge storage unit 103 can be detected. As apparent from FIG. 2, the relationship between the number of injected electrons and the detected current I d flowing through the second field effect transistor 102 can be adjusted by the voltage V cg3 applied to the control electrode 112. In order to accurately detect the number of electrons, V cg3 may be set so that the transconductance of the second field effect transistor 102 (the differential value of I d / V cg3 ) increases. Without using the control electrode 112, the transconductance of the second field effect transistor 102 can be adjusted by the shape of the second thin wire channel 102a and the concentration of the impurity to be doped.
次に、本発明の中核である単一電子を電荷蓄積部１０３に注入する原理を説明する。前述したように、電荷蓄積部１０３は、第１電界効果トランジスタ１０１に接続された構造となる。第１電界効果トランジスタ１０１のゲート電極となる制御電極１１３を用いて第１電界効果トランジスタ１０１をオフの状態にすると、制御電極１１３下部の第１細線チャネル０１ａには図３Ａの各図に示すようにエネルギーバリアが形成される。これにより、電荷蓄積部１０３と電子溜め部１０４とが電気的に切断された状態となる。 Next, the principle of injecting a single electron, which is the core of the present invention, into the charge storage unit 103 will be described. As described above, the charge storage unit 103 has a structure connected to the first field effect transistor 101. When the first field effect transistor 101 is turned off by using the control electrode 113 serving as the gate electrode of the first field effect transistor 101, the first thin line channel 01a below the control electrode 113 has a first thin line channel 01a as shown in each drawing of FIG. An energy barrier is formed. As a result, the charge storage unit 103 and the electron storage unit 104 are electrically disconnected.
電荷蓄積部１０３のエネルギーは、容量的に接続された制御電極１１１に印加する電圧で制御することができる。例えば、制御電極１１１に所定の電圧を印加して電荷蓄積部１０３のエネルギーを電子溜め部１０４のエネルギーより下げることで、図３Ａの（ｂ）に示すように、電子が電子溜め部１０４から電荷蓄積部１０３に注入される。このとき、電子溜め部１０４と制御電極１１３で形成したエネルギーバリアのエネルギー差つまりＶes−Ｖcg1により電子が注入される平均的な時間間隔は正確に制御できる。一方、電子注入自体はポアソン過程に従うので、個々の電子注入時間間隔は常にランダムとなる。換言すると、この電子伝導はショットノイズに相当する。 The energy of the charge storage portion 103 can be controlled by a voltage applied to the control electrode 111 that is capacitively connected. For example, by applying a predetermined voltage to the control electrode 111 and lowering the energy of the charge storage unit 103 from the energy of the electron storage unit 104, electrons are charged from the electron storage unit 104 as shown in FIG. It is injected into the storage unit 103. At this time, the energy difference between the energy barriers formed by the electron reservoir 104 and the control electrode 113, that is, the average time interval at which electrons are injected can be accurately controlled by V es −V cg1 . On the other hand, since the electron injection itself follows the Poisson process, the individual electron injection time interval is always random. In other words, this electron conduction corresponds to shot noise.
これらを示す結果の一例を図３Ｂに示す。なお、図３Ｂにおいて、実線は、例えば、上述したエネルギーバリアを低くして電子が注入され易い状態とした場合の電流変化を示し、点線は、エネルギーバリアを高くして電子が注入され難い状態とした場合の電流変化を示している。図３Ｂに示すように、いずれの状態においても、電流Ｉdが、１つの電子（１ｅ）の段差で、δｔの間隔で階段状に変化している。δｔが、１つの電子が電荷蓄積部１０３に移動するタイミングを示している。なお、電荷蓄積部１０３に蓄積された電子は、制御電極１１１で電荷蓄積部１０３のエネルギーを上昇させることで電子溜め部１０４の側に放出できる。 An example of the results showing these is shown in FIG. 3B. In FIG. 3B, the solid line indicates, for example, a change in current when the above-described energy barrier is lowered and electrons are easily injected, and the dotted line indicates that the energy barrier is increased and electrons are difficult to be injected. The current change is shown. As shown in FIG. 3B, in any state, the current I d changes stepwise at intervals of δt at the step of one electron (1e). δt indicates the timing at which one electron moves to the charge storage unit 103. The electrons stored in the charge storage unit 103 can be emitted to the electron storage unit 104 side by increasing the energy of the charge storage unit 103 by the control electrode 111.
次に、信号を検出する方法をより詳細に説明する。図４Ａおよび図４Ｂに示すように、ステップ（ｉ）の電荷蓄積部１０３に電子がない状態から、蓄積電荷制御部１０５の制御により、ステップ（ｉｉ）でＶesにより電子溜め部１０４のエネルギーを高くし、ステップ（ｉｉｉ）でＶcg1の印加により電子溜め部１０４と電荷蓄積部１０３の間のエネルギーバリアを下げ、電子溜め部１０４より電荷蓄積部１０３に電子が注入される状態とする。「エネルギーバリアを下げる」とは、第１電界効果トランジスタ１０１をオン状態にすることである。このとき、注入される電子数の平均値は、図４Ｃに示すように、Ｖes-L−Ｖcg1-Hにより制御できる。なお、Ｖes-Lは、電子溜め部１０４のエネルギーを低い状態とする電圧であり、Ｖcg1-Hは、第１電界効果トランジスタ１０１をオン状態とする電圧である。 Next, a method for detecting a signal will be described in more detail. As shown in FIG. 4A and FIG. 4B, the energy of the electron reservoir 104 is changed by V es in step (ii) under the control of the accumulated charge controller 105 from the state where there is no electron in the charge accumulator 103 in step (i). In step (iii), by applying V cg1 , the energy barrier between the electron reservoir 104 and the charge accumulation unit 103 is lowered, and electrons are injected from the electron reservoir 104 into the charge accumulation unit 103. “To lower the energy barrier” means to turn on the first field effect transistor 101. At this time, the average value of the number of injected electrons can be controlled by Ves- L - Vcg1-H as shown in FIG. 4C. V es-L is a voltage that lowers the energy of the electron reservoir 104, and V cg1-H is a voltage that turns on the first field-effect transistor 101.
次に、再度、第１電界効果トランジスタ１０１をオフ状態とするＶcg1の印加によりエネルギーバリアを上昇させると電子注入が止まる[ステップ（ｉｖ）]。図４Ｂの中の拡大図に示すように、ステップ（ｉｉ）における電流Ｉdとステップ（ｉｖ）における電流Ｉdとの差から、電荷蓄積部１０３内の電子数を導出する。続いて、ステップ（ｖ）で、制御電極１１１に対するＶcg2の印加により電荷蓄積部１０３の電子を放出し、初期状態のステップ（ｉ）に戻す。 Next, when the energy barrier is raised by applying V cg1 again to turn off the first field effect transistor 101, the electron injection stops [step (iv)]. As shown in the enlarged view in FIG. 4B, the number of electrons in the charge storage unit 103 is derived from the difference between the current I d in step (ii) and the current I d in step (iv). Subsequently, in step (v), by applying V cg2 to the control electrode 111, electrons in the charge storage unit 103 are emitted, and the process returns to the initial step (i).
ステップ（ｉｉ）における電流Ｉdとステップ（ｉｖ）における電流Ｉdとの差から電荷蓄積部１０３の電子数を導出することにより、次に示す２つの利点が得られる。第１の利点は、個々の電子注入速度が非常に速くＩdの測定速度が追いつかない場合でも、最終的に電荷蓄積部１０３に注入された電子数を導出できる点である。また、第２の利点は、ステップ（ｖ）で電荷蓄積部１０３に存在する電子を全て放出できない場合でも、ステップ（ｉｉｉ）で注入された電子数を導出できる点である。 By the difference between the current I d in step (ii) current I d and the step of (iv) to derive the number of electrons in the charge storage portion 103, two advantages shown below can be obtained. The first advantage is that the number of electrons finally injected into the charge storage unit 103 can be derived even when the individual electron injection speed is very high and the measurement speed of I d cannot catch up. A second advantage is that the number of electrons injected in step (iii) can be derived even when all the electrons existing in the charge storage unit 103 cannot be emitted in step (v).
図４Ｂに示す各電圧波形は、次のように決定することができる。まず、Ｖes-H＞Ｖes-Lとすることが望ましいがＶes-H＝Ｖes-Lとしても良い。Ｖcg2-H＞Ｖcg2-L、およびＶcg1-H＞Ｖcg1-Lが必須である。Ｖcg2-HおよびＶes-Lは、ステップ（ｉｉｉ）において、電荷蓄積部１０３のエネルギーが電子溜め部１０４のエネルギーより低くなる条件ではなくてはならない。Ｖcg2-LおよびＶcg1-Lは、ステップ（ｖ）において電荷蓄積部１０３のエネルギーがエネルギーバリアより高くなる条件とすることが望ましい。Ｖes-LおよびＶcg1-Lは、ステップ（ｉｉ）およびステップ（ｉｖ）において、電子が電荷蓄積部１０３に注入されない条件としなければならない。ｔ2とｔ4はＩdが測定できる時間間隔であれば良い。ｔ5は電荷蓄積部１０３から電子を放出することが出来る時間間隔であれば良く、Ｖcg1-H−Ｖcg1-Lを大きくすることにより短くすることが可能である。ｔ1は、制限するパラメータはなくゼロとしても良い。 Each voltage waveform shown in FIG. 4B can be determined as follows. First, it is desirable to satisfy V es−H > V es−L , but V es−H = V es−L may be used. V cg2−H > V cg2−L and V cg1−H > V cg1−L are essential. V cg2−H and V es−L must be under the condition that the energy of the charge storage unit 103 is lower than the energy of the electron storage unit 104 in step (iii). It is desirable that V cg2 -L and V cg1 -L be a condition that the energy of the charge storage unit 103 is higher than the energy barrier in step (v). V es-L and V cg1-L must be set such that electrons are not injected into the charge storage unit 103 in step (ii) and step (iv). t 2 and t 4 may be any time interval in which I d can be measured. The time interval t 5 may be any time interval at which electrons can be emitted from the charge storage unit 103, and can be shortened by increasing V cg1−H −V cg1−L . t 1 may be zero without any limiting parameter.
検出したい入力信号はＶes-Lとして電子溜め部１０４に印加する。例えば、電子溜め部１０４にフォトダイオードを接続することで、所謂ＭＯＳ型のイメージセンサとして利用できる。また、前述のようにＶes-H＝Ｖes-Lとすると回路は簡素化できる。これにより、ショットノイズを利用した確率共鳴現象により微小な入力信号を検出できるようになる。また、Ｖcg1-Hを制御することによって、図４Ｄに示すように入力信号と出力信号の相関値を上げることが可能となる。図４Ｄに示すように、Ｖcg1-Hを−１．６５Ｖ程度とすることで、いずれのｔ3においても、より高い相関値が得られるようになる。なお、図４Ｄに示すように、Ｖcg1-Hを高くする過程で、相関値が極大値を示す状態となっており、この結果より、電荷蓄積部１０３への電荷（電子）の注入において、確率共鳴現象が得られていることがわかる。 An input signal to be detected is applied to the electron reservoir 104 as V es-L . For example, by connecting a photodiode to the electron reservoir 104, it can be used as a so-called MOS type image sensor. Further, as described above, if V es−H = V es−L , the circuit can be simplified. Thereby, a minute input signal can be detected by the stochastic resonance phenomenon using shot noise. Further, by controlling V cg1-H , the correlation value between the input signal and the output signal can be increased as shown in FIG. 4D. As shown in FIG. 4D, by setting V cg1-H to about −1.65 V, a higher correlation value can be obtained at any t 3 . As shown in FIG. 4D, in the process of increasing V cg1 -H , the correlation value shows a maximum value. From this result, in the injection of charges (electrons) into the charge storage unit 103, It can be seen that the stochastic resonance phenomenon is obtained.
また、電荷蓄積部１０３への電子注入頻度が変わらないほどｔ３が小さい場合、ステップ（ｉｉｉ）の入力信号の変化量は、電荷蓄積部１０３に注入される電子数の合計を出力として考えることができる。このように、本実施の形態によれば、図６Ｃを用いて説明した構成のように、複数の素子（閾値回路）を接続して出力を合計したことと同様の効果が得られる。これは、複数の素子で行っていた並列処理を、１つの素子に時分割で信号を入力することに相当する。また、ショットノイズを利用して確率共鳴現象を実現しているため高速動作が可能となる。これは、ショットノイズが広い周波数帯域に渡るフラットなノイズスペクトラムを保証するためである。 When t3 is so small that the frequency of electron injection into the charge storage unit 103 does not change, the amount of change in the input signal in step (iii) can be considered as the total number of electrons injected into the charge storage unit 103 as an output. it can. Thus, according to the present embodiment, the same effect as that obtained by connecting a plurality of elements (threshold circuits) and summing the outputs as in the configuration described with reference to FIG. 6C can be obtained. This is equivalent to inputting a signal in a time-sharing manner to one element in parallel processing performed by a plurality of elements. Further, since the stochastic resonance phenomenon is realized using shot noise, high-speed operation is possible. This is because shot noise ensures a flat noise spectrum over a wide frequency band.
［実施の形態２］
次に、本発明の実施の形態２について説明する。この実施の形態２では、次に示すように、信号の検出を行う。なお、センサの構成は、前述した実施の形態１と同様である。
[Embodiment 2]
Next, a second embodiment of the present invention will be described. In the second embodiment, signal detection is performed as follows. The sensor configuration is the same as that of the first embodiment.
図５Ａおよび図５Ｂに示すように、ステップ（ｉ）の電荷蓄積部１０３に電子がない状態から、蓄積電荷制御部１０５の制御により、ステップ（ｉｉ）でＶcg1により電子溜め部１０４と電荷蓄積部１０３の間のエネルギーバリアを下げ 、ステップ（ｉｉｉ）で電子溜め部１０４のエネルギーをＶesで上げ、電子溜め部１０４より電荷蓄積部１０３に電子が注入される状態とする。このとき、注入される電子数の平均値は図４Ｃに示したように、Ｖes-L−Ｖcg1-Hにより制御できる。次に、ステップ（ｉｖ）で、電子溜め部１０４のエネルギーをＶesで下げると、電荷蓄積部１０３への電子注入が止まる。 As shown in FIG. 5A and FIG. 5B, from the state where there is no electron in the charge storage unit 103 in step (i), the charge storage unit 104 and the charge storage unit 104 store charges using V cg1 in step (ii) under the control of the stored charge control unit 105 lowering the energy barrier between the parts 103, raising the energy of the electron reservoir 104 V es in step (iii), a state in which electrons are injected into the charge storage portion 103 from the electron reservoir 104. At this time, the average value of the number of electrons injected can be controlled by Ves- L - Vcg1-H as shown in FIG. 4C. Next, in step (iv), when the energy of the electron reservoir 104 is lowered by V es , the electron injection into the charge storage unit 103 is stopped.
以上のように操作するなかで、ステップ（ｉｉ）での電流Ｉdとステップ（ｉｖ）での電流Ｉdとの差から、電荷蓄積部１０３内の電子数を導出する。続いて、ステップ（ｖ）で、電荷蓄積部１０３の電子を放出して初期状態のステップ（ｉ）に戻す。ステップ（ｉｉ）での電流Ｉdとステップ（ｉｖ）での電流Ｉdとの差から電荷蓄積部１０３の電子数を導出することにより、前述した実施の形態と同様の利点が得られる。 In the operation as described above, the number of electrons in the charge storage unit 103 is derived from the difference between the current I d in step (ii) and the current I d in step (iv). Subsequently, in step (v), the electrons in the charge storage unit 103 are emitted and the process returns to the initial step (i). By deriving the number of electrons in the charge storage unit 103 from the difference between the current I d in step (ii) and the current I d in step (iv), the same advantages as in the above-described embodiment can be obtained.
第１の利点は、個々の電子注入速度が非常に速くＩdの測定速度が追いつかない場合でも、最終的に電荷蓄積部１０３に注入された電子数を導出できる点である。また、第２の利点は、ステップ（ｖ）で電荷蓄積部１０３に存在する電子を全て放出できない場合でも、ステップ（ｉｉｉ）で注入された電子数を導出できる点である。 The first advantage is that the number of electrons finally injected into the charge storage unit 103 can be derived even when the individual electron injection speed is very high and the measurement speed of I d cannot catch up. A second advantage is that the number of electrons injected in step (iii) can be derived even when all the electrons existing in the charge storage unit 103 cannot be emitted in step (v).
本実施の形態において、図５Ｂに示す各電圧は次のように決定すればよい。Ｖes-H＞Ｖes-LかつＶcg2-H＞Ｖcg2-Lが、重要となる。Ｖcg1-H＞Ｖcg1-Lであることが望ましいが、Ｖcg1-H＝Ｖcg1-Lでも良い。Ｖcg2-HおよびＶes-Lはステップ（ｉｉｉ）において、電荷蓄積部１０３のエネルギーが電子溜め部１０４のエネルギーより低いことが重要である。Ｖcg2-LおよびＶcg1-Lは、ステップ（ｖ）において電荷蓄積部１０３のエネルギーが、エネルギーバリア（第１電界効果トランジスタ１０１）より高くなる条件とすることが望ましい。Ｖes-HおよびＶcg1-Hは、ステップ（ｉｉ）およびステップ（ｉｖ）において、電子が電荷蓄積部１０３に注入されない条件とすることが重要となる。 In this embodiment, each voltage shown in FIG. 5B may be determined as follows. V es-H> V es- L and V cg2-H> V cg2- L is important. Although it is desirable that V cg1−H > V cg1−L , V cg1−H may be V cg1−L . It is important for V cg2−H and V es−L that the energy of the charge storage unit 103 is lower than the energy of the electron storage unit 104 in step (iii). V cg2 -L and V cg1 -L are preferably set such that the energy of the charge storage unit 103 is higher than that of the energy barrier (first field effect transistor 101) in step (v). It is important that V es−H and V cg1−H have a condition in which electrons are not injected into the charge storage unit 103 in step (ii) and step (iv).
ｔ2およびｔ4は、Ｉdが測定できる時間間隔であれば良い。ｔ5は、電荷蓄積部１０３から電子を放出することができる時間間隔であれば良く、Ｖcg1-H−Ｖcg1-Lを大きくすることにより短くすることが可能である。ｔ1は、制限するパラメータはなくゼロとしても良い。 t 2 and t 4 may be any time interval in which I d can be measured. The time interval t 5 may be any time interval that allows electrons to be emitted from the charge storage unit 103, and can be shortened by increasing V cg1−H −V cg1−L . t 1 may be zero without any limiting parameter.
検出したい入力信号は、Ｖcg1-Hとして第１電界効果トランジスタ１０１のゲート電極に印加する。これにより入力インピーダンスを無限大とすることができ、ショットノイズを利用した確率共鳴現象により、微小な入力信号を検出できるようになる。なお、上述したように電荷蓄積部１０３に蓄積される電荷の数は、第１電界効果トランジスタ１０１のゲート電極に入力された信号に対応して変化する。この対応関係（相関）を予め把握し、信号検出部１０８に記憶させておけば、信号検出部１０８では、記憶されている対応関係を用い、電荷数算出部１０７が算出した電荷の数より入力された信号の変化が導出できる。また、Ｖes-Lを制御することによって、図４Ｄを用いた説明と同様に、入力信号と出力信号の相関値を上げることができる。 An input signal to be detected is applied to the gate electrode of the first field effect transistor 101 as V cg1 -H . As a result, the input impedance can be made infinite, and a minute input signal can be detected by a stochastic resonance phenomenon using shot noise. Note that, as described above, the number of charges stored in the charge storage unit 103 changes in accordance with the signal input to the gate electrode of the first field effect transistor 101. If this correspondence (correlation) is grasped in advance and stored in the signal detection unit 108, the signal detection unit 108 uses the stored correspondence and inputs the number of charges calculated by the charge number calculation unit 107. The change in the generated signal can be derived. Further, by controlling V es-L , the correlation value between the input signal and the output signal can be increased as in the description using FIG. 4D.
また、電荷蓄積部１０３への電子注入頻度が変わらないほどｔ３が小さい場合、ステップ（ｉｉｉ）の入力信号の変化量は、電荷蓄積部１０３に注入される電子数の合計を出力として考えることができる。このように、本実施の形態においても、図６Ｃを用いて説明した構成のように、複数の素子（閾値回路）を接続して出力を合計したことと同様の効果が得られる。これは、複数の素子で行っていた並列処理を、１つの素子に時分割で信号を入力することに相当する。また、ショットノイズを利用して確率共鳴現象を実現しているため高速動作が可能となる。これは、ショットノイズが広い周波数帯域に渡るフラットなノイズスペクトラムを保証するためである。 When t3 is so small that the frequency of electron injection into the charge storage unit 103 does not change, the amount of change in the input signal in step (iii) can be considered as the total number of electrons injected into the charge storage unit 103 as an output. it can. Thus, also in the present embodiment, the same effect as that obtained by connecting a plurality of elements (threshold circuits) and summing the outputs as in the configuration described with reference to FIG. 6C can be obtained. This is equivalent to inputting a signal in a time-sharing manner to one element in parallel processing performed by a plurality of elements. Further, since the stochastic resonance phenomenon is realized using shot noise, high-speed operation is possible. This is because shot noise ensures a flat noise spectrum over a wide frequency band.
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、種々の組み合わせおよび多くの変形が実施可能であることは明白である。例えば、上述した各実施の形態において、ステップ（ｉｉｉ）の時間ｔ3を長くすることで、図４Ｄに示すように、入力信号と出力信号との相関値をより高くすることができる。これは、図６Ｃを用いた説明における閾値回路の数を増加することに相当するためである。 The present invention is not limited to the embodiments described above, and various combinations and many modifications can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is clear that. For example, in each embodiment described above, by increasing the time t 3 in step (iii), as shown in FIG. 4D, it is possible to increase the correlation value between the input signal and the output signal. This is because it corresponds to increasing the number of threshold circuits in the description using FIG. 6C.
また、電子溜め部１０４，第１電界効果トランジスタ１０１，電荷蓄積部１０３，および第２電界効果トランジスタ１０２より構成された複数のユニットを備え、複数のユニットは、各々の第２電界効果トランジスタ１０２を直列に接続し、蓄積電荷制御部１０５は、複数の第１電界効果トランジスタ１０１のゲート電極および複数の電子溜め部１０４に対する電荷注入制御電圧を共通に制御し、電流検出部１０６は、直列に接続された複数の第２電界効果トランジスタ１０２に流れる電流値の変化を検出し、電荷数算出部１０７は、電流検出部１０６が検出した電流値の変化により複数の電荷蓄積部１０３へ注入された電荷の数の合計を算出し、信号検出部１０８は、電荷数算出部１０７が算出した合計の電荷の数より、複数の電子溜め部１０４および複数の第１電界効果トランジスタ１０１のゲート電極に入力された信号の変化を導出するようにしてもよい。入力信号は、複数の電子溜め部１０４もしくは複数の第１電界効果トランジスタ１０１のゲート電極に、共通に入力される。 In addition, a plurality of units each including an electron reservoir 104, a first field effect transistor 101, a charge storage unit 103, and a second field effect transistor 102 are provided, and each of the plurality of units includes a second field effect transistor 102. Connected in series, the accumulated charge control unit 105 controls the charge injection control voltage for the gate electrodes of the plurality of first field effect transistors 101 and the plurality of electron reservoirs 104 in common, and the current detection unit 106 is connected in series. The charge number calculation unit 107 detects a change in the current value flowing through the plurality of second field effect transistors 102 and the charge injected into the plurality of charge storage units 103 due to the change in the current value detected by the current detection unit 106 The signal detection unit 108 calculates a plurality of electron reservoirs based on the total number of charges calculated by the charge number calculation unit 107. It may be derived the change of the input signal 04 and the plurality of first gate electrodes of the field effect transistor 101. The input signal is input in common to the plurality of electron reservoirs 104 or the gate electrodes of the plurality of first field effect transistors 101.
このようにすることで、より高速に微小な入力信号を検出することができるようになる。なお、この構成の場合、素子の数は増加するが、図６Ｃを用いて説明したシステムに比較し、外部より個々のユニットに独立したノイズを印加する必要が無く、全体として簡略化が可能となる。 By doing so, a minute input signal can be detected at higher speed. In the case of this configuration, the number of elements increases. However, compared to the system described with reference to FIG. 6C, it is not necessary to apply independent noise to each unit from the outside, and the whole can be simplified. Become.
また、上述では、主に、電荷として電子の場合について説明したが、これに限るものではなく、電荷として正孔を用いるようにしてもよい。正孔を用いる場合、各々の制御電圧として印加する電圧の正負を反転させればよい。 In the above description, the case where electrons are mainly used as the charge has been described. However, the present invention is not limited to this, and holes may be used as the charge. When holes are used, the positive and negative voltages applied as the control voltages may be reversed.
以上に説明したように、本発明のセンサによれば、電界効果トランジスタが有するショットノイズを用いた確率共鳴現象により、シンプルな素子構造で、高速に微小な信号を検出することが可能となる。 As described above, according to the sensor of the present invention, a minute signal can be detected at high speed with a simple element structure by a stochastic resonance phenomenon using shot noise of a field effect transistor.
１０１…第１電界効果トランジスタ、１０１ａ…第１細線チャネル、１０２…第２電界効果トランジスタ、１０２ａ…第２細線チャネル、１０３…電荷蓄積部、１０４…電子溜め部、１０５…蓄積電荷制御部、１０６…電流検出部、１０７…電荷数算出部、１０８…信号検出部。 DESCRIPTION OF SYMBOLS 101 ... 1st field effect transistor, 101a ... 1st thin wire channel, 102 ... 2nd field effect transistor, 102a ... 2nd thin wire channel, 103 ... Charge storage part, 104 ... Electron storage part, 105 ... Accumulated charge control part, 106 ... Current detection unit, 107 ... Charge number calculation unit, 108 ... Signal detection unit.
Claims (5)
第２細線チャネルより構成される第２電界効果トランジスタと、
前記第１細線チャネルの一方に接続するとともに前記第２細線チャネルに容量を介して接続する電荷蓄積部と、
前記第１細線チャネルの他方に接続する電子溜め部と、
前記第１電界効果トランジスタのゲート電極および前記電子溜め部に対する電荷注入制御電圧を制御して前記電子溜め部から前記電荷蓄積部への電荷の注入を制御する蓄積電荷制御手段と、
前記電荷蓄積部への電荷の注入による電界をゲート電圧として動作する前記第２電界効果トランジスタに流れる電流値の、前記蓄積電荷制御手段による前記制御の前後における変化を検出する電流検出手段と、
前記蓄積電荷制御手段の制御により前記電荷蓄積部へ注入された電荷の数を、前記電流検出手段が検出した電流値の変化により算出する電荷数算出手段と、
この電荷数算出手段が算出した電荷の数より前記電子溜め部および前記第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出する信号検出手段と
を備えることを特徴とするセンサ。 A first field effect transistor comprising a first thin wire channel;
A second field effect transistor comprising a second thin wire channel;
A charge storage portion connected to one of the first thin wire channels and connected to the second thin wire channel via a capacitor;
An electron reservoir connected to the other of the first thin wire channels;
An accumulated charge control means for controlling charge injection from the electron reservoir to the charge accumulator by controlling a charge injection control voltage for the gate electrode of the first field effect transistor and the electron reservoir;
Current detection means for detecting a change in current value flowing through the second field effect transistor that operates using an electric field caused by injection of charge into the charge storage section as a gate voltage before and after the control by the stored charge control means;
A charge number calculating means for calculating the number of charges injected into the charge storage section under the control of the accumulated charge control means by a change in the current value detected by the current detecting means;
Signal detecting means for deriving a change in a signal input to either the electron reservoir or the gate electrode of the first field effect transistor based on the number of charges calculated by the charge number calculating means. Sensor.
前記信号検出手段は、予め求めてある前記電子溜め部および前記第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化と前記蓄積電荷制御手段の制御により前記電荷蓄積部へ注入された電荷の数との関係を用い、前記信号の変化を導出する
ことを特徴とするセンサ。 The sensor according to claim 1, wherein
The signal detecting means is injected into the charge accumulating section by a change in a signal inputted to either the electron reservoir section and the gate electrode of the first field effect transistor obtained in advance and control of the accumulated charge control means. A change in the signal is derived using a relationship with the number of charged charges.
前記電子溜め部，前記第１電界効果トランジスタ，前記電荷蓄積部，および前記第２電界効果トランジスタより構成された複数のユニットを備え、
複数の前記ユニットは、各々の前記第２電界効果トランジスタが直列に接続され、
前記蓄積電荷制御手段は、複数の前記第１電界効果トランジスタのゲート電極および複数の前記電子溜め部に対する電荷注入制御電圧を共通に制御し、
前記電流検出手段は、直列に接続された複数の前記第２電界効果トランジスタに流れる電流値の変化を検出し、
前記電荷数算出手段は、前記電流検出手段が検出した電流値の変化により複数の前記電荷蓄積部へ注入された電荷の数の合計を算出し、
前記信号検出手段は、前記電荷数算出手段が算出した合計の電荷の数より複数の前記電子溜め部および複数の前記第１電界効果トランジスタのゲート電極のいずれかに入力された信号の変化を導出する
ことを特徴とするセンサ。 The sensor according to claim 1 or 2,
A plurality of units including the electron reservoir, the first field effect transistor, the charge storage unit, and the second field effect transistor;
In the plurality of units, each of the second field effect transistors is connected in series,
The accumulated charge control means commonly controls charge injection control voltages for the gate electrodes of the plurality of first field effect transistors and the plurality of electron reservoirs,
The current detection means detects a change in a current value flowing through the plurality of second field effect transistors connected in series,
The charge number calculating means calculates the total number of charges injected into the plurality of charge accumulating parts due to a change in the current value detected by the current detecting means,
The signal detection means derives a change in a signal input to any of the plurality of electron reservoirs and the plurality of gate electrodes of the first field effect transistors from the total number of charges calculated by the charge number calculation means. A sensor characterized by
前記電流検出手段が前記電流値の変化を検出した後で、前記電荷蓄積部に注入された電荷を前記電子溜め部に放出させる放出制御電圧を前記電荷蓄積部に印加する放出制御電圧印加手段を備えることを特徴とするセンサ。 The sensor according to any one of claims 1 to 3,
An emission control voltage applying means for applying, to the charge storage section, an emission control voltage for discharging the charge injected into the charge storage section to the electron reservoir after the current detection means detects the change in the current value; A sensor comprising:
前記第２電界効果トランジスタのゲート電極に、前記電荷蓄積部への電荷の注入による電界印加とは異なるトランジスタ動作制御電圧を印加するトランジスタ動作制御電圧印加手段を備えることを特徴とするセンサ。 The sensor according to any one of claims 1 to 4,
A sensor comprising: a transistor operation control voltage applying unit that applies a transistor operation control voltage different from the application of an electric field by injection of charges into the charge storage portion to the gate electrode of the second field effect transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010180798A JP5345985B2 (en) | 2010-08-12 | 2010-08-12 | Sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010180798A JP5345985B2 (en) | 2010-08-12 | 2010-08-12 | Sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012042216A JP2012042216A (en) | 2012-03-01 |
| JP5345985B2 true JP5345985B2 (en) | 2013-11-20 |
Family
ID=45898741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010180798A Active JP5345985B2 (en) | 2010-08-12 | 2010-08-12 | Sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5345985B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6420209B2 (en) * | 2015-06-08 | 2018-11-07 | 日本電信電話株式会社 | Semiconductor device |
| JP2017166919A (en) | 2016-03-15 | 2017-09-21 | 東芝メモリ株式会社 | Template defect inspection method |
| JP6843375B2 (en) * | 2016-08-19 | 2021-03-17 | 国立大学法人群馬大学 | Organic field effect transistor |
| WO2024038577A1 (en) * | 2022-08-19 | 2024-02-22 | 日本電信電話株式会社 | Rectifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3326521B2 (en) * | 1998-07-15 | 2002-09-24 | 日本航空電子工業株式会社 | Capacitive detection device |
| JP2011013037A (en) * | 2009-06-30 | 2011-01-20 | Panasonic Electric Works Co Ltd | Array sensor device |
-
2010
- 2010-08-12 JP JP2010180798A patent/JP5345985B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012042216A (en) | 2012-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104950172B (en) | Double clamped beams switch GaAs base low-leakage current microwave phase detector device | |
| US7408217B2 (en) | Metal-insulator transition switching transistor and method for manufacturing the same | |
| JP5345985B2 (en) | Sensor | |
| KR101192024B1 (en) | Multiple quantum dot device and fabrication method thereof | |
| EP1435660A2 (en) | Memory device utilizing vertical nanotubes | |
| EP1655791A1 (en) | Transistor with carbon nanotube channel and method of manufacturing the same | |
| JP4927785B2 (en) | Field effect sensor | |
| US11456375B2 (en) | Semiconductor device including first and second dummy trench gates | |
| US7217620B2 (en) | Methods of forming silicon quantum dots and methods of fabricating semiconductor memory device using the same | |
| JP2010533372A (en) | Organic field effect transistor and method of making the transistor | |
| Pai et al. | Sub 3-micron gap microplasma FET with 50 V turn-on voltage | |
| JP5123889B2 (en) | Infrared light detector | |
| JP3846016B2 (en) | Electronic shading damage measurement method | |
| JP2004200579A (en) | Quantum computing element and its using method | |
| KR100966007B1 (en) | Room Temperature operating Single Electron Device using Carbon Nano Tube and Fabrication Method thereof | |
| Mikhelashvili et al. | Negative capacitance in optically sensitive metal-insulator-semiconductor-metal structures | |
| US5904490A (en) | Method of measuring electron shading damage | |
| Nishiguchi et al. | Self-aligned double-gate single-electron transistor derived from 0.12-μm-scale electron-beam lithography | |
| JP5240748B2 (en) | Infrared detector | |
| CN104935334B (en) | The double clamped beams of silicon substrate low-leakage current can moving grid NMOS phase detectors | |
| TWI648840B (en) | High-voltage semiconductor component with good single-pulse avalanche energy and related manufacturing method | |
| CN105116222B (en) | Double cantilever beam switchs GaAs base low-leakage current microwave phase detector device | |
| JPS62154668A (en) | Semiconductor device | |
| Ibukuro et al. | Random-telegraph-noise and wave-particle duality found in a silicon nano-wire | |
| JP4648061B2 (en) | Electric field modulation type single electron transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130815 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5345985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |