JP5338353B2 - Voltage control method for parallel sag compensator and parallel sag compensator - Google Patents

Voltage control method for parallel sag compensator and parallel sag compensator Download PDF

Info

Publication number
JP5338353B2
JP5338353B2 JP2009029334A JP2009029334A JP5338353B2 JP 5338353 B2 JP5338353 B2 JP 5338353B2 JP 2009029334 A JP2009029334 A JP 2009029334A JP 2009029334 A JP2009029334 A JP 2009029334A JP 5338353 B2 JP5338353 B2 JP 5338353B2
Authority
JP
Japan
Prior art keywords
voltage
current
inverter
command
inv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009029334A
Other languages
Japanese (ja)
Other versions
JP2010187459A (en
JP2010187459A5 (en
Inventor
正和 宗島
寛 材津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2009029334A priority Critical patent/JP5338353B2/en
Priority to PCT/JP2010/050988 priority patent/WO2010092870A1/en
Publication of JP2010187459A publication Critical patent/JP2010187459A/en
Publication of JP2010187459A5 publication Critical patent/JP2010187459A5/en
Application granted granted Critical
Publication of JP5338353B2 publication Critical patent/JP5338353B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0019—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being load current fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Inverter Devices (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Description

本発明は、並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置に関する。 The present invention relates to a voltage control method for a parallel type voltage sag compensator and a parallel type voltage sag compensator .

一般に、電力系統（以下、系統という）においては、負荷急変や落雷等が原因の瞬時電圧低下（以下、瞬低という）による機器の停止や誤動作などを防止する目的で並列型瞬低補償装置が用いられている。このような並列型瞬低補償装置の一例が下記特許文献１に開示されている。   Generally, in a power system (hereinafter referred to as a system), a parallel type voltage sag compensator is used to prevent equipment from shutting down or malfunctioning due to an instantaneous voltage drop (hereinafter referred to as a sag) caused by a sudden load change or lightning strike. It is used. An example of such a parallel type voltage sag compensator is disclosed in Patent Document 1 below.

図７は、並列型瞬低補償装置の回路構成例を示した図である。なお、図７中、Ｃはコンデンサ、Ｌ1，Ｌ2はコイル、ＶSは系統電圧、ＩSは系統電流、ＶLは負荷電圧、ＩLは負荷電流、Ｖdcは直流電圧、ＩINVはインバータ電流、ＶINVはインバータ電圧、ＩCはフィルタコンデンサ（以下、コンデンサという）電流、ＶCはコンデンサ電圧、ＩOUTは出力電流、ｇａｔｅSWは後述する高速スイッチ５のゲート、ｇａｔｅINVは後述するインバータ３のゲートを意味する。
図７に示すように、並列型瞬低補償装置は、インバータ３と、ＬＣＬ型又はＬＣ型のＡＣフィルタ４と、高速スイッチ５とにより構成されている。 FIG. 7 is a diagram illustrating a circuit configuration example of the parallel type voltage sag compensator. In FIG. 7, C is a capacitor, L 1 and L 2 are coils, V S is a system voltage, I S is a system current, V L is a load voltage, I L is a load current, V dc is a DC voltage, and I INV Is an inverter current, V INV is an inverter voltage, I C is a filter capacitor (hereinafter referred to as capacitor) current, V C is a capacitor voltage, I OUT is an output current, gate SW is a gate of a high-speed switch 5 described later, and gate INV is described later. Means the gate of the inverter 3
As shown in FIG. 7, the parallel type voltage sag compensator includes an inverter 3, an LCL type or LC type AC filter 4, and a high speed switch 5.

ここで、並列型瞬低補償装置の動作について説明する。
並列型瞬低補償装置は、瞬低が発生していない平常時は、高速スイッチ５を閉じて系統６と連系して待機するか、蓄電部７を充電する。そして、並列型瞬低補償装置は、瞬低が発生すると瞬低を検出し、高速スイッチ５を開放してインバータ３から負荷８へ電力を供給する。 Here, the operation of the parallel type voltage sag compensator will be described.
The parallel type voltage sag compensator closes the high-speed switch 5 and waits in connection with the system 6 or charges the power storage unit 7 during normal times when no voltage sag occurs. The parallel type voltage sag compensator detects the voltage sag when a voltage sag occurs, and opens the high-speed switch 5 to supply power from the inverter 3 to the load 8.

図８は、並列型瞬低補償装置の制御ブロックを示した図である。
図８に示すように、並列型瞬低補償装置は、平常時は系統６と連系するため、系統電圧ＶSの検出値に位相同期回路（以下、ＰＬＬ（Ｐｈｅｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）という）１２を介し正弦波発生器１３により得られた位相から、定格電圧に相当する系統電圧ＶSに同期した三相の基準電圧ＶBASEを作成する。また、系統電圧ＶSにおける瞬低検出時に瞬低検出ブロック１４から出力される瞬低検出信号ｄｉｐｄｅｔを作成する。 FIG. 8 is a diagram illustrating a control block of the parallel type voltage sag compensator.
As shown in FIG. 8, since the parallel type voltage sag compensator is normally connected to the grid 6, the detected value of the grid voltage V S is used as a phase synchronization circuit (hereinafter referred to as PLL (Phase-locked loop)) 12. A three-phase reference voltage V BASE synchronized with the system voltage V S corresponding to the rated voltage is created from the phase obtained by the sine wave generator 13 via In addition, a voltage sag detection signal dipdet output from the voltage sag detection block 14 when a voltage sag is detected in the system voltage V S is created.

瞬低検出信号ｄｉｐｄｅｔの出力に基づき高速スイッチ５のゲート信号ｇａｔｅSWと、ＡＣＲブロック１５における自動電流調整器（以下、ＡＣＲ（Ａｕｔｏｍａｔｉｃ ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｅｒ）という）１０の電流制御のゲインｇACRから、ＡＶＲブロック１６における自動電圧調整器（以下、ＡＶＲ（Ａｕｔｏｍａｔｉｃ ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｅｒ）という）１１の電圧制御のゲインｇAVRに切り換える。 Based on the output of the instantaneous drop detection signal dipdet, the AVR block includes the gate signal gate SW of the high-speed switch 5 and the current control gain g ACR of the automatic current regulator (hereinafter referred to as ACR (Automatic Current Regulator)) 10 in the ACR block 15. 16 is switched to a voltage control gain g AVR of an automatic voltage regulator (hereinafter referred to as an AVR (Automatic Voltage Regulator)) 11.

図９は、並列型瞬低補償装置のタイミングチャートを示した図である。なお、図９においては、系統電圧ＶSは定格値を１とした単位法で表す。
図９に示すように、ｔ1において瞬低が発生した後、ｔ2の時間で瞬低を検出すると同時にｇａｔｅSWをゼロにして高速スイッチ５を遮断し、ｇACRをゼロに、ｇAVRを１に切り換える動作を行う。なお、瞬低の誤検出を防止するために、瞬低発生と瞬低検出にはタイムラグを設ける。このタイムラグは、例えば、瞬低を所定のＮ回検出したときに瞬低検出と判定するなどとして設定する。 FIG. 9 is a diagram showing a timing chart of the parallel type voltage sag compensator. In FIG. 9, the system voltage V S is expressed by a unit method with a rated value of 1.
As shown in FIG. 9, after a voltage sag occurs at t 1 , a voltage sag is detected at time t 2 and at the same time gate SW is set to zero to shut off the high speed switch 5, g ACR is set to zero, and g AVR is set to zero. The operation to switch to 1 is performed. In order to prevent erroneous detection of a sag, a time lag is provided between occurrence of a sag and detection of a sag. This time lag is set, for example, as determining that a voltage drop is detected when a voltage drop is detected a predetermined N times.

インバータ３のゲートｇａｔｅINVは、ＡＣＲ１０又はＡＶＲ１１の出力に基準電圧ＶBASEを加算し、リミッタ１７を施して作成した電圧指令Ｖ*にＰＷＭ変調器１８によりパルス幅変調（以下、ＰＷＭという）を施して作成する。瞬低検出時には、電圧指令値ＶREFと負荷電圧ＶLとの偏差がゼロになるようにＡＶＲ１１を動作させる。 The gate gate INV of the inverter 3 adds a reference voltage V BASE to the output of the ACR 10 or AVR 11 and applies a pulse width modulation (hereinafter referred to as PWM ) to the voltage command V * created by applying the limiter 17 by the PWM modulator 18. Create. At the time of detecting an instantaneous drop, the AVR 11 is operated so that the deviation between the voltage command value V REF and the load voltage V L becomes zero.

特開平９−１８２３１６号公報JP-A-9-182316

しかしながら、従来の並列型瞬低補償装置は、瞬低を検出してから高速スイッチ５を遮断して、ＡＣＲ１０による電流調整からＡＶＲ１１による電圧調整に切り換えている。ここで、従来の並列型瞬低補償装置において、瞬低が発生してから瞬低を検出するまでの間の動作を考えると、従来の並列型瞬低補償装置は、系統６と連系して待機しているか、蓄電部７を充電する動作を行っている。   However, the conventional parallel type voltage sag compensator detects the voltage sag and then shuts off the high-speed switch 5 and switches from current adjustment by the ACR 10 to voltage adjustment by the AVR 11. Here, in the conventional parallel type voltage sag compensator, considering the operation from when the voltage sag occurs to when the voltage sag is detected, the conventional parallel type voltage sag compensator is connected to the system 6. Or charging the power storage unit 7.

そして、従来の並列型瞬低補償装置は、瞬低発生と瞬低検出との間にタイムラグがあるため、瞬低発生時から瞬低検出時までの時間は、負荷８に電力を供給することができない。このため、負荷電流ＩL及び負荷電圧ＶLに瞬断やひずみが生ずるという問題がある。 In the conventional parallel type voltage sag compensator, there is a time lag between occurrence of sag and detection of sag, so that power is supplied to the load 8 during the time from occurrence of sag to detection of sag. I can't. For this reason, there is a problem that instantaneous interruption or distortion occurs in the load current I L and the load voltage V L.

図１０は、従来の並列型瞬低補償装置における瞬低発生時の各部の電流波形及び電圧波形を示した図である。
図１０に示すように、時間ｔ1で瞬低が発生し、系統電圧ＶSと系統電流ＩSが低下する。このとき、コンデンサ電流ＩCは、瞬低の影響を緩和する方向に放電した後、振動する波形になる。 FIG. 10 is a diagram showing a current waveform and a voltage waveform of each part when a sag occurs in the conventional parallel sag compensator.
As shown in FIG. 10, a voltage sag occurs at time t 1 and the system voltage V S and the system current I S decrease. At this time, the capacitor current I C has a waveform that oscillates after discharging in a direction to mitigate the effect of the instantaneous drop.

次に、従来の並列型瞬低補償装置は、時間ｔ2で瞬低を検出してから高速スイッチ５を遮断し、ＡＣＲ１０による電流調整からＡＶＲ１１による電圧調整に切り換えるので、インバータ電流ＩINVが立ち上がり、コンデンサ電流ＩCとインバータ電流ＩINVとを加算した電流が出力電流ＩOUTとなり出力される。 Next, the conventional parallel type voltage sag compensator detects the voltage sag at time t 2 and then shuts off the high-speed switch 5 and switches from current adjustment by the ACR 10 to voltage adjustment by the AVR 11, so that the inverter current I INV rises. The current obtained by adding the capacitor current I C and the inverter current I INV is output as the output current I OUT .

この結果、負荷電流ＩLと負荷電圧ＶLは図１０に示すような波形となる。図１０より時間ｔ1から時間ｔ2の間と時間ｔ2付近において、負荷電流ＩLと負荷電圧ＶLに歪が生じていることが分かる。そして、負荷電流ＩLと負荷電圧ＶLのひずみは、コンデンサ電流ＩCに振動があること、瞬低が発生してから瞬低を検出するまでの時間に遅れがあること、瞬低を検出してからでないとインバータ電流ＩINVが立ち上がらないことことに起因して生じている。 As a result, the load current I L and the load voltage V L have waveforms as shown in FIG. In the vicinity of the time t 2 between from 10 time t 1 from the time t 2, it can be seen that distortion has occurred in the load current I L and the load voltage V L. The distortion of the load current I L and the load voltage V L detects that the capacitor current I C is oscillating, that there is a delay in the time from the occurrence of a sag to the detection of the sag, and the sag. Otherwise, the inverter current I INV does not rise.

以上のことから、本発明は、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制することができる並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置を提供することを目的とする。 From the above, the present invention provides a voltage control method for a parallel type voltage sag compensator and a parallel type capable of suppressing distortion of the load current I L and the load voltage V L from the time of occurrence of a voltage sag to the time of voltage sag detection. An object is to provide a sag compensator .

上記の課題を解決する本発明の並列型瞬低補償装置の電圧制御方法の構成は、
系統電圧（Ｖ S ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ S ）を負荷に供給すると共に、前記系統電圧（Ｖ S ）に瞬低が検出されると遮断される高速スイッチと、
前記系統電圧（Ｖ S ）の瞬低時に電圧指令（Ｖ * ）をパルス幅変調して得たゲート（
ｇａｔｅ INV ）に応じたインバータ電圧（Ｖ INV ）及びインバータ電流（Ｉ INV ）により負荷へ電力を供給するインバータと、
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、
前記瞬低を検出する瞬低検出ブロックと、
電流指令値（Ｉ REF ）と前記インバータ電流（Ｉ INV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、
電圧指令値（Ｖ REF ）と負荷電圧（Ｖ L ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、
電圧指令（Ｖ * ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ INV ）を送るパルス幅変調器と、
を備えた並列型瞬低補償装置の電圧制御方法において、
前記インバータ電流（Ｉ INV ）に微分と二次遅れを施して得た振動抑制信号（Ｉ dump ）を求め、
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ BASE ）とを加算したものから、前記振動抑制信号（Ｉ dump ）を減算して前記電圧指令（Ｖ * ）を求めることを特徴とする。 The configuration of the voltage control method of the parallel sag compensator of the present invention that solves the above problems is as follows.
Together when the instantaneous drop in system voltage (V S) has not been detected is supplied to the load system voltage becomes closed state (V S), is blocked and instantaneous drop is detected in the system voltage (V S) A high-speed switch
A gate ( V * ) obtained by pulse width modulation of the voltage command (V * ) when the system voltage (V S ) is instantaneously reduced.
gate INV ) to supply power to the load with an inverter voltage (V INV ) and an inverter current (I INV ),
An AC filter configured using a coil and a capacitor, connected between the inverter and the load;
A voltage drop detection block for detecting the voltage drop;
An automatic current adjustment block for outputting an automatic current adjustment command for zero deviation between a current command value (I REF ) and the inverter current (I INV ),
An automatic voltage adjustment block for outputting an automatic voltage adjustment command for making the deviation between the voltage command value (V REF ) and the load voltage (V L ) zero after detecting a voltage sag;
A pulse width modulator that modulates a voltage command (V * ) and sends the gate (gate INV ) to the inverter ;
In the voltage control method of the parallel type voltage sag compensator provided with
Obtaining a vibration suppression signal (I dump ) obtained by differentiating the inverter current (I INV ) with a second-order lag ;
The voltage command (V * ) is obtained by subtracting the vibration suppression signal (I dump ) from the sum of the automatic current adjustment command, the automatic voltage adjustment command, and a reference voltage (V BASE ). To do.

また本発明の並列型瞬低補償装置の構成は、The configuration of the parallel sag compensator of the present invention is as follows:
系統電圧（Ｖ  System voltage (V SS ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ) When no instantaneous drop is detected, the power is turned on and the system voltage (V SS ）を負荷に供給すると共に、前記系統電圧（Ｖ) To the load and the system voltage (V SS ）に瞬低が検出されると遮断される高速スイッチと、) And a high-speed switch that is shut off when an instantaneous drop is detected,
前記系統電圧（Ｖ  The system voltage (V SS ）の瞬低時に電圧指令（Ｖ) Voltage command (V ** ）をパルス幅変調して得たゲート（) Obtained by pulse width modulation (
ｇａｔｅgate INVINV ）に応じたインバータ電圧（Ｖ) According to the inverter voltage (V INVINV ）及びインバータ電流（Ｉ) And inverter current (I INVINV ）により負荷へ電力を供給するインバータと、) To supply power to the load by
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、  An AC filter configured using a coil and a capacitor, connected between the inverter and the load;
前記瞬低を検出する瞬低検出ブロックと、  A voltage drop detection block for detecting the voltage drop;
電流指令値（Ｉ  Current command value (I REFREF ）と前記インバータ電流（Ｉ) And the inverter current (I INVINV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、Automatic current adjustment block that outputs an automatic current adjustment command to zero deviation from
電圧指令値（Ｖ  Voltage command value (V REFREF ）と負荷電圧（Ｖ) And load voltage (V LL ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、Automatic voltage adjustment block that outputs an automatic voltage adjustment command to zero deviation from
電圧指令（Ｖ  Voltage command (V ** ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ) Is subjected to pulse width modulation, and the gate is connected to the inverter. INVINV ）を送るパルス幅変調器と、) Send a pulse width modulator,
を備えた並列型瞬低補償装置において、  In the parallel type sag compensator with
前記インバータ電流（Ｉ  The inverter current (I INVINV ）に微分と二次遅れを施して得た振動抑制信号（Ｉ) To the vibration suppression signal (I dumpdump ）を求める第1の制御ブロックと、A first control block for
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ  The automatic current adjustment command, the automatic voltage adjustment command, and the reference voltage (V BASEBASE ）とを加算したものから、前記振動抑制信号（Ｉ) And the vibration suppression signal (I dumpdump ）を減算して前記電圧指令（Ｖ) Is subtracted and the voltage command (V ** ）を求める減算部とを備えたことを特徴とする。).

また本発明の並列型瞬低補償装置の電圧制御方法の構成は、The configuration of the voltage control method of the parallel type sag compensation device of the present invention is as follows.
系統電圧（Ｖ  System voltage (V SS ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ) When no instantaneous drop is detected, the power is turned on and the system voltage (V SS ）を負荷に供給すると共に、前記系統電圧（Ｖ) To the load and the system voltage (V SS ）に瞬低が検出されると遮断される高速スイッチと、) And a high-speed switch that is shut off when an instantaneous drop is detected,
前記系統電圧（Ｖ  The system voltage (V SS ）の瞬低時に電圧指令（Ｖ) Voltage command (V ** ）をパルス幅変調して得たゲート（) Obtained by pulse width modulation (
ｇａｔｅgate INVINV ）に応じたインバータ電圧（Ｖ) According to the inverter voltage (V INVINV ）及びインバータ電流（Ｉ) And inverter current (I INVINV ）により負荷へ電力を供給するインバータと、) To supply power to the load by
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、  An AC filter configured using a coil and a capacitor, connected between the inverter and the load;
前記瞬低を検出する瞬低検出ブロックと、  A voltage drop detection block for detecting the voltage drop;
入力された信号と前記インバータ電流（Ｉ  The input signal and the inverter current (I INVINV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、Automatic current adjustment block that outputs an automatic current adjustment command to zero deviation from
電圧指令値（Ｖ  Voltage command value (V REFREF ）と負荷電圧（Ｖ) And load voltage (V LL ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、Automatic voltage adjustment block that outputs an automatic voltage adjustment command to zero deviation from
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ  The automatic current adjustment command, the automatic voltage adjustment command, and the reference voltage (V BASEBASE ）とを加算して得た電圧指令（Ｖ) And the voltage command (V ** ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ) Is subjected to pulse width modulation, and the gate is connected to the inverter. INVINV ）を送るパルス幅変調器と、) Send a pulse width modulator,
を備えた並列型瞬低補償装置の電圧制御方法において、  In the voltage control method of the parallel type voltage sag compensator provided with
前記ＡＣフィルタの前記コンデンサのコンデンサ電流（Ｉ  The capacitor current (I of the capacitor of the AC filter) CC ）と前記コンデンサの瞬時電圧実効値の変動分（ΔＶ) And the fluctuation (ΔV) of the instantaneous voltage effective value of the capacitor CC ＲＭＳ）とゲイン（Ｋｐ）を乗算した電流指令値（ＩRMS command multiplied by gain (Kp), current command value (I CC ａｓｓｉｓｔ）を求め、assist)
前記電流指令値（Ｉ  The current command value (I CC ａｓｓｉｓｔ）と電流指令値（Ｉassist) and current command value (I REFREF ）とを加算し、この加算した信号を前記自動電流調整ブロックに入力することを特徴とする。And the added signal is input to the automatic current adjustment block.

また本発明の並列型瞬低補償装置の構成は、The configuration of the parallel sag compensator of the present invention is as follows:
系統電圧（Ｖ  System voltage (V SS ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ) When no instantaneous drop is detected, the power is turned on and the system voltage (V SS ）を負荷に供給すると共に、前記系統電圧（Ｖ) To the load and the system voltage (V SS ）に瞬低が検出されると遮断される高速スイッチと、) And a high-speed switch that is shut off when an instantaneous drop is detected,
前記系統電圧（Ｖ  The system voltage (V SS ）の瞬低時に電圧指令（Ｖ) Voltage command (V ** ）をパルス幅変調して得たゲート（) Obtained by pulse width modulation (
ｇａｔｅgate INVINV ）に応じたインバータ電圧（Ｖ) According to the inverter voltage (V INVINV ）及びインバータ電流（Ｉ) And inverter current (I INVINV ）により負荷へ電力を供給するインバータと、) To supply power to the load by
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、  An AC filter configured using a coil and a capacitor, connected between the inverter and the load;
前記瞬低を検出する瞬低検出ブロックと、  A voltage drop detection block for detecting the voltage drop;
入力された信号と前記インバータ電流（Ｉ  The input signal and the inverter current (I INVINV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、Automatic current adjustment block that outputs an automatic current adjustment command to zero deviation from
電圧指令値（Ｖ  Voltage command value (V REFREF ）と負荷電圧（Ｖ) And load voltage (V LL ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、Automatic voltage adjustment block that outputs an automatic voltage adjustment command to zero deviation from
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ  The automatic current adjustment command, the automatic voltage adjustment command, and the reference voltage (V BASEBASE ）とを加算して得た電圧指令（Ｖ) And the voltage command (V ** ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ) Is subjected to pulse width modulation, and the gate is connected to the inverter. INVINV ）を送るパルス幅変調器と、) Send a pulse width modulator,
を備えた並列型瞬低補償装置において、  In the parallel type sag compensator with
前記ＡＣフィルタの前記コンデンサのコンデンサ電流（Ｉ  The capacitor current (I of the capacitor of the AC filter) CC ）と前記コンデンサの瞬時電圧実効値の変動分（ΔＶ) And the fluctuation (ΔV) of the instantaneous voltage effective value of the capacitor CC ＲＭＳ）とゲイン（Ｋｐ）を乗算した電流指令値（ＩRMS command multiplied by gain (Kp), current command value (I CC ａｓｓｉｓｔ）を求めて出力する第２の制御ブロックと、a second control block for determining and outputting (assist);
前記電流指令値（Ｉ  The current command value (I CC ａｓｓｉｓｔ）と電流指令値（Ｉassist) and current command value (I REFREF ）とを加算し、この加算した信号を前記自動電流調整ブロックに入力する加算部とを備えたことを特徴とする。And an adding unit for inputting the added signal to the automatic current adjustment block.

本発明によれば、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制することができる並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置を提供することができる。 According to the present invention, a voltage control method for a parallel type voltage sag compensator and a parallel type voltage sag compensation that can suppress the distortion of the load current I L and the load voltage V L from the time of the sag occurrence to the time of sag detection. An apparatus can be provided.

本発明の実施例に係る並列型瞬低補償装置の制御ブロックを示した図である。It is the figure which showed the control block of the parallel type sag compensation apparatus which concerns on the Example of this invention. ＶINVからＶCまでの伝達関数を示した図である。It is the figure which showed the transfer function from V INV to V C. 第１の制御ブロックを追加したＶINVからＶCまでの伝達関数を示した図である。Is a diagram showing a transfer function to V C from V INV added the first control block. 式（１）と、第１の制御ブロックを追加して改善した式（６）の伝達関数、及び、式（５）の伝達関数のボード線図である。It is a Bode diagram of a transfer function of a formula (1), a formula (6) improved by adding the 1st control block, and a transfer function of a formula (5). 瞬低発生時の各部の電流波形及び電圧波形を示した図である。It is the figure which showed the current waveform and voltage waveform of each part at the time of a sag occurrence. 第１の制御ブロックと第２の制御ブロックを用いたときの瞬低発生時の各部の電流波形及び電圧波形を示した図である。It is the figure which showed the current waveform and voltage waveform of each part at the time of the instantaneous drop generation | occurrence | production when using a 1st control block and a 2nd control block. 並列型瞬低補償装置の回路構成例を示した図である。It is the figure which showed the circuit structural example of the parallel type sag compensation apparatus. 並列型瞬低補償装置の制御ブロックを示した図である。It is the figure which showed the control block of the parallel type sag compensation apparatus. 並列型瞬低補償装置のタイミングチャートを示した図である。It is the figure which showed the timing chart of a parallel type sag compensation apparatus. 従来の並列型瞬低補償装置における瞬低発生時の各部の電流波形及び電圧波形を示した図である。It is the figure which showed the current waveform and voltage waveform of each part at the time of the occurrence of a sag in the conventional parallel sag compensator.

以下、本発明に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置について、図面を参照しながら説明する。
本発明に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置は、従来の並列型瞬低補償装置において、瞬低発生時の負荷電流ＩLと負荷電圧ＶLのひずみは、コンデンサ電流ＩCに振動があること、瞬低が発生してから瞬低を検出するまでの時間に遅れがあること、瞬低を検出してからでないとインバータ電流ＩINVが立ち上がらないことことに起因して生じている問題を解決することを目的としている。そして、課題を解決するための手段として、以下の２つの手段を提案する。 Hereinafter, a voltage control method for a parallel sag compensation device and a parallel sag compensation device according to the present invention will be described with reference to the drawings.
Voltage control method and the parallel-type sag compensator of parallel sag compensator according to the present invention, in the conventional parallel-type sag compensator, distortion of the load current I L and the load voltage V L of voltage sag occurs at the time of・ Capacitor current I C vibrates, there is a delay in the time from when a voltage sag occurs to the time when a voltage sag is detected, and inverter current I INV must be raised until a voltage sag is detected The purpose is to solve the problems caused by. And the following two means are proposed as a means for solving a subject.

瞬低が発生するとコンデンサは瞬低の影響を緩和する方向に放電し、その後コンデンサ電流ＩCは振動する。この振動が原因で負荷電流ＩLと負荷電圧ＶLにひずみが生じる。このため、第１の解決手段として、インバータにより常時コンデンサ電流ＩCの振動を抑制する制御を行う。これにより、コンデンサ電流ＩCの過渡的な振動を抑制し、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制する。 When a sag occurs, the capacitor discharges in a direction to mitigate the effect of the sag, and then the capacitor current I C oscillates. This vibration causes distortion in the load current I L and the load voltage V L. For this reason, as a first solution, a control is performed to constantly suppress the oscillation of the capacitor current I C using an inverter. As a result, the transient vibration of the capacitor current I C is suppressed, and the distortion of the load current I L and the load voltage V L from the time when the voltage sag occurs to the time when the voltage sag is detected is suppressed.

また、第２の解決手段として、コンデンサ電流ＩCの振動を常時抑制しておき、さらに、瞬低発生時のコンデンサの放電を検出し、インバータからコンデンサの電流と同じ方向の電流を出力する制御を行うことで、瞬低の影響を緩和する制御を行うことで、瞬低発生時から瞬低検出時までの負荷電流ＩLと負荷電圧ＶLのひずみを抑制する。 In addition, as a second solution, the control of constantly suppressing the oscillation of the capacitor current I C , detecting the discharge of the capacitor when the instantaneous drop occurs, and outputting the current in the same direction as the capacitor current from the inverter By performing the control, the distortion of the load current I L and the load voltage V L from the time when the voltage sag occurs to the time when the voltage sag is detected is suppressed by performing the control that reduces the effect of the voltage sag.

以下、本発明に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置の実施例について説明する。
図１は、本発明の実施例に係る並列型瞬低補償装置の制御ブロックを示した図である。
図１に示すように、本発明の実施例に係る並列型瞬低補償装置は、コンデンサ電流ＩCの振動を抑制する制御を行う第１の制御ブロック１、及び、瞬低が発生したときのコンデンサによる放電を検出して、インバータ３からコンデンサと同じ方向に放電させる制御を行う第２の制御ブロック２を追加した構成となっている。 Hereinafter, the voltage control method of the parallel type sag compensation device and the embodiment of the parallel type sag compensation device according to the present invention will be described.
FIG. 1 is a diagram illustrating a control block of a parallel type voltage sag compensator according to an embodiment of the present invention.
As shown in FIG. 1, the parallel type voltage sag compensator according to the embodiment of the present invention includes a first control block 1 that performs control for suppressing the oscillation of the capacitor current I C, and when a voltage sag occurs. The second control block 2 that detects discharge from the capacitor and controls the inverter 3 to discharge in the same direction as the capacitor is added.

はじめに、第１の制御ブロック１の原理について説明する。
インバータ３がＡＣＲ１０による電流調整を行っているとき、系統電圧ＶSとインバータ電圧ＶINVから電流を制御しているため、インバータ３は電圧を発生させている。そこで、インバータ３が発生させている電圧とコンデンサ電圧ＶCの関係を考えるため、図７に示す負荷８をオープンとし、入力をインバータ電圧、出力をコンデンサ電圧ＶCとしたときの伝達関数を求めると下記式（１）となる。また、この共振周波数は下記式（２）により表すことができる。

Figure 0005338353
First, the principle of the first control block 1 will be described.
When the inverter 3 is adjusting the current by the ACR 10, the inverter 3 generates a voltage because the current is controlled from the system voltage V S and the inverter voltage V INV . Therefore, in order to consider the relationship between the voltage generated by the inverter 3 and the capacitor voltage V C , the transfer function when the load 8 shown in FIG. 7 is open, the input is the inverter voltage, and the output is the capacitor voltage V C is obtained. And the following formula (1). Further, this resonance frequency can be expressed by the following equation (2).
Figure 0005338353

これにより、インバータ３から発生させた電圧によって、コンデンサの電圧が式（２）の共振周波数で振動しやすいということが分かる。インバータ電圧ＶINVは、電圧指令Ｖ*をＰＷＭ変調器１８を介して得られたｇａｔｅINVによりインバータ３に発生させたパルス電圧であり、電圧指令Ｖ*とインバータ電圧ＶINVの平均電圧は一致するものとする。なお、式（１）は図２に示すようなブロック図に表すことができる。 Thus, it can be seen that the voltage generated from the inverter 3 causes the capacitor voltage to easily vibrate at the resonance frequency of the equation (2). The inverter voltage V INV is a pulse voltage generated in the inverter 3 by the gate INV obtained from the voltage command V * via the PWM modulator 18, and the average voltage of the voltage command V * and the inverter voltage V INV is the same. Shall. Equation (1) can be expressed in a block diagram as shown in FIG.

次に、図１に示す第１の制御ブロック１を追加した場合を考える。まず、式（２）の共振周波数から時定数Ｔ0を下記式（３）のように求める。

Figure 0005338353
Next, consider the case where the first control block 1 shown in FIG. 1 is added. First, the time constant T 0 is obtained from the resonance frequency of Expression (2) as shown in Expression (3) below.
Figure 0005338353

そして、Ｔ0から第１の制御ブロック１の時定数Ｔ1とＴ2を下記式（４）のように求める。

Figure 0005338353
ここで、ｎは非ゼロの正の実数（ｎ＞０，ｎ≠０）である。 Then, the time constants T 1 and T 2 of the first control block 1 are obtained from T 0 as shown in the following equation (4).
Figure 0005338353
 Here, n is a non-zero positive real number (n> 0, n ≠ 0).

第１の制御ブロック１は、インバータ電流検出値ＩINVに下記式（５）のように微分、二次遅れ（一次遅れを２回）を施して得たフィードバック信号Ｉ dump を、減算器２１により、電圧指令Ｖ*に負帰還でフィードバックする制御をする。 The first control block 1 uses a subtractor 21 to obtain a feedback signal I dump obtained by differentiating the inverter current detection value I INV as shown in the following formula (5) and a second-order lag (twice the first- order lag). Thus, control is performed to feed back to the voltage command V * by negative feedback .

リアクトルのインダクタンス設計値Ｌ1と、実際のインダクタンス値に誤差が無い理想的な条件においては、Ｔ1とＴ2は基本的にはＴ0を用いればよい。しかし、インダクタンス設計値Ｌ1に誤差がある場合、式（５）のゲインを下げるなどの対策が必要となる。このように、式（５）のゲインを変えたい場合は、Ｔ1を１／ｎ倍、Ｔ2をｎ倍した時定数を用いることで、遮断周波数と通過周波数の帯域幅を変えることなく、容易にゲインを変えることができる。なお、ｎ＝１のとき、式（５）のゲインが最大でｎ＝１を中心にｎ＞１，ｎ＜１で対称にゲインを下げることができる。 Under ideal conditions in which there is no error between the reactor inductance design value L 1 and the actual inductance value, T 0 may basically be used as T 1 and T 2 . However, when there is an error in the inductance design value L 1 , measures such as lowering the gain of Equation (5) are required. Thus, when it is desired to change the gain of the equation (5), by using a time constant obtained by multiplying T 1 by 1 / n and T 2 by n, without changing the bandwidth of the cutoff frequency and the passing frequency, The gain can be easily changed. When n = 1, the gain in the equation (5) is maximum, and the gain can be reduced symmetrically with n> 1 and n <1 with n = 1 as the center.

図２において、インバータ電流検出値ＩINVに式（５）のフィルタを施して電圧指令Ｖ*にフィードバックするループを追加すると図３に示すようなブロック図に表すことができる。これを伝達関数で表すと下記式（６）のようになる。なお、下記式（６）は理想的な条件、すなわちｎ＝１として計算した。

Figure 0005338353
In FIG. 2, if a loop for applying feedback to the voltage command V * by applying the filter of the equation (5) to the inverter current detection value I INV can be represented in a block diagram as shown in FIG. 3. When this is expressed by a transfer function, the following equation (6) is obtained. The following formula (6) was calculated under ideal conditions, that is, n = 1.
Figure 0005338353

式（１）と式（６）の伝達関数をボード線図にすると図４に示すようになる。なお、図４は、リアクトルのインダクタンス設計値Ｌ1を装置容量の６％、コンデンサを装置容量の５％、Ｔ1＝Ｔ2＝１７４μｓとしたときのボード線図である。
図４に示すように、式（１）と比較して式（５）は、共振周波数付近のゲインのピーク及び位相の急変が改善されることが分かる。なお、式（５）は、図４に示すようなバンドパスフィルタである。 When the transfer functions of the equations (1) and (6) are represented in a Bode diagram, they are as shown in FIG. FIG. 4 is a Bode diagram when the inductance design value L 1 of the reactor is 6% of the device capacity, the capacitor is 5% of the device capacity, and T 1 = T 2 = 174 μs.
As shown in FIG. 4, it can be seen that the equation (5) improves the gain peak and the sudden change in the vicinity of the resonance frequency compared to the equation (1). Equation (5) is a bandpass filter as shown in FIG.

そして、コンデンサ電圧ＶCとコンデンサ電流ＩCとの関係は下記式（７）により示されるから、コンデンサ電圧ＶCの振動を抑制すればコンデンサ電流ＩCの振動も抑制することができる。

Figure 0005338353
以上の原理から、図１に示す第１の制御ブロック１を追加して振動抑制信号Ｉ dump を
出力することで、インバータ３が常時コンデンサ電流ＩCの振動を抑制する動作を行うことができる。 Since the relationship between the capacitor voltage V C and the capacitor current I C is expressed by the following equation (7), the vibration of the capacitor current I C can be suppressed by suppressing the vibration of the capacitor voltage V C.
Figure 0005338353
 From the above principle, the first control block 1 added to the vibration suppression signal I dump a shown in FIG. 1
By outputting , the inverter 3 can always perform an operation of suppressing the vibration of the capacitor current I C.

次に、第２の制御ブロック２の原理について説明する。
図５は、瞬低発生時の各部の電流波形及び電圧波形を示した図である。
図５に示す瞬低発生時の各部の電流波形及び電圧波形において、コンデンサ電圧ＶC、コンデンサ電流ＩC及びインバータ電流ＩINVの波形に着目する。瞬低が発生すると、コンデンサは急峻な放電をした後に振動する波形になる。このとき、コンデンサは、急峻な放電によってエネルギーを放出するのでコンデンサ電圧ＶCが低下する。 Next, the principle of the second control block 2 will be described.
FIG. 5 is a diagram showing a current waveform and a voltage waveform of each part when the instantaneous drop occurs.
In the current waveform and voltage waveform of each part at the time of occurrence of the instantaneous drop shown in FIG. 5, attention is paid to the waveforms of the capacitor voltage V C , the capacitor current I C and the inverter current I INV . When a sag occurs, the capacitor has a waveform that vibrates after a sharp discharge. At this time, since the capacitor releases energy by a sharp discharge, the capacitor voltage V C decreases.

その後、瞬低を検出してＡＣＲ１０からＡＶＲ１１に切り換えてインバータ電流ＩINVが立ち上がる。しかし、瞬低を検出する前にインバータ電流ＩINVが立ち上がらないので負荷電流ＩLと負荷電圧ＶLにひずみが生じている。 Thereafter, an instantaneous drop is detected, the ACR 10 is switched to the AVR 11, and the inverter current I INV rises. However, since the inverter current I INV does not rise before the instantaneous drop is detected, the load current I L and the load voltage V L are distorted.

そこで、瞬低を検出してからではなく、瞬低が発生したときに放電するコンデンサに合わせてインバータ３からコンデンサと同方向の電流を出力し、瞬低による負荷電流ＩLと負荷電圧ＶLのひずみを抑制する図１に示す第２の制御ブロック２を追加する。 Therefore, the current in the same direction as the capacitor is output from the inverter 3 in accordance with the capacitor that is discharged when the voltage sag occurs, not after the voltage sag is detected, and the load current I L and the load voltage V L due to the voltage sag are output. A second control block 2 shown in FIG.

第２の制御ブロック２は、下記式（８）に示すようにコンデンサの電流ＩC、コンデンサの瞬時電圧実行値の変動分ΔＶCＲＭＳ及びゲインＫｐを乗算した電流指令値ＩCａｓｓｉｓｔを演算しこれを、加算器２２により電流指令値ＩREFに加算することでインバータ３からコンデンサの放電と同方向の電流を出力させる。ゲインＫｐによりＩCａｓｓｉｓｔを増幅すればコンデンサの放電量よりも大きい電流をインバータから出力することができる。

Figure 0005338353
The second control block 2 calculates a current command value I C assist obtained by multiplying the capacitor current I C , the fluctuation amount ΔV C RMS of the capacitor instantaneous voltage execution value, and the gain Kp as shown in the following equation (8). This is added to the current command value I REF by the adder 22 to output a current in the same direction as the discharge of the capacitor from the inverter 3. If I C assist is amplified by the gain Kp, a current larger than the discharge amount of the capacitor can be output from the inverter.
Figure 0005338353

式（８）のように、コンデンサ電流ＩCとコンデンサの瞬時電圧実行値ΔＶCＲＭＳから電流指令値ＩCａｓｓｉｓｔを作成することで、瞬低が発生していないときにコンデンサの瞬時電圧実行値ΔＶCＲＭＳに変動がなければ式（８）の電流指令値ＩCａｓｓｉｓｔはゼロとなる。つまり、このような場合はインバータ３から電流を出力しない。しかし、実際に瞬低が発生したときにはコンデンサの瞬時電圧実行値ΔＶCＲＭＳが変動するため電流指令値ＩCａｓｓｉｓｔに値が出る。 By creating the current command value I C assist from the capacitor current I C and the capacitor instantaneous voltage execution value ΔV C RMS as shown in the equation (8), the instantaneous voltage execution value of the capacitor is not generated. If ΔV C RMS does not fluctuate, the current command value I C assist in equation (8) becomes zero. That is, in such a case, no current is output from the inverter 3. However, when the instantaneous drop actually occurs, the instantaneous voltage execution value ΔV C RMS of the capacitor fluctuates, so that a value appears in the current command value I C assist.

したがって、実際に瞬低が発生したときのみ、電流指令値ＩCａｓｓｉｓｔに応じた電流をインバータ３から出力させることができる。なお、図１においては、電流指令値ＩCａｓｓｉｓｔに元の電流指令値ＩREFを加算し、過電流を防止するため電流指令値ＩREFにリミッタ１９を施してからＡＣＲ１０に入力している。 Therefore, a current corresponding to the current command value I C assist can be output from the inverter 3 only when an instantaneous drop actually occurs. In FIG. 1, the original current command value I REF is added to the current command value I C assist, and a limiter 19 is applied to the current command value I REF in order to prevent overcurrent, and then input to the ACR 10.

また、下記式（９）のように、コンデンサ電圧ＶCをｄｑ変換して求めた有効分（ｄ軸）の変動分の絶対値｜ΔＶCｄ｜を用いても、瞬低が発生してコンデンサから有効電力が放電されたときにのみ、コンデンサの放電と同じ方向の電流をインバータ３から出力させることができる。

Figure 0005338353
Moreover, even if the absolute value | ΔV C d | of the variation of the effective component (d-axis) obtained by dq conversion of the capacitor voltage V C is used as shown in the following formula (9), an instantaneous drop occurs. Only when the active power is discharged from the capacitor, the current in the same direction as the discharge of the capacitor can be output from the inverter 3.
Figure 0005338353

ここで、式（８）の電流指令値ＩCａｓｓｉｓｔを実現する一例を述べる。
図１に示す第２の制御ブロック２では、下記式（１０）に示すコンデンサ電圧ＶCとコンデンサ電流ＩCとの関係式にしたがって、コンデンサの電流ＩCからコンデンサ電圧ＶCを推定する。

Figure 0005338353
Here, an example for realizing the current command value I C assist of the equation (8) will be described.
In the second control block 2 shown in FIG. 1, the capacitor voltage V C is estimated from the capacitor current I C according to the relational expression between the capacitor voltage V C and the capacitor current I C shown in the following formula (10).
Figure 0005338353

次に、式（１０）で推定したコンデンサ電圧ＶCから、式（８）で用いる瞬時電圧実効値の変動分ΔＶCＲＭＳを演算する。下記式（１１）に示すように、推定したコンデンサ電圧ＶCをｄｑ変換してｄ軸とｑ軸の電圧の二乗和の平方根を演算し、瞬時電圧実行値の変動分ΔＶCＲＭＳを演算することができる。

Figure 0005338353
Next, the fluctuation amount ΔV C RMS of the instantaneous voltage effective value used in Expression (8) is calculated from the capacitor voltage V C estimated in Expression (10). As shown in the following equation (11), the estimated capacitor voltage V C is dq converted to calculate the square root of the square sum of the d-axis and q-axis voltages, and the fluctuation ΔV C RMS of the instantaneous voltage execution value is calculated. be able to.
Figure 0005338353

同様に、式（９）の｜ΔＶCｄ｜は下記式（１２）のように演算する。

Figure 0005338353
Similarly, | ΔV C d | in equation (9) is calculated as in equation (12) below.
Figure 0005338353

図６は、第１の制御ブロック１と第２の制御ブロック２を用いたときの瞬低発生時の各部の電流波形及び電圧波形を示した図である。図６においては、ＡＣＲ１０に比例積分（ＰＩ）制御を用いたときの簡易的な波形を示している。   FIG. 6 is a diagram showing a current waveform and a voltage waveform of each part when an instantaneous drop occurs when the first control block 1 and the second control block 2 are used. FIG. 6 shows a simple waveform when proportional integration (PI) control is used for the ACR 10.

図６に示すように、時間ｔ1で瞬低が発生し、これと同時にコンデンサは瞬低を緩和する方向に放電する。さらに、図１に示す第２の制御ブロック２によってコンデンサの放電と同じ方向にインバータ電流ＩINVが立ち上がる。このとき、図１に示す第１の制御ブロック１により、コンデンサ電流ＩCに生じる振動は抑制されている。そして、瞬低を検出して高速スイッチ５を遮断し、ＡＣＲ１０からＡＶＲ１１に切り換わる。 As shown in FIG. 6, and the instantaneous drop has occurred at time t 1, at the same time the capacitor is discharged in a direction to relax the voltage sag. Furthermore, the second control block 2 shown in FIG. 1 raises the inverter current I INV in the same direction as the discharge of the capacitor. At this time, the vibration generated in the capacitor current I C is suppressed by the first control block 1 shown in FIG. Then, the instantaneous drop is detected, the high-speed switch 5 is shut off, and the ACR 10 is switched to the AVR 11.

図６に示した本発明に係る第１の制御ブロック１と第２の制御ブロック２を用いたときの瞬低発生時の各部の電流波形及び電圧波形と、図１０に示した従来の技術を用いたときの瞬低発生時の各部の電流波形及び電圧波形とを比較すると、本発明に係る第１の制御ブロック１と第２の制御ブロック２を用いた場合、瞬低発生時から瞬低検出時、及び、瞬低検出後の負荷電流ＩLと負荷電圧ＶLのひずみ又は瞬断を抑制することができていることが分かる。 The current waveform and voltage waveform of each part at the time of occurrence of a sag when the first control block 1 and the second control block 2 according to the present invention shown in FIG. 6 are used, and the conventional technique shown in FIG. When the current waveform and voltage waveform of each part at the time of occurrence of the instantaneous drop when used are compared, when the first control block 1 and the second control block 2 according to the present invention are used, the instantaneous decrease from the occurrence of the instantaneous drop It can be seen that the distortion or instantaneous interruption of the load current I L and the load voltage V L at the time of detection and after detection of the instantaneous drop can be suppressed.

本実施例に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置は、瞬低が発生すると、コンデンサは瞬低の影響を緩和する方向に放電し、その後コンデンサ電流ＩCは振動するので、常時インバータにより、コンデンサ電流ＩCの振動を抑制する制御を行っておく。これにより、コンデンサ電流ＩCの過渡的な振動を常時抑制できる。 In the voltage control method of the parallel type voltage sag compensator and the parallel type voltage sag compensator according to the present embodiment, when a voltage sag occurs, the capacitor discharges in a direction to mitigate the effect of voltage sag , and then the capacitor current I C is Since it vibrates, the inverter is always controlled to suppress the vibration of the capacitor current I C by an inverter. Thereby, the transient vibration of the capacitor current I C can be constantly suppressed.

これを実現するために、インバータ電流ＩINV検出値に微分、二次遅れ（一次遅れを２回）を施して電圧指令Ｖ*にフィードバックする制御を追加している。この制御を追加しない場合と比較して、入力をインバータ電圧ＶINV、出力をコンデンサ電圧ＶCとしたときの伝達関数において共振周波数付近のゲインのピーク及びゲインの位相の急変を改善することができる。 In order to realize this, a control for differentiating the detected value of the inverter current I INV and a second-order delay (twice the first-order delay) and feeding back to the voltage command V * is added. Compared with the case where this control is not added, it is possible to improve the gain peak near the resonance frequency and the sudden change in the gain phase in the transfer function when the input is the inverter voltage V INV and the output is the capacitor voltage V C. .

さらに、本実施例に係る並列型瞬低補償装置の電圧制御方法及び並列型瞬低補償装置は、常時、コンデンサ電流ＩCの振動を抑制しておいて、瞬低発生時のコンデンサの放電を検出して並列型瞬低補償装置が同じ方向の電流を出力することで、瞬低による負荷電流ＩLと負荷電圧ＩVのひずみを抑制することができる。瞬低検出前でも瞬低が発生していればインバータ３からコンデンサの放電と同方向の電流を出力させることができる。 Furthermore, the voltage control method of the parallel type voltage sag compensator and the parallel type voltage sag compensator according to the present embodiment always suppresses the oscillation of the capacitor current I C and discharges the capacitor when the voltage sag occurs. By detecting and outputting the current in the same direction by the parallel type sag compensator, distortion of the load current IL and the load voltage IV due to the sag can be suppressed. If a voltage sag occurs before the voltage sag is detected, the inverter 3 can output a current in the same direction as the capacitor discharge.

これを実現するため，式（８）に示すようにコンデンサ電流ＩC、コンデンサの電圧実効値の変動分ΔＶCＲＭＳ及びゲインＫｐを乗算して作成した電流指令値ＩCａｓｓｉｓｔを電流指令値に加算する制御を追加している。コンデンサの電圧実効値の変動分ΔＶCＲＭＳは式（１１）のように作成する。 In order to realize this, the current command value I C assist created by multiplying the capacitor current I C , the fluctuation amount ΔV C RMS of the capacitor voltage effective value and the gain Kp as shown in the equation (8) is used as the current command value. A control to add is added. The variation ΔV C RMS of the effective voltage value of the capacitor is created as shown in Equation (11).

また、式（８）のように、コンデンサ電圧ＶCをｄｑ変換して求めた有効分（ｄ軸）の変動分の絶対値｜ΔＶCｄ｜を用いても、瞬低が発生してコンデンサから有効電力が放電されたときにのみ、コンデンサの放電と同じ方向の電流をインバータ３から出力させることができる。なお、｜ΔＶCｄ｜は式（１２）から演算することができる。 Further, even if the absolute value | ΔV C d | of the fluctuation of the effective component (d-axis) obtained by dq conversion of the capacitor voltage V C is used as shown in the equation (8), the instantaneous drop occurs and the capacitor Only when the active power is discharged from the inverter 3, the current in the same direction as the discharge of the capacitor can be output from the inverter 3. In addition, | ΔV C d | can be calculated from Expression (12).

以上説明したように本発明に係る並列型瞬低補償装置の電圧制御方法は、コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタ４を介してインバータ３が負荷８側に接続される並列型瞬低補償装置において、インバータ３により常時コンデンサ電流ＩCの振動を抑制する制御を行うことにより、常時コンデンサ電流ＩCの振動を抑制することができる。 As described above, the voltage control method of the parallel type voltage sag compensator according to the present invention is a parallel connection in which the inverter 3 is connected to the load 8 side via the AC filter 4 constituted by LC or LCL using a coil and a capacitor. In the type sag compensation device, the inverter 3 can always suppress the vibration of the capacitor current I C by controlling the inverter 3 to always suppress the vibration of the capacitor current I C.

さらに、瞬低発生時のコンデンサの放電を検出し、インバータ３からコンデンサ電流ＩCと同じ方向の電流を出力する制御を行うことにより、瞬低による負荷電流ＩLと負荷電圧ＩVのひずみを抑制することができる。また、瞬低検出前であっても、実際に瞬低が発生していればインバータ３からコンデンサの放電と同方向の電流を出力させることができる。 Furthermore, by detecting the discharge of the capacitor when a voltage sag occurs and controlling the inverter 3 to output a current in the same direction as the capacitor current I C , the distortion of the load current I L and the load voltage I V due to the voltage sag is reduced. Can be suppressed. Further, even before the voltage sag is detected, if the voltage sag actually occurs, the inverter 3 can output a current in the same direction as the discharge of the capacitor.

また、本発明に係る並列型瞬低補償装置は、コイル及びコンデンサを用いＬＣ又はＬＣＬにより構成されるＡＣフィルタ４を介してインバータ３が負荷８側に接続される並列型瞬低補償装置において、インバータ３により常時コンデンサ電流ＩCの振動を抑制する制御を行う第１の制御手段として第１の制御ブロック１を備えることにより、常時コンデンサ電流ＩCの振動を抑制することができる。 Further, parallel sag compensator according to the present invention, in the parallel sag compensator which inverter 3 is connected to the load 8 side via the configured AC filter 4 by LC or LCL using a coil and a capacitor, By providing the first control block 1 as the first control means for performing the control to suppress the oscillation of the capacitor current I C by the inverter 3 at all times, the oscillation of the capacitor current I C can be always suppressed.

さらに、瞬低発生時のコンデンサの放電を検出し、インバータ３からコンデンサ電流ＩCと同じ方向の電流を出力する制御を行う第２の制御手段として第２の制御ブロック２を備えることにより、瞬低による負荷電流ＩLと負荷電圧ＩVのひずみを抑制することができる。また、瞬低検出前であっても、実際に瞬低が発生していればインバータ３からコンデンサの放電と同方向の電流を出力させることができる。 Furthermore, the second control block 2 is provided as the second control means for detecting the discharge of the capacitor at the time of the occurrence of a sag and outputting the current in the same direction as the capacitor current I C from the inverter 3. The distortion of the load current I L and the load voltage I V due to low can be suppressed. Further, even before the voltage sag is detected, if the voltage sag actually occurs, the inverter 3 can output a current in the same direction as the discharge of the capacitor.

本発明は、例えば、並列型瞬低補償装置とその制御方法に利用することが可能である。   The present invention can be used, for example, in a parallel type voltage sag compensator and its control method.

１ 第１の制御ブロック
２ 第２の制御ブロック
３ インバータ
４ ＡＣフィルタ
５ 高速スイッチ
６ 系統
７ 蓄電部
８ 負荷
１０ ＡＣＲ
１１ ＡＶＲ
１２ ＰＬＬ
１３ 正弦波発生器
１４ 瞬低検出ブロック
１５ ＡＣＲブロック
１６ ＡＶＲブロック
１７ リミッタ
１８ ＰＷＭ変調器
１９ リミッタ DESCRIPTION OF SYMBOLS 1 1st control block 2 2nd control block 3 Inverter 4 AC filter 5 High speed switch 6 System | strain 7 Power storage part 8 Load 10 ACR
11 AVR
12 PLL
13 Sine Wave Generator 14 Instantaneous Drop Detection Block 15 ACR Block 16 AVR Block 17 Limiter 18 PWM Modulator 19 Limiter

Claims (4)

系統電圧（Ｖ  System voltage (V SS ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ) When no instantaneous drop is detected, the power is turned on and the system voltage (V SS ）を負荷に供給すると共に、前記系統電圧（Ｖ) To the load and the system voltage (V SS ）に瞬低が検出されると遮断される高速スイッチと、) And a high-speed switch that is shut off when an instantaneous drop is detected,
前記系統電圧（Ｖ  The system voltage (V SS ）の瞬低時に電圧指令（Ｖ) Voltage command (V ** ）をパルス幅変調して得たゲート（) Obtained by pulse width modulation (
ｇａｔｅgate INVINV ）に応じたインバータ電圧（Ｖ) According to the inverter voltage (V INVINV ）及びインバータ電流（Ｉ) And inverter current (I INVINV ）により負荷へ電力を供給するインバータと、) To supply power to the load by
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、  An AC filter configured using a coil and a capacitor, connected between the inverter and the load;
前記瞬低を検出する瞬低検出ブロックと、  A voltage drop detection block for detecting the voltage drop;
電流指令値（Ｉ  Current command value (I REFREF ）と前記インバータ電流（Ｉ) And the inverter current (I INVINV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、Automatic current adjustment block that outputs an automatic current adjustment command to zero deviation from
電圧指令値（Ｖ  Voltage command value (V REFREF ）と負荷電圧（Ｖ) And load voltage (V LL ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、Automatic voltage adjustment block that outputs an automatic voltage adjustment command to zero deviation from
電圧指令（Ｖ  Voltage command (V ** ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ) Is subjected to pulse width modulation, and the gate is connected to the inverter. INVINV ）を送るパルス幅変調器と、) Send a pulse width modulator,
を備えた並列型瞬低補償装置の電圧制御方法において、  In the voltage control method of the parallel type voltage sag compensator provided with
前記インバータ電流（Ｉ  The inverter current (I INVINV ）に微分と二次遅れを施して得た振動抑制信号（Ｉ) To the vibration suppression signal (I dumpdump ）を求め、)
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ  The automatic current adjustment command, the automatic voltage adjustment command, and the reference voltage (V BASEBASE ）とを加算したものから、前記振動抑制信号（Ｉ) And the vibration suppression signal (I dumpdump ）を減算して前記電圧指令（Ｖ) Is subtracted and the voltage command (V ** ）を求めることを特徴とする並列型瞬低補償装置の電圧制御方法。A voltage control method for a parallel type voltage sag compensator characterized by: 系統電圧（Ｖ  System voltage (V SS ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ) When no instantaneous drop is detected, the power is turned on and the system voltage (V SS ）を負荷に供給すると共に、前記系統電圧（Ｖ) To the load and the system voltage (V SS ）に瞬低が検出されると遮断される高速スイッチと、) And a high-speed switch that is shut off when an instantaneous drop is detected,
前記系統電圧（Ｖ  The system voltage (V SS ）の瞬低時に電圧指令（Ｖ) Voltage command (V ** ）をパルス幅変調して得たゲート（) Obtained by pulse width modulation (
ｇａｔｅgate INVINV ）に応じたインバータ電圧（Ｖ) According to the inverter voltage (V INVINV ）及びインバータ電流（Ｉ) And inverter current (I INVINV ）により負荷へ電力を供給するインバータと、) To supply power to the load by
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、  An AC filter configured using a coil and a capacitor, connected between the inverter and the load;
前記瞬低を検出する瞬低検出ブロックと、  A voltage drop detection block for detecting the voltage drop;
電流指令値（Ｉ  Current command value (I REFREF ）と前記インバータ電流（Ｉ) And the inverter current (I INVINV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、Automatic current adjustment block that outputs an automatic current adjustment command to zero deviation from
電圧指令値（Ｖ  Voltage command value (V REFREF ）と負荷電圧（Ｖ) And load voltage (V LL ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、Automatic voltage adjustment block that outputs an automatic voltage adjustment command to zero deviation from
電圧指令（Ｖ  Voltage command (V ** ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ) Is subjected to pulse width modulation, and the gate is connected to the inverter. INVINV ）を送るパルス幅変調器と、) Send a pulse width modulator,
を備えた並列型瞬低補償装置において、  In the parallel type sag compensator with
前記インバータ電流（Ｉ  The inverter current (I INVINV ）に微分と二次遅れを施して得た振動抑制信号（Ｉ) To the vibration suppression signal (I dumpdump ）を求める第1の制御ブロックと、A first control block for
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ  The automatic current adjustment command, the automatic voltage adjustment command, and the reference voltage (V BASEBASE ）とを加算したものから、前記振動抑制信号（Ｉ) And the vibration suppression signal (I dumpdump ）を減算して前記電圧指令（Ｖ) Is subtracted and the voltage command (V ** ）を求める減算部と、)
を備えたことを特徴とする並列型瞬低補償装置。  A parallel type voltage sag compensator characterized by comprising: 系統電圧（Ｖ  System voltage (V SS ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ) When no instantaneous drop is detected, the power is turned on and the system voltage (V SS ）を負荷に供給すると共に、前記系統電圧（Ｖ) To the load and the system voltage (V SS ）に瞬低が検出されると遮断される高速スイッチと、) And a high-speed switch that is shut off when an instantaneous drop is detected,
前記系統電圧（Ｖ  The system voltage (V SS ）の瞬低時に電圧指令（Ｖ) Voltage command (V ** ）をパルス幅変調して得たゲート（) Obtained by pulse width modulation (
ｇａｔｅgate INVINV ）に応じたインバータ電圧（Ｖ) According to the inverter voltage (V INVINV ）及びインバータ電流（Ｉ) And inverter current (I INVINV ）により負荷へ電力を供給するインバータと、) To supply power to the load by
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、  An AC filter configured using a coil and a capacitor, connected between the inverter and the load;
前記瞬低を検出する瞬低検出ブロックと、  A voltage drop detection block for detecting the voltage drop;
入力された信号と前記インバータ電流（Ｉ  The input signal and the inverter current (I INVINV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、Automatic current adjustment block that outputs an automatic current adjustment command to zero deviation from
電圧指令値（Ｖ  Voltage command value (V REFREF ）と負荷電圧（Ｖ) And load voltage (V LL ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、Automatic voltage adjustment block that outputs an automatic voltage adjustment command to zero deviation from
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ  The automatic current adjustment command, the automatic voltage adjustment command, and the reference voltage (V BASEBASE ）とを加算して得た電圧指令（Ｖ) And the voltage command (V ** ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ) Is subjected to pulse width modulation, and the gate is connected to the inverter. INVINV ）を送るパルス幅変調器と、) Send a pulse width modulator,
を備えた並列型瞬低補償装置の電圧制御方法において、  In the voltage control method of the parallel type voltage sag compensator provided with
前記ＡＣフィルタの前記コンデンサのコンデンサ電流（Ｉ  The capacitor current (I of the capacitor of the AC filter) CC ）と前記コンデンサの瞬時電圧実効値の変動分（ΔＶ) And the fluctuation (ΔV) of the instantaneous voltage effective value of the capacitor CC ＲＭＳ）とゲイン（Ｋｐ）を乗算した電流指令値（ＩRMS command multiplied by gain (Kp), current command value (I CC ａｓｓｉｓｔ）を求め、assist)
前記電流指令値（Ｉ  The current command value (I CC ａｓｓｉｓｔ）と電流指令値（Ｉassist) and current command value (I REFREF ）とを加算し、この加算した信号を前記自動電流調整ブロックに入力することを特徴とする並列型瞬低補償装置の電圧制御方法。), And the added signal is input to the automatic current adjustment block. 系統電圧（Ｖ  System voltage (V SS ）に瞬低が検出されていないときには投入状態となって系統電圧（Ｖ) When no instantaneous drop is detected, the power is turned on and the system voltage (V SS ）を負荷に供給すると共に、前記系統電圧（Ｖ) To the load and the system voltage (V SS ）に瞬低が検出されると遮断される高速スイッチと、) And a high-speed switch that is shut off when an instantaneous drop is detected,
前記系統電圧（Ｖ  The system voltage (V SS ）の瞬低時に電圧指令（Ｖ) Voltage command (V ** ）をパルス幅変調して得たゲート（) Obtained by pulse width modulation (
ｇａｔｅgate INVINV ）に応じたインバータ電圧（Ｖ) According to the inverter voltage (V INVINV ）及びインバータ電流（Ｉ) And inverter current (I INVINV ）により負荷へ電力を供給するインバータと、) To supply power to the load by
コイル及びコンデンサを用いて構成されており、前記インバータと前記負荷との間に接続されたＡＣフィルタと、  An AC filter configured using a coil and a capacitor, connected between the inverter and the load;
前記瞬低を検出する瞬低検出ブロックと、  A voltage drop detection block for detecting the voltage drop;
入力された信号と前記インバータ電流（Ｉ  The input signal and the inverter current (I INVINV ）との偏差を零にする自動電流調整指令を瞬低検出前において出力する自動電流調整ブロックと、Automatic current adjustment block that outputs an automatic current adjustment command to zero deviation from
電圧指令値（Ｖ  Voltage command value (V REFREF ）と負荷電圧（Ｖ) And load voltage (V LL ）との偏差を零にする自動電圧調整指令を瞬低検出後において出力する自動電圧調整ブロックと、Automatic voltage adjustment block that outputs an automatic voltage adjustment command to zero deviation from
前記自動電流調整指令と前記自動電圧調整指令と基準電圧（Ｖ  The automatic current adjustment command, the automatic voltage adjustment command, and the reference voltage (V BASEBASE ）とを加算して得た電圧指令（Ｖ) And the voltage command (V ** ）をパルス幅変調して前記インバータに前記ゲート（ｇａｔｅ) Is subjected to pulse width modulation, and the gate is connected to the inverter. INVINV ）を送るパルス幅変調器と、) Send a pulse width modulator,
を備えた並列型瞬低補償装置において、  In the parallel type sag compensator with
前記ＡＣフィルタの前記コンデンサのコンデンサ電流（Ｉ  The capacitor current (I of the capacitor of the AC filter) CC ）と前記コンデンサの瞬時電圧実効値の変動分（ΔＶ) And the fluctuation (ΔV) of the instantaneous voltage effective value of the capacitor CC ＲＭＳ）とゲイン（Ｋｐ）を乗算した電流指令値（ＩRMS command multiplied by gain (Kp), current command value (I CC ａｓｓｉｓｔ）を求めて出力する第２の制御ブロックと、a second control block for determining and outputting (assist);
前記電流指令値（Ｉ  The current command value (I CC ａｓｓｉｓｔ）と電流指令値（Ｉassist) and current command value (I REFREF ）とを加算し、この加算した信号を前記自動電流調整ブロックに入力する加算部と、) And an addition unit that inputs the added signal to the automatic current adjustment block;
を備えたことを特徴とする並列型瞬低補償装置。  A parallel type voltage sag compensator characterized by comprising:
JP2009029334A 2009-02-12 2009-02-12 Voltage control method for parallel sag compensator and parallel sag compensator Expired - Fee Related JP5338353B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009029334A JP5338353B2 (en) 2009-02-12 2009-02-12 Voltage control method for parallel sag compensator and parallel sag compensator
PCT/JP2010/050988 WO2010092870A1 (en) 2009-02-12 2010-01-26 Voltage control method and voltage control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009029334A JP5338353B2 (en) 2009-02-12 2009-02-12 Voltage control method for parallel sag compensator and parallel sag compensator

Publications (3)

Publication Number Publication Date
JP2010187459A JP2010187459A (en) 2010-08-26
JP2010187459A5 JP2010187459A5 (en) 2012-03-29
JP5338353B2 true JP5338353B2 (en) 2013-11-13

Family

ID=42561715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009029334A Expired - Fee Related JP5338353B2 (en) 2009-02-12 2009-02-12 Voltage control method for parallel sag compensator and parallel sag compensator

Country Status (2)

Country Link
JP (1) JP5338353B2 (en)
WO (1) WO2010092870A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5736997B2 (en) * 2011-06-17 2015-06-17 株式会社明電舎 AC power supply instantaneous drop compensation device
CN103475033B (en) * 2013-09-27 2015-04-08 重庆大学 Current control method and system for three-phase LCL type grid-connected inverter without phase locking link
CN103746587A (en) * 2014-01-22 2014-04-23 开封光利高科实业有限责任公司 Control damping method applied to the resonance inhibition of LLCL single-phase grid connected inverter
KR101760247B1 (en) * 2016-03-18 2017-07-21 주식회사 동아일렉콤 Apparatus, System and Method for Parallel Control of Voltage Source Invertor
KR101793416B1 (en) * 2016-03-18 2017-11-03 주식회사 동아일렉콤 Apparatus, System and Method for Control of Voltage Source Invertor
CN106053986B (en) * 2016-06-13 2019-02-12 南方电网科学研究院有限责任公司 A kind of test method of alternating current filter switching strategy
KR102274048B1 (en) * 2019-08-29 2021-07-08 효성중공업 주식회사 Independent microgrid system and inverter device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006067728A (en) * 2004-08-27 2006-03-09 Fuji Electric Systems Co Ltd Uninterruptible power supply apparatus
JP4973147B2 (en) * 2006-11-21 2012-07-11 株式会社明電舎 Inverter output voltage controller
JP4940933B2 (en) * 2006-11-21 2012-05-30 株式会社明電舎 PWM inverter output voltage control device

Also Published As

Publication number Publication date
JP2010187459A (en) 2010-08-26
WO2010092870A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5338353B2 (en) Voltage control method for parallel sag compensator and parallel sag compensator
TWI548182B (en) Method for adaptive transient control, power supply system and computer-readable storage hardware
JP5387859B2 (en) Matrix converter control device and output voltage generation method thereof
JP2012513187A (en) Grid connection transition control of power inverter
JP6735039B1 (en) Grid-connected inverter and grid frequency fluctuation suppression method
CN112840549B (en) Testing device for inverter device
JP5134691B2 (en) Self-excited reactive power compensator
US20210203251A1 (en) Electrically coupling a first electrical supply network to a second electrical supply network
KR101562848B1 (en) Method for uninterruptible power supply system control by using active damping control scheme and repeat control techniques
JP2010187459A5 (en) Voltage control method for parallel sag compensator and parallel sag compensator
JP2010124557A (en) Uninterruptible power supply device
JP2012161163A (en) Dc power transmission system
JP2019003454A (en) Ac-dc converter control system
JP5398233B2 (en) Independent operation detection device for inverter and isolated operation detection method
KR101951117B1 (en) Control System For Wind Power Generating
JP5783694B2 (en) Isolated operation detection device and isolated operation detection method
JP5392649B2 (en) Self-excited reactive power compensator
JP4327185B2 (en) Active filter and voltage flicker suppression method
JP5760860B2 (en) Reactive power compensator
JP2011188690A (en) Islanding detection device of inverter and method of detecting islanding
JP5776308B2 (en) Grid interconnection power converter
JP2018121379A (en) Controller of frequency conversion system
JP2013212021A (en) Reactive power compensator
JP2015109781A (en) System interconnection power conversion device
JP2022148986A (en) Grid-connected power conversion device and control method for grid-connected power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees