JP5280962B2 - Power supply control device - Google Patents

Power supply control device Download PDF

Info

Publication number
JP5280962B2
JP5280962B2 JP2009180420A JP2009180420A JP5280962B2 JP 5280962 B2 JP5280962 B2 JP 5280962B2 JP 2009180420 A JP2009180420 A JP 2009180420A JP 2009180420 A JP2009180420 A JP 2009180420A JP 5280962 B2 JP5280962 B2 JP 5280962B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
control
interface
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009180420A
Other languages
Japanese (ja)
Other versions
JP2011034381A (en
Inventor
直己 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP2009180420A priority Critical patent/JP5280962B2/en
Publication of JP2011034381A publication Critical patent/JP2011034381A/en
Application granted granted Critical
Publication of JP5280962B2 publication Critical patent/JP5280962B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the following problem of conventional power supply control which cannot separately control power to be supplied to a memory circuit, an interface circuit or the like in a PC, while supplying power to an unused memory circuit, interface circuit or the like, resulting in wasteful power consumption. <P>SOLUTION: The power supply controller controlling power to be supplied to a device comprising a plurality of circuits different in function, such as a CPU, includes: a power supply control register for setting start or stop of power supply for each of the circuits different in function; a power supply control module for controlling power supply to each of the circuits different in function according to settings of the power supply control register; and a power supply control part for setting start of the power supply to the power supply control register for the circuits different in function, and setting stop of the power supply to the power supply control register for the circuits different in function after the end of access. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、機能別の複数回路で構成される装置の電源供給を回路毎に制御する技術に関する。   The present invention relates to a technique for controlling power supply of a device composed of a plurality of circuits according to function for each circuit.

近年、通信装置など様々な装置の高機能化や高性能化が進み、装置を構成する回路規模が飛躍的に大きくなり、装置全体の消費電力が増加する傾向にある。特に複数台の通信装置が設置される通信施設や通信拠点においては、システム全体を動作させるために膨大な電力を要するという問題がある。   In recent years, various devices such as communication devices have been improved in function and performance, and the scale of a circuit constituting the device has been dramatically increased, and power consumption of the entire device tends to increase. Particularly in communication facilities and communication bases where a plurality of communication devices are installed, there is a problem that enormous power is required to operate the entire system.

一方、従来の装置は、動作していない不要な機能の回路にも常に電源が供給され、一定の電力が消費される構成になっていた。そこで、消費電力を低減するために、例えばモバイルパソコン（ＰＣ）などでは、動作クロックを遅くしたり、物理的な装置単位（ディスプレイやＨＤＤなど）で電源制御を行ったり、必要に応じてＰＣ全体をレジュームするなどの方法で消費電力を低減していた（例えば、特許文献１参照）。   On the other hand, the conventional apparatus has a configuration in which power is always supplied to a circuit having an unnecessary function that is not in operation, and constant power is consumed. Therefore, in order to reduce power consumption, for example, in a mobile personal computer (PC), the operation clock is slowed, the power is controlled in units of physical devices (display, HDD, etc.), or the entire PC as necessary. The power consumption is reduced by a method such as resuming (see, for example, Patent Document 1).

特開平０５−２４１６７４号公報Japanese Patent Laid-Open No. 05-241474

ところが、従来のような装置単位の電源制御やレジューム機能はシステム全体の動作に大きな影響を与えるため、動作頻度が高い場合は装置単位の電源制御やレジュームを行うことができず、消費電力の低減効果は殆ど得られなかった。特に、従来はＰＣの中のメモリ回路やインターフェース回路などに対する電源供給を個別に制御するものではなく、使用していないメモリ回路やインターフェース回路などには常に電源が供給されるため、無駄な電力が消費されるという問題があった。   However, the power control and resume function for each device as in the past has a significant effect on the operation of the entire system, so if the operation frequency is high, power control and resume cannot be performed for each device, reducing power consumption. Almost no effect was obtained. In particular, conventionally, power supply to memory circuits and interface circuits in a PC is not individually controlled, and power is always supplied to unused memory circuits and interface circuits. There was a problem of being consumed.

上記課題に鑑み、本発明の目的は、装置を構成する複数の回路毎に電源供給の制御を動的に行うことにより、必要な機能の回路の動作時のみ電源を供給することが可能となり、装置全体の消費電力を大幅に低減できる電源供給制御装置を提供することである。   In view of the above problems, the object of the present invention is to dynamically control power supply for each of a plurality of circuits constituting the device, so that power can be supplied only during operation of a circuit having a necessary function. It is an object of the present invention to provide a power supply control device that can greatly reduce the power consumption of the entire device.

請求項１に係る発明は、ＣＰＵを中心とする制御盤と、前記制御盤に接続される機能別の複数の回路基盤と、で構成される装置の電源供給を制御する電源供給制御装置において、前記回路毎に電源供給の開始または停止を設定する電源供給制御レジスタと、前記電源供給制御レジスタの設定内容に応じて前記回路毎の電源制御を行う電源供給モジュールと、前記ＣＰＵから前記回路に対して電源供給要求があった場合に、当該回路に対応する前記電源供給制御レジスタに電源供給の開始を設定し、アクセス終了後に当該回路に対応する前記電源供給制御レジスタに電源供給の停止を設定する電源供給制御部とを前記制御盤および前記回路基盤の両方に設け、前記制御盤は、前記各回路基盤への電源の供給を制御し、前記各回路基盤は、自基盤内の各回路への電源の供給を制御することを特徴とする。 According to a first aspect of the present invention, there is provided a power supply control device that controls power supply of a device configured by a control panel centered on a CPU and a plurality of circuit boards for each function connected to the control panel . A power supply control register that sets start or stop of power supply for each circuit, a power supply module that performs power control for each circuit according to the setting contents of the power supply control register, and the CPU to the circuit When a power supply request is received, the start of power supply is set in the power supply control register corresponding to the circuit, and the stop of power supply is set in the power supply control register corresponding to the circuit after the access is completed. and a power supply control unit is provided on both the control panel and the circuit board, the control board, the control power supply to each circuit board, each circuit board includes its own foundation And controlling the supply of power to each circuit.

請求項２に係る発明は、請求項１に記載の電源供給制御装置において、前記機能別の回路毎に設けられた動作中または停止中を示すモニタ信号に応じて動作中または停止中の状態を設定する動作状態レジスタとを更に設け、前記電源供給制御部は、前記ＣＰＵから前記機能別の回路に対して電源供給要求があった場合に、当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の開始を設定し、当該機能別の回路に対応する前記動作状態レジスタの状態が動作中になった後、当該機能別の回路に対してアクセスを実行することを特徴とする。   According to a second aspect of the present invention, in the power supply control device according to the first aspect, the operating or stopping state is determined according to the monitor signal indicating the operating or stopping state provided for each circuit according to the function. An operation state register to be set, and when the power supply control unit requests power supply to the circuit according to function from the CPU, the power supply control register corresponding to the circuit according to function Is set to start power supply, and after the state of the operation state register corresponding to the function-specific circuit is in operation, access to the function-specific circuit is executed.

請求項３に係る発明は、請求項１または２に記載の電源供給制御装置において、前記電源供給制御部は、前記機能別の回路に対して電源供給要求がある毎に１を加算し、前記機能別の回路に対するアクセスを終了する毎に１を減算するカウンタレジスタを有することを特徴とする。
請求項４に係る発明は、請求項１から３のいずれか一項に記載の電源供給制御装置において、前記各回路基盤内の前記電源供給制御レジスタに対応するサブレジスタを前記制御盤に設けたことを特徴とする。 According to a third aspect of the present invention, in the power supply control device according to the first or second aspect, the power supply control unit adds 1 each time there is a power supply request to the circuit according to function, It is characterized by having a counter register that subtracts 1 each time access to a function-specific circuit is completed.
According to a fourth aspect of the present invention, in the power supply control device according to any one of the first to third aspects, a sub register corresponding to the power supply control register in each circuit board is provided in the control panel. It is characterized by that.

本発明に係る電源供給制御装置では、装置を構成する複数の回路毎に電源供給の制御を動的に行うので、必要な機能の回路の動作時のみ電源を供給することが可能となり、装置全体の消費電力を大幅に低減することができる。   In the power supply control device according to the present invention, since the power supply control is dynamically performed for each of a plurality of circuits constituting the device, it is possible to supply power only during operation of a circuit having a necessary function. Power consumption can be significantly reduced.

第１の実施形態に係る電源供給制御装置１０１の原理構成を示すブロック図である。It is a block diagram which shows the principle structure of the power supply control apparatus 101 which concerns on 1st Embodiment. 電源供給制御装置１０１を搭載する通信装置２００の構成例を示すブロック図である。It is a block diagram which shows the structural example of the communication apparatus 200 which mounts the power supply control apparatus 101. FIG. 制御盤２０２およびＩＦ盤（１）の構成を示すブロック図である。It is a block diagram which shows the structure of the control board 202 and IF board (1). 電源制御部１５０を中心とする信号の流れを示す説明図である。FIG. 5 is an explanatory diagram showing a signal flow centered on a power supply control unit 150. 電源供給開始処理を示すフローチャートである。It is a flowchart which shows a power supply start process. 電源供給停止処理を示すフローチャートである。It is a flowchart which shows a power supply stop process.

以下、本発明に係る「電源供給制御装置」の実施形態について図面を用いて詳しく説明する。
［電源供給制御装置１０１の基本構成について］
先ず、本実施形態に係る電源供給制御装置１０１の基本構成について図１を用いて説明する。図１において、電源供給制御装置１０１は、電源制御部１５０と、電源制御処理部１５１とで構成される。そして、電源供給制御装置１０１は、例えば通信装置などを構成する機能別の複数の回路パッケージ（機能Ａ回路１５５ａ，機能Ｂ回路１５５ｂおよび機能Ｃ回路１５５ｃなど）への電源供給を行い、回路パッケージ毎に個別に電源供給の開始（オン）または停止（オフ）を制御する機能を有する。 Hereinafter, an embodiment of a “power supply control device” according to the present invention will be described in detail with reference to the drawings.
[Basic configuration of power supply control apparatus 101]
First, the basic configuration of the power supply control apparatus 101 according to the present embodiment will be described with reference to FIG. In FIG. 1, the power supply control device 101 includes a power control unit 150 and a power control processing unit 151. Then, the power supply control device 101 supplies power to a plurality of circuit packages (function A circuit 155a, function B circuit 155b, function C circuit 155c, etc.) for each function that constitutes a communication device, for example, for each circuit package. And a function of individually controlling the start (on) or stop (off) of power supply.

ここで、例えば通信装置などの装置全体を制御する処理（メイン処理部）において、機能Ａ回路１５５ａ，機能Ｂ回路１５５ｂおよび機能Ｃ回路１５５ｃのいずれかの回路パッケージにアクセスする必要が生じた場合、メイン処理部はアクセスしようとする回路パッケージへの電源供給の開始を電源制御処理部１５１に要求する。そして、電源制御処理部１５１は、電源制御部１５０を介して要求された回路パッケージへの電源供給の開始または停止を制御する。尚、電源制御処理部１５１の電源供給カウンタ１６０は、装置全体を制御する複数の処理（スレッド）が同じ回路パッケージへアクセスする場合に、他のスレッドが当該回路パッケージを使用中であるか否かを判別するために用いられるカウンタで、アクセスを開始する際に「１」を加算し、アクセスを終了する際に「１」を減算する。つまり、電源供給カウンタ１６０の値はアクセスしているスレッドの数を示している。尚、電源供給カウンタ１６０については後で詳しく説明する。   Here, for example, in a process (main processing unit) for controlling the entire apparatus such as a communication apparatus, it becomes necessary to access one of the function A circuit 155a, the function B circuit 155b, and the function C circuit 155c. The main processing unit requests the power supply control processing unit 151 to start power supply to the circuit package to be accessed. The power control processing unit 151 controls the start or stop of power supply to the circuit package requested via the power control unit 150. The power supply counter 160 of the power supply control processing unit 151 determines whether or not another thread is using the circuit package when a plurality of processes (threads) that control the entire apparatus access the same circuit package. This counter is used to determine whether or not “1” is added when the access is started and “1” is subtracted when the access is terminated. That is, the value of the power supply counter 160 indicates the number of accessing threads. The power supply counter 160 will be described in detail later.

電源制御部１５０は、電源供給設定レジスタ１５２と、電源供給モジュール１５３と、動作状態レジスタ１５４とで構成される。ここで、電源供給設定レジスタ１５２は、各回路パッケージ毎に電源供給の開始または停止を設定するためのレジスタで、電源制御処理部１５１によって設定される。また、電源供給モジュール１５３は、各回路パッケージ毎に電源の供給をオンオフできるスイッチ回路を有し、例えば機能Ａ回路１５５ａへの電源供給をオンオフするスイッチ回路１５３ａと、機能Ｂ回路１５５ｂへの電源供給をオンオフするスイッチ回路１５３ｂと、機能Ｃ回路１５５ｃへの電源供給をオンオフするスイッチ回路１５３ｃとを有する。   The power control unit 150 includes a power supply setting register 152, a power supply module 153, and an operation state register 154. Here, the power supply setting register 152 is a register for setting start or stop of power supply for each circuit package, and is set by the power supply control processing unit 151. The power supply module 153 includes a switch circuit that can turn on / off the power supply for each circuit package. For example, the switch circuit 153a that turns on / off the power supply to the function A circuit 155a and the power supply to the function B circuit 155b. A switch circuit 153b for turning on / off the power supply, and a switch circuit 153c for turning on / off the power supply to the function C circuit 155c.

このようにして、装置全体を制御するメイン処理部は、各回路パッケージにアクセスする必要が生じた場合に、電源制御処理部１５１に電源供給の開始要求を行い、電源制御処理部１５１は電源制御部１５０の電源供給設定レジスタ１５２に電源供給の開始を設定し、これを受けた電源供給モジュール１５３は該当する回路への電源供給を開始する。尚、電源供給を停止する場合も同様に行われる。ここで、本実施形態に係る電源供給制御装置１０１は、各回路パッケージへの電源供給を開始する際に、各回路パッケージの動作状態をモニタして、確実に電源供給の開始または停止を行うことができるようになっている。   In this way, the main processing unit that controls the entire apparatus makes a power supply start request to the power supply control processing unit 151 when it is necessary to access each circuit package, and the power supply control processing unit 151 controls the power supply control. The start of power supply is set in the power supply setting register 152 of the unit 150, and the power supply module 153 that receives this sets the power supply to the corresponding circuit. The same operation is performed when power supply is stopped. Here, when the power supply control apparatus 101 according to the present embodiment starts supplying power to each circuit package, the operation state of each circuit package is monitored to reliably start or stop power supply. Can be done.

次に、各回路パッケージの動作状態をモニタする回路について説明する。図１において、電源制御部１５０には、動作状態レジスタ１５４が配置されている。動作状態レジスタ１５４は、各回路パッケージの動作中または停止中を示すレジスタである。ここで、例えば機能Ａ回路１５５ａは当該回路の動作状態を示すモニタ信号を出力する動作状態出力回路１５６ａと、機能Ｂ回路１５５ｂは当該回路の動作状態を示すモニタ信号を出力する動作状態出力回路１５６ｂと、機能Ｃ回路１５５ｃは当該回路の動作状態を示すモニタ信号を出力する動作状態出力回路１５６ｃとを有している。そして、これらの回路が出力するモニタ信号は電源制御部１５０の動作状態レジスタ１５４の各レジスタ値として反映される。例えば、モニタ信号が”Ｌｏｗ”と”Ｈｉｇｈ”の２値信号である場合、モニタ信号の”Ｌｏｗ”がレジスタ値＝０に対応して動作中（アクセス可能）であることを示し、モニタ信号の”Ｈｉｇｈ”がレジスタ値＝１に対応して停止中（アクセス不可）であることを示す。   Next, a circuit for monitoring the operation state of each circuit package will be described. In FIG. 1, an operation state register 154 is disposed in the power supply control unit 150. The operation state register 154 is a register indicating whether each circuit package is operating or stopped. Here, for example, the function A circuit 155a outputs an operation state output circuit 156a that outputs a monitor signal indicating the operation state of the circuit, and the function B circuit 155b outputs an operation state output circuit 156b that outputs a monitor signal indicating the operation state of the circuit. The function C circuit 155c includes an operation state output circuit 156c that outputs a monitor signal indicating the operation state of the circuit. The monitor signals output by these circuits are reflected as the register values of the operation state register 154 of the power supply control unit 150. For example, when the monitor signal is a binary signal of “Low” and “High”, it indicates that the monitor signal “Low” is operating (accessible) corresponding to the register value = 0. “High” indicates that the register value is “1” corresponding to stop (inaccessible).

尚、各回路パッケージの動作状態出力回路１５６ａ，１５６ｂおよび１５６ｃが出力するモニタ信号は、各回路パッケージに電源が供給されても直ぐにはモニタ信号が動作中にはならず、完全にアクセスが可能になった時に動作中を示すモニタ信号を出力する。このようなモニタ信号を発生する簡単な回路例として、電源オンと同時に所定時間経過してから動作するタイマ回路を用いてモニタ信号を出力する回路が考えられる。但し、タイマ回路の場合は電源供給開始からアクセス可能になるまでの時間よりも余裕を持たせて待機させる必要があるため、高速動作に不向きであり、各回路を構成するデバイスのＲｅａｄｙ信号をモニタ信号として用いるのが望ましい。   The monitor signals output from the operation status output circuits 156a, 156b and 156c of each circuit package are not immediately activated even when power is supplied to each circuit package, and can be completely accessed. When this happens, a monitor signal indicating the operation is output. As a simple circuit example for generating such a monitor signal, a circuit that outputs a monitor signal using a timer circuit that operates after a predetermined time elapses upon power-on can be considered. However, in the case of a timer circuit, it is necessary to have a standby time longer than the time from the start of power supply until it can be accessed, so it is not suitable for high-speed operation, and the Ready signal of the devices constituting each circuit is monitored. It is desirable to use it as a signal.

このようにして、電源制御処理部１５１は、電源供給の開始設定を行った回路パッケージが動作中であるか否かを知ることができ、動作中ではない場合は動作中になるまで待ってから当該回路パッケージにアクセスすることにより、当該回路パッケージが立ち上がる前にアクセスしてエラーになることを防止できる。   In this way, the power control processing unit 151 can know whether or not the circuit package that has been set to start power supply is in operation, and if it is not in operation, wait until it is in operation. By accessing the circuit package, it is possible to prevent an error due to access before the circuit package starts up.

以上が、本実施形態に係る電源供給制御装置１０１の基本構成および動作原理である。
［電源供給制御装置１０１の通信装置２００への適用例］
次に、本実施形態に係る電源供給制御装置１０１を搭載する通信装置２００への適用例について説明する。図２は、通信装置２００の構成を示すブロック図である。 The above is the basic configuration and operation principle of the power supply control apparatus 101 according to the present embodiment.
[Application Example of Power Supply Control Device 101 to Communication Device 200]
Next, an example of application to the communication device 200 in which the power supply control device 101 according to this embodiment is mounted will be described. FIG. 2 is a block diagram illustrating a configuration of the communication apparatus 200.

図２の通信装置２００は、ｎ（ｎは自然数）個の下位ＮＷ（ネットワーク）に接続する複数の信号を波長多重（ＷＤＭ）して上位ＮＷに接続するための通信装置の例である。   The communication apparatus 200 of FIG. 2 is an example of a communication apparatus for wavelength multiplexing (WDM) a plurality of signals connected to n (n is a natural number) lower NWs (networks) and connecting to a higher NW.

図２において、通信装置２００は、ＩＦ（インターフェース）盤（１）から（ｎ）と、ＷＤＭ多重部２０１と、制御盤２０２とで構成される。ＩＦ盤（１）からＩＦ盤（ｎ）は、下位ＮＷ毎に設けられ、それぞれ制御盤２０２に接続されている。そして、制御盤２０２によって監視・制御される。また、制御盤２０２は、ＷＤＭ多重部２０１にも接続され、波長多重制御などを行う。さらに、制御盤２０２は、通信装置２００の故障時などに外部の監視局に警報出力２０３を送出する。また、制御盤２０２にはローカル制御用のパソコン（ＰＣ）２０４を接続することができ、オペレータが通信装置２００の監視や制御を行えるようになっている。ここで、図１で説明した電源供給制御装置１０１は、例えば制御盤２０２の内部や各ＩＦ盤などに配置される。   In FIG. 2, the communication device 200 includes IF (interface) boards (1) to (n), a WDM multiplexing unit 201, and a control board 202. The IF panels (1) to (n) are provided for each lower NW and are connected to the control panel 202, respectively. Then, it is monitored and controlled by the control panel 202. The control panel 202 is also connected to the WDM multiplexing unit 201 and performs wavelength multiplexing control. Further, the control panel 202 sends an alarm output 203 to an external monitoring station when the communication device 200 is out of order. Further, a personal computer (PC) 204 for local control can be connected to the control panel 202 so that an operator can monitor and control the communication device 200. Here, the power supply control device 101 described with reference to FIG. 1 is disposed, for example, inside the control panel 202 or in each IF panel.

次に、制御盤２０２とＩＦ盤（１）からＩＦ盤（ｎ）の構成について図３を用いて詳しく説明する。尚、図３では分かり易いように、ｎ個のＩＦ盤（１）からＩＦ盤（ｎ）のうちＩＦ盤（１）の構成のみを描いてあるが、ＩＦ盤（１）からＩＦ盤（ｎ）は全て同じ構成になっている。
［制御盤２０２の構成について］
図３において、制御盤２０２は、ＣＰＵ３０１が搭載された１つの回路パッケージで、ＣＰＵ３０１と、制御バス３０２と、ＲＡＭメモリ部３０３と、ＦＬＡＳＨメモリ部３０４と、外部インタフェース３０５と、警報インタフェース３０６と、ＩＦ盤インタフェース３０７とで構成される。尚、ＩＦ盤インタフェース３０７は、ｎ個のＩＦ盤（１）からＩＦ盤（ｎ）のそれぞれに対して個別に接続されている。 Next, the configuration of the control board 202 and IF board (1) to IF board (n) will be described in detail with reference to FIG. In FIG. 3, for ease of understanding, only the configuration of the IF board (1) among the n IF boards (1) to (n) is depicted, but the IF board (1) to the IF board (n ) All have the same structure.
[Configuration of control panel 202]
In FIG. 3, a control panel 202 is a circuit package on which a CPU 301 is mounted. The CPU 301, a control bus 302, a RAM memory unit 303, a FLASH memory unit 304, an external interface 305, an alarm interface 306, It is composed of an IF panel interface 307. The IF board interface 307 is individually connected to each of the n IF boards (1) to the IF board (n).

制御盤２０２は、ＣＰＵ３０１，ＲＡＭメモリ部３０３，ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６，ＩＦ盤インタフェース３０７および電源制御部１５０が制御バス３０２を介して接続され、互いにデータを入出力できるようになっている。   In the control panel 202, a CPU 301, a RAM memory unit 303, a FLASH memory unit 304, an external interface 305, an alarm interface 306, an IF panel interface 307, and a power supply control unit 150 are connected via a control bus 302 and can input / output data to / from each other. It is like that.

ＣＰＵ３０１は、図１で説明した電源制御処理部１５１によって、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の４つの回路パッケージの電源供給の開始または停止を制御すると共に、通信装置処理部３０１ａによって通信装置２００全体の動作を制御する。そして、通信装置処理部３０１ａは、アクセスが必要な回路パッケージがある場合に電源制御処理部１５１に対して当該回路パッケージへの電源供給の開始を要求し、アクセス終了時に当該回路パッケージへの電源供給の停止を要求する。   The CPU 301 controls the start or stop of power supply of the four circuit packages of the FLASH memory unit 304, the external interface 305, the alarm interface 306, and the IF panel interface 307 by the power control processing unit 151 described in FIG. The operation of the entire communication apparatus 200 is controlled by the apparatus processing unit 301a. Then, when there is a circuit package that needs access, the communication device processing unit 301a requests the power control processing unit 151 to start power supply to the circuit package, and supplies power to the circuit package when the access ends. Request to stop.

ここで、ＣＰＵ３０１は、ＲＡＭメモリ部３０３に格納されたプログラムに従って動作する。尚、通信装置２００の電源投入前は、このプログラムはＦＬＡＳＨメモリ部３０４に格納されており、プログラムの動作速度を向上させるために、電源投入時にＦＬＡＳＨメモリ部３０４から高速で動作するＲＡＭメモリ部３０３にプログラムをコピーして実行する仕組みになっている。   Here, the CPU 301 operates in accordance with a program stored in the RAM memory unit 303. Before the communication apparatus 200 is turned on, this program is stored in the FLASH memory unit 304. In order to improve the operation speed of the program, the RAM memory unit 303 that operates at a high speed from the FLASH memory unit 304 when the power is turned on. The program is copied and executed.

また、本実施形態では、通信装置２００の電源投入時（起動時）に、ＣＰＵ３０１がＦＬＡＳＨメモリ部３０４への電源供給を開始し、ＦＬＡＳＨメモリ部３０４のプログラム格納エリアに記憶されたプログラムコードをＲＡＭメモリ部３０３のプログラム起動用エリアに転送して所定の番地から起動するＢＩＯＳ（基本ＯＳ：オペレーションシステム）がＣＰＵ３０１本体内に保持しているものとする。   In the present embodiment, when the communication apparatus 200 is turned on (started up), the CPU 301 starts supplying power to the FLASH memory unit 304, and the program code stored in the program storage area of the FLASH memory unit 304 is stored in the RAM. It is assumed that a BIOS (basic OS: operation system) that is transferred to the program activation area of the memory unit 303 and activated from a predetermined address is held in the CPU 301 main body.

ここで、ＦＬＡＳＨメモリ部３０４に格納されているプログラムは、０面の記憶エリアと１面の記憶エリアの両方に記憶されており、プログラムのバージョンアップ時において片方をバックアップとして残しておき、バージョンアップしたプログラムに不具合が生じた場合は直ぐに前の状態に戻せるようになっている。また、ＲＡＭメモリ部３０３は、揮発性の高速ＲＡＭで構成され、動作用のプログラムエリアや動作時のパラメータなどを記憶するワークエリアとして用いられる。ＦＬＡＳＨメモリ部３０４は、不揮発性のフラッシュメモリで構成され、プログラムの格納だけではなく、通信装置２００が動作するための各種設定情報の保存エリアとしても用いられる。従って、ＲＡＭメモリ部３０３は常時動作している必要があるが、ＦＬＡＳＨメモリ部３０４はプログラムや設定情報を読み書きする時以外は動作している必要はない。   Here, the program stored in the FLASH memory unit 304 is stored in both the 0-side storage area and the 1-side storage area, and one version is left as a backup when the program is upgraded. If there is a problem with the program, you can immediately return to the previous state. The RAM memory unit 303 is composed of a volatile high-speed RAM, and is used as a work area for storing a program area for operation, parameters for operation, and the like. The FLASH memory unit 304 is composed of a non-volatile flash memory, and is used not only for storing programs but also as a storage area for various setting information for operating the communication apparatus 200. Therefore, the RAM memory unit 303 needs to operate constantly, but the FLASH memory unit 304 does not need to operate except when reading and writing programs and setting information.

次に、電源制御部１５０の電源供給設定レジスタ１５２は、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７への電源供給の開始または停止を設定するレジスタである。例えば、図４に示すように、電源供給設定レジスタ１５２は、ＦＬＡＳＨメモリ部３０４への電源供給の開始または停止を設定するレジスタ１５２ａと、外部インタフェース３０５への電源供給の開始または停止を設定するレジスタ１５２ｂと、警報インタフェース３０６への電源供給の開始または停止を設定するレジスタ１５２ｃと、ＩＦ盤インタフェース３０７への電源供給の開始または停止を設定するレジスタ１５２ｄとで構成され、各レジスタに”０”が書き込まれている場合は電源供給停止を意味し、”１”が書き込まれている場合は電源供給開始を意味する。   Next, the power supply setting register 152 of the power control unit 150 is a register for setting start or stop of power supply to the FLASH memory unit 304, the external interface 305, the alarm interface 306, and the IF panel interface 307. For example, as illustrated in FIG. 4, the power supply setting register 152 includes a register 152 a that sets start or stop of power supply to the FLASH memory unit 304 and a register that sets start or stop of power supply to the external interface 305. 152b, a register 152c for setting start or stop of power supply to the alarm interface 306, and a register 152d for setting start or stop of power supply to the IF panel interface 307. Each register is set to "0". When written, it means that power supply is stopped, and when “1” is written, it means that power supply is started.

次に、電源制御部１５０の電源供給モジュール１５３は、同じ制御盤２０２内にあるＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路に電源を供給する回路で、図１で説明したように個別に各回路への電源供給をオン／オフすることができる。図４において、電源供給モジュール１５３は、電源供給設定レジスタ１５２の設定値に従って、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７への電源供給の出力制御を行う。例えば、電源供給設定レジスタ１５２のレジスタ１５２ａが”１”の場合はＦＬＡＳＨメモリ部３０４への電源供給を行い、電源供給設定レジスタ１５２のレジスタ１５２ａが”０”の場合はＦＬＡＳＨメモリ部３０４への電源供給を行わない。同様に、レジスタ１５２ｂの値に応じて外部インタフェース３０５への電源供給の出力制御を行い、レジスタ１５２ｃの値に応じて警報インタフェース３０６への電源供給の出力制御を行い、レジスタ１５２ｄの値に応じてＩＦ盤インタフェース３０７への電源供給の出力制御を行う。   Next, the power supply module 153 of the power control unit 150 is a circuit that supplies power to each circuit of the FLASH memory unit 304, the external interface 305, the alarm interface 306, and the IF panel interface 307 in the same control panel 202. As described in 1, power supply to each circuit can be individually turned on / off. In FIG. 4, the power supply module 153 performs output control of power supply to the FLASH memory unit 304, the external interface 305, the alarm interface 306, and the IF panel interface 307 according to the set value of the power supply setting register 152. For example, when the register 152 a of the power supply setting register 152 is “1”, power is supplied to the FLASH memory unit 304, and when the register 152 a of the power supply setting register 152 is “0”, power is supplied to the FLASH memory unit 304. Do not supply. Similarly, output control of power supply to the external interface 305 is performed according to the value of the register 152b, output control of power supply to the alarm interface 306 is controlled according to the value of the register 152c, and according to the value of the register 152d. Output control of power supply to the IF panel interface 307 is performed.

次に、動作状態レジスタ１５４は、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路に電源が供給されて動作中であるか否かを示すレジスタである。例えば、図４に示すように、動作状態レジスタ１５４は、ＦＬＡＳＨメモリ部３０４が動作中であるか否かを示すフラグ（動作中（Ｒｅａｄｙ）または停止中（Ｎｏｔ Ｒｅａｄｙ））で構成されるレジスタ１５４ａと、外部インタフェース３０５の動作中／停止中を示すレジスタ１５４ｂと、警報インタフェース３０６の動作中／停止中を示すレジスタ１５４ｃと、ＩＦ盤インタフェース３０７の動作中／停止中を示すレジスタ１５４ｄとで構成され、各レジスタ値が”０”の場合は動作中を示し、”１”の場合は停止中を示す。   Next, the operation state register 154 is a register that indicates whether or not a power is supplied to each circuit of the FLASH memory unit 304, the external interface 305, the alarm interface 306, and the IF panel interface 307. For example, as illustrated in FIG. 4, the operation state register 154 includes a register 154 a configured by a flag (operating (Ready) or stopped (Not Ready)) indicating whether or not the FLASH memory unit 304 is operating. And a register 154b indicating that the external interface 305 is operating / stopped, a register 154c indicating that the alarm interface 306 is operating / stopped, and a register 154d indicating that the IF panel interface 307 is operating / stopped. When each register value is “0”, it indicates that the operation is in progress, and when it is “1”, it indicates that the operation is stopped.

ここで、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路は、図１で説明したように、それぞれの動作状態を示すモニタ信号を出力する回路を有しており、動作状態レジスタ１５４はこのモニタ信号の値をそのままレジスタ値として保持している。   Here, each circuit of the FLASH memory unit 304, the external interface 305, the alarm interface 306, and the IF panel interface 307 has a circuit that outputs a monitor signal indicating each operation state as described in FIG. The operation state register 154 holds the value of the monitor signal as it is as a register value.

次に、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路について説明する。
［ＦＬＡＳＨメモリ部３０４］
ＦＬＡＳＨメモリ部３０４は、先に説明したように、通信装置２００の動作用プログラムや設定情報などが格納され、起動時に通信装置２００の動作用プログラムをＦＬＡＳＨメモリ部３０４からＲＡＭメモリ部３０３にコピーする時や、設定情報を読み書きする時にＦＬＡＳＨメモリ部３０４の回路に電源が供給され、アクセスする必要がない時はＦＬＡＳＨメモリ部３０４の回路には電源が供給されないようになっている。尚、ＦＬＡＳＨメモリ部３０４への電源供給の開始または停止の制御については後で詳しく説明する。
［外部インタフェース３０５］
次に、外部インタフェース３０５は、先に説明したローカル制御用のパソコン（ＰＣ）２０４をＲＳ−２３２Ｃ規格のシリアル信号やイーサネット（登録商標）に対応するＬＡＮ信号などで接続するためのインタフェースである。外部インタフェース３０５に接続されたパソコン２０４との間で制御コマンドなどを入出力して通信装置２００の監視および制御を行うことができる。さらに、外部インタフェース３０５は、パソコン２０４が接続されたことを示す信号をＣＰＵ３０１側に出力する回路が備えられている。この回路は、外部インタフェース３０５の電源供給が停止中でも動作し、この信号が電源制御処理部１５１への電源供給要求信号となる。この信号は、パソコン２０４が外部インタフェース３０５から切り離された時に無くなるので、ＣＰＵ３０１はパソコン２０４が外部インタフェース３０５から切り離されたことを検知し、外部インタフェース３０５への電源供給を停止する。尚、外部インタフェース３０５への電源供給の開始または停止の制御については後で詳しく説明する。
［警報インタフェース３０６］
次に、警報インタフェース３０６は、通信装置２００で検出した警報（故障など）を外部（監視局など）に警報出力２０３として通知するための専用のインタフェースである。特に、警報インタフェース３０６は、故障時などに警報を発する時以外は不要な機能の回路であるため、本実施形態に係る電源供給制御装置１０１では、警報を発する時だけ警報インタフェース３０６に電源を供給し、警報を発する必要がない時は警報インタフェース３０６に電源を供給しないように制御される。尚、警報インタフェース３０６への電源供給の開始または停止の制御については後で詳しく説明する。
［ＩＦ盤インタフェース３０７］
次に、ＩＦ盤インタフェース３０７は、制御盤２０２とＩＦ盤（１）からＩＦ盤（ｎ）までの各ＩＦ盤との間で定期的または不定期な間隔で制御情報や監視情報を送受信するためのインタフェースで、例えばシリアルバスで接続され、ＩＦ盤（１）からＩＦ盤（ｎ）と制御盤２０２との間で制御情報が入出力される。尚、制御情報は、例えば通常の通信装置２００では主信号インタフェースを構成する光モジュールの制御信号や故障時のエラー信号などで構成されるが、特に本実施形態では、制御情報の入出力は、ＣＰＵ３０１がＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２の電源供給設定レジスタ１５２の値や動作状態レジスタ１５４の値を取り込む場合や、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御を行う場合などに行われる。 Next, each circuit of the FLASH memory unit 304, the external interface 305, the alarm interface 306, and the IF panel interface 307 will be described.
[FLASH memory unit 304]
As described above, the FLASH memory unit 304 stores the operation program and setting information of the communication device 200, and copies the operation program of the communication device 200 from the FLASH memory unit 304 to the RAM memory unit 303 at the time of activation. When the setting information is read or written, power is supplied to the circuit of the FLASH memory unit 304. When it is not necessary to access, the circuit of the FLASH memory unit 304 is not supplied with power. The control for starting or stopping the power supply to the FLASH memory unit 304 will be described in detail later.
[External interface 305]
Next, the external interface 305 is an interface for connecting the above-described local control personal computer (PC) 204 with an RS-232C standard serial signal or a LAN signal corresponding to Ethernet (registered trademark). The communication device 200 can be monitored and controlled by inputting / outputting control commands and the like to / from the personal computer 204 connected to the external interface 305. Further, the external interface 305 includes a circuit that outputs a signal indicating that the personal computer 204 is connected to the CPU 301 side. This circuit operates even when the power supply of the external interface 305 is stopped, and this signal becomes a power supply request signal to the power control processing unit 151. Since this signal disappears when the personal computer 204 is disconnected from the external interface 305, the CPU 301 detects that the personal computer 204 has been disconnected from the external interface 305 and stops supplying power to the external interface 305. The control for starting or stopping power supply to the external interface 305 will be described in detail later.
[Alarm interface 306]
Next, the alarm interface 306 is a dedicated interface for notifying an alarm (such as a failure) detected by the communication apparatus 200 to the outside (such as a monitoring station) as an alarm output 203. In particular, since the alarm interface 306 is a circuit having an unnecessary function except when an alarm is issued in the event of a failure, the power supply control apparatus 101 according to the present embodiment supplies power to the alarm interface 306 only when an alarm is issued. When no alarm is required, the alarm interface 306 is controlled not to supply power. The control for starting or stopping power supply to the alarm interface 306 will be described in detail later.
[IF board interface 307]
Next, the IF board interface 307 transmits / receives control information and monitoring information at regular or irregular intervals between the control board 202 and each IF board from the IF board (1) to the IF board (n). The control information is input / output between the IF board (1) to the IF board (n) and the control board 202. The control information is configured by, for example, a control signal of an optical module constituting a main signal interface or an error signal at the time of failure in the normal communication apparatus 200. In particular, in this embodiment, the input / output of the control information is When the CPU 301 fetches the value of the power supply setting register 152 and the value of the operation status register 154 of the power control unit 402 of the IF board (n) from the IF board (1), or from the IF board (1) to the IF board (n) This is performed when power control is performed.

ここで、ＩＦ盤インタフェース３０７は、ＩＦ盤（１）からＩＦ盤（ｎ）の各回路にアクセスする時またはＩＦ盤（１）からＩＦ盤（ｎ）の各回路から制御情報を受け取る時に電源供給が開始され、いずれの処理も行わない時はＩＦ盤インタフェース３０７への電源供給が停止される。尚、ＩＦ盤インタフェース３０７への電源供給の開始または停止の制御については後で詳しく説明する。
［ＩＦ盤（１）からＩＦ盤（ｎ）の構成］
次に、ＩＦ盤（１）からＩＦ盤（ｎ）のｎ個の各ＩＦ盤の構成について図３を用いて説明する。尚、図３はＩＦ盤（１）の構成のみが描かれているが、ｎ個の各ＩＦ盤は全て同じ構成になっている。以下、ＩＦ盤（１）について説明する。 Here, the IF board interface 307 supplies power when accessing each circuit of the IF board (n) from the IF board (1) or receiving control information from each circuit of the IF board (n) from the IF board (1). When no process is performed, the power supply to the IF panel interface 307 is stopped. The control for starting or stopping power supply to the IF panel interface 307 will be described in detail later.
[Configuration from IF board (1) to IF board (n)]
Next, the configuration of each of the n IF boards from the IF board (1) to the IF board (n) will be described with reference to FIG. FIG. 3 shows only the configuration of the IF board (1), but all the n IF boards have the same configuration. Hereinafter, the IF board (1) will be described.

ＩＦ盤（１）は、制御盤インタフェース４０１と、電源制御部４０２と、主信号インタフェース４０３とで基本的に構成される。   The IF panel (1) basically includes a control panel interface 401, a power supply control unit 402, and a main signal interface 403.

制御盤インタフェース４０１は、制御盤２０２のＩＦ盤インタフェース３０７に接続するためのインタフェースである。制御盤２０２のＣＰＵ３０１は、ＩＦ盤インタフェース３０７を介して制御盤インタフェース４０１に接続し、ＩＦ盤（１）の動作を監視または制御する。或いは、制御盤インタフェース４０１は、定期的に監視情報を制御盤２０２側に送信する。   The control panel interface 401 is an interface for connecting to the IF panel interface 307 of the control panel 202. The CPU 301 of the control panel 202 is connected to the control panel interface 401 via the IF panel interface 307 to monitor or control the operation of the IF panel (1). Alternatively, the control panel interface 401 periodically transmits monitoring information to the control panel 202 side.

ここで、制御盤インタフェース４０１は、制御盤２０２の電源制御処理部１５１の処理に相当する電源制御処理部４０１ａを有している。そして、電源制御処理部４０１ａは、電源制御部４０２に対して電源供給の開始または停止の制御を行う。例えば、電源制御処理部４０１ａは、定期的に監視情報を制御盤２０２側に送信する時だけ、電源制御部４０２から制御盤インタフェース４０１への電源供給を開始させ、監視情報の送信終了後に電源供給を停止させる。   Here, the control panel interface 401 includes a power control processing unit 401 a corresponding to the processing of the power control processing unit 151 of the control panel 202. The power supply control processing unit 401 a controls the power supply control unit 402 to start or stop power supply. For example, the power supply control processing unit 401a starts power supply from the power supply control unit 402 to the control panel interface 401 only when periodically transmitting monitoring information to the control panel 202 side, and supplies power after the monitoring information is transmitted. Stop.

例えば、制御盤インタフェース４０１に内部カウンタを設けて動作クロックを計数し、所定数のクロックがカウントされる毎に電源制御部４０２に電源供給の開始を要求する。これを受けた電源制御部４０２は、制御盤インタフェース４０１への電源供給を開始する。尚、制御盤インタフェース４０１の内部カウンタには常時通電されているものとする。そして、制御盤インタフェース４０１は、主信号インタフェース４０３から監視情報を収集して監視フレームを生成し、生成した監視フレームを制御盤２０２側に送信する。制御盤インタフェース４０１は、監視フレームの送信完了後、電源制御部４０２に電源供給の停止を要求し、電源制御部４０２は制御盤インタフェース４０１への電源供給を停止する。そして、再び、内部カウンタが所定数のクロックをカウントすると、電源制御部４０２に電源供給の開始を要求して同様の動作を繰り返す。   For example, an internal counter is provided in the control panel interface 401 to count operation clocks, and a power supply control unit 402 is requested to start power supply every time a predetermined number of clocks are counted. Receiving this, the power control unit 402 starts supplying power to the control panel interface 401. It is assumed that the internal counter of the control panel interface 401 is always energized. The control board interface 401 collects monitoring information from the main signal interface 403 to generate a monitoring frame, and transmits the generated monitoring frame to the control board 202 side. After completing the transmission of the monitoring frame, the control panel interface 401 requests the power control unit 402 to stop power supply, and the power control unit 402 stops power supply to the control panel interface 401. When the internal counter again counts a predetermined number of clocks, the power controller 402 is requested to start power supply and the same operation is repeated.

尚、上記の説明では、制御盤インタフェース４０１の内部カウンタが定期的に電源制御部４０２に電源供給の開始を要求するようにしたが、制御盤インタフェース４０１が制御盤２０２のＩＦ盤インタフェース３０７からアクセス要求信号を受け取った場合に電源制御部４０２に電源供給の開始を要求するようにしても構わない。尚、この場合はＩＦ盤インタフェース３０７からアクセス要求信号を受信する回路には常時通電されているものとする。   In the above description, the internal counter of the control panel interface 401 periodically requests the power control unit 402 to start power supply. However, the control panel interface 401 is accessed from the IF panel interface 307 of the control panel 202. When the request signal is received, the power supply control unit 402 may be requested to start power supply. In this case, it is assumed that the circuit that receives the access request signal from the IF panel interface 307 is always energized.

次に、電源制御部４０２は、制御盤インタフェース４０１および主信号インタフェース４０３に電源を供給する回路で、図１で説明した電源制御部１５０に相当し、各ＩＦ盤に対して図３の制御盤２０２の電源制御部１５０と同じ役割を担っている。制御盤２０２の場合と異なるのは、電源制御処理部１５１に対応する処理ブロック（電源制御処理部４０１ａ）が制御盤インタフェース４０１に搭載されていることである。制御盤インタフェース４０１は、内部カウンタが所定数のクロックをカウントした時に、電源制御部４０２に制御盤インタフェース４０１や主信号インタフェース４０３への電源供給の開始または停止を制御する。尚、制御盤２０２の電源制御部１５０と同様に、電源制御部４０２にも電源供給設定レジスタ１５２，電源供給モジュール１５３および動作状態レジスタ１５４が搭載され、電源制御部１５０の場合と同様に動作し、制御盤インタフェース４０１および主信号インタフェース４０３の動作状態をモニタしながら電源制御を行う。   Next, the power control unit 402 is a circuit that supplies power to the control panel interface 401 and the main signal interface 403, and corresponds to the power control unit 150 described with reference to FIG. It plays the same role as the power control unit 150 of 202. The difference from the control panel 202 is that a processing block (power control processing unit 401 a) corresponding to the power control processing unit 151 is mounted on the control panel interface 401. When the internal counter counts a predetermined number of clocks, the control panel interface 401 controls the power control unit 402 to start or stop power supply to the control panel interface 401 and the main signal interface 403. Similar to the power control unit 150 of the control panel 202, the power control unit 402 is also equipped with a power supply setting register 152, a power supply module 153, and an operation status register 154, and operates in the same manner as the power control unit 150. The power control is performed while monitoring the operation state of the control panel interface 401 and the main signal interface 403.

次に、主信号インタフェース４０３は、伝送路インタフェースとしてネットワーク側インタフェースとクライアント側インタフェースとを有し、ネットワーク側とクライアント側との間で送受信するフレームのフォーマット変換や多重化などの処理を行う。尚、伝送路インタフェースとして未使用または未登録時は、電源制御部４０２から主信号インタフェース４０３への電源供給は停止している。そして、制御盤２０２側からの登録制御などによって当該ＩＦ盤の使用を開始する時は、制御盤２０２側のＣＰＵ３０１からＩＦ盤インタフェース３０７およびＩＦ盤側の制御盤インタフェース４０１を介して電源制御部４０２に対して電源供給の開始を要求し、主信号インタフェース４０３への電源供給を開始して伝送路インタフェースとして機能を動作させる。また、制御盤２０２のＣＰＵ３０１からの未登録制御時や使用終了時には、ＩＦ盤インタフェース３０７およびＩＦ盤側の制御盤インタフェース４０１を介して電源制御部４０２に対して電源供給の停止を要求し、主信号インタフェース４０３への電源供給を停止する。   Next, the main signal interface 403 has a network side interface and a client side interface as transmission line interfaces, and performs processing such as format conversion and multiplexing of frames transmitted and received between the network side and the client side. When the transmission line interface is not used or registered, the power supply from the power control unit 402 to the main signal interface 403 is stopped. When the use of the IF board is started by registration control or the like from the control board 202 side, the power supply control unit 402 is transmitted from the CPU 301 on the control board 202 side via the IF board interface 307 and the control board interface 401 on the IF board side. Is requested to start the power supply, and the power supply to the main signal interface 403 is started to operate the function as the transmission line interface. Further, when unregistered control from the CPU 301 of the control panel 202 or at the end of use, the power control unit 402 is requested to stop power supply via the IF panel interface 307 and the control panel interface 401 on the IF panel side. The power supply to the signal interface 403 is stopped.

このように、ＩＦ盤（１）からＩＦ盤（ｎ）の各回路においても、電源制御が行われるので、通信装置２００全体の消費電力を抑制することができる。   In this way, power control is also performed in each circuit from IF board (1) to IF board (n), so that the power consumption of communication device 200 as a whole can be suppressed.

尚、制御盤２０２側のＩＦ盤インタフェース３０７に、各ＩＦ盤の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４に対応するサブレジスタをそれぞれ配置して、常に各ＩＦ盤の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４の値をコピーしておくようにしても構わない。これにより、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２が当該ＩＦ盤に電源を供給していない時でも、制御盤２０２のＣＰＵ３０１は、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４の値を知ることができる。この結果、ＣＰＵ３０１は、制御盤２０２内部の回路（ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７など）と同様に、別の回路パッケージになっているＩＦ盤（１）からＩＦ盤（ｎ）の電源供給の開始または停止を遠隔制御することができる。   The IF panel interface 307 on the control panel 202 side is provided with sub-registers corresponding to the power supply setting register 152 and the operation state register 154 in the power control unit 402 of each IF panel so that the power supply of each IF panel is always provided. The values of the power supply setting register 152 and the operation state register 154 in the control unit 402 may be copied. Thereby, even when the power control unit 402 of the IF board (n) does not supply power to the IF board (1) from the IF board (1), the CPU 301 of the control board 202 causes the IF board (1) to the IF board (n The values of the power supply setting register 152 and the operation state register 154 inside the power supply control unit 402 can be known. As a result, the CPU 301, like the internal circuit of the control panel 202 (FLASH memory unit 304, external interface 305, alarm interface 306, IF panel interface 307, etc.), from the IF panel (1) in a separate circuit package. The start or stop of the power supply to the IF panel (n) can be remotely controlled.

次に、通信装置２００での電源制御処理について詳しく説明する。
［電源制御処理部１５１の動作について］
以上説明したように、本実施形態に係る電源供給制御装置１０１は、電源制御処理部１５１と、電源制御部１５０の電源供給設定レジスタ１５２と、電源供給モジュール１５３と、動作状態レジスタ１５４とで構成される。 Next, the power supply control process in the communication apparatus 200 will be described in detail.
[Operation of power supply control processing unit 151]
As described above, the power supply control apparatus 101 according to the present embodiment includes the power control processing unit 151, the power supply setting register 152 of the power control unit 150, the power supply module 153, and the operation state register 154. Is done.

ここで、電源制御処理部１５１の電源供給開始時の処理について図５のフローチャートを用いて説明する。
［電源供給開始時の処理］
図５は、ＣＰＵ３０１の通信装置処理部３０１ａが通信装置２００の制御を行っている時に、ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路にアクセスする必要が生じた場合の処理の流れを示したフローチャートである。尚、以下の説明では、ＦＬＡＳＨメモリ部３０４にアクセスする必要が生じた場合の処理を例に挙げて説明する。 Here, the process at the time of the power supply start of the power supply control process part 151 is demonstrated using the flowchart of FIG.
[Processing at the start of power supply]
FIG. 5 shows that when the communication device processing unit 301a of the CPU 301 controls the communication device 200, it is necessary to access each circuit of the FLASH memory unit 304, the external interface 305, the alarm interface 306, and the IF panel interface 307. It is the flowchart which showed the flow of the process in case. In the following description, an example of processing when it becomes necessary to access the FLASH memory unit 304 will be described.

ここで、ＣＰＵ３０１の電源制御処理部１５１はワーク用のカウンタ（電源供給カウンタ１６０）を持っている。尚、電源供給カウンタ１６０は、ＣＰＵ３０１の内部レジスタを用いても構わないし、ＲＡＭメモリ部３０３を利用しても構わない。   Here, the power control processing unit 151 of the CPU 301 has a work counter (power supply counter 160). The power supply counter 160 may use an internal register of the CPU 301 or may use the RAM memory unit 303.

電源供給カウンタ１６０は、ＦＬＡＳＨメモリ部３０４（或いは他の回路パッケージ）への電源供給開始処理を行う毎に電源供給カウンタ１６０に「１」を加算し、ＦＬＡＳＨメモリ部３０４（或いは他の回路パッケージ）への電源供給停止処理を行う毎に電源供給カウンタ１６０から「１」を減算する。尚、電源供給カウンタ１６０は、回路パッケージ毎にあり、例えばＦＬＡＳＨメモリ部３０４用の電源供給カウンタ１６０や、外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７の各回路用の電源供給カウンタ１６０をそれぞれ有する。   The power supply counter 160 adds “1” to the power supply counter 160 every time the power supply start processing for the FLASH memory unit 304 (or other circuit package) is performed, and the FLASH memory unit 304 (or other circuit package). “1” is subtracted from the power supply counter 160 every time the power supply stop process is performed. The power supply counter 160 is provided for each circuit package. For example, the power supply counter 160 for the FLASH memory unit 304 and the power supply counter 160 for each circuit of the external interface 305, the alarm interface 306, and the IF panel interface 307 are provided. Have.

以下の説明では、ＣＰＵ３０１の通信装置２００用の処理プログラム（通信装置処理部３０１ａ）において、１つのスレッド（プログラムの処理単位）がＦＬＡＳＨメモリ部３０４にアクセスする場合について説明する。従って、複数のスレッドがＦＬＡＳＨメモリ部３０４をアクセスする時は、それぞれのスレッドにおいて以下の処理が実行される。
（ステップＳ１００）ＣＰＵ３０１の通信装置２００用の処理プログラム（通信装置処理部３０１ａ）において、あるスレッドがＦＬＡＳＨメモリ部３０４へのアクセス要求（電源供給開始要求に相当）を電源制御処理部１５１に発行する。
（ステップＳ１０１）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４への電源供給開始処理を実行する際に、必ず電源供給カウンタ１６０に「１」を加算する。
（ステップＳ１０２）電源制御処理部１５１は、電源供給設定レジスタ１５２のＦＬＡＳＨメモリ部３０４に対応するレジスタ１５２ａの設定値を読み出す。
（ステップＳ１０３）電源制御処理部１５１は、レジスタ１５２ａの設定値が０（供給停止状態）または１（供給中）のいずれであるかを判別する。そして、０の場合は電源供給中ではないものと判断してステップＳ１０４に進み、１の場合は電源供給中であると判断してステップＳ１０５に進む。
（ステップＳ１０４）電源制御処理部１５１は、電源供給設定レジスタ１５２のＦＬＡＳＨメモリ部３０４に対応するレジスタ１５２ａの設定値を”１”にする。
（ステップＳ１０５）電源制御処理部１５１は、動作状態レジスタ１５４のＦＬＡＳＨメモリ部３０４に対応するレジスタ１５４ａの値を読み出す。
（ステップＳ１０６）電源制御処理部１５１は、レジスタ１５４ａの値が０（Ｒｅａｄｙ）または１（Ｎｏｔ Ｒｅａｄｙ）のいずれであるかを判別する。そして、０の場合は動作中と判断してステップＳ１０７に進み、１の場合は停止状態であると判断してステップＳ１０５に戻る。
（ステップＳ１０７）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４へのアクセスを行う。例えば、ＦＬＡＳＨメモリ部３０４に記憶されている情報を読み出したり、ＦＬＡＳＨメモリ部３０４に新たな設定情報を書き込む。
（ステップＳ１０８）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４へのアクセス要求を行ったスレッドの処理に戻す。 In the following description, a case where one thread (program processing unit) accesses the FLASH memory unit 304 in the processing program (communication device processing unit 301a) for the communication device 200 of the CPU 301 will be described. Therefore, when a plurality of threads access the FLASH memory unit 304, the following processing is executed in each thread.
(Step S100) In the processing program for the communication device 200 (communication device processing unit 301a) of the CPU 301, a thread issues an access request (corresponding to a power supply start request) to the FLASH memory unit 304 to the power control processing unit 151. .
(Step S <b> 101) The power supply control processing unit 151 always adds “1” to the power supply counter 160 when executing the power supply start processing for the FLASH memory unit 304.
(Step S <b> 102) The power control processing unit 151 reads the set value of the register 152 a corresponding to the FLASH memory unit 304 of the power supply setting register 152.
(Step S103) The power supply control processing unit 151 determines whether the set value of the register 152a is 0 (supply stop state) or 1 (supplying). If it is 0, it is determined that power is not being supplied, and the process proceeds to step S104. If it is 1, it is determined that power is being supplied, and the process proceeds to step S105.
(Step S104) The power supply control processing unit 151 sets the set value of the register 152a corresponding to the FLASH memory unit 304 of the power supply setting register 152 to “1”.
(Step S105) The power supply control processing unit 151 reads the value of the register 154a corresponding to the FLASH memory unit 304 of the operation state register 154.
(Step S106) The power supply control processing unit 151 determines whether the value of the register 154a is 0 (Ready) or 1 (Not Ready). If it is 0, it is determined that it is operating, and the process proceeds to step S107. If it is 1, it is determined that it is in a stopped state, and the process returns to step S105.
(Step S 107) The power supply control processing unit 151 accesses the FLASH memory unit 304. For example, information stored in the FLASH memory unit 304 is read, or new setting information is written in the FLASH memory unit 304.
(Step S <b> 108) The power supply control processing unit 151 returns to the processing of the thread that has requested access to the FLASH memory unit 304.

このようにして、電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４が停止中の場合は電源供給を開始して、ＦＬＡＳＨメモリ部３０４が動作中になるまで待ってからアクセスを行うので、確実にＦＬＡＳＨメモリ部３０４への情報の書き込みや読み出しを行うことができる。
［電源供給終了時の処理］
次に、ＣＰＵ３０１の通信装置２００用の処理プログラム（通信装置処理部３０１ａ）において、１つのスレッドがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合について図６のフローチャートを用いて説明する。尚、複数のスレッドがＦＬＡＳＨメモリ部３０４をアクセスしている時は、それぞれのスレッドにおいて以下の処理が実行される。
（ステップＳ２００）ＣＰＵ３０１の通信装置２００用の処理プログラム（通信装置処理部３０１ａ）において、あるスレッドがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合、電源供給停止要求を電源制御処理部１５１に発行する。
（ステップＳ２０１）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４への電源供給停止処理を実行する際に、電源供給カウンタ１６０から「１」を減算する。
（ステップＳ２０２）電源制御処理部１５１は、電源供給カウンタ１６０が０であるか否かを判別する。そして、０の場合はＦＬＡＳＨメモリ部３０４へのアクセスを行っているスレッドはないものと判断してステップＳ２０３に進み、１の場合はＦＬＡＳＨメモリ部３０４へのアクセスを行っているスレッドがあるものと判断してステップＳ２０４に進む。
（ステップＳ２０３）電源制御処理部１５１は、電源供給設定レジスタ１５２のＦＬＡＳＨメモリ部３０４に対応するレジスタ１５２ａの設定値を０（供給停止）にする。
（ステップＳ２０４）電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４へのアクセスを行ったスレッドの処理に戻る。 In this way, the power supply control processing unit 151 starts power supply when the FLASH memory unit 304 is stopped, and waits until the FLASH memory unit 304 is in operation before performing access. Information can be written to and read from the memory unit 304.
[Processing at the end of power supply]
Next, a case where one thread finishes access to the FLASH memory unit 304 in the processing program (communication device processing unit 301a) for the communication device 200 of the CPU 301 will be described with reference to the flowchart of FIG. When a plurality of threads are accessing the FLASH memory unit 304, the following processing is executed in each thread.
(Step S <b> 200) In a processing program for the communication device 200 (communication device processing unit 301 a) of the CPU 301, when a certain thread finishes access to the FLASH memory unit 304, a power supply stop request is issued to the power control processing unit 151. .
(Step S <b> 201) The power supply control processing unit 151 subtracts “1” from the power supply counter 160 when executing the power supply stop processing for the FLASH memory unit 304.
(Step S202) The power supply control processing unit 151 determines whether or not the power supply counter 160 is zero. If it is 0, it is determined that there is no thread accessing the FLASH memory unit 304, and the process proceeds to step S203. If it is 1, there is a thread accessing the FLASH memory unit 304. Determination is made and the process proceeds to step S204.
(Step S203) The power supply control processing unit 151 sets the setting value of the register 152a corresponding to the FLASH memory unit 304 of the power supply setting register 152 to 0 (supply stop).
(Step S <b> 204) The power supply control processing unit 151 returns to the processing of the thread that has accessed the FLASH memory unit 304.

このようにして、電源制御処理部１５１は、ＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合は、他のスレッドのアクセスの有無を確認した後、ＦＬＡＳＨメモリ部３０４への電源供給を停止するので、複数のスレッドがＦＬＡＳＨメモリ部３０４をアクセスする場合でも確実にＦＬＡＳＨメモリ部３０４への電源供給を停止することができ、他のスレッドのアクセスに影響することはない。   In this way, when the access to the FLASH memory unit 304 is terminated, the power control processing unit 151 checks the presence or absence of access of other threads and then stops the power supply to the FLASH memory unit 304. Even when a plurality of threads access the FLASH memory unit 304, the power supply to the FLASH memory unit 304 can be surely stopped, and access of other threads is not affected.

ここで、例えばスレッドＡ，スレッドＢおよびスレッドＣの３つのスレッドがＦＬＡＳＨメモリ部３０４にアクセスする場合について説明する。尚、いずれのスレッドもＦＬＡＳＨメモリ部３０４にアクセスしておらず、ＦＬＡＳＨメモリ部３０４への電源供給が停止状態にあるものとする。また、電源供給カウンタ１６０＝０にリセットされているものとする。この状態で、スレッドＡがＦＬＡＳＨメモリ部３０４へのアクセスを開始する場合、ステップＳ１０１で電源供給カウンタ１６０に「１」を加算するので、電源供給カウンタ１６０＝１となる。   Here, for example, a case where three threads of thread A, thread B, and thread C access the FLASH memory unit 304 will be described. It is assumed that none of the threads is accessing the FLASH memory unit 304 and the power supply to the FLASH memory unit 304 is in a stopped state. It is assumed that the power supply counter 160 is reset to 0. In this state, when the thread A starts to access the FLASH memory unit 304, “1” is added to the power supply counter 160 in step S101, so that the power supply counter 160 = 1.

次に、スレッドＢがＦＬＡＳＨメモリ部３０４へのアクセスを開始する場合、ステップＳ１０１で電源供給カウンタ１６０に「１」を加算するので、電源供給カウンタ１６０＝２となる。この状態で、スレッドＡがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合、ステップＳ２０１で電源供給カウンタ１６０から「１」を減算するので、電源供給カウンタ１６０＝１となる。この時、スレッドＡはステップＳ２０２において電源供給カウンタ１６０が０ではないので、ＦＬＡＳＨメモリ部３０４への電源供給を停止せずにアクセス処理を終了する。   Next, when the thread B starts to access the FLASH memory unit 304, “1” is added to the power supply counter 160 in step S101, so that the power supply counter 160 = 2. In this state, when the thread A completes access to the FLASH memory unit 304, “1” is subtracted from the power supply counter 160 in step S201, so that the power supply counter 160 = 1. At this time, since the power supply counter 160 is not 0 in step S202, the thread A ends the access process without stopping the power supply to the FLASH memory unit 304.

さらに、スレッドＣがＦＬＡＳＨメモリ部３０４へのアクセスを開始すると、同様に電源供給カウンタ１６０に「１」を加算するので、電源供給カウンタ１６０＝２となる。次に、スレッドＢがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合、ステップＳ２０１で電源供給カウンタ１６０から「１」を減算するので、電源供給カウンタ１６０＝１となる。この時、スレッドＢはステップＳ２０２において電源供給カウンタ１６０が０ではないので、ＦＬＡＳＨメモリ部３０４への電源供給を停止せずにアクセス処理を終了する。   Further, when the thread C starts accessing the FLASH memory unit 304, “1” is similarly added to the power supply counter 160, so that the power supply counter 160 = 2. Next, when the thread B finishes accessing the FLASH memory unit 304, “1” is subtracted from the power supply counter 160 in step S201, so that the power supply counter 160 = 1. At this time, since the power supply counter 160 is not 0 in step S202, the thread B ends the access process without stopping the power supply to the FLASH memory unit 304.

さらに、スレッドＣがＦＬＡＳＨメモリ部３０４へのアクセスを終了する場合、ステップＳ２０１で電源供給カウンタ１６０から「１」を減算するので、電源供給カウンタ１６０＝０となる。この時、スレッドＣはステップＳ２０２において電源供給カウンタ１６０が０になっているので、ステップＳ２０３でＦＬＡＳＨメモリ部３０４への電源供給を停止する。この時点で、ＦＬＡＳＨメモリ部３０４への電源供給は停止される。   Further, when the thread C finishes accessing the FLASH memory unit 304, “1” is subtracted from the power supply counter 160 in step S201, so that the power supply counter 160 = 0. At this time, since the power supply counter 160 is 0 in step S202, the thread C stops power supply to the FLASH memory unit 304 in step S203. At this time, power supply to the FLASH memory unit 304 is stopped.

このようにして、複数のスレッドが１つのＦＬＡＳＨメモリ部３０４へアクセスする場合でも、確実にＦＬＡＳＨメモリ部３０４への電源供給の開始または停止を行うことができる。特に、ＦＬＡＳＨメモリ部３０４にアクセスしていない時はＦＬＡＳＨメモリ部３０４への電源供給が適宜停止されるので無駄な電力消費を抑えることができる。   In this manner, even when a plurality of threads access one FLASH memory unit 304, the power supply to the FLASH memory unit 304 can be reliably started or stopped. In particular, when the FLASH memory unit 304 is not accessed, power supply to the FLASH memory unit 304 is appropriately stopped, so that useless power consumption can be suppressed.

尚、上記の実施形態では、ＦＬＡＳＨメモリ部３０４への電源供給の開始または停止の動作について説明したが、外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７についても同様に電源供給の開始または停止を行うことができる。
［外部インタフェース３０５の場合］
外部インタフェース３０５の場合は、外部インタフェース３０５にＲＳ−２３２ＣやＬＡＮ等によってパソコン２０４が接続された場合、外部インタフェース３０５に何らかの装置が接続されたことを示す信号をＣＰＵ３０１側に出力する回路が外部インタフェース３０５に備えられている。この信号は、例えばＲＳ−２３２ＣのＤＴＲ（データ端末レディ）信号をそのままＣＰＵ３０１の割り込み信号として利用し、これを外部インタフェース３０５への電源供給要求信号として用いることができる。この割り込み信号によって、ＣＰＵ３０１は図５のフローチャートの処理を実行して外部インタフェース３０５への電源供給を開始し、接続されたパソコン２０４との間で制御コマンドなどを入出力して通信装置２００の監視および制御を行うことができる。 In the above embodiment, the operation for starting or stopping the power supply to the FLASH memory unit 304 has been described. However, the power supply for the external interface 305, the alarm interface 306, and the IF panel interface 307 is similarly started or stopped. It can be carried out.
[For external interface 305]
In the case of the external interface 305, when the personal computer 204 is connected to the external interface 305 by RS-232C, LAN, or the like, a circuit that outputs a signal indicating that some device is connected to the external interface 305 to the CPU 301 side is provided. 305 is provided. As this signal, for example, an RS-232C DTR (data terminal ready) signal can be used as it is as an interrupt signal of the CPU 301 and used as a power supply request signal to the external interface 305. In response to this interrupt signal, the CPU 301 executes the processing of the flowchart of FIG. 5 to start power supply to the external interface 305 and inputs / outputs control commands and the like to / from the connected personal computer 204 to monitor the communication device 200. And can be controlled.

また、パソコン２０４を外部インタフェース３０５から切り離した場合、例えばＲＳ−２３２ＣのＤＴＲ（データ端末レディ）信号が無くなるのでＣＰＵ３０１はパソコン２０４が外部インタフェース３０５から切り離されたことを検知できる。そして、パソコン２０４が外部インタフェース３０５から切り離された場合は、図６のフローチャートの処理を実行して外部インタフェース３０５への電源供給を停止する。   Further, when the personal computer 204 is disconnected from the external interface 305, for example, since there is no RS-232C DTR (data terminal ready) signal, the CPU 301 can detect that the personal computer 204 is disconnected from the external interface 305. When the personal computer 204 is disconnected from the external interface 305, the process of the flowchart in FIG. 6 is executed to stop the power supply to the external interface 305.

さらに、パソコン２０４が外部インタフェース３０５に接続されたままの状態で未操作状態が長時間（例えば２０分から３０分程度）継続した場合に、外部インタフェース３０５に対する電源供給の停止を要求するスレッドをＣＰＵ３０１内で走らせておけばよい。或いは、外部インタフェース３０５の回路内に未操作状態をモニタして所定時間が経過後に割り込み信号をＣＰＵ３０１に発行するハードウェア回路を設けても構わない。但し、この場合は、パソコン２０４との間でデータの送受信を行っていることを検知するための回路だけには電源が常に供給されているものとする。そして、パソコン２０４からのデータを検知した時に、ＣＰＵ３０１に電源供給を要求し、外部インタフェース３０５への電源供給を開始して、パソコン２０４との接続を再開する。   Further, when the non-operation state continues for a long time (for example, about 20 to 30 minutes) while the personal computer 204 remains connected to the external interface 305, a thread for requesting the power supply to the external interface 305 to be stopped is stored in the CPU 301. Just run it. Alternatively, a hardware circuit that monitors an unoperated state and issues an interrupt signal to the CPU 301 after a predetermined time may be provided in the circuit of the external interface 305. In this case, however, it is assumed that power is always supplied only to the circuit for detecting that data is being transmitted / received to / from the personal computer 204. When data from the personal computer 204 is detected, the CPU 301 is requested to supply power, the power supply to the external interface 305 is started, and the connection with the personal computer 204 is resumed.

このように、外部インタフェース３０５の場合は、パソコン２０４などが接続された時、ＣＰＵ３０１の通信制御処理部３０１ａ側からパソコンにアクセスする必要がある時、或いはパソコン２０４が長時間未操作状態になっている時にパソコン２０４の操作が再開された時などに、電源制御処理部１５１に対して外部インタフェース３０５への電源供給の開始要求を発行する。そして、電源制御処理部１５１は、図５において、ステップＳ１０１で外部インタフェース３０５用の電源供給カウンタ１６０に「１」を加算し、ステップＳ１０２で電源供給設定レジスタ１５２の外部インタフェース３０５に対応するレジスタ１５２ｂの設定値を読み出し、ステップＳ１０３でレジスタ１５２ｂの設定値が”０”（供給停止状態）の場合はステップＳ１０４で電源供給を開始し、ステップＳ１０５およびＳ１０６で動作状態になるのを待った後、ステップＳ１０７で外部インタフェース３０５を介してパソコン２０４へのアクセスを行う。   As described above, in the case of the external interface 305, when the personal computer 204 or the like is connected, when it is necessary to access the personal computer from the communication control processing unit 301a side of the CPU 301, or when the personal computer 204 has not been operated for a long time. For example, when the operation of the personal computer 204 is resumed when the computer is in operation, a request to start power supply to the external interface 305 is issued to the power control processing unit 151. Then, in FIG. 5, the power control processing unit 151 adds “1” to the power supply counter 160 for the external interface 305 in step S101, and in step S102, the register 152b corresponding to the external interface 305 of the power supply setting register 152. When the setting value of the register 152b is “0” (supply stop state) in step S103, power supply is started in step S104, and after waiting for the operation state in steps S105 and S106, step In step S107, the personal computer 204 is accessed via the external interface 305.

また、パソコン２０４などの接続が外された時、ＣＰＵ３０１の通信制御処理部３０１ａ側のパソコンへのアクセスが終了した時、或いはパソコン２０４が長時間未操作状態になっている時などに、電源制御処理部１５１に対して外部インタフェース３０５への電源供給の停止要求を発行する。この場合は、図６において、ステップＳ２０１で外部インタフェース３０５用の電源供給カウンタ１６０から「１」を減算し、ステップＳ２０２で電源供給カウンタ１６０＝０の場合は、ステップＳ２０３で電源供給設定レジスタ１５２の外部インタフェース３０５に対応するレジスタ１５２ｂの設定値を０にして、外部インタフェース３０５への電源供給を停止する。   In addition, when the connection of the personal computer 204 or the like is disconnected, when the access to the personal computer on the communication control processing unit 301a side of the CPU 301 is completed, or when the personal computer 204 is not operated for a long time, the power control is performed. A request for stopping power supply to the external interface 305 is issued to the processing unit 151. In this case, in FIG. 6, “1” is subtracted from the power supply counter 160 for the external interface 305 in step S201. If the power supply counter 160 = 0 in step S202, the power supply setting register 152 of FIG. The setting value of the register 152b corresponding to the external interface 305 is set to 0, and the power supply to the external interface 305 is stopped.

このようにして、アクセスしていない外部インタフェース３０５への電源供給が適宜停止されるので無駄な電力消費を抑えることができる。
［警報インタフェース３０６の場合］
警報インタフェース３０６の場合は、ＦＬＡＳＨメモリ部３０４の場合と全く同様に処理することができる。つまり、ＣＰＵ３０１が通信装置２００の異常を検知した場合、図５において、ステップＳ１０１で警報インタフェース３０６用の電源供給カウンタ１６０に「１」を加算し、ステップＳ１０２で電源供給設定レジスタ１５２の警報インタフェース３０６に対応するレジスタ１５２ｃの設定値を読み出し、ステップＳ１０３でレジスタ１５２ｃの設定値が０（供給停止状態）の場合はステップ１０４で電源供給を開始し、ステップＳ１０５およびＳ１０６で動作状態になるのを待った後、ステップＳ１０７で警報インタフェース３０６から外部の監視装置に対して警報信号を出力する。 In this way, the power supply to the external interface 305 that is not accessed is appropriately stopped, so that useless power consumption can be suppressed.
[In case of alarm interface 306]
In the case of the alarm interface 306, processing can be performed in exactly the same manner as in the case of the FLASH memory unit 304. In other words, when the CPU 301 detects an abnormality in the communication device 200, in FIG. 5, “1” is added to the power supply counter 160 for the alarm interface 306 in step S101, and the alarm interface 306 of the power supply setting register 152 in step S102. The setting value of the register 152c corresponding to is read. If the setting value of the register 152c is 0 (supply stop state) in step S103, power supply is started in step 104, and the operation state is waited in steps S105 and S106. Thereafter, in step S107, an alarm signal is output from the alarm interface 306 to an external monitoring device.

また、警報が解除された場合は、図６において、ステップＳ２０１で警報インタフェース３０６用の電源供給カウンタ１６０から「１」を減算し、ステップＳ２０２で電源供給カウンタ１６０＝０の場合は、ステップＳ２０３で電源供給設定レジスタ１５２の警報インタフェース３０６に対応するレジスタ１５２ｂの設定値を０にして、警報インタフェース３０６への電源供給を停止する。尚、複数の警報が出力されている場合は、ＦＬＡＳＨメモリ部３０４の場合と同様に、警報インタフェース３０６用の電源供給カウンタ１６０が”０”ではないので警報インタフェース３０６への電源供給を停止せずにステップＳ２０４でメイン処理に戻り、出力中の他の警報信号が解除されることはない。   If the alarm is released, in FIG. 6, “1” is subtracted from the power supply counter 160 for the alarm interface 306 in step S201, and if the power supply counter 160 = 0 in step S202, in step S203. The set value of the register 152b corresponding to the alarm interface 306 of the power supply setting register 152 is set to 0, and the power supply to the alarm interface 306 is stopped. When a plurality of alarms are output, the power supply counter 160 for the alarm interface 306 is not “0” as in the case of the FLASH memory unit 304, so the power supply to the alarm interface 306 is not stopped. In step S204, the process returns to the main process, and other alarm signals being output are not canceled.

このようにして、ＣＰＵ３０１は、警報インタフェース３０６が停止中の場合は、電源供給を開始して、警報インタフェース３０６が動作中になるまで待ってからアクセスするので、確実に警報インタフェース３０６から警報信号を出力することができる。特に、警報信号を出力していない場合は警報インタフェース３０６への電源供給が停止されるので無駄な電力消費を抑えることができる。
［ＩＦ盤インタフェース３０７の場合］
次に、ＩＦ盤インタフェース３０７の場合について説明する。ＣＰＵ３０１がＩＦ盤（１）からＩＦ盤（ｎ）のいずれかのＩＦ盤にアクセスする場合、図５において、ステップＳ１０１でＩＦ盤インタフェース３０７用の電源供給カウンタ１６０に「１」を加算し、ステップＳ１０２で電源供給設定レジスタ１５２のＩＦ盤インタフェース３０７に対応するレジスタ１５２ｄの設定値を読み出し、ステップＳ１０３でレジスタ１５２ｄの設定値が”０”（供給停止状態）の場合はステップＳ１０４で電源供給を開始し、ステップＳ１０５およびＳ１０６で動作状態になるのを待った後、ステップＳ１０７でＩＦ盤インタフェース３０７への電源供給を開始する。また、ＣＰＵ３０１がＩＦ盤（１）からＩＦ盤（ｎ）のいずれかのＩＦ盤にアクセスを終了する場合、図６において、ステップＳ２０１でＩＦ盤インタフェース３０７用の電源供給カウンタ１６０から「１」を減算し、ステップＳ２０２で電源供給カウンタ１６０＝０の場合は、ステップＳ２０３で電源供給設定レジスタ１５２のＩＦ盤インタフェース３０７に対応するレジスタ１５２ｄの設定値を”０”にして、ＩＦ盤インタフェース３０７への電源供給を停止する。 In this way, when the alarm interface 306 is stopped, the CPU 301 starts the power supply and waits until the alarm interface 306 is in operation before accessing. Therefore, the CPU 301 reliably receives the alarm signal from the alarm interface 306. Can be output. In particular, when no alarm signal is output, power supply to the alarm interface 306 is stopped, so that useless power consumption can be suppressed.
[In case of IF panel interface 307]
Next, the case of the IF board interface 307 will be described. When the CPU 301 accesses any one of the IF boards (n) from the IF board (1), in step S101, “1” is added to the power supply counter 160 for the IF board interface 307 in FIG. In S102, the setting value of the register 152d corresponding to the IF board interface 307 of the power supply setting register 152 is read. If the setting value of the register 152d is “0” (supply stop state) in Step S103, power supply is started in Step S104. In step S105 and S106, after waiting for the operation state, in step S107, power supply to the IF panel interface 307 is started. Further, when the CPU 301 ends access from the IF board (1) to any one of the IF boards (n), in FIG. 6, in step S201, “1” is set from the power supply counter 160 for the IF board interface 307. If the power supply counter 160 is 0 in step S202, the setting value of the register 152d corresponding to the IF board interface 307 of the power supply setting register 152 is set to "0" in step S203, and the IF board interface 307 is input. Stop power supply.

尚、ＩＦ盤インタフェース３０７は、ＩＦ盤（１）からＩＦ盤（ｎ）の各回路から定期的な制御情報を受け取った場合にも、電源制御処理部１５１に対して電源供給の開始要求を出力する。ここで、ＩＦ盤インタフェース３０７への電源供給が停止中であっても、ＩＦ盤（１）からＩＦ盤（ｎ）の各回路から制御情報の受信を検出する回路は動作しているものとする。この場合においても、制御情報の受け取り処理時のみＩＦ盤インタフェース３０７に電源供給が開始され、制御情報の受け取りが終了すると電源供給が停止される。   The IF board interface 307 outputs a power supply start request to the power control processing section 151 even when periodic control information is received from each circuit of the IF board (n) from the IF board (1). To do. Here, even if the power supply to the IF panel interface 307 is stopped, the circuit that detects reception of control information from each circuit of the IF panel (1) to the IF panel (n) is operating. . Also in this case, power supply to the IF panel interface 307 is started only during control information reception processing, and power supply is stopped when reception of control information is completed.

このようにして、アクセスしていないＩＦ盤インタフェース３０７への電源供給が適宜停止されるので無駄な電力消費を抑えることができる。
［ＩＦ盤（１）からＩＦ盤（ｎ）の場合］
次に、ＩＦ盤（１）からＩＦ盤（ｎ）の場合について説明する。尚、以下は図３のＩＦ盤（１）について説明するが他のＩＦ盤についても同様である。 In this manner, power supply to the IF panel interface 307 that is not being accessed is appropriately stopped, so that useless power consumption can be suppressed.
[IF board (1) to IF board (n)]
Next, the case of IF board (1) to IF board (n) will be described. In the following, the IF board (1) of FIG. 3 will be described, but the same applies to other IF boards.

図３のＩＦ盤（１）において、制御盤インタフェース４０１は、定期的に監視情報を制御盤２０２側に送信する。この時、制御盤インタフェース４０１は、内部カウンタによってクロックを計数し、所定数のクロックがカウントされる毎に電源制御部４０２に電源供給の開始を要求し、電源制御部４０２は、制御盤インタフェース４０１への電源供給を開始する。尚、内部カウンタには常時通電されている。そして、制御盤インタフェース４０１は、主信号インタフェース４０３から監視情報を収集して監視フレームを生成し、生成した監視フレームを制御盤２０２側に送信する。制御盤インタフェース４０１は、監視フレームの送信完了後、電源制御部４０２に電源供給の停止を要求し、電源制御部４０２は制御盤インタフェース４０１への電源供給を停止する。そして、再び、内部カウンタが所定数のクロックをカウントすると、電源制御部４０２に電源供給の開始を要求して同様の動作を繰り返す。   In the IF panel (1) of FIG. 3, the control panel interface 401 periodically transmits monitoring information to the control panel 202 side. At this time, the control panel interface 401 counts clocks by an internal counter, and requests the power supply control unit 402 to start power supply every time a predetermined number of clocks are counted. Start supplying power to the. The internal counter is always energized. The control board interface 401 collects monitoring information from the main signal interface 403 to generate a monitoring frame, and transmits the generated monitoring frame to the control board 202 side. After completing the transmission of the monitoring frame, the control panel interface 401 requests the power control unit 402 to stop power supply, and the power control unit 402 stops power supply to the control panel interface 401. When the internal counter again counts a predetermined number of clocks, the power controller 402 is requested to start power supply and the same operation is repeated.

尚、上記の説明では、制御盤インタフェース４０１の内部カウンタが定期的に電源制御部４０２に電源供給の開始を要求するようにしたが、制御盤インタフェース４０１が制御盤２０２のＩＦ盤インタフェース３０７からアクセス要求信号を受け取った場合に電源制御部４０２に電源供給の開始を要求するようにしても構わない。尚、この場合はＩＦ盤インタフェース３０７からアクセス要求信号を受信する回路には常時通電されているものとする。   In the above description, the internal counter of the control panel interface 401 periodically requests the power control unit 402 to start power supply. However, the control panel interface 401 is accessed from the IF panel interface 307 of the control panel 202. When the request signal is received, the power supply control unit 402 may be requested to start power supply. In this case, it is assumed that the circuit that receives the access request signal from the IF panel interface 307 is always energized.

ここで、電源制御部４０２は、図１で説明した電源制御部１５０に相当する。つまり、図３の制御盤２０２の電源制御部１５０と同じ役割を各ＩＦ盤で行う。図３の制御盤２０２の場合と異なるのは、電源制御処理部１５１に対応する処理ブロック（電源制御処理部４０１ａ）が制御盤インタフェース４０１に搭載されていることである。内部カウンタが所定数のクロックをカウントした時に、電源制御処理部４０１ａが動作して電源制御部４０２に制御盤インタフェース４０１や主信号インタフェース４０３への電源供給の開始または停止を制御する。また、制御盤２０２の電源制御部１５０と同様に、電源制御部４０２にも電源供給設定レジスタ１５２，電源供給モジュール１５３および動作状態レジスタ１５４が配置されている。   Here, the power supply control unit 402 corresponds to the power supply control unit 150 described with reference to FIG. That is, each IF board performs the same role as the power supply control unit 150 of the control board 202 of FIG. A difference from the control panel 202 of FIG. 3 is that a processing block (power control processing unit 401 a) corresponding to the power control processing unit 151 is mounted on the control panel interface 401. When the internal counter counts a predetermined number of clocks, the power supply control processing unit 401a operates to control the power supply control unit 402 to start or stop power supply to the control panel interface 401 and the main signal interface 403. Similarly to the power control unit 150 of the control panel 202, the power control unit 402 is also provided with a power supply setting register 152, a power supply module 153, and an operation state register 154.

尚、制御盤２０２側のＩＦ盤インタフェース３０７に、各ＩＦ盤の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４に対応するサブレジスタをそれぞれＩＦ盤の数だけ配置して、常に各ＩＦ盤の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４の値がわかるようにしても構わない。これにより、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２が当該ＩＦ盤に電源を供給していない時でも、制御盤２０２のＣＰＵ３０１は、ＩＦ盤（１）からＩＦ盤（ｎ）の電源制御部４０２内部の電源供給設定レジスタ１５２および動作状態レジスタ１５４の値を知ることができる。この結果、ＣＰＵ３０１は、制御盤２０２内部の回路（ＦＬＡＳＨメモリ部３０４，外部インタフェース３０５，警報インタフェース３０６およびＩＦ盤インタフェース３０７など）と同様に、別の回路パッケージになっているＩＦ盤（１）からＩＦ盤（ｎ）の電源供給の開始または停止を遠隔制御することができる。   The IF panel interface 307 on the control panel 202 side is provided with sub registers corresponding to the power supply setting register 152 and the operation state register 154 in the power control unit 402 of each IF panel, respectively, corresponding to the number of IF panels. The values of the power supply setting register 152 and the operation state register 154 in the power control unit 402 of each IF panel may be known. Thereby, even when the power control unit 402 of the IF board (n) does not supply power to the IF board (1) from the IF board (1), the CPU 301 of the control board 202 causes the IF board (1) to the IF board (n The values of the power supply setting register 152 and the operation state register 154 inside the power supply control unit 402 can be known. As a result, the CPU 301, like the internal circuit of the control panel 202 (FLASH memory unit 304, external interface 305, alarm interface 306, IF panel interface 307, etc.), from the IF panel (1) in a separate circuit package. The start or stop of the power supply to the IF panel (n) can be remotely controlled.

以上、本実施形態に係る電源供給制御装置１０１について説明してきたが、電源供給制御装置１０１を搭載する通信装置２００は、通信装置２００を構成する複数の回路パッケージ毎に電源供給の制御を動的に行うことができるので、必要な機能の回路の動作時のみ当該回路パッケージに電源を供給することが可能となり、通信装置２００全体の消費電力を大幅に低減することができる。   The power supply control device 101 according to the present embodiment has been described above. However, the communication device 200 in which the power supply control device 101 is mounted dynamically controls power supply for each of a plurality of circuit packages constituting the communication device 200. Therefore, it is possible to supply power to the circuit package only during operation of a circuit having a required function, and the power consumption of the entire communication device 200 can be greatly reduced.

特に、機能別の回路パッケージ毎の動作状態を示すモニタ信号に応じて動作中または停止中の状態を示す動作状態レジスタを設けることにより、電源供給の開始要求を行った回路パッケージが確実に動作状態になったことを確認してから当該回路パッケージにアクセスするので、回路パッケージの立ち上がり速度が遅い場合でも確実にアクセスすることができる。   In particular, by providing an operation status register that indicates the operating or stopped status in response to a monitor signal that indicates the operating status of each circuit package by function, the circuit package that requested the start of power supply is reliably operating. Since the circuit package is accessed after confirming that the circuit package has been confirmed, the circuit package can be reliably accessed even when the rising speed of the circuit package is slow.

さらに、回路パッケージ毎に電源供給カウンタ１６０を設けて、当該回路パッケージに電源供給の開始要求を発行する毎に電源供給カウンタ１６０に「１」を加算し、当該回路パッケージに電源供給の停止要求を発行する毎に電源供給カウンタ１６０から「１」を減算するようにし、電源供給カウンタ１６０が０でない場合は当該当該回路パッケージへの電源供給を停止しないようにするので、複数のスレッドが同じ回路パッケージにアクセスする場合でも、他のスレッドが同じ回路パッケージにアクセス中である場合に誤って電源供給が停止されてしまうことを防止できる。   Further, a power supply counter 160 is provided for each circuit package, and every time a power supply start request is issued to the circuit package, “1” is added to the power supply counter 160, and a power supply stop request is issued to the circuit package. Every time it is issued, “1” is subtracted from the power supply counter 160. When the power supply counter 160 is not 0, power supply to the circuit package is not stopped. Even when accessing the power supply, it is possible to prevent the power supply from being erroneously stopped when another thread is accessing the same circuit package.

尚、図１の実施例では、電源供給制御装置１０１を通信装置２００に適用する場合について説明したが、通信装置である必要はなく、例えばモバイルパソコンや携帯電話機などの情報機器あるいは機能別に複数の回路で構成される装置であれば何でも適用可能である。そして、第１の実施形態に係る電源供給制御装置１０１を搭載することにより、使用していない回路への電源供給を動的に停止することができるので、装置全体の消費電力を大幅に低減することができる。   In the embodiment of FIG. 1, the case where the power supply control device 101 is applied to the communication device 200 has been described. However, the power supply control device 101 does not have to be a communication device, and a plurality of information devices or functions such as a mobile personal computer or a mobile phone are used. Any device can be applied as long as it is a circuit. By mounting the power supply control device 101 according to the first embodiment, power supply to circuits that are not in use can be dynamically stopped, thus greatly reducing the power consumption of the entire device. be able to.

以上、本発明に係る電源供給制御装置１０１について、実施例を挙げて説明してきたが、その精神またはその主要な特徴から逸脱することなく他の多様な形で実施することができる。そのため、上述した実施例はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。   The power supply control device 101 according to the present invention has been described with reference to the embodiments. However, the power supply control device 101 can be implemented in various other forms without departing from the spirit or main features thereof. For this reason, the above-described embodiment is merely an example in all respects and should not be interpreted in a limited manner. The present invention is defined by the claims, and the present invention is not limited to the text of the specification. Further, all modifications and changes belonging to the equivalent scope of the claims are within the scope of the present invention.

１０１・・・電源供給制御装置
１５０・・・電源制御部
１５１・・・電源制御処理部
１５２・・・電源供給設定レジスタ
１５２ａ，１５２ｂ，１５２ｃ，１５２ｄ・・・レジスタ
１５３・・・電源供給モジュール
１５３ａ，１５３ｂ，１５３ｃ・・・スイッチ回路
１５４・・・動作状態レジスタ
１５４ａ，１５４ｂ，１５４ｃ，１５４ｄ・・・レジスタ
１５５ａ・・・機能Ａ回路
１５５ｂ・・・機能Ｂ回路
１５５ｃ・・・機能Ｃ回路
１５６ａ，１５６ｂ，１５６ｃ・・・動作状態出力回路
１６０・・・電源供給カウンタ
２００・・・通信装置
２０１・・・ＷＤＭ多重部
２０２・・・制御盤
２０３・・・警報出力
２０４・・・パソコン
３０１・・・ＣＰＵ
３０１ａ・・・通信装置処理部
３０２・・・制御バス
３０３・・・ＲＡＭメモリ部
３０４・・・ＦＬＡＳＨメモリ部
３０５・・・外部インタフェース
３０６・・・警報インタフェース
３０７・・・ＩＦ盤インタフェース
４０１・・・制御盤インタフェース
４０１ａ・・・電源制御処理部
４０２・・・電源制御部
４０３・・・主信号インタフェース
（１）から（ｎ）・・・ＩＦ盤 DESCRIPTION OF SYMBOLS 101 ... Power supply control apparatus 150 ... Power supply control part 151 ... Power supply control process part 152 ... Power supply setting register 152a, 152b, 152c, 152d ... Register 153 ... Power supply module 153a , 153b, 153c... Switch circuit 154... Operation state registers 154a, 154b, 154c, 154d... Register 155a... Function A circuit 155b. 156b, 156c ... operation state output circuit 160 ... power supply counter 200 ... communication device 201 ... WDM multiplexing unit 202 ... control panel 203 ... alarm output 204 ... PC 301 ...・ CPU
301a ... Communication device processing unit 302 ... Control bus 303 ... RAM memory unit 304 ... FLASH memory unit 305 ... External interface 306 ... Alarm interface 307 ... IF board interface 401 ... Control panel interface 401a ... Power control processing unit 402 ... Power control unit 403 ... Main signal interface (1) to (n) ... IF panel

Claims (4)

ＣＰＵを中心とする制御盤と、前記制御盤に接続される機能別の複数の回路基盤と、で構成される装置の電源供給を制御する電源供給制御装置において、
前記回路毎に電源供給の開始または停止を設定する電源供給制御レジスタと、
前記電源供給制御レジスタの設定内容に応じて前記回路毎の電源制御を行う電源供給モジュールと、
前記ＣＰＵから前記回路に対して電源供給要求があった場合に、当該回路に対応する前記電源供給制御レジスタに電源供給の開始を設定し、アクセス終了後に当該回路に対応する前記電源供給制御レジスタに電源供給の停止を設定する電源供給制御部と
を前記制御盤および前記回路基盤の両方に設け、
前記制御盤は、前記各回路基盤への電源の供給を制御し、
前記各回路基盤は、自基盤内の各回路への電源の供給を制御する
ことを特徴とする電源供給制御装置。 In a power supply control device for controlling power supply of a device composed of a control panel centered on a CPU and a plurality of circuit boards for each function connected to the control panel ,
A power supply control register for setting start or stop of power supply for each circuit;
A power supply module that performs power control for each circuit according to the setting contents of the power supply control register;
When there is a power supply request from the CPU to the circuit, the power supply control register corresponding to the circuit is set to start power supply, and after the access is completed, the power supply control register corresponding to the circuit is set to the power supply control register. A power supply control unit for setting power supply stoppage is provided in both the control panel and the circuit board ,
The control panel controls the supply of power to each circuit board,
Each of the circuit boards controls power supply to each circuit in the board . 請求項１に記載の電源供給制御装置において、
前記機能別の回路毎に設けられた動作中または停止中を示すモニタ信号に応じて動作中または停止中の状態を設定する動作状態レジスタと
を更に設け、
前記電源供給制御部は、前記ＣＰＵから前記機能別の回路に対して電源供給要求があった場合に、当該機能別の回路に対応する前記電源供給制御レジスタに電源供給の開始を設定し、当該機能別の回路に対応する前記動作状態レジスタの状態が動作中になった後、当該機能別の回路に対してアクセスを実行する
ことを特徴とする電源供給制御装置。 In the power supply control device according to claim 1,
An operation state register for setting a state of operation or stop according to a monitor signal indicating operation or stop provided for each function-specific circuit;
The power supply control unit sets the start of power supply in the power supply control register corresponding to the function-specific circuit when the CPU requests power supply to the function-specific circuit. The power supply control device, wherein after the state of the operation state register corresponding to the function-specific circuit is in operation, access to the function-specific circuit is executed. 請求項１または２に記載の電源供給制御装置において、
前記電源供給制御部は、前記機能別の回路に対して電源供給要求がある毎に１を加算し、前記機能別の回路に対するアクセスを終了する毎に１を減算するカウンタレジスタを有する
ことを特徴とする電源供給制御装置。 In the power supply control device according to claim 1 or 2,
The power supply control unit includes a counter register that adds 1 each time a power supply request is made to the function-specific circuit and subtracts 1 each time access to the function-specific circuit is completed. A power supply control device. 請求項１から３のいずれか一項に記載の電源供給制御装置において、In the power supply control device according to any one of claims 1 to 3,
前記各回路基盤内の前記電源供給制御レジスタに対応するサブレジスタを前記制御盤に設けたA sub register corresponding to the power supply control register in each circuit board is provided in the control panel.
ことを特徴とする電源供給制御装置。A power supply control device.
JP2009180420A 2009-08-03 2009-08-03 Power supply control device Expired - Fee Related JP5280962B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009180420A JP5280962B2 (en) 2009-08-03 2009-08-03 Power supply control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009180420A JP5280962B2 (en) 2009-08-03 2009-08-03 Power supply control device

Publications (2)

Publication Number Publication Date
JP2011034381A JP2011034381A (en) 2011-02-17
JP5280962B2 true JP5280962B2 (en) 2013-09-04

Family

ID=43763382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009180420A Expired - Fee Related JP5280962B2 (en) 2009-08-03 2009-08-03 Power supply control device

Country Status (1)

Country Link
JP (1) JP5280962B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149093A (en) 2012-01-19 2013-08-01 Toshiba Corp Control device, control method, program, and electronic apparatus
JP2016212514A (en) * 2015-04-30 2016-12-15 富士通株式会社 Power-supply control apparatus and storage device
JP2015201228A (en) * 2015-06-17 2015-11-12 株式会社東芝 Control device, control method, program, and electronic apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02183356A (en) * 1989-01-10 1990-07-17 Fujitsu Ltd Main body processing wait control system for line adapter
JP3343346B2 (en) * 1990-11-28 2002-11-11 株式会社日立製作所 Power consumption control method, information processing device and composite parts
JP3344544B2 (en) * 1996-10-22 2002-11-11 株式会社東芝 Computer system
JP2004030100A (en) * 2002-06-25 2004-01-29 Mitsubishi Electric Corp Electric power management method, and computer
JP4839749B2 (en) * 2005-09-20 2011-12-21 日本電気株式会社 Computer, portable terminal device, power control method, power control program
JP5098330B2 (en) * 2006-12-28 2012-12-12 富士通株式会社 Power supply control circuit, power supply control device, power supply control system, and information processing device
JP5152197B2 (en) * 2007-12-19 2013-02-27 富士通株式会社 Power supply control method and apparatus

Also Published As

Publication number Publication date
JP2011034381A (en) 2011-02-17

Similar Documents

Publication Publication Date Title
TW200422819A (en) Method and apparatus for controlling a data processing system during debug
JP5939890B2 (en) Information processing apparatus, information processing apparatus control method, and program
JP5793011B2 (en) Printing apparatus, control method thereof, program, and storage medium
JP2011098561A (en) Controller for image processor
JP6210753B2 (en) Information processing device
JP2014010470A (en) Information processing device, control method of information processing device, and program
WO2011033626A1 (en) Computer system
JP6130520B2 (en) MULTISYSTEM SYSTEM AND MULTISYSTEM SYSTEM MANAGEMENT METHOD
JP2016045706A (en) Information processing device, peripheral device control method, and filter driver
US20180074566A1 (en) Information processing apparatus, method for controlling the same, and non-transitory computer-readable storage medium
US8667181B2 (en) Communication device
JP5280962B2 (en) Power supply control device
US8832483B1 (en) System-on-chip with power-save mode processor
US9392133B2 (en) Information processing apparatus and image forming apparatus
JP5332257B2 (en) Server system, server management method, and program thereof
US20110113177A1 (en) Server and update method thereof
JP6702790B2 (en) Information processing apparatus having network interface having proxy response function
JP2012116138A (en) Control device, control program, and image forming device
EP3391213A1 (en) Method and arrangement for utilization of a processing arrangement
JP2009169738A (en) Electronic equipment and method for controlling electronic equipment
JP6396352B2 (en) Semiconductor device
JP6697102B1 (en) Information processing apparatus, information processing apparatus control method, and information processing apparatus control program
TWI533215B (en) Power-on method and related server device
JP2015148978A (en) Information processor and control method for information processor
JP2011079176A (en) Controller for image processor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5280962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees