JP5276151B2 - 画像表示装置及びその周波数調整方法 - Google Patents
画像表示装置及びその周波数調整方法 Download PDFInfo
- Publication number
- JP5276151B2 JP5276151B2 JP2011239209A JP2011239209A JP5276151B2 JP 5276151 B2 JP5276151 B2 JP 5276151B2 JP 2011239209 A JP2011239209 A JP 2011239209A JP 2011239209 A JP2011239209 A JP 2011239209A JP 5276151 B2 JP5276151 B2 JP 5276151B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- division ratio
- dot clock
- frequency division
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、
を有し、
前記CPU部は、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記PLL部の分周比を再設定することを特徴とする。
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、
を備えた画像表示装置により、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するための周波数調整方法であって、
前記CPU部が、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、
前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、
該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、
該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、
該算出した分周比を基に前記PLL部の分周比を再設定することを特徴とする。
n'=n×E/W
で求める。さらに、本発明では算出したn'を4の倍数に変換する(ステップS6)。
n'=1344×1024/1025=1342(少数点以下切り捨て)
となる。
n'=INT((1342+2)/4)×4=1344
を求め、n'を4の倍数に変換する。ここで、INTは、計算結果の少数点以下を切り捨てて整数のみを抽出する演算を示している。この演算は、変換前の数値を、その近傍の4の倍数の数値に「1捨2入」する処理に等しい。
n''=n'×E/W'
で求める。ここでは、算出したn''を4の倍数に変換することなくPLL部2の分周器24に設定して処理を終了する。
(第1実施例)
第1実施例は画像処理装置にXGAに対応する1024×768(60Hz)のアナログ映像信号が入力される例である。この場合、入力信号の垂直同期周波数は60、004Hz(周期16.666ms)、水平同期周波数は48、363KHz(周期20.677μs)、垂直総ライン数は806(=16.666/20.677×1000)、水平総ドット数は1344である。なお、取り込み幅Eは、フレームメモリ7の記憶容量の制限から1024とする。
n'=1344×1024/1025=1342(少数点以下切り捨て)
となる。
n'=INT((1342+2)/4)×4=1344
を求め、n'を4の倍数に変換する。
n''=1344×1024/1024=1344となる。
(第2実施例)
第2実施例は画像処理装置に1280×768(60Hz)の映像信号が入力される例である。
n'=1344×1024/1019=1350(少数点以下切り捨て)
となる。
n'=INT((1350+2)/4)×4=1352
を求め、n'を4の倍数に変換する。
n''=1352×1024/1025=1350となる。
(第3実施例)
第3実施例は画像処理装置にSXGAに対応する1280×1024(60Hz)の映像信号が入力される例である。
n'=1350×1024/1023=1351(少数点以下切り捨て)
となる。
n'=INT((1351+2)/4)×4=1352
を求め、n'を4の倍数に変換する。
n''=1352×1024/1025=1350となる。
2 PLL部
3 同期検出部
4 映像検出部
5 CPU部
6 映像処理部
7 フレームメモリ
8 表示部
11 CPU
12 主記憶装置
13 記録媒体
14 データ蓄積装置
15 メモリ制御インタフェース
16 インタフェース部
17 バス
21 位相比較器
22 チャージポンプ
23 VCO
24 分周器
25 遅延量調整回路
26 バッファ
Claims (10)
- アナログ映像信号と同期信号を含む映像信号が入力される画像表示装置であって、
前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、
を有し、
前記CPU部は、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、該算出した分周比を基に前記PLL部の分周比を再設定することを特徴とする画像表示装置。 - 前記分周比として設定される第1の値は、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出されることを特徴とする請求項1記載の画像表示装置。
- 前記同期信号情報は、水平同期周波数及び垂直同期周波数、または垂直総ライン数であることを特徴とする請求項1または2記載の画像表示装置。
- 前記CPU部は、
前記分周比を再設定した後、前記映像信号に対する前記再生ドットクロックの位相調整を再び実施する請求項1乃至3のいずれか1項に記載の画像表示装置。 - アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、
を備えた画像表示装置により、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するための周波数調整方法であって、
前記CPU部が、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、
前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、
該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、
該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、
該算出した分周比を基に前記PLL部の分周比を再設定することを特徴とする周波数調整方法。 - 前記分周比として設定される第1の値は、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出されることを特徴とする請求項5記載の周波数調整方法。
- 前記同期信号情報は、水平同期周波数及び垂直同期周波数、または垂直総ライン数であることを特徴とする請求項5または6記載の周波数調整方法。
- アナログ映像信号と同期信号を含む映像信号が入力されると、前記同期信号に含まれる水平同期信号及び垂直同期信号から同期信号情報を検出する同期検出部と、
分周比を基に前記水平同期信号を逓倍して再生ドットクロックを生成するPLL部と、
前記再生ドットクロックを用いて前記アナログ映像信号をデジタル映像信号に変換するA/D変換部と、
前記再生ドットクロックを用いて、前記デジタル映像信号に含まれる、表示対象となる水平方向の映像信号のデータ数である水平表示幅を測定する映像検出部と、
前記デジタル映像信号の水平方向に対し所定の取り込み幅で取り込み、前記デジタル映像信号をフレーム単位で保持するフレームメモリと、
前記PLL部、前記同期検出部及び前記映像検出部を制御するCPU部と、
を備えた画像表示装置における、外部から入力された前記映像信号に対応して前記再生ドットクロックの周波数を調整するためのプログラムであって、
前記映像信号が入力されると、前記同期信号情報を基に該映像信号の種類を判別し、
前記PLL部の分周比を該判別した映像信号の種類に対応する予め決められた値に基づく第1の値に設定し、
該第1の値に設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を算出すると共に、算出した該分周比を4の倍数に変換し、該変換後の分周比を第2の値として前記PLL部の分周比を設定し、
該第2の値で設定した分周比を基に前記PLL部で生成した再生ドットクロックを用いて前記映像信号に対する前記再生ドットクロックの位相調整を実施し、前記位相調整終了後の再生ドットクロックを用いて前記映像検出部で測定された水平表示幅と前記取り込み幅とが一致するように前記分周比を再度計算し、
該算出した分周比を基に前記PLL部の分周比を再設定する処理を前記CPU部に実行させるためのプログラム。 - 前記分周比として設定される第1の値を、前記入力される映像信号の種類に応じて予め決められた水平総ドット数に基づいて算出するための請求項8記載のプログラム。
- 前記同期信号情報が、水平同期周波数及び垂直同期周波数、または垂直総ライン数である請求項8または9記載のプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011239209A JP5276151B2 (ja) | 2011-10-31 | 2011-10-31 | 画像表示装置及びその周波数調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011239209A JP5276151B2 (ja) | 2011-10-31 | 2011-10-31 | 画像表示装置及びその周波数調整方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007029212A Division JP4932517B2 (ja) | 2007-02-08 | 2007-02-08 | 画像表示装置及びその周波数調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012068658A JP2012068658A (ja) | 2012-04-05 |
JP5276151B2 true JP5276151B2 (ja) | 2013-08-28 |
Family
ID=46165940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011239209A Expired - Fee Related JP5276151B2 (ja) | 2011-10-31 | 2011-10-31 | 画像表示装置及びその周波数調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5276151B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5402148A (en) * | 1992-10-15 | 1995-03-28 | Hewlett-Packard Corporation | Multi-resolution video apparatus and method for displaying biological data |
JPH08254970A (ja) * | 1995-03-16 | 1996-10-01 | Hitachi Ltd | ディスプレイ装置 |
JP3220023B2 (ja) * | 1996-09-18 | 2001-10-22 | 日本電気株式会社 | 液晶表示装置 |
JP2000276092A (ja) * | 1999-03-23 | 2000-10-06 | Matsushita Electric Ind Co Ltd | ドットクロック再生装置 |
JP2000305555A (ja) * | 1999-04-19 | 2000-11-02 | Sony Corp | 画像表示装置 |
JP4154820B2 (ja) * | 1999-12-09 | 2008-09-24 | 三菱電機株式会社 | 画像表示装置のドットクロック調整方法およびドットクロック調整装置 |
JP2001209366A (ja) * | 2000-01-25 | 2001-08-03 | Matsushita Electric Ind Co Ltd | サンプリングクロック制御回路 |
JP2006234873A (ja) * | 2005-02-22 | 2006-09-07 | Seiko Epson Corp | プロジェクタ及びその表示モード判別方法 |
JP4932517B2 (ja) * | 2007-02-08 | 2012-05-16 | Necディスプレイソリューションズ株式会社 | 画像表示装置及びその周波数調整方法 |
-
2011
- 2011-10-31 JP JP2011239209A patent/JP5276151B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012068658A (ja) | 2012-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4932517B2 (ja) | 画像表示装置及びその周波数調整方法 | |
TWI462573B (zh) | 顯示時序控制電路及其方法 | |
TWI397055B (zh) | 模式偵測電路與方法 | |
JP4154820B2 (ja) | 画像表示装置のドットクロック調整方法およびドットクロック調整装置 | |
JPWO2011039852A1 (ja) | 映像表示装置および映像表示方法 | |
JP3487803B2 (ja) | サンプリングクロックの調整方法及びディジタル表示装置用のインターフェイス回路 | |
CN102376289B (zh) | 显示时序控制电路及其方法 | |
US7535982B2 (en) | Method and apparatus for adjusting phase of sampling frequency of ADC | |
JPH1188722A (ja) | 位相調整装置、位相調整方法及び表示装置 | |
JP5276151B2 (ja) | 画像表示装置及びその周波数調整方法 | |
WO2012111120A1 (ja) | 画像表示装置及びそのクロック周波数調整方法 | |
JP2001249637A (ja) | 表示装置 | |
TW514858B (en) | Novel display method and structure | |
JP4744212B2 (ja) | 画像表示装置の制御方法及び画像表示装置 | |
KR100705835B1 (ko) | 해상도 판단 장치 및 해상도 판단 방법 | |
TWM575585U (zh) | Video automatic detection phase synchronization system | |
JP2009267793A (ja) | 映像信号処理装置 | |
JP2001188503A (ja) | 画像表示装置、水平有効画素数検出装置および画像表示方法 | |
JP2010050633A (ja) | 映像信号用同期信号生成装置 | |
JP2017049544A (ja) | 表示システム、表示装置、及び表示システムの制御方法 | |
JP2000050150A (ja) | 撮像装置 | |
JP2713063B2 (ja) | デジタル画像生成装置 | |
JP2016163334A (ja) | 同期信号生成装置、同期信号生成方法、映像処理装置、およびプログラム | |
JP2001265276A (ja) | ドットマトリクス型ディスプレイ用表示調整方法及び表示装置 | |
JP2005278088A (ja) | 外部同期信号生成回路および位相差測定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130516 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5276151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |