JP5258219B2 - Memory card having a plurality of interfaces, reset control method thereof, and reset control system - Google Patents

Memory card having a plurality of interfaces, reset control method thereof, and reset control system Download PDF

Info

Publication number
JP5258219B2
JP5258219B2 JP2007183438A JP2007183438A JP5258219B2 JP 5258219 B2 JP5258219 B2 JP 5258219B2 JP 2007183438 A JP2007183438 A JP 2007183438A JP 2007183438 A JP2007183438 A JP 2007183438A JP 5258219 B2 JP5258219 B2 JP 5258219B2
Authority
JP
Japan
Prior art keywords
interface
reset
memory card
interfaces
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007183438A
Other languages
Japanese (ja)
Other versions
JP2008021317A (en
Inventor
鍾 相 崔
盛 鉉 金
聖 賢 金
相 範 金
重 ▲チュル▼ 尹
相 旭 姜
哲 準 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060065539A external-priority patent/KR100764743B1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008021317A publication Critical patent/JP2008021317A/en
Application granted granted Critical
Publication of JP5258219B2 publication Critical patent/JP5258219B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07733—Physical layout of the record carrier the record carrier containing at least one further contact interface not conform ISO-7816

Description

本発明はメモリカード及びそのリセット制御方法に係り、より詳細には、複数のインターフェースを有するメモリカード及びそのリセット制御方法に関する。   The present invention relates to a memory card and a reset control method thereof, and more particularly to a memory card having a plurality of interfaces and a reset control method thereof.

カード（例えば、スマートカード、ＳＩＭカード、フラッシュカードなど）はホストに接続されるとき、動作する。このようなカードとともに動作するホストの種類は増加している。このようなホストには、携帯電話機、ＭＰ３プレーヤー、携帯型メディアプレーヤ（ＰＭＰ）などがある。   Cards (eg, smart cards, SIM cards, flash cards, etc.) work when connected to a host. The types of hosts that work with such cards are increasing. Such hosts include mobile phones, MP3 players, and portable media players (PMP).

従来のカードでは、複数のコントローラは、対応する複数のインターフェースを介して１つのホストと通信する。例えば、第１コントローラは第１インターフェースを介してホストと通信し、第２コントローラは第２インターフェースを介してホストと通信し、また第３コントローラは第３インターフェースを介してホストと通信する。ここで、インターフェースは、ＵＳＢインターフェース、ＣＦインターフェース、スマートカードの国際規格であるＩＳＯ７８１６インターフェースなどを含む。従来のカードは、さらにリセットユニットを含む。リセットユニットは、複数のインターフェースを経由してホストから複数のリセット信号を入力され、複数のコントローラ（すなわちカード全体）をリセットする。   In conventional cards, multiple controllers communicate with a single host via corresponding multiple interfaces. For example, the first controller communicates with the host via the first interface, the second controller communicates with the host via the second interface, and the third controller communicates with the host via the third interface. Here, the interface includes a USB interface, a CF interface, an ISO 7816 interface that is an international standard for smart cards, and the like. The conventional card further includes a reset unit. The reset unit receives a plurality of reset signals from the host via a plurality of interfaces, and resets a plurality of controllers (that is, the entire card).

言い換えれば、従来のカードに複数のインターフェースのうちでいずれか１つを介してリセット信号が入力されるとき、カード全体がリセットされる。このような理由によって、従来、ホストとカードが複数のインターフェースを用いて通信する間、ホストとカードとは複数のインターフェースを用いて同時に通信することができなかった。   In other words, when the reset signal is input to the conventional card via any one of the plurality of interfaces, the entire card is reset. For these reasons, conventionally, the host and the card cannot communicate simultaneously using the plurality of interfaces while the host and the card communicate using the plurality of interfaces.

本発明は、上述の技術的課題を解決するためになされたものであり、いずれか１つのインターフェースを介してリセット信号が入力されるとき、他のインターフェースによる通信防止ができないようにするメモリカード及びそのリセット制御方法を提供することを目的とする。   The present invention has been made to solve the above-described technical problem. When a reset signal is input through any one of the interfaces, a memory card that prevents communication from being prevented by another interface and An object of the present invention is to provide a reset control method.

本発明はメモリカードのリセット方法に関する。前記メモリカードは複数のインターフェースと複数の機能ブロックとを有し、それぞれの機能ブロックは対応するインターフェースと関連する。前記メモリカードのリセット方法は、前記複数のインターフェースのうち選択されたインターフェースのためのリセット信号を検出する段階、及び前記選択されたインターフェースと関連する機能ブロックをインタラプトする段階、を含む。   The present invention relates to a memory card reset method. The memory card has a plurality of interfaces and a plurality of functional blocks, and each functional block is associated with a corresponding interface. The memory card reset method includes a step of detecting a reset signal for a selected interface among the plurality of interfaces, and a step of interrupting a functional block associated with the selected interface.

本発明の望ましい実施形態は、前記メモリカードのパワー状態がターンオンされるとき、前記複数の機能ブロックを全てリセットする段階をさらに含んでもよい。前記インタラプト段階の以前に、前記選択されたインターフェース以外の他のインターフェースの状態を決定する段階をさらに含んでもよい。前記選択されたインターフェース以外に他のどんなインターフェースも活性化されない場合には、前記複数の機能ブロックを全てリセットする。   The preferred embodiment of the present invention may further include resetting all the plurality of functional blocks when the power state of the memory card is turned on. The method may further include determining a state of an interface other than the selected interface before the interrupting step. If no other interface other than the selected interface is activated, all the plurality of functional blocks are reset.

他の実施形態として、前記リセット信号を検出する段階は、前記リセット信号が入力される段階と、前記リセット信号と関連する前記選択されたインターフェースを検出する段階と、前記選択されたインターフェースがインタラプトされるように出力する段階と、を含む。   In another embodiment, detecting the reset signal includes: inputting the reset signal; detecting the selected interface associated with the reset signal; and interrupting the selected interface. And outputting.

本発明はさらに、メモリカードのリセット制御装置に関する。前記メモリカードは複数のインターフェースと複数の機能ブロックとを有し、それぞれの機能ブロックは対応するインターフェースと関連する。前記リセット制御装置は、リセット信号を受信する前記複数のインターフェースのうち１つを検出するインターフェース検出器と、前記複数のインターフェース及び前記インターフェース検出器のインターフェースからリセット信号を入力され、、インタラプトされる選択されたインターフェースと関連するインタラプト信号を出力するリセットブロックと、前記インタラプト信号を受信し、前記選択されたインターフェースと関連する機能ブロックをインタラプトするプロセッサと、を含む。   The present invention further relates to a memory card reset control device. The memory card has a plurality of interfaces and a plurality of functional blocks, and each functional block is associated with a corresponding interface. The reset control device receives an interface detector that detects one of the plurality of interfaces that receives a reset signal, and receives a reset signal from the plurality of interfaces and the interface of the interface detector, and is selected to be interrupted. A reset block for outputting an interrupt signal associated with the selected interface, and a processor for receiving the interrupt signal and interrupting a functional block associated with the selected interface.

本発明の望ましい実施形態は、前記複数の機能ブロックを全てリセットするための電源管理器をさらに含み、前記リセットブロックは、前記メモリカードの電源状態がターンオンされるとき、前記電源管理器にリセット信号を出力する。   A preferred embodiment of the present invention further includes a power manager for resetting all of the plurality of functional blocks, and the reset block receives a reset signal when the power state of the memory card is turned on. Is output.

他の実施形態として、前記インターフェース検出器は、前記選択されたインターフェース以外の他のインターフェースの状態を検出する。また、前記複数の機能ブロックを全てリセットするための電源管理器をさらに含み、前記選択されたインターフェース以外の他のどんなインターフェースも活性化されないとき、前記リセットブロックはリセット信号を前記電源管理器に出力する。   In another embodiment, the interface detector detects a state of an interface other than the selected interface. In addition, the power management device further includes a power management unit for resetting all of the plurality of functional blocks, and the reset block outputs a reset signal to the power management device when no other interface other than the selected interface is activated. To do.

本発明のメモリカードは、複数のインターフェースと、それぞれの機能ブロックが対応するインターフェースと関連する複数の機能ブロックと、リセット信号を受信する前記複数のインターフェースのうち１つを検出するインターフェース検出器と、前記複数のインターフェース及び前記インターフェース検出器のインターフェースからリセット信号を入力され、インタラプトされる選択されたインターフェースを出力するリセットブロックと、前記選択されたインターフェースと関連する機能ブロックをインタラプトするプロセッサと、を含む。   The memory card of the present invention includes a plurality of interfaces, a plurality of function blocks associated with the interface to which each function block corresponds, an interface detector that detects one of the plurality of interfaces that receives a reset signal, A reset block that receives a reset signal from the plurality of interfaces and an interface of the interface detector and outputs a selected interface to be interrupted; and a processor that interrupts a functional block associated with the selected interface. .

実施形態として、前記複数のインターフェース及び前記複数の機能ブロックは前記メモリカードの他の部分に存在し、互いに通信することができる。前記複数の機能ブロックは単一のコントローラ内に集積される。   As an embodiment, the plurality of interfaces and the plurality of functional blocks exist in other parts of the memory card and can communicate with each other. The plurality of functional blocks are integrated in a single controller.

他の実施形態は、前記複数の機能ブロックを全てリセットするための電源管理器をさらに含み、前記リセットブロックは、前記メモリカードの電源状態がターンオンされるとき、前記電源管理器にリセット信号を出力する。   Another embodiment further includes a power manager for resetting all of the plurality of functional blocks, and the reset block outputs a reset signal to the power manager when a power state of the memory card is turned on. To do.

前記インターフェース検出器は、前記選択されたインターフェースの以外の他のインターフェースの状態を検出する。また、前記複数の機能ブロックを全てリセットするための電源管理器をさらに含み、前記選択されたインターフェース以外の他のどんなインターフェースも活性化されないとき、前記リセットブロックは、リセット信号を前記電源管理器に出力する。   The interface detector detects a state of an interface other than the selected interface. The power management device further includes a power manager for resetting all of the plurality of functional blocks, and when no other interface other than the selected interface is activated, the reset block sends a reset signal to the power management device. Output.

本発明によるリセット制御システムは、ホストと、カードと、前記ホストと前記カードとの間にある複数のインターフェースと、前記カード上にあって、それぞれが対応するインターフェースと関連する複数の機能ブロックと、前記カード上にあって、前記ホストからリセット信号を受信する前記複数のインターフェースのうち１つを検出するインターフェース検出器と、前記カード上にあって、前記複数のインターフェース及び前記インターフェース検出器のインターフェースからリセット信号を受信し、インタラプトされる選択されたインターフェースを出力するリセットブロックと、前記カード上にあって、前記選択されたインターフェースと関連する機能ブロックをインタラプトするプロセッサと、を含む。   A reset control system according to the present invention comprises a host, a card, a plurality of interfaces between the host and the card, a plurality of functional blocks on the card, each associated with a corresponding interface, An interface detector on the card for detecting one of the plurality of interfaces receiving a reset signal from the host; and on the card from the interfaces of the plurality of interfaces and the interface detector. A reset block for receiving a reset signal and outputting a selected interface to be interrupted; and a processor on the card for interrupting a functional block associated with the selected interface.

本発明によるメモリカード、そのリセット制御方法及びリセット制御システムは、リセット信号の入力の際に正常動作をしている他のインターフェースに影響を及ぼさないように多重インターフェース動作を制御することができる。   The memory card, the reset control method and the reset control system according to the present invention can control the multi-interface operation so as not to affect other interfaces operating normally when the reset signal is input.

以下、当業者が本発明の技術的思想を容易に実施することができるように、本発明の実施形態を添付の図を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

図１は、本発明の実施形態によるホスト１１０と通信するカード１００を示すブロック図である。図１に示したように、ホスト１１０はホストブロック１０を含む。ホストブロック１０は、複数のインターフェース、すなわち、第１ないし第３インターフェース１１、１２、１３を含む。   FIG. 1 is a block diagram illustrating a card 100 that communicates with a host 110 according to an embodiment of the present invention. As shown in FIG. 1, the host 110 includes a host block 10. The host block 10 includes a plurality of interfaces, that is, first to third interfaces 11, 12, and 13.

カード１００は、メモリ３２、インターフェースブロック５０、インターフェース検出器５５、システムバス６０、電源管理ユニットＰＭＵ６２、中央処理装置ＣＰＵ６４、コントローラ７０、及びリセットブロック８０を含む。インターフェースブロック５０は、複数のインターフェース、すなわち、第１ないし第３インターフェース５１、５２、５３を含む。コントローラ７０は、複数の機能ブロック、すなわち、第１ないし第３機能ブロック７１、７２、７３を含む。それぞれの機能ブロックはそれぞれのインターフェースに対応する。ホスト１１０とカード１００とのインターフェースはどんな種類も可能である。例えば、ＭＭＣインターフェース、ＵＳＢインターフェース、ＣＦインターフェース、ＩＳＯ７８１６インターフェースなどを用いることができる。   The card 100 includes a memory 32, an interface block 50, an interface detector 55, a system bus 60, a power management unit PMU 62, a central processing unit CPU 64, a controller 70, and a reset block 80. The interface block 50 includes a plurality of interfaces, that is, first to third interfaces 51, 52, 53. The controller 70 includes a plurality of functional blocks, that is, first to third functional blocks 71, 72, 73. Each functional block corresponds to a respective interface. Any kind of interface between the host 110 and the card 100 is possible. For example, an MMC interface, a USB interface, a CF interface, an ISO7816 interface, or the like can be used.

インターフェース検出器５５は、インターフェースブロック５０にあるインターフェースのうち、ホスト１１０と通信しているインターフェースを検出する。そして、インターフェース検出器５５は、検出情報をリセットブロック８０に提供する。リセットブロック８０には、インターフェースブロック５０を経由して、ホスト１１０からリセット信号ＲＳＴが入力される。リセットブロック８０は、インターフェースブロック５０内のインターフェースからリセット信号ＲＳＴを入力され、信号を発生する。また、リセットブロック８０は、インターフェース検出器５５によってインターフェースが検出され、活性化されることによって、信号を出力する。   The interface detector 55 detects an interface communicating with the host 110 among the interfaces in the interface block 50. The interface detector 55 then provides the detection information to the reset block 80. A reset signal RST is input from the host 110 to the reset block 80 via the interface block 50. The reset block 80 receives a reset signal RST from an interface in the interface block 50 and generates a signal. The reset block 80 outputs a signal when the interface is detected and activated by the interface detector 55.

例えば、もし唯一活性化されたインターフェースがリセット信号ＲＳＴを伝送するインターフェースであれば、リセットブロック８０は、電源管理ユニットＰＭＵ６２にリセット信号を出力する。そして、リセットブロック８０は、メモリカード１００全体、すなわち、コントローラ７０内のすべての機能ブロックをリセットする。もし、リセット信号ＲＳＴを伝送するインターフェース以外に他のインターフェースが活性化されると、リセットブロック８０は、中央処理装置ＣＰＵ６４にインタラプト信号を出力する。中央処理装置ＣＰＵ６４は、コントローラ７０内の対応する特定機能ブロックによってのみリセットされる。リセット信号ＲＳＴはその特定機能ブロックから伝送される。   For example, if the only activated interface is an interface that transmits the reset signal RST, the reset block 80 outputs a reset signal to the power management unit PMU 62. The reset block 80 resets the entire memory card 100, that is, all the functional blocks in the controller 70. If an interface other than the interface that transmits the reset signal RST is activated, the reset block 80 outputs an interrupt signal to the central processing unit CPU64. The central processing unit CPU 64 is reset only by the corresponding specific function block in the controller 70. The reset signal RST is transmitted from the specific functional block.

例として、メモリカード１００が第１及び第２インターフェース５１、５２を介してホスト１１０と同時に通信すると仮定する。もし、リセットブロック８０に第２インターフェース５２を介してリセット信号ＲＳＴが入力されれば、リセットブロック８０は、中央処理装置ＣＰＵ６４にインタラプト信号を出力する。中央処理装置６４は、リセットブロック８０からインタラプト信号を入力され、第２インターフェース５２に対応する第２機能ブロック７２のみをリセットする。もし、リセットブロック８０に第１インターフェース５１を経由してリセット信号ＲＳＴが入力されると、リセットブロック８０は、電源管理ユニットＰＭＵ６２にリセット信号を出力する。電源管理ユニットＰＭＵ６２は、リセットブロック８０からのリセット信号に応答して、メモリカードの全体、すなわちコントローラ７０内のすべての機能ブロックをリセットする。   As an example, assume that the memory card 100 communicates simultaneously with the host 110 via the first and second interfaces 51, 52. If the reset signal RST is input to the reset block 80 via the second interface 52, the reset block 80 outputs an interrupt signal to the central processing unit CPU64. The central processing unit 64 receives an interrupt signal from the reset block 80 and resets only the second function block 72 corresponding to the second interface 52. If the reset signal RST is input to the reset block 80 via the first interface 51, the reset block 80 outputs a reset signal to the power management unit PMU62. In response to a reset signal from the reset block 80, the power management unit PMU 62 resets the entire memory card, that is, all the functional blocks in the controller 70.

図２は、本発明の実施形態によるリセットブロック８０のブロック図を詳細に示している。図２に示したように、リセットブロック８０は、リセット管理器８１、パワーオンリセット回路ＰＯＲ８２、及びソフトウエアリセット部８３を含む。リセット管理器８１には、インターフェースブロック、すなわち第１ないし第３インターフェース５１、５２、５３から信号が入力される。また、リセット管理器８１には、インターフェース検出器５５、パワーオンリセット回路８２、及びソフトウエアリセット部８３からそれぞれの信号が入力される。リセット管理器８１は、入力された信号に応答して、電源管理ユニットＰＭＵ６２にリセット信号を出力し、中央処理装置ＣＰＵ６４にインタラプト信号を出力する。   FIG. 2 shows a detailed block diagram of the reset block 80 according to an embodiment of the present invention. As shown in FIG. 2, the reset block 80 includes a reset manager 81, a power-on reset circuit POR 82, and a software reset unit 83. A signal is input to the reset manager 81 from the interface block, that is, the first to third interfaces 51, 52, and 53. The reset manager 81 receives signals from the interface detector 55, the power-on reset circuit 82, and the software reset unit 83. In response to the input signal, the reset manager 81 outputs a reset signal to the power management unit PMU 62 and outputs an interrupt signal to the central processing unit CPU 64.

メモリカード１００がパワーオンされるとき、パワーオンリセット回路８２は、リセット管理器８１にリセット信号を出力する。ソフトウエアリセット部８３は、メモリカード１００が正常に動作する間、ソフトウエアリセット信号（例えば、インタラプト信号）を発生する。リセット信号がパワーオンリセット回路８２から出力されるとき、電源管理ユニットＰＭＵ６２は、メモリカード１００の全体をリセットする。インタラプト信号がソフトリセット部８３から出力されるとき、中央処理装置ＣＰＵ６４はメモリカード１００内にある特定の機能ブロックのみをリセットする。   When the memory card 100 is powered on, the power-on reset circuit 82 outputs a reset signal to the reset manager 81. The software reset unit 83 generates a software reset signal (for example, an interrupt signal) while the memory card 100 operates normally. When the reset signal is output from the power-on reset circuit 82, the power management unit PMU 62 resets the entire memory card 100. When the interrupt signal is output from the soft reset unit 83, the central processing unit CPU 64 resets only a specific functional block in the memory card 100.

図３は、本発明の実施形態によるメモリカード１００のリセット方法を示すフローチャートである。Ｓ１１０段階では、パワーオンリセット信号が活性化されたか否かを判断する。活性化されれば、Ｓ１６０段階が実行される。Ｓ１６０段階では、リセット信号が電源管理ユニットＰＭＵ６２に提供され、メモリカード１００の全体がリセットされる。活性化されなければ、Ｓ１２０段階が進行される。Ｓ１２０段階では、リセット信号ＲＳＴを検出する。続いてＳ１３０段階では、リセット信号ＲＳＴが検出されたか否かを判断する。リセット信号ＲＳＴが検出されなければ、Ｓ１２０段階に戻る。リセット信号ＲＳＴが検出されれば、Ｓ１４０段階が実行される。Ｓ１４０段階では、他のインターフェースが活性化されたか否かを判断する。活性化されなければ、Ｓ１６０段階が実行される。Ｓ１６０段階では、リセット信号が電源管理ユニットＰＭＵ６２に提供され、メモリカード１００の全体がリセットされる。活性化されれば、インタラプト信号が中央処理装置６４に提供され、リセット信号ＲＳＴを伝送したインターフェースのみがリセットされる。   FIG. 3 is a flowchart illustrating a method for resetting the memory card 100 according to an embodiment of the present invention. In step S110, it is determined whether the power-on reset signal is activated. If activated, step S160 is executed. In step S160, a reset signal is provided to the power management unit PMU 62, and the entire memory card 100 is reset. If not activated, step S120 is performed. In step S120, the reset signal RST is detected. In step S130, it is determined whether the reset signal RST is detected. If the reset signal RST is not detected, the process returns to step S120. If the reset signal RST is detected, step S140 is performed. In step S140, it is determined whether another interface is activated. If it is not activated, step S160 is executed. In step S160, a reset signal is provided to the power management unit PMU 62, and the entire memory card 100 is reset. When activated, an interrupt signal is provided to the central processing unit 64 and only the interface that transmitted the reset signal RST is reset.

このように、本発明の実施形態によれば、カードの全体ではなく、それぞれの機能ブロックをリセットすることができる。したがって、複数のインターフェースを用いるホストとメモリカードとの間の同時の通信を実現することができる。   Thus, according to the embodiment of the present invention, each functional block can be reset instead of the entire card. Therefore, simultaneous communication between a host and a memory card using a plurality of interfaces can be realized.

本発明は多様な実施形態で実施することができる。本発明による他のメモリカードのリセット方法は、ソフトウエアで実現することができる。例えば、マシンアクセス可能な媒体（ｍａｃｈｉｎｅ−ａｃｃｅｓｓｉｂｌｅ ｍｅｄｉｕｍ）を有する製品で実現されることができる。ここで、媒体はマシンによってアクセスされるとき、マシンが本発明の方法に従ってメモリカードをリセットするようにする。
このように、本発明はその範囲を逸脱しない範囲内で多様な変形が可能である。本発明の範囲は上述の実施形態によって限定されず、特許請求の範囲だけでなくこの発明の特許請求の範囲と均等なものなどによって決まらなければならない。 The present invention can be implemented in various embodiments. The other memory card reset method according to the present invention can be realized by software. For example, it can be realized by a product having a machine-accessible medium. Here, when the medium is accessed by the machine, it causes the machine to reset the memory card according to the method of the present invention.
As described above, the present invention can be variously modified without departing from the scope of the present invention. The scope of the present invention is not limited by the above-described embodiment, but must be determined not only by the claims but also by the equivalents of the claims of the present invention.

本発明の実施形態に係る、ホストと通信するカードのブロック図。The block diagram of the card | curd which communicates with the host based on embodiment of this invention. 本発明の実施形態に係るリセットブロックのブロック図。The block diagram of the reset block which concerns on embodiment of this invention. 本発明の実施形態に係るカードをリセットする方法を示すフローチャート。The flowchart which shows the method to reset the card | curd which concerns on embodiment of this invention.

Claims (17)

メモリカードのリセット方法において、
前記メモリカードは複数のインターフェースと複数の機能ブロックとを有し、
前記各機能ブロックは対応するインターフェースと関連し、
前記メモリカードのリセット方法は、
前記複数のインターフェースのうち選択されたインターフェースのためのリセット信号を検出する段階と、
前記選択されたインターフェースと関連する機能ブロックをインタラプト信号によりインタラプトする段階と、を含み、
前記インタラプト段階の以前に、前記選択されたインターフェース以外の他のインターフェースの状態を決定する段階をさらに含むことを特徴とする記載のリセット方法。 In the memory card reset method,
The memory card has a plurality of interfaces and a plurality of functional blocks,
Each functional block is associated with a corresponding interface;
The memory card reset method is:
Detecting a reset signal for a selected interface of the plurality of interfaces;
Interrupting a functional block associated with the selected interface with an interrupt signal ;
The resetting method as claimed in claim 1, further comprising the step of determining a state of an interface other than the selected interface before the interrupting step. 前記メモリカードのパワー状態がターンオンされるとき、前記複数の機能ブロックを全てリセットする段階をさらに含むことを特徴とする請求項１に記載のリセット方法。   The reset method according to claim 1, further comprising resetting all of the plurality of functional blocks when a power state of the memory card is turned on. 前記選択されたインターフェース以外に他のどんなインターフェースも活性化されない場合に、前記複数の機能ブロックを全てリセットすることを特徴とする請求項１に記載のリセット方法。   2. The reset method according to claim 1, wherein when no other interface other than the selected interface is activated, all of the plurality of functional blocks are reset. 前記リセット信号を検出する段階は、
前記リセット信号が入力される段階と、
前記リセット信号と関連する前記選択されたインターフェースを検出する段階と、
前記選択されたインターフェースがインタラプトされるように出力する段階と、を含むことを特徴とする請求項１に記載のリセット方法。 Detecting the reset signal comprises:
Receiving the reset signal;
Detecting the selected interface associated with the reset signal;
The reset method according to claim 1, further comprising: outputting the selected interface to be interrupted. メモリカードのリセット制御装置において、
前記メモリカードは複数のインターフェースと複数の機能ブロックとを有し、
前記各機能ブロックは対応するインターフェースと連関され、
前記リセット制御装置は、
リセット信号を受信する前記複数のインターフェースのうち１つを検出するインターフェース検出器と、
前記複数のインターフェース及び前記インターフェース検出器のインターフェースからリセット信号を受信し、インタラプトされる選択されたインターフェースと関連するインタラプト信号を出力するリセットブロックと、
前記インタラプト信号を受信し、前記選択されたインターフェースと関連する機能ブロックをインタラプトするプロセッサと、を含み、
前記インターフェース検出器は、
前記選択されたインターフェース以外の他のインターフェースの状態を検出することを特徴とするリセット制御装置。 In the memory card reset control device,
The memory card has a plurality of interfaces and a plurality of functional blocks,
Each functional block is associated with a corresponding interface;
The reset control device includes:
An interface detector for detecting one of the plurality of interfaces for receiving a reset signal;
A reset block for receiving a reset signal from the plurality of interfaces and an interface of the interface detector and outputting an interrupt signal associated with the selected interface to be interrupted;
A processor for receiving the interrupt signal and interrupting a functional block associated with the selected interface;
The interface detector is
A reset control device for detecting a state of an interface other than the selected interface. 前記複数の機能ブロックを全てリセットするための電源管理器をさらに含み、
前記リセットブロックは、前記メモリカードの電源状態がターンオンされるとき、前記電源管理器にリセット信号を出力することを特徴とする請求項５に記載のリセット制御装置。 A power manager for resetting all of the plurality of functional blocks;
6. The reset control apparatus according to claim 5, wherein the reset block outputs a reset signal to the power manager when a power state of the memory card is turned on. 前記複数の機能ブロックを全てリセットするための電源管理器をさらに含み、
前記リセットブロックは、前記選択されたインターフェース以外の他のどんなインターフェースも活性化されないとき、リセット信号を前記電源管理器に出力することを特徴とする請求項５に記載のリセット制御装置。 A power manager for resetting all of the plurality of functional blocks;
6. The reset control apparatus according to claim 5, wherein the reset block outputs a reset signal to the power manager when any other interface other than the selected interface is not activated. 複数のインターフェースと、
対応するインターフェースと関連する複数の機能ブロックと、
リセット信号を受信する前記複数のインターフェースのうち１つを検出するインターフェース検出器と、
前記複数のインターフェース及び前記インターフェース検出器のインターフェースからリセット信号を受信し、インタラプトされる選択されたインターフェースを出力するリセットブロックと、
前記選択されたインターフェースと関連する機能ブロックをインタラプト信号によりインタラプトするプロセッサと、を含むメモリカードであって、
前記インターフェース検出器は、
前記選択されたインターフェース以外の他のインターフェースの状態を検出することを特徴とするメモリカード。 Multiple interfaces,
Multiple functional blocks associated with the corresponding interface;
An interface detector for detecting one of the plurality of interfaces for receiving a reset signal;
A reset block for receiving a reset signal from the interfaces of the plurality of interfaces and the interface detector and outputting the selected interface to be interrupted;
A memory card including a processor for interrupting a functional block associated with the selected interface with an interrupt signal ;
The interface detector is
A memory card for detecting a state of an interface other than the selected interface. 前記複数のインターフェース及び前記複数の機能ブロックは前記メモリカードの他の部分に存在し、互いに通信することを特徴とする請求項８に記載のメモリカード。   9. The memory card according to claim 8, wherein the plurality of interfaces and the plurality of functional blocks exist in other parts of the memory card and communicate with each other. 前記複数の機能ブロックは単一のコントローラ内に集積されることを特徴とする請求項９に記載のメモリカード。   The memory card according to claim 9, wherein the plurality of functional blocks are integrated in a single controller. 前記複数の機能ブロックを全てリセットするための電源管理器をさらに含み、
前記リセットブロックは、前記メモリカードの電源状態がターンオンされるとき、前記電源管理器にリセット信号を出力することを特徴とする請求項８に記載のメモリカード。 A power manager for resetting all of the plurality of functional blocks;
The memory card of claim 8, wherein the reset block outputs a reset signal to the power manager when a power state of the memory card is turned on. 前記複数の機能ブロックを全てリセットするための電源管理器をさらに含み、
前記リセットブロックは、前記選択されたインターフェース以外の他のどんなインターフェースも活性化されないとき、リセット信号を前記電源管理器に出力することを特徴とする請求項８に記載のメモリカード。 A power manager for resetting all of the plurality of functional blocks;
9. The memory card of claim 8, wherein the reset block outputs a reset signal to the power manager when no other interface other than the selected interface is activated. マシンアクセス可能な媒体を有する製品において、前記媒体がマシンによってアクセスされるとき、前記マシンがメモリカードをリセットする方法であって、
前記メモリカードは、複数のインターフェースと複数の機能ブロックとを有し、前記各機能ブロックは対応するインターフェースと関連し、
前記メモリカードのリセット方法は、
前記複数のインターフェースのうち選択されたインターフェースのためのリセット信号を検出する段階と、
前記選択されたインターフェースと関連する機能ブロックをインタラプト信号によりインタラプトする段階と、を含み、
前記インタラプト段階の以前に、前記選択されたインターフェース以外の他のインターフェースの状態を決定する段階をさらに含むことを特徴とするリセット方法。 In a product having a machine accessible medium, the machine resets a memory card when the medium is accessed by the machine, comprising:
The memory card has a plurality of interfaces and a plurality of functional blocks, and each functional block is associated with a corresponding interface;
The memory card reset method is:
Detecting a reset signal for a selected interface of the plurality of interfaces;
Interrupting a functional block associated with the selected interface with an interrupt signal ;
The resetting method further includes determining a state of an interface other than the selected interface before the interrupting step. 前記メモリカードのパワー状態がターンオンされるとき、前記複数の機能ブロックを全てリセットする段階をさらに含むことを特徴とする請求項１３に記載のリセット方法。   The reset method of claim 13, further comprising resetting all of the plurality of functional blocks when a power state of the memory card is turned on. 前記選択されたインターフェース以外に他のどんなインターフェースも活性化されない場合に、前記複数の機能ブロックを全てリセットすることを特徴とする請求項１３に記載のリセット方法。   14. The reset method according to claim 13, wherein when no other interface other than the selected interface is activated, all of the plurality of functional blocks are reset. 前記リセット信号を検出する段階は、
前記リセット信号が入力される段階と、
前記リセット信号と関連する前記選択されたインターフェースを検出する段階と、
前記選択されたインターフェースがインタラプト信号によりインタラプトされるように出力する段階と、を含むことを特徴とする請求項１３に記載のリセット方法。 Detecting the reset signal comprises:
Receiving the reset signal;
Detecting the selected interface associated with the reset signal;
The reset method according to claim 13, further comprising: outputting the selected interface to be interrupted by an interrupt signal . リセット制御システムにおいて、
ホストと、
カードと、
前記ホストと前記カードとの間にある複数のインターフェースと、
前記カード上にあって、対応するインターフェースと関連する複数の機能ブロックと、
前記カード上にあって、前記ホストからリセット信号を受信する前記複数のインターフェースのうち１つを検出するインターフェース検出器と、
前記カード上にあって、前記複数のインターフェース及び前記インターフェース検出器のインターフェースからリセット信号を受信し、インタラプトされる選択されたインターフェースを出力するリセットブロックと、
前記カード上にあって、前記選択されたインターフェースと関連する機能ブロックをインタラプト信号によりインタラプトするプロセッサと、を含み、
前記インターフェース検出器は、
前記選択されたインターフェース以外の他のインターフェースの状態を検出することを特徴とするリセット制御システム。 In the reset control system,
A host,
Card and
A plurality of interfaces between the host and the card;
A plurality of functional blocks on the card and associated with a corresponding interface;
An interface detector on the card for detecting one of the plurality of interfaces receiving a reset signal from the host;
A reset block on the card for receiving a reset signal from the interfaces of the plurality of interfaces and the interface detector and outputting a selected interface to be interrupted;
A processor on the card for interrupting a functional block associated with the selected interface with an interrupt signal ;
The interface detector is
A reset control system for detecting a state of an interface other than the selected interface.
JP2007183438A 2006-07-12 2007-07-12 Memory card having a plurality of interfaces, reset control method thereof, and reset control system Active JP5258219B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020060065539A KR100764743B1 (en) 2006-07-12 2006-07-12 Memory card including reset control unit and reset control method thereof
KR10-2006-0065539 2006-07-12
US11/798,469 US8783576B2 (en) 2006-07-12 2007-05-14 Memory card having multiple interfaces and reset control method thereof
US11/798469 2007-05-14

Publications (2)

Publication Number Publication Date
JP2008021317A JP2008021317A (en) 2008-01-31
JP5258219B2 true JP5258219B2 (en) 2013-08-07

Family

ID=38922327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007183438A Active JP5258219B2 (en) 2006-07-12 2007-07-12 Memory card having a plurality of interfaces, reset control method thereof, and reset control system

Country Status (2)

Country Link
JP (1) JP5258219B2 (en)
DE (1) DE102007034692A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101833684A (en) 2010-04-13 2010-09-15 中兴通讯股份有限公司 Multimode data card and calibration method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797814B2 (en) * 1992-01-24 1998-09-17 日本電気株式会社 System reset control method
KR100209762B1 (en) * 1996-10-28 1999-07-15 구본준 Reset apparatus and operation mode regulating method using its
JP2003050646A (en) * 2001-08-08 2003-02-21 Hitachi Ltd External contact control system
KR100579053B1 (en) * 2004-08-26 2006-05-12 삼성전자주식회사 Method of multi-interfacing between smart card and memory card and multi-interface card

Also Published As

Publication number Publication date
DE102007034692A1 (en) 2008-02-14
JP2008021317A (en) 2008-01-31

Similar Documents

Publication Publication Date Title
US9004349B2 (en) IC card and IC card system having suspend/resume functions
US6925510B2 (en) Peripheral or memory device having a combined ISA bus and LPC bus
EP3001323B1 (en) Serial peripheral interface
JP2009211524A (en) Virus checker and data communication method using the same
CN103678189A (en) SRAM handshake
US7124235B2 (en) USB apparatus with switchable host/hub functions and control method thereof
US8783576B2 (en) Memory card having multiple interfaces and reset control method thereof
JP5258219B2 (en) Memory card having a plurality of interfaces, reset control method thereof, and reset control system
GB2461660A (en) Peripheral equipment operating method, peripheral equipment and host
KR100962101B1 (en) Memory card and memory card control changeover method
EP2911066A1 (en) Method of transferring data, computer program product and tag
US7172129B2 (en) Integrated circuit card capable of automatically transmitting NULL byte information without intervention by CPU
JP2012093856A (en) Ic chip, initialization method in ic chip, processing program for ic chip and portable terminal
JP2012093857A (en) Ic chip, memory initialization method for ic chip, processing program for ic chip, and portable terminal
US9977757B2 (en) Prevented inter-integrated circuit address conflict service system and method thereof
JP2009187474A (en) Semiconductor device, portable electronic equipment, self-diagnosis method, and self-diagnosis program
JP4686211B2 (en) Command output device and input / output execution time monitoring method
US9467203B2 (en) Near field communication extending method and extension apparatus
US8656148B2 (en) Device information collecting method and system in computer system
US10425545B2 (en) Printing apparatus and method for controlling the same
JP6686725B2 (en) Electronic information storage medium, information processing method, and information processing program
JP6776697B2 (en) Communication module discrimination device, communication module discrimination method and its program
JP4105608B2 (en) Card recognition system
CN111240596A (en) Method, device and equipment for judging operation interface mode of flash memory
CN110795377A (en) Method and device for hot plugging of chip, computer, equipment, medium and product

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5258219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250