JP5205317B2 - Image processing device - Google Patents

Image processing device Download PDF

Info

Publication number
JP5205317B2
JP5205317B2 JP2009072679A JP2009072679A JP5205317B2 JP 5205317 B2 JP5205317 B2 JP 5205317B2 JP 2009072679 A JP2009072679 A JP 2009072679A JP 2009072679 A JP2009072679 A JP 2009072679A JP 5205317 B2 JP5205317 B2 JP 5205317B2
Authority
JP
Japan
Prior art keywords
data
band
image
band data
attribute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009072679A
Other languages
Japanese (ja)
Other versions
JP2010226516A (en
Inventor
博之 原田
勝治 古重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2009072679A priority Critical patent/JP5205317B2/en
Priority to US12/700,452 priority patent/US8427693B2/en
Publication of JP2010226516A publication Critical patent/JP2010226516A/en
Application granted granted Critical
Publication of JP5205317B2 publication Critical patent/JP5205317B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、画像処理装置に関するものである。   The present invention relates to an image processing apparatus.

プリンタなどの画像処理装置では、印刷対象の画像データに対して各種画像処理が行われたり、必要に応じて、データ圧縮およびデータ伸張が行われる。その際、１ページの画像データが、複数バンドの画像データ（以下、バンドデータという）に分割され、バンドデータごとにデータ処理が行われる。   In an image processing apparatus such as a printer, various types of image processing are performed on image data to be printed, and data compression and data expansion are performed as necessary. At this time, one page of image data is divided into a plurality of bands of image data (hereinafter referred to as band data), and data processing is performed for each band data.

そして、あるバンドデータに対して複数のデータ処理が順番に施される場合、バンドデータに対してあるデータ処理を施された後に、そのバンドデータに対して後段のデータ処理が施される。したがって、あるデータ処理が施されたバンドデータは、一旦、メモリに格納され、その後、後段のデータ処理においてそのバンドデータがメモリから読み出される（例えば、特許文献１参照）。   When a plurality of data processes are sequentially performed on a certain band data, a certain data process is performed on the band data, and then a subsequent data process is performed on the band data. Therefore, band data that has been subjected to certain data processing is temporarily stored in the memory, and then the band data is read from the memory in the subsequent data processing (see, for example, Patent Document 1).

特開２００６−２４８１８４号公報JP 2006-248184 A

上述のように、あるバンドデータに対して複数のデータ処理が順番に施される場合にはバンドデータがメモリに一時的に格納されるため、バンドデータの書き込みおよび読み出しの時間がかかる。   As described above, when a plurality of data processes are sequentially performed on certain band data, the band data is temporarily stored in the memory, so that it takes time to write and read the band data.

上述の特許文献１の装置では、描画装置と圧縮器が１つのメモリコントローラを使用して画像メモリにデータの書き込みおよび読み出しを行っているため、負荷が高くなりやすく、書き込みおよび読み出しの時間が長くなる傾向にある。   In the above-described device of Patent Document 1, since the drawing device and the compressor use one memory controller to write and read data to and from the image memory, the load tends to increase and the time for writing and reading is long. Tend to be.

本発明は、上記の問題に鑑みてなされたものであり、あるバンドデータに対して複数のデータ処理が順番に施される場合に、メモリへのバンドデータの書き込みおよび読み出しの時間を短くすることができる画像処理装置を得ることを目的とする。   The present invention has been made in view of the above problems, and shortens the time for writing and reading band data to and from a memory when a plurality of data processes are sequentially performed on certain band data. An object of the present invention is to obtain an image processing apparatus capable of

上記の課題を解決するために、本発明では以下のようにした。   In order to solve the above problems, the present invention is configured as follows.

本発明に係る画像処理装置は、 前記画像データのバンドデータとその画像データに対応する属性データのバンドデータとを出力するスキャナと、第１画像バンドデータ領域を有する第１バンドメモリと、第２画像バンドデータ領域を有する第２バンドメモリと、第１属性バンドデータ領域を有する第３バンドメモリと、第２属性バンドデータ領域を有する第４バンドメモリと、前記第１画像バンドデータ領域、前記第２画像バンドデータ領域、前記第１属性バンドデータ領域、および前記第２属性バンドデータ領域へのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡコントローラを有し、（ａ１）前記スキャナから前記画像データのバンドデータおよび前記属性データのバンドデータを取得し、（ａ２）前記出力ＤＭＡコントローラで前記画像データのバンドデータを、前記第１画像バンドデータ領域および前記第２画像バンドデータ領域へ交互に書き込み、（ａ３）前記出力ＤＭＡコントローラで前記属性データのバンドデータを、前記第１属性バンドデータ領域および前記第２属性バンドデータ領域へ交互に書き込むデータ取得回路と、前記データ取得回路の前記出力ＤＭＡコントローラおよび前記データ取得回路の後段の処理回路の入力ＤＭＡコントローラを制御し、（ｂ１）前記出力ＤＭＡコントローラで、前記画像データのバンドデータを前記第１画像バンドデータ領域および前記第２画像バンドデータ領域の一方へ書き込ませ、それと並行して、前記入力ＤＭＡコントローラで、書き込まれている前記画像データのバンドデータの１つ前のバンドデータを前記第１画像バンドデータ領域および前記第２画像バンドデータ領域の他方から読み出させ、（ｂ２）前記出力ＤＭＡコントローラで、前記属性データのバンドデータを前記第１属性バンドデータ領域および前記第２属性バンドデータ領域の一方へ書き込ませ、それと並行して、前記入力ＤＭＡコントローラで、書き込まれている前記属性データのバンドデータの１つ前のバンドデータを前記第１属性バンドデータ領域および前記第２属性バンドデータ領域の他方から読み出させるデータフローコントローラとを備える。 An image processing apparatus according to the present invention includes a scanner that outputs band data of the image data and band data of attribute data corresponding to the image data, a first band memory having a first image band data area, and a second A second band memory having an image band data area; a third band memory having a first attribute band data area; a fourth band memory having a second attribute band data area; the first image band data area; An output DMA controller that performs direct memory access for writing data to the two image band data areas, the first attribute band data area, and the second attribute band data area; and (a1) the image data from the scanner Band data of the attribute data and the band data of the attribute data are acquired, and (a2) the output DMA The band data of the image data is alternately written to the first image band data area and the second image band data area by the controller, and (a3) the band data of the attribute data is written to the first attribute by the output DMA controller. (B1) controlling a data acquisition circuit that alternately writes to a band data area and the second attribute band data area, an output DMA controller of the data acquisition circuit, and an input DMA controller of a processing circuit subsequent to the data acquisition circuit; The output DMA controller causes the band data of the image data to be written to one of the first image band data area and the second image band data area, and in parallel with the writing, the input DMA controller writes the band data. The previous band of image data band data Data is read from the other of the first image band data area and the second image band data area, and (b2) the output DMA controller converts the band data of the attribute data to the first attribute band data area and the In parallel with this, the input DMA controller writes the band data immediately before the written band data of the attribute data to the first attribute band data area and the second attribute band data area. A data flow controller for reading from the other of the second attribute band data areas .

これにより、ある処理回路の出力ＤＭＡコントローラがバンドデータの書き込みを行うときに、後段の処理回路の入力ＤＭＡコントローラがバンドデータの読み出しを行うため、両者が並行して行われることで、メモリへのバンドデータの書き込みおよび読み出しの時間を短くすることができる。   As a result, when the output DMA controller of a certain processing circuit writes band data, the input DMA controller of the subsequent processing circuit reads the band data. Band data writing and reading time can be shortened.

また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、画像処理装置は、前記画像データのバンドデータを符号化する第１符号化回路と、前記属性データのバンドデータを符号化する第２符号化回路と、第３画像バンドデータ領域を有する第５バンドメモリと、第４画像バンドデータ領域を有する第６バンドメモリと、第３属性バンドデータ領域を有する第７バンドメモリと、第４属性バンドデータ領域を有する第８バンドメモリとをさらに備える。前記データ取得回路の後段の処理回路は、前記画像データのバンドデータおよび前記属性データのバンドデータに対する画像処理を実行する画像処理回路であり、前記第１符号化回路および前記第２符号化回路は、前記画像処理回路の後段の処理回路である。前記画像処理回路は、前記第３画像バンドデータ領域、前記第４画像バンドデータ領域、前記第３属性バンドデータ領域、および前記第４属性バンドデータ領域へのデータ書き込みのためのダイレクトメモリアクセスを行う第２出力ＤＭＡコントローラを有し、（ｃ１）前記第２出力ＤＭＡコントローラで、処理後の前記画像データのバンドデータを、前記第３画像バンドデータ領域および前記第４画像バンドデータ領域へ交互に書き込み、（ｃ２）前記第２出力ＤＭＡコントローラで、処理後の前記属性データのバンドデータを、前記第３属性バンドデータ領域および前記第４属性バンドデータ領域へ交互に書き込む。データフローコントローラは、第２出力ＤＭＡコントローラに、画像データのバンドデータを第３画像バンドデータ領域および第４画像バンドデータ領域の一方に書き込ませ、それと並行して、第１符号化回路の入力ＤＭＡコントローラに、画像データのバンドデータを第３画像バンドデータ領域および第４画像バンドデータ領域の他方から読み出させ、また、第２出力ＤＭＡコントローラに、属性データのバンドデータを第３属性バンドデータ領域および第４属性バンドデータ領域の一方に書き込ませ、それと並行して、第２符号化回路の入力ＤＭＡコントローラに、属性データのバンドデータを第３属性バンドデータ領域および第４属性バンドデータ領域の他方から読み出させる。 The image processing apparatus according to the present invention may be as follows in addition to any of the image processing apparatuses described above. In this case, the image processing apparatus includes a first encoding circuit that encodes band data of the image data, a second encoding circuit that encodes band data of the attribute data, and a third image band data region. A fifth band memory; a sixth band memory having a fourth image band data area; a seventh band memory having a third attribute band data area; and an eighth band memory having a fourth attribute band data area. . The subsequent processing circuit of the data acquisition circuit is an image processing circuit that performs image processing on band data of the image data and band data of the attribute data, and the first encoding circuit and the second encoding circuit are , A processing circuit subsequent to the image processing circuit. The image processing circuit performs direct memory access for writing data to the third image band data area, the fourth image band data area, the third attribute band data area, and the fourth attribute band data area. (C1) The band data of the processed image data is alternately written into the third image band data area and the fourth image band data area by the second output DMA controller. (C2) The second output DMA controller writes the band data of the attribute data after processing alternately into the third attribute band data area and the fourth attribute band data area. The data flow controller causes the second output DMA controller to write the band data of the image data into one of the third image band data area and the fourth image band data area, and in parallel with this, the input DMA of the first encoding circuit. The controller causes the band data of the image data to be read from the other of the third image band data area and the fourth image band data area , and the second output DMA controller causes the band data of the attribute data to be read out from the third attribute band data area. and one to thereby write the fourth attribute band data area, and in parallel, to an input DMA controller of the second encoding circuit, the other band data of the attribute data the third attribute band data area and the fourth attribute band data area Read from.

これにより、スキャナから得られる画像データと属性データとを並行して処理することができる。   Thereby, the image data obtained from the scanner and the attribute data can be processed in parallel.

また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、第１符号化回路は、ＪＰＥＧ方式で画像データのバンドデータを符号化し、第２符号化回路は、ＲＬＥ方式で属性データのバンドデータを符号化する。   The image processing apparatus according to the present invention may be as follows in addition to any of the image processing apparatuses described above. In this case, the first encoding circuit encodes the band data of the image data by the JPEG method, and the second encoding circuit encodes the band data of the attribute data by the RLE method.

また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、前記データ取得回路、前記画像処理回路、並びに前記第１符号化回路および前記第２符号化回路は、後段の処理回路ほど、１つのバンドデータに対する処理時間が短い。
The image processing apparatus according to the present invention may be as follows in addition to any of the image processing apparatuses described above. In this case, in the data acquisition circuit, the image processing circuit, the first encoding circuit, and the second encoding circuit, the processing time for one band data is shorter in the subsequent processing circuit.

本発明によれば、あるバンドデータに対して複数のデータ処理が順番に施される場合に、メモリへのバンドデータの書き込みおよび読み出しの時間を短くすることができる。   According to the present invention, when a plurality of data processes are sequentially performed on certain band data, the time for writing and reading the band data to and from the memory can be shortened.

図１は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an image processing apparatus according to an embodiment of the present invention. 図２は、図１に示す画像処理装置におけるデータフローを示す図である。FIG. 2 is a diagram showing a data flow in the image processing apparatus shown in FIG. 図３は、図１に示す画像処理装置における複数の処理回路の処理を示すタイミングチャートである。FIG. 3 is a timing chart showing processing of a plurality of processing circuits in the image processing apparatus shown in FIG.

以下、図に基づいて本発明の実施の形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。図１に示す画像処理装置は、データ処理装置１、メインコントローラ２、ＲＡＭ（Random Access Memory）３、ハードディスクドライブ（ＨＤＤ）４、スキャナ５、印刷エンジン制御回路６、用紙に印刷を行う印刷エンジン（図示せず）などを有する。なお、この画像処理装置は、ファクシミリ通信装置、ホストインタフェースなどを備えていてもよい。ファクシミリ通信装置は、ファクシミリデータを受信しそのファクシミリデータから画像データを生成する装置である。また、ホストインタフェースは、ネットワークなどを介してホストコンピュータから印刷データを受信する通信装置である。   FIG. 1 is a block diagram showing a configuration of an image processing apparatus according to an embodiment of the present invention. The image processing apparatus shown in FIG. 1 includes a data processing apparatus 1, a main controller 2, a RAM (Random Access Memory) 3, a hard disk drive (HDD) 4, a scanner 5, a print engine control circuit 6, and a print engine for printing on paper ( (Not shown). The image processing apparatus may include a facsimile communication device, a host interface, and the like. A facsimile communication apparatus is an apparatus that receives facsimile data and generates image data from the facsimile data. The host interface is a communication device that receives print data from a host computer via a network or the like.

データ処理装置１は、スキャナ５などから画像データを、バンド単位またはページ単位で処理し、ＨＤＤ４または印刷エンジン制御回路６へ出力する装置である。なお、スキャナ５からは、画像データとその画像データに対応する属性データが出力されるため、データ処理装置１は、両方に対して所定の処理を行う。属性データは、画像処理において色処理、階調処理などの設定に使用される。属性データは、例えば文字か否かといった画素ごとの情報を含む。また、画像データおよび属性データは、１ページ単位のページデータ、または１ページを分割した複数のバンドの１つに対応するバンドデータとして取り扱われる。例えば、画像データは、ＣＭＹＫの４プレーンを有し、属性データは、ＡプレーンおよびＳプレーンを有する。ＣＭＹＫの各プレーンは、高さ８ビットのプレーンである。また、Ａプレーンは、高さ４ビットのプレーンであり、Ｓプレーンは、高さ８ビットのプレーンである。   The data processing apparatus 1 is an apparatus that processes image data from a scanner 5 or the like in band units or page units and outputs the processed image data to the HDD 4 or the print engine control circuit 6. Since the scanner 5 outputs image data and attribute data corresponding to the image data, the data processing apparatus 1 performs predetermined processing on both. The attribute data is used for settings such as color processing and gradation processing in image processing. The attribute data includes information for each pixel such as whether or not the character data. The image data and the attribute data are handled as page data in units of one page or band data corresponding to one of a plurality of bands obtained by dividing one page. For example, the image data has 4 planes of CMYK, and the attribute data has an A plane and an S plane. Each plane of CMYK is a plane having a height of 8 bits. The A plane is a 4-bit high plane, and the S plane is an 8-bit high plane.

メインコントローラ２は、データ処理装置１へ指令を供給する装置である。メインコントローラ２は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭなどを有するコンピュータであり、ＲＯＭなどに格納されている制御プログラムに従って指令を出力する。   The main controller 2 is a device that supplies commands to the data processing device 1. The main controller 2 is a computer having a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM, and the like, and outputs commands according to a control program stored in the ROM.

ＲＡＭ３は、データ処理装置１による処理においてバンドデータを一時的に格納するためのメモリである。ＲＡＭ３としては、例えば、１または複数のＤＲＡＭ（Dynamic RAM）が使用される。   The RAM 3 is a memory for temporarily storing band data in processing by the data processing device 1. As the RAM 3, for example, one or more DRAMs (Dynamic RAM) are used.

ＲＡＭ３の記憶領域は、バンドメモリ３ａ１，３ａ２、バンドメモリ３ｂ１，３ｂ２、バンドメモリ３ｃ１，３ｃ２およびバンドメモリ３ｄ１，３ｄ２として使用される。各バンドメモリは、各バンドデータを格納可能なサイズのバンドデータ領域を有する。   The storage area of the RAM 3 is used as band memories 3a1 and 3a2, band memories 3b1 and 3b2, band memories 3c1 and 3c2, and band memories 3d1 and 3d2. Each band memory has a band data area of a size capable of storing each band data.

バンドメモリ３ａ１，３ａ２，３ｂ１，３ｂ２は、データ取得回路１５から画像処理回路１６へバンドデータを供給するために使用される。特に、バンドメモリ３ａ１，３ａ２は、画像データのバンドデータのために使用され、バンドメモリ３ｂ１，３ｂ２は、属性データのバンドデータのために使用される。なお、複数のプレーンが存在する場合には、各プレーンに対して２つのバンドメモリが事前に確保される。   The band memories 3a1, 3a2, 3b1, and 3b2 are used for supplying band data from the data acquisition circuit 15 to the image processing circuit 16. In particular, the band memories 3a1 and 3a2 are used for band data of image data, and the band memories 3b1 and 3b2 are used for band data of attribute data. When there are a plurality of planes, two band memories are secured in advance for each plane.

バンドメモリ３ｃ１，３ｃ２，３ｄ１，３ｄ２は、画像処理回路１６からＪＰＥＧコーデック１７およびＲＬＥコーデック１８へバンドデータを供給するために使用される。特に、バンドメモリ３ｃ１，３ｃ２は、画像データのバンドデータのために使用され、バンドメモリ３ｄ１，３ｄ２は、属性データのバンドデータのために使用される。なお、複数のプレーンが存在する場合には、各プレーンに対して２つのバンドメモリが事前に確保される。   The band memories 3c1, 3c2, 3d1, and 3d2 are used for supplying band data from the image processing circuit 16 to the JPEG codec 17 and the RLE codec 18. In particular, the band memories 3c1 and 3c2 are used for band data of image data, and the band memories 3d1 and 3d2 are used for band data of attribute data. When there are a plurality of planes, two band memories are secured in advance for each plane.

ＨＤＤ４は、１ページ分のバンドデータからなるページデータを格納するための装置である。   The HDD 4 is a device for storing page data composed of band data for one page.

スキャナ５は、原稿の画像を光学的に読み取り、その画像読み取りにより得られる画像データおよび属性データを出力する装置である。スキャナ５は、画像読み取りで生成した画像データおよび属性データをバンドデータとして順次出力する。   The scanner 5 is an apparatus that optically reads an image of a document and outputs image data and attribute data obtained by the image reading. The scanner 5 sequentially outputs image data and attribute data generated by image reading as band data.

印刷エンジン制御回路６は、印刷エンジンへ印刷画像データを供給するとともに、印刷エンジンを制御して印刷を実行させる回路である。   The print engine control circuit 6 is a circuit that supplies print image data to the print engine and controls the print engine to execute printing.

ここで、データ処理装置１の構成について説明する。   Here, the configuration of the data processing apparatus 1 will be described.

データ処理装置１は、インタフェース１１、データフローコントローラ１２、メモリインタフェース１３、ＨＤＤコントローラ１４、データ取得回路１５、画像処理回路１６、ＪＰＥＧコーデック１７、ＲＬＥコーデック１８、ラスタ処理回路１９、ハーフトーン処理回路２０、およびデータ出力回路２１を有する。   The data processing apparatus 1 includes an interface 11, a data flow controller 12, a memory interface 13, an HDD controller 14, a data acquisition circuit 15, an image processing circuit 16, a JPEG codec 17, an RLE codec 18, a raster processing circuit 19, and a halftone processing circuit 20. And a data output circuit 21.

インタフェース１１は、メインコントローラ２とデータフローコントローラ１２との間のデータおよび指令の送受を行う回路である。   The interface 11 is a circuit that transmits and receives data and commands between the main controller 2 and the data flow controller 12.

データフローコントローラ１２は、メインコントローラ２からの指令に従って、データ取得回路１５、画像処理回路１６、ＪＰＥＧコーデック１７、およびＲＬＥコーデック１８のＤＭＡＣ（ダイレクトメモリアクセスコントローラ）を制御し、動作させる回路である。データフローコントローラ１２は、複数の処理回路のうちのある処理回路の出力ＤＭＡコントローラによりバンドデータを第１バンドメモリおよび第２バンドメモリの一方へ書き込ませ、それと並行して、その処理回路の後段の処理回路の入力ＤＭＡコントローラによりそのバンドデータの１つ前のバンドデータを第１バンドメモリおよび第２バンドメモリの他方から読み出させる。   The data flow controller 12 is a circuit that controls and operates the DMAC (Direct Memory Access Controller) of the data acquisition circuit 15, the image processing circuit 16, the JPEG codec 17, and the RLE codec 18 in accordance with a command from the main controller 2. The data flow controller 12 writes band data to one of the first band memory and the second band memory by the output DMA controller of a certain processing circuit among the plurality of processing circuits, and in parallel with this, the subsequent stage of the processing circuit The band data immediately before the band data is read from the other of the first band memory and the second band memory by the input DMA controller of the processing circuit.

メモリインタフェース１３は、ＲＡＭ３と内部信号線との間のデータおよび指令の送受を行う回路である。内部信号線は、メモリインタフェース１３、ＨＤＤコントローラ１４、および回路１５〜２１を接続する信号線である。信号線を介して、アドレスやデータの送受が行われる。   The memory interface 13 is a circuit that transmits and receives data and commands between the RAM 3 and the internal signal lines. The internal signal line is a signal line that connects the memory interface 13, the HDD controller 14, and the circuits 15 to 21. Address and data are transmitted and received through the signal line.

ＨＤＤコントローラ１４は、ＨＤＤ４に対するデータの読み書きを行う回路である。   The HDD controller 14 is a circuit that reads and writes data from and to the HDD 4.

データ取得回路１５は、スキャナ５から画像データおよび属性データをバンドデータとして順番に取得し、ＲＡＭ３に格納する回路である。データ取得回路１５は、出力ＤＭＡコントローラ（出力ＤＭＡＣ）１５ｗを有する。データ取得回路１５の出力ＤＭＡコントローラ（出力ＤＭＡＣ）１５ｗは、画像データのバンドデータを、バンドメモリ３ａ１，３ａ２に交互に書き込むとともに、属性データのバンドデータを、バンドメモリ３ｂ１，３ｂ２に交互に書き込む。   The data acquisition circuit 15 is a circuit that sequentially acquires image data and attribute data as band data from the scanner 5 and stores them in the RAM 3. The data acquisition circuit 15 has an output DMA controller (output DMAC) 15w. The output DMA controller (output DMAC) 15w of the data acquisition circuit 15 alternately writes the band data of the image data to the band memories 3a1 and 3a2, and alternately writes the band data of the attribute data to the band memories 3b1 and 3b2.

画像処理回路１６は、画像データおよび属性データのバンドデータをＲＡＭ３から読み出し、それらのバンドデータに対して所定の画像処理（画像拡大、画像縮小、色変換など）を実行し、処理後のバンドデータをＲＡＭ３に格納する回路である。画像処理回路１６は、入力ＤＭＡコントローラ（入力ＤＭＡＣ）１６ｒおよび出力ＤＭＡＣ１６ｗを有する。画像処理回路１６の入力ＤＭＡＣ１６ｒは、バンドメモリ３ａ１，３ａ２から画像データのバンドデータを交互に読み出すとともに、バンドメモリ３ｂ１，３ｂ２から属性データのバンドデータを交互に読み出す。画像処理回路１６の出力ＤＭＡＣ１６ｗは、画像処理回路１６における処理後の画像データのバンドデータを、バンドメモリ３ｃ１，３ｃ２に交互に書き込むとともに、画像処理回路１６における処理後の属性データのバンドデータを、バンドメモリ３ｄ１，３ｄ２に交互に書き込む。   The image processing circuit 16 reads the band data of the image data and the attribute data from the RAM 3, executes predetermined image processing (image enlargement, image reduction, color conversion, etc.) on the band data, and the processed band data Is stored in the RAM 3. The image processing circuit 16 has an input DMA controller (input DMAC) 16r and an output DMAC 16w. The input DMAC 16r of the image processing circuit 16 alternately reads the band data of the image data from the band memories 3a1 and 3a2, and alternately reads the band data of the attribute data from the band memories 3b1 and 3b2. The output DMAC 16w of the image processing circuit 16 alternately writes the band data of the image data processed in the image processing circuit 16 to the band memories 3c1 and 3c2, and the band data of the attribute data processed in the image processing circuit 16 The band memories 3d1 and 3d2 are alternately written.

ＪＰＥＧコーデック１７は、ＲＡＭ３に格納されている画像データのバンドデータを読み出して、そのバンドデータをＪＰＥＧ（Joint Photographic Experts Group）方式で符号化して圧縮しＨＤＤ４へ格納するとともに、ＨＤＤ４に格納されている画像データのページデータからバンドデータを読み出して、そのバンドデータをＪＰＥＧ方式で復号して伸張しＲＡＭ３へ格納する回路である。ＪＰＥＧコーデック１７は、入力ＤＭＡＣ１７ｒおよび出力ＤＭＡＣ１７ｗを有する。符号化の際には、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒは、バンドメモリ３ｃ１，３ｃ２からバンドデータを交互に読み出し、ＪＰＥＧコーデック１７の出力ＤＭＡＣ１７ｗは、ＪＰＥＧ方式で圧縮されたバンドデータを、ＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。復号の際には、入力ＤＭＡＣ１７ｒは、ＨＤＤコントローラ１４を介してＨＤＤ４からＪＰＥＧ方式で圧縮されたバンドデータを読み出し、出力ＤＭＡＣ１７ｗは、ＲＡＭ３における図示せぬ２つのバンドメモリのいずれかへバンドデータを交互に書き込む。   The JPEG codec 17 reads out the band data of the image data stored in the RAM 3, encodes and compresses the band data using a JPEG (Joint Photographic Experts Group) method, stores the band data in the HDD 4, and stores the band data in the HDD 4. This is a circuit that reads band data from page data of image data, decodes the band data by the JPEG method, decompresses the data, and stores it in the RAM 3. The JPEG codec 17 has an input DMAC 17r and an output DMAC 17w. At the time of encoding, the input DMAC 17r of the JPEG codec 17 alternately reads the band data from the band memories 3c1 and 3c2, and the output DMAC 17w of the JPEG codec 17 sends the band data compressed by the JPEG method to the HDD controller 14. To the HDD 4. At the time of decoding, the input DMAC 17r reads the band data compressed by the JPEG method from the HDD 4 via the HDD controller 14, and the output DMAC 17w alternately converts the band data to one of the two band memories (not shown) in the RAM 3. Write to.

ＲＬＥコーデック１８は、ＲＡＭ３に格納されている属性データのバンドデータを読み出して、そのバンドデータをＲＬＥ（Run Length Encoding）方式で符号化して圧縮しＨＤＤ４へ格納するとともに、ＨＤＤ４に格納されている属性データのページデータからバンドデータを読み出して、そのバンドデータをＲＬＥ方式で復号して伸張しＲＡＭ３へ格納する回路である。ＲＬＥコーデック１８は、入力ＤＭＡＣ１８ｒおよび出力ＤＭＡＣ１８ｗを有する。符号化の際には、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒは、バンドメモリ３ｄ１，３ｄ２からバンドデータを交互に読み出し、ＲＬＥコーデック１８の出力ＤＭＡＣ１８ｗは、ＲＬＥ方式で圧縮されたバンドデータを、ＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。復号の際には、入力ＤＭＡＣ１８ｒは、ＨＤＤコントローラ１４を介してＨＤＤ４からＲＬＥ方式で圧縮されたバンドデータを読み出し、出力ＤＭＡＣ１８ｗは、ＲＡＭ３における図示せぬ２つのバンドメモリのいずれかへバンドデータを交互に書き込む。   The RLE codec 18 reads the band data of the attribute data stored in the RAM 3, encodes and compresses the band data by the RLE (Run Length Encoding) method, stores the band data in the HDD 4, and also stores the attribute data stored in the HDD 4. This is a circuit that reads out band data from the page data of the data, decodes the band data by the RLE method, expands it, and stores it in the RAM 3. The RLE codec 18 has an input DMAC 18r and an output DMAC 18w. At the time of encoding, the input DMAC 18r of the RLE codec 18 alternately reads the band data from the band memories 3d1 and 3d2, and the output DMAC 18w of the RLE codec 18 sends the band data compressed by the RLE method to the HDD controller 14. To the HDD 4. At the time of decoding, the input DMAC 18r reads out band data compressed by the RLE method from the HDD 4 via the HDD controller 14, and the output DMAC 18w alternately converts the band data to one of two band memories (not shown) in the RAM 3. Write to.

ラスタ処理回路１９は、画像データ（および属性データ）のバンドデータをＲＡＭ３から読み出し、それらのバンドデータに対してラスタライズを実行し、ラスタデータを生成する回路である。ラスタデータは、バンドごとに、ＲＬＥコーデック１８により圧縮された後、ＨＤＤ４に格納される。その後、ＲＬＥコーデック１８により、バンドごとに、圧縮されたラスタデータが読み出されて伸張され、ラスタデータがＲＡＭ３に格納される。   The raster processing circuit 19 is a circuit that reads band data of image data (and attribute data) from the RAM 3, executes rasterization on the band data, and generates raster data. The raster data is compressed by the RLE codec 18 for each band and then stored in the HDD 4. Thereafter, the RLE codec 18 reads and decompresses the compressed raster data for each band, and the raster data is stored in the RAM 3.

ハーフトーン処理回路２０は、バンドごとにラスタデータをＲＡＭ３から読み出し、ハーフトーン処理を実行し、ハーフトーン処理後のデータをＲＡＭ３に格納する回路である。   The halftone processing circuit 20 is a circuit that reads raster data from the RAM 3 for each band, executes halftone processing, and stores the data after halftone processing in the RAM 3.

データ出力回路２１は、ハーフトーン処理後のデータをＲＡＭ３から読み出し印刷エンジン制御回路６へ供給する回路である。   The data output circuit 21 is a circuit that reads the data after halftone processing from the RAM 3 and supplies the data to the print engine control circuit 6.

なお、これらの回路１１〜２１は、それぞれＡＳＩＣ（Application Specific Integrated Circuit）として実現される。   Each of these circuits 11 to 21 is realized as an ASIC (Application Specific Integrated Circuit).

次に、上記装置の動作について説明する。   Next, the operation of the above apparatus will be described.

図２は、図１に示す画像処理装置におけるデータフローを示す図である。図３は、図１に示す画像処理装置における複数の処理回路の処理を示すタイミングチャートである。   FIG. 2 is a diagram showing a data flow in the image processing apparatus shown in FIG. FIG. 3 is a timing chart showing processing of a plurality of processing circuits in the image processing apparatus shown in FIG.

まず、メインコントローラ２は、スキャナ５に画像読み取りを開始させるとともに、そのスキャナ５で生成された画像データおよび属性データの処理を実行させるために指令をデータフローコントローラ１２へ供給する。   First, the main controller 2 causes the scanner 5 to start reading an image and supplies a command to the data flow controller 12 in order to execute processing of image data and attribute data generated by the scanner 5.

データフローコントローラ１２は、その指令を受信すると、データ取得回路１５、画像処理回路１６、ＪＰＥＧコーデック１７およびＲＬＥコーデック１８を以下のように動作させる。   When receiving the command, the data flow controller 12 operates the data acquisition circuit 15, the image processing circuit 16, the JPEG codec 17 and the RLE codec 18 as follows.

データ取得回路１５は、画像データのバンドデータ（以下、画像バンドデータという）、および属性データのバンドデータ（以下、属性バンドデータという）を順番に取得し、出力ＤＭＡＣ１５ｗは、画像データのバンドデータをバンドメモリ３ａ１，３ａ２のいずれかに書き込む。   The data acquisition circuit 15 sequentially acquires band data of image data (hereinafter referred to as image band data) and band data of attribute data (hereinafter referred to as attribute band data), and the output DMAC 15w receives the band data of the image data. Write to one of the band memories 3a1 and 3a2.

まず、バンド＃０の画像バンドデータがバンドメモリ３ａ１に書き込まれ、バンド＃０の属性バンドデータがバンドメモリ３ｂ１に書き込まれる。   First, the image band data of band # 0 is written into the band memory 3a1, and the attribute band data of band # 0 is written into the band memory 3b1.

次に、割り込みなどで、データ取得回路１５によるバンド＃０の画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介して画像処理回路１６に通知されると、画像処理回路１６の入力ＤＭＡＣ１６ｒは、バンド＃０の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ１，３ｂ１から読み出し、出力ＤＭＡＣ１６ｗは、画像処理後のバンド＃０の画像バンドデータおよび属性バンドデータをバンドメモリ３ｃ１，３ｄ１にそれぞれ書き込む。このとき、入力ＤＭＡＣ１６ｒおよび出力ＤＭＡＣ１６ｗは並列動作する。   Next, when the completion of the writing of the band # 0 image band data and attribute band data by the data acquisition circuit 15 is notified to the image processing circuit 16 via the data flow controller 12 by an interruption or the like, the image processing circuit 16 The input DMAC 16r reads the image band data and attribute band data of band # 0 from the band memories 3a1 and 3b1, and the output DMAC 16w receives the image band data and attribute band data of band # 0 after the image processing in the band memories 3c1 and 3d1. Write to each. At this time, the input DMAC 16r and the output DMAC 16w operate in parallel.

一方、データ取得回路１５の出力ＤＭＡＣ１５ｗは、バンド＃０の画像バンドデータおよび属性バンドデータの書き込みの完了後、バンド＃１の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ２，３ｂ２にそれぞれ書き込む。   On the other hand, the output DMAC 15w of the data acquisition circuit 15 writes the image band data and attribute band data of band # 1 in the band memories 3a2 and 3b2, respectively, after completing the writing of the image band data and attribute band data of band # 0.

このとき、出力ＤＭＡＣ１５ｗによるバンドメモリ３ａ２，３ｂ２への書き込みと、入力ＤＭＡＣ１６ｒによるバンドメモリ３ａ１，３ｂ１からの読み出しとは並行して行われる。   At this time, the writing to the band memories 3a2 and 3b2 by the output DMAC 15w and the reading from the band memories 3a1 and 3b1 by the input DMAC 16r are performed in parallel.

画像処理回路１６による処理およびバンドメモリ３ｃ１，３ｄ１へのバンド＃０の画像バンドデータおよび属性バンドデータの書き込みが完了すると、入力ＤＭＡＣ１６ｒに対してバンドメモリ３ａ１，３ｂ１からのバンド＃２のバンドデータの読み出しのための起動予約が行われるとともに、出力ＤＭＡＣ１６ｗに対してバンドメモリ３ｃ２，３ｄ２へのバンド＃１のバンドデータの書き込みのための起動予約が行われる。なお、バンド＃０，＃１のバンドデータの読み出しのための起動予約、およびバンド＃０のバンドデータの書き込みのための起動予約は、データ取得回路１５の起動時に予め行われている。これ以降、同様に起動予約が行われる。   When the processing by the image processing circuit 16 and the writing of the image band data of the band # 0 and the attribute band data to the band memories 3c1 and 3d1 are completed, the band data of the band # 2 from the band memories 3a1 and 3b1 are input to the input DMAC 16r. Activation reservation for reading is performed, and activation reservation for writing band data of band # 1 to the band memories 3c2 and 3d2 is performed for the output DMAC 16w. Note that the activation reservation for reading the band data of the bands # 0 and # 1 and the activation reservation for writing the band data of the band # 0 are performed in advance when the data acquisition circuit 15 is activated. Thereafter, the activation reservation is performed in the same manner.

そして、割り込みなどで、画像処理回路１６による処理およびバンドメモリ３ｃ１，３ｄ１への画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介してＪＰＥＧコーデック１７およびＲＬＥコーデック１８に通知されると、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒは、バンド＃０の画像バンドデータをバンドメモリ３ｃ１から読み出し、出力ＤＭＡＣ１７ｗは、ＪＰＥＧ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込み、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒは、バンド＃０の属性バンドデータをバンドメモリ３ｄ１から読み出し、出力ＤＭＡＣ１８ｗは、ＲＬＥ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。このとき、入力ＤＭＡＣ１７ｒおよび出力ＤＭＡＣ１７ｗは並列動作し、入力ＤＭＡＣ１８ｒおよび出力ＤＭＡＣ１８ｗは並列動作する。   Then, the completion of the processing by the image processing circuit 16 and the writing of the image band data and the attribute band data to the band memories 3c1 and 3d1 is notified to the JPEG codec 17 and the RLE codec 18 through the data flow controller 12 by an interrupt or the like. Then, the input DMAC 17r of the JPEG codec 17 reads the image band data of band # 0 from the band memory 3c1, and the output DMAC 17w writes the image band data compressed by the JPEG method to the HDD 4 via the HDD controller 14. The input DMAC 18r of the RLE codec 18 reads the attribute band data of band # 0 from the band memory 3d1, and the output DMAC 18w sends the image band data compressed by the RLE method to the HDD controller 14. To write to the HDD4. At this time, the input DMAC 17r and the output DMAC 17w operate in parallel, and the input DMAC 18r and the output DMAC 18w operate in parallel.

ＪＰＥＧコーデック１７によるバンド＃０に対する処理が完了すると、入力ＤＭＡＣ１７ｒに対してバンドメモリ３ｃ１，３ｄ１からのバンド＃２のバンドデータの読み出しのための起動予約が行われるとともに、出力ＤＭＡＣ１７ｗに対してバンド＃１のバンドデータの書き込みのための起動予約が行われる。なお、バンド＃０，＃１のバンドデータの読み出しのための起動予約、およびバンド＃０のバンドデータの書き込みのための起動予約は、データ取得回路１５の起動時に予め行われている。これ以降、同様に起動予約が行われる。なお、ＲＬＥコーデック１８においても同様に起動予約が行われる。   When the processing for the band # 0 by the JPEG codec 17 is completed, a start-up reservation for reading the band data of the band # 2 from the band memories 3c1 and 3d1 is performed for the input DMAC 17r, and the band # for the output DMAC 17w. A start-up reservation for writing 1 band data is made. Note that the activation reservation for reading the band data of the bands # 0 and # 1 and the activation reservation for writing the band data of the band # 0 are performed in advance when the data acquisition circuit 15 is activated. Thereafter, the activation reservation is performed in the same manner. Similarly, the RLE codec 18 makes an activation reservation.

また、割り込みなどで、データ取得回路１５によるバンド＃１の画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介して画像処理回路１６に通知されると、画像処理回路１６の入力ＤＭＡＣ１６ｒは、バンド＃１の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ２，３ｂ２から読み出し、出力ＤＭＡＣ１６ｗは、画像処理後のバンド＃１の画像バンドデータおよび属性バンドデータをバンドメモリ３ｃ２，３ｄ２にそれぞれ書き込む。   When the completion of the writing of the band # 1 image band data and attribute band data by the data acquisition circuit 15 is notified to the image processing circuit 16 via the data flow controller 12 due to an interruption or the like, the image processing circuit 16 The input DMAC 16r reads the image band data and attribute band data of the band # 1 from the band memories 3a2 and 3b2, and the output DMAC 16w stores the image band data and attribute band data of the band # 1 after the image processing in the band memories 3c2 and 3d2. Write each.

このとき、出力ＤＭＡＣ１６ｗによるバンドメモリ３ｃ２，３ｄ２への書き込みと、入力ＤＭＡＣ１７ｒ，１８ｒによるバンドメモリ３ｃ１，３ｄ１からの読み出しとは並行して行われる。   At this time, the writing to the band memories 3c2 and 3d2 by the output DMAC 16w and the reading from the band memories 3c1 and 3d1 by the input DMACs 17r and 18r are performed in parallel.

一方、データ取得回路１５の出力ＤＭＡＣ１５ｗは、バンド＃１の画像バンドデータおよび属性バンドデータの書き込みの完了後、バンド＃２の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ１，３ｂ１にそれぞれ書き込む。このとき、データ取得回路１５は、バンドメモリ３ａ１，３ｂ１におけるバンド＃０の画像バンドデータおよび属性バンドデータを、バンド＃２の画像バンドデータおよび属性バンドデータで上書きする。画像処理回路１６の１バンドあたりの処理時間は、データ取得回路１５の１バンドあたりの処理時間より短く設定されている。したがって、この時点で、画像処理回路１６はバンド＃０に対する処理を既に完了しており、データ上書きに起因する問題は生じない。   On the other hand, the output DMAC 15w of the data acquisition circuit 15 writes the image band data and attribute band data of band # 2 into the band memories 3a1 and 3b1, respectively, after completing the writing of the image band data and attribute band data of band # 1. At this time, the data acquisition circuit 15 overwrites the image band data and attribute band data of band # 0 in the band memories 3a1 and 3b1 with the image band data and attribute band data of band # 2. The processing time per band of the image processing circuit 16 is set shorter than the processing time per band of the data acquisition circuit 15. Therefore, at this time, the image processing circuit 16 has already completed the processing for the band # 0, and there is no problem caused by data overwriting.

このとき、出力ＤＭＡＣ１５ｗによるバンドメモリ３ａ１，３ｂ１への書き込みと、入力ＤＭＡＣ１６ｒによるバンドメモリ３ａ２，３ｂ２からの読み出しとは並行して行われる。   At this time, the writing to the band memories 3a1 and 3b1 by the output DMAC 15w and the reading from the band memories 3a2 and 3b2 by the input DMAC 16r are performed in parallel.

そして、割り込みなどで、画像処理回路１６による処理およびバンドメモリ３ｃ２，３ｄ２への画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介してＪＰＥＧコーデック１７およびＲＬＥコーデック１８に通知されると、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒは、バンド＃１の画像バンドデータをバンドメモリ３ｃ２から読み出し、出力ＤＭＡＣ１７ｗは、ＪＰＥＧ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込み、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒは、バンド＃１の属性バンドデータをバンドメモリ３ｄ２から読み出し、出力ＤＭＡＣ１８ｗは、ＲＬＥ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。   Then, the completion of the processing by the image processing circuit 16 and the writing of the image band data and attribute band data to the band memories 3c2 and 3d2 is notified to the JPEG codec 17 and the RLE codec 18 through the data flow controller 12 by an interrupt or the like. Then, the input DMAC 17r of the JPEG codec 17 reads the image band data of band # 1 from the band memory 3c2, and the output DMAC 17w writes the image band data compressed by the JPEG method to the HDD 4 via the HDD controller 14. The input DMAC 18r of the RLE codec 18 reads the attribute band data of band # 1 from the band memory 3d2, and the output DMAC 18w sends the image band data compressed by the RLE system to the HDD controller 14. To write to the HDD4.

また、割り込みなどで、データ取得回路１５によるバンド＃２の画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介して画像処理回路１６に通知されると、画像処理回路１６の入力ＤＭＡＣ１６ｒは、バンド＃２の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ１，３ｂ１から読み出し、出力ＤＭＡＣ１６ｗは、画像処理後のバンド＃２の画像バンドデータおよび属性バンドデータをバンドメモリ３ｃ１，３ｄ１にそれぞれ書き込む。このとき、画像処理回路１６の出力ＤＭＡＣ１６ｗは、バンドメモリ３ｃ１，３ｄ１におけるバンド＃０の画像バンドデータおよび属性バンドデータを、バンド＃２の画像バンドデータおよび属性バンドデータで上書きする。ＪＰＥＧコーデック１７およびＲＬＥコーデック１８の１バンドあたりの処理時間は、画像処理回路１６の１バンドあたりの処理時間より短く設定されている。したがって、この時点で、ＪＰＥＧコーデック１７およびＲＬＥコーデック１８はバンド＃０に対する処理を既に完了しており、データ上書きに起因する問題は生じない。   When the completion of the writing of the band # 2 image band data and attribute band data by the data acquisition circuit 15 is notified to the image processing circuit 16 via the data flow controller 12 due to an interrupt or the like, the image processing circuit 16 The input DMAC 16r reads the image band data and attribute band data of the band # 2 from the band memories 3a1 and 3b1, and the output DMAC 16w inputs the image band data and attribute band data of the band # 2 after the image processing to the band memories 3c1 and 3d1. Write each. At this time, the output DMAC 16w of the image processing circuit 16 overwrites the image band data and attribute band data of band # 0 in the band memories 3c1 and 3d1 with the image band data and attribute band data of band # 2. The processing time per band of the JPEG codec 17 and the RLE codec 18 is set shorter than the processing time per band of the image processing circuit 16. Therefore, at this point, the JPEG codec 17 and the RLE codec 18 have already completed the processing for the band # 0, and there is no problem caused by data overwriting.

このように処理回路１５〜１８では、後段の処理回路ほど、１つのバンドデータに対する処理時間が短く設定されている。例えば、データ取得回路１５は、２５ミリ秒で１つのバンドデータを処理し、画像処理回路１６は、１０ミリ秒で１つのバンドデータを処理し、ＪＰＥＧコーデック１７およびＲＬＥコーデック１８は、５ミリ秒で１つのバンドデータを処理する。   As described above, in the processing circuits 15 to 18, the processing time for one band data is set to be shorter for the subsequent processing circuits. For example, the data acquisition circuit 15 processes one band data in 25 milliseconds, the image processing circuit 16 processes one band data in 10 milliseconds, and the JPEG codec 17 and the RLE codec 18 have 5 milliseconds. To process one band data.

このとき、出力ＤＭＡＣ１６ｗによるバンドメモリ３ｃ１，３ｄ１への書き込みと、入力ＤＭＡＣ１７ｒ，１８ｒによるバンドメモリ３ｃ２，３ｄ２からの読み出しとは並行して行われる。   At this time, the writing to the band memories 3c1 and 3d1 by the output DMAC 16w and the reading from the band memories 3c2 and 3d2 by the input DMACs 17r and 18r are performed in parallel.

一方、データ取得回路１５の出力ＤＭＡＣ１５ｗは、バンド＃２の画像バンドデータおよび属性バンドデータの書き込みの完了後、バンド＃３の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ２，３ｂ２にそれぞれ書き込む。このとき、データ取得回路１５は、バンドメモリ３ａ２，３ｂ２おけるバンド＃１の画像バンドデータおよび属性バンドデータを、バンド＃３の画像バンドデータおよび属性バンドデータで上書きする。   On the other hand, the output DMAC 15w of the data acquisition circuit 15 writes the image band data and attribute band data of band # 3 into the band memories 3a2 and 3b2, respectively, after completing the writing of the image band data and attribute band data of band # 2. At this time, the data acquisition circuit 15 overwrites the image band data and attribute band data of band # 1 in the band memories 3a2 and 3b2 with the image band data and attribute band data of band # 3.

このとき、出力ＤＭＡＣ１５ｗによるバンドメモリ３ａ２，３ｂ２への書き込みと、入力ＤＭＡＣ１６ｒによるバンドメモリ３ａ１，３ｂ１からの読み出しとは並行して行われる。   At this time, the writing to the band memories 3a2 and 3b2 by the output DMAC 15w and the reading from the band memories 3a1 and 3b1 by the input DMAC 16r are performed in parallel.

そして、割り込みなどで、画像処理回路１６による処理およびバンドメモリ３ｃ１，３ｄ１への画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介してＪＰＥＧコーデック１７およびＲＬＥコーデック１８に通知されると、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒは、バンド＃２の画像バンドデータをバンドメモリ３ｃ１から読み出し、出力ＤＭＡＣ１７ｗは、ＪＰＥＧ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込み、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒは、バンド＃２の属性バンドデータをバンドメモリ３ｄ１から読み出し、出力ＤＭＡＣ１８ｗは、ＲＬＥ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。   Then, the completion of the processing by the image processing circuit 16 and the writing of the image band data and the attribute band data to the band memories 3c1 and 3d1 is notified to the JPEG codec 17 and the RLE codec 18 through the data flow controller 12 by an interrupt or the like. Then, the input DMAC 17r of the JPEG codec 17 reads the image band data of band # 2 from the band memory 3c1, and the output DMAC 17w writes the image band data compressed by the JPEG method to the HDD 4 via the HDD controller 14. The input DMAC 18r of the RLE codec 18 reads the attribute band data of band # 2 from the band memory 3d1, and the output DMAC 18w sends the image band data compressed by the RLE method to the HDD controller 14. To write to the HDD4.

以降、同様にして、バンド＃３以降のバンドデータが処理される。これにより、１ページ分のバンドデータが、順次、データ取得回路１５、画像処理回路１６およびコーデック１７，１８によりパイプライン処理され、処理後のデータがＨＤＤ４に保存される。   Thereafter, similarly, band data after band # 3 is processed. Thereby, the band data for one page is sequentially pipeline-processed by the data acquisition circuit 15, the image processing circuit 16, and the codecs 17 and 18, and the processed data is stored in the HDD 4.

このようにして、ＨＤＤ４に１頁分のデータが保存された後、ラスタ処理回路１９によるラスタライズ、およびハーフトーン処理回路２０によるハーフトーン処理により、そのデータから印刷画像データが生成され、データ出力回路２１により印刷エンジン制御回路６へ供給され、印刷が実行される。   After the data for one page is stored in the HDD 4 in this way, print image data is generated from the data by rasterization by the raster processing circuit 19 and halftone processing by the halftone processing circuit 20, and the data output circuit 21 is supplied to the print engine control circuit 6 to execute printing.

以上のように、上記実施の形態によれば、画像処理回路１６、ＪＰＥＧコーデック１７およびＲＬＥコーデック１８は、それぞれ、２つのバンドメモリからのデータ読み出しのためのダイレクトメモリアクセスを行う入力ＤＭＡＣと、２つのバンドメモリへのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡＣとを有する。   As described above, according to the above-described embodiment, the image processing circuit 16, the JPEG codec 17 and the RLE codec 18 each have an input DMAC that performs direct memory access for reading data from two band memories, and 2 And an output DMAC that performs direct memory access for data writing to one band memory.

そして、データフローコントローラ１２は、それらの回路１６〜１８のそれぞれの入力ＤＭＡＣおよび出力ＤＭＡＣを制御し、画像処理回路１６の出力ＤＭＡＣ１６ｗにより画像バンドデータをバンドメモリ３ｃ１，３ｃ２の一方へ書き込ませ、それと並行して、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒにより、１つ前の画像バンドデータをバンドメモリ３ｃ１，３ｃ２の他方から読み出させるとともに、画像処理回路１６の出力ＤＭＡＣ１６ｗにより属性バンドデータをバンドメモリ３ｄ１，３ｄ２の一方へ書き込ませ、それと並行して、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒにより、１つ前の属性バンドデータをバンドメモリ３ｄ１，３ｄ２の他方から読み出させる。   Then, the data flow controller 12 controls the input DMAC and the output DMAC of each of the circuits 16 to 18, and causes the output DMAC 16w of the image processing circuit 16 to write the image band data to one of the band memories 3c1 and 3c2. In parallel, the previous image band data is read from the other of the band memories 3c1 and 3c2 by the input DMAC 17r of the JPEG codec 17, and the attribute band data is read by the output DMAC 16w of the image processing circuit 16 in the band memories 3d1 and 3d2. At the same time, the previous attribute band data is read from the other of the band memories 3d1 and 3d2 by the input DMAC 18r of the RLE codec 18.

これにより、画像処理回路１６の出力ＤＭＡＣ１６ｗがバンドデータの書き込みを行うときに、ＪＰＥＧコーデック１７またはＲＬＥコーデック１８の入力ＤＭＡＣ１７ｒ，１８ｒがバンドデータの読み出しを行うため、両者が並行して行われることで、メモリへのバンドデータの書き込みおよび読み出しの時間を短くすることができる。特に、上記実施の形態では、スキャナ５からＨＤＤ４までの処理経路におけるすべての処理回路が上述のように処理を行うため、データ待ちによる遅延が発生することなく、高速に処理を行うことができる。   As a result, when the output DMAC 16w of the image processing circuit 16 writes band data, the input DMACs 17r and 18r of the JPEG codec 17 or the RLE codec 18 read band data, so that both are performed in parallel. The time for writing and reading band data to and from the memory can be shortened. In particular, in the above embodiment, since all the processing circuits in the processing path from the scanner 5 to the HDD 4 perform the processing as described above, the processing can be performed at high speed without causing a delay due to data waiting.

なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。   The above-described embodiments are preferred examples of the present invention, but the present invention is not limited to these, and various modifications and changes can be made without departing from the scope of the present invention. is there.

例えば、上記実施の形態において、画像データがＣＭＹＫの４つのプレーンを有し、属性データが、ＡプレーンおよびＳプレーンを有する場合、ＣＭＹの３プレーンを画像データとして取り扱い、Ｋプレーン、ＡプレーンおよびＳプレーンを属性データとして取り扱うようにしてもよい。   For example, in the above embodiment, when the image data has four planes CMYK and the attribute data has an A plane and an S plane, the three CMY planes are handled as image data, and the K plane, the A plane, and the S plane. A plane may be handled as attribute data.

上記実施の形態において、ＲＡＭ３として、対となる２つのバンドメモリ（３ａ１，３ａ２），（３ｂ１，３ｂ２），（３ｃ１，３ｃ２），（３ｄ１，３ｄ２）の一方と他方とで独立したＲＡＭモジュールを設け、各ＲＡＭモジュールに対して並列にアクセス可能な構成としてもよい。あるいは、ＲＡＭ３として、バンドメモリと同数の独立したＲＡＭモジュールを設け、各ＲＡＭモジュールに対して並列にアクセス可能な構成としてもよい。   In the above embodiment, the RAM 3 is an independent RAM module in one of the two band memories (3a1, 3a2), (3b1, 3b2), (3c1, 3c2), and (3d1, 3d2) as a pair. It is good also as a structure which can provide and can access each RAM module in parallel. Alternatively, the RAM 3 may be provided with the same number of independent RAM modules as the band memory so that each RAM module can be accessed in parallel.

本発明は、例えば、コピー機、プリンタ、ファクシミリ機、複合機などといった画像処理装置に適用可能である。   The present invention can be applied to an image processing apparatus such as a copying machine, a printer, a facsimile machine, and a multifunction machine.

３ｃ１，３ｄ１ バンドメモリ（第１メモリの一例）
３ｃ２，３ｄ２ バンドメモリ（第２メモリの一例）
１５ データ取得回路
１５ｗ，１６ｗ，１７ｗ，１８ｗ 出力ＤＭＡＣ
１６ｒ，１７ｒ，１８ｒ 入力ＤＭＡＣ
１６ 画像処理回路（処理回路の一例）
１７ ＪＰＥＧコーデック（処理回路の一例，符号化回路の一例，第１符号化回路の一例）
１８ ＲＬＥコーデック（処理回路の一例，符号化回路の一例，第２符号化回路の一例）
3c1, 3d1 band memory (an example of a first memory)
3c2, 3d2 band memory (an example of a second memory)
15 Data acquisition circuit 15w, 16w, 17w, 18w Output DMAC
16r, 17r, 18r Input DMAC
16 Image processing circuit (an example of a processing circuit)
17 JPEG codec (an example of a processing circuit, an example of an encoding circuit, an example of a first encoding circuit)
18 RLE codec (an example of a processing circuit, an example of an encoding circuit, an example of a second encoding circuit)

Claims (4)

１ページの画像データを分割したバンドデータを順次処理する画像処理装置において、
前記画像データのバンドデータとその画像データに対応する属性データのバンドデータとを出力するスキャナと、
第１画像バンドデータ領域を有する第１バンドメモリと、
第２画像バンドデータ領域を有する第２バンドメモリと、
第１属性バンドデータ領域を有する第３バンドメモリと、
第２属性バンドデータ領域を有する第４バンドメモリと、
前記第１画像バンドデータ領域、前記第２画像バンドデータ領域、前記第１属性バンドデータ領域、および前記第２属性バンドデータ領域へのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡコントローラを有し、（ａ１）前記スキャナから前記画像データのバンドデータおよび前記属性データのバンドデータを取得し、（ａ２）前記出力ＤＭＡコントローラで前記画像データのバンドデータを、前記第１画像バンドデータ領域および前記第２画像バンドデータ領域へ交互に書き込み、（ａ３）前記出力ＤＭＡコントローラで前記属性データのバンドデータを、前記第１属性バンドデータ領域および前記第２属性バンドデータ領域へ交互に書き込むデータ取得回路と、
前記データ取得回路の前記出力ＤＭＡコントローラおよび前記データ取得回路の後段の処理回路の入力ＤＭＡコントローラを制御し、（ｂ１）前記出力ＤＭＡコントローラで、前記画像データのバンドデータを前記第１画像バンドデータ領域および前記第２画像バンドデータ領域の一方へ書き込ませ、それと並行して、前記入力ＤＭＡコントローラで、書き込まれている前記画像データのバンドデータの１つ前のバンドデータを前記第１画像バンドデータ領域および前記第２画像バンドデータ領域の他方から読み出させ、（ｂ２）前記出力ＤＭＡコントローラで、前記属性データのバンドデータを前記第１属性バンドデータ領域および前記第２属性バンドデータ領域の一方へ書き込ませ、それと並行して、前記入力ＤＭＡコントローラで、書き込まれている前記属性データのバンドデータの１つ前のバンドデータを前記第１属性バンドデータ領域および前記第２属性バンドデータ領域の他方から読み出させるデータフローコントローラと、
を備えることを特徴とする画像処理装置。 In an image processing apparatus for sequentially processing band data obtained by dividing one page of image data,
A scanner that outputs band data of the image data and band data of attribute data corresponding to the image data;
A first band memory having a first image band data area;
A second band memory having a second image band data area;
A third band memory having a first attribute band data area;
A fourth band memory having a second attribute band data area;
An output DMA controller for performing direct memory access for writing data to the first image band data area, the second image band data area, the first attribute band data area, and the second attribute band data area; (A1) obtaining band data of the image data and band data of the attribute data from the scanner; (a2) obtaining the band data of the image data by the output DMA controller, the first image band data area and the first data; (A3) a data acquisition circuit for alternately writing band data of the attribute data to the first attribute band data area and the second attribute band data area by the output DMA controller;
Controlling the output DMA controller of the data acquisition circuit and an input DMA controller of a processing circuit subsequent to the data acquisition circuit; (b1) the output DMA controller converts the band data of the image data into the first image band data area; In parallel with this, the input DMA controller writes the band data immediately before the band data of the written image data to the first image band data area. And (b2) writing the attribute data band data into one of the first attribute band data area and the second attribute band data area by the output DMA controller. In parallel, the input DMA controller And data flow controller to read the previous band data of the band data of the attribute data being written from the other of said first attribute band data region and the second attribute band data area,
An image processing apparatus comprising: 前記画像データのバンドデータを符号化する第１符号化回路と、
前記属性データのバンドデータを符号化する第２符号化回路と、
第３画像バンドデータ領域を有する第５バンドメモリと、
第４画像バンドデータ領域を有する第６バンドメモリと、
第３属性バンドデータ領域を有する第７バンドメモリと、
第４属性バンドデータ領域を有する第８バンドメモリとをさらに備え、
前記データ取得回路の後段の処理回路は、前記画像データのバンドデータおよび前記属性データのバンドデータに対する画像処理を実行する画像処理回路であり、
前記第１符号化回路および前記第２符号化回路は、前記画像処理回路の後段の処理回路であり、
前記画像処理回路は、前記第３画像バンドデータ領域、前記第４画像バンドデータ領域、前記第３属性バンドデータ領域、および前記第４属性バンドデータ領域へのデータ書き込みのためのダイレクトメモリアクセスを行う第２出力ＤＭＡコントローラを有し、（ｃ１）前記第２出力ＤＭＡコントローラで、処理後の前記画像データのバンドデータを、前記第３画像バンドデータ領域および前記第４画像バンドデータ領域へ交互に書き込み、（ｃ２）前記第２出力ＤＭＡコントローラで、処理後の前記属性データのバンドデータを、前記第３属性バンドデータ領域および前記第４属性バンドデータ領域へ交互に書き込み、
前記データフローコントローラは、前記第２出力ＤＭＡコントローラに、前記画像データのバンドデータを前記第３画像バンドデータ領域および前記第４画像バンドデータ領域の一方に書き込ませ、それと並行して、前記第１符号化回路の入力ＤＭＡコントローラに、前記画像データのバンドデータを前記第３画像バンドデータ領域および前記第４画像バンドデータ領域の他方から読み出させ、また、前記第２出力ＤＭＡコントローラに、前記属性データのバンドデータを前記第３属性バンドデータ領域および前記第４属性バンドデータ領域の一方に書き込ませ、それと並行して、前記第２符号化回路の入力ＤＭＡコントローラに、前記属性データのバンドデータを前記第３属性バンドデータ領域および前記第４属性バンドデータ領域の他方から読み出させること、
を特徴とする請求項１記載の画像処理装置。 A first encoding circuit for encoding band data of the image data;
A second encoding circuit for encoding band data of the attribute data;
A fifth band memory having a third image band data area;
A sixth band memory having a fourth image band data area;
A seventh band memory having a third attribute band data area;
An eighth band memory having a fourth attribute band data area;
The subsequent processing circuit of the data acquisition circuit is an image processing circuit that performs image processing on band data of the image data and band data of the attribute data,
The first encoding circuit and the second encoding circuit are processing circuits subsequent to the image processing circuit,
The image processing circuit performs direct memory access for writing data to the third image band data area, the fourth image band data area, the third attribute band data area, and the fourth attribute band data area. (C1) The band data of the processed image data is alternately written into the third image band data area and the fourth image band data area by the second output DMA controller. (C2) In the second output DMA controller, the band data of the attribute data after processing is alternately written into the third attribute band data area and the fourth attribute band data area,
The data flow controller causes the second output DMA controller to write band data of the image data to one of the third image band data area and the fourth image band data area, and in parallel with the first output DMA controller, The input DMA controller of the encoding circuit reads the band data of the image data from the other of the third image band data area and the fourth image band data area , and the second output DMA controller has the attribute The band data of the data is written into one of the third attribute band data area and the fourth attribute band data area, and in parallel, the band data of the attribute data is sent to the input DMA controller of the second encoding circuit. the other of said third attribute band data region and the fourth attribute band data area Be read, et al.,
The image processing apparatus according to claim 1. 前記第１符号化回路は、ＪＰＥＧ方式で前記画像データのバンドデータを符号化し、
前記第２符号化回路は、ＲＬＥ方式で前記属性データのバンドデータを符号化すること、
を特徴とする請求項２記載の画像処理装置。 The first encoding circuit encodes the band data of the image data in JPEG format,
The second encoding circuit encodes the band data of the attribute data by an RLE method;
The image processing apparatus according to claim 2 . 前記データ取得回路、前記画像処理回路、並びに前記第１符号化回路および前記第２符号化回路は、後段の処理回路ほど、１つのバンドデータに対する処理時間が短いことを特徴とする請求項２記載の画像処理装置。 Said data acquisition circuit, the image processing circuit, and the first encoder circuit and the second encoding circuit, as subsequent processing circuit, according to claim 2, wherein the processing time for one band data is short Image processing apparatus.
JP2009072679A 2009-03-24 2009-03-24 Image processing device Active JP5205317B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009072679A JP5205317B2 (en) 2009-03-24 2009-03-24 Image processing device
US12/700,452 US8427693B2 (en) 2009-03-24 2010-02-04 Image processing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009072679A JP5205317B2 (en) 2009-03-24 2009-03-24 Image processing device

Publications (2)

Publication Number Publication Date
JP2010226516A JP2010226516A (en) 2010-10-07
JP5205317B2 true JP5205317B2 (en) 2013-06-05

Family

ID=43043205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009072679A Active JP5205317B2 (en) 2009-03-24 2009-03-24 Image processing device

Country Status (1)

Country Link
JP (1) JP5205317B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5842351B2 (en) * 2011-03-18 2016-01-13 株式会社リコー Printing apparatus, printing system, printing method, and program

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254672B2 (en) * 1997-02-10 2002-02-12 セイコーエプソン株式会社 Image forming device
JP4261739B2 (en) * 2000-06-15 2009-04-30 キヤノン株式会社 Image processing apparatus, image processing method, storage medium, and image processing system
JP2007201705A (en) * 2006-01-25 2007-08-09 Ricoh Co Ltd Image processor, image processing method, program, and computer-readable recording medium
JP2008068547A (en) * 2006-09-15 2008-03-27 Ricoh Co Ltd Image forming device
JP4855917B2 (en) * 2006-12-07 2012-01-18 株式会社リコー Image forming apparatus, image forming method, and image forming program
JP4903092B2 (en) * 2007-07-05 2012-03-21 株式会社リコー Image processing apparatus, image processing control method, and image processing control program

Also Published As

Publication number Publication date
JP2010226516A (en) 2010-10-07

Similar Documents

Publication Publication Date Title
JPH10124268A (en) Print controller
US8427693B2 (en) Image processing apparatus and method
JP5205317B2 (en) Image processing device
JP5145278B2 (en) Image processing device
JP5186432B2 (en) Image processing device
JP6772020B2 (en) Image processing device, control method of image processing device, and program
JP3685234B2 (en) Image processing device
JP2013153358A (en) Image reading device
US20050134877A1 (en) Color image processing device and color image processing method
JP5145277B2 (en) Image processing device
JP4855351B2 (en) Image processing device
JP2010282152A (en) Image forming apparatus
JP4446389B2 (en) Interface device for compression / decompression module
JP2006285792A (en) Image processor and image processing method
JP2011139165A (en) Image processing apparatus and processing method thereof
JP5705143B2 (en) Image reading device
JP2011193297A (en) Data processing apparatus, and data processing program
JP2007200232A (en) Image processing apparatus and image forming apparatus
JP5705142B2 (en) Image reading device
JP3912372B2 (en) Color image processing device
JP2007251983A (en) Image data output apparatus
JP2009265776A (en) Image processor
JP2008071054A (en) Data transfer control method, data processor, and image processor
JP2019213124A (en) Image processing apparatus, control method therefor, and program
JP2008219923A (en) Image input/output device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

R150 Certificate of patent or registration of utility model

Ref document number: 5205317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3