JP5204290B1 - ホスト装置、システム、及び装置 - Google Patents
ホスト装置、システム、及び装置 Download PDFInfo
- Publication number
- JP5204290B1 JP5204290B1 JP2011265281A JP2011265281A JP5204290B1 JP 5204290 B1 JP5204290 B1 JP 5204290B1 JP 2011265281 A JP2011265281 A JP 2011265281A JP 2011265281 A JP2011265281 A JP 2011265281A JP 5204290 B1 JP5204290 B1 JP 5204290B1
- Authority
- JP
- Japan
- Prior art keywords
- information
- data
- key
- secret
- host device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 124
- 230000008569 process Effects 0.000 claims description 69
- 238000012545 processing Methods 0.000 claims description 65
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 238000012790 confirmation Methods 0.000 claims description 5
- 238000012795 verification Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000015654 memory Effects 0.000 description 365
- 230000006870 function Effects 0.000 description 144
- 238000007726 management method Methods 0.000 description 49
- 238000012937 correction Methods 0.000 description 42
- 238000004519 manufacturing process Methods 0.000 description 28
- VGVRFARTWVJNQC-UHFFFAOYSA-N 2-(2,4-dichlorophenoxy)acetamide Chemical compound NC(=O)COC1=CC=C(Cl)C=C1Cl VGVRFARTWVJNQC-UHFFFAOYSA-N 0.000 description 23
- 230000000694 effects Effects 0.000 description 23
- 238000004364 calculation method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 18
- 238000012360 testing method Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000000295 complement effect Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- 238000013524 data verification Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000013507 mapping Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100502845 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FPR1 gene Proteins 0.000 description 1
- 101100012952 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FPR2 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
- G11B20/0021—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
- G11B20/0021—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier
- G11B20/00217—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier the cryptographic key used for encryption and/or decryption of contents recorded on or reproduced from the record carrier being read from a specific source
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
- G11B20/0021—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier
- G11B20/00217—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier the cryptographic key used for encryption and/or decryption of contents recorded on or reproduced from the record carrier being read from a specific source
- G11B20/00253—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier the cryptographic key used for encryption and/or decryption of contents recorded on or reproduced from the record carrier being read from a specific source wherein the key is stored on the record carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
- H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
- H04L9/0822—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using key encryption key
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
- H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
- H04L9/083—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) involving central third party, e.g. key distribution center [KDC] or trusted third party [TTP]
- H04L9/0833—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) involving central third party, e.g. key distribution center [KDC] or trusted third party [TTP] involving conference or group key
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
- H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/60—Digital content management, e.g. content distribution
- H04L2209/601—Broadcast encryption
Abstract
【解決手段】実施形態によれば、外部からアクセスが可能な通常領域と、外部からのアクセスが制限され認証に利用される秘匿情報が記録される秘匿領域と、外部からのアクセス可能であり前記秘匿情報に対応する公開情報が記録される特定領域と、を少なくとも有するセルアレイ11と、外部との認証を行う認証回路15と、外部から入力されるシーケンスに応じて、前記セルアレイ及び前記認証回路の動作を制御するコマンドシーケンス制御回路とを具備し、前記コマンドシーケンス制御回路は、外部から、第1コマンド(Security Prefix)−第2コマンド(00h)−アドレス(ADD)−第3コマンド(30h)が入力されると、前記セルアレイからのデータ読み出し要求を受け付ける。
【選択図】図36
Description
第1の実施形態に係る認証装置、被認証装置、及びその認証方法について説明する。
図1を用いて、第1の実施形態に係るメモリシステムの構成例について説明する。
本実施形態において、NAND型フラッシュメモリ10は、被認証装置である。
本実施形態において、ホスト装置20は、認証装置である。
次に、図2に沿って、第1の実施形態に係るメモリシステムの認証フローについて説明する。
認証を開始(Start)すると、ホスト装置20は、NAND型フラッシュメモリ10から鍵管理情報である暗号化FKey束(FKB: Family Key Block)及び暗号化秘密識別情報SecretID(E-SecretID)を読み出す。
続いて、ホスト装置20は、読み出した鍵管理情報FKBからデータ選択部(Select1)22−1によりデータ選択処理を行い、ホスト装置20が復号可能な暗号化された秘匿情報FKeyを読み出すと共に、秘匿している秘密情報IDKeykを用いて上記復号部22−2により復号することにより、秘匿情報FKeyを得る。更に、ホスト装置20は、得られた秘匿情報FKeyを用いて、NAND型フラッシュメモリ10から読み出した暗号化秘密識別情報E-SecretIDを復号することにより、秘密識別情報SecretIDを得る。
続いて、ホスト装置20は、NAND型フラッシュメモリ10に対して、インデックス情報iの読み出し要求を行う。
続いて、NAND型フラッシュメモリ10は、ホスト装置20の要求を受けて、インデックス情報iをセルアレイ11からロードし、ホスト装置20に出力する。
続いて、ホスト装置20は、認証要求時に必要となる乱数RNhを生成する。認証処理に乱数RNhを用いることにより、以下の処理でNAND型フラッシュメモリ10との間で毎回異なる共有鍵を利用することができる。
続いて、ホスト装置20は、認証要求(Request authentication)と共に、予め保持している定数HCj及び乱数RNhをNAND型フラッシュメモリ10に送出する。
続いて、NAND型フラッシュメモリ10は、秘密情報NKeyi (i=1,…,m)及び秘密識別情報SecretIDを秘匿領域11−2からロードし、データキャッシュ12に保存する。
続いて、NAND型フラッシュメモリ10は、秘匿している秘密情報NKeyiとホスト装置20から受信した定数HCjとを用いて、データ生成回路13におけるデータ生成処理により秘密情報HKeyi,jを生成する。
続いて、NAND型フラッシュメモリ10は、受信した乱数RNhを用いて、データ生成回路14におけるデータ生成処理により、セッション鍵SKeyi,j (= Generate(HKeyi,j, RNh))を生成する。
続いて、NAND型フラッシュメモリ10は、生成したセッション鍵SKeyi,jを用いて、秘密識別情報SecretIDに一方向性変換器15における一方向性変換処理を行い、一方向性変換識別情報Oneway-ID (=Oneway(SKeyi,j, SecretID))を生成する。生成された一方向性変換識別情報Oneway-IDは、ホスト装置20に送出される。
上記StepS18と並行して、ホスト装置20は、受信したインデックス情報iを用いて、予め秘匿していた秘密情報セットHKeyi,j (i=1,…,m)から当該NAND型フラッシュメモリ10との認証処理に必要な秘密情報HKeyi,jを選択する。
続いて、ホスト装置20は、選択した秘密情報HKeyi,jと生成した乱数RNhとを用いて、データ生成部26におけるデータ生成処理により、セッション鍵SKeyi,j (= Generate(HKeyi,j, RNh))を生成する。
続いて、ホスト装置20は、生成したセッション鍵SKeyi,jを用いて、秘密識別情報SecretIDに一方向性変換器27における一方向性変換処理を行い、一方向性変換データOneway-IDを生成する。
続いて、ホスト装置20は、NAND型フラッシュメモリ10より受信した一方向性変換識別情報Oneway-IDと、自身が生成した一方向性変換識別情報Oneway-IDとが一致するか否かを判定する。上記一方向性変換識別情報Oneway-IDの両方の値が一致した場合(OK)には、復号部21で得られた秘密識別情報SecretIDが正規のIDであると判定して、以降の処理に秘密識別情報SecretIDを引き渡す。一方、不一致の場合(NG)には、秘密識別情報SecretIDが不正なIDであると判定し、その旨を以降の処理に出力する。
次に、図3を用い、第1の実施形態に係る鍵管理情報FKB(Family Key Block)についてより詳しく説明する。
次に、NAND型フラッシュメモリ10への秘密情報や鍵管理情報FKBの書き込みについて説明する。
まず、図5、図6を用い、例えば、NAND型フラッシュメモリ10の製造時等に秘密情報や鍵管理情報FKBを書き込む場合について説明する。ここでは、図6のフローに即して説明する。
上記構成により、まず、メモリ製造者30は、生成部(SecretID Generator)34において、秘密識別情報SecretIDを生成する。
続いて、データ31を受け取ったメモリ製造者30は、vの中から一つの値を選択部32により選択する。更に、選択部32は、前記選択したvに対応するFKeyvを選択する。メモリ製造者30は、選択したFKeyvを用いて、生成したSecretIDを暗号化し、暗号化された秘密識別情報E-SecretIDを生成する。
続いて、メモリ製造者30は、当該vの値をNAND型フラッシュメモリ10のロム領域11−3へインデックス情報v(index of FKey)として書き込む。
次に、図7、図8を用い、FKBをカード製造者50が書き込む場合について説明する。ここでも、図8のフローに即して説明する。
まず、カード製造者50は、鍵管理情報FKBvをライセンス管理者40からデータ51として受け取る。この際、データ51の受け渡しには、上述した安全な手段を用いる。
続いて、カード製造者50は、読み出したインデックス情報vの値に対応する鍵管理情報FKBvを選択部52により選択する。
続いて、カード製造者50は、コントローラ19を介して、NAND型フラッシュメモリ10の読み書き可能領域11−1に選択した鍵管理情報FKBvを書き込む。
上記のように、第1の実施形態に係る認証装置、被認証装置、及びその認証方法によれば、少なくとも下記(1)乃至(3)の効果が得られる。
ここで、上述した通り、認証装置であるホスト装置20は、民生機器のような専用ハードウェア装置だけでなく、例えば、PC等で実行可能なプログラムとして提供され、当該ソフトウェアが実質的なホスト装置となる場合がある。一方、被認証装置であるNAND型フラッシュメモリ10は、記録メディアであり、ファームウェアと呼ばれるプログラムが介在する場合であっても、重要な処理や情報はセルアレイ11中のハードウェア内に秘匿された状態で記憶される。
上述した通り、本実施形態のような構成では、比較的大きな回路規模を要求される公開鍵暗号処理やMKB処理のハードウェア実装が困難である等の回路規模上の制約が同時に課せられる環境下である。
本実施形態に係るNAND型フラッシュメモリ10は、読み書き可能領域11−1に、その用途に応じてNAND型フラッシュメモリ10毎に固有(ユニーク)、或いは製造ロット(lot)単位等複数のNAND型フラッシュメモリ10に共通に付される鍵管理情報(FKBv)を備える。更に、ロム領域11−3に、NAND型フラッシュメモリ10毎に固有に(ユニークに)付される暗号化された秘密識別情報(E-SecretID)を備える。
次に、変形例1に係る認証装置、被認証装置、及びその認証方法について説明する。この説明において、上記第1の実施形態と重複する部分の説明については、省略する。
暗号化FKey束(FKB)の書き込みについて、説明する。
本変形例1における処理は、暗号化FKey束(FKB)が、NAND型フラッシュメモリ10の製造時に書き込まれる場合等には、特に必要のない処理である。しかし、NAND型フラッシュメモリ10とコントローラ19等が結合されて、例えば、SDカード等のストレージメディア製品として一般ユーザ入手し、カード利用時に市場において後から書き込まれる場合等には、必要となるFKBの書き込み処理に関するものである。
図示するように、NAND型フラッシュメモリ10は、秘密情報NKeyiと秘密識別情報SecretIDとが秘匿領域11−2に記録される。前記秘密情報NKeyiを特定するために必要なインデックス情報i、鍵管理情報FKBを特定するために必要となるインデックス情報v、及びインデックス情報vで指定されたFKeyvによって暗号化されたSecretID(E-SecretID)がロム領域11−3に記録される。
次に、図11に沿って、暗号化FKeyID束(FKB)をサーバ60からダウンロードしてNAND型フラッシュメモリ10に書き込むフローについて説明する。
図示するように、まず、ホスト装置20が、FKBダウンロードが必要と判定したことにより、FKB書き込みが開始(Start)され、ホスト装置20はサーバ60に対してFKB要求を出す。
続いて、サーバ70は、NAND型フラッシュメモリ10に対して、FKeyvを特定するために必要となるインデックス情報vを要求する。
続いて、NAND型フラッシュメモリ10は、ロム領域11−3からvを読み出し、vをサーバに送出される。
続いて、サーバ70は、受信したvに対応するFKBvをFKBデータベース71の中から選択する。
続いて、サーバ70は、選択したFKBvをNAND型フラッシュメモリ10に送出する。
続いて、NAND型フラッシュメモリ10は、受信したFKBvを読み書き可能領域11−1に書き込み、記録する。
変形例1に係る認証装置、被認証装置及び認証方法によれば、少なくとも第1の実施形態と同様の作用効果(1)乃至(3)を得ることができる。
次に、第2の実施形態について説明する。この説明において、上記第1の実施形態と重複する部分の説明については、省略する。
第2の実施形態に係るメモリシステムは、図12のように示される。
第2の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも第1の実施形態と同様の作用効果(1)乃至(3)を得ることができる。
次に、第3の実施形態について説明する。第3の実施形態は、NAND型フラッシュメモリ10が、ホスト装置20を認証する一例に関するものである。本実施形態では、NAND型フラッシュメモリ10に記録されている秘密識別情報SecretIDを第三者から秘匿した状態で読み出すと共に、NAND型フラッシュメモリ10から読み出されたデータであることを確実に判定する方法、また読みだされたデータに基づいてNAND型フラッシュメモリ10がホスト装置20を検査する方法を示すものである。
図13を用い、第3の実施形態に係るメモリシステムについて説明する。
図示するように、本実施形態では、NAND型フラッシュメモリ10が、機能コントロール部18、乱数生成器24n、及びデータ検証部28nを更に備える。また、ホスト装置20が、機能呼び出し部30を更に備える点で、上記第1の実施形態と相違する。
次に、図14に沿って、第3の実施形態に係るメモリシステムの認証フローについて説明する。
図示するように、まず認証開始(Start)から上記ステップS11−S14は、第1の実施形態と同様の処理を行う。
続いて、ホスト装置20は、インデック情報iを受け取ると、乱数発生要求(Request RNn)をNAND型フラッシュメモリ10に対して送出する。
続いて、NAND型フラッシュメモリ10は、上記要求を受け、乱数生成部24nにより乱数RNnを生成する。生成された乱数RNnは、ホスト装置20に送出される。
続いて、ホスト装置20は、第1の実施形態と同様のステップS21−S23を行う。
続いて、ホスト装置20は、NAND型フラッシュメモリ10に対して、認証要求(Request authentication)を行い、定数HCj、及び一方向性変換識別情報Oneway-IDを送出する。
上記同様のステップS17−S19に続いて、S20の際に、NAND型フラッシュメモリ10は、生成したセッション鍵SKeyi,jを用いて、秘密識別情報SecretIDに上記一方向性変換器15における一方向性変換処理を行い、一方向性変換識別情報Oneway-ID (=Oneway(SKeyi,j, SecretID))を生成する。
続いて、NAND型フラッシュメモリ10は、受信した一方向性変換識別情報Oneway-IDと、自身が生成した一方向性変換識別情報が一致することを確認する。一致した場合(OK)には前記SecretIDが正規のIDであると判定し、不一致の場合(NG)には前記SecretIDが不正なIDであると判定し、判定結果をホスト装置20に返送するとともに、所定機能の呼び出し受付を許可(Permission)する。
続いて、NAND型フラッシュメモリ10は、上記S54の際の判定結果が一致した場合(OK)に、機能コントロール部18において、NAND型フラッシュメモリ10の所定機能をホスト装置20に対して利用可能とするように、所定機能のイネーブル(有効化)を行う。
続いて、ホスト装置20は、機能呼び出し部30において、ホスト装置20が生成した一方向性変換識別情報Oneway-IDの正当性をNANDフラッシュメモリ10が確認したことを示すアクセス許可情報(Access Permission)をホスト装置20が受領すると、NAND型フラッシュメモリ10の所定機能を呼びだすための命令を返信する。
続いて、NAND型フラッシュメモリ10は、機能の呼び出しを受け、機能コントロール部18において、ホスト装置20から受領した機能呼び出し命令に従った処理を行い、処理結果のステータス(Status)を返送する。
第3の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも第1の実施形態と同様の作用効果(1)乃至(3)を得ることができる。更に、少なくとも下記の作用効果(4)及び(5)を得ることが可能である。
次に、第4の実施形態について説明する。第4の実施形態は、NAND型フラッシュメモリ10と、ホスト装置20とがそれぞれ相互に認証し合う一例に関するものである。
図15を用い、第4の実施形態に係るメモリシステムについて説明する。
図示するように、本実施形態では、上記第1の実施形態に係るメモリシステムと第3の実施形態に係るメモリシステムとを実質的に組み合わせた構成を備える。
次に、図16に沿って、第4の実施形態に係るメモリシステムの認証フローについて説明する。本実施形態に係る認証フローは、原則的には、上記第1の実施形態に係る認証動作(ホスト装置がNAND型フラッシュメモリを認証する)を行った後、上記第3の実施形態に係る認証動作(NAND型フラッシュメモリがホスト装置を認証する)を行うものである。
図示するように、まず認証開始(Start)すると、上記第1の実施形態と同様のステップS11−S24を行い、ホスト装置20がNAND型フラッシュメモリ10の認証を行う。
続いて、上記ステップS24の際の検証結果が一致した場合(OK)、NAND型フラッシュメモリ10の認証が完了したと判断する。
次に、図17を用い、機能制御の構成例について説明する。
第4の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも上記と同様の作用効果(1)乃至(5)を得ることができる。
次に、第5の実施形態について説明する。第5の実施形態は、上記第1至第4の実施形態に係る認証機能を適用したNAND型フラッシュメモリ10の構成例に関するものである。
図18を用い、第5の実施形態に係るNAND型フラッシュメモリ10の全体構成例について説明する。
図示するように、NAND型フラッシュメモリ10は、メモリセルアレイ11及びその周辺回路を備える。
次に、図19を用い、メモリセルアレイ11を構成するブロック(BLOCK)の構成例について説明する。ここでは、図18中のBLOCK1を一例に挙げて説明する。ここで、上記のように、ブロックBLOCK1中のメモリセルは、一括してデータ消去されるため、ブロックはデータ消去単位である。
次に、図20を用い、メモリセルアレイ11の構造を示す。
(a)に示すように、メモリセルアレイ11内部は、ノーマルブロック11−1、秘匿ブロック11−2、ロムブロック11−3、ロムヒューズブロック11−4、保護ブロック11−5等の上記複数のブロック(BLOCK)から構成される。各ブロックは、上記のように、複数のページから構成される。通常、データの読み出しや書き込みはページ単位で行い、消去はブロック単位で行われる。
次に、図21を用い、ロムブロック11−3内の読み出し専用データについて説明する。
(a)に示すように、ロムブロック11−3のメモリ空間のあるページには、読み出し専用データが記録されている。ここで、読み出し専用データAからZの系列とした場合、本図ではデータのエラー訂正を目的にした(b−1)−(b−3)の3つの例を示す。
次に、誤り訂正符号化(ECC:Error Correcting Code)の構成例について説明する。
次に、図26を用い、秘匿ブロック11−2内の秘匿データの保持状態の例を説明する。
まず、アクセス制御パターンは、エラーによる損失を防ぐため、少なくとも複数のビットから構成されている必要がある。
次に、アクセス制御パターンの検知方法及び検知結果の利用方法を説明する。
次に、図29に沿って、上記アクセス制御パターン(例えば、B1−B3)を用いたNAND型フラッシュメモリ10の製造工程の検査フローを説明する。
製造工程において、まず、アクセス制御パターンに該当しないデータを、秘匿領域11−2に記録し、テストを行う。この段階では、秘匿領域11−2のアクセスは許可されている。
続いて、S72の際の所定のテストが完了した後、秘匿領域11−2に秘匿データ及びアクセス制御パターン(B1−B3等)が各々書き込まれる。
続いて、上記のデータが書き込まれた状態で、NAND型フラッシュメモリ10が出荷される。
次に、図30に沿って、NAND型フラッシュメモリ10の内部のデータ消去動作を説明する。
まず、ホスト装置20より消去動作の動作命令が発効されると、NAND型フラッシュメモリ10は、当該命令における選択ブロックアドレスが特定ブロックであるか否かを判定する。
続いて、選択ブロックアドレスが特定ブロックでない場合(No)、通常通りの消去シーケンスを行う。
一方、選択ブロックアドレスが特定ブロックの場合(Yes)、秘匿領域11−2からアクセス制御情報(B1−B3等)の読み出しを行う。
続いて、アクセス制御情報(B1−B3等)のパターン検知を行い、パターン一致率が所定値以上であるか否かを判定する。
続いて、パターン一致率が所定値以下であった場合(Yes)、通常通りの消去シーケンスを行う。
続いて、パターン一致率が所定値以上であった場合(No)、消去シーケンスを抜け、データ消去フローを終了する(End)。
第5の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも上記と同様の作用効果(1)乃至(5)を得ることができる。
第6の実施形態は、データキャッシュの認証処理への利用の一例に関するものである。この説明において、上記実施形態と重複する部分の説明については、省略する。
図31を用い、第6の実施形態に係るデータキャッシュ、センスアンプ等の構成例について説明する。
図示するように、上記実施形態に係る認証処理のデータキャッシュ12が1コンポーネントとして示される。NAND型フラッシュメモリ10は、メモリセルアレイ11から読み出したページデータを一時的に記憶する、また外部から記録用データとして受領した書き込みページデータを一時的に記憶する、等を目的とした揮発性データキャッシュ12を有する。本実施形態のデータキャッシュ12は、ページバッファ、データバッファ等とも呼ばれ、通常ページサイズ以上の領域を有する。更に、ページデータの読出しや書込み処理の高速化、ランダムページアクセスをするために、データキャッシュはページサイズの複数倍の領域を持つことが多い。
次に、図32に沿って、認証処理の過程において、ホスト装置20に対して秘匿ブロック11−2の情報を直接的・間接的にも出力しないためのフローを示す。
まず、認証処理において、ホスト装置20等のNAND型フラッシュメモリ10の外部からデータが入力されるとする。この入力データは、例えば、上記乱数RNやホスト定数HCj等であり、同データは、データキャッシュDC_Aにロードされる。
続いて、ホスト装置20から秘匿ブロック11−2等の特別ブロックへアクセスする間接的読み出し要求が行われる。これは、すなわち認証における認証情報の計算要求に該当する。
続いて、リードされた機密ページのデータは、データキャッシュDC_Bに格納される。
続いて、データキャッシュDC_AとデータキャッシュDC_Bのそれぞれに記憶されているデータ間で、上記実施形態で説明した認証処理における演算を演算器(認証回路17)を用いて行う。
続いて、演算の結果は、データキャッシュDC_Cに格納される。
ここで、一連のシーケンスを抜けてチップレディとなったときに機密データがデータキャッシュに残っていると、これを外部から読み出されるおそれがある。これを防ぐためにシーケンスを抜ける前に、全てのデータキャッシュDC_A〜DC_Cの情報をリセットしておかなければならない。一方、ホスト装置20は、上記演算の結果をデータキャッシュDC_A〜DC_Cがリセットされた後に得なければならない。
続いて、全てのデータキャッシュDC_A〜DC_Cのデータをリセットする。
続いて、内部レジスタ92に退避しておいたデータを、データキャッシュDC_Aに戻す。ここまでの動作が終了すると、NAND型フラッシュメモリ10はこのシーケンスを抜け、レディ状態となる。この際、データキャッシュDC_Aには演算の結果が格納されている。
続いて、ホスト装置20は、レジスタリードコマンドにより、データキャッシュDC_Aに格納されたデータを得ることが出来る。
次に、図33に沿って、NAND型フラッシュメモリ10内部に乱数生成器(24n)を備えた実施形態のNAND内部演算フローについて説明する。上記図32の場合と異なるのは、NAND型フラッシュメモリ10内部の乱数発生器(24n)で発生した乱数(RNn)を使用する点である。
まず、認証処理において、ホスト装置20からNAND型フラッシュメモリ10に対して乱数読出し要求が行われると、NAND型フラッシュメモリ10は乱数を生成させ、生成された乱数はデータキャッシュDC_Aにロードされる。
続いて、ホスト装置20は、レジスタリードコマンドによって、データキャッシュDC_Aの乱数を読み出す。
続いて、認証処理において、ホスト装置20から例えばホスト定数(HCj)等のデータが、NAND型フラッシュメモリ10に対して入力される。上記データは、データキャッシュDC_Aにロードされる。
続いて、ホスト装置20から秘匿ブロック11−2にアクセスして、間接的読み出し要求が行われる。これはすなわち認証における認証情報の計算要求に該当する。
続いて、リード結果は、データキャッシュDC_Bに格納される。
続いて、データキャッシュDC_AとデータキャッシュDC_Bとのそれぞれに記憶されているデータ間で、上記実施形態で説明した認証処理における演算を演算器(認証回路17)を用いて行う。
続いて、上記演算の結果は、データキャッシュDC_Bに格納される。
続いて、データキャッシュDC_Aに保持されているホストの演算結果とデータキャッシュDC_Bに保持されているNANDの演算結果とを照合する。
続いて、上記ステップS98の際の照合において、照合結果の一致が確認された場合、制御パラメータ(890)を更新する。
続いて、NAND型フラッシュメモリ10は、全てのデータキャッシュDC_A〜DC_Cの情報をリセットする。ここまでの動作が終了すると、NAND型フラッシュメモリ10は、このシーケンスを抜け、レディ状態となる。
続いて、ホスト装置20は、照合結果を確認するコマンドにより、NANDチップ10の外部にリードアウトされた照合結果を得る。
次に、秘匿情報の検査方法について説明する。
図34に沿って、工場でシリコンが出来上がってから、NAND型フラッシュメモリ10を出荷するまでの過程で、本認証方法に関係する工程を示す。
まず、製造工程が終了すると、所定の検査テストを行って、良品チップ10をウェハから選別する。
続いて、上記ステップS72の際の通常のテスト工程が終了した後、秘匿データを書き込む工程が行われ、正しく秘匿データが書かれたか否かをテストしなければならない。
続いて、正しく秘匿データが書かれたNAND型フラッシュメモリ10について、出荷を行う。
上記ステップS73の際、秘匿ブロック11−2から秘匿データを直接読み出すことは、セキュリティーホールとなる恐れがある観点から、行うことができない。
まず、メモリセルアレイ11の秘匿ブロック11−2から、秘匿情報(Nkey等)の情報を読み出す。
続いて、読み出した秘匿情報(Nkey等)のリード結果を、データキャッシュDC_Bに格納する。
続いて、NAND型フラッシュメモリ10の外部から、同一の秘匿情報(Nkey等)を、データキャッシュDC_Aに記憶させる。
続いて、演算器(認証回路17)を用いて、データキャッシュDC_AのデータとデータキャッシュDC_Bのデータとの排他的論理和をとる。
続いて、排他的論理和の結果を、データキャッシュDC_Cに格納する。
続いて、データキャッシュDC_Cのデータを検知する。
この際、データキャッシュDC_Aのデータと、データキャッシュDC_Bのデータとが一致している場合(Yes)にはテストはパス(OK)である。一方、一致していない場合(No)テストはフェイルである。
続いて、すべてのビットが“0”でない場合(No)、“1”の数を数える。この際、“1”の数が規定の数以下である場合(Yes)、多数決誤り訂正や訂正符号による誤り訂正が可能であると判断されるのでテストはパスとなる(OK)。一方、“1”の数が規定数以上であった場合(Mo)、テストはフェイルとなる(NG)。
第6の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも上記と同様の作用効果(1)乃至(5)を得ることができる。
第7の実施形態は、コマンドマッピングの一例に関するものである。この説明において、上記実施形態と重複する部分の説明については、省略する。
ここで、NAND型フラッシュメモリ10は、読出し用のコマンドとして、例えば、00h−Address−30hにより読出し対象のブロック及びページアドレスを指定する。Address部分はブロックアドレス、ページアドレス、更にページ内のバイト位置を示すカラムアドレスから構成されることが多い。カラムアドレス部分の入力データは無視されることもあれば、ページ読出し後のバイトポインタの設定に用いられて当該バイト位置からの読出しに用いられることもある。コマンド30hの入力後にNAND型フラッシュメモリ10は読出しのためのBusy状態となり、読出し完了後にReady状態へと遷移する。Ready状態へ遷移後、データ出力(Dout)が可能となり、REやDQS等を供給することでデータを読み出すことが可能となる。また、読み出したページ内で読み出すバイト位置を変更する場合は、05h−Address−E0hにて読み出したいバイト位置に相当するカラムアドレスを設定する。
続いて、コマンド(30h)の入力後にNAND型フラッシュメモリ10は、読出しのためのBusy状態となり、読出し完了後にReady状態へと遷移する。Ready状態へ遷移後、データ出力(Dout)が可能となり、REやDQS等を供給することで、インデックス情報i,v、固有の暗号化秘密識別情報(E-SecretID)、共通に付される鍵管理情報(FKB)等のデータを読み出すことが可能となる。
(b)で示すように、データ書き込みコマンドシーケンスと同ように、IO端子に、順次、コマンド(Security Prefix)−コマンド(80h)−アドレス(ADD)−データ(Din 32B)−コマンド(10h)を入力することにより、対象データの入力を行う。ここで、Addressに設定された値を更に利用者管理用に特別な値とすることも可能であり、若しくは内部にて無視される値とすることも可能である。ここで、本シーケンスは書き込みシーケンスと共通箇所が多いものの、実際にはセルアレイへのデータ書き込みは必要としなく、NAND型フラッシュメモリ10が認証処理の計算に必要とするデータ入力のために使用される。認証処理の計算に必要とするデータの例としては、ホスト装置20の固有情報HCiや乱数等がある。
続いて、認証処理の計算が終了するまでの期間Busy状態となり、計算が終了し、かつ上記のように、データキャッシュDC_A〜DC_C中のセキュリティーデータが全てクリアされた後に、Ready状態へと遷移する。
次に、図37に沿って、本認証機能を適用したNAND型フラッシュメモリ10のコマンド構成の別の例を示す。
NAND型フラッシュメモリ10には、当該メモリ10の機能を有効化するためのSet Featureと呼ばれるコマンド、及び、当該メモリ10の機能の有効化・無効化状況を読み出すためのGet Featureと呼ばれるコマンドがある。これらのコマンドは、例えば、高速データ転送用の相補信号である/RE、/WE、/DQS等の入力を有効化するため等に用いられる。
第7の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも上記と同様の作用効果(1)乃至(5)を得ることができる。
第8の実施形態は、メモリカード、コンテンツ保護、HDDへの一応用例の関するものである。この説明において、上記実施形態と重複する部分の説明については、省略する。
図38を用い、本認証機能を適用したNAND型フラッシュメモリ10を搭載したメモリカードの構成例を示す。
図39を用い、上記認証機能を適用したNAND型フラッシュメモリ10を搭載したメモリカード55のコンテンツ保護への応用例1を示す。簡略化のため、本発明明細書内で既に説明した内容については説明を割愛する。
図40を用い、本認証機能を適用したNAND型フラッシュメモリ10を利用したハードディスクドライブ(HDD)の構成例1を示す。
図41を用い、本認証機能を適用したNAND型フラッシュメモリ10を利用したハードディスクドライブ(HDD)の別の構成例を示す。
図42にて、本認証機能を適用したNAND型フラッシュメモリ10を利用したハードディスクドライブ(HDD)のコンテンツ保護への応用例を示す。本実施形態は、図41にて示したHDD構成を例に取っているが、図40にて示したHDD構成にも適用可能である。
図43を用い、本認証機能を適用したNAND型フラッシュメモリ10を利用したハードディスクドライブ(HDD)のコンテンツ保護への応用例3を説明する。本実施形態は、ホスト装置20が、メモリカードソケット550を有し、外付けHDD210を利用する例である。
図44を用い、本認証機能を適用したNAND型フラッシュメモリ10を利用したハードディスクドライブ(HDD)のコンテンツ保護への応用例4を説明する。本実施形態は、ホスト装置20がメモリカードソケット550を有し、更に内蔵HDD210を利用した例である。
変形例2は、上記第6の実施形態で説明したデータキャッシュの認証処理への利用のその他の構成例に関するものである。この説明において、上記実施形態と重複する部分の説明については、省略する。
上記センスアンプおよび周辺回路の構成例については、図45のように示される。
図示するように、変形例2では、DC_A、DC_B,DC_C、DC_Sがデータキャッシュ12であり、DC_Aのみが、カラム制御回路を介してデータ線と接続されており、チップ外部とのデータの授受に使用される。またDC_Sは、データに応じてセンスアンプの動作を制御する用途で使われるラッチである。DC_B、DC_C、DC_SはDC_Aとセンスアンプの間のバス(LBUS)に並列に接続されてデータキャッシュとして使用され、外部とデータの授受を行う場合にはDC_Aを介する必要がある。カラム制御回路は、カラムアドレスに応じたアドレスのDC_Aをデータ線と接続する。NANDフラッシュメモリが通常の動作で使用される場合には、アドレス制御回路から供給されたカラムアドレスを用いるが、本提案の認証シーケンスを行う場合には演算器が指定するアドレスを用いる。通常のアドレスを使用するか、演算器のアドレスを使用するかはモード切替信号によって切り替えられるようになっている。
図46は、図45中のセンスアンプ77、およびデータキャッシュ12の等価回路例について示すものである。
Claims (9)
- リードが制限される第1エリアと、リーダブルな第2エリア及び第3エリアとが設けられたメモリ装置との間で認証処理を実行可能なホスト装置であって、
前記ホスト装置は、
第1キーデータと、複数の第2キーデータを含むセットと、を有し、
前記第3エリアに格納されたファミリーキーブロックデータをリードし、前記第1キーデータを用いて前記ファミリーキーブロックデータに対するプロセスを行い、復号可能なデータを得て、
前記第2エリアに格納されたキーインデックスデータをリードし、前記セットの中から、該キーインデックスデータに対応する前記第2キーデータを選び、
数データを生成し、該数データと、前記キーインデックスデータに対応する第2キーデータとを用いてセッションキーデータを生成し、
前記復号可能なデータを用いて生成されたファミリーキーデータにより、前記第2エリアからリードされた暗号化シークレットデータを復号し、シークレットデータを得る
ことが可能に構成されるホスト装置。 - 請求項1の記載において、
前記セッションキーデータと、前記シークレットデータとを入力値とした一方向性変換処理により、前記メモリ装置との認証処理に用いられるデータを生成することが可能に構成されたホスト装置。 - 請求項1または請求項2の記載において、
前記ホスト装置にアサインされている数データであって、前記メモリ装置で新たな第2キーデータを生成するために用いられる第2数データを有し、
前記数データと、前記第2数データとを、認証要求とともに、前記メモリ装置に送信することが可能に構成されたホスト装置。 - 請求項1または請求項3の記載において、
前記メモリ装置に対して認証要求を送った後、該メモリ装置で生成されたデータを受け、該データを確認する確認手段を有するホスト装置。 - シークレット情報がリード不可能に格納され、ファミリーキーブロック情報と暗号化シークレット情報とがリード可能に格納された外部装置との間で認証処理を実行可能な装置であって、
第1キー情報と、第2キー情報と、を有し、
前記第1キー情報を用いて、前記外部装置からリードされた前記ファミリーキーブロック情報に対するプロセスを実施し、復号可能情報を得て、
数情報と前記第2キー情報とを用いて、第3キー情報を生成し、
前記復号可能情報が復号されて生成された復号情報を用いて、前記外部装置からリードされた前記暗号化シークレット情報を復号し、新たなシークレット情報を得て、
前記第3キー情報と、前記新たなシークレット情報により、認証処理に用いられる情報を生成するように構成された装置。 - 請求項5の記載において、
前記数情報は、前記外部装置との認証処理において毎回異なる乱数情報であり、
前記乱数情報を前記外部装置に送信するように構成された装置。 - 請求項5の記載において、
前記ファミリーキーブロック情報は、スロットとして前記外部装置に保持され、
前記スロットの番号情報を参照して前記外部装置との通信を進めるように構成された装置。 - メモリ装置と、該メモリ装置との間で認証処理を行うことが可能なホスト装置とを備えたシステムであって、
前記メモリ装置は、
第1キー情報とシークレット情報とが、前記ホスト装置からのリードが不可能である第1領域に格納され、
暗号化シークレット情報とファミリーキーブロック情報とが、前記ホスト装置からリード可能に格納され、
前記第1領域からリードされた前記第1キー情報を用いて暗号化処理を行うことにより、第2キー情報を生成し、
前記第2キー情報を用いて、第3キー情報を生成し、
前記第3キー情報と、前記第1領域からリードされた前記シークレット情報とを用いて、前記ホスト装置との認証に用いられる認証情報を生成し、
前記ホスト装置は、
第4キー情報と、第5キー情報と、を有し、
前記メモリ装置から前記暗号化シークレット情報と前記ファミリーキーブロック情報とをリードし、
前記第4キー情報を用いて、前記メモリ装置からリードされた前記ファミリーキーブロック情報に対するプロセスを実施し、復号可能情報を得て、
前記ホスト装置が生成した乱数と前記第5キー情報とを用いて、セッションキー情報を生成し、
前記復号可能情報が復号されて生成された復号情報を用いて、前記メモリ装置からリードされた前記暗号化シークレット情報を復号し、新たなシークレット情報を得て、
前記新たなシークレット情報に基づき、前記メモリ装置で生成された前記認証情報を検証するために用いられる検証情報を生成し、
前記新たなシークレット情報を用いて、識別情報を生成することが可能に構成されたことを特徴とするシステム。 - メモリ装置と、該メモリ装置をコントロールするコントローラとを備えたメモリカードと、該メモリカードとの間で認証処理を行うことが可能なホスト装置とを備えたシステムであって、
前記メモリカードは、
第1キー情報とシークレット情報とが、前記コントローラからのリードが不可能である第1領域に格納され、
暗号化シークレット情報とファミリーキーブロック情報とが前記コントローラからリード可能に格納され、
前記第1キー情報を用いて暗号化処理を行うことにより、第2キー情報を生成し、
前記第2キー情報を用いて暗号化処理を行うことにより、第3キー情報を生成し、
前記第3キー情報と、前記第1領域からリードされた前記シークレット情報とを用いて、前記ホスト装置との認証に用いられる認証情報を生成し、
前記ホスト装置は、
第4キー情報と、第5キー情報と、を有し、
前記メモリ装置から前記暗号化シークレット情報と前記ファミリーキーブロック情報とをリードし、
前記第4キー情報を用いて、前記メモリ装置からリードされた前記ファミリーキーブロック情報に対するプロセスを実施し、復号可能情報を得て、
前記ホスト装置が生成した乱数と前記第5キー情報とを用いて、セッションキー情報を生成し、
前記復号可能情報が復号されて生成された復号情報を用いて、前記メモリ装置からリードされた前記暗号化シークレット情報を復号し、新たなシークレット情報を得て、
前記新たなシークレット情報に基づき、前記認証情報を検証するために用いられる検証情報を生成し、
前記新たなシークレット情報を用いて、識別情報を生成することが可能に構成されたことを特徴とするシステム。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011265281A JP5204290B1 (ja) | 2011-12-02 | 2011-12-02 | ホスト装置、システム、及び装置 |
EP12746397.4A EP2786520B8 (en) | 2011-12-02 | 2012-06-15 | Memory |
PCT/JP2012/065932 WO2013080592A1 (en) | 2011-12-02 | 2012-06-15 | Memory |
EP17181153.2A EP3264670B1 (en) | 2011-12-02 | 2012-06-15 | A memory |
CN201280053234.1A CN103907309A (zh) | 2011-12-02 | 2012-06-15 | 存储器 |
US13/524,873 US8761389B2 (en) | 2011-12-02 | 2012-06-15 | Memory |
KR1020147011551A KR101553790B1 (ko) | 2011-12-02 | 2012-06-15 | 메모리 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011265281A JP5204290B1 (ja) | 2011-12-02 | 2011-12-02 | ホスト装置、システム、及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5204290B1 true JP5204290B1 (ja) | 2013-06-05 |
JP2013117880A JP2013117880A (ja) | 2013-06-13 |
Family
ID=46651565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011265281A Expired - Fee Related JP5204290B1 (ja) | 2011-12-02 | 2011-12-02 | ホスト装置、システム、及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8761389B2 (ja) |
EP (2) | EP3264670B1 (ja) |
JP (1) | JP5204290B1 (ja) |
KR (1) | KR101553790B1 (ja) |
CN (1) | CN103907309A (ja) |
WO (1) | WO2013080592A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101878682B1 (ko) * | 2011-11-14 | 2018-07-18 | 삼성전자주식회사 | 컨텐츠를 보호하기 위한 방법 및 저장 매체 |
JP5275482B2 (ja) * | 2012-01-16 | 2013-08-28 | 株式会社東芝 | ストレージメディア、ホスト装置、メモリ装置、及びシステム |
JP6947166B2 (ja) * | 2016-03-23 | 2021-10-13 | ソニーグループ株式会社 | 情報処理装置及び情報処理方法 |
US10353604B2 (en) | 2016-12-27 | 2019-07-16 | Intel Corporation | Object transformation in a solid state drive |
US10984136B2 (en) * | 2017-04-21 | 2021-04-20 | Micron Technology, Inc. | Secure memory device with unique identifier for authentication |
Family Cites Families (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4757468A (en) * | 1982-09-22 | 1988-07-12 | Intel Corporation | Authenticated read-only memory |
JP2606827B2 (ja) | 1986-07-24 | 1997-05-07 | 株式会社東芝 | Icカードを用いた暗号装置 |
JPS6370634A (ja) | 1986-09-12 | 1988-03-30 | Toshiba Corp | 暗号化鍵共有方式 |
JPH08204702A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 暗号鍵管理装置 |
JP2000122931A (ja) * | 1998-10-15 | 2000-04-28 | Toshiba Corp | デジタル集積回路 |
JP4395302B2 (ja) * | 1999-04-27 | 2010-01-06 | パナソニック株式会社 | 半導体メモリカード及びその制御方法 |
JP4011792B2 (ja) | 1999-06-16 | 2007-11-21 | 株式会社東芝 | 記録方法、再生方法、記録装置、再生装置及び記録媒体 |
WO2001011883A1 (en) | 1999-08-10 | 2001-02-15 | Intel Corporation | System and method for securely distributing content to groups of receivers |
RU2257609C2 (ru) * | 1999-10-21 | 2005-07-27 | Мацусита Электрик Индастриал Ко., Лтд. | Устройство доступа к полупроводниковой карте памяти, компьютерно-считываемый носитель записи, способ инициализации и полупроводниковая карта памяти |
JP4524829B2 (ja) | 2000-01-25 | 2010-08-18 | ソニー株式会社 | データ処理システム、記録デバイス、およびデータ処理方法、並びにプログラム提供媒体 |
US6983374B2 (en) | 2000-02-14 | 2006-01-03 | Kabushiki Kaisha Toshiba | Tamper resistant microprocessor |
US7058806B2 (en) | 2000-10-17 | 2006-06-06 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for secure leveled access control |
US7111175B2 (en) * | 2000-12-28 | 2006-09-19 | Intel Corporation | Method and apparatus for verifying the integrity of a media key block |
JP2002229859A (ja) * | 2001-01-31 | 2002-08-16 | Toshiba Corp | ディスク記憶装置及び同装置に適用する認証方法 |
US8020199B2 (en) | 2001-02-14 | 2011-09-13 | 5th Fleet, L.L.C. | Single sign-on system, method, and access device |
JP2002251326A (ja) * | 2001-02-22 | 2002-09-06 | Hitachi Ltd | 耐タンパ計算機システム |
US7987510B2 (en) | 2001-03-28 | 2011-07-26 | Rovi Solutions Corporation | Self-protecting digital content |
US20030037237A1 (en) * | 2001-04-09 | 2003-02-20 | Jean-Paul Abgrall | Systems and methods for computer device authentication |
US20030105961A1 (en) | 2001-11-30 | 2003-06-05 | Peter Zatloukal | Avoiding attachment of an ineligible smart interchangeable cover to an electronic device |
US7240157B2 (en) * | 2001-09-26 | 2007-07-03 | Ati Technologies, Inc. | System for handling memory requests and method thereof |
US7372964B2 (en) | 2001-10-10 | 2008-05-13 | Kabushiki Kaisha Toshiba | Method and apparatus for recording information including secret information and method and apparatus for reproduction thereof |
JP2003143128A (ja) | 2001-11-05 | 2003-05-16 | Open Loop:Kk | 通信システム及び通信方法 |
US20030154355A1 (en) | 2002-01-24 | 2003-08-14 | Xtec, Incorporated | Methods and apparatus for providing a memory challenge and response |
JP4168679B2 (ja) * | 2002-06-26 | 2008-10-22 | ソニー株式会社 | コンテンツ利用管理システム、コンテンツを利用し又は提供する情報処理装置又は情報処理方法、並びにコンピュータ・プログラム |
JP2004220317A (ja) | 2003-01-15 | 2004-08-05 | Sony Corp | 相互認証方法、プログラム、記録媒体、信号処理システム、再生装置および情報処理装置 |
US6950379B2 (en) | 2003-03-28 | 2005-09-27 | Mediatek Inc. | Burst cutting area extraction method and device |
CN101241735B (zh) | 2003-07-07 | 2012-07-18 | 罗威所罗生股份有限公司 | 重放加密的视听内容的方法 |
WO2005020043A2 (en) | 2003-08-26 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd. | Program execution device |
US7484090B2 (en) | 2003-10-10 | 2009-01-27 | Panasonic Corporation | Encryption apparatus, decryption apparatus, secret key generation apparatus, and copyright protection system |
JP4102290B2 (ja) * | 2003-11-11 | 2008-06-18 | 株式会社東芝 | 情報処理装置 |
WO2005071515A1 (en) * | 2004-01-22 | 2005-08-04 | Koninklijke Philips Electronics N.V. | Method of authorizing access to content |
TWI266190B (en) | 2004-02-10 | 2006-11-11 | Yizai Internat Corp | File access controlling method and file access controlling system for digital rights management |
US7406598B2 (en) | 2004-02-17 | 2008-07-29 | Vixs Systems Inc. | Method and system for secure content distribution |
US8607299B2 (en) | 2004-04-27 | 2013-12-10 | Microsoft Corporation | Method and system for enforcing a security policy via a security virtual machine |
JP4686138B2 (ja) * | 2004-05-26 | 2011-05-18 | 株式会社東芝 | 記憶媒体変換方法、プログラム及び機器 |
US7624269B2 (en) | 2004-07-09 | 2009-11-24 | Voltage Security, Inc. | Secure messaging system with derived keys |
JP2006033326A (ja) | 2004-07-15 | 2006-02-02 | Toshiba Corp | 記憶媒体処理方法、記憶媒体処理装置及びプログラム |
JP2006048464A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Corp | コンテンツデータ配信システム、コンテンツデータ配信方法及商品販売方法 |
US8260259B2 (en) | 2004-09-08 | 2012-09-04 | Qualcomm Incorporated | Mutual authentication with modified message authentication code |
JP2006085045A (ja) | 2004-09-17 | 2006-03-30 | Sony Corp | 情報処理装置および方法、記録媒体、プログラム、並びに情報処理システム |
JP3814620B2 (ja) | 2004-10-15 | 2006-08-30 | 株式会社東芝 | 情報処理装置および情報処理方法 |
TWI277870B (en) | 2004-11-22 | 2007-04-01 | Toshiba Corp | Copyright management method, information recording/reproducing method and device, and information recording medium and method of manufacturing the medium |
JP2006172147A (ja) | 2004-12-16 | 2006-06-29 | Matsushita Electric Ind Co Ltd | コンテンツ保護方法及びその方法を用いた情報記録再生装置 |
US7971070B2 (en) | 2005-01-11 | 2011-06-28 | International Business Machines Corporation | Read/write media key block |
EP1847995A4 (en) | 2005-02-07 | 2009-11-11 | Panasonic Corp | RECORDING DEVICE, PLAYING DEVICE, INTEGRATED CIRCUIT AND CONTROL PROGRAM |
US7712131B1 (en) | 2005-02-09 | 2010-05-04 | David Lethe | Method and apparatus for storage and use of diagnostic software using removeable secure solid-state memory |
US8194859B2 (en) | 2005-09-01 | 2012-06-05 | Qualcomm Incorporated | Efficient key hierarchy for delivery of multimedia content |
US8281386B2 (en) | 2005-12-21 | 2012-10-02 | Panasonic Corporation | Systems and methods for automatic secret generation and distribution for secure systems |
JP4655951B2 (ja) | 2006-02-06 | 2011-03-23 | ソニー株式会社 | 情報処理装置、情報記録媒体製造装置、情報記録媒体、および方法、並びにコンピュータ・プログラム |
EP2016701A4 (en) * | 2006-04-25 | 2012-04-25 | Stephen Laurence Boren | DYNAMIC DISTRIBUTED KEY SYSTEM AND METHOD FOR MANAGING IDENTITY, AUTHENTICATION OF SERVERS, DATA SECURITY AND PREVENTING ATTACKS OF MIDDLE MAN |
CN101491000B (zh) | 2006-07-12 | 2011-12-28 | 耶德托公司 | 用于混淆密码函数的方法和系统 |
JP2008022367A (ja) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | 暗号鍵情報保持方法および暗号鍵情報処理装置 |
JP2008035397A (ja) | 2006-07-31 | 2008-02-14 | Toshiba Corp | 暗号情報処理方法および暗号情報処理装置 |
JP2008052578A (ja) | 2006-08-25 | 2008-03-06 | Seiko Epson Corp | アクセス制御装置、画像表示装置及びプログラム |
CN100555939C (zh) | 2006-09-20 | 2009-10-28 | 北京飞天诚信科技有限公司 | 一种基于网络的软件保护方法 |
JP4882636B2 (ja) | 2006-09-27 | 2012-02-22 | ソニー株式会社 | 情報処理装置、情報記録媒体、および情報処理方法、並びにコンピュータ・プログラム |
JP2010506285A (ja) | 2006-10-04 | 2010-02-25 | マーベル ワールド トレード リミテッド | フラッシュメモリ制御インターフェース |
US8520850B2 (en) * | 2006-10-20 | 2013-08-27 | Time Warner Cable Enterprises Llc | Downloadable security and protection methods and apparatus |
CN101617351B (zh) | 2007-01-19 | 2011-06-22 | 三菱电机株式会社 | 密文生成装置、密码通信系统以及群参数生成装置 |
US8261130B2 (en) | 2007-03-02 | 2012-09-04 | Infineon Technologies Ag | Program code trace signature |
JP2008269088A (ja) * | 2007-04-17 | 2008-11-06 | Toshiba Corp | プログラム情報提供システム、プログラム情報提供方法、プログラム情報提供方法に用いられる記録媒体 |
US9767319B2 (en) | 2007-04-17 | 2017-09-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and apparatus of secure authentication for system on chip (SoC) |
US8381062B1 (en) | 2007-05-03 | 2013-02-19 | Emc Corporation | Proof of retrievability for archived files |
JP4687703B2 (ja) * | 2007-10-02 | 2011-05-25 | ソニー株式会社 | 記録システム、情報処理装置、記憶装置、記録方法及びプログラム |
JP2009100394A (ja) * | 2007-10-19 | 2009-05-07 | Sony Corp | 情報処理装置および方法、記録媒体、プログラム、並びに情報処理システム |
JP2009105566A (ja) | 2007-10-22 | 2009-05-14 | Sky Kk | 配布管理装置及び配布管理プログラム |
US8677144B2 (en) | 2008-02-25 | 2014-03-18 | Cavium, Inc. | Secure software and hardware association technique |
JP5248153B2 (ja) | 2008-03-14 | 2013-07-31 | 株式会社東芝 | 情報処理装置、方法及びプログラム |
JP2010021888A (ja) | 2008-07-11 | 2010-01-28 | Toshiba Corp | 通信装置、鍵サーバ及び管理サーバ |
JP4620146B2 (ja) | 2008-07-18 | 2011-01-26 | 株式会社東芝 | 情報処理装置及び認証方法 |
US9183357B2 (en) | 2008-09-24 | 2015-11-10 | Panasonic Intellectual Property Management Co., Ltd. | Recording/reproducing system, recording medium device, and recording/reproducing device |
US8868925B2 (en) | 2008-12-09 | 2014-10-21 | Nvidia Corporation | Method and apparatus for the secure processing of confidential content within a virtual machine of a processor |
JP4799626B2 (ja) * | 2009-02-04 | 2011-10-26 | ソニーオプティアーク株式会社 | 情報処理装置、および情報処理方法、並びにプログラム |
JP2010267240A (ja) * | 2009-04-16 | 2010-11-25 | Toshiba Corp | 記録装置 |
JP2010268417A (ja) | 2009-04-16 | 2010-11-25 | Toshiba Corp | 記録装置及びコンテンツデータ再生システム |
JP2010267540A (ja) | 2009-05-15 | 2010-11-25 | Panasonic Corp | 非水電解質二次電池 |
JP5369916B2 (ja) * | 2009-06-11 | 2013-12-18 | ソニー株式会社 | カード管理装置およびカード管理システム |
WO2011064883A1 (ja) | 2009-11-27 | 2011-06-03 | 株式会社東芝 | メモリチップ |
US8364594B2 (en) | 2010-03-09 | 2013-01-29 | Visa International Service Association | System and method including security parameters used for generation of verification value |
EP2546775A1 (en) * | 2010-03-11 | 2013-01-16 | Panasonic Corporation | Recording system, reproduction system, key distribution server, recording device, recording medium device, reproduction device, recording method, and reproduction method |
JP5604929B2 (ja) * | 2010-03-29 | 2014-10-15 | ソニー株式会社 | メモリ装置およびメモリシステム |
JP5552870B2 (ja) * | 2010-04-01 | 2014-07-16 | ソニー株式会社 | メモリ装置、ホスト装置、およびメモリシステム |
US20110276490A1 (en) | 2010-05-07 | 2011-11-10 | Microsoft Corporation | Security service level agreements with publicly verifiable proofs of compliance |
JP2012014416A (ja) | 2010-06-30 | 2012-01-19 | Toshiba Corp | 記録装置、書き込み装置、読み出し装置、及び記録装置の制御方法 |
US8924705B1 (en) | 2010-09-24 | 2014-12-30 | Revera Systems | Method and detection system for detecting encrypted peer-to-peer (EP2P) sessions associated with a particular EP2P network |
US20120137137A1 (en) | 2010-11-30 | 2012-05-31 | Brickell Ernest F | Method and apparatus for key provisioning of hardware devices |
US8296477B1 (en) | 2011-04-22 | 2012-10-23 | Symantec Corporation | Secure data transfer using legitimate QR codes wherein a warning message is given to the user if data transfer is malicious |
US8661527B2 (en) | 2011-08-31 | 2014-02-25 | Kabushiki Kaisha Toshiba | Authenticator, authenticatee and authentication method |
JP5214782B2 (ja) | 2011-08-31 | 2013-06-19 | 株式会社東芝 | メモリ装置、ストレージメディア、ホスト装置、及びシステム |
JP5275432B2 (ja) | 2011-11-11 | 2013-08-28 | 株式会社東芝 | ストレージメディア、ホスト装置、メモリ装置、及びシステム |
-
2011
- 2011-12-02 JP JP2011265281A patent/JP5204290B1/ja not_active Expired - Fee Related
-
2012
- 2012-06-15 CN CN201280053234.1A patent/CN103907309A/zh active Pending
- 2012-06-15 WO PCT/JP2012/065932 patent/WO2013080592A1/en active Application Filing
- 2012-06-15 US US13/524,873 patent/US8761389B2/en active Active
- 2012-06-15 EP EP17181153.2A patent/EP3264670B1/en active Active
- 2012-06-15 KR KR1020147011551A patent/KR101553790B1/ko not_active IP Right Cessation
- 2012-06-15 EP EP12746397.4A patent/EP2786520B8/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2013080592A1 (en) | 2013-06-06 |
EP3264670B1 (en) | 2018-06-06 |
CN103907309A (zh) | 2014-07-02 |
EP3264670A1 (en) | 2018-01-03 |
KR101553790B1 (ko) | 2015-09-16 |
EP2786520B1 (en) | 2017-09-06 |
US20130142325A1 (en) | 2013-06-06 |
EP2786520B8 (en) | 2017-10-11 |
JP2013117880A (ja) | 2013-06-13 |
KR20140070645A (ko) | 2014-06-10 |
US8761389B2 (en) | 2014-06-24 |
EP2786520A1 (en) | 2014-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100884B1 (ja) | メモリ装置 | |
JP5204291B1 (ja) | ホスト装置、装置、システム | |
JP5112555B1 (ja) | メモリカード、ストレージメディア、及びコントローラ | |
US9253169B2 (en) | Memory and storage devices to be authenicated using a host device, authenication system and host device | |
JP5855243B2 (ja) | メモリデバイスおよびメモリシステム | |
US8650398B2 (en) | Device authentication using restricted memory | |
WO2013175640A1 (ja) | ホストデバイスおよびホストデバイスにおける認証方法 | |
US20140281564A1 (en) | Method of authenticating access to memory device | |
JP4991971B1 (ja) | 被認証装置及びその認証方法 | |
JP5204290B1 (ja) | ホスト装置、システム、及び装置 | |
US20130339756A1 (en) | Manufacturing method of a memory device to be authenticated | |
US20140223188A1 (en) | Device | |
WO2013175641A2 (ja) | セキュリティシステム | |
US8726024B2 (en) | Authentication method | |
US8995657B2 (en) | Device and method for certifying one's own authenticity | |
JP5443575B2 (ja) | メモリカード、ホスト装置、及びシステム | |
JP5433757B2 (ja) | メモリ装置、ホスト装置、及びシステム | |
US8938616B2 (en) | Authentication method | |
JP2013118616A (ja) | メモリ装置 | |
US20130336475A1 (en) | Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130214 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5204290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |