JP5104502B2 - Instantaneous voltage drop compensation device - Google Patents

Instantaneous voltage drop compensation device Download PDF

Info

Publication number
JP5104502B2
JP5104502B2 JP2008104293A JP2008104293A JP5104502B2 JP 5104502 B2 JP5104502 B2 JP 5104502B2 JP 2008104293 A JP2008104293 A JP 2008104293A JP 2008104293 A JP2008104293 A JP 2008104293A JP 5104502 B2 JP5104502 B2 JP 5104502B2
Authority
JP
Japan
Prior art keywords
voltage
value
output
current
gain signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008104293A
Other languages
Japanese (ja)
Other versions
JP2009261052A (en
Inventor
一伸 大井
正和 宗島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2008104293A priority Critical patent/JP5104502B2/en
Publication of JP2009261052A publication Critical patent/JP2009261052A/en
Application granted granted Critical
Publication of JP5104502B2 publication Critical patent/JP5104502B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Inverter Devices (AREA)

Description

本発明は、並列型インバータに直列型インバータを組み合わせた構成を備えた瞬低補償装置に関するものである。   The present invention relates to a sag compensator having a configuration in which a series inverter is combined with a parallel inverter.

電力系統においては、系統に接続されている負荷が急変したり、系統に落雷が作用して短時間の系統遮断が発生すること等を原因として、瞬時電圧低下（以下「瞬低」と称する）が発生することがある。
一方、ＩＴ関連機器などの負荷では、電力系統に瞬低が発生すると、機器の停止や誤動作等の障害が発生する恐れがある。
このため、瞬低に起因して機器の停止や誤動作等を防止する目的で、一般に電力系統には、瞬低補償装置が備えられている。 In an electric power system, an instantaneous voltage drop (hereinafter referred to as “instantaneous voltage drop”) due to a sudden change in the load connected to the system or a lightning strike on the system causing a short interruption of the system. May occur.
On the other hand, in a load such as an IT-related device, when an instantaneous drop occurs in the power system, a failure such as a device stop or malfunction may occur.
For this reason, in order to prevent the stop of a device, malfunctioning, etc. resulting from a sag, the power system is generally provided with a sag compensator.

ここで、並列型インバータに直列型インバータを組み合わせた瞬低補償装置の回路構成を、図４を参照して説明する。   Here, a circuit configuration of a voltage sag compensator in which a series inverter is combined with a parallel inverter will be described with reference to FIG.

図４に示すように、系統電源１を含む電力系統Ｌ１には、高速スイッチ２を介して負荷３が接続されている。高速スイッチ２と負荷３との間には出力トランス４が備えられている。   As shown in FIG. 4, a load 3 is connected to a power system L <b> 1 including a system power supply 1 via a high-speed switch 2. An output transformer 4 is provided between the high-speed switch 2 and the load 3.

並列型インバータ５は、電力ラインＬ２を介して負荷３に並列に接続されており、直列型インバータ６は、出力トランス４を介して負荷３に直列に接続されている。
並列型インバータ５及び直列型インバータ６の直流側には、共通の直流充電部７が接続されている。 The parallel inverter 5 is connected in parallel to the load 3 via the power line L2, and the series inverter 6 is connected in series to the load 3 via the output transformer 4.
A common DC charging unit 7 is connected to the DC side of the parallel inverter 5 and the series inverter 6.

電力系統Ｌ１のうち、高速スイッチ２から見て系統電源１側には、電圧検出器１１と電流検出器１２が介装されている。電圧検出器１１は系統電圧ＶＳを検出して出力し、電流検出器１２は系統電流ＩＳを検出して出力する。   In the power system L1, a voltage detector 11 and a current detector 12 are interposed on the system power supply 1 side when viewed from the high-speed switch 2. The voltage detector 11 detects and outputs the system voltage VS, and the current detector 12 detects and outputs the system current IS.

電力系統Ｌ１のうち、出力トランス４と負荷３との間には、電圧検出器１３と電流検出器１４が介装されている。電圧検出器１３は負荷電圧ＶＬを検出して出力し、電流検出器１４は負荷電流ＩＳを検出して出力する。   In the power system L1, a voltage detector 13 and a current detector 14 are interposed between the output transformer 4 and the load 3. The voltage detector 13 detects and outputs the load voltage VL, and the current detector 14 detects and outputs the load current IS.

並列型インバータ５の交流側には、電流検出器１５が備えられており、電流検出器１５は、並列型インバータ５に入出力するインバータ電流Ｉｉｎｖを検出して制御部１００に出力する。   A current detector 15 is provided on the AC side of the parallel inverter 5, and the current detector 15 detects an inverter current Iinv input to and output from the parallel inverter 5 and outputs it to the control unit 100.

制御シーケンサ２０は、系統電圧ＶＳ及び系統電流ＩＳを受けて、スイッチ信号Ｓｏや、ゲイン信号ｇ1〜ｇ４を出力する。
制御シーケンサ２０の動作状態や、スイッチ信号Ｓｏ及びゲイン信号ｇ1〜ｇ４の出力タイミングや機能は後述する。 The control sequencer 20 receives the system voltage VS and the system current IS and outputs a switch signal So and gain signals g1 to g4.
The operation state of the control sequencer 20, the output timings and functions of the switch signal So and the gain signals g1 to g4 will be described later.

制御部１００は、系統電圧ＶＳ、負荷電圧ＶＬ、負荷電流ＩＬ，インバータ電流Ｉｉｎｖ，ゲイン信号ｇ1〜ｇ４，図示しない基準電圧発生器により生成した基準電圧Ｖｒｅｆを受けて、並列型インバータ５に対してゲート制御信号ＧＰを送り、直列型インバータ６に対してゲート制御信号ＧＳを送る。
制御部１００の詳細構造や動作状態、更にはゲート制御信号ＧＰ，ＧＳの信号状態については後述する。 The control unit 100 receives the system voltage VS, the load voltage VL, the load current IL, the inverter current Iinv, the gain signals g1 to g4, the reference voltage Vref generated by a reference voltage generator (not shown), and receives the reference voltage Vref. A gate control signal GP is sent, and a gate control signal GS is sent to the series inverter 6.
The detailed structure and operation state of the control unit 100 and the signal states of the gate control signals GP and GS will be described later.

このような瞬低補償装置の動作の概要を先に説明する。なお、詳細動作は後述する。   An outline of the operation of such a voltage sag compensator will be described first. Detailed operation will be described later.

系統電圧ＶＳの正常時（瞬低が発生していない時）には、制御シーケンサ２０からはスイッチ信号Ｓｏが出力されて高速スイッチ２が導通状態となり、系統電源１から負荷３に電力が供給される。
この正常時においては、高効率化を図る場合には、並列型インバータ５及び直列型インバータ６のスイッチングを行わない待機状態としている。なお、並列型インバータ５による直流充電部７への充電は、充電電圧が不足したときには行っている。
また、並列型インバータ５による高調波電流の補償や、直列型インバータによる電圧歪み補償といった補償機能を持たせる場合もある。 When the system voltage VS is normal (when no instantaneous drop occurs), the control sequencer 20 outputs a switch signal So, the high-speed switch 2 is turned on, and power is supplied from the system power supply 1 to the load 3. The
In this normal state, in order to increase the efficiency, the parallel inverter 5 and the series inverter 6 are in a standby state in which switching is not performed. The DC charging unit 7 is charged by the parallel inverter 5 when the charging voltage is insufficient.
In some cases, a compensation function such as compensation of harmonic current by the parallel inverter 5 or voltage distortion compensation by the series inverter may be provided.

瞬低が発生した時には、直流充電部７に蓄積された直流電力を使用して、直列型インバータ６で電圧低下を補償しながら、制御シーケンサ２０がスイッチ信号Ｓｏの出力を停止して高速スイッチ２を遮断する。
また同時に、並列型インバータ５で交流電流を出力して、負荷３へ電力を供給する。 When a voltage sag occurs, the control sequencer 20 stops the output of the switch signal So while compensating for the voltage drop by the series inverter 6 using the DC power stored in the DC charging unit 7 and the high-speed switch 2 Shut off.
At the same time, the parallel inverter 5 outputs an alternating current to supply power to the load 3.

ここで、従来技術にかかる制御部１００の構成を図５を参照して説明する。
図５に示すように、制御部１００は、加算部１０１〜１０３と、ＰＷＭ（Pulse Width Modulation）変調器１０４，１０５と、高調波補償指令部１１０と、電流制御指令部１２０と、電圧制御指令部１３０と、電圧制御指令部１４０を有している。
高調波補償指令部１１０と、電流制御指令部１２０と、電圧制御指令部１３０は、並列型インバータ５に対する指令を生成する制御ブロックである。
一方、電圧制御指令部１４０は、直列型インバータ６に対する指令を生成する制御ブロックである。 Here, the structure of the control part 100 concerning a prior art is demonstrated with reference to FIG.
As shown in FIG. 5, the control unit 100 includes adders 101 to 103, PWM (Pulse Width Modulation) modulators 104 and 105, a harmonic compensation command unit 110, a current control command unit 120, and a voltage control command. Unit 130 and a voltage control command unit 140.
The harmonic compensation command unit 110, the current control command unit 120, and the voltage control command unit 130 are control blocks that generate commands for the parallel inverter 5.
On the other hand, the voltage control command unit 140 is a control block that generates a command for the series inverter 6.

高調波補償指令部１１０は、高調波抽出部１１１と、減算部１１２と、電流制御部１１３と、乗算部１１４を有している。   The harmonic compensation command unit 110 includes a harmonic extraction unit 111, a subtraction unit 112, a current control unit 113, and a multiplication unit 114.

高調波抽出部１１１は、負荷電流ＩＬの高調波成分を抽出し、減算部１１２は、前記高調波成分とインバータ電流Ｉｉｎｖとの偏差を出力し、電流制御部１１３は前記偏差を比例・積分（ＰＩ）し高調波補償指令Ｓ１を出力する。
乗算部１１４は、高調波補償指令Ｓ１に、ゲインｇ１を乗算した電圧指令値Ｖｒｅｆ１を出力する。なお、ゲインｇ１の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。 A harmonic extraction unit 111 extracts a harmonic component of the load current IL, a subtraction unit 112 outputs a deviation between the harmonic component and the inverter current Iinv, and a current control unit 113 proportionally / integrates the deviation ( PI) and output a harmonic compensation command S1.
The multiplier 114 outputs a voltage command value Vref1 obtained by multiplying the harmonic compensation command S1 by the gain g1. Note that the magnitude of the gain g1 is variably controlled by the control sequencer 20 in accordance with the control state, as will be described later.

高調波補償指令Ｓ１は、負荷から発生する高調波を抑制する（打ち消す）補償電流を出力するように、並列型インバータ５を動作させる指令である。   The harmonic compensation command S1 is a command for operating the parallel inverter 5 so as to output a compensation current that suppresses (cancels) harmonics generated from the load.

電流制御指令部１２０は、減算部１２１と、電流制御部１２２と、乗算部１２３を有している。   The current control command unit 120 includes a subtraction unit 121, a current control unit 122, and a multiplication unit 123.

減算部１２１は、負荷電流ＩＬとインバータ電流Ｉｉｎｖとの偏差を出力し、電流制御部１２２は前記偏差を比例・積分（ＰＩ）演算し電流制御指令Ｓ２を出力する。
乗算部１２３は、電流制御指令Ｓ２に、ゲインｇ２を乗算した電圧指令値Ｖｒｅｆ２を出力する。なお、ゲインｇ２の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。 The subtraction unit 121 outputs a deviation between the load current IL and the inverter current Iinv, and the current control unit 122 performs a proportional / integral (PI) operation on the deviation and outputs a current control command S2.
The multiplier 123 outputs a voltage command value Vref2 obtained by multiplying the current control command S2 by the gain g2. Note that the magnitude of the gain g2 is variably controlled by the control sequencer 20 in accordance with the control state, as will be described later.

電流制御指令Ｓ２は、負荷３に対して定格電流を供給するように、並列型インバータ５を動作させる指令である。
このように、並列型インバータ５が負荷３に対して定格電流を供給すると、系統電源1から高速スイッチ２及び出力トランス４を介して負荷３に向かって流れる電流の供給が停止され、結果として、高速スイッチ２を流れる電流を０にすることができる。 The current control command S2 is a command for operating the parallel inverter 5 so as to supply a rated current to the load 3.
Thus, when the parallel inverter 5 supplies the rated current to the load 3, the supply of current flowing from the system power supply 1 to the load 3 via the high-speed switch 2 and the output transformer 4 is stopped. As a result, The current flowing through the high speed switch 2 can be reduced to zero.

電圧制御指令部１３０は、減算部１３１と、電圧制御部１３２と、乗算部１３３を有している。   The voltage control command unit 130 includes a subtraction unit 131, a voltage control unit 132, and a multiplication unit 133.

減算部１３１は、負荷電圧ＶＬと基準電圧Ｖｒｅｆとの偏差を出力し、電圧制御部１３２は前記偏差を比例・積分（ＰＩ）演算し電圧制御指令Ｓ３を出力する。
乗算部１３３は、電圧制御指令Ｓ３に、ゲインｇ３を乗算した電圧指令値Ｖｒｅｆ３を出力する。なお、ゲインｇ３の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。 The subtraction unit 131 outputs a deviation between the load voltage VL and the reference voltage Vref, and the voltage control unit 132 performs a proportional / integral (PI) operation on the deviation and outputs a voltage control command S3.
The multiplier 133 outputs a voltage command value Vref3 obtained by multiplying the voltage control command S3 by the gain g3. The magnitude of the gain g3 is variably controlled by the control sequencer 20 according to the control state as will be described later.

電圧制御指令Ｓ３は、負荷３に定格電圧を供給するように、並列型インバータ５を動作させる指令である。   The voltage control command S3 is a command for operating the parallel inverter 5 so as to supply the rated voltage to the load 3.

電圧制御指令部１４０は、減算部１４１と、電圧制御部１４２と、乗算部１４３を有している。   The voltage control command unit 140 includes a subtraction unit 141, a voltage control unit 142, and a multiplication unit 143.

減算部１４１は、系統電圧ＶＳと基準電圧Ｖｒｅｆとの偏差を出力し、電圧制御部１４２は前記偏差を比例・積分（ＰＩ）演算し電圧制御指令Ｓ４を出力する。
乗算部１４３は、電圧制御指令Ｓ４に、ゲインｇ４を乗算した電圧指令値Ｖｒｅｆｓを出力する。なお、ゲインｇ４の大きさは、後述するように制御状態に応じて、制御シーケンサ２０により可変制御されている。 The subtraction unit 141 outputs a deviation between the system voltage VS and the reference voltage Vref, and the voltage control unit 142 performs a proportional / integral (PI) operation on the deviation and outputs a voltage control command S4.
The multiplier 143 outputs a voltage command value Vrefs obtained by multiplying the voltage control command S4 by the gain g4. Note that the magnitude of the gain g4 is variably controlled by the control sequencer 20 in accordance with the control state, as will be described later.

電圧制御指令Ｓ４は、瞬低発生時において、瞬低に伴う電圧低下を補償する補償電圧を出力するように、直列型インバータ６を動作させる指令である。   The voltage control command S4 is a command for operating the series inverter 6 so as to output a compensation voltage that compensates for a voltage drop caused by the voltage drop when a voltage drop occurs.

加算部１０１，１０２は、並列型インバータ５の指令Ｓ1〜Ｓ３に基づく電圧指令値Ｖｒｅｆ１〜Ｖｒｅｆ３を加算して電圧指令値Ｖｒｅｆ０とする。加算部１０３は、電圧指令値Ｖｒｅｆ０に基準電圧Ｖｒｅｆを加えて並列型インバータの電圧指令値Ｖｒｅｒｐを出力する。   Adders 101 and 102 add voltage command values Vref1 to Vref3 based on commands S1 to S3 of parallel inverter 5 to obtain voltage command value Vref0. The adder 103 adds the reference voltage Vref to the voltage command value Vref0 and outputs the voltage command value Vrerp of the parallel inverter.

ＰＷＭ変調器１０４は、並列型インバータの電圧指令値ＶｒｅｆｐをＰＷＭ変調してゲート制御信号ＧＰを生成し、このゲート制御信号ＧＰに応じて並列型インバータ５が動作する。   The PWM modulator 104 PWM modulates the voltage command value Vrefp of the parallel inverter to generate a gate control signal GP, and the parallel inverter 5 operates according to the gate control signal GP.

ＰＷＭ変調器１０５は、直列型インバータ６の電圧制御指令Ｓ４に基づく電圧指令値ＶｒｅｆｓをＰＷＭ変調してゲート制御信号ＧＳを生成し、このゲート制御信号ＧＳに応じて直列型インバータ６が動作する。   The PWM modulator 105 PWM modulates the voltage command value Vrefs based on the voltage control command S4 of the series inverter 6 to generate a gate control signal GS, and the series inverter 6 operates according to the gate control signal GS.

ここで、図６を参照して、制御部１００と制御シーケンサ２０の動作、ならびに、瞬低補償装置の全体的な動作を説明する。   Here, with reference to FIG. 6, the operation of the control unit 100 and the control sequencer 20 and the overall operation of the voltage sag compensator will be described.

図６において、時点ｔ１は実際に瞬低が発生した時であり、時点ｔ２は制御シーケンサ２０が瞬低を検出した時であり、時点ｔ３は高速スイッチ２が遮断された時を示す。   In FIG. 6, time t1 is when a voltage drop actually occurs, time t2 is when the control sequencer 20 detects a voltage drop, and time t3 indicates when the high-speed switch 2 is shut off.

図６において、時点ｔ２よりも前の期間、つまり瞬低が検出される前の期間では、図６には示していないが、制御シーケンサ２０は、値が１となっているゲイン信号ｇ１のみを出力しゲイン信号ｇ2〜ｇ４は出力しない（ゲイン信号ｇ2〜ｇ４の値を０とする）。   In FIG. 6, in the period before time t2, that is, the period before the instantaneous drop is detected, the control sequencer 20 uses only the gain signal g1 having a value of 1, which is not shown in FIG. The output gain signals g2 to g4 are not output (the values of the gain signals g2 to g4 are set to 0).

ゲイン信号ｇ１が１となり、ゲイン信号ｇ2，ｇ３が０であるため、並列型インバータの電圧指令値Ｖｒｅｆｐは、高調波補償指令Ｓ１に基づく電圧指令値Ｖｒｅｆ１のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電圧指令値Ｖｒｅｆ１）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
この結果、並列型インバータ５は、負荷３から発生する高調波を抑制する（打ち消す）補償電流を出力しアクティブフィルタとしての高調波補償動作が行われる。 Since the gain signal g1 is 1 and the gain signals g2 and g3 are 0, the voltage command value Vrefp of the parallel inverter has only the voltage command value Vref1 based on the harmonic compensation command S1. The parallel inverter 5 is operated by a gate control signal GP obtained by PWM-modulating the voltage command value Vrefp (= voltage command value Vref1).
As a result, the parallel inverter 5 outputs a compensation current that suppresses (cancels) harmonics generated from the load 3 and performs a harmonic compensation operation as an active filter.

制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを検出し、しかも、この瞬低検出レベル以下となっている状態が、予め設定した「瞬低継続時間Ｔｃ」に渡り継続したときに、瞬低が発生したと検出する。
なお、瞬低継続時間Ｔｃを設定しているのは、瞬低の誤検出を防止するためである。 The control sequencer 20 monitors the system voltage VS, detects that the voltage value is below a preset voltage sag detection level, and is in a state where the voltage level is below this voltage sag detection level in advance. When it continues over the set “instantaneous voltage drop duration Tc”, it is detected that a voltage drop has occurred.
The reason why the voltage sag duration Tc is set is to prevent erroneous detection of voltage sag.

図６において時点ｔ１において瞬低が発生すると、制御シーケンサ２０は、時点ｔ１から検出遅れ時間Ｔｄが経過した時点において系統電圧ＶＳが瞬低検出レベル以下になったことを検出し、この瞬低検出レベル以下になったことを検出した時点から瞬低継続時間Ｔｃが経過した時点ｔ２まで、瞬低検出レベル以下となっている状態が継続したら瞬低が発生したと検出する。
つまり実際に瞬低が発生した時点ｔ１から、「Ｔｄ＋Ｔｃ」の時間が経過した時点ｔ２において、瞬低が発生したと検出する。 In FIG. 6, when a voltage sag occurs at time t1, the control sequencer 20 detects that the system voltage VS is below the voltage sag detection level when the detection delay time Td has elapsed from time t1, and detects this voltage sag. From the time when it is detected that the level is below the level to the time t2 when the instantaneous voltage drop duration Tc has passed, if the state that is below the voltage drop detection level continues, it is detected that an instantaneous voltage drop has occurred.
That is, it is detected that a voltage sag has occurred at time t2 when the time “Td + Tc” has elapsed from time t1 when voltage sag actually occurred.

このようにして瞬低が発生したと検出した時点ｔ２から高速スイッチ２に流れる電流が０になったことを検出する時点ｔ３までのスイッチ遮断動作時間ｔａにおいて、制御シーケンサ２０は、値が１となっているゲイン信号ｇ２，ｇ４を出力し、ゲイン信号ｇ1，ｇ３は出力しない（ゲイン信号ｇ1，ｇ３の値を０とする）。   In this way, in the switch cutoff operation time ta from the time t2 when it is detected that the instantaneous drop occurs to the time t3 when it is detected that the current flowing through the high speed switch 2 becomes 0, the control sequencer 20 has the value of The gain signals g2 and g4 are output, and the gain signals g1 and g3 are not output (the values of the gain signals g1 and g3 are set to 0).

ゲイン信号ｇ２が１となり、ゲイン信号ｇ１，ｇ３が０であるため、並列型インバータの電圧指令値Ｖｒｅｆｐは、電流制御指令Ｓ２に基づく電圧指令値Ｖｒｅｆ２のみを有することとなり、この電圧指令値Ｖｒｅｆｐ（＝Ｖｒｅｆ２）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電流を供給し、その結果、高速スイッチ２に流れる電流を短時間で０にすることができる。 Since the gain signal g2 is 1 and the gain signals g1 and g3 are 0, the voltage command value Vrefp of the parallel inverter has only the voltage command value Vref2 based on the current control command S2, and this voltage command value Vrefp ( The parallel inverter 5 is operated by the gate control signal GP obtained by PWM modulating Vref2).
For this reason, the parallel inverter 5 supplies the rated current to the load 3, and as a result, the current flowing through the high-speed switch 2 can be reduced to zero in a short time.

またゲイン信号ｇ４が１となり、電圧制御指令値Ｓ４に基づく直列型インバータの電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作する。
このため、直列型インバータ６は、瞬低に伴う電圧低下を補償する補償電圧を出力する。 Further, the gain signal g4 becomes 1, and the series inverter 6 is operated by the gate control signal GS obtained by PWM modulating the voltage command value Vrefs of the series inverter based on the voltage control command value S4.
For this reason, the series inverter 6 outputs a compensation voltage that compensates for the voltage drop caused by the instantaneous drop.

制御シーケンサ２０は、系統電流ＩＳを監視しており、その電流値が０になったことを検出したら（時点ｔ３）、値が１となっているゲイン信号ｇ３を出力し、ゲイン信号ｇ1，ｇ2，ｇ４は出力しない（ゲイン信号ｇ1，ｇ2，ｇ４の値を０とする）。
また同時に、制御シーケンサ２０は、系統電流ＩＳの電流値が０になったことを検出した時点ｔ３において、スイッチ信号Ｓｏの出力を停止し、高速スイッチ２を遮断する。このとき、高速スイッチ２に流れる電流は０となっているため、高速スイッチ２を遮断してもサージの発生を抑制することができる。 The control sequencer 20 monitors the system current IS, and when it detects that the current value has become 0 (time t3), it outputs a gain signal g3 having a value of 1 and gain signals g1, g2 , G4 are not output (the values of the gain signals g1, g2, g4 are set to 0).
At the same time, the control sequencer 20 stops the output of the switch signal So and shuts off the high-speed switch 2 at time t3 when detecting that the current value of the system current IS has become zero. At this time, since the current flowing through the high speed switch 2 is 0, the occurrence of surge can be suppressed even if the high speed switch 2 is shut off.

またゲイン信号ｇ３が１となり、ゲイン信号ｇ１，ｇ２が０であるため、並列型インバータの電圧指令値値Ｖｒｅｆｐは電圧制御指令Ｓ３に基づく電圧指令値Ｖｒｅｆ３のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｐ（＝電流制御指令値Ｖｒｅｆ３）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電圧を供給する。 Since the gain signal g3 is 1 and the gain signals g1 and g2 are 0, the voltage command value value Vrefp of the parallel inverter has only the voltage command value Vref3 based on the voltage control command S3. The parallel inverter 5 is operated by a gate control signal GP obtained by PWM-modulating the voltage command value Vrep (= current control command value Vref3).
For this reason, the parallel inverter 5 supplies a rated voltage to the load 3.

特許第３８９４１９５号Patent No. 3894195 特開２００６−１８７０８９号JP 2006-187089

しかし上記従来技術では、以下に示すような２つの問題がある。   However, the prior art has the following two problems.

第1の問題は、次の通りである。
電圧制御指令Ｓ４に基づき直列型インバータ６が瞬低に伴う電圧低下を補償する補償電圧を出力する制御と、電流制御指令Ｓ２に基づき並列型インバータ５が定格電流を出力して高速スイッチ２に流れる電流を０にする制御とが干渉し、瞬低検出後（時点ｔ２後）に負荷電圧ＶＬがオーバーシュートを起こして異常上昇してしまうという問題がある（図７参照）。
これは、高速スイッチ２に流れる系統電流ＩＳを０にするには、並列型インバータ５は、「系統電圧ＶＳ」＋「直列型インバータ電圧Ｖ１」以上の電圧を出力する必要があるためである。 The first problem is as follows.
Based on the voltage control command S4, the series inverter 6 outputs a compensation voltage that compensates for a voltage drop due to the instantaneous drop, and based on the current control command S2, the parallel inverter 5 outputs a rated current and flows to the high-speed switch 2. There is a problem in that the control for setting the current to 0 interferes, and the load voltage VL overshoots and abnormally rises after the instantaneous drop detection (after time t2) (see FIG. 7).
This is because the parallel inverter 5 needs to output a voltage equal to or higher than “system voltage VS” + “series inverter voltage V1” in order to set the system current IS flowing through the high-speed switch 2 to zero.

このように瞬低発生時に直列型インバータ６で系統電圧の電圧低下をすべて補償すると、並列型インバータ５は、系統電圧ＶＳよりも大きな電圧を出力する必要があり、負荷３には瞬低発生前の系統電圧ＶＳよりも大きな電圧がかかるという問題が発生する。
この問題は、ゲイン信号ｇ４の値を減少させて、直列型インバータ６による補償電圧を低下させることで改善できる。しかし、このようにゲイン信号ｇ４の値を減少させると、瞬低発生直後の負荷電圧ＶＬの落ち込みが更に大きくなってしまう（図７参照）。 Thus, if all the voltage drop of the system voltage is compensated for by the series inverter 6 at the time of occurrence of a sag, the parallel inverter 5 needs to output a voltage larger than the system voltage VS, and the load 3 has a voltage before the occurrence of the sag. This causes a problem that a voltage higher than the system voltage VS is applied.
This problem can be improved by decreasing the value of the gain signal g4 and lowering the compensation voltage by the series inverter 6. However, when the value of the gain signal g4 is reduced in this way, the drop in the load voltage VL immediately after the occurrence of the instantaneous drop is further increased (see FIG. 7).

第2の問題は次の通りである。
並列型インバータ５による高調波電流の補償や、直列型インバータによる電圧歪み補償
を常時行うようにした場合には、直列型インバータ６による電圧歪み補償により、瞬低継続時間Ｔｃにおいても、瞬低による系統電圧ＶＳの落ち込みを補償することができる。
しかし、高効率化のため、正常時においてインバータ５，６のスイッチング動作を行わずに待機状態とする場合には、瞬低が実際に発生した時点ｔ１から、高速スイッチ２が遮断される時点ｔ３までに、「検出遅れ時間Ｔｄ」と「瞬低継続時間Ｔｃ」と「スイッチ遮断動作時間Ｔａ」とを加えた時間が必要である。
このように、瞬低が実際に発生した時点ｔ１から高速スイッチ３が遮断される時点ｔ3までに、長い時間が必要であるため、瞬低継続時間Ｔｃにおいて電圧低下を補償することができず、図７に示すように、負荷電圧ＶＬの波形に急激な落ち込み（急激な電圧低下）が発生するという問題がある。
一方、瞬低継続時間Ｔｃを短くすると、瞬低を誤検出し瞬低補償装置が誤動作する可能性が高くなる。 The second problem is as follows.
When the harmonic current compensation by the parallel inverter 5 or the voltage distortion compensation by the series inverter is always performed, the voltage distortion compensation by the series inverter 6 causes the voltage drop due to the voltage drop even in the voltage sag duration Tc. It is possible to compensate for the drop in the system voltage VS.
However, in order to increase the efficiency, when the standby state is set without performing the switching operation of the inverters 5 and 6 in the normal state, the time t3 when the high speed switch 2 is shut off from the time t1 when the instantaneous drop actually occurs. By the time, “detection delay time Td”, “instantaneous voltage drop duration Tc”, and “switch cutoff operation time Ta” are required.
Thus, since a long time is required from the time t1 when the instantaneous drop actually occurs to the time t3 when the high-speed switch 3 is cut off, the voltage drop cannot be compensated for in the instantaneous drop duration Tc. As shown in FIG. 7, there is a problem that a sudden drop (rapid voltage drop) occurs in the waveform of the load voltage VL.
On the other hand, when the instantaneous voltage drop duration Tc is shortened, there is a high possibility that the instantaneous voltage drop is erroneously detected and the instantaneous voltage drop compensation device malfunctions.

本発明は、上記従来技術に鑑み、上述した第1と第2の問題を解消した瞬低補償装置を提供することを目的とする。   An object of the present invention is to provide a voltage sag compensator that solves the first and second problems described above in view of the above prior art.

上記課題を解決する本発明の構成は、
負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）と、時間の経過と共に値が減少するゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする。 The configuration of the present invention for solving the above problems is as follows.
A switch interposed in the power system connecting the load and the system power supply,
A parallel inverter connected in parallel to the load;
A series inverter connected in series to the load via an output transformer;
A control sequencer that monitors the system voltage and system current of the power system, controls the opening and closing of the switch, and outputs a gain signal (g2, g3, g4);
A gate control signal (GP) for operating the parallel type inverter, and a control unit for outputting a gate control signal (GS) for operating the series type inverter,
The controller is
A current control command (S2) for operating the parallel inverter so as to supply a rated current to the load is generated from a deviation between the load current and the inverter current input to and output from the parallel inverter. A current control command unit that outputs a voltage command value (Vref2) obtained by multiplying the control command (S2) by a gain signal (g2);
From the deviation between the load voltage and the reference voltage, a voltage control command (S3) for operating the parallel inverter so as to apply a rated voltage to the load is generated, and a gain signal ( a first voltage control command unit that outputs a voltage command value (Vref3) multiplied by g3);
From the deviation between the system voltage and the reference voltage, a voltage control command (S4) for operating the series inverter is generated so as to output a compensation voltage that compensates for a voltage drop due to the occurrence of a voltage sag, and this voltage control command (S4) is generated. ) Multiplied by a gain signal (g4), a second voltage control command unit that outputs a voltage command value (Vrefs);
Based on the voltage command value (Vrefp) output from the current control command unit, the voltage command value (Vref3) output from the first voltage control command unit, and the reference voltage, based on the voltage command value (Vrefp). A first modulator for generating the gate control signal (GP);
A second modulation for generating the gate control signal (GS) based on a voltage command value (Vrefs) output from the second voltage control command unit;
The control sequencer
If the voltage value of the system voltage being monitored is equal to or lower than the preset voltage sag detection level, and this state continues for the preset voltage sag duration, the gain signal (g2) with a constant value and the passage of time And a gain signal (g4) whose value decreases together with the gain signal (g3) is not output,
When the current value of the monitored system current becomes zero, the gain signal (g3) having a constant value is output, the gain signal (g2) and the gain signal (g4) are not output, and the switch is shut off. Do control,
It is characterized by that.

また本発明の構成は、
負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が一瞬でも予め設定した瞬低検出レベル以下となったことを検出したら、ゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ２）とゲイン信号（ｇ３）は出力せず、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）を出力し、既に出力していたゲイン信号（ｇ４）の値を時間の経過と共に徐々に減少させると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする。 The configuration of the present invention is as follows.
A switch interposed in the power system connecting the load and the system power supply,
A parallel inverter connected in parallel to the load;
A series inverter connected in series to the load via an output transformer;
A control sequencer that monitors the system voltage and system current of the power system, controls the opening and closing of the switch, and outputs a gain signal (g2, g3, g4);
A gate control signal (GP) for operating the parallel type inverter, and a control unit for outputting a gate control signal (GS) for operating the series type inverter,
The controller is
A current control command (S2) for operating the parallel inverter so as to supply a rated current to the load is generated from a deviation between the load current and the inverter current input to and output from the parallel inverter. A current control command unit that outputs a voltage command value (Vref2) obtained by multiplying the control command (S2) by a gain signal (g2);
From the deviation between the load voltage and the reference voltage, a voltage control command (S3) for operating the parallel inverter so as to apply a rated voltage to the load is generated, and a gain signal ( a first voltage control command unit that outputs a voltage command value (Vref3) multiplied by g3);
From the deviation between the system voltage and the reference voltage, a voltage control command (S4) for operating the series inverter is generated so as to output a compensation voltage that compensates for a voltage drop due to the occurrence of a voltage sag, and this voltage control command (S4) ) Multiplied by a gain signal (g4), a second voltage control command unit that outputs a voltage command value (Vrefs);
Based on the voltage command value (Vrefp) output from the current control command unit, the voltage command value (Vref3) output from the first voltage control command unit, and the reference voltage, based on the voltage command value (Vrefp). A first modulator for generating the gate control signal (GP);
A second modulation for generating the gate control signal (GS) based on a voltage command value (Vrefs) output from the second voltage control command unit;
The control sequencer
When it is detected that the voltage value of the monitored system voltage has fallen below the preset low voltage detection level even for a moment, the gain signal (g4) is output, and the gain signal (g2) and the gain signal (g3) are Do not output,
When the voltage value of the system voltage being monitored is equal to or lower than the preset voltage sag detection level and this state continues for the voltage sag duration set in advance, a gain signal (g2) having a constant value is output. While the value of the gain signal (g4) that has been output is gradually decreased with the passage of time, the gain signal (g3) is not output,
When the current value of the monitored system current becomes zero, the gain signal (g3) having a constant value is output, the gain signal (g2) and the gain signal (g4) are not output, and the switch is shut off. Do control,
It is characterized by that.

また本発明の構成は、前記制御シーケンサは、監視していた系統電圧の電圧値が一瞬でも予め設定した瞬低検出レベル以下となったことを検出したら、時間の経過と共に値が漸増してから一定値となるゲイン信号（ｇ４）を出力することを特徴とする。   In the configuration of the present invention, when the control sequencer detects that the voltage value of the monitored system voltage has fallen below the preset instantaneous voltage drop detection level even for a moment, the value gradually increases as time passes. A gain signal (g4) having a constant value is output.

本発明によれば、瞬低発生時における、直列型インバータによる電圧補償制御と、並列型インバータによるスイッチ電流を零にする制御とが干渉することを防ぐことができ、負荷電圧のオーバーシュートを抑えることができる。   According to the present invention, it is possible to prevent the voltage compensation control by the series type inverter from interfering with the control to make the switch current by the parallel type inverter zero when the instantaneous drop occurs, and suppress the overshoot of the load voltage. be able to.

また、直列型インバータの瞬低補償を、瞬低発生直後に動作させることができるため、瞬低発生直後の負荷電圧の低下を抑えることかできる。
更に、直列型インバータによる電圧補償制御の立ち上がりを緩やかにすることにより、瞬低発生直後の負荷電圧の低下を更に抑えることかできる。 Moreover, since the sag compensation of the series inverter can be operated immediately after the occurrence of the sag, it is possible to suppress a decrease in the load voltage immediately after the occurrence of the sag.
Furthermore, by reducing the rise of the voltage compensation control by the series inverter, it is possible to further suppress the decrease in the load voltage immediately after the occurrence of the instantaneous drop.

以下に本発明を実施するための最良の形態を実施例に基づき詳細に説明する。   The best mode for carrying out the present invention will be described below in detail based on examples.

本発明の実施例１を実現する装置構成は、図４に示す瞬低補償装置及び図５に示す制御部１００と同じであるが、実施例１では制御シーケンサ２０から出力するゲイン信号ｇ1〜ｇ４が、従来技術とは異なっている。
そこで、装置構成自体については説明を省略し、図１を参照して、ゲイン信号ｇ1〜ｇ４のゲイン制御状態を中心にして説明をする。 The apparatus configuration for realizing the first embodiment of the present invention is the same as that of the voltage sag compensator shown in FIG. 4 and the control unit 100 shown in FIG. 5, but in the first embodiment, gain signals g1 to g4 output from the control sequencer 20 are used. However, it is different from the prior art.
Therefore, the description of the apparatus configuration itself is omitted, and the description will be made focusing on the gain control state of the gain signals g1 to g4 with reference to FIG.

制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを検出し、しかも、この瞬低検出レベル以下となっている状態が、予め設定した「瞬低継続時間Ｔｃ」に渡り継続したときに、瞬低が発生したと検出する。
なお、瞬低継続時間Ｔｃを設定しているのは、瞬低の誤検出を防止するためである。 The control sequencer 20 monitors the system voltage VS, detects that the voltage value is below a preset voltage sag detection level, and is in a state where the voltage level is below this voltage sag detection level in advance. When it continues over the set “instantaneous voltage drop duration Tc”, it is detected that a voltage drop has occurred.
The reason why the voltage sag duration Tc is set is to prevent erroneous detection of voltage sag.

図１において時点ｔ１において瞬低が発生すると、制御シーケンサ２０は、時点ｔ１から検出遅れ時間Ｔｄが経過した時点において系統電圧ＶＳが瞬低検出レベル以下になったことを検出し、この瞬低検出レベル以下になったことを検出した時点から瞬低継続時間Ｔｃが経過した時点ｔ２まで、瞬低検出レベル以下となっている状態が継続したら瞬低が発生したと検出する。
つまり実際に瞬低が発生した時点ｔ１から、「Ｔｄ＋Ｔｃ」の時間が経過した時点ｔ２において、瞬低が発生したと検出する。 In FIG. 1, when a voltage sag occurs at time t1, the control sequencer 20 detects that the system voltage VS has become equal to or lower than the voltage sag detection level when the detection delay time Td has elapsed from time t1, and detects this voltage sag. From the time when it is detected that the level is below the level to the time t2 when the instantaneous voltage drop duration Tc has passed, if the state that is below the voltage drop detection level continues, it is detected that an instantaneous voltage drop has occurred.
That is, it is detected that a voltage sag has occurred at time t2 when the time “Td + Tc” has elapsed from time t1 when voltage sag actually occurred.

このようにして瞬低が発生したと検出した時点ｔ２において、制御シーケンサ２０は、値が１となっているゲイン信号ｇ２と、値を可変としたゲイン信号ｇ４を出力し、ゲイン信号ｇ1，ｇ３は出力しない（ゲイン信号ｇ1，ｇ３の値を０とする）。   In this way, at the time t2 when it is detected that the instantaneous drop has occurred, the control sequencer 20 outputs the gain signal g2 having a value of 1 and the gain signal g4 having a variable value, and the gain signals g1, g3. Is not output (the values of the gain signals g1, g3 are set to 0).

ゲイン信号ｇ２が１となり、ゲイン信号ｇ１，ｇ３が０であるため、並列型インバータ用指令の電圧指令値Ｖｒｅｆｐは電流制御指令Ｓ２のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電流制御指令Ｓ２）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電流を供給し、その結果、高速スイッチ２に流れる電流を短時間で０にすることができる。 Since the gain signal g2 is 1 and the gain signals g1 and g3 are 0, the voltage command value Vrefp of the parallel inverter command has only the current control command S2, and the voltage command value Vrefp (= The parallel inverter 5 is operated by a gate control signal GP obtained by PWM-modulating the current control command S2).
For this reason, the parallel inverter 5 supplies the rated current to the load 3, and as a result, the current flowing through the high-speed switch 2 can be reduced to zero in a short time.

ゲイン信号ｇ４の信号値は、瞬低を検出した時点ｔ２では１であるが、その後は信号値を所定の値（負荷電圧ＶＬが異常上昇しないような値）にまで徐々に下げ（この例ではゲイン信号ｇ４の信号値を０．５にまで下げ）、その後はこの下げた値を維持し、時点ｔ３では、ゲイン信号ｇ４の信号値を０にしている。   The signal value of the gain signal g4 is 1 at the time point t2 when the instantaneous drop is detected, but thereafter the signal value is gradually lowered to a predetermined value (a value that does not cause the load voltage VL to rise abnormally) (in this example, The signal value of the gain signal g4 is lowered to 0.5), and thereafter, this lowered value is maintained, and the signal value of the gain signal g4 is set to 0 at time t3.

瞬低を検出した時点ｔ２では、ゲイン信号ｇ４の信号値が１であるため、電圧制御指令部１４０からは、電圧制御指令値Ｖｒｅｆ４が電圧指令値Ｖｒｅｆｓとして出力され、一定の電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作する。
このため、直列型インバータ６は、基準電圧Ｖｒｅｆに対する系統電圧ＶＳの不足電圧を、全て補償する。この結果、瞬低検出直後（時点ｔ２直後）の負荷電圧ＶＬの電圧低下を抑えることができる。 Since the signal value of the gain signal g4 is 1 at the time point t2 when the instantaneous drop is detected, the voltage control command value Vref4 is output as the voltage command value Vrefs from the voltage control command unit 140, and the constant voltage command value Vrefs is set. The series inverter 6 operates in accordance with the PWM-modulated gate control signal GS.
For this reason, the series inverter 6 compensates for all the shortage voltages of the system voltage VS with respect to the reference voltage Vref. As a result, it is possible to suppress the voltage drop of the load voltage VL immediately after the instantaneous drop detection (immediately after time t2).

瞬低を検出した時点ｔ２から高速スイッチ２に流れる電流が０になったことを検出する時点ｔ３までのスイッチ遮断動作時間ｔａにおいて、ゲイン信号ｇ４の値を徐々に下げ、この例ではゲイン信号ｇ４の信号値を０．５にまで下げ、その後はこの下げた値を維持している。   The value of the gain signal g4 is gradually decreased during the switch cutoff operation time ta from the time t2 when the instantaneous drop is detected to the time t3 when the current flowing through the high-speed switch 2 is detected to be 0. In this example, the gain signal g4 The signal value is lowered to 0.5, and thereafter this lowered value is maintained.

ゲイン信号ｇ４の信号値を０．５にすると、電圧制御指令部１４０からは、電圧制御指令Ｓ４に０．５を掛けた値が電圧指令値Ｖｒｅｆｓとして出力され、電圧制御指令Ｓ４が半減した電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作する。
このため、直列型インバータ６は、基準電圧Ｖｒｅｆに対する系統電圧ＶＳの不足電圧を、５０％だけ補償することになる。 When the signal value of the gain signal g4 is set to 0.5, the voltage control command unit 140 outputs a value obtained by multiplying the voltage control command S4 by 0.5 as the voltage command value Vrefs, and the voltage obtained by halving the voltage control command S4. The series inverter 6 is operated by a gate control signal GS obtained by PWM-modulating the command value Vrefs.
For this reason, the series inverter 6 compensates for an insufficient voltage of the system voltage VS with respect to the reference voltage Vref by 50%.

この状態では、「瞬低検出後の系統電圧ＶＳ」＋「直列型インバータ電圧Ｖ１」が、負荷端の電圧ＶＬとなり、この負荷端の電圧ＶＬは、瞬低検出前（時点ｔ２前）の系統電圧ＶＳに対して小さくなる。
この結果、並列型インバータ５は、瞬低前の系統電圧ＶＳよりも大きな電圧を出力しなくても、高速スイッチ２に流れる系統電流ＩＳを０に制御することが可能となる。このため、瞬低検出後（時点ｔ2後）に負荷電圧ＶＬがオーバーシュートを起こすという問題を解消することができる。
つまり、前述した第1の問題を解消することができる。 In this state, “system voltage VS after instantaneous voltage drop detection” + “series inverter voltage V1” becomes the voltage VL at the load end, and the voltage VL at the load end is the system before the voltage drop detection (before time t2). It becomes smaller with respect to the voltage VS.
As a result, the parallel inverter 5 can control the system current IS flowing through the high-speed switch 2 to 0 without outputting a voltage larger than the system voltage VS before the instantaneous drop. For this reason, it is possible to solve the problem that the load voltage VL causes an overshoot after the instantaneous voltage drop is detected (after time t2).
That is, the first problem described above can be solved.

なお、ゲイン信号ｇ４の信号値をどこまで下げるかは、シミュレーションや実験により、事前に最適な値を求めておく。   It should be noted that an optimum value is obtained in advance by simulation or experiment as to how far the signal value of the gain signal g4 is lowered.

制御シーケンサ２０は、系統電流ＩＳを監視しており、その電流値が０になったことを検出したら（時点ｔ３）、値が１となっているゲイン信号ｇ３を出力し、ゲイン信号ｇ1，ｇ2，ｇ４は出力しない（ゲイン信号ｇ1，ｇ2，ｇ４の値を０とする）。
また同時に、制御シーケンサ２０は、系統電流ＩＳの電流値が０になったことを検出した時点ｔ３において、スイッチ信号Ｓｏの出力を停止する（スイッチ信号Ｓｏの値を０にする）。 The control sequencer 20 monitors the system current IS, and when it detects that the current value has become 0 (time t3), it outputs a gain signal g3 having a value of 1 and gain signals g1, g2 , G4 are not output (the values of the gain signals g1, g2, g4 are set to 0).
At the same time, the control sequencer 20 stops the output of the switch signal So (sets the value of the switch signal So to 0) at the time t3 when detecting that the current value of the system current IS becomes 0.

スイッチ信号Ｓｏの出力が停止されるため、高速スイッチ２が遮断される。このとき、高速スイッチ２に流れる電流は０となっているため、高速スイッチ２を遮断してもサージの発生を抑制することができる。   Since the output of the switch signal So is stopped, the high speed switch 2 is shut off. At this time, since the current flowing through the high speed switch 2 is 0, the occurrence of surge can be suppressed even if the high speed switch 2 is shut off.

またゲイン信号ｇ３が１となり、ゲイン信号ｇ１，ｇ２が０であるため、並列型インバータの電圧指令値Ｖｒｅｆｐは電圧制御指令Ｓ３のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電流制御指令Ｓ３）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電圧を供給する。 Since the gain signal g3 is 1 and the gain signals g1 and g2 are 0, the voltage command value Vrefp of the parallel inverter has only the voltage control command S3, and the voltage command value Vrefp (= current) of the parallel inverter. The parallel inverter 5 is operated by a gate control signal GP obtained by PWM-modulating the control command S3).
For this reason, the parallel inverter 5 supplies a rated voltage to the load 3.

次に本発明の実施例２を説明する。実施例２を実現する装置構成は、図４に示す瞬低補償装置及び図５に示す制御部１００と同じであるが、実施例２では制御シーケンサ２０が出力するゲイン信号ｇ1〜ｇ４が、従来技術とは異なっている。
そこで、装置構成自体については説明を省略し、図２を参照して、ゲイン信号ｇ1〜ｇ４のゲイン制御状態を中心にして説明をする。 Next, a second embodiment of the present invention will be described. The apparatus configuration for realizing the second embodiment is the same as that of the voltage sag compensator shown in FIG. 4 and the control unit 100 shown in FIG. 5, but in the second embodiment, gain signals g1 to g4 output from the control sequencer 20 are the conventional ones. It is different from technology.
Therefore, the description of the apparatus configuration itself is omitted, and the description will be made focusing on the gain control state of the gain signals g1 to g4 with reference to FIG.

実施例２において、制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを一瞬でも検出したら、値が１となっているゲイン信号ｇ４を出力する。つまり、瞬低が実際に発生した時点ｔ１から検出遅れ時間Ｔｄが経過した時点において、系統電圧ＶＳが瞬低検出レベル以下になったことを検出して、直ちにゲイン信号ｇ４を出力する。
このとき、ゲイン信号ｇ1，ｇ２，ｇ３は出力しない（ゲイン信号ｇ1，ｇ２，ｇ３の値を０とする）。 In the second embodiment, the control sequencer 20 monitors the system voltage VS, and when the voltage value is detected to be equal to or lower than a preset instantaneous voltage drop detection level, the gain signal having a value of 1 is detected. g4 is output. That is, when the detection delay time Td elapses from the time point t1 when the instantaneous drop actually occurs, it is detected that the system voltage VS is equal to or lower than the instantaneous drop detection level, and the gain signal g4 is immediately output.
At this time, the gain signals g1, g2, and g3 are not output (the values of the gain signals g1, g2, and g3 are set to 0).

このため、電圧制御指令部１４０からは、時点ｔ１から検出遅れ時間Ｔｄが経過した時点から、電圧制御指令Ｓ４となる電圧指令値Ｖｒｅｆｓが直ちに出力され、この電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作をする。
この結果、直列型インバータ６は、時点ｔ１から検出遅れ時間Ｔｄが経過した時点から（瞬低発生とほぼ同時に）、瞬低に伴う電圧低下を補償する補償電圧を出力する。よって、瞬低による電圧低下を早めに抑えることができる。 Therefore, the voltage control command unit 140 immediately outputs the voltage command value Vrefs that becomes the voltage control command S4 from the time when the detection delay time Td has elapsed from the time t1, and the gate control that PWM-modulates the voltage command value Vrefs. The series inverter 6 operates in response to the signal GS.
As a result, the series inverter 6 outputs a compensation voltage that compensates for a voltage drop caused by the voltage sag from the time when the detection delay time Td has elapsed from the time t1 (almost simultaneously with the occurrence of the voltage sag). Therefore, the voltage drop due to the instantaneous drop can be suppressed early.

なお、時点ｔ１から検出遅れ時間Ｔｄが経過した時点から、電圧制御指令Ｓ４となる電圧指令値Ｖｒｅｆｓを出力して直列型インバータ６を動作させる本方式では、瞬低を誤検出する可能性はあるが、たとえ瞬低を誤検出したとしても、直列型インバータ６が動作して電圧一定制御により零電圧が出力されるだけであるため、システムへ悪影響を与えることはない。
また、直列型インバータ６を常時動作させる場合に比べて、効率を高く保つことができる。 It should be noted that in this method in which the voltage command value Vrefs, which is the voltage control command S4, is output and the series inverter 6 is operated from the time when the detection delay time Td has elapsed from the time t1, there is a possibility that the instantaneous drop is erroneously detected. However, even if an instantaneous drop is erroneously detected, the series inverter 6 operates and only a zero voltage is output by the constant voltage control, so that the system is not adversely affected.
Further, the efficiency can be kept high as compared with the case where the series inverter 6 is always operated.

この実施例２では、瞬低を一瞬でも検出したら直ちに直列型インバータ６を動作させることにより、負荷電圧ＶＬの落ち込みの発生を迅速に抑えることができ、前述した第2の問題を解決することができる。   In the second embodiment, when the instantaneous drop is detected even for a moment, the series inverter 6 is operated immediately, so that the occurrence of a drop in the load voltage VL can be quickly suppressed, and the above-described second problem can be solved. it can.

制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを検出し、しかも、この瞬低検出レベル以下となっている状態が、予め設定した「瞬低継続時間Ｔｃ」に渡り継続したとき、つまり実際に瞬低が発生した時点ｔ１から、「Ｔｄ＋Ｔｃ」の時間が経過した時点ｔ２になると、実施例１と同様に、値が１となっているゲイン信号ｇ２と、値を可変としたゲイン信号ｇ４を出力し、ゲイン信号ｇ1，ｇ３は出力しない（ゲイン信号ｇ1，ｇ３の値を０とする）。   The control sequencer 20 monitors the system voltage VS, detects that the voltage value is below a preset voltage sag detection level, and is in a state where the voltage level is below this voltage sag detection level in advance. When it continues over the set “instantaneous voltage drop duration Tc”, that is, when the time “Td + Tc” elapses from the time point t1 when the voltage drop actually occurs, the value is 1 as in the first embodiment. The gain signal g2 and the gain signal g4 with variable values are output, and the gain signals g1 and g3 are not output (the values of the gain signals g1 and g3 are set to 0).

ゲイン信号ｇ２が１となり、ゲイン信号ｇ１，ｇ３が０であるため、並列型インバータ５は電流制御指令Ｓ２のみを出力することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電流制御指令Ｓ２）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電流を供給し、その結果、高速スイッチ２に流れる電流を短時間で０にすることができる。 Since the gain signal g2 is 1 and the gain signals g1 and g3 are 0, the parallel inverter 5 outputs only the current control command S2, and the voltage command value Vrefp (= current control command S2) of this parallel inverter. The parallel inverter 5 is operated by the gate control signal GP that is PWM-modulated.
For this reason, the parallel inverter 5 supplies the rated current to the load 3, and as a result, the current flowing through the high-speed switch 2 can be reduced to zero in a short time.

ゲイン信号ｇ４の信号値は、時点ｔ２では１であるが、その後は信号値を所定の値（負荷電圧ＶＬが異常上昇しないような値）にまで徐々に下げ（この例ではゲイン信号ｇ４の信号値を０．５にまで下げ）、その後はこの下げた値を維持し、時点ｔ３では、ゲイン信号ｇ４の信号値を０にしている。   The signal value of the gain signal g4 is 1 at time t2, but thereafter, the signal value is gradually lowered to a predetermined value (a value that does not cause the load voltage VL to rise abnormally) (in this example, the signal of the gain signal g4). The value is lowered to 0.5), and thereafter, this lowered value is maintained. At time t3, the signal value of the gain signal g4 is set to zero.

ゲイン信号ｇ４の信号値を０．５にすると、電圧制御指令部１４０からは、電圧制御指令Ｓ４に０．５を掛けた値が電圧指令値Ｖｒｅｆｓとして出力され、電圧制御指令Ｓ４が半減した電圧指令値ＶｒｅｆｓをＰＷＭ変調したゲート制御信号ＧＳにより直列型インバータ６が動作する。
このため、直列型インバータ６は、基準電圧Ｖｒｅｆに対する系統電圧ＶＳの不足電圧を、５０％だけ補償することになる。 When the signal value of the gain signal g4 is set to 0.5, the voltage control command unit 140 outputs a value obtained by multiplying the voltage control command S4 by 0.5 as the voltage command value Vrefs, and the voltage obtained by halving the voltage control command S4. The series inverter 6 is operated by a gate control signal GS obtained by PWM-modulating the command value Vrefs.
For this reason, the series inverter 6 compensates for an insufficient voltage of the system voltage VS with respect to the reference voltage Vref by 50%.

この状態では、「瞬低検出後の系統電圧ＶＳ」＋「直列型インバータ電圧Ｖ１」が、負荷端の電圧ＶＬとなり、この負荷端の電圧ＶＬは、瞬低検出前（時点ｔ２前）の系統電圧ＶＳに対して小さくなる。
この結果、並列型インバータ５は、瞬低前の系統電圧ＶＳよりも大きな電圧を出力しなくても、高速スイッチ２に流れる系統電流ＩＳを０に制御することが可能となる。このため、瞬低検出後（時点ｔ2後）に負荷電圧ＶＬがオーバーシュートを起こすという問題を解消することができる。
つまり、前述した第1の問題を解消することができる。 In this state, “system voltage VS after instantaneous voltage drop detection” + “series inverter voltage V1” becomes the voltage VL at the load end, and the voltage VL at the load end is the system before the voltage drop detection (before time t2). It becomes smaller with respect to the voltage VS.
As a result, the parallel inverter 5 can control the system current IS flowing through the high-speed switch 2 to 0 without outputting a voltage larger than the system voltage VS before the instantaneous drop. For this reason, it is possible to solve the problem that the load voltage VL causes an overshoot after the instantaneous voltage drop is detected (after time t2).
That is, the first problem described above can be solved.

なお、ゲイン信号ｇ４の信号値をどこまで下げるかは、シミュレーションや実験により、事前に最適な値を求めておく。   It should be noted that an optimum value is obtained in advance by simulation or experiment as to how far the signal value of the gain signal g4 is lowered.

制御シーケンサ２０は、系統電流ＩＳを監視しており、その電流値が０になったことを検出したら（時点ｔ３）、値が１となっているゲイン信号ｇ３を出力し、ゲイン信号ｇ1，ｇ2，ｇ４は出力しない（ゲイン信号ｇ1，ｇ2，ｇ４の値を０とする）。
なお、時点ｔ２から時点ｔ３までの時間を、スイッチ遮断動作時間ｔａとする。
また同時に、制御シーケンサ２０は、系統電流ＩＳの電流値が０になったことを検出した時点ｔ３において、スイッチ信号Ｓｏの出力を停止する（スイッチ信号Ｓｏの値を０にする）。 The control sequencer 20 monitors the system current IS, and when it detects that the current value has become 0 (time t3), it outputs a gain signal g3 having a value of 1 and gain signals g1, g2 , G4 are not output (the values of the gain signals g1, g2, g4 are set to 0).
Note that the time from the time point t2 to the time point t3 is a switch cutoff operation time ta.
At the same time, the control sequencer 20 stops the output of the switch signal So (sets the value of the switch signal So to 0) at the time t3 when detecting that the current value of the system current IS becomes 0.

スイッチ信号Ｓｏの出力が停止されるため、高速スイッチ２が遮断される。このとき、高速スイッチ２に流れる電流は０となっているため、高速スイッチ２を遮断してもサージの発生を抑制することができる。   Since the output of the switch signal So is stopped, the high speed switch 2 is shut off. At this time, since the current flowing through the high speed switch 2 is 0, the occurrence of surge can be suppressed even if the high speed switch 2 is shut off.

またゲイン信号ｇ３が１となり、ゲイン信号ｇ１，ｇ２が０であるため、並列型インバータの電圧指令値Ｖｒｅｆｐは電圧制御指令Ｓ３のみを有することとなり、この並列型インバータの電圧指令値Ｖｒｅｆｐ（＝電流制御指令Ｓ３）をＰＷＭ変調したゲート制御信号ＧＰにより並列型インバータ５が動作する。
このため、並列型インバータ５は、負荷３に定格電圧を供給する。 Since the gain signal g3 is 1 and the gain signals g1 and g2 are 0, the voltage command value Vrefp of the parallel inverter has only the voltage control command S3, and the voltage command value Vrefp (= current) of the parallel inverter. The parallel inverter 5 is operated by a gate control signal GP obtained by PWM-modulating the control command S3).
For this reason, the parallel inverter 5 supplies a rated voltage to the load 3.

本発明の実施例３は、実施例２を改良したものである。   The third embodiment of the present invention is a modification of the second embodiment.

実施例２においては、制御シーケンサ２０は、系統電圧ＶＳを監視しており、その電圧値が予め設定した瞬低検出レベル以下となったことを一瞬でも検出したら、図２に示すように、値が１となっているゲイン信号ｇ４を出力している。つまり、瞬低が実際に発生した時点ｔ１から検出遅れ時間Ｔｄが経過した時点において、系統電圧ＶＳが瞬低検出レベル以下になったことを検出して、直ちに値が１となっているゲイン信号ｇ４を出力している。   In the second embodiment, the control sequencer 20 monitors the system voltage VS, and if it is detected even for a moment that the voltage value is equal to or lower than the preset instantaneous voltage drop detection level, a value as shown in FIG. A gain signal g4 having a value of 1 is output. That is, when the detection delay time Td has elapsed from the time point t1 at which the instantaneous voltage drop actually occurred, it is detected that the system voltage VS has become equal to or lower than the instantaneous voltage drop detection level, and the gain signal immediately becomes 1. g4 is output.

しかし、実施例３では、図３に示すように、瞬低が実際に発生した時点ｔ１から検出遅れ時間Ｔｄが経過した時点において、系統電圧ＶＳが瞬低検出レベル以下になったことを検出し、ゲイン信号ｇ４を出力しているが、ゲイン信号ｇ４の値を徐々に増加してからその値を１にしている。   However, in the third embodiment, as shown in FIG. 3, it is detected that the system voltage VS is equal to or lower than the voltage sag detection level when the detection delay time Td has elapsed from the time t1 when the voltage sag actually occurred. The gain signal g4 is output, and after the value of the gain signal g4 is gradually increased, the value is set to 1.

他の部分の制御動作状態は実施例２と同様である。   The control operation state of other parts is the same as that of the second embodiment.

実施例３では、、瞬低が実際に発生した時点ｔ１から検出遅れ時間Ｔｄが経過した時点において、ゲイン信号ｇ４の値を徐々に増加してからその値を１にしているため、電圧補償のために直列型インバータ６を動作させたときの負荷電圧ＶＬの変動を、より一層低下させることができる。
また、瞬低を誤検出した場合でも、直後のゲイン信号ｇ４の値が零であるため、直列型インバータ６は零電圧を出力することになり、誤検出による系統への悪影響を更に小さくすることができる。 In the third embodiment, since the value of the gain signal g4 is gradually increased at the time when the detection delay time Td has elapsed from the time t1 when the instantaneous drop actually occurs, the value is set to 1. Therefore, the fluctuation of the load voltage VL when the series inverter 6 is operated can be further reduced.
In addition, even when the instantaneous drop is erroneously detected, the value of the gain signal g4 immediately after is zero, so that the series inverter 6 outputs a zero voltage, thereby further reducing the adverse effect on the system due to the erroneous detection. Can do.

本発明の実施例１の動作状態を説明するタイムチャート。The time chart explaining the operation state of Example 1 of this invention. 本発明の実施例２の動作状態を説明するタイムチャート。The time chart explaining the operation state of Example 2 of this invention. 本発明の実施例３の動作状態を説明するタイムチャート。The time chart explaining the operation state of Example 3 of this invention. 瞬低補償装置を示す構成図。The lineblock diagram showing the voltage drop compensator. 制御装置を示す構成図。The block diagram which shows a control apparatus. 従来の動作状態を説明するタイムチャート。The time chart explaining the conventional operation state. 従来の負荷電圧特性を示すタイムチャート。The time chart which shows the conventional load voltage characteristic.

符号の説明Explanation of symbols

１ 系統電源
２ 高速スイッチ
３ 負荷
４ 出力トランス
５ 並列型インバータ
６ 直列型インバータ
７ 直流充電部
２０ 制御シーケンサ
１００ 制御部
１１０ 高調波補償指令部
１２０ 電流制御指令部
１３０ 電圧制御指令部
１４０ 電圧制御指令部 DESCRIPTION OF SYMBOLS 1 System power supply 2 High speed switch 3 Load 4 Output transformer 5 Parallel type inverter 6 Series type inverter 7 DC charging part 20 Control sequencer 100 Control part 110 Harmonic compensation command part 120 Current control command part 130 Voltage control command part 140 Voltage control command part 140

Claims (3)

負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）と、時間の経過と共に値が減少するゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする瞬低補償装置。 A switch interposed in the power system connecting the load and the system power supply,
A parallel inverter connected in parallel to the load;
A series inverter connected in series to the load via an output transformer;
A control sequencer that monitors the system voltage and system current of the power system, controls the opening and closing of the switch, and outputs a gain signal (g2, g3, g4);
A gate control signal (GP) for operating the parallel type inverter, and a control unit for outputting a gate control signal (GS) for operating the series type inverter,
The controller is
A current control command (S2) for operating the parallel inverter so as to supply a rated current to the load is generated from a deviation between the load current and the inverter current input to and output from the parallel inverter. A current control command unit that outputs a voltage command value (Vref2) obtained by multiplying the control command (S2) by a gain signal (g2);
From the deviation between the load voltage and the reference voltage, a voltage control command (S3) for operating the parallel inverter so as to apply a rated voltage to the load is generated, and a gain signal ( a first voltage control command unit that outputs a voltage command value (Vref3) multiplied by g3);
From the deviation between the system voltage and the reference voltage, a voltage control command (S4) for operating the series inverter is generated so as to output a compensation voltage that compensates for a voltage drop due to the occurrence of a voltage sag, and this voltage control command (S4) ) Multiplied by a gain signal (g4), a second voltage control command unit that outputs a voltage command value (Vrefs);
Based on the voltage command value (Vrefp) output from the current control command unit, the voltage command value (Vref3) output from the first voltage control command unit, and the reference voltage, based on the voltage command value (Vrefp). A first modulator for generating the gate control signal (GP);
A second modulation for generating the gate control signal (GS) based on a voltage command value (Vrefs) output from the second voltage control command unit;
The control sequencer
If the voltage value of the system voltage being monitored is equal to or lower than the preset voltage sag detection level, and this state continues for the preset voltage sag duration, the gain signal (g2) with a constant value and the passage of time And a gain signal (g4) whose value decreases together with the gain signal (g3) is not output,
When the current value of the monitored system current becomes zero, the gain signal (g3) having a constant value is output, the gain signal (g2) and the gain signal (g4) are not output, and the switch is shut off. Do control,
A voltage sag compensator characterized by that. 負荷と系統電源とを接続する電力系統に介装されたスイッチと、
前記負荷に並列に接続された並列型インバータと、
出力トランスを介して前記負荷に直列に接続された直列型インバータと、
前記電力系統の系統電圧と系統電流を監視しており、前記スイッチの開閉制御をするとともに、ゲイン信号（ｇ2，ｇ3，ｇ４）を出力する制御シーケンサと、
前記並列型インバータを動作させるゲート制御信号（ＧＰ）と、前記直列型インバータを動作させるゲート制御信号（ＧＳ）を出力する制御部とを有し、
前記制御部は、
負荷電流と、前記並列型インバータに入出力するインバータ電流との偏差から、前記負荷に対して定格電流を供給するように前記並列型インバータを動作させる電流制御指令（Ｓ２）を生成し、この電流制御指令（Ｓ２）にゲイン信号（ｇ２）を乗算した電圧指令値（Ｖｒｅｆ２）を出力する電流制御指令部と、
負荷電圧と基準電圧との偏差から、前記負荷に対して定格電圧を印加するように前記並列型インバータを動作させる電圧制御指令（Ｓ３）を生成し、この電圧制御指令（Ｓ３）にゲイン信号（ｇ３）を乗算した電圧指令値（Ｖｒｅｆ３）を出力する第1の電圧制御指令部と、
系統電圧と基準電圧との偏差から、瞬低発生に伴う電圧低下を補償する補償電圧を出力するように前記直列型インバータを動作せる電圧制御指令（Ｓ４）を生成し、この電圧制御指令（Ｓ４）にゲイン信号（ｇ４）を乗算した電圧指令値（Ｖｒｅｆｓ）を出力する第2の電圧制御指令部と、
前記電流制御指令部から出力される電圧指令値（Ｖｒｅｆ２）と、前記第1の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆ３）と基準電圧とを加算した電圧指令値（Ｖｒｅｆｐ）を基に、前記ゲート制御信号（ＧＰ）を生成する第1の変調器と、
前記第2の電圧制御指令部から出力される電圧指令値（Ｖｒｅｆｓ）を基に、前記ゲート制御信号（ＧＳ）を生成する第2の変調と、を有し、
前記制御シーケンサは、
監視していた系統電圧の電圧値が一瞬でも予め設定した瞬低検出レベル以下となったことを検出したら、ゲイン信号（ｇ４）を出力すると共に、ゲイン信号（ｇ２）とゲイン信号（ｇ３）は出力せず、
監視していた系統電圧の電圧値が予め設定した瞬低検出レベル以下となり、しかもこの状態が予め設定した瞬低継続時間に渡り継続したら、値が一定のゲイン信号（ｇ２）を出力し、既に出力していたゲイン信号（ｇ４）の値を時間の経過と共に徐々に減少させると共に、ゲイン信号（ｇ３）は出力せず、
監視していた系統電流の電流値が零になったら、値が一定のゲイン信号（ｇ３）を出力し、ゲイン信号（ｇ２）とゲイン信号（ｇ４）は出力せず、更に、前記スイッチを遮断する制御を行う、
ことを特徴とする瞬低補償装置。 A switch interposed in the power system connecting the load and the system power supply,
A parallel inverter connected in parallel to the load;
A series inverter connected in series to the load via an output transformer;
A control sequencer that monitors the system voltage and system current of the power system, controls the opening and closing of the switch, and outputs a gain signal (g2, g3, g4);
A gate control signal (GP) for operating the parallel type inverter, and a control unit for outputting a gate control signal (GS) for operating the series type inverter,
The controller is
A current control command (S2) for operating the parallel inverter so as to supply a rated current to the load is generated from a deviation between the load current and the inverter current input to and output from the parallel inverter. A current control command unit that outputs a voltage command value (Vref2) obtained by multiplying the control command (S2) by a gain signal (g2);
From the deviation between the load voltage and the reference voltage, a voltage control command (S3) for operating the parallel inverter so as to apply a rated voltage to the load is generated, and a gain signal ( a first voltage control command unit that outputs a voltage command value (Vref3) multiplied by g3);
From the deviation between the system voltage and the reference voltage, a voltage control command (S4) for operating the series inverter is generated so as to output a compensation voltage that compensates for a voltage drop due to the occurrence of a voltage sag, and this voltage control command (S4) is generated. ) Multiplied by a gain signal (g4), a second voltage control command unit that outputs a voltage command value (Vrefs);
Based on the voltage command value (Vrefp) output from the current control command unit, the voltage command value (Vref3) output from the first voltage control command unit, and the reference voltage, based on the voltage command value (Vrefp). A first modulator for generating the gate control signal (GP);
A second modulation for generating the gate control signal (GS) based on a voltage command value (Vrefs) output from the second voltage control command unit;
The control sequencer
When it is detected that the voltage value of the monitored system voltage has fallen below the preset low voltage detection level even for a moment, the gain signal (g4) is output, and the gain signal (g2) and the gain signal (g3) are Do not output,
When the voltage value of the system voltage being monitored is equal to or lower than the preset voltage sag detection level and this state continues for the voltage sag duration set in advance, a gain signal (g2) having a constant value is output. While the value of the gain signal (g4) that has been output is gradually decreased with the passage of time, the gain signal (g3) is not output,
When the current value of the monitored system current becomes zero, the gain signal (g3) having a constant value is output, the gain signal (g2) and the gain signal (g4) are not output, and the switch is shut off. Do control,
A voltage sag compensator characterized by that. 請求項２において、
前記制御シーケンサは、監視していた系統電圧の電圧値が一瞬でも予め設定した瞬低検出レベル以下となったことを検出したら、時間の経過と共に値が漸増してから一定値となるゲイン信号（ｇ４）を出力することを特徴とする瞬低補償装置。 In claim 2,
When the control sequencer detects that the voltage value of the monitored system voltage has fallen below the preset instantaneous voltage drop detection level even for a moment, the gain signal (which becomes a constant value after the value gradually increases over time) A voltage sag compensator characterized by outputting g4).
JP2008104293A 2008-04-14 2008-04-14 Instantaneous voltage drop compensation device Expired - Fee Related JP5104502B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008104293A JP5104502B2 (en) 2008-04-14 2008-04-14 Instantaneous voltage drop compensation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008104293A JP5104502B2 (en) 2008-04-14 2008-04-14 Instantaneous voltage drop compensation device

Publications (2)

Publication Number Publication Date
JP2009261052A JP2009261052A (en) 2009-11-05
JP5104502B2 true JP5104502B2 (en) 2012-12-19

Family

ID=41387765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008104293A Expired - Fee Related JP5104502B2 (en) 2008-04-14 2008-04-14 Instantaneous voltage drop compensation device

Country Status (1)

Country Link
JP (1) JP5104502B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632120B2 (en) * 1999-07-08 2005-03-23 株式会社日立製作所 Uninterruptible power system
JP2004096831A (en) * 2002-08-29 2004-03-25 Fuji Electric Fa Components & Systems Co Ltd Continuous commercial feeding type uninterruptible power supply
JP2006136054A (en) * 2004-11-02 2006-05-25 Fuji Electric Systems Co Ltd Uninterruptible power supply device

Also Published As

Publication number Publication date
JP2009261052A (en) 2009-11-05

Similar Documents

Publication Publication Date Title
US10084315B2 (en) Power conversion device with an autonomous operation function
JP5218554B2 (en) System stabilization device
WO2015011781A1 (en) Control device for solar power generation inverter
US9906070B2 (en) Distributed power source system with storage battery
WO2012114468A1 (en) Power conversion device
JP4814264B2 (en) Uninterruptible power system
JP5171567B2 (en) Uninterruptible power system
CN112840549B (en) Testing device for inverter device
JP5134691B2 (en) Self-excited reactive power compensator
KR101562848B1 (en) Method for uninterruptible power supply system control by using active damping control scheme and repeat control techniques
KR20190032682A (en) System and method for voltage drop compensation control of power supply device
JP4304519B2 (en) Uninterruptible power system
JP2022036422A (en) Electric power conversion device
JP5104502B2 (en) Instantaneous voltage drop compensation device
EP3114752B1 (en) System and method for uninterruptible power supply intelligent transfer
JP2013212021A (en) Reactive power compensator
JP5784470B2 (en) Power conditioner and control method thereof
TWI397233B (en) Monitoring circuit of the rear regulator circuit
JP5233450B2 (en) Instantaneous voltage drop compensation device
JP4640361B2 (en) Parallel compensation type instantaneous voltage drop power failure countermeasure device and instantaneous power failure / power failure countermeasure method, series compensation type instantaneous voltage drop countermeasure device and instantaneous power failure countermeasure method, parallel connection type AC / DC converter with independent operation function and AC / DC conversion method thereof
JP2006166585A (en) Power conversion device
JP5332229B2 (en) Instantaneous voltage drop compensation device
JP6852561B2 (en) Fuel cell power generator and its control device
JP5217357B2 (en) Instantaneous voltage drop compensation device
WO2016132700A1 (en) Power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5104502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees