JP5103088B2 - Conductive noise suppression structure and printed circuit board - Google Patents
Conductive noise suppression structure and printed circuit board Download PDFInfo
- Publication number
- JP5103088B2 JP5103088B2 JP2007202121A JP2007202121A JP5103088B2 JP 5103088 B2 JP5103088 B2 JP 5103088B2 JP 2007202121 A JP2007202121 A JP 2007202121A JP 2007202121 A JP2007202121 A JP 2007202121A JP 5103088 B2 JP5103088 B2 JP 5103088B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- resistance layer
- layer
- signal transmission
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Description
本発明は、伝導ノイズ抑制構造体およびこれを備えた配線回路基板に関する。 The present invention relates to a conduction noise suppressing structure and a printed circuit board including the same.
近年、ユビキタス社会が訪れ、情報処理機器、通信機器等にあっては、光モジュールによる光／電気変換による信号伝送速度の向上や、小型化が進んでいる。またサーバー、ワークステーション、パソコン、携帯電話、ゲーム機器等においては、ＭＰＵ（マイクロプロセッサー）の高速化、多機能化、複合化、およびメモリ等の記録装置の高速化が進行している。
しかし、これらの機器から放射されるノイズ、または機器内の導体を伝導するノイズがもたらす、自身または他の電子機器への誤作動が問題となってきている。これらノイズとしては、レーザーダイオード、フォトダイオード、ＭＰＵ、電子部品等における、配線回路基板内の信号伝送線路等とのインピーダンス不整合に基づくノイズ、配線線路間のクロストーク、ＭＰＵ等の半導体素子の同時スイッチングによる電源層とグランド層との層間の共振によって誘起されるノイズ等がある。
In recent years, a ubiquitous society has come and information processing equipment, communication equipment, and the like have been improved in signal transmission speed and downsizing by optical / electrical conversion by optical modules. In servers, workstations, personal computers, mobile phones, game machines, etc., MPUs (microprocessors) are becoming faster, more multifunctional, more complex, and faster recording devices such as memories.
However, malfunctions to themselves or other electronic devices caused by noise radiated from these devices or noise conducted through conductors in the devices have become a problem. These noises include noise based on impedance mismatch with signal transmission lines in the printed circuit board in laser diodes, photodiodes, MPUs, electronic components, etc., crosstalk between wiring lines, and simultaneous use of semiconductor elements such as MPUs. There is noise induced by resonance between the power supply layer and the ground layer due to switching.
これらノイズを抑制する配線回路基板の構造としては、下記のものが知られている。
（ｉ）表面に搭載された電子部品に電源を供給するために用いられる、電源層とグランド層を有する配線基板において、電源層を、配線回路化した低抵抗導体層と高抵抗導体層の積層体で構成した配線基板（特許文献１）。
（ｉｉ）電源層とグランド層との平行平板構造を有するプリント配線基板において、電源層またはグランド層を、抵抗性導体膜と電子部品電流供給パターンとの一体化物で構成し、抵抗性導体膜の厚さを、電子部品電流供給パターンの１／１０以下とした配線基板（特許文献２）。
(I) In a wiring board having a power supply layer and a ground layer, which is used for supplying power to an electronic component mounted on the surface, the power supply layer is a lamination of a low-resistance conductor layer and a high-resistance conductor layer formed into a wiring circuit. A wiring board composed of a body (Patent Document 1).
(Ii) In a printed wiring board having a parallel plate structure of a power supply layer and a ground layer, the power supply layer or the ground layer is composed of an integrated body of a resistive conductor film and an electronic component current supply pattern, A wiring board having a thickness of 1/10 or less of an electronic component current supply pattern (Patent Document 2).
特許文献１，２に記載されている配線基板はいずれも、電源回路パターンに高抵抗の損失層（上記高抵抗導体層または抵抗性導体膜）を接続させることによって、電源層中に流れる高周波共振電流を損失させて、電源層とグランド層の平行平板共振を抑え、電源電圧の変動を抑えようとするものである。
しかし、配線回路化された電源回路パターンに接続された高抵抗の損失層は、大きな面積を占有してしまう。実際の電子機器の配線回路基板は実装密度が高いため、電源回路パターンの近傍にも信号伝送線路が存在する。このため、電源回路パターンに高抵抗の損失層を接続して設けると、信号伝送線路へのクロストーク、信号伝達の遅延、電圧が低下して閾値を超えることができない等、信号波形の品質が低下しやすい問題があり、実用化に至っていない。
Each of the wiring boards described in
However, the high-resistance loss layer connected to the power circuit pattern formed as a wiring circuit occupies a large area. Since a printed circuit board of an actual electronic device has a high mounting density, a signal transmission line is also present near the power supply circuit pattern. For this reason, if a high-resistance loss layer is connected to the power supply circuit pattern, the signal waveform quality can be improved, such as crosstalk to the signal transmission line, signal transmission delay, and voltage cannot drop and exceed the threshold. There is a problem that tends to decrease, and it has not been put into practical use.
本発明は、上記事情に鑑みてなされたもので、電源線路に流れる伝導ノイズを抑制でき、電源電圧の安定化を図るとともに、電源線路またはグランド層を介在して伝わる信号伝送線路クロストークを、抵抗層に影響されることなく低減できる、伝導ノイズ抑制構造体および該伝導ノイズ抑制構造体を備えた配線回路基板を提供することを目的とする。 The present invention has been made in view of the above circumstances, can suppress conduction noise flowing in the power supply line, stabilize the power supply voltage, and signal transmission line crosstalk transmitted through the power supply line or the ground layer, It is an object of the present invention to provide a conduction noise suppression structure that can be reduced without being affected by a resistance layer and a printed circuit board including the conduction noise suppression structure.
上記の目的を達成するために、本発明の伝導ノイズ抑制構造体は、同一面上に互いに離間して設けられた電源線路および信号伝送線路と、電源線路および信号伝送線路と離間して対向配置されたグランド層と、電源線路およびグランド層と離間して対向配置された抵抗層を備えてなり、電源線路の幅方向において、電源線路の幅よりも抵抗層の幅が大きく、前記電源線路の幅方向において、抵抗層と信号伝送線路とが離間し、前記抵抗層が、電源線路とグランド層の間に設けられており、電源線路の厚さ方向における電源線路と抵抗層との距離Ｔが、電源線路の厚さ方向におけるグランド層と抵抗層との距離Ｔｇよりも小さいことを特徴とする。 In order to achieve the above object, the conduction noise suppression structure of the present invention is arranged so that the power supply line and the signal transmission line are separated from each other on the same surface, and the power supply line and the signal transmission line are spaced apart from each other. A resistance layer disposed opposite to and separated from the power line and the ground layer, and the width of the resistance layer is larger than the width of the power line in the width direction of the power line. In the width direction, the resistance layer and the signal transmission line are separated from each other , the resistance layer is provided between the power supply line and the ground layer, and the distance T between the power supply line and the resistance layer in the thickness direction of the power supply line is The distance Tg between the ground layer and the resistance layer in the thickness direction of the power supply line is smaller .
隣り合う電源線路と信号伝送線路の間に、グランド線路が設けられ、電源線路の幅方向における抵抗層と信号伝送線路との間隙の幅Ｄが、電源線路の幅方向におけるグランド線路と信号伝送線路との線間距離Ｌ２より大きい構成であってもよい。
前記電源線路の幅方向における抵抗層と信号伝送線路との距離をＤとし、電源線路の厚さ方向における電源線路と抵抗層との距離をＴとし、電源線路の幅をＷ１１とし、前記電源線路の幅方向における電源線路と信号伝送線路との距離をＬとするとき、下記の数式（１）を満たすことが好ましい。
３Ｔ≦Ｄ＜（Ｌ＋Ｗ１１） ・・・（１）
A ground line is provided between the adjacent power line and the signal transmission line, and the width D of the gap between the resistance layer and the signal transmission line in the width direction of the power line is equal to the ground line and the signal transmission line in the width direction of the power line. The configuration may be larger than the line-to-line distance L2.
The distance between the resistance layer and the signal transmission line in the width direction of the power line is D, the distance between the power line and the resistance layer in the thickness direction of the power line is T, the width of the power line is W11, and the power line When the distance between the power supply line and the signal transmission line in the width direction is L, it is preferable to satisfy the following formula (1).
3T ≦ D <(L + W11) (1)
電源線路の厚さ方向における電源線路と抵抗層との距離Ｔが２〜１００μｍであることが好ましい。
前記抵抗層が、物理的蒸着により形成された、厚さ５〜３００ｎｍの層であることが好ましい。
また本発明は、本発明の伝導ノイズ抑制構造体を具備する配線回路基板を提供する。
It is preferable that the distance T between the power supply line and the resistance layer in the thickness direction of the power line is 2 to 100 m.
The resistance layer is preferably a layer having a thickness of 5 to 300 nm formed by physical vapor deposition.
The present invention also provides a printed circuit board comprising the conductive noise suppression structure of the present invention.
本発明の伝導ノイズ抑制構造体および配線回路基板によれば、電源線路に流れる伝導ノイズを抑制でき、電源電圧の安定化を図るとともに、電源線路またはグランド層を介在して伝わる信号伝送線路クロストークを、抵抗層に影響されることなく低減できる。 According to the conductive noise suppressing structure and the printed circuit board of the present invention, it is possible to suppress the conductive noise flowing in the power supply line, stabilize the power supply voltage, and transmit the signal transmission line crosstalk via the power supply line or the ground layer. Can be reduced without being affected by the resistance layer.
＜伝導ノイズ抑制構造体＞
［第１の実施形態］
図１，２は、本発明の伝導ノイズ抑制構造体の第１の実施形態を示すもので、図２は上面図、図１は図２のＡ−Ａ’線に沿う断面図である。
本実施形態の伝導ノイズ抑制構造体１０は、表面上に電源線路１１と信号伝送線路１２が設けられ、裏面にグランド層１３が設けられた両面基板である。電源線路１１と信号伝送線路１２とは同一面上において互いに離間して併走している。電源線路１１とグランド層１３との間には抵抗層１４が設けられている。
グランド層１３は、電源線路１１および信号伝送線路１２のそれぞれと離間して対向配置されており、抵抗層１４は、電源線路１１およびグランド層１３のそれぞれと離間して対向配置されている。具体的に本実施形態では、電源線路１１と抵抗層１４とは第１の絶縁層１９ａを介して対向積層されており、グランド層１３と抵抗層１４とは第２の絶縁層１９ｂを介して対向積層されている。本発明において「対向」しているとは上面から見たときに少なくとも一部が重なり合う状態をいう。また電源線路１１とグランド層１３とは、第１の絶縁層１９ａ、抵抗層１４、および第２の絶縁層１９ｂを介して対向積層されており、信号伝送線路１２とグランド層１３とは、第１の絶縁層１９ａおよび第２の絶縁層１９ｂを介して対向積層されている。
<Conduction noise suppression structure>
[First Embodiment]
1 and 2 show a first embodiment of a conduction noise suppression structure according to the present invention. FIG. 2 is a top view, and FIG. 1 is a cross-sectional view taken along the line AA 'in FIG.
The conduction
The
本実施形態において、電源線路１１の幅方向をＸ方向、長さ方向をＹ方向、厚さ方向をＺ方向という（以下、同様。）。Ｘ方向において、抵抗層１４の幅（図中、Ｗ１４で示す。）は電源線路１１の幅（図中、Ｗ１１で示す。）よりも広い。Ｘ方向において抵抗層１４と信号伝送線路１２とは離間している。すなわちＸ方向において抵抗層１４の縁端部１４ａと信号伝送線路１２の縁端部１２ａとの間には間隙１５が存在する。Ｘ方向における該間隙１５の幅を抵抗層１４と信号伝送線路１２との距離Ｄとする。
In the present embodiment, the width direction of the
伝導ノイズ抑制構造体１０においては、電源線路１１またはグランド層１３に流れる高周波ノイズ電流を以下のように抑制するものと考えられる。
すなわち抵抗層１４が、電源線路１１と電磁結合しており、電源線路１１に流れる高周波電流によって発生する磁束密度（電束密度）の変化に対し、これを打ち消すように逆の方向に磁束が発生するように、抵抗層１４中に渦電流が発生し、該電流が抵抗により損失させられ、結果として電源線路１１およびグランド層１３のそれぞれにおいて高周波ノイズ電流を減じるものである。効率よく抑制効果をもたらすためには、電源線路１１の縁端部に集中する電磁界の強度分布（磁束密度または電束密度）を、グランド層に向かわせて、抵抗層１４に集中させることが好ましい。
In the conduction
That is, the
この際、抵抗層１４が信号伝送線路１２とグランド層１３との間に存在すると、信号を抑制することとなるため、図１に示すように、信号伝送線路１２と対向する位置に抵抗層１４を設けることは避けなければならない。また抵抗層１４には高周波電流が流れ、該抵抗層１４から、特にはその縁端部から、電磁界放射が行われているため、抵抗層１４の近くに信号伝送線路１２があると、電源線路１１中の高周波ノイズが抵抗層１４を介して信号伝送線路１２に影響するおそれがある。このため、抵抗層１４の縁端部１４ａと信号伝送線路１２の縁端部１２ａとを離間させて間隙１５を設けることが必要となる。
At this time, if the
間隙１５の幅Ｄ（Ｘ方向における抵抗層１４と信号伝送線路１２との距離Ｄ）は、電源線路１１の厚さ方向（Ｚ方向）における電源線路１１と抵抗層１４との隔置距離をＴとすると、３Ｔ以上とすることが好ましい。Ｄがこれより小さいと電源線路１１中のノイズが信号伝送線路１２に伝わりやすくなる。信号伝送線路１２はマイクロストリップ構造を有し、決められたインピーダンスを持つように構造が決定されており、抵抗層１４が近くなると、インピーダンスも変化するため、その影響を最小にするためにも、間隙１５の幅Ｄを３Ｔ以上とすることが好ましい。また、Ｘ方向における電源線路１１と信号伝送線路１２との線間距離をＬとすると、間隙１５の幅Ｄは、該線間距離Ｌと電源線路１１の幅Ｗ１１の和（Ｌ＋Ｗ１１）より小さい。すなわち３Ｔ≦Ｄ＜（Ｌ＋Ｗ１１）を満たすことが好ましい。
Ｄが（Ｌ＋Ｗ１１）以上であると、電源線路１１と抵抗層１４とが対向しなくなる。そうなると、電源線路１１の縁端部より生じる磁束密度（電束密度）の変化を抵抗層１４で捕捉することができなくなるため、抵抗層１４を設けることによる伝導ノイズ抑制効果は全くなくなる。伝導ノイズ抑制効果の点からは、間隙１５の幅Ｄは、線間距離Ｌよりも小さいほうが好ましい。
The width D of the gap 15 (distance D between the
When D is (L + W11) or more, the
電源線路１１と抵抗層１４との隔置距離Ｔは、基板厚みにもよるが、２〜１００μｍが好ましい。２μｍ未満では絶縁性の保持が困難となり、例えば電圧の異なる電源線路が隣接して設けられている場合にはリークが発生し不都合となる。１００μｍを超えると、電源線路からの磁束密度の変化が弱まることから、伝導ノイズ抑制効果が弱まる。該隔置距離Ｔのより好ましい範囲は５〜５０μｍである。
また、本実施形態のように抵抗層１４が、電源線路１１とグランド層１３の間に設けられている場合、電源線路１１と抵抗層１４との隔置距離Ｔは、Ｚ方向におけるグランド層１３と抵抗層１４との距離Ｔｇよりも小さい方が、伝導ノイズ抑制効果の効率が良い。すなわち電源線路１１とグランド層１３との間に存在する絶縁層中において、抵抗層１４がグランド層１３より電源線路１１に近くなるように抵抗層１４を装荷する方が、伝導ノイズ抑制効果が高い。
The separation distance T between the
When the
電源線路１１と信号伝送線路１２との線間距離Ｌは、個別のパターン設計によるが、１０〜５０００μｍ程度が好ましい。線間距離Ｌのより好ましい範囲は１００〜１０００μｍである。
The distance L between the
［第２の実施形態］
図３，４は、本発明の伝導ノイズ抑制構造体の第２の実施形態を示すもので、図４は上面図、図３は図４のＢ−Ｂ’線に沿う断面図である。以下、同じ構成要素には同じ符号を付して、その説明を省略する。
本実施形態の伝導ノイズ抑制構造体２０が、第１の実施形態と大きく異なる点は、電源線路１１および信号伝送線路２２が設けられている面と同じ面上であって、隣り合う電源線路１１と信号伝送線路２２の間に、グランド線路１６が設けられている点である。電源線路１１と信号伝送線路２２とグランド線路１６とは互いに離間して併走している。
また、第１の実施形態における信号伝送線路１２は、上面からみたとき図２に示すように直線ではなく変曲部を有する形状であるのに対して、本実施形態における信号伝送線路２２は図４に示すように直線状である。さらに第１の実施形態における抵抗層１４の一方の端部１４ａは、図２に示すように上面からみたときに直線状ではなく、信号伝送線路１２の変曲部に追従する変曲部を有する形状であるのに対して、本実施形態における抵抗層２４の一方の端部２４ａは図４に示すように直線状である。
[Second Embodiment]
3 and 4 show a second embodiment of the conduction noise suppressing structure of the present invention. FIG. 4 is a top view and FIG. 3 is a cross-sectional view taken along the line BB ′ of FIG. Hereinafter, the same reference numerals are given to the same components, and the description thereof is omitted.
The conductive
In addition, the
抵抗層２４の幅Ｗ１４は電源線路１１の幅Ｗ１１よりも広い。Ｘ方向において抵抗層２４と信号伝送線路２２とは離間している。信号伝送線路２２はコプレーナ構造を有し、決められたインピーダンスを持つように構造が決定されており、抵抗層２４が、グランド線路１６を超えて信号伝送線路２２に近くなると、インピーダンスも変化するおそれがある。その影響を最小にするためにも、Ｘ方向における抵抗層２４と信号伝送線路２２との距離Ｄ（間隙の幅Ｄ）を３Ｔ以上とすることが好ましい。
またＸ方向におけるグランド線路１６と信号伝送線路２２との線間距離をＬ２とすると、抵抗層２４と信号伝送線路２２との間隙の幅ＤはＬ２より大きい（Ｄ＞Ｌ２）ことが望ましい。
また第１の実施形態と同様に、Ｘ方向における電源線路１１と信号伝送線路２２との線間距離をＬとすると、間隙の幅Ｄは、線間距離Ｌと電源線路１１の幅Ｗ１１の和（Ｌ＋Ｗ１１）より小さいことが好ましい。
The width W14 of the
If the distance between the
Similarly to the first embodiment, when the line distance between the
［第３の実施形態］
図５は、本発明の伝導ノイズ抑制構造体の第３の実施形態を示す断面図である。
本実施形態の伝導ノイズ抑制構造体３０は、併走する２本の信号伝送線路１２の外側に、それぞれ電源線路１１が設けられており、抵抗層２４は電源線路１１の下部から外側にからて設けられている。すなわち本実施形態において、抵抗層２４と信号伝送線路１２との間隙の幅Ｄは、電源線路１１と信号伝送線路１２との線間距離Ｌよりも大きく、抵抗層２４の一部が電源線路１１と対向している。図５は間隙（Ｄ）＝Ｌ+Ｗ１１／２の状態を示している。
[Third Embodiment]
FIG. 5 is a cross-sectional view showing a third embodiment of the conduction noise suppressing structure of the present invention.
In the conduction
［第４の実施形態］
図６は、本発明の伝導ノイズ抑制構造体の第４の実施形態を示す断面図である。
本実施形態の伝導ノイズ抑制構造体４０は、同一面上に電源線路１１、信号伝送線路１２、およびグランド線路１６が設けられており、電源線路１１に対して、グランド層１３とは反対側に、抵抗層４４が第３の絶縁層１８を介して対向積層されている。
本実施形態において、電源線路１１、グランド線路１６および信号伝送線路１２のそれぞれとグランド層とは、第４の絶縁層１９を介して対向している。また抵抗層４４とグランド層１３とは、第３の絶縁層１８、電源線路１１および第４の絶縁層１９を介して対向している。抵抗層４４の上に保護層を設けてもよい。
[Fourth Embodiment]
FIG. 6 is a cross-sectional view showing a fourth embodiment of the conduction noise suppressing structure of the present invention.
The conduction
In the present embodiment, each of the
上記第１〜４の実施形態によれば、同一面上に互いに離間して設けられた電源線路および信号伝送線路と、電源線路および信号伝送線路と離間して対向配置されたグランド層と、電源線路およびグランド層と離間して対向配置された抵抗層を備え、かつ電源線路の幅方向において、電源線路の幅よりも抵抗層の幅が大きいため、電源線路に流れる伝導ノイズを抑制できる。また、グランド層に流れる伝導ノイズも抑制される。また、電源線路に流れる伝導ノイズが抑制されることによって、電源電圧が安定化され、その結果、電源系からの放射ノイズの発生も抑えられる。
さらに、前記電源線路の幅方向において、抵抗層と信号伝送線路とが離間しているため、信号伝送線路クロストークなどを引き起こす近傍界の放射電磁界強度を、信号波形品質を損なうことなく低減できる。
すなわち、実装密度が高いために、電源線路と同一平面状で、かつ電源線路の近傍に信号伝送線路が存在する場合であっても、抵抗層を電源線路に接続して設けることなく電源線路に流れる伝導ノイズを抑制できることから、抵抗層を信号伝送線路から離間して設けることが可能となり、抵抗層の影響によって発生する信号伝送線路クロストーク等の信号波形品質の低下を抑えることができる。
第３の実施形態によれば、電源線路１１と信号伝送線路１２との距離Ｌが小さい場合でも、抵抗層による影響をなくしつつ、伝導ノイズを抑制できる。
第４の実施形態によれば、配線回路基板が完成した後であっても、抵抗層を設けることができる。
According to the first to fourth embodiments, the power supply line and the signal transmission line that are provided on the same plane and spaced apart from each other, the ground layer that is disposed opposite to the power supply line and the signal transmission line, and the power supply Since the resistance layer is disposed opposite to the line and the ground layer, and the width of the resistance layer is larger than the width of the power line in the width direction of the power line, conduction noise flowing in the power line can be suppressed. Also, conduction noise flowing in the ground layer is suppressed. Further, the conduction noise flowing in the power supply line is suppressed, so that the power supply voltage is stabilized, and as a result, the generation of radiation noise from the power supply system is also suppressed.
Furthermore, since the resistance layer and the signal transmission line are separated from each other in the width direction of the power supply line, the near-field radiation electromagnetic field intensity that causes signal transmission line crosstalk can be reduced without impairing the signal waveform quality. .
That is, due to the high mounting density, even if a signal transmission line exists in the same plane as the power supply line and in the vicinity of the power supply line, the resistance layer is not connected to the power supply line. Since the flowing conduction noise can be suppressed, the resistance layer can be provided separately from the signal transmission line, and deterioration of signal waveform quality such as signal transmission line crosstalk caused by the influence of the resistance layer can be suppressed.
According to the third embodiment, even when the distance L between the
According to the fourth embodiment, the resistance layer can be provided even after the printed circuit board is completed.
＜配線回路基板＞
上記第１〜４の実施形態の伝導ノイズ抑制構造体は、電源線路１１、信号伝送線路１２およびグランド層１３を有しており、該構造体自体を配線回路基板として用いることができる。また第１〜４の実施形態の伝導ノイズ抑制構造体の上面および／または下面に、さらに絶縁層を介して銅箔を積層し、回路を形成して多層の配線回路基板を構成することもできる。この時、上層と下層の導体を連結するためのビア等が抵抗層を貫通する場合は、抵抗層にアンチパッドを形成して、絶縁性を確保することが好ましい。
<Wiring circuit board>
The conduction noise suppression structures according to the first to fourth embodiments include the
（導体層）
電源線路１１、信号伝送線路１２、２２、グランド線路１６、およびグランド層１３はそれぞれ導体層からなる。導体層としては、金属箔；金属粒子を高分子バインダー、ガラス質バインダー等に分散させた導電粒子分散体膜等が挙げられる。金属としては、銅、銀、金、アルミニウム、ニッケル、タングステン等が挙げられる。
多層プリント回路基板における導体層は、通常、銅箔である。銅箔の厚さは、通常３〜３５μｍである。銅箔は、絶縁層との接着性を向上させるために、粗面化処理、またはシランカップリング剤等による化成処理が施されていてもよい。
(Conductor layer)
The
The conductor layer in the multilayer printed circuit board is usually a copper foil. The thickness of the copper foil is usually 3 to 35 μm. The copper foil may be subjected to a surface roughening treatment or a chemical conversion treatment with a silane coupling agent or the like in order to improve the adhesion with the insulating layer.
（抵抗層）
抵抗層１４、２４、４４は、金属材料または導電性セラミックスを含む厚さ５〜３００ｎｍの物理的蒸着により形成された薄膜であることが好ましい。該抵抗層の厚さが５ｎｍより小さいと抵抗層の形成が不充分となりやすく、伝導ノイズ抑制効果が充分に得られない。抵抗層の厚さが３００ｎｍを超えると、表面抵抗が小さくなって金属反射が強まり、伝導ノイズ抑制効果も小さくなる。
抵抗層の厚さは、膜厚方向（Ｚ方向）に沿う断面の高分解能透過型電子顕微鏡像を基にして、５箇所の厚さを電子顕微鏡像上で測定し、平均することにより求める。
(Resistance layer)
The resistance layers 14, 24, and 44 are preferably thin films formed by physical vapor deposition having a thickness of 5 to 300 nm including a metal material or conductive ceramics. If the thickness of the resistance layer is smaller than 5 nm, the formation of the resistance layer tends to be insufficient, and the conduction noise suppression effect cannot be obtained sufficiently. When the thickness of the resistance layer exceeds 300 nm, the surface resistance decreases, the metal reflection increases, and the conduction noise suppression effect also decreases.
The thickness of the resistance layer is obtained by measuring and averaging the thicknesses of five locations on the electron microscope image based on the high-resolution transmission electron microscope image of the cross section along the film thickness direction (Z direction).
抵抗層の表面抵抗は、１×１００〜１×１０４Ωが好ましい。抵抗層が均質な薄膜である場合は体積抵抗率の高い限られた材料が必要となるが、材料の体積抵抗率がそれほど高くない材料を用いる場合は、抵抗層に金属材料または導電性セラミックスが存在しない物理的な欠陥を設けて不均質な薄膜とすること、または後述のマイクロクラスターの連鎖物からなる膜とすることによって、表面抵抗を上昇させることができる。 The surface resistance of the resistance layer is preferably 1 × 10 0 to 1 × 10 4 Ω. When the resistive layer is a homogeneous thin film, a limited material with a high volume resistivity is required. However, when a material with a low volume resistivity is used, a metal material or conductive ceramic is used for the resistive layer. The surface resistance can be increased by providing a non-existing physical defect to form an inhomogeneous thin film, or by forming a film composed of a chain of microclusters described later.
抵抗層の表面抵抗は、以下のように測定する。
すなわち、石英ガラス上に金等を蒸着して形成した、２本の薄膜金属電極（長さ１０ｍｍ、幅５ｍｍ、電極間距離１０ｍｍ）を用い、該電極上に被測定物を置き、被測定物上に、大きさ１０ｍｍ×２０ｍｍを５０ｇの荷重で押し付け、１ｍＡ以下の測定電流で電極間の抵抗を測定する。この値を持って表面抵抗とする。
The surface resistance of the resistance layer is measured as follows.
That is, two thin-film metal electrodes (
図７は、絶縁層の表面に物理的蒸着法によって形成された金属材料からなる厚さ５０ｎｍの抵抗層の表面を観察した原子間力顕微鏡像である。抵抗層は、複数のマイクロクラスターの集合体として観察される。マイクロクラスターには物理的な欠陥があって、均質な薄膜となっておらず、抵抗を有する構造となる。また、欠陥を通してエポキシ樹脂などの接着性成分が貫通し、適切な接着強度を有するものとなっている。 FIG. 7 is an atomic force microscope image obtained by observing the surface of a resistance layer having a thickness of 50 nm made of a metal material formed on the surface of the insulating layer by physical vapor deposition. The resistance layer is observed as an aggregate of a plurality of microclusters. Microclusters have physical defects, are not homogeneous thin films, and have a resistance structure. In addition, an adhesive component such as an epoxy resin penetrates through the defect and has an appropriate adhesive strength.
抵抗層に用いられる金属材料としては、強磁性金属、常磁性金属が挙げられる。強磁性金属としては、鉄、カルボニル鉄；Ｆｅ−Ｎｉ、Ｆｅ−Ｃｏ、Ｆｅ−Ｃｒ、Ｆｅ−Ｓｉ、Ｆｅ−Ａｌ、Ｆｅ−Ｃｒ−Ｓｉ、Ｆｅ−Ｃｒ−Ａｌ、Ｆｅ−Ａｌ−Ｓｉ、Ｆｅ−Ｐｔ等の鉄合金；コバルト、ニッケル；これらの合金等が挙げられる。常磁性金属としては、金、銀、銅、錫、鉛、タングステン、ケイ素、アルミニウム、チタン、クロム、モリブデン、それらの合金、強磁性金属との合金等が挙げられる。これらのうち、酸化に対して抵抗力のある点で、ニッケル、鉄クロム合金、タングステン、貴金属が好ましい。しかし、貴金属は高価であるため、実用的にはニッケル、鉄クロム合金、タングステンが好ましく、ニッケルまたはニッケル合金が特に好ましい。 Examples of the metal material used for the resistance layer include ferromagnetic metals and paramagnetic metals. Ferromagnetic metals include iron, carbonyl iron; Fe-Ni, Fe-Co, Fe-Cr, Fe-Si, Fe-Al, Fe-Cr-Si, Fe-Cr-Al, Fe-Al-Si, Fe -Pt and other iron alloys; cobalt and nickel; and alloys thereof. Examples of the paramagnetic metal include gold, silver, copper, tin, lead, tungsten, silicon, aluminum, titanium, chromium, molybdenum, alloys thereof, and alloys with ferromagnetic metals. Of these, nickel, iron-chromium alloy, tungsten, and noble metals are preferable because they are resistant to oxidation. However, since noble metals are expensive, practically nickel, iron-chromium alloy, and tungsten are preferable, and nickel or nickel alloy is particularly preferable.
抵抗層に用いられる導電性セラミックスとしては、金属と、ホウ素、炭素、窒素、ケイ素、リンおよび硫黄からなる群から選ばれる１種以上の元素とからなる合金、金属間化合物、固溶体等が挙げられる。具体的には窒化ニッケル、窒化チタン、窒化タンタル、窒化クロム、窒化ジルコニウム、炭化チタン、炭化ケイ素、炭化クロム、炭化バナジウム、炭化ジルコニウム、炭化モリブデン、炭化タングステン、ホウ化クロム、ホウ化モリブデン、ケイ化クロム、ケイ化ジルコニウム等が挙げられる。
導電性セラミックスは、金属よりも体積抵抗が高いため、導電性セラミックスを含む抵抗層は、表面抵抗を厚みによる管理する精度がたかまり、さらに、化学安定性が高く、保存安定性が高い等の利点を有する。導電性セラミックスとしては、物理的蒸着法において、窒素ガス、メタンガス等の反応性ガスを用いることによって容易に得られる窒化物または炭化物が、特に好ましい。
Examples of the conductive ceramic used for the resistance layer include an alloy composed of a metal and one or more elements selected from the group consisting of boron, carbon, nitrogen, silicon, phosphorus, and sulfur, an intermetallic compound, a solid solution, and the like. . Specifically, nickel nitride, titanium nitride, tantalum nitride, chromium nitride, zirconium nitride, titanium carbide, silicon carbide, chromium carbide, vanadium carbide, zirconium carbide, molybdenum carbide, tungsten carbide, chromium boride, molybdenum boride, silicidation Examples thereof include chromium and zirconium silicide.
Since conductive ceramics have a higher volume resistance than metals, the resistance layer containing conductive ceramics has high accuracy in controlling surface resistance by thickness, and has high chemical stability and high storage stability. Have advantages. As the conductive ceramic, a nitride or a carbide that is easily obtained by using a reactive gas such as nitrogen gas or methane gas in the physical vapor deposition method is particularly preferable.
抵抗層の形成方法としては、物理的蒸着法が用いられる。この方法においては、条件や用いる材料によっても異なるが、膜厚の制御が、出力と時間で簡単に精度良く行えるため、薄膜の成長を初期の段階で終了することにより、均質な薄膜とならず、微細な物理的な欠陥を有する不均質な薄膜を容易に形成できる。
また、均質な薄膜を酸等によりエッチングして欠陥を形成する方法、レーザーアブレーションにより均質な薄膜に欠陥を形成する方法によっても、不均質な薄膜を形成でき表面抵抗を調整できる。
As a method for forming the resistance layer, physical vapor deposition is used. In this method, although it depends on the conditions and materials used, the film thickness can be controlled easily and accurately with the output and time. Inhomogeneous thin films having fine physical defects can be easily formed.
Also, the surface resistance can be adjusted by forming a heterogeneous thin film by a method of forming a defect by etching a homogeneous thin film with an acid or the like and a method of forming a defect by a laser ablation.
（絶縁層）
絶縁層は、一般的な有機または無機の絶縁材料を用いて構成できる。例えば、エポキシ樹脂、ＢＴレジン、フッ素樹脂、ポリイミドなどの有機材料を、必要があれば、ガラスネットなどの補強材と一体化した材料を使用できる。またはシリコンあるいはアルミナ、ガラスなどの無機材料も用いることができる。
(Insulating layer)
The insulating layer can be formed using a general organic or inorganic insulating material. For example, an organic material such as an epoxy resin, a BT resin, a fluororesin, or a polyimide, if necessary, a material integrated with a reinforcing material such as a glass net can be used. Alternatively, inorganic materials such as silicon, alumina, and glass can be used.
（製造方法）
第１〜３の実施形態の伝導ノイズ抑制構造体は、例えば以下のようにして製造される。
まず、銅箔上にエポキシ系ワニス等を塗布し、乾燥、硬化させ、絶縁層（第１の絶縁層１９ａ）を形成する。該絶縁層上に抵抗層となる層を、ＥＢ蒸着、高周波イオンプレーティング、高周波マグネトロンスパッタリング、ＤＣマグネトロンスパッタリング、対向ターゲット型マグネトロンスパッタリングなどの物理的蒸着法で形成し、レーザーアブレーションを施して所定のパターン形状の抵抗層を形成する。抵抗層となる層は薄膜であるため不要な部分を容易に除去してパターニングすることができる。
ついで、抵抗層上に、エポキシ樹脂等をガラス繊維等に含浸させてなるプリプレグおよび銅箔を順に積層し、プリプレグを硬化させて絶縁層（第２の絶縁層１９ｂ）とする。こうして表面および裏面が銅箔からなる両面基板が得られる。
ついで、フォトリソグラフィー法等により銅箔を所定のパターン形状にエッチングして、電源線路１１、信号伝送線路１２、２２、グランド線路１６等を形成し、伝導ノイズ抑制構造体を得る。
その後、必要であれば伝導ノイズ抑制構造体の片面または両面上にプリプレグを介して銅箔を貼り合わせ、公知の方法でパターニングすることにより多層回路基板を製造することができる。
(Production method)
The conduction noise suppression structure according to the first to third embodiments is manufactured, for example, as follows.
First, an epoxy varnish or the like is applied on a copper foil, dried and cured to form an insulating layer (first insulating
Next, a prepreg obtained by impregnating glass fiber or the like with epoxy resin or the like and a copper foil are sequentially laminated on the resistance layer, and the prepreg is cured to form an insulating layer (second insulating
Next, the copper foil is etched into a predetermined pattern shape by a photolithography method or the like to form the
Thereafter, if necessary, a multilayer circuit board can be produced by bonding a copper foil on one or both sides of the conductive noise suppression structure via a prepreg and patterning the copper foil by a known method.
第４の実施形態の伝導ノイズ抑制構造体は、例えば以下のようにして製造される。
まず、絶縁層の表面および裏面に銅箔が設けられた両面基板を用意し、フォトリソグラフィー法等により一方の面の銅箔を所定のパターン形状にエッチングして、電源線路１１、信号伝送線路２２、グランド線路１６を形成する。その上に、エポキシ系ワニス等を塗布し、乾燥、硬化させて絶縁層（第３の絶縁層１８）を形成する。
次いで、該絶縁層上にマスクを密着させ、物理的蒸着法で全面に抵抗層となる層を形成した後、マスクを剥離することによって、所定の形状の抵抗層が得られる。
または絶縁層上の全面に物理的蒸着法で抵抗層となる層を形成した後、ケミカルエッチング、またはドライで行えるレーザーエッチングによりパターニングして抵抗層を形成することもできる。
The conduction noise suppression structure according to the fourth embodiment is manufactured, for example, as follows.
First, a double-sided substrate having copper foils provided on the front and back surfaces of an insulating layer is prepared, and the copper foil on one surface is etched into a predetermined pattern shape by a photolithography method or the like, so that the
Next, a mask is brought into intimate contact with the insulating layer, a layer serving as a resistance layer is formed on the entire surface by physical vapor deposition, and then the resistance layer having a predetermined shape is obtained by peeling the mask.
Alternatively, the resistance layer can be formed by forming a layer to be a resistance layer on the entire surface of the insulating layer by physical vapor deposition and then patterning by chemical etching or laser etching that can be performed by dry.
（実施例１）
図８、図９に示す電源線路、信号伝送線路、グランド層を有する伝導ノイズ抑制構造体（マイクロストリップ構造）を作製した。図９は上面図であり、図８は図９のａ−ａ’線に沿う断面図である。図中符号２９は絶縁層を示す。
まず、片面に銅箔（厚さ１８μｍ）が設けられたポリイミドフィルムを２枚用意し、一方のフィルムのポリイミドからなる面上に抵抗層２４（厚さ２５ｎｍ）を形成した。抵抗層２４は、全面に物理的蒸着法で抵抗層となる層を形成した後、エッチングして形成した。
次いで、該抵抗層２４を形成した面上に、他方のフィルムのポリイミドからなる面を、ポリイミド系接着剤を介して重ね合わせ、貼り合わせた。
次いでフォトリソグラフィー法により銅箔を所定のパターン形状にエッチングして、電源線路１１および信号伝送線路２２を形成し、伝導ノイズ抑制構造体を得た。
得られた伝導ノイズ抑制構造体における各寸法を図８に示す。単位はｍｍである（以下、同様）。電源線路１１から抵抗層２４までの隔置距離Ｔは０．０１ｍｍとした。
抵抗層２４の信号伝送線路２２側の端縁の位置をずらして抵抗層２４の幅（Ｗ１４）を変化させることによって、間隙の幅Ｄを０、０．１ｍｍ、０．２５ｍｍ、および０．５ｍｍと変化させて４種類の伝導ノイズ抑制構造体を作製した。
Example 1
A conductive noise suppression structure (microstrip structure) having a power line, a signal transmission line, and a ground layer shown in FIGS. 8 and 9 was produced. 9 is a top view, and FIG. 8 is a cross-sectional view taken along the line aa ′ in FIG.
First, two polyimide films each provided with a copper foil (thickness: 18 μm) were prepared, and a resistance layer 24 (thickness: 25 nm) was formed on the surface of one film made of polyimide. The
Next, on the surface on which the
Next, the copper foil was etched into a predetermined pattern shape by a photolithography method to form the
Each dimension in the obtained conduction noise suppression structure is shown in FIG. The unit is mm (the same applies hereinafter). The separation distance T from the
By shifting the position of the edge of the
伝導ノイズ抑制効果の確認として、図９に示すポート１、ポート２間のＳ２１パラメータを、また抵抗層の信号伝送路への影響の確認としてポート１、ポート３間（近端クロストーク）のＳ３１パラメータおよびポート１、ポート４間（遠端クロストーク）のＳ４１パラメータを評価した。
１ＧＨｚ以上の高い周波数帯域での実測は困難を極めるため、これらの評価は、３Ｄ電磁界シミュレータ（ＡＮＳＯＦＴ製、製品名：ＨＦＳＳ）を用いて解析する方法で行った。導電率は１６０，０００Ｓ／ｍを用いた。
S21 parameter between port 1 and
Since measurement in a high frequency band of 1 GHz or more is extremely difficult, these evaluations were performed by a method of analysis using a 3D electromagnetic field simulator (manufactured by ANSOFT, product name: HFSS). The conductivity was 160,000 S / m.
（比較例１）
抵抗層２４を設けない以外は、実施例１と同様にして、図１０に示す構成の両面基板を作製し、実施例１と同様にして評価した。
(Comparative Example 1)
A double-sided substrate having the configuration shown in FIG. 10 was produced in the same manner as in Example 1 except that the
実施例１および比較例１（抵抗層なし）の解析結果として、伝導ノイズ抑制効果（Ｓ２１）を図１１、近端クロストーク（Ｓ３１）を図１２および遠端クロストーク（Ｓ４１）を図１３に示す。図１２、図１３においては基板（伝導ノイズ抑制構造体）の長さ方向の共振ピークが存在するため、２０ＧＨｚまでの総エネルギーを比較するため各周波数での減衰率の総和（擬似積分値）を求め表１、表２に示した。 As an analysis result of Example 1 and Comparative Example 1 (no resistance layer), FIG. 11 shows the conduction noise suppression effect (S21), FIG. 12 shows the near end crosstalk (S31), and FIG. 13 shows the far end crosstalk (S41). Show. In FIG. 12 and FIG. 13, since there is a resonance peak in the length direction of the substrate (conduction noise suppression structure), in order to compare the total energy up to 20 GHz, the sum of attenuation factors (pseudo integral values) at each frequency is shown. The results are shown in Tables 1 and 2.
（評価）
実施例１および比較例１の結果より、伝導ノイズ抑制効果（Ｓ２１）は、抵抗層が装荷され、間隙（Ｄ）が小さいほど、すなわち抵抗層の幅が広いほど大きな抑制効果を示した。周波数特性では、周波数が上がるほど大きな抑制効果を示した。
近端クロストーク（Ｓ３１）および遠端クロストーク（Ｓ４１）はほぼ同様の結果を示し、間隙（Ｄ）が０ｍｍのときは、抵抗層がない比較例１の状態より抵抗層と信号伝送線路はクロストークを起こしている。間隙（Ｄ）が０．１ｍｍ以上では抵抗層がない比較例１の状態よりクロストークは抑制されている。
(Evaluation)
From the results of Example 1 and Comparative Example 1, the conduction noise suppression effect (S21) showed a greater suppression effect as the resistance layer was loaded and the gap (D) was smaller, that is, the width of the resistance layer was wider. In the frequency characteristics, the greater the frequency, the greater the suppression effect.
The near-end crosstalk (S31) and the far-end crosstalk (S41) show almost the same results. When the gap (D) is 0 mm, the resistance layer and the signal transmission line are compared with the state of Comparative Example 1 where there is no resistance layer. Crosstalk is occurring. When the gap (D) is 0.1 mm or more, crosstalk is suppressed from the state of Comparative Example 1 in which there is no resistance layer.
（実施例２）
図１４、図１５に示す電源線路、信号伝送線路、グランド線路、グランド層を有する伝導ノイズ抑制構造体（コプレーナ構造）を作製した。図１５は上面図であり、図１４は図１５のｂ−ｂ’線に沿う断面図である。
まず、ガラスネットにエポキシ樹脂を含浸させたプリプレグを硬化させてなる絶縁層の片面に銅箔（厚さ１８μｍ）が設けられている基材を２枚用意し、一方の基材の絶縁層上に抵抗層２４（厚さ１５ｎｍ）を形成した。抵抗層２４は、全面に物理的蒸着法で抵抗層となる層を形成した後、エッチングして形成した。
次いで、該抵抗層２４を形成した面上に、他方の基材の絶縁層を、エポキシ系接着剤を介して重ね合わせ、貼り合わせた。
次いでフォトリソグラフィー法により銅箔を所定のパターン形状にエッチングして、電源線路１１、グランド線路１６および信号伝送線路２２を形成し、伝導ノイズ抑制構造体を得た。電源線路１１から抵抗層２４までの隔置距離Ｔは０．０２ｍｍとした。
抵抗層２４の信号伝送線路２２側の端縁の位置をずらして抵抗層２４の幅（Ｗ１４）を変化させることによって、グランド線路１６の信号伝送線路２２側の端縁と抵抗層２４の端縁とのＸ方向における距離Ｄｇを０、０．２５ｍｍ、および０．５ｍｍと変化させて３種類の伝導ノイズ抑制構造体を作製した。本例において抵抗層２４と信号伝送線路２２との間隙の幅Ｄは０．２５＋Ｄｇとなる。評価には、３Ｄ電磁界シミュレータを用い、抵抗層の導電率は８０，０００Ｓ／ｍとした。
(Example 2)
A conduction noise suppressing structure (coplanar structure) having a power supply line, a signal transmission line, a ground line, and a ground layer shown in FIGS. 14 and 15 was produced. 15 is a top view, and FIG. 14 is a cross-sectional view taken along the line bb ′ of FIG.
First, two base materials having a copper foil (thickness: 18 μm) provided on one side of an insulating layer obtained by curing a prepreg in which a glass net is impregnated with an epoxy resin are prepared. A resistive layer 24 (
Next, the insulating layer of the other base material was superposed on and bonded to the surface on which the
Next, the copper foil was etched into a predetermined pattern shape by a photolithography method to form the
By shifting the position of the edge of the
（比較例２）
抵抗層２４を設けない以外は、実施例２と同様にして、図１６に示す構成の両面基板を作製した。
実施例２で得られた伝導ノイズ抑制構造体および比較例２の両面基板（抵抗層なし）について、実施例１と同様にして評価した。
解析結果として、伝導ノイズ抑制効果（Ｓ２１）を図１７、近端クロストーク（Ｓ３１）を図１８および遠端クロストーク（Ｓ４１）を図１９に示した。また実施例１と同様に、各周波数での減衰率の総和（擬似積分値）を求め表３、表４に示した。
(Comparative Example 2)
A double-sided substrate having the configuration shown in FIG. 16 was produced in the same manner as in Example 2 except that the
The conductive noise suppression structure obtained in Example 2 and the double-sided substrate (without a resistance layer) of Comparative Example 2 were evaluated in the same manner as in Example 1.
As analysis results, the conduction noise suppression effect (S21) is shown in FIG. 17, the near end crosstalk (S31) in FIG. 18, and the far end crosstalk (S41) in FIG. Similarly to Example 1, the sum of the attenuation rates (pseudo integral values) at each frequency was obtained and shown in Tables 3 and 4.
（評価）
実施例２および比較例２の結果より、伝導ノイズ抑制効果（Ｓ２１）は、抵抗層が装荷され、間隙（Ｄｇ）（グランド線路の信号伝送線路側の端縁からの距離）が小さいほど、すなわち抵抗層の幅が広いほど大きな抑制効果を示した。周波数特性では、周波数が上がるほど大きな抑制効果を示した。
近端クロストーク（Ｓ３１）および遠端クロストーク（Ｓ４１）はほぼ同様の結果を示し、間隙（Ｄｇ）が０ｍｍのときは、抵抗層がない比較例２の状態とほぼ同等である。間隙（Ｄｇ）が０．２５ｍｍ以上では抵抗層がない比較例２の状態よりクロストークは抑制されている。
(Evaluation)
From the results of Example 2 and Comparative Example 2, the conduction noise suppression effect (S21) is more effective when the resistance layer is loaded and the gap (Dg) (distance from the edge of the ground line on the signal transmission line side) is smaller. The larger the resistance layer, the greater the suppression effect. In the frequency characteristics, the greater the frequency, the greater the suppression effect.
The near-end crosstalk (S31) and the far-end crosstalk (S41) show almost the same results. When the gap (Dg) is 0 mm, it is almost equivalent to the state of the comparative example 2 without the resistance layer. When the gap (Dg) is 0.25 mm or more, crosstalk is suppressed as compared with the state of Comparative Example 2 in which there is no resistance layer.
高密度に実装された情報処理機器、通信機器等、特に光モジュールやワークステーション、携帯電話、ゲーム機器等のＣＰＵなどの電源周囲の高周波ノイズを、近傍に配線される信号伝送線路の信号品質を落とすことなく抑制することができる伝導ノイズ抑制構造体を提供することができ、産業上非常に有用である。 High-frequency noise around power supplies such as information processing equipment, communication equipment, etc., such as CPUs for optical modules, workstations, mobile phones, game machines, etc., and signal quality of signal transmission lines wired nearby It is possible to provide a conduction noise suppressing structure that can be suppressed without being dropped, which is very useful industrially.
１０、２０、３０、４０ 伝導ノイズ抑制構造体、
１１ 電源線路、
１２、２２ 信号伝送線路、
１３ グランド層、
１４、２４、４４ 抵抗層、
１５ 間隙、
１６ グランド線路、
１８ 第３の絶縁層、
１９ 第４の絶縁層、
１９ａ 第1の絶縁層、
１９ｂ 第２の絶縁層。
10, 20, 30, 40 Conductive noise suppression structure,
11 Power line,
12, 22 Signal transmission line,
13 Ground layer,
14, 24, 44 resistance layer,
15 gap,
16 Ground track,
18 third insulating layer,
19 Fourth insulating layer,
19a first insulating layer,
19b Second insulating layer.
Claims (6)
電源線路および信号伝送線路と離間して対向配置されたグランド層と、
電源線路およびグランド層と離間して対向配置された抵抗層を備えてなり、
電源線路の幅方向において、電源線路の幅よりも抵抗層の幅が大きく、
前記電源線路の幅方向において、抵抗層と信号伝送線路とが離間し、
前記抵抗層が、電源線路とグランド層の間に設けられており、電源線路の厚さ方向における電源線路と抵抗層との距離Ｔが、電源線路の厚さ方向におけるグランド層と抵抗層との距離Ｔｇよりも小さいことを特徴とする伝導ノイズ抑制構造体。 A power line and a signal transmission line provided on the same plane and spaced apart from each other;
A ground layer spaced apart from the power line and the signal transmission line, and
A resistance layer disposed opposite to the power line and the ground layer;
In the width direction of the power line, the width of the resistance layer is larger than the width of the power line,
In the width direction of the power line, the resistance layer and the signal transmission line are separated from each other ,
The resistance layer is provided between the power supply line and the ground layer, and the distance T between the power supply line and the resistance layer in the thickness direction of the power supply line is equal to the distance between the ground layer and the resistance layer in the thickness direction of the power supply line. A conduction noise suppressing structure characterized by being smaller than the distance Tg .
電源線路の幅方向における抵抗層と信号伝送線路との間隙の幅Ｄが、電源線路の幅方向におけるグランド線路と信号伝送線路との線間距離Ｌ２より大きい、請求項１記載の伝導ノイズ抑制構造体。 A ground line is provided between adjacent power lines and signal transmission lines,
The conduction noise suppression structure according to claim 1, wherein a width D of a gap between the resistance layer and the signal transmission line in the width direction of the power line is larger than a distance L2 between the ground line and the signal transmission line in the width direction of the power line. body.
３Ｔ≦Ｄ＜（Ｌ＋Ｗ１１） ・・・（１） The distance between the resistance layer and the signal transmission line in the width direction of the power line is D, the distance between the power line and the resistance layer in the thickness direction of the power line is T, the width of the power line is W11, and the power line 3. The conduction noise suppression structure according to claim 1, wherein when the distance between the power line and the signal transmission line in the width direction is L, the following formula (1) is satisfied.
3T ≦ D <(L + W11) (1)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007202121A JP5103088B2 (en) | 2007-08-02 | 2007-08-02 | Conductive noise suppression structure and printed circuit board |
| TW097128961A TWI379621B (en) | 2007-08-02 | 2008-07-31 | Conductive noise suppressing structure and wiring circuit substrate |
| KR1020107001861A KR101081718B1 (en) | 2007-08-02 | 2008-08-01 | Transmission noise suppressing structure and wiring circuit board |
| US12/671,304 US8416029B2 (en) | 2007-08-02 | 2008-08-01 | Transmission noise suppressing structure and wiring circuit board |
| PCT/JP2008/063899 WO2009017232A1 (en) | 2007-08-02 | 2008-08-01 | Conduction noise suppressing structure and wiring circuit board |
| CN2008801009487A CN101796894B (en) | 2007-08-02 | 2008-08-01 | Conduction noise suppressing structure and wiring circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007202121A JP5103088B2 (en) | 2007-08-02 | 2007-08-02 | Conductive noise suppression structure and printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009038250A JP2009038250A (en) | 2009-02-19 |
| JP5103088B2 true JP5103088B2 (en) | 2012-12-19 |
Family
ID=40439886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007202121A Active JP5103088B2 (en) | 2007-08-02 | 2007-08-02 | Conductive noise suppression structure and printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5103088B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5193903B2 (en) * | 2009-02-26 | 2013-05-08 | 信越ポリマー株式会社 | Coverlay film, flexible printed wiring board and optical transceiver |
| JP5707795B2 (en) | 2010-09-09 | 2015-04-30 | 富士通株式会社 | Connector, optical transmission device and connector connection method |
| JP5609451B2 (en) | 2010-09-09 | 2014-10-22 | 富士通株式会社 | Connector, optical transmission device and connector connection method |
| US20160029477A1 (en) * | 2013-02-27 | 2016-01-28 | Nec Corporation | Wiring substrate, semiconductor device, printed board, and method for producing wiring substrate |
| US9552995B2 (en) * | 2014-11-26 | 2017-01-24 | Intel Corporation | Electrical interconnect for an electronic package |
| KR102166533B1 (en) * | 2019-06-21 | 2020-10-16 | 주식회사 경신 | Microstrip line |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104293A (en) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | Printed circuit board |
| JP2991136B2 (en) * | 1996-12-02 | 1999-12-20 | 日本電気株式会社 | Multilayer printed circuit board and method of manufacturing the same |
| JP2867985B2 (en) * | 1996-12-20 | 1999-03-10 | 日本電気株式会社 | Printed circuit board |
| JP3055488B2 (en) * | 1997-03-03 | 2000-06-26 | 日本電気株式会社 | Multilayer printed circuit board and method of manufacturing the same |
| JPH1197810A (en) * | 1997-09-17 | 1999-04-09 | Toshiba Corp | Circuit board |
| JP3626354B2 (en) * | 1998-09-21 | 2005-03-09 | 株式会社東芝 | Wiring board |
| JP2003283073A (en) * | 2002-03-27 | 2003-10-03 | Kyocera Corp | Wiring board |
| JP4429961B2 (en) * | 2005-04-13 | 2010-03-10 | 信越ポリマー株式会社 | Printed wiring board and manufacturing method thereof |
-
2007
- 2007-08-02 JP JP2007202121A patent/JP5103088B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009038250A (en) | 2009-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101081718B1 (en) | Transmission noise suppressing structure and wiring circuit board | |
| US8134084B2 (en) | Noise-suppressing wiring-member and printed wiring board | |
| US8380080B2 (en) | Optical transceiver | |
| JP5103088B2 (en) | Conductive noise suppression structure and printed circuit board | |
| JP2017123406A (en) | Coil component | |
| WO2010021328A1 (en) | Printed wiring board | |
| JP4916803B2 (en) | Multilayer printed circuit board | |
| JP5081831B2 (en) | Wiring member and manufacturing method thereof | |
| JP2018093203A (en) | PCB transmission line with reduced loss | |
| JP5082060B2 (en) | Low characteristic impedance power supply / ground pair line structure | |
| JP2010199405A (en) | Coverlay film, flexible printed wiring board, and optical transceiver | |
| JP4429961B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP2009111132A (en) | Multilayer wiring board | |
| JP4910335B2 (en) | Printed wiring board and semiconductor integrated circuit device | |
| JP5292033B2 (en) | Printed wiring board | |
| JP5103131B2 (en) | Conductive noise suppression structure and printed circuit board | |
| JP5657088B2 (en) | Printed wiring board and optical module | |
| JP6334877B2 (en) | Electromagnetic wave noise suppressor and circuit board | |
| WO2011111737A1 (en) | Multilayer wiring substrate structure equipped with power source and ground pair lines | |
| KR101197441B1 (en) | Printed wiring board | |
| JP2006297628A (en) | Metal foil with resin for printed wiring board, and printed wiring board | |
| JP7253520B2 (en) | inductor components | |
| US8053352B2 (en) | Method and mesh reference structures for implementing Z-axis cross-talk reduction through copper sputtering onto mesh reference planes | |
| JP2010028538A (en) | Noise suppression component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5103088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |