JP5094019B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP5094019B2 JP5094019B2 JP2006012162A JP2006012162A JP5094019B2 JP 5094019 B2 JP5094019 B2 JP 5094019B2 JP 2006012162 A JP2006012162 A JP 2006012162A JP 2006012162 A JP2006012162 A JP 2006012162A JP 5094019 B2 JP5094019 B2 JP 5094019B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- conductive layer
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 159
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 239000002245 particle Substances 0.000 claims description 32
- 239000000203 mixture Substances 0.000 claims description 26
- 230000001678 irradiating effect Effects 0.000 claims description 22
- 238000007599 discharging Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 331
- 239000010410 layer Substances 0.000 description 182
- 239000000758 substrate Substances 0.000 description 120
- 239000000463 material Substances 0.000 description 66
- 230000003287 optical effect Effects 0.000 description 40
- 230000000149 penetrating effect Effects 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 34
- 239000011229 interlayer Substances 0.000 description 34
- 230000008569 process Effects 0.000 description 29
- 229910052710 silicon Inorganic materials 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 239000004973 liquid crystal related substance Substances 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000012535 impurity Substances 0.000 description 21
- 239000010409 thin film Substances 0.000 description 19
- 239000004020 conductor Substances 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 238000010521 absorption reaction Methods 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 238000003672 processing method Methods 0.000 description 10
- 238000000576 coating method Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 150000002894 organic compounds Chemical class 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- 238000007639 printing Methods 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 239000002923 metal particle Substances 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 229920003023 plastic Polymers 0.000 description 7
- 239000004033 plastic Substances 0.000 description 7
- 239000004417 polycarbonate Substances 0.000 description 7
- 229920000515 polycarbonate Polymers 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- -1 silver halides Chemical class 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000003550 marker Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 235000013305 food Nutrition 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000005001 laminate film Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- QGKMIGUHVLGJBR-UHFFFAOYSA-M (4z)-1-(3-methylbutyl)-4-[[1-(3-methylbutyl)quinolin-1-ium-4-yl]methylidene]quinoline;iodide Chemical compound [I-].C12=CC=CC=C2N(CCC(C)C)C=CC1=CC1=CC=[N+](CCC(C)C)C2=CC=CC=C12 QGKMIGUHVLGJBR-UHFFFAOYSA-M 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Chemical class C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000000975 dye Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 235000019441 ethanol Nutrition 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 125000000843 phenylene group Chemical class C1(=C(C=CC=C1)*)* 0.000 description 2
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical class N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 2
- 229920001197 polyacetylene Chemical class 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920001230 polyarylate Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- VXNZUUAINFGPBY-UHFFFAOYSA-N 1-Butene Chemical compound CCC=C VXNZUUAINFGPBY-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910004283 SiO 4 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- FFEYZVDJHQUAKG-UHFFFAOYSA-N [W].[Gd].[K] Chemical compound [W].[Gd].[K] FFEYZVDJHQUAKG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 125000005376 alkyl siloxane group Chemical group 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 150000001491 aromatic compounds Chemical class 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- IAQRGUVFOMOMEM-UHFFFAOYSA-N butene Natural products CC=CC IAQRGUVFOMOMEM-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 125000001995 cyclobutyl group Chemical class [H]C1([H])C([H])([H])C([H])(*)C1([H])[H] 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-M hexanoate Chemical compound CCCCCC([O-])=O FUZZWVXGSFPDMH-UHFFFAOYSA-M 0.000 description 1
- 229920001519 homopolymer Polymers 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- DCZNSJVFOQPSRV-UHFFFAOYSA-N n,n-diphenyl-4-[4-(n-phenylanilino)phenyl]aniline Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 DCZNSJVFOQPSRV-UHFFFAOYSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 239000012860 organic pigment Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- CXWXQJXEFPUFDZ-UHFFFAOYSA-N tetralin Chemical compound C1=CC=C2CCCCC2=C1 CXWXQJXEFPUFDZ-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。具体的には、本発明は電界効果トランジスタ(以下、FETという)で構成された回路を有する半導体装置に関する。例えば、大規模集積回路(LSI)や、液晶表示パネルに代表される電気光学装置や、有機発光素子を有する発光表示装置や、ラインセンサなどのセンサ装置や、SRAM、DRAMなどのメモリ装置を部品として搭載した電子機器に関する。 The present invention relates to a semiconductor device having a circuit formed of a thin film transistor (hereinafter referred to as TFT) and a manufacturing method thereof. Specifically, the present invention relates to a semiconductor device having a circuit composed of a field effect transistor (hereinafter referred to as FET). For example, parts include large-scale integrated circuits (LSIs), electro-optical devices represented by liquid crystal display panels, light-emitting display devices having organic light-emitting elements, sensor devices such as line sensors, and memory devices such as SRAM and DRAM. It is related with the electronic equipment carried as.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。 Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.
近年、半導体素子に多層配線を形成する場合、配線を積層することにより、上層になるほど段差が増大し、配線の加工が困難となっている。そこで、一般的に絶縁膜に形成された配線溝や孔等のような配線開口部内にダマシン法と称する配線形成技術によって、配線材料を埋め込んでいる。 In recent years, when a multilayer wiring is formed on a semiconductor element, by stacking the wiring, a step is increased as the upper layer is formed, and it is difficult to process the wiring. Therefore, generally, a wiring material is embedded in a wiring opening such as a wiring groove or hole formed in an insulating film by a wiring forming technique called a damascene method.
ダマシン法とは、金属配線を形成するために、まず、絶縁膜に溝を形成し、全面に金属材料を塗布し、次にCMP(化学的機械研磨)法などで、全面研磨をすることである。この際、金属配線の下方に、さらに下層の金属配線や半導体領域とのコンタクトを取るための孔を形成しておくことを含めたものをデュアルダマシン法と呼んでいる。デュアルダマシン法は、下層配線との接続孔と配線溝とを形成した後、配線材料を堆積し、CMP法により配線部分以外の配線材料を除去する工程などを含んでいる。 The damascene method is to form a metal wiring by first forming a groove in the insulating film, applying a metal material to the entire surface, and then polishing the entire surface by a CMP (Chemical Mechanical Polishing) method or the like. is there. At this time, a method including forming a hole for making contact with a lower metal wiring or a semiconductor region below the metal wiring is called a dual damascene method. The dual damascene method includes a step of forming a connection hole and a wiring groove with a lower layer wiring, depositing a wiring material, and removing a wiring material other than the wiring portion by a CMP method.
デュアルダマシン法を用いた金属配線は、電解めっき法による銅(Cu)が多く用いられている。電解めっき法では接続孔に銅(Cu)を完全に埋め込むため、めっき液や、印加する電界を複雑に調整する必要がある。また、銅(Cu)はエッチャントやエッチングガスを用いたエッチングプロセスで加工することが困難であり、銅(Cu)の加工には研磨を行うための特殊なCMP法が必要とされている。 For metal wiring using the dual damascene method, copper (Cu) by electrolytic plating is often used. In the electrolytic plating method, since copper (Cu) is completely embedded in the connection hole, it is necessary to adjust the plating solution and the applied electric field in a complicated manner. Further, it is difficult to process copper (Cu) by an etching process using an etchant or an etching gas, and a special CMP method for polishing is required for processing copper (Cu).
電解めっき法やCMP法は、配線形成にかかる工程数の増加、及び製造コストの増加を招くという問題があった。 The electrolytic plating method and the CMP method have a problem in that the number of steps for forming the wiring is increased and the manufacturing cost is increased.
また、半導体基板を用いた半導体デバイス製造工程だけでなく、薄膜トランジスタ(TFT)を用いたアクティブマトリクス基板製造工程においても、多層配線を形成する際における配線の加工が困難となっている。近年、薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。なお、画像表示装置として、液晶表示装置が一般によく知られている。 In addition, not only in a semiconductor device manufacturing process using a semiconductor substrate but also in an active matrix substrate manufacturing process using a thin film transistor (TFT), it is difficult to process the wiring when forming a multilayer wiring. In recent years, thin film transistors have been widely applied to electronic devices such as ICs and electro-optical devices, and development of switching devices for image display devices has been urgently required. As an image display device, a liquid crystal display device is generally well known.
パッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。 Active matrix liquid crystal display devices are often used because high-definition images can be obtained compared to passive liquid crystal display devices. In an active matrix liquid crystal display device, a display pattern is formed on a screen by driving pixel electrodes arranged in a matrix. Specifically, by applying a voltage between the selected pixel electrode and the counter electrode corresponding to the pixel electrode, optical modulation of the liquid crystal layer disposed between the pixel electrode and the counter electrode is performed. The optical modulation is recognized by the observer as a display pattern.
このようなアクティブマトリクス型の電気光学装置の用途は広がっており、画面サイズの大面積化とともに、生産性の向上や低コスト化の要求も高まっている。 Applications of such an active matrix type electro-optical device are expanding, and the demand for improvement in productivity and cost reduction is increasing as the screen size increases.
また、従来では、多層配線を形成する際、上層配線と下層配線を接続するためには、これらの配線の間に設けられる層間絶縁膜にフォトリソグラフィ法を用いてコンタクトホールを形成している。フォトリソグラフィ法を用いてコンタクトホールを形成する場合、レジストマスクの形成(レジスト塗布、露光、現像)、選択的なエッチング、レジストマスク除去などの多くの工程が必要とされる。即ち、複数の配線を立体交差させるべく多層構造とするため、コンタクトホールをあける必要があり、これが製造工程数の増加の原因の一つとなっている。 Conventionally, when forming a multilayer wiring, in order to connect the upper layer wiring and the lower layer wiring, a contact hole is formed in the interlayer insulating film provided between these wirings by photolithography. When a contact hole is formed using a photolithography method, many steps such as formation of a resist mask (resist application, exposure, development), selective etching, and resist mask removal are required. In other words, in order to make a plurality of wirings have a multi-layer structure so as to cross three-dimensionally, it is necessary to open a contact hole, which is one of the causes of an increase in the number of manufacturing processes.
また、フォトリソグラフィ法を用いる場合、露光パターン毎にフォトマスクも必要であるため、そのフォトマスクを製造する費用がかかり、製造コストの増大の原因の一つとなっている。 In addition, when a photolithography method is used, since a photomask is required for each exposure pattern, the cost for manufacturing the photomask is high, which is one of the causes of an increase in manufacturing cost.
また、フォトリソグラフィ法を用いる場合、均一性の向上のため、大量のレジスト材料や、大量の現像液が使用され、余分な材料の消費量が多い。 In the case of using the photolithography method, a large amount of resist material and a large amount of developer are used for improving uniformity, and the consumption of extra material is large.
また、層間絶縁膜を選択的にエッチングする方法としては、ドライエッチングとウェットエッチングとが知られている。一般的にはガスプラズマによるドライエッチングがテーパー加工などのパターン形成に有利とされているが、ドライエッチング装置は高価で大がかりな装置を必要とし、製造コストが高くなるという欠点がある。また、ガスプラズマによるダメージが半導体素子に与えられる恐れがある。従って、ドライエッチングはできる限り少なく行うことが望ましい。 Also, dry etching and wet etching are known as methods for selectively etching the interlayer insulating film. In general, dry etching using gas plasma is advantageous for pattern formation such as taper processing, but the dry etching apparatus has a drawback that an expensive and large-scale apparatus is required and the manufacturing cost is high. Further, there is a possibility that damage due to gas plasma is given to the semiconductor element. Therefore, it is desirable to perform dry etching as little as possible.
また、ドライエッチングに比べて安価で量産性に優れるウェットエッチングは、1回の使用でエッチャントを大量に使用するため、廃液処理が大変であり、製造コストの増大の原因の一つとなっている。また、ウェットエッチングは、等方性エッチングであるため、比較的径の小さいコンタクトホールを形成することは困難であり、回路の高集積化に不向きであった。 In addition, wet etching, which is inexpensive and excellent in mass productivity as compared with dry etching, uses a large amount of etchant in a single use, and thus waste liquid treatment is difficult, which is one of the causes of increased manufacturing costs. In addition, since wet etching is isotropic etching, it is difficult to form a contact hole having a relatively small diameter, which is unsuitable for high integration of circuits.
また、薄膜のパターニング加工の際にフォトレジストを用いることのない方法として、レーザ加工技術が知られており、中でもYAGレーザ光(波長1.06μm)を用いたレーザ加工法が知られている。YAGレーザ光を用いたレーザ加工法はスポット状のビームを被加工物に照射するとともに、ビームを加工方向に走査し、点の連続の鎖状に開溝を形成するものである。 Further, as a method that does not use a photoresist in patterning a thin film, a laser processing technique is known, and among them, a laser processing method using YAG laser light (wavelength 1.06 μm) is known. In the laser processing method using YAG laser light, a workpiece is irradiated with a spot-like beam and the beam is scanned in the processing direction to form grooves in a continuous chain of dots.
また、本出願人は、400μm以下の波長を有するレーザ光を用いて、線状のビームを透光性導電膜に照射し、開溝を形成する薄膜加工方法を特許文献1、特許文献2、及び特許文献3に記載している。
本発明は、多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題とする。さらに、回路の高集積化をも実現する技術を提供することも課題とする。 An object of the present invention is to simplify a process required for processing a wiring when forming a multilayer wiring. It is another object of the present invention to provide a technique for realizing high integration of circuits.
また、深さの異なる複数のコンタクトホールを形成する場合、プロセスが複雑になりやすい。そこで、本発明は、簡便なプロセスで深さの異なる複数のコンタクトホールを実現することができる技術を提供する。 In addition, when a plurality of contact holes having different depths are formed, the process tends to be complicated. Therefore, the present invention provides a technique capable of realizing a plurality of contact holes having different depths by a simple process.
また、半導体回路を有する電子機器の製造においては、大量生産を効率良く行うため、ウェハー基板ではなくマザーガラス基板を用い、一枚のマザーガラス基板から複数のデバイスを切り出す多面取りがよく行われている。マザーガラス基板のサイズは、1990年初頭における第1世代の300×400mmから、2000年には第4世代となり680×880mm、若しくは730×920mmへと大型化して、一枚の基板から多数のデバイス、代表的には多数の表示パネルが生産できるように生産技術が進歩してきた。 In addition, in the manufacture of electronic devices having semiconductor circuits, in order to efficiently perform mass production, a mother glass substrate is used instead of a wafer substrate, and multiple chamfering that cuts out a plurality of devices from a single mother glass substrate is often performed. Yes. The size of the mother glass substrate was increased from 300 x 400 mm of the first generation in early 1990 to the fourth generation in 2000 and increased to 680 x 880 mm or 730 x 920 mm. Typically, production technology has advanced so that a large number of display panels can be produced.
今後、さらに基板が大型化すると、配線となる金属膜を形成する際、スパッタ法を用いた成膜方法では、ターゲットが大きなサイズとなるにつれて高価となってくるため、大量生産上、不利と考えられる。 If the substrate becomes larger in the future, it is considered disadvantageous for mass production because the deposition method using the sputtering method becomes expensive as the target becomes larger in size when forming a metal film to be a wiring. It is done.
また、本発明は、大量生産上、大型の基板に適している配線の形成技術を提供することも課題とする。 Another object of the present invention is to provide a wiring formation technique suitable for a large substrate in mass production.
本発明は、導電層を覆って形成された透光性を有する絶縁膜に対してレーザ光を選択的に照射し、導電層に達する貫通した開口を形成することを特徴としている。レーザ光により透光性を有する絶縁膜に貫通した開口を形成することによって、コンタクトホール形成工程を簡便とすることができる。 The present invention is characterized in that a light-transmitting insulating film formed so as to cover a conductive layer is selectively irradiated with laser light to form a penetrating opening reaching the conductive layer. By forming an opening penetrating the light-transmitting insulating film with laser light, the contact hole forming step can be simplified.
また、レーザ光の焦点位置を実施者が適宜設定することによって、貫通した開口の深さや貫通した開口のサイズを適宜、決定することができる。従って、本発明により簡便なプロセスで深さの異なる複数のコンタクトホールを実現できる。また、透光性を有する絶縁膜は単層に限らず、2層以上の積層であってもコンタクトホール形成工程を簡便とすることができる。 In addition, when the practitioner appropriately sets the focal position of the laser beam, the depth of the penetrating opening and the size of the penetrating opening can be determined as appropriate. Therefore, according to the present invention, a plurality of contact holes having different depths can be realized by a simple process. Further, the insulating film having a light-transmitting property is not limited to a single layer, and the contact hole forming process can be simplified even if the insulating film has a stacked structure of two or more layers.
本発明で用いるレーザ光は、非線形光学素子に通すことなく基本波のままとし、高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶縁膜に照射して貫通した開口を形成する。なお、本発明で用いるレーザの繰り返し周波数は10MHz以上とすることも特徴の一つである。 The laser light used in the present invention remains as a fundamental wave without passing through a nonlinear optical element, and a laser beam having a high intensity and a high repetition frequency is irradiated on a light-transmitting insulating film to penetrate the opening. Form. One feature of the present invention is that the repetition frequency of the laser used in the present invention is 10 MHz or more.
なお、高強度とは、単位時間あたり単位面積あたりに高い尖頭出力を持つことを指しており、本発明におけるレーザ光の尖頭出力の範囲は、1GW/cm2〜1TW/cm2とする。 High intensity means having a high peak output per unit area per unit time, and the range of the peak output of laser light in the present invention is 1 GW / cm 2 to 1 TW / cm 2 . .
波長が1μm程度の基本波は、透光性を有する絶縁膜に照射してもあまり吸収されず、吸収効率が低いが、パルス幅をピコ秒台、或いはフェムト秒(10−15秒)台のパルスレーザから射出される基本波であれば、高強度のレーザ光が得られ、非線形光学効果(多光子吸収)が生じ、透光性を有する絶縁膜に吸収させて貫通した開口を形成することができる。 A fundamental wave having a wavelength of about 1 μm is not absorbed much even when irradiated to a light-transmitting insulating film, and the absorption efficiency is low, but the pulse width is in the picosecond range or the femtosecond range ( 10-15 seconds). If the fundamental wave is emitted from a pulsed laser, high-intensity laser light is obtained, a nonlinear optical effect (multiphoton absorption) occurs, and the light-transmitting insulating film absorbs it to form a through-hole. Can do.
加えて、レーザ光の焦点位置を実施者が適宜設定することによって、基板に垂直な面における開口形状も適宜、決定することができる。例えば、透光性を有する絶縁膜表面における開口面積が導電層の露出面積よりも小さい開口を形成することができる。 In addition, when the practitioner appropriately sets the focal position of the laser beam, the opening shape in the plane perpendicular to the substrate can also be determined as appropriate. For example, an opening whose opening area on the surface of the light-transmitting insulating film is smaller than the exposed area of the conductive layer can be formed.
従来のYAGレーザ光による加工方法では、ビーム形状が円状で且つ、光強度がガウス分布を示すため、被加工物の表面に垂直な面における開口形状はガウス分布に従った形になる。従って、従来のYAGレーザ光による加工方法では、表面における開口径が広がりやすく、微小な開口径を有し、且つ、深さの深いコンタクトホール形成が困難である。また、従来のYAGレーザ光による加工方法で使用されるパルス幅は、10−4秒〜10−2秒である。 In the conventional processing method using YAG laser light, since the beam shape is circular and the light intensity exhibits a Gaussian distribution, the opening shape in a plane perpendicular to the surface of the workpiece has a shape according to the Gaussian distribution. Therefore, in the conventional processing method using YAG laser light, it is difficult to form a contact hole having a very small opening diameter and a deep depth, because the opening diameter on the surface tends to increase. The pulse width used in the conventional processing method using YAG laser light is 10 −4 seconds to 10 −2 seconds.
また、400μm以下の波長を有するレーザ光を用いて、線状のビームを透光性導電膜に照射し、開溝を形成する従来の加工方法は、400μm以下の波長を有するレーザ光を吸収する透光性導電膜を用いているため、透光性導電膜表面から開溝が形成される。この加工方法においても表面にエネルギーが吸収されやすく、表面における開口径が広がりやすい。 Further, the conventional processing method of irradiating a light-transmitting conductive film with a laser beam having a wavelength of 400 μm or less to form an open groove absorbs the laser beam having a wavelength of 400 μm or less. Since the translucent conductive film is used, an open groove is formed from the surface of the translucent conductive film. Also in this processing method, energy is easily absorbed on the surface, and the opening diameter on the surface is likely to widen.
従来の加工方法に比べ、本発明の加工方法は、表面から貫通した開口を形成することに限定されず、様々な形成方法が可能である。例えば、レーザ光の焦点位置を導電層側から表面に向けて移動させながらレーザ光を透光性を有する絶縁膜に照射した場合、透光性を有する絶縁膜は、導電層側から表面に向けて貫通した開口が形成される。また、裏面、即ち透光性を有する基板側から基板を通過させてレーザ光を照射して絶縁膜に開口を形成することもできる。 Compared to the conventional processing method, the processing method of the present invention is not limited to forming an opening penetrating from the surface, and various forming methods are possible. For example, when a laser beam is irradiated onto a light-transmitting insulating film while moving the focal position of the laser light from the conductive layer side to the surface, the light-transmitting insulating film is directed from the conductive layer side to the surface. An opening penetrating therethrough is formed. Alternatively, an opening can be formed in the insulating film by passing the substrate from the back surface, that is, the light-transmitting substrate side and irradiating the substrate with laser light.
また、本発明は、レーザ光の焦点位置を自在に移動させることによって、例えばZ方向(深さ方向)に縦方向の貫通した開口を形成した後、X方向またはY方向に横方向の穴を形成して複雑な形状の開口を形成することも可能である。 In addition, the present invention freely moves the focal position of the laser beam, for example, to form an opening penetrating in the vertical direction in the Z direction (depth direction), and then forming a horizontal hole in the X direction or the Y direction. It is also possible to form an opening having a complicated shape.
さらに、本発明は、ピエゾ方式やサーマルジェット方式に代表される液滴吐出技術、またはナノインプリント技術などの印刷技術を用いて、絶縁膜の開口と重なる位置に配線または電極を形成し、絶縁膜の開口を通じて導電層と電気的に接続させることも特徴の一つとしている。 Furthermore, the present invention uses a printing technique such as a droplet discharge technique typified by a piezo method or a thermal jet method, or a nanoimprint technique, to form a wiring or an electrode at a position overlapping with the opening of the insulating film. One of the features is that it is electrically connected to the conductive layer through the opening.
例えば、液滴吐出技術を用いる場合、材料液を調節して滴下された導電材料に流動性を持たせることができるため、曲がりくねった複雑な形状を有する開口であっても導電材料を充填することができる。例えば、側壁が逆テーパ形状となっている穴にも導電材料を充填することができる。また、液滴吐出技術を用いて滴下する導電材料の速度を利用して深い開口や形状の複雑な開口に導電材料を充填することもできる。また、流動性を有する導電材料を充填しやすい形状の開口を提供することも本発明の一つである。 For example, in the case of using a droplet discharge technique, the liquid material can be made fluid by adjusting the material liquid, so that the conductive material is filled even in the case of an opening having a complicated shape. Can do. For example, a conductive material can be filled into a hole whose side wall has an inversely tapered shape. In addition, a conductive material can be filled into a deep opening or a complicated opening using the speed of a conductive material dropped using a droplet discharge technique. It is also an aspect of the present invention to provide an opening having a shape that can be easily filled with a conductive material having fluidity.
また、ナノインプリント技術などの印刷技術を用いる場合、焼成のための熱処理の際、導電材料に流動性を持たせて複雑な形状を有する開口に導電材料を充填することもできる。 In the case of using a printing technique such as a nanoimprint technique, the conductive material can be filled with a conductive material by imparting fluidity to the conductive material during heat treatment for firing.
また、径の比較的大きい、例えば直径2μmより大きいコンタクトホールに液滴吐出技術やナノインプリント技術を用いた配線の形成を行った場合、コンタクトホールの形状に沿った配線となり、コンタクトホールの配線部分は他の箇所より凹む形状となりやすかった。図19(A)〜図19(C)に従来のコンタクトホール形成の様子を示す。基板3010上に下地絶縁膜3011が設けられ、その上に導電層3012が設けられている。図19(A)には導電層3012上に絶縁膜3013が形成され、フォトリソグラフィ技術によりレジストからなるマスク3014を形成し、エッチングして開口3016が形成されている。そして、レジストマスク3014を除去して液滴吐出技術やナノインプリント技術を用いた配線の形成を行うと図19(B)に示すような配線3017aが形成される。図19(B)に示すように配線3017aは、コンタクトホールの形状に沿った配線となり、コンタクトホールの配線部分は他の箇所より凹んでしまう。さらに、焼成を行うと、配線材料が流動性を持つため、図19(C)に示すように形状が変形し、配線3017bになってしまう。従って、図19(C)中の矢印に示す材料の移動方向3018に移動し、コンタクトホール付近の配線の太さが他の箇所に比べて細くなってしまう恐れがあった。また、液滴吐出技術において、粘度の低く流動性を有する材料を用いた場合、焼成前、即ち配線形成直後でも配線材料は低い所に移動しやすい。
In addition, when wiring is formed using a droplet discharge technique or nanoimprint technique in a contact hole having a relatively large diameter, for example, larger than 2 μm in diameter, the wiring conforms to the shape of the contact hole. It was easy to become a shape dented from other places. 19A to 19C show the conventional contact hole formation. A
そこで、本発明は、大きな接触面積を有する1つの貫通した開口を形成するのではなく、直径2μm以下、好ましくは直径3〜200nm程度の微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太さを均一にし、且つ、接触抵抗も確保することも特徴の一つとしている。 Therefore, the present invention does not form a single opening having a large contact area, but provides a plurality of openings having a minute contact area with a diameter of 2 μm or less, preferably about 3 to 200 nm, and is partially recessed. One of the features is that the thickness of the wiring is made uniform and the contact resistance is secured.
本明細書で開示する発明の構成は、図1(C)にその一例を示したように、第1の導電層と、複数の貫通した開口を有し、且つ前記第1の導電層を覆う絶縁膜と、前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層とを有し、前記第2の導電層は、導電性粒子を含み、前記複数の貫通した開口と重なる第2の導電層の表面と、前記複数の貫通した開口と重ならない第2の導電層の表面とが同一面に形成されていることを特徴とする半導体装置である。なお、第2の導電層の幅Wと、1つの貫通した開口の径Dは、2D<Wを満たす。第2の導電層の幅Wに対して1つの貫通した開口の径を小さくすることができるため、第2の導電層の幅を一定にすることができ、配線レイアウトを単純化することができる。従来では、コンタクトホールを形成する領域の導電層の幅を部分的に広くしてパターニングのズレが生じてもよいようにマージンを取っていることが多い。また、1つの貫通した開口の径Dは、2D<Wを満たすように、配線幅に対して開口の径を小さくすることで、開口位置の形成位置の多少のズレが生じても確実に電気的な接続を行うことができる。 In the structure of the invention disclosed in this specification, as shown in FIG. 1C, for example, the first conductive layer has a plurality of through openings and covers the first conductive layer. An insulating film; and a second conductive layer in contact with the first conductive layer through the plurality of through openings, wherein the second conductive layer includes conductive particles, and the plurality of through holes In the semiconductor device, the surface of the second conductive layer that overlaps the opened opening and the surface of the second conductive layer that does not overlap the plurality of through-openings are formed on the same plane. Note that the width W of the second conductive layer and the diameter D of one through opening satisfy 2D <W. Since the diameter of one through opening can be reduced with respect to the width W of the second conductive layer, the width of the second conductive layer can be made constant, and the wiring layout can be simplified. . Conventionally, a margin is often provided so that patterning misalignment may occur by partially widening the width of a conductive layer in a region where a contact hole is formed. In addition, by reducing the diameter of the opening with respect to the wiring width so that the diameter D of one penetrating opening satisfies 2D <W, even if there is a slight deviation in the formation position of the opening position, it is ensured that Connection can be made.
また、上記構成において、前記第2の導電層は、導電性粒子が集合した結晶を複数有し、該結晶が重なりあっていることを特徴の一つとしている。3〜7nmの金属粒子を含む導電材料を液滴吐出法または印刷法で配線を形成し、焼成を行うと金属粒子が溶融して集合して100nm程度の結晶となり、その結晶が三次元に不規則に重なりあって形成される。 In the above structure, the second conductive layer includes a plurality of crystals in which conductive particles are aggregated, and the crystals overlap with each other. When a conductive material containing metal particles of 3 to 7 nm is formed by a droplet discharge method or a printing method and baked, the metal particles melt and aggregate to form a crystal of about 100 nm. Formed by overlapping rules.
本発明において、貫通した開口の径は、導電性粒子の一つより大きいことを特徴の一つとしている。少なくとも使用する金属粒子が表面における開口に入るように、金属粒子の径(3〜7nm)より大きい開口とする。具体的には、本発明の貫通した開口の径は、3〜2000nmであることを特徴としている。 In the present invention, one feature is that the diameter of the through-opening is larger than one of the conductive particles. The opening is larger than the diameter of the metal particle (3 to 7 nm) so that at least the metal particle to be used enters the opening on the surface. Specifically, the diameter of the through-opening of the present invention is 3 to 2000 nm.
また、本発明は、下方の導電層とコンタクトさせる開口に限定されず、他の発明の構成は、半導体層と、複数の貫通した開口を有し、且つ前記半導体層を覆う絶縁膜と、前記複数の貫通した開口を介して前記半導体層と接触する導電層とを有し、前記導電層は、導電性粒子を含み、前記複数の貫通した開口と重なる導電層の表面と、前記複数の貫通した開口と重ならない導電層の表面とが同一面に形成されていることを特徴とする半導体装置である。 In addition, the present invention is not limited to the opening that is in contact with the lower conductive layer, and the structure of another invention includes a semiconductor layer, an insulating film that has a plurality of through openings and covers the semiconductor layer, A conductive layer in contact with the semiconductor layer through a plurality of through openings, the conductive layer including conductive particles, the surface of the conductive layer overlapping the plurality of through openings, and the plurality of through holes The semiconductor device is characterized in that the opening and the surface of the conductive layer which does not overlap are formed on the same plane.
また、本発明において、貫通した開口の形状は、同一径を有する柱状に限定されず、水平面で切断した断面の径が部分毎に異なっていてもよい。例えば、絶縁膜上面における開口径よりも絶縁膜下面における開口径が10倍以上であってもよく、絶縁膜上面における開口径が金属粒子よりも大きければよい。また、貫通した開口の水平面で切断した断面は円に限定されず、楕円形や矩形であってもよい。貫通した開口の水平面で切断した断面形状が楕円である場合には短軸の長さが、3〜2000nmの範囲であればよい。また、貫通した開口の水平面で切断した断面形状が矩形である場合には短辺の長さが、3〜2000nmの範囲であればよい。 Moreover, in this invention, the shape of the opening penetrated is not limited to the column shape which has the same diameter, The diameter of the cross section cut | disconnected by the horizontal surface may differ for every part. For example, the opening diameter on the lower surface of the insulating film may be 10 times or more than the opening diameter on the upper surface of the insulating film, and the opening diameter on the upper surface of the insulating film may be larger than that of the metal particles. Moreover, the cross section cut | disconnected by the horizontal surface of the opening penetrated is not limited to a circle, An ellipse or a rectangle may be sufficient. When the cross-sectional shape cut by the horizontal plane of the opening that penetrates is an ellipse, the length of the minor axis may be in the range of 3 to 2000 nm. Moreover, when the cross-sectional shape cut | disconnected by the horizontal surface of the opening penetrated is a rectangle, the length of a short side should just be the range of 3-2000 nm.
また、電気抵抗を下げるために、開口内でも金属粒子の集合からなる結晶が形成されるように絶縁膜下面における開口径を一つの結晶と同じ、もしくは少し大きな径にしてもよい。 In order to reduce the electrical resistance, the opening diameter on the lower surface of the insulating film may be the same as or slightly larger than that of one crystal so that a crystal composed of a collection of metal particles is formed in the opening.
本発明の開口形状は、レーザ光により形成するため、複雑な形状とすることができ、他の発明の構成は、第1の導電層と、複数の貫通した開口を有し、且つ前記第1の導電層を覆う絶縁膜と、前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層とを有し、前記第2の導電層は、導電性粒子を含み、前記複数の貫通した開口のうち、少なくとも2つの貫通した開口は絶縁膜中で互いに繋がっていることを特徴とする半導体装置である。 Since the opening shape of the present invention is formed by a laser beam, it can be a complicated shape. The structure of another invention has a first conductive layer, a plurality of through openings, and the first shape. An insulating film covering the conductive layer, and a second conductive layer in contact with the first conductive layer through the plurality of through openings, and the second conductive layer includes conductive particles. The semiconductor device is characterized in that at least two of the plurality of through openings are connected to each other in the insulating film.
また、本発明の開口形状は、膜厚方向(即ちZ方向)に延びる柱状に限定されず、他の発明の構成は、第1の導電層と、複数の貫通した開口を有し、且つ前記第1の導電層を覆う絶縁膜と、前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層とを有し、前記第2の導電層は、導電性粒子を含み、前記複数の貫通した開口の断面形状は、L字形、U字状、または弧を描いた形状であることを特徴とする半導体装置である。 Further, the opening shape of the present invention is not limited to the columnar shape extending in the film thickness direction (that is, the Z direction), and the structure of another invention has a first conductive layer and a plurality of through openings, and An insulating film covering the first conductive layer; and a second conductive layer in contact with the first conductive layer through the plurality of penetrating openings, wherein the second conductive layer includes conductive particles The cross-sectional shape of the plurality of through-openings is an L-shape, a U-shape, or a shape depicting an arc.
また、本発明において、貫通した開口は、絶縁膜を挟む上下の層に続く通路、及び絶縁膜中を水平方向に延びる通路を指している。例えば、本発明の貫通した開口の断面形状は、L字形、U字状(図7(D)に一例を示す)、または弧を描いた形状(図5(B)に一例を示す)なども含まれる。このような複雑な断面形状を有する開口であっても液滴吐出法であれば、吐出する材料の粘度を調節することで導電材料を複雑な形状の開口内に充填することができる。 Further, in the present invention, the penetrating opening indicates a passage continuing to the upper and lower layers sandwiching the insulating film and a passage extending in the horizontal direction in the insulating film. For example, the cross-sectional shape of the through-opening of the present invention may be an L shape, a U shape (an example is shown in FIG. 7D), or an arc shape (an example is shown in FIG. 5B). included. Even if the opening has such a complicated cross-sectional shape, the conductive material can be filled into the opening having a complicated shape by adjusting the viscosity of the material to be discharged by the droplet discharge method.
例えば、本発明は、微小な複数の開口を導電層との接触面で連結させることができる。こうすることで絶縁膜上面には微小な複数の開口が設けられ、絶縁膜の下面付近に設けられた横方向の穴(X方向またはY方向に延びる穴)によって複数の開口を連結させることによって接触面積の増大が図れる。また、複数の縦穴(Z方向に延びる穴)を絶縁膜の下面に沿った横穴(X方向またはY方向に延びる穴)で連結することによって、液滴吐出の際、空気の逃げ道を設けることができ、気泡が開口内に残存することを防ぐことができる。 For example, in the present invention, a plurality of minute openings can be connected at the contact surface with the conductive layer. In this way, a plurality of minute openings are provided on the upper surface of the insulating film, and the plurality of openings are connected by lateral holes (holes extending in the X direction or the Y direction) provided near the lower surface of the insulating film. The contact area can be increased. Further, by connecting a plurality of vertical holes (holes extending in the Z direction) with horizontal holes (holes extending in the X direction or the Y direction) along the lower surface of the insulating film, an air escape path can be provided at the time of droplet discharge. It is possible to prevent bubbles from remaining in the openings.
また、上記各構成において、前記半導体装置は、アンテナ、CPU、またはメモリのうち少なくとも一つを含むことを特徴の一つとしている。例えば、本発明により、貫通した開口を介して形成された多層配線を有する集積回路の高集積化を実現できる。具体的には、本発明により、物品、商品、或いは人物の識別や管理を行うためのアンテナ及びメモリーを有する集積回路、代表的には無線チップ(IDタグ、ICタグ、ICチップ、RF(Radio Frequency)タグ、無線タグ、電子タグ、RFID(Radio Frequency Identification)ともよばれる))を完成させることができる。 In each of the above structures, the semiconductor device includes at least one of an antenna, a CPU, and a memory. For example, according to the present invention, it is possible to realize high integration of an integrated circuit having a multilayer wiring formed through a through opening. Specifically, according to the present invention, an integrated circuit having an antenna and a memory for identifying and managing an article, product, or person, typically a wireless chip (ID tag, IC tag, IC chip, RF (Radio) Frequency) tag, wireless tag, electronic tag, and RFID (Radio Frequency Identification))) can be completed.
また、上記各構成において、前記半導体装置は、表示装置(LCDパネルやELパネル)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、または携帯情報端末であることを特徴の一つとしている。例えば、本発明により、貫通した開口を介して形成された多層配線を有する集積回路を簡便なプロセスで作製でき、その集積回路を備えた電子機器を完成させることができる。 In each of the above structures, the semiconductor device is a display device (LCD panel or EL panel), a video camera, a digital camera, a personal computer, or a portable information terminal. For example, according to the present invention, an integrated circuit having a multilayer wiring formed through a through-opening can be manufactured by a simple process, and an electronic device including the integrated circuit can be completed.
また、上記各構造を実現するための作製方法に関する本発明の構成は、第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に複数の貫通した開口を形成する工程と、液滴吐出法または印刷法により前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法である。 The structure of the present invention relating to a manufacturing method for realizing each of the above structures includes a step of forming a first conductive layer, a step of forming an insulating film on the first conductive layer, A step of selectively irradiating laser light to form a plurality of penetrating openings in the insulating film, and the first conductive layer through the plurality of penetrating openings by a droplet discharge method or a printing method. Forming a second conductive layer that is in contact with the semiconductor device.
また、上記作製方法に関する構成において、前記第2の導電層を形成する工程は、前記複数の貫通した開口と重なる第2の導電層の表面と、前記複数の貫通した開口と重ならない第2の導電層の表面とを同一面にする加熱処理を含むことを特徴の一つとしている。 Further, in the configuration related to the manufacturing method, the step of forming the second conductive layer includes a second conductive layer that overlaps the plurality of through openings and a second surface that does not overlap the plurality of through openings. One of the characteristics is that the heat treatment is performed so that the surface of the conductive layer is flush with the surface.
また、作製方法に関する本発明の他の構成は、第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に深さの異なる複数の貫通した開口を形成する工程と、液滴吐出法または印刷法により前記複数の貫通した開口を充填する第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法である。 Further, another structure of the present invention relating to a manufacturing method includes a step of forming a first conductive layer, a step of forming an insulating film on the first conductive layer, and a laser selectively with respect to the insulating film. Irradiating light to form a plurality of through openings having different depths in the insulating film, and forming a second conductive layer filling the plurality of through openings by a droplet discharge method or a printing method And a method for manufacturing a semiconductor device.
また、作製方法に関する本発明の他の構成は、第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に深さの異なる複数の貫通した開口を形成する工程と、導電性粒子を有する液状物質を液滴吐出法により前記複数の貫通した開口に対して吐出し、前記複数の貫通した開口を導電性粒子で充填して第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法である。 Further, another structure of the present invention relating to a manufacturing method includes a step of forming a first conductive layer, a step of forming an insulating film on the first conductive layer, and a laser selectively with respect to the insulating film. Irradiating light to form a plurality of through-openings having different depths in the insulating film, and discharging a liquid material having conductive particles to the plurality of through-openings by a droplet discharge method, And forming a second conductive layer by filling a plurality of through openings with conductive particles.
また、上記作製方法に関する各構成において、前記複数の貫通した開口は、X方向、Y方向、またはZ方向にレーザ光の焦点を移動させて形成することを特徴の一つとしている。 In each of the structures related to the manufacturing method, the plurality of through openings are formed by moving the focal point of laser light in the X direction, the Y direction, or the Z direction.
レーザ光の焦点を移動させて形成するため、様々な開口を形成することができ、上記作製方法に関する各構成において、前記複数の貫通した開口の断面形状は、柱状、L字形、U字状、または弧を描いた形状であることを特徴の一つとしている。 Since the focal point of the laser beam is moved, various openings can be formed. In each configuration related to the manufacturing method, the cross-sectional shape of the plurality of through-openings is a columnar shape, an L shape, a U shape, Another feature is that the shape is an arc.
また、予め、レーザ光により透光性を有する絶縁膜に閉じられた孔(Z方向に延びる孔)を形成しておき、後で表層をエッチングや研磨により除去することによって、貫通した開口を形成してもよい。 In addition, a closed hole (hole extending in the Z direction) is formed in advance in the light-transmitting insulating film by laser light, and a through-hole is formed by removing the surface layer later by etching or polishing. May be.
作製方法に関する本発明の他の構成は、第1の導電層を形成する工程と、前記第1の導電層上に絶縁膜を形成する工程と、前記絶縁膜に対して選択的にレーザ光を照射して前記絶縁膜に前記第1の導電層に接し、且つ、閉じられた孔を形成する工程と、前記絶縁膜を薄膜化処理を行うと同時に、前記閉じられた孔を貫通した開口とする工程と、液滴吐出法または印刷法により前記複数の貫通した開口を介して前記第1の導電層と接触する第2の導電層を形成する工程と、を有することを特徴とする半導体装置の作製方法である。 Another structure of the present invention relating to a manufacturing method includes a step of forming a first conductive layer, a step of forming an insulating film on the first conductive layer, and selectively emitting laser light to the insulating film. Irradiating the insulating film in contact with the first conductive layer and forming a closed hole; and performing the thinning process on the insulating film, and simultaneously opening the closed hole And a step of forming a second conductive layer in contact with the first conductive layer through the plurality of penetrating openings by a droplet discharge method or a printing method. This is a manufacturing method.
また、上記作製方法に関する各構成において、前記貫通した開口の径は、3〜2000nmであることを特徴の一つとしている。 Moreover, in each structure regarding the said manufacturing method, it is one of the characteristics that the diameter of the said through-opening is 3-2000 nm.
また、半導体基板を用いたトランジスタを有する半導体装置の作製方法も本発明の一つであり、
その構成は、トランジスタを有する半導体装置の作製方法であり、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、選択的にレーザ光を照射して前記第2の絶縁膜に前記第1の絶縁膜に達する第1の貫通した開口と、前記半導体基板に達する第2の貫通した開口とを形成する工程と、液滴吐出法により前記第1の貫通した開口を介して前記第1の絶縁膜に接触するゲート電極と、前記第2の貫通した開口を介して前記半導体基板に接する電極とを形成する工程と、を有することを特徴とする半導体装置の作製方法である。
In addition, a method for manufacturing a semiconductor device including a transistor using a semiconductor substrate is also one aspect of the present invention.
The structure is a method for manufacturing a semiconductor device having a transistor, a step of forming a first insulating film on a semiconductor substrate, a step of forming a second insulating film on the first insulating film, and a selection Irradiating laser light to form a first penetrating opening reaching the first insulating film and a second penetrating opening reaching the semiconductor substrate in the second insulating film; Forming a gate electrode in contact with the first insulating film through the first penetrating opening and an electrode in contact with the semiconductor substrate through the second penetrating opening by a droplet discharge method; A method for manufacturing a semiconductor device.
また、絶縁表面を有する基板上に形成されたトップゲート型の薄膜トランジスタ(TFT)の作製方法も本発明の一つである。その構成は、薄膜トランジスタを有する半導体装置の作製方法であり、
絶縁表面を有する基板上に半導体層を形成する工程と、前記半導体層を覆う第1の絶縁膜を形成する工程と、第2の絶縁膜を形成する工程と、選択的にレーザ光を照射して前記第2の絶縁膜に前記第1の絶縁膜に達する第1の貫通した開口と、前記半導体層に達する第2の貫通した開口とを形成する工程と、液滴吐出法により前記第1の貫通した開口を介して前記第1の絶縁膜に接触するゲート電極と、前記第2の貫通した開口を介して前記半導体層に接する電極とを形成する工程と、を有することを特徴とする半導体装置の作製方法である。
A method for manufacturing a top-gate thin film transistor (TFT) formed over a substrate having an insulating surface is also one embodiment of the present invention. The structure is a method for manufacturing a semiconductor device having a thin film transistor,
A step of forming a semiconductor layer over a substrate having an insulating surface, a step of forming a first insulating film covering the semiconductor layer, a step of forming a second insulating film, and selectively irradiating laser light. Forming a first penetrating opening reaching the first insulating film and a second penetrating opening reaching the semiconductor layer in the second insulating film, and forming the first penetrating layer by a droplet discharge method. Forming a gate electrode that is in contact with the first insulating film through a through-opening of the first electrode and an electrode that is in contact with the semiconductor layer through the second through-opening. A method for manufacturing a semiconductor device.
なお、前記第1の絶縁膜はゲート絶縁膜である。また、前記第2の絶縁膜は層間絶縁膜である。 The first insulating film is a gate insulating film. The second insulating film is an interlayer insulating film.
また、絶縁表面を有する基板上に形成されたボトムゲート型の薄膜トランジスタ(TFT)の作製方法も本発明の一つである。その構成は、薄膜トランジスタを有する半導体装置の作製方法であり、
絶縁表面を有する基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に半導体層を形成する工程と、前記半導体層の上方に第2の絶縁膜を形成する工程と、選択的にレーザ光を照射して前記第1の絶縁膜及び前記第2の絶縁膜に第1の貫通した開口と、前記第2の絶縁膜に前記半導体層に達する第2の貫通した開口とを形成する工程と、液滴吐出法により前記第1の貫通した開口を介してゲート電極と、前記第2の貫通した開口を介して前記半導体層に接する電極とを形成する工程とを有し、前記第1の貫通した開口の一部は、前記半導体層の下方に形成され、前記第1の貫通した開口と前記半導体層との間に位置する第1の絶縁膜は、ゲート絶縁膜であることを特徴とする半導体装置の作製方法である。
A method for manufacturing a bottom-gate thin film transistor (TFT) formed over a substrate having an insulating surface is also one embodiment of the present invention. The structure is a method for manufacturing a semiconductor device having a thin film transistor,
Forming a first insulating film on a substrate having an insulating surface; forming a semiconductor layer on the first insulating film; and forming a second insulating film above the semiconductor layer; , Selectively irradiating a laser beam to the first insulating film and the second insulating film through the first through hole, and the second insulating film reaching the semiconductor layer through the second through hole. And forming a gate electrode through the first penetrating opening and an electrode in contact with the semiconductor layer through the second penetrating opening by a droplet discharge method. A part of the first penetrating opening is formed below the semiconductor layer, and the first insulating film located between the first penetrating opening and the semiconductor layer is a gate insulating film. This is a method for manufacturing a semiconductor device.
上記作製方法に関する構成において、前記第1の貫通した開口は、絶縁表面を有する基板側からのレーザ光の照射、または前記第2の絶縁膜側からのレーザ光の照射により形成することを特徴の一つとしている。 In the structure related to the manufacturing method, the first through opening is formed by laser light irradiation from a substrate side having an insulating surface or laser light irradiation from the second insulating film side. It is one.
また、上記作製方法に関する構成において、前記第2の絶縁膜は層間絶縁膜である。 In the structure related to the manufacturing method, the second insulating film is an interlayer insulating film.
また、上記作製方法に関する構成において、前記第1の貫通した開口は、Z方向の開口と、X方向またはY方向の開口とが繋がっていることを特徴の一つとしている。上記本発明の作製方法は、先に第2の絶縁膜を形成した後に、レーザ光でトンネルのような開口を形成し、その開口に導電材料を充填することによってゲート電極を形成する点が特徴である。レーザ光により、深さ方向におけるゲート電極位置も自由に設定できるため、ゲート絶縁膜の薄膜化も可能である。また、ゲート絶縁膜へのダメージを与えることなくゲート電極を形成することができる。 In the structure related to the manufacturing method, the first through opening is characterized in that an opening in the Z direction is connected to an opening in the X direction or the Y direction. The manufacturing method of the present invention is characterized in that after the second insulating film is formed first, an opening like a tunnel is formed with laser light, and the opening is filled with a conductive material to form a gate electrode. It is. Since the position of the gate electrode in the depth direction can be freely set by laser light, the gate insulating film can be thinned. In addition, the gate electrode can be formed without damaging the gate insulating film.
また、上記作製方法に関する構成において、前記第1の貫通した開口の径は、3〜2000nmであることを特徴の一つとしている。 In the structure related to the manufacturing method, one of the features is that the diameter of the first through-opening is 3 to 2000 nm.
また、上記作製方法に関する各構成において、前記レーザ光のパルス幅が1フェムト秒以上10ピコ秒以下で発振することを特徴の一つとしている。パルス幅を1フェムト秒以上10ピコ秒以下の範囲とすることで、多光子吸収を引き起こすのに十分な高強度を得ることができる。パルス幅が10ピコ秒より長い数十ピコ秒のレーザビームでは多光子吸収が生じない。また、前記レーザ光は、レーザの繰り返し周波数が10MHz以上のレーザ発振器から射出した基本波であることを特徴の一つとしている。 Further, in each of the structures related to the manufacturing method, one of the characteristics is that the pulse width of the laser light oscillates in a range from 1 femtosecond to 10 picoseconds. By setting the pulse width in the range of 1 femtosecond or more and 10 picoseconds or less, high intensity sufficient to cause multiphoton absorption can be obtained. Multiphoton absorption does not occur in a laser beam having a pulse width of several tens of picoseconds longer than 10 picoseconds. Further, the laser light is one of the characteristics that is a fundamental wave emitted from a laser oscillator having a laser repetition frequency of 10 MHz or more.
また、本発明において、半導体層は、珪素を主成分とする半導体膜、有機材料を主成分とする半導体膜、或いは金属酸化物を主成分とする半導体膜を用いることができる。珪素を主成分とする半導体膜としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを用いることができ、具体的にはアモルファスシリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることができる。また、有機材料を主成分とする半導体膜としては、他の元素と組み合わせて一定量の炭素または炭素の同素体(ダイヤモンドを除く)からなる物質を主成分とする半導体膜(室温(20℃)で少なくとも10−3cm2/V・sの電荷キャリア移動度を示す材料、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機珪素化合物など)を用いることができる。具体的には、ペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等が挙げられる。また、金属酸化物を主成分とする半導体膜としては、酸化亜鉛(ZnO)や亜鉛とガリウムとインジウムの酸化物(In−Ga−Zn−O)等を用いることができる。 In the present invention, the semiconductor layer can be a semiconductor film containing silicon as a main component, a semiconductor film containing an organic material as a main component, or a semiconductor film containing a metal oxide as a main component. As the semiconductor film containing silicon as its main component, an amorphous semiconductor film, a semiconductor film including a crystal structure, a compound semiconductor film including an amorphous structure, or the like can be used. Specifically, amorphous silicon or microcrystalline silicon can be used. Polycrystalline silicon, single crystal silicon, or the like can be used. In addition, as a semiconductor film containing an organic material as a main component, a semiconductor film (room temperature (20 ° C.) containing a substance composed of a certain amount of carbon or an allotrope of carbon (except diamond) in combination with other elements as a main component. A material having a charge carrier mobility of at least 10 −3 cm 2 / V · s, for example, a π-electron conjugated aromatic compound, a chain compound, an organic pigment, an organic silicon compound, or the like can be used. Specific examples include pentacene, tetracene, thiophen oligomer derivatives, phenylene derivatives, phthalocyanine compounds, polyacetylene derivatives, polythiophene derivatives, and cyanine dyes. As the semiconductor film containing a metal oxide as its main component, zinc oxide (ZnO), an oxide of zinc, gallium, and indium (In—Ga—Zn—O), or the like can be used.
また、本発明の半導体装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。 In the semiconductor device of the present invention, a protection circuit (such as a protection diode) for preventing electrostatic breakdown may be provided.
また、TFT構造やトランジスタ構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型TFTや、ボトムゲート型(逆スタガ型)TFTや、順スタガ型TFTを用いることが可能である。また、シングルゲート構造のトランジスタに限定されず、複数のチャネル形成領域を有するマルチゲート型トランジスタ、例えばダブルゲート型トランジスタとしてもよい。 Further, the present invention can be applied regardless of the TFT structure or the transistor structure. For example, a top gate type TFT, a bottom gate type (reverse stagger type) TFT, or a forward stagger type TFT can be used. is there. Further, the invention is not limited to a single-gate transistor, and may be a multi-gate transistor having a plurality of channel formation regions, for example, a double-gate transistor.
本発明により、多層配線を形成する際における配線の加工に要する工程を簡便にすることができる。さらに、回路の高集積化をも実現することができる。 According to the present invention, it is possible to simplify a process required for processing a wiring when forming a multilayer wiring. Furthermore, high integration of the circuit can be realized.
また、本発明により、簡便なプロセスで深さの異なる複数のコンタクトホールを実現することができる。 In addition, according to the present invention, a plurality of contact holes having different depths can be realized by a simple process.
また、本発明は波長が1μm程度の基本波を用いるため、素子や基板に吸収されにくいため、素子や基板にダメージをほとんど与えることなくコンタクトホールの形成を行うことができる。従って、熱やエッチング溶液によわい素子や、熱やエッチング溶液に弱いフィルム基板を用いて半導体装置を作製することができる。 In addition, since the fundamental wave having a wavelength of about 1 μm is used in the present invention, the contact hole can be formed with almost no damage to the element or the substrate because it is hardly absorbed by the element or the substrate. Therefore, a semiconductor device can be manufactured using an element that is sensitive to heat or an etching solution or a film substrate that is weak against heat or an etching solution.
本発明の実施形態について、以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described below. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(実施の形態1)
本実施の形態では、第1の導電層へのコンタクトホールの形成方法および該コンタクトホールを介して第1の導電層と電気的に接続する第2の導電層の形成方法について図1、図2、図10、及び図11を用いて説明する。
(Embodiment 1)
In this embodiment mode, a method for forming a contact hole in the first conductive layer and a method for forming a second conductive layer electrically connected to the first conductive layer through the contact hole are illustrated in FIGS. This will be described with reference to FIGS. 10 and 11.
まず、絶縁表面を有する基板10上に下地絶縁膜11を形成し、その上に第1の導電層12を形成する。次いで、第1の導電層12を覆う絶縁膜13を形成する。この段階の断面図を図1(A)に示している。
First, the
なお、絶縁表面を有する基板10としては、光透過性を有するガラス基板や石英基板を用いればよい。
Note that a light-transmitting glass substrate or quartz substrate may be used as the
また、下地絶縁膜11としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として2層構造を用いた例を示すが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。
As the
また、第1の導電層12は、スパッタ法により膜厚100〜600nmの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングを行う。なお、導電膜は、Ta、W、Ti、Mo、Al、Cu、Siから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。ここではフォトリソグラフィ技術を用いて第1の導電層を形成した例を示すが、特に限定されず、第1の導電層12は、液滴吐出法や印刷法や無電界メッキ法により形成してもよい。第1の導電層12は、後の開口工程で用いるレーザ光を反射してほとんど吸収しない材料を用いることが好ましい。
The first
また、第1の導電層12は、ITO、IZO、ITSOなどの透明導電材料を用いてもよい。後の開口工程で用いるレーザ光を透過してほとんど吸収しない材料を用いることが好ましい。
The first
また、絶縁膜13は、後の開口工程で用いるレーザ光を透過してほとんど吸収しない絶縁材料、例えば酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜を用いる。また、絶縁膜13として、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が構成される絶縁膜を用いてもよい。また、絶縁膜13として、二酸化珪素にリンを添加したPSG(リンシリケートガラス)、二酸化珪素にリン及びボロンを添加したBPSG(ホウ素リンリシケートガラス)、二酸化珪素にフッ素を添加したSiOF、ポリイミド、ポリアリルエーテルやフッ素が添加されたポリフルオロアリエーテルに代表される芳香族エーテル、芳香族炭化水素、BCB(Benzocyclobutene)に代表されるシクロブタン誘導体などを用いることもできる。
As the insulating
また、図1(A)において、絶縁膜13は、平坦な絶縁膜を示しているが、特に限定されず、CVD法やスパッタ法で得られる無機絶縁膜であってもよい。絶縁膜13が平坦でなくとも、本発明は、レーザ光を用いて複数の開口を形成することができる。
In FIG. 1A, the insulating
本実施の形態では、絶縁膜13は、材料を塗布法や液滴吐出法を用いて塗布または吐出した後、乾燥、焼成を行って形成する。
In this embodiment mode, the insulating
次いで、図1(B)に示すように、絶縁膜13中にレーザ光を照射して貫通した開口16を複数形成する。ここでは、レーザ光として超短光パルスレーザから射出されるレーザ光を用いる。透光性を有する材料に対して、超短光パルスレーザを集光することにより、当該超短光パルスレーザが集光された位置たる集光点のみに多光子吸収を生じさせ、閉じられた孔を形成し、集光点を移動させて一つの貫通した開口を形成することが出来る。レーザ光のパルス幅が10−4秒〜10−2秒では絶縁膜13に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて絶縁膜13に吸収させることができる。超短光パルスレーザによる開口の作製方法について図2(A)及び図2(B)を用いて説明する。
Next, as shown in FIG. 1B, a plurality of
超短光パルスレーザ発振器101は、パルス幅がフェムト秒(10−15秒)台で発振するレーザ発振器を用いる。該超短光パルスレーザ発振器101として用いることができるのは、サファイヤ、YAG、セラミックスYAG、セラミックスY2O3、KGW(ポタシウムガドリ二ウムタングステン)、Mg2SiO4、YLF、YVO4、GdVO4などの結晶に、Nd、Yb、Cr、Ti、Ho、Erなどのドーパントを添加したレーザなどが挙げられる。超短光パルスレーザ発振器101から射出されたレーザ光をミラー102で反射した後、高い開口数の対物レンズ103により試料104、ここでは基板上に設けられた絶縁膜13中にレーザ光を集光する(図2(A)参照。)。この結果、集光点近傍において絶縁膜中に孔を形成することができる。また、XYZステージ105を用いて集光点を移動させることにより、絶縁膜13に所望の開口を作製する。図2(B)に開口形成の途中を示す断面図を示す。図2(B)において、貫通していない開口を孔17として示している。
The ultrashort optical
なお、本明細書で超短光パルスレーザとは、パルス幅が1フェムト秒以上10ピコ秒以下で固体レーザから発振されたレーザビームを指す。なお、本発明におけるレーザ光の尖頭出力の範囲は、1GW/cm2〜1TW/cm2とする。 Note that the ultrashort optical pulse laser in this specification refers to a laser beam oscillated from a solid-state laser with a pulse width of 1 femtosecond or more and 10 picoseconds or less. The range of peak output of laser light in the present invention is directed to 1GW / cm 2 ~1TW / cm 2 .
超短光パルスレーザでは、エネルギー密度の高いビーム中央部だけで加工が出来るため、通常のレーザでは、レーザ波長以下の加工は困難であるが、超短光パルスレーザを用いることで微細加工、即ちレーザ波長以下の加工が可能となる。 With an ultrashort optical pulse laser, processing is possible only at the center of the beam with a high energy density, so it is difficult to process with a normal laser below the laser wavelength. However, by using an ultrashort optical pulse laser, fine processing, Processing below the laser wavelength is possible.
絶縁膜13に用いられる材料は、超短光パルスレーザの波長の光に対して透光性を有する材料、即ち超短光パルスレーザの波長の光を吸収しない材料、更に詳しくは超短光パルスレーザの波長よりもエネルギーギャップの大きい材料を用いる必要がある。透光性を有する材料内部で超短光パルスレーザを集光することにより、当該超短光パルスレーザが集光された位置たる集光点のみに多光子吸収を生じさせ、孔を形成することが出来る。なお、多光子吸収とは、複数個の光子を同時に吸収して、光子のエネルギーの和に相当する固有状態に遷移することである。該遷移により、吸収されない波長領域の光を吸収することが可能であり、光エネルギー密度が十分に大きい集光点において、孔を形成することが出来る。なお、ここで言う「同時」とは10−14秒以下の時間内に発生する2つの事象を意味する。
The material used for the insulating
ここで、レーザビーム直接描画装置について、図10を用いて説明する。図10に示すように、レーザビーム描画装置1001は、レーザビームを照射する際の各種制御を実行するパーソナルコンピュータ1002(以下、PCと示す。)と、レーザビームを出力するレーザ発振器1003と、レーザ発振器1003の電源1004と、レーザビームを減衰させるための光学系1005(NDフィルタ)と、レーザビームの強度を変調するための音響光学変調器1006(AOM)と、レーザビームの断面の拡大または縮小をするためのレンズ、光路の変更するためのミラー等で構成される光学系1007、Xステージ及びYステージを有する基板移動機構1009と、PCから出力される制御データをデジタルーアナログ変換するD/A変換部1010と、D/A変換部から出力されるアナログ電圧に応じて音響光学変調器1006を制御するドライバ1011と、基板移動機構1009を駆動するための駆動信号を出力するドライバ1012とを備えている。
Here, a laser beam direct writing apparatus will be described with reference to FIG. As shown in FIG. 10, a laser
レーザ発振器1003としては、パルス幅がフェムト秒(10−15秒)台で発振するレーザ発振器を用いる。
As the
次に、レーザビーム直接描画装置を用いたレーザ光の照射方法について述べる。基板1008が基板移動機構1009に装着されると、PC1002は図外のカメラによって、基板に付されているマーカーの位置を検出する。次いで、PC1002は、検出したマーカーの位置データと、予め入力されている描画パターンデータとに基づいて、基板移動機構1009を移動させるための移動データを生成する。この後、PC1002が、ドライバ1011を介して音響光学変調器1006の出力光量を制御することにより、レーザ発振器1003から出力されたレーザビームは、光学系1005によって減衰された後、音響光学変調器1006によって所定の光量になるように光量が制御される。
Next, a laser beam irradiation method using a laser beam direct drawing apparatus will be described. When the
一方、音響光学変調器1006から出力されたレーザビームは、光学系1007で光路及びビーム形を変化させ、レンズで集光した後、基板上の絶縁膜に該ビームを照射して、孔を形成する。このとき、PC1002が生成した移動データに従い、基板移動機構1009をZ方向に移動制御する。この結果、所定の場所にレーザビームが照射され、孔がZ方向に連結されて柱状の開口形成が絶縁膜に行われる。基板移動機構1009をX方向及びY方向に移動制御すれば、絶縁膜に基板面と水平な方向に孔が形成される。
On the other hand, the laser beam output from the acousto-
また、短波長のレーザ光ほど、ビーム径を短く集光することが可能である。このため、短波長のレーザビームを照射することで、微細な径の開口を形成することができる。 Further, the shorter the laser beam, the shorter the beam diameter can be collected. For this reason, the opening of a fine diameter can be formed by irradiating the laser beam of a short wavelength.
また、パターン表面でのレーザビームのスポット形状は、点状、円形、楕円形、矩形、または線状(厳密には細長い長方形状)となるように光学系で加工することが可能である。 Further, the spot shape of the laser beam on the pattern surface can be processed by an optical system so as to be a dot shape, a circle shape, an ellipse shape, a rectangle shape, or a line shape (strictly, a long and narrow rectangle shape).
なお、ここでは、基板を移動して選択的にレーザビームを照射しているが、本発明はこれに限定されず、レーザビームをZ方向、X方向、Y方向に移動してレーザビームを照射することができる。この場合、光学系1007にポリゴンミラーやガルバノミラー、音響光学偏向器(Acoust−Optic Deflector;AOD)を用いることが好ましい。
Here, the laser beam is selectively irradiated by moving the substrate, but the present invention is not limited to this, and the laser beam is irradiated by moving the laser beam in the Z direction, the X direction, and the Y direction. can do. In this case, it is preferable to use a polygon mirror, a galvanometer mirror, or an acousto-optic deflector (AOD) for the
次いで、複数の貫通した開口16に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、第2の導電層19を形成する(図1(C)参照。)。第2の導電層19の形成は、液滴吐出手段18を用いて行う。液滴吐出手段18とは、組成物の吐出口を有するノズルや、1つまたは複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段18が具備するノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には10pl以下)に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。
Next, a composition containing conductive particles is discharged by a droplet discharge method so as to overlap with the plurality of
吐出口から吐出する組成物は、導電性粒子を溶媒に溶解または分散させたものを用いる。導電性粒子とは、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の金属、Cd、Znの金属硫化物、Fe、Ti、Si、Ge、Zr、Baなどの酸化物、ハロゲン化銀等の微粒子、または分散性ナノ粒子に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解または分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は50cp以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、40mN/m以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。 A composition in which conductive particles are dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. The conductive particles include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, metal sulfides of Cd and Zn, Fe, Ti, Si, Ge, Zr, Ba, and the like. It corresponds to fine particles such as oxides, silver halides, or dispersible nanoparticles. However, it is preferable to use a composition in which any one of gold, silver, and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone are used. The viscosity of the composition is preferably 50 cp or less, in order to prevent the drying from occurring or to smoothly discharge the composition from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application.
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法または湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、約0.01〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。 Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. 1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is about 0.01 to 10 μm. However, when formed by a gas evaporation method, the nanoparticles protected by the dispersant are as fine as about 7 nm, and these nanoparticles are aggregated in the solvent when the surface of each particle is covered with a coating agent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.
ここで、液滴吐出装置について、図11を用いて説明する。液滴吐出手段1103の個々のヘッド1105、1112は制御手段1107に接続され、それがコンピュータ1110で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板1100上に形成されたマーカー1111を基準に行えば良い。或いは、基板1100の縁を基準にして基準点を確定させても良い。これを電荷結合素子(CCD)や相補型金属酸化物半導体(CMOS)を利用したイメージセンサなどの撮像手段1104で検出し、画像処理手段1109にてデジタル信号に変換したものをコンピュータ1110で認識して制御信号を発生させて制御手段1107に送る。勿論、基板1100上に形成されるべきパターンの情報は記憶媒体1108に格納されたものであり、この情報を基にして制御手段1107に制御信号を送り、液滴吐出手段1103の個々のヘッド1105、1112を個別に制御することができる。吐出する材料は、材料供給源1113、1114より配管を通してヘッド1105、1112に供給される。図11では、液滴吐出手段1103の個々のヘッド1105、1112の並んだ距離が基板の幅と一致しているが、液滴吐出手段1103の個々のヘッド1105、1112の並んだ距離より大きな幅を持つ大型基板にも繰り返し走査することでパターンの形成可能な液滴吐出装置である。その場合、ヘッド1105、1112は、基板上を矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
Here, the droplet discharge device will be described with reference to FIG. The individual heads 1105 and 1112 of the droplet discharge means 1103 are connected to the control means 1107, which can draw a pre-programmed pattern under the control of the
次いで、加熱処理またはレーザ光の照射によって配線材料の焼成を行い、除去すると共に、導電性粒子の溶融、焼結、及び癒着のいずれか一つまたは複数の反応を進行させる。 Next, the wiring material is baked and removed by heat treatment or laser light irradiation, and at least one reaction of melting, sintering, and adhesion of the conductive particles is allowed to proceed.
また、図1(D)に第2の導電層19を形成した後の状態を示す上面図の一例を示す。なお、図1(C)は、図1(D)中の鎖線A−Bで切断した断面図に相当する。
FIG. 1D shows an example of a top view showing a state after the second
図1(D)に示すように、多数の貫通した開口(ここでは10個)が設けられ、それらを介して第2の導電層19が第1の導電層12と電気的に接続されている。なお、開口の個数は10個に限定されないことは言うまでもなく、また、開口の配置も特に限定されない。
As shown in FIG. 1D, a large number of through openings (here, 10) are provided, and the second
また、微小な貫通した開口16同士の間の絶縁物がスペーサとなり、第2の導電層の表面に凹みが生じることを防いでいる。また、第2の導電層19の配線幅を均一にすることができる。なお、第2の導電層の幅Wと、1つの貫通した開口の径Dは、2D<Wを満たす。
In addition, an insulator between the minute through
(実施の形態2)
本実施の形態では、実施の形態1と開口の断面形状が異なる例を図3(A)、図3(B)、図3(C)に示す。実施の形態1と異なる部分を詳細に説明し、図3において、図1と同じ部分は同一の符号を用いることとする。
(Embodiment 2)
In this embodiment, examples in which the cross-sectional shape of the opening is different from that in
なお、図1において、開口の断面形状を柱状で示したが、本発明は、これに限定されるものではなく、図3に示すように複数の開口が絶縁膜中で繋がった構造の開口形状としてもよい。 In FIG. 1, the cross-sectional shape of the opening is shown in a columnar shape, but the present invention is not limited to this, and an opening shape having a structure in which a plurality of openings are connected in an insulating film as shown in FIG. It is good.
まず、実施の形態1と同様に、絶縁表面を有する基板10上に下地絶縁膜11と、第1の導電層12とを形成する。
First, as in
次いで、10−4秒〜10−2秒のパルス幅のレーザ光に対して透光性を有する材料からなる絶縁膜を形成した後、超短光パルスレーザ光を照射して貫通した開口26を有する絶縁膜23を得る。絶縁膜に対して、超短光パルスレーザを集光することにより、当該超短光パルスレーザが集光された位置たる集光点のみに多光子吸収を生じさせ、閉じられた孔を形成し、集光点を移動させて一つの貫通した開口を形成することが出来る。レーザ光のパルス幅が10−4秒〜10−2秒では絶縁膜23に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて絶縁膜23に吸収させることができる。
Next, after forming an insulating film made of a material having translucency with respect to a laser beam having a pulse width of 10 −4 seconds to 10 −2 seconds, an
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
Note that the detailed description of the opening formation by the laser light is shown in
図3(A)に示すような複雑な断面形状を有する開口26は、レーザ光を照射しながら焦点位置をZ方向、X方向またはY方向に移動することによって形成できる。
The
次いで、開口26に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、第2の導電層29を形成する(図3(B)参照。)。第2の導電層29の形成は、液滴吐出手段28を用いて行う。
Next, the second
第2の導電層29を形成する際、絶縁膜23表面の一つ開口に対して組成物を吐出すると、開口内部の空気は、他の開口から押し出される。このように複数の開口が絶縁膜中で繋がった構造とすることで、複雑な形状の開口内部に気泡が残ることなく導電性粒子を充填することができる。
When forming the second
次いで、加熱処理またはレーザ光の照射によって焼成を行い、除去すると共に、導電性粒子の溶融、焼結、及び癒着のいずれか一つまたは複数の反応を進行させる。 Next, baking is performed by heat treatment or laser light irradiation and removal, and at least one reaction of melting, sintering, and adhesion of the conductive particles is allowed to proceed.
加熱処理の際、複数の開口から気泡を外気に押しだし、複雑な形状の開口内部に気泡を残すことなく導電性粒子を充填させてもよい。 During the heat treatment, bubbles may be pushed out from a plurality of openings to the outside, and the conductive particles may be filled without leaving the bubbles inside the openings having a complicated shape.
また、図3(C)に第2の導電層29を形成した後の状態を示す上面図の一例を示す。なお、図3(B)は、図3(C)中の鎖線A−Bで切断した断面図に相当する。
FIG. 3C shows an example of a top view showing a state after the second
図3(C)に示すように開口の数は6個であるが、3つの開口はそれぞれ絶縁膜中で繋がっており、合計2個の複雑な形状の開口と呼べる。また、実施の形態1と比較して、絶縁表面に設けられた開口は少ないが、第1導電層と第2の導電層との接触面積は本実施の形態のほうが大きい。なお、開口の個数は2個に限定されないことは言うまでもなく、また、開口の配置も特に限定されない。 As shown in FIG. 3C, the number of openings is six. However, the three openings are connected in the insulating film, and can be called a total of two openings having a complicated shape. In addition, the number of openings provided on the insulating surface is smaller than that in the first embodiment, but the contact area between the first conductive layer and the second conductive layer is larger in this embodiment. Needless to say, the number of openings is not limited to two, and the arrangement of the openings is not particularly limited.
また、微小な貫通した開口26同士の間の絶縁物が第2の導電層の表面位置を保持するスペーサとなり、第2の導電層の表面に凹みが生じることを防いでいる。また、第2の導電層29の配線幅を均一にすることができる。
Further, the insulator between the minute through
また、本実施の形態は実施の形態1と自由に組み合わせることができる。
Further, this embodiment mode can be freely combined with
(実施の形態3)
本実施の形態では、レーザ光とエッチングとを組み合わせて複数の開口を形成する例を図4に説明する。実施の形態1と異なる部分を詳細に説明し、図4において、図1と同じ部分は同一の符号を用いることとする。
(Embodiment 3)
In this embodiment, an example in which a plurality of openings are formed by combining laser light and etching will be described with reference to FIG. Parts different from those of the first embodiment will be described in detail. In FIG. 4, the same parts as those in FIG.
次いで、10−4秒〜10−2秒のパルス幅のレーザ光に対して透光性を有する材料からなる絶縁膜を形成した後、超短光パルスレーザ光を照射して閉じている孔37を有する絶縁膜33を得る。絶縁膜に対して、超短光パルスレーザを集光することにより、当該超短光パルスレーザが集光された位置たる集光点のみに多光子吸収を生じさせ、閉じられた孔を形成し、集光点を移動させて一つの貫通した開口を形成することが出来る。レーザ光のパルス幅が10−4秒〜10−2秒では絶縁膜33に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて絶縁膜33に吸収させることができる。
Next, after forming an insulating film made of a material having translucency with respect to a laser beam having a pulse width of 10 −4 seconds to 10 −2 seconds, the
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
Note that the detailed description of the opening formation by the laser light is shown in
図4(A)に示すように、閉じている孔37は、光学系15によって焦点を形成し、レーザ光を照射しながら焦点位置を移動することによって形成される。
As shown in FIG. 4A, the
次いで、図4(B)に示すように、絶縁膜の表面をエッチングして、薄膜化する。このエッチングによって、閉じている孔37の上方の絶縁膜を除去し、閉じている孔37を貫通した開口36とすることができる。この段階で、貫通した複数の開口36を有する絶縁膜34を得る。なお、図4(B)に示す点線は、エッチング前の絶縁膜表面を示している。
Next, as shown in FIG. 4B, the surface of the insulating film is etched to reduce the thickness. By this etching, the insulating film above the
また、エッチングに代えて、研磨(CMPなど)により絶縁膜の薄膜化を行ってもよい。 Further, the insulating film may be thinned by polishing (such as CMP) instead of etching.
次いで、貫通した複数の開口36に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、第2の導電層39を形成する(図4(C)参照。)。第2の導電層39の形成は、液滴吐出手段38を用いて行う。
Next, a composition containing conductive particles is discharged using a droplet discharge method so as to overlap with the plurality of
次いで、加熱処理またはレーザ光の照射によって焼成を行い、除去すると共に、導電性粒子の溶融、焼結、及び癒着のいずれか一つまたは複数の反応を進行させる。 Next, baking is performed by heat treatment or laser light irradiation and removal, and at least one reaction of melting, sintering, and adhesion of the conductive particles is allowed to proceed.
本実施の形態により、比較的深さの浅い貫通口を絶縁膜に形成することができる。 According to this embodiment, a relatively shallow through hole can be formed in the insulating film.
また、本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることができる。
Further, this embodiment mode can be freely combined with
(実施の形態4)
本実施の形態では、実施の形態1と開口の断面形状が異なる例を図5(A)、図5(B)、図5(C)に示す。実施の形態1と異なる部分を詳細に説明し、図5において、図1と同じ部分は同一の符号を用いることとする。
(Embodiment 4)
In this embodiment, an example in which the cross-sectional shape of the opening is different from that in
本実施の形態では、開口の断面形状が湾曲した形状である例を示す。 In this embodiment, an example in which the cross-sectional shape of the opening is a curved shape is shown.
まず、実施の形態1と同様に、絶縁表面を有する基板10上に下地絶縁膜11と、第1の導電層12とを形成する。
First, as in
次いで、レーザ光に対して透光性を有する材料からなる絶縁膜を形成した後、超短光パルスレーザ光を照射して貫通した開口46を有する絶縁膜43を得る。レーザ光のパルス幅が10−4秒〜10−2秒では絶縁膜43に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて絶縁膜43に吸収させることができる。
Next, after forming an insulating film made of a material having a light-transmitting property with respect to the laser light, an insulating
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
Note that the detailed description of the opening formation by the laser light is shown in
図5(A)に示すような湾曲した断面形状を有する開口46は、例えば、レーザ光を照射しながら焦点位置をX方向またはY方向に移動した後、Z方向に移動させ、再びX方向またはY方向に移動させることを繰り返すことによって形成できる。
The
なお、湾曲した断面形状を有する開口46は、第1の導電層12の側面を露出させている。
Note that the
次いで、貫通した複数の開口46に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、第2の導電層49を形成する(図5(B)参照。)。第2の導電層49の形成は、液滴吐出手段48を用いて行う。本実施の形態において、開口の断面形状は湾曲しているため、スムーズに導電性粒子を含む組成物を開口内部に充填できる。
Next, a composition containing conductive particles is discharged using a droplet discharge method so as to overlap with the plurality of
次いで、加熱処理またはレーザ光の照射によって焼成を行い、除去すると共に、導電性粒子の溶融、焼結、及び癒着のいずれか一つまたは複数の反応を進行させる。 Next, baking is performed by heat treatment or laser light irradiation and removal, and at least one reaction of melting, sintering, and adhesion of the conductive particles is allowed to proceed.
また、図5(C)に第2の導電層49を形成した後の状態を示す上面図の一例を示す。なお、図5(B)は、図5(C)中の鎖線A−Bで切断した断面図に相当する。また、図5(C)において、楕円形状と、円形状との2種類の開口を形成した例を示している。即ち、3つの楕円形状の開口と、1つの円形状の開口との合計4つの開口が形成されている。このように、本発明は、レーザ光の焦点位置を自在に調節することにより複数種類の開口を形成することができる。
FIG. 5C shows an example of a top view showing a state after the second
本実施の形態により、貫通した開口46の断面形状を湾曲させ、第1の導電層12の側面で第2の導電層49と電気的な導通を行うことができる。従って、第1の導電層12と第2の導電層49とが重ならないように配置することができる。このような配置とすることによって、第1導電層12と第2の導電層49との間に形成される寄生容量を低減できる。
According to the present embodiment, the cross-sectional shape of the penetrating
また、本実施の形態は実施の形態1、実施の形態2、または実施の形態3と自由に組み合わせることができる。
Further, this embodiment mode can be freely combined with
(実施の形態5)
本実施の形態では、本発明のレーザ光による開口を用いてTFTを形成する例を図6に示す。
(Embodiment 5)
In this embodiment mode, an example in which a TFT is formed by using an opening by a laser beam of the present invention is shown in FIG.
まず、絶縁表面を有する基板200上に下地絶縁膜201を形成する。絶縁表面を有する基板200としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。プラスチック基板としては、フィルム状のプラスチック基板、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)などのプラスチック基板が好ましい。また、耐熱性を有するプラスチック基板、例えば直径数nmの無機粒子が有機ポリマーマトリックスに分散した材料をシート状に加工したプラスチック基板を用いてもよい。
First, the
下地絶縁膜201としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxNy)等の絶縁膜を用いる。代表的な一例は下地絶縁膜11として2層構造から成り、SiH4、NH3、及びN2Oを反応ガスとして成膜される窒化酸化珪素膜を50〜100nm、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜を100〜150nmの厚さに積層形成する構造が採用される。また、下地絶縁膜201の一層として膜厚10nm以下の窒化シリコン膜(SiN膜)、或いは酸化窒化珪素膜(SiNxOy膜(X>Y))を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜とを順次積層した3層構造を用いてもよい。ここでは下地絶縁膜201を形成した例を示したが、特に必要でなければ設ける必要はない。
As the
次いで、ゲート絶縁膜となる第1の絶縁膜202を形成する。第1の絶縁膜202としては、後の開口工程で用いるレーザ光の基本波を透過してほとんど吸収しない材料を用いることが好ましい。第1の絶縁膜202としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜を用いる。また、第1の絶縁膜202として、ポリシラザンやシロキサンポリマーを含む溶液を塗布焼成して得られる膜、光硬化性有機樹脂膜、熱硬化性有機樹脂膜などを用いてもよい。
Next, a first
次いで、半導体膜を形成する。半導体膜は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法や熱CVD法で作製されるアモルファス半導体膜、或いは微結晶半導体膜で形成する。本実施の形態では、半導体膜として、アモルファスシリコン膜を用いた例を示す。また、半導体膜として、スパッタ法やPLD(Palse Laser Deposition)法で作製されるZnOや亜鉛ガリウムインジウムの酸化物を用いてもよいが、その場合にはゲート絶縁膜をアルミニウムやチタンを含む酸化物とすることが好ましい。また、半導体膜として塗布法や液滴吐出法や蒸着法で作製されるペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等などの有機材料を用いてもよい。 Next, a semiconductor film is formed. The semiconductor film is formed using an amorphous semiconductor film or a microcrystalline semiconductor film which is manufactured by a vapor deposition method, a sputtering method, or a thermal CVD method using a semiconductor material gas typified by silane or germane. In this embodiment, an example in which an amorphous silicon film is used as a semiconductor film is described. In addition, as the semiconductor film, an oxide of ZnO or zinc gallium indium manufactured by a sputtering method or a PLD (Pulse Laser Deposition) method may be used. In that case, the gate insulating film is an oxide containing aluminum or titanium. It is preferable that Also, organic materials such as pentacene, tetracene, thiophene oligomer derivatives, phenylene derivatives, phthalocyanine compounds, polyacetylene derivatives, polythiophene derivatives, cyanine dyes, etc., which are produced by a coating method, a droplet discharge method or a vapor deposition method can be used as a semiconductor film. Good.
次いで、導電性を有する半導体膜を形成する。導電性を有する半導体膜としてはn型またはp型の不純物が添加されてn型またはp型の導電型を示す半導体膜を用いる。n型の半導体膜は、シランガスとフォスフィンガスを用いたPCVD法で形成すれば良い。本実施の形態では、導電性を有する半導体膜として、リンを含むシリコン膜を用いた例を示す。なお、半導体膜としてペンタセンなどの有機材料を用いる場合は、導電性を有する半導体膜に代えて電荷輸送層を用い、例えば正孔輸送層として機能するトリフェニルジアミン、電子輸送層として機能するオキサジアゾールを用いればよい。 Next, a conductive semiconductor film is formed. As the conductive semiconductor film, a semiconductor film which is doped with n-type or p-type impurities and exhibits n-type or p-type conductivity is used. The n-type semiconductor film may be formed by a PCVD method using silane gas and phosphine gas. In this embodiment, an example in which a silicon film containing phosphorus is used as a conductive semiconductor film is described. When an organic material such as pentacene is used as the semiconductor film, a charge transport layer is used instead of the conductive semiconductor film, for example, triphenyldiamine that functions as a hole transport layer, or oxadi that functions as an electron transport layer. An azole may be used.
次いで、公知のフォトリソ技術を用いたパターニングを行って、島状の半導体層207、導電性を有する半導体層206を得る。なお、公知のフォトリソ技術に代えて、液滴吐出法や印刷法(凸版、平版、凹版、スクリーンなど)を用いてマスクを形成し、選択的にエッチングを行ってもよい。
Next, patterning using a known photolithography technique is performed to obtain an island-shaped
次いで、液滴吐出法により導電性材料(Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等)を含む組成物を選択的に吐出して、配線203、204、209を形成する。図6(A)にはインクジェットヘッド208から導電性材料を含む組成物を吐出している様子を示している。なお、配線203、204、209は液滴吐出法により形成することに限定されず、例えば、スパッタ法を用いて金属膜を形成し、マスクを形成し、選択的にエッチングを行って形成してもよい。
Next, a composition containing a conductive material (Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), etc.)) is selectively discharged by a droplet discharge method to form wiring. 203, 204, and 209 are formed. FIG. 6A shows a state where a composition containing a conductive material is discharged from the
次いで、配線203、204、209をマスクとして導電性を有する半導体層、および半導体層の上部をエッチングして半導体層の一部を露出させる。半導体層の露出させた部分はTFTのチャネル形成領域として機能する箇所である。
Next, the conductive semiconductor layer and the upper portion of the semiconductor layer are etched using the
次いで、チャネル形成領域を不純物汚染から防ぐための保護膜を含む層間絶縁膜211を形成する。保護膜としては、スパッタ法、またはPCVD法により得られる窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。本実施の形態では保護膜を形成した後に水素化処理を行う。また、層間絶縁膜は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることができる。
Next, an
次いで、保護膜を含む層間絶縁膜211に対して超短光パルスレーザ光の照射を行い、複数の第1の開口210を形成する。また、チャネル形成領域にレーザ光が照射されることを防ぐために、基板の裏面側からも超短光パルスレーザ光の照射を行い、複数の第2の開口212も形成する。図6(B)には、光学系205を通過した超短光パルスレーザ光が第2の開口212を形成している断面図を示している。
Next, the
レーザ光のパルス幅が10−4秒〜10−2秒では保護膜を含む層間絶縁膜211に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて保護膜を含む層間絶縁膜211に吸収させることができる。
When the pulse width of the laser light is 10 −4 seconds to 10 −2 seconds, it is not absorbed by the
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
Note that the detailed description of the opening formation by the laser light is shown in
本実施の形態においては、第2の開口212と半導体層207の間の第1の絶縁膜202がゲート絶縁膜となる。従って、第2の開口212の形成によってゲート絶縁膜の膜厚を自由に決定することができる。
In this embodiment mode, the first insulating
次いで、複数の貫通した第1の開口及び第2の開口に重なるように、導電性粒子を含む組成物を液滴吐出法を用いて吐出して、各開口内部に導電性粒子を充填する。そして、焼成を行うと導電性粒子が溶融して集合して100nm程度の結晶となり、ゲート電極、ゲート配線214、215、および接続配線213を形成する(図6(C)参照。)。本実施の形態においては、異なる層に配置されたゲート電極とゲート配線を同時、且つ、同一材料で形成することが可能である。
Next, a composition containing conductive particles is discharged using a droplet discharge method so as to overlap the plurality of first openings and second openings penetrating, and the inside of each opening is filled with the conductive particles. Then, when baking is performed, the conductive particles are melted and aggregated to form crystals of about 100 nm, so that gate electrodes, gate wirings 214 and 215, and
この段階でチャネルエッチ型のTFTが完成する。本実施の形態において、層間絶縁膜を形成した後にゲート電極を形成するという工程順序が大きな特徴の一つである。 At this stage, a channel etch type TFT is completed. In this embodiment mode, one of the major features is a process sequence in which a gate electrode is formed after an interlayer insulating film is formed.
図6(C)の段階でのTFTの上面図の一例を図6(D)に示す。図6(D)中において、鎖線A−B断面が図6(C)の断面図と対応している。なお、対応する部位には同じ符号を用いている。 An example of a top view of the TFT at the stage of FIG. 6C is shown in FIG. In FIG. 6D, a cross-sectional view taken along chain line AB corresponds to the cross-sectional view of FIG. Note that the same reference numerals are used for corresponding parts.
図6(D)に示すように、2つのチャネル形成領域を有するダブルゲート型のTFTである。ゲート配線214、215は、Z方向(基板面に垂直な方向)に形成された第3の開口216と、Y方向に形成された第2の開口212を介して電気的に接続されている。なお、第3の開口216は、第1の開口または第2の開口の形成と同様にレーザ光を用いて形成したものである。
As shown in FIG. 6D, a double-gate TFT having two channel formation regions. The gate wirings 214 and 215 are electrically connected through a
また、第2の開口212と第3の開口216は層間絶縁膜内部で繋がっている。また、第3の開口216は、第1の開口210と深さが異なっている。また、接続配線213は第1の開口210を介して配線209と電気的に接続されている。
Further, the
また、本実施の形態において、第1の開口と第2の開口の形成順序は特に限定されず、第2の開口を先に形成してもよい。また、第3の開口は、第2の開口を形成する際にそのまま連続的にレーザ光の焦点位置を移動させて形成してもよい。 In this embodiment mode, the order of forming the first opening and the second opening is not particularly limited, and the second opening may be formed first. Further, the third opening may be formed by continuously moving the focal position of the laser light as it is when the second opening is formed.
また、接続配線213を画素電極として、アクティブマトリクス型の液晶表示装置を作製することができる。また、接続配線213と重なる第1の電極、第1の端部を覆う隔壁を形成し、第1の電極上に有機化合物を含む層と第2の電極を積層形成してアクティブマトリクス型の発光表示装置も作製することができる。
In addition, an active matrix liquid crystal display device can be manufactured using the
本実施の形態により、後からゲート電極を形成するため、平坦な絶縁表面に半導体層207を形成することができ、ゲート電極の形成のための開口を半導体層へダメージなく形成することができる。従って、半導体層は塗布法で形成されることが可能であるため、有機材料を半導体層に用いる場合に有効である。
In accordance with this embodiment mode, the gate electrode is formed later, the
また、本実施の形態により、開口の形成をレーザ光で行うため、TFTの作製工程を比較的少ないものとすることができる。 In addition, according to this embodiment mode, since the opening is formed with laser light, the number of TFT manufacturing steps can be relatively small.
また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、または実施の形態4と自由に組み合わせることができる。
Further, this embodiment mode can be freely combined with
(実施の形態6)
本実施の形態では、実施の形態5とは異なるTFTを形成する例を図7に示す。
(Embodiment 6)
In this embodiment mode, an example of forming a TFT different from that in
まず、絶縁表面を有する基板300上に下地絶縁膜301を形成する。絶縁表面を有する基板300としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。後の工程でレーザ光を基板を通過させずに開口を形成する場合にはセラミックス基板、半導体基板、金属基板等も用いることができる。
First, the
下地絶縁膜301としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxNy)等の絶縁膜を用いる。
As the
次いで、下地絶縁膜301上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜上にレジスト膜を形成した後、レーザ光を走査して露光を行った第1のレジストマスクを用いて所望の形状にパターニングして形成する。この半導体層の厚さは25〜80nm(好ましくは30〜70nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。
Next, a semiconductor layer is formed over the
次いで、第1のレジストマスクを除去した後、半導体層を覆うゲート絶縁膜303を形成する。ゲート絶縁膜303はプラズマCVD法またはスパッタ法または熱酸化法を用い、厚さを1〜200nmとする。ゲート絶縁膜303としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る膜を形成する。
Next, after removing the first resist mask, a
次いで、ゲート絶縁膜303上にレジスト膜を形成した後、レーザ光を走査して露光を行った第2のレジストマスクを形成する。第2のレジストマスクをマスクとし、イオンドーピング法またはイオン注入法を用いて、半導体層にp型またはn型を付与する不純物元素を選択的に添加する。こうして、不純物元素が添加された領域は、不純物領域304、306、307となる。また、第2のレジストマスクに覆われ、不純物元素が添加されなかった領域302は、TFTのチャネル形成領域として機能する。
Next, after a resist film is formed over the
この後、第2のレジストマスクを除去し、半導体層に添加された不純物元素の活性化および水素化を行う。 Thereafter, the second resist mask is removed, and the impurity element added to the semiconductor layer is activated and hydrogenated.
次いで、図7(A)に示すように、平坦性を有する層間絶縁膜319を形成する。層間絶縁膜319としては、透光性を有する無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いる。また、層間絶縁膜319に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むSiOx膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB−K1、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS−5PHが挙げられる。
Next, as illustrated in FIG. 7A, an
次いで、レーザ光を用いて複数の第1の開口309を層間絶縁膜319及びゲート絶縁膜303に形成する。複数の第1の開口309は、不純物領域304、307に達するように形成される。また、レーザ光を用いて複数の第2の開口310、311を層間絶縁膜319に形成する。複数の第2の開口310、311は、不純物元素が添加されなかった領域302と重なる位置に形成する。図7(B)には、第2の開口310を形成した後、超短光パルスレーザ光の焦点位置を移動させて、光学系305を通過した超短光パルスレーザ光が第1の開口309を形成している断面図を示している。
Next, a plurality of
レーザ光のパルス幅が10−4秒〜10−2秒では保護膜を含む層間絶縁膜319に吸収されないが、非常に短いパルス幅(ピコ秒台、或いはフェムト秒)のレーザ光を照射することによって多光子吸収を生じさせて保護膜を含む層間絶縁膜319に吸収させることができる。
When the pulse width of the laser beam is 10 −4 seconds to 10 −2 seconds, it is not absorbed by the
なお、レーザ光による開口形成の詳細な説明は、実施の形態1に示したため、ここでは簡単な説明のみとする。
Note that the detailed description of the opening formation by the laser light is shown in
次いで、複数の貫通した第1の開口及び第2の開口に重なるように、3〜7nmの導電性粒子を含む組成物を液滴吐出法を用いて吐出して、各開口内部に導電性粒子を充填する。そして、焼成を行うと導電性粒子が溶融して集合して100nm程度の結晶となり、ゲート電極313、314、およびソース電極またはドレイン電極312、315を形成する(図7(C)参照。)。本実施の形態においては、異なる層に配置されたゲート電極とソース電極を同一材料で形成することが可能である。図7(C)にはインクジェットヘッド308から導電性材料を含む組成物を吐出している様子を示している。
Next, a composition containing conductive particles of 3 to 7 nm is discharged using a droplet discharge method so as to overlap with the plurality of first openings and second openings penetrating the conductive particles. Fill. Then, when baking is performed, the conductive particles are melted and aggregated to form crystals of about 100 nm, so that
この段階でトップゲート型のTFTが完成する。図7(C)に示すように、2つのチャネル形成領域を有するダブルゲート型のTFTである。本実施の形態において、層間絶縁膜を形成した後にゲート電極を形成するという工程順序が大きな特徴の一つである。 At this stage, a top gate type TFT is completed. As shown in FIG. 7C, a double-gate TFT having two channel formation regions. In this embodiment mode, one of the major features is a process sequence in which a gate electrode is formed after an interlayer insulating film is formed.
図7(C)とは異なる面でTFTを切断した一例を図7(D)に示す。図7(C)中において、鎖線C−Dを含む面で切断した断面図が図7(D)と対応している。なお、対応する部位には同じ符号を用いている。 An example in which the TFT is cut in a plane different from that in FIG. 7C is illustrated in FIG. In FIG. 7C, a cross-sectional view taken along a plane including a chain line CD corresponds to FIG. Note that the same reference numerals are used for corresponding parts.
図7(D)に示すように、第2の開口310は層間絶縁膜319内部に伸びており、第2の開口310の底部はゲート絶縁膜303に接している。
As shown in FIG. 7D, the
また、ここでは図示しないが、ゲート電極313、314は、層間絶縁膜319上で同一配線となっている。
Although not shown here, the
また、本実施の形態に示すTFTをスイッチング素子として、アクティブマトリクス型の液晶表示装置を作製することができる。 Further, an active matrix liquid crystal display device can be manufactured using the TFT described in this embodiment as a switching element.
以下に、本実施の形態に示したTFTをスイッチング素子としたアクティブマトリクス型の液晶表示装置の作製方法を示す。 A method for manufacturing an active matrix liquid crystal display device using the TFT described in this embodiment as a switching element is described below.
ソース電極またはドレイン電極315を形成した後に、絶縁膜316を形成する。そして、絶縁膜316にコンタクトホールを形成し、ITOなどで画素電極317を形成する。また、絶縁膜316上にITOなどで端子電極を形成する。
After the source or
次いで、画素電極317を覆うように、配向膜320を形成する。なお、配向膜320は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜320の表面にラビング処理を行う。
Next, an
そして、対向基板323には、透明電極からなる対向電極324と、その上に配向膜322を形成する。そして、閉パターンであるシール材(図示しない)を液滴吐出法により画素部と重なる領域を囲むように形成する。ここでは液晶を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい。
The
次いで、気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる。閉ループのシールパターン内に液晶を1回若しくは複数回滴下する。液晶321の配向モードとしては、液晶分子の配列が光の入射から出射に向かって90°ツイスト配向したTNモードを用いる場合が多い。TNモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。
Next, liquid crystal is dropped under reduced pressure so that bubbles do not enter, and both substrates are bonded together. The liquid crystal is dropped once or a plurality of times in the closed loop seal pattern. As the alignment mode of the
なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも1つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。 Note that the distance between the pair of substrates may be maintained by spraying spherical spacers, forming columnar spacers made of resin, or including a filler in the sealing material. The columnar spacer is made of an organic resin material mainly containing at least one of acrylic, polyimide, polyimide amide, and epoxy, or any one of silicon oxide, silicon nitride, and silicon oxynitride, or a laminated film thereof. It is characterized by being an inorganic material.
次いで、必要でない基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、1面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる。 Next, the unnecessary substrate is divided. In case of multi-chamfering, each panel is divided. In the case of one-sided chamfering, the dividing step can be omitted by attaching a counter substrate that has been cut in advance.
そして、異方性導電体膜を介し、公知の技術を用いてFPCを端子電極に貼りつける。以上の工程で液晶モジュールが完成する。(図8)また、必要があればカラーフィルタなどの光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。 And FPC is affixed on a terminal electrode through an anisotropic conductor film using a well-known technique. The liquid crystal module is completed through the above steps. (FIG. 8) If necessary, an optical film such as a color filter is attached. In the case of a transmissive liquid crystal display device, the polarizing plate is attached to both the active matrix substrate and the counter substrate.
また、本実施の形態に示すTFTを用いて、アクティブマトリクス型の発光表示装置を作製することができる。 Further, an active matrix light-emitting display device can be manufactured using the TFT described in this embodiment.
以下に、本実施の形態に示したTFTを用いたアクティブマトリクス型の発光表示装置の作製方法を示す。ここではTFTをnチャネル型TFTとした例を示す。 A method for manufacturing an active matrix light-emitting display device using the TFT described in this embodiment mode is described below. Here, an example in which the TFT is an n-channel TFT is shown.
ソース電極またはドレイン電極315を形成した後に、絶縁膜316を形成する。そして、絶縁膜316にコンタクトホールを形成し、第1の電極318を形成する。
After the source or
第1の電極318は陰極として機能させることが好ましい。発光を通過させる場合、第1の電極318としては、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物からなる所定のパターンを形成する。また、発光を第1の電極318で反射させる場合、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物からなる所定のパターンを形成して第1の電極318を形成する。
It is preferable that the
次いで、第1の電極318の周縁部を覆う隔壁331を形成する。隔壁(土手ともいう)331は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。
Next, a
次いで、電界発光層として機能する層、即ち、有機化合物を含む層330の形成を行う。有機化合物を含む層330は、積層構造であり、それぞれ蒸着法または塗布法を用いて形成する。例えば、陰極上に電子輸送層(電子注入層)、発光層、正孔輸送層、正孔注入層と順次積層する。
Next, a layer functioning as an electroluminescent layer, that is, a
なお、有機化合物を含む層330の形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。蒸着法を用いる場合、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。また、フルカラー化するためには、発光色(R、G、B)ごとにマスクのアライメントを行えばよい。
Note that plasma treatment in an oxygen atmosphere or heat treatment in a vacuum atmosphere is preferably performed before the formation of the
また、塗り分けを行わず、有機化合物を含む層330として単色の発光を示す材料を用い、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。
Further, full color display can be performed by combining a color filter and a color conversion layer using a material that emits monochromatic light as the
次いで、第2の電極332を形成する。発光素子の陽極として機能する第2の電極332は光を透過する透明導電膜を用いて形成し、例えばITO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。発光素子は、有機化合物を含む層330を第1の電極と第2の電極で挟んだ構成になっている。なお、第1の電極及び第2の電極は仕事関数を考慮して材料を選択する必要があり、そして第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となりうる。
Next, a
また、第2の電極332を保護する保護層を形成してもよい。
In addition, a protective layer for protecting the
次いで、封止基板334をシール材(図示しない)で貼り合わせて発光素子を封止する。なお、シール材で囲まれた領域には透明な充填材333を充填する。充填材333としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。
Next, the sealing
最後にFPCを異方性導電膜により公知の方法で端子電極と貼りつける。 Finally, the FPC is attached to the terminal electrode by a known method using an anisotropic conductive film.
以上の工程により、図9に示すようなアクティブマトリクス型発光装置が作製できる。 Through the above steps, an active matrix light-emitting device as shown in FIG. 9 can be manufactured.
また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、実施の形態4、または実施の形態5と自由に組み合わせることができる。
Further, this embodiment mode can be freely combined with
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。 The present invention having the above-described configuration will be described in more detail with the following examples.
本実施例では、半導体基板上に多層配線を形成する工程を図12を用いて説明する。 In this embodiment, a process of forming a multilayer wiring on a semiconductor substrate will be described with reference to FIG.
まず、単結晶シリコンからなる半導体基板500を用意する。半導体基板500は、単結晶シリコン基板または化合物半導体基板であり、代表的には、N型またはP型の単結晶シリコン基板、GaAs基板、InP基板、GaN基板、SiC基板、サファイヤ基板、又はZnSe基板である。
First, a
そして、半導体基板の主面(素子形成面または回路形成面)の第1の素子形成領域にn型ウェルを、第2の素子形成領域にp型ウェルをそれぞれ選択的に形成する。 Then, an n-type well is selectively formed in the first element formation region on the main surface (element formation surface or circuit formation surface) of the semiconductor substrate, and a p-type well is selectively formed in the second element formation region.
次いで、第1の素子形成領域と第2の素子形成領域とを区画するための素子分離領域となるフィールド酸化膜503、504、505を形成する。フィールド酸化膜503、504、505は厚い熱酸化膜であり、公知のLOCOS法を用いて形成すればよい。なお、素子分離法は、LOCOS法に限定されず、例えば素子分離領域はトレンチ分離法を用いてトレンチ構造を有していてもよいし、LOCOS構造とトレンチ構造の組み合わせであってもよい。
Next,
次いで、シリコン基板の表面を、例えば熱酸化させることによってゲート絶縁膜を形成する。ゲート絶縁膜は、CVD法を用いて形成してもよく、酸化窒化珪素膜や酸化珪素膜や窒化珪素膜やそれらの積層膜を用いることができる。例えば、熱酸化により得られる膜厚5nmの酸化珪素膜とCVD法で得られる膜厚10nm〜15nmの酸化窒化珪素膜の積層膜を形成する。 Next, a gate insulating film is formed by thermally oxidizing the surface of the silicon substrate, for example. The gate insulating film may be formed by a CVD method, and a silicon oxynitride film, a silicon oxide film, a silicon nitride film, or a stacked film thereof can be used. For example, a stacked film of a silicon oxide film having a thickness of 5 nm obtained by thermal oxidation and a silicon oxynitride film having a thickness of 10 nm to 15 nm obtained by a CVD method is formed.
次いで、ポリシリコン層とシリサイド層との積層膜を全面に形成し、リソグラフィ技術およびドライエッチング技術に基づき積層膜をパターニングすることによってゲート絶縁膜上にポリサイド構造を有するゲート電極506を形成する。ポリシリコン層は低抵抗化するために予め、1021/cm3程度の濃度でリン(P)をドープしておいても良いし、ポリシリコン層を形成した後で濃いn型不純物を拡散させても良い。また、シリサイド層を形成する材料はモリブデンシリサイド(MoSix)、タングステンシリサイド(WSix)、タンタルシリサイド(TaSix)、チタンシリサイド(TiSix)などを適用することが可能であり、公知の方法に従い形成すれば良い。
Next, a laminated film of a polysilicon layer and a silicide layer is formed on the entire surface, and the laminated film is patterned based on a lithography technique and a dry etching technique, thereby forming a
次いで、ゲート絶縁膜を選択的に除去する。こうして、ゲート電極の幅を有するゲート絶縁膜508が形成される。
Next, the gate insulating film is selectively removed. Thus, the
次いで、ゲート電極の側壁にサイドウォール510〜513を形成する。例えば酸化珪素からなる絶縁材料層を全面にCVD法にて堆積させ、かかる絶縁材料層をエッチバックすることによってサイドウォールを形成すればよい。 Next, sidewalls 510 to 513 are formed on the sidewalls of the gate electrode. For example, an insulating material layer made of silicon oxide may be deposited on the entire surface by a CVD method, and the insulating material layer may be etched back to form the sidewall.
次いで、ソース領域およびドレイン領域を形成するために、露出したシリコン基板にイオン注入を行う。CMOSを製造する場合であるので、pチャネル型FETを形成すべき第1の素子形成領域をレジスト材料で被覆し、n型不純物であるヒ素(As)やリン(P)をシリコン基板に注入してソース領域514及びドレイン領域515を形成する。同時に、サイドウォールを通過させてn型不純物が添加された低濃度不純物領域518、519を形成する。また、nチャネル型FETを形成すべき第2の素子形成領域をレジスト材料で被覆し、p型不純物であるボロン(B)をシリコン基板に注入してソース領域516及びドレイン領域517を形成する。また、同時に、サイドウォールを通過させてp型不純物が添加された低濃度不純物領域520、521を形成する。
Next, ion implantation is performed on the exposed silicon substrate to form a source region and a drain region. Since the CMOS is manufactured, the first element formation region where the p-channel FET is to be formed is covered with a resist material, and n-type impurities such as arsenic (As) and phosphorus (P) are implanted into the silicon substrate. Thus, a
次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコン基板における結晶欠陥を回復するために、GRTA法やLRTA法などを用いて活性化処理を行う(図12(A)参照)。 Next, activation processing is performed using a GRTA method, an LRTA method, or the like in order to activate the implanted impurities and recover crystal defects in the silicon substrate generated by the ion implantation (see FIG. 12A). .
次いで、図12(B)に示すように、第1の層間絶縁膜545を形成する。第1の層間絶縁膜545は、プラズマCVD法や減圧CVD法を用いて酸化シリコン膜や酸化窒化シリコン膜などで100〜2000nmの厚さに形成する。さらにその上にリンガラス(PSG)、あるいはボロンガラス(BSG)、もしくはリンボロンガラス(PBSG)の層間絶縁膜を積層してもよい。
Next, as shown in FIG. 12B, a first
次いで、図12(B)に示すように、実施の形態1に示した本発明の開口形成方法である超短パルスレーザから射出されるレーザ光を照射して貫通した開口541〜544を形成する。
Next, as shown in FIG. 12B, the
次いで、図12(C)に示すように、開口に対して液滴吐出法により導電性粒子を含む組成物を吐出し、焼成して導電膜551〜554を形成する。本発明により、開口と重なる箇所には凹みができず、導電膜551〜554の上面はほぼ同一面となっている。
Next, as illustrated in FIG. 12C, a composition containing conductive particles is discharged to the opening by a droplet discharge method, and then fired to form
この後、第2の層間絶縁膜561を形成する。そして、同様にして、開口及び導電膜562〜565の形成を行い、図12(D)に示すように多層配線を形成することができる。導電膜551〜554の上面はほぼ同一面となっているため、第2の層間絶縁膜561を貫通する開口の深さを一定とすることができる。
Thereafter, a second
また、半導体基板500としてSOI基板を用い、公知の剥離方法によりシリコン基板と酸化絶縁膜の界面又は層内で剥離することが可能な処理を行うことによりMOSトランジスタを有する回路を剥離することができる。また、剥離したMOSトランジスタを有する回路をフレキシブル基板に接着することにより、半導体装置の薄膜化が可能である。
Further, an SOI substrate is used as the
また、本実施例で示した半導体装置は、MOSトランジスタの他、バイポーラトランジスタ等の様々な半導体装置に適用可能である。また、メモリ、ロジック回路等の回路にも適用可能である。 Further, the semiconductor device shown in this embodiment can be applied to various semiconductor devices such as bipolar transistors in addition to MOS transistors. Further, it can be applied to circuits such as a memory and a logic circuit.
本実施例で作製したFETを集積したICチップを薄膜集積回路、または非接触型薄膜集積回路装置(無線ICタグ、RFID(無線認証、Radio Frequency Identification)とも呼ばれる)として用いることができる。 An IC chip in which FETs manufactured in this embodiment are integrated can be used as a thin film integrated circuit or a non-contact type thin film integrated circuit device (wireless IC tag, also referred to as RFID (Radio Frequency Identification)).
アンテナとして機能する導電層1517が設けられたカード状基板1518に本発明のICチップ1516を貼り付けたIDカードの例を図13に示す。アンテナとして機能する導電層1517も液滴吐出法で形成することができる。また、アンテナとして機能する導電層1517と接続する接続電極とのコンタクトホールの形成を本発明のレーザ光による開口形成技術を用いて形成してもよい。このように、本発明のICチップ1516は、小型、薄型、軽量であり、多種多様の用途が実現し、物品に貼り付けても、その物品のデザイン性を損なうことがない。
An example of an ID card in which an
なお、本発明のICチップ1516は、カード状基板1518に貼り付ける形態に制約されず、曲面や様々な形状の物品に貼り付けることもできる。例えば、ICチップを紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等)、包装用容器類(包装紙やボトル等)、記録媒体(DVDソフトやビデオテープ等)、乗物類(自転車等)、身の回り品(鞄や眼鏡等)、食品類、衣類、生活用品類等に設けて使用することができる。
Note that the
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、または実施の形態6と自由に組み合わせることができる。
Further, this embodiment can be freely combined with
本実施例では、上記実施の形態5または実施の形態6で示される表示パネルを有するモジュールについて、図14を用いて説明する。図14は表示パネル9501と、回路基板9502を組み合わせたモジュールを示している。回路基板9502には、例えば、コントロール回路9504や信号分割回路9505などが形成されている。また、表示パネル9501と回路基板9502とは、接続配線9503で接続されている。表示パネル9501に実施の形態5または実施の形態6で示すような、液晶表示パネル、発光表示パネルを適宜用いることができる。
In this example, a module having the display panel described in
この表示パネル9501は、発光素子が各画素に設けられた画素部9506と、走査線駆動回路9507、選択された画素にビデオ信号を供給する信号線駆動回路9508を備えている。画素部9506の構成は、実施の形態5または実施の形態6と同様である。また、走査線駆動回路9507や信号線駆動回路9508は、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、COG方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により、基板上にICチップで形成される走査線駆動回路9507、信号線駆動回路9508を実装する。
This
本実施例により、低コストで表示モジュールを形成することが可能である。 According to this embodiment, a display module can be formed at low cost.
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、または実施例1と自由に組み合わせることができる。
In addition, this embodiment can be freely combined with
上記実施例において、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)、エレクトロデポジション型画像表示装置等の表示モジュールの開口形成および配線形成に、本発明を適宜適用することができる。 In the above-described embodiments, examples of the liquid crystal display module and the light-emitting display module are shown as the display module. However, the display module is not limited to this, but is not limited to this, DMD (Digital Micromirror Device), PDP (Plasma Display Panel). The present invention can be appropriately applied to the opening formation and wiring formation of display modules such as panels), FEDs (Field Emission Displays), electrophoretic display devices (electronic paper), and electrodeposition type image display devices. it can.
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6と自由に組み合わせることができる。
In addition, this embodiment can be freely combined with
上記実施形態や実施例に示される半導体装置を有する電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)が挙げられる。ここでは、テレビジョン装置の具体例について、図15を参照して説明する。 As an electronic device including the semiconductor device described in any of the above embodiments and examples, a television device (also simply referred to as a television or a television receiver) can be given. Here, a specific example of a television device will be described with reference to FIG.
図15(A)は、テレビジョン装置のブロック図を示し、図15(B)はテレビジョン装置の斜視図を示す。上記実施例に示される液晶モジュールやELモジュールにより、液晶レジビジョン装置やELテレビジョン装置を完成させることができる。 FIG. 15A is a block diagram of a television device, and FIG. 15B is a perspective view of the television device. A liquid crystal registration device or an EL television device can be completed by the liquid crystal module or the EL module shown in the above embodiment.
図15(A)は、テレビジョン装置の主要な構成を示すブロック図である。チューナ9511は映像信号と音声信号を受信する。映像信号は、映像検波回路9512と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路9513と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路9514により処理される。コントロール回路9514は、表示パネル9515の走査線駆動回路9516と信号線駆動回路9517にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路9518を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
FIG. 15A is a block diagram illustrating a main structure of a television device. A
チューナ9511で受信した信号のうち、音声信号は音声検波回路9521に送られ、その出力は音声信号処理回路9522を経てスピーカー9523に供給される。制御回路9524は受信局(受信周波数)や音量の制御情報を入力部9525から受け、チューナ9511や音声信号処理回路9522に信号を送出する。
Of the signals received by the
図15(B)に示すように、モジュールを筐体9531に組みこんで、テレビジョン装置を完成させることができる。液晶モジュールやELモジュールに代表されるモジュールにより、表示画面9532が形成される。また、スピーカー9533、操作スイッチ9534などが適宜備えられている。
As shown in FIG. 15B, a television set can be completed by incorporating a module into a
このテレビジョン装置は、表示パネル9515を含んで構成されることにより、テレビジョン装置のコストダウンを図ることが可能である。また、高精細な表示が可能なテレビジョン装置を作製することが可能である。
This television device includes the
なお、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Note that the present invention is not limited to a television receiver, and is applied to various uses as a display medium of a particularly large area such as a personal computer monitor, an information display board at a railway station or an airport, and an advertisement display board in a street. can do.
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6と自由に組み合わせることができる。
In addition, this embodiment can be freely combined with
本発明の半導体装置、及び電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら電子機器の具体例を図16に示す。 As a semiconductor device and an electronic device of the present invention, a camera such as a video camera or a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a personal computer, a game device, A portable information terminal (mobile computer, cellular phone, portable game machine, electronic book, or the like), an image reproducing device (specifically, Digital Versatile Disc (DVD)) equipped with a recording medium is reproduced, and the image is displayed. A device having a display capable of displaying). Specific examples of these electronic devices are shown in FIGS.
図16(A)はデジタルカメラであり、本体2101、表示部2102、撮像部、操作キー2104、シャッター2106等を含む。なお、図16(A)は表示部2102側からの図であり、撮像部は示していない。本発明により、製造コストを低減したプロセスでデジタルカメラが実現できる。
FIG. 16A shows a digital camera, which includes a
図16(B)はパーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により、製造コストを低減したプロセスでパーソナルコンピュータを実現することができる。
FIG. 16B illustrates a personal computer, which includes a
図16(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、製造コストを低減したプロセスで画像再生装置を実現することができる。
FIG. 16C illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
また、図16(D)は携帯情報端末の斜視図であり、図16(E)は折りたたんで携帯電話として使用する状態を示す斜視図である。図16(D)において、使用者はキーボードのように右手指で操作キー2706aを操作し、左手指で操作キー2706bを操作する。本発明により、製造コストを低減したプロセスで携帯情報端末を実現することができる。 FIG. 16D is a perspective view of a portable information terminal, and FIG. 16E is a perspective view showing a state in which the portable information terminal is folded and used as a mobile phone. In FIG. 16D, the user operates the operation key 2706a with the right hand finger and operates the operation key 2706b with the left hand finger like a keyboard. According to the present invention, a portable information terminal can be realized by a process with reduced manufacturing costs.
図16(E)に示すように、折りたたんだ場合には、片手で本体2701、および筐体2702を持ち、音声入力部2704、音声出力部2705、操作キー2706c、アンテナ2708等を使用する。
As shown in FIG. 16E, in the case of folding, the
なお、図16(D)および図16(E)に示した携帯情報端末は、主に画像および文字を横表示する高画質な表示部2703aと、縦表示する表示部2703bとを備えている。
Note that the portable information terminal illustrated in FIGS. 16D and 16E mainly includes a high-
以上の様に、本発明を実施する、即ち実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、実施例1乃至4のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。 As described above, the present invention is implemented, that is, any one of the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, the fifth embodiment, the sixth embodiment, and the first to fourth embodiments. A variety of electronic devices can be completed using one manufacturing method or structure.
本発明により無線チップ(無線プロセッサ、無線メモリ、無線タグともよぶ)として機能する半導体装置を形成することができる。 According to the present invention, a semiconductor device that functions as a wireless chip (also referred to as a wireless processor, a wireless memory, or a wireless tag) can be formed.
実施例1では半導体基板から切り出したチップをアンテナを有するカードに搭載した例を示したが、TFTを用いて無線チップを形成することもできる。 In the first embodiment, an example in which a chip cut out from a semiconductor substrate is mounted on a card having an antenna is shown. However, a wireless chip can also be formed using a TFT.
本発明より形成することが可能な無線チップの構造について図17を用いて説明する。無線チップは、薄膜集積回路9303及びそれに接続されるアンテナ9304とで形成される。また、薄膜集積回路9303及びアンテナ9304は、カバー材9301、9302により挟持される。薄膜集積回路9303は、接着剤を用いてカバー材に接着してもよい。図17においては、薄膜集積回路9303の一方が、接着剤9305を介してカバー材9301に接着されている。
A structure of a wireless chip that can be formed according to the present invention will be described with reference to FIGS. The wireless chip is formed with a thin film integrated
薄膜集積回路9303は、実施の形態5又は実施の形態6で示されるTFTを用いて形成した後、公知の剥離工程により剥離してカバー材に設ける。また、薄膜集積回路9303に用いられる半導体素子はこれに限定されない。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどを用いることができる。
The thin film integrated
図17で示すように、薄膜集積回路9303のTFT上には層間絶縁膜9311が形成され、層間絶縁膜9311を介してTFTに接続するアンテナ9304が形成される。また、層間絶縁膜9311及びアンテナ9304上には、窒化珪素膜等からなるバリア膜9312が形成されている。
As shown in FIG. 17, an
アンテナ9304は、金、銀、銅等の導電体を有する液滴を液滴吐出法により吐出し、乾燥焼成して形成する。液滴吐出法によりアンテナを形成することで、工程数の削減が可能であり、それに伴うコスト削減が可能である。
The
カバー材9301、9302は、ラミネートフィルム(ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる)、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と、接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルムなどを用いることが好ましい。ラミネートフィルムは、熱圧着により、被処理体とラミネート処理が行われるものであり、ラミネート処理を行う際には、ラミネートフィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。
また、カバー材に紙、繊維、カーボングラファイト等の焼却無公害素材を用いることにより、使用済み無線チップの焼却、又は裁断することが可能である。また、これらの材料を用いた無線チップは、焼却しても有毒ガスを発生しないため、無公害である。 In addition, by using an incineration-free pollution material such as paper, fiber, and carbon graphite for the cover material, the used wireless chip can be incinerated or cut. Further, wireless chips using these materials are non-polluting because they do not generate toxic gas even when incinerated.
なお、図17では、接着剤9305を介してカバー材9301に無線チップを設けているが、該カバー材9301の代わりに、物品に無線チップを貼付けて、使用しても良い。
Note that in FIG. 17, the wireless chip is provided on the
無線チップ9210の用途は広範にわたる。図18にその一例を示すが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図18(A)参照)、包装用容器類(包装紙やボトル等、図18(C)参照)、記録媒体(DVDソフトやビデオテープ等、図18(B)参照)、乗物類(自転車等、図18(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札(図18(E)、図18(F)参照)等の物品に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。
The use of the
無線チップは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。本発明より形成することが可能な無線チップは、基板上に形成した薄膜集積回路を、公知の剥離工程により剥離した後、カバー材に設けるため、小型、薄型、軽量であり、物品に実装しても、デザイン性を損なうことがない。更には、可とう性を有するため、瓶やパイプなど曲面を有するものにも用いることが可能である。 The wireless chip is fixed to the article by being attached to the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin. Forgery can be prevented by providing wireless chips on banknotes, coins, securities, bearer bonds, certificates, etc. In addition, by providing wireless chips in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of inspection systems and rental store systems. The wireless chip that can be formed according to the present invention is small, thin, and lightweight because it is provided on a cover material after a thin film integrated circuit formed over a substrate is peeled off by a known peeling process, and is mounted on an article. However, the design is not impaired. Furthermore, since it has flexibility, it can be used for a bottle or pipe having a curved surface.
また、本発明より形成することが可能な無線チップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられる無線チップに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を簡単に行うことができる。 Further, by applying a wireless chip that can be formed according to the present invention to an object management or distribution system, it is possible to increase the functionality of the system. For example, by reading the information recorded on the wireless chip provided on the tag with a reader / writer provided on the side of the belt conveyor, information such as the distribution process and delivery destination is read, and inspection of goods and distribution of goods Can be done easily.
また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施の形態4、実施の形態5、実施の形態6、または実施例1と自由に組み合わせることができる。
In addition, this embodiment can be freely combined with
本発明により、フォトリソグラフィ法によるエッチング工程数を低減することができるため、材料液のロスおよび廃液量を低減できる。また、本発明は、大量生産上、大型の基板に適している液滴吐出法を用いた製造プロセスを実現できる。 According to the present invention, since the number of etching steps by photolithography can be reduced, the loss of material liquid and the amount of waste liquid can be reduced. In addition, the present invention can realize a manufacturing process using a droplet discharge method suitable for a large substrate in mass production.
10,1008,1100,3010 基板
11,201,301,3011 下地絶縁膜
12 第1の導電層
13,23,33,34,43 絶縁膜
15,205,305,1005,1007 光学系
16、46 貫通した開口
17,37 閉じている孔
18,28,38,48 液滴吐出手段
19,29,39,49 第2の導電層
26,36,541,542,543,544 開口
101 超短光パルスレーザ発振器
102 ミラー
103 対物レンズ
104 試料
105 XYZステージ
200,300 絶縁表面を有する基板
202 第1の絶縁膜
203,204, 209 配線
206 導電性を有する半導体層
207 島状の半導体層
208,308 インクジェットヘッド
210,309 複数の第1の開口
211 保護膜を含む層間絶縁膜
212, 310,311 複数の第2の開口
213 接続配線
214,215 ゲート配線
216 第3の開口
302 不純物元素が添加されなかった領域
303 ゲート絶縁膜
304,306,307 不純物領域
312,315 ソース電極またはドレイン電極
313,314 ゲート電極
316 絶縁膜
317 画素電極
318 第1の電極
319 平坦性を有する層間絶縁膜
320,322 配向膜
321 液晶
323 対向基板
324 対向電極
330 有機化合物を含む層
331 隔壁
332 第2の電極
333 透明な充填材
334 封止基板
500 半導体基板
503,504,505 フィールド酸化膜
506 ゲート電極
508 ゲート絶縁膜
510,511,512,513 サイドウォール
514,516 ソース領域
515,517 ドレイン領域
518,519,520,521 低濃度不純物領域
545 第1の層間絶縁膜
551,552,553,554,562,563,564,565 導電膜
561 第2の層間絶縁膜
1001 レーザビーム描画装置
1002 パーソナルコンピュータ
1003 レーザ発振器
1004 電源
1006 音響光学変調器
1009 基板移動機構
1010 D/A変換部
1011,1012 ドライバ
1103 液滴吐出手段
1104 撮像手段
1105 ヘッド
1107 制御手段
1108 記憶媒体
1109 画像処理手段
1110 コンピュータ
1111 マーカー
1112 ヘッド
1113,1114 材料供給源
1516 ICチップ
1517 導電層
1518 カード状基板
2101,2201,2401,2701 本体
2102 表示部
2104,2406,2706a,2706b,2706c 操作キー
2106 シャッター
2202,2402,2702 筐体
2203,2703a,2703b 表示部
2204 キーボード
2205 外部接続ポート
2206 ポインティングマウス
2403 表示部A
2404 表示部B
2405 記録媒体読込部
2407 スピーカー部
2704 音声入力部
2705 音声出力部
2708,9304 アンテナ
3012 導電層
3013 絶縁膜
3014 マスク
3016 開口
3017a,3017b 配線
3018 材料の移動方向
9210 無線チップ
9301,9302 カバー材
9303 薄膜集積回路
9305 接着剤
9311 層間絶縁膜
9312 バリア膜
9501 表示パネル
9502 回路基板
9503 接続配線
9504 コントロール回路
9505 信号分割回路
9506 画素部
9507 走査線駆動回路
9508 信号線駆動回路
9511 チューナ
9512 映像検波増幅回路
9513 映像信号処理回路
9514 コントロール回路
9515 表示パネル
9516 走査線駆動回路
9517 信号線駆動回路
9518 信号分割回路
9521 音声検波回路
9522 音声信号処理回路
9523,9533 スピーカー
9524 制御回路
9525 入力部
9531 筐体
9532 表示画面
9534 操作スイッチ
10, 1008, 1100, 3010 Substrate 11, 201, 301, 3011 Underlying insulating film 12 First conductive layer 13, 23, 33, 34, 43 Insulating film 15, 205, 305, 1005, 1007 Optical system 16, 46 Through Openings 17, 37 Closed holes 18, 28, 38, 48 Droplet discharge means 19, 29, 39, 49 Second conductive layer 26, 36, 541, 542, 543, 544 Opening 101 Ultrashort optical pulse laser Oscillator 102 Mirror 103 Objective lens 104 Sample 105 XYZ stage 200, 300 Substrate 202 with insulating surface First insulating film 203, 204, 209 Wiring 206 Conductive semiconductor layer 207 Island-like semiconductor layer 208, 308 Inkjet head 210 309 A plurality of first openings 211 Interlayer insulating films 212 and 31 including a protective film 0, 311 A plurality of second openings 213 Connection wirings 214, 215 Gate wiring 216 Third opening 302 Region 303 where no impurity element is added Gate insulating films 304, 306, 307 Impurity regions 312, 315 Source electrode or drain electrode 313, 314 Gate electrode 316 Insulating film 317 Pixel electrode 318 First electrode 319 Flat interlayer insulating film 320, 322 Alignment film 321 Liquid crystal 323 Counter substrate 324 Counter electrode 330 Organic compound layer 331 Partition 332 Second electrode 333 Transparent filler 334 Sealing substrate 500 Semiconductor substrate 503, 504, 505 Field oxide film 506 Gate electrode 508 Gate insulating film 510, 511, 512, 513 Side wall 514, 516 Source region 515, 517 Drain region 518, 519, 5 0,521 Low-concentration impurity region 545 First interlayer insulating film 551, 552, 553, 554, 562, 563, 564, 565 Conductive film 561 Second interlayer insulating film 1001 Laser beam drawing apparatus 1002 Personal computer 1003 Laser oscillator 1004 Power supply 1006 Acousto-optic modulator 1009 Substrate moving mechanism 1010 D / A conversion unit 1011, 1012 Driver 1103 Droplet ejection unit 1104 Imaging unit 1105 Head 1107 Control unit 1108 Storage medium 1109 Image processing unit 1110 Computer 1111 Marker 1112 Head 1113, 1114 Material Supply source 1516 IC chip 1517 Conductive layer 1518 Card-like substrate 2101, 2201, 2401, 2701 Main body 2102 Display portions 2104, 2406, 2706 a, 2706 b, 2706c Operation key 2106 Shutter 2202, 2402, 2702 Housing 2203, 2703a, 2703b Display unit 2204 Keyboard 2205 External connection port 2206 Pointing mouse 2403 Display unit A
2404 Display B
2405 Recording medium reading unit 2407
Claims (2)
前記第1の導電層上に絶縁膜を形成し、
前記絶縁膜にレーザ光を照射することにより、前記第1の導電層に達する開口を形成し、
液滴吐出法により、前記絶縁膜上及び前記開口内に、前記開口を介して前記第1の導電層と電気的に接続する第2の導電層を形成し、
前記第2の導電層は、前記開口内に第1の領域、第2の領域及び第3の領域を有し、
前記絶縁膜は、第4の領域を有し、
前記第1の導電層上に前記第1の領域を有し、
前記第1の領域上に前記第4の領域を有し、
前記第1の導電層上に、前記第1の領域と前記第4の領域とを間に挟んで前記第2の領域と前記第3の領域とを有し、
前記第1の領域は、前記第2の領域と前記第3の領域とを連結するように、前記第1の導電層表面に平行な方向に延びて存在しており、
前記第2の領域及び前記第3の領域は、前記第1の導電層表面に対し垂直な方向に延びて存在しており、
前記第2の導電層の形成は、前記第2の領域又は前記第3の領域の一方に導電性粒子を含む組成物を吐出し、前記第2の領域又は前記第3の領域の他方から前記開口内部の気体を押し出しながら行われることを特徴とする半導体装置の作製方法。 Forming a first conductive layer;
Forming an insulating film on the first conductive layer;
By irradiating the insulating film with laser light, an opening reaching the first conductive layer is formed,
More droplet discharge method, the insulating film and in the opening, forming a second conductive layer electrically connected to the first conductive layer through the opening,
The second conductive layer has a first region, a second region, and a third region in the opening,
The insulating film has a fourth region;
Having the first region on the first conductive layer;
A fourth region before SL on the first region,
Said first conductive layer, have a said second region and the third region sandwiched between the first region and the fourth region,
The first region extends in a direction parallel to the surface of the first conductive layer so as to connect the second region and the third region;
The second region and the third region are present extending in a direction perpendicular to the surface of the first conductive layer,
The second conductive layer is formed by discharging a composition containing conductive particles in one of the second region or the third region, and from the other of the second region or the third region. A method for manufacturing a semiconductor device, which is performed while extruding gas inside an opening .
前記レーザ光は、パルス幅が1フェムト秒以上10ピコ秒以下で発振されることを特徴とする半導体装置の作製方法。 In claim 1 ,
The laser light is oscillated with a pulse width of 1 femtosecond or more and 10 picoseconds or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006012162A JP5094019B2 (en) | 2005-01-21 | 2006-01-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014756 | 2005-01-21 | ||
JP2005014756 | 2005-01-21 | ||
JP2006012162A JP5094019B2 (en) | 2005-01-21 | 2006-01-20 | Method for manufacturing semiconductor device |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010046235A Division JP2010166069A (en) | 2005-01-21 | 2010-03-03 | Semiconductor device |
JP2012116246A Division JP5463382B2 (en) | 2005-01-21 | 2012-05-22 | Semiconductor device and manufacturing method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006229212A JP2006229212A (en) | 2006-08-31 |
JP2006229212A5 JP2006229212A5 (en) | 2009-02-12 |
JP5094019B2 true JP5094019B2 (en) | 2012-12-12 |
Family
ID=36990240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006012162A Expired - Fee Related JP5094019B2 (en) | 2005-01-21 | 2006-01-20 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5094019B2 (en) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008113632A (en) * | 2006-11-07 | 2008-05-22 | Hitachi Ltd | Rfid tag for biological implantation and inserting tool body thereof |
JP2008130866A (en) * | 2006-11-22 | 2008-06-05 | Seiko Epson Corp | Surface reforming method and pattern formation method |
JP2008176009A (en) | 2007-01-18 | 2008-07-31 | Seiko Epson Corp | Pattern formation method |
US7960261B2 (en) * | 2007-03-23 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor |
US10231344B2 (en) | 2007-05-18 | 2019-03-12 | Applied Nanotech Holdings, Inc. | Metallic ink |
WO2009107548A1 (en) * | 2008-02-29 | 2009-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Deposition method and manufacturing method of light-emitting device |
US9730333B2 (en) | 2008-05-15 | 2017-08-08 | Applied Nanotech Holdings, Inc. | Photo-curing process for metallic inks |
CN102365713B (en) | 2009-03-27 | 2015-11-25 | 应用纳米技术控股股份有限公司 | Strengthen light and/or laser sintered resilient coating |
KR101810699B1 (en) | 2009-06-30 | 2018-01-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
EP3236504A1 (en) | 2009-06-30 | 2017-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101644249B1 (en) * | 2009-06-30 | 2016-07-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
CN105810753A (en) | 2009-09-04 | 2016-07-27 | 株式会社半导体能源研究所 | Semiconductor device and method for manufacturing same |
KR101585491B1 (en) | 2009-10-29 | 2016-01-15 | 삼성전자주식회사 | Electrical pattern structure and method of manufacturing the same |
KR20120106766A (en) | 2009-11-20 | 2012-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
JP5848918B2 (en) * | 2010-09-03 | 2016-01-27 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP5409759B2 (en) * | 2011-12-20 | 2014-02-05 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP6175244B2 (en) * | 2012-02-09 | 2017-08-02 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof |
JP6100559B2 (en) * | 2012-03-05 | 2017-03-22 | 株式会社半導体エネルギー研究所 | Semiconductor memory device |
WO2014011578A1 (en) | 2012-07-09 | 2014-01-16 | Applied Nanotech Holdings, Inc. | Photosintering of micron-sized copper particles |
US8981564B2 (en) * | 2013-05-20 | 2015-03-17 | Invensas Corporation | Metal PVD-free conducting structures |
KR102320382B1 (en) * | 2015-01-28 | 2021-11-02 | 삼성디스플레이 주식회사 | Electronic device |
JP6864875B2 (en) | 2019-08-30 | 2021-04-28 | 日亜化学工業株式会社 | Light emitting module and its manufacturing method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59169154A (en) * | 1983-03-16 | 1984-09-25 | Fujitsu Ltd | Semiconductor device |
JP2513279B2 (en) * | 1988-06-28 | 1996-07-03 | 日本電気株式会社 | Thin film removal method |
JPH05160271A (en) * | 1991-12-03 | 1993-06-25 | Mitsubishi Electric Corp | Semiconductor device |
JP3484914B2 (en) * | 1997-03-10 | 2004-01-06 | セイコーエプソン株式会社 | Semiconductor device |
KR100273703B1 (en) * | 1997-12-12 | 2001-03-02 | 윤종용 | Semiconductor device having contact structure for reducing contact-associated defect and contact resistance and method for producing thereof |
JP3919493B2 (en) * | 2001-10-01 | 2007-05-23 | 日東電工株式会社 | Plastic three-dimensional circuit element and manufacturing method thereof |
KR101084962B1 (en) * | 2003-04-25 | 2011-11-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Liquid droplet jet device using charged particle beam and method for forming pattern using the device |
JP2004363303A (en) * | 2003-06-04 | 2004-12-24 | Toshiba Corp | Semiconductor device and its manufacturing method |
-
2006
- 2006-01-20 JP JP2006012162A patent/JP5094019B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006229212A (en) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5463382B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5094019B2 (en) | Method for manufacturing semiconductor device | |
JP5688448B2 (en) | LIGHT EMITTING DEVICE, MODULE, AND ELECTRONIC DEVICE | |
US8158517B2 (en) | Method for manufacturing wiring substrate, thin film transistor, display device and television device | |
JP5238132B2 (en) | Semiconductor device, module, and electronic device | |
US8324018B2 (en) | Semiconductor device, electronic device, and method of manufacturing semiconductor device | |
KR101207441B1 (en) | Manufacturing method of semiconductor device | |
TW200522368A (en) | Method for manufacturing liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120918 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |