JP5075313B2 - 構成可能なスペクトル拡散通信装置のためのコンフィギュレーションを生成する方法 - Google Patents
構成可能なスペクトル拡散通信装置のためのコンフィギュレーションを生成する方法 Download PDFInfo
- Publication number
- JP5075313B2 JP5075313B2 JP2001555340A JP2001555340A JP5075313B2 JP 5075313 B2 JP5075313 B2 JP 5075313B2 JP 2001555340 A JP2001555340 A JP 2001555340A JP 2001555340 A JP2001555340 A JP 2001555340A JP 5075313 B2 JP5075313 B2 JP 5075313B2
- Authority
- JP
- Japan
- Prior art keywords
- communication device
- configurable
- operations
- configurable communication
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
- H04B2201/7071—Efficiency-related aspects with dynamic control of receiver resources
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
- H04B2201/7071—Efficiency-related aspects with dynamic control of receiver resources
- H04B2201/70711—Efficiency-related aspects with dynamic control of receiver resources with modular structure
Description
(技術分野)
本出願は、2000年1月28日に出願された米国仮特許出願番号60/178,828の優先権を請求するものである。
【0002】
(背景技術)
本発明は、通信分野に関する。特に、本発明は、構成可能な電子装置を構成する装置及び方法に関する。
【0003】
無線通信には、消費者及びビジネス市場において広範なアプリケーションがある。スペクトル拡散技術は、無線通信システムの送信方法として普及している。多くのスペクトル拡散通信アプリケーション/システムには、固定無線、免許不要(FCC)無線、ローカル・エリア・ネットワーク(LAN)、コードレス電話技術、パーソナル基地局、テレメトリー、移動式無線、及び他のデジタルデータ処理アプリケーションがある。これらのアプリケーションの各々はスペクトル拡散通信を利用しているが、一般的に、様々な信号処理操作、例えば、符号化及び復号化、変調及び復調などについては、独自の互換性のないプロトコルを利用している。これらの独自の互換性のないプロトコルは、独自のハードウェア、ソフトウェア、及び通信プロトコルの方法論を必要とする場合が多い。このような方法は、設計、試験、製造、及びインフラ・リソースの点で費用がかかる場合がある。
【0004】
各スペクトル拡散通信アプリケーションの間の差異に加えて、特定のスペクトル拡散通信アプリケーション内で実質的な差異が経時的に生じる。例えば、符号分割多重アクセス方式(CDMA)セルラー式スペクトル拡散無線アプリケーション内では、著しい変化が経時的に生成している。これらの変化は、異なるバージョン及び性能レベル、例えば、暫定規格−95(IS−95)CDMA、広帯域CDMA(WCDMA)、3GPP等で急増している。この無線通信におけるニーズ及び機会に焦点を合わせた産業リソースが増えるにつれて、改良及び新しい規格が登場する速さが増している。残念ながら、全てのこれらの要因は、結果的には、任意の1つの時点では世界中で最小限の不統一を生じる。例えば、異なる国、異なるサービスプロバイダは、特定の通信プロトコルバージョンに対する独自の専用システムを使用する場合が多い。
【0005】
単一の装置がスペクトル拡散通信プロトコルにおける差異及び各々のプロトコル内の差異を経時的に克服することができれば、共通の解決策を提供することができるであろう。このような装置は、機能及びアプリケーションの多様な差異に適応させるためには、実質的に事実上「汎用性」があることが必要であろう。しかし、このような汎用装置であれば、一般に、それ自体で、例えば製造された状態では様々なアプリケーションのいずれも実行できない。このことは、専ら潜在的なアプリケーションに関する普遍性のトレードオフを要求する、従って、特定のスペクトル拡散アプリケーションを実行するために、汎用スペクトル拡散装置の制限を克服する方法に対する必要性がある。
【0006】
汎用スペクトル拡散装置の固有の両義性を許すと、特定のアプリケーションに合わせて汎用スペクトル拡散装置を用意するには、かなりの量の外部コントロールを利用できる。ユーザは、手動で外部コントロールを汎用スペクトル拡散装置に対して行うことができるが、時間が掛かる上に十分ではないであろう。更に、必要とされる汎用装置の複雑性を許して、広範囲の複雑でコンピュータを使用するアルゴリズムデータ処理操作を実行するのを可能にすると、このような手動による処理がうまく行くことはないであろう。従って、汎用スペクトル拡散装置の手動プログラミングの制限を克服する方法に対する必要性がある。
【0007】
更に、このような装置における高品質の変数及びサブコンポーネントを許すと、ハードウェア・リンク及び変数割り当ての多様な順列組み合わせが可能になるであろう。従って、エラー、故障、誤動作、又は動作不能さえ生じる可能性が高いであろう。更に、汎用スペクトル拡散装置に関する適切なタイミング及びシーケンス、メモリアドレス指定、及び調整用アルゴリズム割り当て等の他の複雑な問題が手に負えそうにない作業であることが分かるであろう。従って、完全なセットの可能性のあるハードウェア・シーケンス及び変数割り当ての順列組み合わせを取り扱うことの問題を克服する方法に対する必要性がある。
【0008】
特定のアプリケーションのための汎用装置を無事にセットアップできたとしても、セットアップの確認は難しいであろう。例えば、装置は、変数の1つのシナリオで満足に動作する場合もある。しかし、この動作は、別のシナリオでは装置の正常な動作を保障しない場合もある。従って、特定のアプリケーションのための外部コントロールを受ける汎用装置の動作を確認及びシミュレートを行う方法及び装置に対する必要性がある。
【0009】
(発明の開示)
本発明は、特定のスペクトル拡散アプリケーションを実行するために汎用スペクトル拡散装置の制限を克服する方法及び装置を提供する。更に、本発明は、特定のアプリケーションを実行することができるように汎用スペクトル拡散装置の外部コントロールを効率的に管理する。更に、本発明は、汎用スペクトル拡散装置のための、完全なセットの可能性のあるハードウェア・リンク及び変数割り当ての順列組み合わせを取り扱う際の種々の問題を克服する解決策を提供する。また、本発明は、特定のアプリケーションのための外部コントロールを受けた汎用装置の動作の確認及びシミュレートを行う方法及び装置を提供する。
【0010】
特に、本発明は、構成可能なスペクトル拡散装置のためのコンフィギュレーションを生成する装置及び方法を提供する。プロセッサ及びコンピュータ読み取り可能なメモリを有する演算要素で実行される方法は、構成可能な通信装置により実行される、所望の機能及び所望の機能内の所望のオペレーションを識別する入力を受信する第1の段階から始まる。次の段階において、演算要素は、所望のオペレーションの信号伝達経路を生成する。次に、構成可能な通信装置内の所望のオペレーションを演算要素又は1組の演算要素上にマッピングする。本実施形態の演算要素は、局在制御を行い、機能固有である。所望の機能を可能にするのに必要な複数の動作を満足するために、前述の段階を繰り返す。次に、協働で所望の機能を可能にする複数のオペレーションの各々のための演算要素全体にわたって信号伝達経路及びマッピング・オペレーションを可能にするために、構成可能な電子装置の構成可能な相互接続を構成する。
【0011】
本発明の第2の実施形態は、プロセッサ及びプロセッサに接続されたコンピュータ読み取り可能なメモリを有する電子装置を提供する。電子装置は、プロセッサを使用して実行される場合に第1の実施形態の前述の方法を可能にするコンピュータ読み取り可能なメモリ上に格納されている命令及びデータを含む。コンフィギュレーション情報を構成可能な通信装置に供給する方法及び装置は、1つの実施形態ではプログラミング・インタフェースと呼ばれる。
【0012】
本発明の前述及び他の目的及び利点は、種々の図面にも例示されている好適な実施形態の以下の詳細な説明を理解することで当業者に明かになるであろう。
【0013】
本明細書の図面は、本明細書に組み込まれて本明細書の一部を成す。図面は、本発明の実施形態を示し、詳細な説明と共に本発明の原理を説明するのに役立つ。本説明で参照する図面は、特に記載しない限り、一定の縮小比で描かれたものではないことを理解されたい。
【0014】
(発明を実施するための最良の形態)
以下に本発明の好適な実施形態を詳細に参照する。好適な実施形態の実施例は添付図面に示されている。好適な実施形態に関連して本発明を説明するが、本発明は、好適な実施形態に限定されることを意図していないことを理解されたい。むしろ、本発明は、特許請求項の範囲によって定義されているように、本発明の技術思想及び範囲内に含むことができる変形例、変更例、及び均等物を包含することが意図されている。更に、本発明の以下の詳細な説明において、本発明を完全に理解するために、多くの特定の詳細内容が示されている。しかし、当業者であれば、本発明は、これらの詳細内容なしで実施できることが理解できる筈である。また、公知の方法、手順、構成要素、及び回路は、本発明の態様を不必要に曖昧にしないよう詳細に説明されていない。
【0015】
本発明は、コード・シーケンスを利用する種々のデジタル式スペクトル拡散無線通信システム又は技術において実施できる。コード・シーケンスは、これに限定されるものではないが、フィルタリング、検索、変調、及び復調を含む、多機能無線通信において利用される。コード・シーケンスを利用するシステム又は技術には、これに限定されるものではないが、固定無線、免許不要無線(FCC)システム、無線式ローカル・エリア・ネットワーク(W−LAN)、携帯電話技術、パーソナル基地局、テレメトリー、移動式無線、及び他のデジタルデータ処理のアプリケーション(用途、応用例、使用)が含まれる。本発明は、固定無線、W−LAN、携帯電話技術、及びパーソナル基地局アプリケーションに関する、基地局等の送信器及び端末等の受信器の両方に適用できる。
【0016】
特に、本発明を適用することができる1つの固定無線アプリケーションは、大都市マルチポイント配信システム(MMDS)である。種々の例には、無線ケーブル放送、又は双方向無線ローカルループ(WLL)がある。本発明を適用することができるデジタル化音声及びデータパケットを伝送できるW-LANの幾つかの例には、オープンエア(Open Air)及び電気電子技術者協会(IEEE)仕様802.11bがある。更に別の実施形態において、本発明を適用することができる免許不要FCCアプリケーションの特定の例には、コードレス電話技術製品を含むことができる、産業、科学、医療用帯域(ISM)装置がある。パーソナル基地局は、コードレス又はセルラー方式のいずれかの電話技術無線通信規格を利用することができる。最後に、本発明を適用することができる携帯電話技術システムには、IS−95、IS2000、ARIB、3GPP−FDD、3GPP−TDD、3GPP2、1EXTREME、又は他のユーザ定義式プロトコルが含まれるが、これらに限定されるものではない。本明細書で開示される例示的なスペクトル拡散アプリケーションで利用されるコード・シーケンスの範囲は、現在の構成可能なコード生成器ユニットが適用可能な機能のクラスを定義するのに有用である。
【0017】
コンフィギュレーションシステム
ここで図1Aを参照すると、本発明の1つの実施形態によるコンフィギュレーション
(構成)システムのブロック図が示されている。コンフィギュレーションシステム(又はプログラム・インタフェースシステム)100aは、外部プロセッサ装置102及び構成可能な通信装置104を含む。外部プロセッサ装置102は、構成可能な通信装置のためのメモリに格納されているコンフィギュレーション情報103を含む。1つの実施形態において、外部プロセッサ装置はワークステーションである。
【0018】
本実施形態において、構成可能な通信装置は、回線107によって接続されている2つの演算(コンピューティング)要素106及び108を含む。1つの実施形態の回線107は、素子106及び108、又はその一部を選択的に接続することができる構成可能な相互接続である。例示的な構成可能な通信装置104は、係属中の米国特許出願番号 「動的に再構成可能な論理を使用する無線式スペクトル拡散通信プラットフォーム」(代理人整理番号第9824−0035−999)に示されている。この関連出願は、本出願人に譲渡されており、引用によって本明細書に組み込まれている。
【0019】
外部プロセッサ装置102からのコンフィギュレーション情報103は、インタフェース109を介して構成可能な通信装置に送信される。1つの実施形態において、インタフェース109は、外部プロセッサ装置102と構成可能な通信装置104とを接続する有線通信回線である。しかし、別の実施形態において、インタフェース109は、コンフィギュレーション情報103を構成可能な通信装置へ供給する電子記憶媒体、例えば、CD-ROM及びホスト装置である。更に別の実施形態において、インタフェース109は、外部プロセッサ装置102からの無線送信、又は無線基地局又は無線試験プラットフォーム等の他の通信装置である。
【0020】
本発明の別の態様において、本実施形態に関して、コンフィギュレーション情報は、構成可能な通信装置104が現場での動作のために製造及び/又は最初にプログラムされる時に供給される。しかし、別の実施形態において、コンフィギュレーション情報は、構成可能な通信装置104が現場で動作中に動的に供給される。
【0021】
外部プロセッサ
図1Bを参照すると、本発明の1つの実施形態による、外部プロセッサ装置によって実行されるコンフィギュレーション生成機能のブロック図が示されている。ブロック図100bは、最終的には構成可能な通信装置104を構成するようになっている、図1Aのコンフィギュレーション情報103を生成するための例示的な機能的基準を提供する。
【0022】
機能ブロック図100bは、データ及び命令入力を受信することができ、コンフィギュレーション出力を供給することができるコンフィギュレーション生成機能ブロック110を含む。特に、データ入力は、図1Aの構成可能な通信装置104のユーザ所望のコンフィギュレーションを参照する。対照的に、命令入力は、構成可能な通信装置104によって実行されることが望まれているアプリケーションのための命令である。このような命令入力の一例は、業界規格、通信プロトコルなどである。相補的な方法において、ユーザにより供給されるデータ入力は、アプリケーションプロトコルの限界内で動作すると共に、アプリケーションプロトコル内の許容範囲によって許容される独自開発のアルゴリズム及び方法論を含むことができる。最後に、コンフィギュレーション出力は、図1Aの構成可能な通信装置104が、ユーザのアプリケーション用入力データ及び命令データに応じて動作するのを可能にする、コンフィギュレーション生成機能ブロック110によって生成されるコンフィギュレーション情報を参照する。
【0023】
本実施形態のデータ入力には、1)構成可能な通信装置104の所望のアプリケーション114a、2)構成可能な通信装置104により実行される所望の機能114b、3)構成可能な通信装置104にて受信される、所望の期待入力114c、4)構成可能な通信装置104により生成される所望の出力114d、5)ユーザ定義可能な独自開発の方法論及び一般の方法論に適応することができる構成可能な通信装置内の所望のパラメータが含まれるが、これらに限定されるものではない。
【0024】
ユーザにより供給されるデータ入力の一例として、ユーザは、構成可能な通信装置が構成されることになる「無線ローカルループ(WLL)」として、所望のアプリケーション入力114aを供給できる。同様に、所望の機能入力114bは、汎用の構成可能な通信装置104を動作させるためにコンフィギュレーション情報を決定する必要がある「変調機能」としてユーザによって定義できる。所望の入力114bは、構成可能な通信装置内の変調のために構成されている演算要素(コンピューティングエレメント)においてデータが受信されると予想されるフォーマットを参照することができる。この入力フォーマットは、その後の変調機能のためのデータを準備及びフォーマットする、他の独自開発又は独自のユーザ定義データ処理方法を反映できる。所望の処理114dは、ユーザにより望まれる出力データのフォーマットである。ある意味では、通信プロトコルは、複数の装置の間でデータがインタフェース接続されるフォーマット及び方法を狭義に定義できるが、装置自体の中にあるデータを処理するフォーマット及び方法は、ユーザ(例えば、その装置のユーザ)に開放されている。この点に関して、ユーザは、例えば、サービス品質(QOS)、電力使用量等の固有の交換条件の利用と言ったユーザの必要性に適したユーザ定義の独自開発の又は独自開発以外の、アルゴリズム及びオペレーション(処理、演算、操作)を開発及び実施することができる。
【0025】
コンフィギュレーション生成機能ブロック110に供給される命令入力には、1)機能ライブラリ入力116a、2)構成可能な通信装置用演算リソース入力116b、及び3)プロトコルフォーマット入力116cが含まれるが、これらに限定されるものではない。機能ライブラリの一例としては、構成可能な通信装置104によって適応されるデフォルトコンフィギュレーション又は機能を含むことができる。1つの実施形態において、機能ライブラリ入力116aとしては、複数のアプリケーション間で共通であり、従ってユーザによる狭義の調整に適応する機能を挙げることができる。演算リソース入力116bの一例としては、任意の構成可能な通信装置、例えば、図1Aの装置104に関して利用可能な演算素子(例えば、図1Aの演算要素106及び108)の数、任意の構成可能な相互接続の柔軟性を挙げることができる。最後に、プロトコルフォーマット入力116cの一例としては、例えば、構文、フォーマット、タイミング等のユーザが構成可能な通信装置が準拠することを望む、プロトコルによって決定される規則及び定義を挙げることができる。
【0026】
コンフィギュレーション生成機能ブロック110により生成される出力には、1)コンフィギュレーションマッピング118a、2)タイミングシーケンス118b、3)相互接続マッピング118c、及び4)クロック速度118dが含まれるが、これらに限定されるものではない。コンフィギュレーション生成機能ブロック110により生成されるコンフィギュレーションマッピング118aの一例には、選択的な相互接続設定、構成可能な装置を有効にするビット語、論理機能用閾値等が含まれる。この情報は、例えば図1Aの106及び108の演算要素、並びにそのサブコンポーネントに供給される。更に、この情報は、処理サイクルの異なる時間にこれらの要素及びサブコンポーネントに供給される。タイミングシーケンス118bには、特定の演算要素が特定のコンフィギュレーションを実行できる時期、特定の演算要素が選択的に接続される時期、及びオペレーション(処理、演算、操作)及び機能を実行する自律性を特定の演算要素に付与する時期等の情報が含まれる。最後に、相互接続マッピング118cの一例には、演算要素がどのように相互接続されているか、及び演算要素のどのサブコンポーネントが相互接続されているかを定義する情報が含まれる。例示的なユーザ定義可能なデータ入力114aから114e、命令入力116aから116b、コンフィギュレーション入力118aから118dは、特許出願「動的に再構成可能な論理を使用する無線式スペクトル拡散通信プラットフォーム」の詳細な説明の部分及び添付表Aに示されており、この開示内容は、引用によって本明細書に組み込まれている。
【0027】
図2を参照すると、本発明の1つの実施形態による、ユーザを構成可能な異種マルチプロセッサ装置とインタフェース接続するのに使用されるコンピュータシステムのブロック図が示されている。コンピュータシステム120aは、図1Bのコンフィギュレーション生成機能ブロック110を有効にする図1Aの外部プロセッサ102の例示的な手段をもたらす。
【0028】
コンピュータシステム120aは、情報を送信するためのコントロール/データバス202と、バス202に接続されている情報及び命令を処理するためのプロセッサ204と、バス202に接続されている情報及び命令を格納するためのメモリ装置206とを含むコア演算装置220を備える。メモリ装置206は、プロセッサ204のための一時的な情報及び命令を格納するためのランダム・アクセス・メモリ(RAM)等のメモリ構成を含むことができる。
【0029】
相補的に、不揮発性メモリ208は、プロセッサ204用の静的情報及び命令を格納するためのリード・オンリー・メモリ(ROM)であるメモリ構成を含むことができる。データ記憶装置210は、プログラム命令及び大きなデータベース形式の情報を格納することができる。
【0030】
また、コンピュータシステム120aは、随意的な表示装置218を含む。表示装置218は、アナログ又はデジタル式表示装置等の任意の形式のディスプレイとすることができる。また、コンピュータシステム120aは、バス202に接続されている随意的な入力装置216を含むことができる。随意的な入力装置216には、キーボードといった任意の入力装置等の英数字入力装置、又はマウス等のカーソル制御装置を挙げることができる。随意的な入力/出力信号装置212は、コンピュータシステム120aからのシリアルポート等の通信インタフェースを提供する。
【0031】
バス202は、コンピュータシステム120a内の装置の例示的な接続構成を提供する。バス202は、明確にするために単一のバス回線で示されている。当業者であれば、バス202は、適切な装置間の命令及びデータの通信のための特定のデータ回線及び/又は制御回線のサブコンポーネントを含むことが理解できる。更に、当業者であれば、バス202は、パラレル構成、シリアル構成とすることができること、及び、バス202は、相互接続、ゲートウェイ、及び/又は所定のアプリケーションに適する自動中継器を含むことが理解できる。
【0032】
また、コンピュータシステム120aは、例示的なものであり、本発明は、汎用コンピュータシステム、専用ワークステーション、埋込式コントロールシステム等の複数の異なるシステムにおいて動作可能であることを理解されたい。更に、本発明は、例示的なコンピュータシステム120aと同様の構成要件を有するインテリジェント装置のホストを使用するのに好都合である。
【0033】
処理実行フローチャート
図3を参照すると、本発明の1つの実施形態による、構成可能なスペクトル拡散電子通信装置のコンフィギュレーションを設計するのに使用される処理フローチャートが示されている。
【0034】
フローチャート3000は、本発明を可能にするためにコンフィギュレーションシステム100a、機能ブロック図100b、及びコンピュータシステム120aが調和して動作できる、例示的な段階及び例示的な段階シーケンスを規定する。本フローチャートは、構成可能な通信装置のための有効で堅牢かつ適時の構成オペレーションを促進する。一般的に、フローチャート3000は、直前のデータを使用して実行される。
【0035】
フローチャート3000は、段階3002から始まる。本実施形態の段階3002において、構成可能な装置に関する所望の機能を識別するコンピュータにおいて入力を受信して実行する。例えば、1つの実施形態において、ユーザは、図1Bに規定されるように、変調、復調、符号化、又は復号化等の通信(演算)機能を選択することを必要とする場合がある。しかし、本発明は、構成可能なハードウェアの動作範囲内の任意の形式の機能を実行するのに好都合である。1つの実施形態において、段階3002は、図2のコンピュータシステム120aに供給される図1Bの入力114aによって実行され、ユーザは、随意的な入力装置216を介して、又は図2のコンピュータシステム120aのメモリ装置206、208、又は210から入力データを供給する。1つの実施形態において、ユーザは、Java(登録商標)、C言語等のソフトウェア機能ライブラリ入力116a内で適応される、段階3002に関する任意の所望の機能を入力できる。
【0036】
特に、ユーザは、アーキテクチャ固有の柔軟性を利用するための拡張可能なデータ形式の概念を利用して、インタフェースの階層的手法を利用することができる。所望の機能は変調等の高レベルの機能とすることができ、これは更に、アプリケーションに望まれと共に、機能ライブラリ入力116aにおいて利用可能なプログラムのレベルに応じて、より離散的なサブ機能に細分化できる。引用によって本明細書に組み込まれている、特許出願「動的に再構成可能な論理を使用する無線式スペクトル拡散通信プラットフォーム」の添付表Aには、モデム及び符複合化機能、及びプログラム可能性の例示的なリストが示されており、そのために図1Aのハードウェアカーネル(又は演算要素)106及び108は、例示的なスペクトル拡散アプリケーション用に構成することができる。本発明は、段階3002によってプログラムすることができる、広範囲のデータ処理機能及びカーネルに好都合である。段階3002は、フローチャート3000のその後の段階で使用できるように、図2の随意的な表示装置218上のグラフィック・ユーザ・インタフェース(GUI)を介して、ユーザにこれらのサブ機能又はオペレーションリストを規定できる。
【0037】
本発明の実施形態において、機能リストは、図1Aの演算要素106及び108に対する1対1の対応をもたらし、従って、図1Aの演算要素106及び108によって制限される。しかし、本発明は、機能細分度の変動レベルを有する段階3002を実行するのに好都合である。例えば、一般的なWCDMAアプリケーションにおいては、支配的な演算は5つの主要な信号処理機能、即ちチップ適合フィルタ、コードエポック検索、チップ復調/逆拡散、シンボルレート処理、及びチャンネル復号化に集中している。ユーザは、これらのグループ間の相互接続を完全に変更すること、又は構成可能な通信装置内のインタフェースを利用してそのグループを迂回することができる。このようにして、演算カーネルの各アイランドの間のデータフロー特有の構成可能な相互接続の能力を完全に利用できる。段階3002に続いて、フローチャート3000は段階3004へ進む。
【0038】
本実施形態の段階3004において、コンピュータは、構成可能な装置に関する、所定の機能内の所望のサブ機能を識別するか、又は所定のサブ機能内の所望のオペレーションを識別する入力を受信して実行する。1つの実施形態において、段階3004は、段階3002と同じ方法で実行される。ユーザは、図1Bの機能ライブラリ入力116aとして供給されるプログラミングガイドに適応する所望のサブ機能(もし存在すれば)を入力できる。プログラミングガイドは、任意の適切なプログラム言語とすることができる。例えば、本発明の1つの実施形態は、ユーザがモデム及び符号化機能を選択することができる、データカーネル仕様リスト内の機能リストを規定する。データカーネル仕様リストは、引用によって本明細書に組み込まれている係属中の特許出願「動的に再構成可能な論理を使用する無線式スペクトル拡散通信プラットフォーム」の添付表Aに説明されている。1つの例として、ユーザは、広範な変調機能内のコード変調のサプ機能を選択することができる。段階3004に続いて、フローチャート3000は段階3006へ進む。
【0039】
本実施形態の段階3006において、所望の機能に関する所望の設定値を識別する入力を受信する。段階3006の入力には、演算要素、例えば、図1Bの要素106及び108において実行される機能に望まれる入出力(I/O)パラメータ3006aが含まれるが、これに限定されるものではない。同様に、段階3006の入力には、図1Aの構成可能な通信装置104の演算要素によって実行される機能の内部操作パラメータを決定するパラメータ及びフォーマット入力3006bが含まれる。仕様リストは、構成可能な装置のユーザ特有のコンフィギュレーションを設計するのに利用できる種々の入力、出力、及び機能パラメータを規定できる。本発明は、特定の入力、出力、及びパラメータの選択に対応するが、本発明は、所定のアプリケーションに対して望まれるような、広範なオプションを使用するのに好都合である。また、1組の利用可能なリソース{Ri}入力3006cは、評価のために段階3006に供給される。入力3006cは、1組の基本初期演算カーネル、例えば、図1Aの構成可能な通信装置104の演算要素106及び108を表す。利用可能なリソース{Ri}は、予想機能と、サブ機能と、プロトコル差異、潜在的なアルゴリズム柔軟性ニーズ、予測される将来的アルゴリズム及びプロトコルの発展、及び不確定項目に必要なオペレーションとに基づいて通信装置の設計に提供される。1つの実施形態において、所定の構成可能な装置のリソースは、図2のコンピュータシステム120aのメモリ内に静的に提供できる。もしくは、所定の構成可能な装置のリソースは、コンピュータシステム120aによる接続配置(無線式又はシリアル/バスハードウェア)を介して、構成可能な装置のポーリング構成要素、例えば通信装置100aによって動的に決定できる。段階3006に続いて、フローチャート3000は段階3008へ進む。
【0040】
本実施形態の段階3008において、所望のオペレーションの信号伝達経路(又はダイアグラム)が生成される。信号伝達経路は、任意の機能に対するインタフェース、例えば、選択されている入力/出力の形式及びフォーマットのリストである。1つの実施形態において、段階3008は、任意の構成可能な通信装置で利用可能な許容されている相互接続を用いて、構成可能な要素(例えば、図1Aの要素106及び108)間の所望の相互接続性を選択的に適合させる図2のプロセッサ204によって実行される。つまり、1組の許容されている接続{Ci}入力3008は、評価のために段階3008に供給される。本実施形態において、許容されている1組の接続{Ci}、例えば、構成可能な装置の階層的相互接続コンフィギュレーションは、プログラミングガイド、例えば、図1Bの機能ライブラリ116aによって供給される。入力3008aは、例えば、図1Aの構成可能な相互接続107を介して、ハードウェアカーネル内、及びハードウェアカーネル間にもたらされる再構成能力量を表す。
【0041】
段階3008は、初期システムデータフローの作成を含む。初期システムデータフローは、書き込まれた仕様及びシステムシミュレーションから作成することができる。初期システムデータフローから、特定のアルゴリズム・スレッドが識別される。本実施形態において、特定のスレッドは、演算の複雑性の等級序列によって識別される。支配的な演算が5つの主要な信号処理機能に集中している一般的なWCDMAアプリケーションの等級序列の1つの実施形態には、チップ適合フィルタリング、コードエポック検索、チップ復調/逆拡散、チャンネル復号化、及びシンボルレート処理が含まれる。一般に、これらのアルゴリズム・スレッドは、何百万回/秒の処理(MOPS)で構成されるアルゴリズムを必要とする。例示的なスペクトル拡散アプリケーションは、これらのアルゴリズムをMOPSに基づいて5つのカテゴリにグループ化できる。これらのグループには、1)チップレート・プロセッサグループ、2)シンボル−シーケンス・プロセッサグループ、3)パラメータ評価・プロセッサグループ、4)チャンネル−エレメント(マルチフィンガー)・プロセッサグループ、及び、5)フロントエンド・プロセッサグループがある。ユーザには、バイバス機構及び/又はコプロセッサ・インタフェースを介して、プロセッサグループを迂回する選択肢がある。階層的相互接続性の概念を用いて、本発明は、ユーザが好適なハードウェア−ソフトウェアの区分化境界を定義する際に大幅な柔軟性をもたらす。本実施形態において、この境界は、実際には、図2のプロセッサ120a等のホスト命令設定プロセッサ、及び図1Aの構成可能な装置104等の構成可能な通信装置の形式、能力、性能、及び演算効率に基づいて経時的に変化することができる。
【0042】
段階3008における許容相互接続は、プロトコル差異、潜在的なアルゴリズム柔軟性ニーズ、予測される将来的アルゴリズム及びプロトコルの発展、及び不確定項目に起因する予想柔軟性に基づいて通信装置の設計のために提供される。
1つの実施形態において、所定の構成可能な装置に関する許容されている接続{Ci}は、コンピュータシ120aのメモリ内に静的に供給できる。もしくは、所定の構成可能な装置の許容接続{Ci}は、コンピュータシステム120aによる接続配置(無線式又はシリアル/バスハードウェア)を介して、構成可能な装置のポーリング構成要素、例えば通信装置100aによって動的に決定できる。段階3008は、段階3008において有効化された接続に対応して、1組の通信プリミティブを実行ファイル出力3007へ提供する。実行ファイル3007は、ハードウェアカーネルにおける基本データ及び制御構造セットからの機能の構築方法を説明する。特に、段階3008は、実行ファイル出力3007の機能によりデータ経路コンフィギュレーションの抽象概念の構築方法を含む。
【0043】
これらのインタフェースの図を、例えば、リスト、状態マシン、又は表でもって与えることによって、必要であれば、シーケンシャル・ファンクションとハードウェア装置との間のデータ形式の互換性をチェックして訂正することができる。つまり、段階3008は、操作性及び効率のレベルを与える実行機能の品質制御方法を規定する。機能及びサブ機能のインタフェースを高度に追跡することによって、コンピュータは、順序付けされていないユーザ選択の機能又はサプ機能のリストを適切に順序付けすることができる。1つの実施形態において、段階3008は、図2のコンピュータシステム120aのブロック206、208、又は210等の記憶装置のメモリ内にデータ形式を格納して、プロセッサ204を介してインタフェースを適合させることによって実行される。段階3008に続いて、フローチャート3000は段階3010へ進む。
【0044】
本実施形態の段階3010において、ローカル制御を有する機能固有の(機能に固有の)演算要素上に所望のオペレーションをマッピングする。1つの実施形態において、段階3010は、段階3002及び段階3004において選択された所望の機能及び/又はサブ機能、及びオペレーションを、所定の構成可能な装置の利用可能なハードウェアリソースに適合させるプロセッサ0204によって実行される。
【0045】
基本的に、マッピング段階3010は、機能を適切なアーキテクチャを備えるハードウェアカーネルに関連づけする。特に、段階3006で選択されるパラメータは、可能性のあるサブ機能又はオペレーションのクラス内の特定のサブ機能又は演算に対するハードウェアカーネルを更に構成する。このシナリオは、特定のアプリケーションで使用されると共に、個々のハードウェアカーネルを設計できる再構成可能性の範囲内で使用される異なる機能に関する種々の数学的、演算的、及び論理的分類化のために存在する。
【0046】
例示的な実施形態において、段階3002から段階3012は、関連づけされた異なる通信プロトコルに対応する異なるパラメータを備える逆拡散及び均等化機能のクラスに適応できる。本実施形態は、各プロトコルの間の逆拡散及び均等化の差異に適応するのに十分な再構成可能性を備えるハードウェアカーネル(又は演算要素)を規定する。従って、再構成可能性のパラメータは、所望の選択のためにユーザに供給される。段階3010は、ハードウェアカーネル及びその再構成可能特性に対応して、所望の機能及び/又はサブ機能を満足するのに適当な利用可能なリソースを指定することによって、1組の拡張可能なデータ形式をファイル出力3007へ供給する。利用可能なリソースの外に、段階3010には他の入力を考慮することができる。例えば、段階3010には、演算要素106のローカル制御装置(図示せず)を考慮することもできる。ハードウェア構成要素(例えば、図1Aの演算要素106及び108)は、実質的に局在(局部的に)制御されるオブジェクト指向装置なので、アルゴリズム的な特定の構成要素を有するマルチプロセッサ内の利用可能なリソースに対する所望の機能のマッピングは、特に相補的である。
【0047】
段階3002から段階3010に適用される簡単な実施例として、ユーザは、段階3002で変調機能を選択し、段階3004で統合及びダンプ・サブ機能を選択する。これらの入力により、セット{4、8、16、32、64、128、256}からの統合長さの差異は、可能性のあるパラメータ選択範囲として供給できる。ユーザがGPP規格を実行している場合、段階3006で入力される例示的なパラメータ選択は、特定のモードに関する規格の要求に応じ、64ビットの統合長さであろう。その後、段階3010で信号伝達経路がもたらされ、機能の統合及びダンプクラスに対して設計されるカーネルは、適切なパラメータ設定状態で段階3008においてマッピングされる。本実施例は、特定の機能及びパラメータ差異に対して適用されるが、本発明は、広範なアプリケーション、機能、及びサブ機能に好都合である。段階3010に続いて、フローチャート3000は段階3012へ進む。
【0048】
本実施形態の段階3012において、照会は、追加のサブ機能又はオペレーションが要求されているか否かを決定する。追加のサブ機能又はオペレーションが要求されていない場合、フローチャート3000は、段階3016へ進む。しかし、追加のサブ機能又はオペレーションが要求されている場合、フローチャート3000は、段階3013へ進む。段階3012は、構成可能な装置内の完全な機能に対応するために、例えば、通信装置内のモデム機能を構築するのに必要なサブ機能及びオペレーションの数量及び形式を繰り返して構築するロジックをもたらす。
【0049】
段階3013は、段階3012で追加のサブ機能又はオペレーションが必要な場合に生じる。本実施形態の段階3013において、照会は、リソースの時分割が必要か否かを決定する。即ち、所望のサブ機能又はオペレーション、及びその処理速度要件に応じて、及び構成可能な装置の所定の構成要素の処理速度に応じて、構成要素は、システムサイクル内でアイドル時間を有して、追加のオペレーションに適応することができる。例えば、図1Aの演算要素106は、直接、構成可能な通信装置104のホストプロセッサ(図示せず)から構成でき、規格等の巨視的パラメータ、又はサーチ関係子に関する統合ウインドウ等の微視的パラメータに応じて多重モードで動作するようになっている。モデム及び符複合化機能の例示的な順序づけは(引用により本明細書に組み込まれている、係属中の特許出願「動的に再構成可能な論理を使用する無線式スペクトル拡散通信プラットフォーム」の添付表Aで説明されている)、所望のオペレーション及びデータフローの形式に応じてハードウェアカーネル及び相互接続を構成することによって、種々のトランシーバ信号経路を実現する。段階3013に続いて、フローチャート3000は段階3014へ進む。
【0050】
本実施形態の段階3014において、複数の使用のためにリソースの時間領域は分割される。段階3014は、構成可能な装置において、段階3013で説明したように、相互接続の能力を評価することによって実行される。割り当てプロセスは、図2のメモリ206、208、又は210に格納できる図1Bの演算リソース入力116bと共に、図2のプロセッサ204を使用して実行できる。つまり、1つの実施形態において、図1Aの構成可能な通信装置104の構成要素106及び108は、単一の演算プロセスに適用できる任意のチャンネルのマルチパス等のハードウェア演算リソースとして取り扱われる。しかし、本実施形態において、構成可能な通信装置104の例示的な構成要素106及び108によって供給される演算リソースは、プロセスが必要とするものよりも高い、例えば、通信プロトコルのデータ転送速度よりも高いクロック速度で実行することによって強化できる。このようにして、個々の演算構成要素、例えば、構成可能な変調器のリソースは、複数の演算プロセス、例えば、複数のマルチパス及び/又は複数のチャンネルにわたって時分割方式で使用できる。構成可能な装置の時分割リソースの各々のコンフィギュレーション及び状態データは、フローチャート3000により規定されることになる。構成可能な通信装置へのコンフィギュレーションの設計及び実行に関する追加情報は、Ravi Subramanian他の係属中の米国出願番号09/492,634「マルチスレッド信号処理の改良された装置及び方法」(代理人整理番号MORP−O002)に規定されている。この関連の出願は、本出願に譲渡されており、引用によって本明細書に組み込まれている。段階3014に続いて、フローチャート3000は、段階3006から段階3010に戻るが、時分割リソースは、信号伝達経路及びマッピング・オペレーションに関して責任を負う。
【0051】
段階3016は、段階3012で追加の機能又はオペレーションが要求されていない場合に生じる。段階3016は、構成可能な装置の所望のコンフィギュレーションが、その後の段階で構成可能な装置上の実際の実行のために実質的に固定される条件を明らかにする。本実施形態の段階3016において、マッピング段階3010を満足するように構成可能な相互接続のコンフィギュレーションが生成される。つまり、段階3016は、例えば、図1Aの演算要素106及び108等のハードウェアカーネルに関する、全ての入力/出力データ(図示せず)を行う。
【0052】
また、段階3016は、再構成可能な相互接続に関する制限に対処するが、1つの実施形態において、全ての異なる構成可能なハードウェアカーネルの間の限定された相互接続性を有する。1つの実施形態において、段階3016は、相互接続のトランジスタ等の電子装置を作動させるデジタル命令でもって、構成可能な相互接続のコンフィギュレーションを確立して、結果的に適切な相互接続を構成するルール・セットを生成する。1つの実施形態において、段階3016は、再構成可能な相互接続がアクセス可能な、コンフィギュレーション又はルール・セットを格納することによって実行される。しかし、本発明は、他の記憶技術を用いて段階3016を実行するのに好都合である。更に、ハードウェアカーネルが時分割される場合、2つ以上の構成可能な相互接続ルール・セット又はコンフィギュレーションが存在でき、結果的に複数のルール・セット間で再構成可能となる。構成可能な相互接続のコンフィギュレーションの周期性は、アプリケーションに応じて、例えば、数ミリ秒から数ヶ月といった広範に変動する。段階3016に続いて、フローチャート3000は段階3018へ進む。
【0053】
本実施形態の段階3018において、構成可能な相互接続及びハードウェアカーネルのコンフィギュレーションのタイミングシーケンスが定義される。本実施形態の段階3018において、構成可能な装置が実行する所望の機能を識別するコンピュータにおいて入力を受信する。1つの実施形態において、段階3018は、ユーザが、随意的な入力装置216を介して、又は図2のコンピュータシステム120aの記憶装置206、208、又は210からデータ入力を供給することによって実行される。ユーザは、図1Bの機能ライブラリ入力116a等のプログラミングガイドに適応される任意の所望の機能を入力できる。しかし、本発明は、構成可能な装置内に提供されるような、任意の形式の機能に好都合である。
【0054】
段階3018で要求される機能は、より離散的なサブ機能に更に細分化することができる、変調等の高レベル機能とすることができる。段階3018は、フローチャート3000のその後の段階に使用できるように、グラフィック・ユーザ・インタフェース(GUI)を介して、ユーザへこれらのサブ機能又はオペレーションリストを供給できる。本発明の実施形態において、機能リストは、図1Aの演算要素106及び108等の演算要素に対する1対1の対応をもたらし、従って、図1Aの演算要素106及び108によって制限される。本発明は、機能細分度の異なるレベルを有する段階3018の実行に好都合である。特に、構成可能なアーキテクチャのために設計されているコンフィギュレーションは、局在制御された自律的ハードウェアカーネルのために、データ転送速度の拡大縮小が容易である。即ち、システムクロック速度を高くすることで、通信装置、例えば100aの速度を高くすることができる。段階3018に続いて、フローチャート3000は段階3020へ進む。
【0055】
本実施形態の段階3020において、コンフィギュレーション・ダウンロードは、複数の演算要素に対して予定が組まれている。段階3020は、コンフィギュレーションが変わる時分割ハードウェアカーネルリソースのコンフィギュレーションデータ交換を規定する。例えば、2つの通信チャンネルは、一方のチャンネルにはIS−95及び他方のチャンネルにはCDMA2000といった統合及びダンプ機能の異なるコンフィギュレーション、又は基地局において同時に動作する日本のARIB WCDMA ETSI 3GPP WDMAを必要とする場合がある。逆拡散機能をサポートする所定の機能固定のカーネルに関して、コンフィギュレーションは、適切なチャンネルに合うように変更する必要がある。コンフィギュレーションの変更は、逆拡散機能へのアクセス周波数に依存し、例えば、周波数は、複数のチップ速度、チップ速度、又はアプリケーションに適する任意の時期に生じる。このシナリオにおいて、ハードウェアカーネルは、非常に有効に再構成可能である。所定の機能固有のカーネルを時分割するが、同一のコンフィギュレーションを使用、例えば、両チャンネルにIS−95を使用する場合、変更のために異なるコンフィギュレーションの予定を組む必要はないことに留意されたい。フローチャート3000からの最終的な出力は、コンフィギュレーションマッピング118a、タイミングシーケンス118b、相互接続コンフィギュレーション118c、及びクロック速度118dを与える。段階3020に続いて、フローチャート3000は終了する。
【0056】
フィンガーと呼ばれる、所望の機能のフローチャート3000を実行するコンピュータプログラムの一例が、引用により本明細書に組み込まれている、係属中の特許出願「動的に再構成可能な論理を使用する無線式スペクトル拡散通信プラットフォーム」の添付表Bに規定されている。ユーザは、実行ファイル、例えば、ファイル3007を介して、オペレーション順序、データフローを制御するパラメータ、及び機能の開始又は終了を制御するパラメータを定義することによって、フィンガー機能を定義する。つまり、特定のフィンガーの挙動は、拡張可能なデータ形式の原理を用いてフィンガーを構築することによって以下に実現される。フィンガーを定義するオペレーション・シーケンスは、ユーザにより決定され、フィンガー形式として宣言される。次に、ユーザは、データフローを制御するパラメータを宣言した後に、開始及び終了条件を定義する。
【0057】
当業者であれば、本実施例で提供されるコンピュータ言語固有の構文を解釈できることは明らかである。本実施例は、ハードウェアカーネルによって実行される機能全体にわたる特定の制御レベルを実現する方法を示す。つまり、制御性、可観測性、及び新しいコンフィギュレーション及び挙動は、本発明の拡張可能なデータ形式を使用することによって実現できる。つまり、本発明は、従来技術のコンフィギュレーションに関連する制限を克服する。
【0058】
フローチャート3000を使用することにより、本実施形態は、各々のチャンネル要素が完全にユーザ/プログラマーの制御下にあることを可能にする。このことは、全てのデータフロー、制御フロー、及び相互接続構成可能性は、動作中に変更でき、所定のチャンネル要素に関する全く新しいデータフロー、又は制御フロー処理チェーンの作成を可能にすることを意味する。この柔軟性レベルにより、通信システムアーキテクチャに対する、かなりの制御量、性能効率、及び特殊化が可能となる。また、フローチャート3000は、図1Bのコンフィギュレーション生成機能110に関連する階層的な態様を反映しており、制御及びインタフェースは、ユーザレベル言語の機能ライブラリ入力116aと、コンフィギュレーションマッピング118a等の通信装置のためのマシンレベル命令との間の橋渡しを繰り返して行う。例えば、フローチャート3000を使用して、システム設計者が開発したソフトウェアによって以下の規格のためのスペクトル拡散無線式トランシーバモデムとして動作する、コンフィギュレーション装置100a等のデータフローマシンをプログラミングできる。
−IS−95B
−IS−95C
−IS−2000(1xRTT、3xRTT)
−3GPP3.84ダイレクト拡散モード(FDD)
−ARIB 4.096Mcps WCDMA.
特に、各々のチャンネル要素は、全てのデジタル変調−復調、並びに論理チャンネル毎に全ての狭帯域及び広帯域CDMA規格に対して要求されるチャンネル符号化−復号化を行う再構成可能な多重チャンネルCDMAデジタルベースバンドモデム信号経路を実現するために、ユーザによって1組の再構成可能なカーネルから構築できる。通信装置のハードウェアカーネル及び構成可能な相互接続を構成することによってユーザが認識できる一部の可能性のあるコンフィギュレーションは、順方向リンク(ダウンリンク)及び逆方向リンク(アップリンク)に関して以下のように要約される。
・順方向リンク
・1xRTTエボリューション(IS−95B、IS−95C、IS−2000)−TIA/EIA IS2000.2で説明されているような全ての無線コンフィギュレーション
・3xRTTマルチキャリヤモード
・3GPP3.84MHzダイレクト拡散モード(FDD)
・ARIB 4.096Mcps WCDMA
・逆方向リンク
・1xRTTエボリューション(IS−95B、IS−95C、IS−2000)−TIA/EIA IS2000.2で説明されているような全ての無線コンフィギュレーション
・3GPP3.84MHzダイレクト拡散モード(FDD)
・ARIB 4.096Mcps WCDMA
【0059】
本発明は、特定のアプリケーションに対して選択及び設計される場合、広範囲の音声及びデータチャンネルの組み合わせを使用するのに好都合である。このプラットフォームは、フローチャート3000によってユーザが選択するサービス及び無線コンフィギュレーションに応じて、種々のチャンネル速度をサポートするよう設計される。スペクトル拡散システムのためのフローチャート3000aの幾つかの例示的なコンピュータプログラムは、引用によって本明細書に組み込まれている、係属中の特許出願「動的に再構成可能な論理を使用する無線式スペクトル拡散通信プラットフォーム」の添付表Bに規定されている。添付表Bは、CDMAアプリケーション用の無線式トランシーバ局の特定のアプリケーションを規定する。しかし、本発明は、広範囲の通信アプリケーションに好都合である。当業者であれば、本実施例で提供されるコンピュータ言語固有の構文を解釈できることは明らかである。
【0060】
本実施形態は、フローチャート3000をデジタル無線式通信システムに適用する。しかし、本発明は、広範囲のアプリケーション及び広範囲の装置コンフィギュレーションに適用することができる。本実施形態で説明した無線通信システム内では、本発明は、移動式装置、基地局、及び試験プラットフォームに適用可能である。
【0061】
本実施形態のフローチャート3000は、特定のシーケンス及び幾つかの段階数を示すが、本発明は、別の実施形態にも好都合である。例えば、本発明には、フローチャート3000に規定される全ての段階は必要ない。特に、フローチャート3000は、ハードウェアカーネルに関するコンフィギュレーションをプログラミングする時分割のシナリオのための段階3012及び段階3121を規定する。しかし、時間シナリオは、本発明では必要ではなく、従って、1つの実施形態において、これらの段階は省略できる。同様に、アプリケーションに応じて他の段階を省略してもよい。対照的に、本発明は、アプリケーションが必要とする場合、又はプロセス内で置換が望まれる場合は、追加の段階を組み込むのに好都合である。最後に、フローチャート3000の段階シーケンスは、アプリケーションに応じて変更できる。つまり、フローチャート3000は、単一の順次プロセスとして示されているが、連続又は並列処理として実行できる。
【0062】
図2によれば、フローチャート3000の多くの各段階の命令及び各段階からのデータ入出力は、いずれもワークステーション上にある、メモリ206及びム208、及びプロセッサ204等のメモリ及びハードウェア構成要素を利用する。本実施形態におけるフローチャートの各段階を実行するのに使用される記憶装置は、リード・オンリー・メモリ(ROM)等の永久的なもの、又はランダム・アクセス・メモリ(RAM)等の一時的なメモリのいずれであってもよい。また、記憶装置は、ハードドライブ、CD−ROM、又はフラッシュメモリ等のプログラム命令を含むことができる他の形式の記憶装置であってもよい。同様に、フローチャートの各段階を実行するのに使用されるプロセッサは、専用の制御装置又は既存システムプロセッサであってもよく、又は段階の形式に適するような専用デジタル信号処理(DSP)プロセッサであってもよい。もしくは、命令は、任意の形式の状態マシンを使用しても実行してもよい。
【0063】
詳細な説明の一部、例えばプロセスは、コンピュータ又はデジタルシステムメモリ内のデータビット上の又は通信装置内の信号上の、手順、論理ブロック、処理、及びオペレーションの他の符号表示に関連して示される。これらの説明及び表示は、他の当業者に自分の作業内容を最も効率的に伝達するために、デジタル通信及びコンピュータアーキテクチャの技術分野の当業者によって使用される手段である。手順、論理ブロック、プロセス等は、本明細書では、及び一般に所望の結果をもたらす各段階又は各命令の自己矛盾のないシーケンスであると考えられている。各段階は、物理数量の物理的操作を必要する。一般に、必須ではないが、これらの物理的操作は、通信装置又はプロセッサ内に格納、転送、組み合わせ、比較、及び別の方法で操作されることができる電気信号又は磁気信号の形態をとる。便宜上、及び一般の使用法に関連して、これらの信号は、本発明に関連して、ビット、値、要素、シンボル、文字、項(terms)、数字等と呼ばれる。
【0064】
しかし、これらの用語の全ては、物理的操作及び数量を言及するものと解釈されるべきであり、本技術において一般に使用される用語に鑑みて更に解釈されるべき単に便利なラベルであることに留意されたい。特に言及しない限り、以下の説明から明らかなように、本発明の説明全体にわたって、「受信する」、「生成する」、「マッピング」、「繰り返す」、「変更する」、「構成する」、「分割する」、「定義する」、「時分割する」、「予定を組む」、「割り当てる」、「作成する」、「分類する」、「識別する」等は、データを操作して変換する通信装置又は類似の電子演算要素の作用及びプロセスを言及する。データは、通信装置構成要素、又はコンピュータシステムのレジスタ及びメモリ内の物理的な(電子)数量として表され、通信装置構成要素内、又はコンピュータシステムのメモリ及びレジスタ内、又は他のそのような情報記憶、送信、又は表示装置内で、同様に物理的数量として表される他のデータへ変換される。
【0065】
本明細書で示される実施形態に鑑みて、本発明は、特定のスペクトル拡散アプリケーションを実行するために、汎用スペクトル拡散装置の制限を克服する方法及び装置を有効に提供する。更に、本明細書による説明は、特定のアプリケーションを実行できるように、本発明がどのように汎用スペクトル拡散装置の外部コントロールを有効に管理するかを示す。更に、本発明は、汎用スペクトル拡散装置に関するハードウェアの順番付け及び可変配置を選択する場合に、構造の欠如に対処する解決策をもたらすよう示されている。最後に、本発明が特定のアプリケーションに関する外部コントロールを受信した汎用装置の動作をどのように確認してシミュレートするかが説明されていう。
【0066】
本発明の特定の実施形態の前記の説明は、例示及び説明のために示されたものである。本説明が完全であること、又は本発明を開示されたまさにその形態に限定することは意図されておらず、もちろん、前記の教示に照らして多数の変形及び変更が実現可能である。本実施形態は、本発明の原理及びその実際的なアプリケーションを最も効果的に示すように選択及び説明されており、それにより、本発明、及び当業者が検討中の特定の使用に適するような種々の変形例を有する種々の実施形態を、最も効果的に利用することを可能にする。本発明の技術範囲は、本明細書の特許請求の範囲及びその均等物により定義されることが意図されている。
【図面の簡単な説明】
【図1A】 本発明の1つの実施形態による、コンフィギュレーションシステムのブロック図である。
【図1B】 本発明の1つの実施形態による、外部プロセッサ装置によって実行されるコンフィギュレーション生成機能のブロック図である。
【図2】 本発明の1つの実施形態による、構成可能な通信装置のコンフィギュレーションを生成するための外部プロセッサ装置のブロック図である。
【図3】 本発明の1つの実施形態による、構成可能なスペクトル拡散電子通信装置のコンフィギュレーションの設計に使用される処理のフローチャートである。
Claims (48)
- 相互に接続されるプロセッサ及びコンピュータ読み取り可能なメモリを備えるコンピュータにおいて、構成可能な通信装置のためのコンフィギュレーションを生成して所望の機能を実行する方法であって、構成可能な通信装置は、互換性のないスペクトル拡散プロトコルに適用されるものであり、前記方法は、
コンピュータが、
a)構成可能な通信装置によって実行される所望のオペレーションを識別する入力を受信する段階と、
b)構成可能な通信装置内で接続部を介して互いに接続されたカーネルによって所望のオペレーションの信号伝達経路を生成する段階と、
c)グループ化された複数のスペクトル拡散アプリケーションが階層的に相互接続されるように、前記接続部を利用して、構成可能な通信装置内のカーネルのそれぞれに所望のオペレーションをマッピングする段階と、
を含み、前記カーネルは、局在制御を有し、機能固有であることを特徴とする方法。 - d)前記所望のオペレーションを行うことができる構成可能な通信装置内の複数のカーネルの各々に関して、段階c)を繰り返す段階を更に含むことを特徴とする請求項1に記載の方法。
- d)必要に応じて段階a)から段階c)を繰り返して、前記所望の機能を可能にする複数のオペレーションを満足させる段階を更に含むことを特徴とする請求項1に記載の方法。
- d)前記信号伝達経路を、前記所望の機能のための複数のオペレーションを実行するのに使用される各々のカーネルをマッピングするコンフィギュレーションに変更する段階を更に含むことを特徴とする請求項3に記載の方法。
- e)構成可能な通信装置の構成可能な相互接続を構成して、前記所望の機能を可能にする前記複数のオペレーションの各々のためのカーネルを横切る、前記信号伝達経路を可能にする段階を更に含むことを特徴とする請求項4に記載の方法。
- d)コンピュータにおいて、前記構成可能な通信装置上で実行できる前記所望の機能を受信する段階と、
e)前記機能を、前記構成可能な通信装置の複数のカーネルの少なくとも1つを実行できる一連の別個のオペレーションに分割する段階と、を更に含むことを特徴とする請求項1に記載の方法。 - f)必要に応じて前記受信段階d)及び前記分割段階e)を繰り返して、前記アプリケーションに必要な複数の機能を満足する段階を更に含むことを特徴とする請求項6に記載の方法。
- d)タイミングシーケンスを定義して、前記所望のオペレーションを満足させるのに必要な複数のカーネルの各々を作動させる段階を更に含むことを特徴とする請求項1に記載の方法。
- d)前記カーネルのリソースを時分割して、複数のオペレーションに適応させる段階を更に含むことを特徴とする請求項1に記載の方法。
- e)前記時分割段階d)に基づいて、構成可能な通信装置のカーネルへのコンフィギュレーションのダウンロードをスケジュールする段階を更に含むことを特徴とする請求項9に記載の方法。
- 前記時分割段階d)は、無線通信アプリケーションにおける複数のチャンネルに亘るリソースを共有することを特徴とする請求項9に記載の方法。
- 前記時分割段階d)の時分割段階は、
d1)所定のシステム周期内で生成することが要求されている複数のオペレーションを定義する段階と、
d2)前記システム周期を複数の区分に分割する段階と、
d3)各々の前記オペレーションを前記システム周期の前記複数の区分の1つにそれぞれ割り当てる段階と、を含むことを特徴とする請求項9に記載の方法。 - 前記マッピング段階c)は、
c1)原システムのデータフローを作り出す段階と、
c2)特定のアルゴリズム・スレッドを定義する段階と、
c3)前記アルゴリズム・スレッドに含まれているオペレーションの範囲及び形式を定義する段階と、
c4)前記オペレーションを複数のプロセッサグループに分類及びマッピングする段階と、を含み、前記プロセッサグループは、再構成可能なアーキテクチャにおけるデータフローの主要なアイランドを意味することを特徴とする請求項3に記載の方法。 - 前記データフロー、制御フロー、又は相互接続コンフィギュレーションは、前記構成可能な通信装置が動作中に動的に変化するように構成されていることを特徴とする請求項13に記載の方法。
- 前記入力は、更に、構成可能な通信装置によって実行されることが望まれている少なくとも通信プロトコルのための命令を含むことを特徴とする請求項1に記載の方法。
- 構成可能な通信装置を構成するための電子装置であって、 コンピュータ読み取り可能なメモリと、
前記コンピュータ読み取り可能なメモリに接続されているプロセッサと、
を備え、前記コンピュータ読み取り可能なメモリは命令及びデータを含み、前記プロセッサで実行される場合、前記構成可能な通信装置を構成する方法を実行するようになっており、構成可能な通信装置は、互換性のないスペクトル拡散プロトコルに適用されるものであり、前記方法は、コンピュータが、
a)構成可能な通信装置によって実行される所望のオペレーションを識別する入力を受信する段階と、
b)構成可能な通信装置内で接続部を介して互いに接続されたカーネルによって所望のオペレーションの信号伝達経路を生成する段階と、
c)グループ化された複数のスペクトル拡散アプリケーションが階層的に相互接続されるように、前記接続部を利用して、構成可能な通信装置内のカーネルのそれぞれに所望のオペレーションをマッピングする段階と、
を含み、前記カーネルは、局在制御を有し、機能固有であることを特徴とする電子装置。 - 前記方法は、
d)前記所望のオペレーションを行うことができる構成可能な通信装置内の複数のカーネルの各々に関して、段階c)を繰り返す段階を更に含むことを特徴とする請求項16に記載の電子装置。 - 前記方法は、
e)必要に応じて段階a)から段階c)を繰り返して、前記所望の機能を可能にする複数のオペレーションを実行する段階を更に含むことを特徴とする請求項16に記載の電子装置。 - 前記方法は、
d)前記信号伝達経路を、前記所望の機能のための複数のオペレーションを実行するのに使用される各々のカーネルをマッピングするコンフィギュレーションに変更する段階を更に含むことを特徴とする請求項18に記載の電子装置。 - 前記方法は、
f)構成可能な通信装置の構成可能な相互接続を構成して、前記所望の機能を可能にする前記複数のオペレーションの各々のためのカーネルを横切る、前記信号伝達経路を可能にする段階を更に含むことを特徴とする請求項19に記載の電子装置。 - 前記方法は、
d)コンピュータにおいて、前記構成可能な通信装置上で実行できる前記所望の機能を受信する段階と、
e)前記機能を、前記構成可能な通信装置の複数のカーネルの少なくとも1つを実行できる一連の別個のオペレーションに分割する段階と、を更に含むことを特徴とする請求項16に記載の電子装置。 - 前記方法は、
f)必要に応じて前記受信段階d)及び前記分割段階e)を繰り返して、前記アプリケーションに必要な複数の機能を満足する段階を更に含むことを特徴とする請求項21に記載の電子装置。 - 前記方法は、
d)タイミングシーケンスを定義して、カーネルが特定のコンフィギュレーションを実行できる時期、カーネルが選択的に接続される時期、又はオペレーションを実行する自律性をカーネルに付与する時期を決定する段階を更に含むことを特徴とする請求項16に記載の電子装置。 - 前記方法は、
d)前記カーネルのリソースを時分割して、複数のオペレーションに適応させる段階を更に含むことを特徴とする請求項16に記載の電子装置。 - 前記方法は、
e)前記時分割段階d)に基づいて、構成可能な通信装置のカーネルへのコンフィギュレーションのダウンロードをスケジュールする段階を更に含むことを特徴とする請求項24に記載の電子装置。 - 前記時分割段階d)は、無線通信アプリケーションにおける複数のチャンネルに亘るリソースを共有することを特徴とする請求項24に記載の電子装置。
- 前記時分割段階d)の時分割段階は、 d1)所定のシステム周期内で生成することが要求されている複数のオペレーションを定義する段階と、 d2)前記システム周期を複数の区分に分割する段階と、 d3)各々の前記オペレーションを前記システム周期の前記複数の区分の1つにそれぞれ割り当てる段階と、を含むことを特徴とする請求項24に記載の電子装置。
- 前記マッピング段階c)は、
c1)原システムのデータフローを作り出す段階と、
c2)特定のアルゴリズム・スレッドを定義する段階と、
c3)前記アルゴリズム・スレッドに含まれているオペレーションの範囲及び形式を定義する段階と、
c4)前記オペレーションを複数のプロセッサグループに分類及びマッピングする段階と、
を含み、前記プロセッサグループは、再構成可能なアーキテクチャにおけるデータフローの主要なアイランドを意味することを特徴とする請求項27に記載の電子装置。 - 前記データフロー、制御フロー、又は相互接続コンフィギュレーションは、前記構成可能な通信装置が動作中に動的に変化するように構成されていることを特徴とする請求項28に記載の電子装置。
- 前記入力は、更に、構成可能な通信装置によって実行されることが望まれている少なくとも通信プロトコルのための命令を含む請求項16に記載の電子装置。
- 電子装置が構成可能な通信装置を構成する方法を実行することを可能にするコンピュータ読み取り可能なコードを含む、コンピュータ読み取り可能な媒体であって、構成可能な通信装置は、互換性のないスペクトル拡散プロトコルに適用されるものであり、前記方法は、コンピュータが、
a)構成可能な通信装置によって実行される所望のオペレーションを識別する入力を受信する段階と、
b)構成可能な通信装置内で接続部を介して互いに接続されたカーネルによって所望のオペレーションの信号伝達経路を生成する段階と、
c)グループ化された複数のスペクトル拡散アプリケーションが階層的に相互接続されるように、前記接続部を利用して、構成可能な通信装置内のカーネルのそれぞれに所望のオペレーションをマッピングする段階と、
を含み、前記カーネルは、局在制御を有し、機能固有であることを特徴とするコンピュータ読み取り可能な媒体。 - d)前記所望のオペレーションを行うことができる構成可能な通信装置内の複数のカーネルの各々に関して、段階c)を繰り返す段階を更に含むことを特徴とする請求項31に記載のコンピュータ読み取り可能な媒体。
- d)必要に応じて段階a)から段階c)を繰り返して、前記所望の機能を可能にする複数のオペレーションを満足させる段階を更に含むことを特徴とする請求項31に記載のコンピュータ読み取り可能な媒体。
- e)前記信号伝達経路を、前記所望の機能のための複数のオペレーションを実行するのに使用される各々のカーネルをマッピングするコンフィギュレーションに変更する段階を更に含むことを特徴とする請求項33に記載のコンピュータ読み取り可能な媒体。
- f)構成可能な通信装置の構成可能な相互接続を構成して、前記所望の機能を可能にする前記複数のオペレーションの各々のためのカーネルを横切る、前記信号伝達経路を可能にする段階を更に含むことを特徴とする請求項34に記載のコンピュータ読み取り可能な媒体。
- d)コンピュータにおいて、前記構成可能な通信装置上で実行できる前記所望の機能を受信する段階と、
e)前記機能を、前記構成可能な通信装置の複数のカーネルの少なくとも1つを実行できる一連の別個のオペレーションに分割する段階と、を更に含むことを特徴とする請求項31に記載のコンピュータ読み取り可能な媒体。 - f)必要に応じて前記受信段階d)及び前記分割段階e)を繰り返して、前記アプリケーションに必要な複数の機能を満足する段階を更に含むことを特徴とする請求項36に記載のコンピュータ読み取り可能な媒体。
- d)タイミングシーケンスを定義して、カーネルが特定のコンフィギュレーションを実行できる時期、カーネルが選択的に接続される時期、又はオペレーションを実行する自律性をカーネルに付与する時期を決定する段階を更に含むことを特徴とする請求項31に記載のコンピュータ読み取り可能な媒体。
- d)前記カーネルのリソースを時分割して、複数のオペレーションに適応させる段階を更に含むことを特徴とする請求項31に記載のコンピュータ読み取り可能な媒体。
- e)前記時分割段階d)に基づいて、構成可能な通信装置のカーネルへのコンフィギュレーションのダウンロードをスケジュールする段階を更に含むことを特徴とする請求項39に記載のコンピュータ読み取り可能な媒体。
- 前記時分割段階d)は、無線通信アプリケーションにおける複数のチャンネルに亘るリソースを共有することを特徴とする請求項39に記載のコンピュータ読み取り可能な媒体。
- 前記時分割段階d)の時分割段階は、
d1)所定のシステム周期内で生成することが要求されている複数のオペレーションを定義する段階と、
d2)前記システム周期を複数の区分に分割する段階と、
d3)各々の前記オペレーションを前記システム周期の前記複数の区分の1つにそれぞれ割り当てる段階と、
を含むことを特徴とする請求項39に記載のコンピュータ読み取り可能な媒体。 - 前記マッピング段階c)は、
c1)原システムのデータフローを作り出す段階と、
c2)特定のアルゴリズム・スレッドを定義する段階と、
c3)前記アルゴリズム・スレッドに含まれているオペレーションの範囲及び形式を定義する段階と、
c4)前記オペレーションを複数のプロセッサグループに分類及びマッピングする段階と、
を含み、前記プロセッサグループは、再構成可能なアーキテクチャにおけるデータフローの主要なアイランドを意味することを特徴とする請求項33に記載のコンピュータ読み取り可能な媒体。 - 前記データフロー、制御フロー、又は相互接続コンフィギュレーションは、前記構成可能な通信装置が動作中に動的に変化するように設定されていることを特徴とする請求項43に記載のコンピュータ読み取り可能な媒体。
- 前記入力は、更に、構成可能な通信装置によって実行されることが望まれている少なくとも通信プロトコルのための命令を含む請求項31に記載のコンピュータ読み取り可能な媒体。
- 前記入力は、更に、構成可能な通信装置のアプリケーションであって、スペクトル拡散通信を利用し、且つ、互換性のない通信プロトコルを利用する、前記アプリケーションを含む請求項1乃至15のいずれかに記載の方法。
- 前記入力は、更に、構成可能な通信装置のアプリケーションであって、スペクトル拡散通信を利用し、且つ、互換性のない通信プロトコルを利用する、前記アプリケーションを含む請求項16乃至30のいずれかに記載の電子装置。
- 前記入力は、更に、構成可能な通信装置のアプリケーションであって、スペクトル拡散通信を利用し、且つ、互換性のない通信プロトコルを利用する、前記アプリケーションを含む請求項31乃至45のいずれかに記載のコンピュータ読み取り可能な媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17882800P | 2000-01-28 | 2000-01-28 | |
US60/178,828 | 2000-01-28 | ||
PCT/US2001/003020 WO2001055864A1 (en) | 2000-01-28 | 2001-01-29 | A method of generating a configuration for a configurable spread spectrum communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003521203A JP2003521203A (ja) | 2003-07-08 |
JP5075313B2 true JP5075313B2 (ja) | 2012-11-21 |
Family
ID=22654084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001555340A Expired - Fee Related JP5075313B2 (ja) | 2000-01-28 | 2001-01-29 | 構成可能なスペクトル拡散通信装置のためのコンフィギュレーションを生成する方法 |
Country Status (6)
Country | Link |
---|---|
US (4) | US20020031166A1 (ja) |
JP (1) | JP5075313B2 (ja) |
KR (1) | KR100682736B1 (ja) |
AU (2) | AU2001233150A1 (ja) |
DE (1) | DE10195203B3 (ja) |
WO (2) | WO2001055866A1 (ja) |
Families Citing this family (148)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
US6338106B1 (en) * | 1996-12-20 | 2002-01-08 | Pact Gmbh | I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures |
EP1329816B1 (de) | 1996-12-27 | 2011-06-22 | Richter, Thomas | Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.) |
US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
US6226318B1 (en) * | 1998-03-31 | 2001-05-01 | Zenith Electronics Corporation | Detection of code vectors in single frequency, multiple transmitter networks |
WO2002013000A2 (de) | 2000-06-13 | 2002-02-14 | Pact Informationstechnologie Gmbh | Pipeline ct-protokolle und -kommunikation |
AU5805300A (en) | 1999-06-10 | 2001-01-02 | Pact Informationstechnologie Gmbh | Sequence partitioning in cell structures |
US6484025B1 (en) * | 2000-01-07 | 2002-11-19 | Conexant Systems, Inc. | Method and apparatus for establishing compatibility between cordless telephone applications and physical hardware of the cordless telephone |
US7085285B2 (en) | 2000-03-01 | 2006-08-01 | Realtek Semiconductor Corp. | xDSL communications systems using shared/multi-function task blocks |
GB2360674A (en) * | 2000-03-21 | 2001-09-26 | Inmarsat Ltd | Concurrent use of multiple TDMA Protocols |
US20010025363A1 (en) * | 2000-03-24 | 2001-09-27 | Cary Ussery | Designer configurable multi-processor system |
US8020176B2 (en) | 2000-04-06 | 2011-09-13 | Infineon Technologies Ag | Virtual machine interface for hardware reconfigurable and software programmable processors |
US6990548B1 (en) * | 2000-06-15 | 2006-01-24 | Hewlett-Packard Development Company, L.P. | Methods and arrangements for configuring a printer over a wireless communication link using a wireless communication device |
EP1746850B1 (en) | 2000-08-03 | 2009-10-21 | Infineon Technologies AG | Dynamically reconfigurable universal transmitter system |
AU2001284727A1 (en) | 2000-08-03 | 2002-02-18 | Morphics Technology, Inc. | Flexible tdma system architecture |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
DE10052392A1 (de) * | 2000-10-20 | 2002-05-02 | Alcatel Sa | Basisstation eines funkbetriebenen Kommunikationssystems |
US7230978B2 (en) * | 2000-12-29 | 2007-06-12 | Infineon Technologies Ag | Channel CODEC processor configurable for multiple wireless communications standards |
US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
US7142882B2 (en) | 2001-03-09 | 2006-11-28 | Schmidt Dominik J | Single chip wireless communication integrated circuit |
US7110440B2 (en) * | 2001-03-14 | 2006-09-19 | Mercury Computer Systems, Inc. | Wireless communications systems and methods for multiple processor based multiple user detection |
US7249242B2 (en) | 2002-10-28 | 2007-07-24 | Nvidia Corporation | Input pipeline registers for a node in an adaptive computing engine |
US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
US7400668B2 (en) * | 2001-03-22 | 2008-07-15 | Qst Holdings, Llc | Method and system for implementing a system acquisition function for use with a communication device |
US7653710B2 (en) | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
US7245725B1 (en) * | 2001-05-17 | 2007-07-17 | Cypress Semiconductor Corp. | Dual processor framer |
EP2224330B1 (de) * | 2001-06-20 | 2012-05-09 | Krass, Maren | Verfahren und gerät zum partitionieren von grossen rechnerprogrammen |
US20030026237A1 (en) * | 2001-08-06 | 2003-02-06 | Mohebbi Behzad Barjesteh | Cellular base station architecture with soft partitioning |
US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
US7187663B2 (en) * | 2001-10-09 | 2007-03-06 | Schmidt Dominik J | Flexible processing system |
US7433389B2 (en) | 2001-11-20 | 2008-10-07 | Mediatek Inc. | Methods and apparatus for spread spectrum signal processing using a reconfigurable coprocessor |
US7046635B2 (en) | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
US7215701B2 (en) | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
US7403981B2 (en) | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
WO2003060747A2 (de) | 2002-01-19 | 2003-07-24 | Pact Xpp Technologies Ag | Reconfigurierbarer prozessor |
GB2385498A (en) * | 2002-02-13 | 2003-08-20 | Pa Consulting Services | Adjustable baseband processing of telecommunications signals |
US8127061B2 (en) | 2002-02-18 | 2012-02-28 | Martin Vorbach | Bus systems and reconfiguration methods |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
EP1347581A3 (en) * | 2002-03-22 | 2004-11-17 | Kabushiki Kaisha Toshiba | Radio communication apparatus and method |
TWI280755B (en) | 2002-04-15 | 2007-05-01 | Interdigital Tech Corp | Wireless user equipments |
US7493375B2 (en) * | 2002-04-29 | 2009-02-17 | Qst Holding, Llc | Storage and delivery of device features |
US7103091B2 (en) * | 2002-05-07 | 2006-09-05 | Stmicroelectronics, Inc. | Common data path rake receiver for a CDMA demodulator circuit |
US7328414B1 (en) | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
US8090928B2 (en) * | 2002-06-28 | 2012-01-03 | Intellectual Ventures I Llc | Methods and apparatus for processing scalar and vector instructions |
AU2003286131A1 (en) | 2002-08-07 | 2004-03-19 | Pact Xpp Technologies Ag | Method and device for processing data |
US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
WO2004038599A1 (de) | 2002-09-06 | 2004-05-06 | Pact Xpp Technologies Ag | Rekonfigurierbare sequenzerstruktur |
KR100504804B1 (ko) * | 2002-09-28 | 2005-08-01 | 엘지전자 주식회사 | Wcdma시스템의 역채널화방법 |
US7937591B1 (en) * | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
EP1561306B1 (en) | 2002-11-12 | 2007-03-07 | Zetera Corporation | Communication protocols, systems and methods |
US7649880B2 (en) | 2002-11-12 | 2010-01-19 | Mark Adams | Systems and methods for deriving storage area commands |
US7170890B2 (en) * | 2002-12-16 | 2007-01-30 | Zetera Corporation | Electrical devices with improved communication |
US8005918B2 (en) | 2002-11-12 | 2011-08-23 | Rateze Remote Mgmt. L.L.C. | Data storage devices having IP capable partitions |
US7372928B1 (en) | 2002-11-15 | 2008-05-13 | Cypress Semiconductor Corporation | Method and system of cycle slip framing in a deserializer |
US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
US7088950B2 (en) | 2002-11-26 | 2006-08-08 | Nokia Corporation | Method and apparatus for controlling integrated receiver operation in a communications terminal |
US7380151B1 (en) | 2002-12-11 | 2008-05-27 | National Semiconductor Corporation | Apparatus and method for asynchronously clocking the processing of a wireless communication signal by multiple processors |
US7016695B1 (en) | 2002-12-11 | 2006-03-21 | National Semiconductor Corporation | Apparatus and method for processing a deterministic data flow associated with a wireless communication signal |
US20040160975A1 (en) * | 2003-01-21 | 2004-08-19 | Charles Frank | Multicast communication protocols, systems and methods |
KR20040083872A (ko) * | 2003-03-25 | 2004-10-06 | 유티스타콤코리아 유한회사 | 더블유-시디엠에이용 에이티엠 스위치 |
EP1471520A1 (en) * | 2003-04-22 | 2004-10-27 | Deutsche Thomson-Brandt Gmbh | Method for decoding data received from a data source using hardware configuration data received from the same data source |
EP1471524A1 (en) * | 2003-04-22 | 2004-10-27 | Thomson Licensing S.A. | Method for decoding data received from a data source using hardware configuration data received from the same data source |
US20040255230A1 (en) * | 2003-06-10 | 2004-12-16 | Inching Chen | Configurable decoder |
JP4700611B2 (ja) | 2003-08-28 | 2011-06-15 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データ処理装置およびデータ処理方法 |
US7328033B2 (en) | 2003-10-01 | 2008-02-05 | Rappaport Theodore S | Wireless network system and method |
US8423007B2 (en) * | 2004-03-19 | 2013-04-16 | Brightpoint, Inc. | Multi-phone programming application |
KR100621571B1 (ko) * | 2004-06-25 | 2006-09-14 | 삼성전자주식회사 | 네트워크 중계장치 및 중계 방법 |
US7568059B2 (en) * | 2004-07-08 | 2009-07-28 | Asocs Ltd. | Low-power reconfigurable architecture for simultaneous implementation of distinct communication standards |
US7483963B2 (en) * | 2004-08-20 | 2009-01-27 | Research In Motion Limited | Method and system for configuring a client on host devices by utilizing an interface between a configuration application and host device drivers on a configuring device |
US7890735B2 (en) * | 2004-08-30 | 2011-02-15 | Texas Instruments Incorporated | Multi-threading processors, integrated circuit devices, systems, and processes of operation and manufacture |
US7328332B2 (en) * | 2004-08-30 | 2008-02-05 | Texas Instruments Incorporated | Branch prediction and other processor improvements using FIFO for bypassing certain processor pipeline stages |
US20060095732A1 (en) * | 2004-08-30 | 2006-05-04 | Tran Thang M | Processes, circuits, devices, and systems for scoreboard and other processor improvements |
US7752426B2 (en) * | 2004-08-30 | 2010-07-06 | Texas Instruments Incorporated | Processes, circuits, devices, and systems for branch prediction and other processor improvements |
US8566616B1 (en) * | 2004-09-10 | 2013-10-22 | Altera Corporation | Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like |
US8612772B1 (en) * | 2004-09-10 | 2013-12-17 | Altera Corporation | Security core using soft key |
EP1810225A1 (en) * | 2004-11-03 | 2007-07-25 | Koninklijke Philips Electronics N.V. | Configuring spectrum agile devices by means of labels storing spektrum opportunity parameters |
US7545764B1 (en) | 2004-11-19 | 2009-06-09 | Cypress Semiconductor Corporation | Synchronized code recognition |
KR100594943B1 (ko) * | 2004-11-30 | 2006-06-30 | 리전츠 오브 더 유니버스티 오브 미네소타 | 원칩시스템에서 데이터 변복조 방법 |
US8408459B1 (en) | 2005-01-14 | 2013-04-02 | Brightpoint, Inc. | 4PL system and method |
US7769912B2 (en) * | 2005-02-17 | 2010-08-03 | Samsung Electronics Co., Ltd. | Multistandard SDR architecture using context-based operation reconfigurable instruction set processors |
US20090327546A1 (en) * | 2005-03-03 | 2009-12-31 | Gaby Guri | System for and method of hand-off between different communication standards |
US7702850B2 (en) | 2005-03-14 | 2010-04-20 | Thomas Earl Ludwig | Topology independent storage arrays and methods |
US8565721B2 (en) | 2006-10-20 | 2013-10-22 | T-Mobile Usa, Inc. | System and method for rating an IP-based wireless telecommunications based on access point |
US7821974B2 (en) * | 2005-03-29 | 2010-10-26 | Microsoft Corporation | UMTS RIL extension |
US7886311B2 (en) | 2005-03-29 | 2011-02-08 | Microsoft Corporation | Synchronous RIL proxy |
US7620981B2 (en) * | 2005-05-26 | 2009-11-17 | Charles William Frank | Virtual devices and virtual bus tunnels, modules and methods |
US7797610B1 (en) * | 2005-07-19 | 2010-09-14 | Xilinx, Inc. | Method and apparatus for virtual quad-port random access memory |
US7725609B2 (en) * | 2005-08-05 | 2010-05-25 | Qimonda Ag | System memory device having a dual port |
US7743214B2 (en) * | 2005-08-16 | 2010-06-22 | Mark Adams | Generating storage system commands |
US8819092B2 (en) | 2005-08-16 | 2014-08-26 | Rateze Remote Mgmt. L.L.C. | Disaggregated resources and access methods |
US9270532B2 (en) | 2005-10-06 | 2016-02-23 | Rateze Remote Mgmt. L.L.C. | Resource command messages and methods |
CA2619639C (en) * | 2005-10-12 | 2014-12-30 | T-Mobile Usa, Inc. | System and method for billing ip-based wireless telecommunications in a converged network |
US8014803B2 (en) * | 2005-11-11 | 2011-09-06 | Ntt Docomo, Inc | Mobile communication system, mobile station, base station, and control channel allocation method |
US7698543B2 (en) * | 2005-11-15 | 2010-04-13 | Microsoft Corporation | User interface for specifying desired configurations |
EP1974265A1 (de) | 2006-01-18 | 2008-10-01 | PACT XPP Technologies AG | Hardwaredefinitionsverfahren |
JP4685682B2 (ja) * | 2006-03-31 | 2011-05-18 | 富士通株式会社 | 半導体装置 |
US7924881B2 (en) | 2006-04-10 | 2011-04-12 | Rateze Remote Mgmt. L.L.C. | Datagram identifier management |
US8755675B2 (en) * | 2006-04-20 | 2014-06-17 | Texas Instruments Incorporated | Flexible and efficient memory utilization for high bandwidth receivers, integrated circuits, systems, methods and processes of manufacture |
US8136102B2 (en) | 2006-06-20 | 2012-03-13 | Google Inc. | Systems and methods for compiling an application for a parallel-processing computer system |
US8108844B2 (en) | 2006-06-20 | 2012-01-31 | Google Inc. | Systems and methods for dynamically choosing a processing element for a compute kernel |
US8024708B2 (en) | 2006-06-20 | 2011-09-20 | Google Inc. | Systems and methods for debugging an application running on a parallel-processing computer system |
US8261270B2 (en) * | 2006-06-20 | 2012-09-04 | Google Inc. | Systems and methods for generating reference results using a parallel-processing computer system |
US8381202B2 (en) * | 2006-06-20 | 2013-02-19 | Google Inc. | Runtime system for executing an application in a parallel-processing computer system |
US7814486B2 (en) * | 2006-06-20 | 2010-10-12 | Google Inc. | Multi-thread runtime system |
US8375368B2 (en) * | 2006-06-20 | 2013-02-12 | Google Inc. | Systems and methods for profiling an application running on a parallel-processing computer system |
US8136104B2 (en) | 2006-06-20 | 2012-03-13 | Google Inc. | Systems and methods for determining compute kernels for an application in a parallel-processing computer system |
US8443348B2 (en) | 2006-06-20 | 2013-05-14 | Google Inc. | Application program interface of a parallel-processing computer system that supports multiple programming languages |
US8146066B2 (en) | 2006-06-20 | 2012-03-27 | Google Inc. | Systems and methods for caching compute kernels for an application running on a parallel-processing computer system |
EP1881661A1 (en) * | 2006-07-20 | 2008-01-23 | Abilis Systems Sarl | Method and device to process a received analog signal and to extract digital data there from according to a plurality of protocols |
US7788471B2 (en) * | 2006-09-18 | 2010-08-31 | Freescale Semiconductor, Inc. | Data processor and methods thereof |
US8351420B2 (en) | 2006-10-23 | 2013-01-08 | T-Mobile Usa, Inc. | Maintenance of subscriber history for service support applications in an IP-based telecommunications system |
US7786996B2 (en) | 2006-10-24 | 2010-08-31 | Sony Corporation | System and method for object oriented hardware including cross-point switch interconnecting modules with I/O |
US8050708B2 (en) * | 2007-04-12 | 2011-11-01 | Harris Corporation | Option management in a software-defined radio |
US8131387B2 (en) * | 2007-08-09 | 2012-03-06 | Teradyne, Inc. | Integrated high-efficiency microwave sourcing control process |
US20090119441A1 (en) * | 2007-11-06 | 2009-05-07 | Hewlett-Packard Development Company, L.P. | Heterogeneous Parallel Bus Switch |
US20090161647A1 (en) * | 2007-12-20 | 2009-06-25 | Russ Mestechkin | Td-scdma uplink processing |
US8094641B2 (en) * | 2007-12-20 | 2012-01-10 | Mediatek Inc. | TD-SCDMA uplink processing |
US8391267B2 (en) * | 2007-12-20 | 2013-03-05 | Mediatek Inc. | TD-SCDMA uplink processing for synchronization of signals at base station receiver |
US8078326B2 (en) * | 2008-09-19 | 2011-12-13 | Johnson Controls Technology Company | HVAC system controller configuration |
US20110058518A1 (en) * | 2009-09-09 | 2011-03-10 | Comtech Ef Data Corp. | Multi-Channel Single Carrier Per Channel (SCPC) Systems and Related Methods |
JP5990466B2 (ja) | 2010-01-21 | 2016-09-14 | スビラル・インコーポレーテッド | ストリームに基づく演算を実装するための汎用複数コアシステムのための方法および装置 |
RU2010111027A (ru) * | 2010-03-24 | 2011-09-27 | ЭлЭсАй Корпорейшн (US) | Устройство и способ для высокоскоростного расчета таблиц перемежения для нескольких стандартов беспроводной связи |
US8869087B2 (en) * | 2011-05-06 | 2014-10-21 | Xcelemor, Inc. | Computing system with data and control planes and method of operation thereof |
US8799750B1 (en) * | 2011-05-09 | 2014-08-05 | Xilinx, Inc. | Convolutional interleaver for bursty memory access |
US8693601B2 (en) | 2012-01-03 | 2014-04-08 | Intel Corporation | Self-correcting multirate filter |
CN104124987B (zh) * | 2013-04-28 | 2016-06-08 | 国际商业机器公司 | 用于并行处理数据的方法和装置 |
CN103535068A (zh) * | 2013-05-29 | 2014-01-22 | 华为技术有限公司 | 数据传输的方法、装置、设备及基站 |
EP3376691B1 (en) * | 2017-03-14 | 2019-05-08 | Rohde & Schwarz GmbH & Co. KG | Test device and test method |
WO2018195120A1 (en) * | 2017-04-17 | 2018-10-25 | Oshea Timothy James | Placement and scheduling of radio signal processing dataflow operations |
CN107807547B (zh) * | 2017-09-22 | 2020-04-21 | 上海卫星工程研究所 | 卫星服务单元控制器 |
US20230026248A1 (en) * | 2021-07-20 | 2023-01-26 | EdgeQ, Inc. | Systems and methods for hybrid hardware and software implementation of multiple wireless standards |
CN114442529A (zh) * | 2022-01-18 | 2022-05-06 | 深圳市显控科技股份有限公司 | I/o口扩展电路及工控系统 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4096732A (en) | 1977-08-19 | 1978-06-27 | Springer Barry R | Camera testing methods and apparatus |
US4481583A (en) * | 1981-10-30 | 1984-11-06 | At&T Bell Laboratories | Method for distributing resources in a time-shared system |
JP3323950B2 (ja) * | 1992-03-17 | 2002-09-09 | サン・マイクロシステムズ・インコーポレーテッド | デジタル画像処理システムでidctを実施する方法及びそのためのidctプロセッサ |
US5483647A (en) * | 1992-12-17 | 1996-01-09 | Bull Hn Information Systems Inc. | System for switching between two different operating systems by invoking the server to determine physical conditions to initiate a physical connection transparent to the user |
US6067008A (en) * | 1993-05-25 | 2000-05-23 | Intellectual Property Development Associates Of Connecticut, Inc. | Methods and apparatus for inputting messages, including advertisements, to a vehicle |
AU671781B2 (en) | 1993-10-28 | 1996-09-05 | Motorola, Inc. | Demodulator logic unit adaptable to multiple data protocols |
US5621705A (en) | 1994-05-02 | 1997-04-15 | Colorado Seminary | Programmable timing unit for generating multiple coherent timing signals |
US5568475A (en) * | 1994-12-21 | 1996-10-22 | Lucent Technologies Inc. | ATM network architecture employing an out-of-band signaling network |
US6072994A (en) * | 1995-08-31 | 2000-06-06 | Northrop Grumman Corporation | Digitally programmable multifunction radio system architecture |
US5872810A (en) * | 1996-01-26 | 1999-02-16 | Imec Co. | Programmable modem apparatus for transmitting and receiving digital data, design method and use method for said modem |
US5790880A (en) * | 1996-01-04 | 1998-08-04 | Advanced Micro Devices | Microprocessor configured to dynamically connect processing elements according to data dependencies |
US6058114A (en) * | 1996-05-20 | 2000-05-02 | Cisco Systems, Inc. | Unified network cell scheduler and flow controller |
EP0980555A1 (en) * | 1996-06-10 | 2000-02-23 | Morphics Technology, Inc. | Method and apparatus for compiling one circuit in a sequence of circuits within a programmable gate array |
US5907580A (en) * | 1996-06-10 | 1999-05-25 | Morphics Technology, Inc | Method and apparatus for communicating information |
US6128639A (en) * | 1996-06-28 | 2000-10-03 | Cray Research, Inc. | Array address and loop alignment calculations |
US5940438A (en) * | 1997-02-18 | 1999-08-17 | Mitsubishi Electric Information Technology Center America, Inc (Ita) | Universal modem for digital video, audio and data communications |
US6167525A (en) * | 1997-02-26 | 2000-12-26 | Pirelli Cavi E Sistemi S.P.A. | Method and system for analysis of electric power transmission link status |
US5877766A (en) * | 1997-08-15 | 1999-03-02 | International Business Machines Corporation | Multi-node user interface component and method thereof for use in accessing a plurality of linked records |
US5974049A (en) | 1997-08-29 | 1999-10-26 | International Business Machines Corporation | Internet protocol assists for high performance LAN connections |
US6026117A (en) | 1997-10-23 | 2000-02-15 | Interdigital Technology Corporation | Method and apparatus for generating complex four-phase sequences for a CDMA communication system |
US6424685B1 (en) * | 1997-11-03 | 2002-07-23 | Harris Corporation | Polar computation of branch metrics for TCM |
US6185418B1 (en) * | 1997-11-07 | 2001-02-06 | Lucent Technologies Inc. | Adaptive digital radio communication system |
US6148006A (en) * | 1997-11-12 | 2000-11-14 | Nortel Networks Limited | Communication system architecture, exchange having a plurality of broadband modems and method of supporting broadband operation on a one to one basis |
US5999990A (en) * | 1998-05-18 | 1999-12-07 | Motorola, Inc. | Communicator having reconfigurable resources |
US6237054B1 (en) * | 1998-09-14 | 2001-05-22 | Advanced Micro Devices, Inc. | Network interface unit including a microcontroller having multiple configurable logic blocks, with a test/program bus for performing a plurality of selected functions |
US6052600A (en) * | 1998-11-23 | 2000-04-18 | Motorola, Inc. | Software programmable radio and method for configuring |
US6456611B1 (en) * | 1998-12-04 | 2002-09-24 | Nortel Networks Limited | CDMA modem using common block architecture |
AU4529200A (en) * | 1999-05-10 | 2000-11-21 | Sirius Communications N.V. | Method and apparatus for high-speed software reconfigurable code division multiple access communication |
US6587448B1 (en) * | 1999-10-18 | 2003-07-01 | Lucent Technologies Inc. | Reconfigurable wireless system base station |
-
2001
- 2001-01-29 DE DE10195203.1T patent/DE10195203B3/de not_active Expired - Fee Related
- 2001-01-29 WO PCT/US2001/003069 patent/WO2001055866A1/en active Application Filing
- 2001-01-29 WO PCT/US2001/003020 patent/WO2001055864A1/en active Application Filing
- 2001-01-29 AU AU2001233150A patent/AU2001233150A1/en not_active Abandoned
- 2001-01-29 US US09/772,584 patent/US20020031166A1/en not_active Abandoned
- 2001-01-29 KR KR1020027009764A patent/KR100682736B1/ko not_active IP Right Cessation
- 2001-01-29 JP JP2001555340A patent/JP5075313B2/ja not_active Expired - Fee Related
- 2001-01-29 US US09/772,582 patent/US6701431B2/en not_active Expired - Lifetime
- 2001-01-29 AU AU2001231244A patent/AU2001231244A1/en not_active Abandoned
-
2005
- 2005-07-29 US US11/193,851 patent/US20060003757A1/en not_active Abandoned
- 2005-08-05 US US11/198,692 patent/US7254649B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7254649B2 (en) | 2007-08-07 |
US20050282534A1 (en) | 2005-12-22 |
KR20020079813A (ko) | 2002-10-19 |
AU2001231244A1 (en) | 2001-08-07 |
AU2001233150A1 (en) | 2001-08-07 |
US6701431B2 (en) | 2004-03-02 |
WO2001055864A1 (en) | 2001-08-02 |
US20010034227A1 (en) | 2001-10-25 |
US20020031166A1 (en) | 2002-03-14 |
DE10195203B3 (de) | 2014-01-02 |
WO2001055866A1 (en) | 2001-08-02 |
DE10195203T1 (de) | 2002-12-19 |
US20060003757A1 (en) | 2006-01-05 |
JP2003521203A (ja) | 2003-07-08 |
KR100682736B1 (ko) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5075313B2 (ja) | 構成可能なスペクトル拡散通信装置のためのコンフィギュレーションを生成する方法 | |
RU2147378C1 (ru) | Специализированный процессор | |
US5867400A (en) | Application specific processor and design method for same | |
Mitola | Software radio architecture: a mathematical perspective | |
US7039915B2 (en) | Method and apparatus for software-based allocation and scheduling of hardware resources in an electronic device | |
WO2002097562A2 (en) | Method and system for scheduling in an adaptable computing engine | |
US7979263B2 (en) | Method, system and program for developing and scheduling adaptive integrated circuitry and corresponding control or configuration information | |
Sklivanitis et al. | Addressing next-generation wireless challenges with commercial software-defined radio platforms | |
GB2382498A (en) | Digital wireless base station | |
US7536691B2 (en) | Method and apparatus for software-based allocation and scheduling of hardware resources in a wireless communication device | |
JP4452710B2 (ja) | シーケンシャル・オブジェクト指向システムシミュレーションをシーケンス制御する方法 | |
WO2001055917A1 (en) | Improved apparatus and method for multi-threaded signal processing | |
CN101378617A (zh) | 动态配置芯片引脚功能的装置 | |
Revés et al. | Software radios: Unifying the reconfiguration process over heterogeneous platforms | |
CN109960268B (zh) | 面向遥感卫星接收站的异构设备资源动态调度方法及系统 | |
CN104570856A (zh) | 可在线编程的监控网络系统 | |
Berthelot et al. | Design methodology for runtime reconfigurable FPGA: from high level specification down to implementation | |
Marojevic et al. | ALOE Session 8: Computing Resource Management Tools | |
Kempf et al. | A concept for waveform description based SDR implementation | |
Purhonen | Using architectural views in DSP software development | |
Revés Ballesté et al. | Software radios: unifying the reconfiguration process over heterogeneous platforms | |
Hannikainen et al. | SDL-to-C conversion for implementing embedded WLAN protocols | |
Risset et al. | Programming models and implementation platforms for software defined radio configuration | |
Antoine et al. | 22 Programming Models and Implementation Platforms for Software Defined Radio Configuration | |
Xiao et al. | Implement of Bluetooth protocol stack on Windows CE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101007 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |