JP5075282B1 - Input device - Google Patents

Input device Download PDF

Info

Publication number
JP5075282B1
JP5075282B1 JP2012026901A JP2012026901A JP5075282B1 JP 5075282 B1 JP5075282 B1 JP 5075282B1 JP 2012026901 A JP2012026901 A JP 2012026901A JP 2012026901 A JP2012026901 A JP 2012026901A JP 5075282 B1 JP5075282 B1 JP 5075282B1
Authority
JP
Japan
Prior art keywords
layer
transparent
input device
bridge wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012026901A
Other languages
Japanese (ja)
Other versions
JP2013164698A (en
Inventor
正宜 竹内
清 佐藤
徹也 鈴木
大悟 青木
学 矢沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2012026901A priority Critical patent/JP5075282B1/en
Priority to CN201290001166.XU priority patent/CN204166512U/en
Priority to PCT/JP2012/059963 priority patent/WO2013118314A1/en
Priority to KR1020147022302A priority patent/KR101562487B1/en
Application granted granted Critical
Publication of JP5075282B1 publication Critical patent/JP5075282B1/en
Priority to TW102102534A priority patent/TWI489343B/en
Publication of JP2013164698A publication Critical patent/JP2013164698A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

【課題】良好な不可視特性及び、透明基材側との良好な密着性を確保でき、加えて、ブリッジ配線の耐環境性を向上させることが可能な入力装置を提供する。
【解決手段】透明基材と、透明基材の第1の面に形成された複数の透明電極5と、透明電極5間を電気的に接続するブリッジ配線10と、前記透明基材とブリッジ配線10間に形成された絶縁層20と、を有し、ブリッジ配線10は、絶縁層20の表面20aと接するITOからなる下地層35と、下地層35の表面に形成され下地層35よりも低抵抗の金属層36と、を有する。
【選択図】図3
Provided is an input device capable of ensuring good invisible characteristics and good adhesion to a transparent substrate side, and in addition, improving the environmental resistance of bridge wiring.
A transparent substrate, a plurality of transparent electrodes formed on a first surface of the transparent substrate, a bridge wiring that electrically connects the transparent electrodes, and the transparent substrate and the bridge wiring. The bridge wiring 10 includes an underlayer 35 made of ITO in contact with the surface 20a of the insulating layer 20 and a lower layer formed on the surface of the underlayer 35 and lower than the underlayer 35. A resistive metal layer 36.
[Selection] Figure 3

Description

本発明は、操作面の操作位置を検知可能な入力装置に係り、特に、透明基材表面に形成された透明電極間を接続するブリッジ配線の構成に関する。   The present invention relates to an input device that can detect an operation position on an operation surface, and more particularly to a configuration of a bridge wiring that connects between transparent electrodes formed on the surface of a transparent substrate.

特許文献1には、複数の透明電極間を電気的に接続するブリッジ配線(特許文献1には交差部分、中継電極と記載されている)をITOで形成した入力装置が開示されている。   Patent Document 1 discloses an input device in which a bridge wiring (described in Patent Document 1 as an intersection portion and a relay electrode) that electrically connects a plurality of transparent electrodes is formed of ITO.

また特許文献2には、複数の透明電極間を電気的に接続するブリッジ配線をMo、Al、Au等で形成した入力装置が開示されている。   Patent Document 2 discloses an input device in which a bridge wiring for electrically connecting a plurality of transparent electrodes is formed of Mo, Al, Au, or the like.

なお透明電極の形成面を構成する透明基材と、ブリッジ配線との間には絶縁層が介在している。すなわちブリッジ配線は絶縁層の表面を通って各透明電極間を電気的に接続している。   An insulating layer is interposed between the transparent base material forming the transparent electrode forming surface and the bridge wiring. That is, the bridge wiring is electrically connected between the transparent electrodes through the surface of the insulating layer.

特開2008−310550号公報JP 2008-310550 A 特開2010−271796号公報JP 2010-271796 A

特許文献1では、ブリッジ配線をITOで形成しており、ブリッジ配線の配線抵抗が大きくなる問題があった。   In Patent Document 1, the bridge wiring is made of ITO, and there is a problem that the wiring resistance of the bridge wiring is increased.

また特許文献2のように、金属材料でブリッジ配線を形成することで、ブリッジ配線の配線抵抗をITOで形成するより低くできるが、良好な不可視特性、すなわちブリッジ配線が見えてはならず、さらにブリッジ配線の形成面を構成する絶縁層との間の良好な密着性を確保することが必要であった。加えて、ブリッジ配線の耐環境性(耐湿性や耐熱性)を向上させることが必要であった。   Further, as in Patent Document 2, by forming the bridge wiring with a metal material, the wiring resistance of the bridge wiring can be made lower than that formed with ITO, but good invisible characteristics, that is, the bridge wiring must not be visible. It was necessary to ensure good adhesion with the insulating layer constituting the bridge wiring formation surface. In addition, it was necessary to improve the environmental resistance (humidity resistance and heat resistance) of the bridge wiring.

特に、絶縁層との密着性の悪い低抵抗の金属を用いた場合、良好な不可視特性とともに良好な密着性を確保することが必要であった。   In particular, when a low-resistance metal having poor adhesion to the insulating layer is used, it is necessary to ensure good adhesion as well as good invisible characteristics.

後述の実験に示すように本発明者らは、例えば低抵抗の金属としてAuを選択したが、特許文献1及び特許文献2にはブリッジ配線としてAuを用いた際、特に、良好な不可視特性とともに絶縁層との良好な密着性を確保するための構造が開示されていない。   As shown in the experiment described later, the present inventors selected Au as a low-resistance metal, for example. However, in Patent Documents 1 and 2, when Au is used as a bridge wiring, particularly with good invisible characteristics. A structure for ensuring good adhesion with the insulating layer is not disclosed.

そこで本発明は上記従来の課題を解決するためのものであり、特に、良好な不可視特性及び、透明基材側との良好な密着性を確保でき、加えて、ブリッジ配線の耐環境性を向上させることが可能な入力装置を提供することを目的とする。   Therefore, the present invention is for solving the above-mentioned conventional problems, and in particular, it is possible to ensure good invisible characteristics and good adhesion to the transparent substrate side, and in addition, improve the environment resistance of the bridge wiring. An object of the present invention is to provide an input device that can be made to operate.

本発明における入力装置は、透明基材と、前記透明基材の第1の面に形成された複数の透明電極と、前記透明電極間を電気的に接続するブリッジ配線と、前記透明基材と前記ブリッジ配線との間に形成された絶縁層と、を有し、
前記透明電極は、複数の第1の透明電極と、複数のITOからなる第2の透明電極とを備え、各第1の透明電極が第1の方向に連結されており、前記第1の透明電極の連結部の表面に前記絶縁層が形成され、前記絶縁層の絶縁表面を通って形成された前記ブリッジ配線により各第2の透明電極が、前記第1の方向と交叉する第2の方向に連結されており、
前記絶縁層は、ノボラック樹脂で形成されており、
前記絶縁層は、前記第1の透明電極の連結部と前記第2の透明電極との間の空間を埋めるとともに前記第2の透明電極の表面にまで乗り上げて形成されており、
前記ブリッジ配線は、前記絶縁層の表面から前記第2の透明電極の表面にかけてして形成されたアモルファスITOからなる下地層と、前記下地層の表面のみに形成されたAuからなる金属層と、前記金属層の表面のみに形成されたアモルファスITOからなる導電性酸化物保護層との積層構造を備えることを特徴とするものである。
The input device according to the present invention includes a transparent substrate, a plurality of transparent electrodes formed on the first surface of the transparent substrate, a bridge wiring that electrically connects the transparent electrodes, and the transparent substrate. An insulating layer formed between the bridge wiring and
The transparent electrode includes a plurality of first transparent electrodes and a plurality of second transparent electrodes made of ITO, wherein each first transparent electrode is connected in a first direction, and the first transparent electrode The insulating layer is formed on the surface of the connecting portion of the electrode, and each second transparent electrode crosses the first direction by the bridge wiring formed through the insulating surface of the insulating layer. Connected to
The insulating layer is made of novolac resin,
The insulating layer is formed so as to fill a space between the connecting portion of the first transparent electrode and the second transparent electrode and to run on the surface of the second transparent electrode,
Said bridge wire includes a base layer made of amorphous ITO formed by contact toward the surface of the second transparent electrode from the surface of the insulating layer, a metal layer consisting of the formed only on the surface of the underlying layer Au A laminated structure with a conductive oxide protective layer made of amorphous ITO formed only on the surface of the metal layer is provided.

これにより良好な不可視特性を確保できるとともに、ブリッジ配線の低抵抗を実現でき、さらにブリッジ配線と絶縁層との間の密着性を良好にできる。また、ITOからなる下地層は、絶縁層の吸水性に起因する水分に対するバリア層として機能する。さらに環境変化に伴う絶縁層の収縮に対してITOからなる下地層は適切に追従できる。このように良好な耐環境性(耐湿性、耐熱性)も確保できる。   As a result, good invisible characteristics can be secured, low resistance of the bridge wiring can be realized, and adhesion between the bridge wiring and the insulating layer can be improved. The underlayer made of ITO functions as a barrier layer against moisture caused by the water absorption of the insulating layer. Furthermore, the underlayer made of ITO can appropriately follow the shrinkage of the insulating layer due to environmental changes. Thus, good environmental resistance (moisture resistance, heat resistance) can be secured.

記金属層は、Auで形成される。これにより、良好な不可視特性を確保でき、また低抵抗を実現できる。 Before Symbol metal layer, Ru is formed by Au. As a result, good invisible characteristics can be secured and low resistance can be realized.

また本発明では、前記金属層の表面にITOからなる導電性酸化物保護層が形成される。このようにブリッジ配線の表面に金属層を露出させず、金属層の表面を導電性酸化物保護層で覆うことで、導電性酸化物保護層を、ブリッジ配線の表面側から流入してくる水分に対するバリア層として機能させることができ、ブリッジ配線の耐環境性をより効果的に向上させることができる。また、不可視特性をより向上させることができる。 In the present invention, a conductive oxide protective layer made of ITO on the surface of the metal layer is Ru is formed. In this way, the metal layer is not exposed on the surface of the bridge wiring, and the surface of the metal layer is covered with the conductive oxide protective layer, so that the conductive oxide protective layer flows into the bridge wiring from the surface side. Therefore, the environment resistance of the bridge wiring can be improved more effectively. Moreover, invisible characteristics can be further improved.

また本発明では、導電性酸化物保護層をITOで形成することにより、ブリッジ配線の低抵抗化と静電破壊耐性を向上させることができる。 In the present invention, the resistance of the bridge wiring and the resistance to electrostatic breakdown can be improved by forming the conductive oxide protective layer from ITO.

本発明では、前記ブリッジ配線は、2kV以上のESD特性を備えることが好ましい。また、前記ブリッジ配線のシート抵抗値Rsは、40Ω/□未満であることが好ましい。また、前記金属層の膜厚は、2〜20nmであることが好ましい。また、前記金属層の膜厚は、2〜6nmであることが好ましい。また、前記下地層の膜厚は、5〜40nmであることが好ましい。また、前記導電性酸化物保護層の膜厚は、5〜40nmであることが好ましい。また、前記ブリッジ配線の幅寸法は、5〜50μmであり、前記ブリッジ配線の長さ寸法は、150〜500μmであることが好ましい。また、前記ブリッジ配線は、各透明電極の表面、前記絶縁層の表面及び前記透明基材の表面に、前記下地層、前記金属層及び前記導電性酸化物保護層を重ねて積層した後、フォトリソグラフィ技術により前記絶縁層の表面から前記第2の透明電極層の表面にかけて細長い形状に残したものであることが好ましい。また、前記絶縁層には、ブリーチングが施されていることが好ましい。  In the present invention, it is preferable that the bridge wiring has an ESD characteristic of 2 kV or more. The sheet resistance value Rs of the bridge wiring is preferably less than 40Ω / □. Moreover, it is preferable that the film thickness of the said metal layer is 2-20 nm. Moreover, it is preferable that the film thickness of the said metal layer is 2-6 nm. Moreover, it is preferable that the film thickness of the said base layer is 5-40 nm. Moreover, it is preferable that the film thickness of the said conductive oxide protective layer is 5-40 nm. The width of the bridge wiring is preferably 5 to 50 μm, and the length of the bridge wiring is preferably 150 to 500 μm. In addition, the bridge wiring is formed by laminating the base layer, the metal layer, and the conductive oxide protective layer on the surface of each transparent electrode, the surface of the insulating layer, and the surface of the transparent base material, It is preferable that the shape is left in an elongated shape from the surface of the insulating layer to the surface of the second transparent electrode layer by lithography. The insulating layer is preferably subjected to bleaching.

また本発明は、前記絶縁表面を構成する絶縁層を、ノボラック樹脂で形成する構成に好ましく適用できる。   Further, the present invention can be preferably applied to a configuration in which the insulating layer constituting the insulating surface is formed of a novolac resin.

また本発明は、前記ブリッジ配線の表面に、透明基材間の接合材である光学透明粘着層が接している構成に好ましく適用できる。また、透明基材の第1の面側と、表面が操作面であるパネル間を前記光学透明粘着層により接合する構成に好ましく適用できる。   The present invention can be preferably applied to a configuration in which an optical transparent adhesive layer that is a bonding material between transparent substrates is in contact with the surface of the bridge wiring. Moreover, it can apply preferably to the structure which joins between the 1st surface side of a transparent base material, and the panel whose surface is an operation surface by the said optical transparent adhesion layer.

本発明の入力装置によれば、良好な不可視特性を確保できるとともに、低抵抗を実現でき、さらにブリッジ配線と絶縁層との間の密着性を良好にできる。また、ITOからなる下地層は、絶縁層の吸水性に起因する水分に対するバリア層として機能する。さらに環境変化に伴う絶縁層の収縮に対してITOからなる下地層は適切に追従できる。このように良好な耐環境性(耐湿性、耐熱性)も確保できる。   According to the input device of the present invention, good invisible characteristics can be secured, low resistance can be realized, and adhesion between the bridge wiring and the insulating layer can be improved. The underlayer made of ITO functions as a barrier layer against moisture caused by the water absorption of the insulating layer. Furthermore, the underlayer made of ITO can appropriately follow the shrinkage of the insulating layer due to environmental changes. Thus, good environmental resistance (moisture resistance, heat resistance) can be secured.

図1は、本実施形態における入力装置(タッチパネル)を構成する透明基材の表面に形成された各透明電極及び配線部を示す平面図である。FIG. 1 is a plan view showing each transparent electrode and wiring portion formed on the surface of a transparent substrate constituting the input device (touch panel) in the present embodiment. 図2(a)は、図1に示す入力装置の拡大平面図であり、図2(b)は、図2(a)をA−Aに沿って切断し矢印方向から見た入力装置の部分拡大縦断面図であり、図2(c)は、図2(b)とは一部異なる入力装置の部分拡大縦断面図である。2 (a) is an enlarged plan view of the input device shown in FIG. 1, and FIG. 2 (b) is a portion of the input device as seen from the direction of the arrow when FIG. 2 (a) is cut along AA. FIG. 2C is an enlarged longitudinal sectional view, and FIG. 2C is a partially enlarged longitudinal sectional view of an input device that is partially different from FIG. 図3(a)は、参考例におけるブリッジ配線の拡大縦断面図であり、図3(b)は、実施形態におけるブリッジ配線の拡大縦断面図である。FIG. 3A is an enlarged longitudinal sectional view of the bridge wiring in the reference example , and FIG. 3B is an enlarged longitudinal sectional view of the bridge wiring in the present embodiment. 図4は、本実施形態における入力装置の製造方法を示す工程図であり、図4の右図が部分縦断面図、図4の左図が平面図である。FIG. 4 is a process diagram illustrating a method of manufacturing the input device according to the present embodiment, in which the right diagram in FIG. 4 is a partial longitudinal sectional view, and the left diagram in FIG. 4 is a plan view.

図1は、本実施形態における入力装置(タッチパネル)を構成する透明基材の表面に形成された各透明電極及び配線部を示す平面図であり、図2(a)は、図1に示す入力装置の拡大平面図であり、図2(b)は、図2(a)をA−Aに沿って切断し矢印方向から見た入力装置の部分拡大縦断面図であり、図2(c)は、図2(b)とは一部異なる入力装置の部分拡大縦断面図である。   FIG. 1 is a plan view showing each transparent electrode and wiring portion formed on the surface of a transparent substrate constituting the input device (touch panel) in this embodiment, and FIG. 2 (a) is an input shown in FIG. 2B is an enlarged plan view of the device, and FIG. 2B is a partially enlarged longitudinal sectional view of the input device when FIG. 2A is cut along AA and viewed from the direction of the arrow, and FIG. These are the partial expanded longitudinal cross-sectional views of the input device which differs in part from FIG.2 (b).

なおこの明細書において、「透明」「透光性」とは可視光線透過率が50%以上(好ましくは80%以上)の状態を指す。更にヘイズ値が6以下であることが好適である。   In this specification, “transparent” and “translucent” refer to a state where the visible light transmittance is 50% or more (preferably 80% or more). Further, it is preferable that the haze value is 6 or less.

なお図1には、入力装置1を構成する透明基材2の表面(第1の面)2aに形成された各透明電極4,5及び配線部6を図示したが、実際には図2(b)のように、透明基材2の表面側に透明なパネル3が設けられ、また配線部6の位置には加飾層が存在するので、配線部6をパネル3の表面側から見ることはできない。なお透明電極は透明なので視認できないが、図1では透明電極の外形を示している。   FIG. 1 shows the transparent electrodes 4 and 5 and the wiring portion 6 formed on the surface (first surface) 2a of the transparent base material 2 constituting the input device 1, but actually FIG. As shown in b), since the transparent panel 3 is provided on the surface side of the transparent base material 2 and there is a decorative layer at the position of the wiring part 6, the wiring part 6 is viewed from the surface side of the panel 3. I can't. Although the transparent electrode is transparent, it cannot be visually recognized, but FIG. 1 shows the outer shape of the transparent electrode.

透明基材2は、ポリエチレンテレフタレート(PET)等のフィルム状の透明基材やガラス基材等で形成される。また各透明電極4,5は、ITO(Indium Tin Oxide)等の透明導電材料でスパッタや蒸着等により成膜される。   The transparent substrate 2 is formed of a film-like transparent substrate such as polyethylene terephthalate (PET), a glass substrate, or the like. The transparent electrodes 4 and 5 are formed of a transparent conductive material such as ITO (Indium Tin Oxide) by sputtering or vapor deposition.

図1に示すように、表示領域11(指などの操作体により操作を行うことができる、表示ディスプレイが対向する表示画面)内には複数の第1の透明電極4と複数の第2の透明電極5とが形成される。   As shown in FIG. 1, a plurality of first transparent electrodes 4 and a plurality of second transparent electrodes are displayed in a display area 11 (a display screen that can be operated with an operating body such as a finger and is opposed to a display display). An electrode 5 is formed.

図1、図2(a)に示すように複数の第1の透明電極4は、透明基材2の表面2aに形成され、各第1の透明電極4は、細長い連結部7を介してY1−Y2方向(第1の方向)に連結されている。そしてY1−Y2方向に連結された複数の第1の透明電極4からなる第1の電極8がX1−X2方向に間隔を空けて配列されている。   As shown in FIGS. 1 and 2A, the plurality of first transparent electrodes 4 are formed on the surface 2a of the transparent substrate 2, and each first transparent electrode 4 is connected to the Y1 via the elongated connecting portion 7. It is connected in the -Y2 direction (first direction). And the 1st electrode 8 which consists of the some 1st transparent electrode 4 connected with the Y1-Y2 direction is arranged at intervals in the X1-X2 direction.

また図1、図2(a)に示すように複数の第2の透明電極5は、透明基材2の表面2aに形成される。このように、第2の透明電極5は、第1の透明電極4と同じ面(透明基材2の表面2a)に形成される。図1、図2(a)に示すように、各第2の透明電極5は、細長いブリッジ配線10を介してX1−X2方向(第2の方向)に連結されている。そして、X1−X2方向に連結された複数の第2の透明電極5からなる第2の電極12がY1−Y2方向に間隔を空けて配列されている。   As shown in FIGS. 1 and 2A, the plurality of second transparent electrodes 5 are formed on the surface 2 a of the transparent substrate 2. As described above, the second transparent electrode 5 is formed on the same surface as the first transparent electrode 4 (the surface 2a of the transparent substrate 2). As shown in FIG. 1 and FIG. 2A, each second transparent electrode 5 is connected to the X1-X2 direction (second direction) via an elongated bridge wiring 10. And the 2nd electrode 12 which consists of a plurality of 2nd transparent electrodes 5 connected in the X1-X2 direction is arranged at intervals in the Y1-Y2 direction.

図2(a)(b)に示すように、第1の透明電極4間を連結する連結部7の表面には絶縁層20が形成されている。図2(b)に示すように、絶縁層20は、連結部7と第2の透明電極5との間の空間を埋め、また第2の透明電極5の表面にも多少、乗り上げている。   As shown in FIGS. 2A and 2B, an insulating layer 20 is formed on the surface of the connecting portion 7 that connects the first transparent electrodes 4. As shown in FIG. 2B, the insulating layer 20 fills the space between the connecting portion 7 and the second transparent electrode 5, and is somewhat on the surface of the second transparent electrode 5.

そして図2(a)(b)に示すように、ブリッジ配線10は、絶縁層20の表面20aから絶縁層20のX1−X2方向の両側に位置する各第2の透明電極5の表面にかけて形成されている。ブリッジ配線10は、各第2の透明電極5間を電気的に接続している。   As shown in FIGS. 2A and 2B, the bridge wiring 10 is formed from the surface 20a of the insulating layer 20 to the surface of each second transparent electrode 5 located on both sides of the insulating layer 20 in the X1-X2 direction. Has been. The bridge wiring 10 electrically connects the second transparent electrodes 5.

図2(a)(b)に示すように各第1の透明電極4間を接続する連結部7の表面には絶縁層20が設けられ、この絶縁層20の表面に各第2の透明電極5間を接続するブリッジ配線10が設けられる。このように連結部7とブリッジ配線10との間には絶縁層20が介在し、第1の透明電極4と第2の透明電極5とは電気的に絶縁された状態となっている。そして本実施形態では、第1の透明電極4と第2の透明電極5とを同じ面(透明基材2の表面2a)に形成することができ、入力装置1の薄型化を実現できる。   As shown in FIGS. 2A and 2B, an insulating layer 20 is provided on the surface of the connecting portion 7 that connects the first transparent electrodes 4, and each second transparent electrode is provided on the surface of the insulating layer 20. A bridge wiring 10 that connects the five is provided. As described above, the insulating layer 20 is interposed between the connecting portion 7 and the bridge wiring 10, and the first transparent electrode 4 and the second transparent electrode 5 are electrically insulated. And in this embodiment, the 1st transparent electrode 4 and the 2nd transparent electrode 5 can be formed in the same surface (surface 2a of the transparent base material 2), and thickness reduction of the input device 1 is realizable.

なお連結部7、絶縁層20及びブリッジ配線10はいずれも表示領域11内に位置するものであり、透明電極4,5と同様に透明、透光性で構成される。   The connecting portion 7, the insulating layer 20, and the bridge wiring 10 are all located in the display area 11 and are configured to be transparent and translucent like the transparent electrodes 4 and 5.

図1に示すように、表示領域11の周囲は額縁状の加飾領域(非表示領域)25となっている。表示領域11は透明、透光性であるが、加飾領域25は不透明、非透光性である。よって加飾領域25に設けられた配線部6や外部接続部27は入力装置1の表面(パネル3の表面)から見ることはできない。   As shown in FIG. 1, the periphery of the display area 11 is a frame-shaped decoration area (non-display area) 25. The display area 11 is transparent and translucent, but the decorative area 25 is opaque and non-translucent. Therefore, the wiring part 6 and the external connection part 27 provided in the decoration area 25 cannot be seen from the surface of the input device 1 (the surface of the panel 3).

図1に示すように、加飾領域25には、各第1の電極8及び各第2の電極12から引き出された複数本の配線部6が形成されている。各配線部6は、Cu、Cu合金、CuNi合金、Ni、Ag、Au等の金属材料を有して形成される。   As shown in FIG. 1, a plurality of wiring portions 6 led out from the first electrodes 8 and the second electrodes 12 are formed in the decoration region 25. Each wiring part 6 has a metal material such as Cu, Cu alloy, CuNi alloy, Ni, Ag, Au, and the like.

図1に示すように、各配線部6の先端は、フレキシブルプリント基板(図示しない)と電気的に接続される外部接続部27を構成している。   As shown in FIG. 1, the tip of each wiring part 6 constitutes an external connection part 27 that is electrically connected to a flexible printed circuit board (not shown).

図2(b)に示すように、透明基材2の表面2a側とパネル3との間が光学透明粘着層(OCA;Optical Clear Adhesive)30を介して接合されている。パネル3は特に材質を限定するものではないが、ガラス基材やプラスチック基材が好ましく適用される。光学透明粘着層(OCA)30は、アクリル系粘着剤や両面粘着テープ等である。   As shown in FIG. 2B, the surface 2 a side of the transparent substrate 2 and the panel 3 are joined via an optical transparent adhesive layer (OCA: Optical Clear Adhesive) 30. The panel 3 is not particularly limited in material, but a glass substrate or a plastic substrate is preferably applied. The optical transparent adhesive layer (OCA) 30 is an acrylic adhesive or a double-sided adhesive tape.

図1に示す静電容量式の入力装置1では、図2(b)に示すようにパネル3の操作面3a上に接触させると、指Fと指Fに近い第1の透明電極4との間、及び第2の透明電極5との間で静電容量が生じる。このときの静電容量変化に基づいて、指Fの接触位置を算出することが可能である。指Fの位置は、第1の電極8との間の静電容量変化に基づいてX座標を検知し、第2の電極12との間の静電容量変化に基づいてY座標を検知する(自己容量検出型)。また、第1の電極8と第2の電極12の一方の第1の電極の一列に駆動電圧を印加し、他方の第2の電極により指Fとの間の静電容量の変化を検知して第2の電極によりY位置を検知し、第1の電極によりX位置を検知する相互容量検出型であってもよい。   In the capacitance-type input device 1 shown in FIG. 1, when touching the operation surface 3 a of the panel 3 as shown in FIG. 2B, the finger F and the first transparent electrode 4 close to the finger F And a capacitance occurs between the second transparent electrode 5 and the second transparent electrode 5. Based on the capacitance change at this time, the contact position of the finger F can be calculated. The position of the finger F detects the X coordinate based on the capacitance change with the first electrode 8 and detects the Y coordinate based on the capacitance change with the second electrode 12 ( Self-capacitance detection type). Further, a drive voltage is applied to one row of the first electrodes of the first electrode 8 and the second electrode 12, and a change in capacitance between the finger F is detected by the other second electrode. Alternatively, a mutual capacitance detection type in which the Y position is detected by the second electrode and the X position is detected by the first electrode may be used.

本実施形態では、第2の透明電極5間を連結するブリッジ配線10の構造に特徴的部分がある。   In the present embodiment, there is a characteristic part in the structure of the bridge wiring 10 that connects the second transparent electrodes 5.

図3(a)に示すように、参考例のブリッジ配線10は、絶縁層20の表面20aから第2の透明電極5の表面5aにかけて形成されたITOからなる透明な下地層35と、下地層35の表面に形成され下地層35よりも低抵抗で透明な金属層36との2層構造である。 As shown in FIG. 3A, the bridge wiring 10 of the reference example includes a transparent base layer 35 made of ITO formed from the surface 20a of the insulating layer 20 to the surface 5a of the second transparent electrode 5, and a base layer. It has a two-layer structure with a transparent metal layer 36 formed on the surface of 35 and having a lower resistance than the base layer 35.

金属層36は、Au、Au合金、CuNi、Niのうちいずれかにより形成されることが好適である。この中でも特にAuを選択することがより好適である。Auを選択した理由は、耐熱、耐湿、環境試験でも酸化せず抵抗変化が小さく、低抵抗を維持できる材料のためである。   The metal layer 36 is preferably formed of any one of Au, Au alloy, CuNi, and Ni. Among these, it is more preferable to select Au. The reason for selecting Au is that it is a material that does not oxidize even in heat resistance, moisture resistance, and environmental tests, has a small resistance change, and can maintain a low resistance.

図3(a)の構成によれば、良好な不可視特性を確保できるとともに、ブリッジ配線10と絶縁層20との間の密着性を向上させることができる。またITOからなる下地層35は、絶縁層20の吸水性に起因する水分に対するバリア層としても機能する。またITOからなる下地層35は、静電破壊電圧値(耐圧値)を増加させることができ、静電破壊耐性を向上できる。図3(a)では、絶縁層20にノボラック樹脂(レジスト)を使用することができ、第2の透明電極5と連結部7との間の隙間を適切に埋めることができる。また絶縁層20の表面20aをなだらかに形成でき、凹凸を小さくできる。図3(a)におけるITOからなる下地層35は、ノボラック樹脂の吸水性に起因する水分に対するバリア層として機能し、さらに環境変化に対する絶縁層20の収縮に適切に追従できる。このようにITOからなる下地層35と金属層36との積層構造により良好な耐環境性(耐湿性、耐熱性)をも得ることができる。 According to the configuration of FIG. 3A , good invisible characteristics can be ensured, and the adhesion between the bridge wiring 10 and the insulating layer 20 can be improved. The underlayer 35 made of ITO also functions as a barrier layer against moisture caused by the water absorption of the insulating layer 20. In addition, the underlayer 35 made of ITO can increase the electrostatic breakdown voltage value (withstand voltage value) and can improve the electrostatic breakdown resistance. In FIG. 3A , a novolac resin (resist) can be used for the insulating layer 20, and the gap between the second transparent electrode 5 and the connecting portion 7 can be filled appropriately. Further, the surface 20a of the insulating layer 20 can be formed smoothly, and the unevenness can be reduced. The underlayer 35 made of ITO in FIG. 3A functions as a barrier layer against moisture caused by the water absorption of the novolak resin, and can appropriately follow the shrinkage of the insulating layer 20 due to environmental changes. Thus, favorable environmental resistance (moisture resistance, heat resistance) can be obtained by the laminated structure of the base layer 35 and the metal layer 36 made of ITO.

また、ITOからなる下地層35と金属層36との積層構造により静電破壊電圧値(耐圧値)を増加させることができ、静電破壊耐性を向上させることができる。   Moreover, the electrostatic breakdown voltage value (withstand voltage value) can be increased by the laminated structure of the base layer 35 and the metal layer 36 made of ITO, and the electrostatic breakdown resistance can be improved.

ここで絶縁層20の最大膜厚は、0.5〜4μm程度であり、下地層35の膜厚は、5〜40nm程度であり、金属層36の膜厚は、2〜20nm程度である。またブリッジ配線の幅寸法(Y1−Y2方向への長さ寸法)は、5〜50μm程度であり、長さ寸法(X1−X2方向への長さ寸法)は、150〜500μm程度である。   Here, the maximum film thickness of the insulating layer 20 is about 0.5 to 4 μm, the film thickness of the base layer 35 is about 5 to 40 nm, and the film thickness of the metal layer 36 is about 2 to 20 nm. Moreover, the width dimension (length dimension in the Y1-Y2 direction) of the bridge wiring is about 5 to 50 μm, and the length dimension (length dimension in the X1-X2 direction) is about 150 to 500 μm.

図3(a)では、ITOよりも十分に低い電気抵抗率を有するAu等の金属層36を薄く且つ幅細で形成してもITOの単層膜でブリッジ配線を形成した場合に比べてブリッジ配線10を低抵抗化でき、しかも図3(a)では金属層36の膜厚を薄く幅寸法を小さく形成したことで不可視特性を向上させることができる。 In FIG. 3A , even if the metal layer 36 of Au or the like having an electric resistivity sufficiently lower than that of ITO is made thin and narrow, the bridge is formed as compared with the case where the bridge wiring is formed with a single layer film of ITO. The resistance of the wiring 10 can be reduced, and in addition, in FIG. 3A , the invisible characteristics can be improved by forming the metal layer 36 with a small thickness and a small width.

またITOからなる下地層35と各透明電極4,5にITOを用いることで、良好な密着性とともに、良好な電気的接合を確保することができる。   Moreover, by using ITO for the underlayer 35 made of ITO and each of the transparent electrodes 4 and 5, it is possible to ensure good electrical bonding as well as good adhesion.

また図3(b)に示すように、実施形態のブリッジ配線10は、絶縁層20の表面20aから第2の透明電極5の表面5aにかけて形成されたITOからなる透明な下地層35と、下地層35の表面に形成され下地層35よりも低抵抗で透明なAuからなる金属層36と、金属層36の表面に形成されたITOからなる透明な保護層37との3層構造である。ITOからなる導電性酸化物保護層37の膜厚は、5〜40nm程度である。 As shown in FIG. 3B, the bridge wiring 10 of the present embodiment includes a transparent underlayer 35 made of ITO formed from the surface 20a of the insulating layer 20 to the surface 5a of the second transparent electrode 5, It has a three-layer structure of a metal layer 36 made of Au , which is formed on the surface of the base layer 35 and has a lower resistance than that of the base layer 35, and a transparent protective layer 37 made of ITO formed on the surface of the metal layer 36. . The film thickness of the conductive oxide protective layer 37 made of ITO is about 5 to 40 nm.

図3(b)のように、金属層36の表面をITOからなる導電性酸化物保護層37で覆うことで、導電性酸化物保護層37を、図3(b)に示すアクリル系粘着剤等で形成された光学透明粘着層(OCA)30の吸水性に起因する水分に対するバリア層として機能させることができる。また、導電性酸化物保護層37には透明性の高いITOを用いることで、ブリッジ配線の低抵抗化と静電破壊耐性を向上させることができる。また、金属層36の表面をITOからなる導電性酸化物保護層37で覆うことで、ブリッジ配線10の反射率を抑制でき、結果として透過率/反射率の比を大きくでき、不可視特性をさらに効果的に向上させることができる。 As shown in FIG. 3B, the surface of the metal layer 36 is covered with a conductive oxide protective layer 37 made of ITO, so that the conductive oxide protective layer 37 is replaced with the acrylic pressure-sensitive adhesive shown in FIG. It can be made to function as a barrier layer against moisture caused by the water absorption of the optically transparent adhesive layer (OCA) 30 formed by, for example. Further, the conductive oxide protective layer 37 by using a highly transparent ITO, it is possible to improve the resistance of the electrostatic breakdown resistance of the bridge wire. Also, the surface of the metal layer 36 by covering a conductive oxide protective layer 37 made of ITO, can suppress the reflectance of the bridge wire 10, it can increase the ratio of the transmittance / reflectance as a result, the invisible properties Further improvement can be achieved effectively.

なお図3(b)に示す実施形態においても、金属層36の下にITOからなる下地層35を敷いたことで、ブリッジ配線10と絶縁層20との間の密着性を向上させることができる。また、下地層35を、絶縁層20の吸水性に起因する水分に対するバリア層としても機能させることができる。よって図3(b)に示したように、金属層36の表裏面にITOからなる下地層35と導電性酸化物保護層37とを設けることで、より効果的に耐環境性を向上させることができる。 In the present embodiment shown in FIG. 3B as well, adhesion between the bridge wiring 10 and the insulating layer 20 can be improved by laying the base layer 35 made of ITO under the metal layer 36. it can. Further, the base layer 35 can also function as a barrier layer against moisture caused by the water absorption of the insulating layer 20. Therefore, as shown in FIG. 3B, by providing the base layer 35 made of ITO and the conductive oxide protective layer 37 on the front and back surfaces of the metal layer 36, the environmental resistance can be improved more effectively. Can do.

またITOからなる下地層35は、静電破壊電圧値(耐圧値)を増加させることができ、静電破壊耐性を向上できる。またITOからなる下地層35と各透明電極4,5にITOを用いることで、良好な密着性とともに良好な電気的接合を確保できる。   In addition, the underlayer 35 made of ITO can increase the electrostatic breakdown voltage value (withstand voltage value) and can improve the electrostatic breakdown resistance. Further, by using ITO for the underlayer 35 made of ITO and the transparent electrodes 4 and 5, it is possible to ensure good electrical bonding as well as good adhesion.

なお、図3(a)の2層構造とすると金属層36の表面は、光学透明粘着層(OCA)30と接する状態となるが、2層構造としても、後述の実験結果に示すように、入力装置1として使用可能な耐環境性を得ることができた。   3A, the surface of the metal layer 36 is in contact with the optically transparent adhesive layer (OCA) 30, but the two-layer structure is shown in the experimental results described below. Environmental resistance that can be used as the input device 1 was obtained.

なお本実施形態では図2(b)に示すように、透明基材2のパネル3側に向く表面2aに各透明電極4,5、絶縁層20、ブリッジ配線10を設けているが、図2(c)に示すように、透明基材2の裏面2b(第1の面)側に各透明電極4,5、絶縁層20及びブリッジ配線10を設けていることもできる。図2(c)では、透明基材2の裏面2bと、別の透明基材26との間の接合材である光学透明粘着層(OCA)28が、ブリッジ配線10に接している。   In this embodiment, as shown in FIG. 2B, the transparent electrodes 4 and 5, the insulating layer 20, and the bridge wiring 10 are provided on the surface 2 a facing the panel 3 of the transparent substrate 2. As shown to (c), each transparent electrode 4 and 5, the insulating layer 20, and the bridge | bridging wiring 10 can also be provided in the back surface 2b (1st surface) side of the transparent base material 2. FIG. In FIG. 2C, an optical transparent adhesive layer (OCA) 28 which is a bonding material between the back surface 2 b of the transparent substrate 2 and another transparent substrate 26 is in contact with the bridge wiring 10.

また第1の透明電極4間を連結する連結部7はITOで形成できる。すなわち各第1の透明電極4と連結部とを一体的に形成することができる。   Moreover, the connection part 7 which connects between the 1st transparent electrodes 4 can be formed with ITO. That is, each first transparent electrode 4 and the connecting portion can be integrally formed.

またブリッジ配線10の下地層35や導電性酸化物保護層37を構成するITOには、アモルファスITOを用いることができる。ただし、下地層35や導電性酸化物保護層37を結晶ITOで形成することもできる。   Further, amorphous ITO can be used as the ITO constituting the base layer 35 and the conductive oxide protective layer 37 of the bridge wiring 10. However, the base layer 35 and the conductive oxide protective layer 37 can also be formed of crystalline ITO.

図4は、本実施形態における入力装置1の製造方法を示す工程図である。図4の左図は部分縦断面図であり、右図は平面図である。なお左図と右図とでは寸法比が異なる。図4に示した部分縦断面図は図2(b)に示す部分縦断面図と同様にX1−X2方向に沿って切断したものである。なお図4には、透明電極4,5の部分を図示した。   FIG. 4 is a process diagram showing a method for manufacturing the input device 1 according to the present embodiment. The left figure of FIG. 4 is a partial longitudinal sectional view, and the right figure is a plan view. The left figure and the right figure have different dimensional ratios. The partial vertical sectional view shown in FIG. 4 is cut along the X1-X2 direction in the same manner as the partial vertical sectional view shown in FIG. In FIG. 4, the transparent electrodes 4 and 5 are shown.

図4(a)の工程では、透明基材2の表面2aにITOからなる各透明電極4,5を形成する。このとき、第1の透明電極4,4間を連結する連結部7を前記第1の透明電極4と一体的にITOにより形成する。   In the step of FIG. 4A, the transparent electrodes 4 and 5 made of ITO are formed on the surface 2 a of the transparent substrate 2. At this time, the connecting portion 7 for connecting the first transparent electrodes 4 and 4 is formed integrally with the first transparent electrode 4 from ITO.

次に図4(b)の工程では、連結部7上を覆うとともに、連結部7のX1−X2方向の両側に位置する第2の透明電極5との間を埋めるノボラック樹脂等からなる絶縁層20を形成する。このとき全面露光により絶縁層20を透明にするブリーチングを行うことが好適である。   Next, in the step of FIG. 4B, an insulating layer made of a novolac resin or the like that covers the top of the connecting portion 7 and fills the space between the second transparent electrodes 5 located on both sides of the connecting portion 7 in the X1-X2 direction. 20 is formed. At this time, it is preferable to perform bleaching to make the insulating layer 20 transparent by overall exposure.

続いて図4(c)の工程では、各透明電極4,5の表面、絶縁層20の表面及び透明基材2の表面にITOからなる下地層35/Auからなる金属層36/ITOからなる導電性酸化物保護層37の3層構造からなるブリッジ配線10を形成する。このとき、下地層35、金属層36及び導電性酸化物保護層37の各層をスパッタや蒸着法等で形成する。 Following the step of FIG. 4 (c), the surface of the transparent electrodes 4 and 5, consisting of I TO on the surface and the transparent substrate 2 of the surface of the insulating layer 20 underlying layer 35 / A u or Ranaru metal layer 36 / A bridge wiring 10 having a three-layer structure of a conductive oxide protective layer 37 made of ITO is formed. At this time, each layer of the base layer 35, the metal layer 36, and the conductive oxide protective layer 37 is formed by sputtering or vapor deposition.

そして図4(d)では、ブリッジ配線10を、フォトリソグラフィ技術等を用いて絶縁層20の表面から、絶縁層20の両側に位置する第2の透明電極4の表面にかけてX1−X2方向に細長い形状で残す。なおこのとき、各透明電極4,5の表面が削られないように選択エッチングを行うことが好適である。これにより第2の透明電極5,5間をブリッジ配線10を介して電気的に接続することができる。   In FIG. 4D, the bridge wiring 10 is elongated in the X1-X2 direction from the surface of the insulating layer 20 to the surface of the second transparent electrode 4 located on both sides of the insulating layer 20 using a photolithography technique or the like. Leave in shape. At this time, it is preferable to perform selective etching so that the surfaces of the transparent electrodes 4 and 5 are not scraped. Thereby, the second transparent electrodes 5 and 5 can be electrically connected via the bridge wiring 10.

その後、図2(b)に示すように透明基材2の表面2a側と表面が操作面3aとされたパネル3間を光学透明粘着層30を介して接合する。   After that, as shown in FIG. 2B, the surface 2 a side of the transparent substrate 2 and the panel 3 whose surface is the operation surface 3 a are joined via the optical transparent adhesive layer 30.

本実施形態における入力装置は、携帯電話機、デジタルカメラ、PDA、ゲーム機、カーナビゲーション等に使用される。   The input device in this embodiment is used for a mobile phone, a digital camera, a PDA, a game machine, a car navigation system, and the like.

実験では、透明基材上に図2に示す構造の透明電極(ITO)、絶縁層(ノボラック樹脂)、及びブリッジ配線を形成した。第2の透明電極間を連結するブリッジ配線を、以下の表1に示す実施例1〜実施例3のアモルファスITO(下地層)/Au(金属層)/アモルファスITO(導電性酸化物保護層)の3層構造、参考例1参考例3のアモルファスITO(下地層)/Au(金属層)の2層構造、比較例1のCuNi(下地層)/Au(金属層)の2層構造、比較例2のTi(下地層)/Au(金属層)の2層構造、比較例3〜比較例5のITO単層膜で形成した。 In the experiment, a transparent electrode (ITO) having a structure shown in FIG. 2, an insulating layer (novolak resin), and a bridge wiring were formed on a transparent substrate. The bridge wirings connecting the second transparent electrodes are amorphous ITO (underlayer) / Au (metal layer) / amorphous ITO (conductive oxide protective layer) of Examples 1 to 3 shown in Table 1 below. A three-layer structure of Reference Example 1 to a three-layer structure of amorphous ITO (underlayer) / Au (metal layer) in Reference Example 3 , a two-layer structure of CuNi (underlayer) / Au (metal layer) in Comparative Example 1, A two-layer structure of Ti (underlayer) / Au (metal layer) of Comparative Example 2 and an ITO single layer film of Comparative Examples 3 to 5 were formed.

表1には、各層の膜厚、ブリッジ配線の幅寸法(図2(a)で示すY1−Y2方向の長さ)、及びブリッジ配線の長さ寸法(図2(a)に示すX1−X2方向の長さ)が示されている。なお表1に示す透過率、反射率についてはブリッジ配線の形状に加工する前に、基材表面に全体に形成した状態(ベタ膜状態)で測定した。   Table 1 shows the film thickness of each layer, the width dimension of the bridge wiring (the length in the Y1-Y2 direction shown in FIG. 2A), and the length dimension of the bridge wiring (X1-X2 shown in FIG. 2A). Direction length). The transmittance and reflectance shown in Table 1 were measured in a state (solid film state) formed on the entire surface of the substrate before processing into the shape of the bridge wiring.

Figure 0005075282
Figure 0005075282

表1に示す不可視ランクであるが、×は、比較例3のITO単層膜を基準とした。なお比較例3では、ITOからなるブリッジ配線が見えた。△は、比較例3に比べてブリッジ配線は見えないが、傾けるとブリッジ配線が見える状態、○は、傾けると、ブリッジ配線総数の10%以下が見える状態、◎は、傾けても、ブリッジ配線が全く見えない状態である。   The invisible rank shown in Table 1 is based on the ITO single layer film of Comparative Example 3. In Comparative Example 3, a bridge wiring made of ITO was seen. △ indicates that the bridge wiring is not visible compared to Comparative Example 3, but the bridge wiring is visible when tilted, ○ indicates that 10% or less of the total number of bridge wiring is visible when tilted, and ◎ indicates the bridge wiring when tilted Is invisible.

またブリッジ配線のシート抵抗値Rsについては、60Ω/□より大きい場合を×、40〜60Ω/□を○、40Ω/□未満を◎とした。   Further, regarding the sheet resistance value Rs of the bridge wiring, the case where it is larger than 60Ω / □ is rated as “X”, 40-60Ω / □ is evaluated as “◯”, and the value less than 40Ω / □ is evaluated as “◎”.

また、加速試験として温度を85℃、湿度を85%RHとした環境試験における電気抵抗変化については、変化率が±100%以上または断線した場合には×とし、変化率が±30%以上±100%未満である場合を△とし、変化率が±30%以内である場合を○とした。   In addition, regarding the electrical resistance change in the environmental test in which the temperature is 85 ° C. and the humidity is 85% RH as the acceleration test, the change rate is ± 100% or more, or × when the wire breaks, and the change rate is ± 30% or more The case where it was less than 100% was evaluated as Δ, and the case where the rate of change was within ± 30% was evaluated as ○.

また、85℃で乾燥雰囲気中での環境試験における密着性については、断線があれば×、断線がなければ○とした。   In addition, the adhesion in the environmental test in a dry atmosphere at 85 ° C. was evaluated as x if there was a break, and ◯ if there was no break.

また、ESD(Electro-Static Discharge)試験(静電破壊電圧試験)については、1kv未満を×、1kV以上2kV未満を△、2kV以上を○とした。   Moreover, about ESD (Electro-Static Discharge) test (electrostatic breakdown voltage test), less than 1 kv was evaluated as x, 1 kV or more and less than 2 kV was evaluated as Δ, and 2 kV or more was evaluated as ◯.

表1に示すように、比較例1では、ESD特性(静電破壊電圧)が低下し使用不能となった。また比較例2では、耐環境試験で断線が生じた。比較例2では、下地としてのTiが絶縁層(ノボラック樹脂)の収縮に追従できずに、剥離し断線した。   As shown in Table 1, in Comparative Example 1, the ESD characteristics (electrostatic breakdown voltage) were lowered and became unusable. In Comparative Example 2, disconnection occurred in the environmental resistance test. In Comparative Example 2, Ti as a base could not follow the shrinkage of the insulating layer (novolak resin), and peeled off and disconnected.

表1に示す比較例3〜比較例5では、不可視特性、シート抵抗値Rsのいずれかが×となった。   In Comparative Examples 3 to 5 shown in Table 1, either the invisible characteristic or the sheet resistance value Rs was x.

これに対して実施例では、シート抵抗値Rs、不可視特性、環境試験のいずれにおいても×がなかった。また実施例では良好なESD特性(静電破壊電圧)を得ることができた。   On the other hand, in the examples, there was no x in any of the sheet resistance value Rs, the invisible characteristic, and the environmental test. In the examples, good ESD characteristics (electrostatic breakdown voltage) could be obtained.

Auの表裏面にITOを形成した3層構造の実施例1〜実施例3のほうが、ITO/Auの2層構造とした参考例1参考例3に比べて、反射率を抑制でき、結果として透過率/反射率の比を高くでき、良好な不可視特性を得ることができた。 Example 1 to Example 3 having a three-layer structure in which ITO is formed on the front and back surfaces of Au can suppress the reflectance as compared with Reference Example 1 to Reference Example 3 having a two-layer structure of ITO / Au. As a result, the transmittance / reflectance ratio could be increased, and good invisible characteristics could be obtained.

1 入力装置
2 透明基材
3 パネル
4 第1の透明電極
5 第2の透明電極
6 配線部
7 連結部
10 ブリッジ配線
11 表示領域
20 絶縁層
25 加飾領域
30 光学透明粘着層(OCA)
35 下地層
36 金属層
37 導電性酸化物保護層
DESCRIPTION OF SYMBOLS 1 Input device 2 Transparent base material 3 Panel 4 1st transparent electrode 5 2nd transparent electrode 6 Wiring part 7 Connection part 10 Bridge wiring 11 Display area 20 Insulating layer 25 Decoration area 30 Optical transparent adhesion layer (OCA)
35 Underlayer 36 Metal layer 37 Conductive oxide protective layer

Claims (10)

透明基材と、前記透明基材の第1の面に形成された複数の透明電極と、前記透明電極間を電気的に接続するブリッジ配線と、前記透明基材と前記ブリッジ配線との間に形成された絶縁層と、を有し、
前記透明電極は、複数の第1の透明電極と、複数のITOからなる第2の透明電極とを備え、各第1の透明電極が第1の方向に連結されており、前記第1の透明電極の連結部の表面に前記絶縁層が形成され、前記絶縁層の絶縁表面を通って形成された前記ブリッジ配線により各第2の透明電極が、前記第1の方向と交叉する第2の方向に連結されており、
前記絶縁層は、ノボラック樹脂で形成されており、
前記絶縁層は、前記第1の透明電極の連結部と前記第2の透明電極との間の空間を埋めるとともに前記第2の透明電極の表面にまで乗り上げて形成されており、
前記ブリッジ配線は、前記絶縁層の表面から前記第2の透明電極の表面にかけてして形成されたアモルファスITOからなる下地層と、前記下地層の表面のみに形成されたAuからなる金属層と、前記金属層の表面のみに形成されたアモルファスITOからなる導電性酸化物保護層との積層構造を備えることを特徴とする入力装置。
A transparent substrate, a plurality of transparent electrodes formed on a first surface of the transparent substrate, and a bridge wiring for electrically connecting said transparent electrodes, between the bridge wire and the transparent substrate An insulating layer formed, and
The transparent electrode includes a plurality of first transparent electrodes and a plurality of second transparent electrodes made of ITO, wherein each first transparent electrode is connected in a first direction, and the first transparent electrode The insulating layer is formed on the surface of the connecting portion of the electrode, and each second transparent electrode crosses the first direction by the bridge wiring formed through the insulating surface of the insulating layer. Connected to
The insulating layer is made of novolac resin,
The insulating layer is formed so as to fill a space between the connecting portion of the first transparent electrode and the second transparent electrode and to run on the surface of the second transparent electrode,
Said bridge wire includes a base layer made of amorphous ITO formed by contact toward the surface of the second transparent electrode from the surface of the insulating layer, a metal layer consisting of the formed only on the surface of the underlying layer Au An input device comprising a laminated structure with a conductive oxide protective layer made of amorphous ITO formed only on the surface of the metal layer.
前記ブリッジ配線は、2kV以上のESD特性を備える請求項1記載の入力装置。  The input device according to claim 1, wherein the bridge wiring has an ESD characteristic of 2 kV or more. 前記ブリッジ配線のシート抵抗値Rsは、40Ω/□未満である請求項1又は2に記載の入力装置。  The input device according to claim 1, wherein a sheet resistance value Rs of the bridge wiring is less than 40Ω / □. 前記金属層の膜厚は、2〜20nmである請求項1ないし3のいずれか1項に記載の入力装置。  The input device according to claim 1, wherein the metal layer has a thickness of 2 to 20 nm. 前記金属層の膜厚は、2〜6nmである請求項4記載の入力装置。  The input device according to claim 4, wherein the metal layer has a thickness of 2 to 6 nm. 前記下地層の膜厚は、5〜40nmである請求項1ないし5のいずれか1項に記載の入力装置。  The input device according to claim 1, wherein the underlayer has a thickness of 5 to 40 nm. 前記導電性酸化物保護層の膜厚は、5〜40nmである請求項1ないし6のいずれか1項に記載の入力装置。  The input device according to any one of claims 1 to 6, wherein the conductive oxide protective layer has a thickness of 5 to 40 nm. 前記ブリッジ配線の幅寸法は、5〜50μmであり、前記ブリッジ配線の長さ寸法は、150〜500μmである請求項1ないし7のいずれか1項に記載の入力装置。  The input device according to claim 1, wherein a width dimension of the bridge wiring is 5 to 50 μm, and a length dimension of the bridge wiring is 150 to 500 μm. 前記ブリッジ配線は、各透明電極の表面、前記絶縁層の表面及び前記透明基材の表面に、前記下地層、前記金属層及び前記導電性酸化物保護層を重ねて積層した後、フォトリソグラフィ技術により前記絶縁層の表面から前記第2の透明電極層の表面にかけて細長い形状に残したものである請求項1ないし8のいずれか1項に記載の入力装置。  The bridge wiring is formed by laminating the base layer, the metal layer, and the conductive oxide protective layer on the surface of each transparent electrode, the surface of the insulating layer, and the surface of the transparent substrate, and then photolithography technology. The input device according to claim 1, wherein the input device is left in an elongated shape from the surface of the insulating layer to the surface of the second transparent electrode layer. 前記絶縁層には、ブリーチングが施されている請求項1ないし9のいずれか1項に記載の入力装置。  The input device according to claim 1, wherein the insulating layer is bleached.
JP2012026901A 2012-02-10 2012-02-10 Input device Active JP5075282B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012026901A JP5075282B1 (en) 2012-02-10 2012-02-10 Input device
CN201290001166.XU CN204166512U (en) 2012-02-10 2012-04-12 Input media
PCT/JP2012/059963 WO2013118314A1 (en) 2012-02-10 2012-04-12 Input device
KR1020147022302A KR101562487B1 (en) 2012-02-10 2012-04-12 Input device
TW102102534A TWI489343B (en) 2012-02-10 2013-01-23 Input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012026901A JP5075282B1 (en) 2012-02-10 2012-02-10 Input device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012101363A Division JP2013164828A (en) 2012-04-26 2012-04-26 Input apparatus
JP2012101360A Division JP5075287B1 (en) 2012-04-26 2012-04-26 Input device

Publications (2)

Publication Number Publication Date
JP5075282B1 true JP5075282B1 (en) 2012-11-21
JP2013164698A JP2013164698A (en) 2013-08-22

Family

ID=47435452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012026901A Active JP5075282B1 (en) 2012-02-10 2012-02-10 Input device

Country Status (5)

Country Link
JP (1) JP5075282B1 (en)
KR (1) KR101562487B1 (en)
CN (1) CN204166512U (en)
TW (1) TWI489343B (en)
WO (1) WO2013118314A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014134994A (en) * 2013-01-11 2014-07-24 Alps Electric Co Ltd Input device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104699285B (en) * 2013-12-09 2017-11-21 宸鸿科技(厦门)有限公司 Touch-control sensing structure and forming method thereof
JP5849110B2 (en) * 2014-01-09 2016-01-27 アルプス電気株式会社 Input device
CN104777924B (en) * 2014-01-09 2018-03-02 宸鸿科技(厦门)有限公司 Contact panel and preparation method thereof
KR102263975B1 (en) * 2014-12-16 2021-06-11 삼성디스플레이 주식회사 Touch panel and method of manufacturing the same
JP6444787B2 (en) * 2015-03-23 2018-12-26 太陽誘電株式会社 Elastic wave device and manufacturing method thereof
JP2016224631A (en) * 2015-05-28 2016-12-28 大日本印刷株式会社 Touch panel sensor, touch panel module and color filter with touch panel sensor
JP6826610B2 (en) * 2016-10-06 2021-02-03 アルプスアルパイン株式会社 Capacitive sensor
CN110096169B (en) * 2018-01-30 2021-01-22 京东方科技集团股份有限公司 Touch substrate, manufacturing method thereof and electronic device
CN109032402B (en) * 2018-07-03 2021-09-03 京东方科技集团股份有限公司 Manufacturing method of flexible touch panel, flexible touch panel and device
CN113433747B (en) * 2021-07-12 2023-06-27 武汉华星光电技术有限公司 Array substrate, manufacturing method and mobile terminal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302448A (en) * 2003-03-19 2004-10-28 Nec Lcd Technologies Ltd Liquid crystal display device and method for manufacturing the same
WO2010150668A1 (en) * 2009-06-23 2010-12-29 ジオマテック株式会社 Capacitance type input device and production method thereof
JP2011128674A (en) * 2009-12-15 2011-06-30 Sony Corp Electrostatic capacitance-type input device and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010271796A (en) 2009-05-19 2010-12-02 Optrex Corp Connection structure between electrodes and touch panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302448A (en) * 2003-03-19 2004-10-28 Nec Lcd Technologies Ltd Liquid crystal display device and method for manufacturing the same
WO2010150668A1 (en) * 2009-06-23 2010-12-29 ジオマテック株式会社 Capacitance type input device and production method thereof
JP2011128674A (en) * 2009-12-15 2011-06-30 Sony Corp Electrostatic capacitance-type input device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014134994A (en) * 2013-01-11 2014-07-24 Alps Electric Co Ltd Input device

Also Published As

Publication number Publication date
TW201337680A (en) 2013-09-16
JP2013164698A (en) 2013-08-22
WO2013118314A1 (en) 2013-08-15
KR101562487B1 (en) 2015-10-21
TWI489343B (en) 2015-06-21
KR20140115345A (en) 2014-09-30
CN204166512U (en) 2015-02-18

Similar Documents

Publication Publication Date Title
JP5075282B1 (en) Input device
JP5865819B2 (en) Input device
KR101476026B1 (en) Input device
JP6029842B2 (en) Capacitive input device
JP6002047B2 (en) Input device
JP5520162B2 (en) Input device and manufacturing method thereof
US10746770B2 (en) Capacitive sensor suppressing breakage of electrode linking parts due to electrostatic discharge
JP5846953B2 (en) Input device and manufacturing method thereof
JP2015069440A (en) Touch panel sensor and touch panel module
JP6735850B2 (en) Capacitive sensor and equipment
JP5075287B1 (en) Input device
WO2016002461A1 (en) Input device and method for manufacturing same
JP2015032104A (en) Touch panel sensor, touch panel module, and method of manufacturing touch panel sensor
JP6405298B2 (en) Capacitance type sensor, touch panel and electronic equipment
JP2014194720A (en) Touch panel sensor, touch panel module and method for manufacturing touch panel sensor
JP5932590B2 (en) Manufacturing method of input device
JP5982955B2 (en) Touch panel sensor, touch panel module, and method for manufacturing touch panel sensor
JP2013164828A (en) Input apparatus
JP2014153790A (en) Input device
JP2013210732A (en) Touch panel sensor, touch panel module and method for manufacturing touch panel sensor
JP2019079081A (en) Capacitive sensor
WO2017175521A1 (en) Capacitive sensor

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R150 Certificate of patent or registration of utility model

Ref document number: 5075282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350