JP5039058B2 - 半導体素子の実装構造体 - Google Patents

半導体素子の実装構造体 Download PDF

Info

Publication number
JP5039058B2
JP5039058B2 JP2008551119A JP2008551119A JP5039058B2 JP 5039058 B2 JP5039058 B2 JP 5039058B2 JP 2008551119 A JP2008551119 A JP 2008551119A JP 2008551119 A JP2008551119 A JP 2008551119A JP 5039058 B2 JP5039058 B2 JP 5039058B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
mounting structure
semiconductor element
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008551119A
Other languages
English (en)
Other versions
JPWO2008078746A1 (ja
Inventor
善広 戸村
大道 光明寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008551119A priority Critical patent/JP5039058B2/ja
Publication of JPWO2008078746A1 publication Critical patent/JPWO2008078746A1/ja
Application granted granted Critical
Publication of JP5039058B2 publication Critical patent/JP5039058B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H01L2224/75316—Elastomer inlay with retaining mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子の素子電極と基板の基板電極とを突起電極を介して接続するとともに、上記半導体素子と上記基板との間に封止接着用樹脂を配置して、上記半導体素子が上記基板に実装された半導体素子の実装構造体及び半導体素子の実装方法に関する。
電子部品として従来の半導体パッケージに比較して実装面積を大幅に縮小できるベアチップ実装が利用される中で、基板の回路形成面に半導体チップ（半導体素子）の回路形成面を対向させ、金などの金属で形成されるバンプ（突起電極）を介して重ね合わせることで導通を得るフェイスダウン実装は、基板の回路形成面と半導体チップの回路形成面の反対側の面を対向させ、ワイヤボンディングによって金属細線を引き出すことで両端子を接続するフェイスアップ実装と比較して、半導体チップおよびその実装構造体全体のさらなる小型化が可能であり、幅広く利用されている。
ここで、このような従来の半導体チップの実装構造体５０１の模式平面図を図１５に示し、図１５の実装構造体５０１におけるＡ−Ａ線断面図を図１６に示す。図１５及び図１６に示すように、略方形状の形状を有する半導体チップ２の下面側である回路形成面には、複数の素子電極であるパッド３が形成されており、基板４の上面側である回路形成面には複数の基板電極５が形成されている。それぞれのパッド３と基板電極５は、パッド３上に個別に形成された突起電極であるバンプ６を介して個別に電気的に接続されている。また、半導体チップ２と基板４との間には、封止接着用の絶縁性樹脂として、アンダーフィル７が充填配置されており、これにより、それぞれのパッド３、基板電極５、及びバンプ６が封止された状態にて、半導体チップ２と基板４とが接着された実装構造体が形成されている。
このような実装構造体は、例えば、半導体チップ２のそれぞれのパッド３上に形成されたバンプ６と、その表面にシート状のアンダーフィル７が貼り付けされた基板４とを対向させた後、アンダーフィル７を介して半導体チップ２を基板４に押し付けるといういわゆるシート工法を実施することで形成される。特に、このような従来のシート工法においては、半導体チップ２と基板４との間へのアンダーフィル７の充填配置と、半導体チップ２のパッド３と基板４の基板電極５とのバンプ６を介した電気的接続を同時に行うことができ、工程の簡略化及び短時間化の観点で有効とされ、幅広く利用されている。
特開２０００−１８８３６２号公報 特開２００２−１３４５５８号公報
近年、半導体パッケージの小型、低コスト化を目的としたチップ内部配線の微細化を目的とした、チップ内部の絶縁材料の低誘電率化が進められている。このような低誘電率な樹脂材料（以下、「Ｌｏｗ−ｋ材料」とする。）に関しては、誘電率の低下とともにその機械的強度の脆弱化も進行し、半導体チップの実装工程において、Ｌｏｗ−ｋ材料の脆弱性が原因となった半導体チップの内部破壊が懸念されている。
ここで、Ｌｏｗ−ｋ材料について、図１９に示す半導体チップの模式断面図を用いて説明する。図１９に示すように、半導体チップ２は、シリコン（Ｓｉ）層５１１と、シリコン層５１１上にＬｏｗ−ｋ材料にて形成されたＬｏｗ−ｋ層５１２と、Ｌｏｗ−ｋ層５１２上に形成され、主に配線が形成される配線層５１３と、配線層５１３上にＳｉＯ２またはＳｉＮｘにて形成された絶縁層５１４とを備えている。なお、Ｌｏｗ−ｋ層５１２および配線層５１３は、例えば複数の薄膜層が積層されて形成されている。また、絶縁層５１４の表面には複数のパッド３が露出するように配置されており、それぞれのパッド３とシリコン層５１１とを電気的に接続する複数のビア電極５１５が、Ｌｏｗ−ｋ層５１２および配線層５１３を貫通するように形成されている。このようなＬｏｗ−ｋ層５１２は、半導体チップ２の本体部分であるシリコン層５１１と比してその厚さが薄い薄膜として形成されており、上述したようにその誘電率の低下とともに機械的強度が他の層と比して脆弱であるという特徴を有している。このようなＬｏｗ−ｋ層５１２の機械的強度の脆弱性に起因して、例えば、Ｌｏｗ−ｋ層５１２にクラック５１６が生じる、あるいはＬｏｗ−ｋ層５１２において界面剥離が生じるなどによる半導体チップの内部破壊が懸念されている。
一般に、半導体チップの熱膨張係数はアンダーフィルや基板の熱膨張係数と比べ極端に小さく、実装時の加熱処理及び冷却処理によって生じる各部材の熱膨張差や熱収縮差によって半導体チップの各部分、特に方形状の半導体チップのコーナー部分には大きな引張負荷が発生する。例えば、半導体チップの熱膨張率を仮に１とすると、アンダーフィルの熱膨張率は４０〜５０ｐｐｍ、基板の熱膨張率は５〜２０ｐｐｍである。また、半導体チップの実装工程においては、例えば半導体チップが実装された後の基板の割断工程、すなわち多面取り基板の割断工程や、基板の裏面へのはんだボール付け工程などを実施する際に生じる機械的な負荷により基板がたわみ、半導体チップへの負荷がさらに大きなものとなる。
これらの負荷を軽減するために、例えば特許文献１では、図１７の模式説明図に示すように、半導体素子の実装構造体６０１において、半導体素子２の周囲に形成される充填剤（アンダーフィル）６０７のフィレット部（裾拡がり部）６０７ａの下部に位置する基板４の表面に溝部６１０を形成し、この溝部６１０内にまで充填剤６０７が充填される、すなわち溝部６１０を充填剤で満たすような構成が採用されている。このような構成においては、溝部６１０内に充填された充填剤６０７が、アンカーとして作用することにより充填剤６０７と基板４との接着強度を高めている。すなわち、半導体素子の外周端部を、充填剤を介して基板４にてしっかりと保持させる構造が採られている。
また、例えば特許文献２では、図１８に示すように、半導体素子の実装構造体７０１において、半導体素子２のコーナー部の側面とアンダーフィル７０７との間に補強部材（樹脂）７１１を設けることで、作用される応力をこの補強部材７１１により分散させるような構成が採用されている。
しかしながら、特許文献１の半導体素子の実装構造体６０１では、充填剤６０７と基板４との接合力を高めるために半導体素子２の実装領域の周囲に形成された溝部６１０内に確実に充填剤６０７が充填される構造が採用されているため、フィレット部６０７ａに配置される充填剤６０７の量が多くなり、フィレット部６０７ａの拡がり領域は拡大される傾向にある。そのため、各部材の熱膨張差や熱収縮差による引張負荷を十分に低減させることは困難となり、特に薄型化された半導体素子に対しては応力負荷（引張負荷）が加わって、剥離による素子破壊が生じる場合がある。ここで、剥離とは、半導体素子においてアンダーフィル（樹脂あるいは充填剤）と接触している部分が、半導体素子本体より別れて分離してしまう現象である。
また、特許文献２の半導体素子の実装構造体７０１では、応力緩和のため、２種類の樹脂を用いているため、その製造工程が複雑になる。さらに、薄型化された半導体素子２に対しては、補強部材７１１を配置することが困難であるという問題もある。
従って、本発明の目的は、上記問題を解決することにあって、半導体素子の素子電極と基板の基板電極とを突起電極を介して接続するとともに、上記半導体素子と上記基板との間に封止接着用樹脂を配置して、上記半導体素子が上記基板に実装された半導体素子の実装構造体及びその実装方法において、実装時の加熱処理や冷却処理によって生じる各部材の熱膨張差及び熱収縮差、並びに実装後の機械的な負荷に対する基板のたわみによる半導体素子の周辺部分に発生する負荷を軽減し、半導体素子の実装構造体の内部破壊を回避することができる半導体素子の実装構造体及び半導体素子の実装方法を提供することにある。
上記目的を達成するために、本発明は以下のように構成する。
本発明の第１態様によれば、複数の素子電極を有する半導体素子と、
複数の基板電極を有する基板と、
上記それぞれの素子電極と基板電極とを接続する複数の突起電極と、
上記それぞれの素子電極、基板電極、及び突起電極を封止するとともに、上記半導体素子と上記基板とを接着させるように、上記半導体素子と上記基板との間に配置された封止接着用樹脂と、
上記基板の電極形成面において、上記半導体素子の外周端部に対向する位置に形成され、その内側の一部に上記封止接着用樹脂が配置された凹部とを備える、半導体素子の実装構造体を提供する。
本発明の第２態様によれば、上記基板に形成された上記凹部は、その内側に上記樹脂を配置させることで、上記基板における上記半導体素子との対向領域外への上記樹脂の拡がり領域を制限する樹脂拡がり領域制限用凹部である、第１態様に記載の半導体素子の実装構造体を提供する。
本発明の第３態様によれば、上記凹部は、上記基板における上記半導体素子との対向領域の外周端部よりも内側の領域を含んで形成されている、第１態様に記載の半導体素子の実装構造体を提供する。
本発明の第４態様によれば、上記凹部は、上記基板における上記半導体素子との対向領域の周囲に向けて深くなるように傾斜された内底部を有する、第１態様に記載の半導体素子の実装構造体を提供する。
本発明の第５態様によれば、上記基板における上記半導体素子との対向領域の中心に上記凹部の開口端部よりも隆起された隆起部が形成され、上記隆起部より上記凹部の内底部にかけて降り勾配が設けられている、第１態様に記載の半導体素子の実装構造体を提供する。
本発明の第６態様によれば、略方形状の形状を有する上記半導体素子の角部に対向する位置に形成される上記凹部は、その他の位置に形成される上記凹部よりもその内側の容積が小さくなるように形成されている、第１態様から第５態様のいずれか１つに記載の半導体素子の実装構造体を提供する。
本発明の第７態様によれば、上記基板における上記半導体素子との対向領域の外周端部において、複数の上記凹部が形成されている、第１態様から第５態様のいずれか１つに記載の半導体素子の実装構造体を提供する。
本発明の第８態様によれば、上記基板における上記半導体素子との対向領域の外周端部の全周に渡って、上記凹部が連続して形成されている、第１態様から第５態様のいずれか１つに記載の半導体素子の実装構造体を提供する。
本発明の第９態様によれば、略方形状の形状を有する上記半導体素子の角部に対向する位置に形成される上記凹部は、その他の位置に形成される上記凹部よりも深い内底部を有するように形成されている、第１態様から第５態様のいずれか１つに記載の半導体素子の実装構造体を提供する。
本発明の第１０態様によれば、略方形状の形状を有する上記半導体素子の角部に対向する位置に形成される上記凹部は、その他の位置に形成される上記凹部の上記内底部の傾斜角度よりも大きな傾斜角度を有する上記内底部を有するように形成されている、第４態様に記載の半導体素子の実装構造体を提供する。
本発明の第１１態様によれば、半導体素子の実装領域の外周端部に凹部が形成された基板における上記実装領域上に、封止接着用樹脂を配置し、
上記半導体素子を上記基板に上記封止接着用樹脂を介して押圧して、上記半導体素子のそれぞれの素子電極と上記基板のそれぞれの基板電極とを、それぞれの突起電極を介して接続するとともに、上記実装領域外へ拡がる上記封止接着用樹脂の一部を上記凹部内へ導いて、上記樹脂の拡がり領域を規制しながら、上記それぞれの素子電極、基板電極、及び突起電極を上記樹脂により封止し、
その後、上記封止接着用樹脂を加熱して硬化させて、上記半導体素子を上記基板に実装することを特徴とする半導体素子の実装方法を提供する。
本発明の第１２態様によれば、上記封止接着用樹脂による封止は、弾性材料にて形成された押圧部を有する圧着ツールを用いて、上記押圧部により上記半導体素子を上記基板に上記封止接着用樹脂を介して押圧するとともに、上記実装領域外へ拡がる上記封止接着用樹脂を上記押圧部により押圧して上記凹部内へ導いて、上記樹脂の拡がり領域を規制しながら行う、第１１態様に記載の半導体素子の実装方法を提供する。
本発明によれば、半導体素子の実装構造体において、半導体素子の外周端部に対向する位置における基板表面に、その内側の一部に封止接着用樹脂が配置された凹部が形成されているため、封止接着用樹脂におけるフィレット部分（裾広がり部分）の配置領域の拡大を抑制しながら、その傾斜角度を大きくすることができる。すなわち、半導体素子を、樹脂を介して基板に実装する際に付加される押圧力により、基板と半導体素子との対向領域の周囲外側へと樹脂が拡がってフィレット部分が形成されることになるが、この際に樹脂の一部を凹部内へと導き入れることにより、樹脂の広がり領域を減少させるとともに、フィレット部分の傾斜角度を大きくすることができる。このようにフィレット部分の拡がり領域の面積を減少させてその傾斜角度を大きくすることにより、実装時の加熱処理や冷却処理によって生じる各部材の熱膨張差及び熱収縮差、並びに実装後の機械的な負荷に対する基板のたわみによる半導体素子の周辺部分に発生する負荷を軽減し、半導体素子の実装構造体の内部破壊を回避することができる。
本発明のこれらと他の目的と特徴は、添付された図面についての好ましい実施形態に関連した次の記述から明らかになる。
図１は、本発明の第１実施形態にかかる半導体チップの実装構造体の模式断面図である。 図２は、上記第１実施形態の変形例にかかる半導体チップの実装構造体の模式断面図である。 図３は、上記第１実施形態に対する比較例にかかる半導体チップの実装構造体の模式断面図である。 図４は、図１の半導体チップの実装構造体の製造方法を示す模式説明図であり、圧着ツールにより押圧が行われる直前の状態を示す図である。 図５は、図１の半導体チップの実装構造体の製造方法を示す模式断面図であり、圧着ツールにより押圧が行われている状態を示す図である。 図６は、本発明の第２実施形態にかかる半導体チップの実装構造体の模式断面図である。 図７は、上記第２実施形態の変形例にかかる半導体チップの実装構造体の模式断面図である。 図８は、上記第２実施形態に対する比較例にかかる半導体チップの実装構造体の模式断面図である。 図９は、上記第２実施形態に対する別の比較例にかかる半導体チップの実装構造体の模式断面図である。 図１０は、本発明の第３実施形態にかかる半導体チップの実装構造体の模式断面図である。 図１１は、本発明の第４実施形態にかかる半導体チップの実装構造体の模式平面図である。 図１２は、本発明の第４実施形態にかかる別の半導体チップの実装構造体の模式平面図である。 図１３は、本発明の第４実施形態にかかる別の半導体チップの実装構造体の模式平面図である。 図１４は、本発明の第４実施形態にかかる別の半導体チップの実装構造体の模式平面図である。 図１５は、従来の半導体チップの実装構造体の模式平面図である。 図１６は、図１５の半導体チップの実装構造体におけるＡ−Ａ線模式断面図である。 図１７は、従来の別の半導体チップの実装構造体の模式断面図である。 図１８は、従来のさらに別の半導体チップの実装構造体の模式断面図である。 図１９は、従来の半導体チップの模式断面図である。 図２０は、本発明の第５実施形態にかかる半導体チップの実装構造体の模式平面図である。 図２１は、図２０の半導体チップの実装構造体におけるＢ−Ｂ線模式断面図である。 図２２は、図２０の半導体チップの実装構造体におけるＣ−Ｃ線模式断面図である。 図２３は、第５実施形態の変形例にかかる半導体チップの実装構造体の模式平面図である。
本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
本発明の第１の実施形態にかかる半導体素子の実装構造体の一例である半導体チップの実装構造体１の模式断面図を図１に示す。
図１に示すように、本第１実施形態の半導体チップの実装構造体１においては、基板４の上に封止接着用樹脂の一例であるシート状のアンダーフィル７が配置され、このアンダーフィル７を介して半導体チップ２が実装されている。半導体チップ２の図示下面側である回路形成面には、素子電極の一例である複数のパッド３が形成されており、これらのパッド３の形成位置に対応するように基板４の図示上面側である回路形成面（電極形成面）には、複数の基板電極５が形成されており、それぞれのパッド３がそれぞれの基板電極５に突起電極の一例であるバンプ６を介して個別に電気的に接続されている。なお、バンプ６は、主にＡｕにて形成されており、僅かに潰れるように変形された状態にて基板電極５とパッド３との間に介在している。また、アンダーフィル７は、絶縁性樹脂材料により形成されており、互いに電気的に接続された状態のそれぞれのパッド３、基板電極５、及びバンプ６を完全に覆って封止するとともに、これらの接続状態を維持するように、半導体チップ２と基板４との間に介在して両者を接着している。このような状態にて、半導体チップ２が基板４に実装されて、半導体チップの実装構造体１、すなわち半導体パッケージ部品が構成されている。
また、半導体チップ２はその平面的な形状が略方形状となっており、半導体チップ２の方形状の外周端部に対向する基板４上の位置Ｐ１、すなわち基板４上において半導体チップ２が実装される実装領域（半導体チップ２が基板表面に投影された領域、あるいは基板４と半導体チップ２との対向領域）の外周端部位置Ｐ１には、その周囲表面よりも一段掘り下げられるように構成された凹部（あるいは溝部）８が形成されている。この凹部８は、半導体チップ２の外周端部と対向する位置Ｐ１がその内側に位置されるように形成されている。すなわち、図１に示すように、半導体チップ２の中心を基準とした凹部８の外側方向の端部位置Ｐ３と内側方向の端部位置Ｐ２との間に、半導体チップ２の外周端部に対向する位置Ｐ１が位置されるように、凹部８の形成位置が決められている。
また、図１に示すように、凹部８内には、アンダーフィル７の外周側に形成されるフィレット部（裾広がり部）７ａにおける樹脂の一部が、その内側に配置された状態とされている。ただし、凹部８内には樹脂が完全に充填された状態ではなく、内側の一部にのみ樹脂が配置された状態とされている。このように、フィレット部７ａにおける樹脂の一部が凹部８内に配置されていることで、凹部８が形成されていない場合に比して、フィレット部７ａの拡がり領域が縮小する方向に制限されるとともに、フィレット部７ａの傾斜角度がより立っている状態、すなわち基板４の表面に対する角度がより大きくされた状態となっている。
基板４は、例えばガラスエポキシ樹脂材料により形成されており、パッド３及び基板電極５は銅により形成されている。なお、パッド３や基板電極５は、ＮｉやＡｕメッキ、あるいはＡｌにより形成することもできる。また、アンダーフィル７は絶縁性樹脂材料として、例えば熱硬化性を有するエポキシ樹脂材料により形成されている。なお、基板４としては、その他に、セラミックス基板、樹脂基板、樹脂シート基板等が用いられるような場合であってもよい。また、アンダーフィル７はシート状のものを基板４上に配置することにより形成されるが、このような場合に代えて、半液状の樹脂材料を基板４上に塗布等によって配置することで形成することもできる。
凹部８は、例えば、レーザー加工等の手段により形成される。このようなレーザー加工手段が用いられるような場合にあっては、図１に示すように、予め基板４の内部にレーザー加工を停止させるための停止層９を設けておくことで、所望の深さの凹部８をより容易に形成することが可能となる。このような停止層９は、例えば銅層を用いることができる。なお、基板４として樹脂成形基板が用いられるような場合にあっては、レーザー加工ではなく、型で凹部８が形成される。このような凹部８の形成方法は、基板４に用いられる材料の種類や基板の形状などを考慮して決定することが好ましい。
このような半導体チップの実装構造体１においては、例えば、半導体チップ２の厚さ寸法が０．１５ｍｍ、アンダーフィル７の厚さ寸法（基板と半導体チップとの間の距離）が０．０５ｍｍ、基板４の厚さ寸法が０．３０ｍｍ、凹部８の深さ寸法が０．１０ｍｍとなっている。また、凹部８の幅寸法（図１におけるＰ２Ｐ３間の距離）が０．４５ｍｍ、凹部８の内側方向の端部位置Ｐ２と、半導体チップ２の外周端部位置Ｐ１との間の距離が０．１５ｍｍ、凹部８の外側方向の端部位置Ｐ３と、半導体チップ２の外周端部位置Ｐ１との間の距離が０．３ｍｍとなっている。なお、凹部８の外側方向の端部位置Ｐ３は、半導体チップ２の外周端部位置Ｐ１より離れすぎることは好ましくなく、例えば、Ｐ１Ｐ３間の距離は、０．５ｍｍ以下となるように凹部８を形成することが好ましい。また、凹部８の内側方向の端部位置Ｐ２が、基板電極５の形成位置に達しないように凹部８を形成することが好ましい。
ここで、本第１実施形態の変形例にかかる半導体チップの実装構造体１１の模式断面図を図２に示し、さらに本第１実施形態の比較例にかかる半導体チップの実装構造体２１の模式断面図を図３に示す。なお、図２及び図３の半導体チップの実装構造体１１、２１において、図１の実装構造体１と同じ構成を有する部材には同じ参照番号を付してその説明を省略する。
まず、図２に示す変形例にかかる半導体チップの実装構造体１１においては、凹部８の内側方向の端部位置Ｐ２が半導体チップ２の外周端部位置Ｐ１と略一致するように、凹部８が形成されている。なお、凹部８内は、アンダーフィル７により完全に充填されることなく、一部だけ配置されている点においては、図１の実装構造体１と同様な構成を有している。このような構成では、フィレット部７ａの拡がり領域は、図１の実装構造体１と比べると僅かに拡大する傾向にあるものの、凹部が形成されていない構造と比べれば、拡がり領域を縮小させる方向に制限することができるという効果は有しており、さらにフィレット部７ａの傾斜角度を立たせた状態とすることができる。
これに対して、図３の比較例にかかる半導体チップの実装構造体２１においては、半導体チップ２の外周端部位置Ｐ１よりも外側に離れるように凹部８が形成された構造を有している。さらに凹部８内は、アンダーフィル７により略完全に充填されている。このような構造の半導体チップの実装構造体２１では、フィレット部７ａの拡がり領域の拡大を制限することができない。すなわち、拡がろうとするフィレット部７ａが凹部８に到達して始めてその拡がり領域の拡大を制限することができるが、半導体チップ２の外周端部位置より大きく離れて凹部８が形成されているような構成では、その拡大を制限することができない。その結果、フィレット部７ａの傾斜角度はより小さくなり寝かされた状態にて形成されることになる。
図１及び図２の本第１実施形態の半導体チップの実装構造体１、及び１１、並びに図３の比較例の半導体チップの実装構造体２１のそれぞれを製作し、所定の条件にて熱サイクル試験を行った。具体的には、各々の実装構造体を１００個ずつ製作し、これら１００個の実装構造体に対して、相対湿度８０％以下の雰囲気中にて、０℃から８０℃までの温度変化のサイクルを５００回繰り返した。その後、各々の実装構造体における電気接続状態、及び導通が取れるかどうかの確認を行い、熱サイクル付加による半導体チップの実装構造体における剥離や内部破壊による不良発生個数の測定を行った。また、このような熱サイクル試験を複数セット実施した。
その結果、図１の本第１実施形態にかかる半導体チップの実装構造体１では、１００個に対して不良発生個数が０〜１個程度であった。また、図２の本第１実施形態にかかる半導体チップの実装構造体１１では、１００個に対して不良発生個数が１〜２個程度であった。これに対して、図３の比較例にかかる半導体チップの実装構造体２１では、１００個に対して不良発生個数が１０〜２０個と多くなった。これらの試験結果からは、本第１実施形態の半導体チップの実装構造体では、比較例に比して十分に不良発生個数を低減可能であることが判る。
図１及び図２の本第１実施形態の半導体チップの実装構造体１、１１では、凹部８が半導体チップ２の外周端部位置Ｐ１に位置されるように形成されているため、フィレット部７ａにおける樹脂の量、すなわち基板４上に配置されるフィレット部７ａの樹脂量を少なくすることができる。従って、熱膨張率差により生じる応力負荷を低減することができ、熱サイクルが繰り返し付加されるような場合であっても、不良発生数を少なくすることができる。
これに対して、図３の比較例の半導体チップの実装構造体２１では、凹部８の形成位置が半導体チップ２の外周端部よりも大きく離れているため、結果としてフィレット部７ａにおける樹脂量が多くなっている。従って、応力負荷を低減することができず、繰り返して熱サイクルが付加されることにより不良が発生しやすくなる。
このように本第１実施形態の半導体チップの実装構造体においては、半導体チップ２の外周端部に相当する位置に凹部を形成することで、フィレット部７において拡がるはずの樹脂を凹部内へ導き入れることで拡がり領域を減少させることができる。このような観点からは凹部内へは樹脂が完全に充填されていない方がフィレット部の樹脂量を少なくすることができ好ましい。また、フィレット部の傾斜角度が大きくなる方が樹脂量を少なくすることができ好ましい。このような観点からは、凹部８の内側方向の端部位置Ｐ２は、半導体チップ２の外周端部位置Ｐ１よりも内側に位置されることが好ましいと言える。これにより、各部材に熱膨張差などに起因して生じる応力負荷を低減することができる。特にこのような効果は、Ｌｏｗ−ｋ材料が用いられるような半導体チップの実装構造体に対して有効となる。なお、このような凹部８の機能からは、凹部８は、樹脂拡がり領域制限用凹部であると言うことができる。
次に、このような半導体チップの実装構造体１の製造方法、すなわち、半導体チップ２の基板４への実装方法について、図４及び図５に示す半導体チップ２及び基板４の模式断面図を用いて以下に説明する。
まず、図４に示すように、基板４において凹部８にて囲まれた実装領域に例えばシート状のアンダーフィル７を配置する。このとき、アンダーフィル７が凹部８内に入り込まないようにアンダーフィル７の配置が行われる。なお、このようなシート状のアンダーフィル７が用いられるような場合に代えて、半液状の樹脂材料が配置されるような場合であってもよい。その後、基板４の実装領域内に形成されている各々の基板電極５とパッド３とが対向するように、基板４に対する半導体チップ２の位置決めが行われた状態で、半導体チップ２がアンダーフィル７を介在させて基板４上に配置される。
次に、弾性材料の一例としてシリコーンゴム材料により形成された押圧部１６を装備する圧着ツール１５を基板４上にアンダーフィル７を介在させて配置された半導体チップ２の上方に位置決めして配置する。その後、圧着ツール１５を下降させて押圧部１６を半導体チップ２の上面に当接させるとともに、さらに下降させることで半導体チップ２を基板４に対して押圧する。
この押圧によって付加される加圧力により、図５に示すように、アンダーフィル７は基板４の表面に沿って押し拡げられ、実装領域外へと拡がる。実装領域の周囲には凹部８が形成されているため、このように押し拡げられたアンダーフィル７の一部は、凹部８へと導かれて、実装領域外へと拡がる領域が凹部８により制限される。さらに、圧着ツール１５に設けられている押圧部１６は、シリコーンゴム材料にて形成されているため、押圧とともにその形状が弾性変形して、半導体チップ２の周囲より回り込み、実装領域外へと拡がろうとするアンダーフィル７を制限しながら、その一部を積極的に凹部８内へ導くように作用する。その結果、アンダーフィル７の周囲に大きな傾斜角度を有するフィレット部７ａが形成されることとなる。
一方、このような押圧により、半導体チップ２に形成されているバンプ６がアンダーフィル７を押し退けるようにして基板４の基板電極５と電気的に接続された状態となる。その後、圧着ツール１５によりアンダーフィル７が加熱されることで熱硬化されて、図１に示すような半導体チップの実装構造体１が形成される。
なお、上述の製造方法の説明においては、フィレット部７ａの形状をより確実に形成するために弾性材料により形成された押圧部１６を有する圧着ツール１５が用いられるような場合について説明したが、このような圧着ツールが用いられないような場合であってもよい。ただし、押圧部１６を有する圧着ツール１５を用いることで、例えば、半導体チップ２の外周端部の平面的な位置による樹脂の拡がり量のバラツキが生じるような場合であっても、弾性変形した押圧部１６にて樹脂の拡がり量を積極的に制限して、拡がりのバラツキを少なくすることが可能となる。
（第２実施形態）
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第２の実施形態にかかる半導体素子の実装構造体の一例である半導体チップの実装構造体３１の模式断面図を図６に示す。なお、図６の半導体チップの実装構造体３１において、上記第１実施形態の実装構造体１と同じ構成の部材には同じ参照番号を付してその説明を省略する。
図６に示すように、本第２実施形態の半導体チップの実装構造体３１は、その凹部３８の内底部３８ａが傾斜面として形成されている点において、上記第１実施形態の半導体チップの実装構造体１とは異なる構成を有している。以下、この異なる構成を主として説明する。
図６に示すように、基板４における半導体チップ２の外周端部に対向する位置Ｐ１には、凹部３８が形成されている。凹部３８は、その内側方向の端部位置Ｐ２から外側方向に向かって深くなるように傾斜された内底部３８ａを有している。この内底部３８ａは、外側方向の端部位置Ｐ３にて最深部に到達するように形成されている。また、凹部３８の内側方向の端部位置Ｐ２は、半導体チップ２の外周端部位置Ｐ１よりも半導体チップ２の中心側に配置されており、外側方向の端部位置Ｐ３は半導体チップ２の外周端部位置Ｐ１よりも外側に配置されている点においては、上記第１実施形態の半導体チップの実装構造体１と同様な配置構成を有している。
このような構成の半導体チップの実装構造体３１においては、上記第１実施形態の半導体チップの実装構造体による効果に加えて、さらに、半導体チップ２を基板４に実装する際に、実装領域の周囲へ拡がろうとするアンダーフィル７を、傾斜された内底部３８ａにて凹部３８内へ円滑に導くことができ、樹脂の流動性を良好なものすることができる。このように樹脂の流動性を良好なものとすることにより、例えば、アンダーフィル７に対する加熱により生じるボイド（気泡）の樹脂外部への排出性を良好なものとすることができ、接合の信頼性を高めることができる。また、傾斜された内底部３８ａに沿って円滑に樹脂を凹部３８内に導くことにより、例えば、上記第１実施形態の構成のように傾斜された内底部が形成されていないような場合と比して、樹脂の流れの向きを大きく変えることがないため、歪み等の発生をより少なくすることが可能となる。
ここで、本第２実施形態の変形例にかかる半導体チップの実装構造体４１を図７の模式断面図に示し、比較例にかかる半導体チップの実装構造体５１、６１を図８、図９の模式断面図に示す。
まず、図７の変形例にかかる半導体チップの実装構造体４１は、図６の凹部３８と同じ深さＤ１で傾斜された内底部４８ａを有する凹部４８が形成されているものの、凹部４８の内側方向の端部位置Ｐ２が、半導体チップ２の外周端部位置Ｐ１と略一致するように凹部４８が配置されている点において、図６の実装構造体３１とは異なる構成を有している。
このような構成においては、図６の実装構造体３１と同様に、熱膨張率の差により生じる負荷を、フィレット部７ａにおいて低減することができる。ただし、凹部４８の容積が、凹部３８と比して小さくなるため、アンダーフィル７の拡がり量が過大とならないようにすることが好ましい。
次に、図８の比較例にかかる半導体チップの実装構造体５１、及び図９の比較例にかかる半導体チップの実装構造体６１は、図６の実装構造体３１と凹部の配置位置を同じとしながら、その深さを深く又は浅くしたものである。
具体的には、図８の実装構造体５１では、凹部５８の深さＤ２が凹部３８の深さＤ１よりも深く設定（例えば、Ｄ２＝Ｄ１×２に設定）されている。このような構成においては、深さＤ２の大きさや樹脂の量にもよるが、凹部５８の容積が大きくなりすぎ、凹部５８内に配置されているアンダーフィル７の熱膨張や熱収縮が半導体チップ２に対して応力負荷となって影響を与える可能性がある。
また、図９の実装構造体６１では、凹部６８の深さＤ３が凹部３８の深さＤ１よりも浅く設定（例えば、Ｄ３＝Ｄ１×０．５に設定）されている。このような構成においては、深さＤ３の大きさや樹脂の量にもよるが、凹部６８の容積が拡がる樹脂を導くためには十分ではなく、フィレット部７ａの傾斜角度を効果的に立たせることが難しい場合がある。このような場合にあっては、各部材の熱膨張率差により生じる応力負荷を十分に低減させることができない可能性がある。
図６から図９のそれぞれの半導体チップの実装構造体３１、４１、５１、及び６１を製作し、上記第１実施形態と同様の条件にて熱サイクル試験を実施した。その結果、図６の本第２実施形態にかかる半導体チップに実装構造体３１では、１００個に対して不良発生個数が０個であった。また、図７の本第２実施形態にかかる半導体チップの実装構造体４１では、１００個に対して不良発生個数が２〜４個程度であった。これに対して、図８の比較例にかかる半導体チップの実装構造体５１では、１００個に対して不良発生個数が１０〜２０個と多くなった。また、図９の比較例にかかる半導体チップの実装構造体６１では、１００個に対して不良発生個数が５〜１０個と多くなった。これらの試験結果からは、本第２実施形態の半導体チップの実装構造体では、比較例に比して十分に不良発生個数を低減可能であることが判る。
（第３実施形態）
次に、本発明の第３の実施形態にかかる半導体チップの実装構造体７１の模式断面図を図１０に示す。図１０に示すように、本第３実施形態の半導体チップの実装構造体７１は、図６に示す上記第２実施形態の実装構造体３１と同じ凹部３８の配置構成を有するものの、基板４における実装領域の略中央付近に他の表面よりも隆起された隆起部７９が形成されている点において、図６の構成とは相違している。
図１０に示すように、実装領域の略中央付近に隆起部７９が形成されていることにより、隆起部７９の頂部から、凹部３８における傾斜された内底部３８ａを経由して、凹部３８の最深部まで、勾配が形成されている。このような勾配は、例えば、実装領域の中央付近から放射状に形成されるような場合であってもよく、また、四方に向けて形成されるような場合であってもよい。また、このような勾配は、必ずしも連続している場合に限られず、その一部に平坦部が含まれて、いわゆるピラミッド状（あるいは階段状）に形成されるような場合であってもよい。例えば基板電極５が形成されている付近等には傾斜面を形成することが困難な場合もあるからである。
このように、基板４において、実装領域の略中央付近から凹部３８内にかけて、降り勾配が設けられていることにより、半導体チップ２の実装時に実装領域外へと押し広げられるアンダーフィル７の流動性を良好なものとすることができ、ボイド等を効率的に排出し、信頼性の高い接合を実現することができる。また、このような良好な流動性により、樹脂を凹部３８内へ積極的かつ効果的に導くことができ、フィレット部７ａの拡がり領域を有効に制限することが可能となる。なお、なお、このような隆起部７９は、隆起部７９が形成されていない状態のアンダーフィル７の厚さ寸法０．０５ｍｍに対して、０．０１５〜０．０２５ｍｍ程度の高さ寸法に形成される。
（第４実施形態）
次に、本発明の第４の実施形態にかかる半導体チップの実装構造体として、凹部の平面的な配置構成の様々な形態について説明する。本第４実施形態にかかる半導体チップの実装構造体１０１、１１１、１２１、及び１３１の模式平面図を、図１１〜図１４に示す。なお、以下の説明においては、凹部の平面的な配置構成について行うものとし、凹部の断面的な形状については、上記第１実施形態から第３実施形態までの構成が適用される。
まず、図１１の半導体チップの実装構造体１０１においては、半導体チップ２の外周端部に沿ってその周囲全体に渡って凹部１０８が形成されている。このように周囲全体に渡って凹部１０８を形成することにより、外周端部のいずれの位置から拡がろうとするアンダーフィル７を凹部１０８内に導き入れることで、拡がり領域を確実に制限することができる。
次に、図１２の半導体チップの実装構造体１１１においては、半導体チップ２の４つのコーナー部分及びその近傍において、凹部１１８を配置した構成が採用されている。一般的に、半導体チップ２におけるコーナー部分は、半導体チップ２の中心からの距離が大きくなるため、熱膨張や熱収縮による応力負荷が集中しやすい傾向にある。このような観点より、コーナー部分における応力負荷の低減を主目的とするような場合には、このような構成が有効である。
また、図１３の半導体チップの実装構造体１２１においては、半導体チップ２の外周端部に対向する位置に、部分的に凹部１２８が形成された構成が採用されている。すなわち、外周端部において、凹部１２８は連続して形成されることなく、凹部１２８が形成されていない部分が存在している。このような構成によれば、凹部１２８が形成されていない部分を配線形成位置として利用することができ、半導体チップの実装構造体全体としての設計を容易なものとすることが可能となる。なお、このように部分的に配置する凹部１２８は、コーナー部分を中心に設けることで応力集中しやすいコーナー部分の応力負荷を低減させることができ、辺の部分を中心に設けることでコーナー部分に比して樹脂の拡がり量が多い辺部分における樹脂の拡がり領域を積極的に制限することができる。
次に、図１４の半導体チップの実装構造体１３１においては、半導体チップ２の外周端部に対向する位置を含みながら、大略楕円形状を有する凹部１３８の配置構成が採用されている。このような凹部１３８の配置構成は、アンダーフィル７の実際の流動性を考慮したものであり、比較的流動性の高い辺部分における凹部１３８の幅寸法を大きく設定し、比較的流動性の低いコーナー部分における凹部１３８の幅寸法を小さく設定している。このような構成によれば、辺部分において大きく拡がろうとするアンダーフィル７を、大きな容量を有する凹部１３８にて確実に制限しながら、応力集中が生じやすいコーナー部分においてもアンダーフィル７の拡がりを制限することができる。また、このような構成の凹部１３８と、弾性材料にて形成された押圧部１６を有する圧着ツール１５とを組み合わせて使用することにより、大略楕円形状のフィレット部７ａを形成することができ、熱膨張率差により生じる応力負荷を全体的に低減することが可能となる。
（第５実施形態）
次に、本発明の第５の実施形態にかかる半導体チップの実装構造体２０１の模式平面図を図２０に示す。また、図２０の半導体チップの実装構造体２０１のＢ−Ｂ線断面図を図２１に示し、Ｃ−Ｃ線断面図を図２２に示す。
まず、図２０の模式平面図に示すように、半導体チップの実装構造体２０１においては、半導体チップ２の４つのコーナー部分において、４つの凹部２０８を配置するとともに、コーナー部分の間の辺部分にも２つの凹部２１８が配置された構成が採用されている。
ここで、半導体チップの実装構造体２０１における辺部分の断面図（Ｂ−Ｂ線断面図）である図２１と、コーナー部分の断面図（Ｃ−Ｃ線断面図）である図２２に示すように、コーナー部分に形成されている凹部２０８の内底面２０８ａの深さＤ１１は、辺部分に形成されている凹部２１８の内底面２１８ａの深さＤ１２よりも深くなっている。このように凹部２０８および２１８の深さが互いに異なっていることにより、コーナー部分の凹部２０８の内底面２０８ａの傾斜角度θ１を、辺部分の凹部２１８の内底面２１８ａの傾斜角度θ２よりも大きくすることができる。
このような構成を有する本第５実施形態の半導体チップの実装構造体２０１においては、アンダーフィル７の実際の流動性を考慮して、比較的流動性の高い辺部分における凹部２１８の内底面２１８ａの傾斜角度θ２を緩やかに形成して、凹部２１８へのアンダーフィル７の流動量を制限するとともに、比較的流動性の低いコーナー部分における凹部２０８の内底面２０８ａの傾斜角度θ１の傾斜角度を大きくして、アンダーフィル７の流動を凹部２０８に導き易くすることができ、半導体チップの実装構造体２０１全体においてアンダーフィル７による確実な封止を実現することができる。
さらに、コーナー部分の凹部２０８の深さＤ１１を、辺部分の凹部２１８の深さＤ１２よりも大きくなるように構成することで、コーナー部分に形成されるフィレット部７ａの傾斜角度θ３を、辺部分に形成されるフィレット部７ａの傾斜角度θ４よりも大きくすることができる。このように応力集中が生じやすいコーナー部分においてフィレット部７ａの傾斜角度θ３を比較的大きくすることにより、熱膨張率差等により生じる応力負荷を低減することができる。
なお、図２０に示す半導体チップの実装構造体２０１では、コーナー部分の凹部２０８の内側端部が半導体チップ２のコーナー部分の形状に沿って形成されている場合について説明したが、本発明はこのような場合についてのみ限定されるものではない。このような場合に代えて、例えば、図２３の変形例にかかる半導体チップの実装構造体２５１の模式平面図に示すように、コーナー部分の内側領域にまで凹部２５８の内底面が延在するような構成を採用することもできる。特に、コーナー部分の内側領域には、パッド３等が形成されない場合が多いため、このような構成を採用することにより、内側領域を有効に活用することができる。
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明の半導体チップの実装構造は、半導体チップの外周端部に相当する基板表面に位置に実装領域から拡がろうとする樹脂を導き入れる凹部を設けることにより、樹脂の拡がり領域の拡大を抑制することができ、実装時の加熱、冷却処理によって生じる各部材の熱膨張、収縮差および実装後の機械的な負荷に対する基板のたわみによる半導体チップに発生する応力負荷を軽減し、チップ内部の破壊を回避することができる。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
２００６年１２月２６日に出願された日本国特許出願Ｎｏ．２００６−３４９５１１号の明細書、図面、及び特許請求の範囲の開示内容は、全体として参照されて本明細書の中に取り入れられるものである。

Claims (5)

  1. 複数の素子電極を有する半導体素子と、
    複数の基板電極を有する基板と、
    上記それぞれの素子電極と基板電極とを接続する複数の突起電極と、
    上記それぞれの素子電極、基板電極、及び突起電極を封止するとともに、上記半導体素子と上記基板とを接着させるように、上記半導体素子と上記基板との間に配置された封止接着用樹脂と、
    上記基板の電極形成面において、上記半導体素子の外周端部に対向する位置に形成され、その内側の一部に上記封止接着用樹脂が配置された凹部と、
    上記凹部の内底部の下部に配置された加工用の停止層とを備え、
    上記凹部は、上記基板における上記半導体素子との対向領域の周囲に向けて深くなるように傾斜された内底部を有し、
    略方形状の形状を有する上記半導体素子の角部に対向する位置に形成される上記凹部は、その他の位置に形成される上記凹部の上記内底部の傾斜角度よりも大きな傾斜角度を有する上記内底部を有するように形成されている、半導体素子の実装構造体。
  2. 上記凹部は、上記基板における上記半導体素子との対向領域の外周端部よりも内側の領域を含んで形成されている、請求項１に記載の半導体素子の実装構造体。
  3. 上記基板における上記半導体素子との対向領域の中心に上記凹部の開口端部よりも隆起された隆起部が形成され、上記隆起部より上記凹部の内底部にかけて降り勾配が設けられている、請求項１または２に記載の半導体素子の実装構造体。
  4. 略方形状の形状を有する上記半導体素子の角部に対向する位置に形成される上記凹部は、その他の位置に形成される上記凹部よりもその内側の容積が小さくなるように形成されている、請求項１から３のいずれか１つに記載の半導体素子の実装構造体。
  5. 略方形状の形状を有する上記半導体素子の角部に対向する位置に形成される上記凹部は、その他の位置に形成される上記凹部よりも深い内底部を有するように形成されている、請求項１から３のいずれか１つに記載の半導体素子の実装構造体。
JP2008551119A 2006-12-26 2007-12-25 半導体素子の実装構造体 Expired - Fee Related JP5039058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008551119A JP5039058B2 (ja) 2006-12-26 2007-12-25 半導体素子の実装構造体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006349511 2006-12-26
JP2006349511 2006-12-26
JP2008551119A JP5039058B2 (ja) 2006-12-26 2007-12-25 半導体素子の実装構造体
PCT/JP2007/074844 WO2008078746A1 (ja) 2006-12-26 2007-12-25 半導体素子の実装構造体及び半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JPWO2008078746A1 JPWO2008078746A1 (ja) 2010-04-30
JP5039058B2 true JP5039058B2 (ja) 2012-10-03

Family

ID=39562535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008551119A Expired - Fee Related JP5039058B2 (ja) 2006-12-26 2007-12-25 半導体素子の実装構造体

Country Status (4)

Country Link
US (1) US8110933B2 (ja)
JP (1) JP5039058B2 (ja)
CN (1) CN101578695B (ja)
WO (1) WO2008078746A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5210839B2 (ja) * 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法
JP5017399B2 (ja) * 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
US9484279B2 (en) * 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
US8536718B2 (en) 2010-06-24 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with trenches and method of manufacture thereof
JP5246215B2 (ja) * 2010-07-21 2013-07-24 株式会社村田製作所 セラミック電子部品及び配線基板
US8617926B2 (en) * 2010-09-09 2013-12-31 Advanced Micro Devices, Inc. Semiconductor chip device with polymeric filler trench
US8546957B2 (en) 2010-12-09 2013-10-01 Stats Chippac Ltd. Integrated circuit packaging system with dielectric support and method of manufacture thereof
CN102563557B (zh) * 2010-12-30 2016-08-17 欧司朗股份有限公司 用于灯条的封装方法
TW201246501A (en) * 2011-01-27 2012-11-16 Panasonic Corp Substrate with though electrode and method for producing same
US9355924B2 (en) * 2012-10-30 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit underfill scheme
US9368422B2 (en) * 2012-12-20 2016-06-14 Nvidia Corporation Absorbing excess under-fill flow with a solder trench
US9437520B2 (en) * 2013-03-13 2016-09-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device including a semiconductor element and a fixed member to which the semiconductor element is fixed
CN104112739A (zh) * 2013-04-16 2014-10-22 展晶科技(深圳)有限公司 发光二极管
CN104112806A (zh) * 2013-04-17 2014-10-22 展晶科技(深圳)有限公司 发光二极管及其封装结构
CN103325702A (zh) * 2013-07-04 2013-09-25 北京京东方光电科技有限公司 芯片的绑定方法及芯片绑定结构
JP6662002B2 (ja) * 2015-11-27 2020-03-11 富士電機株式会社 半導体装置
JP2017120800A (ja) * 2015-12-28 2017-07-06 富士通株式会社 半導体素子、半導体素子の製造方法及び電子機器
JP2017152484A (ja) * 2016-02-23 2017-08-31 京セラ株式会社 配線基板
JP6678506B2 (ja) * 2016-04-28 2020-04-08 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
US10910289B2 (en) 2016-10-21 2021-02-02 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
JP6726821B2 (ja) * 2017-01-10 2020-07-22 株式会社デンソー 半導体装置の製造方法
DE112018005713T5 (de) * 2017-10-30 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitereinheit und herstellungsverfahren für eine leistungshalbleitereinheit
CN110349847B (zh) * 2018-04-08 2022-11-04 上海新微技术研发中心有限公司 一种通过键合材料进行键合的方法和键合结构
JP6905958B2 (ja) * 2018-06-27 2021-07-21 京セラ株式会社 接着構造、撮像装置、および移動体
JP7321009B2 (ja) * 2019-07-01 2023-08-04 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法
US11778293B2 (en) * 2019-09-02 2023-10-03 Canon Kabushiki Kaisha Mounting substrate to which image sensor is mounted, sensor package and manufacturing method thereof
KR20210058165A (ko) * 2019-11-13 2021-05-24 삼성전자주식회사 반도체 패키지
JP2022125682A (ja) * 2021-02-17 2022-08-29 レノボ・シンガポール・プライベート・リミテッド 電子基板および電子機器
CN113038698B (zh) * 2021-03-08 2022-09-09 京东方科技集团股份有限公司 柔性电路板、显示面板、制备方法和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0451144U (ja) * 1990-09-03 1992-04-30
JP2000165047A (ja) * 1998-11-26 2000-06-16 Nippon Carbide Ind Co Inc プリント配線板の製造方法
JP2003051579A (ja) * 2001-08-03 2003-02-21 Hitachi Ltd 電子機器の製造方法および加工システム
JP2004214344A (ja) * 2002-12-27 2004-07-29 Nec Kansai Ltd 固体撮像装置
JP2004266016A (ja) * 2003-02-28 2004-09-24 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び半導体基板
JP2004289083A (ja) * 2003-03-25 2004-10-14 Matsushita Electric Ind Co Ltd 電子部品実装用の基板および電子部品実装方法
JP2005109037A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0451144A (ja) 1990-06-19 1992-02-19 Toray Ind Inc インドメチレン色素系記録材料
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
JP2858569B2 (ja) * 1996-11-25 1999-02-17 日本電気株式会社 チップ型デバイスの実装方法及びその実装方法により製造するデバイス
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US6288451B1 (en) * 1998-06-24 2001-09-11 Vanguard International Semiconductor Corporation Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
JP2000188362A (ja) 1998-12-21 2000-07-04 Kyocera Corp 半導体素子の実装構造
JP2001035886A (ja) 1999-07-23 2001-02-09 Nec Corp 半導体装置及びその製造方法
US6391683B1 (en) * 2000-06-21 2002-05-21 Siliconware Precision Industries Co., Ltd. Flip-chip semiconductor package structure and process for fabricating the same
JP2002134558A (ja) 2000-10-25 2002-05-10 Toshiba Corp 半導体装置及びその製造方法
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003347460A (ja) 2002-05-28 2003-12-05 Kyocera Corp 電子装置
TWI315094B (en) * 2003-04-25 2009-09-21 Advanced Semiconductor Eng Flip chip package
JP2004349399A (ja) 2003-05-21 2004-12-09 Nec Corp 部品実装基板
US6939751B2 (en) * 2003-10-22 2005-09-06 International Business Machines Corporation Method and manufacture of thin silicon on insulator (SOI) with recessed channel
US7235431B2 (en) * 2004-09-02 2007-06-26 Micron Technology, Inc. Methods for packaging a plurality of semiconductor dice using a flowable dielectric material
US7148560B2 (en) * 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4760361B2 (ja) 2005-12-20 2011-08-31 ソニー株式会社 半導体装置
JP2007189005A (ja) 2006-01-12 2007-07-26 Sharp Corp 半導体装置の実装構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0451144U (ja) * 1990-09-03 1992-04-30
JP2000165047A (ja) * 1998-11-26 2000-06-16 Nippon Carbide Ind Co Inc プリント配線板の製造方法
JP2003051579A (ja) * 2001-08-03 2003-02-21 Hitachi Ltd 電子機器の製造方法および加工システム
JP2004214344A (ja) * 2002-12-27 2004-07-29 Nec Kansai Ltd 固体撮像装置
JP2004266016A (ja) * 2003-02-28 2004-09-24 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び半導体基板
JP2004289083A (ja) * 2003-03-25 2004-10-14 Matsushita Electric Ind Co Ltd 電子部品実装用の基板および電子部品実装方法
JP2005109037A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN101578695B (zh) 2012-06-13
US20100025847A1 (en) 2010-02-04
CN101578695A (zh) 2009-11-11
WO2008078746A1 (ja) 2008-07-03
US8110933B2 (en) 2012-02-07
JPWO2008078746A1 (ja) 2010-04-30

Similar Documents

Publication Publication Date Title
JP5039058B2 (ja) 半導体素子の実装構造体
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
US9087924B2 (en) Semiconductor device with resin mold
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
JP5084829B2 (ja) 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール
JP6293030B2 (ja) 電力用半導体装置
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US20060017145A1 (en) Semiconductor package with heat sink
US6856015B1 (en) Semiconductor package with heat sink
US20140167243A1 (en) Semiconductor packages using a chip constraint means
US20110074037A1 (en) Semiconductor device
US11658099B2 (en) Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features
US9312252B2 (en) Method of manufacturing a semiconductor device having a chip mounted on an interposer
JP7236807B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2001035886A (ja) 半導体装置及びその製造方法
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法
JP5477260B2 (ja) 電子装置およびその製造方法
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
JP5375563B2 (ja) 半導体装置の実装構造及び実装方法
KR100818090B1 (ko) 반도체 패키지
JP2004111695A (ja) 半導体装置及びその製造方法
JP2014011396A (ja) 半導体装置の実装構造および半導体装置の実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees