JP5032370B2 - Method for manufacturing thin film resonator - Google Patents

Method for manufacturing thin film resonator Download PDF

Info

Publication number
JP5032370B2
JP5032370B2 JP2008051356A JP2008051356A JP5032370B2 JP 5032370 B2 JP5032370 B2 JP 5032370B2 JP 2008051356 A JP2008051356 A JP 2008051356A JP 2008051356 A JP2008051356 A JP 2008051356A JP 5032370 B2 JP5032370 B2 JP 5032370B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
etching
electrode
resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008051356A
Other languages
Japanese (ja)
Other versions
JP2009212620A (en
Inventor
大介 豊田
哲也 岸野
雅樹 南部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008051356A priority Critical patent/JP5032370B2/en
Publication of JP2009212620A publication Critical patent/JP2009212620A/en
Application granted granted Critical
Publication of JP5032370B2 publication Critical patent/JP5032370B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、圧電共振子の一種である薄膜共振子の製造方法に関する。   The present invention relates to a method of manufacturing a thin film resonator which is a kind of piezoelectric resonator.

無線通信および電気回路に用いられる電気信号の周波数の高周波化に伴い、高周波化された電気信号に対して用いられるフィルタについても高周波数に対応したものが開発されている。特に、無線通信においては２ＧＨｚ近傍のマイクロ波が主流になりつつあり、また既に数ＧＨｚ以上の規格策定の動きもあることから、それらの周波数に対応した、安価で高性能なフィルタが求められている。このようなフィルタとして、圧電性を示す薄膜の厚み縦振動モードを用いた共振子を用いたものが提案されている。   As the frequency of electrical signals used in wireless communication and electrical circuits is increased, filters that can be used for electrical signals that have been increased in frequency have been developed. In particular, microwaves near 2 GHz are becoming mainstream in wireless communications, and standards have already been set for several GHz or more, so an inexpensive and high-performance filter corresponding to these frequencies is required. Yes. As such a filter, a filter using a resonator using a thickness longitudinal vibration mode of a thin film exhibiting piezoelectricity has been proposed.

圧電性を示す薄膜（以後、圧電体薄膜と記載する）の厚み縦振動モードを用いた共振子は、入力される高周波の電気信号に対して、圧電体薄膜が厚み縦振動を起こし、その振動が圧電体薄膜の厚さ方向において共振を起こすことによって、そのインピーダンスが変化する。このような圧電体薄膜の厚み縦振動モードを用いた共振子は、薄膜バルク音響波共振子（Film Bulk Acoustic Resonator：略称ＦＢＡＲ）と呼ばれている。ＦＢＡＲは、基板の一表面上に薄膜形成プロセスによって第１電極、圧電体薄膜および第２電極を順次積層して形成される共振部を有する。なお、ここで薄膜とは、通常の薄膜形成プロセスで形成されるものをいう。   A resonator using the thickness longitudinal vibration mode of a piezoelectric thin film (hereinafter referred to as a piezoelectric thin film) causes the piezoelectric thin film to vibrate in response to an input high frequency electrical signal, and the vibration Causes resonance in the thickness direction of the piezoelectric thin film to change its impedance. A resonator using such a piezoelectric thin film thickness vibration mode is called a thin film bulk acoustic resonator (abbreviated as FBAR). The FBAR has a resonance part formed by sequentially laminating a first electrode, a piezoelectric thin film, and a second electrode on one surface of a substrate by a thin film formation process. In addition, a thin film means here what is formed with a normal thin film formation process.

薄膜共振子は、ＳｉおよびＧａＡｓなどから成る基板と、ＡｌＮおよびＺｎＯなどから成る圧電体薄膜と、厚み方向の両側から圧電体薄膜を挟む第１および第２電極とを含んで構成される。   The thin film resonator includes a substrate made of Si, GaAs, or the like, a piezoelectric thin film made of AlN, ZnO, or the like, and first and second electrodes that sandwich the piezoelectric thin film from both sides in the thickness direction.

このような薄膜共振子は、半導体製造技術を利用して製造することができる。薄膜共振子の従来の製造方法は、たとえば特許文献１に開示される。   Such a thin film resonator can be manufactured using semiconductor manufacturing technology. A conventional manufacturing method of a thin film resonator is disclosed in Patent Document 1, for example.

シリコンウェーハ基板にエッチングにより窪みを設け、熱酸化層を基板表面に成長させて、窪みを埋める犠牲層として燐石英ガラス（ＰＳＧ）を堆積させる。その後、表面研磨を行って鏡面仕上げとし、第１，２電極および圧電体薄膜のＦＢＡＲ構造を積層する。そして、ビアを開けて犠牲層のエッチングを行うことで、元の窪みの上に橋架けされたＦＢＡＲが残る。   A recess is provided in the silicon wafer substrate by etching, a thermal oxide layer is grown on the surface of the substrate, and phosphor quartz glass (PSG) is deposited as a sacrificial layer filling the recess. Thereafter, surface polishing is performed to obtain a mirror finish, and the FBAR structure of the first and second electrodes and the piezoelectric thin film is laminated. Then, by opening the via and etching the sacrificial layer, the bridged FBAR remains on the original depression.

特開２０００−６９５９４号公報JP 2000-69594 A

ＰＳＧによる犠牲層は、特許文献１にも記載されるように、ＣＶＤ法で成膜する。基板に形成された窪みの深さ、すなわち成膜で埋めるべき犠牲層厚みは、数μｍ〜３０μｍ程度であり、このような厚みの犠牲層をＣＶＤ法で成膜しようとすると非常に長時間を要することになる。特に、数μｍを越える厚みでは、通常２，３回に分けて成膜し、途中でアニール処理を施すこともあり、犠牲層の厚みが厚いほど成膜にかかる時間は長くなる。   The sacrificial layer made of PSG is formed by a CVD method as described in Patent Document 1. The depth of the depression formed on the substrate, that is, the thickness of the sacrificial layer to be filled by the film formation is about several μm to 30 μm, and it would take a very long time to form the sacrificial layer having such a thickness by the CVD method. It will take. In particular, when the thickness exceeds several μm, the film is usually formed in two or three times, and annealing may be performed in the middle. The thicker the sacrificial layer, the longer the time required for film formation.

また、犠牲層のエッチング工程では、ＦＢＡＲ構造で犠牲層を覆い、ＦＢＡＲ構造に設けたビアを介してエッチング液を流し込んで犠牲層をエッチングしている。設けるビアは、共振特性に影響が出ない程度に小径のものでなくてはならず、少量のエッチング液により数μｍ〜３０μｍ程度の厚みの犠牲層をエッチングで除去するには、これも長時間を要する工程となる。   In the sacrificial layer etching step, the sacrificial layer is covered with the FBAR structure, and the sacrificial layer is etched by flowing an etchant through a via provided in the FBAR structure. The vias to be provided must be small in diameter so that the resonance characteristics are not affected. In order to remove a sacrificial layer having a thickness of several μm to 30 μm by etching with a small amount of etching solution, this is also a long time. It is a process that requires

このように従来の製造方法では、犠牲層の成膜工程および犠牲層のエッチング工程の要する時間が長時間となり、生産性を低下させるという問題がある。   As described above, the conventional manufacturing method has a problem that the time required for the sacrificial layer deposition process and the sacrificial layer etching process becomes long and the productivity is lowered.

本発明の目的は、製造プロセスを時間短縮することができ、生産性を向上させることができる薄膜共振子の製造方法を提供することである。   The objective of this invention is providing the manufacturing method of the thin film resonator which can shorten a manufacturing process and can improve productivity.

本発明は、基板と、前記基板の主面に形成され、且つ前記主面に到達する開口部を有する絶縁層と、前記開口部を埋める犠牲層と、前記犠牲層を覆うように設けられる共振体と、前記共振体に、前記犠牲層まで連通するようにして設けられる貫通孔と、を備える共振体形成基板を準備する第１工程と、
前記貫通孔を介して前記犠牲層をエッチングすることにより、前記共振体と前記絶縁層と前記基板の主面の一部で囲まれるエッチング空間を形成する第２工程と、
前記エッチング空間をエッチング剤で満たすようにして、前記基板に凹部を形成する第３工程と、を含むことを特徴とする薄膜共振子の製造方法である。 The present invention provides a substrate, an insulating layer formed on the main surface of the substrate and having an opening reaching the main surface, a sacrificial layer filling the opening, and a resonance provided to cover the sacrificial layer A first step of preparing a resonator-forming substrate comprising a body and a through-hole provided in the resonator so as to communicate with the sacrificial layer;
A second step of forming an etching space surrounded by the resonator, the insulating layer, and a part of a main surface of the substrate by etching the sacrificial layer through the through hole;
And a third step of forming a recess in the substrate so as to fill the etching space with an etchant.

また本発明は、前記共振体形成基板は、前記基板がシリコン基板であり、前記絶縁層が前記基板を熱処理することにより前記基板の表層に形成される酸化シリコン膜であることを特徴とする。   In the invention, it is preferable that the resonator-forming substrate is a silicon substrate, and the insulating layer is a silicon oxide film formed on a surface layer of the substrate by heat-treating the substrate.

また本発明は、前記共振体は、第１電極および第２電極と、前記第１電極と前記第２電極との間に配される圧電体層とを含んで構成されることを特徴とする。   In the invention, it is preferable that the resonator includes a first electrode and a second electrode, and a piezoelectric layer disposed between the first electrode and the second electrode. .

また本発明は、前記絶縁層の厚みが、０．１μｍ以上１．２μｍ以下であることを特徴とする。   In the invention, it is preferable that the thickness of the insulating layer is 0.1 μm or more and 1.2 μm or less.

本発明によれば、まず第１工程では、基板と、前記基板の主面に形成され、且つ前記主面に到達する開口部を有する絶縁層と、前記開口部を埋める犠牲層と、前記犠牲層を覆うように設けられる共振体と、前記共振体に、前記犠牲層まで連通するようにして設けられる貫通孔と、を備える共振体形成基板を準備する。   According to the present invention, first, in the first step, a substrate, an insulating layer formed on the main surface of the substrate and having an opening reaching the main surface, a sacrificial layer filling the opening, and the sacrificial layer A resonator-forming substrate is prepared that includes a resonator provided so as to cover a layer and a through-hole provided in the resonator so as to communicate with the sacrificial layer.

次に第２工程では、前記貫通孔を介して前記犠牲層をエッチングすることにより、前記共振体と前記絶縁層と前記基板の主面の一部で囲まれるエッチング空間を形成する。   Next, in a second step, the sacrificial layer is etched through the through hole, thereby forming an etching space surrounded by the resonator, the insulating layer, and a part of the main surface of the substrate.

最後に第３工程で、前記エッチング空間をエッチング剤で満たすようにして、前記基板に凹部を形成する。   Finally, in the third step, a recess is formed in the substrate so as to fill the etching space with an etching agent.

これにより、第３工程では、エッチング剤がエッチング空間を満たした状態で、基板エッチングを行うので、エッチング剤に接触した主面の一部において、基板の厚み方向にエッチングが進行する。   Thus, in the third step, the substrate etching is performed in a state where the etching agent fills the etching space, so that the etching proceeds in the thickness direction of the substrate on a part of the main surface in contact with the etching agent.

したがって、振動空間となる凹部を、エッチングによって形成するのに要する時間を短縮することができ、圧電薄膜共振子の製造プロセスを時間短縮することができ、生産性を向上させることができる。   Therefore, it is possible to reduce the time required for forming the concave portion serving as the vibration space by etching, the manufacturing process of the piezoelectric thin film resonator can be shortened, and the productivity can be improved.

また本発明によれば、前記絶縁層がシリコン基板を熱処理することにより表層に形成される酸化シリコン膜である。   According to the invention, the insulating layer is a silicon oxide film formed on a surface layer by heat-treating a silicon substrate.

これにより、薄い絶縁層を容易に形成することができるので、犠牲層の厚みを薄くすることができ、第２工程において、エッチング空間を形成するのに要する時間を短縮することができる。   Accordingly, since a thin insulating layer can be easily formed, the thickness of the sacrificial layer can be reduced, and the time required for forming the etching space in the second step can be shortened.

また本発明によれば、前記共振体が、第１電極および第２電極と、前記第１電極と前記第２電極との間に配される圧電体層とを含んで構成されるので、本製造方法により、短時間で圧電薄膜共振子を製造することができる。   According to the invention, the resonator includes the first electrode and the second electrode, and the piezoelectric layer disposed between the first electrode and the second electrode. By the manufacturing method, the piezoelectric thin film resonator can be manufactured in a short time.

また本発明によれば、前記絶縁層の厚みが、０．１μｍ以上１．２μｍ以下である。
絶縁膜の厚みが０．１μｍより小さいと、十分な大きさのエッチング空間が形成されず、エッチング剤の進入が困難となり、また、共振体底面と基板表面との接触が起こりやすくなる。絶縁膜の厚みが１．２μｍより大きいと、犠牲層の厚みが厚くなり過ぎて犠牲層のエッチングに時間を要する。 Moreover, according to this invention, the thickness of the said insulating layer is 0.1 micrometer or more and 1.2 micrometers or less.
If the thickness of the insulating film is less than 0.1 μm, a sufficiently large etching space is not formed, and it becomes difficult for the etching agent to enter, and contact between the bottom surface of the resonator and the substrate surface is likely to occur. If the thickness of the insulating film is larger than 1.2 μm, the sacrificial layer becomes too thick and it takes time to etch the sacrificial layer.

図１は、本発明により製造される薄膜共振子１０を示す平面図であり、図２は図１の切断面線ＩＩ−ＩＩから見た断面図である。   FIG. 1 is a plan view showing a thin film resonator 10 manufactured according to the present invention, and FIG. 2 is a cross-sectional view taken along the section line II-II in FIG.

基板１１は、薄膜共振子１０のベース部材である。基板１１上に、共振子本体１２が形成される。基板１１は、厚みが０．０５ｍｍ〜１ｍｍ程度に選ばれる。基板１１は、略直方体形状を有する。基板１１は、Ｓｉ（シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）およびガラスなどによって形成される。基板１１の長手方向をＸ方向とし、短手方向をＹ方向とし、厚み方向をＺ方向とする。前記長手方向、短手方向および厚み方向は、互いに直交する。前記長手方向および短手方向は、基板１１の一表面１１ａの各辺に平行または垂直に延びる。 The substrate 11 is a base member of the thin film resonator 10. A resonator body 12 is formed on the substrate 11. The substrate 11 is selected to have a thickness of about 0.05 mm to 1 mm. The substrate 11 has a substantially rectangular parallelepiped shape. The substrate 11 is made of Si (silicon), Al 2 O 3 (aluminum oxide), SiO 2 (silicon oxide), glass, or the like. The longitudinal direction of the substrate 11 is the X direction, the short direction is the Y direction, and the thickness direction is the Z direction. The longitudinal direction, the lateral direction, and the thickness direction are orthogonal to each other. The longitudinal direction and the lateral direction extend in parallel or perpendicular to each side of the surface 11a of the substrate 11.

基板１１には、基板１１の一表面１１ａに開口する凹部１３が設けられ、この凹部１３は、共振子本体１２で覆われ、基板１１と共振子本体１２とで囲まれた空洞が形成される。   The substrate 11 is provided with a recess 13 that opens on one surface 11 a of the substrate 11. The recess 13 is covered with the resonator body 12, and a cavity surrounded by the substrate 11 and the resonator body 12 is formed. .

この凹部１３の内周面は、Ｚ方向に垂直な方向の断面が略矩形状となる筒形状に形成される。凹部１３の内周面のＺ方向の断面の各辺は、Ｚ方向またはＹ方向に沿って延びる。
基板１１の一表面１１ａ上には、絶縁層１００が設けられる。絶縁層１００は、共振子本体１２を構成する第１電極１６および第２電極１７と基板１１とを電気的に絶縁する。絶縁層１００は、その厚みが０．１μｍ以上１．２μｍ以下で形成され、たとえば、基板１１表面を熱酸化して形成される酸化物（ＳｉＯ２）膜やスパッタリングおよびＣＶＤなどの薄膜形成プロセスによって成膜されるＳｉＮ膜として形成される。 The inner peripheral surface of the recess 13 is formed in a cylindrical shape having a substantially rectangular cross section in the direction perpendicular to the Z direction. Each side of the cross section in the Z direction of the inner peripheral surface of the recess 13 extends along the Z direction or the Y direction.
An insulating layer 100 is provided on one surface 11 a of the substrate 11. The insulating layer 100 electrically insulates the substrate 11 from the first electrode 16 and the second electrode 17 constituting the resonator body 12. The insulating layer 100 is formed with a thickness of 0.1 μm or more and 1.2 μm or less. For example, an oxide (SiO 2 ) film formed by thermally oxidizing the surface of the substrate 11 or a thin film forming process such as sputtering and CVD. It is formed as a SiN film to be formed.

共振子本体１２は、基板１１のＺ方向の一表面１１ａ上に絶縁層１００を介して設けられる。共振子本体１２は、圧電体薄膜１５と、圧電体薄膜１５の厚み方向の一表面１５ａ上に少なくとも一部が積層される第１電極１６と、圧電体薄膜１５の厚み方向の他表面１５ｂ上に、少なくとも一部が積層される第２電極１７とを含んで構成される。圧電体薄膜１５の一部と、第１電極１６の一部と、第２電極１７の一部とがＺ方向に重なって形成され、この圧電体薄膜１５の一部と、第１電極１６の一部と、第２電極１７の一部が積層される部分、すなわちＺ方向から見て、圧電体薄膜１５と、第１電極１６と、第２電極１７とがＺ方向に重なる部分のうち、凹部１３によって音響的に絶縁されている部分によって共振部２０が形成される。共振部２０の厚み方向は、Ｚ方向に平行であり、圧電体薄膜１５および第１および第２電極１６，１７の厚み方向は、前記Ｚ方向である。圧電体薄膜１５と、第１および第２電極１６，１７のそれぞれは、Ｚ方向から見て共振部２０よりも広い範囲に形成される。   The resonator body 12 is provided on the one surface 11 a of the substrate 11 in the Z direction via the insulating layer 100. The resonator body 12 includes a piezoelectric thin film 15, a first electrode 16 at least partially laminated on one surface 15 a in the thickness direction of the piezoelectric thin film 15, and the other surface 15 b in the thickness direction of the piezoelectric thin film 15. And a second electrode 17 on which at least a part is laminated. A part of the piezoelectric thin film 15, a part of the first electrode 16, and a part of the second electrode 17 are formed to overlap each other in the Z direction. Of the portion where the part and the part of the second electrode 17 are laminated, that is, the part where the piezoelectric thin film 15, the first electrode 16, and the second electrode 17 overlap in the Z direction when viewed from the Z direction, A resonance portion 20 is formed by a portion acoustically insulated by the recess 13. The thickness direction of the resonance part 20 is parallel to the Z direction, and the thickness directions of the piezoelectric thin film 15 and the first and second electrodes 16 and 17 are the Z direction. Each of the piezoelectric thin film 15 and the first and second electrodes 16 and 17 is formed in a range wider than the resonance unit 20 when viewed from the Z direction.

共振部２０は、基板１１に形成される凹部１３に臨んで形成される。すなわち共振部２０は、圧電体薄膜１５と、第１電極１６と、第２電極１７とがＺ方向に重なる部分のうち、凹部１３に臨む部分によって形成される。共振部２０の側面は、Ｘ方向またはＹ方向に沿って延びる。   The resonance part 20 is formed facing the recess 13 formed in the substrate 11. That is, the resonance part 20 is formed by a part facing the recess 13 among the parts where the piezoelectric thin film 15, the first electrode 16, and the second electrode 17 overlap in the Z direction. The side surface of the resonance unit 20 extends along the X direction or the Y direction.

第２電極１７は、基板１１の厚み方向の一表面１１ａ上に形成され、凹部１３を覆って設けられる。第２電極１７は、基板１１のＸ方向の一端部２１からＸ方向の中央部２２にわたって設けられ、基板１１の一表面１１ａの周縁２３に離間して設けられる。第２電極１７はＺ方向から見て矩形状に形成され、その各周縁辺は、Ｘ方向またはＹ方向に平行に延びる。   The second electrode 17 is formed on one surface 11 a in the thickness direction of the substrate 11 and is provided so as to cover the recess 13. The second electrode 17 is provided from one end portion 21 in the X direction of the substrate 11 to the central portion 22 in the X direction, and is provided apart from the peripheral edge 23 of the one surface 11 a of the substrate 11. The second electrode 17 is formed in a rectangular shape when viewed from the Z direction, and each peripheral edge thereof extends parallel to the X direction or the Y direction.

第２電極１７は、圧電体薄膜１５に高周波電圧を印加する機能を有する部材であり、Ｗ、Ｍｏ、Ａｕ、ＡｌおよびＣｕなどの金属材料を用いて形成される。また第２電極１７は、電極としての機能と同時に、共振部２０を構成する機能も有するので、薄膜共振子１０が必要な共振特性を発揮するために、その厚みは、第２電極１７を形成する材料の固有音響インピーダンスおよび密度、第２電極１７を伝播する音響波の音速および波長などを考慮して、精密に選ぶ必要がある。第２電極１７の最適な厚みは、薄膜共振子１０を用いて構成される電子回路で使用する信号の周波数、共振部２０の設計寸法、圧電体薄膜材料、電極材料によって異なるが、０．０１μｍ〜０．５μｍ程度に選ばれる。   The second electrode 17 is a member having a function of applying a high-frequency voltage to the piezoelectric thin film 15 and is formed using a metal material such as W, Mo, Au, Al and Cu. The second electrode 17 also has a function of forming the resonance unit 20 at the same time as the function of the electrode. Therefore, the thickness of the second electrode 17 forms the second electrode 17 so that the thin film resonator 10 exhibits the necessary resonance characteristics. It is necessary to select precisely considering the specific acoustic impedance and density of the material, the sound velocity and wavelength of the acoustic wave propagating through the second electrode 17, and the like. The optimum thickness of the second electrode 17 varies depending on the frequency of the signal used in the electronic circuit configured using the thin film resonator 10, the design dimension of the resonance unit 20, the piezoelectric thin film material, and the electrode material, but is 0.01 μm. It is selected to be about 0.5 μm.

また第２電極１７のＸ方向の一端部１７ｃは外部接続端子として機能する。
圧電体薄膜１５は、少なくとも一部が第２電極１７の厚み方向の一表面１７ａ上に形成される。本実施の形態では圧電体薄膜１５は、第２電極１７の厚み方向の一表面１７ａ上と基板１１の厚み方向の一表面１１ａ上とにわたって形成され、第２電極１７のＸ方向の他端部よりもＸ方向の他方まで延びる。圧電体薄膜１５は、Ｚ方向から見て矩形状に形成され、Ｘ方向およびＹ方向における中央部２２に形成される。圧電体薄膜１５のＹ方向の長さＬ１は、第２電極１７の短手方向Ｙの長さＬ２よりも大きく選ばれ、圧電体薄膜１５のＹ方向の中央と、第２電極１６のＹ方向の中央とは、Ｙ方向に垂直で同一の仮想一平面上に設けられる。圧電体薄膜１５は、Ｘ方向およびＹ方向において、凹部１３よりも大きく形成される。 The one end portion 17c in the X direction of the second electrode 17 functions as an external connection terminal.
The piezoelectric thin film 15 is at least partially formed on one surface 17 a in the thickness direction of the second electrode 17. In the present embodiment, the piezoelectric thin film 15 is formed over one surface 17 a in the thickness direction of the second electrode 17 and one surface 11 a in the thickness direction of the substrate 11, and the other end portion of the second electrode 17 in the X direction. Extends to the other in the X direction. The piezoelectric thin film 15 is formed in a rectangular shape when viewed from the Z direction, and is formed in the central portion 22 in the X direction and the Y direction. The length L1 in the Y direction of the piezoelectric thin film 15 is selected to be greater than the length L2 in the short direction Y of the second electrode 17, and the Y direction center of the piezoelectric thin film 15 and the Y direction of the second electrode 16 are selected. Is provided on the same virtual plane perpendicular to the Y direction. The piezoelectric thin film 15 is formed larger than the recess 13 in the X direction and the Y direction.

圧電体薄膜１５は、ＺｎＯ（酸化亜鉛）、ＡｌＮ（窒化アルミニウム）およびＰＺＴ（チタン酸ジルコン酸鉛）などの圧電体材料から成り、第１電極１６および第２電極１７によって印加される高周波電圧に応じて伸縮し、電気的な信号を機械的な振動に変換する機能を有する。   The piezoelectric thin film 15 is made of a piezoelectric material such as ZnO (zinc oxide), AlN (aluminum nitride), and PZT (lead zirconate titanate), and has a high frequency voltage applied by the first electrode 16 and the second electrode 17. It expands and contracts accordingly, and has a function of converting electrical signals into mechanical vibrations.

薄膜共振子１０が必要な共振特性を発揮するために、圧電体薄膜１５の厚みは、圧電体薄膜１５を形成する材料の固有音響インピーダンスおよび密度、圧電体薄膜１５を伝播する音響波の音速および波長などを考慮して、精密に選ぶ必要がある。圧電体薄膜１５の最適な厚みは、薄膜共振子１０を用いて構成される電子回路で使用する信号の周波数、共振部２０の設計寸法、圧電体薄膜材料、電極材料によって異なるが、０．３μｍ〜１．５μｍ程度に選ばれる。   In order for the thin film resonator 10 to exhibit the necessary resonance characteristics, the thickness of the piezoelectric thin film 15 is such that the intrinsic acoustic impedance and density of the material forming the piezoelectric thin film 15, the sound velocity of the acoustic wave propagating through the piezoelectric thin film 15, and It is necessary to select precisely considering the wavelength. The optimum thickness of the piezoelectric thin film 15 varies depending on the frequency of a signal used in an electronic circuit configured using the thin film resonator 10, the design size of the resonance unit 20, the piezoelectric thin film material, and the electrode material, but is 0.3 μm. ˜1.5 μm is selected.

第１電極１６は、圧電体薄膜１５のうち、第２電極１７に積層される部分の厚み方向の一表面１５ａに積層される。本実施の形態では、第１電極１６は、圧電体薄膜１５の厚み方向の一表面１５ａと、基板１１の厚み方向の一表面１１ａ上とにわたって形成され、圧電体薄膜１５のＸ方向の他端部よりもＸ方向の他方まで延びる。第１電極１６は、Ｚ方向から見て矩形状に形成され、前記中央部２２から基板１１のＸ方向の他端部２４にわたって形成され、基板１１の一表面１１ａの周縁２３に離間して設けられる。   The first electrode 16 is stacked on one surface 15 a in the thickness direction of the portion of the piezoelectric thin film 15 that is stacked on the second electrode 17. In the present embodiment, the first electrode 16 is formed over one surface 15 a in the thickness direction of the piezoelectric thin film 15 and one surface 11 a in the thickness direction of the substrate 11, and the other end of the piezoelectric thin film 15 in the X direction. It extends to the other side in the X direction rather than the part. The first electrode 16 is formed in a rectangular shape when viewed from the Z direction, is formed from the central portion 22 to the other end portion 24 in the X direction of the substrate 11, and is provided apart from the peripheral edge 23 of the one surface 11 a of the substrate 11. It is done.

第１電極１６のＹ方向の長さＬ３は、圧電体薄膜１５のＹ方向の長さＬ１よりも短く選ばれ、第１電極１６のＹ方向の中央と、圧電体薄膜１５のＹ方向の中央とは、Ｙ方向に垂直で同一の仮想一平面上に設けられる。第１電極１６のうちＸ方向の他端部１６ｃのみが、基板１１上に形成され、残余の部分は、凹部１３上に形成される。すなわち第１電極１６のＹ方向の長さＬ３は、凹部１３のＹ方向の大きさ未満に選ばれ、厚み方向Ｚから見て、第１電極１６のＸ方向の一方の端部１６ｄは、凹部１３に臨む基板１１の縁から離間するように形成される。このように第１電極１６が形成されることによって、第１電極１６、圧電体薄膜１５および第２電極１７がＺ方向に重なる部分のうち、凹部１３によって音響的に絶縁されていない部分が作る静電容量、いわゆる寄生容量を低減することができる。寄生容量が大きいほど、薄膜共振子の実効電気機械結合係数が低下するが、このような構成とすることにより、この低下を最小限にできるというという利点がある。   The length L3 in the Y direction of the first electrode 16 is selected to be shorter than the length L1 in the Y direction of the piezoelectric thin film 15, and the center in the Y direction of the first electrode 16 and the center in the Y direction of the piezoelectric thin film 15 are selected. Are provided on the same virtual plane perpendicular to the Y direction. Only the other end portion 16 c in the X direction of the first electrode 16 is formed on the substrate 11, and the remaining portion is formed on the recess 13. That is, the length L3 of the first electrode 16 in the Y direction is selected to be less than the size of the recess 13 in the Y direction, and when viewed from the thickness direction Z, one end 16d in the X direction of the first electrode 16 is 13 so as to be separated from the edge of the substrate 11 facing 13. By forming the first electrode 16 in this way, a portion of the portion where the first electrode 16, the piezoelectric thin film 15 and the second electrode 17 overlap in the Z direction is not acoustically insulated by the recess 13. Capacitance, so-called parasitic capacitance, can be reduced. The larger the parasitic capacitance, the lower the effective electromechanical coupling coefficient of the thin film resonator. However, such a configuration has the advantage that this reduction can be minimized.

第１電極１６は、第２電極１７とともに、圧電体薄膜１５に高周波電圧を印加する機能を有する部材であり、Ｗ、Ｍｏ、Ａｕ、ＡｌおよびＣｕなどの金属材料を用いて形成される。また第１電極１６は、電極としての機能と同時に、共振部２０を構成する機能も有するので、薄膜共振子１０が必要な共振特性を発揮するために、その厚みは、第１電極１６を形成する材料の固有音響インピーダンスおよび密度、第１電極１６を伝播する音響波の音速および波長などを考慮して、精密に選ぶ必要がある。第１電極１６の最適な厚みは、薄膜共振子１０を用いて構成される電子回路で使用する信号の周波数、共振部２０の設計寸法、圧電体薄膜材料および電極材料によって異なるが、０．０１μｍ〜０．５μｍ程度に選ばれる。   The first electrode 16 is a member having a function of applying a high-frequency voltage to the piezoelectric thin film 15 together with the second electrode 17, and is formed using a metal material such as W, Mo, Au, Al, and Cu. Further, the first electrode 16 has a function of forming the resonance unit 20 at the same time as the function of the electrode. Therefore, the thickness of the first electrode 16 is the same as that of the first electrode 16 in order to exhibit the necessary resonance characteristics. In consideration of the specific acoustic impedance and density of the material to be processed, the sound velocity and wavelength of the acoustic wave propagating through the first electrode 16, it is necessary to select precisely. The optimum thickness of the first electrode 16 varies depending on the frequency of a signal used in an electronic circuit configured using the thin film resonator 10, the design size of the resonance unit 20, the piezoelectric thin film material, and the electrode material, but is 0.01 μm. It is selected to be about 0.5 μm.

共振部２０の厚みは、おおむねλ／２（λは使用する信号の周波数での音響波の波長）となるように設計される。共振部２０のＺ方向から見た形状、すなわち平面形状は、矩形状である。なおスプリアス抑制のために共振部２０の平面形状を非対称の形状にしてもよい。本実施の形態では、共振部２０は直方体形状に形成される。また共振部２０のＺ方向に垂直な断面における面積は、薄膜共振子１０のインピーダンスを決定する要素となるので、厚みと同様に精密に設計する必要がある。５０Ωのインピーダンス系で薄膜共振子１０を使用する場合は、共振部２０の電気的なキャパシタンスが、使用する信号の周波数でおおむね５０Ωのリアクタンスを持つように選ばれる。本実施の形態では共振部２０のＺ方向に垂直な断面のＸ方向およびＹ方向の長さは等しく選ばれ、共振部２０の前記断面における面積は、たとえば２ＧＨｚの薄膜共振子１０の場合であれば、２００μｍ×２００μｍ程度に選ばれる。   The thickness of the resonating unit 20 is designed to be approximately λ / 2 (λ is the wavelength of the acoustic wave at the frequency of the signal used). The shape of the resonating unit 20 viewed from the Z direction, that is, the planar shape is a rectangular shape. In order to suppress spurious, the planar shape of the resonance unit 20 may be asymmetric. In the present embodiment, the resonance part 20 is formed in a rectangular parallelepiped shape. Further, since the area of the cross section perpendicular to the Z direction of the resonance part 20 is an element that determines the impedance of the thin film resonator 10, it is necessary to design it precisely like the thickness. When the thin film resonator 10 is used in a 50Ω impedance system, the electrical capacitance of the resonance unit 20 is selected so as to have a reactance of approximately 50Ω at the frequency of the signal used. In the present embodiment, the lengths in the X direction and the Y direction of the cross section perpendicular to the Z direction of the resonance unit 20 are selected to be equal, and the area of the resonance unit 20 in the cross section is, for example, the case of the thin film resonator 10 of 2 GHz. For example, it is selected to be about 200 μm × 200 μm.

また、詳細は後述するが本発明の製造方法においては、凹部１３を形成する際に、共振子本体１２形成後に基板１１をエッチングするため、共振子本体１２を積層方向に貫通し、凹部１３と連通するエッチングホール１４（貫通孔）が設けられている。エッチングホール１４は、凹部１３をエッチングする際にエッチング剤を基板に向けて進入させるための空孔であり、第１電極１６の周縁部、すなわちＺ方向からみたときに、共振部２０の周縁部に複数箇所形成される。   Although details will be described later, in the manufacturing method of the present invention, when the recess 13 is formed, the substrate 11 is etched after the resonator body 12 is formed. An etching hole 14 (through hole) that communicates is provided. The etching hole 14 is a hole for allowing an etching agent to enter the substrate when the concave portion 13 is etched, and the peripheral portion of the first electrode 16, that is, the peripheral portion of the resonance portion 20 when viewed from the Z direction. A plurality of locations are formed.

図３Ａ〜図３Ｃは、本発明の実施の一形態である薄膜共振子１０の製造方法を示す工程図である。   3A to 3C are process diagrams showing a method for manufacturing the thin film resonator 10 according to the embodiment of the present invention.

本発明の製造方法は、大きくは以下のように３つの工程からなる。
第１工程では、一表面１１ａに形成され、開口部を有する絶縁層と、開口部を埋める犠牲層と、この犠牲層を覆うように設けられる共振子本体１２と、犠牲層まで連通するようにして設けられるエッチングホールと、を備える共振体形成基板を準備する。 The production method of the present invention is roughly composed of three steps as follows.
In the first step, an insulating layer formed on one surface 11a and having an opening, a sacrificial layer filling the opening, a resonator body 12 provided to cover the sacrificial layer, and the sacrificial layer are communicated. And a resonator-forming substrate provided with an etching hole.

第２工程では、エッチングホールを介して犠牲層をエッチングすることにより、共振子本体と絶縁層と露出した基板１１の一表面１１ａの一部で囲まれるエッチング空間を形成する。   In the second step, the sacrificial layer is etched through the etching hole to form an etching space surrounded by the resonator body, the insulating layer, and a part of the exposed surface 11a of the substrate 11.

第３工程では、第２工程で形成したエッチング空間をエッチング剤で満たすようにして、基板１１をエッチングし凹部１３を形成する。   In the third step, the substrate 11 is etched to form the recess 13 so that the etching space formed in the second step is filled with an etching agent.

第１工程は、以下に示すように各層の形成工程などに細分化されるが、本発明では第１工程内の工程順序などは特に限定されるものではない。   The first step is subdivided into steps for forming each layer as shown below, but the order of steps in the first step is not particularly limited in the present invention.

図３Ａ、図３Ｂに示す工程（ａ）〜工程（ｈ）までが、本発明の第１工程に相当し、図３Ｃに示す工程（ｉ）が、本発明の第２工程に相当し、図３Ｃに示す工程（ｊ）が、本発明の第３工程に相当する。   Steps (a) to (h) shown in FIGS. 3A and 3B correspond to the first step of the present invention, and step (i) shown in FIG. 3C corresponds to the second step of the present invention. Step (j) shown in 3C corresponds to the third step of the present invention.

・第１工程
（ａ）基板１１準備および絶縁層１００形成工程
薄膜共振子１０に用いられる基板１１は、厚みが０．０５ｍｍ〜１ｍｍ程度の板状部材で、Ｓｉ（シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）およびガラスなどによって形成される。 First Step (a) Preparation of Substrate 11 and Formation Step of Insulating Layer 100 The substrate 11 used for the thin film resonator 10 is a plate-like member having a thickness of about 0.05 mm to 1 mm, and is Si (silicon), Al 2 O 3 (Aluminum oxide), SiO 2 (silicon oxide), glass and the like.

本実施形態では、これらの中でシリコン基板を用いた例について説明する。
基板１１の一表面１１ａの全面にわたって絶縁層１００を形成する。絶縁層１００は、その厚みが０．１μｍ以上１．２μｍ以下で形成され、ＳｉＯ２などの絶縁膜からなる。また、本発明では、従来のように本工程にて、基板１１にエッチングにより窪みを設ける必要はない。 In the present embodiment, an example using a silicon substrate among these will be described.
An insulating layer 100 is formed over the entire surface of one surface 11 a of the substrate 11. The insulating layer 100 is formed with a thickness of 0.1 μm or more and 1.2 μm or less, and is made of an insulating film such as SiO 2 . Further, in the present invention, it is not necessary to provide a recess in the substrate 11 by etching in this step as in the prior art.

ＳｉＯ２絶縁膜は、シリコン基板１１の表面を加熱処理し、熱酸化させることで形成することができる。ＳｉＯ２絶縁膜の厚みは、加熱処理の処理条件、加熱温度、加熱時間などにより制御することが可能であり、上記のような好適な範囲で設ける。 The SiO 2 insulating film can be formed by subjecting the surface of the silicon substrate 11 to heat treatment and thermal oxidation. The thickness of the SiO 2 insulating film can be controlled by the processing conditions of the heat treatment, the heating temperature, the heating time, and the like, and is provided in the preferred range as described above.

加熱処理条件の一例としては、加熱温度１０５０℃で、４０〜９０分間の加熱時間により０．３μｍ厚みの酸化絶縁膜を形成することができる。   As an example of the heat treatment conditions, an oxide insulating film having a thickness of 0.3 μm can be formed at a heating temperature of 1050 ° C. and a heating time of 40 to 90 minutes.

（ｂ）絶縁層１００パターニング工程
工程（ａ）にて好適な厚みで、基板１１の一表面１１ａの全面にわたって形成した絶縁層１００に対して、パターニングにより開口部１００ａを設ける。この開口部１００ａは、第２工程において基板エッチングするためのエッチング空間に相当し、この開口部１００ａは、後工程で犠牲層によって充填される。 (B) Insulating Layer 100 Patterning Step An opening 100a is provided by patterning on the insulating layer 100 formed over the entire surface of the one surface 11a of the substrate 11 with a suitable thickness in the step (a). The opening 100a corresponds to an etching space for etching the substrate in the second process, and the opening 100a is filled with a sacrificial layer in a subsequent process.

絶縁層１００のパターニングは、半導体製造プロセスにおける酸化絶縁膜の公知のパターニング技術を利用することができ、たとえばフォトリソグラフィ技術により、容易に設けることができる。パターニングの一例としては、絶縁層１００上にポジレジストをスピンコートなどにより塗布し、露光、現像してレジストをパターンニングしてマスクを形成する。そののち液温２３℃のＢＨＦ（バッファードフッ酸）に、５〜８分間浸漬し、開口部１００ａを形成する。   The insulating layer 100 can be patterned by using a known patterning technique for an oxide insulating film in a semiconductor manufacturing process, and can be easily provided by, for example, a photolithography technique. As an example of patterning, a positive resist is applied on the insulating layer 100 by spin coating or the like, exposed and developed, and the resist is patterned to form a mask. After that, it is immersed in BHF (buffered hydrofluoric acid) having a liquid temperature of 23 ° C. for 5 to 8 minutes to form the opening 100a.

上記のように開口部１００ａは、エッチング空間に相当するものであるから、その開口形状および開口寸法は、エッチングにより形成される凹部１３に必要とされる形状および寸法で形成される。凹部１３は、さらに共振子本体１２を音響的に絶縁することで共振部２０を規定するのであるから、凹部１３の形状および寸法は、薄膜共振子１０が必要な共振特性を発揮するために、共振子本体１２の大きさや材質、薄膜共振子１０を用いて構成される電子回路で使用する信号の周波数などによって決定される。   Since the opening 100a corresponds to the etching space as described above, the opening shape and the opening size thereof are formed in the shape and size required for the recess 13 formed by etching. Since the concave portion 13 further defines the resonant portion 20 by acoustically insulating the resonator body 12, the shape and dimensions of the concave portion 13 are used in order to exhibit the resonance characteristics required by the thin film resonator 10. It is determined by the size and material of the resonator body 12 and the frequency of the signal used in the electronic circuit configured using the thin film resonator 10.

（ｃ）犠牲層形成工程
工程（ｂ）にて設けられた開口部１００ａを埋めるべく、絶縁層１００上に犠牲層１０１を形成する。 (C) Sacrificial layer formation process The sacrificial layer 101 is formed on the insulating layer 100 in order to fill the opening 100a provided in the process (b).

犠牲層１０１の材料としては、燐石英ガラス（ＰＳＧ）、ＢＰＳＧ（Boron-Phosphor- Silicate-Glass：ボロン、燐、シリコン、ガラス）またはスピン・ガラスのような他の形態のガラスを利用できる。他に基板上に堆積できるポリビニール、ポリプロピレン、およびポリスチレンのような樹脂材料がある。これらの犠牲層は、有機除去材あるいはＯ2プラズマエッチングによって除去することができる。 As the material of the sacrificial layer 101, phosphorous quartz glass (PSG), BPSG (Boron-Phosphor-Silicate-Glass) or other forms of glass such as spin glass can be used. Other resin materials such as polyvinyl, polypropylene, and polystyrene that can be deposited on the substrate. These sacrificial layers can be removed by organic removal materials or O 2 plasma etching.

本実施形態では、エッチングの容易さなどからＰＳＧを犠牲層１０１として設ける。ＰＳＧの成膜方法は、ＣＶＤ（Chemical Vapor Deposition）法などの公知の成膜方法によって形成することができる。   In this embodiment, PSG is provided as the sacrificial layer 101 for ease of etching. The film formation method of PSG can be formed by a known film formation method such as a CVD (Chemical Vapor Deposition) method.

犠牲層に必要な膜厚みは、開口部１００ａを埋める程度の厚みであるので、工程（ａ）で形成した絶縁層厚みと同じ厚みとなる。   Since the film thickness required for the sacrificial layer is a thickness that fills the opening 100a, the thickness is the same as the thickness of the insulating layer formed in the step (a).

一般に、ＣＶＤ法によるＰＳＧの成膜速度は０．０５μｍ／ｍｉｎであるので、成膜厚みを０．１μｍ以上１．２μｍ以下とすると、成膜に要する時間は２〜２４分間となる。これに対して従来の犠牲層厚みは、３〜３０μｍ程度であるので、成膜に要する時間は６０〜６００分間となる。さらに成膜厚みが従来のように厚くなると、複数回に分けて成膜する必要があり、その間にアニール処理も必要となるので、従来の成膜では、これ以上の時間を要することになる。   In general, the film formation rate of PSG by the CVD method is 0.05 μm / min. Therefore, when the film formation thickness is 0.1 μm or more and 1.2 μm or less, the time required for film formation is 2 to 24 minutes. On the other hand, since the conventional sacrificial layer thickness is about 3 to 30 μm, the time required for film formation is 60 to 600 minutes. Further, when the film thickness is increased as in the conventional case, it is necessary to form the film in a plurality of times, and an annealing process is also required during that time. Therefore, the conventional film formation requires more time.

本発明では、絶縁層厚み、すなわち形成すべき犠牲層厚みを０．１μｍ以上１．２μｍ以下、好ましくは０．３μｍ以上０．８μｍ以下としている。このような厚みとすることで、犠牲層の成膜に要する時間を大幅に短縮することができ、生産性を向上させることができる。   In the present invention, the thickness of the insulating layer, that is, the thickness of the sacrificial layer to be formed is 0.1 μm or more and 1.2 μm or less, preferably 0.3 μm or more and 0.8 μm or less. With such a thickness, the time required for forming the sacrificial layer can be significantly shortened, and productivity can be improved.

（ｄ）研磨工程
工程（ｃ）で犠牲層１０１を成膜したのち、研磨によって不要な犠牲層１０１を除去する。研磨工程によって、絶縁層１００表面を露出させ、犠牲層１０１が開口部１００ａのみに充填された状態となる。 (D) Polishing Step After forming the sacrificial layer 101 in the step (c), the unnecessary sacrificial layer 101 is removed by polishing. By the polishing process, the surface of the insulating layer 100 is exposed, and the sacrificial layer 101 is filled only in the opening 100a.

本工程における研磨は、半導体製造プロセスにおいて利用される研磨技術を利用することができ、たとえばＣＭＰ（Chemical Mechanical Polishing）を用いることが好ましい。ＣＭＰは、酸性またはアルカリ性成分を含む水生媒体に、砥粒を分散させた研磨用スラリーを用いて、基板表面にスラリーを流しながら所定の圧力で研磨パッドを押し付けながら摺動させて研磨する平坦化技術である。   The polishing in this step can use a polishing technique used in a semiconductor manufacturing process, and for example, CMP (Chemical Mechanical Polishing) is preferably used. CMP uses a polishing slurry in which abrasive grains are dispersed in an aquatic medium containing an acidic or alkaline component, and planarizes polishing by sliding the polishing pad against a predetermined pressure while flowing the slurry over the substrate surface. Technology.

ＣＭＰの研磨条件として、スラリーに含有させる酸化剤、砥粒、その他の化学成分、およびｐＨ、さらには使用する研磨パッドの材質などがあり、研磨の対象となる被研磨物、本発明では犠牲層であるＰＳＧを十分に研磨できるとともに、絶縁層であるＳｉＯ２は研磨されないような条件を選ぶ必要がある。 The polishing conditions for CMP include an oxidizer, abrasive grains, other chemical components, and pH contained in the slurry, and the material of the polishing pad to be used. The object to be polished, the sacrificial layer in the present invention. It is necessary to select a condition such that PSG that is sufficient can be polished sufficiently, and SiO 2 that is an insulating layer is not polished.

たとえば、スラリーには、砥粒としてシリカを分散させたアルカリスラリー（ｐＨ１０程度）を用い、研磨パッドにはポリウレタン製の硬質パッドなどを用いる。   For example, an alkaline slurry (about pH 10) in which silica is dispersed as abrasive grains is used for the slurry, and a polyurethane hard pad or the like is used for the polishing pad.

ＣＭＰ研磨における研磨時間は、被研磨物の厚みに依存するので、本発明のように除去すべき犠牲層の厚みが薄い場合は、研磨工程に要する時間短縮効果も見込まれる。   Since the polishing time in CMP polishing depends on the thickness of the object to be polished, when the thickness of the sacrificial layer to be removed is thin as in the present invention, an effect of shortening the time required for the polishing process can be expected.

（ｅ）第２電極成膜工程
工程（ｄ）の研磨工程によって露出した絶縁層１００上に全面にわたって第２電極１７となる金属膜１０２を成膜する。 (E) Second electrode film forming step A metal film 102 to be the second electrode 17 is formed on the entire surface of the insulating layer 100 exposed by the polishing step in the step (d).

第２電極となる金属膜１０２は、Ｗ、Ｍｏ、Ａｕ、Ａｌ、Ｐｔ、ＴｉおよびＣｕなどの金属材料を用いて形成される。金属膜１０２の成膜方法は、半導体製造プロセスにおいて利用される成膜技術を利用することができ、たとえばスパッタリングおよびＣＶＤなどの薄膜形成プロセスによって成膜することができる。   The metal film 102 serving as the second electrode is formed using a metal material such as W, Mo, Au, Al, Pt, Ti, and Cu. The metal film 102 can be formed by a film forming technique used in a semiconductor manufacturing process, and can be formed by a thin film forming process such as sputtering and CVD.

（ｆ）第２電極パターニング工程
工程（ｅ）において、成膜した金属膜１０２に対して、パターニングにより第２電極１７を設ける。第２電極１７は、共振子本体１２を構成し、後に凹部１３となる犠牲層１０１の充填部分を覆うようにパターニングされる。 (F) Second Electrode Patterning Step In the step (e), the second electrode 17 is provided by patterning on the formed metal film 102. The second electrode 17 forms the resonator body 12 and is patterned so as to cover the filling portion of the sacrificial layer 101 that will later become the recess 13.

金属膜１０２のパターニングは、半導体製造プロセスにおける公知のパターニング技術を利用することができ、たとえばフォトリソグラフィ技術により、容易に設けることができる。   For the patterning of the metal film 102, a known patterning technique in a semiconductor manufacturing process can be used, and for example, it can be easily provided by a photolithography technique.

（ｇ）圧電体薄膜および第１電極成膜工程
工程（ｆ）において、パターニングして得られた第２電極１７上および絶縁層１００上に、基板全面にわたって、圧電体層１０３および金属膜１０４を順次形成する。 (G) Piezoelectric thin film and first electrode film forming step The piezoelectric layer 103 and the metal film 104 are formed on the entire surface of the substrate on the second electrode 17 and the insulating layer 100 obtained by patterning in the step (f). Sequentially formed.

圧電体薄膜１５となる圧電体層１０３は、ＺｎＯ（酸化亜鉛）、ＡｌＮ（窒化アルミニウム）およびＰＺＴ（チタン酸ジルコン酸鉛）などの圧電体材料から成り、第１電極１６および第２電極１７によって印加される高周波電圧に応じて伸縮し、電気的な信号を機械的な振動に変換する機能を有する。   The piezoelectric layer 103 to be the piezoelectric thin film 15 is made of a piezoelectric material such as ZnO (zinc oxide), AlN (aluminum nitride), and PZT (lead zirconate titanate), and is formed by the first electrode 16 and the second electrode 17. It expands and contracts according to the applied high frequency voltage and has a function of converting an electrical signal into mechanical vibration.

圧電体薄膜１５となる圧電体層１０３は、半導体製造プロセスにおいて利用される成膜技術を利用することができ、たとえばスパッタリングおよびＣＶＤなどの薄膜形成プロセスによって、第２電極１７の厚み方向の一表面１７ａ上と基板１１の厚み方向の一表面１１ａ上に所定の厚さで形成する。   The piezoelectric layer 103 to be the piezoelectric thin film 15 can use a film forming technique used in a semiconductor manufacturing process. For example, one surface in the thickness direction of the second electrode 17 is formed by a thin film forming process such as sputtering and CVD. It is formed with a predetermined thickness on 17a and one surface 11a in the thickness direction of the substrate 11.

また、第１電極１６となる金属膜１０４は、金属膜１０２と同じくＷ、Ｍｏ、Ａｕ、Ａｌ、Ｐｔ、ＴｉおよびＣｕなどの金属材料を用いて形成される。金属膜１０４の成膜方法は、半導体製造プロセスにおいて利用される成膜技術を利用することができ、たとえばスパッタリングおよびＣＶＤなどの薄膜形成プロセスによって成膜することができる。   In addition, the metal film 104 to be the first electrode 16 is formed using a metal material such as W, Mo, Au, Al, Pt, Ti, and Cu, like the metal film 102. The metal film 104 can be formed by a film forming technique used in a semiconductor manufacturing process, for example, by a thin film forming process such as sputtering and CVD.

（ｈ）圧電体薄膜および第１電極パターニング工程
工程（ｇ）において、成膜した圧電体層１０３および金属膜１０４に対して、パターニングにより圧電体薄膜１５および第１電極１６を設ける。圧電体薄膜１５および第１電極１６は、共振子本体１２を構成し、第２電極１７上にパターニングされる。 (H) Piezoelectric thin film and first electrode patterning step In the step (g), the piezoelectric thin film 15 and the first electrode 16 are provided by patterning on the formed piezoelectric layer 103 and the metal film 104. The piezoelectric thin film 15 and the first electrode 16 constitute the resonator body 12 and are patterned on the second electrode 17.

圧電体層１０３および金属膜１０４のパターニングは、半導体製造プロセスにおける公知のパターニング技術を利用することができ、たとえばフォトリソグラフィ技術により、容易に設けることができる。   For the patterning of the piezoelectric layer 103 and the metal film 104, a known patterning technique in a semiconductor manufacturing process can be used, and can be easily provided by, for example, a photolithography technique.

さらに本工程では、共振子本体１２にエッチングホール１４を形成する。エッチングホール１４は、共振子本体１２を積層方向（Ｚ方向）に貫通する貫通孔で、犠牲層１０１上方に犠牲層１０１まで連通するように設けられる。   Further, in this step, an etching hole 14 is formed in the resonator body 12. The etching hole 14 is a through-hole penetrating the resonator body 12 in the stacking direction (Z direction), and is provided so as to communicate with the sacrificial layer 101 above the sacrificial layer 101.

このエッチングホール１４により、犠牲層１０１の一部表面がエッチングホール１４を介して外部に対して露出した状態となる。後工程である第２工程では、このエッチングホール１４内にエッチング剤を進入させて犠牲層１０１をエッチングにより除去することができる。   Due to the etching hole 14, a part of the surface of the sacrificial layer 101 is exposed to the outside through the etching hole 14. In the second step, which is a subsequent step, the sacrificial layer 101 can be removed by etching by allowing an etchant to enter the etching hole 14.

エッチングホール１４の形成方法は、半導体製造プロセスにおけるビア形成技術を利用することができ、たとえばフォトリソグラフィ技術により、容易に設けることができる。   As a method of forming the etching hole 14, a via formation technique in a semiconductor manufacturing process can be used, and for example, it can be easily provided by a photolithography technique.

エッチングホール１４は、たとえば略円柱状をなす貫通孔として形成され、その径は５μｍ〜３０μｍに設定される。またエッチングホール１４は、Ｚ方向から平面視したときの犠牲層１０１の外周部に沿って４〜８個程度形成される。さらにエッチングホール１４は、犠牲層１０１の外周部のうち、少なくとも犠牲層１０１の中心部から最短距離に位置する部分に配置しておくことが好ましく、例えば犠牲層１０１の平面形状が略正方形をなしている場合は、各辺の中心部に設けておくことが好ましい。   The etching hole 14 is formed as, for example, a substantially cylindrical through hole, and the diameter thereof is set to 5 μm to 30 μm. Further, about 4 to 8 etching holes 14 are formed along the outer peripheral portion of the sacrificial layer 101 when viewed in plan from the Z direction. Further, the etching hole 14 is preferably disposed at least in a portion located at the shortest distance from the center of the sacrificial layer 101 in the outer peripheral portion of the sacrificial layer 101. For example, the planar shape of the sacrificial layer 101 is substantially square. If it is, it is preferable to provide it at the center of each side.

以上のような工程（ａ）〜工程（ｈ）によって、薄膜共振子１０の前駆体である共振体形成基板が形成される。   By the steps (a) to (h) as described above, a resonator forming substrate that is a precursor of the thin film resonator 10 is formed.

・第２工程
（ｉ）犠牲層エッチング工程
工程（ｈ）で形成されたエッチングホール１４を介して、犠牲層１０１をエッチングで除去することにより、共振子本体１２の第２電極１７と絶縁層１００と基板１１の一表面１１ａで囲まれる、基板エッチングのためのエッチング空間１０５を形成する。エッチング空間１０５は、絶縁層１００に設けられた開口部１００ａに相当する。 Second Step (i) Sacrificial Layer Etching Step By removing the sacrificial layer 101 by etching through the etching hole 14 formed in the step (h), the second electrode 17 and the insulating layer 100 of the resonator body 12 are removed. And an etching space 105 for substrate etching surrounded by one surface 11a of the substrate 11 is formed. The etching space 105 corresponds to the opening 100 a provided in the insulating layer 100.

エッチング空間１０５は、高さが絶縁層１００の厚みと同一であり、開口部１００ａの開口面積と同じ底面積を有する空洞である。   The etching space 105 is a cavity having the same height as the thickness of the insulating layer 100 and the same bottom area as the opening area of the opening 100a.

犠牲層１０１のエッチングは、半導体製造プロセスにおけるエッチング技術を利用することができ、犠牲層の材質に応じたエッチング剤を用いて容易に行うことができる。エッチング剤は、エッチング液またはエッチングガスで、種々のエッチング条件に応じてウェットエッチング、ドライエッチングのいずれかを選択すればよい。   Etching of the sacrificial layer 101 can utilize an etching technique in a semiconductor manufacturing process, and can be easily performed using an etchant corresponding to the material of the sacrificial layer. The etching agent may be an etching solution or an etching gas, and may be selected from wet etching and dry etching according to various etching conditions.

本実施形態では、犠牲層であるＰＳＧをウェットエッチングにより除去する。エッチング剤として５％フッ酸水溶液をエッチング液として用い、温度２３℃の条件でエッチングを行う。本発明では犠牲層１０１の厚みが０．１μｍ以上１．２μｍ以下（実施形態では０．３μｍ）であるので、エッチング時間は、２〜３時間程度を要する。   In the present embodiment, PSG that is a sacrificial layer is removed by wet etching. Etching is performed at a temperature of 23 ° C. using a 5% hydrofluoric acid aqueous solution as an etchant as an etchant. In the present invention, since the thickness of the sacrificial layer 101 is not less than 0.1 μm and not more than 1.2 μm (in the embodiment, 0.3 μm), the etching time requires about 2 to 3 hours.

従来の製造方法による犠牲層厚みは、上記のように３〜３０μｍ程度であるので、エッチングに要する時間もこれにしたがって長時間となり、たとえば厚み３μｍでは４〜６時間程度が必要となる。   Since the sacrificial layer thickness according to the conventional manufacturing method is about 3 to 30 μm as described above, the time required for etching becomes long accordingly. For example, when the thickness is 3 μm, about 4 to 6 hours are required.

本発明では、犠牲層１０１の厚みを薄くすることで膜形成時間を短縮できるとともに、エッチング時間をも短縮することができる。   In the present invention, by reducing the thickness of the sacrificial layer 101, the film formation time can be shortened and the etching time can also be shortened.

絶縁層１００の厚みが０．１μｍより小さいと、十分な大きさのエッチング空間１０５が形成されず、エッチング剤の進入が困難となり、また、共振子体体１２の底面と基板１１表面との接触が起こりやすくなる。絶縁層１００の厚みが１．２μｍより大きいと、犠牲層１０１の厚みが厚くなり過ぎて犠牲層１０１のエッチングに長時間を要する。   If the thickness of the insulating layer 100 is smaller than 0.1 μm, a sufficiently large etching space 105 is not formed, making it difficult for the etchant to enter, and contact between the bottom surface of the resonator body 12 and the surface of the substrate 11. Is likely to occur. If the thickness of the insulating layer 100 is greater than 1.2 μm, the thickness of the sacrificial layer 101 becomes too thick and it takes a long time to etch the sacrificial layer 101.

このようにして、犠牲層１０１をエッチングにより除去してエッチング空間１０５を形成し、このエッチング空間１０５に臨むように基板１１の一表面１１ａの一部を露出させる。   In this way, the sacrificial layer 101 is removed by etching to form an etching space 105, and a part of one surface 11 a of the substrate 11 is exposed so as to face the etching space 105.

・第３工程
（ｊ）基板エッチング工程
工程（ｉ）で形成されたエッチング空間１０５に、エッチングホール１４を介してエッチング剤を進入させ、エッチング空間１５をエッチング剤で満たすようにして、基板１１のエッチング空間１０５に臨む表面から厚み方向（Ｚ方向）にエッチングして凹部１３を形成する。 Third Step (j) Substrate Etching Step Etching agent enters the etching space 105 formed in step (i) through the etching hole 14 so that the etching space 15 is filled with the etching agent. The recess 13 is formed by etching in the thickness direction (Z direction) from the surface facing the etching space 105.

基板１１のエッチングは、半導体製造プロセスにおけるエッチング技術を利用することができ、基板の材質に応じたエッチング剤を用いて容易に行うことができる。エッチング剤は、エッチング液またはエッチングガスで、種々のエッチング条件に応じてウェットエッチング、ドライエッチングのいずれかを選択すればよい。   Etching of the substrate 11 can utilize an etching technique in a semiconductor manufacturing process, and can be easily performed using an etching agent according to the material of the substrate. The etching agent may be an etching solution or an etching gas, and may be selected from wet etching and dry etching according to various etching conditions.

本実施形態では、基板１１をウェットエッチングにより一部除去して凹部１３を形成する。エッチング剤としてＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液に添加剤を加えたエッチング液を用い、温度８０℃の条件でエッチングを行う。   In the present embodiment, the substrate 11 is partially removed by wet etching to form the recess 13. Etching is performed at a temperature of 80 ° C. using an etchant obtained by adding an additive to an aqueous solution of TMAH (tetramethylammonium hydroxide) as an etchant.

エッチング厚みは、凹部１３の深さに相当するものであるから、３〜３０μｍ程度であり、３μｍ深さの凹部を形成する場合は、上記のエッチング条件で６分間程度のエッチング時間となる。
このようにして凹部１３が形成されることで、薄膜共振子１０が得られる。 Since the etching thickness corresponds to the depth of the recess 13, it is about 3 to 30 μm. When a recess with a depth of 3 μm is formed, the etching time is about 6 minutes under the above etching conditions.
By forming the recess 13 in this way, the thin film resonator 10 is obtained.

本工程では、上記のようにエッチング剤がエッチング空間１０５を満たした状態で、基板エッチングを行うので、エッチング剤に接触した基板１１表面全体を、基板の厚み方向にエッチングが進行する、面エッチングが可能となり、エッチング時間を大幅に短縮することができる。これにより薄膜共振子１０の生産性を向上させることができる。   In this step, since the substrate is etched with the etching agent filling the etching space 105 as described above, the entire surface of the substrate 11 in contact with the etching agent is etched in the thickness direction of the substrate. This makes it possible to significantly reduce the etching time. Thereby, the productivity of the thin film resonator 10 can be improved.

本発明の他の実施形態としては、絶縁層として、ＳｉＯ２の代わりにＳｉＮを用いることも可能である。 In another embodiment of the present invention, SiN can be used instead of SiO 2 as the insulating layer.

ＳｉＮ膜は、半導体製造プロセスにおいて利用される成膜技術を利用することができ、たとえばスパッタリングおよびＣＶＤなどの薄膜形成プロセスによって成膜することができる。   The SiN film can use a film forming technique used in a semiconductor manufacturing process, and can be formed by a thin film forming process such as sputtering and CVD.

ＳｉＮ膜の厚みは、ＳｉＯ２と同じで、０．１μｍ以上１．２μｍ以下であり、好ましくは０．３μｍ以上０．８μｍ以下である。 The thickness of the SiN film is the same as that of SiO 2 and is 0.1 μm or more and 1.2 μm or less, preferably 0.3 μm or more and 0.8 μm or less.

ＳｉＮ膜のパターニングは、ＳｉＯ２と同様に、半導体製造プロセスにおける絶縁膜の公知のパターニング技術を利用することができ、たとえばフォトリソグラフィ技術により、容易に行うことできる。 Similar to SiO 2 , the SiN film can be patterned using a known patterning technique for an insulating film in a semiconductor manufacturing process, and can be easily performed by, for example, a photolithography technique.

本発明により製造される薄膜共振子１０を示す平面図である。It is a top view which shows the thin film resonator 10 manufactured by this invention. 図１の切断面線ＩＩ−ＩＩから見た断面図である。It is sectional drawing seen from the cut surface line II-II of FIG. 本発明の実施の一形態である薄膜共振子１０の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the thin film resonator 10 which is one Embodiment of this invention. 本発明の実施の一形態である薄膜共振子１０の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the thin film resonator 10 which is one Embodiment of this invention. 本発明の実施の一形態である薄膜共振子１０の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the thin film resonator 10 which is one Embodiment of this invention.

符号の説明Explanation of symbols

１０ 薄膜共振子
１１ 基板
１４ エッチングホール
１５ 圧電体薄膜
１６ 第１電極
１７ 第２電極
２０ 共振部
１００ 絶縁層
１０１ 犠牲層
１０５ エッチング空間 DESCRIPTION OF SYMBOLS 10 Thin film resonator 11 Substrate 14 Etching hole 15 Piezoelectric thin film 16 1st electrode 17 2nd electrode 20 Resonance part 100 Insulating layer 101 Sacrificial layer 105 Etching space

Claims (4)

基板と、前記基板の主面に形成され、且つ前記主面に到達する開口部を有する絶縁層と、前記開口部を埋める犠牲層と、前記犠牲層を覆うように設けられる共振体と、前記共振体に、前記犠牲層まで連通するようにして設けられる貫通孔と、を備える共振体形成基板を準備する第１工程と、
前記貫通孔を介して前記犠牲層をエッチングすることにより、前記共振体と前記絶縁層と前記基板の主面の一部で囲まれるエッチング空間を形成する第２工程と、
前記エッチング空間をエッチング剤で満たすようにして、前記基板に凹部を形成する第３工程と、を含むことを特徴とする薄膜共振子の製造方法。 A substrate, an insulating layer formed on a main surface of the substrate and having an opening reaching the main surface, a sacrificial layer filling the opening, a resonator provided so as to cover the sacrificial layer, A first step of preparing a resonator-forming substrate comprising a resonator and a through hole provided so as to communicate with the sacrificial layer;
A second step of forming an etching space surrounded by the resonator, the insulating layer, and a part of a main surface of the substrate by etching the sacrificial layer through the through hole;
And a third step of forming a recess in the substrate so as to fill the etching space with an etching agent. 前記共振体形成基板は、前記基板がシリコン基板であり、前記絶縁層が前記基板を熱処理することにより前記基板の表層に形成される酸化シリコン膜であることを特徴とする請求項１記載の薄膜共振子の製造方法。   2. The thin film according to claim 1, wherein the resonator forming substrate is a silicon substrate, and the insulating layer is a silicon oxide film formed on a surface layer of the substrate by heat-treating the substrate. A method for manufacturing a resonator. 前記共振体は、第１電極および第２電極と、前記第１電極と前記第２電極との間に配される圧電体層とを含んで構成されることを特徴とする請求項１記載の薄膜共振子の製造方法。   2. The resonator according to claim 1, wherein the resonator includes a first electrode and a second electrode, and a piezoelectric layer disposed between the first electrode and the second electrode. Manufacturing method of thin film resonator. 前記絶縁層の厚みが、０．１μｍ以上１．２μｍ以下であることを特徴とする請求項１記載の薄膜共振子の製造方法。   2. The method of manufacturing a thin film resonator according to claim 1, wherein the insulating layer has a thickness of 0.1 [mu] m to 1.2 [mu] m.
JP2008051356A 2008-02-29 2008-02-29 Method for manufacturing thin film resonator Active JP5032370B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008051356A JP5032370B2 (en) 2008-02-29 2008-02-29 Method for manufacturing thin film resonator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008051356A JP5032370B2 (en) 2008-02-29 2008-02-29 Method for manufacturing thin film resonator

Publications (2)

Publication Number Publication Date
JP2009212620A JP2009212620A (en) 2009-09-17
JP5032370B2 true JP5032370B2 (en) 2012-09-26

Family

ID=41185380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008051356A Active JP5032370B2 (en) 2008-02-29 2008-02-29 Method for manufacturing thin film resonator

Country Status (1)

Country Link
JP (1) JP5032370B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000656B2 (en) * 2011-03-15 2015-04-07 Qualcomm Mems Technologies, Inc. Microelectromechanical system device including a metal proof mass and a piezoelectric component
CN112054779B (en) 2019-07-19 2024-04-05 中芯集成电路（宁波）有限公司上海分公司 Thin film bulk acoustic resonator and method of manufacturing the same
CN112039483A (en) * 2020-03-23 2020-12-04 中芯集成电路（宁波）有限公司 Film bulk acoustic resonator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983029A (en) * 1995-09-11 1997-03-28 Mitsubishi Electric Corp Fabrication of thin film piezoelectric element
US5910756A (en) * 1997-05-21 1999-06-08 Nokia Mobile Phones Limited Filters and duplexers utilizing thin film stacked crystal filter structures and thin film bulk acoustic wave resonators
JP3939939B2 (en) * 2001-07-17 2007-07-04 富士通株式会社 Method for manufacturing piezoelectric thin film resonant element
JP2005045694A (en) * 2003-07-25 2005-02-17 Sony Corp Thin film bulk sound resonator and its manufacturing method
KR100662865B1 (en) * 2003-10-08 2007-01-02 삼성전자주식회사 Film bulk acoustic resonator and the method for manufacturing the same
JP2005160056A (en) * 2003-11-07 2005-06-16 Matsushita Electric Ind Co Ltd Piezoelectric device, antenna duplexer and method of manufacturing piezoelectric resonators used therefor
JP2005210681A (en) * 2003-11-07 2005-08-04 Matsushita Electric Ind Co Ltd Piezoelectric resonator, production method therefor, filter using the resonator, duplexer, and communications device
JP2005286659A (en) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd Thin film bulk wave element and manufacturing method thereof
JP4756461B2 (en) * 2005-10-12 2011-08-24 宇部興産株式会社 Aluminum nitride thin film and piezoelectric thin film resonator using the same
JP5128077B2 (en) * 2006-02-21 2013-01-23 宇部興産株式会社 Thin film piezoelectric resonator and thin film piezoelectric filter using the same
JP4688070B2 (en) * 2006-03-31 2011-05-25 宇部興産株式会社 Piezoelectric thin film resonator, piezoelectric thin film device, and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009212620A (en) 2009-09-17

Similar Documents

Publication Publication Date Title
KR100799391B1 (en) Thin film acoustic resonator and method of manufacturing the resonator
JP4838292B2 (en) Multi-resonator bulk acoustic wave filter solidly mounted with patterned acoustic mirrors
JP4071213B2 (en) Cantilever-shaped piezoelectric thin film element and manufacturing method thereof
JP6400693B2 (en) Method for fabricating a semiconductor structure including a cavity filled with a sacrificial material
JP2007028669A (en) Method of manufacturing thin-film acoustic resonator
WO2005060091A1 (en) Method for manufacturing piezoelectric thin-film device and piezoelectric thin-film device
JP2000069594A (en) Acoustic resonator and manufacture of the same
JP2008301453A (en) Thin film piezoelectric resonator, and filter circuit using the same
JP4373936B2 (en) Thin film piezoelectric resonator and manufacturing method thereof
US6905970B2 (en) Method for making a thin film bulk acoustic-wave resonator
US20060202769A1 (en) Piezoelectric thin film device and method of producing the same
JP5111281B2 (en) Piezoelectric resonator and manufacturing method thereof
JP5299676B2 (en) Piezoelectric thin film acoustic resonator and manufacturing method thereof
JP4441843B2 (en) Thin film acoustic resonator
JP2010147875A (en) Baw resonance device and method of manufacturing the same
JP4327009B2 (en) Thin film bulk acoustic resonator with air gap floating from substrate and method of manufacturing the same
JP5184179B2 (en) Thin film resonators, filters and duplexers
JP5032370B2 (en) Method for manufacturing thin film resonator
JP2010147874A (en) Baw resonance device and method of manufacturing the same
JP5207902B2 (en) Bulk acoustic wave resonators and electronic components
CN116846358A (en) Filtering device and manufacturing method thereof
JP4730383B2 (en) Thin film acoustic resonator and manufacturing method thereof
JP2005303573A (en) Thin film piezoelectric resonator and its manufacturing method
JP2006340256A (en) Thin-film piezo-resonator and its manufacturing method
JP5202252B2 (en) Acoustic wave resonator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Ref document number: 5032370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3