JP5025224B2 - Test device, driver comparator chip, response measuring device, and calibration method - Google Patents

Test device, driver comparator chip, response measuring device, and calibration method Download PDF

Info

Publication number
JP5025224B2
JP5025224B2 JP2006289780A JP2006289780A JP5025224B2 JP 5025224 B2 JP5025224 B2 JP 5025224B2 JP 2006289780 A JP2006289780 A JP 2006289780A JP 2006289780 A JP2006289780 A JP 2006289780A JP 5025224 B2 JP5025224 B2 JP 5025224B2
Authority
JP
Japan
Prior art keywords
comparator
output
driver
waveform
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006289780A
Other languages
Japanese (ja)
Other versions
JP2008107188A (en
Inventor
康夫 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2006289780A priority Critical patent/JP5025224B2/en
Priority to PCT/JP2007/069710 priority patent/WO2008050607A1/en
Priority to KR1020097010698A priority patent/KR101138296B1/en
Priority to TW096139693A priority patent/TWI352206B/en
Publication of JP2008107188A publication Critical patent/JP2008107188A/en
Application granted granted Critical
Publication of JP5025224B2 publication Critical patent/JP5025224B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928Formatter
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932Comparators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、試験装置、ドライバコンパレータチップ、応答測定装置および校正方法に関する。特に本発明は、被試験デバイスを試験する試験装置、当該試験装置に備えられるドライバコンパレータチップ、応答測定装置および校正方法に関する。
The present invention relates to a test apparatus, a driver comparator chip, a response measuring apparatus, and a calibration method . In particular, the present invention relates to a test apparatus for testing a device under test, a driver comparator chip provided in the test apparatus , a response measuring apparatus, and a calibration method .

半導体デバイス等を試験する試験装置は、被試験デバイスから出力された出力信号を当該試験装置内に取り込むコンパレータを備える(例えば、特許文献1参照。)。コンパレータは、立ち上がりエッジを入力した時の応答時間と、立ち下がりエッジを入力した時の応答時間とが異なる場合がある。立ち上がりエッジおよび立ち下がりエッジの応答時間が異なる場合、被試験デバイスからの出力信号の測定タイミングに誤差が生じるので、試験装置は、被試験デバイスを精度良く試験をすることができない。
特開2000−9801号公報
A test apparatus for testing a semiconductor device or the like includes a comparator that takes an output signal output from a device under test into the test apparatus (see, for example, Patent Document 1). The comparator may have a different response time when a rising edge is input and a response time when a falling edge is input. If the response times of the rising edge and the falling edge are different, an error occurs in the measurement timing of the output signal from the device under test, so the test apparatus cannot test the device under test with high accuracy.
JP 2000-9801 A

ところで、試験装置は、立ち上がりエッジ波形および立ち下がりエッジ波形を外部の基準ドライバから出力させてコンパレータの応答時間を測定し、測定結果に基づき当該コンパレータの応答時間を調整していた。しかし、このような調整をする試験装置は、外部の基準ドライバを用いて、位相のずれが非常に小さい立ち上がりエッジ波形および立ち下がりを発生しなければならないので、測定が容易ではなかった。   By the way, the test apparatus outputs the rising edge waveform and the falling edge waveform from an external reference driver, measures the response time of the comparator, and adjusts the response time of the comparator based on the measurement result. However, the test apparatus for making such adjustments has not been easy to measure because an external reference driver must be used to generate rising edge waveforms and falling edges with very small phase shifts.

そこで本発明は、上記の課題を解決することのできる試験装置、ドライバコンパレータチップ、応答測定装置および校正方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
Accordingly, an object of the present invention is to provide a test apparatus, a driver comparator chip, a response measuring apparatus, and a calibration method that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.

上記課題を解決するために、本発明の第1形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに入力すべき試験信号を生成する信号生成部と、試験信号を被試験デバイスの入出力ピンに対して出力するドライバと、ドライバの出力端及び被試験デバイスの入出力ピンに接続され、与えられる信号を検出するコンパレータと、コンパレータが検出した被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定部と、コンパレータにおける、信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置とを備え、応答測定装置は、ドライバの出力端及びコンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、ドライバに、立ち上がりエッジを有する第1の出力波形と、立ち下がりエッジを有する第2の出力波形とを出力させるドライバ制御部と、第1の出力波形の立ち上がりエッジをコンパレータが検出してから、第1の出力波形が終端により反射された第1の反射波形の立ち下がりエッジをコンパレータが検出するまでの第1の時間を測定する第1測定部と、第2の出力波形の立ち下がりエッジをコンパレータが検出してから、第2の出力波形が終端により反射された第2の反射波形の立ち上がりエッジをコンパレータが検出するまでの第2の時間を測定する第2測定部と、第1の時間と第2の時間との差分に基づいて、応答時間の差を算出する差分算出部とを有する試験装置を提供する。   In order to solve the above problems, according to a first aspect of the present invention, there is provided a test apparatus for testing a device under test, a signal generation unit for generating a test signal to be input to the device under test, A driver that outputs to the input / output pin of the test device, a comparator that is connected to the output terminal of the driver and the input / output pin of the device under test, detects the given signal, and the output signal of the device under test detected by the comparator Based on a determination unit for determining pass / fail of the device under test, and a response measurement device for detecting a difference between a response time for a rising edge of a signal and a response time for a falling edge in a comparator, The output terminal of the driver and the input terminal of the comparator are terminated to the ground potential via a transmission path having a predetermined propagation delay. In this state, the driver detects a first output waveform having a rising edge and a second output waveform having a falling edge, and a comparator detects the rising edge of the first output waveform. To a first measuring unit for measuring a first time until the comparator detects a falling edge of the first reflected waveform reflected by the end of the first output waveform, and a falling edge of the second output waveform A second measuring unit that measures a second time from when the comparator detects an edge until the comparator detects a rising edge of the second reflected waveform in which the second output waveform is reflected by the termination; A test apparatus is provided that includes a difference calculation unit that calculates a difference in response time based on the difference between the second time and the second time.

本発明の第2形態においては、信号を出力するドライバと、与えられる信号を検出するコンパレータと、コンパレータにおける、信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置とを備え、応答測定装置は、ドライバの出力端及びコンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、ドライバに、立ち上がりエッジを有する第1の出力波形と、立ち下がりエッジを有する第2の出力波形とを出力させるドライバ制御部と、第1の出力波形の立ち上がりエッジをコンパレータが検出してから、第1の出力波形が終端により反射された第1の反射波形の立ち下がりエッジをコンパレータが検出するまでの第1の時間を測定する第1測定部と、第2の出力波形の立ち下がりエッジをコンパレータが検出してから、第2の出力波形が終端により反射された第2の反射波形の立ち上がりエッジをコンパレータが検出するまでの第2の時間を測定する第2測定部と、第1の時間と第2の時間との差分に基づいて、応答時間の差を算出する差分算出部とを有するドライバコンパレータチップを提供する。   In the second embodiment of the present invention, a driver for outputting a signal, a comparator for detecting a given signal, and a response for detecting a difference between a response time for the rising edge of the signal and a response time for the falling edge in the comparator. The response measuring device includes a rising edge in the driver in a state where the output end of the driver and the input end of the comparator are terminated to the ground potential through a transmission path having a predetermined propagation delay. A driver control unit that outputs an output waveform of 1 and a second output waveform having a falling edge, and the comparator detects the rising edge of the first output waveform, and then the first output waveform is reflected by the end. Measuring a first time until the comparator detects a falling edge of the first reflected waveform. The second unit from the time when the comparator detects the falling edge of the second output waveform to the time when the comparator detects the rising edge of the second reflected waveform reflected by the end of the second output waveform. Provided is a driver comparator chip having a second measuring unit for measuring time and a difference calculating unit for calculating a difference in response time based on a difference between the first time and the second time.

本発明の第3形態においては、信号を出力するドライバと、与えられる信号を検出するコンパレータとを有するドライバコンパレータにおける、コンパレータの信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置であって、ドライバの出力端及びコンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、ドライバに、立ち上がりエッジを有する第1の出力波形と、立ち下がりエッジを有する第2の出力波形とを出力させるドライバ制御部と、第1の出力波形の立ち上がりエッジをコンパレータが検出してから、第1の出力波形が終端により反射された第1の反射波形の立ち下がりエッジをコンパレータが検出するまでの第1の時間を測定する第1測定部と、第2の出力波形の立ち下がりエッジをコンパレータが検出してから、第2の出力波形が終端により反射された第2の反射波形の立ち上がりエッジをコンパレータが検出するまでの第2の時間を測定する第2測定部と、第1の時間と第2の時間との差分に基づいて、応答時間の差を算出する差分算出部とを備える応答測定装置を提供する。   In the third embodiment of the present invention, in a driver comparator having a driver that outputs a signal and a comparator that detects a given signal, the difference between the response time for the rising edge of the signal of the comparator and the response time for the falling edge The driver has a rising edge in a state where the output end of the driver and the input end of the comparator are terminated to the ground potential via a transmission path having a predetermined propagation delay. The driver control unit that outputs the output waveform and the second output waveform having the falling edge, and the comparator detects the rising edge of the first output waveform, and then the first output waveform is reflected by the termination. First time until the comparator detects the falling edge of the first reflected waveform After the comparator detects the falling edge of the first measurement unit to be measured and the second output waveform, until the comparator detects the rising edge of the second reflected waveform reflected by the end of the second output waveform There is provided a response measuring device comprising: a second measuring unit that measures the second time of the first time; and a difference calculating unit that calculates a difference in response time based on a difference between the first time and the second time.

本発明の第4形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに入力すべき試験信号を生成する信号生成部と、試験信号を被試験デバイスの入出力ピンに対して出力するドライバと、ドライバの出力端及び被試験デバイスの入出力ピンに接続され、与えられる信号を検出するコンパレータと、コンパレータが検出した被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定部と、コンパレータにおける、信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置とを備え、応答測定装置は、ドライバの出力端及びコンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、ドライバに、立ち上がりエッジ及び立ち下がりエッジを有する出力パルス波形を出力させるドライバ制御部と、コンパレータが検出した出力パルス波形のパルス幅を測定する第1測定部と、出力パルス波形が終端により反射されてコンパレータに入力され、コンパレータが検出した反射パルス波形のパルス幅を測定する第2測定部と、出力パルス波形及び反射パルス波形のパルス幅の差分に基づいて、応答時間の差を算出する差分算出部とを有する試験装置を提供する。   According to a fourth aspect of the present invention, there is provided a test apparatus for testing a device under test, a signal generator for generating a test signal to be input to the device under test, and the test signal to an input / output pin of the device under test. The output of the driver, the output terminal of the driver and the input / output pin of the device under test, and a comparator for detecting a given signal, and the pass / fail of the device under test based on the output signal of the device under test detected by the comparator And a response measuring device that detects a difference between a response time with respect to a rising edge of a signal and a response time with respect to a falling edge in the comparator, and the response measuring device includes an output terminal of the driver and a comparator. In a state where the input terminal is terminated to the ground potential via a transmission path having a predetermined propagation delay, A driver control unit that outputs an output pulse waveform having a rising edge and a falling edge, a first measurement unit that measures the pulse width of the output pulse waveform detected by the comparator, and the output pulse waveform that is reflected at the end to the comparator A second measurement unit that measures the pulse width of the reflected pulse waveform that is input and detected by the comparator; and a difference calculation unit that calculates a difference in response time based on the difference between the pulse widths of the output pulse waveform and the reflected pulse waveform A test apparatus is provided.

本発明の第5形態においては、信号を出力するドライバと、与えられる信号を検出するコンパレータと、コンパレータにおける、信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置とを備え、応答測定装置は、ドライバの出力端及びコンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、ドライバに、立ち上がりエッジ及び立ち下がりエッジを有する出力パルス波形を出力させるドライバ制御部と、コンパレータが検出した出力パルス波形のパルス幅を測定する第1測定部と、出力パルス波形が終端により反射されてコンパレータに入力され、コンパレータが検出した反射パルス波形のパルス幅を測定する第2測定部と、出力パルス波形及び反射パルス波形のパルス幅の差分に基づいて、応答時間の差を算出する差分算出部とを有するドライバコンパレータチップを提供する。   In the fifth embodiment of the present invention, a driver for outputting a signal, a comparator for detecting a given signal, and a response for detecting a difference between a response time for the rising edge of the signal and a response time for the falling edge in the comparator. The response measuring device includes a rising edge and a falling edge for the driver in a state where the output end of the driver and the input end of the comparator are terminated to the ground potential through a transmission path having a predetermined propagation delay. A driver control unit that outputs an output pulse waveform having an edge, a first measurement unit that measures the pulse width of the output pulse waveform detected by the comparator, and the output pulse waveform is reflected by the terminal and input to the comparator, and the comparator detects A second measurement unit for measuring the pulse width of the reflected pulse waveform Scan waveform and based on a difference between the pulse width of the reflected pulse waveform, to provide a driver comparator chip and a difference calculation unit for calculating a difference in response time.

本発明の第6形態においては、信号を出力するドライバと、与えられる信号を検出するコンパレータとを有するドライバコンパレータにおける、コンパレータの信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置であって、ドライバの出力端及びコンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、ドライバに、立ち上がりエッジ及び立ち下がりエッジを有する出力パルス波形を出力させるドライバ制御部と、コンパレータが検出した出力パルス波形のパルス幅を測定する第1測定部と、出力パルス波形が終端により反射されてコンパレータに入力され、コンパレータが検出した反射パルス波形のパルス幅を測定する第2測定部と、出力パルス波形及び反射パルス波形のパルス幅の差分に基づいて、応答時間の差を算出する差分算出部とを備える応答測定装置を提供する。   In the sixth embodiment of the present invention, in a driver comparator having a driver that outputs a signal and a comparator that detects a given signal, the difference between the response time for the rising edge of the signal of the comparator and the response time for the falling edge In which the driver output terminal and the comparator input terminal are terminated to the ground potential via a transmission path having a predetermined propagation delay, and the driver has a rising edge and a falling edge. A driver control unit for outputting an output pulse waveform having a first measurement unit for measuring a pulse width of the output pulse waveform detected by the comparator, and the output pulse waveform is reflected by the terminal and input to the comparator, which is detected by the comparator Second measurement to measure the pulse width of the reflected pulse waveform If, based on the difference between the pulse width of the output pulse waveform and the reflected pulse waveform, to provide a response measurement apparatus and a difference calculation unit for calculating a difference in response time.

本発明の第7形態においては、被試験デバイスを試験する試験装置に備えられた、被試験デバイスからの出力信号を検出するコンパレータの校正方法であって、被試験デバイスに対して試験信号を出力するドライバの出力端、コンパレータの入力端および所定の伝播遅延を有する伝送経路を接続するとともに、伝送経路におけるドライバの出力端が接続されていない遠端をドライバから出力される信号電位を発生する電圧源に接続し、ドライバから、立ち上がりエッジを有する第1の出力波形と立ち下がりエッジを有する第2の出力波形とを、繰り返し出力し、第1の出力波形の立ち上がりエッジをコンパレータが検出してから、第1の出力波形が遠端により反射された第1の反射波形の立ち下がりエッジをコンパレータが検出するまでの第1の時間を測定し、第2の出力波形の立ち下がりエッジをコンパレータが検出してから、第2の出力波形が遠端により反射された第2の反射波形の立ち上がりエッジをコンパレータが検出するまでの第2の時間を測定し、第1の時間と第2の時間との差分に基づいて、応答時間の差を算出する校正方法を提供する。   According to a seventh aspect of the present invention, there is provided a comparator calibration method for detecting an output signal from a device under test, provided in a test apparatus for testing the device under test, wherein the test signal is output to the device under test. A voltage that generates a signal potential that is output from the driver at the far end where the output end of the driver, the input end of the comparator, and the transmission path having a predetermined propagation delay are not connected to the output end of the driver. A first output waveform having a rising edge and a second output waveform having a falling edge are repeatedly output from the driver, and the comparator detects the rising edge of the first output waveform. , Until the comparator detects the falling edge of the first reflected waveform reflected by the far end of the first output waveform. From the time when the comparator detects the falling edge of the second output waveform to the time when the comparator detects the rising edge of the second reflected waveform reflected by the far end. Provided is a calibration method for measuring a second time and calculating a difference in response time based on a difference between the first time and the second time.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。   The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the scope of claims, and all combinations of features described in the embodiments are included. It is not necessarily essential for the solution of the invention.

図1は、本実施形態に係る試験装置10の構成を示す。試験装置10は、被試験デバイスを試験する装置であって、信号生成部12と、ドライバ14と、コンパレータ16と、判定部18と、応答測定装置20とを備える。   FIG. 1 shows a configuration of a test apparatus 10 according to the present embodiment. The test apparatus 10 is an apparatus for testing a device under test, and includes a signal generation unit 12, a driver 14, a comparator 16, a determination unit 18, and a response measurement device 20.

信号生成部12は、被試験デバイスに入力すべき試験信号を生成する。信号生成部12は、一例として、パターン発生器と、タイミング発生器と、波形成形器とを有してよい。パターン発生器は、一例として、試験信号の元となる試験パターンと、波形モードを指定する波形モード信号と、良否判定に使用される期待値パターン、その他の信号を発生する。   The signal generator 12 generates a test signal to be input to the device under test. As an example, the signal generator 12 may include a pattern generator, a timing generator, and a waveform shaper. For example, the pattern generator generates a test pattern that is a source of a test signal, a waveform mode signal that specifies a waveform mode, an expected value pattern that is used for pass / fail judgment, and other signals.

タイミング発生器は、被試験デバイスに供給する波形の前縁及び後縁のタイミングを規定するタイミング信号を発生する。タイミング発生器は、一例として、発生する試験信号の立ち上がりエッジまたは立ち下がりエッジを規定するタイミング信号を発生し、また、コンパレータ16でタイミング判定をするストローブ信号を発生する。波形成形器は、パターン発生器から出力された試験パターンを受け、パターン発生器からの波形モード信号に基づいて、所定の波形に整形した試験信号を生成する。   The timing generator generates timing signals that define the timing of the leading and trailing edges of the waveform supplied to the device under test. As an example, the timing generator generates a timing signal that defines a rising edge or a falling edge of a test signal to be generated, and generates a strobe signal for timing determination by the comparator 16. The waveform shaper receives the test pattern output from the pattern generator, and generates a test signal shaped into a predetermined waveform based on the waveform mode signal from the pattern generator.

ドライバ14は、試験信号を被試験デバイスの入出力ピンに対して出力する。ドライバ14は、一例として、信号生成部12により生成された試験信号を受けて、所定のVHレベル、VLレベルの振幅に変換したドライバ信号を信号端子22を介して被試験デバイスに供給する。   The driver 14 outputs a test signal to the input / output pins of the device under test. For example, the driver 14 receives the test signal generated by the signal generator 12 and supplies the driver signal converted into amplitudes of predetermined VH level and VL level to the device under test via the signal terminal 22.

コンパレータ16は、ドライバ14の出力端及び被試験デバイスの入出力ピンに接続され、与えられる信号を検出する。コンパレータ16は、一例として、アナログコンパレータとタイミングコンパレータとを有する。アナログコンパレータは、アナログ信号を受けて所定レベルのしきい値VOH、VOLに基づいて、ハイレベルおよびローレベルの2つの論理信号に変換する。タイミングコンパレータは、ハイレベルおよびローレベルの2つの論理信号を受け、信号生成部12からのストローブ信号に基づくタイミングで個々にタイミング判定をして出力する。   The comparator 16 is connected to the output terminal of the driver 14 and the input / output pin of the device under test, and detects a given signal. As an example, the comparator 16 includes an analog comparator and a timing comparator. The analog comparator receives an analog signal and converts it into two logic signals of a high level and a low level based on threshold values VOH and VOL of a predetermined level. The timing comparator receives two logic signals of a high level and a low level, individually determines the timing at the timing based on the strobe signal from the signal generation unit 12, and outputs it.

判定部18は、コンパレータ16が検出した被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する。判定部18は、一例として、コンパレータ16によりタイミング判定したデータと信号生成部12からの期待値パターンとに基づいて、被試験デバイスの良否を判定する。   The determination unit 18 determines pass / fail of the device under test based on the output signal of the device under test detected by the comparator 16. For example, the determination unit 18 determines pass / fail of the device under test based on the data whose timing has been determined by the comparator 16 and the expected value pattern from the signal generation unit 12.

応答測定装置20は、コンパレータ16における、信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する。そして、応答測定装置20は、検出したコンパレータ16の応答時間の差に基づき、コンパレータ16の応答時間を調整する。より詳しくは、応答測定装置20は、コンパレータ16の入力端に立ち下がりエッジが入力された時刻から、コンパレータ16が当該立ち下がりエッジに応じた信号を出力する時刻までの期間(立ち下がり応答時間T)と、コンパレータ16の入力端に立ち上がりエッジが入力された時刻から、コンパレータ16が当該立ち上がりエッジに応じた信号を出力する時刻までの期間(立ち上がり応答時間T)との差(応答時間差)を検出する。そして、応答測定装置20は、検出した応答時間差に基づき、コンパレータ16の立ち上がり応答時間Tと立ち下がり応答時間Tとが一致するように、例えばコンパレータ16を調整する。 The response measuring device 20 detects the difference between the response time for the rising edge of the signal and the response time for the falling edge in the comparator 16. Then, the response measuring device 20 adjusts the response time of the comparator 16 based on the detected difference in response time of the comparator 16. More specifically, the response measuring apparatus 20 has a period from the time when the falling edge is input to the input end of the comparator 16 to the time when the comparator 16 outputs a signal corresponding to the falling edge (falling response time T F ) and a period (rising response time T R ) from the time when the rising edge is input to the input terminal of the comparator 16 to the time when the comparator 16 outputs a signal corresponding to the rising edge (response time difference) Is detected. The response measuring device 20, based on the response time difference detected, so that the response time T F rise response time T R and the falling of the comparator 16 coincide, for example, to adjust the comparator 16.

応答測定装置20は、ドライバ制御部32と、第1測定部34と、第2測定部36と、差分算出部38と、調整部40とを有する。ドライバ制御部32は、ドライバ14の出力端及びコンパレータ16の入力端が、所定の伝播遅延を有する伝送経路30を介して接地電位に終端(ショート接続)された状態において、ドライバ14に、立ち上がりエッジを有する第1の出力波形と、立ち下がりエッジを有する第2の出力波形とを出力させる。ドライバ制御部32は、一例として、信号生成部12に対して所定の試験パターンを出力させることにより、ドライバ14から第1の出力波形および第2の出力波形を出力させる。   The response measurement apparatus 20 includes a driver control unit 32, a first measurement unit 34, a second measurement unit 36, a difference calculation unit 38, and an adjustment unit 40. The driver control unit 32 sends a rising edge to the driver 14 in a state where the output end of the driver 14 and the input end of the comparator 16 are terminated (short-circuited) to the ground potential via the transmission path 30 having a predetermined propagation delay. And a second output waveform having a falling edge are output. As an example, the driver control unit 32 causes the signal generation unit 12 to output a predetermined test pattern, thereby causing the driver 14 to output the first output waveform and the second output waveform.

ドライバ14の出力端及びコンパレータ16の入力端は、伝送経路30を介して接地電位以外の所定電位に終端(例えばショート接続)されてもよい。また、伝送経路30は、当該ドライバ14の出力端及びコンパレータ16の入力端が接続されていない遠端が、ショート接続治具を介して接地電位にショート接続する。また、伝送経路30の遠端は、ドライバ14が出力する信号電位(例えばハイレベル電位またはローレベル電位)と略同一の電圧を発生する電圧源に、ショート接続治具を介してショート接続されてよい。   The output terminal of the driver 14 and the input terminal of the comparator 16 may be terminated (for example, short-circuited) to a predetermined potential other than the ground potential via the transmission path 30. In the transmission path 30, the far end where the output end of the driver 14 and the input end of the comparator 16 are not connected is short-connected to the ground potential via a short connection jig. The far end of the transmission path 30 is short-circuited via a short connection jig to a voltage source that generates substantially the same voltage as the signal potential (for example, high level potential or low level potential) output by the driver 14. Good.

ここで、伝送経路30は、被試験デバイスとドライバ14及びコンパレータ16との間を接続する、例えば50Ωの特性インピーダンスのプリント基板、同軸ケーブル、同軸コネクタ等を含む伝送経路であってよい。また、伝送経路30は、デバイス試験時には、遠端に被試験デバイスのIC端子が接続され、測定時には、被試験デバイスに代えて遠端にショート接続治具を接地電位に接続されてよい。また、ショート接続治具は、一例として、パフォーマンスボード内で伝送経路30の遠端と接地電位とをショート接続してもよいし、ソケットボード内で伝送経路30の遠端と接地電位とをショート接続してもよいし、ICソケットに接触するダミーデバイス内で伝送経路30の遠端と接地電位とをショート接続してもよい。また、試験装置10は、一例として、ドライバ14が出力する信号電位(例えばハイレベル電位またはローレベル電位)と略同一の電圧を発生する電圧源と、伝送経路30におけるドライバ14の出力端がされていない遠端と電圧源とを接続するショート接続治具とを備えるパフォーマンスボード等の校正装置が、接続されてよい。   Here, the transmission path 30 may be a transmission path including, for example, a printed circuit board having a characteristic impedance of 50Ω, a coaxial cable, a coaxial connector, and the like that connects the device under test with the driver 14 and the comparator 16. The transmission path 30 may be connected to the IC terminal of the device under test at the far end during a device test, and connected to a ground potential with a short connection jig at the far end instead of the device under test during measurement. For example, the short connection jig may short-circuit the far end of the transmission path 30 and the ground potential in the performance board, or short-circuit the far end of the transmission path 30 and the ground potential in the socket board. The far end of the transmission path 30 and the ground potential may be short-circuited in a dummy device that contacts the IC socket. In addition, the test apparatus 10 includes, as an example, a voltage source that generates substantially the same voltage as a signal potential (for example, a high level potential or a low level potential) output from the driver 14, and an output terminal of the driver 14 in the transmission path 30. A calibration device such as a performance board provided with a short connection jig for connecting the far end and the voltage source that are not connected may be connected.

第1測定部34は、第1の出力波形の立ち上がりエッジをコンパレータ16が検出してから、当該第1の出力波形が伝送経路30の終端により反射された第1の反射波形の立ち下がりエッジをコンパレータ16が検出するまでの第1の時間Tを測定する。第2測定部36は、第2の出力波形の立ち下がりエッジをコンパレータ16が検出してから、第2の出力波形が伝送経路30の終端により反射された第2の反射波形の立ち上がりエッジをコンパレータ16が検出するまでの第2の時間Tを測定する。 After the comparator 16 detects the rising edge of the first output waveform, the first measuring unit 34 detects the falling edge of the first reflected waveform that is reflected by the end of the transmission path 30. comparator 16 measures the first time T 1 of the until it detects. The second measuring unit 36 compares the rising edge of the second reflected waveform in which the second output waveform is reflected by the end of the transmission path 30 after the comparator 16 detects the falling edge of the second output waveform. 16 measures a second time T 2 of the until it detects.

差分算出部38は、第1の時間Tと第2の時間Tとの差分に基づいて、コンパレータ16の応答時間の差を算出する。差分算出部38は、一例として、第1の時間Tと第2の時間Tとの測定時間に基づいて、コンパレータ16の立ち上がり応答時間Tと、立ち下がり応答時間Tの差を算出する。 Difference calculation unit 38, a first time T 1 and based on a difference between T 2 second time, calculates the difference between the response time of the comparator 16. Difference calculation unit 38, as an example, calculates the first time T 1 and on the basis of the second measurement time with time T 2, the rise response time T R of the comparator 16, the difference between the fall response time T F To do.

調整部40は、差分算出部38が算出した応答時間の差に基づいて、コンパレータ16における立ち上がりエッジに対する応答時間T、またはコンパレータ16における立ち下がりエッジに対する応答時間Tの少なくとも一方を調整する。調整部40は、一例として、第1の時間T1又は第2の時間T2の測定を制御する。すなわち、調整部40は、立ち上がりエッジ又は立ち下がりエッジを検出することを目的として、反射波形が消滅する程度の長周期の間、試験信号を繰り返し発生させる。そして、調整部40は、このように試験信号を発生した状態において、信号生成部12から発生するストローブ信号のタイミングを順次変更しながら、エッジ点を検出する。 The adjustment unit 40 adjusts at least one of the response time T R for the rising edge in the comparator 16 or the response time T F for the falling edge in the comparator 16 based on the difference in response time calculated by the difference calculation unit 38. For example, the adjustment unit 40 controls the measurement of the first time T1 or the second time T2. That is, for the purpose of detecting the rising edge or the falling edge, the adjustment unit 40 repeatedly generates the test signal for a long period that the reflected waveform disappears. And the adjustment part 40 detects an edge point, changing the timing of the strobe signal which generate | occur | produces from the signal generation part 12 in the state which generated the test signal in this way.

これにより、調整部40は、一例として、立ち上がり応答時間Tと立ち下がり応答時間Tとが一致するように、信号生成部12から発生するストローブ信号のタイミングを補正することができる。従って、調整部40は、デバイス試験時におけるコンパレータ16の立ち上がりエッジと立ち下がりエッジとのタイミング誤差を小さくすることができる。 Thus, the adjustment unit 40, as an example, as the response time T F rise and fall response times T R are identical, it is possible to correct the timing of the strobe signal generated from the signal generator 12. Therefore, the adjustment unit 40 can reduce the timing error between the rising edge and the falling edge of the comparator 16 during the device test.

図2は、応答測定装置20によるコンパレータ16の応答時間の測定および校正フローを示す。図3(A)は、ドライバ14が立ち上がりエッジを出力した場合における、コンパレータ16の入力信号波形および出力信号波形の一例を示し、図3(B)は、ドライバ14が立ち下がりエッジ出力した場合における、コンパレータ16の入力信号波形および出力信号波形の一例を示す。   FIG. 2 shows a measurement and calibration flow of the response time of the comparator 16 by the response measuring device 20. 3A shows an example of the input signal waveform and the output signal waveform of the comparator 16 when the driver 14 outputs a rising edge, and FIG. 3B shows the case where the driver 14 outputs a falling edge. An example of an input signal waveform and an output signal waveform of the comparator 16 is shown.

応答測定装置20は、例えば被試験デバイスの試験に先立って、ステップS210からステップS214までの校正処理を実行する。まず、応答測定装置20は、ドライバ14の出力端及びコンパレータ16の入力端を、所定の伝播遅延を有する伝送経路30の遠端に例えばショート接続治具を接続することにより、接地電位に終端する(ステップS210)。応答測定装置20は、一例として、被試験デバイスが載置されるパフォーマンスボードを、伝送経路30の遠端と接地電位とを接続するショート接続治具が設けられたパフォーマンスボードに交換することにより、ドライバ14の出力端及びコンパレータ16の入力端を伝送経路30を介して接地電位に終端する。   The response measuring apparatus 20 executes the calibration process from step S210 to step S214 prior to the test of the device under test, for example. First, the response measuring apparatus 20 terminates the output end of the driver 14 and the input end of the comparator 16 to the ground potential by connecting, for example, a short connection jig to the far end of the transmission path 30 having a predetermined propagation delay. (Step S210). As an example, the response measuring apparatus 20 replaces the performance board on which the device under test is placed with a performance board provided with a short connection jig for connecting the far end of the transmission path 30 and the ground potential. The output end of the driver 14 and the input end of the comparator 16 are terminated to the ground potential via the transmission path 30.

次に、応答測定装置20は、例えば図3(A)に示すような第1の時間Tを測定する(ステップS211)。ステップS211において、まず、ドライバ制御部32は、指定された時刻t311において、立ち上がりエッジを有する第1の出力波形をドライバ14から出力させる。すなわち、ドライバ14の出力レベルは、VLからVHに遷移する。ドライバ14から出力された第1の出力波形は、コンパレータ16に入力される。なお、ここでは、ドライバ14から出力波形が出力されてからコンパレータ16に入力するまでの時間は、説明の便宜上0である場合を示すが時間差があっても支障とはならない。コンパレータ16は、ドライバ14から出力された第1の出力波形の立ち上がりエッジを入力した時刻t311から、立ち上がり応答時間T分遅れた時刻t312において、当該第1の出力波形の立ち上がりエッジ点をサーチして検出する。ここで、応答測定装置20は、エッジ点をサーチするために十分な期間、図3(A)の波形をドライバ14から繰り返して発生させる。 Next, the response measuring device 20 measures a first time T1 as shown in FIG. 3A, for example (step S211). In step S211, first, the driver control unit 32 causes the driver 14 to output a first output waveform having a rising edge at a designated time t311. That is, the output level of the driver 14 transitions from VL to VH. The first output waveform output from the driver 14 is input to the comparator 16. Note that, here, the time from when the output waveform is output from the driver 14 to when it is input to the comparator 16 is 0 for convenience of explanation, but there is no problem even if there is a time difference. Comparator 16, from the time t311 to enter a rising edge of the first output waveform output from the driver 14, at time t312 which rise response time T R delayed, searches the rising edge point of the first output waveform To detect. Here, the response measuring apparatus 20 repeatedly generates the waveform of FIG. 3A from the driver 14 for a period sufficient to search for an edge point.

さらに、ドライバ14から出力された立ち上がりエッジを有する第1の出力波形は、伝送経路30にも入力される。ここで、伝送経路30は、入力した出力波形を終端側に伝搬させ、略0Ωの接続線により接地された終端により反射波形を反射する。   Further, the first output waveform having the rising edge output from the driver 14 is also input to the transmission path 30. Here, the transmission path 30 propagates the input output waveform to the termination side, and reflects the reflected waveform by the termination grounded by the connection line of approximately 0Ω.

ここで、ローレベル電位VLが0ボルト(接地電位)以外の場合、試験装置10は、VL電圧を発生する電圧源を備え、伝送経路30をVL電圧に接続して終端する。終端において反射された反射波形は、伝送経路30の終端が接地電位に接続されていることから、ドライバ14から出力された出力波形と正負が反転した波形となる。すなわち、立ち上がりエッジは、接地された終端で反射されることにより立ち下りエッジとなり、立ち下りエッジは、接地された終端で反射されることにより立ち上がりエッジとなる。従って、コンパレータ16では、伝送経路30を往復する時間経過後において、立ち下りエッジを有する第1の反射波形を伝送経路30から入力する。なお、反射波形が消滅した後には、ドライバ14は、例えば50Ωの内部抵抗を有する。また、伝送経路30の遠端は、VL電圧にショート接続されている。この結果、ドライバ14の出力端は、VHレベルを出力しているにも関わらず、強制的に直流的なVLレベルになる。   Here, when the low level potential VL is other than 0 volt (ground potential), the test apparatus 10 includes a voltage source that generates the VL voltage, and terminates the transmission path 30 by connecting to the VL voltage. The reflected waveform reflected at the terminal end is a waveform in which positive and negative are inverted from the output waveform output from the driver 14 because the terminal end of the transmission path 30 is connected to the ground potential. That is, the rising edge becomes a falling edge by being reflected at the grounded terminal, and the falling edge becomes a rising edge by being reflected at the grounded terminal. Therefore, the comparator 16 inputs the first reflected waveform having the falling edge from the transmission path 30 after the time for reciprocating the transmission path 30 has elapsed. After the reflected waveform disappears, the driver 14 has an internal resistance of 50Ω, for example. The far end of the transmission path 30 is short-connected to the VL voltage. As a result, the output terminal of the driver 14 is forcibly set to a DC VL level although it outputs the VH level.

コンパレータ16は、ドライバ14が第1の出力波形の立ち上がりエッジを出力した時刻t311から、伝送経路30における伝搬遅延時間Tの2倍の時間T分遅延した時刻t313において、第1の反射波形の立ち下がりエッジを入力する。続いて、コンパレータ16は、第1の反射波形の立ち下がりを入力した時刻t313から立ち下がり応答時間T分遅れた時刻t314において、当該第1の反射波形の立ち下がりエッジを検出する。なお、ここでは、ドライバ14から出力波形が出力されてから伝送経路30に入力するまでの時間、および、反射波形が伝送経路30から出力されてからコンパレータ16に入力するまでの時間は0である場合を示すが、時間差があっても同様となる。そして、第1測定部34は、ドライバ14から出力された第1の出力波形の立ち上がりエッジを検出した時刻t312から、伝送経路30により反射された第1の反射波形の立ち下がりエッジを検出した時刻t314までの第1の時間Tを測定する。 Comparator 16, from the time t311 to the driver 14 has output a rising edge of the first output waveform, in twice the time T B delayed by the time t313 the propagation delay time T A in the transmission path 30, the first reflection waveform Input the falling edge of. Subsequently, the comparator 16 at time t314 which fall response time T F delayed up from time t313 entered the fall of the first reflected waveform, detecting the falling edge of the first reflective wave. Here, the time from when the output waveform is output from the driver 14 to the input to the transmission path 30 and the time from when the reflected waveform is output from the transmission path 30 to the input to the comparator 16 are zero. Although the case is shown, it is the same even if there is a time difference. Then, the first measuring unit 34 detects the falling edge of the first reflected waveform reflected by the transmission path 30 from the time t312 when the rising edge of the first output waveform output from the driver 14 is detected. The first time T 1 until t314 is measured.

次に、応答測定装置20は、例えば図3(B)に示すような第2の時間Tを測定する(ステップS212)。ここで、伝送経路30の遠端は、略0Ωの接続線により接地された終端により反射波形を反射するステップS212において、まず、ドライバ制御部32は、第1の出力波形の立ち上がりエッジを出力させた時刻t311とは異なる時刻t321において、立ち下がりエッジを有する第2の出力波形をドライバ14から出力させる。すなわち、ドライバ14の出力レベルは、VHからVLに遷移する。ドライバ14から出力された第2の出力波形は、コンパレータ16に入力される。コンパレータ16は、ドライバ14から出力された第2の出力波形の立ち下がりエッジを入力した時刻t321から、立ち下がり応答時間T分遅れた時刻t322において、当該第2の出力波形の立ち下がりエッジ点をサーチして検出する。ここで、応答測定装置20は、エッジ点をサーチするために十分な期間、図3(B)の波形をドライバ14から繰り返して発生させる。

The response measuring device 20 measures the FIG 3 (B) a second time, as shown in T 2 for example (step S212). Here, the far end of the transmission path 30 reflects the reflected waveform by a terminal end grounded by a connection line of approximately 0Ω . In step S212, the driver control unit 32 first causes the driver 14 to output a second output waveform having a falling edge at a time t321 different from the time t311 at which the rising edge of the first output waveform is output. That is, the output level of the driver 14 transitions from VH to VL. The second output waveform output from the driver 14 is input to the comparator 16. Comparator 16, the two time t321 entered the falling edge of the output waveform, the fall response time T F delayed time T322, the falling edge point of the second output waveform output from the driver 14 Search for and detect. Here, the response measuring apparatus 20 repeatedly generates the waveform of FIG. 3B from the driver 14 for a period sufficient to search for an edge point.

さらに、ドライバ14から出力された立ち下がりエッジを有する第2の出力波形は、伝送経路30にも入力される。ドライバ14から出力された立ち下がりエッジを有する第2の出力波形が伝送経路30に入力された場合、コンパレータ16は、立ち上がりエッジを有する第2の反射波形を伝送経路30から入力する。コンパレータ16は、ドライバ14が第2の出力波形の立ち下がりエッジを出力した時刻t321から、伝送経路30における伝搬遅延時間Tの2倍の時間T分遅延した時刻t323において、第2の反射波形の立ち上がりエッジを入力する

Further, the second output waveform having the falling edge output from the driver 14 is also input to the transmission path 30. When the second output waveform having the falling edge output from the driver 14 is input to the transmission path 30, the comparator 16 inputs the second reflected waveform having the rising edge from the transmission path 30. Comparator 16, from the time t321 to the driver 14 has output a falling edge of the second output waveform, in twice the time T B delayed by the time t323 the propagation delay time T A in the transmission path 30, the second reflection Enter the rising edge of the waveform .

続いて、コンパレータ16は、第2の反射波形の立ち上がりエッジを入力した時刻t323から立ち上がり応答時間T分遅れた時刻t324において、当該第2の反射波形の立ち上がりエッジを検出する。そして、第2測定部36は、ドライバ14から出力された第2の出力波形の立ち下がりエッジを検出した時刻t322から、伝送経路30により反射された第2の反射波形の立ち上がりエッジを検出した時刻t324までの第2の時間Tを測定する。 Subsequently, the comparator 16 at time t324, which is delayed T R min rise response time from the time t323 to enter a rising edge of a second reflected waveform, for detecting the rising edge of the second reflection waveform. The second measurement unit 36 detects the rising edge of the second reflected waveform reflected by the transmission path 30 from the time t322 when the falling edge of the second output waveform output from the driver 14 is detected. the second time until t324 to measure T 2.

ステップS211およびステップS212の処理が終わると、次に、差分算出部38は、第1の時間Tと第2の時間Tとの差分に基づいて、コンパレータ16における応答時間の差を算出する(ステップS213)。ここで、第1の時間Tは、第1の出力波形の立ち上がりエッジをコンパレータ16が入力した時刻t311から、第1の反射波形の立ち下がりエッジをコンパレータ16が入力した時刻t313までの期間(すなわち、伝送経路30における伝搬遅延時間の2倍の時間T)に対して、立ち上がり応答時間T分短く、立ち下がり応答時間T分長い時間となる。すなわち、第1の時間Tは、T−T+Tで表される。 When the process of step S211 and step S212 is completed, then, the difference calculating section 38, the first time T 1 and based on a difference between T 2 second time, calculates the difference in response time in the comparator 16 (Step S213). Here, the first time T 1 is a period from time t 311 when the comparator 16 inputs the rising edge of the first output waveform to time t 313 when the falling edge of the first reflected waveform is input by the comparator 16 ( That is, for twice the time T B) of the propagation delay time in the transmission path 30, the rise response time T R min short, the decay response time T F min long time. That is, the first time T 1 is expressed by T B -T R + T F.

一方、第2の時間Tは、第2の出力波形の立ち下がりエッジをコンパレータ16が入力した時刻t321から、第2の反射波形の立ち上がりエッジをコンパレータ16が入力した時刻t323までの期間(すなわち、伝送経路30における伝搬遅延時間の2倍の時間T)に対して、立ち下がり応答時間T分短く、立ち上がり応答時間T分長い時間となる。すなわち、第2の時間Tは、T−T+Tで表される。 On the other hand, the second time T 2 are, fall period edges from time t321 the comparator 16 is input, to the time t323 to the rising edge of the second reflection waveform comparator 16 is input to the second output waveform (i.e. The time T B ), which is twice the propagation delay time in the transmission path 30, is shorter by the fall response time T F and longer by the rise response time T R. That is, the second time T 2 are, represented by T B -T F + T R.

このような第1の時間Tおよび第2の時間Tの差を算出すると下記式(1)のように表される。
(T−T)={(T−T+T)−(T−T+T)}=2×(T−T) …(1)
Such represented by the following equation (1) when the first time T 1 and the second time to calculate the difference between T 2.
(T 1 −T 2 ) = {(T B −T R + T F ) − (T B −T F + T R )} = 2 × (T F −T R ) (1)

従って、差分算出部38は、応答時間の差(T−T)を、下記式(2)のように、第1の時間Tと第2の時間Tとの差の1/2により算出することができる。
(T−T)=(T−T)/2 …(2)
Therefore, the difference calculation unit 38 sets the difference in response time (T F −T R ) to ½ of the difference between the first time T 1 and the second time T 2 as shown in the following equation (2). Can be calculated.
(T F -T R) = ( T 1 -T 2) / 2 ... (2)

次に、調整部40は、ステップS213により算出された応答時間の差に基づき、応答時間の差が略0となるようにコンパレータ16を調整する(ステップS214)。調整部40は、一例として、信号生成部12からコンパレータ16へ供給するストローブ信号の遅延量を調整付与することで補正できる。   Next, the adjusting unit 40 adjusts the comparator 16 based on the response time difference calculated in step S213 so that the response time difference becomes substantially zero (step S214). For example, the adjustment unit 40 can correct the delay by adjusting the delay amount of the strobe signal supplied from the signal generation unit 12 to the comparator 16.

以上のような試験装置10によれば、外部の基準ドライバから立ち上がりエッジおよび立ち下がりエッジをコンパレータ16に供給させて試験することなく、既に備えられているドライバ14を用いてコンパレータ16の応答時間を調整することができる。従って、試験装置10によれば、随時コンパレータ16の特性を補正することができ、精度良く被試験デバイスを試験することができる。   According to the test apparatus 10 as described above, the response time of the comparator 16 can be set using the driver 14 already provided without supplying the comparator 16 with the rising edge and the falling edge from the external reference driver for testing. Can be adjusted. Therefore, according to the test apparatus 10, the characteristics of the comparator 16 can be corrected at any time, and the device under test can be tested with high accuracy.

図4は、ドライバ14が立ち上がりエッジを出力してから立ち下がりエッジを出力するまでの時間間隔が、伝送経路30における伝搬遅延時間の2倍より大きい場合における、コンパレータ16の入力信号波形の一例を示す。図5は、ドライバ14が立ち上がりエッジを出力してから立ち下がりエッジを出力するまでの時間間隔が、伝送経路30における伝搬遅延時間の2倍より小さい場合における、コンパレータ16の入力信号波形の一例を示す。   FIG. 4 shows an example of the input signal waveform of the comparator 16 when the time interval from when the driver 14 outputs the rising edge to when it outputs the falling edge is larger than twice the propagation delay time in the transmission path 30. Show. FIG. 5 shows an example of the input signal waveform of the comparator 16 when the time interval from when the driver 14 outputs the rising edge to when it outputs the falling edge is smaller than twice the propagation delay time in the transmission path 30. Show.

ドライバ制御部32は、第1の出力波形と第2の出力波形とを所定の時間間隔で連続してドライバ14から出力させる。一例として、ドライバ制御部32は、図4に示すように、ドライバ14が第1の出力波形の立ち上がりエッジ及び第2の出力波形立ち下がりエッジを出力する時間間隔Tが、伝送経路30における伝播遅延時間Tの2倍の時間Tより大きくなるようにドライバ14を制御する。 The driver control unit 32 causes the driver 14 to continuously output the first output waveform and the second output waveform at predetermined time intervals. As an example, the driver controller 32, as shown in FIG. 4, the driver 14 is time interval T X that outputs the rising edge and the second output waveform falling edge of the first output waveform, propagation in the transmission path 30 It controls the driver 14 to be greater than twice the time T B of the delay time T a.

この場合において、第1測定部34は、第1の出力波形の立ち上がりエッジと、第1の反射波形の立ち下がりエッジとを有するパルスのパルス幅を、第1の時間Tとして測定する。すなわち、第1測定部34は、測定を開始してからコンパレータ16が一番目に検出した第1エッジと、2番目に検出した第2エッジとの間の時間を、第1の時間Tとして測定する。そして、第2測定部36は、第2の出力波形の立ち下がりエッジと、第2の反射波形の立ち上がりエッジとを有するパルスのパルス幅を、第2の時間Tとして測定する。すなわち、第2測定部36は、測定を開始してからコンパレータ16が3番目に検出した第3エッジと、4番目に検出した第4エッジとの間の時間を、第2の時間Tとして測定する。 In this case, the first measuring unit 34 measures the rising edge of the first output waveform, a pulse width of a pulse having a falling edge of the first reflected waveform, as T 1 first time. That is, the first measuring unit 34 sets the time between the first edge detected first by the comparator 16 and the second edge detected second after the measurement is started as the first time T 1. taking measurement. The second measuring unit 36, and the trailing edge of the second output waveform, the pulse width of the pulse having a rising edge of a second reflected waveform is measured as T 2 second time. That is, the second measuring unit 36 sets the time between the third edge detected by the comparator 16 third after the start of measurement and the fourth edge detected fourth as the second time T 2. taking measurement.

また、一例として、ドライバ制御部32は、図5に示すように、第1の出力波形の立ち上がりエッジ及び第2の出力波形の立ち下がりエッジを出力する時間間隔Tが、伝送経路30における伝播遅延時間Tの2倍の時間Tより小さくなるようにドライバ14を制御する。この場合において、第1測定部34は、第1の出力波形の立ち上がりエッジと、第1の反射波形の立ち下がりエッジとを有するパルスのパルス幅を、第1の時間Tとして測定する。すなわち、第1測定部34は、測定を開始してからコンパレータ16が一番目に検出した第1エッジと、3番目に検出した第3エッジとの間の時間を、第1の時間Tとして測定する。そして、第2測定部36は、第2の出力波形の立ち下がりエッジと、第2の反射波形の立ち上がりエッジとを有するパルスのパルス幅を、第2の時間Tとして測定する。すなわち、第2測定部36は、測定を開始してからコンパレータ16が2番目に検出した第2エッジと、4番目に検出した第4エッジとの間の時間を、第2の時間Tとして測定する。 As an example, the driver controller 32, as shown in FIG. 5, the fall time interval T X that outputs the edge of the first rising edge of the output waveform and a second output waveform, propagation in the transmission path 30 It controls the driver 14 to be less than twice the time T B of the delay time T a. In this case, the first measuring unit 34 measures the rising edge of the first output waveform, a pulse width of a pulse having a falling edge of the first reflected waveform, as T 1 first time. That is, the first measuring unit 34 sets the time between the first edge detected first by the comparator 16 after the start of measurement and the third edge detected third as the first time T 1. taking measurement. The second measuring unit 36, and the trailing edge of the second output waveform, the pulse width of the pulse having a rising edge of a second reflected waveform is measured as T 2 second time. That is, the second measuring unit 36 sets the time between the second edge detected by the comparator 16 second after the start of measurement and the fourth edge detected fourth as the second time T 2. taking measurement.

図6は、本実施形態の第1変形例に係る試験装置10の構成を示す。本変形例に係る試験装置10は、図1に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。   FIG. 6 shows a configuration of a test apparatus 10 according to a first modification of the present embodiment. Since the test apparatus 10 according to this modification employs substantially the same configuration and function as the members having the same reference numerals shown in FIG. 1, the description thereof will be omitted except for the following differences.

試験装置10は、ドライバ14と、コンパレータ16と、応答測定装置20とを有するドライバコンパレータチップ50を備える構成例である。ドライバコンパレータチップ50は、一例として、半導体チップ、モジュールまたは基板上に、ドライバ14、コンパレータ16および応答測定装置20を集積したものである。このような本変形例に係る試験装置10によれば、ドライバ14およびコンパレータ16が設けられるピンリソース毎に応答測定装置20を備えることができる。さらに、本変形例に係る試験装置10によれば、ドライバ14、コンパレータ16および応答測定装置20の組を当該試験装置10内に簡易に実装することができる。   The test apparatus 10 is a configuration example including a driver comparator chip 50 having a driver 14, a comparator 16, and a response measuring apparatus 20. As an example, the driver comparator chip 50 is obtained by integrating the driver 14, the comparator 16, and the response measuring device 20 on a semiconductor chip, a module, or a substrate. According to such a test apparatus 10 according to this modification, the response measuring apparatus 20 can be provided for each pin resource in which the driver 14 and the comparator 16 are provided. Furthermore, according to the test apparatus 10 according to this modification, the set of the driver 14, the comparator 16, and the response measurement apparatus 20 can be easily mounted in the test apparatus 10.

また、応答測定装置20は、差分記憶部56を更に有する。差分記憶部56は、調整時において算出された応答時間の差に応じた値を保持する。調整部40は、差分記憶部56に保持された値を参照して、コンパレータ16の立ち上がり応答時間Tおよび立ち下がり応答時間Tを調整する。これにより、本変形例に係る試験装置10によれば、例えば定期的に調整して得られた最新の測定結果を保持することができるので、コンパレータ16の応答時間が経時変化する場合であっても、立ち上がりエッジと立ち下がりエッジとの応答時間にずれがないように調整することができる。 The response measurement device 20 further includes a difference storage unit 56. The difference storage unit 56 holds a value corresponding to the difference in response time calculated at the time of adjustment. Adjustment unit 40 refers to the value held in the difference storage unit 56, adjusts the rise response time T R and the falling response time T F of the comparator 16. Thereby, according to the test apparatus 10 according to the present modification, for example, the latest measurement result obtained by regular adjustment can be held, so that the response time of the comparator 16 changes with time. Also, the response time between the rising edge and the falling edge can be adjusted so that there is no deviation.

図7は、本実施形態の第2変形例に係る試験装置10の構成を示す。本変形例に係る試験装置10は、図1に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。   FIG. 7 shows a configuration of a test apparatus 10 according to a second modification of the present embodiment. Since the test apparatus 10 according to this modification employs substantially the same configuration and function as the members having the same reference numerals shown in FIG. 1, the description thereof will be omitted except for the following differences.

本変形例において、応答測定装置20は、スイッチ62と、スイッチ制御部64とを更に有する。スイッチ62は、ドライバ14及びコンパレータ16と、被試験デバイスとを接続する伝送経路30を、被試験デバイス又は接地電位のいずれに接続するかを切り替える。すなわち、スイッチ62は、ドライバ14の出力端及びコンパレータ16の入力端を伝送経路30を介して被試験デバイスに接続するか、ドライバ14の出力端及びコンパレータ16の入力端を伝送経路30を介して接地するかを切り替える。なお、スイッチ62は、ハイフィックス、パフォーマンスボードに実装されてよい。また、ドライバ14を実装する基板(ピンエレクトロニクス基板)が、反射波形のエッジを測定可能な程度の伝送線路長を含む場合には、スイッチ62は、当該ピンエレクトロニクス基板に実装されてよい。また、スイッチ62は、半導体スイッチが適用可能な場合には、半導体スイッチであってもよい。   In this modification, the response measurement device 20 further includes a switch 62 and a switch control unit 64. The switch 62 switches whether the transmission path 30 connecting the driver 14 and the comparator 16 and the device under test is connected to the device under test or the ground potential. That is, the switch 62 connects the output end of the driver 14 and the input end of the comparator 16 to the device under test via the transmission path 30, or connects the output end of the driver 14 and the input end of the comparator 16 via the transmission path 30. Switch between grounding. The switch 62 may be mounted on a HiFix or performance board. Further, when the board (pin electronics board) on which the driver 14 is mounted includes a transmission line length that can measure the edge of the reflected waveform, the switch 62 may be mounted on the pin electronics board. Further, the switch 62 may be a semiconductor switch when a semiconductor switch is applicable.

スイッチ制御部64は、スイッチ62を切り替え制御する。スイッチ制御部64は、試験時において、伝送経路30を被試験デバイスの入出力ピンに接続し、調整時において、伝送経路30を接地電位に接続するべく制御する。このような変形例に係る試験装置10によれば、試験において使用される伝送経路30を利用して、コンパレータ16の応答時間を調整することができる。   The switch control unit 64 controls switching of the switch 62. The switch control unit 64 controls the transmission path 30 to be connected to an input / output pin of the device under test at the time of testing, and to connect the transmission path 30 to the ground potential at the time of adjustment. According to the test apparatus 10 according to such a modification, the response time of the comparator 16 can be adjusted using the transmission path 30 used in the test.

また、応答測定装置20は、経路長算出部66を更に有してよい。経路長算出部66は、第1の時間Tおよび第2の時間Tに基づいて、伝送経路30における伝播遅延時間Tを算出する。ここで、第1の時間Tおよび第2の時間Tの和は、下記式(3)のように表される。
(T+T)={(T−T+T)+(T−T+T)}=2×T …(3)
In addition, the response measurement device 20 may further include a path length calculation unit 66. The path length calculation unit 66 calculates the propagation delay time T A in the transmission path 30 based on the first time T 1 and the second time T 2 . Here, the sum of the first time T 1 and the second time T 2 are, is expressed by the following equation (3).
(T 1 + T 2 ) = {(T B −T R + T F ) + (T B −T F + T R )} = 2 × T B (3)

また、伝搬遅延時間Tは、T/2となる。このことから、伝搬遅延時間Tは、下記式(4)のように表される。
=(T+T)/4 …(4)
Further, the propagation delay time T A is T B / 2. Therefore, the propagation delay time T A is expressed by the following equation (4).
T A = (T 1 + T 2 ) / 4 (4)

従って、経路長算出部66は、伝搬遅延時間Tを、第1の時間Tと第2の時間Tとの和の4分の1により算出することができる。このように本変形例に係る試験装置10によれば、試験において用いられる伝送経路30の伝搬遅延時間Tを算出することができる。さらに、試験装置10は、ピンリソース毎に応答測定装置20を備えていれば、伝送経路30の伝播遅延時間Tを例えばピン毎に算出することができる。 Therefore, the path length calculation unit 66 can calculate the propagation delay time T A by a quarter of the sum of the first time T 1 and the second time T 2 . According to the test apparatus 10 in this manner according to this modification, it is possible to calculate the propagation delay time T A of the transmission path 30 used in the test. Furthermore, the test apparatus 10, if provided with a response measurement device 20 for each pin resources, it is possible to calculate the propagation delay time T A of the transmission path 30, for example, every pin.

図8は、本実施形態の第3変形例に係る試験装置10の構成を示す。本変形例に係る試験装置10は、図1に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。   FIG. 8 shows a configuration of a test apparatus 10 according to a third modification of the present embodiment. Since the test apparatus 10 according to this modification employs substantially the same configuration and function as the members having the same reference numerals shown in FIG. 1, the description thereof will be omitted except for the following differences.

本変形例において、当該試験装置10は、数千チャンネルにも及ぶ複数組のドライバ14及びコンパレータ16と、それぞれのドライバ14及びコンパレータ16に一対一で対応する複数の応答測定装置20とを備える。なお、この場合において、複数の応答測定装置20は、共通のドライバ制御部32を備えてよい。すなわち、試験装置10は、複数組のドライバ14及びコンパレータ16に一対一に対応する、複数の第1測定部34、複数の第2測定部36、複数の第2測定部36及び調整部40を備えてよい。   In the present modification, the test apparatus 10 includes a plurality of sets of drivers 14 and comparators 16 extending over several thousand channels, and a plurality of response measurement apparatuses 20 corresponding to the respective drivers 14 and comparators 16 on a one-to-one basis. In this case, the plurality of response measuring apparatuses 20 may include a common driver control unit 32. That is, the test apparatus 10 includes a plurality of first measurement units 34, a plurality of second measurement units 36, a plurality of second measurement units 36, and an adjustment unit 40 that correspond one-to-one to a plurality of sets of drivers 14 and comparators 16. You may be prepared.

ドライバ制御部32は、複数のドライバ14に対して略同時に信号を出力させる。そして、複数の応答測定装置20は、複数のコンパレータ16のそれぞれの応答時間の差を並行して算出して、複数のコンパレータ16の応答時間を並行して調整する。これにより、試験装置10によれば、短時間で複数のコンパレータ16の応答時間を調整することができる。   The driver control unit 32 causes the plurality of drivers 14 to output signals substantially simultaneously. Then, the plurality of response measuring devices 20 calculate the difference between the response times of the plurality of comparators 16 in parallel, and adjust the response times of the plurality of comparators 16 in parallel. Thereby, according to the test apparatus 10, the response time of the several comparator 16 can be adjusted in a short time.

また、試験装置10は、一例として、複数組のドライバ14およびコンパレータ16の間におけるコンパレータ間スキューを調整するピン間タイミング制御部70を更に備えてよい。ピン間タイミング制御部70は、複数の応答測定装置20のそれぞれが個別にコンパレータ16の応答時間を調整した後に、コンパレータ間スキューを調整してよい。これによれば、複数のコンパレータ16間において、立ち上がりエッジ及び立ち下がりエッジの両エッジに対するコンパレータ間スキューが調整される結果、高精度なタイミングでのデバイス試験が実現できる。   Further, as an example, the test apparatus 10 may further include an inter-pin timing control unit 70 that adjusts an inter-comparator skew between a plurality of sets of drivers 14 and comparators 16. The inter-pin timing control unit 70 may adjust the inter-comparator skew after each of the plurality of response measuring devices 20 individually adjusts the response time of the comparator 16. According to this, as a result of adjusting the inter-comparator skew with respect to both the rising edge and the falling edge between the plurality of comparators 16, it is possible to realize a device test at a highly accurate timing.

図9は、本実施形態の第4変形例に係る試験装置10における、ドライバ14の出力波形および伝送経路30による反射波形の一例を示す。本変形例に係る試験装置10は、図1と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。   FIG. 9 shows an example of the output waveform of the driver 14 and the reflected waveform of the transmission path 30 in the test apparatus 10 according to the fourth modification of the present embodiment. Since the test apparatus 10 according to this modification employs substantially the same configuration and function as those in FIG. 1, the description thereof will be omitted except for the following differences.

本変形例は、ドライバ14が出力する出力パルス波形のパルス幅Tの時間が、伝送経路30で反射して戻る伝搬遅延時間よりも短い出力パルスを発生する。本変形例において、ドライバ制御部32は、ドライバ14の出力端及びコンパレータ16の入力端が、所定の伝播遅延を有する伝送経路30を介して接地電位に終端された状態において、ドライバ14に、立ち上がりエッジ及び立ち下がりエッジを有する出力パルス波形を出力させる。ドライバ14から出力された出力パルス波形を入力した場合、伝送経路30は、所定時間後に、出力パルス波形に対して反転した波形の反射パルス波形を出力する。 In this modification, an output pulse is generated in which the time of the pulse width T 3 of the output pulse waveform output from the driver 14 is shorter than the propagation delay time reflected and returned by the transmission path 30. In this modification, the driver control unit 32 rises to the driver 14 in a state where the output end of the driver 14 and the input end of the comparator 16 are terminated to the ground potential via the transmission path 30 having a predetermined propagation delay. An output pulse waveform having an edge and a falling edge is output. When the output pulse waveform output from the driver 14 is input, the transmission path 30 outputs a reflected pulse waveform having a waveform inverted with respect to the output pulse waveform after a predetermined time.

第1測定部34は、コンパレータ16が検出した出力パルス波形のパルス幅Tを測定する。第2測定部36は、出力パルス波形が終端により反射されてコンパレータ16に入力され、当該コンパレータ16が検出した反射パルス波形のパルス幅Tを測定する。 The first measurement unit 34 measures the pulse width T 3 of the output pulse waveform detected by the comparator 16. The second measuring unit 36 reflects the output pulse waveform at the end and inputs it to the comparator 16, and measures the pulse width T 4 of the reflected pulse waveform detected by the comparator 16.

差分算出部38は、出力パルス波形のパルス幅T及び反射パルス波形のパルス幅Tの差分に基づいて、応答時間の差を算出する。差分算出部38は、一例として、応答時間の差を、第1の時間Tと第2の時間Tとの差の1/2により算出してよい。このような本変形例に係る試験装置10によれば、図1に示した試験装置10と同様に、既に備えられているドライバ14を用いてコンパレータ16の応答時間を調整することができる。 The difference calculating unit 38 calculates the difference in response time based on the difference between the pulse width T 3 of the output pulse waveform and the pulse width T 4 of the reflected pulse waveform. Difference calculation unit 38, as an example, the difference in response time may be calculated by half of the difference between the first time T 1 and T 2 a second time. According to such a test apparatus 10 according to the present modification, the response time of the comparator 16 can be adjusted using the driver 14 already provided, similarly to the test apparatus 10 shown in FIG.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

本発明の実施形態に係る試験装置10の構成を示す。1 shows a configuration of a test apparatus 10 according to an embodiment of the present invention. 応答測定装置20によるコンパレータ16の応答時間の測定および調整処理フローを示す。The measurement and adjustment processing flow of the response time of the comparator 16 by the response measuring device 20 is shown. (A)は、ドライバ14が立ち上がりエッジを出力した場合における、コンパレータ16の入力信号波形および出力信号波形の一例を示し、(B)は、ドライバ14が立ち下がりエッジ出力した場合における、コンパレータ16の入力信号波形および出力信号波形の一例を示す。(A) shows an example of an input signal waveform and an output signal waveform of the comparator 16 when the driver 14 outputs a rising edge, and (B) shows an example of the comparator 16 when the driver 14 outputs a falling edge. An example of an input signal waveform and an output signal waveform is shown. ドライバ14が立ち上がりエッジを出力してから立ち下がりエッジを出力するまでの時間間隔が、伝送経路30における伝搬遅延時間の2倍より大きい場合における、コンパレータ16の入力信号波形の一例を示す。An example of the input signal waveform of the comparator 16 when the time interval from when the driver 14 outputs a rising edge to when it outputs a falling edge is greater than twice the propagation delay time in the transmission path 30 is shown. ドライバ14が立ち上がりエッジを出力してから立ち下がりエッジを出力するまでの時間間隔が、伝送経路30における伝搬遅延時間の2倍より小さい場合における、コンパレータ16の入力信号波形の一例を示す。An example of the input signal waveform of the comparator 16 when the time interval from when the driver 14 outputs the rising edge to when it outputs the falling edge is smaller than twice the propagation delay time in the transmission path 30 is shown. 本発明の実施形態の第1変形例に係る試験装置10の構成を示す。The structure of the test apparatus 10 which concerns on the 1st modification of embodiment of this invention is shown. 本発明の実施形態の第2変形例に係る試験装置10の構成を示す。The structure of the test apparatus 10 which concerns on the 2nd modification of embodiment of this invention is shown. 本発明の実施形態の第3変形例に係る試験装置10の構成を示す。The structure of the test apparatus 10 which concerns on the 3rd modification of embodiment of this invention is shown. 本発明の実施形態の第4変形例に係る試験装置10における、ドライバ14の出力波形および伝送経路30による反射波形の一例を示す。An example of the output waveform of the driver 14 and the reflected waveform by the transmission path 30 in the test apparatus 10 which concerns on the 4th modification of embodiment of this invention is shown.

符号の説明Explanation of symbols

10 試験装置
12 信号生成部
14 ドライバ
16 コンパレータ
18 判定部
20 応答測定装置
22 信号端子
30 伝送経路
32 ドライバ制御部
34 第1測定部
36 第2測定部
38 差分算出部
40 調整部
50 ドライバコンパレータチップ
56 差分記憶部
62 スイッチ
64 スイッチ制御部
66 経路長算出部
70 ピン間タイミング制御部
DESCRIPTION OF SYMBOLS 10 Test apparatus 12 Signal generation part 14 Driver 16 Comparator 18 Judgment part 20 Response measurement apparatus 22 Signal terminal 30 Transmission path 32 Driver control part 34 1st measurement part 36 2nd measurement part 38 Difference calculation part 40 Adjustment part 50 Driver comparator chip 56 Difference storage unit 62 Switch 64 Switch control unit 66 Path length calculation unit 70 Inter-pin timing control unit

Claims (12)

被試験デバイスを試験する試験装置であって、
前記被試験デバイスに入力すべき試験信号を生成する信号生成部と、
前記試験信号を前記被試験デバイスの入出力ピンに対して出力するドライバと、
前記ドライバの出力端及び前記被試験デバイスの前記入出力ピンに接続され、与えられる信号を検出するコンパレータと、
前記コンパレータが検出した前記被試験デバイスの出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と、
前記コンパレータにおける、信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置と
を備え、
前記応答測定装置は、
前記ドライバの出力端及び前記コンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、前記ドライバに、立ち上がりエッジを有する第1の出力波形と、立ち下がりエッジを有する第2の出力波形とを出力させるドライバ制御部と、
前記第1の出力波形の立ち上がりエッジを前記コンパレータが検出してから、前記第1の出力波形が終端により反射された第1の反射波形の立ち下がりエッジを前記コンパレータが検出するまでの第1の時間を測定する第1測定部と、
前記第2の出力波形の立ち下がりエッジを前記コンパレータが検出してから、前記第2の出力波形が終端により反射された第2の反射波形の立ち上がりエッジを前記コンパレータが検出するまでの第2の時間を測定する第2測定部と、
前記第1の時間と前記第2の時間との差分に基づいて、前記応答時間の差を算出する差分算出部と
を有する試験装置。
A test apparatus for testing a device under test,
A signal generator for generating a test signal to be input to the device under test;
A driver for outputting the test signal to an input / output pin of the device under test;
A comparator connected to the output terminal of the driver and the input / output pin of the device under test to detect a given signal;
Based on the output signal of the device under test detected by the comparator, a determination unit for determining pass / fail of the device under test,
A response measuring device for detecting a difference between a response time for a rising edge of a signal and a response time for a falling edge in the comparator;
The response measuring device includes:
In a state where the output terminal of the driver and the input terminal of the comparator are terminated to the ground potential via a transmission path having a predetermined propagation delay, the driver has a first output waveform having a rising edge and a falling edge. A driver control unit for outputting a second output waveform having an edge;
A first period from when the comparator detects the rising edge of the first output waveform to when the comparator detects a falling edge of the first reflected waveform reflected by the end of the first output waveform. A first measuring unit for measuring time;
A second period from when the comparator detects the falling edge of the second output waveform to when the comparator detects the rising edge of the second reflected waveform reflected by the end of the second output waveform. A second measuring unit for measuring time;
A test apparatus comprising: a difference calculation unit that calculates a difference between the response times based on a difference between the first time and the second time.
前記応答測定装置は、前記差分算出部が算出した前記応答時間の差に基づいて、前記コンパレータにおける前記立ち上がりエッジに対する応答時間、または前記コンパレータにおける前記立ち下がりエッジに対する応答時間の少なくとも一方を調整する調整部を更に有する請求項1に記載の試験装置。   The response measuring apparatus adjusts at least one of a response time for the rising edge in the comparator or a response time for the falling edge in the comparator based on the difference in response time calculated by the difference calculation unit. The test apparatus according to claim 1, further comprising a section. 前記ドライバ制御部は、前記ドライバが第1の出力波形及び前記第2の出力波形を出力する時間間隔が、前記伝送経路の伝播遅延時間の2倍より大きくなるように前記ドライバを制御し、
前記第1測定部は、前記第1の出力波形の立ち上がりエッジと、前記第1の反射波形の立ち下がりエッジとを有するパルスのパルス幅を、前記第1の時間として測定し、
前記第2測定部は、前記第2の出力波形の立ち下がりエッジと、前記第2の反射波形の立ち上がりエッジとを有するパルスのパルス幅を、前記第2の時間として測定する
請求項1に記載の試験装置。
The driver control unit controls the driver so that a time interval at which the driver outputs the first output waveform and the second output waveform is greater than twice the propagation delay time of the transmission path;
The first measurement unit measures, as the first time, a pulse width of a pulse having a rising edge of the first output waveform and a falling edge of the first reflected waveform;
The said 2nd measurement part measures the pulse width of the pulse which has the falling edge of the said 2nd output waveform, and the rising edge of the said 2nd reflected waveform as said 2nd time. Testing equipment.
当該試験装置は、複数組の前記ドライバ及び前記コンパレータを有し、
前記応答測定装置は、
複数組の前記ドライバ及び前記コンパレータに一対一に対応する、複数の前記第1測定部、複数の前記第2測定部、及び複数の前記差分算出部を有し、
前記ドライバ制御部は、複数の前記ドライバに対して略同時に信号を出力させる
請求項1に記載の試験装置。
The test apparatus includes a plurality of sets of the driver and the comparator,
The response measuring device includes:
A plurality of the first measurement units, a plurality of the second measurement units, and a plurality of the difference calculation units, which correspond one-to-one to the plurality of sets of the drivers and the comparators,
The test apparatus according to claim 1, wherein the driver control unit causes the plurality of drivers to output signals substantially simultaneously.
前記応答測定装置は、前記ドライバ及び前記コンパレータと、前記被試験デバイスとを接続する伝送経路を、前記被試験デバイス又は前記接地電位のいずれに接続するかを切り替えるスイッチをさらに有する請求項1に記載の試験装置。   The response measurement apparatus further includes a switch for switching a connection path for connecting the driver, the comparator, and the device under test to either the device under test or the ground potential. Testing equipment. 前記応答測定装置は、前記第1の時間及び前記第2の時間に基づいて、前記伝送経路における伝播遅延時間を算出する経路長算出部を更に有する請求項5に記載の試験装置。   The test apparatus according to claim 5, wherein the response measurement apparatus further includes a path length calculation unit that calculates a propagation delay time in the transmission path based on the first time and the second time. 信号を出力するドライバと、
与えられる信号を検出するコンパレータと、
前記コンパレータにおける、信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置と
を備え、
前記応答測定装置は、
前記ドライバの出力端及び前記コンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、前記ドライバに、立ち上がりエッジを有する第1の出力波形と、立ち下がりエッジを有する第2の出力波形とを出力させるドライバ制御部と、
前記第1の出力波形の立ち上がりエッジを前記コンパレータが検出してから、前記第1の出力波形が終端により反射された第1の反射波形の立ち下がりエッジを前記コンパレータが検出するまでの第1の時間を測定する第1測定部と、
前記第2の出力波形の立ち下がりエッジを前記コンパレータが検出してから、前記第2の出力波形が終端により反射された第2の反射波形の立ち上がりエッジを前記コンパレータが検出するまでの第2の時間を測定する第2測定部と、
前記第1の時間と前記第2の時間との差分に基づいて、前記応答時間の差を算出する差分算出部と
を有するドライバコンパレータチップ。
A driver that outputs a signal;
A comparator for detecting a given signal;
A response measuring device for detecting a difference between a response time for a rising edge of a signal and a response time for a falling edge in the comparator;
The response measuring device includes:
In a state where the output terminal of the driver and the input terminal of the comparator are terminated to the ground potential via a transmission path having a predetermined propagation delay, the driver has a first output waveform having a rising edge and a falling edge. A driver control unit for outputting a second output waveform having an edge;
A first period from when the comparator detects the rising edge of the first output waveform to when the comparator detects a falling edge of the first reflected waveform reflected by the end of the first output waveform. A first measuring unit for measuring time;
A second period from when the comparator detects the falling edge of the second output waveform to when the comparator detects the rising edge of the second reflected waveform reflected by the end of the second output waveform. A second measuring unit for measuring time;
A driver comparator chip having a difference calculation unit that calculates a difference between the response times based on a difference between the first time and the second time.
信号を出力するドライバと、与えられる信号を検出するコンパレータとを有するドライバコンパレータにおける、前記コンパレータの信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置であって、
前記ドライバの出力端及び前記コンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、前記ドライバに、立ち上がりエッジを有する第1の出力波形と、立ち下がりエッジを有する第2の出力波形とを出力させるドライバ制御部と、
前記第1の出力波形の立ち上がりエッジを前記コンパレータが検出してから、前記第1の出力波形が終端により反射された第1の反射波形の立ち下がりエッジを前記コンパレータが検出するまでの第1の時間を測定する第1測定部と、
前記第2の出力波形の立ち下がりエッジを前記コンパレータが検出してから、前記第2の出力波形が終端により反射された第2の反射波形の立ち上がりエッジを前記コンパレータが検出するまでの第2の時間を測定する第2測定部と、
前記第1の時間と前記第2の時間との差分に基づいて、前記応答時間の差を算出する差分算出部と
を備える応答測定装置。
A response measuring device for detecting a difference between a response time to a rising edge and a response time to a falling edge of a signal of the comparator in a driver comparator having a driver that outputs a signal and a comparator that detects a given signal. And
In a state where the output terminal of the driver and the input terminal of the comparator are terminated to the ground potential via a transmission path having a predetermined propagation delay, the driver has a first output waveform having a rising edge and a falling edge. A driver control unit for outputting a second output waveform having an edge;
A first period from when the comparator detects the rising edge of the first output waveform to when the comparator detects a falling edge of the first reflected waveform reflected by the end of the first output waveform. A first measuring unit for measuring time;
A second period from when the comparator detects the falling edge of the second output waveform to when the comparator detects the rising edge of the second reflected waveform reflected by the end of the second output waveform. A second measuring unit for measuring time;
A response measurement apparatus comprising: a difference calculation unit that calculates a difference between the response times based on a difference between the first time and the second time.
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに入力すべき試験信号を生成する信号生成部と、
前記試験信号を前記被試験デバイスの入出力ピンに対して出力するドライバと、
前記ドライバの出力端及び前記被試験デバイスの前記入出力ピンに接続され、与えられる信号を検出するコンパレータと、
前記コンパレータが検出した前記被試験デバイスの出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と、
前記コンパレータにおける、信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置と
を備え、
前記応答測定装置は、
前記ドライバの出力端及び前記コンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、前記ドライバに、立ち上がりエッジ及び立ち下がりエッジを有する出力パルス波形を出力させるドライバ制御部と、
前記コンパレータが検出した前記出力パルス波形のパルス幅を測定する第1測定部と、
前記出力パルス波形が終端により反射されて前記コンパレータに入力され、前記コンパレータが検出した反射パルス波形のパルス幅を測定する第2測定部と、
前記出力パルス波形及び前記反射パルス波形のパルス幅の差分に基づいて、前記応答時間の差を算出する差分算出部と
を有する試験装置。
A test apparatus for testing a device under test,
A signal generator for generating a test signal to be input to the device under test;
A driver for outputting the test signal to an input / output pin of the device under test;
A comparator connected to the output terminal of the driver and the input / output pin of the device under test to detect a given signal;
Based on the output signal of the device under test detected by the comparator, a determination unit for determining pass / fail of the device under test,
A response measuring device for detecting a difference between a response time for a rising edge of a signal and a response time for a falling edge in the comparator;
The response measuring device includes:
In the state where the output terminal of the driver and the input terminal of the comparator are terminated to the ground potential through a transmission path having a predetermined propagation delay, an output pulse waveform having a rising edge and a falling edge is output to the driver. A driver control unit,
A first measuring unit for measuring a pulse width of the output pulse waveform detected by the comparator;
A second measuring unit that measures the pulse width of the reflected pulse waveform detected by the comparator, the output pulse waveform being reflected by the termination and input to the comparator;
A test apparatus comprising: a difference calculation unit that calculates a difference in response time based on a difference in pulse width between the output pulse waveform and the reflected pulse waveform.
信号を出力するドライバと、
与えられる信号を検出するコンパレータと、
前記コンパレータにおける、信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置と
を備え、
前記応答測定装置は、
前記ドライバの出力端及び前記コンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、前記ドライバに、立ち上がりエッジ及び立ち下がりエッジを有する出力パルス波形を出力させるドライバ制御部と、
前記コンパレータが検出した前記出力パルス波形のパルス幅を測定する第1測定部と、
前記出力パルス波形が終端により反射されて前記コンパレータに入力され、前記コンパレータが検出した反射パルス波形のパルス幅を測定する第2測定部と、
前記出力パルス波形及び前記反射パルス波形のパルス幅の差分に基づいて、前記応答時間の差を算出する差分算出部と
を有するドライバコンパレータチップ。
A driver that outputs a signal;
A comparator for detecting a given signal;
A response measuring device for detecting a difference between a response time for a rising edge of a signal and a response time for a falling edge in the comparator;
The response measuring device includes:
In the state where the output terminal of the driver and the input terminal of the comparator are terminated to the ground potential through a transmission path having a predetermined propagation delay, an output pulse waveform having a rising edge and a falling edge is output to the driver. A driver control unit,
A first measuring unit for measuring a pulse width of the output pulse waveform detected by the comparator;
A second measuring unit that measures the pulse width of the reflected pulse waveform detected by the comparator, the output pulse waveform being reflected by the termination and input to the comparator;
A driver comparator chip having a difference calculation unit that calculates a difference in response time based on a difference in pulse width between the output pulse waveform and the reflected pulse waveform.
信号を出力するドライバと、与えられる信号を検出するコンパレータとを有するドライバコンパレータにおける、前記コンパレータの信号の立ち上がりエッジに対する応答時間と、立ち下がりエッジに対する応答時間との差を検出する応答測定装置であって、
前記ドライバの出力端及び前記コンパレータの入力端が、所定の伝播遅延を有する伝送経路を介して接地電位に終端された状態において、前記ドライバに、立ち上がりエッジ及び立ち下がりエッジを有する出力パルス波形を出力させるドライバ制御部と、
前記コンパレータが検出した前記出力パルス波形のパルス幅を測定する第1測定部と、
前記出力パルス波形が終端により反射されて前記コンパレータに入力され、前記コンパレータが検出した反射パルス波形のパルス幅を測定する第2測定部と、
前記出力パルス波形及び前記反射パルス波形のパルス幅の差分に基づいて、前記応答時間の差を算出する差分算出部と
を備える応答測定装置。
A response measuring device for detecting a difference between a response time to a rising edge and a response time to a falling edge of a signal of the comparator in a driver comparator having a driver that outputs a signal and a comparator that detects a given signal. And
In the state where the output terminal of the driver and the input terminal of the comparator are terminated to the ground potential through a transmission path having a predetermined propagation delay, an output pulse waveform having a rising edge and a falling edge is output to the driver. A driver control unit,
A first measuring unit for measuring a pulse width of the output pulse waveform detected by the comparator;
A second measuring unit that measures the pulse width of the reflected pulse waveform detected by the comparator, the output pulse waveform being reflected by the termination and input to the comparator;
A response measuring apparatus comprising: a difference calculating unit that calculates a difference in response time based on a difference in pulse width between the output pulse waveform and the reflected pulse waveform.
被試験デバイスを試験する試験装置に備えられた、前記被試験デバイスからの出力信号を検出するコンパレータの校正方法であって、
前記被試験デバイスに対して試験信号を出力するドライバの出力端、前記コンパレータの入力端および所定の伝播遅延を有する伝送経路を接続するとともに、前記伝送経路における前記ドライバの出力端が接続されていない遠端を前記ドライバから出力される信号電位を発生する電圧源に接続し、
前記ドライバから、立ち上がりエッジを有する第1の出力波形と立ち下がりエッジを有する第2の出力波形とを、繰り返し出力し、
前記第1の出力波形の立ち上がりエッジを前記コンパレータが検出してから、前記第1の出力波形が前記遠端により反射された第1の反射波形の立ち下がりエッジを前記コンパレータが検出するまでの第1の時間を測定し、
前記第2の出力波形の立ち下がりエッジを前記コンパレータが検出してから、前記第2の出力波形が前記遠端により反射された第2の反射波形の立ち上がりエッジを前記コンパレータが検出するまでの第2の時間を測定し、
前記第1の時間と前記第2の時間との差分に基づいて、応答時間の差を算出する
校正方法。
A comparator calibration method for detecting an output signal from the device under test, provided in a test apparatus for testing the device under test,
An output terminal of a driver that outputs a test signal to the device under test, an input terminal of the comparator, and a transmission path having a predetermined propagation delay are connected, and an output terminal of the driver in the transmission path is not connected Connect the far end to a voltage source that generates a signal potential output from the driver;
The driver repeatedly outputs a first output waveform having a rising edge and a second output waveform having a falling edge,
A first period from when the comparator detects the rising edge of the first output waveform to when the comparator detects the falling edge of the first reflected waveform reflected by the far end. Measure 1 time,
A first period from when the comparator detects a falling edge of the second output waveform to when the comparator detects a rising edge of the second reflected waveform reflected by the far end. Measure the time of 2,
A calibration method for calculating a difference in response time based on a difference between the first time and the second time.
JP2006289780A 2006-10-25 2006-10-25 Test device, driver comparator chip, response measuring device, and calibration method Expired - Fee Related JP5025224B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006289780A JP5025224B2 (en) 2006-10-25 2006-10-25 Test device, driver comparator chip, response measuring device, and calibration method
PCT/JP2007/069710 WO2008050607A1 (en) 2006-10-25 2007-10-09 Tester, driver comparator chip, response measuring device, calibration method, and calibration device
KR1020097010698A KR101138296B1 (en) 2006-10-25 2007-10-09 Tester, driver comparator chip, response measuring device, calibration method, and calibration device
TW096139693A TWI352206B (en) 2006-10-25 2007-10-23 Test device, driver comparator chip, response meas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289780A JP5025224B2 (en) 2006-10-25 2006-10-25 Test device, driver comparator chip, response measuring device, and calibration method

Publications (2)

Publication Number Publication Date
JP2008107188A JP2008107188A (en) 2008-05-08
JP5025224B2 true JP5025224B2 (en) 2012-09-12

Family

ID=39324412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289780A Expired - Fee Related JP5025224B2 (en) 2006-10-25 2006-10-25 Test device, driver comparator chip, response measuring device, and calibration method

Country Status (4)

Country Link
JP (1) JP5025224B2 (en)
KR (1) KR101138296B1 (en)
TW (1) TWI352206B (en)
WO (1) WO2008050607A1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893695B2 (en) * 2007-04-20 2011-02-22 Verigy (Singapore) Pte. Ltd. Apparatus, method, and computer program for obtaining a time-domain-reflection response-information
WO2010086971A1 (en) * 2009-01-28 2010-08-05 株式会社アドバンテスト Test device and test method
US8067943B2 (en) * 2009-03-24 2011-11-29 Advantest Corporation Test apparatus, calibration method, program, and recording medium
JP2012068091A (en) * 2010-09-22 2012-04-05 Advantest Corp Testing device and method for adjusting the same
CA3097321A1 (en) 2012-02-22 2013-08-29 Edwards Lifesciences Cardiaq Llc Actively controllable stent, stent graft, heart valve and method of controlling same
US9168129B2 (en) 2013-02-12 2015-10-27 Edwards Lifesciences Corporation Artificial heart valve with scalloped frame design
US11026788B2 (en) 2015-08-20 2021-06-08 Edwards Lifesciences Corporation Loader and retriever for transcatheter heart valve, and methods of crimping transcatheter heart valve
CN111143139A (en) * 2019-11-25 2020-05-12 中国航天时代电子有限公司 System for measuring millisecond-level response time of CAN bus product
CN114594817B (en) * 2020-12-07 2023-10-27 中移物联网有限公司 Circuit and method for adjusting driving capability of input/output chip
CN115061295A (en) * 2022-06-29 2022-09-16 苏州奥荣光电有限公司 Calibration light source and calibration system of liquid crystal display response time measuring instrument

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235814A (en) * 1988-07-26 1990-02-06 Nec Corp Comparator circuit
JP2853752B2 (en) * 1991-02-26 1999-02-03 日本電信電話株式会社 Transmission line length measuring device
JP3509943B2 (en) * 1994-07-20 2004-03-22 株式会社アドバンテスト Transmission path propagation delay time measurement circuit
JP2000009801A (en) * 1998-06-19 2000-01-14 Advantest Corp Method for calibrating tdr timing of ic test apparatus
JP4138163B2 (en) * 1999-07-07 2008-08-20 株式会社ルネサステクノロジ LSI test apparatus and timing calibration method thereof
JPWO2002068976A1 (en) * 2001-02-27 2004-07-02 株式会社アドバンテスト Propagation delay time measurement method and test equipment
US6919727B2 (en) * 2002-09-26 2005-07-19 Texas Instruments Incorporated Accurate time measurement system circuit and method

Also Published As

Publication number Publication date
KR101138296B1 (en) 2012-04-24
TWI352206B (en) 2011-11-11
WO2008050607A1 (en) 2008-05-02
JP2008107188A (en) 2008-05-08
TW200827746A (en) 2008-07-01
KR20090082434A (en) 2009-07-30

Similar Documents

Publication Publication Date Title
JP5025224B2 (en) Test device, driver comparator chip, response measuring device, and calibration method
JP5279724B2 (en) Test apparatus and calibration method
KR100832172B1 (en) Skew adjusting method, skew adjusting device, and test instrument
KR101099858B1 (en) Apparatus, method and computer program for obtaining a time-domain-reflection response-information
KR101250498B1 (en) Output device and testing device
KR100868995B1 (en) Test Apparatus, Regulating Apparatus, Regulating Method, and Computer Readable Medium on which Regulating Program is recorded
JP4948421B2 (en) Test apparatus, adjustment apparatus, adjustment method, and adjustment program
US7768255B2 (en) Interconnection substrate, skew measurement method, and test apparatus
US7847573B2 (en) Test apparatus and performance board
JP2009071533A (en) Differential signal transmitter and test device
US7755375B2 (en) Test apparatus, probe card, and test method
JP2000314764A (en) Timing calibration method for ic testing device, and short- circuit device used for the calibration method
US20100018286A1 (en) Calibration apparatus, contact judging method and semiconductor testing apparatus
US6828799B2 (en) Propagation delay time measuring method and testing apparatus
KR20110095913A (en) Test device and test method
JP4310280B2 (en) Impedance conversion circuit, input / output circuit and semiconductor test equipment
JP2007292471A (en) Semiconductor tester
JP2008232685A (en) Semiconductor testing apparatus
JPH05157812A (en) Ic tester
JP4532669B2 (en) Time measuring equipment, semiconductor device testing equipment
JP2009049681A (en) Skew adjustment circuit
JP2000346910A (en) Measuring device for parallelly and simultaneously testing a large number of ics
JPH11337618A (en) Method and device for timing deskew
JP2002082148A (en) Method and apparatus for correction of timing of semiconductor testing apparatus
JP2012167989A (en) Semiconductor testing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees