JP5016990B2

JP5016990B2 - Digital protection control device and maintenance management system thereof

Info

Publication number: JP5016990B2
Application number: JP2007161706A
Authority: JP
Inventors: 三安城戸; 富雄千葉; 崇小林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2007-06-19
Filing date: 2007-06-19
Publication date: 2012-09-05
Anticipated expiration: 2027-06-19
Also published as: JP2009005437A

Description

本発明は、ディジタル保護制御装置及びその保守管理システムに係り、特に、ディジタル保護制御装置の部品の経年劣化を検出して、部品が永久故障する前に予防保全を可能にする技術に関する。 The present invention relates to a digital protection control device and a maintenance management system thereof, and more particularly to a technique for detecting preventive deterioration of components of a digital protection control device and enabling preventive maintenance before the components are permanently damaged.

従来のディジタル保護制御装置においては、例えば、非特許文献１に記載のように、ハードウエアの故障を常時監視し、故障を検出したときに外部に報告する構成になっている。
また、例えば特許文献１に記載されているように、単一部品の故障で不要動作に至らないように、ディジタル保護演算部を別々のプリント基板に搭載して二重化し、双方のディジタル保護演算部が動作しない場合は、最終的な保護出力である遮断指令等を出力しない構成になっている。
また、従来の装置は、ハードウエアの健全性をチェックするために、ＣＰＵ自己診断処理、メモリチェック、パリティチェック、不正アドレス監視、マルチＣＰＵ監視などの監視処理をソフトウエアにて常時実施している。これらの監視処理で、部品不良を検出した場合は、その旨を警報などにより報知することが行われている。なお、ＣＰＵ自己診断処理には、既知固定プログラム演算チェックやインバリッドチェックが知られている。 In the conventional digital protection control device, for example, as described in Non-Patent Document 1, a hardware failure is constantly monitored and reported to the outside when a failure is detected.
Further, for example, as described in Patent Document 1, a digital protection arithmetic unit is mounted on a separate printed circuit board so as not to cause unnecessary operation due to a failure of a single component, and both digital protection arithmetic units are provided. When is not operated, a shut-off command or the like, which is the final protection output, is not output.
In addition, in order to check the soundness of hardware, conventional devices always perform monitoring processing such as CPU self-diagnosis processing, memory check, parity check, illegal address monitoring, and multi-CPU monitoring by software. . In these monitoring processes, when a component failure is detected, a notification to that effect is given. As the CPU self-diagnosis process, known fixed program calculation check and invalid check are known.

特許２６９４９９３号公報Japanese Patent No. 2694993 電気共同研究第５０巻第１号第二世代ディジタルリレー、「４−２自動監視手法の改善」Electric joint research Vol.50 No.1 2nd generation digital relay, "4-2 Improvement of automatic monitoring method"

しかしながら、上記の従来技術では、常時監視によりハードウエアの障害を検知して警報を出力するようにしているから、障害除去が事後対処になるため、ディジタル保護制御装置の障害が復旧するまでの間、電力系統の保護及び制御が停止するので望ましくない。そこで、従来は、障害検知の警報が発せられると、昼夜を問わない緊急対応が要請されることになり、ユーザ及びメーカ共に多大な労力を必要とするという問題がある。 However, in the above-mentioned conventional technology, since a hardware failure is detected and an alarm is output by continuous monitoring, since the removal of the failure becomes an after-the-fact response, the failure until the failure of the digital protection control device is recovered. This is undesirable because the protection and control of the power system is stopped. Therefore, conventionally, when a failure detection alarm is issued, an emergency response is required regardless of day or night, and there is a problem that both the user and the manufacturer require a great deal of labor.

一方、電力系統のディジタル保護制御装置は、一般に使用期間が公称１５年とされているが、実際には約２０年以上の長期にわたって使用されることがある。そのため、使用期間を経過した後に経年劣化による不良が発生した場合、交換基板を製作する際の部品が入手困難になり、復旧に時間が掛かるという問題がある。また、基板又は部品の予備品をメーカあるいはユーザで保管及び管理しておく必要があるため、メンテナンスコストが多くなるという問題がある。
本発明が解決しようとする課題は、ディジタル保護制御装置の故障を事前に予測して予防保全を可能にすることにより、ディジタル保護制御装置の停止期間を極小化するとともに、緊急保守対応を改善することにある。 On the other hand, the power system digital protection control apparatus is generally used for a nominal period of 15 years, but may actually be used over a long period of about 20 years or more. Therefore, when a defect due to aging occurs after the period of use has elapsed, there is a problem that it becomes difficult to obtain parts for manufacturing the replacement board, and it takes time to recover. Further, since it is necessary to store and manage the spare parts of the board or parts by the manufacturer or the user, there is a problem that the maintenance cost increases.
The problem to be solved by the present invention is to minimize the stop period of the digital protection control device and improve the emergency maintenance response by predicting the failure of the digital protection control device in advance and enabling preventive maintenance. There is.

上記の課題を解決するため、本発明は、電力系統の電流・電圧データを入力して前記電力系統の保護制御演算を実行する半導体回路を基板に実装してなるディジタル保護制御装置において、前記半導体回路を構成する部品の経年劣化を検出する劣化検出手段を前記基板に実装し、前記劣化検出手段により検出された劣化データを前記基板外に出力する出力手段を設けてなり、前記劣化検出手段は、前記半導体回路を構成する半導体部品と同一の半導体材料を用いて形成された発振回路と、交流の基準信号を入力とし前記発振回路の発振周波数に基づいてゲインが変化する信号処理回路とを備え、前記信号処理回路から出力される前記基準信号に基づいて前記半導体部品のホットキャリア注入を原因とする性能の経年劣化を検出するホットキャリア注入劣化検出回路を備えてなることを特徴とする。 In order to solve the above-described problems, the present invention provides a digital protection control device in which a semiconductor circuit that inputs current / voltage data of a power system and executes protection control calculation of the power system is mounted on a substrate. deterioration detecting means for detecting the aged deterioration of parts constituting the circuit mounted on the substrate, the result of the deterioration data detected by the deterioration detecting means is provided output means for outputting to the outside of the substrate, said deterioration detecting means An oscillation circuit formed using the same semiconductor material as a semiconductor component constituting the semiconductor circuit, and a signal processing circuit having an AC reference signal as an input and a gain changing based on an oscillation frequency of the oscillation circuit A hot-capacitor that detects aged deterioration of performance caused by hot carrier injection of the semiconductor component based on the reference signal output from the signal processing circuit. And characterized in that it comprises a A injection deterioration detection circuit.

半導体回路を構成する部品の経年劣化を検出する劣化検出手段を劣化検出対象部品と同一の基板内に実装し、これにより検出された劣化データを基板の外部に出力する出力手段を設けたことから、劣化検出対象部品の劣化状態を外部から容易に認識することができる。その結果、ディジタル保護制御装置の故障を事前に予測して予防保全を行うことが可能になり、ディジタル保護制御装置の停止期間を極小化するとともに、緊急保守対応を時間的に余裕を持って行うことができる。特に、ホットキャリア注入劣化検出回路を構成する発振回路は、半導体部品と同一の半導体材料を用いて形成されているから、ホットキャリアが注入されて劣化すると発振周波数が低下する。一方、ホットキャリア注入劣化検出回路を構成する信号処理回路は、交流の基準信号を入力とし発振回路の発振周波数に基づいてゲインが変化する。したがって、信号処理回路から出力される基準信号が低下するので、ホットキャリア注入による半導体部品の劣化を検出することができる。 Since the deterioration detection means for detecting the aging deterioration of the parts constituting the semiconductor circuit is mounted on the same substrate as the deterioration detection target part, and the output means for outputting the detected deterioration data to the outside of the board is provided. The deterioration state of the deterioration detection target component can be easily recognized from the outside. As a result, failure of the digital protection control device can be predicted in advance and preventive maintenance can be performed, the stop period of the digital protection control device can be minimized, and emergency maintenance can be handled with sufficient time. be able to. In particular, since the oscillation circuit constituting the hot carrier injection deterioration detection circuit is formed using the same semiconductor material as the semiconductor component, the oscillation frequency decreases when hot carriers are injected and deteriorated. On the other hand, the signal processing circuit constituting the hot carrier injection deterioration detection circuit receives an AC reference signal as an input, and the gain changes based on the oscillation frequency of the oscillation circuit. Therefore, since the reference signal output from the signal processing circuit is lowered, it is possible to detect the deterioration of the semiconductor component due to hot carrier injection.

この場合において、劣化検出手段は、さらに、エレクトロマイグレーションに起因する配線の断線、半導体部品の絶縁酸化膜の絶縁低下の少なくとも一つの経年劣化を検出することができる。 In this case, the deterioration detection means can further detect at least one aging deterioration of the disconnection of the wiring due to electromigration and the insulation reduction of the insulating oxide film of the semiconductor component.

また、劣化検出手段は、劣化検出対象部品を模擬した模擬部品と、該模擬部品の劣化を検出する劣化検出回路とを有して構成することができる。この場合、模擬部品は、劣化検出対象部品の経年劣化よりも劣化速度を差を持たせて速く設定された複数の模擬部品を有してなり、劣化データは、複数の模擬部品の劣化の進展度合いを示すデータを含んだものとすることができる。 In addition, the deterioration detection means can be configured to include a simulated part that simulates a deterioration detection target part and a deterioration detection circuit that detects the deterioration of the simulated part. In this case, the simulated part has a plurality of simulated parts that are set faster with a difference in deterioration speed than the aging deterioration of the deterioration detection target part, and the deterioration data is the progress of deterioration of the plurality of simulated parts. Data indicating the degree can be included.

すなわち、ディジタル保護制御装置は、変電所等の設置場所環境、特に周囲温度は半導体回路の劣化の重要なパラメータであり、この周囲温度が異なると半導体の経年劣化の進行具合が異なることが考えられる。そこで、劣化検出対象部品が実装された基板に、劣化検出に係る模擬部品を実装することにより、同じ動作環境にできることから、実際の半導体回路の劣化進行を相対的に精度よく検出することができる。
さらに、上記の構成に加えて、劣化の進展度合いを示すデータを入力して、劣化検出対象部品の故障時期を予測する予測手段と、この予測手段により予測された故障時期を出力表示する表示手段とを含んで構成することができる。 That is, in the digital protection control device, the environment of the installation site such as a substation, especially the ambient temperature is an important parameter for the deterioration of the semiconductor circuit, and the progress of the aging of the semiconductor may be different if the ambient temperature is different. . Therefore, since the same operating environment can be achieved by mounting a simulated component related to deterioration detection on a substrate on which a deterioration detection target component is mounted, the progress of actual semiconductor circuit deterioration can be detected relatively accurately. .
Further, in addition to the above-described configuration, data indicating the degree of progress of deterioration is input, prediction means for predicting the failure time of the deterioration detection target component, and display means for outputting and displaying the failure time predicted by the prediction means And can be configured.

また、本発明は、上記の本発明に係るディジタル保護制御装置の劣化検出手段に通信手段を介して接続された保守計画策定装置を備えてディジタル保護制御装置の保守管理システムを構成することができる。 Further, the present invention can constitute a maintenance management system for a digital protection control device, comprising a maintenance plan formulation device connected to the deterioration detection means of the digital protection control device according to the present invention via a communication means. .

つまり、保守計画策定装置は、劣化検出手段から出力される劣化データを通信手段を介して入力し、劣化の進展度合いを示すデータに基づいて劣化検出対象部品の故障時期を予測する予測手段と、この予測手段により予測された故障時期に基づいて劣化検出対象部品の調達及び交換時期を計画する保守計画策定手段とを備えて構成する。 That is, the maintenance plan formulation device inputs deterioration data output from the deterioration detection means via the communication means, and predicting means for predicting the failure time of the deterioration detection target part based on the data indicating the progress degree of deterioration; Maintenance plan formulation means for planning the procurement and replacement timing of the deterioration detection target parts based on the failure time predicted by the prediction means.

つまり、保守計画策定装置によってディジタル保護制御装置の部品の劣化状況を一元管理することができ、機能が発揮できるうちに、設備更新あるいは部分的なメンテナンスをすることができる。
また、予測手段により予測された故障時期を、メーカなどに通信手段を介して通報することにより、故障予測に係る基板を事前に製作可能であるから、昼夜及び休日・平日を問わない復旧緊急対応を改善できる。また、保守及び運用のメンテナンスにかかるコストを削減することが可能である。
また、本発明によれば、計画的な部分的設備更新を系統運用計画に合せて実施できるから、電力供給信頼度の面からも有効である。さらに、長期稼動するディジタル保護制御装置の性質から、将来的な部品枯渇に対する供給リスクを改善できる。 That is, the maintenance plan formulation device can centrally manage the deterioration status of the parts of the digital protection control device, and the facility can be renewed or partially maintained while the function can be exhibited.
In addition, by reporting the failure time predicted by the prediction means to the manufacturer via the communication means, it is possible to manufacture the board related to the failure prediction in advance, so recovery emergency response regardless of day or night, holiday or weekday Can be improved. In addition, it is possible to reduce costs for maintenance and operation maintenance.
In addition, according to the present invention, the planned partial equipment update can be performed in accordance with the system operation plan, which is effective from the viewpoint of power supply reliability. Furthermore, due to the nature of the digital protection control device that operates for a long period of time, it is possible to improve the supply risk against future parts exhaustion.

本発明によれば、ディジタル保護制御装置の故障を事前に予測して予防保全を可能にでき、ディジタル保護制御装置の停止期間を極小化するとともに、緊急保守対応の負担を改善できる。 According to the present invention, it is possible to predict a failure of the digital protection control device in advance and enable preventive maintenance, minimize the stop period of the digital protection control device, and improve the burden of handling emergency maintenance.

以下、本発明のディジタル保護制御装置について、実施形態に基づいて詳細に説明する。 Hereinafter, a digital protection control device of the present invention will be described in detail based on embodiments.

図１に、本発明のディジタル保護制御装置の実施形態の構成図を示す。図において、電力系統からの複数の電圧／電流信号１００は、ＰＴ及びＣＴ等の入力変換器１にて電子回路で扱える信号レベルに変換され、変換された複数のアナログ電圧信号１０１が主ＣＰＵ（Ｍ−ＣＰＵ）基板２及びＦＤ‐ＣＰＵ基板３にそれぞれ入力される。ＦＤ‐ＣＰＵ基板３は、本実施形態のディジタル保護制御装置にフェイルセーフ機能を持たせるための機能を有する。 FIG. 1 shows a configuration diagram of an embodiment of a digital protection control apparatus of the present invention. In the figure, a plurality of voltage / current signals 100 from the power system are converted into signal levels that can be handled by an electronic circuit by an input converter 1 such as PT and CT, and the converted plurality of analog voltage signals 101 are converted into a main CPU ( M-CPU) board 2 and FD-CPU board 3 respectively. The FD-CPU board 3 has a function for giving the digital protection control device of this embodiment a fail-safe function.

主ＣＰＵ基板２及びＦＤ−ＣＰＵ基板３は、入力信号をアナログディジタル変換すると共に、予め組み込んだ保護制御演算処理及び整定値に基づき、保護制御演算を実行し、遮断器に遮断指令や機器操作指令をＩ／Ｏバス１０２、１０３を経由して主Ｉ／Ｏ基板４及びＦＤ−Ｉ／Ｏ基板５に出力する。主Ｉ／Ｏ基板４及びＦＤ−Ｉ／Ｏ基板５は、保護制御対象の外部機器の状態を表す外部機器情報１０７を入力すると共に、例えば遮断器等の外部機器に遮断指令等の制御信号１０８を出力して系統機器を操作する。
このようにして、主ＣＰＵ基板２とＦＤ−ＣＰＵ基板３は、例えば、電力系統の電圧の電気角３０°毎の保護制御演算周期に繰り返してリアルタイムに一連の処理を実行し、系統事故が発生した場合、迅速に事故除去する操作を実施する。
また、主ＣＰＵ基板２とＦＤ−ＣＰＵ基板３の演算に使用する整定値や設定値については、ヒューマンインターフェイス（ＨＩ）基板６に信号線１０５を介して接続された整定パネル７のキースイッチ７ａにより設定される。整定処理は、操作員に対して会話形式にて実施するため、保護制御演算周期と異なる時間概念で動作するものである。整定値や設定値の入力は、整定パネル７の表示手段７ｂや液晶表示器（ＬＥＤ）７ｃを参照しながら行う。整定パネル７で設定された整定値と設定値の情報は、ＨＩ基板６により取り込まれ、基板間のバス１０４を経由して主ＣＰＵ基板２とＦＤ−ＣＰＵ基板３に転送される。このバス１０４は、パラレルでもよく、あるいは、ＣＡＮ（Control Area Network）に代表されるシリアルバスで構成してもよい。
ＨＩ基板６は、装置外部に対し、種々の情報１０６を受け渡す通信手段を備えて構成されている。また、本実施例のディジタル保護制御装置においては、保護制御演算処理の他に「電気共同研究第５０巻第１号第二世代ディジタルリレー」に記載されている、各種の常時監視処理及び自動点検処理を実行して、異常が検出されたときは、ＨＩ基板６から異常警報が発報される。
次に、本発明の特徴である劣化検出手段について説明する。図１に示すように、主ＣＰＵ基板２、ＦＤ−ＣＰＵ基板３、主Ｉ／Ｏ基板４、ＦＤ−Ｉ／Ｏ基板５及びＨＩ基板６の各基板内に、それぞれ１又は複数（図示例では、４つ）の劣化検出手段８が実装されている。劣化検出手段８は、各基板に搭載された半導体回路等の部品の特性変動に基づいて、それらの部品の劣化を検出し、それらの部品が故障して機能が停止する前に故障予測を行って、運用者に故障予測情報を提供可能に構成されている。
すなわち、一般の半導体回路等の部品は、経年とともに故障率が図２に示すように変化することが知られている。図２において、横軸は時間（経年）を表し、縦軸は故障率を示している。図から判るように、時間経過が少ない時点は初期故障率領域であり、故障率は時間と共に減少していく。その後、故障率が一定となる偶発故障率領域に推移し、さらにその後、磨耗故障領域に推移する、いわゆるバスタブカーブのような故障率経緯となる。
本発明では、図２のような故障率経緯に基づいて、劣化検出手段８の出力から、磨耗故障領域の故障率ε２に達する段階（ｔ２）の前の故障率ε１の段階（ｔｌ）で経年劣化による性能劣化を検出し、例えばプリント基板の交換を推奨する警報を発報することを特徴とする。ここで、故障率ε１から故障率ε２に推移するまでの時間は、装置設置環境や、部品のばらつきにより、必ずしも一定ではないが、数ケ月〜数年のオーダーと考える。
本発明の特徴は、装置の永久故障前に、故障に至る数ケ月〜数年前に警報を発報することであり、前もって、準備が可能な時間を確保することで、いわゆる「突然機能停止」による、緊急復旧対応を極力なくすようにした点である。
このように、設置環境や固体のばらつきにより、磨耗故障領域に達する時間が異なるため、ｔｌからｔ２までの時間は装置個々に差が生じるが、少なくとも、「突然機能停止」よりは遥かに、ユーザーサイド及びメーカサイド共に有益な準備時間をもたらすことが可能である。
次に、劣化検出手段８の具体的な実施例１〜３について、図３〜図６を用いて説明する。 The main CPU board 2 and the FD-CPU board 3 convert the input signal from analog to digital and execute protection control calculation based on the protection control calculation processing and the set value incorporated in advance. Are output to the main I / O board 4 and the FD-I / O board 5 via the I / O buses 102 and 103. The main I / O board 4 and the FD-I / O board 5 input external device information 107 indicating the state of the external device to be protected and controlled, and control signals 108 such as a shut-off command to an external device such as a circuit breaker. To operate the system equipment.
In this way, the main CPU board 2 and the FD-CPU board 3 execute a series of processes in real time repeatedly in, for example, a protection control calculation cycle for every electrical angle 30 ° of the voltage of the power system, and a system fault occurs. If this happens, take action to quickly remove the accident.
Further, the set values and set values used for the operations of the main CPU board 2 and the FD-CPU board 3 are determined by the key switch 7a of the set panel 7 connected to the human interface (HI) board 6 through the signal line 105. Is set. Since the settling process is performed in a conversational manner with respect to the operator, the settling process operates with a time concept different from the protection control calculation cycle. The setting value and the setting value are input with reference to the display means 7b of the setting panel 7 and the liquid crystal display (LED) 7c. The setting value and setting value information set on the setting panel 7 are taken in by the HI board 6 and transferred to the main CPU board 2 and the FD-CPU board 3 via the bus 104 between the boards. The bus 104 may be parallel, or may be constituted by a serial bus represented by CAN (Control Area Network).
The HI board 6 includes a communication unit that delivers various information 106 to the outside of the apparatus. Further, in the digital protection control apparatus of this embodiment, in addition to the protection control calculation process, various constant monitoring processes and automatic inspections described in “Electrical Joint Research Vol. 50 No. 1 Second Generation Digital Relay” are described. When the process is executed and an abnormality is detected, an abnormality alarm is issued from the HI board 6.
Next, the degradation detection means that is a feature of the present invention will be described. As shown in FIG. 1, one or a plurality (in the illustrated example, each of the main CPU board 2, the FD-CPU board 3, the main I / O board 4, the FD-I / O board 5 and the HI board 6). 4) deterioration detecting means 8 are mounted. The degradation detection means 8 detects the degradation of these components based on the characteristic fluctuations of components such as semiconductor circuits mounted on each substrate, and performs failure prediction before those components fail and the function stops. Thus, the failure prediction information can be provided to the operator.
That is, it is known that the failure rate of components such as general semiconductor circuits changes as time passes as shown in FIG. In FIG. 2, the horizontal axis represents time (age), and the vertical axis represents the failure rate. As can be seen from the figure, the time point where the passage of time is small is the initial failure rate region, and the failure rate decreases with time. Thereafter, the failure rate becomes a constant failure rate region in which the failure rate is constant, and then the failure rate history such as a so-called bathtub curve in which the failure rate transitions to the wear failure region.
In the present invention, on the basis of the failure rate history as shown in FIG. 2, the age of the failure rate ε1 before the phase (t2) before reaching the failure rate ε2 of the wear failure region from the output of the deterioration detecting means 8 is passed. It is characterized by detecting performance deterioration due to deterioration and issuing an alarm recommending, for example, replacement of a printed circuit board. Here, the time from the failure rate ε1 to the transition to the failure rate ε2 is not necessarily constant depending on the apparatus installation environment and the variation of parts, but it is considered to be an order of several months to several years.
The feature of the present invention is to issue an alarm several months to several years before the permanent failure of the device, and by securing a time that can be prepared in advance, so-called “sudden shutdown” This is the point of eliminating emergency recovery response as much as possible.
In this way, the time to reach the wear failure area varies depending on the installation environment and the variation of the solids, so the time from tl to t2 varies from device to device, but at least far more than “suddenly shut down” Both side and manufacturer side can provide valuable preparation time.
Next, specific examples 1 to 3 of the deterioration detection means 8 will be described with reference to FIGS.

図３（ａ）は、実施例１の半導体部品のホットキャリア注入を原因とする性能劣化を検出する劣化検出手段１１の回路構成図である。同図に示すように、劣化検出手段１１は、劣化検出対象の半導体素子を模擬するリング発振回路１１ａを備えて構成されている。 FIG. 3A is a circuit configuration diagram of the degradation detection unit 11 that detects performance degradation caused by hot carrier injection of the semiconductor component of the first embodiment. As shown in the figure, the deterioration detecting means 11 includes a ring oscillation circuit 11a that simulates a semiconductor element to be detected for deterioration.

リング発振回路１１ａは、ホットキャリア注入を原因とする性能劣化を検出する回路として公知の発振回路であり、奇数個の極性反転回路であるインバータ１２をカスケードに接続し、最終段のインバータ１２の出力を初段にフィードバックしてリング状に接続し、最終段のインバータ１２の出力を発振出力としている。このように構成されるリング発振回路１１ａは、ホットキャリア注入によって特性劣化すると、発振周波数が低くなることにより、半導体素子の劣化を検出することができる。
劣化検出手段１１は、リング発振回路１１ａと、リング発振回路１１ａの発振周波数を分周する分周回路１１ｂと、分周回路１１ｂの出力をクロックとしてスイッチングされるスイッチトキャパシタフィルタ１１ｃと、スイッチトキャパシタフィルタ１１ｃの出力の実効値を求める実効値変換部１１ｄとからなる劣化検出回路を備え、さらに、実効値変換部１１ｄの実効値をディジタル変換するＡ／Ｄ変換部１１ｅと、Ａ／Ｄ変換部１１ｅから出力されるを予め定められた比較値（例えば、＃１〜＃４）と比較して、劣化進展の度合を判定する比較判定部１１ｆを備えて構成されている。なお、Ａ／Ｄ変換部１１ｅと比較判定部１１ｆは、各基板に設けられるＣＰＵにおいて、予め設定されたプログラムによって実行される。 The ring oscillation circuit 11a is a known oscillation circuit as a circuit for detecting performance deterioration caused by hot carrier injection, and connects an inverter 12 as an odd number of polarity inversion circuits in a cascade, and outputs the inverter 12 at the final stage. Are fed back to the first stage and connected in a ring shape, and the output of the inverter 12 at the last stage is used as the oscillation output. The ring oscillation circuit 11a configured as described above can detect the deterioration of the semiconductor element by lowering the oscillation frequency when the characteristics deteriorate due to hot carrier injection.
The deterioration detecting means 11 includes a ring oscillation circuit 11a, a frequency dividing circuit 11b that divides the oscillation frequency of the ring oscillation circuit 11a, a switched capacitor filter 11c that is switched using the output of the frequency dividing circuit 11b as a clock, and a switched capacitor filter. A deterioration detection circuit including an effective value conversion unit 11d for obtaining an effective value of the output of 11c, and an A / D conversion unit 11e for digitally converting the effective value of the effective value conversion unit 11d, and an A / D conversion unit 11e. Is compared with a predetermined comparison value (for example, # 1 to # 4), and a comparison determination unit 11f that determines the degree of deterioration progress is provided. The A / D conversion unit 11e and the comparison determination unit 11f are executed by a preset program in the CPU provided on each board.

スイッチトキャパシタフィルタ１１ｃは、例えば、図４に示す回路により形成されている。すなわち、交流の基準信号を直列接続された２つのスイッチ１３、１４を介してオペアンプ１５の基準信号の入力端に入力し、スイッチ１３、１４の直列接続点をコンデンサ１６を介して接地し、オペアンプ１５の他方の入力端を接地している。また、オペアンプ１５の出力は、コンデンサ１７を介して基準信号の入力端にフィードバックされるとともに、直列接続された２つのスイッチ１８、１９を介してオペアンプ１５の基準信号の入力端にフィードバックされている。そして、スイッチ１８、１９の直列接続点はコンデンサ２０を介して接地されている。そして、スイッチ１３、１４、１８、１９は、分周回路１１ｂの出力を駆動クロックとしてオン・オフされるようになっている。また、交流の基準信号は常時印加しておく。 The switched capacitor filter 11c is formed by, for example, a circuit shown in FIG. That is, an AC reference signal is input to the reference signal input terminal of the operational amplifier 15 via two switches 13 and 14 connected in series, the series connection point of the switches 13 and 14 is grounded via the capacitor 16, and the operational amplifier The other input terminal of 15 is grounded. The output of the operational amplifier 15 is fed back to the input terminal of the reference signal through the capacitor 17 and is fed back to the input terminal of the reference signal of the operational amplifier 15 through the two switches 18 and 19 connected in series. . The series connection point of the switches 18 and 19 is grounded via the capacitor 20. The switches 13, 14, 18, and 19 are turned on / off using the output of the frequency dividing circuit 11b as a drive clock. An AC reference signal is always applied.

このように構成されることから、スイッチトキャパシタフィルタ１１ｃは、ローパスフィルタとして動作し、そのフィルタ特性は例えば図３（ｂ）に示すものとなる。図３（ｂ）において、横軸は駆動クロックの周波数であり、縦軸はフィルタのゲインを示す。スイッチトキャパシタフィルタ１１ｃは、駆動クロックの周波数が変化すれば、変化した分だけフィルタ特性である遮断周波数が変化し、ゲインが変化する。
したがって、リング発振回路１１ａの特性がホットキャリア注入によって劣化すると、図３（ｂ）に示した曲線２１〜２４に示すように発振周波数が低くなるから、スイッチトキャパシタフィルタ１１ｃの遮断周波数が低い方向に変化するため、印加している基準信号の周波数におけるフィルタのゲインが、劣化時のゲインとなるように低い方に変化する。その結果、スイッチトキャパシタフィルタ１１ｃから出力される基準信号の実効値が、リング発振回路１１ａの発振周波数の低下に応じて、つまり半導体素子の特性劣化に応じて、図３（ｃ）に示す曲線２５のように経年とともに低下する。 With this configuration, the switched capacitor filter 11c operates as a low-pass filter, and its filter characteristics are, for example, as shown in FIG. In FIG. 3B, the horizontal axis represents the frequency of the drive clock, and the vertical axis represents the filter gain. In the switched capacitor filter 11c, when the frequency of the drive clock changes, the cut-off frequency, which is a filter characteristic, changes correspondingly, and the gain changes.
Therefore, when the characteristics of the ring oscillation circuit 11a deteriorate due to hot carrier injection, the oscillation frequency becomes low as shown by the curves 21 to 24 shown in FIG. 3B, so that the cut-off frequency of the switched capacitor filter 11c is lowered. Therefore, the gain of the filter at the frequency of the applied reference signal changes to a lower value so as to be a gain at the time of deterioration. As a result, the effective value of the reference signal output from the switched capacitor filter 11c changes according to the decrease in the oscillation frequency of the ring oscillation circuit 11a, that is, according to the characteristic deterioration of the semiconductor element, as shown by the curve 25 in FIG. It declines with age like.

そこで、実効値変換部１１ｄとＡ／Ｄ変換部１１ｅで変換された基準信号の実効値Ｖｅを、比較判定部１１ｆで比較値と比較することにより、ホットキャリア注入による特性劣化を把握することができる。すなわち、図３（ｃ）の曲線２５に示した基準信号の実効値Ｖｅの低下に伴い、例えば比較値＃１〜＃４よりも低下したときに、劣化の度合、及び劣化の進行を判定することができる。
なお、スイッチトキャパシタフィルタ１１ｃは、ローパスフィルタでなくてもよく、バンドパスフィルタでも構成可能である。また、スイッチトキャパシタフィルタ１１ｃに代えて、分周回路１１ｂから出力される駆動クロックの周波数で特性が変わるスイッチトキャパシタ増幅回路を適用することができる。要は、半導体部品と同一の半導体材料を用いてリング発振回路１１ａの発振周波数に基づいてゲインが変化する信号処理回路であればどのような回路でも適用できる。 Therefore, by comparing the effective value Ve of the reference signal converted by the effective value conversion unit 11d and the A / D conversion unit 11e with the comparison value by the comparison determination unit 11f, it is possible to grasp the characteristic deterioration due to hot carrier injection. it can. That is, when the effective value Ve of the reference signal indicated by the curve 25 in FIG. 3C is reduced, for example, when the value is lower than the comparison values # 1 to # 4, the degree of deterioration and the progress of deterioration are determined. be able to.
The switched capacitor filter 11c does not have to be a low-pass filter, and can be configured by a band-pass filter. Further, instead of the switched capacitor filter 11c, a switched capacitor amplifier circuit whose characteristics change with the frequency of the drive clock output from the frequency divider circuit 11b can be applied. In short, any circuit can be used as long as it is a signal processing circuit using the same semiconductor material as the semiconductor component and whose gain changes based on the oscillation frequency of the ring oscillation circuit 11a.

図５に、実施例２のエレクトロマイグレーションに起因する配線の断線を検出する劣化検出回路３０を説明する図を示す。まず、エレクトロマイグレーションについて説明する。エレクトロマイグレーションは、一般にブラック（Ｂｌａｃｋ）の経験式より、次式（１）により表されている。
ＭＴＦ＝ＡＪ^−ｎｅｘｐ（Ｅａ×ｋＴ）（１）
ここで、ＭＴＦ：メディアン寿命（ｈ）
Ａ：配線固有の定数
Ｊ：電流密度（Ａ／ｃｍ^２）
ｎ：電流密度依存性を示す定数
Ｅａ：活性化エネルギー（ｅｖ）
ｋ：ボルツマン定数（８．６１６×１０^５ｅＶ／Ｋ）
Ｔ：絶対温度（Ｋ）
（１）式から、装置の設置環境による変数として周囲温度(絶対温度Ｔ)があり、この温度が高ければメディアン寿命は短くなる。したがって、装置設置環境により、このメディアン寿命が変わってくるが、周囲温度は常に変化することから、装置内に図５に示すエレクトロマイグレーションによるアルミ断線故障を検出する劣化検出回路３０をプリント基板に実装することにより、温度による影響を評価して配線の断線を検出することができる。
なお、具体的には、半導体部品個々の電流密度、活性化エネルギー等が異なるが、周囲温度による影響については、ほぼ同時に影響を受けるため、実際の半導体よりも弱くした半導体抵抗モジュールを設けることで、この設置環境での影響度合いを把握することが可能である。
図５において、同図（ａ）は回路構成図、（ｂ）はＡ／Ｄ変換電圧の変動推移例をそれぞれ示す。図５（ａ）に示すように、劣化検出対象の配線を模擬した配線パターンを形成して抵抗３２を形成する。このとき、抵抗３２のパターンを異ならせて、例えば４種類の抵抗３２ａ〜３２ｄを作成する。そして、図５（ａ）に示すように、各抵抗３２ａ〜３２ｄを同一の設定抵抗値を有する抵抗３３を介して接地するとともに、各抵抗３２ａ〜３２ｄの他端に設定抵抗値を有する抵抗３１を介して劣化検出対象の半導体回路の電源Ｖｃｃに接続する。 FIG. 5 is a diagram illustrating a deterioration detection circuit 30 that detects disconnection of wiring caused by electromigration according to the second embodiment. First, electromigration will be described. Electromigration is generally expressed by the following equation (1) from the empirical equation of black.
MTF = AJ− ⁿ exp (Ea × kT) (1)
Where MTF: median life (h)
A: Constant specific to wiring
J: Current density (A / cm ² )
n: Constant indicating current density dependency
Ea: activation energy (ev)
k: Boltzmann constant (8.616 × 10 ⁵ eV / K)
T: Absolute temperature (K)
From equation (1), there is an ambient temperature (absolute temperature T) as a variable depending on the installation environment of the apparatus. If this temperature is high, the median life is shortened. Therefore, although the median life varies depending on the installation environment of the device, the ambient temperature always changes. Therefore, the deterioration detection circuit 30 for detecting the aluminum disconnection failure due to electromigration shown in FIG. By doing so, it is possible to detect the disconnection of the wiring by evaluating the influence of the temperature.
Specifically, although the current density and activation energy of each semiconductor component are different, the influence of the ambient temperature is affected almost simultaneously, so by providing a semiconductor resistance module that is weaker than the actual semiconductor It is possible to grasp the degree of influence in this installation environment.
5A is a circuit configuration diagram, and FIG. 5B is an example of a change transition of the A / D conversion voltage. As shown in FIG. 5A, a resistor 32 is formed by forming a wiring pattern simulating a wiring to be detected for deterioration. At this time, for example, four types of resistors 32 a to 32 d are created by changing the pattern of the resistor 32. Then, as shown in FIG. 5A, the resistors 32a to 32d are grounded via the resistor 33 having the same set resistance value, and the resistor 31 having the set resistance value at the other end of each resistor 32a to 32d. To the power supply Vcc of the semiconductor circuit subject to deterioration detection.

そして、抵抗３１と抵抗３２ａ〜３２ｄの接続部の電圧ＶｒをＡ／Ｄ変換部３４でディジタル変換した後、比較判定部３５で比較値（例えば、＃１〜＃４）と比較して、劣化を判定するようになっている。 Then, after the voltage Vr at the connection part of the resistor 31 and the resistors 32a to 32d is digitally converted by the A / D converter 34, it is compared with the comparison value (for example, # 1 to # 4) by the comparison / determination unit 35 and deteriorated. It comes to judge.

ここで、抵抗３２ａ〜３２ｄは、実装した半導体回路の配線幅よりも狭い幅の配線パターンにより形成する。この場合、抵抗３２ａ〜３２ｄは、それぞれ例えば段階的に幅及び厚さが異なる配線パターンで形成する。これにより、抵抗３２ａ〜３２ｄは、エレクトロマイグレーションにより断線しやすくした配線モジュールとなる。 Here, the resistors 32a to 32d are formed by a wiring pattern having a width narrower than the wiring width of the mounted semiconductor circuit. In this case, the resistors 32a to 32d are formed with wiring patterns having different widths and thicknesses, for example, in stages. Thereby, the resistors 32a to 32d are wiring modules that are easily disconnected by electromigration.

このように構成することにより、抵抗３２ａ〜３２ｄの配線モジュールが１つでも断線すると、分圧電圧が変化することから、抵抗３１と抵抗３２ａ〜３２ｄの接続点の電圧Ｖｒを検出することにより、配線モジュールが断線したかが分かる。 By configuring in this way, if even one wiring module of the resistors 32a to 32d is disconnected, the divided voltage changes. By detecting the voltage Vr at the connection point between the resistor 31 and the resistors 32a to 32d, You can see if the wiring module is disconnected.

例えば、抵抗３２ａ〜３２ｄの配線モジュールを、予め、階的に４種類のパターン（幅及び厚み）に形成し、それぞれがエレクトロマイグレーションによる断線が順番に発生するようにする。
例えば、配線強度の度合いを予め、抵抗３２ａ＞３２ｂ＞３２ｃ＞３２ｄの関係にしておくと、それぞれの断線の進行度合いで、分圧した電圧Ｖｒは下記となる。なお、下式では、抵抗３１の抵抗値をＲ、抵抗３２ａ〜３２ｄの抵抗値をそれぞれＲとして判りやすくしているが、各抵抗値はこれに限られるものではない。 For example, the wiring modules of the resistors 32a to 32d are formed in advance into four types of patterns (width and thickness) in advance so that disconnections due to electromigration occur in order.
For example, if the degree of wiring strength is previously set to a relationship of resistances 32a>32b>32c> 32d, the divided voltage Vr with the degree of progress of each disconnection is as follows. In the following equation, the resistance value of the resistor 31 is R and the resistance values of the resistors 32a to 32d are R, respectively. However, each resistance value is not limited to this.

〈断線なしの場合〉
Ｖｒ＝Ｖｃｃ×(Ｒ×１／４Ｒ)／(Ｒ＋１／４Ｒ)＝１／５×Ｖｃｃ
〈３２ｄ断線の場合〉
Ｖｒ＝Ｖｃｃ×(Ｒ×１／３Ｒ)／(Ｒ＋１／３Ｒ)＝１／４×Ｖｃｃ
〈３２ｃ、ｄ断線の場合〉
Ｖｒ＝Ｖｃｃ×(Ｒ×１／２Ｒ)／(Ｒ＋１／２Ｒ)＝１／３×Ｖｃｃ
〈３２ｂ、ｃ、ｄ断線の場合〉
Ｖｒ＝Ｖｃｃ×(Ｒ×Ｒ)／(Ｒ＋Ｒ)＝１／２×Ｖｃｃ
〈３２ａ、ｂ、ｃ、ｄ断線の場合〉
Ｖｒ＝Ｖｃｃ
このように構成することで、本実施例によれば、実際の半導体回路の配線がエレクトロマイグレーションで断線する前に、半導体回路又はプリント基板の交換を推奨する警報を出力することができる。
また、図５（ｂ）の曲線３６に示すように、断線の進行度合い（ｔ１〜ｔ４）を検出できることから、ｔ１〜ｔ４における断線検出ごとに、断線の順序を含めて報告することができる。そのため、磨耗故障による進行度合いも含めて把握することが可能であり、実際の障害発生までの時間的な余裕についても把握することができる。 <Without disconnection>
Vr = Vcc × (R × 1 / 4R) / (R + 1 / 4R) = 1/5 × Vcc
<In case of 32d disconnection>
Vr = Vcc × (R × 1 / 3R) / (R + 1 / 3R) = 1/4 × Vcc
<In case of 32c, d disconnection>
Vr = Vcc × (R × 1 / 2R) / (R + 1 / 2R) = 1/3 × Vcc
<In case of 32b, c, d disconnection>
Vr = Vcc × (R × R) / (R + R) = 1/2 × Vcc
<In case of 32a, b, c, d disconnection>
Vr = Vcc
With this configuration, according to the present embodiment, an alarm recommending replacement of the semiconductor circuit or the printed circuit board can be output before the wiring of the actual semiconductor circuit is disconnected by electromigration.
Moreover, since the progress degree (t1-t4) of a disconnection can be detected as shown by the curve 36 of FIG.5 (b), it can report including the order of a disconnection for every disconnection detection in t1-t4. Therefore, it is possible to grasp the degree of progress due to wear-out failure, and it is also possible to grasp the time margin until the actual failure occurs.

図６に、実施例３の半導体部品の絶縁酸化膜の絶縁低下を検出する劣化検出回路４０を説明する図を示す。
図６（ｃ）に示すように、劣化検出対象の絶縁酸化膜を模擬した絶縁酸化膜５０を挟んで電極５１、５２を形成してコンデンサ４２を形成する。このとき、コンデンサ４２の電極５１、５２に挟まれる絶縁酸化膜５０の厚みを異ならせて、例えば４種類のコンデンサ４２ａ〜４２ｄを作成する。 FIG. 6 is a diagram illustrating a deterioration detection circuit 40 that detects a decrease in insulation of an insulating oxide film of a semiconductor component according to the third embodiment.
As shown in FIG. 6C, electrodes 51 and 52 are formed with an insulating oxide film 50 simulating an insulating oxide film targeted for deterioration detection, to form a capacitor 42. At this time, for example, four types of capacitors 42 a to 42 d are formed by varying the thickness of the insulating oxide film 50 sandwiched between the electrodes 51 and 52 of the capacitor 42.

そして、図６（ａ）に示す絶縁酸化膜の劣化検出回路４０のように、各コンデンサ４２ａ〜４２ｄを同一の設定抵抗値を有する抵抗４３を介して接地するとともに、各コンデンサ４２ａ〜４２ｄの他端に抵抗４１を介して劣化検出対象の半導体回路の電源Ｖｃｃに接続する。そして、抵抗４１とコンデンサ４２ａ〜４２ｄの接続部の電圧ＶｃをＡ／Ｄ変換部４４でディジタル変換した後、比較判定部４５で電圧Ｖｃと比較値（例えば、＃１〜＃４）と比較判定して、判定結果を出力するようになっている。 Then, as in the insulation oxide film deterioration detection circuit 40 shown in FIG. 6A, the capacitors 42a to 42d are grounded through the resistor 43 having the same set resistance value, and other than the capacitors 42a to 42d. The terminal is connected to the power source Vcc of the semiconductor circuit subject to deterioration detection via a resistor 41. The voltage Vc at the connection between the resistor 41 and the capacitors 42a to 42d is digitally converted by the A / D converter 44, and then compared and determined by the comparison / determination unit 45 with the voltage Vc and the comparison value (for example, # 1 to # 4). Thus, the determination result is output.

すなわち、絶縁劣化が発生すると、抵抗４１と抵抗４３間のコンデンサ４２ａ〜４２ｄの静電容量が個々に低下し、電圧Ｖｃが図６（ｂ）の曲線４６に示すように経年的に変化する。この曲線４６に示す電圧Ｖｃは、絶縁劣化の進行度合いに応じたものとなる。
このように、本実施例３によれば、ディジタル保護制御装置の半導体回路が、絶縁酸化膜の破壊により故障する前に、半導体回路又はプリント基板の交換を推奨する警報を出力することができる。
また、進行の度合いも含めて報告できるため、磨耗故障による進行度合いも含めて把握することが可能であり、実際の障害発生までの時間的な余裕についても把握することができる。
なお、この時間的な余裕については、厳密な精度での予測ができればよいが、精度がそれほど高くなくても、故障前の兆候を検出できることで、緊急対応の準備を計画性をもって実施することができるメリットがある。
以下に、実施例１〜３の劣化検出手段８を搭載した具体的なプリント基板の実施例４〜６について説明する。 That is, when insulation deterioration occurs, the capacitances of the capacitors 42a to 42d between the resistor 41 and the resistor 43 are individually reduced, and the voltage Vc changes with time as shown by a curve 46 in FIG. 6B. The voltage Vc shown in this curve 46 corresponds to the progress of insulation deterioration.
Thus, according to the third embodiment, an alarm recommending replacement of the semiconductor circuit or the printed circuit board can be output before the semiconductor circuit of the digital protection control device fails due to the breakdown of the insulating oxide film.
In addition, since the degree of progress can be reported, it is possible to grasp the degree of progress due to wear failure, and it is also possible to grasp the time margin until the actual failure occurs.
It should be noted that this time margin can be predicted with strict accuracy, but even if the accuracy is not so high, it is possible to detect signs before the failure, so that emergency response preparations can be implemented with planability. There is a merit that can be done.
Examples 4 to 6 of specific printed circuit boards on which the deterioration detecting means 8 of Examples 1 to 3 are mounted will be described below.

図７に、図１のディジタル保護制御装置の主ＣＰＵ基板２又はＦＤ−ＣＰＵ基板３に劣化検出手段８を搭載した実施例４の具体的なプリント基板の内部構成を示す。なお、主ＣＰＵ基板２又はＦＤ−ＣＰＵ基板３は、プログラムが異なるが、ハードウエアの構成は同一であることから、主ＣＰＵ基板２に適用したものとして説明する。 FIG. 7 shows a specific internal configuration of the printed circuit board according to the fourth embodiment in which the deterioration detecting means 8 is mounted on the main CPU board 2 or the FD-CPU board 3 of the digital protection control device of FIG. The main CPU board 2 or the FD-CPU board 3 has different programs, but the hardware configuration is the same, so that it will be described as being applied to the main CPU board 2.

図７に示すように、電力系統からの複数（Ｎ個）の入力（電圧・電流データ）は、それぞれサンプリングによる折返し誤差防止用のアナログフィルタ２０１を介してマルチプレクサ（ＭＰＸ）２０３に入力されている。また、本発明の特徴に係る劣化検出に係るセンサ＃１〜＃４は、それぞれ図３、図５、図６の実施例１〜３のＡ／Ｄ変換部の上流側のアナログ回路からなる劣化検出回路に対応し、それらの出力はＭＰＸ２０３に入力されている。 As shown in FIG. 7, a plurality of (N) inputs (voltage / current data) from the power system are respectively input to a multiplexer (MPX) 203 via an analog filter 201 for preventing aliasing errors due to sampling. . Further, the sensors # 1 to # 4 related to the degradation detection according to the feature of the present invention are degradations composed of analog circuits on the upstream side of the A / D conversion units of the first to third embodiments of FIGS. 3, 5, and 6, respectively. The outputs correspond to the detection circuits and are input to the MPX 203.

ＭＰＸ２０３は、図示していないセレクト信号によりアナログフィルタ２０１とセンサ＃１〜＃４の１つを順次選択してサンプリングし、バッファアンプ２０４を介してＡ／Ｄ変換部２０５に入力するようになっている。Ａ／Ｄ変換部２０５は、入力されるアナログ信号をディジタル信号に変換してデュアルポートメモリであるＤＰＲＡＭ２０６にデータを格納するようになっている。 The MPX 203 sequentially selects and samples one of the analog filter 201 and sensors # 1 to # 4 according to a select signal (not shown), and inputs the sample to the A / D converter 205 via the buffer amplifier 204. Yes. The A / D conversion unit 205 converts an input analog signal into a digital signal and stores the data in a DPRAM 206 which is a dual port memory.

マイクロコントローラのシステムバス２０７は、ＤＰＲＡＭ２０６、揮発性メモリ（ＲＡＭ）２０８、フラッシュメモリに代表される不揮発性メモリ（ＦＲＯＭ）２０９、ＣＰＵ２１０、Ｉ／Ｏインタフェース２１１に接続されている。警報出力部２１３は、センサ＃１〜＃４の出力から劣化を判定して故障を予測した結果を外部に対し出力するように構成されている。また、ＣＰＵ２１０は、シリアルバス１０４を介してＨＩ基板６に接続され、Ｉ／Ｏインタフェース２１１とバス１０２を介して主ＩＯ基板４に接続されている。 A system bus 207 of the microcontroller is connected to a DPRAM 206, a volatile memory (RAM) 208, a nonvolatile memory (FROM) 209 typified by a flash memory, a CPU 210, and an I / O interface 211. The alarm output unit 213 is configured to output the result of determining the deterioration from the outputs of the sensors # 1 to # 4 and predicting the failure to the outside. The CPU 210 is connected to the HI board 6 via the serial bus 104, and is connected to the main IO board 4 via the I / O interface 211 and the bus 102.

本実施例では、保護演算制御用のアナログ入力取込の空き時間に、センサ＃１〜＃４のアナログ出力をＭＰＸ２０３を介して取り込むようにしている。なお、センサ＃１〜＃４のアナログ出力の取り込み周期は、保護制御演算用の取込み周期と同じにしてもよいが、通常は、劣化の進行が非常に遅いため、例えば、一日に一回の取り込み周期でも十分にその機能を発揮できる。
このように、ＭＰＸ２０３が扱えるチャンネル数内にセンサ＃１〜＃４の出力を取り込むことにより、特別に回路を追加することなく本実施例を構成できるから、回路構成を簡単化できると共に、保護制御で使用している高精度なＡ／Ｄ変換を兼用できるため、高精度に検出することが可能である。
また、実施例１〜３の劣化検出手段を構成するＡ／Ｄ変換部と比較判定部は、Ａ／Ｄ変換部２０５と予め設定された比較判定プログラムによって実行されるＣＰＵ２１０により実現される。 In this embodiment, the analog outputs of the sensors # 1 to # 4 are captured via the MPX 203 during the idle time for capturing the analog input for protection calculation control. The analog output capture cycle of the sensors # 1 to # 4 may be the same as the capture cycle for the protection control calculation. However, since the progress of deterioration is usually very slow, for example, once a day. The function can be fully demonstrated even during the uptake cycle.
In this way, by incorporating the outputs of the sensors # 1 to # 4 within the number of channels that can be handled by the MPX 203, the present embodiment can be configured without any additional circuit, so that the circuit configuration can be simplified and protection control can be performed. Therefore, it is possible to perform detection with high accuracy.
Further, the A / D conversion unit and the comparison determination unit that constitute the deterioration detection means of the first to third embodiments are realized by the CPU 210 that is executed by the A / D conversion unit 205 and a preset comparison determination program.

故障予測情報などの警報出力は、警報出力部２１３から出力することに代えて、シリアルバス１０４を経由して例えばＨＩ基板６から通信手段を介して外部に出力することも可能である。いずれにしても、装置が機能しなくなる前に、警報出力することに意味がある。 Alarm output such as failure prediction information can be output to the outside via the serial bus 104, for example, from the HI board 6 via communication means, instead of being output from the alarm output unit 213. In any case, it makes sense to output an alarm before the device stops functioning.

図８に、図１のディジタル保護制御装置のＨＩ基板６に劣化検出手段８を搭載した実施例５の具体的なプリント基板の内部構成を示す。
図８（ａ）において、センサ＃１〜＃４は、それぞれ図３、図５、図６の実施例１〜３のＡ／Ｄ変換部の上流側のアナログ回路からなる劣化検出回路に対応し、それらの出力はＣＰＵ３０１に入力されている。ＣＰＵ３０１は、システムバス３０２を介して、データメモリ用のＲＡＭ３０３、リアルタイムクロック（ＲＴＣ) ３０４、ＬＡＮコントローラ３０５、フラッシュメモリに代表される不揮発性メモリ３０６、パネルコントローラ３０７に接続されている。また、ＣＰＵ３０１は、警報出力部３１１を介して劣化データを外部に出力するようになっている。さらに、ＣＰＵ３０１は、ＣＡＮに代表されるシリアルバス１０４を介して他の基板に接続されている。 FIG. 8 shows a specific internal configuration of the printed circuit board according to the fifth embodiment in which the deterioration detecting means 8 is mounted on the HI board 6 of the digital protection control apparatus of FIG.
In FIG. 8A, sensors # 1 to # 4 correspond to deterioration detection circuits formed of analog circuits on the upstream side of the A / D converters in the first to third embodiments of FIGS. 3, 5, and 6, respectively. These outputs are input to the CPU 301. The CPU 301 is connected to a RAM 303 for data memory, a real-time clock (RTC) 304, a LAN controller 305, a nonvolatile memory 306 represented by a flash memory, and a panel controller 307 via a system bus 302. In addition, the CPU 301 outputs deterioration data to the outside via the alarm output unit 311. Further, the CPU 301 is connected to another board via a serial bus 104 represented by CAN.

ＲＡＭ３０３とＲＴＣ３０４は、バックアップ電源３０８にて電源バックアップされている。ＬＡＮコントローラ３０５は、外部との通信を行うための通信手段であり、イーサネット（登録商標）通信のためのパルストランス３０９を介してネットワークに接続されている。また、ＬＡＮコントローラ３０５には、送受信データを格納するバッファメモリ３１０が接続されている。パネルコントローラ回路３０７は、図１の整定パネル７の表示制御及びスイッチ入力のためものである。 The RAM 303 and the RTC 304 are backed up by a backup power source 308. The LAN controller 305 is a communication unit for performing communication with the outside, and is connected to a network via a pulse transformer 309 for Ethernet (registered trademark) communication. The LAN controller 305 is connected to a buffer memory 310 that stores transmission / reception data. The panel controller circuit 307 is for display control and switch input of the setting panel 7 of FIG.

本実施例のセンサ＃１〜＃４の出力信号７００は、図８に示すように、ＣＰＵ３０１に取り込まれるようになっている。すなわち、ＣＰＵ３０１は、図８（ｂ）に示すように、ＣＰＵコア３２０と、ＣＰＵコア３２０の内部バス３２１に接続された乗算器３２２、ＲＯＭ３２３、ＲＡＭ３２４、周辺Ｉ／Ｏ３２５、レジスタ３２６を有して構成されている。センサ＃１〜＃４の出力信号７００は、ＭＰＸ３３０を介して順次Ａ／Ｄ変換部３３１に取り込まれて、レジスタ３２６に格納される。 The output signals 700 of the sensors # 1 to # 4 of this embodiment are captured by the CPU 301 as shown in FIG. That is, as shown in FIG. 8B, the CPU 301 has a CPU core 320, a multiplier 322 connected to the internal bus 321 of the CPU core 320, a ROM 323, a RAM 324, a peripheral I / O 325, and a register 326. It is configured. The output signals 700 of the sensors # 1 to # 4 are sequentially taken into the A / D converter 331 via the MPX 330 and stored in the register 326.

本実施例によれば、実施例１〜３の劣化検出手段を構成するＡ／Ｄ変換部と比較判定部は、Ａ／Ｄ変換部３３１と予め設定された比較判定プログラムによって実行されるＣＰＵコア３２０により実現される。 According to the present embodiment, the A / D conversion unit and the comparison determination unit constituting the deterioration detection means of the first to third embodiments are executed by the A / D conversion unit 331 and a preset comparison determination program. 320.

次に、図９を参照して、劣化検出手段８の実装形態の実施例を説明する。同図（ａ）は、半導体回路が搭載された基板８０に、劣化検出回路に対応するセンサ８１を均等に複数（図示例では、４個）配置して実装した例である。 Next, with reference to FIG. 9, the implementation example of the deterioration detection means 8 will be described. FIG. 2A shows an example in which a plurality of sensors 81 (four in the illustrated example) corresponding to the deterioration detection circuit are mounted on a substrate 80 on which a semiconductor circuit is mounted.

同図（ｂ）は、基板８０に実装された半導体回路の内、最も集積度の高い半導体回路であるＣＰＵ８２とＬＳＩ８３の近傍にセンサ８１を配置した例である。 FIG. 2B shows an example in which the sensor 81 is arranged in the vicinity of the CPU 82 and the LSI 83 which are semiconductor circuits having the highest integration degree among the semiconductor circuits mounted on the substrate 80.

同図（ｃ）は、最も集積度の高い半導体回路であるＣＰＵ８２とＬＳＩ８３のチップ内にセンサ８１を実装した例である。
また、一般に、プリント基板は板面を垂直にして実装するケースが多いため、基板の上下で周囲温度が異なる。したがって、図８（ａ）のように、センサ８１を基板８０の上下に配置することで、この温度差による影響を加味することができ、周囲温度による補正も可能である。さらに、複数配置することで、満遍なく劣化の進行を把握することが可能である。
また、通常は基板ごと交換することから、多数の半導体回路が実装されている基板の寿命予測は、半導体回路の経年劣化による影響が最も大きいものを検出することが重要である。
また、実際の基板を開発する際に、設計上、最も経年劣化による影響を受ける部品を予め定めておき、この部品の近辺の動作環境にての劣化進行度合いを常時検出することが望ましい。 FIG. 2C shows an example in which the sensor 81 is mounted in the chips of the CPU 82 and the LSI 83 which are the most integrated semiconductor circuits.
In general, since printed circuit boards are often mounted with the board surface vertical, the ambient temperature differs between the top and bottom of the board. Therefore, by arranging the sensors 81 above and below the substrate 80 as shown in FIG. 8A, the influence of this temperature difference can be taken into account, and correction by the ambient temperature is also possible. Furthermore, by arranging a plurality, it is possible to grasp the progress of deterioration evenly.
In addition, since the substrates are usually replaced, it is important to detect the life of a substrate on which a large number of semiconductor circuits are mounted, which has the greatest influence due to aging of the semiconductor circuits.
Further, when developing an actual board, it is desirable to predetermine a part that is most affected by aging deterioration in design, and always detect the degree of progress of deterioration in the operating environment in the vicinity of this part.

図８（ｃ）の例では、半導体チップ内にセンサ８１を実装しているから、半導体プロセスの影響が相対的になくなる。その結果、劣化検出対象の半導体回路の劣化進行度合いを比較的正確に求めることができる。 In the example of FIG. 8C, since the sensor 81 is mounted in the semiconductor chip, the influence of the semiconductor process is relatively eliminated. As a result, the degree of progress of deterioration of the semiconductor circuit subject to detection of deterioration can be obtained relatively accurately.

図１０に、比較値を段階的に劣化レベルＩ〜IIIに合わせて設定し、順次検出される劣化レベルの履歴を記憶しておき、その履歴に基づいて外挿方法により故障警報レベルまでの時間Ｔｐを求めるようにした例である。
このようにすることで、比較的容易に故障する時期を予想することが可能である。しかし、当然ながら、使用環境により、経年劣化速度は変わるため、この時間Ｔｐも千差万別となりうるものである。要は、実装置と同じ環境においての劣化進行を把握できると言う点である。 In FIG. 10, the comparison value is set stepwise in accordance with the degradation levels I to III, the history of the degradation level detected sequentially is stored, and the time until the failure alarm level is extrapolated based on the history. In this example, Tp is obtained.
By doing in this way, it is possible to predict the time of failure relatively easily. However, as a matter of course, since the aging deterioration rate varies depending on the use environment, this time Tp can be varied. In short, it is possible to grasp the progress of deterioration in the same environment as the actual device.

図１１に、本発明のディジタル保護制御装置の保守管理システムの実施例の概念構成図を示す。図示のように、電力会社の専用ネットワーク４００にＨＵＢ４１０を介して本発明のディジタル保護制御装置４１１を通信可能に接続する。また、専用ネットワーク４００に警報検出履歴手段４２０を接続し、警報検出履歴手段４２０にヒューマンインターフェース（ＨＭＩ）４２１と記憶媒体４２２を接続する。さらに、警報検出履歴手段４２０を汎用ネットワーク４３０を介して製造者の製造管理手段４４０に相互に通信可能に接続する。また、製造管理手段４４０に部品管理手段４４１を接続する。警報検出履歴手段４２０と、ヒューマンインターフェース４２１と、記憶媒体４２２等により、保守計画策定装置が形成されている。 FIG. 11 shows a conceptual configuration diagram of an embodiment of the maintenance management system of the digital protection control apparatus of the present invention. As shown in the figure, the digital protection control device 411 of the present invention is communicably connected to the power company dedicated network 400 via the HUB 410. Further, the alarm detection history unit 420 is connected to the dedicated network 400, and the human interface (HMI) 421 and the storage medium 422 are connected to the alarm detection history unit 420. Further, the alarm detection history means 420 is connected to the manufacturer's manufacturing management means 440 via the general-purpose network 430 so as to be able to communicate with each other. In addition, the component management unit 441 is connected to the manufacturing management unit 440. The alarm detection history means 420, the human interface 421, the storage medium 422, etc. form a maintenance plan formulation device.

警報検出履歴手段４２０は、複数の変電所に設置されたディジタル保護制御装置の劣化検出手段から、劣化に係る部品の劣化データ及び故障予測情報を含む警報検出情報を収集して記憶媒体４２２に管理記録する。また、警報検出情報をヒューマンインターフェース４２１に表示する機能を有している。
さらに、警報検出履歴手段４２０は、劣化部品の交換部品を製造等する製造者が有する製造管理手段４４０に送信する。製造管理手段４４０は、劣化に係る部品、その劣化データ及び故障予測情報を部品管理手段４４１に送信する。部品管理手段４４１は、劣化に係る部品の劣化の度合に応じて、その部品の在庫の有無及び製造計画を作成する。 The alarm detection history means 420 collects alarm detection information including deterioration data of parts related to deterioration and failure prediction information from deterioration detection means of digital protection control devices installed in a plurality of substations and manages them in the storage medium 422. Record. Further, it has a function of displaying alarm detection information on the human interface 421.
Further, the alarm detection history unit 420 transmits the information to the manufacturing management unit 440 owned by a manufacturer who manufactures replacement parts for deteriorated parts. The manufacturing management unit 440 transmits the parts related to deterioration, the deterioration data, and the failure prediction information to the parts management unit 441. The part management unit 441 creates the inventory of the part and the manufacturing plan according to the degree of deterioration of the part related to the deterioration.

このようにして、電力系統の運用者であるユーザと、ディジタル保護制御装置の製造者であるメーカは、劣化に係る部品、その劣化データ及び故障予測情報を共有することになる。その結果、万一故障に至った場合でも、緊急対応を少しでも少なくし、計画的な保守ができるようにすることができる。 In this way, the user who is the operator of the power system and the manufacturer who is the manufacturer of the digital protection control apparatus share the parts related to the deterioration, the deterioration data and the failure prediction information. As a result, even if a failure occurs, emergency response can be reduced as much as possible, and planned maintenance can be performed.

警報検出履歴手段４２０から製造管理手段４４０に送信する共有情報は、例えば、例えば、図１２に示すように、変電所名称、装置名称、障害発生予想基板、警報レベル、検出日、予想故障年月日等の情報を含ませることができる。
本実施例によれば、社会インフラに極めて重要な電力系統のディジタル保護制御装置について、長期にわたる安定動作の環境を整備することができる。しかも、計画的な予防保全を実現することができ、保守投資やメンテナンスコストを合理的に低減でき、ユーザとメーカ双方にメリットがある。特に、計画的なメンテナンスが可能になるから、交換部品の納期が長期になる場合に、予防保全を計画的に行うことができる。例えば、ディジタル保護制御装置のメンテナンスコストを低減する方法として、一定期間が経過した半導体実装の基板を一度に交換することが考えられる。しかし、本発明のように、交換等の保守が必要になった基板を計画的に交換するようにできれば、保守のための装置停止時間を短くできるとともに、電力の供給信頼度を一層向上できるから、極めて合理的な予防保全を実現できる。 The shared information transmitted from the alarm detection history unit 420 to the manufacturing management unit 440 includes, for example, a substation name, a device name, a failure occurrence predicted board, an alarm level, a detection date, and an expected failure date as shown in FIG. Information such as date can be included.
According to the present embodiment, it is possible to prepare a long-term stable operation environment for a digital protection control device for a power system that is extremely important for social infrastructure. In addition, planned preventive maintenance can be realized, maintenance investment and maintenance costs can be rationally reduced, and there are advantages for both users and manufacturers. In particular, since planned maintenance is possible, preventive maintenance can be systematically performed when the delivery time of replacement parts is long. For example, as a method of reducing the maintenance cost of the digital protection control device, it is conceivable to replace a semiconductor-mounted substrate after a certain period of time at once. However, if a board that requires maintenance such as replacement can be systematically replaced as in the present invention, the apparatus stop time for maintenance can be shortened and the power supply reliability can be further improved. Can achieve extremely reasonable preventive maintenance.

本発明を適用してなる一実施形態のディジタル保護制御装置のブロック構成図である。It is a block block diagram of the digital protection control apparatus of one Embodiment to which this invention is applied. 一般的な部品の故障率の経年推移曲線を示す線図である。It is a diagram which shows the secular transition curve of the failure rate of a general component. 本発明の特徴に係る劣化検出手段の実施例１を説明する図である。It is a figure explaining Example 1 of the deterioration detection means which concerns on the characteristic of this invention. 実施例１で用いるスイッチトキャパシタの一例の回路構成図である。2 is a circuit configuration diagram of an example of a switched capacitor used in Example 1. FIG. 本発明に係る劣化検出手段の実施例２を説明する図である。It is a figure explaining Example 2 of the deterioration detection means which concerns on this invention. 本発明に係る劣化検出手段の実施例３を説明する図である。It is a figure explaining Example 3 of the deterioration detection means which concerns on this invention. 本発明に係る劣化検出手段を基板に実装した実施例４の構成図である。It is a block diagram of Example 4 which mounted the deterioration detection means based on this invention in the board | substrate. 本発明に係る劣化検出手段を基板に実装した実施例５の構成図である。It is a block diagram of Example 5 which mounted the deterioration detection means based on this invention in the board | substrate. 本発明に係る劣化検出手段の実装形態の実施例６を示す図である。It is a figure which shows Example 6 of the implementation form of the deterioration detection means which concerns on this invention. 故障予測の方法を説明する図である。It is a figure explaining the method of failure prediction. 本発明を適用してなるディジタル保護制御装置の保守管理システムの一実施例の概要構成図である。It is a schematic block diagram of one Example of the maintenance management system of the digital protection control apparatus to which this invention is applied. 保守管理に係る運用者と製造者の共有情報の一例を示す図である。It is a figure which shows an example of the shared information of the operator and manufacturer which concern on maintenance management.

Explanation of symbols

２主ＣＰＵ基板
３ＦＤ−ＣＰＵ基板
４主Ｉ／Ｏ基板
５ＦＤ−Ｉ／Ｏ基板
６ヒューマンインターフェース基板
８劣化検出手段 2 Main CPU board 3 FD-CPU board 4 Main I / O board 5 FD-I / O board 6 Human interface board 8 Deterioration detection means

Claims

In a digital protection control device in which a semiconductor circuit that inputs current / voltage data of a power system and executes protection control calculation of the power system is mounted on a substrate,
A deterioration detection means for detecting aged deterioration of components constituting the semiconductor circuit is mounted on the substrate, and output means for outputting deterioration data detected by the deterioration detection means to the outside of the substrate is provided .
The deterioration detecting means includes an oscillation circuit formed using the same semiconductor material as a semiconductor component constituting the semiconductor circuit, and a signal whose gain is changed based on an oscillation frequency of the oscillation circuit with an AC reference signal as an input. And a hot carrier injection deterioration detection circuit that detects aged deterioration of performance caused by hot carrier injection of the semiconductor component based on the reference signal output from the signal processing circuit. A digital protection control device.

The digital protection control device according to claim 1, wherein
The deterioration detecting means further insulation deterioration detection circuit for detecting an after year deterioration of insulation reduction in the insulation oxide film wiring deterioration detection circuit and the semiconductor component for detecting the aged deterioration of the disconnection of the wiring due to electromigration A digital protection control device comprising at least one .

The digital protection control device according to claim 1 or 2,
Each of the deterioration detection circuits includes a simulated part that simulates a deterioration detection target part, and a circuit that detects the deterioration of the simulated part.

The digital protection control device according to claim 3, wherein
A plurality of the simulated parts are provided, and the deterioration data includes data indicating a progress degree of deterioration of the plurality of simulated parts,
Further, the deterioration detecting means includes a predicting means for predicting a failure time of the deterioration detection target part based on data indicating the degree of progress of deterioration, and a display means for outputting and displaying the failure time predicted by the prediction means. A digital protection control device provided.

The digital protection control device according to claim 3, wherein
The simulated part includes a plurality of simulated parts that are set faster with a difference in deterioration rate than the aging deterioration of the deterioration detection target part, and the deterioration data indicates deterioration of the plurality of simulated parts. A digital protection control device comprising data indicating a degree of progress.

The digital protection control device according to claim 2,
The wiring degradation detection circuit includes a plurality of simulated wiring made to simulate a wire deterioration detection target, and detects the change in the resistance value of each simulated wirings, based on a change in resistance value of each simulated wirings detected , the digital protective control apparatus characterized by detecting deterioration progress of wiring due to the electromigration.

The digital protection control device according to claim 2,
The insulation deterioration detection circuit includes a plurality of simulated insulation oxide films simulating an insulation oxide film subject to deterioration detection, and detects a change in capacitance of a capacitor formed by providing a pair of electrodes with each simulated oxide film interposed therebetween. and, based on the volume change of each capacitor detected, the digital protective control apparatus characterized by detecting deterioration progress of the insulating oxide film.

Mounted on a substrate on which a semiconductor circuit that inputs current / voltage data of the power system and executes protection control calculation of the power system is mounted, and on the substrate that detects aged deterioration of components constituting the semiconductor circuit A digital protection control device comprising a deterioration detection means and an output means for outputting deterioration data detected by the deterioration detection means to the outside of the substrate, and a maintenance plan connected to the deterioration detection means via a communication means With a formulating device,
The maintenance plan formulation device inputs degradation data output from the degradation detection unit via the communication unit, predicts a failure time of the degradation detection target component, and a failure predicted by the prediction unit A maintenance management system for a digital protection control device, comprising maintenance plan formulation means for planning the procurement and replacement timing of the deterioration detection target parts based on the timing.

In the maintenance management system of the digital protection control device according to claim 8 ,
The maintenance plan formulation means comprises means for managing a history of predicted failure times of the degradation detection target parts,
A maintenance management system for a digital protection control apparatus, wherein the history management means transmits failure prediction information to a terminal of a manufacturer of the degradation detection target part to enable production planning.