JP5006252B2 - Wiring board manufacturing method and wiring board - Google Patents

Wiring board manufacturing method and wiring board Download PDF

Info

Publication number
JP5006252B2
JP5006252B2 JP2008124581A JP2008124581A JP5006252B2 JP 5006252 B2 JP5006252 B2 JP 5006252B2 JP 2008124581 A JP2008124581 A JP 2008124581A JP 2008124581 A JP2008124581 A JP 2008124581A JP 5006252 B2 JP5006252 B2 JP 5006252B2
Authority
JP
Japan
Prior art keywords
layer
wiring
pad
wiring board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008124581A
Other languages
Japanese (ja)
Other versions
JP2009065116A (en
Inventor
泰志 横田
章夫 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008124581A priority Critical patent/JP5006252B2/en
Publication of JP2009065116A publication Critical patent/JP2009065116A/en
Application granted granted Critical
Publication of JP5006252B2 publication Critical patent/JP5006252B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Description

本発明は配線基板の製造方法及び配線基板に係り、特に曲面部を有する接続パッドが設けられた配線基板や、支持体上に配線基板を形成した後に当該支持体を除去する工程を含む配線基板の製造方法及び配線基板に関する。   The present invention relates to a method of manufacturing a wiring board and a wiring board, and particularly includes a wiring board provided with a connection pad having a curved portion, and a process of removing the support after the wiring board is formed on the support. The present invention relates to a manufacturing method and a wiring board.

例えば、電子部品が実装される配線基板を製造する方法として、支持体の上に剥離できる状態で所要の配線層を形成した後に、配線層を支持体から分離して配線基板を得る方法がある。特許文献1及び2には、樹脂基板の上に銅箔をその周縁側のみを接着層で接着して形成することにより仮基板(支持体)を形成し、その上にビルドアップ配線層を形成した後に、その接着層の内側部分を切断することにより、銅箔及びビルドアップ配線層を仮基板から分離して配線基板を得る方法が記載されている。   For example, as a method of manufacturing a wiring board on which electronic components are mounted, there is a method of obtaining a wiring board by separating a wiring layer from a support after forming a required wiring layer in a state where it can be peeled off on a support. . In Patent Documents 1 and 2, a temporary substrate (support) is formed by forming a copper foil on a resin substrate by bonding only its peripheral edge with an adhesive layer, and a build-up wiring layer is formed thereon. After that, a method is described in which the inner portion of the adhesive layer is cut to separate the copper foil and the build-up wiring layer from the temporary substrate to obtain the wiring substrate.

この種の配線基板の製造方法では、ビルドアップ配線層の形成時には仮基板が支持体として機能するため、ビルドアップ配線層を確実に制度よく形成することができる。また、ビルドアップ配線層が形成された後に仮基板は除去されるため、製造される配線基板の薄型化及び電気的特性の向上を図ることができる。   In this type of wiring board manufacturing method, since the temporary board functions as a support when the build-up wiring layer is formed, the build-up wiring layer can be reliably and systematically formed. In addition, since the temporary substrate is removed after the build-up wiring layer is formed, it is possible to reduce the thickness of the manufactured wiring substrate and improve the electrical characteristics.

ところで、従来では支持体のビルドアップ配線層が形成される面は平坦な面とされており、その表面に特に加工を行うことはされていなかった。このため、ビルドアップ配線層の金属配線の外部に露出した接続端子となる部位(以下、外部接続端子部という)は、仮基板の表面が転写されるために平坦面となっていた。
特開2005−236244号公報
By the way, conventionally, the surface on which the build-up wiring layer of the support is formed is a flat surface, and the surface is not particularly processed. For this reason, a portion (hereinafter referred to as an external connection terminal portion) that becomes a connection terminal exposed to the outside of the metal wiring of the buildup wiring layer is a flat surface because the surface of the temporary substrate is transferred.
JP 2005-236244 A

しかしながら、外部接続端子部が平坦面である配線基板は、この配線基板に電子部品を実装し接合金属(例えば、はんだ)で接合しようとした場合、接合強度に問題が生じる場合がある。例えば、電子部品と配線基板の熱膨張率の相違に起因した応力が発生した場合、この応力は外部接続端子と電子部品の端子との接触部分に印加されてしまう。このため、外部接続端子が平坦面であると、電子部品の端子との接合部分の接合強度が不足し接続不良が発生してしまうおそれがあるという問題点があった。   However, a wiring board having a flat external connection terminal portion may have a problem in bonding strength when an electronic component is mounted on the wiring board and bonding with a bonding metal (for example, solder) is attempted. For example, when a stress is generated due to a difference in thermal expansion coefficient between the electronic component and the wiring board, the stress is applied to a contact portion between the external connection terminal and the electronic component terminal. For this reason, when the external connection terminal is a flat surface, there is a problem in that the bonding strength of the bonding portion with the terminal of the electronic component may be insufficient and a connection failure may occur.

本発明は上記の点に鑑みてなされたものであり、実装される電子部品との接続性の向上を図りうる配線基板の製造方法及び配線基板を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a method for manufacturing a wiring board and a wiring board capable of improving connectivity with electronic components to be mounted.

上記の課題は、本発明の第1の観点からは、
半導体チップを搭載した配線基板の製造方法であって、
支持体の表面で、配線基板の接続パッドの形成位置と対応する位置に窪んだ凹状の曲面を形成する工程と、
前記支持体の窪んだ凹状の曲面部分に、パッド本体を形成する工程と、
前記支持体上に、配線層と絶縁層を積層した配線部材を形成する工程と、
前記配線部材から前記支持体を除去することにより、前記支持体に形成された凹状の曲面に対応し基板表面から突出した曲面形状を有する接続パッドを形成する工程と、
前記半導体チップの外部接続端子となるポスト状端子を前記接続パッドにはんだ付けする工程とを有しており、
前記配線部材を形成する工程が、前記絶縁層に、前記パッド本体を露出するビアホールを形成する工程と、
前記絶縁層上に、前記ビアホールを介して前記接続パッドを電気的に接続する配線層を形成する工程とを含むことを特徴とする配線基板の製造方法により解決することができる。
From the first aspect of the present invention, the above problem is
A method of manufacturing a wiring board on which a semiconductor chip is mounted,
Forming a concave curved surface that is recessed at a position corresponding to the formation position of the connection pad of the wiring board on the surface of the support;
Forming a pad body on the concave curved surface portion of the support;
Forming a wiring member in which a wiring layer and an insulating layer are laminated on the support;
Forming a connection pad having a curved shape protruding from the substrate surface corresponding to the concave curved surface formed on the support by removing the support from the wiring member;
Soldering post-like terminals that serve as external connection terminals of the semiconductor chip to the connection pads;
Forming the wiring member includes forming a via hole in the insulating layer to expose the pad body ;
And a step of forming a wiring layer for electrically connecting the connection pads through the via hole on the insulating layer.

また上記の課題は、本発明の第2の観点からは、
配線層と絶縁層が積層された配線部材と、
前記配線層に接続されており、基板表面から突出すると共にその表面が曲面形状とされ
た接続パッドと、
半導体チップとを有する配線基板であって、
前記接続パッドがめっきからなり
前記配線部材がめっきからなる前記配線層と樹脂からなる前記絶縁層とが積層されてなり、
前記配線基板表面を形成する最外層の絶縁層に前記接続パッドが設けられており、
前記接続パッドは、前記最外層の絶縁層表面から露出し且つ前記最外層の絶縁層表面から突出した曲面状の第1の面と、前記最外層の絶縁層に埋設した該第1の面の反対側の第2の面とを有し、
前記第2の面と前記配線層とが前記最外層の絶縁層中に設けられたビアホールを介して接続されており、
前記半導体チップの外部接続端子となるポスト状端子を前記接続パッドにはんだ付けし
てなる構成の配線基板により解決することができる。


In addition, the above-mentioned problem is from the second viewpoint of the present invention.
A wiring member in which a wiring layer and an insulating layer are laminated;
A connection pad connected to the wiring layer, protruding from the substrate surface and having a curved surface on the surface;
A wiring board having a semiconductor chip,
The connection pad is made of plating ,
The wiring member is formed by laminating the wiring layer made of plating and the insulating layer made of resin,
The connection pad is provided on the outermost insulating layer forming the wiring board surface,
The connection pad includes a curved first surface exposed from the outermost insulating layer surface and protruding from the outermost insulating layer surface, and the first surface embedded in the outermost insulating layer. An opposite second surface,
The second surface and the wiring layer are connected via a via hole provided in the outermost insulating layer ;
This can be solved by a wiring board having a configuration in which post-like terminals serving as external connection terminals of the semiconductor chip are soldered to the connection pads.


本発明によれば、接続パッドとポスト状端子は点接触することとなるため、この点接触位置以外の接続パッドとポスト状端子との間にははんだが介在することになる。よって、接続パッドとポスト状端子に対するはんだの接触面積を増大することができ、接続パッドとポスト状端子の背号強度を高めることができる。   According to the present invention, since the connection pad and the post-shaped terminal are in point contact, solder is interposed between the connection pad and the post-shaped terminal other than the point contact position. Therefore, the contact area of the solder with respect to a connection pad and a post-like terminal can be increased, and the back sign strength of the connection pad and the post-like terminal can be increased.

また、接続パッドとポスト状端子との間に介在するはんだは、一種の緩衝材として機能する。このため、接続パッドとポスト状端子との接合位置に応力が印加されたいとしても、この応力ははんだが変形することにより吸収され、よって接続パッドとポスト状端子の接合信頼性を高めることができる。   Further, the solder interposed between the connection pad and the post-like terminal functions as a kind of cushioning material. For this reason, even if a stress is desired to be applied to the joint position between the connection pad and the post-like terminal, the stress is absorbed by the deformation of the solder, so that the joint reliability between the connection pad and the post-like terminal can be improved. .

次に、本発明を実施するための最良の形態について図面と共に説明する。
(本発明の実施形態)
図1〜図6は本発明の一実施形態の配線基板の製造方法を順に示す断面図である。配線基板を製造するには、先ず図1(A)に示すように、一対の銅箔12(支持体)を用意する。この銅箔12の厚さは、例えば35〜100μmである。また銅箔12には、配線形成領域Aとその外側の外周部Bがそれぞれ画定されている。
Next, the best mode for carrying out the present invention will be described with reference to the drawings.
(Embodiment of the present invention)
1 to 6 are cross-sectional views sequentially showing a method of manufacturing a wiring board according to an embodiment of the present invention. To manufacture a wiring board, first, as shown in FIG. 1A, a pair of copper foils 12 (supports) are prepared. The thickness of the copper foil 12 is, for example, 35 to 100 μm. The copper foil 12 has a wiring formation area A and an outer peripheral part B outside thereof.

上記の一対の銅箔12は、接着剤11により接着されて一体化し、支持体10(支持体の複合体)を形成する。図1(B)は、一対の銅箔12が接着剤11により接着され、支持体10が形成された状態を示している。   The pair of copper foils 12 are bonded and integrated by an adhesive 11 to form a support 10 (a composite of support). FIG. 1B shows a state in which a pair of copper foils 12 are bonded with an adhesive 11 and a support 10 is formed.

接着剤11の配設位置は、外周部B内に設定されている。よって、外周部Bを除く配線形成領域Aにおいては、一対の銅箔12は接着されておらず、単に対峙した状態となっている。尚、図1(B)では理解を容易とするために、接着剤11の厚さを実際より誇張して示し、よって一対の銅箔12が離間しているように図示している。しかしながら、実際の接着剤11は薄い膜となっており、よって一対の銅箔12は略密着した状態となっている。   The arrangement position of the adhesive 11 is set in the outer peripheral portion B. Therefore, in the wiring formation region A excluding the outer peripheral portion B, the pair of copper foils 12 are not bonded and are simply in a state of facing each other. Note that in FIG. 1B, for easy understanding, the thickness of the adhesive 11 is exaggerated from the actual one, and thus the pair of copper foils 12 are illustrated as being separated from each other. However, the actual adhesive 11 is a thin film, and thus the pair of copper foils 12 is in a substantially intimate contact state.

次いで、図1(C)に示すように、支持体10の両面側に、所要部(後述する曲面凸状接続パッド18の形成位置に対応する位置)に開口部16Xが設けられたレジスト膜16を形成する。このレジスト膜16としては、例えばドライフィルムを利用することができる。   Next, as illustrated in FIG. 1C, the resist film 16 in which openings 16 </ b> X are provided in required portions (positions corresponding to positions where curved convex connection pads 18 described later are formed) on both sides of the support 10. Form. For example, a dry film can be used as the resist film 16.

支持体10にレジスト膜16が形成されると、この支持体10はエッチング装置内に投入される。図2(A)は、支持体10がエッチング装置内に投入された状態を模式的に示す図である。エッチング装置内に投入された支持体10は、図示しない搬送ローラに案内されて装置内を図中左方向に速度Vで移動する。   When the resist film 16 is formed on the support 10, the support 10 is put into an etching apparatus. FIG. 2A is a diagram schematically showing a state in which the support 10 is put into the etching apparatus. The support 10 put into the etching apparatus is guided by a conveying roller (not shown) and moves in the apparatus at a speed V in the left direction in the drawing.

また、同図に示すようにエッチング装置内には、支持体10の移動位置を挟んでその上下に複数のシャワーノズル19が配設されている。この各シャワーノズル19からは、銅箔12をエッチングするエッチング液が噴射される構成とされている。   As shown in the figure, a plurality of shower nozzles 19 are arranged above and below the movement position of the support 10 in the etching apparatus. Each shower nozzle 19 is configured to eject an etching solution for etching the copper foil 12.

シャワーノズル19からのエッチング液は、レジスト膜16に形成された開口部16Xを介して銅箔12に噴射され、よって銅箔12はこのエッチング液によりエッチングされる。この際、シャワーノズル19からのエッチング液による銅箔12のエッチング量は、銅箔12の厚さの範囲内で行われるよう設定されている。このエッチング量の調整は、エッチング装置内における支持体10の搬送速度により制御することが可能である。   The etchant from the shower nozzle 19 is sprayed onto the copper foil 12 through the opening 16X formed in the resist film 16, and thus the copper foil 12 is etched by this etchant. At this time, the etching amount of the copper foil 12 by the etching solution from the shower nozzle 19 is set to be performed within the thickness range of the copper foil 12. The adjustment of the etching amount can be controlled by the conveyance speed of the support 10 in the etching apparatus.

図2(B)は、エッチング装置で銅箔12がエッチングされた状態を示している。シャワーノズル19からのエッチング液は、開口部16Xの中央部分に多く噴射され、レジスト膜16の外周近傍においては噴射量が少なくなるため、開口部16Xの中央位置における銅箔12のエッチング量は大きくなり、外周に行くほどエッチング量は小さくなる。このため、エッチング後における開口部16X内における銅箔12の表面形状は、球面状の曲面を有した凹部となる(以下、この部位を曲面状凹部13という)。この曲面状凹部13は、後述する曲面凸状接続パッド18の形成位置に対応する位置に形成される。   FIG. 2B shows a state in which the copper foil 12 is etched by the etching apparatus. A large amount of the etchant from the shower nozzle 19 is sprayed to the central portion of the opening 16X, and the spray amount decreases near the outer periphery of the resist film 16, so that the etching amount of the copper foil 12 at the central position of the opening 16X is large. Thus, the etching amount becomes smaller toward the outer periphery. For this reason, the surface shape of the copper foil 12 in the opening 16X after etching is a concave portion having a spherical curved surface (hereinafter, this portion is referred to as a curved concave portion 13). The curved concave portion 13 is formed at a position corresponding to a position where a curved convex connecting pad 18 described later is formed.

尚、本実施形態では上記のように曲面状凹部13を形成するのにエッチング法を用いているが、曲面状凹部13の形成はエッチング法に限定されるものではなく、例えばサンドブラスト処理やプレス加工等によっても形成することが可能である。   In the present embodiment, the etching method is used to form the curved recess 13 as described above. However, the formation of the curved recess 13 is not limited to the etching method. It is also possible to form by such as.

上記のように銅箔12の曲面凸状接続パッド18の形成位置に対応する位置に、曲面状凹部13が形成されると、銅箔12をめっき給電層に利用する電解めっきにより、図3(A)に示すように曲面状凹部13上には第1配線層となる曲面凸状接続パッド18が形成される。この曲面凸状接続パッド18は、レジスト膜16に形成された開口部16X内に形成されており、パッド表面めっき層25とパッド本体26とにより構成されている。   When the curved concave portion 13 is formed at a position corresponding to the position where the curved convex connection pad 18 of the copper foil 12 is formed as described above, by electrolytic plating using the copper foil 12 as a plating power feeding layer, FIG. As shown in A), a curved convex connection pad 18 serving as a first wiring layer is formed on the curved concave portion 13. The curved convex connection pad 18 is formed in an opening 16X formed in the resist film 16, and is composed of a pad surface plating layer 25 and a pad body 26.

パッド表面めっき層25は図5(C)に拡大して示すように、Au膜25a,Pd膜25b,Ni膜25cにより形成されている。よって、曲面凸状接続パッド18を形成するには、先ずAu膜25a,Pd膜25b,Ni膜25cを順にめっきすることによりパッド表面めっき層25を形成し、続いてこのパッド表面めっき層25上にCuからなるパッド本体26をめっきにより形成する。   The pad surface plating layer 25 is formed of an Au film 25a, a Pd film 25b, and a Ni film 25c, as shown in an enlarged view in FIG. Therefore, in order to form the curved convex connection pad 18, first, the pad surface plating layer 25 is formed by sequentially plating the Au film 25 a, the Pd film 25 b, and the Ni film 25 c, and then on the pad surface plating layer 25. A pad body 26 made of Cu is formed by plating.

この際、曲面凸状接続パッド18は、前記のように曲面状凹部13上に形成される。また、曲面状凹部13の形状は、従来のような平坦面ではなく球面状の曲面を有した凹部である。このため図5(C)に示されるように、パッド本体26の配線基板表面(具体的には、第1絶縁層20の表面)から露出する部分に曲面部26aが形成され、この曲面部26aの表面にパッド表面めっき層25が形成された構成となる。   At this time, the curved convex connection pad 18 is formed on the curved concave portion 13 as described above. Further, the shape of the curved concave portion 13 is a concave portion having a spherical curved surface instead of a flat surface as in the prior art. For this reason, as shown in FIG. 5C, a curved surface portion 26a is formed on a portion of the pad body 26 exposed from the surface of the wiring board (specifically, the surface of the first insulating layer 20). The pad surface plating layer 25 is formed on the surface.

このように曲面凸状接続パッド18が形成されると、その後に図3(B)に示すように、レジスト膜16が除去される。尚、曲面凸状接続パッド18は、後に説明するように第1の接続端子C1として機能する。   When the curved convex connection pad 18 is thus formed, the resist film 16 is thereafter removed as shown in FIG. The curved convex connection pad 18 functions as the first connection terminal C1 as will be described later.

続いて、図3(C)に示すように、支持体10の上下両面に曲面凸状接続パッド18及び接続端子C1を被覆する第1絶縁層20をそれぞれ形成する。第1絶縁層20の材料としては、エポキシ系樹脂、ポリイミド系樹脂などが使用される。第1絶縁層20の形成方法の一例としては、支持体10の両面側に樹脂フィルムをそれぞれラミネートした後に、樹脂フィルムをプレス(押圧)しながら130〜150℃の温度で熱処理して硬化させることにより第1絶縁層20を得ることができる。   Subsequently, as illustrated in FIG. 3C, the first insulating layers 20 that cover the curved convex connection pads 18 and the connection terminals C <b> 1 are respectively formed on the upper and lower surfaces of the support 10. As a material of the first insulating layer 20, an epoxy resin, a polyimide resin, or the like is used. As an example of the formation method of the 1st insulating layer 20, after laminating the resin film on both surfaces of the support 10, respectively, the resin film is pressed (pressed) and cured by heat treatment at a temperature of 130 to 150 ° C. Thus, the first insulating layer 20 can be obtained.

次いで、図3(D)に示すように、支持体10の上下両面に形成された第1絶縁層20に、曲面凸状接続パッド18が露出するようにレーザ加工法等を用いて第1ビアホール20Xをそれぞれ形成する。尚、第1絶縁層20は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、またスクリーン印刷により開口部が設けられた樹脂膜をパターニングする方法を用いてもよい。   Next, as shown in FIG. 3D, the first via hole is formed using a laser processing method or the like so that the curved convex connection pads 18 are exposed on the first insulating layers 20 formed on the upper and lower surfaces of the support 10. 20X is formed. The first insulating layer 20 may be formed by patterning a photosensitive resin film by photolithography, or a method of patterning a resin film provided with openings by screen printing may be used.

続いて、図3(E)に示すように、支持体10の両面側に、第1ビアホール20Xを介して曲面凸状接続パッド18(第1配線層)18に接続される銅(Cu)などからなる第2配線層18aを第1絶縁層20上にそれぞれ形成する。第2配線層18aは、例えばセミアディティブ法により形成される。   Subsequently, as shown in FIG. 3E, copper (Cu) or the like connected to the curved convex connection pad 18 (first wiring layer) 18 via the first via hole 20X on both sides of the support 10 and the like. The second wiring layer 18a made of is formed on the first insulating layer 20, respectively. The second wiring layer 18a is formed by, for example, a semi-additive method.

詳しく説明すると、先ず、無電解めっき又はスパッタ法により、第1ビアホール20X内及び第1絶縁層20の上にCuシード層(不図示)を形成した後に、第2配線層18aに対応する開口部を備えたレジスト膜(不図示)を形成する。次いで、Cuシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にCu層パターン(不図示)を形成する。   More specifically, after forming a Cu seed layer (not shown) in the first via hole 20X and on the first insulating layer 20 by electroless plating or sputtering, an opening corresponding to the second wiring layer 18a is formed. A resist film (not shown) provided with is formed. Next, a Cu layer pattern (not shown) is formed in the opening of the resist film by electrolytic plating using the Cu seed layer as a plating power supply layer.

続いて、レジスト膜を除去した後に、Cu層パターンをマスクにしてCuシード層をエッチングすることにより、第2配線層18aを得る。尚、第2配線層18aの形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。   Subsequently, after removing the resist film, the Cu wiring layer 18a is obtained by etching the Cu seed layer using the Cu layer pattern as a mask. In addition, as a formation method of the 2nd wiring layer 18a, various wiring formation methods, such as a subtractive method other than the above-mentioned semi-additive method, are employable.

次いで、図4(A)に示すように、上記と同様な工程を繰り返すことにより、支持体10の上下両面側に、第2配線層18aを被覆する第2絶縁層20aをそれぞれ形成した後に、第2配線層18a上の第2絶縁層20aの部分に第2ビアホール20Yをそれぞれ形成する。更に、第2ビアホール20Yを介して第2配線層18aに接続される第3配線層18bを支持体10の両面側の第2絶縁層20a上にそれぞれ形成する。   Next, as shown in FIG. 4A, by repeating the same process as described above, after forming the second insulating layer 20a covering the second wiring layer 18a on the upper and lower surfaces of the support 10, respectively, A second via hole 20Y is formed in the portion of the second insulating layer 20a on the second wiring layer 18a. Further, the third wiring layer 18b connected to the second wiring layer 18a through the second via hole 20Y is formed on the second insulating layer 20a on both sides of the support 10, respectively.

更に、支持体10の上下両面側に、第3配線層18bを被覆する第3絶縁層20bをそれぞれ形成した後に、第3配線層18b上の第3絶縁層20bの部分に第3ビアホール20Zをそれぞれ形成する。更に、第3ビアホール20Zを介して第3配線層18bに接続される第4配線層18cを、支持体10の両面側の第第3絶縁層20b上にそれぞれ形成する。   Further, after forming the third insulating layer 20b covering the third wiring layer 18b on both the upper and lower surfaces of the support 10, the third via hole 20Z is formed in the portion of the third insulating layer 20b on the third wiring layer 18b. Form each one. Further, the fourth wiring layer 18c connected to the third wiring layer 18b through the third via hole 20Z is formed on the third insulating layer 20b on both sides of the support 10, respectively.

続いて、支持体10の両面側の第4配線層18c上には、開口部22Xが設けられたソルダーレジスト膜22がそれぞれ形成される。これにより、ソルダーレジスト膜22の開口部22X内に露出する第4配線層18cが第2の接続端子C2となる。尚、必要に応じてソルダーレジスト膜22の開口部22X内の第4配線層18cにNi/Auめっき層などのコンタクト層43を形成してもよい。   Subsequently, a solder resist film 22 provided with an opening 22X is formed on each of the fourth wiring layers 18c on both sides of the support 10. As a result, the fourth wiring layer 18c exposed in the opening 22X of the solder resist film 22 becomes the second connection terminal C2. If necessary, a contact layer 43 such as a Ni / Au plating layer may be formed on the fourth wiring layer 18c in the opening 22X of the solder resist film 22.

このようにして、支持体10上の曲面凸状接続パッド18(接続端子C1)の上に所要のビルドアップ配線層が形成される。上記した例では、4層のビルドアップ配線層(第1〜第4配線層18〜18c)を形成したが、n層(nは1以上の整数)のビルドアップ配線層を形成してもよい。   In this manner, a required build-up wiring layer is formed on the curved convex connection pad 18 (connection terminal C1) on the support 10. In the example described above, four build-up wiring layers (first to fourth wiring layers 18 to 18c) are formed, but an n-layer (n is an integer of 1 or more) may be formed. .

次いで、図4(B)に示すように、ビルドアップ配線層が形成された支持体10の周縁に対応する部分(接着剤11により接続されている部分)を切断し外周部Bを廃棄する。前記ように一対の銅箔12は、接着剤11により接着された以外の部分(配線形成領域A)は、単に一対の銅箔12が対峙した状態となっている。このため、接着剤11により接続されている外周部Bを除去することにより、図5(A)に示すように、支持体10は一対の銅箔12が対向する位置で容易に分離することができる。これによって、銅箔12とビルドアップ配線層とからなる配線部材30がそれぞれ得られる。   Next, as shown in FIG. 4B, the portion corresponding to the periphery of the support 10 on which the build-up wiring layer is formed (the portion connected by the adhesive 11) is cut and the outer peripheral portion B is discarded. As described above, the pair of copper foils 12 is in a state where the pair of copper foils 12 are opposed to each other (the wiring formation region A) other than those bonded by the adhesive 11. For this reason, by removing the outer peripheral portion B connected by the adhesive 11, the support 10 can be easily separated at a position where the pair of copper foils 12 face each other as shown in FIG. it can. Thereby, the wiring member 30 which consists of the copper foil 12 and a buildup wiring layer is each obtained.

その後に、図5(B)に示すように、配線部材30の銅箔12を第1配線層18及び第1絶縁層20に対して選択的に除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、第1配線層18(Auなど)及び第1絶縁層20に対して銅箔12を選択的にエッチングして除去することができる。   Thereafter, as shown in FIG. 5B, the copper foil 12 of the wiring member 30 is selectively removed with respect to the first wiring layer 18 and the first insulating layer 20. For example, the copper foil 12 is selectively applied to the first wiring layer 18 (such as Au) and the first insulating layer 20 by wet etching using a ferric chloride aqueous solution, a cupric chloride aqueous solution, an ammonium persulfate aqueous solution, or the like. It can be removed by etching.

銅箔12を除去することにより、第1絶縁層20から第1の接続端子C1として機能する曲面凸状接続パッド18が露出した状態となる。図5(C)は、第1絶縁層20から露出した曲面凸状接続パッド18を拡大して示している。   By removing the copper foil 12, the curved convex connection pad 18 functioning as the first connection terminal C <b> 1 is exposed from the first insulating layer 20. FIG. 5C shows the curved convex connection pad 18 exposed from the first insulating layer 20 in an enlarged manner.

同図に示すように、曲面凸状接続パッド18はパッド本体26の上部にパッド表面めっき層25が形成された構成とされている。また、曲面凸状接続パッド18の形状は、図2(B)に示した曲面状凹部13の形状を転写した形状となっている。具体的には、パッド本体26の配線基板表面(第1絶縁層20の表面)から露出する部分に曲面部26aが形成され、この曲面部26aの表面にパッド表面めっき層25が形成された構成となっている。   As shown in the figure, the curved convex connection pad 18 is configured such that a pad surface plating layer 25 is formed on an upper portion of a pad main body 26. Further, the shape of the curved convex connection pad 18 is a shape obtained by transferring the shape of the curved concave portion 13 shown in FIG. Specifically, a curved surface portion 26a is formed on a portion of the pad body 26 exposed from the surface of the wiring board (the surface of the first insulating layer 20), and a pad surface plating layer 25 is formed on the surface of the curved surface portion 26a. It has become.

次いで、第1絶縁層20から露出した曲面凸状接続パッド18にはんだが印刷され、このはんだ印刷がされた配線部材30はリフロー炉に装着されてリフロー処理が行われる。これにより、曲面凸状接続パッド18にはんだバンプ29(接合金属)を形成する。以上の各種製造工程を経ることにより、図6に示すように、配線基板1が製造される。   Next, solder is printed on the curved convex connection pads 18 exposed from the first insulating layer 20, and the wiring member 30 on which the solder printing has been performed is mounted in a reflow furnace, and a reflow process is performed. Thereby, solder bumps 29 (joining metal) are formed on the curved convex connection pads 18. Through the above various manufacturing steps, the wiring board 1 is manufactured as shown in FIG.

尚、支持体10が多数個取りの基板であった場合には、はんだバンプ29の形成工程が終了した後、配線部材30を個々の配線基板1に対応する領域で切断(ダイシング等)し、これにより配線基板1を個片化する工程が追加される。   In the case where the support 10 is a multi-piece substrate, after the step of forming the solder bumps 29 is finished, the wiring member 30 is cut (dicing or the like) in a region corresponding to each wiring substrate 1, Thereby, the process of separating the wiring board 1 into pieces is added.

図7は、上記のように製造された配線基板1に半導体チップ40を実装した状態を示している。同図に示す例では、半導体チップ40はポスト状端子40aを外部接続端子としており、このポスト状端子40aを第1の接続端子C1として機能する曲面凸状接続パッド18に接続した構成としている。   FIG. 7 shows a state in which the semiconductor chip 40 is mounted on the wiring board 1 manufactured as described above. In the example shown in the figure, the semiconductor chip 40 has a post-like terminal 40a as an external connection terminal, and the post-like terminal 40a is connected to the curved convex connection pad 18 functioning as the first connection terminal C1.

この接続状態で、ポスト状端子40aの先端部は曲面凸状接続パッド18の上面と接触しており、またポスト状端子40aと曲面凸状接続パッド18ははんだバンプ29によりはんだ付けされている。更に、半導体チップ40と第1絶縁層20との間にはアンダーフィル樹脂41が充填された構成とされている。尚、第4配線層18cは、配線基板1を例えばマザーボード(図示せず)等に実装するときの外部接続端子(第2の接続端子C2)として機能する。   In this connected state, the tip of the post-shaped terminal 40 a is in contact with the upper surface of the curved convex connection pad 18, and the post-shaped terminal 40 a and the curved convex connection pad 18 are soldered by solder bumps 29. Furthermore, the underfill resin 41 is filled between the semiconductor chip 40 and the first insulating layer 20. The fourth wiring layer 18c functions as an external connection terminal (second connection terminal C2) when the wiring board 1 is mounted on, for example, a mother board (not shown).

図8は、ポスト状端子40aと曲面凸状接続パッド18との接合位置を拡大して示す図である。ポスト状端子40aの下端部は、同図に示すように、通常は平坦面となっている。これに対し、本実施形態に係る製造方法により製造される配線基板1は、曲面凸状接続パッド18のポスト状端子40aと接触する形状が平坦ではなく曲面形状となっている。   FIG. 8 is an enlarged view showing the joint position between the post-like terminal 40a and the curved convex connection pad 18. As shown in FIG. The lower end of the post-like terminal 40a is usually a flat surface as shown in the figure. On the other hand, in the wiring board 1 manufactured by the manufacturing method according to the present embodiment, the shape of the curved convex connection pad 18 that contacts the post terminals 40a is not flat but curved.

具体的には、本実施形態では曲面凸状接続パッド18の先端形状が球面状の曲面を有した凸形状となっている。このため、ポスト状端子40aと曲面凸状接続パッド18は、図8に矢印P1で示す点でのみ接触(即ち、点接触)することとなる。   Specifically, in the present embodiment, the tip shape of the curved convex connection pad 18 is a convex shape having a spherical curved surface. For this reason, the post-like terminal 40a and the curved convex connection pad 18 come into contact (that is, point contact) only at the point indicated by the arrow P1 in FIG.

また、このようにポスト状端子40aと曲面凸状接続パッド18が点P1において点接触することにより、この点P1の周囲にはポスト状端子40aの底面と曲面凸状接続パッド18の表面との間に離間領域(図中、矢印P2で示す)が形成される。そして、この矢印P2で示す離間領域には、はんだ(はんだバンプ29)が進入する。   Further, when the post-like terminal 40a and the curved convex connection pad 18 are in point contact at the point P1, the bottom of the post-like terminal 40a and the surface of the curved convex connection pad 18 are formed around the point P1. A separation region (indicated by an arrow P2 in the figure) is formed between them. Then, solder (solder bump 29) enters the separation region indicated by the arrow P2.

よって、ポスト状端子40aと曲面凸状接続パッド18が直接接触するのは点P1のみであり、この点P1以外のポスト状端子40aの底面と曲面凸状接続パッド18の表面とが対向する部分では、曲面凸状接続パッド18とポスト状端子40aとの間にはんだが介在した構成となっている。はんだは、曲面凸状接続パッド18(銅が主材料)及びポスト状端子40a(例えば銅合金)の材料よりもやわらかい。   Therefore, the post-shaped terminal 40a and the curved convex connection pad 18 are in direct contact only at the point P1, and the bottom surface of the post-shaped terminal 40a other than the point P1 and the surface of the curved convex connection pad 18 face each other. In the configuration, solder is interposed between the curved convex connection pad 18 and the post terminal 40a. The solder is softer than the material of the curved convex connection pad 18 (copper is the main material) and the post terminal 40a (for example, copper alloy).

従って、曲面凸状接続パッド18とポスト状端子40aとの間にはんだが介在することにより、このはんだが一種の緩衝材としての機能を奏する。これにより、例えば配線基板1と半導体チップ40との熱膨張率の相違等に起因して曲面凸状接続パッド18とポスト状端子40aとの接合位置に応力が印加されたいとしても、この応力は曲面凸状接続パッド18とポスト状端子40aとの間に介在するはんだが変形することにより吸収される。   Therefore, when the solder is interposed between the curved convex connection pad 18 and the post-like terminal 40a, the solder functions as a kind of cushioning material. Thereby, even if it is desired to apply a stress to the joint position between the curved convex connection pad 18 and the post-like terminal 40a due to, for example, a difference in thermal expansion coefficient between the wiring board 1 and the semiconductor chip 40, the stress is The solder interposed between the curved convex connection pad 18 and the post terminal 40a is absorbed by deformation.

よって、配線基板1と半導体チップ40との間に発生する機械的ストレスを軽減することができ、曲面凸状接続パッド18とポスト状端子40aとの接合信頼性を高めることができる。また、はんだバンプ29の曲面凸状接続パッド18及びポスト状端子40aとの接触面積が増大するため、曲面凸状接続パッド18とポスト状端子40aとの接合強度を高めることができる。   Therefore, the mechanical stress generated between the wiring substrate 1 and the semiconductor chip 40 can be reduced, and the bonding reliability between the curved convex connection pad 18 and the post-like terminal 40a can be improved. Further, since the contact area of the solder bump 29 with the curved convex connection pad 18 and the post terminal 40a is increased, the bonding strength between the curved convex connection pad 18 and the post terminal 40a can be increased.

図9は、半導体チップ40を配線基板1に実装する際の他の実装構造を示している。即ち、図7を用いて先に説明した半導体チップ40を配線基板1に実装する構造では、第1の接続端子C1である曲面凸状接続パッド18に半導体チップ40を実装した例を示した。これに対して図9に示す実装構造では、ボール状端子40bを用いて配線基板1の第4配線層18c(接続端子C2)に半導体チップ40を接続すると共に、配線基板1をマザーボード(図示せず)に実装するための接続端子C1として曲面凸状接続パッド18を用いる構成とした。   FIG. 9 shows another mounting structure when the semiconductor chip 40 is mounted on the wiring board 1. That is, in the structure in which the semiconductor chip 40 described above with reference to FIG. 7 is mounted on the wiring board 1, the example in which the semiconductor chip 40 is mounted on the curved convex connection pad 18 that is the first connection terminal C <b> 1 is shown. On the other hand, in the mounting structure shown in FIG. 9, the semiconductor chip 40 is connected to the fourth wiring layer 18c (connection terminal C2) of the wiring board 1 using the ball-shaped terminals 40b, and the wiring board 1 is connected to the mother board (not shown). The curved convex connection pad 18 is used as the connection terminal C1 to be mounted on.

図9(A)は、曲面凸状接続パッド18にはんだバンプ29を配設した例を示している。また、図9(B)は曲面凸状接続パッド18にリードピン45を配設した例を示している。   FIG. 9A shows an example in which solder bumps 29 are provided on the curved convex connection pads 18. FIG. 9B shows an example in which the lead pins 45 are disposed on the curved convex connection pads 18.

リードピン45は、曲面凸状接続パッド18と接合されるヘッド部45aと、このヘッド部45aから下方に延出するピン部45bとにより構成される。また、曲面凸状接続パッド18とヘッド部45aは、はんだ46を用いて接合される。この際、曲面凸状接続パッド18は表面が曲面とされているため、はんだ46との接合面背かが増加し、よってリードピン45と曲面凸状接続パッド18との接合強度を高めることができる。   The lead pin 45 includes a head portion 45a joined to the curved convex connection pad 18, and a pin portion 45b extending downward from the head portion 45a. Further, the curved convex connection pad 18 and the head portion 45 a are joined using the solder 46. At this time, since the curved convex connection pad 18 has a curved surface, the back of the joint surface with the solder 46 increases, so that the bonding strength between the lead pin 45 and the curved convex connection pad 18 can be increased. .

上記のように、配線基板1に形成される曲面凸状接続パッド18は、必ずしも半導体チップ40との接続に限定的にしようされるものではなく、マザーボード等の外部装置と配線基板1とを接続する外部接続端子としても用いることが可能である。この場合、曲面凸状接続パッド18自体が球面状に既に突出した構成であるため、使用するはんだバンプ29の量を削減することができる。   As described above, the curved convex connection pad 18 formed on the wiring substrate 1 is not necessarily limited to the connection with the semiconductor chip 40, and connects the external device such as a mother board and the wiring substrate 1. It can also be used as an external connection terminal. In this case, since the curved convex connection pad 18 itself has already protruded into a spherical shape, the amount of solder bumps 29 to be used can be reduced.

図10は、上記した第1実施形態に係る配線基板1の製造方法の変形例により製造された配線基板1を示している。上記した配線基板1の製造方法では、図5(B)を用いて説明した工程において、銅箔12を完全に除去することとした。これに対して、本変形例に係る製造方法では、銅箔12を完全に除去するのではなく、半導体チップ40の実装エリア以外の銅箔12は除去せずに枠状に残す構成したことを特徴としている。   FIG. 10 shows the wiring board 1 manufactured by a modification of the manufacturing method of the wiring board 1 according to the first embodiment. In the manufacturing method of the wiring board 1 described above, the copper foil 12 is completely removed in the step described with reference to FIG. On the other hand, in the manufacturing method according to the present modification, the copper foil 12 is not completely removed, but the copper foil 12 other than the mounting area of the semiconductor chip 40 is left in a frame shape without being removed. It is a feature.

この枠状の銅箔12は、図5(A)の処理により得られた配線部材30に対し、半導体チップ40の実装エリアのみを露出させたエッチングレジスト材を銅箔12上に形成し、これを用いて銅箔12の前記実装エリアのエッチングを行い、その後にエッチングレジスト材を除去することにより得ることができる。このようにした半導体チップ40の実装エリアの外周に残存するよう形成された銅箔12はスティフナーとして機能し、よって配線基板1の機械的な強度を高めることができる。
(本発明の第1参考例)
次に、図11及び図12を用いて、本発明の第1参考例に係る配線基板の製造方法について説明する。尚、図11及び図12において、図1〜図10に示した構成と対応する構成については同一符号を付してその説明を省略する。
The frame-shaped copper foil 12 is formed by forming an etching resist material on the copper foil 12 in which only the mounting area of the semiconductor chip 40 is exposed with respect to the wiring member 30 obtained by the process of FIG. Can be obtained by etching the mounting area of the copper foil 12 and then removing the etching resist material. The copper foil 12 formed so as to remain on the outer periphery of the mounting area of the semiconductor chip 40 as described above functions as a stiffener, so that the mechanical strength of the wiring board 1 can be increased.
(First reference example of the present invention)
Next, a method for manufacturing a wiring board according to a first reference example of the present invention will be described with reference to FIGS. 11 and 12, the same reference numerals are given to the components corresponding to those shown in FIGS. 1 to 10, and the description thereof is omitted.

図11(A)は、一対の銅箔12を接着剤11により接合した構成の支持体10に対し、レジスト膜16が形成された状態を示している。この図11(A)に示す状態は、図1(C)に示した状態と対応している。   FIG. 11A shows a state in which a resist film 16 is formed on the support 10 having a configuration in which a pair of copper foils 12 are joined by an adhesive 11. The state shown in FIG. 11A corresponds to the state shown in FIG.

図1(C)に示す例では、レジスト膜16に単に開口部16Xを形成したのみの構成としていた。これに対して本参考例では、開口部16Xの内部にリング状パターン16Yを形成したことを特徴としている。   In the example shown in FIG. 1C, the resist film 16 is simply formed with the opening 16X. On the other hand, the present reference example is characterized in that a ring-shaped pattern 16Y is formed inside the opening 16X.

このリング状パターン16Yはレジスト膜16と一体的に形成されており、レジスト膜16に開口部16Xを形成する際に同時に形成されるものである。尚、本参考例では、開口部16X内に形成するパターンとしてリング状パターン16Yを用いた例を示したが、パターン16Yの形状はリング状に限定されるものではなく、種々の形状とすることが可能である。   The ring-shaped pattern 16Y is formed integrally with the resist film 16, and is formed at the same time when the opening 16X is formed in the resist film 16. In this reference example, the ring-shaped pattern 16Y is used as the pattern formed in the opening 16X. However, the shape of the pattern 16Y is not limited to the ring shape, and may be various shapes. Is possible.

このように銅箔12上に開口部16X及びリング状パターン16Yが形成されたレジスト膜16が形成された支持体10は、図2に示したと同様のエッチング装置に送り込まれ、シャワーノズル19から噴射されるエッチング液により開口部16Xから露出した銅箔12に対してエッチングが行われる。   Thus, the support 10 on which the resist film 16 having the openings 16X and the ring-shaped pattern 16Y formed on the copper foil 12 is fed into an etching apparatus similar to that shown in FIG. Etching is performed on the copper foil 12 exposed from the opening 16X by the etching solution.

図11(B)は、銅箔12に対するエッチング処理が終了した状態を示している。前記のようにシャワーノズル19からのエッチング液は、レジスト膜16に形成された開口部16Xを介して銅箔12に噴射され、よって銅箔12はこのエッチング液によりエッチングされる。   FIG. 11B shows a state in which the etching process for the copper foil 12 has been completed. As described above, the etchant from the shower nozzle 19 is sprayed onto the copper foil 12 through the opening 16X formed in the resist film 16, and thus the copper foil 12 is etched by this etchant.

この際、銅箔12のエッチング量はエッチング液の噴射される量が多い部位ほどエッチング量が多く、噴射される量が少ない部位ではエッチング量が少なくなる。本参考例において開口部16X内に形成したリング状パターン16Yは、シャワーノズル19からのエッチング液が銅箔12に噴射されるのを阻害する機能を奏する。このため、銅箔12のリング状パターン16Yと対向する位置は、開口部16X内の他の部位に比べてエッチング量が少ないため凸部14aが形成される。従って本参考例では、銅箔12の開口部16Xと対向する位置には、凹凸部14が形成される。   At this time, the etching amount of the copper foil 12 is larger at the portion where the amount of the etching solution is sprayed, and the etching amount is small at the portion where the amount of spraying is small. In this reference example, the ring-shaped pattern 16Y formed in the opening 16X has a function of inhibiting the etching solution from the shower nozzle 19 from being sprayed onto the copper foil 12. For this reason, since the etching amount is less at the position facing the ring-shaped pattern 16Y of the copper foil 12 than at other portions in the opening 16X, the convex portion 14a is formed. Therefore, in this reference example, the concavo-convex portion 14 is formed at a position facing the opening 16X of the copper foil 12.

このように銅箔12に凹凸部14が形成されると、銅箔12をめっき給電層に利用する電解めっきにより、図11(C)に示すように凹凸部14上には凹凸状接続パッド28が形成される。この凹凸状接続パッド28は、レジスト膜16に形成された開口部16X内に形成されており、パッド表面めっき層25とパッド本体26とにより構成されている。   When the concavo-convex portion 14 is formed on the copper foil 12 in this manner, the concavo-convex connection pad 28 is formed on the concavo-convex portion 14 as shown in FIG. 11C by electrolytic plating using the copper foil 12 as a plating power feeding layer. Is formed. The uneven connection pad 28 is formed in the opening 16 </ b> X formed in the resist film 16, and includes a pad surface plating layer 25 and a pad body 26.

パッド表面めっき層25は図12(A)に拡大して示すように、Au膜25a,Pd膜25b,Ni膜25cにより形成されている。よって本参考例においても、凹凸状接続パッド28を形成するには、先ずAu膜25a,Pd膜25b,Ni膜25cを順にめっきすることによりパッド表面めっき層25を形成し、続いてこのパッド表面めっき層25上にCuからなるパッド本体26をめっきにより形成する。   The pad surface plating layer 25 is formed of an Au film 25a, a Pd film 25b, and a Ni film 25c as shown in an enlarged view in FIG. Therefore, also in this reference example, in order to form the uneven connection pad 28, the pad surface plating layer 25 is first formed by sequentially plating the Au film 25a, the Pd film 25b, and the Ni film 25c, and then the pad surface. A pad body 26 made of Cu is formed on the plating layer 25 by plating.

このように銅箔12の凹凸部14上に凹凸状接続パッド28が形成されると、上記した実施形態で図3(B)〜図6を用いて説明した各製造工程が実施され、配線基板1Aが製造される。尚、図3(B)〜図6で実施される製造工程の各処理は上記した実施形態で説明したのと同一処理であるため、その説明は省略するものとする。   Thus, when the uneven | corrugated connection pad 28 is formed on the uneven | corrugated | grooved part 14 of the copper foil 12, each manufacturing process demonstrated using FIG. 3 (B)-FIG. 1A is manufactured. Each process of the manufacturing process performed in FIGS. 3B to 6 is the same process as that described in the above-described embodiment, and the description thereof will be omitted.

図12(A)は、第1絶縁層20から露出した凹凸状接続パッド28を拡大して示している。同図に示すように、凹凸状接続パッド28の表面形状は、図11(B)に示した凹凸部14の形状を転写した形状となっており、その形状は凸状とされた球面状の曲面の一部に凹部が部分的に形成された形状とされている。具体的には、凹凸状接続パッド28の配線基板表面(第1絶縁層20の表面)から露出する部分に凹凸形状を有した曲面部28aが形成され、この曲面部28aの表面にパッド表面めっき層25が形成された構成となっている。   FIG. 12A shows an enlarged view of the uneven connection pad 28 exposed from the first insulating layer 20. As shown in the figure, the surface shape of the concavo-convex connection pad 28 is a shape obtained by transferring the shape of the concavo-convex portion 14 shown in FIG. 11B, and the shape is a convex spherical shape. The concave portion is partially formed on a part of the curved surface. Specifically, a curved surface portion 28a having a concavo-convex shape is formed in a portion exposed from the surface of the wiring board (surface of the first insulating layer 20) of the concavo-convex connection pad 28, and the pad surface plating is formed on the surface of the curved surface portion 28a. The layer 25 is formed.

図12(B)は、第1参考例に係る製造方法により製造された配線基板1Aに半導体チップ40が実装された状態を示している。同図に示す例では、半導体チップ40にはんだからなるボール状端子40bが設けられており、このボール状端子40bを配線基板1Aの凹凸状接続パッド28に接合している。   FIG. 12B shows a state in which the semiconductor chip 40 is mounted on the wiring board 1A manufactured by the manufacturing method according to the first reference example. In the example shown in the figure, ball-shaped terminals 40b made of solder are provided on the semiconductor chip 40, and the ball-shaped terminals 40b are joined to the uneven connection pads 28 of the wiring board 1A.

前記のように凹凸状接続パッド28の表面は球面状の曲面の一部に凹部が部分的に形成された形状、換言すると表面に凹凸が形成された形状となっている。このため、ボール状端子40bと接する凹凸状接続パッド28の表面積は凹凸が存在しない構成に比べて増大し、よってボール状端子40bと凹凸状接続パッド28との接合強度を高めることができる。従って、本参考例により製造される配線基板1Aにおいても、これに実装される半導体チップ40(電子装置)との機械的及び電気的な接続性を高めることができる。
(本発明の第2参考例)
次に、本発明の第2参考例について説明する。図13及び図14は、本発明の第2参考例に係る配線基板の製造方法を示している。尚、図13及び図14において、図1〜図12に示した構成と対応する構成については同一符号を付してその説明を省略する。
As described above, the surface of the concavo-convex connection pad 28 has a shape in which a concave portion is partially formed on a part of a spherical curved surface, in other words, a shape in which concavo-convex is formed on the surface. For this reason, the surface area of the concavo-convex connection pad 28 in contact with the ball-shaped terminal 40b is increased as compared with a configuration in which there is no concavo-convex, and thus the bonding strength between the ball-shaped terminal 40b and the concavo-convex connection pad 28 can be increased. Therefore, also in the wiring board 1A manufactured according to this reference example, mechanical and electrical connectivity with the semiconductor chip 40 (electronic device) mounted thereon can be improved.
(Second reference example of the present invention)
Next, a second reference example of the present invention will be described. 13 and 14 show a method of manufacturing a wiring board according to a second reference example of the present invention. 13 and 14, the same reference numerals are given to the components corresponding to those shown in FIGS. 1 to 12, and the description thereof is omitted.

図13(A)は、一対の銅箔12が接着剤11により接着された支持体10に対し、レジスト膜16が形成された状態を示している。この図11(A)に示す状態は、図1(C)に示した状態と対応している。   FIG. 13A shows a state in which a resist film 16 is formed on the support 10 in which the pair of copper foils 12 are bonded by the adhesive 11. The state shown in FIG. 11A corresponds to the state shown in FIG.

前記した実施形態及び第1参考例では、レジスト膜16をエッチングレジストとして使用し、銅箔12にエッチング処理を行うことにより、この銅箔12上に形成さる曲面凸状接続パッド18及び凹凸状接続パッド28の表面形状を平坦ではない曲面状の凹部及び凸部を有した形状とする方法を用いた。   In the above-described embodiment and the first reference example, by using the resist film 16 as an etching resist and performing an etching process on the copper foil 12, the curved convex connection pad 18 and the concave / convex connection formed on the copper foil 12 are performed. A method was used in which the surface shape of the pad 28 is a shape having uneven concave portions and convex portions that are not flat.

これに対して本参考例では、レジスト膜16をめっきレジストとして使用し、銅箔12に銅めっきにより曲面状凸部15を形成したことを特徴としている。図13(B)は、銅箔12にめっきを行うことにより曲面状凸部15を形成した状態を示している。   On the other hand, the present reference example is characterized in that the resist film 16 is used as a plating resist and the curved convex portion 15 is formed on the copper foil 12 by copper plating. FIG. 13B shows a state in which the curved convex portion 15 is formed by plating the copper foil 12.

このめっき法としては、例えば特開2001−291954に開示された方法を用いることが望ましい。このめっき方法では、電流密度を10〜20パーセント増加(1.1〜1.2A/dm2)とすることで、開口部16X内の平らな銅箔12上に曲面状凸部15を形成することができる。この方法を用いることにより、曲面状凸部15の表面は球面状の曲面となり、また外側に向け凸となる形状となる。 As this plating method, for example, it is desirable to use a method disclosed in JP-A-2001-291554. In this plating method, by increasing the current density by 10 to 20 percent (1.1 to 1.2 A / dm 2 ), the curved convex portion 15 can be formed on the flat copper foil 12 in the opening portion 16X. . By using this method, the surface of the curved convex portion 15 becomes a spherical curved surface and has a convex shape toward the outside.

尚、後の工程において曲面状凸部15は銅箔12と共にエッチングにより除去される。このため、上記のめっき法で形成される曲面状凸部15の材質は、銅箔12がエッチングにより除去される際、同時にエッチングされる材質を選定することが望ましい。   In the subsequent step, the curved convex portion 15 is removed together with the copper foil 12 by etching. For this reason, it is desirable that the material of the curved convex portion 15 formed by the above plating method is a material that is simultaneously etched when the copper foil 12 is removed by etching.

このように銅箔12に曲面状凸部15が形成されると、銅箔12をめっき給電層に利用する電解めっきにより、図13(C)に示すよう曲面状凸部15上には曲面凹状接続パッド38が形成される。この曲面凹状接続パッド38は、レジスト膜16に形成された開口部16X内に形成されており、パッド表面めっき層25とパッド本体26とにより構成されている。本参考例においても、曲面凹状接続パッド38を形成するには、先ずAu膜25a,Pd膜25b,Ni膜25cを順にめっきすることによりパッド表面めっき層25を形成し、続いてこのパッド表面めっき層25上にCuからなるパッド本体26をめっきにより形成する。   Thus, when the curved convex part 15 is formed in the copper foil 12, the curved convex part 15 is formed on the curved convex part 15 as shown in FIG. 13C by electrolytic plating using the copper foil 12 as a plating power supply layer. A connection pad 38 is formed. The curved concave connection pad 38 is formed in the opening 16X formed in the resist film 16, and is composed of the pad surface plating layer 25 and the pad body 26. Also in this reference example, in order to form the curved concave connection pad 38, first, the pad surface plating layer 25 is formed by sequentially plating the Au film 25a, the Pd film 25b, and the Ni film 25c, and then the pad surface plating. A pad body 26 made of Cu is formed on the layer 25 by plating.

このように銅箔12の曲面状凸部15上に曲面凹状接続パッド38が形成されると、上記した実施形態で説明した図3(B)〜図6を用いて説明した各製造工程が実施され、配線基板1Bが製造される。この際、本参考例では曲面状凸部15が銅箔12の表面よりも突出した構成であるため、図4(B)及び図5(A)で説明した支持体10から配線部材30を分離する工程を実施し、その後に銅箔12を除去すると、曲面状凸部15も除去される。このため、各曲面凹状接続パッド38は図14(A)に示すように窪んだ凹状のパッド形状となる。   When the curved concave connection pad 38 is formed on the curved convex portion 15 of the copper foil 12 as described above, each manufacturing process described with reference to FIGS. 3B to 6 described in the above embodiment is performed. Then, the wiring board 1B is manufactured. At this time, in the present reference example, the curved convex portion 15 is configured to protrude from the surface of the copper foil 12, so that the wiring member 30 is separated from the support 10 described with reference to FIGS. 4 (B) and 5 (A). When the copper foil 12 is subsequently removed, the curved convex portion 15 is also removed. For this reason, each curved concave connection pad 38 has a concave pad shape as shown in FIG.

曲面凹状接続パッド38の具体的な形状は、曲面凹状接続パッド38の配線基板表面(第1絶縁層20の表面)から露出する部分に窪んだ形状の曲面部38aが形成され、この曲面部38aの表面にパッド表面めっき層25が形成された構成となる。   A specific shape of the curved concave connection pad 38 is that a curved surface portion 38a having a concave shape is formed on a portion of the curved concave connection pad 38 exposed from the surface of the wiring board (the surface of the first insulating layer 20). The pad surface plating layer 25 is formed on the surface.

尚、前記のようにめっき法で形成される曲面状凸部15の材質は、銅箔12がエッチングにより除去される際、同時にエッチングされる材質を選定することが望ましい。しかしながら、曲面状凸部15の材質を銅箔12と異なる材質とし、銅箔12をエッチング液(第1のエッチング液)により除去した後、銅箔12のエッチング液とは異なる曲面状凸部15の材質をエッチングし得るエッチング液(第2のエッチング液)により除去することも可能である。   As described above, it is desirable that the material of the curved convex portion 15 formed by the plating method is a material that is simultaneously etched when the copper foil 12 is removed by etching. However, the curved convex portion 15 is made of a material different from that of the copper foil 12, and after removing the copper foil 12 with the etching solution (first etching solution), the curved convex portion 15 different from the etching solution of the copper foil 12. It is also possible to remove the material with an etchant (second etchant) capable of etching.

このように銅箔12が除去された曲面凹状接続パッド38には、図14(B)に示すようにはんだボール29aが搭載され、その後にリフロー処理を実施することにより、図14(C)に示すようなはんだバンプ29が接合した曲面凹状接続パッド38が形成される。   The curved concave connection pad 38 from which the copper foil 12 has been removed is mounted with solder balls 29a as shown in FIG. 14 (B), and then a reflow process is performed, so that FIG. A curved concave connection pad 38 to which solder bumps 29 are joined as shown is formed.

このはんだバンプ29を形成する際、曲面凹状接続パッド38は球面状の凹形状を有しているため、はんだボール29aは曲面凹状接続パッド38の中央位置にセルフアライメントされ、よってはんだボール29aの位置決めを容易に行うことができる。また、曲面凹状接続パッド38とはんだバンプ29との接合面積を増大することができ、はんだバンプ29と曲面凹状接続パッド38との接合信頼性を高めることができる。図14(D)は、本参考例に係る製造方法により製造された配線基板1Bに半導体チップ40が実装された状態を示している。   When the solder bump 29 is formed, the curved concave connection pad 38 has a spherical concave shape, so that the solder ball 29a is self-aligned at the center of the curved concave connection pad 38, and thus the positioning of the solder ball 29a. Can be easily performed. In addition, the bonding area between the curved concave connection pad 38 and the solder bump 29 can be increased, and the bonding reliability between the solder bump 29 and the curved concave connection pad 38 can be increased. FIG. 14D shows a state in which the semiconductor chip 40 is mounted on the wiring board 1B manufactured by the manufacturing method according to this reference example.

尚、上記した参考例では、曲面凹状接続パッド38にはんだバンプ29を形成した例について説明したが、曲面凹状接続パッド38にはんだバンプ29を形成せず、半導体チップ40側にはんだボールを搭載した構成としてもよい。この構成では、前記のように半導体チップ40側に配設されたはんだボールが曲面凹状接続パッド38によりセルフアライメントされるため、配線基板1Bに対する半導体チップ40の位置決めを容易に行うことができる。   In the above reference example, the solder bump 29 is formed on the curved concave connection pad 38, but the solder bump 29 is not formed on the curved concave connection pad 38, and a solder ball is mounted on the semiconductor chip 40 side. It is good also as a structure. In this configuration, since the solder balls disposed on the semiconductor chip 40 side are self-aligned by the curved concave connection pads 38 as described above, the semiconductor chip 40 can be easily positioned with respect to the wiring board 1B.

以上、本発明の好ましい実施形態について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments described above, and various modifications are possible within the scope of the gist of the present invention described in the claims. It can be modified and changed.

具体的には、一対の銅箔12をプリプレグ(仮基板)を介して配設すると共に、その外縁部のみを接着することにより支持体として機能する複合体を形成し、この複合体の両面にビルドアップ配線層を形成する構成としてもよい。また、一枚の銅箔(支持体)の片面のみにビルドアップ配線層を形成する構成としてもよい。   Specifically, a pair of copper foils 12 are disposed via a prepreg (temporary substrate), and a composite functioning as a support is formed by adhering only the outer edge, and both sides of the composite are formed. A build-up wiring layer may be formed. Moreover, it is good also as a structure which forms a buildup wiring layer only in the single side | surface of one copper foil (support body).

図1(A)〜(C)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その1)である。1A to 1C are cross-sectional views (part 1) for explaining a method of manufacturing a wiring board according to an embodiment of the present invention. 図2(A)及び(B)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その2)である。2A and 2B are cross-sectional views (part 2) for explaining the method of manufacturing the wiring board according to the embodiment of the present invention. 図3(A)〜(E)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その3)である。3A to 3E are cross-sectional views (part 3) for explaining the method of manufacturing the wiring board according to the embodiment of the present invention. 図4(A)及び(B)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その4)である。4A and 4B are cross-sectional views (part 4) for explaining the method of manufacturing the wiring board according to the embodiment of the present invention. 図5(A)〜(C)は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その5)である。5A to 5C are cross-sectional views (No. 5) for explaining the method of manufacturing the wiring board according to the embodiment of the invention. 図6は、本発明の一実施形態の配線基板の製造方法を説明するための断面図(その6)である。FIG. 6 is a sectional view (No. 6) for explaining the method of manufacturing the wiring board according to the embodiment of the invention. 図7は、本発明の一実施形態の配線基板の製造方法により製造された配線基板に半導体チップを搭載した状態を示す断面図(その1)である。FIG. 7 is a cross-sectional view (No. 1) showing a state in which a semiconductor chip is mounted on a wiring board manufactured by the wiring board manufacturing method of one embodiment of the present invention. 図8は、図7において曲面凸状パッドとポスト状端子との接合位置を拡大して示す図である。FIG. 8 is an enlarged view showing the joint position between the curved convex pad and the post-like terminal in FIG. 図9(A),(B)は、本発明の一実施形態の配線基板の製造方法により製造された配線基板に半導体チップを搭載した状態を示す断面図(その2)である。9A and 9B are cross-sectional views (part 2) showing a state in which a semiconductor chip is mounted on a wiring board manufactured by the method for manufacturing a wiring board according to an embodiment of the present invention. 図10は、本発明の一実施形態の変形例である配線基板の製造方法により製造された配線基板に半導体チップを搭載した状態を示す断面図である。FIG. 10 is a cross-sectional view showing a state in which a semiconductor chip is mounted on a wiring board manufactured by a method of manufacturing a wiring board, which is a modification of the embodiment of the present invention. 図11(A)〜(C)は、本発明の第1参考例の配線基板の製造方法を説明するための断面図(その1)である。11A to 11C are cross-sectional views (No. 1) for explaining the method for manufacturing the wiring board of the first reference example of the present invention. 図12(A)及び(B)は、本発明の第1参考例の配線基板の製造方法を説明するための断面図(その2)である。12A and 12B are cross-sectional views (part 2) for explaining the method of manufacturing the wiring board according to the first reference example of the invention. 図11(A)〜(C)は、本発明の第2参考例の配線基板の製造方法を説明するための断面図(その1)である。11A to 11C are cross-sectional views (No. 1) for explaining the method of manufacturing the wiring board according to the second reference example of the invention. 図12(A)〜(D)は、本発明の第2参考例の配線基板の製造方法を説明するための断面図(その2)である。12A to 12D are cross-sectional views (part 2) for explaining the method of manufacturing the wiring board according to the second reference example of the present invention.

符号の説明Explanation of symbols

1,1A,1B 配線基板
10 支持体
12 銅箔
13 曲面状凹部
14 凹凸部
15 曲面状凸部
16 レジスト膜
16X 開口部
16Y リング状パターン
18 曲面凸状パッド
18a 第2配線層
18b 第3配線層
18c 第4配線層
19 シャワーノズル
20 第1絶縁層
22 ソルダーレジスト
25 パッド表面めっき層
26 パッド本体
28 凹凸状パッド
29 はんだバンプ
30 配線部材
38 曲面凹状パッド
40 半導体チップ
A 配線形成領域
B 外周部
1, 1A, 1B Wiring board 10 Support 12 Copper foil 13 Curved concave portion 14 Convex portion 15 Curved convex portion 16 Resist film 16X Opening portion 16Y Ring-shaped pattern 18 Curved convex pad 18a Second wiring layer 18b Third wiring layer 18c 4th wiring layer 19 Shower nozzle 20 1st insulating layer 22 Solder resist 25 Pad surface plating layer 26 Pad main body 28 Uneven pad 29 Solder bump 30 Wiring member 38 Curved concave pad 40 Semiconductor chip A Wiring formation area B Outer peripheral part

Claims (6)

半導体チップを搭載した配線基板の製造方法であって、
支持体の表面で、配線基板の接続パッドの形成位置と対応する位置に窪んだ凹状の曲面を形成する工程と、
前記支持体の窪んだ凹状の曲面部分に、パッド本体を形成する工程と、
前記支持体上に、配線層と絶縁層を積層した配線部材を形成する工程と、
前記配線部材から前記支持体を除去することにより、前記支持体に形成された凹状の曲面に対応し基板表面から突出した曲面形状を有する接続パッドを形成する工程と、
前記半導体チップの外部接続端子となるポスト状端子を前記接続パッドにはんだ付けする工程とを有しており、
前記配線部材を形成する工程が、前記絶縁層に、前記パッド本体を露出するビアホールを形成する工程と、
前記絶縁層上に、前記ビアホールを介して前記接続パッドを電気的に接続する配線層を形成する工程とを含むことを特徴とする配線基板の製造方法。
A method of manufacturing a wiring board on which a semiconductor chip is mounted,
Forming a concave curved surface that is recessed at a position corresponding to the formation position of the connection pad of the wiring board on the surface of the support;
Forming a pad body on the concave curved surface portion of the support;
Forming a wiring member in which a wiring layer and an insulating layer are laminated on the support;
Forming a connection pad having a curved shape protruding from the substrate surface corresponding to the concave curved surface formed on the support by removing the support from the wiring member;
Soldering post-like terminals that serve as external connection terminals of the semiconductor chip to the connection pads;
Forming the wiring member includes forming a via hole in the insulating layer to expose the pad body ;
Forming a wiring layer for electrically connecting the connection pads through the via holes on the insulating layer.
記支持体の窪んだ凹状の曲面部にパッド表面めっき層を形成する工程と、前記パッド表面めっき層上に前記パッド本体を形成する工程とを含むことを特徴とする請求項に記載の配線基板の製造方法。 Forming a pad surface plating layer on the curved surface of the concave recessed front Symbol support, according to claim 1, characterized in that a step of forming the pad body to the pad surface plated layer A method for manufacturing a wiring board. 前記接続パッドの形成を、前記支持体を給電層とする電解めっきにより行うことを特徴とする請求項1又は2のいずれか1項に記載の配線基板の製造方法。 The formation of the connection pads, method of manufacturing a wiring board according to any one of claims 1 or 2, characterized in that the electrolytic plating of the support as a power feeding layer. 配線層と絶縁層が積層された配線部材と、
前記配線層に接続されており、基板表面から突出すると共にその表面が曲面形状とされ
た接続パッドと、
半導体チップとを有する配線基板であって、
前記接続パッドがめっきからなり
前記配線部材がめっきからなる前記配線層と樹脂からなる前記絶縁層とが積層されてなり、
前記配線基板表面を形成する最外層の絶縁層に前記接続パッドが設けられており、
前記接続パッドは、前記最外層の絶縁層表面から露出し且つ前記最外層の絶縁層表面から突出した曲面状の第1の面と、前記最外層の絶縁層に埋設した該第1の面の反対側の第2の面とを有し、
前記第2の面と前記配線層とが前記最外層の絶縁層中に設けられたビアホールを介して接続されており、
前記半導体チップの外部接続端子となるポスト状端子を前記接続パッドにはんだ付けし
てなる構成の配線基板。
A wiring member in which a wiring layer and an insulating layer are laminated;
A connection pad connected to the wiring layer, protruding from the substrate surface and having a curved surface on the surface;
A wiring board having a semiconductor chip,
The connection pad is made of plating ,
The wiring member is formed by laminating the wiring layer made of plating and the insulating layer made of resin,
The connection pad is provided on the outermost insulating layer forming the wiring board surface,
The connection pad includes a curved first surface exposed from the outermost insulating layer surface and protruding from the outermost insulating layer surface, and the first surface embedded in the outermost insulating layer. An opposite second surface,
The second surface and the wiring layer are connected via a via hole provided in the outermost insulating layer ;
A wiring board having a configuration in which post-like terminals serving as external connection terminals of the semiconductor chip are soldered to the connection pads.
前記第1の面の少なくとも一部がパッド表面めっき層により形成されており、該パッド表面めっき層を介して前記半導体チップのポスト状端子がはんだ付けされてなることを特徴とする請求項記載の配線基板。 5. The semiconductor device according to claim 4 , wherein at least a part of the first surface is formed by a pad surface plating layer, and post terminals of the semiconductor chip are soldered through the pad surface plating layer. Wiring board. 前記接続パッドが、パッド表面めっき層と、銅めっきからなるパッド本体とからなり、
且つ、前記配線層は銅めっきにより形成されてなることを特徴とする請求項4又は5のいずれか一項に記載の配線基板。
The connection pad is composed of a pad surface plating layer and a pad body made of copper plating,
The wiring board according to claim 4 , wherein the wiring layer is formed by copper plating.
JP2008124581A 2008-05-12 2008-05-12 Wiring board manufacturing method and wiring board Active JP5006252B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008124581A JP5006252B2 (en) 2008-05-12 2008-05-12 Wiring board manufacturing method and wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008124581A JP5006252B2 (en) 2008-05-12 2008-05-12 Wiring board manufacturing method and wiring board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007231756A Division JP4213191B1 (en) 2007-09-06 2007-09-06 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2009065116A JP2009065116A (en) 2009-03-26
JP5006252B2 true JP5006252B2 (en) 2012-08-22

Family

ID=40559397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008124581A Active JP5006252B2 (en) 2008-05-12 2008-05-12 Wiring board manufacturing method and wiring board

Country Status (1)

Country Link
JP (1) JP5006252B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140882B1 (en) * 2009-08-31 2012-05-03 삼성전기주식회사 A printed circuit board having a bump and a method of manufacturing the same
JP5924466B2 (en) * 2011-03-07 2016-05-25 セイコーエプソン株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2013026367A (en) * 2011-07-20 2013-02-04 Teramikros Inc Semiconductor device and manufacturing method therefor
WO2016043779A1 (en) 2014-09-19 2016-03-24 Intel Corporation Semiconductor packages with embedded bridge interconnects

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918110A (en) * 1995-06-27 1997-01-17 Matsushita Electric Works Ltd Mounting structure for bag type integrated circuit and production thereof
JPH1041626A (en) * 1996-07-26 1998-02-13 Sumitomo Kinzoku Electro Device:Kk Ceramic multilayered board for flip chip and its manufacture
JP4361826B2 (en) * 2004-04-20 2009-11-11 新光電気工業株式会社 Semiconductor device
JP2006278929A (en) * 2005-03-30 2006-10-12 Shinko Electric Ind Co Ltd Manufacturing method of flexible substrate
JP4551321B2 (en) * 2005-07-21 2010-09-29 新光電気工業株式会社 Electronic component mounting structure and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009065116A (en) 2009-03-26

Similar Documents

Publication Publication Date Title
JP4213191B1 (en) Wiring board manufacturing method
KR101344800B1 (en) Wiring board and semiconductor device
JP4897281B2 (en) Wiring board manufacturing method and electronic component mounting structure manufacturing method
JP4334005B2 (en) Wiring board manufacturing method and electronic component mounting structure manufacturing method
JP5339928B2 (en) Wiring board and manufacturing method thereof
JP4541763B2 (en) Circuit board manufacturing method
JP4866268B2 (en) Wiring board manufacturing method and electronic component device manufacturing method
US8458900B2 (en) Wiring substrate having columnar protruding part
JP5306634B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD
JP4980295B2 (en) Wiring substrate manufacturing method and semiconductor device manufacturing method
JP4635033B2 (en) Wiring board manufacturing method and electronic component mounting structure manufacturing method
KR20090035452A (en) Wiring b0ard and method of manufacturing the same
JP6691451B2 (en) Wiring board, manufacturing method thereof, and electronic component device
JP5025399B2 (en) Wiring board and manufacturing method thereof
JP5006252B2 (en) Wiring board manufacturing method and wiring board
JP4783812B2 (en) Wiring board manufacturing method
JP4696140B2 (en) Wiring board manufacturing method
US10643934B2 (en) Wiring substrate and electronic component device
JP2015144157A (en) Circuit board, electronic apparatus, and manufacturing method of electronic apparatus
JP5124389B2 (en) Wiring board
US8108993B2 (en) Method of manufacturing wiring substrate, and method of manufacturing semiconductor device
JP5250055B2 (en) Wiring board
JP2011166177A (en) Wiring board
JP6392140B2 (en) Wiring board and semiconductor package
JP2007081437A (en) Method of manufacturing printed wiring board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5006252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150