JP4954836B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP4954836B2
JP4954836B2 JP2007243507A JP2007243507A JP4954836B2 JP 4954836 B2 JP4954836 B2 JP 4954836B2 JP 2007243507 A JP2007243507 A JP 2007243507A JP 2007243507 A JP2007243507 A JP 2007243507A JP 4954836 B2 JP4954836 B2 JP 4954836B2
Authority
JP
Japan
Prior art keywords
layer
laser beam
laser
light
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007243507A
Other languages
Japanese (ja)
Other versions
JP2008100285A (en
JP2008100285A5 (en
Inventor
洋正 大石
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007243507A priority Critical patent/JP4954836B2/en
Publication of JP2008100285A publication Critical patent/JP2008100285A/en
Publication of JP2008100285A5 publication Critical patent/JP2008100285A5/ja
Application granted granted Critical
Publication of JP4954836B2 publication Critical patent/JP4954836B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)

Description

本発明は、半導体装置の作製方法に関する。特に、導電層、絶縁層等の薄膜に開口を形成する方法に関する。   The present invention relates to a method for manufacturing a semiconductor device. In particular, the present invention relates to a method for forming an opening in a thin film such as a conductive layer or an insulating layer.

従来、MOSトランジスタや薄膜トランジスタ(以下、TFTともいう)及びそれらを有する半導体装置は、基板上に絶縁層、導電層などの薄膜を形成し、適宜リソグラフィー技術により所望のパターンを形成して製造されている。リソグラフィー技術とは、フォトマスクと呼ばれる透明な平板面上に遮光性の材料で形成された回路等のパターンを、光を利用して目的とする対象物に転写する技術であり、半導体集積回路等の製造工程において、広く用いられている。   Conventionally, MOS transistors and thin film transistors (hereinafter also referred to as TFTs) and semiconductor devices having them are manufactured by forming a thin film such as an insulating layer and a conductive layer on a substrate and appropriately forming a desired pattern by lithography. Yes. Lithography technology is a technology that uses light to transfer a circuit pattern, etc., formed of a light-shielding material on a transparent flat plate called a photomask to a target object, such as a semiconductor integrated circuit. It is widely used in the manufacturing process.

しかし、リソグラフィー技術を用いた製造工程では、フォトレジストと呼ばれる感光性樹脂を用いたレジスト塗布、パターン露光、現像、レジストをマスクとしたエッチング、レジスト剥離といった多段階の工程が必要になる。従って、リソグラフィー工程の回数が増える程、コストが増加し、スループットが低下してしまう。   However, a manufacturing process using a lithography technique requires a multi-step process such as resist coating using a photosensitive resin called a photoresist, pattern exposure, development, etching using a resist as a mask, and resist stripping. Therefore, as the number of lithography processes increases, the cost increases and the throughput decreases.

例えば、特許文献1には、絶縁膜に開口を形成する際のエッチング工程を不要にして、リソグラフィー工程を簡略化する半導体装置の製造方法が記載されている。具体的には、開口を形成したい領域に予めレジスト膜を形成し、当該レジスト膜以外の領域に絶縁膜を形成し、レジスト膜を除去することで、絶縁膜に開口を形成している。   For example, Patent Document 1 describes a method for manufacturing a semiconductor device that eliminates an etching process when forming an opening in an insulating film and simplifies the lithography process. Specifically, a resist film is formed in advance in a region where an opening is to be formed, an insulating film is formed in a region other than the resist film, and the resist film is removed to form an opening in the insulating film.

特開2001−77194号公報JP 2001-77194 A

本発明は、リソグラフィー工程を簡略化する半導体装置の製造技術、又はリソグラフィー工程の回数を削減する半導体装置の製造技術を提供することを課題とする。   An object of the present invention is to provide a semiconductor device manufacturing technique that simplifies the lithography process or a semiconductor device manufacturing technique that reduces the number of lithography processes.

また、本発明は、フォトレジストを用いることなく、薄膜を加工することができる半導体装置の製造装置を提供することを課題とする。   Another object of the present invention is to provide a semiconductor device manufacturing apparatus that can process a thin film without using a photoresist.

本発明は、フォトレジストを用いることなく、レーザビームの照射によるアブレーションを利用して、導電層同士を電気的に接続するための開口、又は導電層と半導体層とを電気的に接続するための開口を形成することを特徴とする。本発明のように、レーザアブレーションを利用してパターンを形成するプロセスを、本明細書ではレーザ・アブレーション・パターニング・プロセス(LAPP;Laser Ablation Patterning Process)と呼ぶ。本発明は、レーザアブレーションを利用して開口パターンを形成する。   The present invention uses an ablation by irradiation of a laser beam without using a photoresist, or an opening for electrically connecting conductive layers, or for electrically connecting a conductive layer and a semiconductor layer. An opening is formed. A process of forming a pattern using laser ablation as in the present invention is referred to herein as a laser ablation patterning process (LAPP). The present invention forms an opening pattern using laser ablation.

なお、本明細書において、アブレーション(又はレーザアブレーションともいう)とは、レーザビームを照射して被照射体の照射領域の一部が除去される現象のことをいう。ここで、アブレーションは、レーザビームの照射により被照射体の照射領域の一部が固体状態から気体状態に変化する昇華と、照射領域の相が固体状態から液体状態を経て気体状態に変化する蒸発との両方を含む。   Note that in this specification, ablation (also referred to as laser ablation) refers to a phenomenon in which part of an irradiation region of an irradiated object is removed by irradiation with a laser beam. Here, the ablation is a sublimation in which a part of the irradiation region of the irradiated object changes from a solid state to a gas state by laser beam irradiation, and evaporation in which the phase of the irradiation region changes from a solid state to a liquid state to a gas state. And both.

被照射体は、基板上に光吸収層、絶縁層が積層形成された積層体である。また、被照射体は、光吸収層の下層に導電層が形成されていてもよい。絶縁層側から、マルチモードのレーザビーム及びシングルモードのレーザビームを重畳するように照射し、当該重畳するように照射した領域の被照射体の一部に開口を形成する。   The irradiated body is a stacked body in which a light absorption layer and an insulating layer are stacked on a substrate. Moreover, the to-be-irradiated body may have a conductive layer formed under the light absorption layer. Irradiation is performed so as to superimpose a multimode laser beam and a single mode laser beam from the insulating layer side, and an opening is formed in a part of the irradiated object in the region irradiated so as to be superimposed.

絶縁層側から照射されたマルチモードのレーザビーム及びシングルモードのレーザビームは、絶縁層を透過し、光吸収層で吸収される。マルチモードのレーザビーム及びシングルモードのレーザビームが重畳するように照射された領域では、両者のレーザビームのエネルギーが合成される。光吸収層は、マルチモードのレーザビーム及びシングルモードのレーザビームが重畳するように照射された領域で両者が合成されたエネルギーを吸収し、当該エネルギーによって加熱される。その結果、少なくとも光吸収層の上層に積層されている絶縁層が破壊されて除去され、絶縁層に開口が形成される。絶縁層と一緒に、レーザビームが重畳するように照射された領域の光吸収層の一部もしくは全部が除去されてもよい。   The multimode laser beam and the single mode laser beam irradiated from the insulating layer side are transmitted through the insulating layer and absorbed by the light absorption layer. In the region irradiated so that the multimode laser beam and the single mode laser beam are superimposed, the energy of both laser beams is synthesized. The light absorption layer absorbs the combined energy in the region irradiated so that the multimode laser beam and the single mode laser beam overlap, and is heated by the energy. As a result, the insulating layer stacked at least on the upper layer of the light absorption layer is destroyed and removed, and an opening is formed in the insulating layer. A part or all of the light absorption layer in the region irradiated with the laser beam may be removed together with the insulating layer.

光吸収層は、レーザビームを吸収する材料を用いて形成する。絶縁層は、レーザビームを透過する材料を用いて形成する。   The light absorption layer is formed using a material that absorbs a laser beam. The insulating layer is formed using a material that transmits a laser beam.

マルチモードのレーザビームは、マルチモードのレーザビームを得られるレーザ発振装置から射出すればよい。シングルモードのレーザビームは、シングルモードのレーザビームを得られるレーザ発振装置から射出すればよい。   The multimode laser beam may be emitted from a laser oscillation apparatus that can obtain a multimode laser beam. The single mode laser beam may be emitted from a laser oscillation device that can obtain a single mode laser beam.

レーザアブレーションを利用することにより、フォトレジストを用いたリソグラフィー工程を用いることなく、開口を形成することができる。   By utilizing laser ablation, an opening can be formed without using a lithography process using a photoresist.

本発明は、光吸収層を形成し、光吸収層上に絶縁層を形成し、絶縁層側からマルチモードのレーザビーム及びシングルモードのレーザビームを重畳するように照射して、マルチモードのレーザビーム及びシングルモードのレーザビームが重畳して照射された領域の絶縁層を除去し、絶縁層に開口を形成する。   In the present invention, a light absorption layer is formed, an insulating layer is formed on the light absorption layer, and a multimode laser beam and a single mode laser beam are irradiated from the insulating layer side so as to overlap each other. The insulating layer in the region irradiated with the beam and the single mode laser beam is removed, and an opening is formed in the insulating layer.

本発明の他の構成は、光吸収層を形成し、光吸収層上に絶縁層を形成し、絶縁層側からマルチモードのレーザビーム及びシングルモードのレーザビームを重畳するように照射して、マルチモードのレーザビーム及びシングルモードのレーザビームが重畳して照射された領域の光吸収層及び絶縁層を除去し、光吸収層及び絶縁層に開口を形成する。   In another configuration of the present invention, a light absorption layer is formed, an insulating layer is formed on the light absorption layer, and irradiation is performed so as to superimpose a multimode laser beam and a single mode laser beam from the insulating layer side, The light absorption layer and the insulating layer in a region irradiated with the multimode laser beam and the single mode laser beam are removed, and an opening is formed in the light absorption layer and the insulating layer.

本発明の他の構成は、導電層上に光吸収層を形成し、光吸収層上に絶縁層を形成し、絶縁層側からマルチモードのレーザビーム及びシングルモードのレーザビームを重畳するように照射して、マルチモードのレーザビーム及びシングルモードのレーザビームが重畳して照射された領域の絶縁層を除去し、絶縁層に開口を形成する。   In another structure of the present invention, a light absorption layer is formed on a conductive layer, an insulating layer is formed on the light absorption layer, and a multimode laser beam and a single mode laser beam are superimposed from the insulating layer side. Irradiation is performed to remove the insulating layer in the region irradiated with the multimode laser beam and the single mode laser beam, and an opening is formed in the insulating layer.

本発明の他の構成は、導電層上に光吸収層を形成し、光吸収層上に絶縁層を形成し、絶縁層側からマルチモードのレーザビーム及びシングルモードのレーザビームを重畳するように照射して、マルチモードのレーザビーム及びシングルモードのレーザビームが重畳して照射された領域の光吸収層及び絶縁層を除去し、光吸収層及び絶縁層に開口を形成する。   In another structure of the present invention, a light absorption layer is formed on a conductive layer, an insulating layer is formed on the light absorption layer, and a multimode laser beam and a single mode laser beam are superimposed from the insulating layer side. Irradiation is performed to remove the light absorption layer and the insulating layer in the region irradiated with the superposition of the multimode laser beam and the single mode laser beam, and an opening is formed in the light absorption layer and the insulating layer.

マルチモードのレーザビームはYAGレーザ、YVOレーザ又はエキシマレーザから射出されるレーザビームを用いることが好ましい。 The multimode laser beam is preferably a laser beam emitted from a YAG laser, a YVO 4 laser, or an excimer laser.

シングルモードのレーザビームはフェムト秒レーザ又はピコ秒レーザから射出されるレーザビームを用いることが好ましい。   The single mode laser beam is preferably a laser beam emitted from a femtosecond laser or a picosecond laser.

光吸収層は、マルチモードのレーザビーム及びシングルモードのレーザビームを吸収する材料を用いて形成することが好ましい。   The light absorption layer is preferably formed using a material that absorbs a multimode laser beam and a single mode laser beam.

本発明の他の構成は、光吸収層は、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、コバルト(Co)、銅(Cu)、アルミニウム(Al)のうち、少なくとも1つの元素を含む材料を用いて形成することが好ましい。   In another configuration of the present invention, the light absorption layer is made of chromium (Cr), molybdenum (Mo), nickel (Ni), titanium (Ti), cobalt (Co), copper (Cu), aluminum (Al), It is preferable to use a material containing at least one element.

本発明の他の構成は、光吸収層は、シリコン、ゲルマニウム、シリコンゲルマニウム、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化ニッケル、酸化亜鉛、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウムのうち、少なくとも1つを含む材料を用いて形成することが好ましい。   In another configuration of the present invention, the light absorption layer includes silicon, germanium, silicon germanium, molybdenum oxide, tin oxide, bismuth oxide, vanadium oxide, nickel oxide, zinc oxide, gallium arsenide, gallium nitride, indium oxide, and phosphide. It is preferable to use a material containing at least one of indium, indium nitride, cadmium sulfide, cadmium telluride, and strontium titanate.

絶縁層は、マルチモードのレーザビーム及びシングルモードのレーザビームを透過する材料を用いて形成することが好ましい。   The insulating layer is preferably formed using a material that transmits a multimode laser beam and a single mode laser beam.

本発明の他の構成は、絶縁層、又は光吸収層及び絶縁層に形成された開口に導電層を形成する。   In another structure of the present invention, a conductive layer is formed in an opening formed in the insulating layer or the light absorption layer and the insulating layer.

また、本発明は、絶縁層に直接開口を形成することができるレーザ加工装置を提供する。   The present invention also provides a laser processing apparatus that can directly form an opening in an insulating layer.

本発明のレーザ加工装置は、マルチモードの第1のレーザビームを射出する第1のレーザ発振装置と、第1のレーザ発振装置から射出された第1のレーザビームを成形し、被照射体に照射する第1の光学系と、シングルモードの第2のレーザビームを射出する第2のレーザ発振装置と、第2のレーザ発振装置から射出された第2のレーザビームを成形する第2の光学系と、第2の光学系を通過した第2のレーザビームを分割し、第1のレーザビームと重畳するように第2のレーザビームを被照射体に照射する光学素子と、被照射体を保持し、所望の場所に移動させるステージと、を具備する。   A laser processing apparatus of the present invention forms a first laser oscillation apparatus that emits a multimode first laser beam, a first laser beam emitted from the first laser oscillation apparatus, and forms an object to be irradiated. A first optical system for irradiation, a second laser oscillation device for emitting a single-mode second laser beam, and a second optical device for shaping the second laser beam emitted from the second laser oscillation device A system, an optical element that divides the second laser beam that has passed through the second optical system, and irradiates the irradiated body with the second laser beam so as to overlap the first laser beam; Holding and moving the stage to a desired location.

また、他の構成のレーザ加工装置は、マルチモードの第1のレーザビームを射出する第1のレーザ発振装置と、第1のレーザ発振装置から射出された第1のレーザビームを成形し、被照射体に照射する第1の光学系と、シングルモードの第2のレーザビームを射出する第2のレーザ発振装置と、第2のレーザ発振装置から射出された第2のレーザビームを成形するとともに、前記第2のレーザビームを分割する第2の光学系と、第2の光学系を通過した第2のレーザビームを分割し、第1のレーザビームと重畳するように前記第2のレーザビームを被照射体に照射する偏向器と、被照射体を保持し、所望の場所に移動させるステージと、を具備する。   In addition, a laser processing apparatus having another configuration forms a first laser oscillation apparatus that emits a multimode first laser beam, a first laser beam emitted from the first laser oscillation apparatus, A first optical system for irradiating the irradiation body, a second laser oscillation device for emitting a second laser beam in a single mode, and a second laser beam emitted from the second laser oscillation device. A second optical system that divides the second laser beam, and a second laser beam that divides the second laser beam that has passed through the second optical system and overlaps the first laser beam. A deflector that irradiates the irradiated object, and a stage that holds the irradiated object and moves the irradiated object to a desired location.

第1のレーザ発振装置は、YAGレーザ、YVOレーザ又はエキシマレーザであることが好ましい。また、第2のレーザ発振装置は、フェムト秒レーザ又はピコ秒レーザであることが好ましい。 The first laser oscillation device is preferably a YAG laser, a YVO 4 laser, or an excimer laser. The second laser oscillation device is preferably a femtosecond laser or a picosecond laser.

また、本発明の他の構成は、第1のレーザビームと重畳するように第2のレーザビームを照射した領域の被照射体の一部の除去を行う。   In another configuration of the present invention, a part of the irradiated object in the region irradiated with the second laser beam is removed so as to overlap with the first laser beam.

また、本発明の他の構成は、被照射体は、基板上に光吸収層、絶縁層が順に積層された積層体であり、第1のレーザビームと重畳するように第2のレーザビームを照射して、光吸収層及び絶縁層、又は絶縁層の除去を行う。   In another configuration of the present invention, the irradiated object is a stacked body in which a light absorption layer and an insulating layer are sequentially stacked on a substrate, and the second laser beam is overlapped with the first laser beam. Irradiation is performed to remove the light absorption layer and the insulating layer or the insulating layer.

本発明を適用することで、フォトレジストを用いることなく、絶縁層等の薄膜に開口を形成することができる。   By applying the present invention, an opening can be formed in a thin film such as an insulating layer without using a photoresist.

本発明は、半導体装置の製造工程において、開口を形成する際のリソグラフィー工程を削減又は簡略化することができる。よって、製造コストを低減、スループットを向上させることが可能になる。   The present invention can reduce or simplify a lithography process when forming an opening in a manufacturing process of a semiconductor device. Therefore, it is possible to reduce manufacturing costs and improve throughput.

本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細をさまざまに変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals may be used in common in different drawings.

(実施の形態1)
本発明は、フォトレジストを用いたリソグラフィー技術を用いることなく、所望の領域に開口を形成することを特徴とする。本実施の形態においては、導電層同士を電気的に接続するための開口を絶縁層に形成する。以下、本発明を適用して絶縁層に開口を形成する方法の一形態について、図1を用いて具体的に説明する。
(Embodiment 1)
The present invention is characterized in that an opening is formed in a desired region without using a lithography technique using a photoresist. In this embodiment, an opening for electrically connecting the conductive layers is formed in the insulating layer. Hereinafter, one mode of a method for forming an opening in an insulating layer by applying the present invention will be specifically described with reference to FIGS.

まず、導電層12、光吸収層14、絶縁層16が順次積層形成された基板10を用意する(図1(A)参照)。導電層12、光吸収層14、絶縁層16が順次積層形成された基板10が、本実施の形態の被照射体である。   First, the substrate 10 in which the conductive layer 12, the light absorption layer 14, and the insulating layer 16 are sequentially stacked is prepared (see FIG. 1A). The substrate 10 on which the conductive layer 12, the light absorption layer 14, and the insulating layer 16 are sequentially stacked is the irradiated object of this embodiment.

基板10は、ガラス基板、石英基板、サファイア基板、セラミック基板、又は半導体基板等を用いる。なお、基板10上に下地絶縁層を形成することもできる。その場合、下地絶縁層は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成すればよい。   As the substrate 10, a glass substrate, a quartz substrate, a sapphire substrate, a ceramic substrate, a semiconductor substrate, or the like is used. Note that a base insulating layer can also be formed over the substrate 10. In that case, the base insulating layer may be formed using an insulating material such as silicon oxide, silicon nitride, silicon oxynitride, or silicon nitride oxide.

導電層12は、特に限定されず、導電材料を用いて形成する。例えば、銀(Ag)、金(Au)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)から選ばれた元素、又は当該元素を主成分とする合金材料若しくは化合物材料を用いることができる。当該元素を主成分とする化合物としては、窒素化合物、酸素化合物、炭素化合物、ハロゲン化合物などを用いることができる。具体的には、窒化アルミニウム、窒化タングステン、窒化タンタル等を用いることができる。導電層12は、これらの導電材料を用いて、スパッタリング法、CVD法等により、単層構造又は積層構造で形成することができる。   The conductive layer 12 is not particularly limited and is formed using a conductive material. For example, silver (Ag), gold (Au), nickel (Ni), platinum (Pt), palladium (Pd), iridium (Ir), rhodium (Rh), tantalum (Ta), tungsten (W), titanium (Ti) ), Molybdenum (Mo), aluminum (Al), copper (Cu), or an alloy material or a compound material containing the element as a main component can be used. As the compound containing the element as a main component, a nitrogen compound, an oxygen compound, a carbon compound, a halogen compound, or the like can be used. Specifically, aluminum nitride, tungsten nitride, tantalum nitride, or the like can be used. The conductive layer 12 can be formed with a single-layer structure or a stacked structure by using these conductive materials by a sputtering method, a CVD method, or the like.

光吸収層14は、レーザビームを吸収することができる材料を用いて形成する。また、光吸収層14は、下層の導電層12の融点の温度よりも、沸点又は昇華点の温度が低い材料を用いて形成することが好ましい。例えば、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、コバルト(Co)、銅(Cu)、アルミニウム(Al)のうちいずれかの元素、又は当該元素を主成分とする合金材料若しくは化合物等の導電材料を用いることができる。当該元素を主成分とする化合物としては、窒素化合物、酸素化合物、炭素化合物、ハロゲン化合物などを用いることができ、例えば窒化アルミニウム、窒化タングステン、窒化タンタル等を用いることができる。その他、シリコン、ゲルマニウム、シリコンゲルマニウム、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化ニッケル、酸化亜鉛、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウム等の半導体材料を用いることができる。また、硫化亜鉛、窒化シリコン、硫化水銀、塩化アルミニウム等を用いることができる。光吸収層14は、上述したような材料を用いて、蒸着法、スパッタリング法、又はCVD法等により、単層構造又は積層構造で形成することができる。また、光吸収層14に、水素や不活性気体(ヘリウム(He)、アルゴン(Ar)、クリプトン(Kr)、ネオン(Ne)、キセノン(Xe)等の希ガス)を添加することもできる。光吸収層14に水素や不活性気体を添加することで、後にレーザビームを照射する際、光吸収層14内での気体の放出や蒸発を起こしやすくすることができる。   The light absorption layer 14 is formed using a material capable of absorbing a laser beam. The light absorption layer 14 is preferably formed using a material having a boiling point or sublimation temperature lower than the melting point of the lower conductive layer 12. For example, any element of chromium (Cr), molybdenum (Mo), nickel (Ni), titanium (Ti), cobalt (Co), copper (Cu), aluminum (Al), or the element as a main component Conductive materials such as alloy materials or compounds can be used. As the compound containing the element as a main component, a nitrogen compound, an oxygen compound, a carbon compound, a halogen compound, or the like can be used. For example, aluminum nitride, tungsten nitride, tantalum nitride, or the like can be used. In addition, silicon, germanium, silicon germanium, molybdenum oxide, tin oxide, bismuth oxide, vanadium oxide, nickel oxide, zinc oxide, gallium arsenide, gallium nitride, indium oxide, indium phosphide, indium nitride, cadmium sulfide, cadmium telluride A semiconductor material such as strontium titanate can be used. Further, zinc sulfide, silicon nitride, mercury sulfide, aluminum chloride, or the like can be used. The light absorption layer 14 can be formed with a single-layer structure or a stacked structure by using a material as described above by a vapor deposition method, a sputtering method, a CVD method, or the like. Further, hydrogen or an inert gas (a rare gas such as helium (He), argon (Ar), krypton (Kr), neon (Ne), or xenon (Xe)) can be added to the light absorption layer 14. By adding hydrogen or an inert gas to the light absorption layer 14, it is possible to easily cause gas emission or evaporation in the light absorption layer 14 when the laser beam is irradiated later.

絶縁層16は、レーザビームを透過することができる材料を用いて形成する。例えば、透光性の無機絶縁材料、有機絶縁材料等を用いる。無機絶縁材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等を用いることができる。有機絶縁材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、エポキシ樹脂等の有機樹脂等を用いることができる。絶縁層16は、これらの材料を用い、スパッタリング法、CVD法、塗布法等により、単層構造又は積層構造で形成することができる。   The insulating layer 16 is formed using a material that can transmit a laser beam. For example, a light-transmitting inorganic insulating material or organic insulating material is used. As the inorganic insulating material, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used. As the organic insulating material, organic resins such as polyimide, acrylic, polyamide, polyimide amide, benzocyclobutene, and epoxy resin can be used. The insulating layer 16 can be formed with a single layer structure or a stacked structure by using these materials by a sputtering method, a CVD method, a coating method, or the like.

次に、レーザビームを絶縁層16側から照射する。レーザビームは、第1のレーザビーム18と第2のレーザビーム20が重畳するように照射する。光吸収層14及び絶縁層16において、第1のレーザビーム18及び第2のレーザビーム20が重畳して照射された領域を重畳照射領域22とする(図1(B)参照)。   Next, a laser beam is irradiated from the insulating layer 16 side. The laser beam is irradiated so that the first laser beam 18 and the second laser beam 20 overlap each other. In the light absorption layer 14 and the insulating layer 16, a region irradiated with the first laser beam 18 and the second laser beam 20 is referred to as a superimposed irradiation region 22 (see FIG. 1B).

第1のレーザビーム18としては、マルチモードのレーザビームを照射する。第2のレーザビーム20としては、シングルモードのレーザビームを照射する。ここで、図3(A)にマルチモードのレーザビーム(第1のレーザビーム18に相当する)の断面におけるエネルギー分布の波形を示す。図3(B)にシングルモードのレーザビーム(第2のレーザビーム20に相当する)の断面におけるエネルギー分布の波形を示す。図3(A)、(B)に示す波形は、レーザビームの進行方向に対して垂直方向の断面のエネルギー分布を見たものである。図3(A)、(B)に示す波形は、縦軸はレーザビームのエネルギー強度を示し、横軸はレーザビームの中心からの距離を示す。   As the first laser beam 18, a multi-mode laser beam is irradiated. As the second laser beam 20, a single mode laser beam is irradiated. Here, FIG. 3A shows a waveform of energy distribution in a cross section of a multimode laser beam (corresponding to the first laser beam 18). FIG. 3B shows a waveform of energy distribution in a cross section of a single mode laser beam (corresponding to the second laser beam 20). The waveforms shown in FIGS. 3A and 3B are obtained by looking at the energy distribution in the cross section perpendicular to the traveling direction of the laser beam. In the waveforms shown in FIGS. 3A and 3B, the vertical axis indicates the energy intensity of the laser beam, and the horizontal axis indicates the distance from the center of the laser beam.

図3(A)に示すようなマルチモードのレーザビームの断面におけるエネルギー分布は、広いピーク幅を有する。マルチモードのレーザビームは、一般にレーザビーム全体のエネルギーが高く、大出力を得ることが可能である。このようなマルチモードのレーザビーム、すなわち本実施の形態における第1のレーザビーム18は、KrF、ArF、XeCl等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne等の気体レーザ発振器、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とする固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器等を用いて得ることができる。好ましくは、第1のレーザビーム18は、YAGレーザ、YVOレーザ又はエキシマレーザを用いると大出力が得られやすい。また、固体レーザ発振器を用いる場合は、基本波から第5高調波を適宜選択して用いることが好ましい。気体レーザ発振器、固体レーザ発振器は、励起方式を適宜選択することでマルチモードのレーザビームを得ることができる。第1のレーザビーム18は、連続発振のレーザビームとパルス発振のレーザビームのどちらを用いても構わない。 The energy distribution in the cross section of the multimode laser beam as shown in FIG. 3A has a wide peak width. A multimode laser beam generally has a high energy of the entire laser beam, and a large output can be obtained. Such a multimode laser beam, that is, the first laser beam 18 in the present embodiment is an excimer laser oscillator such as KrF, ArF, or XeCl, or a gas laser oscillator such as He, He—Cd, Ar, or He—Ne. , Single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 as dopants A solid laser oscillator using one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta added as a medium, a semiconductor laser oscillator such as GaN, GaAs, GaAlAs, InGaAsP, or the like is used. Can be obtained. Preferably, as the first laser beam 18, a high output is easily obtained when a YAG laser, a YVO 4 laser, or an excimer laser is used. In the case of using a solid-state laser oscillator, it is preferable to select and use the fifth harmonic from the fundamental wave as appropriate. A gas laser oscillator and a solid-state laser oscillator can obtain a multimode laser beam by appropriately selecting an excitation method. The first laser beam 18 may be either a continuous wave laser beam or a pulsed laser beam.

一方、図3(B)に示すようなシングルモードのレーザビームの断面におけるエネルギー分布は、中央付近(レーザビームの中心付近)に鋭いピークを有する。図3(B)に示す様な波形は、ガウシアン分布ともいわれる。シングルモードのレーザビームは、鋭いピークを持つため集光性が良く、直径数μmのスポットにレーザビームを集光することも可能である。このようなシングルモードのレーザビーム、すなわち本実施の形態における第2のレーザビーム20は、パルス幅がピコ秒台、或いはフェムト秒(10−15秒)台のレーザビームが得られるパルス発振のレーザ発振器、He、He−Cd、Ar、He−Ne等の気体レーザ発振器、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とする固体レーザ発振器等を用いて得ることができる。固体レーザ発振器を用いる場合は、基本波から第5高調波を適宜選択して用いることが好ましい。気体レーザ発振器、固体レーザ発振器は、励起方式を適宜選択することでシングルモードのレーザビームを得ることができる。 On the other hand, the energy distribution in the cross section of the single mode laser beam as shown in FIG. 3B has a sharp peak near the center (near the center of the laser beam). A waveform as shown in FIG. 3B is also called a Gaussian distribution. A single-mode laser beam has a sharp peak and thus has a high light-condensing property. It is also possible to focus the laser beam on a spot with a diameter of several μm. Such a single mode laser beam, that is, the second laser beam 20 in the present embodiment, is a pulsed laser that can obtain a laser beam having a pulse width in the picosecond range or a femtosecond ( 10-15 seconds) range. Oscillator, gas laser oscillator such as He, He—Cd, Ar, He—Ne, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG , Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , a solid containing one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, and Ta as dopants It can be obtained using a laser oscillator or the like. When using a solid-state laser oscillator, it is preferable to select and use the fifth harmonic from the fundamental wave as appropriate. A gas laser oscillator and a solid-state laser oscillator can obtain a single mode laser beam by appropriately selecting an excitation method.

第1のレーザビーム18及び第2のレーザビーム20は、絶縁層16を透過して、光吸収層14で吸収される。光吸収層14は、第1のレーザビーム18及び第2のレーザビーム20が重畳して照射された領域(重畳照射領域22)でアブレーションされ、上層の絶縁層16とともに除去される。その結果、開口24が形成される。当該開口24の底面では、導電層12が露出する(図1(C)参照)。   The first laser beam 18 and the second laser beam 20 pass through the insulating layer 16 and are absorbed by the light absorption layer 14. The light absorption layer 14 is ablated in the region (superimposed irradiation region 22) irradiated with the first laser beam 18 and the second laser beam 20 superimposed, and is removed together with the upper insulating layer 16. As a result, the opening 24 is formed. The conductive layer 12 is exposed at the bottom surface of the opening 24 (see FIG. 1C).

アブレーションは、ある閾値以上のエネルギーを有するレーザビームが照射された場合に起きる。以下、本明細書では、アブレーションが起きるレーザビームのエネルギーの閾値をアブレーション閾値ともいう。本実施の形態において、光吸収層14及び絶縁層16は、光吸収層14に吸収されるレーザビームのエネルギーがアブレーション閾値以上のときにアブレーションされる。したがって、光吸収層14に吸収されるレーザビーム、つまり、照射されるレーザビームのエネルギーがアブレーション閾値未満の場合は、レーザビームが照射されても、光吸収層14及び絶縁層16はアブレーションされない。   Ablation occurs when a laser beam having energy above a certain threshold is irradiated. Hereinafter, in this specification, the threshold value of the energy of the laser beam at which ablation occurs is also referred to as an ablation threshold value. In the present embodiment, the light absorption layer 14 and the insulating layer 16 are ablated when the energy of the laser beam absorbed by the light absorption layer 14 is equal to or greater than the ablation threshold. Therefore, when the energy of the laser beam absorbed by the light absorption layer 14, that is, the irradiated laser beam is less than the ablation threshold, the light absorption layer 14 and the insulating layer 16 are not ablated even when the laser beam is irradiated.

本実施の形態では、第1のレーザビーム18のエネルギーは、アブレーション閾値未満とする。第2のレーザビーム20のエネルギーは、第1のレーザビーム18のエネルギーと合成した場合に、アブレーション閾値以上となるものとする。   In the present embodiment, the energy of the first laser beam 18 is less than the ablation threshold. It is assumed that the energy of the second laser beam 20 is equal to or greater than the ablation threshold when combined with the energy of the first laser beam 18.

例えば、第1のレーザビーム18のエネルギーをA、第2のレーザビーム20のエネルギーをB、アブレーション閾値のエネルギーをCとする。本発明は、以下の数式(1)、数式(2)を満たす。   For example, the energy of the first laser beam 18 is A, the energy of the second laser beam 20 is B, and the energy of the ablation threshold is C. The present invention satisfies the following formulas (1) and (2).

Figure 0004954836
Figure 0004954836

Figure 0004954836
Figure 0004954836

被照射体において、第1のレーザビーム18のみが照射される領域では、第1のレーザビーム18は絶縁層16を透過し、光吸収層14で吸収される。しかし、光吸収層14に吸収されるレーザビームのエネルギーがアブレーション閾値未満のためにアブレーションはされない。第1のレーザビーム18及び第2のレーザビーム20が重畳されるように照射される領域では、第1のレーザビーム18及び第2のレーザビーム20のエネルギーが合成される。その結果、光吸収層14に吸収されるレーザビームのエネルギーがアブレーション閾値以上となり、アブレーションされる。アブレーションにより、被照射体(光吸収層14及び絶縁層16)に形成される開口24の形状は、第2のレーザビーム20に依る。第2のレーザビーム20は、集光性良く、局所的にエネルギーを与えることができるため、直径数μmの微細な開口を形成することができる。   In a region to be irradiated with only the first laser beam 18, the first laser beam 18 passes through the insulating layer 16 and is absorbed by the light absorption layer 14. However, ablation is not performed because the energy of the laser beam absorbed by the light absorption layer 14 is less than the ablation threshold. In the region irradiated so that the first laser beam 18 and the second laser beam 20 are superimposed, the energy of the first laser beam 18 and the second laser beam 20 is synthesized. As a result, the energy of the laser beam absorbed by the light absorption layer 14 becomes equal to or higher than the ablation threshold, and ablation is performed. The shape of the opening 24 formed in the irradiated object (the light absorption layer 14 and the insulating layer 16) by the ablation depends on the second laser beam 20. Since the second laser beam 20 can provide energy locally with good light condensing properties, a fine opening having a diameter of several μm can be formed.

一般に、マルチモードのレーザビームは大出力を得ることができる長所を有するが、集光性が悪く、直径数百μm程度までしか集光できなかった。一方、シングルモードのレーザビームは、局所的にエネルギーを与えることができるため集光性が良く、直径数μm程度に集光できる長所を有するが、全体のエネルギーは低く、大出力を得ることは難しかった。   In general, a multi-mode laser beam has an advantage that a large output can be obtained, but it has a poor light condensing property and can only condense up to a diameter of about several hundred μm. On the other hand, a single-mode laser beam can give energy locally, so it has good light-collecting properties and has the advantage of being able to collect light with a diameter of about several μm. was difficult.

本発明者らは、アブレーション閾値未満のエネルギーを有するレーザビームを被照射体に照射しても、被照射体は全く変質せず、アブレーション閾値以上のエネルギーを有するレーザビームを照射した場合のみにアブレーションされることを見出した。図32を用いて詳しく説明する。   The present inventors do not alter the irradiated object at all even if the irradiated object is irradiated with a laser beam having an energy less than the ablation threshold, and ablation is performed only when irradiated with a laser beam having an energy higher than the ablation threshold. I found out that This will be described in detail with reference to FIG.

図32(A)、(B)は、アブレーションとエネルギーの関係を表す図であり、縦軸はエネルギー(E)を示し、横軸は長さを示す。また、マルチモードのレーザビームの断面におけるエネルギー分布の波形3420、シングルモードのレーザビームの断面におけるエネルギー分布の波形3422を示す。   32A and 32B are diagrams showing the relationship between ablation and energy, where the vertical axis indicates energy (E) and the horizontal axis indicates length. Further, an energy distribution waveform 3420 in the cross section of the multimode laser beam and an energy distribution waveform 3422 in the cross section of the single mode laser beam are shown.

図32(A)において、被照射体は、アブレーション閾値3202未満のエネルギー、すなわちエネルギー範囲3200内のエネルギーを有するレーザビームを照射されても全く変質しない。波形3420はエネルギー範囲3200内、すなわちアブレーション閾値3202未満である。したがって、被照射体は、波形3420を示すエネルギー分布のマルチモードのレーザビームを照射されても、全く変質しない。   In FIG. 32A, the irradiated object is not altered at all even when irradiated with a laser beam having energy lower than the ablation threshold 3202, that is, energy within the energy range 3200. Waveform 3420 is within energy range 3200, ie below ablation threshold 3202. Therefore, even if the irradiated object is irradiated with a multimode laser beam having an energy distribution showing the waveform 3420, the irradiated object is not altered at all.

図32(B)に、波形3420を示すエネルギー分布のマルチモードのレーザビームと重畳するように、波形3422を示すエネルギー分布のシングルモードのレーザビームを照射した例を示す。重畳して照射された領域において、波形3420を示すエネルギー分布のマルチモードのレーザビーム及び波形3422を示すエネルギー分布のシングルモードのレーザビームのエネルギーは合成され、波形3422はアブレーション閾値3202以上となる。その結果、被照射体は、マルチモードのレーザビームとシングルモードのレーザビームを重畳して照射された領域のみでアブレーションされる。また、被照射体のアブレーションはシングルモードのレーザビームに依るため、被照射体がアブレーションされて形成される開口の形状や大きさもシングルモードのレーザビームに依る。   FIG. 32B illustrates an example of irradiation with a single mode laser beam with an energy distribution indicated by a waveform 3422 so as to overlap with a multimode laser beam with an energy distribution indicated by a waveform 3420. In the overlapped irradiation region, the energy of the multimode laser beam having the energy distribution indicated by the waveform 3420 and the energy of the single mode laser beam having the energy distribution indicated by the waveform 3422 are combined, and the waveform 3422 becomes equal to or higher than the ablation threshold 3202. As a result, the irradiated object is ablated only in the region irradiated with the multimode laser beam and the single mode laser beam superimposed. Further, since the ablation of the irradiated object depends on the single mode laser beam, the shape and size of the opening formed by ablating the irradiated object also depends on the single mode laser beam.

本発明は、マルチモードの第1のレーザビーム18及びシングルモードの第2のレーザビーム20を重畳して被照射体に照射することで、アブレーション閾値以上のエネルギーを与えている。図32から、マルチモードの第1のレーザビーム18は、アブレーション閾値未満であれば極限まで高いエネルギーにすることが可能であることがわかる。したがって、本発明はマルチモードのレーザビームにより高いアシスト効果を得ることができるため、シングルモードのレーザビームのエネルギーを小さくすることができるという効果を奏する。すなわち、以下の数式(3)を可能にする。   In the present invention, the multimode first laser beam 18 and the single mode second laser beam 20 are superimposed on each other to irradiate the object to be irradiated, thereby giving energy equal to or higher than the ablation threshold. From FIG. 32, it can be seen that the multimode first laser beam 18 can be made as high as possible as long as it is less than the ablation threshold. Therefore, the present invention can obtain a high assist effect with a multi-mode laser beam, so that the energy of the single-mode laser beam can be reduced. That is, the following formula (3) is made possible.

Figure 0004954836
Figure 0004954836

よって、マルチモードのレーザビームでエネルギーを稼ぐとともに、シングルモードのレーザビームにより微細な開口を形成できるという、両者の長所を用いることが可能である。マルチモードの第1のレーザビーム18を照射することで、ある程度大きく、且つ均一なエネルギーを有するレーザビームを広範囲に照射することができる。そして、アブレーションにより開口を形成したい領域には、シングルモードの第2のレーザビーム20をマルチモードの第1のレーザビーム18と重畳するように照射する。第2のレーザビーム20は、局所的にエネルギーを与えることができるため、微細な領域でアブレーションさせ、微細な開口を形成することができる。   Therefore, it is possible to use the advantages of both the ability to gain energy with a multimode laser beam and to form a fine aperture with a single mode laser beam. By irradiating the multimode first laser beam 18, it is possible to irradiate a laser beam having a certain size and uniform energy over a wide range. Then, the region where the opening is to be formed by ablation is irradiated with the single-mode second laser beam 20 so as to overlap the multi-mode first laser beam 18. Since the second laser beam 20 can give energy locally, it can be ablated in a fine region to form a fine opening.

また、上述したように、シングルモードの第2のレーザビーム20の照射エネルギーを小さくすることができるため、第2のレーザビーム20は複数のレーザビームに分割することが可能になる。その結果、複数の微細な開口を同時に形成することも可能になる。   Further, as described above, since the irradiation energy of the single mode second laser beam 20 can be reduced, the second laser beam 20 can be divided into a plurality of laser beams. As a result, a plurality of fine openings can be formed simultaneously.

例えば、マルチモードの第1のレーザビーム18は、YAGレーザ、YVOレーザ又はエキシマレーザを用いると大出力が得られ易い。したがって、これらのレーザを用いると、容易に広範囲に高いエネルギーを与えることができ、アシスト効果も高くなるため好ましい。また、シングルモードの第2のレーザビームは、フェムト秒レーザ又はピコ秒レーザを用いると微細な領域に集光しやすい。したがって、これらのレーザを用いると、容易にエネルギーを局所的に与えることができ、微細加工が可能になるため好ましい。 For example, the multimode first laser beam 18 can easily obtain a large output when a YAG laser, a YVO 4 laser, or an excimer laser is used. Therefore, it is preferable to use these lasers because high energy can be easily given over a wide range and the assist effect is enhanced. In addition, the single-mode second laser beam can be easily focused on a fine region by using a femtosecond laser or a picosecond laser. Therefore, it is preferable to use these lasers because energy can be easily applied locally and fine processing can be performed.

次に、開口24に導電層26を形成する。導電層26は、導電層12と電気的に接続する。また、光吸収層14を導電材料を用いて形成する場合は、導電層26は光吸収層14とも電気的に接続する(図1(D)参照)。以上の工程で、フォトレジストを用いたリソグラフィー技術を用いることなく、導電層と導電層とを電気的に接続する開口を絶縁層に形成することができる。   Next, a conductive layer 26 is formed in the opening 24. The conductive layer 26 is electrically connected to the conductive layer 12. In the case where the light absorption layer 14 is formed using a conductive material, the conductive layer 26 is also electrically connected to the light absorption layer 14 (see FIG. 1D). Through the above steps, an opening for electrically connecting the conductive layer and the conductive layer can be formed in the insulating layer without using a lithography technique using a photoresist.

本発明を適用することで、フォトレジストを用いたリソグラフィー工程を用いることなく、所望の領域に開口を形成することができる。よって、リソグラフィー工程を削減・簡略化することが可能になり、レジスト材料、現像液等の材料のロスを防ぎ、必要なフォトマスクの枚数を削減することができる。その結果、半導体装置の製造コストの低減を図ることができる。また、リソグラフィー工程を削減・簡略化できるため、スループットを向上させることも可能になる。   By applying the present invention, an opening can be formed in a desired region without using a lithography process using a photoresist. Therefore, the lithography process can be reduced and simplified, loss of materials such as a resist material and a developer can be prevented, and the number of necessary photomasks can be reduced. As a result, the manufacturing cost of the semiconductor device can be reduced. Further, since the lithography process can be reduced and simplified, throughput can be improved.

(実施の形態2)
本実施の形態では、本発明のレーザ加工装置の一構成例について説明する。
(Embodiment 2)
In this embodiment, a structural example of the laser processing apparatus of the present invention will be described.

図2に、レーザ加工装置の模式図を示す。図2において、レーザ加工装置200は、第1のレーザ発振装置202と、レーザビームを成形する第1の光学系206と、第2のレーザ発振装置208と、レーザビームを成形する第2の光学系210と、第2の光学系210を通過したレーザビームを複数に分割する回折光学素子214と、ステージ215と、を具備している。   FIG. 2 shows a schematic diagram of a laser processing apparatus. In FIG. 2, a laser processing device 200 includes a first laser oscillation device 202, a first optical system 206 that shapes a laser beam, a second laser oscillation device 208, and a second optical that shapes a laser beam. A system 210, a diffractive optical element 214 that divides the laser beam that has passed through the second optical system 210 into a plurality of parts, and a stage 215 are provided.

第1のレーザ発振装置202は、マルチモードのレーザビームを得られるレーザ発振器を備える。例えば、KrF、ArF、XeCl等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne等の気体レーザ発振器、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とする固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器等を用いることができる。好ましくは、第1のレーザ発振装置202は、YAGレーザ発振器、YVOレーザ発振器又はエキシマレーザ発振器を用いると大出力が得られやすい。固体レーザ発振器を用いる場合は、基本波から第5高調波を適宜選択して用いることが好ましい。また、連続発振のレーザビーム又はパルス発振のレーザビームのどちらが得られるものを用いてもよい。 The first laser oscillation device 202 includes a laser oscillator that can obtain a multimode laser beam. For example, excimer laser oscillators such as KrF, ArF, and XeCl, gas laser oscillators such as He, He—Cd, Ar, and He—Ne, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 and one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta as dopants A solid laser oscillator using a seeded medium as a medium, a semiconductor laser oscillator such as GaN, GaAs, GaAlAs, InGaAsP, or the like can be used. Preferably, when the first laser oscillation device 202 uses a YAG laser oscillator, a YVO 4 laser oscillator, or an excimer laser oscillator, a large output is easily obtained. When using a solid-state laser oscillator, it is preferable to select and use the fifth harmonic from the fundamental wave as appropriate. Further, either a continuous wave laser beam or a pulsed laser beam may be used.

第1の光学系206は、第1のレーザ発振装置202から射出されたレーザビームを所望の形状に成形するための光学系である。具体的には、レーザビームの断面形状を、円形、楕円形、矩形等の面状又は線状(厳密には、細長い長方形状)等に成形する。第1の光学系206は、レーザビームの拡がり角を抑え、レーザビームを照射面に集光させるように、複数のレンズで構成すればよい。例えば、第1の光学系206は、回折光学素子、ホモジナイザ等を組み合わせて用いることができる。第1の光学系206にホモジナイザ等を組み込むことで、レーザビームのエネルギー分布を均一化することもできる。   The first optical system 206 is an optical system for shaping the laser beam emitted from the first laser oscillation device 202 into a desired shape. Specifically, the cross-sectional shape of the laser beam is formed into a planar shape such as a circle, an ellipse, or a rectangle, or a linear shape (strictly, an elongated rectangular shape). The first optical system 206 may be composed of a plurality of lenses so as to suppress the divergence angle of the laser beam and to focus the laser beam on the irradiation surface. For example, the first optical system 206 can be used in combination with a diffractive optical element, a homogenizer, or the like. By incorporating a homogenizer or the like into the first optical system 206, the energy distribution of the laser beam can be made uniform.

第1のレーザ発振装置202と第1の光学系206との間は、光ファイバ204を設けることが好ましい。光ファイバ204は、第1のレーザ発振装置202からのレーザビームを第1の光学系206に伝送することができる。また、光ファイバ204は柔軟性を有しており、自在に移動させることが可能である。したがって、光ファイバ204を移動させることにより、被照射体230の所望の場所にレーザビームを照射することが可能になる。なお、本発明は特に限定されず、第1のレーザ発振装置202と第1の光学系206との間は、レーザビームを伝送できるものを設ければよい。   An optical fiber 204 is preferably provided between the first laser oscillation device 202 and the first optical system 206. The optical fiber 204 can transmit the laser beam from the first laser oscillation device 202 to the first optical system 206. The optical fiber 204 has flexibility and can be moved freely. Therefore, by moving the optical fiber 204, it is possible to irradiate a desired place on the irradiated object 230 with a laser beam. Note that the present invention is not particularly limited, and a device capable of transmitting a laser beam may be provided between the first laser oscillation device 202 and the first optical system 206.

第2のレーザ発振装置208は、シングルモードのレーザビームを得られるレーザ発振器を備える。例えば、パルス幅がピコ秒台、或いはフェムト秒(10−15秒)台のレーザビームが得られるパルス発振のレーザ発振器、He、He−Cd、Ar、He−Ne等の気体レーザ発振器、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とする固体レーザ発振器等を用いることができる。 The second laser oscillation device 208 includes a laser oscillator capable of obtaining a single mode laser beam. For example, a pulse oscillation laser oscillator capable of obtaining a laser beam having a pulse width on the order of picoseconds or femtoseconds ( 10-15 seconds), a gas laser oscillator such as He, He-Cd, Ar, or He-Ne, a single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , and Nd, Yb as dopants , Cr, Ti, Ho, Er, Tm, and Ta, a solid laser oscillator or the like using one or more added as a medium can be used.

第2の光学系210は、第2のレーザ発振装置208から射出されたレーザビームを成形するための光学系である。具体的には、レーザビームの断面形状を、円形、楕円形、矩形等の面状、又は線状(厳密には、細長い長方形状)等に成形する。例えば、第2の光学系210は、レーザビームのビーム径を調整するエキスパンダ等を用いることができる。   The second optical system 210 is an optical system for shaping the laser beam emitted from the second laser oscillation device 208. Specifically, the cross-sectional shape of the laser beam is formed into a surface shape such as a circle, an ellipse, or a rectangle, or a linear shape (strictly, an elongated rectangle). For example, the second optical system 210 can use an expander or the like that adjusts the beam diameter of the laser beam.

回折光学素子214は、第2の光学系210を通過したレーザビームを複数に分割する光学素子である。回折光学素子214は、回折光学素子214の面構造の回折現象により、レーザビームの挙動を制御することが可能である。詳しくは、回折光学素子214は、当該回折光学素子214の面構造の回折現象により、レーザビームの照射によって被照射面に形成されるビームスポットのエネルギー分布を制御することが可能である。例えば、回折光学素子214によって、被照射面に形成されるビームスポットのエネルギー分布を、多数のピークを有するエネルギー分布にできる。その結果、被照射面において、レーザビームを複数に分割することができる。回折光学素子214の面構造を適宜設計することで、レーザビームを複数に分割することができ、被照射体230の所望の場所にレーザビームを照射することも可能になる。   The diffractive optical element 214 is an optical element that divides the laser beam that has passed through the second optical system 210 into a plurality of parts. The diffractive optical element 214 can control the behavior of the laser beam by the diffraction phenomenon of the surface structure of the diffractive optical element 214. Specifically, the diffractive optical element 214 can control the energy distribution of the beam spot formed on the irradiated surface by the laser beam irradiation by the diffraction phenomenon of the surface structure of the diffractive optical element 214. For example, the diffractive optical element 214 can change the energy distribution of the beam spot formed on the irradiated surface into an energy distribution having a number of peaks. As a result, the laser beam can be divided into a plurality on the irradiated surface. By appropriately designing the surface structure of the diffractive optical element 214, it is possible to divide the laser beam into a plurality of parts, and to irradiate the laser beam to a desired place of the irradiated object 230.

例えば、回折光学素子214は、ORA(Optimal Rotation Angle)法などにより、位相分布を最適化して設計し、作製することができる。また、回折光学素子214は、波動光学的解析を行うことのできる光学設計ソフトで自動設計して作製することもできる。   For example, the diffractive optical element 214 can be designed and manufactured by optimizing the phase distribution by an ORA (Optical Rotation Angle) method or the like. The diffractive optical element 214 can also be manufactured by automatically designing with optical design software capable of performing wave optical analysis.

回折光学素子214の物理的形状としては、2値位相格子、多値位相格子、連続位相格子などを適用することができる。また、回折光学素子214としては、透過型の回折光学素子を用いてもよいし、反射型の回折光学素子を用いてもよい。本実施の形態で示す回折光学素子214は、透過型を用いることとする。   As a physical shape of the diffractive optical element 214, a binary phase grating, a multilevel phase grating, a continuous phase grating, or the like can be applied. Further, as the diffractive optical element 214, a transmissive diffractive optical element or a reflective diffractive optical element may be used. The diffractive optical element 214 described in this embodiment is a transmissive type.

また、レーザビームの進行方向、偏向方向等を制御するため、適宜ミラー等を設けることが好ましい。ミラーとして、ガルバノミラーやポリゴンミラーを設けてもよい。本実施の形態では、第2の光学系210と回折光学素子214との間にミラー212を設ける。第2の光学系210を通過したレーザビームは、ミラー212により偏向される。   In order to control the traveling direction, deflection direction, etc. of the laser beam, it is preferable to provide a mirror or the like as appropriate. As the mirror, a galvanometer mirror or a polygon mirror may be provided. In this embodiment, a mirror 212 is provided between the second optical system 210 and the diffractive optical element 214. The laser beam that has passed through the second optical system 210 is deflected by the mirror 212.

ステージ215は、被照射体230を保持し、所望の方向に移動させる。本実施の形態では、ステージ215は、吸着ステージ220と、X軸方向に動作する搬送ステージ216と、Y軸方向に動作する搬送ステージ218と、で構成される。被照射体230は、吸着ステージ220によって吸着され、固定されている。また、被照射体230は、所望の領域にレーザビームが照射されるように、搬送ステージ216、218によって移動される。したがって、被照射体230の被照射面において、ある領域にレーザビームを照射して被照射体の加工が終わったところで、搬送ステージ216、218を動作させることで被照射体230を移動し、新たな領域に対してレーザビームを照射して被照射体の加工することができる。   The stage 215 holds the irradiated object 230 and moves it in a desired direction. In the present embodiment, the stage 215 includes a suction stage 220, a transport stage 216 that operates in the X-axis direction, and a transport stage 218 that operates in the Y-axis direction. The irradiated object 230 is sucked and fixed by the suction stage 220. Further, the irradiated object 230 is moved by the transfer stages 216 and 218 so that a desired region is irradiated with the laser beam. Accordingly, on the irradiated surface of the irradiated object 230, when the irradiation object is processed by irradiating a certain region with the laser beam, the irradiated object 230 is moved by operating the transfer stages 216 and 218, and the new irradiation object 230 is moved. The object to be irradiated can be processed by irradiating a laser beam to a certain region.

なお、図2に示すレーザ加工装置の構成は一例であり、レーザビームの光路に配置する光学系や回折光学素子の位置関係は特に限定されない。また、レーザビームの進行方向、偏向方向等を制御するためのミラーや、レーザビームのエネルギー分布を均一化するホモジナイザ等を適宜設けてもよい。   Note that the configuration of the laser processing apparatus shown in FIG. 2 is an example, and the positional relationship between the optical system and the diffractive optical element disposed in the optical path of the laser beam is not particularly limited. In addition, a mirror for controlling the traveling direction, the deflection direction, and the like of the laser beam, a homogenizer that uniformizes the energy distribution of the laser beam, and the like may be provided as appropriate.

被照射体230は、基板上に、少なくとも光吸収層、絶縁層が積層形成されている。光吸収層の下層に導電層、絶縁層等が形成されていてもよい。光吸収層及び絶縁層の材料は、上記実施の形態1に準じる。被照射体230において、絶縁層が形成された面側が、レーザビームが照射される被照射面となる。   The irradiated object 230 is formed by stacking at least a light absorption layer and an insulating layer on a substrate. A conductive layer, an insulating layer, or the like may be formed below the light absorption layer. The materials of the light absorption layer and the insulating layer are the same as those in Embodiment Mode 1. In the irradiation object 230, the surface side on which the insulating layer is formed becomes the irradiation surface irradiated with the laser beam.

第1のレーザ発振装置202から射出されたレーザビームは、光ファイバ204を伝送され、第1の光学系206を通過し成形される。第1の光学系206を通過し、成形されたレーザビームは、ステージ215上に保持された被照射体230の被照射面に照射される。このとき、被照射体230の被照射面には、第1のレーザ発振装置202によるレーザビームのビームスポット232が照射される。   The laser beam emitted from the first laser oscillation device 202 is transmitted through the optical fiber 204, passes through the first optical system 206, and is shaped. The shaped laser beam that has passed through the first optical system 206 is irradiated onto the irradiated surface of the irradiated object 230 held on the stage 215. At this time, the irradiated surface of the irradiated object 230 is irradiated with the beam spot 232 of the laser beam from the first laser oscillation device 202.

一方、第2のレーザ発振装置208から射出されたレーザビームは、第2の光学系210を通過し成形される。第2の光学系210を通過し、成形されたレーザビームは、ミラー212で偏向され、回折光学素子214を通り複数のレーザビームに分割される。回折光学素子214を通過した複数のレーザビームは、ステージ215上に保持された被照射体230の被照射面に照射される。回折光学素子214を通過して照射される複数のレーザビームは、被照射体230の被照射面において、第1のレーザ発振装置202によるビームスポット232の範囲内に全て照射される。すなわち、被照射体230の被照射面において、第2のレーザ発振装置208による複数のレーザビームは、第1のレーザ発振装置202によるレーザビームと重畳して照射される。   On the other hand, the laser beam emitted from the second laser oscillation device 208 passes through the second optical system 210 and is shaped. The shaped laser beam that has passed through the second optical system 210 is deflected by the mirror 212, passes through the diffractive optical element 214, and is divided into a plurality of laser beams. The plurality of laser beams that have passed through the diffractive optical element 214 are irradiated onto the irradiated surface of the irradiated object 230 held on the stage 215. The plurality of laser beams irradiated through the diffractive optical element 214 are all irradiated within the range of the beam spot 232 by the first laser oscillation device 202 on the irradiated surface of the irradiated object 230. That is, a plurality of laser beams from the second laser oscillation device 208 are irradiated on the surface to be irradiated of the irradiation object 230 so as to overlap with the laser beams from the first laser oscillation device 202.

上記のように、第2のレーザ発振装置208によるレーザビームと、第1のレーザ発振装置202によるレーザビームとが重畳して照射されると、重畳して照射された領域では、レーザビームのエネルギーが合成される。本実施の形態では、第2のレーザ発振装置208によるレーザビームは回折光学素子214により複数に分割されており、複数に分割されたレーザビームがそれぞれ第1のレーザ発振装置202によるレーザビームと重畳するように照射される。   As described above, when the laser beam emitted from the second laser oscillation device 208 and the laser beam emitted from the first laser oscillation device 202 are superimposed and irradiated, the energy of the laser beam is irradiated in the superimposed irradiation region. Is synthesized. In this embodiment mode, the laser beam from the second laser oscillation device 208 is divided into a plurality of parts by the diffractive optical element 214, and each of the divided laser beams is superimposed on the laser beam from the first laser oscillation device 202. Irradiate as you do.

本発明では、第1のレーザ発振装置202から射出されるレーザビームのエネルギーは、アブレーション閾値未満とする。第2のレーザ発振装置208から射出されるレーザビームのエネルギーは、第1のレーザ発振装置202から射出されるレーザビームのエネルギーと合成した場合に、アブレーション閾値以上となるものとする。   In the present invention, the energy of the laser beam emitted from the first laser oscillation device 202 is less than the ablation threshold. It is assumed that the energy of the laser beam emitted from the second laser oscillation device 208 is equal to or higher than the ablation threshold when combined with the energy of the laser beam emitted from the first laser oscillation device 202.

被照射体230において、第1のレーザ発振装置202によるレーザビームのみが照射される領域では、アブレーション閾値未満のエネルギーが吸収される。そのため、被照射体230はアブレーションされない。   In the irradiated object 230, energy less than the ablation threshold is absorbed in a region where only the laser beam from the first laser oscillation device 202 is irradiated. Therefore, the irradiated object 230 is not ablated.

一方、第1のレーザ発振装置202によるレーザビームと、第2のレーザ発振装置208によるレーザビームとが重畳して照射された領域では、両者のレーザビームのエネルギーが合成されたエネルギーが被照射体230に吸収される。その結果、被照射体230はアブレーションされ、開口が形成される。詳しくは、被照射体230において、第1のレーザ発振装置202によるレーザビームと第2のレーザ発振装置208によるレーザビームとが重畳して照射される領域の光吸収層がアブレーションされ、当該光吸収層及びその上層の絶縁層、又は光吸収層の上層の絶縁層が除去される。そして、少なくとも絶縁層に所望の開口パターンが形成される。   On the other hand, in a region where the laser beam from the first laser oscillation device 202 and the laser beam from the second laser oscillation device 208 are superimposed and irradiated, the energy obtained by combining the energy of both laser beams is irradiated. 230 is absorbed. As a result, the irradiated object 230 is ablated and an opening is formed. Specifically, in the irradiated object 230, the light absorption layer in the region irradiated with the laser beam emitted from the first laser oscillation device 202 and the laser beam emitted from the second laser oscillation device 208 is ablated, and the light absorption is performed. The layer and the insulating layer above it or the insulating layer above the light absorbing layer are removed. A desired opening pattern is formed at least in the insulating layer.

また、本実施の形態では、第2のレーザ発振装置208によるレーザビームは複数に分割され、当該複数に分割されたレーザビームがそれぞれ第1のレーザ発振装置202によるレーザビームと重畳するように照射される。つまり、被照射体230において、第1のレーザ発振装置202によるレーザビームと第2のレーザ発振装置208によるレーザビームとが重畳して照射される領域が、複数になる。したがって、被照射体230において、複数の領域をアブレーションさせ、複数の開口を同時に形成することが可能になる。   In this embodiment mode, the laser beam emitted from the second laser oscillation device 208 is divided into a plurality of pieces, and the divided laser beams are irradiated so as to overlap with the laser beam emitted from the first laser oscillation device 202, respectively. Is done. That is, in the irradiated object 230, there are a plurality of regions where the laser beam from the first laser oscillation device 202 and the laser beam from the second laser oscillation device 208 are superimposed and irradiated. Therefore, in the irradiated object 230, a plurality of regions can be ablated and a plurality of openings can be formed simultaneously.

また、本発明は、アブレーションにより、被照射体230に形成される開口の形状や大きさは、第2のレーザ発振装置208によるレーザビームに依る。本実施の形態において、第2のレーザ発振装置208からは、集光性が良く、局所的にエネルギーを与えることが可能なシングルモードのレーザビームが射出されている。したがって、被照射体230に微細な開口を形成することが可能になる。   In the present invention, the shape and size of the opening formed in the irradiated object 230 by ablation depends on the laser beam from the second laser oscillation device 208. In this embodiment mode, the second laser oscillation device 208 emits a single-mode laser beam that has good light condensing properties and can provide energy locally. Therefore, it is possible to form a fine opening in the irradiated object 230.

本実施の形態では、前述したように、第1のレーザ発振装置202によるレーザビームと第2のレーザ発振装置208によるレーザビームとが重畳して照射される領域の光吸収層がアブレーションされるように、第1のレーザ発振装置202によるレーザビームのエネルギーと、第2のレーザ発振装置208によるレーザビームのエネルギーを適宜決定すればよい。   In this embodiment, as described above, the light absorption layer in the region irradiated with the laser beam emitted from the first laser oscillation device 202 and the laser beam emitted from the second laser oscillation device 208 is ablated. In addition, the energy of the laser beam from the first laser oscillation device 202 and the energy of the laser beam from the second laser oscillation device 208 may be determined as appropriate.

また、第1のレーザ発振装置202によるレーザビームで、被照射体230にアブレーション閾値のエネルギーを上限とする高いエネルギーを与えることができるため、第2のレーザ発振装置208によるレーザビームのエネルギーを小さくすることができる。その結果、第2のレーザ発振装置208によるレーザビームを多数に分割することができる。   In addition, since the laser beam from the first laser oscillation device 202 can give the irradiated object 230 high energy up to the ablation threshold energy, the energy of the laser beam from the second laser oscillation device 208 can be reduced. can do. As a result, the laser beam by the second laser oscillation device 208 can be divided into a large number.

また、第2のレーザ発振装置208によるレーザビームを多数に分割し、当該分割したレーザビームを第1のレーザ発振装置202によるレーザビームと重畳するように照射することで、第1のレーザ発振装置202、第2のレーザ発振装置208による一度のレーザビームの照射で、被照射体230に多数の開口を形成することも可能になる。したがって、半導体装置の製造工程において、量産性を容易に向上させることができる。   Further, the first laser oscillation device is divided by dividing the laser beam by the second laser oscillation device 208 into a large number and irradiating the divided laser beam so as to overlap the laser beam by the first laser oscillation device 202. It is possible to form a large number of openings in the irradiated object 230 by one-time laser beam irradiation by the second laser oscillation device 202. Accordingly, mass productivity can be easily improved in the manufacturing process of the semiconductor device.

本発明のレーザ加工装置は、フォトレジストを用いることなく、被照射体の所望の領域に開口を形成することができる。したがって、半導体装置の製造工程において、リソグラフィー工程の回数を削減・簡略化することができるため、製造コストを低減、スループットを向上させることができる。   The laser processing apparatus of the present invention can form an opening in a desired region of an irradiated object without using a photoresist. Therefore, since the number of lithography processes can be reduced and simplified in the manufacturing process of the semiconductor device, the manufacturing cost can be reduced and the throughput can be improved.

また、本発明のレーザ加工装置は、一度の処理で多数の開口を被照射体に形成することができる。したがって、半導体装置の製造工程において、開口を形成する工程時間を短縮することができ、量産性を向上させることができる。   In addition, the laser processing apparatus of the present invention can form a large number of openings in the irradiated object in a single process. Therefore, in the manufacturing process of the semiconductor device, the process time for forming the opening can be shortened, and the mass productivity can be improved.

なお、本実施の形態は、上記実施の形態1と適宜自由に組み合わせることができる。   Note that this embodiment mode can be freely combined with Embodiment Mode 1 as appropriate.

(実施の形態3)
本実施の形態では、実施の形態2と異なるレーザ加工装置の構成例について説明する。
(Embodiment 3)
In this embodiment, a configuration example of a laser processing apparatus different from that in Embodiment 2 will be described.

図4に、レーザ加工装置の模式図を示す。図4において、レーザ加工装置300は、第1のレーザ発振装置302と、レーザビームを成形する第1の光学系306と、第2のレーザ発振装置308と、レーザビームを複数に分割する第2の光学系310と、レーザビームの進行方向を制御する第1の偏向器312と、第2の偏向器314と、ステージ315、とを具備している。   FIG. 4 shows a schematic diagram of a laser processing apparatus. In FIG. 4, a laser processing apparatus 300 includes a first laser oscillation apparatus 302, a first optical system 306 that shapes a laser beam, a second laser oscillation apparatus 308, and a second that divides the laser beam into a plurality of parts. Optical system 310, a first deflector 312 for controlling the traveling direction of the laser beam, a second deflector 314, and a stage 315.

第1のレーザ発振装置302は、マルチモードのレーザビームを得られるレーザ発振器を備える。第1のレーザ発振装置302は、具体的には、上記実施の形態2に示した第1のレーザ発振装置202と同様なものを用いることができる。好ましくは、第1のレーザ発振装置302は、YAGレーザ発振器、YVOレーザ発振器又はエキシマレーザ発振器を備えると大出力が得られやすい。 The first laser oscillation device 302 includes a laser oscillator capable of obtaining a multimode laser beam. Specifically, the first laser oscillation device 302 can be the same as the first laser oscillation device 202 described in the second embodiment. Preferably, if the first laser oscillation device 302 includes a YAG laser oscillator, a YVO 4 laser oscillator, or an excimer laser oscillator, a large output can be easily obtained.

第1の光学系306は、第1のレーザ発振装置302から射出されたレーザビームを所望の形状に成形するための光学系である。具体的には、レーザビームの断面形状を、円形、楕円形、矩形等の面上又は線状(厳密には、細長い長方形状)等に成形する。第1の光学系306は、レーザビームの拡がり角を抑え、レーザビームを照射面に集光させるように、複数のレンズで構成すればよい。また、第1の光学系306に、レーザビームのエネルギー分布を均一化するホモジナイザ等を組み込んでもよい。   The first optical system 306 is an optical system for shaping the laser beam emitted from the first laser oscillation device 302 into a desired shape. Specifically, the cross-sectional shape of the laser beam is formed on a surface such as a circle, an ellipse, a rectangle, or a line (strictly speaking, an elongated rectangle). The first optical system 306 may be composed of a plurality of lenses so as to suppress the divergence angle of the laser beam and focus the laser beam on the irradiation surface. Further, the first optical system 306 may incorporate a homogenizer or the like that makes the energy distribution of the laser beam uniform.

第1のレーザ発振装置302と第1の光学系306との間は、光ファイバ304を設けることが好ましい。光ファイバ304は、第1のレーザ発振装置302からのレーザビームを第1の光学系306に伝送することができる。また、光ファイバ304は柔軟性を有しており、自在に移動させることが可能である。したがって、光ファイバ304を移動させることにより、被照射体330の所望の場所にレーザビームを照射することが可能になる。なお、本発明は特に限定されず、第1のレーザ発振装置302と第1の光学系306との間は、レーザビームを伝送できるものを設ければよい。   An optical fiber 304 is preferably provided between the first laser oscillation device 302 and the first optical system 306. The optical fiber 304 can transmit the laser beam from the first laser oscillation device 302 to the first optical system 306. The optical fiber 304 has flexibility and can be moved freely. Therefore, by moving the optical fiber 304, it is possible to irradiate a laser beam to a desired place of the irradiated object 330. Note that the present invention is not particularly limited, and a device capable of transmitting a laser beam may be provided between the first laser oscillation device 302 and the first optical system 306.

第2のレーザ発振装置308は、シングルモードのレーザビームを得られるレーザ発振器を備える。例えば、パルス幅がピコ秒台、或いはフェムト秒(10−15秒)台のレーザビームが得られるパルス発振のレーザ発振器、He、He−Cd、Ar、He−Ne等の気体レーザ発振器、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とする固体レーザ発振器等を用いることができる。 The second laser oscillation device 308 includes a laser oscillator capable of obtaining a single mode laser beam. For example, a pulse oscillation laser oscillator capable of obtaining a laser beam having a pulse width on the order of picoseconds or femtoseconds ( 10-15 seconds), a gas laser oscillator such as He, He-Cd, Ar, or He-Ne, a single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , and Nd, Yb as dopants , Cr, Ti, Ho, Er, Tm, and Ta, a solid laser oscillator or the like using one or more added as a medium can be used.

第2の光学系310は、第2のレーザ発振装置308から射出されたレーザビームを成形し、複数に分割するための光学系である。第2の光学系310は、偏光板や偏光子を適宜組み合わせて構成すればよい。第2の光学系310は、偏光板や偏光子を組み合わせて構成することで、レーザビームを分岐する機能を有することができる。また、第2の光学系310に、レーザビームを分岐することができるハーフミラー等を組み込んでもよい。   The second optical system 310 is an optical system for shaping the laser beam emitted from the second laser oscillation device 308 and dividing it into a plurality of parts. The second optical system 310 may be configured by appropriately combining a polarizing plate and a polarizer. The second optical system 310 can have a function of branching a laser beam by being configured by combining a polarizing plate and a polarizer. Further, the second optical system 310 may incorporate a half mirror or the like that can branch the laser beam.

第1の偏向器312は、第2の光学系310を通過して分割されたレーザビームを偏向し、当該レーザビームの進行方向を制御する。例えば、第1の偏向器312として、AOD(Acousto−Optical Deflector:音響光学偏向器)を用いることができる。AODとは、光学媒体内での音響光学変化により、レーザビームの偏向を行う偏向器である。AODに用いる光学媒体は、偏向するレーザビームの波長、偏向方向、エネルギー等に応じて適宜選択すればよい。例えば、AODを用いて可視領域のレーザビームを偏向する場合には、ガリウムリン、二酸化テルル、インジウムリンなどを光学媒体として用いることができる。第1の偏向器312としてAODを用いてレーザビームを偏向し、当該レーザビームの進行方向を制御することにより、レーザビームの照射のオン、オフを切り替えることが可能になる。ここで、レーザビームの照射のオンとは、レーザビームが被照射面に照射されるように偏向されることを意味する。これに対し、レーザビームの照射のオフとは、レーザビームが被照射面には照射されない、又はレーザビームが被照射面外に照射されることを意味する。   The first deflector 312 deflects the laser beam divided through the second optical system 310 and controls the traveling direction of the laser beam. For example, an AOD (Acousto-Optical Deflector) can be used as the first deflector 312. An AOD is a deflector that deflects a laser beam by an acousto-optic change in an optical medium. The optical medium used for AOD may be appropriately selected according to the wavelength of the laser beam to be deflected, the deflection direction, energy, and the like. For example, when a laser beam in the visible region is deflected using AOD, gallium phosphorus, tellurium dioxide, indium phosphorus, or the like can be used as an optical medium. By deflecting the laser beam using the AOD as the first deflector 312 and controlling the traveling direction of the laser beam, the irradiation of the laser beam can be switched on and off. Here, turning on the laser beam irradiation means that the laser beam is deflected so as to irradiate the irradiated surface. On the other hand, turning off the laser beam irradiation means that the irradiated surface is not irradiated with the laser beam or the irradiated surface is irradiated with the laser beam.

第2の偏向器314は、第1の偏向器312を通過したレーザビームを偏向し、当該レーザビームの進行方向を制御する。例えば、第2の偏向器314として、ガルバノミラーを用いることができる。ガルバノミラーは、ミラーの設置角度を任意に設定することが可能である。そのため、第2の偏向器314としてガルバノミラーを用いることで、レーザビームを被照射体330の所望の位置に照射させることが可能になる。   The second deflector 314 deflects the laser beam that has passed through the first deflector 312 and controls the traveling direction of the laser beam. For example, a galvanometer mirror can be used as the second deflector 314. The galvanometer mirror can arbitrarily set the mirror installation angle. Therefore, by using a galvano mirror as the second deflector 314, it is possible to irradiate a desired position of the irradiated object 330 with a laser beam.

ステージ315は、被照射体330を保持し、所望の方向に移動させる。本実施の形態では、ステージ315は、吸着ステージ320と、X軸方向に動作する搬送ステージ316と、Y軸方向に動作する搬送ステージ318と、で構成される。被照射体330は、吸着ステージ320によって吸着され、固定されている。また、被照射体330は、所望の領域にレーザビームが照射されるように、搬送ステージ316、318によって移動される。したがって、被照射体330の被照射面において、ある領域にレーザビームを照射して被照射体の加工が終わったところで、搬送ステージ316、318を動作させることで被照射体を移動させ、新たな領域に対してレーザビームを照射して加工することができる。   The stage 315 holds the irradiated object 330 and moves it in a desired direction. In the present embodiment, the stage 315 includes a suction stage 320, a transfer stage 316 that operates in the X-axis direction, and a transfer stage 318 that operates in the Y-axis direction. The irradiated object 330 is sucked and fixed by the suction stage 320. In addition, the irradiated object 330 is moved by the transfer stages 316 and 318 so that a desired region is irradiated with the laser beam. Therefore, on the irradiated surface of the irradiated object 330, when a certain area is irradiated with a laser beam and the irradiated object is processed, the irradiated object is moved by operating the transfer stages 316 and 318, and a new one is moved. The region can be processed by being irradiated with a laser beam.

なお、図4に示すレーザ加工装置の構成は一例であり、レーザビームの光路に配置する光学系や偏向器等の位置関係は特に限定されない。また、レーザビームの進行方向、偏向方向等を制御するためのミラーや、レーザビームのエネルギー分布を均一化するホモジナイザ等を、適宜設けてもよい。また、本実施の形態では、第1の偏向器312、第2の偏向器314の複数の偏向器を設ける構成を説明したが、特に限定されない。したがって、偏向器を1つだけ設ける構成としてもよいし、3以上の複数の偏向器を設ける構成としてもよい。   Note that the configuration of the laser processing apparatus shown in FIG. 4 is an example, and the positional relationship between the optical system and the deflector disposed in the optical path of the laser beam is not particularly limited. In addition, a mirror for controlling the traveling direction and the deflection direction of the laser beam, a homogenizer for uniformizing the energy distribution of the laser beam, and the like may be provided as appropriate. In this embodiment mode, a configuration in which a plurality of deflectors of the first deflector 312 and the second deflector 314 are provided has been described, but the present invention is not particularly limited. Therefore, a configuration in which only one deflector is provided, or a configuration in which three or more deflectors are provided may be employed.

被照射体330は、少なくとも基板上に光吸収層、絶縁層が積層形成されている。光吸収層の下層には、導電層、絶縁層等が形成されていてもよい。光吸収層及び絶縁層の材料は、上記実施の形態1に準じる。被照射体330において、絶縁層が形成された面側が、レーザビームが照射される被照射面となる。   The irradiated object 330 is formed by laminating at least a light absorption layer and an insulating layer on a substrate. A conductive layer, an insulating layer, or the like may be formed below the light absorption layer. The materials of the light absorption layer and the insulating layer are the same as those in Embodiment Mode 1. In the irradiated object 330, the surface side on which the insulating layer is formed becomes the irradiated surface irradiated with the laser beam.

第1のレーザ発振装置302から射出されたレーザビームは、光ファイバ304を伝送され、第1の光学系306を通過し成形される。第1の光学系306を通過し、成形されたレーザビームは、ステージ315上に保持された被照射体330の被照射面に照射される。このとき、被照射体330の被照射面には、第1のレーザ発振装置302によるレーザビームのビームスポット332が照射される。   The laser beam emitted from the first laser oscillation device 302 is transmitted through the optical fiber 304, passes through the first optical system 306, and is shaped. The shaped laser beam that has passed through the first optical system 306 is irradiated onto the irradiated surface of the irradiated object 330 held on the stage 315. At this time, the irradiated surface of the irradiated object 330 is irradiated with the beam spot 332 of the laser beam from the first laser oscillation device 302.

一方、第2のレーザ発振装置308から射出されたレーザビームは、第2の光学系310を通過し複数に分割される。本実施の形態では、第2のレーザ発振装置308によるレーザビームは、第2の光学系310を通過して4本のレーザビームに分割されるものとする。もちろん、本発明は特に限定されず、レーザビームは4本以下、又は4本以上に分割できる。   On the other hand, the laser beam emitted from the second laser oscillation device 308 passes through the second optical system 310 and is divided into a plurality of parts. In this embodiment mode, the laser beam from the second laser oscillation device 308 passes through the second optical system 310 and is divided into four laser beams. Of course, the present invention is not particularly limited, and the laser beam can be divided into four or less or four or more.

第2の光学系310を通過して複数に分割されたレーザビームは、第1の偏向器312で偏向され、進行方向が制御される。第1の偏向器312を通過した複数のレーザビームは、さらに第2の偏向器314で偏向され、進行方向が制御される。第2の偏向器314を通過した複数のレーザビームは、ステージ315上に保持された被照射体330の被照射面に照射される。第2の偏向器314を通過して照射される複数のレーザビームは、被照射体330の被照射面において、第1のレーザ発振装置302によるビームスポット332の範囲内に全て照射される。すなわち、被照射体330の被照射面において、第2のレーザ発振装置308による複数のレーザビームは、第1のレーザ発振装置302によるレーザビームとそれぞれ重畳して照射される。   The laser beam that has been divided into a plurality of parts through the second optical system 310 is deflected by the first deflector 312 and the traveling direction is controlled. The plurality of laser beams that have passed through the first deflector 312 are further deflected by the second deflector 314, and the traveling direction is controlled. The plurality of laser beams that have passed through the second deflector 314 are irradiated onto the irradiated surface of the irradiated object 330 held on the stage 315. The plurality of laser beams irradiated through the second deflector 314 are all irradiated within the range of the beam spot 332 by the first laser oscillation device 302 on the irradiated surface of the irradiated object 330. That is, a plurality of laser beams from the second laser oscillation device 308 are irradiated on the surface to be irradiated of the irradiation object 330 so as to overlap with the laser beams from the first laser oscillation device 302, respectively.

上記のように、第2のレーザ発振装置308によるレーザビームと、第1のレーザ発振装置302によるレーザビームとが重畳して照射されると、重畳して照射された領域では、レーザビームのエネルギーが合成される。本実施の形態では、第2のレーザ発振装置308によるレーザビームは第2の光学系310により複数に分割されており、複数に分割されたレーザビームが、偏向器(第1の偏向器312、第2の偏向器314)を通過して、それぞれ第1のレーザ発振装置302によるレーザビームと重畳するように照射される。   As described above, when the laser beam emitted from the second laser oscillation device 308 and the laser beam emitted from the first laser oscillation device 302 are superimposed and irradiated, the energy of the laser beam is emitted in the superimposed irradiation region. Is synthesized. In this embodiment mode, the laser beam from the second laser oscillation device 308 is divided into a plurality of parts by the second optical system 310, and the divided laser beam is converted into a deflector (first deflector 312; Irradiation passes through the second deflector 314) so as to be superimposed on the laser beam by the first laser oscillation device 302.

本発明では、第1のレーザ発振装置302から射出されるレーザビームのエネルギーは、アブレーション閾値未満とする。第2のレーザ発振装置308から射出されるレーザビームのエネルギーは、第1のレーザ発振装置302から射出されるレーザビームのエネルギーと合成した場合に、アブレーション閾値以上となるものとする。   In the present invention, the energy of the laser beam emitted from the first laser oscillation device 302 is less than the ablation threshold. The energy of the laser beam emitted from the second laser oscillation device 308 is equal to or higher than the ablation threshold when combined with the energy of the laser beam emitted from the first laser oscillation device 302.

被照射体330において、第1のレーザ発振装置302によるレーザビームのみが照射される領域では、アブレーション閾値未満のエネルギーが吸収される。そのため、被照射体330はアブレーションされない。   In the irradiated object 330, energy below the ablation threshold is absorbed in a region irradiated only with the laser beam from the first laser oscillation device 302. Therefore, the irradiated object 330 is not ablated.

一方、第1のレーザ発振装置302によるレーザビームと、第2のレーザ発振装置308によるレーザビームとが重畳して照射された領域では、両者のレーザビームのエネルギーが合成されたエネルギーが被照射体330に吸収される。その結果、被照射体330はアブレーションされ、開口が形成される。詳しくは、被照射体330において、第1のレーザ発振装置302によるレーザビームと第2のレーザ発振装置308によるレーザビームとが重畳して照射される領域の光吸収層がアブレーションされ、当該光吸収層及びその上層の絶縁層、又は光吸収層の上層の絶縁層が除去される。そして、少なくとも絶縁層に所望の開口パターンが形成される。   On the other hand, in the region where the laser beam from the first laser oscillation device 302 and the laser beam from the second laser oscillation device 308 are superimposed and irradiated, the energy obtained by combining the energy of both laser beams is irradiated. 330 is absorbed. As a result, the irradiated object 330 is ablated and an opening is formed. Specifically, in the irradiated object 330, the light absorption layer in the region irradiated with the laser beam emitted from the first laser oscillation device 302 and the laser beam emitted from the second laser oscillation device 308 is ablated, and the light absorption is performed. The layer and the insulating layer above it or the insulating layer above the light absorbing layer are removed. A desired opening pattern is formed at least in the insulating layer.

また、本実施の形態では、第2のレーザ発振装置308によるレーザビームは第2の光学系310により複数に分割され、当該複数に分割されたレーザビームがそれぞれ第1のレーザ発振装置302によるレーザビームと重畳するように照射される。つまり、被照射体330において、第1のレーザ発振装置302によるレーザビームと第2のレーザ発振装置308によるレーザビームとが重畳して照射される領域が、複数になる。したがって、被照射体330において、複数の領域をアブレーションさせ、複数の開口を同時に形成することが可能になる。   In this embodiment mode, the laser beam from the second laser oscillation device 308 is divided into a plurality of parts by the second optical system 310, and each of the divided laser beams is a laser from the first laser oscillation device 302. Irradiated so as to overlap the beam. That is, in the irradiated object 330, there are a plurality of regions where the laser beam emitted from the first laser oscillation device 302 and the laser beam emitted from the second laser oscillation device 308 are superimposed and irradiated. Therefore, in the irradiated object 330, it is possible to ablate a plurality of regions and simultaneously form a plurality of openings.

また、本発明は、アブレーションにより、被照射体330に形成される開口の形状は、第2のレーザ発振装置308によるレーザビームに依る。本実施の形態において、第2のレーザ発振装置308は、集光性が良く、局所的にエネルギーを与えることが可能なシングルモードのレーザビームを射出するため、当該レーザビームの光路に配置する光学系、偏向器等を適宜選択することにより、直径数μmのビームスポットを形成することも可能である。よって、被照射体330に微細な開口を形成することができる。   In the present invention, the shape of the opening formed in the irradiated object 330 by the ablation depends on the laser beam from the second laser oscillation device 308. In this embodiment mode, since the second laser oscillation device 308 emits a single-mode laser beam that has good light condensing properties and can locally give energy, an optical element disposed in the optical path of the laser beam. It is also possible to form a beam spot having a diameter of several μm by appropriately selecting a system, a deflector and the like. Therefore, a fine opening can be formed in the irradiated object 330.

本実施の形態では、第1のレーザ発振装置302によるレーザビームと第2のレーザ発振装置308によるレーザビームとが重畳して照射される領域の光吸収層がアブレーションされるように、第1のレーザ発振装置302によるレーザビームのエネルギーと、第2のレーザ発振装置308によるレーザビームのエネルギーを適宜決定すればよい。第1のレーザ発振装置302は、被照射体330にアブレーション閾値のエネルギーを上限とする高いエネルギーを有するレーザビームを照射することができる。そのため、第2のレーザ発振装置308によるレーザビームのエネルギーは、小さくすることができる。その結果、第2のレーザ発振装置308によるレーザビームを多数に分割することができる。   In this embodiment mode, the first laser oscillation device 302 and the laser beam from the second laser oscillation device 308 are overlapped with each other so that the light absorption layer in the region irradiated with the first laser oscillation device 302 is ablated. The energy of the laser beam emitted from the laser oscillation device 302 and the energy of the laser beam emitted from the second laser oscillation device 308 may be determined as appropriate. The first laser oscillation device 302 can irradiate the irradiated object 330 with a laser beam having a high energy with the upper limit of the energy of the ablation threshold. Therefore, the energy of the laser beam by the second laser oscillation device 308 can be reduced. As a result, the laser beam by the second laser oscillation device 308 can be divided into a large number.

また、第2のレーザ発振装置308によるレーザビームを多数に分割し、当該分割したレーザビームを第1のレーザ発振装置302によるレーザビームと重畳するように照射することで、第1のレーザ発振装置302、第2のレーザ発振装置308による一度のレーザビームの照射で、被照射体330に多数の微細な開口を形成することも可能になる。したがって、半導体装置の製造工程において、量産性を容易に向上させることができる。   In addition, the first laser oscillation device is obtained by dividing the laser beam by the second laser oscillation device 308 into a large number and irradiating the divided laser beam so as to overlap the laser beam by the first laser oscillation device 302. 302 and the second laser oscillation device 308 can irradiate the laser beam once to form a large number of fine openings in the irradiated object 330. Accordingly, mass productivity can be easily improved in the manufacturing process of the semiconductor device.

本発明のレーザ加工装置は、フォトレジストを用いることなく、被照射体の所望の領域に開口を形成することができる。したがって、半導体装置の製造工程において、リソグラフィー工程の回数を削減・簡略化することができるため、製造コストを低減、スループットを向上させることができる。   The laser processing apparatus of the present invention can form an opening in a desired region of an irradiated object without using a photoresist. Therefore, since the number of lithography processes can be reduced and simplified in the manufacturing process of the semiconductor device, the manufacturing cost can be reduced and the throughput can be improved.

また、本発明のレーザ加工装置は、一度の処理で多数の開口を被照射体に形成することができる。したがって、半導体装置の製造工程において、開口を形成する工程時間を短縮することができ、量産性を向上させることができる。   In addition, the laser processing apparatus of the present invention can form a large number of openings in the irradiated object in a single process. Therefore, in the manufacturing process of the semiconductor device, the process time for forming the opening can be shortened, and the mass productivity can be improved.

本実施の形態は、上記実施の形態1と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with Embodiment Mode 1 as appropriate.

(実施の形態4)
本実施の形態では、フォトレジストを用いたリソグラフィー技術を用いることなく、所望の領域に複数の開口を形成する方法について説明する。具体的には、本発明を適用して絶縁層に複数の開口を形成する方法の一形態について、図5乃至図7を用いて具体的に説明する。
(Embodiment 4)
In this embodiment, a method for forming a plurality of openings in a desired region without using a lithography technique using a photoresist will be described. Specifically, one mode of a method for forming a plurality of openings in an insulating layer by applying the present invention will be specifically described with reference to FIGS.

まず、導電層502、光吸収層504、絶縁層506が順次積層形成された基板500を用意する(図5(A)参照)。   First, the substrate 500 in which the conductive layer 502, the light absorption layer 504, and the insulating layer 506 are sequentially stacked is prepared (see FIG. 5A).

基板500は、上記実施の形態1で示した基板10と同様なものを用いればよい。例えば、ガラス基板、石英基板、サファイア基板、セラミック基板、又は半導体基板等を用いることができる。また、基板500上に、下地絶縁層を形成してもよい。   As the substrate 500, a substrate similar to the substrate 10 described in Embodiment Mode 1 may be used. For example, a glass substrate, a quartz substrate, a sapphire substrate, a ceramic substrate, a semiconductor substrate, or the like can be used. Further, a base insulating layer may be formed over the substrate 500.

導電層502、光吸収層504、絶縁層506も、それぞれ上記実施の形態1で示した導電層12、光吸収層14、絶縁層16と同様のものを用いて形成すればよい。   The conductive layer 502, the light absorption layer 504, and the insulating layer 506 may be formed using the same materials as the conductive layer 12, the light absorption layer 14, and the insulating layer 16 described in Embodiment 1, respectively.

導電層502は、例えば、銀(Ag)、金(Au)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)から選ばれた元素、又は当該元素を主成分とする合金若しくは化合物を用いて形成することができる。   The conductive layer 502 includes, for example, silver (Ag), gold (Au), nickel (Ni), platinum (Pt), palladium (Pd), iridium (Ir), rhodium (Rh), tantalum (Ta), tungsten (W ), Titanium (Ti), molybdenum (Mo), aluminum (Al), and copper (Cu), or an alloy or compound containing the element as a main component.

光吸収層504は、例えば、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、コバルト(Co)、銅(Cu)、アルミニウム(Al)から選ばれた元素、又は当該元素を主成分とする合金若しくは化合物等も導電材料を用いて形成することができる。その他、シリコン、ゲルマニウム、シリコンゲルマニウム、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化ニッケル、酸化亜鉛、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウム等の半導体材料を用いて形成することができる。   The light absorption layer 504 includes, for example, an element selected from chromium (Cr), molybdenum (Mo), nickel (Ni), titanium (Ti), cobalt (Co), copper (Cu), and aluminum (Al), or An alloy or a compound containing an element as a main component can also be formed using a conductive material. In addition, silicon, germanium, silicon germanium, molybdenum oxide, tin oxide, bismuth oxide, vanadium oxide, nickel oxide, zinc oxide, gallium arsenide, gallium nitride, indium oxide, indium phosphide, indium nitride, cadmium sulfide, cadmium telluride It can be formed using a semiconductor material such as strontium titanate.

絶縁層506は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の透光性の無機絶縁材料、ポリイミド、アクリル樹脂、ポリアミド、ポリイミドアミド、ベンゾシクロブテン系樹脂、エポキシ樹脂等の透光性の有機絶縁材料を用いて形成することができる。   The insulating layer 506 is formed using, for example, a light-transmitting inorganic insulating material such as silicon oxide, silicon nitride, silicon oxynitride, or silicon nitride oxide, polyimide, acrylic resin, polyamide, polyimide amide, benzocyclobutene resin, or epoxy resin. It can be formed using a light-transmitting organic insulating material.

次に、レーザビームを絶縁層506側から照射する。レーザビームの照射は、第1のレーザビーム510と第2のレーザビーム512とを用いて行う。第2のレーザビーム512は複数に分割されており、それぞれが第1のレーザビーム510と重畳するように照射する。光吸収層504及び絶縁層506において、第1のレーザビーム510及び第2のレーザビーム512が重畳して照射された領域を重畳照射領域520、522、524、526、528、530とする(図5(B)参照)。   Next, a laser beam is irradiated from the insulating layer 506 side. Irradiation with the laser beam is performed using the first laser beam 510 and the second laser beam 512. The second laser beam 512 is divided into a plurality of pieces, and irradiation is performed so that each overlaps with the first laser beam 510. In the light absorption layer 504 and the insulating layer 506, the regions irradiated with the first laser beam 510 and the second laser beam 512 are overlapped irradiation regions 520, 522, 524, 526, 528, and 530 (FIG. 5 (B)).

図6に、図5(B)の斜視図を示す。図5(B)は、図6における線分OPの断面図に相当する。図6は、第1のレーザビーム510は省略し、当該第1のレーザビーム510により形成されるビームスポット511を示している。また、第2のレーザビーム512も一部省略している。図6において、複数に分割されている第2のレーザビーム512は、第1のレーザビームによるビームスポット511の範囲内に全て照射される。つまり、第1のレーザビームのビームスポット511内に、第1のレーザビーム510及び第2のレーザビーム512が重畳して照射された重畳照射領域群518が形成される。図6において、破線の丸で囲まれた重畳照射領域群518の一部が、図5(B)における重畳照射領域520、522、524、526、528、530である。   FIG. 6 is a perspective view of FIG. FIG. 5B corresponds to a cross-sectional view of the line segment OP in FIG. In FIG. 6, the first laser beam 510 is omitted, and a beam spot 511 formed by the first laser beam 510 is shown. A part of the second laser beam 512 is also omitted. In FIG. 6, the second laser beam 512 divided into a plurality is irradiated within the range of the beam spot 511 by the first laser beam. That is, a superimposed irradiation region group 518 is formed in which the first laser beam 510 and the second laser beam 512 are superimposed and irradiated in the beam spot 511 of the first laser beam. In FIG. 6, a part of the superimposed irradiation region group 518 surrounded by a broken-line circle is a superimposed irradiation region 520, 522, 524, 526, 528, and 530 in FIG.

第1のレーザビーム510としては、マルチモードのレーザビームを照射する。例えば、第1のレーザビーム510は、KrF、ArF、XeCl等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne等の気体レーザ発振器、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とする固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器等を用いて得ることができる。第1のレーザビーム510としてYAGレーザ、YVOレーザ又はエキシマレーザを用いると大出力が得られやすいので好ましい。固体レーザ発振器を用いる場合は、基本波から第5高調波を適宜選択して用いることが好ましい。また、連続発振のレーザビーム又はパルス発振のレーザビームのどちらが得られるものを用いてもよい。 As the first laser beam 510, a multimode laser beam is irradiated. For example, the first laser beam 510 includes an excimer laser oscillator such as KrF, ArF, or XeCl, a gas laser oscillator such as He, He—Cd, Ar, or He—Ne, a single crystal YAG, YVO 4 , forsterite (Mg). 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , Nd, Yb, Cr, Ti, Ho, Er, Tm as dopants , Ta, or a semiconductor laser oscillator such as GaN, GaAs, GaAlAs, InGaAsP or the like using one or more of Ta added as a medium. It is preferable to use a YAG laser, YVO 4 laser, or excimer laser as the first laser beam 510 because a large output can be easily obtained. When using a solid-state laser oscillator, it is preferable to select and use the fifth harmonic from the fundamental wave as appropriate. Further, either a continuous wave laser beam or a pulsed laser beam may be used.

第1のレーザビーム510のエネルギーは、光吸収層504でアブレーションが起きない程度とする。すなわち、第1のレーザビーム510のエネルギーは、アブレーション閾値未満のエネルギーとする。   The energy of the first laser beam 510 is set such that no ablation occurs in the light absorption layer 504. That is, the energy of the first laser beam 510 is less than the ablation threshold.

また、第1のレーザビーム510の断面形状は、円形、楕円形、矩形等の面状、または線状(厳密には細長い長方形状)を適宜選択するものとする。第1のレーザビーム510は、このような断面形状となるように、光学系で成形すればよい。本実施の形態では、第1のレーザビーム510の断面形状を矩形の面状に成形して照射する。したがって、図6において、矩形の第1のレーザビームのビームスポット511が形成されている。本発明では、第1のレーザビーム510としてマルチモードのレーザビームを照射するため、大出力を得ることができ、ビームスポット511にアブレーション閾値のエネルギーを上限とする高いエネルギーを与えることが可能である。   In addition, the cross-sectional shape of the first laser beam 510 is appropriately selected from a planar shape such as a circle, an ellipse, and a rectangle, or a linear shape (strictly, an elongated rectangular shape). The first laser beam 510 may be shaped by an optical system so as to have such a cross-sectional shape. In this embodiment mode, the first laser beam 510 is irradiated with the cross-sectional shape formed into a rectangular surface. Therefore, in FIG. 6, a rectangular beam spot 511 of the first laser beam is formed. In the present invention, since a multi-mode laser beam is irradiated as the first laser beam 510, a large output can be obtained, and high energy up to the energy of the ablation threshold can be given to the beam spot 511. .

第2のレーザビーム512は、シングルモードのレーザビームを照射する。例えば、第2のレーザビーム512は、パルス幅がピコ秒台、或いはフェムト秒(10−15秒)台のレーザビームが得られるパルス発振のレーザ発振器、He、He−Cd、Ar、He−Ne等の気体レーザ発振器、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とする固体レーザ発振器等を用いて得ることができる。固体レーザ発振器を用いる場合は、基本波から第5高調波を適宜選択して用いることが好ましい。 The second laser beam 512 irradiates a single mode laser beam. For example, the second laser beam 512 is a pulse oscillation laser oscillator that can obtain a laser beam having a pulse width in the picosecond range or femtosecond ( 10-15 seconds), He, He-Cd, Ar, He-Ne. Gas laser oscillator such as single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 3 4 can be obtained by using a solid-state laser oscillator or the like using one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, and Ta as dopants. When using a solid-state laser oscillator, it is preferable to select and use the fifth harmonic from the fundamental wave as appropriate.

第2のレーザビーム512のエネルギーは、第1のレーザビーム510と合成した場合に得られるエネルギーによって光吸収層504でアブレーションが起きるエネルギーとする。すなわち、第1のレーザビーム510と第2のレーザビーム512を合成して得られるビームのエネルギーが、アブレーション閾値以上となるようにする。   The energy of the second laser beam 512 is energy at which ablation occurs in the light absorption layer 504 due to energy obtained when combined with the first laser beam 510. That is, the energy of the beam obtained by combining the first laser beam 510 and the second laser beam 512 is set to be equal to or greater than the ablation threshold value.

また、第2のレーザビーム512の断面形状は、円形、楕円形、矩形等の面状、または線状(厳密には細長い長方形状)を適宜選択するものとする。第2のレーザビーム512は、このような断面形状となるように、光学系で成形すればよい。本発明では、第2のレーザビーム512としてシングルモードのレーザビームを照射するため、当該第2のレーザビーム512を直径数μm程度まで集光させることができる。したがって、第2のレーザビーム512は、直径数μm程度の微細な領域にエネルギーを局所的に与えることが可能である。   In addition, as the cross-sectional shape of the second laser beam 512, a circular shape, an elliptical shape, a planar shape such as a rectangle, or a linear shape (strictly, an elongated rectangular shape) is appropriately selected. The second laser beam 512 may be shaped by an optical system so as to have such a cross-sectional shape. In the present invention, since a single mode laser beam is irradiated as the second laser beam 512, the second laser beam 512 can be condensed to a diameter of about several μm. Therefore, the second laser beam 512 can locally give energy to a minute region having a diameter of about several μm.

また、アブレーション閾値を上限とする高いエネルギーを有する第1のレーザビーム510が照射されるため、第2のレーザビーム512のエネルギーは小さくすることができる。したがって、第2のレーザビーム512は、より多数に分割することが可能となる。ゆえに、本実施の形態は、一度に多数の微細な領域の光吸収層504に、局所的にアブレーション閾値以上のエネルギーを与えることが可能となる。   In addition, since the first laser beam 510 having high energy with the upper limit of the ablation threshold is irradiated, the energy of the second laser beam 512 can be reduced. Therefore, the second laser beam 512 can be divided into a larger number. Therefore, according to the present embodiment, energy exceeding the ablation threshold value can be locally applied to the light absorption layer 504 in a large number of fine regions at a time.

第1のレーザビーム510及び第2のレーザビーム512は、絶縁層506を透過し、光吸収層504で吸収される。光吸収層504は、第1のレーザビーム510及び第2のレーザビーム512が重畳して照射された領域(図5(B)における重畳照射領域520、522、524、526、528、530)でアブレーションされ、上層の絶縁層506とともに除去される。その結果、開口532、開口534、開口536、開口538、開口540、開口542が形成される。当該開口532、534、536、538、540、542の底面では、導電層502が露出する(図5(C)参照)。   The first laser beam 510 and the second laser beam 512 are transmitted through the insulating layer 506 and absorbed by the light absorption layer 504. The light absorption layer 504 is a region irradiated with the first laser beam 510 and the second laser beam 512 superimposed (superimposed irradiation regions 520, 522, 524, 526, 528, and 530 in FIG. 5B). It is ablated and removed with the upper insulating layer 506. As a result, an opening 532, an opening 534, an opening 536, an opening 538, an opening 540, and an opening 542 are formed. The conductive layer 502 is exposed at the bottom surfaces of the openings 532, 534, 536, 538, 540, and 542 (see FIG. 5C).

第1のレーザビーム510は、アブレーション閾値未満のエネルギーであるため、第1のレーザビーム510のみが吸収された光吸収層504はアブレーションされない。一方、第1のレーザビーム510及び第2のレーザビーム512が重畳するように照射された領域(図5(B)における重畳照射領域520、522、524、526、528、530)では、光吸収層504で吸収されるレーザビームのエネルギーがアブレーション閾値以上となる。そのため、光吸収層504はアブレーションされ、上層に積層されている絶縁層506とともに除去される。本実施の形態では、図5(B)に示される重畳照射領域520、522、524、526、528、530がアブレーションされ、開口532、534、536、538、540、542が形成される(図5(C)参照)。   Since the first laser beam 510 has energy less than the ablation threshold, the light absorption layer 504 in which only the first laser beam 510 is absorbed is not ablated. On the other hand, in the regions irradiated so that the first laser beam 510 and the second laser beam 512 are superimposed (superimposed irradiation regions 520, 522, 524, 526, 528, and 530 in FIG. 5B), light absorption is performed. The energy of the laser beam absorbed by the layer 504 is greater than or equal to the ablation threshold. Therefore, the light absorption layer 504 is ablated and removed together with the insulating layer 506 stacked on the upper layer. In this embodiment mode, the overlapping irradiation regions 520, 522, 524, 526, 528, and 530 shown in FIG. 5B are ablated to form openings 532, 534, 536, 538, 540, and 542 (FIG. 5). 5 (C)).

図7(A)に、図5(C)の斜視図を示す。図5(C)は、図7(A)における線分OPの断面図に相当する。また、図7(B)には、図7(A)の線分OP近傍の拡大図を示す。図7(A)、(B)において、絶縁層506及び光吸収層504を貫通するように開口が形成されており、開口の底面には導電層502が露出している。   FIG. 7A shows a perspective view of FIG. FIG. 5C corresponds to a cross-sectional view of the line segment OP in FIG. FIG. 7B shows an enlarged view of the vicinity of the line segment OP in FIG. 7A and 7B, an opening is formed so as to penetrate the insulating layer 506 and the light absorption layer 504, and the conductive layer 502 is exposed on the bottom surface of the opening.

本発明は、第2のレーザビーム512としてシングルモードのレーザビームを照射しており、局所的にエネルギーを与えることができる。したがって、光吸収層504の微細な領域に局所的にアブレーション閾値以上のエネルギーを与え、光吸収層504をアブレーションして、微細な開口を形成することが可能になる。   In the present invention, a single mode laser beam is irradiated as the second laser beam 512, and energy can be applied locally. Therefore, it is possible to locally apply energy equal to or higher than the ablation threshold to a fine region of the light absorption layer 504 to ablate the light absorption layer 504 to form a fine opening.

また、本発明は、第1のレーザビームおよび第2のレーザビームを重畳するように照射する。本発明において、第1のレーザビームはアブレーション閾値未満であれば極限まで高くすることが可能であり、高いアシスト効果を有する。そのため、第2のレーザビームはエネルギーを小さくすることができ、第2のレーザビーム512を多数に分割することが可能となる。したがって、微細な開口を同時に多数形成することができ、工程時間を短縮することが可能になる。   In the present invention, the first laser beam and the second laser beam are irradiated so as to overlap each other. In the present invention, the first laser beam can be increased to the limit as long as it is less than the ablation threshold, and has a high assist effect. Therefore, the energy of the second laser beam can be reduced, and the second laser beam 512 can be divided into a large number. Therefore, a large number of fine openings can be formed at the same time, and the process time can be shortened.

なお、開口に導電層を形成することで、導電層502と電気的に接続させることができる。   Note that by forming a conductive layer in the opening, the conductive layer 502 can be electrically connected.

本実施の形態は、上記実施の形態1乃至3と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 3 as appropriate.

(実施の形態5)
本実施の形態では、導電層同士、又は導電層と半導体層とを電気的に接続するための開口を絶縁層に形成する方法について説明する。実施の形態1では、導電層上に積層形成された絶縁層及び光吸収層を貫通するように開口を形成し、当該開口の底面で導電層を露出させる例を示した。本実施の形態では、導電層に達する開口を形成する他の例を示す。また、半導体層に達する開口を形成する例についても示す。
(Embodiment 5)
In this embodiment, a method for forming an opening in an insulating layer for electrically connecting conductive layers or between a conductive layer and a semiconductor layer will be described. In Embodiment 1, an example is shown in which an opening is formed so as to penetrate the insulating layer and the light absorption layer stacked on the conductive layer, and the conductive layer is exposed at the bottom surface of the opening. In this embodiment mode, another example of forming an opening reaching the conductive layer is described. An example of forming an opening reaching the semiconductor layer is also shown.

図8(A)乃至(C)に、基板上に導電層、光吸収層、絶縁層が順次積層形成され、導電層又は光吸収層に達する開口が形成された構成を示す。また、開口には導電層が形成され、当該導電層と、基板上に形成された導電層とが電気的に接続された構成を示す。   8A to 8C illustrate a structure in which a conductive layer, a light absorption layer, and an insulating layer are sequentially stacked over a substrate, and an opening reaching the conductive layer or the light absorption layer is formed. In addition, a structure in which a conductive layer is formed in the opening and the conductive layer is electrically connected to the conductive layer formed over the substrate is shown.

図8において、少なくとも絶縁層に形成される開口は、上記実施の形態1乃至4で示したように、レーザビームの照射によるアブレーションを利用して形成する。詳しくは、マルチモードのレーザビームとシングルモードのレーザビームを重畳するように照射し、当該重畳して照射した領域をアブレーションして除去する。レーザビームのエネルギー、光吸収層を構成する材料等を適宜選択することにより、アブレーションにより除去する部分を選択することが可能である。   In FIG. 8, at least the opening formed in the insulating layer is formed using ablation by laser beam irradiation as described in the first to fourth embodiments. Specifically, the multimode laser beam and the single mode laser beam are irradiated so as to overlap each other, and the overlapped and irradiated region is ablated and removed. The part to be removed by ablation can be selected by appropriately selecting the energy of the laser beam, the material constituting the light absorption layer, and the like.

図8において、基板、導電層、絶縁層は、上記実施の形態1等に準じる。例えば、基板はガラス基板、石英基板、サファイア基板、セラミック基板、半導体基板等を用いればよい。導電層は、導電材料を用いればよい。例えば、導電層は、銀(Ag)、金(Au)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)等の元素、又は当該元素を主成分とする合金材料若しくは化合物材料を用いて形成する。絶縁層は、透光性の無機絶縁材料又は有機絶縁材料を用いて形成すればよい。また、基板と導電層との間、又は基板と光吸収層との間に保護層として機能する下地絶縁層を形成してもよい。下地絶縁層は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料を用いて形成することができる。下地絶縁層を形成することで、レーザビームの照射による基板への影響を低減することができる。   In FIG. 8, the substrate, the conductive layer, and the insulating layer are the same as those in Embodiment Mode 1 and the like. For example, a glass substrate, a quartz substrate, a sapphire substrate, a ceramic substrate, a semiconductor substrate, or the like may be used as the substrate. A conductive material may be used for the conductive layer. For example, the conductive layer is made of silver (Ag), gold (Au), nickel (Ni), platinum (Pt), palladium (Pd), iridium (Ir), rhodium (Rh), tantalum (Ta), tungsten (W). , Titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), or the like, or an alloy material or a compound material containing the element as a main component. The insulating layer may be formed using a light-transmitting inorganic insulating material or organic insulating material. Further, a base insulating layer that functions as a protective layer may be formed between the substrate and the conductive layer or between the substrate and the light absorption layer. The base insulating layer can be formed using an inorganic insulating material such as silicon oxide, silicon nitride, silicon oxynitride, or silicon nitride oxide. By forming the base insulating layer, the influence of the laser beam irradiation on the substrate can be reduced.

光吸収層は、レーザビームを吸収することができる導電材料を用いて形成する。また、光吸収層は、下層の導電層の融点の温度よりも、沸点又は昇華点の温度が低い材料を用いて形成することが好ましい。例えば、光吸収層は、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、コバルト(Co)、銅(Cu)、アルミニウム(Al)等の元素、又は当該元素を主成分とする合金材料若しくは化合物等の導電材料を用いて形成する。また、酸化インジウム、酸化亜鉛等を用いて形成してもよい。以下、具体的に説明する。   The light absorption layer is formed using a conductive material that can absorb a laser beam. The light absorption layer is preferably formed using a material having a boiling point or sublimation point lower than the melting point of the lower conductive layer. For example, the light absorption layer is mainly composed of an element such as chromium (Cr), molybdenum (Mo), nickel (Ni), titanium (Ti), cobalt (Co), copper (Cu), aluminum (Al), or the like. It is formed using a conductive material such as an alloy material or a compound as a component. Alternatively, indium oxide, zinc oxide, or the like may be used. This will be specifically described below.

図8(A)は、導電層上に積層形成された光吸収層及び絶縁層において、アブレーションにより絶縁層のみが除去された例である。基板800上に導電層802、光吸収層804、絶縁層806が順次積層形成されている。開口810は、絶縁層806のみを貫通するように形成され、開口810の底面では光吸収層804が露出している。また、開口810には導電層808が形成され、光吸収層804と接している。光吸収層804は導電材料を用いて形成されているため、導電層808と導電層802は電気的に接続される。   FIG. 8A illustrates an example in which only the insulating layer is removed by ablation in the light absorption layer and the insulating layer which are stacked over the conductive layer. A conductive layer 802, a light absorption layer 804, and an insulating layer 806 are sequentially stacked over the substrate 800. The opening 810 is formed so as to penetrate only the insulating layer 806, and the light absorption layer 804 is exposed at the bottom surface of the opening 810. A conductive layer 808 is formed in the opening 810 and is in contact with the light absorption layer 804. Since the light absorption layer 804 is formed using a conductive material, the conductive layer 808 and the conductive layer 802 are electrically connected.

図8(B)は、導電層上に積層形成された光吸収層及び絶縁層において、アブレーションにより光吸収層の上層部と絶縁層が除去された例である。基板820上に導電層822、光吸収層824、絶縁層826が順次積層形成されている。開口830は、絶縁層826及び光吸収層824の上層部に形成されており、開口830の底面では光吸収層824が露出している。光吸収層824において、開口830が形成されている領域の膜厚は他の領域と比較して薄くなっている。また、開口830には導電層828が形成され、光吸収層824と接している。光吸収層824は導電材料を用いて形成されているため、導電層828と導電層822は電気的に接続される。   FIG. 8B illustrates an example in which the upper layer portion of the light absorption layer and the insulating layer are removed by ablation in the light absorption layer and the insulating layer which are stacked over the conductive layer. A conductive layer 822, a light absorption layer 824, and an insulating layer 826 are sequentially stacked over the substrate 820. The opening 830 is formed in the upper layer portion of the insulating layer 826 and the light absorption layer 824, and the light absorption layer 824 is exposed at the bottom surface of the opening 830. In the light absorption layer 824, the thickness of the region where the opening 830 is formed is thinner than that of other regions. A conductive layer 828 is formed in the opening 830 and is in contact with the light absorption layer 824. Since the light absorption layer 824 is formed using a conductive material, the conductive layer 828 and the conductive layer 822 are electrically connected.

図8(C)は、少なくとも絶縁層に形成される開口の側面がテーパ形状を有する例である。基板840上に導電層842、光吸収層844、絶縁層846が順次積層形成されている。開口850は先細りになっており、開口850の側面は底面に対してテーパ形状となっている。開口850には導電層848が形成され、導電層842と電気的に接続される。   FIG. 8C illustrates an example in which at least a side surface of an opening formed in the insulating layer has a tapered shape. A conductive layer 842, a light absorption layer 844, and an insulating layer 846 are sequentially stacked over the substrate 840. The opening 850 is tapered, and the side surface of the opening 850 is tapered with respect to the bottom surface. A conductive layer 848 is formed in the opening 850 and is electrically connected to the conductive layer 842.

なお、図8(C)では、開口850が絶縁層846及び光吸収層844を貫通するように形成された例を示したが、特に限定されない。図8(A)に示すように絶縁層のみを貫通するように開口を形成してもよいし、図8(B)に示すように絶縁層は貫通し、光吸収層は上層部に掛かるように開口を形成してもよい。少なくとも、導電層が光吸収層と接する構成とすればよい。   Note that FIG. 8C illustrates an example in which the opening 850 is formed so as to penetrate the insulating layer 846 and the light absorption layer 844; however, there is no particular limitation. An opening may be formed so as to penetrate only the insulating layer as shown in FIG. 8 (A), or the insulating layer may penetrate as shown in FIG. 8 (B), and the light absorption layer may be applied to the upper layer portion. An opening may be formed in the surface. At least the conductive layer may be in contact with the light absorption layer.

次に、導電層に達する開口、又は半導体層に達する開口を絶縁層に形成する例について説明する。図9(A)乃至(D)では、基板上に光吸収層、絶縁層が順次積層形成され、光吸収層に達する開口が形成された構成を示す。開口には導電層が形成され、当該導電層と開口で露出している光吸収層とが電気的に接続された構成を示す。   Next, an example in which an opening reaching the conductive layer or an opening reaching the semiconductor layer is formed in the insulating layer is described. 9A to 9D illustrate a structure in which a light absorption layer and an insulating layer are sequentially stacked over a substrate, and an opening reaching the light absorption layer is formed. A structure in which a conductive layer is formed in the opening and the conductive layer and the light absorption layer exposed in the opening are electrically connected is shown.

図9において、少なくとも絶縁層に形成される開口は、上記実施の形態1乃至4で示したように、レーザビームの照射によるアブレーションを利用して形成する。詳しくは、マルチモードのレーザビームとシングルモードのレーザビームを重畳するように照射し、当該重畳して照射した領域をアブレーションして除去する。レーザビームのエネルギー、光吸収層を構成する材料等を適宜選択することにより、アブレーションにより除去する部分を選択することが可能である。   In FIG. 9, at least the opening formed in the insulating layer is formed using ablation by laser beam irradiation as described in Embodiment Modes 1 to 4. Specifically, the multimode laser beam and the single mode laser beam are irradiated so as to overlap each other, and the overlapped and irradiated region is ablated and removed. The part to be removed by ablation can be selected by appropriately selecting the energy of the laser beam, the material constituting the light absorption layer, and the like.

図9に示す基板、絶縁層は、図8と同じものを用いることができる。光吸収層は、レーザビームを吸収することができる材料を用いて形成する。光吸収層は、図8と同じものを用いることができる他、半導体材料を用いることができる。例えば、光吸収層として、シリコン、ゲルマニウム、シリコンゲルマニウム、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化ニッケル、酸化亜鉛、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウム等の半導体材料も用いることができる。以下、具体的に説明する。   The substrate and the insulating layer shown in FIG. 9 can be the same as those in FIG. The light absorption layer is formed using a material capable of absorbing a laser beam. As the light absorption layer, the same material as that in FIG. 8 can be used, and a semiconductor material can be used. For example, as a light absorption layer, silicon, germanium, silicon germanium, molybdenum oxide, tin oxide, bismuth oxide, vanadium oxide, nickel oxide, zinc oxide, gallium arsenide, gallium nitride, indium oxide, indium phosphide, indium nitride, sulfide Semiconductor materials such as cadmium, cadmium telluride, and strontium titanate can also be used. This will be specifically described below.

図9(A)は、基板上に積層形成された光吸収層及び絶縁層において、アブレーションにより絶縁層のみが除去された例である。基板860上に光吸収層862、絶縁層864が積層形成されている。開口868は、絶縁層864のみを貫通するように形成され、開口868の底面では光吸収層862が露出している。また、開口868には導電層866が形成され、光吸収層862と接している。光吸収層862は導電材料又は半導体材料を用いて形成される。以上で導電層同士、又は導電層と半導体層が電気的に接続された構成を得ることができる。   FIG. 9A shows an example in which only the insulating layer is removed by ablation in the light absorption layer and the insulating layer which are stacked over the substrate. A light absorption layer 862 and an insulating layer 864 are stacked over the substrate 860. The opening 868 is formed so as to penetrate only the insulating layer 864, and the light absorption layer 862 is exposed at the bottom surface of the opening 868. A conductive layer 866 is formed in the opening 868 and is in contact with the light absorption layer 862. The light absorption layer 862 is formed using a conductive material or a semiconductor material. Through the above, a structure in which the conductive layers or the conductive layer and the semiconductor layer are electrically connected can be obtained.

図9(B)は、基板上に積層形成された光吸収層及び絶縁層において、アブレーションにより光吸収層の上層部と絶縁層が除去された例である。基板870上に光吸収層872、絶縁層874が積層形成されている。開口878は、絶縁層874及び光吸収層872の上層部に形成されており、開口878の底面では光吸収層872が露出している。光吸収層872において、開口878が形成されている領域の膜厚は他の領域と比較して薄くなっている。また、開口878には導電層876が形成され、光吸収層872と接している。光吸収層872は導電材料又は半導体材料を用いて形成される。以上で導電層同士、又は導電層と半導体層とが電気的に接続された構成を得ることができる。   FIG. 9B illustrates an example in which the upper layer portion and the insulating layer of the light absorption layer are removed by ablation in the light absorption layer and the insulating layer which are stacked over the substrate. A light absorption layer 872 and an insulating layer 874 are stacked over the substrate 870. The opening 878 is formed in the upper layer portion of the insulating layer 874 and the light absorption layer 872, and the light absorption layer 872 is exposed at the bottom surface of the opening 878. In the light absorption layer 872, the thickness of the region where the opening 878 is formed is smaller than that of other regions. A conductive layer 876 is formed in the opening 878 and is in contact with the light absorption layer 872. The light absorption layer 872 is formed using a conductive material or a semiconductor material. Through the above, a structure in which the conductive layers or the conductive layer and the semiconductor layer are electrically connected can be obtained.

図9(C)は、基板上に積層形成された光吸収層及び絶縁層において、アブレーションにより光吸収層及び絶縁層を貫通するように除去した例である。基板880上に光吸収層882、絶縁層884が積層形成されている。開口888は、絶縁層884及び光吸収層882を貫通するように形成されており、開口888の側面に光吸収層882が露出している。また、開口888には導電層886が形成され、開口888の側面で導電層886と光吸収層882とが接している。光吸収層882は導電材料又は半導体材料を用いて形成される。以上で導電層同士、又は導電層と半導体層とが電気的に接続された構成を得ることができる。   FIG. 9C illustrates an example in which the light absorption layer and the insulating layer stacked over the substrate are removed so as to penetrate the light absorption layer and the insulating layer by ablation. A light absorption layer 882 and an insulating layer 884 are stacked over the substrate 880. The opening 888 is formed so as to penetrate the insulating layer 884 and the light absorption layer 882, and the light absorption layer 882 is exposed on the side surface of the opening 888. A conductive layer 886 is formed in the opening 888, and the conductive layer 886 and the light absorption layer 882 are in contact with each other on the side surface of the opening 888. The light absorption layer 882 is formed using a conductive material or a semiconductor material. Through the above, a structure in which the conductive layers or the conductive layer and the semiconductor layer are electrically connected can be obtained.

図9(D)は、少なくとも絶縁層に形成される開口の側面がテーパ形状を有する例である。基板890上に光吸収層892、絶縁層894が積層形成されている。開口898は先細りになっており、開口898の側面は底面に対してテーパ形状となっている。開口898には導電層896が形成され、導電層896は光吸収層892と接している。光吸収層892は導電材料又は半導体材料を用いて形成される。以上で導電層同士、又は導電層と半導体層とが電気的に接続された構成を得ることができる。   FIG. 9D illustrates an example in which at least a side surface of an opening formed in the insulating layer has a tapered shape. A light absorption layer 892 and an insulating layer 894 are stacked over the substrate 890. The opening 898 is tapered, and the side surface of the opening 898 is tapered with respect to the bottom surface. A conductive layer 896 is formed in the opening 898, and the conductive layer 896 is in contact with the light absorption layer 892. The light absorption layer 892 is formed using a conductive material or a semiconductor material. Through the above, a structure in which the conductive layers or the conductive layer and the semiconductor layer are electrically connected can be obtained.

なお、図9(D)では、開口898が絶縁層894のみを貫通するように形成された例を示したが、特に限定されない。図9(B)に示すように絶縁層及び光吸収層の上層部に掛かるように開口を形成してもよいし、図9(C)に示すように絶縁層及び光吸収層を貫通するように開口を形成してもよい。少なくとも、導電層が光吸収層と接する構成とすればよい。   Note that FIG. 9D illustrates an example in which the opening 898 is formed so as to penetrate only the insulating layer 894; however, there is no particular limitation. As shown in FIG. 9B, an opening may be formed so as to cover the upper layer portion of the insulating layer and the light absorption layer, or as shown in FIG. 9C, the opening penetrates the insulating layer and the light absorption layer. An opening may be formed in the surface. At least the conductive layer may be in contact with the light absorption layer.

本発明を適用することで、様々な開口を形成することが可能である。開口は、レーザビームのエネルギーや、光吸収層を構成する材料等を適宜選択することで、様々な形態とすることができる。   By applying the present invention, various openings can be formed. The opening can have various forms by appropriately selecting the energy of the laser beam, the material constituting the light absorption layer, and the like.

また、本発明を適用することで、フォトレジストを用いたリソグラフィー工程を用いることなく、所望の領域に開口を形成することができる。よって、リソグラフィー工程を削減・簡略化することが可能になり、製造コストの低減、スループットを向上させることができる。   Further, by applying the present invention, an opening can be formed in a desired region without using a lithography process using a photoresist. Therefore, the lithography process can be reduced and simplified, and the manufacturing cost can be reduced and the throughput can be improved.

本実施の形態は、上記実施の形態1乃至4と、適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 4 as appropriate.

(実施の形態6)
本実施の形態では、本発明を適用してトランジスタと画素電極とを接続する開口を形成する表示装置について、図10、図11を用いて説明する。なお、本実施の形態では、トランジスタとして逆スタガ型トランジスタを作製する例について示す。
(Embodiment 6)
In this embodiment, a display device in which the present invention is applied and an opening for connecting a transistor and a pixel electrode is formed will be described with reference to FIGS. Note that in this embodiment, an example of manufacturing an inverted staggered transistor as a transistor is described.

まず、基板7000上に下地絶縁層7002を介してトランジスタ720を形成する。具体的には、基板7000上に下地絶縁層7002を介してゲート電極層704を形成する。当該ゲート電極層704上に、ゲート絶縁層706を介して、半導体層を形成する。半導体層上にソース電極又はドレイン電極として機能する導電層712a、導電層712bを形成する(図10(A)参照)。   First, the transistor 720 is formed over the substrate 7000 with the base insulating layer 7002 interposed therebetween. Specifically, the gate electrode layer 704 is formed over the substrate 7000 with the base insulating layer 7002 interposed therebetween. A semiconductor layer is formed over the gate electrode layer 704 with a gate insulating layer 706 interposed therebetween. A conductive layer 712a and a conductive layer 712b functioning as a source electrode or a drain electrode are formed over the semiconductor layer (see FIG. 10A).

本実施の形態では、半導体層は半導体層708と一導電性を有する半導体層710a、710bとの積層構造とする。なお、一導電性を有する半導体層710a、710bは必要に応じて形成すればよい。一導電性を有する半導体層710a、710bを形成すると、チャネルを形成する半導体層と、ソース電極又はドレイン電極として機能する導電層とのオーミック接触を良好にするため好ましい。   In this embodiment, the semiconductor layer has a stacked structure of the semiconductor layer 708 and semiconductor layers 710a and 710b having one conductivity. Note that the semiconductor layers 710a and 710b having one conductivity may be formed as necessary. The semiconductor layers 710a and 710b having one conductivity are preferably formed in order to improve ohmic contact between the semiconductor layer forming a channel and the conductive layer functioning as a source electrode or a drain electrode.

例えば、一導電性を有する半導体層710a、710bとしてn型を有する半導体層を形成してnチャネルトランジスタのNMOS構造、p型を有する半導体層を形成してpチャネルトランジスタのPMOS構造を作製することができる。また、半導体層708に導電性を付与する元素をドーピングによって添加し、不純物領域を形成することで、nチャネルトランジスタ、pチャネルトランジスタを形成することもできる。また、PHガスによるプラズマ処理を行うことによって、半導体層708に導電性を付与してもよい。 For example, an n-type semiconductor layer is formed as the semiconductor layers 710a and 710b having one conductivity to form an n-channel transistor NMOS structure, and a p-type semiconductor layer is formed to form a p-channel transistor PMOS structure. Can do. Further, an n-channel transistor or a p-channel transistor can be formed by adding an element imparting conductivity to the semiconductor layer 708 by doping to form an impurity region. Further, conductivity may be imparted to the semiconductor layer 708 by performing plasma treatment with a PH 3 gas.

基板7000は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等を含むガラス基板、石英基板、サファイア基板、セラミック基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板7000の表面が平坦化されるようにCMP法などによって、研磨しても良い。   As the substrate 7000, a glass substrate containing barium borosilicate glass, aluminoborosilicate glass, or the like, a quartz substrate, a sapphire substrate, a ceramic substrate, or a plastic substrate having heat resistance that can withstand the processing temperature in this manufacturing process is used. Further, polishing may be performed by a CMP method or the like so that the surface of the substrate 7000 is planarized.

下地絶縁層7002は、CVD法、スパッタリング法、スピンコート法等の種々の方法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて、単層構造又は積層構造で形成する。下地絶縁層7002は形成しなくとも良いが、基板7000からの汚染物質などを遮断する効果がある。   The base insulating layer 7002 has a single-layer structure or a stacked structure using an insulating material such as silicon oxide, silicon nitride, silicon oxynitride, or silicon nitride oxide by various methods such as a CVD method, a sputtering method, and a spin coating method. Form. The base insulating layer 7002 is not necessarily formed, but has an effect of blocking contaminants from the substrate 7000.

ゲート電極層704は、導電材料を用いて形成すればよく、例えばAg、Au、Ni、Pt、Pd、Ir、Rh、Ta、W、Ti、Mo、Al、Cu等の元素、又は当該元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料や、AgPdCu合金を用いてもよい。また、単層構造でも積層構造でもよく、例えば、窒化タングステン膜とモリブデン(Mo)膜との2層構造としてもよいし、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電層のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電層のアルミニウムとシリコンの合金膜に代えてアルミニウムとチタンの合金膜を用いてもよいし、第3の導電層の窒化チタン膜に代えてチタン膜を用いてもよい。   The gate electrode layer 704 may be formed using a conductive material. For example, an element such as Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, or Cu, or the element is used. What is necessary is just to form using the alloy material or compound material etc. which are the main components. Alternatively, a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used. Alternatively, a single layer structure or a stacked structure may be used, for example, a two-layer structure of a tungsten nitride film and a molybdenum (Mo) film, a tungsten film with a thickness of 50 nm, an alloy film of aluminum and silicon with a thickness of 500 nm, A three-layer structure in which titanium nitride films with a thickness of 30 nm are sequentially stacked may be employed. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive layer, or an alloy film of aluminum and titanium is used instead of the alloy film of aluminum and silicon of the second conductive layer. A titanium film may be used instead of the titanium nitride film of the third conductive layer.

ゲート電極層704は、スパッタリング法等のPVD法(Physical Vapor Deposition)、又は減圧CVD法(LPCVD法)或いはプラズマCVD法等のCVD法(Chemical Vapor Deposition)などにより形成した導電層を選択的にエッチングして形成する。   The gate electrode layer 704 is formed by selectively etching a conductive layer formed by a PVD method (Physical Vapor Deposition) such as a sputtering method or a CVD method (Chemical Vapor Deposition) such as a low pressure CVD method (LPCVD method) or a plasma CVD method. To form.

また、ゲート電極層704は、各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。このような方法を用いると、所望の場所に選択的に導電層を形成することができる。   The gate electrode layer 704 can be formed by various printing methods (screen (stencil) printing, offset (lithographic) printing, a method of forming a desired pattern such as relief printing or gravure (intaglio printing)), nanoimprinting, and droplet discharge method. Alternatively, a dispenser method, a selective coating method, or the like may be used. When such a method is used, a conductive layer can be selectively formed at a desired place.

ゲート絶縁層706は、CVD法、スパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。ゲート絶縁層706は、単層構造でも積層構造でもよい。例えば、ゲート絶縁層706は、酸化窒化シリコン層の単層構造や、窒化シリコン層及び酸化シリコン層の2層の積層構造を用いればよい。また、これらを用いて、3層以上の積層構造としてもよい。好ましくは、緻密な膜質を有する窒化シリコンを用いるとよい。また、ゲート絶縁層706は、下層のゲート電極層704を銀や銅を用いて液滴吐出法により形成した場合は、窒化シリコンやNiBを用いて形成することが好ましい。これらの膜は、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、ゲート絶縁層706の成膜中に、アルゴンなどの希ガス元素を反応ガスに含ませてもよい。希ガス元素を反応ガスに含ませることで、低い成膜温度で、リーク電流の少ない緻密な絶縁層を得ることができる。   The gate insulating layer 706 is formed using an insulating material such as silicon oxide, silicon nitride, silicon oxynitride, or silicon nitride oxide by a CVD method, a sputtering method, or the like. The gate insulating layer 706 may have a single-layer structure or a stacked structure. For example, the gate insulating layer 706 may have a single-layer structure of a silicon oxynitride layer or a stacked structure of two layers of a silicon nitride layer and a silicon oxide layer. Moreover, it is good also as a laminated structure of three or more layers using these. Preferably, silicon nitride having a dense film quality is used. Further, the gate insulating layer 706 is preferably formed using silicon nitride or NiB when the lower gate electrode layer 704 is formed using silver or copper by a droplet discharge method. These films have the effect of preventing the diffusion of impurities and flattening the surface. Note that a rare gas element such as argon may be included in the reaction gas during the formation of the gate insulating layer 706. By including the rare gas element in the reaction gas, a dense insulating layer with low leakage current can be obtained at a low film formation temperature.

半導体層(半導体層708、半導体層710a、710b)は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体(以下「AS」ともいう)や、当該アモルファス半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう)半導体等の結晶性半導体などを用いて形成することができる。半導体層は各種手段(スパッタリング法、LPCVD法、またはプラズマCVD法等)により形成することができる。   The semiconductor layers (semiconductor layer 708, semiconductor layers 710a and 710b) are amorphous semiconductors (hereinafter also referred to as “AS”) manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane. A polycrystalline semiconductor obtained by crystallizing the amorphous semiconductor using light energy or thermal energy, or a crystalline semiconductor such as a semi-amorphous (also referred to as microcrystal or microcrystal; hereinafter also referred to as “SAS”) semiconductor is used. Can be formed. The semiconductor layer can be formed by various means (such as sputtering, LPCVD, or plasma CVD).

SASは、アモルファスと結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5nm〜20nmの結晶領域を観測することが出来、シリコンを主成分とする場合にはラマンスペクトルが520cm−1よりも低波数側にシフトしている。X線回折ではシリコン結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)を終端化するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、シリコンを含む気体をグロー放電分解(プラズマCVD)して形成する。シリコンを含む気体としては、SiH、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることが可能である。またF、GeFを混合させても良い。このシリコンを含む気体をH、又は、Hと、He、Ar、Kr或いはNeから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2倍〜1000倍の範囲、圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。基板加熱温度は300℃以下が好ましく、100℃〜200℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020cm−3以下とすることが望ましく、特に、酸素濃度は5×1019cm−3以下、好ましくは1×1019cm−3以下となるようにすることが望ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。また半導体層としてフッ素系ガスより形成されるSAS層に水素系ガスより形成されるSAS層を積層してもよい。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystals and polycrystals) and having a third state that is stable in terms of free energy, and has short-range order and lattice distortion. It includes a crystalline region having. A crystal region of 0.5 nm to 20 nm can be observed in at least a part of the film, and when silicon is the main component, the Raman spectrum shifts to a lower wavenumber side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. In order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. SAS is formed by glow discharge decomposition (plasma CVD) of a gas containing silicon. As a gas containing silicon, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can be used. Further, F 2 and GeF 4 may be mixed. The gas containing silicon may be diluted with H 2 or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, or Ne. The dilution rate is in the range of 2 to 1000 times, the pressure is in the range of approximately 0.1 Pa to 133 Pa, and the power frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 ° C. to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, impurities derived from atmospheric components such as oxygen, nitrogen, and carbon are preferably 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. 19 cm -3 or less, preferably set to be 1 × 10 19 cm -3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. In addition, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor layer.

アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコンともいう)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。   A typical example of an amorphous semiconductor is hydrogenated amorphous silicon, and a typical example of a crystalline semiconductor is polysilicon. Polysilicon (also referred to as polycrystalline silicon) includes so-called high temperature polysilicon using polysilicon formed as a main material after a process temperature of 800 ° C. or higher, or polysilicon formed at a process temperature of 600 ° C. or lower. It includes so-called low-temperature polysilicon used as a main material and polysilicon crystallized by adding an element that promotes crystallization. Of course, as described above, a semi-amorphous semiconductor or a semiconductor including a crystal phase in a part of the semiconductor layer can also be used.

半導体層に、多結晶半導体又はセミアモルファス半導体等の結晶性半導体を用いる場合、その半導体層の作製方法は、各種の方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いて形成すればよい。また、SASである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。なお、シリコンを用い、結晶化を助長する元素を導入しないで半導体層を作製する場合は、非晶質シリコン層にレーザビームを照射する前に、窒素雰囲気下で700℃、1時間加熱することによって非晶質シリコン層の含有水素濃度を1×1020atoms/cm以下にまで放出させるのが好ましい。これは水素を多く含んだ非晶質シリコン層にレーザビームを照射すると非晶質シリコン層が破壊されてしまうからである。 In the case where a crystalline semiconductor such as a polycrystalline semiconductor or a semi-amorphous semiconductor is used for the semiconductor layer, various methods (laser crystallization method, thermal crystallization method, or crystallization of nickel, etc. are promoted). For example, a thermal crystallization method using an element to be formed). In addition, a microcrystalline semiconductor that is a SAS can be crystallized by laser irradiation to improve crystallinity. Note that in the case where a semiconductor layer is formed using silicon and without introducing an element that promotes crystallization, the semiconductor layer is heated at 700 ° C. for 1 hour in a nitrogen atmosphere before the amorphous silicon layer is irradiated with a laser beam. Thus, it is preferable to release the hydrogen concentration of the amorphous silicon layer to 1 × 10 20 atoms / cm 3 or less. This is because the amorphous silicon layer is destroyed when the amorphous silicon layer containing a large amount of hydrogen is irradiated with a laser beam.

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタリング法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン含有水又は過酸化水素水による処理等により、非晶質半導体層の表面に酸化膜を形成することが望ましい。   The method for introducing the metal element into the amorphous semiconductor layer is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor layer or inside the amorphous semiconductor layer. For example, a sputtering method, a CVD method, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor layer and to spread the aqueous solution over the entire surface of the amorphous semiconductor layer, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film on the surface of the amorphous semiconductor layer by treatment with ozone-containing water or hydrogen peroxide water.

非晶質半導体層の結晶化は、熱処理とレーザビーム照射による結晶化を組み合わせてもよく、熱処理やレーザビーム照射を単独で、複数回行っても良い。   For crystallization of the amorphous semiconductor layer, heat treatment and crystallization by laser beam irradiation may be combined, or heat treatment and laser beam irradiation may be performed several times independently.

また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、線状プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。   Alternatively, the crystalline semiconductor layer may be directly formed over the substrate by a plasma method. Alternatively, the crystalline semiconductor layer may be selectively formed over the substrate by a linear plasma method.

また、半導体層は、有機半導体材料を用いて形成することができる。有機半導体材料としては、低分子材料、高分子材料などが用いられ、導電性高分子材料などの材料も用いることができる。例えば、骨格が共役二重結合から構成されるπ電子共役系の高分子材料を用いることができる。具体的には、ポリチオフェン、ポリフルオレン、ポリ(3−アルキルチオフェン)、ポリチオフェン誘導体、ペンタセン等の可溶性の材料を用いることができる。その他、有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような有機半導体材料としては、ポリチエニレンビニレン、ポリ(2,5−チエニレンビニレン)、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。   The semiconductor layer can be formed using an organic semiconductor material. As the organic semiconductor material, a low molecular material, a polymer material, or the like is used, and a material such as a conductive polymer material can also be used. For example, a π-electron conjugated polymer material whose skeleton includes conjugated double bonds can be used. Specifically, soluble materials such as polythiophene, polyfluorene, poly (3-alkylthiophene), polythiophene derivatives, and pentacene can be used. In addition, as an organic semiconductor material, there is a material capable of forming a semiconductor layer by processing after forming a soluble precursor. Examples of such an organic semiconductor material include polythienylene vinylene, poly (2,5-thienylene vinylene), polyacetylene, a polyacetylene derivative, and polyarylene vinylene.

前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、シクロヘキサノン、2−ブタノン、ジオキサン、ジメチルホルムアミド(DMF)またはTHF(テトラヒドロフラン)などを適用することができる。   When converting the precursor into an organic semiconductor, a reaction catalyst such as hydrogen chloride gas is added as well as heat treatment. Typical solvents for dissolving these soluble organic semiconductor materials include toluene, xylene, chlorobenzene, dichlorobenzene, anisole, chloroform, dichloromethane, γ-butyllactone, butyl cellosolve, cyclohexane, NMP (N-methyl-2) -Pyrrolidone), cyclohexanone, 2-butanone, dioxane, dimethylformamide (DMF), THF (tetrahydrofuran) and the like can be applied.

本実施の形態では、半導体層708及び一導電性を有する半導体層710a、710bとして非晶質半導体層を形成する。一導電性を有する半導体層710a、710bとしては、n型を付与する不純物元素であるリン(P)を含むn型を有する半導体層を形成する。一導電性を有する半導体層710a、710bは、ソース領域及びドレイン領域として機能し、半導体層708と、ソース電極又はドレイン電極として機能する導電層と、のオーミック接触を良好にする。なお、一導電性を有する半導体層710a、710bは必要に応じて形成すればよく、n型を付与する不純物元素(P、As)を有するn型を有する半導体層やp型を付与する不純物元素(B)を有するp型を有する半導体層を形成することができる。   In this embodiment, amorphous semiconductor layers are formed as the semiconductor layer 708 and the semiconductor layers 710a and 710b having one conductivity. As the semiconductor layers 710a and 710b having one conductivity, an n-type semiconductor layer containing phosphorus (P) which is an impurity element imparting n-type conductivity is formed. The semiconductor layers 710a and 710b having one conductivity function as a source region and a drain region, and make ohmic contact between the semiconductor layer 708 and the conductive layer functioning as a source electrode or a drain electrode. Note that the semiconductor layers 710a and 710b having one conductivity may be formed as necessary, and an n-type semiconductor layer including an impurity element imparting n-type (P, As) or an impurity element imparting p-type conductivity. A p-type semiconductor layer having (B) can be formed.

半導体層708又は半導体層710a、710bは、スパッタリング法、LPCVD法、またはプラズマCVD法などにより形成した半導体層を選択的にエッチングして形成する。なお、分離した半導体層710a、710bを形成する際に、半導体層708まで多少エッチングしてしまい、半導体層708に凹部が形成されることもある。   The semiconductor layer 708 or the semiconductor layers 710a and 710b are formed by selectively etching a semiconductor layer formed by a sputtering method, an LPCVD method, a plasma CVD method, or the like. Note that when the separated semiconductor layers 710 a and 710 b are formed, the semiconductor layer 708 is slightly etched, and a recess may be formed in the semiconductor layer 708.

また、半導体層708又は半導体層710a、710bは、各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。このような方法を用いると、所望の場所に選択的に半導体層を形成することができる。   Further, the semiconductor layer 708 or the semiconductor layers 710a and 710b can be formed by various printing methods (methods formed in a desired pattern such as screen (stencil) printing, offset (lithographic printing), relief printing or gravure printing (intaglio printing)), and nanoimprinting methods. Alternatively, a droplet discharge method, a dispenser method, a selective coating method, or the like may be used. When such a method is used, a semiconductor layer can be selectively formed at a desired place.

半導体層708は、トランジスタのチャネルを形成する。また、半導体層710a、710bは、トランジスタのソース領域又はドレイン領域を形成する。   The semiconductor layer 708 forms a channel of the transistor. In addition, the semiconductor layers 710a and 710b form a source region or a drain region of the transistor.

導電層712a、712bは、レーザビームを吸収することができる導電材料を用いて形成する。例えば、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、コバルト(Co)、銅(Cu)、アルミニウム(Al)等の元素、又は当該元素を主成分とする合金材料若しくは化合物等の導電材料を用いることができる。その他、透光性を有するインジウム錫酸化物(ITO)、酸化シリコンを含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。また、導電層712a、712bは、単層構造でも積層構造でもよい。   The conductive layers 712a and 712b are formed using a conductive material that can absorb a laser beam. For example, an element such as chromium (Cr), molybdenum (Mo), nickel (Ni), titanium (Ti), cobalt (Co), copper (Cu), aluminum (Al), or an alloy material containing the element as a main component Alternatively, a conductive material such as a compound can be used. In addition, light-transmitting indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), organic indium, organic tin, zinc oxide, titanium nitride, or the like may be combined. In addition, the conductive layers 712a and 712b may have a single-layer structure or a stacked structure.

導電層712a、712bは、スパッタリング法等のPVD法(Physical Vapor Deposition)、または減圧CVD法(LPCVD法)或いはプラズマCVD法等のCVD法(Chemical Vapor Deposition)などにより形成した導電層を選択的にエッチングして形成する。   The conductive layers 712a and 712b are selectively formed by a PVD method (Physical Vapor Deposition) such as a sputtering method, or a CVD method (Chemical Vapor Deposition) such as a low pressure CVD method (LPCVD method) or a plasma CVD method. It is formed by etching.

また、導電層712a、712bは、各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。このような方法を用いると、所望の場所に選択的に導電層を形成することができる。   In addition, the conductive layers 712a and 712b can be formed by various printing methods (screen (stencil) printing, offset (flat plate) printing, a method of forming a desired pattern such as relief printing or gravure (intaglio printing)), nanoimprinting, and droplet ejection. It may be formed using a method, a dispenser method, a selective coating method, or the like. When such a method is used, a conductive layer can be selectively formed at a desired place.

次に、トランジスタ720を覆うように、絶縁層7010を形成する(図10(A)参照)。   Next, an insulating layer 7010 is formed so as to cover the transistor 720 (see FIG. 10A).

絶縁層7010は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)、ポリシラザン、その他の無機絶縁材料を含む物質から選ばれた材料等を用いて、単層構造又は積層構造で形成する。また、シロキサンを含む材料を用いて形成してもよい。また、有機絶縁材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。また、オキサゾール樹脂を用いて形成することもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。   The insulating layer 7010 is formed of a material containing silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, diamond-like carbon (DLC), nitrogen-containing carbon (CN), polysilazane, or other inorganic insulating materials. Using a selected material or the like, a single layer structure or a laminated structure is formed. Alternatively, a material containing siloxane may be used. An organic insulating material may be used, and as the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene can be used. Moreover, it can also form using an oxazole resin, for example, photocurable polybenzoxazole etc. can be used.

絶縁層7010は、スパッタリング法等のPVD法(Physical Vapor Deposition)、または減圧CVD法(LPCVD法)或いはプラズマCVD法等のCVD法(Chemical Vapor Deposition)、スピンコート法などにより形成することができる。   The insulating layer 7010 can be formed by a PVD method (Physical Vapor Deposition) such as a sputtering method, a CVD method (Chemical Vapor Deposition) such as a low pressure CVD method (LPCVD method) or a plasma CVD method, a spin coating method, or the like.

次に、レーザビームを絶縁層7010側から照射し(図10(A)参照)、導電層712bに達する開口を絶縁層7010に形成する(図10(C)参照)。   Next, a laser beam is irradiated from the insulating layer 7010 side (see FIG. 10A), and an opening reaching the conductive layer 712b is formed in the insulating layer 7010 (see FIG. 10C).

図10(C)において、絶縁層7010に形成される開口は、上記実施の形態1乃至5で示したように、レーザビームの照射によるアブレーションを利用して形成する。   In FIG. 10C, an opening formed in the insulating layer 7010 is formed using ablation by laser beam irradiation as described in Embodiments 1 to 5.

詳しくは、図10(B)に示すように、レーザビームとしてマルチモードのレーザビーム7034とシングルモードのレーザビーム7032を照射する。シングルモードのレーザビーム7032は、マルチモードのレーザビーム7034と重畳するように照射する。導電層712b及び絶縁層7010において、マルチモードのレーザビーム7034及びシングルモードのレーザビーム7032が重畳して照射された領域を重畳照射領域7036とする。照射されたマルチモードのレーザビーム7034及びシングルモードのレーザビーム7032は、導電層712bで吸収される。   Specifically, as shown in FIG. 10B, a multimode laser beam 7034 and a single mode laser beam 7032 are irradiated as laser beams. The single-mode laser beam 7032 is irradiated so as to overlap with the multi-mode laser beam 7034. In the conductive layer 712 b and the insulating layer 7010, a region irradiated with the multimode laser beam 7034 and the single mode laser beam 7032 is referred to as a superimposed irradiation region 7036. The irradiated multimode laser beam 7034 and single mode laser beam 7032 are absorbed by the conductive layer 712b.

導電層712bは、マルチモードのレーザビーム7034及びシングルモードのレーザビーム7032が重畳して照射された領域(重畳照射領域7036)でアブレーションされ、上層の絶縁層7010が除去される。その結果、図10(C)に示すように、絶縁層7010に開口7038が形成される。   The conductive layer 712b is ablated in the region irradiated with the multimode laser beam 7034 and the single mode laser beam 7032 superimposed (superimposed irradiation region 7036), and the upper insulating layer 7010 is removed. As a result, an opening 7038 is formed in the insulating layer 7010 as illustrated in FIG.

なお、本実施の形態では、アブレーションにより絶縁層7010のみを除去して開口7038を形成する例を示したが、特に限定されない。例えば、アブレーションにより、重畳照射領域7036の導電層712bの一部又は全部が除去され、開口が形成されてもよい。   Note that although an example in which only the insulating layer 7010 is removed by ablation to form the opening 7038 is described in this embodiment, the present invention is not particularly limited. For example, a part or all of the conductive layer 712b in the superimposed irradiation region 7036 may be removed by ablation to form an opening.

次に、トランジスタ720と電気的に接続する発光素子7020を形成する。発光素子7020としては、赤色(R)、緑色(G)、青色(B)のいずれかの発光を示すものを形成すればよい。また、発光素子7020として白色(W)の発光を示すものを形成し、カラーフィルタと組み合わせてRGBの発光を得てもよい。以下に、発光素子7020の形成方法について説明する。   Next, a light-emitting element 7020 that is electrically connected to the transistor 720 is formed. As the light-emitting element 7020, a light-emitting element that emits red (R), green (G), or blue (B) light may be formed. Alternatively, a light-emitting element 7020 that emits white (W) light may be formed, and RGB light emission may be obtained in combination with a color filter. A method for forming the light emitting element 7020 is described below.

まず、導電層712bが露出された開口7038に画素電極として機能する発光素子の第1の電極層7012を形成する。導電層712bと第1の電極層7012とは、電気的に接続される(図11(A)参照)。   First, a first electrode layer 7012 of a light-emitting element that functions as a pixel electrode is formed in the opening 7038 from which the conductive layer 712b is exposed. The conductive layer 712b and the first electrode layer 7012 are electrically connected (see FIG. 11A).

第1の電極層7012は、インジウム錫酸化物(ITO)、酸化シリコンを含むインジウム錫酸化物(ITSO)、酸化亜鉛などの導電材料で形成することができる。例えば、ITOに酸化シリコンが2wt%〜10wt%含まれたターゲットを用いて、スパッタリング法で酸化シリコンを含むインジウム錫酸化物(TISO)を形成することができる。その他、ZnOにガリウム(Ga)をドープした導電性材料、酸化シリコンを含み酸化インジウムに2wt%〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された酸化物導電性材料であるインジウム亜鉛酸化物(IZO(indium zinc oxide))を用いて形成してもよい。   The first electrode layer 7012 can be formed using a conductive material such as indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), or zinc oxide. For example, indium tin oxide (TISO) containing silicon oxide can be formed by a sputtering method using a target containing 2 wt% to 10 wt% of silicon oxide in ITO. In addition, a conductive material in which ZnO is doped with gallium (Ga), and an oxide conductive material formed using a target in which silicon oxide is included and indium oxide is mixed with 2 wt% to 20 wt% of zinc oxide (ZnO). You may form using indium zinc oxide (IZO (indium zinc oxide)).

第1の電極層7012は、スパッタリング法等のPVD法(Physical Vapor Deposition)、または減圧CVD法(LPCVD法)或いはプラズマCVD法等のCVD法(Chemical Vapor Deposition)などにより形成した導電層を選択的にエッチングして形成する。   The first electrode layer 7012 is a conductive layer formed by a PVD method (Physical Vapor Deposition) such as a sputtering method, or a CVD method (Chemical Vapor Deposition) such as a low pressure CVD method (LPCVD method) or a plasma CVD method. It is formed by etching.

また、第1の電極層7012は、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、ディッピング法、ディスペンサ法などを用いて、所望の場所に選択的に形成することもできる。   The first electrode layer 7012 can be selectively formed at a desired place using a droplet discharge method, a printing method (a method for forming a pattern such as screen printing or offset printing), a dipping method, a dispenser method, or the like. It can also be formed.

第1の電極層7012は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極層7012の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   The first electrode layer 7012 may be cleaned by polishing with a CMP method or a polyvinyl alcohol-based porous body so that the surface thereof is planarized. Further, after the polishing using the CMP method, the surface of the first electrode layer 7012 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

次に、第1の電極層7012上に開口を有するように隔壁層7014を形成する(図11(B)参照)。隔壁層7014は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム等の無機絶縁材料、又はアクリル酸エステル、メタクリル酸エステル及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成されたシリコン、Si−O−Si結合を含む無機シロキサン、シリコンに結合する水素がメチル基やフェニル基のような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。   Next, a partition layer 7014 is formed so as to have an opening over the first electrode layer 7012 (see FIG. 11B). The partition layer 7014 is formed using an inorganic insulating material such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, or aluminum oxynitride, or acrylic acid ester, methacrylic acid ester and derivatives thereof, polyimide, or aromatic. Heat-resistant polymers such as aromatic polyamides, polybenzimidazoles, or silicon formed using siloxane-based materials as starting materials, inorganic siloxanes containing Si—O—Si bonds, and hydrogen bonded to silicon is a methyl group or phenyl It can be formed of an organosiloxane insulating material substituted with an organic group such as a group. You may form using photosensitive and non-photosensitive materials, such as an acryl and a polyimide.

隔壁層7014は、液滴吐出法、印刷法、ディスペンサ法などを用いて選択的に形成することができる。また、絶縁材料を全面に形成し、リソグラフィー工程を利用してレジストマスク等を形成し、エッチング加工して所望の形状を有する隔壁層7014を形成してもよい。その他、感光性の材料を全面に形成し、感光性の材料からなる隔壁層を露光及び現像することにより、所望の形状を有する隔壁層7014を形成することもできる。なお、隔壁層7014は曲率半径が連続的に変化する形状が好ましい。隔壁層をこのような形状にすることで、上方に形成される層7016、第2の電極層7018の被覆性が向上する。   The partition layer 7014 can be selectively formed by a droplet discharge method, a printing method, a dispenser method, or the like. Alternatively, the partition layer 7014 having a desired shape may be formed by forming an insulating material over the entire surface, forming a resist mask or the like using a lithography process, and performing etching. In addition, the partition layer 7014 having a desired shape can be formed by forming a photosensitive material on the entire surface and exposing and developing the partition layer made of the photosensitive material. Note that the partition wall layer 7014 preferably has a shape in which the radius of curvature continuously changes. With such a shape of the partition layer, the coverage with the layer 7016 and the second electrode layer 7018 formed above is improved.

また、液滴吐出法により、組成物を吐出して隔壁層7014を形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査する、または平坦な板状な物で表面を垂直にプレスしてもよい。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。この工程により平坦性が向上すると、表示装置の表示ムラなどを防止することができ、高繊細な画像を表示することができる。   Further, after the composition is discharged by a droplet discharge method to form the partition layer 7014, the surface may be pressed and flattened by pressure in order to improve the flatness. As a pressing method, a roller-shaped object may be scanned over the surface, or the surface may be pressed vertically with a flat plate-shaped object. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method. When flatness is improved by this step, display unevenness of the display device can be prevented and a high-definition image can be displayed.

次に、第1の電極層7012及び隔壁層7014上に層7016、第2の電極層7018を積層して形成する。そして、第1の電極層7012と第2の電極層7018との間に層7016が挟持された構造の発光素子7020を得る(図11(C)参照)。層7016は、少なくとも所望の発光波長を得ることができる発光材料を含む層(以下、発光層ともいう)で構成される。具体的には、層7016は、有機化合物、無機化合物、又は両者を含む層で形成される。   Next, a layer 7016 and a second electrode layer 7018 are stacked over the first electrode layer 7012 and the partition layer 7014. Then, a light-emitting element 7020 having a structure in which the layer 7016 is sandwiched between the first electrode layer 7012 and the second electrode layer 7018 is obtained (see FIG. 11C). The layer 7016 includes a layer containing a light-emitting material that can obtain at least a desired light emission wavelength (hereinafter also referred to as a light-emitting layer). Specifically, the layer 7016 is formed of an organic compound, an inorganic compound, or a layer containing both.

以上の工程で、発光素子7020を備えた表示装置を得ることができる。   Through the above steps, a display device including the light-emitting element 7020 can be obtained.

本発明を適用することで、フォトレジストを用いたリソグラフィー工程を用いることなく、所望の領域に開口を形成することができる。よって、リソグラフィー工程を削減・簡略化することが可能になり、レジスト材料、現像液等の材料のロスを防ぎ、フォトマスクの枚数を削減することができる。したがって、表示装置の製造工程において、コストを低減させ、スループットを向上させることが可能になる。また、同時に多数の開口を形成することができ、表示装置の量産性を向上させることも可能である。   By applying the present invention, an opening can be formed in a desired region without using a lithography process using a photoresist. Accordingly, the lithography process can be reduced and simplified, loss of materials such as a resist material and a developer can be prevented, and the number of photomasks can be reduced. Therefore, in the manufacturing process of the display device, it is possible to reduce costs and improve throughput. In addition, a large number of openings can be formed at the same time, and the mass productivity of the display device can be improved.

本実施の形態は、上記実施の形態1乃至5と、適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 5 as appropriate.

(実施の形態7)
本実施の形態では、本発明に係る表示パネルの構成について説明する。
(Embodiment 7)
In this embodiment mode, a structure of a display panel according to the present invention will be described.

図15(A)は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板2700上に画素2702をマトリクス状に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであってRGBを用いたフルカラー表示であれば1024×768×3(RGB)、UXGAであってRGBを用いたフルカラー表示であれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させ、RGBを用いたフルカラー表示であれば1920×1080×3(RGB)とすれば良い。   FIG. 15A is a top view illustrating a structure of a display panel according to the present invention. A pixel portion 2701 in which pixels 2702 are arranged in a matrix over a substrate 2700 having an insulating surface, a scanning line side input terminal 2703, a signal A line side input terminal 2704 is formed. The number of pixels may be provided in accordance with various standards. For full color display using XGA and RGB, 1024 × 768 × 3 (RGB), and for full color display using UXGA and RGB, 1600 × 1200. If it corresponds to x3 (RGB) and full spec high vision and is full color display using RGB, it may be 1920 x 1080 x 3 (RGB).

画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2702のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はトランジスタであり、トランジスタのゲート電極側が走査線と、ソース電極若しくはドレイン電極側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。   The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each of the pixels 2702 includes a switching element and a pixel electrode connected to the switching element. A typical example of a switching element is a transistor, and the gate electrode side of the transistor is connected to a scanning line, and the source electrode or drain electrode side is connected to a signal line, so that each pixel is controlled independently by a signal input from the outside. It is possible.

図15(A)は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示装置の構成を示しているが、図16(A)に示すように、COG(Chip on Glass)方式によりドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図16(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にトランジスタで回路を形成したものであっても良い。図16において、ドライバIC2751は、FPC2750と接続している。   FIG. 15A illustrates a structure of a display device in which signals input to the scan lines and the signal lines are controlled by an external driver circuit. As illustrated in FIG. 16A, COG (Chip on The driver IC 2751 may be mounted on the substrate 2700 by a glass method. As another mounting mode, a TAB (Tape Automated Bonding) method as shown in FIG. 16B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a transistor is formed on a glass substrate. In FIG. 16, the driver IC 2751 is connected to the FPC 2750.

また、画素に設けるトランジスタを、結晶性が高い多結晶(又は微結晶)半導体で形成する場合には、図15(B)に示すように走査線側駆動回路3702を基板3700上に形成することもできる。図15(B)において、3701は画素部であり、信号線側駆動回路は、図15(A)と同様に外付けの駆動回路により制御する。また、画素に設けるトランジスタを移動度の高い多結晶(又は微結晶)半導体、または単結晶半導体などで形成する場合は、図15(C)は、走査線駆動回路4702と、信号線駆動回路4704を基板4700上に一体形成することもできる。   In the case where the transistor provided in the pixel is formed using a polycrystalline (or microcrystalline) semiconductor with high crystallinity, the scan line driver circuit 3702 is formed over the substrate 3700 as illustrated in FIG. You can also. In FIG. 15B, reference numeral 3701 denotes a pixel portion, and the signal line side driver circuit is controlled by an external driver circuit as in FIG. In the case where a transistor provided in a pixel is formed using a polycrystalline (or microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, FIG. 15C illustrates a scan line driver circuit 4702 and a signal line driver circuit 4704. Can be integrally formed on the substrate 4700.

本実施の形態において、スイッチング素子と画素電極とを接続する配線を形成する開口、トランジスタのゲート電極を走査線と接続する配線を形成する開口、ソース電極若しくはドレイン電極を信号線と接続する配線を形成する開口等に、上記実施の形態1乃至6で示したような、レーザアブレーションを利用する本発明を適用することができる。   In this embodiment mode, an opening for forming a wiring for connecting a switching element and a pixel electrode, an opening for forming a wiring for connecting a gate electrode of a transistor to a scanning line, and a wiring for connecting a source electrode or a drain electrode to a signal line The present invention using laser ablation as shown in Embodiment Modes 1 to 6 can be applied to the opening to be formed.

本発明を適用することで、フォトレジストを用いたリソグラフィー工程を削減・簡略化することができる。したがって、表示パネルを作製する際の製造コストを低減、スループットを向上させることができる。また、同時に多数の開口を形成することができ、量産性を向上させることも可能になる。   By applying the present invention, the lithography process using a photoresist can be reduced and simplified. Therefore, the manufacturing cost for manufacturing the display panel can be reduced and the throughput can be improved. In addition, a large number of openings can be formed at the same time, and mass productivity can be improved.

本実施の形態は、上記実施の形態6と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with Embodiment Mode 6 as appropriate.

(実施の形態8)
本実施の形態では、本発明に係る表示装置の例について、図27を用いて説明する。
(Embodiment 8)
In this embodiment, an example of a display device according to the present invention will be described with reference to FIG.

図27(A)は、本実施の形態で示す表示装置の上面の模式図を示している。また、図27(B)には、図27(A)中の線分QRにおける断面図を示す。   FIG. 27A is a schematic view of the top surface of the display device described in this embodiment. FIG. 27B is a cross-sectional view taken along the line QR in FIG.

図27に示す表示装置900は、基板901上に画素部902と、駆動回路部904と、を有する。また、基板901の上方には、シール材910を介して封止基板908が設けられている。さらに、基板901上には、端子部906が設けられている。画素部902を構成する複数の素子の動作を制御する信号や、電源電位は、端子部906を介して、外部から入力される。   A display device 900 illustrated in FIG. 27 includes a pixel portion 902 and a driver circuit portion 904 over a substrate 901. A sealing substrate 908 is provided above the substrate 901 with a sealant 910 interposed therebetween. Further, a terminal portion 906 is provided on the substrate 901. A signal for controlling operations of a plurality of elements included in the pixel portion 902 and a power supply potential are input from the outside through the terminal portion 906.

画素部902には発光素子930と、駆動用トランジスタ924と、スイッチング用トランジスタ922と、容量素子920と、が設けられている。発光素子930は、一対の電極層間に、少なくとも発光層を含む層が挟持されている。発光素子930は、駆動用トランジスタ924と電気的に接続している。   In the pixel portion 902, a light-emitting element 930, a driving transistor 924, a switching transistor 922, and a capacitor 920 are provided. In the light-emitting element 930, a layer including at least a light-emitting layer is sandwiched between a pair of electrode layers. The light-emitting element 930 is electrically connected to the driving transistor 924.

発光素子930の下方の電極層(駆動用トランジスタ924と電気的に接続する電極層)の端部は、隔壁層918で覆われている。隔壁層918は、酸化シリコン、窒化シリコン等の無機絶縁材料、アクリル、ポリイミド、レジスト等の有機絶縁材料、又はシロキサン材料等を用いて形成する。隔壁層918により、隣接して設けられる別の発光素子と分離することができる。なお、本実施の形態のように、曲率半径が連続的に変化するような丸みを帯びた形状の端部を有する隔壁層918とすることで、上方に積層して形成される層の被覆性が向上するので好ましい。   An end portion of an electrode layer (an electrode layer electrically connected to the driving transistor 924) below the light-emitting element 930 is covered with a partition wall layer 918. The partition layer 918 is formed using an inorganic insulating material such as silicon oxide or silicon nitride, an organic insulating material such as acrylic, polyimide, or resist, or a siloxane material. A partition layer 918 can be separated from another light-emitting element provided adjacent to the partition layer 918. Note that, as in this embodiment, the partition wall layer 918 having a rounded end portion whose curvature radius continuously changes so that the coverage of the layer formed by stacking upward is provided. Is preferable.

駆動回路部904には、複数のトランジスタ926が設けられており、画素部902の動作を制御する駆動回路を構成する。駆動回路部904には、例えばシフトレジスタ、デコーダ、バッファ、サンプリング回路、またはラッチ等が設けられる。   The driver circuit portion 904 is provided with a plurality of transistors 926 and forms a driver circuit that controls the operation of the pixel portion 902. The driver circuit portion 904 is provided with, for example, a shift register, a decoder, a buffer, a sampling circuit, or a latch.

基板901と封止基板908とは、画素部902及び駆動回路部904が封じ込められるように、シール材910を介して貼り合わされている。封止基板908には、カラーフィルタ942と、遮光層944とが設けられている。なお、本発明は特に限定されず、カラーフィルタ942と、遮光層944は設けなくともよい。   The substrate 901 and the sealing substrate 908 are attached to each other with a sealant 910 so that the pixel portion 902 and the driver circuit portion 904 are sealed. The sealing substrate 908 is provided with a color filter 942 and a light shielding layer 944. Note that the present invention is not particularly limited, and the color filter 942 and the light-blocking layer 944 are not necessarily provided.

本実施の形態と、上記実施の形態6は、トランジスタのゲート電極層が半導体層よりも下方にあるか、上方にあるかが大きく異なる。その他の構成は、上記実施の形態6に準じる。   This embodiment is different from Embodiment 6 in that the gate electrode layer of the transistor is located below or above the semiconductor layer. Other configurations are the same as those in the sixth embodiment.

次に、具体的な作製方法の例について説明する。   Next, a specific example of a manufacturing method will be described.

基板901の上に、スパッタリング法等のPVD法(Physical Vapor Deposition)、または減圧CVD法(LPCVD法)或いはプラズマCVD法等のCVD法(Chemical Vapor Deposition)などにより、窒化酸化シリコンを用いて下地絶縁層903aを10nm〜200nm(好ましくは50nm〜150nm)形成し、酸化窒化シリコンを用いて下地絶縁層903bを50nm〜200nm(好ましくは100nm〜150nm)積層する。   The substrate 901 is ground-insulated using silicon nitride oxide by a PVD method (Physical Vapor Deposition) such as a sputtering method, or a CVD method (Chemical Vapor Deposition) such as a low pressure CVD method (LPCVD method) or a plasma CVD method. The layer 903a is formed with a thickness of 10 nm to 200 nm (preferably 50 nm to 150 nm), and the base insulating layer 903b is stacked with a thickness of 50 nm to 200 nm (preferably 100 nm to 150 nm) using silicon oxynitride.

本実施の形態では、プラズマCVD法を用いて下地絶縁層903a、下地絶縁層903bを形成する。基板901としてはガラス基板、石英基板やシリコン基板、金属基板、またはステンレス基板の表面に絶縁層を形成したものを用いて良い。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはPET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルサルフォン)からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。   In this embodiment, the base insulating layer 903a and the base insulating layer 903b are formed by a plasma CVD method. As the substrate 901, a glass substrate, a quartz substrate, a silicon substrate, a metal substrate, or a stainless substrate on which an insulating layer is formed may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used, or a flexible substrate such as a film may be used. As the plastic substrate, a substrate made of PET (polyethylene terephthalate), PEN (polyethylene naphthalate), or PES (polyethersulfone) can be used, and as the flexible substrate, a synthetic resin such as acrylic can be used.

下地絶縁層としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを用いることができ、単層構造でも2層、3層といった積層構造でもよい。   As the base insulating layer, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single-layer structure or a stacked structure of two layers or three layers may be used.

次いで、下地絶縁層上に半導体層を形成する。半導体層は25nm〜200nm(好ましくは30nm〜150nm)の膜厚で各種手段(スパッタリング法、LPCVD法、またはプラズマCVD法等)により形成すればよい。本実施の形態では、非晶質半導体層を、レーザ結晶化し、結晶性半導体層とするものを用いるのが好ましい。   Next, a semiconductor layer is formed over the base insulating layer. The semiconductor layer may be formed with various thicknesses (sputtering method, LPCVD method, plasma CVD method, or the like) with a thickness of 25 nm to 200 nm (preferably 30 nm to 150 nm). In this embodiment mode, it is preferable to use a crystalline semiconductor layer obtained by crystallizing an amorphous semiconductor layer by laser crystallization.

このようにして得られた半導体層に対して、トランジスタのしきい値電圧を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体層に行ってもよい。非晶質半導体層の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。   In order to control the threshold voltage of the transistor, the semiconductor layer obtained in this manner may be doped with a trace amount of an impurity element (boron or phosphorus). This doping of the impurity element may be performed on the amorphous semiconductor layer before the crystallization step. When an impurity element is doped in the state of the amorphous semiconductor layer, the impurity can be activated by heat treatment for subsequent crystallization. In addition, defects and the like generated during doping can be improved.

半導体層は選択的にエッチングし、所望の形状に加工すればよい。また、半導体層は、各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。   The semiconductor layer may be selectively etched and processed into a desired shape. In addition, the semiconductor layer may be formed by various printing methods (screen (stencil) printing, offset (lithographic) printing, a method of forming a desired pattern such as relief printing or gravure printing (intaglio printing)), nanoimprinting method, droplet discharge method, dispenser. It may be formed using a method, a selective coating method, or the like.

なお、半導体層と同一の工程で、容量素子を構成する下部電極層も形成される。下部電極層は、トランジスタを構成する半導体層と同一層で形成される。   Note that the lower electrode layer constituting the capacitor is also formed in the same process as the semiconductor layer. The lower electrode layer is formed of the same layer as the semiconductor layer constituting the transistor.

半導体層を覆うゲート絶縁層を形成する。ゲート絶縁層はプラズマCVD法またはスパッタリング法などを用い、厚さを10nm〜150nmとしてシリコンを含む絶縁層で形成する。ゲート絶縁層としては、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料で形成すればよく、積層構造でも単層構造でもよい。また、ゲート絶縁層は窒化シリコン層、酸化シリコン層、窒化シリコン層の3層の積層構造、酸化窒化シリコン層の単層、2層からなる積層構造でも良い。   A gate insulating layer is formed to cover the semiconductor layer. The gate insulating layer is formed of an insulating layer containing silicon with a thickness of 10 nm to 150 nm by using a plasma CVD method, a sputtering method, or the like. The gate insulating layer may be formed of an inorganic insulating material such as silicon nitride, silicon oxide, silicon oxynitride, or silicon nitride oxide, and may have a stacked structure or a single layer structure. Alternatively, the gate insulating layer may have a three-layer structure including a silicon nitride layer, a silicon oxide layer, and a silicon nitride layer, or a single layer or two layers of a silicon oxynitride layer.

次いで、ゲート絶縁層上にゲート電極層を形成する。ゲート電極層は、スパッタリング法、蒸着法、CVD法等の手法により導電層を形成し、当該導電層を選択的にエッチングして形成することができる。ゲート電極層はタンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジウム(Nd)から選ばれた元素、又は当該元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層としてリン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層や、AgPdCu合金を用いてもよい。また、ゲート電極層は単層構造でも積層構造でもよい。このとき、後に完成する容量素子の上部電極層も形成される。上部電極層は、ゲート電極層と同一材料でなる。   Next, a gate electrode layer is formed over the gate insulating layer. The gate electrode layer can be formed by forming a conductive layer by a technique such as sputtering, vapor deposition, or CVD, and selectively etching the conductive layer. The gate electrode layer is an element selected from tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), neodymium (Nd), or What is necessary is just to form with the alloy material or compound material which has the said element as a main component. Alternatively, a semiconductor layer typified by polycrystalline silicon doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used as the gate electrode layer. The gate electrode layer may have a single layer structure or a stacked structure. At this time, an upper electrode layer of a capacitor element to be completed later is also formed. The upper electrode layer is made of the same material as the gate electrode layer.

また、本実施の形態では、ゲート電極層の側面はテーパ形状を有するように形成する。当該ゲート電極層のテーパ形状は、エッチング加工の際に、ウェットエッチング法を用いることで形成することができる。また、ドライエッチング法を行った後、続けてウェットエッチング法を行うことで形成することもできる。なお、垂直形状の側面を有するゲート電極層を形成してもよい。また、ゲート電極層を2層の積層構造とし、各層でテーパ角度が異なるようにしてもよい。ゲート電極層の側面をテーパ形状にすることで、上層に積層する層の被覆性を向上することができる。   In this embodiment, the side surface of the gate electrode layer is formed to have a tapered shape. The tapered shape of the gate electrode layer can be formed by using a wet etching method in the etching process. Alternatively, after the dry etching method, the wet etching method can be performed. Note that a gate electrode layer having a vertical side surface may be formed. Alternatively, the gate electrode layer may have a two-layer structure, and each layer may have a different taper angle. By making the side surface of the gate electrode layer into a tapered shape, coverage with a layer stacked on the upper layer can be improved.

また、ゲート電極層は、各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。   In addition, the gate electrode layer may be formed by various printing methods (screen (stencil) printing, offset (lithographic) printing, a method of forming a desired pattern such as relief printing or gravure (intaglio printing)), nanoimprinting method, droplet discharge method, You may form using the dispenser method, the selective application method, etc.

なお、ゲート電極層を形成する際のエッチングによって、ゲート絶縁層は多少エッチングされ、膜厚が減る(いわゆる膜減り)ことがある。   Note that the gate insulating layer may be slightly etched by the etching for forming the gate electrode layer, and the film thickness may be reduced (so-called film reduction).

半導体層に不純物元素を添加し、一対の不純物領域を形成する。半導体層に形成された不純物領域は、ソース領域又はドレイン領域として機能する。添加する不純物元素は、n型を付与する不純物元素、又はp型を付与する不純物元素を適宜選択して添加すればよい。n型を付与する不純物元素としては、リン(P)や砒素(As)等を用いることができる。p型を付与する不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。このとき、一対の不純物領域の間には、チャネル形成領域が形成される。   An impurity element is added to the semiconductor layer to form a pair of impurity regions. The impurity region formed in the semiconductor layer functions as a source region or a drain region. As the impurity element to be added, an impurity element imparting n-type conductivity or an impurity element imparting p-type conductivity may be appropriately selected and added. As the impurity element imparting n-type conductivity, phosphorus (P), arsenic (As), or the like can be used. As the impurity element imparting p-type conductivity, boron (B), aluminum (Al), gallium (Ga), or the like can be used. At this time, a channel formation region is formed between the pair of impurity regions.

なお、半導体層において、ソース領域又はドレイン領域として機能する不純物領域とチャネル形成領域との間に、LDD(Light Doped Drain)領域といわれる不純物領域を形成してもよい。LDD領域は、ソース領域又はドレイン領域よりも、低濃度な不純物領域である。また、LDD領域は、ゲート電極層と重なる構造としてもよいし、重ならない構造としてもよい。   Note that in the semiconductor layer, an impurity region called an LDD (Light Doped Drain) region may be formed between an impurity region functioning as a source region or a drain region and a channel formation region. The LDD region is an impurity region having a lower concentration than the source region or the drain region. Further, the LDD region may have a structure overlapping with the gate electrode layer or a structure not overlapping.

また、不純物元素を活性化するために加熱処理、強光の照射、又はレーザビームの照射を行ってもよい。活性化と同時にゲート絶縁層のプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。   In order to activate the impurity element, heat treatment, intense light irradiation, or laser beam irradiation may be performed. Simultaneously with activation, plasma damage to the gate insulating layer and plasma damage to the interface between the gate insulating layer and the semiconductor layer can be recovered.

次いで、ゲート電極層、ゲート絶縁層を覆う第1の層間絶縁層を形成する。本実施の形態では、絶縁層913と絶縁層914との積層構造とする。絶縁層913及び絶縁層914は、スパッタリング法、またはプラズマCVDを用いて形成した窒化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化シリコン層などを用いることができ、他のシリコンを含む絶縁層を単層構造または3層以上の積層構造として用いても良い。   Next, a first interlayer insulating layer is formed to cover the gate electrode layer and the gate insulating layer. In this embodiment, a stacked structure of the insulating layer 913 and the insulating layer 914 is employed. As the insulating layer 913 and the insulating layer 914, a silicon nitride layer, a silicon nitride oxide layer, a silicon oxynitride layer, a silicon oxide layer, or the like formed by a sputtering method or plasma CVD can be used. The layers may be used as a single layer structure or a stacked structure of three or more layers.

さらに、窒素雰囲気中で、300℃〜550℃で1時間〜12時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、400℃〜500℃で行う。この工程は層間絶縁層である絶縁層913に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、410℃で加熱処理を行う。   Further, a heat treatment is performed at 300 ° C. to 550 ° C. for 1 hour to 12 hours in a nitrogen atmosphere to perform a step of hydrogenating the semiconductor layer. Preferably, it is performed at 400 ° C to 500 ° C. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the insulating layer 913 which is an interlayer insulating layer. In this embodiment, heat treatment is performed at 410 ° C.

絶縁層913、絶縁層914としては、他に窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)、ポリシラザン、その他の無機絶縁材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。また、有機絶縁材料を用いてもよく、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。   As the insulating layer 913 and the insulating layer 914, aluminum nitride, aluminum oxynitride, aluminum nitride oxide or aluminum oxide whose nitrogen content is higher than oxygen content, diamond-like carbon (DLC), nitrogen-containing carbon (CN), It can be formed of a material selected from substances including polysilazane and other inorganic insulating materials. Further, a material containing siloxane may be used. An organic insulating material may be used, and polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene can be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used.

次いで、絶縁層913、絶縁層914、ゲート絶縁層に、半導体層に形成されたソース領域又はドレイン領域に達する開口を形成する。   Next, an opening reaching the source or drain region formed in the semiconductor layer is formed in the insulating layer 913, the insulating layer 914, and the gate insulating layer.

開口は、上記実施の形態1乃至6で示したように、レーザビームを照射によるアブレーションを利用して形成することができる。詳しくは、マルチモードのレーザビームとシングルモードのレーザビームを重畳するように照射する。半導体層は、光吸収層として機能させることができるため、マルチモードのレーザビームとシングルモードのレーザビームを重畳して照射した領域をアブレーションさせ、半導体層上の絶縁層913、絶縁層914、ゲート絶縁層を除去して開口を形成することができる。   The opening can be formed using ablation by irradiation with a laser beam as described in Embodiment Modes 1 to 6. Specifically, irradiation is performed so that a multimode laser beam and a single mode laser beam are superimposed. Since the semiconductor layer can function as a light absorption layer, the region irradiated with the multimode laser beam and the single mode laser beam are ablated, and the insulating layer 913, the insulating layer 914, and the gate over the semiconductor layer are ablated. The insulating layer can be removed to form an opening.

また、半導体層に達する開口は、フォトレジストを用いてマスク層を形成し、当該マスク層を用いてエッチング加工して形成してもよい。   The opening reaching the semiconductor layer may be formed by forming a mask layer using a photoresist and etching using the mask layer.

半導体層のソース領域又はドレイン領域に達する開口にソース電極層又はドレイン電極層を形成し、半導体層のソース領域又はドレイン領域とソース電極層又はドレイン電極層とは電気的に接続することができる。   A source electrode layer or a drain electrode layer is formed in an opening reaching the source region or the drain region of the semiconductor layer, and the source region or the drain region of the semiconductor layer and the source electrode layer or the drain electrode layer can be electrically connected.

ソース電極層又はドレイン電極層は、PVD法、CVD法、蒸着法等により導電層を形成し、当該導電層を選択的にエッチングして形成することができる。ソース電極層又はドレイン電極層の材料は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の元素、又は当該元素を主成分とする合金材料若しくは当該元素を主成分とする金属窒化物を用いて形成する。ソース電極層又はドレイン電極層は、単層構造でも積層構造でもよい。   The source electrode layer or the drain electrode layer can be formed by forming a conductive layer by a PVD method, a CVD method, an evaporation method, or the like, and selectively etching the conductive layer. The material of the source electrode layer or the drain electrode layer is Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba Or an alloy material containing the element as a main component or a metal nitride containing the element as a main component. The source electrode layer or the drain electrode layer may have a single-layer structure or a stacked structure.

また、ソース電極層又はドレイン電極層は、各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。更にはリフロー法、ダマシン法を用いても良い。このような方法を用いると、所望の場所に選択的に導電層を形成することができる。なお、ソース電極層又はドレイン電極層の形成時に、端子部906の端子電極層950も形成される。   In addition, the source electrode layer or the drain electrode layer may be formed by various printing methods (a method of forming a desired pattern such as screen (stencil printing), offset (lithographic printing), relief printing or gravure printing (intaglio printing)), nanoimprinting method, liquid A droplet discharge method, a dispenser method, a selective coating method, or the like may be used. Furthermore, a reflow method or a damascene method may be used. When such a method is used, a conductive layer can be selectively formed at a desired place. Note that the terminal electrode layer 950 of the terminal portion 906 is also formed when the source electrode layer or the drain electrode layer is formed.

以上の工程で、画素部902にトランジスタ922、トランジスタ924、駆動回路部904に複数のトランジスタ926を有するアクティブマトリクス基板を作製することができる。   Through the above steps, an active matrix substrate including the transistor 922 and the transistor 924 in the pixel portion 902 and the plurality of transistors 926 in the driver circuit portion 904 can be manufactured.

なお、本発明は特に限定されず、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。   Note that the present invention is not particularly limited, and the transistor may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three transistors are formed.

次に第2の層間絶縁層として絶縁層916を形成する。絶縁層916としては酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒素を含む酸化アルミニウム(酸化窒化アルミニウムともいう)、酸素を含む窒化アルミニウム(窒化酸化アルミニウムともいう)、酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ、その他の無機絶縁材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザン、低誘電率(Low−k)材料を用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるので、絶縁層916の形成方法としては、スピンコート法で代表される塗布法を用いるのが好ましい。   Next, an insulating layer 916 is formed as a second interlayer insulating layer. As the insulating layer 916, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum nitride, aluminum oxide containing nitrogen (also referred to as aluminum oxynitride), aluminum nitride containing oxygen (also referred to as aluminum nitride oxide), aluminum oxide , Diamond-like carbon (DLC), nitrogen-containing carbon (CN), PSG (phosphorus glass), BPSG (phosphorus boron glass), alumina, and other materials including inorganic insulating materials. A siloxane resin may also be used. An organic insulating material may be used. The organic material may be photosensitive or non-photosensitive, and may be polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene, polysilazane, low dielectric constant (Low-k). ) Materials can be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used. As an interlayer insulating layer provided for planarization, a layer having high heat resistance and high insulating property and a high planarization rate is required. Therefore, a method for forming the insulating layer 916 is represented by a spin coat method. It is preferable to use a coating method.

絶縁層916は、その他ディップ法、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、CVD法、蒸着法等を採用して形成することができる。液滴吐出法により絶縁層916を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、ディスペンサ法なども用いることができる。   The insulating layer 916 can be formed by other dipping methods, spray coating, doctor knife, roll coater, curtain coater, knife coater, CVD method, vapor deposition method, or the like. The insulating layer 916 may be formed by a droplet discharge method. When the droplet discharge method is used, the material liquid can be saved. Further, a method capable of transferring or drawing a pattern, such as a droplet discharge method, for example, a printing method (a method for forming a pattern such as screen printing or offset printing), a dispenser method, or the like can be used.

画素部902の絶縁層916に、トランジスタ924のソース電極層又はドレイン電極層に達する開口を形成する。開口は、ソース電極層又はドレイン電極層と、半導体層のソース領域又はドレイン領域と電気的に接続するための開口と同様に形成すればよい。レーザビームの照射によるアブレーションを利用する場合は、ソース電極層又はドレイン電極層にレーザビームを照射する。レーザビームは、マルチモードのレーザビームとシングルモードのレーザビームを重畳するように照射する。当該重畳するように照射された領域のソース電極層又はドレイン電極層では、マルチモードのレーザビームとシングルモードのレーザビームのエネルギーが合成されたエネルギーが吸収される。ソース電極層又はドレイン電極層は、吸収したレーザビームのエネルギーによりアブレーションされ、上層の絶縁層916が除去される。その結果、ソース電極層又はドレイン電極層に達する開口が絶縁層916に形成される。なお、レーザビームの照射によるアブレーションを利用して開口を形成する場合には、ソース電極層又はドレイン電極層に比較的蒸発し易い低融点金属(本実施の形態ではクロム)を用いることが好ましい。   An opening reaching the source or drain electrode layer of the transistor 924 is formed in the insulating layer 916 of the pixel portion 902. The opening may be formed in the same manner as the opening for electrically connecting the source or drain electrode layer and the source or drain region of the semiconductor layer. When ablation by laser beam irradiation is used, the source electrode layer or the drain electrode layer is irradiated with a laser beam. The laser beam is irradiated so as to superimpose a multimode laser beam and a single mode laser beam. In the source electrode layer or the drain electrode layer in the region irradiated so as to overlap, energy obtained by combining the energy of the multimode laser beam and the single mode laser beam is absorbed. The source electrode layer or the drain electrode layer is ablated by the absorbed energy of the laser beam, and the upper insulating layer 916 is removed. As a result, an opening reaching the source or drain electrode layer is formed in the insulating layer 916. Note that in the case where the opening is formed using ablation by laser beam irradiation, it is preferable to use a low-melting point metal (chromium in this embodiment) that is relatively easily evaporated in the source electrode layer or the drain electrode layer.

画素部902の絶縁層916上に発光素子930を形成する。発光素子930は、トランジスタ924と電気的に接続するようにする。   A light-emitting element 930 is formed over the insulating layer 916 in the pixel portion 902. The light-emitting element 930 is electrically connected to the transistor 924.

まず、絶縁層916に設けられ、トランジスタ924のソース電極層又はドレイン電極層が露出した開口に、第1の電極層932を形成する。   First, the first electrode layer 932 is formed in the opening provided in the insulating layer 916 and exposing the source electrode layer or the drain electrode layer of the transistor 924.

次に、第1の電極層932の端部を覆い、当該第1の電極層932上に開口を有するように隔壁層918を形成する。隔壁層918としては酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを用いることができ、単層構造でも2層、3層といった積層構造でもよい。また、隔壁層918の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、ポリシラザン、その他の無機絶縁材料を含む物質から選ばれた材料を用いることができる。シロキサンを含む材料を用いてもよい。また、有機絶縁材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。   Next, a partition layer 918 is formed so as to cover an end portion of the first electrode layer 932 and to have an opening over the first electrode layer 932. As the partition layer 918, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single-layer structure or a stacked structure including two layers and three layers may be used. As another material for the partition layer 918, aluminum nitride, aluminum oxynitride with an oxygen content higher than the nitrogen content, aluminum nitride oxide or aluminum oxide with a nitrogen content higher than the oxygen content, diamond like carbon (DLC) ), Nitrogen-containing carbon, polysilazane, and other materials including inorganic insulating materials can be used. A material containing siloxane may be used. An organic insulating material may be used, and the organic material may be either photosensitive or non-photosensitive, and polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, or polysilazane can be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used.

隔壁層918は、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、ディスペンサ法、その他スピンコート法などの塗布法、ディッピング法などを用いて形成することができる。また、感光性の材料を用いて隔壁層を全面に形成し、該隔壁層を露光及び現像することで、所望の形状に加工することができる。また、スパッタリング法等のPVD法(Physical Vapor Deposition)、または減圧CVD法(LPCVD法)或いはプラズマCVD法等のCVD法(Chemical Vapor Deposition)などを用いて全面に形成し、リソグラフィー技術を用いてレジスト等のマスクを形成し、所望の形状にエッチング加工してもよい。   The partition layer 918 is formed by a droplet discharge method that can selectively form a pattern, a printing method that can transfer or draw a pattern (a method that forms a pattern such as screen printing or offset printing), a dispenser method, and other spin coating methods. It can be formed using a coating method, a dipping method, or the like. Further, a partition layer can be formed on the entire surface using a photosensitive material, and the partition layer can be processed into a desired shape by exposure and development. Further, it is formed on the entire surface using a PVD method (Physical Vapor Deposition) such as a sputtering method, or a CVD method (Chemical Vapor Deposition) such as a low pressure CVD method (LPCVD method) or a plasma CVD method, and a resist using a lithography technique. Etc. may be formed and etched into a desired shape.

隔壁層を所望の形状に加工するエッチング加工は、ドライエッチング法又はウェットエッチング法のどちらを採用しても良い。大面積基板を処理するにはプラズマエッチング(ドライエッチング法の一種)が適している。エッチングガスとしては、CF、CHF、NFなどのフッ素系のガス、又はCl、BClなどの塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にレジスト等のマスクを形成する必要はない。 As the etching process for processing the partition layer into a desired shape, either a dry etching method or a wet etching method may be employed. Plasma etching (a kind of dry etching method) is suitable for processing a large area substrate. As an etching gas, a fluorine-based gas such as CF 4 , CHF 3 , or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be added as appropriate. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is possible, and it is not necessary to form a mask such as a resist on the entire surface of the substrate.

隔壁層918は、曲率半径が連続的に変化する形状が好ましい。隔壁層をこのような形状にすることで、上方に積層形成される層の被覆性が向上する。   The partition layer 918 preferably has a shape in which the radius of curvature continuously changes. By forming the partition layer in such a shape, the coverage of the layer formed on the upper side is improved.

次に、第1の電極層932及び隔壁層918上に層934、第2の電極層936を積層形成する。そして、第1の電極層932と第2の電極層936との間に層934が挟持された構造の発光素子930を得る。層934は、少なくとも所望の発光波長を得ることができる発光材料を含む層で構成される。   Next, a layer 934 and a second electrode layer 936 are stacked over the first electrode layer 932 and the partition wall layer 918. Then, a light-emitting element 930 having a structure in which the layer 934 is sandwiched between the first electrode layer 932 and the second electrode layer 936 is obtained. The layer 934 includes a layer containing a light emitting material that can obtain at least a desired light emission wavelength.

第1の電極層932及び第2の電極層936のいずれか一方は陽極として機能し、他方は陰極として機能する。第1の電極層932及び第2の電極層936は、インジウム錫酸化物(ITO)、酸化シリコンを含むインジウム錫酸化物、2wt%〜20wt%の酸化亜鉛を含むインジウム錫酸化物の他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)等を用いて形成することができる。また、アルミニウムの他、マグネシウムと銀との合金、アルミニウムとリチウムとの合金等も用いることができる。   One of the first electrode layer 932 and the second electrode layer 936 functions as an anode, and the other functions as a cathode. The first electrode layer 932 and the second electrode layer 936 include indium tin oxide (ITO), indium tin oxide containing silicon oxide, indium tin oxide containing 2 wt% to 20 wt% zinc oxide, gold, (Au), platinum (Pt), nickel (Ni), tungsten (W), chromium (Cr), molybdenum (Mo), iron (Fe), cobalt (Co), copper (Cu), palladium (Pd), etc. Can be formed. In addition to aluminum, an alloy of magnesium and silver, an alloy of aluminum and lithium, or the like can also be used.

なお、層934で発光した光を外部に取り出すために、第1の電極層932と第2の電極層936のいずれか一方または両方は、インジウム錫酸化物等を用いるか、或いは銀、アルミニウム等を数nm〜数十nmの厚さとなるように形成して、可視光が透過できるように、形成することが好ましい。   Note that in order to extract light emitted from the layer 934 to the outside, one or both of the first electrode layer 932 and the second electrode layer 936 uses indium tin oxide or the like, or silver, aluminum, or the like Is preferably formed so as to allow visible light to pass therethrough.

第1の電極層932は、前述の材料を全面に形成した後、選択的にエッチングして形成することができる。また、第1の電極層932は、各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。更にはリフロー法、ダマシン法を用いても良い。このような方法を用いると、所望の場所に選択的に導電層を形成することができる。   The first electrode layer 932 can be formed by selective etching after the above-described material is formed over the entire surface. In addition, the first electrode layer 932 can be formed by various printing methods (screen (stencil) printing, offset (lithographic printing) printing, a method of forming a desired pattern such as letterpress printing or gravure printing (intaglio printing)), nanoimprinting, and droplets. You may form using the discharge method, the dispenser method, the selective application method, etc. Furthermore, a reflow method or a damascene method may be used. When such a method is used, a conductive layer can be selectively formed at a desired place.

また、第1の電極層932は、その表面が平坦化されるように、CMP法、又はポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極層932の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   Further, the first electrode layer 932 may be wiped with a CMP method or a polyvinyl alcohol-based porous body and polished so that the surface thereof is planarized. Further, after polishing using the CMP method, the surface of the first electrode layer 932 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

第1の電極層932を形成後、加熱処理を行ってもよい。この加熱処理により、第1の電極層932中に含まれる水分は放出される。よって、第1の電極層932は脱ガスなどを生じないため、第1の電極層932上に水分によって劣化しやすい発光材料を形成しても、発光材料は劣化せず、信頼性の高い表示装置を作製することができる。   Heat treatment may be performed after the first electrode layer 932 is formed. By this heat treatment, moisture contained in the first electrode layer 932 is released. Therefore, the first electrode layer 932 does not cause degassing. Therefore, even when a light-emitting material that easily deteriorates due to moisture is formed over the first electrode layer 932, the light-emitting material is not deteriorated and the display has high reliability. A device can be made.

第2の電極層936は、蒸着法、スパッタリング法等を用いて形成することができる。また、第2の電極層936上にパッシベーション層(保護層)として絶縁層を設けてもよい。このように第2の電極層936を覆うようにしてパッシベーション層を設けることは有効である。パッシベーション層としては、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜を含む絶縁層からなり、該絶縁層の単層構造もしくは組み合わせた積層構造を用いることができる。又はシロキサン樹脂を用いてもよい。   The second electrode layer 936 can be formed by an evaporation method, a sputtering method, or the like. Further, an insulating layer may be provided as a passivation layer (protective layer) over the second electrode layer 936. In this way, it is effective to provide a passivation layer so as to cover the second electrode layer 936. As the passivation layer, silicon nitride, silicon oxide, silicon oxynitride, silicon nitride oxide, aluminum nitride, aluminum oxynitride, aluminum nitride oxide or aluminum oxide whose nitrogen content is higher than oxygen content, diamond like carbon (DLC), The insulating layer includes a nitrogen-containing carbon film, and a single layer structure of the insulating layer or a laminated structure in combination can be used. Alternatively, a siloxane resin may be used.

この際、カバレッジの良い膜をパッシベーション層として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、層934の耐熱性が低い場合でも、容易に積層形成することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタリング法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH、C、Cなど)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてCガスとNガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、層934の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に層934が酸化するといった問題を防止できる。 At this time, it is preferable to use a film with good coverage as the passivation layer, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., even when the heat resistance of the layer 934 is low, the DLC film can be easily stacked. The DLC film is formed by a plasma CVD method (typically, an RF plasma CVD method, a microwave CVD method, an electron cyclotron resonance (ECR) CVD method, a hot filament CVD method, etc.), a combustion flame method, a sputtering method, or an ion beam evaporation method. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon-based gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The CN film may be formed using C 2 H 4 gas and N 2 gas as reaction gases. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the layer 934. Therefore, the problem that the layer 934 is oxidized during the subsequent sealing process can be prevented.

第1の電極層932上に形成される層934は、少なくとも発光材料を含む発光層で構成される。発光層は、有機化合物、無機化合物、又は有機化合物と無機化合物とを含む層で形成する。第1の電極層932と第2の電極層936との間に、層934が設けられて発光素子930を得ることができる。   The layer 934 formed over the first electrode layer 932 is a light-emitting layer containing at least a light-emitting material. The light-emitting layer is formed using an organic compound, an inorganic compound, or a layer containing an organic compound and an inorganic compound. A layer 934 is provided between the first electrode layer 932 and the second electrode layer 936, whereby the light-emitting element 930 can be obtained.

このように発光素子930が形成された基板901と、封止基板908とをシール材910によって固着し、発光素子930を封止する。シール材910としては、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールA型液状樹脂、ビスフェノールA型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールF型樹脂、ビスフェノールAD型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。なお、シール材で囲まれた領域948には充填材を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。充填材を透過して光を取り出す構造の場合は、充填材は透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。以上の工程において、発光素子を用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。充填材として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、発光素子930の劣化を防ぐことができる。   The substrate 901 over which the light-emitting element 930 is formed in this manner and the sealing substrate 908 are fixed with a sealant 910, and the light-emitting element 930 is sealed. As the sealant 910, typically, a visible light curable resin, an ultraviolet curable resin, or a thermosetting resin is preferably used. For example, bisphenol A type liquid resin, bisphenol A type solid resin, bromine-containing epoxy resin, bisphenol F type resin, bisphenol AD type resin, phenol type resin, cresol type resin, novolac type resin, cyclic aliphatic epoxy resin, epibis type epoxy Epoxy resins such as resins, glycidyl ester resins, glycidylamine resins, heterocyclic epoxy resins, and modified epoxy resins can be used. Note that the region 948 surrounded by the sealant may be filled with a filler, or nitrogen or the like may be sealed by sealing in a nitrogen atmosphere. In the case of a structure in which light is extracted through the filler, the filler needs to have translucency. Typically, a visible light curable, ultraviolet curable, or thermosetting epoxy resin may be used. Through the above steps, a display device having a display function using a light-emitting element is completed. Further, the filler can be dropped in a liquid state and filled in the display device. When a hygroscopic substance such as a desiccant is used as the filler, a further water absorption effect can be obtained and deterioration of the light-emitting element 930 can be prevented.

また、素子の水分による劣化を防ぐため、画素部902を取り囲むように乾燥剤を設けてもよい。例えば、封止基板に形成された凹部に乾燥剤を設置すればよく、このような構造にすることで、薄型化を妨げない構成とできる。また、ゲート配線層に対応する領域にも乾燥剤を形成し、吸水面積を広く取ると、吸水効果が高い。また、直接発光しないゲート配線層上に乾燥剤を形成すると、光取り出し効率を低下させることもない。   In order to prevent deterioration of the element due to moisture, a desiccant may be provided so as to surround the pixel portion 902. For example, a desiccant may be installed in the recess formed in the sealing substrate. With such a structure, it is possible to achieve a configuration that does not prevent thinning. Moreover, if a desiccant is formed also in the area | region corresponding to a gate wiring layer and a water absorption area is taken widely, the water absorption effect will be high. Further, when a desiccant is formed on the gate wiring layer that does not emit light directly, the light extraction efficiency is not lowered.

なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を取り出す場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子からの光を妨げないような、隔壁層の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。   Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Either a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is extracted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on or around the partition layer so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

また、ソース電極層又はドレイン電極層と第1の電極層932が直接接して電気的な接続を行わず、配線層を介して接続していてもよい。   Alternatively, the source or drain electrode layer and the first electrode layer 932 may be in direct contact with each other and may not be electrically connected but may be connected through a wiring layer.

本実施の形態では、端子部906において、端子電極層950に異方性導電層952によってFPC954を接続し、外部と電気的に接続する構造とする。   In this embodiment mode, the terminal portion 906 has a structure in which the FPC 954 is connected to the terminal electrode layer 950 through the anisotropic conductive layer 952 and electrically connected to the outside.

また、図27(A)で示すように、本実施の形態において作製される表示装置は、画素部902と同一基板上に駆動回路部904が設けられている。なお、本発明は特に限定されず、周辺駆動回路としてICチップを前述したCOG方式やTAB方式によって実装したものでもよい。   As shown in FIG. 27A, the display device manufactured in this embodiment includes a driver circuit portion 904 over the same substrate as the pixel portion 902. Note that the present invention is not particularly limited, and an IC chip may be mounted as a peripheral driver circuit by the above-described COG method or TAB method.

また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。   In the display device of the present invention, the screen display driving method is not particularly limited. For example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the display device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.

本発明を適用することで、フォトレジストを用いたリソグラフィー工程を用いることなく、所望の領域に開口を形成することができる。よって、リソグラフィー工程を削減・簡略化することが可能になり、表示装置の製造工程において、製造コストを低減させ、スループットを向上させることが可能になる。また、同時に多数の開口を形成することもでき、表示装置の量産性を向上させることも可能である。   By applying the present invention, an opening can be formed in a desired region without using a lithography process using a photoresist. Accordingly, the lithography process can be reduced and simplified, and the manufacturing cost can be reduced and the throughput can be improved in the manufacturing process of the display device. In addition, a large number of openings can be formed at the same time, and the mass productivity of the display device can be improved.

本実施の形態は、上記実施の形態1乃至7と、適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 7 as appropriate.

(実施の形態9)
表示装置の表示機能を有する発光素子は、様々な素子構造を適用することができる。一般的に、発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、前者は有機EL素子、後者は無機EL素子と呼ばれている。ここでは、図12〜図14を用いて、本発明に適用できる発光素子の例について説明する。
(Embodiment 9)
Various element structures can be applied to a light-emitting element having a display function of a display device. Generally, light-emitting elements are distinguished depending on whether the light-emitting material is an organic compound or an inorganic compound. The former is called an organic EL element, and the latter is called an inorganic EL element. Here, examples of light-emitting elements that can be applied to the present invention will be described with reference to FIGS.

図12は、有機EL素子について示している。図12に示す発光素子は、第1の電極層8270と第2の電極層8250との間に、層8260が挟持されている。第1の電極層8270及び第2の電極層8250のいずれか一方は陽極となり、他方は陰極となる。なお、陽極とは、発光層に正孔を注入する電極のことを示し、陰極とは発光層に電子を注入する電極のことを示す。本実施の形態では、第1の電極層8270を陽極とし、第2の電極層8250を陰極とする。また、層8260は、正孔注入層8262、正孔輸送層8264、発光層8266、電子輸送層8268、電子注入層8269が順次積層された構成とする。   FIG. 12 shows an organic EL element. In the light-emitting element illustrated in FIG. 12, the layer 8260 is interposed between the first electrode layer 8270 and the second electrode layer 8250. One of the first electrode layer 8270 and the second electrode layer 8250 serves as an anode, and the other serves as a cathode. The anode refers to an electrode that injects holes into the light emitting layer, and the cathode refers to an electrode that injects electrons into the light emitting layer. In this embodiment mode, the first electrode layer 8270 is an anode and the second electrode layer 8250 is a cathode. The layer 8260 has a structure in which a hole injection layer 8262, a hole transport layer 8264, a light-emitting layer 8266, an electron transport layer 8268, and an electron injection layer 8269 are sequentially stacked.

第1の電極層8270と第2の電極層8250は、インジウム錫酸化物(ITO)、酸化シリコンを含むインジウム錫酸化物、2wt%〜20wt%の酸化亜鉛を含むインジウム錫酸化物の他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)等を用いて形成することができる。また、アルミニウムの他、マグネシウムと銀との合金、アルミニウムとリチウムとの合金等も第1の電極層8270を形成するのに用いることができる。第1の電極層8270の形成方法については、上記第1の電極層7012、或いは第1の電極層932と同じである。また、第2の電極層8250の形成方法について特に限定はなく、例えばスパッタリング法や蒸着法等を用いて形成することができる。   The first electrode layer 8270 and the second electrode layer 8250 include indium tin oxide (ITO), indium tin oxide containing silicon oxide, indium tin oxide containing 2 wt% to 20 wt% zinc oxide, gold, (Au), platinum (Pt), nickel (Ni), tungsten (W), chromium (Cr), molybdenum (Mo), iron (Fe), cobalt (Co), copper (Cu), palladium (Pd), etc. Can be formed. In addition to aluminum, an alloy of magnesium and silver, an alloy of aluminum and lithium, or the like can be used for forming the first electrode layer 8270. A method for forming the first electrode layer 8270 is the same as that of the first electrode layer 7012 or the first electrode layer 932. There is no particular limitation on the method for forming the second electrode layer 8250, and the second electrode layer 8250 can be formed by, for example, a sputtering method or an evaporation method.

なお、発光した光を外部に取り出すために、第1の電極層8270と第2の電極層8250のいずれか一方または両方は、インジウム錫酸化物等を用いるか、或いは銀、アルミニウム等を数nm〜数十nmの厚さとなるように形成して、可視光が透過できるように、形成することが好ましい。   Note that in order to extract the emitted light to the outside, either one or both of the first electrode layer 8270 and the second electrode layer 8250 uses indium tin oxide or the like, or silver, aluminum, or the like is several nm. It is preferably formed so as to have a thickness of ˜tens of nm so that visible light can be transmitted.

正孔注入層8262は、第1の電極層8270から正孔輸送層8264へ正孔の注入を補助する機能を有する層である。正孔注入層8262を設けることによって、第1の電極層8270と正孔輸送層8264との間のイオン化ポテンシャルの差が緩和され、正孔が注入され易くなる。正孔注入層8262は、正孔輸送層8264を形成している物質よりもイオン化ポテンシャルが小さく、第1の電極層8270を形成している物質よりもイオン化ポテンシャルが大きい物質、または正孔輸送層8264と第1の電極層8270との間に1nm〜2nmの薄膜として設けたときにエネルギーバンドが曲がるような物質を用いて形成することが好ましい。正孔注入層8262を形成するのに用いることのできる物質の具体例として、フタロシアニン(略称:HPc)や銅フタロシアニン(CuPC)等のフタロシアニン系の化合物、或いはポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)等の高分子等が挙げられる。つまり、正孔注入層8262におけるイオン化ポテンシャルが正孔輸送層8264におけるイオン化ポテンシャルよりも相対的に小さくなるような物質を正孔輸送性物質の中から選択することによって、正孔注入層8262を形成することができる。正孔注入層8262を設ける場合、第1の電極層8270は、インジウム錫酸化物等の仕事関数の高い物質を用いて形成することが好ましい。なお、本発明は特に限定されず、正孔注入層8262は設けなくともよい。 The hole injection layer 8262 is a layer having a function of assisting injection of holes from the first electrode layer 8270 to the hole transport layer 8264. By providing the hole-injecting layer 8262, the difference in ionization potential between the first electrode layer 8270 and the hole-transporting layer 8264 is reduced, and holes are easily injected. The hole-injecting layer 8262 has a lower ionization potential than the substance forming the hole-transporting layer 8264 and has a higher ionization potential than the substance forming the first electrode layer 8270, or the hole-transporting layer It is preferable to use a substance whose energy band bends when it is provided as a thin film having a thickness of 1 nm to 2 nm between 8264 and the first electrode layer 8270. Specific examples of a substance that can be used to form the hole-injecting layer 8262 include phthalocyanine-based compounds such as phthalocyanine (abbreviation: H 2 Pc) and copper phthalocyanine (CuPC), or poly (ethylenedioxythiophene) / Examples thereof include a polymer such as a poly (styrenesulfonic acid) aqueous solution (PEDOT / PSS). In other words, the hole injection layer 8262 is formed by selecting a substance from which the ionization potential in the hole injection layer 8262 is relatively smaller than the ionization potential in the hole transport layer 8264 from among the hole transport materials. can do. In the case where the hole-injecting layer 8262 is provided, the first electrode layer 8270 is preferably formed using a substance having a high work function such as indium tin oxide. Note that the present invention is not particularly limited, and the hole-injection layer 8262 is not necessarily provided.

正孔輸送層8264とは、第1の電極層8270から注入された正孔を発光層8266へ輸送する機能を有する層である。このように、正孔輸送層8264を設けることによって、第1の電極層8270と発光層8266との距離を離すことができ、その結果、第1の電極層8270等に含まれている金属に起因して発光が消滅することを防ぐことができる。正孔輸送層8264は、正孔輸送性物質を用いて形成することが好ましく、特に1×10−6cm/Vs以上の正孔移動度を有する物質を用いて形成することが好ましい。なお、正孔輸送性物質とは、電子よりも正孔の移動度が高く、電子の移動度に対する正孔の移動度の比の値(=正孔移動度/電子移動度)が好ましくは100よりも大きい物質をいう。正孔輸送層8264を形成するのに用いることができる物質の具体例としては、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス[N−(3−メチルフェニル)−N−フェニルアミノ]ビフェニル(略称:TPD)、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、4,4’−ビス{N−[4−(N,N−ジ−m−トリルアミノ)フェニル]−N−フェニルアミノ}ビフェニル(略称:DNTPD)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)、フタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)、4,4’−ビス[N−(4−ビフェニリル)−N−フェニルアミノ]ビフェニル(略称:BBPB)等が挙げられる。なお、正孔輸送層8264は、単層構造でもよいし、積層構造でもよい。 The hole-transport layer 8264 is a layer having a function of transporting holes injected from the first electrode layer 8270 to the light-emitting layer 8266. In this manner, by providing the hole-transport layer 8264, the distance between the first electrode layer 8270 and the light-emitting layer 8266 can be increased, and as a result, the metal contained in the first electrode layer 8270 and the like can be reduced. This can prevent the emission of light from disappearing. The hole-transport layer 8264 is preferably formed using a hole-transport substance, and particularly preferably formed using a substance having a hole mobility of 1 × 10 −6 cm 2 / Vs or higher. Note that the hole-transporting substance has higher hole mobility than electrons, and the ratio of the hole mobility to the electron mobility (= hole mobility / electron mobility) is preferably 100. Larger than the substance. Specific examples of a substance that can be used for forming the hole-transport layer 8264 include 4,4′-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4, 4′-bis [N- (3-methylphenyl) -N-phenylamino] biphenyl (abbreviation: TPD), 4,4 ′, 4 ″ -tris (N, N-diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 4,4′-bis {N- [4- ( N, N-di-m-tolylamino) phenyl] -N-phenylamino} biphenyl (abbreviation: DNTPD), 1,3,5-tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m -MTDAB), 4, 4 ', 4 " Tris (N- carbazolyl) triphenylamine (abbreviation: TCTA), phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), or vanadyl phthalocyanine (abbreviation: VOPc), 4,4'-bis [N- ( 4-biphenylyl) -N-phenylamino] biphenyl (abbreviation: BBPB) and the like. Note that the hole-transport layer 8264 may have a single-layer structure or a stacked structure.

発光層8266は、発光機能を有する層であり、有機化合物でなる発光材料を含む。また、無機化合物を含んでいてもよい。発光層8266に含まれる有機化合物は、発光性の有機化合物であれば特に限定はなく、種々の低分子系有機化合物、高分子系有機化合物を用いることができる。また、発光性の有機化合物は、蛍光発光材料、又は燐光発光材料のどちらを用いることも可能である。発光層8266は、発光性の有機化合物のみからなる層としてもよいし、発光性の有機化合物を当該有機化合物よりも大きいエネルギーギャップを有するホスト材料に分散した構成としてもよい。なお、発光層8266を、有機化合物でなる発光材料とホスト材料とを含む層のように複数の化合物を混合した層とする場合は、共蒸着法を用いて形成することができる。ここで、共蒸着とは、一つの処理室内に設けられた複数の蒸着源からそれぞれ原料を気化させ、気化した原料を気相状態で混合し、被処理物上に堆積させる蒸着法をいう。   The light-emitting layer 8266 is a layer having a light-emitting function and includes a light-emitting material formed using an organic compound. Moreover, the inorganic compound may be included. The organic compound contained in the light-emitting layer 8266 is not particularly limited as long as it is a light-emitting organic compound, and various low-molecular organic compounds and high-molecular organic compounds can be used. As the light-emitting organic compound, either a fluorescent light-emitting material or a phosphorescent light-emitting material can be used. The light-emitting layer 8266 may be a layer including only a light-emitting organic compound, or may have a structure in which a light-emitting organic compound is dispersed in a host material having an energy gap larger than that of the organic compound. Note that in the case where the light-emitting layer 8266 is a layer in which a plurality of compounds are mixed, such as a layer including a light-emitting material formed using an organic compound and a host material, the light-emitting layer 8266 can be formed by a co-evaporation method. Here, co-evaporation refers to a vapor deposition method in which raw materials are vaporized from a plurality of vapor deposition sources provided in one processing chamber, the vaporized raw materials are mixed in a gas phase state, and deposited on an object to be processed.

電子輸送層8268は、第2の電極層8250から注入された電子を発光層8266へ輸送する機能を有する層である。このように、電子輸送層8268を設けることによって、第2の電極層8250と発光層8266との距離を離すことができ、その結果、第2の電極層8250等に含まれている金属に起因して発光が消滅することを防ぐことができる。電子輸送層8268は、電子輸送性物質を用いて形成することが好ましく、特に1×10−6cm/Vs以上の電子移動度を有する物質を用いて形成することが好ましい。なお、電子輸送性物質とは、正孔よりも電子の移動度が高く、正孔の移動度に対する電子の移動度の比の値(=電子移動度/正孔移動度)が好ましくは100よりも大きい物質をいう。電子輸送層8268を形成するのに用いることができる物質の具体例としては、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))等の金属錯体の他、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)、4,4−ビス(5−メチルベンズオキサゾル−2−イル)スチルベン(略称:BzOs)等が挙げられる。また、電子輸送層8268は、単層構造でもよいし、積層構造でもよい。 The electron-transport layer 8268 is a layer having a function of transporting electrons injected from the second electrode layer 8250 to the light-emitting layer 8266. In this manner, by providing the electron-transport layer 8268, the distance between the second electrode layer 8250 and the light-emitting layer 8266 can be increased, and as a result, the metal is contained in the second electrode layer 8250 and the like. Thus, it is possible to prevent the light emission from disappearing. The electron transporting layer 8268 is preferably formed using an electron transporting substance, and particularly preferably formed using a substance having an electron mobility of 1 × 10 −6 cm 2 / Vs or higher. Note that the electron transporting substance has higher electron mobility than holes, and the ratio of the electron mobility to the hole mobility (= electron mobility / hole mobility) is preferably from 100. Also refers to a large substance. Specific examples of a substance that can be used for forming the electron-transport layer 8268 include tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3). ), Bis (10-hydroxybenzo [h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), bis [2- In addition to metal complexes such as (2-hydroxyphenyl) benzoxazolate] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ) 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole ( Abbreviation: PBD), 1,3-bis [5- (p-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 3- (4- tert-butylphenyl) -4-phenyl-5- (4-biphenylyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl) -1,2,4-triazole (abbreviation: p-EtTAZ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), 4,4-bis (5-methylbenzoxa) And sol-2-yl) stilbene (abbreviation: BzOs). The electron transport layer 8268 may have a single-layer structure or a stacked structure.

電子注入層8269は、第2の電極層8250から電子輸送層8268へ電子の注入を補助する機能を有する層である。電子注入層8269は、BPhen、BCP、p−EtTAZ、TAZ、BzOs等の電子輸送層8268を形成するのに用いることのできる物質の中から、電子輸送層8268の形成に用いる物質よりも電子親和力が相対的に大きい物質を選択して用いることによって形成することができる。このようにして電子注入層8269を形成することによって第2の電極層8250と電子輸送層8268との間の電子親和力の差が緩和され、電子が注入され易くなる。また、電子注入層8269には、リチウム(Li)、セシウム(Cs)等のアルカリ金属、リチウム酸化物、カリウム酸化物、ナトリウム酸化物等のアルカリ金属の酸化物、カルシウム酸化物、マグネシウム酸化物等のアルカリ土類金属の酸化物、フッ化リチウム、フッ化セシウム等のアルカリ金属のフッ化物、フッ化カルシウム等のアルカリ土類金属のフッ化物、またはマグネシウム(Mg)、カルシウム(Ca)等のアルカリ土類金属等の無機物が含まれていてもよい。また、電子注入層8269はBPhen、BCP、p−EtTAZ、TAZ、BzOs等の有機化合物を含む構成であってもよいし、LiF等のアルカリ金属のフッ化物、またはCaF等のアルカリ土類金属のフッ化物等の無機化合物からなる構成であってもよい。このようにLiF等のアルカリ金属のフッ化物、またはCaF等のアルカリ土類金属のフッ化物等の無機化合物を用いて1nm〜2nmの薄膜として電子注入層8269が設けられることによって電子注入層8269のエネルギーバンドが曲がる、或いは電子注入層8269にトンネル電流が流れることにより、第2の電極層8250から電子輸送層8268へ電子の注入が容易となる。 The electron injection layer 8269 has a function of assisting injection of electrons from the second electrode layer 8250 to the electron transport layer 8268. The electron injection layer 8269 has an electron affinity higher than that of a material used for forming the electron transport layer 8268 from among materials which can be used to form the electron transport layer 8268 such as BPhen, BCP, p-EtTAZ, TAZ, and BzOs. It can be formed by selecting and using a substance having a relatively large value. By forming the electron injection layer 8269 in this manner, the difference in electron affinity between the second electrode layer 8250 and the electron transport layer 8268 is alleviated, and electrons are easily injected. The electron injection layer 8269 includes an alkali metal such as lithium (Li) or cesium (Cs), an oxide of alkali metal such as lithium oxide, potassium oxide, or sodium oxide, calcium oxide, or magnesium oxide. Alkali earth metal oxides, fluorides of alkali metals such as lithium fluoride and cesium fluoride, fluorides of alkaline earth metals such as calcium fluoride, or alkalis such as magnesium (Mg) and calcium (Ca) Inorganic materials such as earth metals may be included. Further, the electron injection layer 8269 may include an organic compound such as BPhen, BCP, p-EtTAZ, TAZ, or BzOs, an alkali metal fluoride such as LiF, or an alkaline earth metal such as CaF 2. It may be composed of an inorganic compound such as fluoride. As described above, the electron injection layer 8269 is provided as a thin film having a thickness of 1 to 2 nm using an inorganic compound such as an alkali metal fluoride such as LiF or an alkaline earth metal fluoride such as CaF 2. When the energy band is bent or a tunnel current flows through the electron injection layer 8269, electrons can be easily injected from the second electrode layer 8250 into the electron transport layer 8268.

なお、正孔注入層8262に換えて正孔発生層が設けられていてもよいし、または電子注入層8269に換えて電子発生層が設けられていてもよい。   Note that a hole generation layer may be provided instead of the hole injection layer 8262, or an electron generation layer may be provided instead of the electron injection layer 8269.

ここで、正孔発生層とは、正孔を発生する層である。正孔輸送性物質の中から選ばれた少なくとも一の物質と、正孔輸送性物質に対して電子受容性を示す物質とを混合することによって正孔発生層を形成することができる。ここで、正孔輸送性物質としては、正孔輸送層8264を形成するのに用いることのできる物質と同様の物質を用いることができる。また、電子受容性を示す物質としては、モリブデン酸化物、バナジウム酸化物、ルテニウム酸化物、レニウム酸化物等の金属酸化物を用いることが好ましい。   Here, the hole generation layer is a layer that generates holes. The hole generating layer can be formed by mixing at least one substance selected from the hole transporting substances and a substance that exhibits an electron accepting property with respect to the hole transporting substance. Here, as the hole-transporting substance, a substance similar to the substance that can be used for forming the hole-transport layer 8264 can be used. As the substance exhibiting electron accepting properties, it is preferable to use a metal oxide such as molybdenum oxide, vanadium oxide, ruthenium oxide, or rhenium oxide.

また、電子発生層とは、電子を発生する層である。電子輸送性物質の中から選ばれた少なくとも一の物質と、電子輸送性物質に対して電子供与性を示す物質とを混合することによって電子発生層を形成することができる。ここで、電子輸送性物質としては電子輸送層8268を形成するのに用いることのできる物質と同様の物質を用いることができる。また、電子供与性を示す物質としては、アルカリ金属およびアルカリ土類金属の中から選ばれた物質、具体的にはリチウム(Li)、カルシウム(Ca)、ナトリウム(Na)、カリウム(K)、マグネシウム(Mg)等を用いることができる。   The electron generating layer is a layer that generates electrons. The electron generating layer can be formed by mixing at least one substance selected from electron transporting substances and a substance exhibiting an electron donating property with respect to the electron transporting substance. Here, as the electron transporting substance, a substance similar to the substance that can be used for forming the electron transporting layer 8268 can be used. Moreover, as the substance exhibiting electron donating property, a substance selected from alkali metals and alkaline earth metals, specifically, lithium (Li), calcium (Ca), sodium (Na), potassium (K), Magnesium (Mg) or the like can be used.

正孔注入層8262、正孔輸送層8264、発光層8266、電子輸送層8268、電子注入層8269は、それぞれ、蒸着法、液滴吐出法、または塗布法等を用いて形成すればよい。第1の電極層8270又は第2の電極層8250は、スパッタリング法または蒸着法等を用いて形成すればよい。   The hole-injection layer 8262, the hole-transport layer 8264, the light-emitting layer 8266, the electron-transport layer 8268, and the electron-injection layer 8269 may be formed using an evaporation method, a droplet discharge method, a coating method, or the like, respectively. The first electrode layer 8270 or the second electrode layer 8250 may be formed by a sputtering method, an evaporation method, or the like.

本実施の形態において、層8260は、少なくとも発光層8266を含んでいればよく、その他の機能を有する層(正孔注入層8262、正孔輸送層8264、電子輸送層8268、電子注入層8269等)は適宜設ければよい。   In this embodiment mode, the layer 8260 only needs to include at least the light-emitting layer 8266 and have other functions (a hole injection layer 8262, a hole transport layer 8264, an electron transport layer 8268, an electron injection layer 8269, or the like). ) May be provided as appropriate.

また、第1の電極層8270を陰極とし、第2の電極層8250を陽極としてもよい。その場合、層8260は、第1の電極層8270側から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層が順次積層された構成となる。   Alternatively, the first electrode layer 8270 may be a cathode and the second electrode layer 8250 may be an anode. In that case, the layer 8260 has a structure in which an electron injection layer, an electron transport layer, a light-emitting layer, a hole transport layer, and a hole injection layer are sequentially stacked from the first electrode layer 8270 side.

次に、無機EL素子について、図13、図14を用いて説明する。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた発光層を有し、後者は、発光材料の薄膜からなる発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ELではドナー−アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。   Next, an inorganic EL element will be described with reference to FIGS. Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure. The former has a light-emitting layer in which particles of a light-emitting material are dispersed in a binder, and the latter has a light-emitting layer made of a thin film of the light-emitting material. It is common in the point that requires. Note that the obtained light emission mechanism includes donor-acceptor recombination light emission using a donor level and an acceptor level, and localized light emission using inner-shell electron transition of a metal ion. In general, the dispersion-type inorganic EL often has donor-acceptor recombination light emission, and the thin-film inorganic EL element often has localized light emission.

本発明で用いることのできる発光材料は、母体材料と不純物元素とで構成される。不純物元素は、発光中心として機能する。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法(共沈法)などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。   A light-emitting material that can be used in the present invention includes a base material and an impurity element. The impurity element functions as a light emission center. By changing the impurity element to be contained, light emission of various colors can be obtained. As a method for manufacturing the light-emitting material, various methods such as a solid phase method and a liquid phase method (coprecipitation method) can be used. Also, spray pyrolysis method, metathesis method, precursor thermal decomposition method, reverse micelle method, method combining these methods with high temperature firing, liquid phase method such as freeze-drying method, etc. can be used.

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、700℃〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。   The solid phase method is a method in which a base material and an impurity element or a compound containing the impurity element are weighed, mixed in a mortar, heated and fired in an electric furnace, reacted, and the base material contains the impurity element. The firing temperature is preferably 700 ° C to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state. Although firing at a relatively high temperature is required, it is a simple method, so it has high productivity and is suitable for mass production.

液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。   The liquid phase method (coprecipitation method) is a method in which a base material or a compound containing the base material and an impurity element or a compound containing the impurity element are reacted in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed, and the reaction can proceed even at a low firing temperature with a small particle size.

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛、硫化カドミウム、硫化カルシウム、硫化イットリウム、硫化ガリウム、硫化ストロンチウム、硫化バリウム等を用いることができる。また、酸化物としては、例えば、酸化亜鉛、酸化イットリウム等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム、窒化ガリウム、窒化インジウム等を用いることができる。さらに、セレン化亜鉛、テルル化亜鉛等も用いることができ、硫化カルシウム−ガリウム(CaGa)、硫化ストロンチウム−ガリウム(SrGa)、硫化バリウム−ガリウム(BaGa)、等の3元系の混晶であってもよい。 As a base material used for the light-emitting material, sulfide, oxide, or nitride can be used. Examples of sulfides that can be used include zinc sulfide, cadmium sulfide, calcium sulfide, yttrium sulfide, gallium sulfide, strontium sulfide, and barium sulfide. As the oxide, for example, zinc oxide, yttrium oxide, or the like can be used. As the nitride, for example, aluminum nitride, gallium nitride, indium nitride, or the like can be used. Furthermore, zinc selenide, zinc telluride, and the like can also be used, such as calcium sulfide-gallium sulfide (CaGa 2 S 4 ), strontium sulfide-gallium sulfide (SrGa 2 S 4 ), barium sulfide-gallium sulfide (BaGa 2 S 4 ), and the like. Or a ternary mixed crystal.

局在型発光の不純物元素として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セリウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。ハロゲン元素は電荷補償として機能することもできる。   As impurity elements for localized emission, manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium (Pr) or the like can be used. Note that a halogen element such as fluorine (F) or chlorine (Cl) may be added. The halogen element can also function as charge compensation.

一方、ドナー−アクセプター再結合型発光の不純物元素として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニウム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、銀(Ag)等を用いることができる。   On the other hand, a light-emitting material containing a first impurity element that forms a donor level and a second impurity element that forms an acceptor level can be used as the impurity element for donor-acceptor recombination light emission. As the first impurity element, for example, fluorine (F), chlorine (Cl), aluminum (Al), or the like can be used. For example, copper (Cu), silver (Ag), or the like can be used as the second impurity element.

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又は第1の不純物元素を含む化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化アルミニウム等を用いることができ、第2の不純物元素又は第2の不純物元素を含む化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅、硫化銀等を用いることができる。焼成温度は、700℃〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。   In the case where a light-emitting material for donor-acceptor recombination light emission is synthesized using a solid-phase method, a base material, a first impurity element or a compound containing the first impurity element, a second impurity element, or a second impurity element Each compound containing an impurity element is weighed and mixed in a mortar, and then heated and fired in an electric furnace. As the base material, the above-described base material can be used, and as the first impurity element or the compound containing the first impurity element, for example, fluorine (F), chlorine (Cl), aluminum sulfide, or the like is used. As the second impurity element or the compound containing the second impurity element, for example, copper (Cu), silver (Ag), copper sulfide, silver sulfide, or the like can be used. The firing temperature is preferably 700 ° C to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state.

また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅、塩化銀等を用いることができる。   In addition, as an impurity element in the case of using a solid phase reaction, a compound including a first impurity element and a second impurity element may be used in combination. In this case, since the impurity element is easily diffused and the solid-phase reaction easily proceeds, a uniform light emitting material can be obtained. Further, since no extra impurity element is contained, a light-emitting material with high purity can be obtained. As the compound constituted by the first impurity element and the second impurity element, for example, copper chloride, silver chloride, or the like can be used.

なお、これらの不純物元素の濃度は、母体材料に対して0.01atom%〜10atom%であればよく、好ましくは0.05atom%〜5atom%の範囲である。   Note that the concentration of these impurity elements may be 0.01 atom% to 10 atom% with respect to the base material, and is preferably in the range of 0.05 atom% to 5 atom%.

薄膜型無機ELの場合、発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(PVD)、有機金属CVD法或いはハイドライド輸送減圧CVD法等の化学気相成長法(CVD)、原子層エピタキシ法(ALE)等を用いて形成することができる。 In the case of a thin-film inorganic EL, the light emitting layer is a layer containing the above light emitting material, and a physical vapor deposition method (PVD) such as a resistance heating vapor deposition method, a vacuum vapor deposition method such as an electron beam vapor deposition (EB vapor deposition) method, or a sputtering method ), Chemical vapor deposition (CVD) such as organometallic CVD or hydride transport low pressure CVD, atomic layer epitaxy (ALE), or the like.

図13(A)〜(C)に発光素子として用いることのできる薄膜型無機EL素子の一例を示す。図13(A)〜(C)において、発光素子は、第1の電極層50、層51、第2の電極層53を含む。層51は、少なくとも発光層52を含む構成とする。   FIGS. 13A to 13C illustrate an example of a thin-film inorganic EL element that can be used as a light-emitting element. 13A to 13C, the light-emitting element includes a first electrode layer 50, a layer 51, and a second electrode layer 53. The layer 51 includes at least the light emitting layer 52.

図13(A)に示す発光素子は、第1の電極層50と第2の電極層53との間に、発光層52のみで構成される層51が挟持されている。図13(B)及び図13(C)に示す発光素子は、図13(A)の発光素子において、第1の電極層50又は第2の電極層53と、発光層52と、の間に絶縁層を設ける構造である。図13(B)に示す発光素子は、第1の電極層50と発光層52との間に絶縁層54を有し、図13(C)に示す発光素子は、第1の電極層50と発光層52との間に絶縁層54a、第2の電極層53と発光層52との間に絶縁層54bとを有している。このように絶縁層は発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層構造でもよいし、積層構造でもよい。   In the light-emitting element illustrated in FIG. 13A, a layer 51 including only the light-emitting layer 52 is sandwiched between the first electrode layer 50 and the second electrode layer 53. 13B and 13C is the same as the light-emitting element in FIG. 13A between the first electrode layer 50 or the second electrode layer 53 and the light-emitting layer 52. In this structure, an insulating layer is provided. 13B includes an insulating layer 54 between the first electrode layer 50 and the light-emitting layer 52, and the light-emitting element illustrated in FIG. 13C includes the first electrode layer 50 and the light-emitting element. An insulating layer 54 a is provided between the light emitting layer 52 and an insulating layer 54 b is provided between the second electrode layer 53 and the light emitting layer 52. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the light emitting layer, or may be provided between both. The insulating layer may have a single layer structure or a laminated structure.

また、図13(B)では第1の電極層50に接するように絶縁層54が設けられているが、絶縁層と発光層の順番を逆にして、第2の電極層53に接するように絶縁層54を設けてもよい。   13B, the insulating layer 54 is provided so as to be in contact with the first electrode layer 50. However, the order of the insulating layer and the light emitting layer is reversed so as to be in contact with the second electrode layer 53. An insulating layer 54 may be provided.

次に、分散型無機EL素子について説明する。分散型無機EL素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、発光層としての形状に保持するための物質である。発光材料は、バインダによって発光層中に均一に分散し固定される。   Next, a dispersion-type inorganic EL element will be described. In the case of a dispersion-type inorganic EL element, a particulate light emitting material is dispersed in a binder to form a film light emitting layer. When particles having a desired size cannot be obtained sufficiently by the method for manufacturing a light emitting material, the particles may be processed into particles by pulverization or the like in a mortar or the like. A binder is a substance for fixing a granular light emitting material in a dispersed state and maintaining the shape as a light emitting layer. The light emitting material is uniformly dispersed and fixed in the light emitting layer by the binder.

分散型無機EL素子の場合、発光層の形成方法は、選択的に発光層を形成できる液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷など)、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、10nm〜1000nmの範囲である。また、発光材料及びバインダを含む発光層において、発光材料の割合は50wt%以上80wt%以下とするよい。   In the case of a dispersion-type inorganic EL element, a light emitting layer can be formed by a droplet discharge method capable of selectively forming a light emitting layer, a printing method (screen printing, offset printing, etc.), a coating method such as a spin coating method, or a dipping method. A dispenser method or the like can also be used. The film thickness is not particularly limited, but is preferably in the range of 10 nm to 1000 nm. In the light-emitting layer including the light-emitting material and the binder, the ratio of the light-emitting material may be 50 wt% or more and 80 wt% or less.

図14(A)〜(C)に発光素子として用いることのできる分散型無機EL素子の一例を示す。図14(A)〜(C)において、発光素子は、第1の電極層60、層65、第2の電極層63を含む。層65は、少なくとも発光層を含む構成とする。   FIGS. 14A to 14C show examples of a dispersion-type inorganic EL element that can be used as a light-emitting element. 14A to 14C, the light-emitting element includes a first electrode layer 60, a layer 65, and a second electrode layer 63. The layer 65 includes at least a light emitting layer.

図14(A)における発光素子は、第1の電極層60、発光層62、第2の電極層63の積層構造を有し、発光層62中にバインダによって保持された発光材料61を含む。   14A has a stacked structure of a first electrode layer 60, a light emitting layer 62, and a second electrode layer 63, and includes a light emitting material 61 held in the light emitting layer 62 by a binder.

本実施の形態に用いることのできるバインダとしては、絶縁材料を用いることができる。具体的には、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベンゾオキサゾール)等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム(BaTiO)やチタン酸ストロンチウム(SrTiO)などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。 As a binder that can be used in this embodiment mode, an insulating material can be used. Specifically, an organic material or an inorganic material can be used, and a mixed material of an organic material and an inorganic material may be used. As the organic material, a polymer having a relatively high dielectric constant such as a cyanoethyl cellulose resin, or a resin such as polyethylene, polypropylene, polystyrene resin, silicone resin, epoxy resin, or vinylidene fluoride can be used. Alternatively, a heat-resistant polymer such as aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, phenol resins, novolac resins, acrylic resins, melamine resins, urethane resins, and oxazole resins (polybenzoxazole) may be used. The dielectric constant can be adjusted by appropriately mixing fine particles of high dielectric constant such as barium titanate (BaTiO 3 ) and strontium titanate (SrTiO 3 ) with these resins.

バインダに含まれる無機材料としては、酸化シリコン、窒化シリコン、酸素及び窒素を含むシリコン、窒化アルミニウム、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム、酸化チタン、BaTiO、SrTiO、チタン酸鉛、ニオブ酸カリウム、ニオブ酸鉛、酸化タンタル、タンタル酸バリウム、タンタル酸リチウム、酸化イットリウム、酸化ジルコニウム、その他の無機材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる(添加等によって)ことによって、発光材料及びバインダよりなる発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。バインダに無機材料と有機材料との混合層を用い、高い誘電率とすると、発光材料により大きい電荷を誘起することができる。 Examples of the inorganic material contained in the binder include silicon oxide, silicon nitride, silicon containing oxygen and nitrogen, aluminum nitride, aluminum or aluminum oxide containing oxygen and nitrogen, titanium oxide, BaTiO 3 , SrTiO 3 , lead titanate, niobic acid It can be formed of a material selected from materials including potassium, lead niobate, tantalum oxide, barium tantalate, lithium tantalate, yttrium oxide, zirconium oxide, and other inorganic materials. By including an inorganic material having a high dielectric constant in the organic material (by addition or the like), the dielectric constant of the light emitting layer made of the light emitting material and the binder can be further controlled, and the dielectric constant can be further increased. When a mixed layer of an inorganic material and an organic material is used for the binder and the dielectric constant is high, a larger charge can be induced in the light emitting material.

作製工程において、発光材料はバインダを含む溶液中に分散されるが、本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、発光層を形成する方法(種々のウエットプロセス)及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。具体的には有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−3メチル−1−ブタノール(MMBともいう)などを用いることができる。   In the manufacturing process, the light-emitting material is dispersed in a solution containing a binder. As a solvent for the solution containing a binder that can be used in this embodiment mode, a method for forming a light-emitting layer by dissolving the binder material (various methods) The wet process) and a solvent capable of producing a solution having a viscosity suitable for a desired film thickness may be selected as appropriate. Specifically, an organic solvent or the like can be used. For example, when a siloxane resin is used as a binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also referred to as PGMEA), 3-methoxy-3-methyl-1-butanol ( It is also possible to use MMB).

図14(B)及び図14(C)に示す発光素子は、図14(A)の発光素子において、第1の電極層60又は第2の電極層63と、発光層62と、の間に絶縁層を設ける構造である。図14(B)に示す発光素子は、第1の電極層60と発光層62との間に絶縁層64を有し、図14(C)に示す発光素子は、第1の電極層60と発光層62との間に絶縁層64a、第2の電極層63と発光層62との間に絶縁層64bとを有している。このように絶縁層は発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層構造でもよいし、積層構造でもよい。   14B and 14C is the same as the light-emitting element in FIG. 14A between the first electrode layer 60 or the second electrode layer 63 and the light-emitting layer 62. In this structure, an insulating layer is provided. 14B includes an insulating layer 64 between the first electrode layer 60 and the light-emitting layer 62, and the light-emitting element illustrated in FIG. 14C includes the first electrode layer 60 and the light-emitting element. An insulating layer 64 a is provided between the light emitting layer 62 and an insulating layer 64 b is provided between the second electrode layer 63 and the light emitting layer 62. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the light emitting layer, or may be provided between both. The insulating layer may have a single layer structure or a laminated structure.

また、図14(B)では第1の電極層60に接するように絶縁層64が設けられているが、絶縁層と発光層の順番を逆にして、第2の電極層63に接するように絶縁層64を設けてもよい。   14B, the insulating layer 64 is provided so as to be in contact with the first electrode layer 60, but the order of the insulating layer and the light emitting layer is reversed so as to be in contact with the second electrode layer 63. An insulating layer 64 may be provided.

図13における絶縁層54、図14における絶縁層64のような絶縁層は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましい。さらには、誘電率が高いことが好ましい。例えば、酸化シリコン、酸化イットリウム、酸化チタン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、窒化シリコン、酸化ジルコニウム等やこれらの混合層又は2種以上の積層を用いることができる。これらの絶縁層は、スパッタリング法、蒸着法、CVD法等により形成することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して形成してもよい。バインダ材料は、発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは10nm〜1000nmの範囲である。   The insulating layers such as the insulating layer 54 in FIG. 13 and the insulating layer 64 in FIG. 14 are not particularly limited, but preferably have a high withstand voltage and a dense film quality. Furthermore, it is preferable that the dielectric constant is high. For example, silicon oxide, yttrium oxide, titanium oxide, aluminum oxide, hafnium oxide, tantalum oxide, barium titanate, strontium titanate, lead titanate, silicon nitride, zirconium oxide, etc. Can be used. These insulating layers can be formed by a sputtering method, a vapor deposition method, a CVD method, or the like. The insulating layer may be formed by dispersing particles of these insulating materials in a binder. The binder material may be formed using the same material and method as the binder contained in the light emitting layer. The film thickness is not particularly limited, but is preferably in the range of 10 nm to 1000 nm.

図13、図14に示す無機EL素子は、発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。   The inorganic EL elements shown in FIGS. 13 and 14 can emit light by applying a voltage between a pair of electrode layers sandwiching the light emitting layer, but can operate in either DC driving or AC driving.

本実施の形態(図12〜図14)で示した発光素子は、上記実施の形態で示した表示装置の表示素子として具備されることができる。   The light-emitting element described in this embodiment (FIGS. 12 to 14) can be provided as the display element of the display device described in the above embodiment.

例えば、図11に示す表示装置に、図12に示す有機EL素子を適用する場合、第1の電極層7012又は第2の電極層7018は、第1の電極層8270又は第2の電極層8250に相当する。層7016は、層8260に相当する。同様に、図27に示す表示装置の場合も、第1の電極層932又は第2の電極層936は、第1の電極層8270又は第2の電極層8250に相当する。層934は、層8260に相当する。   For example, when the organic EL element illustrated in FIG. 12 is applied to the display device illustrated in FIG. 11, the first electrode layer 7012 or the second electrode layer 7018 is the first electrode layer 8270 or the second electrode layer 8250. It corresponds to. The layer 7016 corresponds to the layer 8260. Similarly, in the display device illustrated in FIG. 27, the first electrode layer 932 or the second electrode layer 936 corresponds to the first electrode layer 8270 or the second electrode layer 8250. The layer 934 corresponds to the layer 8260.

また、図11に示す表示装置に、図13、図14で示す無機EL素子を適用する場合も同様である。第1の電極層7012若しくは第2の電極層7018は、第1の電極層50若しくは第2の電極層53、又は第1の電極層60若しくは第2の電極層63に相当する。層7016は、層51若しくは層65に相当する。同様に、図27に示す表示装置の場合も、第1の電極層932若しくは第2の電極層936は、第1の電極層50若しくは第2の電極層53、又は第1の電極層60若しくは第2の電極層63に相当する。層934は、層51若しくは層65に相当する。   The same applies to the case where the inorganic EL element shown in FIGS. 13 and 14 is applied to the display device shown in FIG. The first electrode layer 7012 or the second electrode layer 7018 corresponds to the first electrode layer 50 or the second electrode layer 53, or the first electrode layer 60 or the second electrode layer 63. The layer 7016 corresponds to the layer 51 or the layer 65. Similarly, in the case of the display device illustrated in FIG. 27, the first electrode layer 932 or the second electrode layer 936 includes the first electrode layer 50 or the second electrode layer 53, or the first electrode layer 60 or This corresponds to the second electrode layer 63. The layer 934 corresponds to the layer 51 or the layer 65.

本実施の形態の発光素子をトランジスタ等と接続するための開口の形成に、本発明を適用することができる。本発明を適用することで、発光素子を有する表示装置の製造工程において、スループットが向上する。また、表示装置の量産性を向上させることも可能である。   The present invention can be applied to formation of an opening for connecting the light-emitting element of this embodiment mode to a transistor or the like. By applying the present invention, throughput is improved in the manufacturing process of a display device having a light-emitting element. In addition, the mass productivity of the display device can be improved.

本実施の形態は、上記実施の形態6乃至8と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 6 to 8 as appropriate.

(実施の形態10)
本実施の形態では、液晶表示装置について説明する。
(Embodiment 10)
In this embodiment, a liquid crystal display device is described.

図29(A)は、液晶表示装置の上面図であり、図29(B)は図29(A)の線分GHにおける断面図である。   FIG. 29A is a top view of the liquid crystal display device, and FIG. 29B is a cross-sectional view taken along line GH in FIG.

図29(A)で示すように、画素領域606、走査線駆動回路である駆動回路領域608a、走査線駆動領域である駆動回路領域608bが、シール材692によって、基板600と封止基板695との間に封止され、基板600上にICドライバによって形成された信号線駆動回路である駆動回路領域607が設けられている。画素領域606にはトランジスタ622及び容量素子623が設けられ、駆動回路領域608bにはトランジスタ620及びトランジスタ621を有する駆動回路が設けられている。基板600には、上記実施の形態と同様の基板を適用することができる。基板600として合成樹脂からなる基板を用いる場合は、他の基板と比較して耐熱温度が低いことが懸念されるが、耐熱性の高い基板を用いた作製工程の後、転置することによって採用することが可能となる。   As shown in FIG. 29A, a pixel region 606, a driving circuit region 608a which is a scanning line driving circuit, and a driving circuit region 608b which is a scanning line driving region are separated from each other with a substrate 600 and a sealing substrate 695 by a sealant 692. A driving circuit region 607 which is a signal line driving circuit which is sealed between and formed on the substrate 600 by an IC driver is provided. A transistor 622 and a capacitor 623 are provided in the pixel region 606, and a driver circuit including a transistor 620 and a transistor 621 is provided in the driver circuit region 608b. As the substrate 600, a substrate similar to that in the above embodiment can be used. When a substrate made of a synthetic resin is used as the substrate 600, there is a concern that the heat-resistant temperature is lower than that of other substrates. However, the substrate 600 is adopted by transposition after a manufacturing process using a substrate with high heat resistance. It becomes possible.

画素領域606には、下地絶縁層604a、下地絶縁層604bを介してスイッチング素子となるトランジスタ622が設けられている。本実施の形態では、トランジスタ622にマルチゲート型薄膜トランジスタを用いる。トランジスタ622は、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層、ゲート絶縁層、2層の積層構造であるゲート電極層、ソース電極層及びドレイン電極層を有し、ソース電極層又はドレイン電極層は、半導体層の不純物領域と画素電極層630に接して電気的に接続している。   In the pixel region 606, a transistor 622 serving as a switching element is provided through a base insulating layer 604a and a base insulating layer 604b. In this embodiment, a multi-gate thin film transistor is used as the transistor 622. The transistor 622 includes a semiconductor layer having an impurity region functioning as a source region and a drain region, a gate insulating layer, a gate electrode layer having a two-layer structure, a source electrode layer, and a drain electrode layer. The electrode layer is in contact with and electrically connected to the impurity region of the semiconductor layer and the pixel electrode layer 630.

ソース電極層又はドレイン電極層は積層構造となっている。ソース電極層又はドレイン電極層は、ゲート電極層を覆う絶縁層611及びゲート絶縁層に形成された開口で、半導体層の不純物領域と電気的に接続している。   The source electrode layer or the drain electrode layer has a stacked structure. The source electrode layer or the drain electrode layer is electrically connected to the impurity region of the semiconductor layer through an opening formed in the gate insulating layer and the insulating layer 611 covering the gate electrode layer.

半導体層の不純物領域に達する開口は、上記実施の形態1乃至6で示したように、レーザビームの照射によるアブレーションを利用して形成することができる。詳しくは、マルチモードのレーザビームとシングルモードのレーザビームを重畳するように照射する。半導体層は、光吸収層として機能させることができるため、マルチモードのレーザビームとシングルモードのレーザビームを重畳して照射した領域をアブレーションさせ、半導体層上のゲート絶縁層、絶縁層611、612を除去して開口を形成することができる。   The opening reaching the impurity region of the semiconductor layer can be formed using ablation by laser beam irradiation as described in Embodiment Modes 1 to 6. Specifically, irradiation is performed so that a multimode laser beam and a single mode laser beam are superimposed. Since the semiconductor layer can function as a light absorption layer, the regions irradiated with the multimode laser beam and the single mode laser beam are ablated, and the gate insulating layer and the insulating layers 611 and 612 over the semiconductor layer are ablated. Can be removed to form an opening.

半導体層の不純物領域に達する開口は、フォトレジストを用いてマスク層を形成し、当該マスク層を用いてエッチング加工して形成してもよい。   The opening reaching the impurity region of the semiconductor layer may be formed by forming a mask layer using a photoresist and performing etching using the mask layer.

また、ソース電極層又はドレイン電極層644a、644bは絶縁層615に形成された開口で画素電極層630と電気的に接続している。絶縁層615に形成される開口は、上記実施の形態1乃至6で示したように、レーザビームの照射によるアブレーションを利用して形成することができる。本実施の形態は、ソース電極層又はドレイン電極層644bに比較的蒸発し易い低融点金属(本実施の形態ではクロム)を用い、ソース電極層又はドレイン電極層644aにはソース電極層又はドレイン電極層644bよりも蒸発しにくい高融点金属(本実施の形態ではタングステン)を用いる。絶縁層615側から、マルチモードのレーザビームとシングルモードのレーザビームを重畳するように照射する。このとき、ソース電極層又はドレイン電極層644a、644bにおいて、マルチモードのレーザビームとシングルモードのレーザビームが重畳するように照射する。当該重畳するように照射された領域のソース電極層又はドレイン電極層644a、644bでは、マルチモードのレーザビームとシングルモードのレーザビームのエネルギーが合成されたエネルギーが吸収される。ソース電極層又はドレイン電極層644a、644bは、吸収したレーザビームのエネルギーによりアブレーションされ、上層のソース電極層又はドレイン電極層644b及び絶縁層615が除去される。その結果、ソース電極層又はドレイン電極層644aに達する開口が形成される。   The source or drain electrode layers 644 a and 644 b are electrically connected to the pixel electrode layer 630 through openings formed in the insulating layer 615. The opening formed in the insulating layer 615 can be formed using ablation by laser beam irradiation as described in Embodiment Modes 1 to 6. In this embodiment, a low-melting point metal (chromium in this embodiment) that is relatively easily evaporated is used for the source electrode layer or the drain electrode layer 644b, and the source electrode layer or the drain electrode is used for the source electrode layer or the drain electrode layer 644a. A refractory metal (tungsten in this embodiment) that is harder to evaporate than the layer 644b is used. Irradiation is performed from the insulating layer 615 side so as to superimpose a multimode laser beam and a single mode laser beam. At this time, irradiation is performed so that the multimode laser beam and the single mode laser beam overlap with each other in the source or drain electrode layers 644a and 644b. In the source or drain electrode layers 644a and 644b in the regions irradiated so as to overlap, energy obtained by combining the energy of the multimode laser beam and the single mode laser beam is absorbed. The source or drain electrode layers 644a and 644b are ablated by the energy of the absorbed laser beam, and the upper source or drain electrode layer 644b and the insulating layer 615 are removed. As a result, an opening reaching the source or drain electrode layer 644a is formed.

ソース電極層又はドレイン電極層644a、644bが露出された開口に画素電極層630を形成し、ソース電極層又はドレイン電極層644a、644bと画素電極層630は電気的に接続することができる。なお、ソース電極層又はドレイン電極層644bに開口を形成せず、画素電極層630を形成してもよい。   The pixel electrode layer 630 is formed in the opening from which the source or drain electrode layers 644a and 644b are exposed, and the source or drain electrode layers 644a and 644b and the pixel electrode layer 630 can be electrically connected. Note that the pixel electrode layer 630 may be formed without forming an opening in the source or drain electrode layer 644b.

薄膜トランジスタは、多くの方法で作製することができる。例えば、半導体層として、結晶性半導体層を形成する。結晶性半導体層上には、ゲート絶縁層を介してゲート電極層が設けられる。該ゲート電極層をマスクに用いて該結晶性半導体層へ不純物元素を添加することができる。このようにゲート電極層を用いた不純物元素の添加により、不純物元素添加のためのマスク層を形成する必要はない。ゲート電極層は、単層構造、又は積層構造とすることができる。不純物領域は、その濃度を制御することにより高濃度不純物領域及び低濃度不純物領域とすることができる。このように低濃度不純物領域を有する薄膜トランジスタを、LDD(Light doped drain)構造と呼ぶ。また低濃度不純物領域は、ゲート電極と重なるように形成することができ、このような薄膜トランジスタを、GOLD(Gate Overlaped LDD)構造と呼ぶ。また薄膜トランジスタの極性は、不純物領域にリン(P)等を用いることによりn型とする。p型とする場合は、ボロン(B)等を添加すればよい。その後、ゲート電極層等を覆う絶縁層611及び絶縁層612を形成する。絶縁層611(及び絶縁層612)に混入された水素により、結晶性半導体層のダングリングボンドを終端することができる。   Thin film transistors can be manufactured by a number of methods. For example, a crystalline semiconductor layer is formed as the semiconductor layer. A gate electrode layer is provided over the crystalline semiconductor layer with a gate insulating layer interposed therebetween. An impurity element can be added to the crystalline semiconductor layer using the gate electrode layer as a mask. Thus, it is not necessary to form a mask layer for adding an impurity element by adding the impurity element using the gate electrode layer. The gate electrode layer can have a single-layer structure or a stacked structure. The impurity region can be a high concentration impurity region and a low concentration impurity region by controlling the concentration thereof. A thin film transistor having such a low concentration impurity region is referred to as an LDD (Light Doped Drain) structure. The low-concentration impurity region can be formed so as to overlap with the gate electrode. Such a thin film transistor is referred to as a GOLD (Gate Overlapped LDD) structure. The polarity of the thin film transistor is n-type by using phosphorus (P) or the like in the impurity region. When p-type is used, boron (B) or the like may be added. After that, an insulating layer 611 and an insulating layer 612 that cover the gate electrode layer and the like are formed. A dangling bond in the crystalline semiconductor layer can be terminated by hydrogen mixed in the insulating layer 611 (and the insulating layer 612).

さらに平坦性を高めるため、層間絶縁層として絶縁層615を形成してもよい。絶縁層615は、有機絶縁材料、又は無機絶縁材料を用いて、単層構造又は積層構造で形成することができる。例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン(DLC)、ポリシラザン、窒素含有炭素(CN)、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ、その他の無機絶縁材料を含む物質から選ばれた材料で形成することができる。また、有機絶縁材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン樹脂などを用いることができる。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。   In order to further improve the flatness, an insulating layer 615 may be formed as an interlayer insulating layer. The insulating layer 615 can be formed with a single-layer structure or a stacked structure using an organic insulating material or an inorganic insulating material. For example, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum nitride, aluminum oxynitride, aluminum nitride oxide or aluminum oxide whose nitrogen content is higher than oxygen content, diamond like carbon (DLC), polysilazane, nitrogen content It can be formed of a material selected from substances including carbon (CN), PSG (phosphorus glass), BPSG (phosphorus boron glass), alumina, and other inorganic insulating materials. An organic insulating material may be used, and the organic material may be either photosensitive or non-photosensitive, and polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, siloxane resin, or the like can be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

また結晶性半導体層を用いることにより、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域606のトランジスタと、駆動回路領域608bのトランジスタとは同時に形成される。駆動回路領域608bに用いるトランジスタは、CMOS回路を構成する。CMOS回路を構成する薄膜トランジスタは、GOLD構造であるが、トランジスタ622のようなLDD構造を用いることもできる。   In addition, by using a crystalline semiconductor layer, the pixel region and the driver circuit region can be formed over the same substrate. In that case, the transistor in the pixel region 606 and the transistor in the driver circuit region 608b are formed at the same time. Transistors used for the driver circuit region 608b constitute a CMOS circuit. Although the thin film transistor included in the CMOS circuit has a GOLD structure, an LDD structure such as the transistor 622 can also be used.

本実施の形態に限定されず、画素領域606の薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。   Without being limited to this embodiment mode, the thin film transistor in the pixel region 606 may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three channel formation regions are formed. . The thin film transistor in the peripheral driver circuit region may have a single gate structure, a double gate structure, or a triple gate structure.

なお、本実施の形態で示した薄膜トランジスタの作製方法に限らず、トップゲート型(例えば順スタガ型)、ボトムゲート型(例えば、逆スタガ型)、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された2つのゲート電極層を有する、デュアルゲート型やその他の構造においても適用できる。   Note that not only the method for manufacturing the thin film transistor described in this embodiment mode, but a top gate type (for example, a forward staggered type), a bottom gate type (for example, an inverted staggered type), or a gate insulating film above and below a channel region is used. The present invention can also be applied to a dual gate type or other structure having two gate electrode layers arranged.

次に、画素電極層630を覆うように、印刷法や液滴吐出法により、配向膜と呼ばれる絶縁層631を形成する。なお、絶縁層631は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビング処理を行う。このラビング処理は液晶のモード、例えばVAモードのときには処理を行わないときがある。配向膜として機能する絶縁層633も絶縁層631と同様である。続いて、シール材692を液滴吐出法により画素を形成した周辺の領域に形成する。   Next, an insulating layer 631 called an alignment film is formed by a printing method or a droplet discharge method so as to cover the pixel electrode layer 630. Note that the insulating layer 631 can be selectively formed by a screen printing method or an offset printing method. Thereafter, a rubbing process is performed. This rubbing process may not be performed in the liquid crystal mode, for example, the VA mode. The insulating layer 633 functioning as an alignment film is similar to the insulating layer 631. Subsequently, a sealant 692 is formed in a peripheral region where pixels are formed by a droplet discharge method.

その後、配向膜として機能する絶縁層633、対向電極として機能する導電層634、カラーフィルタとして機能する着色層635、偏光子641(偏光板ともいう)、及び偏光子642が設けられた封止基板695と、TFT基板である基板600とをスペーサ637を介して貼り合わせ、その空隙に液晶層632を設ける。本実施の形態の液晶表示装置は透過型であるため、基板600の素子を有する面と反対側にも偏光子(偏光板)643を設ける。偏光子は、接着層によって基板に設けることができる。シール材にはフィラーが混入されていても良く、さらに封止基板695には、遮蔽膜(ブラックマトリクス)などが形成されていても良い。なお、カラーフィルタ等は、液晶表示装置をフルカラー表示とする場合、赤色(R)、緑色(G)、青色(B)を呈する材料から形成すればよく、モノカラー表示とする場合、着色層を無くす、もしくは少なくとも一つの色を呈する材料から形成すればよい。   After that, a sealing substrate provided with an insulating layer 633 that functions as an alignment film, a conductive layer 634 that functions as a counter electrode, a colored layer 635 that functions as a color filter, a polarizer 641 (also referred to as a polarizing plate), and a polarizer 642. 695 and a substrate 600 which is a TFT substrate are attached to each other with a spacer 637, and a liquid crystal layer 632 is provided in the gap. Since the liquid crystal display device in this embodiment is a transmissive type, a polarizer (polarizing plate) 643 is provided on the side opposite to the surface of the substrate 600 having elements. The polarizer can be provided on the substrate by an adhesive layer. A filler may be mixed in the sealing material, and a sealing film (black matrix) or the like may be formed on the sealing substrate 695. Note that the color filter or the like may be formed from a material exhibiting red (R), green (G), and blue (B) when the liquid crystal display device is set to full color display. It may be formed of a material that eliminates or exhibits at least one color.

なお、バックライトにRGBの発光ダイオード(LED)等を配置し、時分割によりカラー表示する継続加法混色法(フィールドシーケンシャル法)を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやCMOS回路の配線による外光の反射を低減するため、トランジスタやCMOS回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。   When a continuous additive color mixing method (field sequential method) in which RGB light emitting diodes (LEDs) are arranged in the backlight and color display is performed in a time-sharing manner, a color filter may not be provided. The black matrix is preferably provided so as to overlap with the transistor or the CMOS circuit in order to reduce reflection of external light due to the wiring of the transistor or the CMOS circuit. Note that the black matrix may be formed so as to overlap with the capacitor. This is because reflection by the metal film constituting the capacitor element can be prevented.

液晶層を形成する方法として、ディスペンサ式(滴下式)や、素子を有する基板600と封止基板695とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用しづらい大面積基板を扱うときに適用するとよい。   As a method for forming the liquid crystal layer, a dispenser method (dropping method) or an injection method in which liquid crystal is injected by using a capillary phenomenon after the substrate 600 having an element and the sealing substrate 695 are bonded to each other can be used. The dropping method is preferably applied when handling a large-area substrate to which it is difficult to apply the implantation method.

スペーサは数μmの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これをエッチング加工して形成する方法を採用した。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで150℃〜200℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状などを用いることができ、特別な限定はない。   The spacer may be provided by spraying particles of several μm, but in this embodiment, a method of forming a resin film on the entire surface of the substrate and then etching it is employed. After applying such a spacer material with a spinner, it is formed into a predetermined pattern by exposure and development processing. Further, it is cured by heating at 150 ° C. to 200 ° C. in a clean oven or the like. The spacers produced in this way can have different shapes depending on the conditions of exposure and development processing, but preferably, the spacers are columnar and the top is flat, so that the opposite substrate is When combined, the mechanical strength of the liquid crystal display device can be ensured. The shape can be a conical shape, a pyramid shape or the like, and there is no particular limitation.

続いて、画素領域と電気的に接続されている端子電極層678a、678bに、異方性導電体層696を介して、接続用の配線基板であるFPC694を設ける。FPC694は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示装置を作製することができる。   Subsequently, an FPC 694 which is a wiring board for connection is provided on the terminal electrode layers 678a and 678b electrically connected to the pixel region with an anisotropic conductive layer 696 interposed therebetween. The FPC 694 plays a role of transmitting an external signal or potential. Through the above steps, a liquid crystal display device having a display function can be manufactured.

なおトランジスタが有する配線、ゲート電極層、画素電極層630、対向電極層である導電層634は、インジウム錫酸化物(ITO)、酸化インジウムに酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに酸化シリコンを混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、タングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属又は当該金属を主成分とする合金若しくは金属窒化物から選ぶことができる。   Note that a wiring included in the transistor, a gate electrode layer, a pixel electrode layer 630, and a conductive layer 634 which is a counter electrode layer include indium tin oxide (ITO), indium oxide and zinc oxide (ZnO) mixed in IZO (indium zinc oxide). , Conductive material in which silicon oxide is mixed with indium oxide, organic indium, organic tin, indium oxide including tungsten oxide, indium zinc oxide including tungsten oxide, indium oxide including titanium oxide, indium tin oxide including titanium oxide , Tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), cobalt (Co), nickel (Ni ), Titanium (Ti), platinum (Pt), aluminum It can be selected from metals such as copper (Al), copper (Cu), silver (Ag) or the like, or an alloy or metal nitride containing the metal as a main component.

偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。   You may laminate | stack in the state which had the phase difference plate between the polarizing plate and the liquid-crystal layer.

なお、本実施の形態ではTN型の液晶パネルについて示しているが、上記のプロセスは他の方式の液晶パネルに対しても同様に適用することができる。例えば、ガラス基板と平行に電界を印加して液晶を配向させる横電界方式の液晶パネルに本実施の形態を適用することができる。また、VA(Vertical Aligment)方式の液晶パネルに本実施の形態を適用することができる。   Note that although a TN liquid crystal panel is described in this embodiment mode, the above process can be similarly applied to other types of liquid crystal panels. For example, the present embodiment can be applied to a horizontal electric field type liquid crystal panel in which an electric field is applied in parallel with a glass substrate to align liquid crystals. Further, the present embodiment can be applied to a VA (Vertical Alignment) liquid crystal panel.

図17と図18は、VA型液晶パネルの画素構造を示している。図17は平面図であり、図中に示す線分IJに対応する断面構造を図18に表している。以下の説明ではこの両図を参照して説明する。   17 and 18 show the pixel structure of the VA liquid crystal panel. FIG. 17 is a plan view, and FIG. 18 shows a cross-sectional structure corresponding to the line segment IJ shown in the figure. The following description will be given with reference to both the drawings.

この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが接続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。   In this pixel structure, a single pixel has a plurality of pixel electrodes, and a TFT is connected to each pixel electrode. Each TFT is configured to be driven by a different gate signal. In other words, a multi-domain designed pixel has a configuration in which signals applied to individual pixel electrodes are controlled independently.

画素電極層1624は開口1623(コンタクトホール)により、配線層1618でTFT1628と接続している。また、画素電極層1626は開口1627(コンタクトホール)により、配線層1619でTFT1629と接続している。TFT1628のゲート配線層1602と、TFT1629のゲート電極層1603には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線層1616は、TFT1628とTFT1629で共通に用いられている。   The pixel electrode layer 1624 is connected to the TFT 1628 through a wiring layer 1618 through an opening 1623 (contact hole). The pixel electrode layer 1626 is connected to the TFT 1629 through the wiring layer 1619 through an opening 1627 (contact hole). The gate wiring layer 1602 of the TFT 1628 and the gate electrode layer 1603 of the TFT 1629 are separated so that different gate signals can be given. On the other hand, the wiring layer 1616 functioning as a data line is used in common by the TFT 1628 and the TFT 1629.

開口1623、開口1627は、上記実施の形態1乃至6で示したように、レーザビームの照射によるアブレーションを利用して形成することができる。詳しくは、絶縁層1622側から、マルチモードのレーザビームとシングルモードのレーザビームを重畳するように照射する。レーザビームは、配線層1618、配線層1619において重畳するように照射する。当該重畳するように照射された領域の配線層1618、1619では、マルチモードのレーザビームとシングルモードのレーザビームのエネルギーが合成されたエネルギーが吸収される。配線層1618、1619は、吸収したレーザビームのエネルギーによりアブレーションされ、上層の絶縁層1620、絶縁層1622が除去される。その結果、配線層1618に達する開口1623、配線層1619に達する開口1627が形成される。   The openings 1623 and 1627 can be formed by utilizing ablation by laser beam irradiation as described in Embodiment Modes 1 to 6. Specifically, irradiation is performed from the insulating layer 1622 side so as to superimpose a multimode laser beam and a single mode laser beam. The laser beam is irradiated so as to overlap with the wiring layer 1618 and the wiring layer 1619. In the wiring layers 1618 and 1619 in the regions irradiated so as to overlap, energy obtained by combining the energy of the multimode laser beam and the single mode laser beam is absorbed. The wiring layers 1618 and 1619 are ablated by the absorbed energy of the laser beam, and the upper insulating layer 1620 and insulating layer 1622 are removed. As a result, an opening 1623 reaching the wiring layer 1618 and an opening 1627 reaching the wiring layer 1619 are formed.

画素電極層1624と画素電極層1626は、導電材料を全面に形成した後、選択的にエッチングして形成することができる。画素電極層1624と画素電極層1626の形状は異なっており、スリット1625によって分離されている。V字型に広がる画素電極層1624の外側を囲むように画素電極層1626が形成されている。画素電極層1624と画素電極層1626に印加する電圧のタイミングを、TFT1628及びTFT1629により異ならせることで、液晶の配向を制御している。対向基板1601には、遮光層1632、着色層1636、対向電極層1640が形成されている。また、着色層1636と対向電極層1640の間には平坦化層1637が形成され、液晶の配向乱れを防いでいる。図19に対向基板側の構造を示す。対向電極層1640は異なる画素間で共通化されている電極であるが、スリット1641が形成されている。このスリット1641と、画素電極層1624及び画素電極層1626側のスリット1625とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。   The pixel electrode layer 1624 and the pixel electrode layer 1626 can be formed by being selectively etched after a conductive material is formed over the entire surface. The pixel electrode layer 1624 and the pixel electrode layer 1626 have different shapes and are separated by a slit 1625. A pixel electrode layer 1626 is formed so as to surround the outside of the V-shaped pixel electrode layer 1624. The timing of the voltage applied to the pixel electrode layer 1624 and the pixel electrode layer 1626 is varied depending on the TFT 1628 and the TFT 1629, thereby controlling the alignment of the liquid crystal. A counter substrate 1601 is provided with a light-blocking layer 1632, a coloring layer 1636, and a counter electrode layer 1640. In addition, a planarization layer 1637 is formed between the colored layer 1636 and the counter electrode layer 1640 to prevent alignment disorder of the liquid crystal. FIG. 19 shows a structure on the counter substrate side. The counter electrode layer 1640 is a common electrode between different pixels, but a slit 1641 is formed. By arranging the slits 1641 and the slits 1625 on the pixel electrode layer 1624 side and the pixel electrode layer 1626 side to alternately engage with each other, an oblique electric field can be effectively generated to control the alignment of the liquid crystal. Thereby, the direction in which the liquid crystal is aligned can be varied depending on the location, and the viewing angle is widened.

本発明を適用することで、フォトレジストを用いたリソグラフィー工程を用いることなく、所望の領域に開口を形成することができる。よって、リソグラフィー工程を削減・簡略化することが可能になり、レジスト材料、現像液等の材料のロスを防ぎ、必要なフォトマスクの枚数を削減することができる。したがって、表示装置の製造工程において、コストを低減させ、スループットを向上させることが可能になる。また、同時に多数の開口を形成することもでき、表示装置の量産性を向上させることも可能である。   By applying the present invention, an opening can be formed in a desired region without using a lithography process using a photoresist. Therefore, the lithography process can be reduced and simplified, loss of materials such as a resist material and a developer can be prevented, and the number of necessary photomasks can be reduced. Therefore, in the manufacturing process of the display device, it is possible to reduce costs and improve throughput. In addition, a large number of openings can be formed at the same time, and the mass productivity of the display device can be improved.

本実施の形態は、上記の実施の形態1乃至6と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 6 as appropriate.

(実施の形態11)
本実施の形態では、表示素子に液晶表示素子を用いる液晶表示装置について説明する。
(Embodiment 11)
In this embodiment, a liquid crystal display device using a liquid crystal display element as a display element will be described.

図30に示す表示装置は、基板450上に、画素領域に逆スタガ型トランジスタであるトランジスタ420、画素電極層451、絶縁層452、絶縁層453、液晶層454、スペーサ481、絶縁層435、対向電極層456、カラーフィルタ458、ブラックマトリクス457、対向基板410、偏光板(偏光子)431、偏光板(偏光子)433、封止領域にシール材482、端子電極層487、異方性導電層488、FPC486が設けられている。   The display device illustrated in FIG. 30 includes a transistor 420 which is an inverted staggered transistor, a pixel electrode layer 451, an insulating layer 452, an insulating layer 453, a liquid crystal layer 454, a spacer 481, an insulating layer 435, and a pixel region. Electrode layer 456, color filter 458, black matrix 457, counter substrate 410, polarizing plate (polarizer) 431, polarizing plate (polarizer) 433, sealing material 482 in the sealing region, terminal electrode layer 487, anisotropic conductive layer 488 and FPC 486 are provided.

本実施の形態で作製されるトランジスタ420のゲート電極層、半導体層、ソース電極層、ドレイン電極層、及び画素電極層451は、上記実施の形態6、8、10等で示すように、導電材料又は半導体材料からなる材料層を形成し、当該材料層を適宜選択的にエッチングして形成することができる。   The gate electrode layer, the semiconductor layer, the source electrode layer, the drain electrode layer, and the pixel electrode layer 451 of the transistor 420 manufactured in this embodiment are formed using conductive materials as described in Embodiments 6, 8, 10, and the like. Alternatively, a material layer made of a semiconductor material can be formed, and the material layer can be selectively etched as appropriate.

本実施の形態では、チャネルを形成する半導体層として非晶質半導体層を用いており、ソース電極層又はドレイン電極層と半導体層との間に設けられる一導電性を有する半導体層は、必要に応じて形成すればよい。本実施の形態では、半導体層と一導電性を有する半導体層として非晶質n型半導体層を積層する。また一導電性を有する半導体層としてn型半導体層を形成し、nチャネル型薄膜トランジスタのNMOS構造、p型半導体層を形成したpチャネル型薄膜トランジスタのPMOS構造、nチャネル型薄膜トランジスタとpチャネル型薄膜トランジスタとのCMOS構造を作製することができる。   In this embodiment, an amorphous semiconductor layer is used as a semiconductor layer for forming a channel, and a semiconductor layer having one conductivity provided between the source electrode layer or the drain electrode layer and the semiconductor layer is necessary. It may be formed accordingly. In this embodiment mode, an amorphous n-type semiconductor layer is stacked as a semiconductor layer and a semiconductor layer having one conductivity. In addition, an n-type semiconductor layer is formed as a semiconductor layer having one conductivity, an NMOS structure of an n-channel thin film transistor, a PMOS structure of a p-channel thin film transistor in which a p-type semiconductor layer is formed, an n-channel thin film transistor and a p-channel thin film transistor, The CMOS structure can be manufactured.

導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、nチャネル型トランジスタ、Pチャネル型トランジスタを形成することもできる。また、PHガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。 In order to impart conductivity, an element imparting conductivity is added by doping, and an impurity region is formed in the semiconductor layer, whereby an n-channel transistor or a P-channel transistor can be formed. Alternatively, conductivity may be imparted to the semiconductor layer by performing plasma treatment with a PH 3 gas.

本実施の形態では、トランジスタ420はnチャネル型の逆スタガ型薄膜トランジスタとなっている。また、半導体層のチャネル領域上に保護層を設けたチャネル保護型の逆スタガ型薄膜トランジスタを用いることもできる。   In this embodiment, the transistor 420 is an n-channel inverted staggered thin film transistor. Alternatively, a channel-protective inverted staggered thin film transistor in which a protective layer is provided over the channel region of the semiconductor layer can be used.

次いで、バックライトユニット352の構成について説明する。バックライトユニット352は、蛍光を発する光源361として冷陰極管、熱陰極管、発光ダイオード、無機EL、有機ELが、蛍光を効率よく導光板365に導くためのランプリフレクタ362、蛍光が全反射しながら全面に光を導くための導光板365、明度のムラを低減するための拡散板366、導光板365の下に漏れた光を再利用するための反射板364を有するように構成されている。   Next, the configuration of the backlight unit 352 will be described. The backlight unit 352 includes a cold cathode tube, a hot cathode tube, a light emitting diode, an inorganic EL, and an organic EL as a light source 361 that emits fluorescence, a lamp reflector 362 that efficiently guides the fluorescence to the light guide plate 365, and total reflection of the fluorescence. However, a light guide plate 365 for guiding light to the entire surface, a diffusion plate 366 for reducing unevenness in brightness, and a reflection plate 364 for reusing light leaked under the light guide plate 365 are provided. .

バックライトユニット352には、光源361の輝度を調整するための制御回路が接続されている。制御回路からの信号供給により、光源361の輝度を制御することができる。   A control circuit for adjusting the luminance of the light source 361 is connected to the backlight unit 352. The luminance of the light source 361 can be controlled by supplying a signal from the control circuit.

トランジスタ420のソース電極層又はドレイン電極層は絶縁層452に形成された開口で画素電極層451と電気的に接続している。当該開口は、上記実施の形態1乃至6で示したように、レーザビームの照射によるアブレーションを利用して形成することができる。本実施の形態は、ソース電極層又はドレイン電極層に比較的蒸発し易い低融点金属(本実施の形態ではクロム)を用いる。絶縁層452側から、マルチモードのレーザビームとシングルモードのレーザビームを重畳するように照射する。レーザビームは、ソース電極層又はドレイン電極層において重畳するように照射する。当該重畳するように照射された領域のソース電極層又はドレイン電極層では、マルチモードのレーザビームとシングルモードのレーザビームのエネルギーが合成されたエネルギーが吸収される。ソース電極層又はドレイン電極層は、吸収したレーザビームのエネルギーによりアブレーションされ、上層の絶縁層452とともに除去される。その結果、一導電性を有する半導体層に達し、その側面でソース電極層又はドレイン電極層が露出する開口を形成することができる。   A source electrode layer or a drain electrode layer of the transistor 420 is electrically connected to the pixel electrode layer 451 through an opening formed in the insulating layer 452. The opening can be formed using ablation by laser beam irradiation as described in Embodiment Modes 1 to 6. In this embodiment, a low-melting-point metal (chromium in this embodiment) that is relatively easily evaporated is used for the source electrode layer or the drain electrode layer. Irradiation is performed from the insulating layer 452 side so as to superimpose a multimode laser beam and a single mode laser beam. The laser beam is irradiated so as to overlap with the source electrode layer or the drain electrode layer. In the source electrode layer or the drain electrode layer in the region irradiated so as to overlap, energy obtained by combining the energy of the multimode laser beam and the single mode laser beam is absorbed. The source electrode layer or the drain electrode layer is ablated by the energy of the absorbed laser beam and removed together with the upper insulating layer 452. As a result, the semiconductor layer having one conductivity can be formed, and an opening through which the source electrode layer or the drain electrode layer is exposed can be formed.

ソース電極層又はドレイン電極層、及び一導電性を有する半導体層が露出された開口に画素電極層451を形成し、一導電性を有する半導体層、ソース電極層又はドレイン電極層と画素電極層451とを電気的に接続することができる。   A pixel electrode layer 451 is formed in the opening from which the source or drain electrode layer and the semiconductor layer having one conductivity are exposed, and the semiconductor layer having one conductivity, the source or drain electrode layer, and the pixel electrode layer 451 are formed. Can be electrically connected.

本発明を適用することで、フォトレジストを用いたリソグラフィー工程を用いることなく、所望の領域に開口を形成することができる。よって、リソグラフィー工程を削減・簡略化することが可能になり、製造コストを低減させ、スループットを向上させることが可能になる。また、同時に多数の開口を形成することもでき、表示装置の量産性を向上させることも可能である。   By applying the present invention, an opening can be formed in a desired region without using a lithography process using a photoresist. Therefore, the lithography process can be reduced and simplified, the manufacturing cost can be reduced, and the throughput can be improved. In addition, a large number of openings can be formed at the same time, and the mass productivity of the display device can be improved.

本実施の形態は、上記実施の形態1乃至10と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 10 as appropriate.

(実施の形態12)
本実施の形態では、上記実施の形態と異なる表示装置の一例について説明する。
(Embodiment 12)
In this embodiment, an example of a display device which is different from the above embodiment will be described.

図20は、本発明を適用したアクティブマトリクス型の電子ペーパーを示す。なお、図20ではアクティブマトリクス型を示すが、本発明はパッシブマトリクス型にも適用することができる。   FIG. 20 shows active matrix electronic paper to which the present invention is applied. Although FIG. 20 shows an active matrix type, the present invention can also be applied to a passive matrix type.

電子ペーパーとしてツイストボール表示方式を用いることができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。   A twist ball display system can be used as the electronic paper. In the twist ball display system, spherical particles that are separately painted in white and black are arranged between the first electrode layer and the second electrode layer, and a potential difference is generated between the first electrode layer and the second electrode layer. In this method, display is performed by controlling the orientation of the spherical particles.

トランジスタ5801は逆コプラナ型の薄膜トランジスタであり、ゲート電極層5802、ゲート絶縁層5804、配線層5805a、配線層5805b、半導体層5806を含む。配線層5805a、配線層5805bは、ソース電極層又はドレイン電極層として機能する。また配線層5805bは第1の電極層5807と絶縁層5908に形成する開口で接しており電気的に接続している。第1の電極層5807と第2の電極層5808との間には黒色領域5900a及び白色領域5900bを有し、周りに液体で満たされているキャビティ5904を含む球形粒子5809が設けられており、球形粒子5809の周囲は樹脂等の充填材5905で充填されている。   The transistor 5801 is an inverse coplanar thin film transistor and includes a gate electrode layer 5802, a gate insulating layer 5804, a wiring layer 5805a, a wiring layer 5805b, and a semiconductor layer 5806. The wiring layer 5805a and the wiring layer 5805b function as a source electrode layer or a drain electrode layer. The wiring layer 5805b is in contact with and electrically connected to the first electrode layer 5807 through an opening formed in the insulating layer 5908. Between the first electrode layer 5807 and the second electrode layer 5808, spherical particles 5809 including a cavity 5904 having a black region 5900a and a white region 5900b and being filled with a liquid are provided. The periphery of the spherical particle 5809 is filled with a filler 5905 such as a resin.

本実施の形態において、トランジスタ5801を構成するゲート電極層5802、半導体層5806、配線層5805a、5805bなどは、上記実施の形態で示すように、導電材料又は半導体材料からなる材料層を形成し、当該材料層を適宜選択的にエッチングして形成することができる。   In this embodiment, the gate electrode layer 5802, the semiconductor layer 5806, the wiring layers 5805a, 5805b, and the like included in the transistor 5801 form a material layer formed using a conductive material or a semiconductor material as described in the above embodiment mode. The material layer can be formed by being selectively etched as appropriate.

配線層5805bは絶縁層5908に形成された開口で第1の電極層5807と電気的に接続している。当該開口は、上記実施の形態1乃至6で示したように、レーザビームの照射によるアブレーションを利用して形成することができる。本実施の形態は、配線層5805bに比較的蒸発し易い低融点金属(本実施の形態ではクロム)を用いる。絶縁層5908側から、マルチモードのレーザビームとシングルモードのレーザビームを重畳するように照射する。レーザビームは、配線層5805bにおいて重畳するように照射する。当該重畳するように照射された領域の配線層5805bは、マルチモードのレーザビームとシングルモードのレーザビームのエネルギーが合成されたエネルギーが吸収される。配線層5805bは、吸収したレーザビームのエネルギーによりアブレーションされ、上層の絶縁層5908とともに除去される。その結果、側面で配線層5805bが露出する開口を形成することができる。なお、本発明は特に限定されず、アブレーションにより開口を形成する際に、配線層5805bを残存するようにしてもよい。配線層5805bは、構成する導電材料やレーザビームのエネルギーを適宜選択することにより、その一部または全部を残存させることも可能である。   The wiring layer 5805b is electrically connected to the first electrode layer 5807 through an opening formed in the insulating layer 5908. The opening can be formed using ablation by laser beam irradiation as described in Embodiment Modes 1 to 6. In this embodiment mode, a low melting point metal (chromium in this embodiment mode) that is relatively easily evaporated is used for the wiring layer 5805b. Irradiation is performed from the insulating layer 5908 side so as to superimpose a multimode laser beam and a single mode laser beam. The laser beam is irradiated so as to overlap with the wiring layer 5805b. In the wiring layer 5805b in the region irradiated so as to overlap, energy obtained by combining the energy of the multimode laser beam and the single mode laser beam is absorbed. The wiring layer 5805b is ablated by the energy of the absorbed laser beam and removed together with the upper insulating layer 5908. As a result, an opening through which the wiring layer 5805b is exposed can be formed on the side surface. Note that the present invention is not particularly limited, and the wiring layer 5805b may remain when an opening is formed by ablation. The wiring layer 5805b can be partially or entirely left by appropriately selecting a conductive material and energy of a laser beam.

配線層5805bが露出された開口に第1の電極層5807を形成し、配線層5805bと第1の電極層5807は電気的に接続することができる。   The first electrode layer 5807 is formed in the opening from which the wiring layer 5805b is exposed, and the wiring layer 5805b and the first electrode layer 5807 can be electrically connected.

レーザアブレーションを利用することで、複雑なリソグラフィー工程を行うことなく、レーザビームの照射によって絶縁層に開口を形成することもできる。   By utilizing laser ablation, an opening can be formed in the insulating layer by laser beam irradiation without performing a complicated lithography process.

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き表示装置を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。   Further, instead of the twisting ball, an electrophoretic element can be used. A microcapsule having a diameter of about 10 μm to 200 μm in which transparent liquid, positively charged white microparticles, and negatively charged black microparticles are enclosed is used. In the microcapsule provided between the first electrode layer and the second electrode layer, when an electric field is applied by the first electrode layer and the second electrode layer, the white particles and the black particles are in opposite directions. And can display white or black. A display element using this principle is an electrophoretic display element, and is generally called electronic paper. Since the electrophoretic display element has higher reflectance than the liquid crystal display element, an auxiliary light is unnecessary, power consumption is small, and the display portion can be recognized even in a dim place. In addition, even when power is not supplied to the display unit, it is possible to retain the image once displayed. Therefore, even when the display device with a display function is moved away from the radio wave source, it is displayed. The image can be stored.

トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。半導体層も非晶質半導体、結晶性半導体、多結晶半導体、微結晶半導体など様々な半導体を用いることができ、有機化合物を用いて有機トランジスタを形成してもよい。   The transistor may have any structure as long as it can function as a switching element. As the semiconductor layer, various semiconductors such as an amorphous semiconductor, a crystalline semiconductor, a polycrystalline semiconductor, and a microcrystalline semiconductor can be used, and an organic transistor may be formed using an organic compound.

本実施の形態では、具体的には、表示装置の構成がアクティブマトリクス型の場合に関して示すが、勿論本発明はパッシブマトリクス型の表示装置にも適用できる。   In this embodiment mode, specifically, the case where the structure of the display device is an active matrix type is shown; however, the present invention can also be applied to a passive matrix type display device.

本発明を適用することで、フォトレジストを用いたリソグラフィー工程を用いることなく、所望の領域に開口を形成することができる。よって、リソグラフィー工程を削減・簡略化することが可能になり、製造コストの低減、スループットを向上させることができる。また、同時に多数の開口を形成することもでき、表示装置の量産性を向上させることも可能である。   By applying the present invention, an opening can be formed in a desired region without using a lithography process using a photoresist. Therefore, the lithography process can be reduced and simplified, and the manufacturing cost can be reduced and the throughput can be improved. In addition, a large number of openings can be formed at the same time, and the mass productivity of the display device can be improved.

本実施の形態は、上記の実施の形態1乃至6と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 6 as appropriate.

(実施の形態13)
次に、実施の形態6乃至12によって作製される表示パネルに駆動用のドライバ回路を実装する態様について説明する。
(Embodiment 13)
Next, a mode in which a driver circuit for driving is mounted on the display panel manufactured according to Embodiments 6 to 12 will be described.

まず、COG方式を採用した表示装置について、図16(A)を用いて説明する。基板2700上には、文字や画像などの情報を表示する画素部2701が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路(ドライバICとも表記)2751は、基板2700上に実装される。図16(A)は複数のドライバIC2751、ドライバIC2751の先にFPC2750を実装する形態を示す。また、分割する大きさを画素部の信号線側の辺の長さとほぼ同じにし、単数のドライバICに、該ドライバICの先にテープを実装してもよい。   First, a display device employing a COG method is described with reference to FIG. A pixel portion 2701 for displaying information such as characters and images is provided over the substrate 2700. A substrate provided with a plurality of drive circuits is divided into a rectangular shape, and a divided drive circuit (also referred to as a driver IC) 2751 is mounted on the substrate 2700. FIG. 16A illustrates a form in which an FPC 2750 is mounted on the tip of a plurality of driver ICs 2751 and driver ICs 2751. Further, the size to be divided may be substantially the same as the length of the side of the pixel portion on the signal line side, and a tape may be mounted on the tip of the driver IC on a single driver IC.

また、TAB方式を採用してもよく、その場合は、図16(B)で示すように複数のテープを貼り付けて、該テープにドライバICを実装すればよい。COG方式の場合と同様に、単数のテープに単数のドライバICを実装してもよく、この場合には、強度の問題から、ドライバICを固定する金属片等を一緒に貼り付けるとよい。   Alternatively, a TAB method may be employed. In that case, a plurality of tapes may be attached and driver ICs may be mounted on the tapes as shown in FIG. As in the case of the COG method, a single driver IC may be mounted on a single tape. In this case, a metal piece or the like for fixing the driver IC may be attached together due to strength problems.

これらの表示パネルに実装されるドライバICは、生産性を向上させる観点から、一辺が300mm〜1000mm以上の矩形状の基板上に複数個作り込むとよい。   A plurality of driver ICs mounted on these display panels may be formed on a rectangular substrate having a side of 300 mm to 1000 mm or more from the viewpoint of improving productivity.

つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15mm〜80mm、短辺が1mm〜6mmの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。   That is, a plurality of circuit patterns having a drive circuit portion and an input / output terminal as one unit may be formed on the substrate, and finally divided and taken out. The long side of the driver IC may be formed in a rectangular shape having a long side of 15 mm to 80 mm and a short side of 1 mm to 6 mm in consideration of the length of one side of the pixel portion and the pixel pitch. Or a length obtained by adding one side of the pixel portion and one side of each driver circuit.

ドライバICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15mm〜80mmで形成されたドライバICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。   The advantage of the external dimensions of the driver IC over the IC chip lies in the length of the long side. When a driver IC having a long side of 15 mm to 80 mm is used, the number required for mounting corresponding to the pixel portion is as follows. This is less than when an IC chip is used, and the manufacturing yield can be improved. Further, when a driver IC is formed over a glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.

また、図15(B)のように走査線側駆動回路3702は基板上に一体形成される場合、画素部3701の外側の領域には、信号線側の駆動回路駆動回路が形成されたドライバICが実装される。これらのドライバICは、信号線側の駆動回路である。RGBフルカラーに対応した画素領域を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素部3701の端部で数ブロック毎に区分して引出線を形成し、ドライバICの出力端子のピッチに合わせて集められる。   In the case where the scan line driver circuit 3702 is formed over the substrate as shown in FIG. 15B, a driver IC in which a driver circuit driver circuit on the signal line side is formed in a region outside the pixel portion 3701. Is implemented. These driver ICs are drive circuits on the signal line side. In order to form a pixel region corresponding to RGB full color, the number of signal lines in the XGA class is 3072 and the number in the UXGA class is 4800. The signal lines formed in such a number are divided into several blocks at the end of the pixel portion 3701 to form lead lines, and are collected according to the pitch of the output terminals of the driver IC.

ドライバICは、基板上に形成された結晶性半導体により形成されることが好適であり、該結晶性半導体は連続発振のレーザビームを照射することで形成されることが好適である。従って、当該レーザビームを発生させる発振器としては、連続発振の固体レーザ又は気体レーザを用いる。連続発振のレーザビームを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作製することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザビームの走査方向と一致させるとよい。これは、連続発振レーザビームによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザビームの基板に対する走査方向とが概ね並行(好ましくは−30度以上30度以下)であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される半導体層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。   The driver IC is preferably formed using a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiation with a continuous wave laser beam. Therefore, a continuous wave solid laser or gas laser is used as an oscillator for generating the laser beam. When a continuous wave laser beam is used, a transistor can be manufactured using a polycrystalline semiconductor layer having a large grain size with few crystal defects. In addition, since the mobility and response speed are good, high-speed driving is possible, the operating frequency of the element can be improved as compared with the prior art, and there is less variation in characteristics, so that high reliability can be obtained. Note that for the purpose of further improving the operating frequency, the channel length direction of the transistor and the scanning direction of the laser beam are preferably matched. This is because, in the laser crystallization process using a continuous wave laser beam, the highest movement occurs when the channel length direction of the transistor and the scanning direction of the laser beam with respect to the substrate are substantially parallel (preferably between −30 degrees and 30 degrees). This is because the degree is obtained. Note that the channel length direction corresponds to the direction in which current flows in the channel formation region, in other words, the direction in which charges move. The transistor manufactured in this manner has a semiconductor layer composed of a polycrystalline semiconductor layer in which crystal grains extend in the channel direction, which means that the crystal grain boundaries are formed substantially along the channel direction. means.

レーザ結晶化を行うには、レーザビームの大幅な絞り込みを行うことが好ましく、そのレーザビームの形状(ビームスポット)の幅は、ドライバICの短辺と同じ幅の1mm以上3mm以下程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザビームの照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が2以上(好ましくは10以上10000以下)のものを指す。このように、レーザビームの形状(ビームスポット)の幅をドライバICの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。   In order to perform laser crystallization, it is preferable to significantly narrow the laser beam, and the width of the laser beam shape (beam spot) should be about 1 mm to 3 mm, which is the same width as the short side of the driver IC. Is good. In order to ensure a sufficient and efficient energy density for the irradiated object, the laser beam irradiation region is preferably linear. However, the line shape here does not mean a line in a strict sense, but means a rectangle or an ellipse having a large aspect ratio. For example, the aspect ratio is 2 or more (preferably 10 or more and 10,000 or less). In this manner, a method for manufacturing a display device with improved productivity can be provided by setting the width of the shape of the laser beam (beam spot) to the same length as the short side of the driver IC.

図16(A)、(B)のように走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするとよい。   As shown in FIGS. 16A and 16B, driver ICs may be mounted as both the scanning line driver circuit and the signal line driver circuit. In that case, the specifications of the driver ICs used on the scanning line side and the signal line side may be different.

画素領域は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本実施の形態は、画素領域に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたTFTを用いることを特徴とする。非晶質半導体は、プラズマCVD法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマCVD法で300℃以下の温度で形成することが可能であり、例えば、外寸550mm×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスTFTは、SASでチャネル形成領域を構成することにより2cm/V・sec〜10cm/V・secの電界効果移動度を得ることができる。このように、システムオンパネル化を実現した表示パネルを作製することができる。 In the pixel region, signal lines and scanning lines intersect to form a matrix, and transistors are arranged corresponding to the respective intersections. This embodiment is characterized in that a TFT having an amorphous semiconductor or a semi-amorphous semiconductor as a channel portion is used as a transistor arranged in a pixel region. The amorphous semiconductor is formed by a method such as a plasma CVD method or a sputtering method. A semi-amorphous semiconductor can be formed at a temperature of 300 ° C. or less by a plasma CVD method. For example, even a non-alkali glass substrate having an outer dimension of 550 mm × 650 mm has a film thickness necessary for forming a transistor. Is formed in a short time. Such a feature of the manufacturing technique is effective in manufacturing a large-screen display device. Further, a semi-amorphous TFT can obtain field effect mobility of 2cm 2 / V · sec~10cm 2 / V · sec by forming a channel formation region using a SAS. Thus, a display panel that realizes system-on-panel can be manufactured.

半導体層をSASで形成したTFTを用いることにより、走査線側駆動回路を基板上に一体形成することができる。なお、半導体層をSASで形成したTFTを用いる場合は、走査線側駆動回路及び信号線側駆動回路の両方にドライバICを実装する方が好ましい。   By using a TFT in which the semiconductor layer is formed of SAS, the scanning line side driver circuit can be integrally formed on the substrate. Note that in the case of using a TFT in which a semiconductor layer is formed of SAS, it is preferable to mount a driver IC in both the scanning line side driving circuit and the signal line side driving circuit.

その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにすることが好適である。例えば、走査線側のドライバICを構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長(L)は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。   In that case, it is preferable that the specifications of the driver ICs used on the scanning line side and the signal line side are different. For example, although a transistor constituting the driver IC on the scanning line side is required to have a withstand voltage of about 30 V, the driving frequency is 100 kHz or less and a relatively high speed operation is not required. Therefore, it is preferable to set the channel length (L) of the transistors forming the driver on the scanning line side to be sufficiently large. On the other hand, it is sufficient for the transistor of the driver IC on the signal line side to have a withstand voltage of about 12V, but the drive frequency is about 65 MHz at 3V, and high speed operation is required. Therefore, it is preferable to set the channel length and the like of the transistors constituting the driver on the micron rule.

ドライバICの実装方法は、特に限定されるものではなく、COG方法やワイヤボンディング方法、或いはTAB方法を用いることができる。   The method for mounting the driver IC is not particularly limited, and a COG method, a wire bonding method, or a TAB method can be used.

ドライバICの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにICチップよりも長尺のドライバICで駆動回路を実装することにより、1つの画素領域に対して、実装されるドライバICの個数を減らすことができる。   By setting the thickness of the driver IC to be the same as that of the counter substrate, the height between the two becomes substantially the same, which contributes to the reduction in thickness of the entire display device. In addition, since each substrate is made of the same material, thermal stress is not generated even when a temperature change occurs in the display device, and the characteristics of a circuit made of TFTs are not impaired. In addition, the number of driver ICs to be mounted in one pixel region can be reduced by mounting the drive circuit with a driver IC that is longer than the IC chip as shown in this embodiment.

以上のようにして、表示パネルに駆動回路を組み入れることができる。   As described above, a driver circuit can be incorporated in the display panel.

(実施の形態14)
実施の形態6乃至13によって作製される表示パネル(EL表示パネル、液晶表示パネル)において、半導体層を非晶質半導体、又はSASで形成し、走査線側の駆動回路を基板上に形成する例を示す。
(Embodiment 14)
Examples of display panels (EL display panels and liquid crystal display panels) manufactured according to Embodiments 6 to 13 in which a semiconductor layer is formed using an amorphous semiconductor or SAS and a driver circuit on the scan line side is formed over a substrate. Indicates.

図22は、1cm/V・sec〜15cm/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。 Figure 22 shows a block diagram of a scanning line driver circuit including the n-channel TFT using the SAS that field-effect mobility of 1cm 2 / V · sec~15cm 2 / V · sec can be obtained.

図22において8500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。8501はバッファ回路であり、その先に画素8502が接続される。   In FIG. 22, a block denoted by reference numeral 8500 corresponds to a pulse output circuit that outputs a sampling pulse for one stage, and the shift register includes n pulse output circuits. Reference numeral 8501 denotes a buffer circuit to which a pixel 8502 is connected.

図23は、パルス出力回路8500の具体的な構成を示したものであり、nチャネル型のTFT8601〜8613で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。   FIG. 23 shows a specific structure of the pulse output circuit 8500, and the circuit is composed of n-channel TFTs 8601 to 8613. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 8 μm, the channel width can be set in the range of 10 to 80 μm.

また、バッファ回路8501の具体的な構成を図24に示す。バッファ回路も同様にnチャネル型のTFT8620〜8635で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。   A specific structure of the buffer circuit 8501 is shown in FIG. Similarly, the buffer circuit includes n-channel TFTs 8620 to 8635. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 10 μm, the channel width is set in the range of 10 to 1800 μm.

このような回路を実現するには、TFT相互を配線によって接続する必要がある。   In order to realize such a circuit, it is necessary to connect the TFTs by wiring.

以上のようにして、表示パネルに駆動回路を組み入れることができる。   As described above, a driver circuit can be incorporated in the display panel.

(実施の形態15)
本実施の形態について図28を用いて説明する。図28は、本発明を適用して作製されるTFT基板2800を用いてEL表示モジュールを構成する一例を示している。図28において、TFT基板2800上には、画素により構成された画素部が形成されている。
(Embodiment 15)
This embodiment will be described with reference to FIG. FIG. 28 shows an example in which an EL display module is formed using a TFT substrate 2800 manufactured by applying the present invention. In FIG. 28, a pixel portion including pixels is formed over the TFT substrate 2800.

図28では、画素部の外側であって、駆動回路と画素との間に、画素に形成されたものと同様なTFT又はそのTFTのゲート電極層とソース電極層若しくはドレイン電極層の一方とを接続してダイオードと同様に動作させた保護回路部2801が備えられている。駆動回路2809は、単結晶半導体で形成されたドライバIC、ガラス基板上に多結晶半導体層で形成されたスティックドライバIC、若しくはSASで形成された駆動回路などが適用されている。   In FIG. 28, outside the pixel portion and between the driver circuit and the pixel, a TFT similar to that formed in the pixel or a gate electrode layer of the TFT and one of the source electrode layer or the drain electrode layer is provided. A protection circuit portion 2801 that is connected and operated in the same manner as a diode is provided. As the driver circuit 2809, a driver IC formed of a single crystal semiconductor, a stick driver IC formed of a polycrystalline semiconductor layer over a glass substrate, a driver circuit formed of SAS, or the like is applied.

TFT基板2800は、液滴吐出法で形成されたスペーサ2806a、スペーサ2806bを介して封止基板2820と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、2枚の基板の間隔を一定に保つために設けておくことが好ましい。TFT2802、TFT2803とそれぞれ接続する発光素子2804、発光素子2805上であって、TFT基板2800と封止基板2820との間にある空隙には少なくとも可視領域の光に対して透光性を有する樹脂材料を充填して固体化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。   The TFT substrate 2800 is fixed to the sealing substrate 2820 through spacers 2806a and 2806b formed by a droplet discharge method. The spacer is preferably provided to keep the distance between the two substrates constant even when the substrate is thin and the area of the pixel portion is increased. Resin material having light-transmitting property at least in the visible region in the gap between the TFT substrate 2800 and the sealing substrate 2820 on the light-emitting element 2804 and the light-emitting element 2805 connected to the TFT 2802 and the TFT 2803, respectively. May be solidified by filling, or may be filled with anhydrous nitrogen or inert gas.

図28では発光素子2804、発光素子2805を上方放射型(トップエミッション型)の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素を赤色、緑色、青色として発光色を異ならせておくことで、多色表示を行うことができる。また、このとき封止基板2820側に各色に対応した着色層2807a、着色層2807b、着色層2807cを形成しておくことで、外部に放射される発光の色純度を高めることができる。また、画素を白色発光素子として着色層2807a、着色層2807b、着色層2807cと組み合わせても良い。   FIG. 28 shows a case where the light-emitting element 2804 and the light-emitting element 2805 are configured as an upward emission type (top emission type), in which light is emitted in the direction of the arrow shown in the drawing. Each pixel can perform multicolor display by changing the emission color of the pixels to red, green, and blue. At this time, by forming the colored layer 2807a, the colored layer 2807b, and the colored layer 2807c corresponding to each color on the sealing substrate 2820 side, the color purity of the emitted light can be increased. Alternatively, the pixel may be combined with a colored layer 2807a, a colored layer 2807b, or a colored layer 2807c as a white light emitting element.

外部回路である駆動回路2809は、外部回路基板2811の一端に設けられた走査線若しくは信号線接続端子と、配線基板2810で接続される。また、TFT基板2800に接して若しくは近接させて、熱を機器の外部へ伝えるために使われる、パイプ状の高効率な熱伝導デバイスであるヒートパイプ2813と放熱板2812を設け、放熱効果を高める構成としても良い。   A driver circuit 2809 which is an external circuit is connected to a scanning line or a signal line connection terminal provided at one end of the external circuit board 2811 through a wiring board 2810. Further, a heat pipe 2813 and a heat radiating plate 2812 which are pipe-like high-efficiency heat conduction devices used for transferring heat to the outside of the device in contact with or close to the TFT substrate 2800 are provided to enhance the heat radiation effect. It is good also as a structure.

なお、図28では、トップエミッショ型のEL表示モジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造、或いは上面及び下面両方から光が放射する両方放射構造としても良い。トップエミッション型の構成の場合、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法により形成することができ、ポリイミドなどの樹脂材料に、顔料系の黒色樹脂やカーボンブラック等を混合させて形成すればよく、その積層でもよい。   In FIG. 28, the top emission type EL display module is used. However, a bottom emission structure or a dual emission structure in which light is emitted from both the upper surface and the lower surface may be changed by changing the configuration of the light emitting element and the arrangement of the external circuit board. . In the case of a top emission type structure, an insulating layer serving as a partition wall may be colored and used as a black matrix. The partition walls can be formed by a droplet discharge method, and may be formed by mixing a resin material such as polyimide with a pigment-based black resin, carbon black, or the like, or may be a laminate thereof.

また、EL表示モジュールは、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上方放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ/4板とλ/2板とを用い、光を制御できるように設計すればよい。構成としては、TFT素子基板側から順に、発光素子、封止基板(封止材)、位相差板(λ/4板、λ/2板)、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両方放射される両方放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。   In addition, the EL display module may block reflected light of light incident from the outside using a retardation plate or a polarizing plate. In the case of an upward emission display device, an insulating layer serving as a partition wall may be colored and used as a black matrix. This partition wall can also be formed by a droplet discharge method or the like. Carbon black or the like may be mixed with a pigment-based black resin or a resin material such as polyimide, or may be laminated. A different material may be discharged to the same region a plurality of times by a droplet discharge method to form a partition wall. As the phase difference plate, a λ / 4 plate and a λ / 2 plate may be used and designed so as to control light. The structure is a light emitting element, a sealing substrate (sealing material), a phase difference plate (λ / 4 plate, λ / 2 plate), and a polarizing plate in order from the TFT element substrate side, and is emitted from the light emitting element. The transmitted light passes through these and is emitted to the outside from the polarizing plate side. The retardation plate and the polarizing plate may be installed on the side from which light is emitted, and may be installed on both in the case of a dual emission type display device that emits both. Further, an antireflection film may be provided outside the polarizing plate. This makes it possible to display a higher-definition and precise image.

TFT基板2800において、画素部が形成された側にシール材や接着性の樹脂を用いて樹脂フィルムを貼り付けて封止構造を形成してもよい。本実施の形態では、ガラス基板を用いるガラス封止を示したが、樹脂による樹脂封止、プラスチックによるプラスチック封止、フィルムによるフィルム封止、など様々な封止方法を用いることができる。樹脂フィルムの表面には水蒸気の透過を防止するガスバリア膜を設けておくと良い。フィルム封止構造とすることで、さらなる薄型化及び軽量化を図ることができる。   In the TFT substrate 2800, a sealing structure may be formed by attaching a resin film to the side where the pixel portion is formed using a sealing material or an adhesive resin. Although glass sealing using a glass substrate is described in this embodiment mode, various sealing methods such as resin sealing using a resin, plastic sealing using a plastic, and film sealing using a film can be used. A gas barrier film for preventing the permeation of water vapor may be provided on the surface of the resin film. By adopting a film sealing structure, further reduction in thickness and weight can be achieved.

本発明を適用して作製したTFT基板等を備えた表示装置は、工程が一部簡略化し、その製造においてスループットが向上する。したがって、量産性良く表示モジュールを製造することが可能になる。   In a display device including a TFT substrate or the like manufactured by applying the present invention, a part of the process is simplified, and the throughput is improved in manufacturing the display device. Therefore, a display module can be manufactured with high productivity.

本実施の形態は、実施の形態1乃至9、実施の形態13、14と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 9 and Embodiments 13 and 14.

(実施の形態16)
本実施の形態を図31(A)及び図31(B)を用いて説明する。図31(A)、図31(B)は、本発明を適用して作製されるTFT基板2600を用いて液晶表示モジュールを構成する一例を示している。
(Embodiment 16)
This embodiment will be described with reference to FIGS. 31A and 31B. FIG. 31A and FIG. 31B illustrate an example in which a liquid crystal display module is formed using a TFT substrate 2600 manufactured by applying the present invention.

図31(A)は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシール材2602により固着され、その間に画素部2603と液晶層2604が設けられ表示領域を形成している。着色層2605はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の外側には偏光板2606、2607、拡散板2613が配設されている。光源は冷陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配線基板2609によりTFT基板2600と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。   FIG. 31A illustrates an example of a liquid crystal display module. A TFT substrate 2600 and a counter substrate 2601 are fixed to each other with a sealant 2602, and a pixel portion 2603 and a liquid crystal layer 2604 are provided therebetween to form a display region. The colored layer 2605 is necessary for color display. In the case of the RGB method, a colored layer corresponding to each color of red, green, and blue is provided corresponding to each pixel. Polarizing plates 2606 and 2607 and a diffusion plate 2613 are disposed outside the TFT substrate 2600 and the counter substrate 2601. The light source is composed of a cold cathode tube 2610 and a reflection plate 2611. The circuit board 2612 is connected to the TFT substrate 2600 by a flexible wiring board 2609, and an external circuit such as a control circuit or a power supply circuit is incorporated. Moreover, you may laminate | stack in the state which had the phase difference plate between the polarizing plate and the liquid-crystal layer.

液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、MVA(Multi−domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。   The liquid crystal display module includes a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an MVA (Multi-domain Vertical Alignment) mode, and a PVA (Pattern Vertical Alignment) mode. (Axial Symmetrical Aligned Micro-cell) mode, OCB (Optical Compensated Birefringence) mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (Anti-Ferroelectric Crystal) mode, etc. It is possible to have.

図31(B)は図31(A)の液晶表示モジュールにOCBモードを適用した一例であり、FS−LCD(Field sequential−LCD)となっている。FS−LCDは、1フレーム期間に赤色発光と緑色発光と青色発光をそれぞれ行うものであり、時間分割を用いて画像を合成しカラー表示を行うことが可能である。また、各発光を発光ダイオードまたは冷陰極管等で行うので、カラーフィルタが不要である。よって、3原色のカラーフィルタを並べ、各色の表示領域を限定する必要がなく、どの領域でも3色全ての表示を行うことができる。一方、1フレーム期間に3色の発光を行うため、液晶の高速な応答が求められる。本発明の表示装置に、FS方式を用いたFLCモード、及びOCBモードを適用し、高性能で高画質な表示装置、また液晶テレビジョン装置を完成させることができる。   FIG. 31B is an example in which the OCB mode is applied to the liquid crystal display module of FIG. 31A, and is an FS-LCD (Field sequential-LCD). The FS-LCD emits red light, green light, and blue light in one frame period, and can perform color display by combining images using time division. Further, since each light emission is performed by a light emitting diode or a cold cathode tube, a color filter is unnecessary. Therefore, it is not necessary to arrange the color filters of the three primary colors and limit the display area of each color, and it is possible to display all three colors in any area. On the other hand, since three colors of light are emitted in one frame period, a high-speed response of the liquid crystal is required. By applying the FLC mode using the FS method and the OCB mode to the display device of the present invention, a high-performance and high-quality display device and a liquid crystal television device can be completed.

OCBモードの液晶層は、いわゆるπセル構造を有している。πセル構造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面対称の関係で配向された構造である。πセル構造の配向状態は、基板間に電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。このベンド配向が白表示となる。さらに電圧を印加するとベンド配向の液晶分子が両基板と垂直に配向し、光が透過しない状態となる。なお、OCBモードにすると、従来のTNモードより約10倍速い高速応答性を実現できる。   The liquid crystal layer in the OCB mode has a so-called π cell structure. The π cell structure is a structure in which the pretilt angles of liquid crystal molecules are aligned in a plane-symmetric relationship with respect to the center plane between the active matrix substrate and the counter substrate. The alignment state of the π cell structure is splay alignment when no voltage is applied between the substrates, and shifts to bend alignment when a voltage is applied. This bend orientation is white. When a voltage is further applied, the bend-aligned liquid crystal molecules are aligned perpendicularly to both substrates, and light is not transmitted. In the OCB mode, high-speed response that is about 10 times faster than the conventional TN mode can be realized.

また、FS方式に対応するモードとして、高速動作が可能な強誘電性液晶(FLC:Ferroelectric Liquid Crystal)を用いたHV(Half V)−FLC、SS(Surface Stabilized)−FLCなども用いることができる。OCBモードは粘度の比較的低いネマチック液晶を用い、HV−FLC、SS−FLCには、強誘電相を有するスメクチック液晶を用いることができる。   Further, as a mode corresponding to the FS method, HV (Half V) -FLC using a ferroelectric liquid crystal (FLC) capable of high-speed operation, SS (Surface Stabilized) -FLC, or the like can be used. . A nematic liquid crystal having a relatively low viscosity is used for the OCB mode, and a smectic liquid crystal having a ferroelectric phase can be used for HV-FLC and SS-FLC.

また、液晶表示モジュールの高速光学応答速度は、液晶表示モジュールのセルギャップを狭くすることで高速化する。また液晶材料の粘度を下げることでも高速化できる。上記高速化は、TNモードの液晶表示モジュールの画素領域の画素ピッチが30μm以下の場合に、より効果的である。また、印加電圧を一瞬だけ高く(または低く)するオーバードライブ法により、より高速化が可能である。   In addition, the high-speed optical response speed of the liquid crystal display module is increased by narrowing the cell gap of the liquid crystal display module. The speed can also be increased by reducing the viscosity of the liquid crystal material. The increase in speed is more effective when the pixel pitch of the pixel region of the TN mode liquid crystal display module is 30 μm or less. Further, the speed can be further increased by the overdrive method in which the applied voltage is increased (or decreased) for a moment.

図31(B)の液晶表示モジュールは透過型の液晶表示モジュールを示しており、光源として赤色光源2910a、緑色光源2910b、青色光源2910cが設けられている。光源は赤色光源2910a、緑色光源2910b、青色光源2910cのそれぞれオンオフを制御するために、制御部2912が設置されている。制御部2912によって、各色の発光は制御され、液晶に光は入射し、時間分割を用いて画像を合成し、カラー表示が行われる。   The liquid crystal display module in FIG. 31B is a transmissive liquid crystal display module, and is provided with a red light source 2910a, a green light source 2910b, and a blue light source 2910c as light sources. The light source is provided with a controller 2912 for controlling on / off of the red light source 2910a, the green light source 2910b, and the blue light source 2910c. The light emission of each color is controlled by the control unit 2912, light enters the liquid crystal, an image is synthesized using time division, and color display is performed.

以上に示す液晶表示モジュールは、本発明を適用してTFT基板と画素部等を接続するための開口を形成することができる。したがって、一部工程を簡略化することができ、スループットも向上するため、量産性良く製造することができる。また、フォトレジストを用いたリソグラフィー工程の回数を削減できるため、高信頼性の液晶表示モジュールを作製することができる。   In the liquid crystal display module described above, the present invention can be applied to form an opening for connecting a TFT substrate, a pixel portion, and the like. Accordingly, part of the steps can be simplified and the throughput can be improved, so that it can be manufactured with high productivity. In addition, since the number of lithography steps using a photoresist can be reduced, a highly reliable liquid crystal display module can be manufactured.

本実施の形態は、実施の形態1乃至7、実施の形態10乃至14と適宜自由に組み合わせて用いることが可能である。   This embodiment mode can be freely combined with Embodiment Modes 1 to 7 and 10 to 14 as appropriate.

(実施の形態17)
本発明によって形成される表示装置によって、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)を完成させることができる。図21はテレビジョン装置の主要な構成を示すブロック図を示している。
(Embodiment 17)
With the display device formed according to the present invention, a television device (also simply referred to as a television or a television receiver) can be completed. FIG. 21 is a block diagram illustrating a main configuration of the television device.

図15(A)は図21に示すテレビジョン装置の表示パネルの構成の一例を示す上面図に相当し、絶縁表面を有する基板2700上に画素2702をマトリクス状に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであってRGBを用いたフルカラー表示であれば1024×768×3(RGB)、UXGAであってRGBを用いたフルカラー表示であれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させ、RGBを用いたフルカラー表示であれば1920×1080×3(RGB)とすれば良い。   FIG. 15A corresponds to a top view illustrating an example of the structure of the display panel of the television device illustrated in FIG. 21, and includes a pixel portion 2701 in which pixels 2702 are arranged in a matrix on a substrate 2700 having an insulating surface, and scanning. A line side input terminal 2703 and a signal line side input terminal 2704 are formed. The number of pixels may be provided in accordance with various standards. For full color display using XGA and RGB, 1024 × 768 × 3 (RGB), and for full color display using UXGA and RGB, 1600 × 1200. If it corresponds to x3 (RGB) and full spec high vision and is full color display using RGB, it may be 1920 x 1080 x 3 (RGB).

画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素部2701の画素2702それぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極層側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。   The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each pixel 2702 in the pixel portion 2701 is provided with a switching element and a pixel electrode layer connected to the switching element. A typical example of a switching element is a TFT. By connecting the gate electrode layer side of the TFT to a scanning line and the source or drain side to a signal line, each pixel can be controlled independently by a signal input from the outside. It is said.

図15(A)は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図16(A)に示すように、COG(Chip on Glass)方式によりドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図16(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図16において、ドライバIC2751は、FPC(Flexible printed circuit)2750と接続している。   FIG. 15A shows the structure of a display panel in which signals input to the scanning lines and signal lines are controlled by an external driver circuit. As shown in FIG. 16A, COG (Chip on The driver IC 2751 may be mounted on the substrate 2700 by a glass method. As another mounting mode, a TAB (Tape Automated Bonding) method as shown in FIG. 16B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate. In FIG. 16, the driver IC 2751 is connected to an FPC (Flexible Printed Circuit) 2750.

また、画素に設けるTFTを結晶性を有する半導体で形成する場合には、図15(B)に示すように走査線側駆動回路3702を基板3700上に形成することもできる。図15(B)において、画素部3701は、信号線側入力端子3704と接続した図15(A)と同様に外付けの駆動回路により制御する。画素に設けるTFTを移動度の高い、多結晶(微結晶)半導体、単結晶半導体などで形成する場合は、図15(C)に示すように、画素部4701、走査線駆動回路4702と、信号線駆動回路4704を基板4700上に一体形成することもできる。   In the case where a TFT provided for a pixel is formed using a crystalline semiconductor, a scan line driver circuit 3702 can be formed over a substrate 3700 as shown in FIG. In FIG. 15B, the pixel portion 3701 is controlled by an external driver circuit as in FIG. 15A connected to the signal line side input terminal 3704. In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, as illustrated in FIG. 15C, a pixel portion 4701, a scan line driver circuit 4702, and a signal The line driver circuit 4704 can be formed over the substrate 4700 integrally.

図21に示すテレビジョン装置の表示パネルの構成としては、画素部9011のみが基板上に形成されて、走査線側駆動回路9013と信号線側駆動回路9012とが図16(B)のようなTAB方式により実装される場合と、該走査線側駆動回路9013と信号線側駆動回路9012とが図16(A)のようなCOG方式により実装される場合と、図15(B)に示すようにTFTにより画素部9011と走査線側駆動回路9013を基板上に形成し、信号線側駆動回路9012を別途ドライバICとして実装する場合と、また図15(C)で示すようにTFTにより画素部9011と信号線側駆動回路9012と走査線側駆動回路9013を基板上に一体形成する場合などがあるが、どのような形態としても良い。   In the structure of the display panel of the television device illustrated in FIG. 21, only the pixel portion 9011 is formed over the substrate, and the scan line side driver circuit 9013 and the signal line side driver circuit 9012 are as illustrated in FIG. When mounted by the TAB method, when the scanning line side driver circuit 9013 and the signal line side driver circuit 9012 are mounted by the COG method as shown in FIG. 16A, and as shown in FIG. In the case where the pixel portion 9011 and the scanning line side driver circuit 9013 are formed over the substrate by the TFT and the signal line side driver circuit 9012 is separately mounted as a driver IC, and as shown in FIG. There are cases in which the signal line driver circuit 9012, the signal line side driver circuit 9012, and the scanning line side driver circuit 9013 are formed integrally on the substrate, but any form may be employed.

図21において、その他の外部回路の構成として、映像信号の入力側では、チューナ9014で受信した信号のうち、映像信号を増幅する映像信号増幅回路9015と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路9016と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路9017などからなっている。コントロール回路9017は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路9018を設け、入力デジタル信号をm個に分割して供給する構成としても良い。   In FIG. 21, as the configuration of other external circuits, on the video signal input side, among the signals received by the tuner 9014, the video signal amplification circuit 9015 for amplifying the video signal and the signal output therefrom are red, green The video signal processing circuit 9016 converts the color signal into a color signal corresponding to each blue color, and the control circuit 9017 converts the video signal into the input specifications of the driver IC. The control circuit 9017 outputs a signal to each of the scanning line side and the signal line side. In the case of digital driving, a signal dividing circuit 9018 may be provided on the signal line side so that an input digital signal is divided into m pieces and supplied.

チューナ9014で受信した信号のうち、音声信号は、音声信号増幅回路9019に送られ、その出力は音声信号処理回路9110を経てスピーカー9113に供給される。制御回路9111は受信局(受信周波数)や音量の制御情報を入力部9112から受け、チューナ9014や音声信号処理回路9110に信号を送出する。   Of the signals received by the tuner 9014, the audio signal is sent to the audio signal amplifier circuit 9019, and the output is supplied to the speaker 9113 through the audio signal processing circuit 9110. The control circuit 9111 receives control information on the receiving station (reception frequency) and volume from the input unit 9112, and sends a signal to the tuner 9014 and the audio signal processing circuit 9110.

これらの表示モジュールを、図25(A)、(B)に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。表示モジュールとして液晶表示モジュールを用いれば液晶テレビジョン装置、ELモジュールを用いればELテレビジョン装置、またプラズマテレビジョン、電子ぺーパーなども作製することができる。図25(A)において、表示モジュールにより主画面2403が形成され、その他付属設備としてスピーカー部2409、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。   As shown in FIGS. 25A and 25B, these display modules can be incorporated into a housing to complete a television device. If a liquid crystal display module is used as the display module, a liquid crystal television device can be manufactured. If an EL module is used, an EL television device, a plasma television, an electronic paper, or the like can be manufactured. In FIG. 25A, a main screen 2403 is formed by a display module, and a speaker portion 2409, operation switches, and the like are provided as accessory equipment. Thus, a television device can be completed according to the present invention.

図25(A)において、筐体2401に表示用パネル2402が組みこまれ、受信機2405により一般のテレビ放送の受信をはじめ、モデム2404を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2406により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2407が設けられていても良い。   In FIG. 25A, a display panel 2402 is incorporated in a housing 2401, and by receiving a general television broadcast by a receiver 2405, it is connected to a wired or wireless communication network through a modem 2404. Information communication can be performed in the direction (from the sender to the receiver) or in both directions (between the sender and the receiver, or between the receivers). The television device can be operated by a switch incorporated in the housing or a separate remote control device 2406. Even if this remote control device is provided with a display portion 2407 for displaying information to be output. good.

また、テレビジョン装置にも、主画面2403の他にサブ画面2408を第2の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2403及びサブ画面2408を本発明の液晶表示用パネルで形成することができ、主画面2403を視野角の優れたEL表示用パネルで形成し、サブ画面2408を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面2403を液晶表示用パネルで形成し、サブ画面をEL表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大面積基板を用いて、多くのTFTや電子部品を用いても、量産性良く表示装置を製造することができる。   In addition, the television device may have a configuration in which a sub screen 2408 is formed using the second display panel in addition to the main screen 2403 to display a channel, a volume, and the like. In this structure, the main screen 2403 and the sub screen 2408 can be formed using the liquid crystal display panel of the present invention, the main screen 2403 is formed using an EL display panel with an excellent viewing angle, and the sub screen 2408 has low power consumption. It may be formed of a liquid crystal display panel that can be displayed with In order to prioritize low power consumption, the main screen 2403 may be formed of a liquid crystal display panel, the sub screen may be formed of an EL display panel, and the sub screen may be blinkable. When the present invention is used, a display device can be manufactured with high productivity by using such a large-area substrate and using many TFTs and electronic components.

図25(B)は例えば20インチ〜80インチの大型の表示部を有するテレビジョン装置であり、筐体2410、表示部2411、操作部であるリモコン装置2412、スピーカー部2413等を含む。本発明は、表示部2411の作製に適用される。図25(B)のテレビジョン装置は、壁かけ型となっており、設置するスペースを広く必要としない。   FIG. 25B illustrates a television device having a large display portion of 20 inches to 80 inches, for example, which includes a housing 2410, a display portion 2411, a remote control device 2412 that is an operation portion, a speaker portion 2413, and the like. The present invention is applied to manufacturing the display portion 2411. The television device in FIG. 25B is a wall-hanging type and does not require a large installation space.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。   Of course, the present invention is not limited to a television device, but can be applied to various uses such as a monitor for a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.

本発明を適用して、表示装置のTFTと画素を接続する開口等を形成することができる。その結果、簡略化した工程とすることができるため、量産性良く表示装置を製造することが可能になる。   By applying the present invention, an opening or the like for connecting a TFT and a pixel of a display device can be formed. As a result, since the process can be simplified, a display device can be manufactured with high productivity.

本実施の形態は、上記の実施の形態1乃至16と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 16 as appropriate.

(実施の形態18)
本発明に係る電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図26を参照して説明する。
(Embodiment 18)
As an electronic apparatus according to the present invention, a television device (also simply referred to as a television or a television receiver), a camera such as a digital camera or a digital video camera, a mobile phone device (also simply referred to as a mobile phone or a mobile phone), a PDA, or the like Mobile information terminals, portable game machines, computer monitors, computers, sound reproduction apparatuses such as car audio, and image reproduction apparatuses equipped with recording media such as home game machines. A specific example will be described with reference to FIG.

図26(A)に示す携帯情報端末機器は、本体9201、表示部9202等を含んでいる。表示部9202は、本発明に係る表示装置を適用することができる。その結果、簡略化した工程で作製できるため、量産性良く、携帯情報端末機器を製造することができる。   A portable information terminal device illustrated in FIG. 26A includes a main body 9201, a display portion 9202, and the like. The display device according to the present invention can be applied to the display portion 9202. As a result, since it can be manufactured by a simplified process, a portable information terminal device can be manufactured with high mass productivity.

図26(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701は本発明に係る表示装置を適用することができる。その結果、簡略化した工程で作製できるため、量産性良く、デジタルビデオカメラを製造することができる。   A digital video camera shown in FIG. 26B includes a display portion 9701, a display portion 9702, and the like. The display device according to the present invention can be applied to the display portion 9701. As a result, since it can be manufactured by a simplified process, a digital video camera can be manufactured with high mass productivity.

図26(C)に示す携帯電話機は、本体9101、表示部9102等を含んでいる。表示部9102は、本発明に係る表示装置を適用することができる。その結果、簡略化した工程で作製できるため、量産性良く、携帯電話機を製造することができる。   A cellular phone shown in FIG. 26C includes a main body 9101, a display portion 9102, and the like. The display device according to the present invention can be applied to the display portion 9102. As a result, since it can be manufactured through a simplified process, a mobile phone can be manufactured with high productivity.

図26(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302は、本発明に係る表示装置を適用することができる。その結果、簡略化した工程で作製できるため、量産性良く、テレビジョン装置を製造することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広いものに、本発明に係る表示装置を適用することができる。   A portable television device illustrated in FIG. 26D includes a main body 9301, a display portion 9302, and the like. The display device according to the present invention can be applied to the display portion 9302. As a result, a television device can be manufactured with high productivity because it can be manufactured through a simplified process. In addition, the present invention can be applied to a wide variety of television devices, from a small one mounted on a portable terminal such as a cellular phone to a medium-sized one that can be carried and a large one (for example, 40 inches or more). A display device according to the above can be applied.

図26(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402は、本発明に係る表示装置を適用することができる。その結果、簡略化した工程で作製できるため、量産性良く、携帯型のコンピュータを製造することができる。   A portable computer shown in FIG. 26E includes a main body 9401, a display portion 9402, and the like. The display device according to the present invention can be applied to the display portion 9402. As a result, since it can be manufactured by a simplified process, a portable computer can be manufactured with high productivity.

このように、本発明に係る表示装置により、量産性良く電子機器を提供することができる。   As described above, the display device according to the present invention can provide an electronic device with high productivity.

本実施の形態は、上記の実施の形態1乃至17と適宜自由に組み合わせることができる。   This embodiment mode can be freely combined with any of Embodiment Modes 1 to 17 as appropriate.

本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明のレーザ加工装置を説明する図。The figure explaining the laser processing apparatus of this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明のレーザ加工装置を説明する図。The figure explaining the laser processing apparatus of this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention. 本発明の表示装置の作製方法の例を示す図。4A and 4B illustrate an example of a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法の例を示す図。4A and 4B illustrate an example of a method for manufacturing a display device of the present invention. 本発明に適用できる発光素子の構成を示す図。FIG. 6 illustrates a structure of a light-emitting element that can be applied to the present invention. 本発明に適用できる発光素子の構成を示す図。FIG. 6 illustrates a structure of a light-emitting element that can be applied to the present invention. 本発明に適用できる発光素子の構成を示す図。FIG. 6 illustrates a structure of a light-emitting element that can be applied to the present invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の例を示す図。FIG. 11 illustrates an example of a display device of the present invention. 本発明の表示装置の例を示す図。FIG. 11 illustrates an example of a display device of the present invention. 本発明の表示装置の例を示す図。FIG. 11 illustrates an example of a display device of the present invention. 本発明の表示装置の例を示す図。FIG. 11 illustrates an example of a display device of the present invention. 本発明が適用される電子機器の主要な構成を示すブロック図。1 is a block diagram illustrating a main configuration of an electronic device to which the present invention is applied. 本発明の表示装置の回路構成の例を示す図。FIG. 11 illustrates an example of a circuit configuration of a display device of the present invention. 本発明の表示装置の回路構成の例を示す図。FIG. 11 illustrates an example of a circuit configuration of a display device of the present invention. 本発明の表示装置の回路構成の例を示す図。FIG. 11 illustrates an example of a circuit configuration of a display device of the present invention. 本発明が適用される電子機器の例を示す図。FIG. 11 illustrates an example of an electronic device to which the present invention is applied. 本発明が適用される電子機器の例を示す図。FIG. 11 illustrates an example of an electronic device to which the present invention is applied. 本発明の表示装置の例を示す図。FIG. 11 illustrates an example of a display device of the present invention. 本発明の表示モジュールの構成例を示す図。The figure which shows the structural example of the display module of this invention. 本発明の表示装置の例を示す図。FIG. 11 illustrates an example of a display device of the present invention. 本発明の表示装置の例を示す図。FIG. 11 illustrates an example of a display device of the present invention. 本発明の表示モジュールの構成例を示す図。The figure which shows the structural example of the display module of this invention. 本発明を説明する概念図。The conceptual diagram explaining this invention.

符号の説明Explanation of symbols

10 基板
12 導電層
14 光吸収層
16 絶縁層
18 第1のレーザビーム
20 第2のレーザビーム
22 重畳照射領域
24 開口
26 導電層
DESCRIPTION OF SYMBOLS 10 Board | substrate 12 Conductive layer 14 Light absorption layer 16 Insulating layer 18 1st laser beam 20 2nd laser beam 22 Overlapping irradiation area | region 24 Opening 26 Conductive layer

Claims (6)

開口を介した導電層同士の電気的な接続を形成する半導体装置の作製方法であって、A method for manufacturing a semiconductor device for forming an electrical connection between conductive layers through an opening,
第1の導電層上に、第1及び第2のレーザビームを吸収する材料で第2の導電層を形成する工程と、Forming a second conductive layer on the first conductive layer with a material that absorbs the first and second laser beams;
前記第2の導電層上に、前記第1及び第2のレーザビームを透過する材料で絶縁層を形成する工程と、Forming an insulating layer on the second conductive layer with a material that transmits the first and second laser beams;
前記絶縁層側から、照射領域で前記第1及び第2のレーザビームが一部重畳するように照射することによって、前記照射領域の前記絶縁層及び前記第2の導電層を除去して前記開口を形成する工程と、By irradiating from the insulating layer side so that the first and second laser beams partially overlap in the irradiation region, the insulating layer and the second conductive layer in the irradiation region are removed and the opening is removed. Forming a step;
前記開口に第3の導電層を形成することによって、前記第3の導電層と前記第1の導電層とを電気的に接続する工程と、Electrically connecting the third conductive layer and the first conductive layer by forming a third conductive layer in the opening;
を含み、Including
前記第1のレーザビームとしてはマルチモードのレーザビームを照射し、As the first laser beam, a multi-mode laser beam is irradiated,
前記第2のレーザビームとしてはシングルモードのレーザビームを照射することを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the second laser beam is irradiated with a single mode laser beam.
開口を介した導電層同士の電気的な接続を形成する半導体装置の作製方法であって、A method for manufacturing a semiconductor device for forming an electrical connection between conductive layers through an opening,
第1の導電層上に、第1及び第2のレーザビームを吸収する材料で第2の導電層を形成する工程と、Forming a second conductive layer on the first conductive layer with a material that absorbs the first and second laser beams;
前記第2の導電層上に、前記第1及び第2のレーザビームを透過する材料で絶縁層を形成する工程と、Forming an insulating layer on the second conductive layer with a material that transmits the first and second laser beams;
前記絶縁層側から、照射領域で前記第1及び第2のレーザビームが一部重畳するように照射することによって、前記照射領域の前記絶縁層及び前記第2の導電層を除去して前記開口を形成する工程と、By irradiating from the insulating layer side so that the first and second laser beams partially overlap in the irradiation region, the insulating layer and the second conductive layer in the irradiation region are removed and the opening is removed. Forming a step;
前記開口に第3の導電層を形成することによって、前記第3の導電層と前記第1の導電層とを電気的に接続する工程と、Electrically connecting the third conductive layer and the first conductive layer by forming a third conductive layer in the opening;
を含み、Including
前記第1のレーザビームとしては分割されていないマルチモードのレーザビームを照射し、The first laser beam is irradiated with a non-divided multimode laser beam,
前記第2のレーザビームとしては複数に分割されたシングルモードのレーザビームを照射し、The second laser beam is irradiated with a single mode laser beam divided into a plurality of parts,
前記照射領域では、前記第1のレーザビームを照射する領域に、複数に分割された前記第2のレーザビームが全て重畳して照射されることによって、複数の前記開口が形成されるIn the irradiation region, a plurality of the openings are formed by irradiating all the second laser beams divided into a plurality on the region irradiated with the first laser beam.
ことを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device.
請求項1又は請求項2において、In claim 1 or claim 2,
前記第1のレーザビームのエネルギーをAとし、前記第2のレーザビームのエネルギーをBとし、前記第2の導電層にアブレーションが起きるエネルギーの閾値をCとした場合、When the energy of the first laser beam is A, the energy of the second laser beam is B, and the energy threshold at which ablation occurs in the second conductive layer is C,
前記第1及び第2のレーザビームは、The first and second laser beams are:
A<C、A <C,
A+B>C、且つ、A + B> C and
A>BA> B
の条件を満たすことを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, which satisfies the following condition.
請求項1乃至請求項のいずれか一において、
前記マルチモードのレーザビームとしてYAGレーザ、YVOレーザ又はエキシマレーザから射出されるレーザビームを照射し、
前記シングルモードのレーザビームとしてはフェムト秒レーザ又はピコ秒レーザから射出されるレーザビームを照射することを特徴とする半導体装置の作製方法。
In any one of Claim 1 thru | or 3 ,
As the multi-mode laser beam , a laser beam emitted from a YAG laser, a YVO 4 laser, or an excimer laser is irradiated,
The method for manufacturing a semiconductor device as a laser beam, characterized that you irradiated with a laser beam emitted from a femtosecond laser or a picosecond laser of the single mode.
請求項1乃至請求項のいずれか一において、
前記第2の導電層は、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、コバルト(Co)、銅(Cu)、アルミニウム(Al)のうち、少なくとも1つの元素を含む材料を用いて形成することを特徴とする半導体装置の作製方法。
In any one of Claims 1 thru | or 4 ,
The second conductive layer contains at least one element of chromium (Cr), molybdenum (Mo), nickel (Ni), titanium (Ti), cobalt (Co), copper (Cu), and aluminum (Al). A manufacturing method of a semiconductor device, characterized by being formed using a material containing the semiconductor device.
請求項1乃至請求項5のいずれか一において、In any one of Claims 1 thru | or 5,
前記第2の導電層は、前記第1の導電層の融点の温度よりも、沸点又は昇華点の温度が低い材料を用いて形成することを特徴とする半導体装置の作製方法。The method for manufacturing a semiconductor device is characterized in that the second conductive layer is formed using a material having a boiling point or a sublimation temperature lower than the melting point of the first conductive layer.

JP2007243507A 2006-09-21 2007-09-20 Method for manufacturing semiconductor device Expired - Fee Related JP4954836B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007243507A JP4954836B2 (en) 2006-09-21 2007-09-20 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006255863 2006-09-21
JP2006255863 2006-09-21
JP2007243507A JP4954836B2 (en) 2006-09-21 2007-09-20 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2008100285A JP2008100285A (en) 2008-05-01
JP2008100285A5 JP2008100285A5 (en) 2010-08-26
JP4954836B2 true JP4954836B2 (en) 2012-06-20

Family

ID=39434999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007243507A Expired - Fee Related JP4954836B2 (en) 2006-09-21 2007-09-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4954836B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130101057A (en) * 2010-09-15 2013-09-12 스미토모 덴키 고교 가부시키가이샤 Laser processing method
JP5974249B2 (en) * 2011-09-08 2016-08-23 株式会社Joled Light emitting device and manufacturing method thereof
KR102401010B1 (en) * 2014-02-27 2022-05-24 삼성디스플레이 주식회사 Manufacturing method of organic light emitting display apparatus
KR20150102180A (en) 2014-02-27 2015-09-07 삼성디스플레이 주식회사 Laser beam irradiation apparatus and manufacturing method of organic light emitting display apparatus using the same
KR102183530B1 (en) * 2014-08-14 2020-11-27 엘지디스플레이 주식회사 Organic light emitting display panel
JP6134914B2 (en) * 2014-09-08 2017-05-31 パナソニックIpマネジメント株式会社 Laser processing method for conformal mask material
KR101668629B1 (en) * 2015-07-16 2016-10-24 포항공과대학교 산학협력단 Two dimensional nitride semiconductor based deep ultraviolet light emitters and manufacturing method thereof
CN109085152B (en) * 2018-10-18 2024-05-14 吉林大学 Multichannel optical fiber type gas Raman scattering measurement system
CN111774732A (en) * 2020-05-18 2020-10-16 武汉翔明激光科技有限公司 Multi-laser-head ablation integrated control system and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658809B2 (en) * 1992-08-27 1997-09-30 三菱電機株式会社 Laser processing equipment
JP2833614B2 (en) * 1994-06-30 1998-12-09 澁谷工業株式会社 Laser processing machine
JP3159906B2 (en) * 1995-10-23 2001-04-23 アルプス電気株式会社 Manufacturing method of liquid crystal display element
JPH11773A (en) * 1997-06-11 1999-01-06 Nec Corp Laser beam machine and its method
JP2003179360A (en) * 2001-12-11 2003-06-27 Victor Co Of Japan Ltd Method of manufacturing printed board
JP4006994B2 (en) * 2001-12-18 2007-11-14 株式会社リコー Three-dimensional structure processing method, three-dimensional product manufacturing method, and three-dimensional structure
US7348516B2 (en) * 2003-08-19 2008-03-25 Electro Scientific Industries, Inc. Methods of and laser systems for link processing using laser pulses with specially tailored power profiles
JP4977412B2 (en) * 2006-07-13 2012-07-18 株式会社ディスコ Laser processing equipment

Also Published As

Publication number Publication date
JP2008100285A (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP5205042B2 (en) Method for manufacturing semiconductor device
KR101491981B1 (en) Manufacturing method of semiconductor device
US7732351B2 (en) Manufacturing method of semiconductor device and laser processing apparatus
JP5227563B2 (en) Method for manufacturing semiconductor device
KR101420173B1 (en) Method for manufacturing semiconductor device
JP5268304B2 (en) Method for manufacturing semiconductor device
KR101439103B1 (en) Method for manufacturing semiconductor device
US7867907B2 (en) Method for manufacturing semiconductor device
JP4954836B2 (en) Method for manufacturing semiconductor device
JP5147330B2 (en) Method for manufacturing semiconductor device
TWI427682B (en) Method for manufacturing display device
TWI427702B (en) Method for manufacturing display device
JP5329784B2 (en) Method for manufacturing semiconductor device
JP5030535B2 (en) Method for manufacturing semiconductor device
JP5127338B2 (en) Method for manufacturing display device
JP5041903B2 (en) Method for manufacturing display device
JP2008034832A (en) Process for fabricating display
JP2008052268A (en) Method for manufacturing display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R150 Certificate of patent or registration of utility model

Ref document number: 4954836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees