JP4953590B2 - Test apparatus and device manufacturing method - Google Patents

Test apparatus and device manufacturing method Download PDF

Info

Publication number
JP4953590B2
JP4953590B2 JP2005159188A JP2005159188A JP4953590B2 JP 4953590 B2 JP4953590 B2 JP 4953590B2 JP 2005159188 A JP2005159188 A JP 2005159188A JP 2005159188 A JP2005159188 A JP 2005159188A JP 4953590 B2 JP4953590 B2 JP 4953590B2
Authority
JP
Japan
Prior art keywords
measurement
probe
wiring
measurement probe
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005159188A
Other languages
Japanese (ja)
Other versions
JP2006337073A (en
Inventor
靖夫 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2005159188A priority Critical patent/JP4953590B2/en
Publication of JP2006337073A publication Critical patent/JP2006337073A/en
Application granted granted Critical
Publication of JP4953590B2 publication Critical patent/JP4953590B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、半導体回路等の被測定デバイスを試験する試験装置、及び半導体回路等の電子デバイスを製造するデバイス製造方法に関する。特に本発明は、被測定デバイスの開放不良を試験する試験装置、及び開放不良を低減した電子デバイスのデバイス製造方法に関する   The present invention relates to a test apparatus for testing a device under test such as a semiconductor circuit, and a device manufacturing method for manufacturing an electronic device such as a semiconductor circuit. In particular, the present invention relates to a test apparatus for testing an open defect of a device under measurement, and a device manufacturing method for an electronic device with reduced open defects.

従来、半導体回路等の被測定デバイスにおいて、ビアホール、パターン等の配線の開放不良を検出する試験が行われている。当該試験の一例として、走査型電子顕微鏡(SEM)を用いて、被測定デバイスの内部状態を測定する方法が知られている(例えば、特許文献1参照)。例えば、ビアホールの穴底の導通状態を検出する場合、ビアホールの穴底に残留するSiO2を検出することにより、内部の開放不良を検出することができる。
2. Description of the Related Art Conventionally, a test for detecting an open defect in a wiring such as a via hole or a pattern in a device under test such as a semiconductor circuit has been performed. As an example of the test, a method of measuring the internal state of a device under measurement using a scanning electron microscope (SEM) is known (for example, see Non- Patent Document 1). For example, when detecting the conduction state of the bottom of the via hole, it is possible to detect an internal open defect by detecting SiO 2 remaining at the bottom of the via hole.

「半導体デバイスの高品質・高効率生産を支援する検査・解析ソリューション」、日立評論、2003年4月号、p.11−16“Inspection / analysis solution to support high-quality and high-efficiency production of semiconductor devices”, Hitachi review, April 2003, p. 11-16

しかし、SEMを用いて試験を行う場合、被測定デバイスを真空中に配置し、insituで測定を行う必要がある。このため、試験の効率、作業性が悪かった。特に、複数の被測定デバイスを連続して試験する場合に、試験効率が低下してしまう。また、デバイスの製造工程でこのような試験を行うと、製造効率が著しく悪化してしまう。   However, when performing a test using SEM, it is necessary to place the device under measurement in a vacuum and perform the measurement in situ. For this reason, the test efficiency and workability were poor. In particular, when testing a plurality of devices under measurement continuously, the test efficiency is lowered. Further, when such a test is performed in the device manufacturing process, the manufacturing efficiency is significantly deteriorated.

このため本発明は、上述した課題を解決することのできる試験装置、及びデバイス製造方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。   Therefore, an object of the present invention is to provide a test apparatus and a device manufacturing method that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.

上記課題を解決するために、本発明の第1の形態においては、被測定デバイスの開放不良を試験する試験装置であって、開放不良を試験するべき、被測定デバイスの基板の表面に形成された配線を含む被測定領域に、電荷を与える電荷供給部と、被測定デバイスの表面に対向して設けられ、導電材料で形成される測定プローブと、測定プローブを移動させ、測定プローブと配線との距離を変化させるプローブ駆動部と、測定プローブの電位を測定する測定部と、プローブ駆動部が測定プローブを移動させたときの、測定プローブの電位の変化に基づいて、配線に開放不良が有るか否かを判定する判定部とを備える試験装置を提供する。   In order to solve the above-described problem, in the first embodiment of the present invention, a test apparatus for testing an open failure of a device under measurement, which is formed on the surface of a substrate of the device under test to be tested for an open failure. A charge supply section for applying a charge to a measurement region including the wiring, a measurement probe provided to face the surface of the device to be measured, formed of a conductive material, a measurement probe, and a measurement probe and a wiring The probe drive unit that changes the distance of the probe, the measurement unit that measures the potential of the measurement probe, and the wiring that has an open defect based on the change in the potential of the measurement probe when the probe drive unit moves the measurement probe There is provided a test apparatus including a determination unit that determines whether or not.

判定部は、測定プローブの電位の変化量が、予め定められた基準値以上である場合に、配線に前記開放不良が有ると判定してよい。プローブ駆動部は、配線と対向する位置で、被測定デバイスの表面と略垂直な方向に、測定プローブを移動させてよい。   The determination unit may determine that the wiring has the open defect when the amount of change in potential of the measurement probe is equal to or greater than a predetermined reference value. The probe driving unit may move the measurement probe in a direction substantially perpendicular to the surface of the device under measurement at a position facing the wiring.

プローブ駆動部は、被測定デバイスの表面と略平行な面内で、測定プローブを移動させてよい。被測定領域には、複数の配線が含まれ、プローブ駆動部は、測定プローブに被測定領域を走査させ、判定部は、それぞれの配線に開放不良が有るか否かを判定してよい。   The probe driving unit may move the measurement probe in a plane substantially parallel to the surface of the device under measurement. The measurement area includes a plurality of wirings, the probe driving unit may cause the measurement probe to scan the measurement area, and the determination unit may determine whether or not each wiring has an open defect.

被測定デバイスの表面と略平行な面内の第1の方向における位置が、それぞれ予め定められた距離を有し、面内の第1の方向と直交する第2の方向における位置が、順次隣接する複数の測定プローブを備え、プローブ駆動部は、複数の測定プローブを、第1の方向に走査させ、判定部は、それぞれの測定プローブ毎に、電位の変化を検出し、それぞれの配線に開放不良が有るか否かを判定してよい。   The positions in the first direction in the plane substantially parallel to the surface of the device under measurement have a predetermined distance, respectively, and the positions in the second direction orthogonal to the first direction in the plane are sequentially adjacent to each other. The probe driving unit scans the plurality of measurement probes in the first direction, and the determination unit detects a change in potential for each measurement probe and opens it to each wiring. It may be determined whether there is a defect.

被測定領域には、複数の配線が含まれ、測定プローブの、被測定領域と対向する面の面積は、被測定領域の面積と略同一であり、プローブ駆動部は、測定プローブを、被測定領域に対向する位置で、被測定デバイスの表面と略垂直な方向に移動させ、判定部は、被測定領域に開放不良が有るか否かを判定してよい。   The measurement area includes a plurality of wires, and the area of the surface of the measurement probe that faces the measurement area is substantially the same as the area of the measurement area, and the probe drive unit measures the measurement probe. The determination unit may determine whether there is an open defect in the measurement region by moving the measurement device in a direction substantially perpendicular to the surface of the device under measurement at a position facing the region.

プローブ駆動部は、配線のビアホールと、測定プローブとの距離を変化させ、判定部は、ビアホールに開放不良が有るか否かを判定してよい。被測定領域には、複数の配線が含まれ、複数の配線のうち、フローティング状態が正常であるフローティング配線を示す測定マスク情報を予め格納するマスク格納部を更に備え、プローブ駆動部は、フローティング配線以外の配線に対して、測定プローブを順次走査させてよい。   The probe drive unit may change the distance between the via hole of the wiring and the measurement probe, and the determination unit may determine whether or not the via hole has an open defect. The area to be measured includes a plurality of wirings, and further includes a mask storage unit that preliminarily stores measurement mask information indicating a floating wiring in which the floating state is normal among the plurality of wirings. The measurement probe may be sequentially scanned with respect to the other wiring.

本発明の第2の形態においては、電子デバイスを製造する製造方法であって、電子デバイスを形成する基板を準備する段階と、基板に、電子デバイスのパターン層を、半導体プロセスにより形成する積層段階と、パターン層に形成された配線の開放不良を検出する不良検出段階とを備え、不良検出段階は、開放不良を試験するべき、電子デバイスの基板の表面に形成された配線を含む被測定領域に、電荷を与える電荷供給段階と、導電材料で形成される測定プローブを、配線と対向する位置で、配線との距離が変化するように移動させるプローブ駆動段階と、測定プローブの電位を測定する測定段階と、プローブ駆動段階において測定プローブを移動させたときの、測定プローブの電位の変化に基づいて、配線に前記開放不良が有るか否かを判定する判定段階とを備えるデバイス製造方法を提供する。   According to a second aspect of the present invention, there is provided a manufacturing method for manufacturing an electronic device, the step of preparing a substrate for forming the electronic device, and the step of stacking the pattern layer of the electronic device on the substrate by a semiconductor process And a defect detection stage for detecting an open defect of the wiring formed in the pattern layer, and the defect detection stage includes an area to be measured including the wiring formed on the surface of the substrate of the electronic device to be tested for the open defect. In addition, a charge supply stage for applying a charge, a probe driving stage for moving a measurement probe formed of a conductive material so as to change the distance from the wiring at a position facing the wiring, and measuring the potential of the measurement probe Based on the change in potential of the measurement probe when the measurement probe is moved in the measurement stage and the probe driving stage, it is determined whether or not the wiring has the open defect. It provides a device manufacturing method and a determination step of constant to.

積層段階は、複数のパターン層を基板の表面に積層し、不良検出段階は、パターン層を積層する毎に、当該パターン層における配線の開放不良を検出してよい。   In the stacking step, a plurality of pattern layers may be stacked on the surface of the substrate, and in the defect detection step, a wiring open defect in the pattern layer may be detected every time the pattern layer is stacked.

本発明の第3の形態においては、被測定デバイスの開放不良を試験する試験装置であって、開放不良を試験するべき、被測定デバイスの基板の表面に形成された配線と対向して設けられ、導電材料で形成される測定プローブと、測定プローブに、交流電圧を印加する電源部と、電源部から測定プローブに流れる交流電流を測定する測定部と、交流電流の値に基づいて、配線に開放不良が有るか否かを判定する判定部とを備える試験装置を提供する。   According to a third aspect of the present invention, there is provided a test apparatus for testing an open defect of a device under measurement, which is provided to face a wiring formed on the surface of the substrate of the device under test to be tested for the open defect. A measurement probe formed of a conductive material, a power supply unit for applying an AC voltage to the measurement probe, a measurement unit for measuring an AC current flowing from the power supply unit to the measurement probe, and wiring based on the value of the AC current. A test apparatus is provided that includes a determination unit that determines whether there is an open defect.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。   The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the scope of claims, and all combinations of features described in the embodiments are included. It is not necessarily essential for the solution of the invention.

図1は、本発明の実施形態に係る試験装置100の構成の一例を示す図である。試験装置100は、半導体回路等の被測定デバイス200の開放不良を試験する。試験装置100は、電荷供給部10、測定プローブ20、プローブ駆動部30、測定部40、判定部50、及びマスク格納部70を備える。   FIG. 1 is a diagram illustrating an example of a configuration of a test apparatus 100 according to an embodiment of the present invention. The test apparatus 100 tests an open defect of the device under measurement 200 such as a semiconductor circuit. The test apparatus 100 includes a charge supply unit 10, a measurement probe 20, a probe drive unit 30, a measurement unit 40, a determination unit 50, and a mask storage unit 70.

電荷供給部10は、開放不良を試験するべき、被測定デバイス200の基板の表面に形成された配線を含む被測定領域に、電荷を与える。但し、電荷供給部10は、被測定領域以外の領域にも電荷を与えてよい。すなわち、電荷供給部10は、少なくとも被測定領域に電荷を与える。本例において、電荷供給部10は、被測定デバイス200のウエハ全体に、微弱なイオンビームを照射することにより、被測定デバイス200を帯電させる。電荷供給部10は、被測定デバイス200のパターンが形成される面に対向して設けられ、当該面にイオンビームを照射してよい。ここで、配線とは、例えば被測定デバイス200に形成されるパターン配線、及び被測定デバイス200の各層を導通するビアホールを含む。本例では、ビアホールの開放不良を測定する場合について説明する。   The charge supply unit 10 applies a charge to a measurement region including a wiring formed on the surface of the substrate of the device under measurement 200 to be tested for open defects. However, the charge supply unit 10 may give a charge to a region other than the region to be measured. That is, the charge supply unit 10 applies charge to at least the measurement region. In this example, the charge supply unit 10 charges the device under measurement 200 by irradiating the entire wafer of the device under measurement 200 with a weak ion beam. The charge supply unit 10 may be provided to face a surface on which the pattern of the device under measurement 200 is formed, and the surface may be irradiated with an ion beam. Here, the wiring includes, for example, a pattern wiring formed in the device under measurement 200 and a via hole that conducts each layer of the device under measurement 200. In this example, a case where a via hole opening defect is measured will be described.

例えば被測定デバイス200は、シリコン基板210にパターン層(220、230、240)が順次積層されるデバイスである。例えば、パターン層(220、240)は、絶縁膜にビアホール(242、244)が形成される層であり、パターン層230は、パターン配線等が形成されるメタル層である。このような構造により、各層が導通される。また、試験を行う場合、シリコン基板210を接地してよい。   For example, the device under measurement 200 is a device in which pattern layers (220, 230, 240) are sequentially stacked on a silicon substrate 210. For example, the pattern layers (220, 240) are layers in which via holes (242, 244) are formed in the insulating film, and the pattern layer 230 is a metal layer in which pattern wiring and the like are formed. With such a structure, each layer is conducted. Further, when performing a test, the silicon substrate 210 may be grounded.

被測定デバイス200の表面に電荷が与えられた場合、当該電荷はビアホール(242、244)を介して接地電位に流れる。しかし、例えばビアホール242とパターン層230との間に、絶縁膜246による開放不良が存在する場合、ビアホール242に与えられる電荷はビアホール242に残留する。   When a charge is applied to the surface of the device under measurement 200, the charge flows to the ground potential via the via holes (242, 244). However, for example, when there is an open defect due to the insulating film 246 between the via hole 242 and the pattern layer 230, the charge given to the via hole 242 remains in the via hole 242.

測定プローブ20は、被測定デバイス200の表面に対向して設けられる。当該表面は、例えば電荷供給部10がイオンビームを照射する面である。また、測定プローブ20は、導電材料で形成される。プローブ駆動部30は、測定プローブ20を移動させ、測定プローブ20とビアホール242等の配線との距離を変化させる。例えば、測定プローブ20は、開放不良を測定するべきビアホール242に対向して設けられ、プローブ駆動部30は、測定プローブ20を、被測定デバイス200の表面と垂直な方向に振動させてよい。   The measurement probe 20 is provided to face the surface of the device under measurement 200. The surface is, for example, a surface on which the charge supply unit 10 irradiates an ion beam. The measurement probe 20 is made of a conductive material. The probe driving unit 30 moves the measurement probe 20 and changes the distance between the measurement probe 20 and the wiring such as the via hole 242. For example, the measurement probe 20 may be provided to face the via hole 242 to be measured for open defects, and the probe driving unit 30 may vibrate the measurement probe 20 in a direction perpendicular to the surface of the device under measurement 200.

ビアホール242に電荷が残留している場合、当該電荷により電界が生じる。このような場合に、ビアホール242と測定プローブ20との距離を変化させると、当該電界により測定プローブ20の電位が変化する。つまり、ビアホール242に開放不良が生じている場合、測定プローブ20の移動に伴って測定プローブ20の電位が変化し、開放不良が生じていない場合、測定プローブ20の電位は変化しない。   When charge remains in the via hole 242, an electric field is generated by the charge. In such a case, when the distance between the via hole 242 and the measurement probe 20 is changed, the potential of the measurement probe 20 is changed by the electric field. That is, when the open failure occurs in the via hole 242, the potential of the measurement probe 20 changes as the measurement probe 20 moves, and when the open failure does not occur, the potential of the measurement probe 20 does not change.

測定部40は、測定プローブ20の電位を測定する。そして、判定部50は、プローブ駆動部30が測定プローブ20を移動させたときの、測定プローブ20の電位の変化に基づいて、ビアホール242に開放不良が有るか否かを判定する。試験装置100は、当該測定を、被測定デバイス200の表面に形成されたビアホール毎に行ってよい。   The measurement unit 40 measures the potential of the measurement probe 20. Then, the determination unit 50 determines whether the via hole 242 has an open defect based on a change in the potential of the measurement probe 20 when the probe driving unit 30 moves the measurement probe 20. The test apparatus 100 may perform the measurement for each via hole formed on the surface of the device under measurement 200.

本例においては、ビアホールの開放不良について説明したが、パターン配線の開放不良についても、同様に検出することができる。つまり、パターン配線に開放不良が生じている場合、当該パターン配線がフローティング状態となり、当該パターン配線に電荷が残留する。このため、測定プローブ20とパターン配線との距離を変化させることにより、当該パターン配線に開放不良が生じているか否かを測定することができる。   In this example, the opening failure of the via hole has been described, but the opening failure of the pattern wiring can be similarly detected. That is, when an open defect occurs in the pattern wiring, the pattern wiring enters a floating state, and charges remain in the pattern wiring. Therefore, by changing the distance between the measurement probe 20 and the pattern wiring, it is possible to measure whether or not an open defect has occurred in the pattern wiring.

また、被測定デバイス200の被測定領域に複数の配線が含まれている場合、プローブ駆動部30は、測定プローブ20に被測定領域の全体を走査させてよい。この場合、判定部50は、測定プローブ20が走査したそれぞれの配線に開放不良が有るか否かを判定する。   Further, when a plurality of wirings are included in the measurement region of the device under measurement 200, the probe driving unit 30 may cause the measurement probe 20 to scan the entire measurement region. In this case, the determination unit 50 determines whether each wiring scanned by the measurement probe 20 has an open defect.

また、パターン配線等には、フローティング状態が正常な状態である配線も存在する。マスク格納部70は、被測定デバイス200に形成される配線のうち、フローティング状態が正常であるフローティング配線を示す測定マスク情報を予め格納する。判定部50は、測定マスク情報に基づいて、それぞれの配線に開放不良が生じているか否かを測定してよい。   In addition, there is a wiring in which the floating state is normal in the pattern wiring and the like. The mask storage unit 70 stores in advance measurement mask information indicating a floating wiring in which the floating state is normal among the wirings formed in the device under measurement 200. The determination unit 50 may measure whether or not an open defect has occurred in each wiring based on the measurement mask information.

また、プローブ駆動部30は、被測定デバイス200の配線のうち、フローティング配線以外の配線を順次測定するべく、測定プローブ20を走査させてよい。この場合、判定部50が、測定マスク情報に基づいて、プローブ駆動部30を制御してよい。また、判定部50は、電荷供給部10がイオンビーム等を照射するタイミング等を制御してもよい。   Further, the probe driving unit 30 may scan the measurement probe 20 in order to sequentially measure the wirings other than the floating wirings among the wirings of the device under measurement 200. In this case, the determination unit 50 may control the probe driving unit 30 based on the measurement mask information. The determination unit 50 may control the timing at which the charge supply unit 10 irradiates an ion beam or the like.

また、判定部50は、プローブ駆動部30から、測定プローブ20の位置情報を取得してよい。この場合、いずれの配線において開放不良が生じているかを判定することができる。   Further, the determination unit 50 may acquire position information of the measurement probe 20 from the probe driving unit 30. In this case, it is possible to determine in which wiring an open defect has occurred.

図2(a)及び図2(b)は、開放不良を検出する場合の、測定プローブ20の動作の一例を説明する図である。本例においては、ビアホール242の開放不良を検出する場合について説明する。図2(a)に示すように、プローブ駆動部30は、ビアホール242と対向する位置で、被測定デバイス200の表面と略垂直な方向に、測定プローブ20を移動させてよい。例えば、プローブ駆動部30は、当該位置において、当該方向に測定プローブ20を振動させてよい。   FIG. 2A and FIG. 2B are diagrams for explaining an example of the operation of the measurement probe 20 when an open defect is detected. In this example, a case where an open defect of the via hole 242 is detected will be described. As shown in FIG. 2A, the probe driving unit 30 may move the measurement probe 20 in a direction substantially perpendicular to the surface of the device under measurement 200 at a position facing the via hole 242. For example, the probe drive unit 30 may vibrate the measurement probe 20 in the direction at the position.

また、被測定領域に複数の配線が有る場合、プローブ駆動部30は、測定するべきそれぞれの配線に対向する位置に、測定プローブ20を順次走査する。そして、それぞれの配線に対向する位置において、測定プローブ20を、被測定デバイス200の表面と略垂直な方向に振動させる。   Further, when there are a plurality of wirings in the measurement region, the probe driving unit 30 sequentially scans the measurement probes 20 at positions facing the respective wirings to be measured. Then, the measurement probe 20 is vibrated in a direction substantially perpendicular to the surface of the device under measurement 200 at a position facing each wiring.

ビアホール242に電荷が残留している場合、測定プローブ20とビアホール242との距離が小さくなると測定プローブ20の電位は増大し、当該距離が大きくなると測定プローブ20の電位は減少する。判定部50は、測定プローブ20の電位の変化量が、予め定められた基準値以上である場合に、ビアホール242に開放不良が有ると判定してよい。当該距離の変動量が大きい程、測定プローブ20の電位の変動量が大きくなるので、当該基準値は、測定プローブ20とビアホール242との距離の変動量に応じて定められてよい。また、当該基準値は、測定プローブ20の面積、電荷供給部10が供給する電荷量に更に基づいて定められてもよい。   When charges remain in the via hole 242, the potential of the measurement probe 20 increases as the distance between the measurement probe 20 and the via hole 242 decreases, and the potential of the measurement probe 20 decreases as the distance increases. The determination unit 50 may determine that the via hole 242 has an open defect when the amount of change in potential of the measurement probe 20 is equal to or greater than a predetermined reference value. The larger the distance variation amount, the larger the potential variation amount of the measurement probe 20. Therefore, the reference value may be determined according to the distance variation amount between the measurement probe 20 and the via hole 242. The reference value may be further determined based on the area of the measurement probe 20 and the amount of charge supplied by the charge supply unit 10.

また、ビアホール242に開放不良が生じていない場合であっても、ビアホール242の近傍の配線に開放不良が生じている場合、当該配線に残留する電荷により、測定プローブ20の電位が変動する場合もある。しかし、測定するべきビアホール242と、測定プローブ20との距離の変動量は、近傍の配線と測定プローブ20との距離の変動量とは異なる。このため、当該距離の変動量に基づいて、当該基準値を定めることにより、近傍の配線の開放不良による電位の変動の影響を排除し、測定するべき配線の開放不良を検出することができる。これにより、開放不良が生じている配線の位置を、精度よく検出することができる。   Even when there is no open failure in the via hole 242, when the open failure occurs in the wiring near the via hole 242, the potential of the measurement probe 20 may fluctuate due to the charge remaining in the wiring. is there. However, the amount of variation in the distance between the via hole 242 to be measured and the measurement probe 20 is different from the amount of variation in the distance between the nearby wiring and the measurement probe 20. For this reason, by determining the reference value based on the fluctuation amount of the distance, it is possible to eliminate the influence of the fluctuation of the potential due to the open defect of the nearby wiring and detect the open defect of the wiring to be measured. Thereby, the position of the wiring in which the open defect has occurred can be detected with high accuracy.

また、図2(b)に示すように、プローブ駆動部30は、被測定デバイス200の表面と略平行な面内において、測定プローブ20を移動させてよい。このような形態であっても、測定プローブ20とビアホール242との距離が変動する。このため、ビアホール242に電荷が残留している場合、測定プローブ20の電位は変動する。また、被測定領域に複数の配線が有る場合、プローブ駆動部30は、被測定領域の全体を走査するように、測定プローブ20を移動させてよい。   Further, as shown in FIG. 2B, the probe driving unit 30 may move the measurement probe 20 in a plane substantially parallel to the surface of the device under measurement 200. Even in such a form, the distance between the measurement probe 20 and the via hole 242 varies. For this reason, when electric charges remain in the via hole 242, the potential of the measurement probe 20 varies. When there are a plurality of wirings in the measurement region, the probe driving unit 30 may move the measurement probe 20 so as to scan the entire measurement region.

図3は、測定プローブ20の電位の変化の一例を示す図である。図3において、横軸は、測定プローブ20と、測定するべき配線との距離Lを示し、縦軸は、測定プローブ20の電位Vを示す。測定するべき配線に開放不良が生じている場合、距離Lが最小となるときに、測定プローブ20の電位は最大となる。   FIG. 3 is a diagram illustrating an example of a change in potential of the measurement probe 20. In FIG. 3, the horizontal axis indicates the distance L between the measurement probe 20 and the wiring to be measured, and the vertical axis indicates the potential V of the measurement probe 20. When an open failure occurs in the wiring to be measured, the potential of the measurement probe 20 is maximized when the distance L is minimized.

図4は、被測定デバイス200における開放不良を検出する方法の一例を示す図である。本例において、試験装置100は、複数の測定プローブ20を備える。複数の測定プローブ20は、被測定デバイス200の表面と略平行な面内の第1の方向における位置が、それぞれ予め定められた距離xを有して設けられる。また、複数の測定プローブ20は、当該面内において第1の方向と略直交する第2の方向における位置が、順次隣接して設けられる。そして、プローブ駆動部30は、複数の測定プローブ20を、第1の方向に走査させる。判定部50は、それぞれの測定プローブ20毎に電位の変化を検出し、それぞれの測定プローブ20が走査した位置における配線に、開放不良が有るか否かを判定する。このような構成により、第2の方向における測定分解能を高く維持し、且つ測定プローブ20間の干渉を低減することができる。   FIG. 4 is a diagram illustrating an example of a method for detecting an open defect in the device under measurement 200. In this example, the test apparatus 100 includes a plurality of measurement probes 20. The plurality of measurement probes 20 are provided at positions in a first direction within a plane substantially parallel to the surface of the device under measurement 200, each having a predetermined distance x. In addition, the plurality of measurement probes 20 are provided adjacent to each other at positions in a second direction substantially orthogonal to the first direction in the plane. Then, the probe driving unit 30 scans the plurality of measurement probes 20 in the first direction. The determination unit 50 detects a change in potential for each measurement probe 20 and determines whether or not there is an open defect in the wiring at the position scanned by each measurement probe 20. With such a configuration, the measurement resolution in the second direction can be maintained high, and interference between the measurement probes 20 can be reduced.

図5は、被測定デバイス200における開放不良を検出する方法の他の例を示す図である。本例において、測定プローブ20の、被測定領域と対向する面の面積は、被測定領域の面積と略同一である。また、測定プローブ20の、被測定デバイス200と対向する面の面積は、被測定デバイス200の面積と略同一であってよい。   FIG. 5 is a diagram illustrating another example of a method for detecting an open defect in the device under measurement 200. In this example, the area of the surface of the measurement probe 20 facing the measurement region is substantially the same as the area of the measurement region. Further, the area of the surface of the measurement probe 20 facing the device under measurement 200 may be substantially the same as the area of the device under measurement 200.

プローブ駆動部30は、測定プローブ20を、被測定領域に対向する位置で、被測定デバイス200の表面と略垂直な方向に移動させる。このような構成により、判定部50は、当該被測定領域に少なくとも一つの開放不良が存在するか否かを判定することができる。例えば、図5に示すように、被測定領域に形成された複数のビアホール242のうち一つのビアホール242に開放不良が生じている場合、測定プローブ20の電位の変化により、当該被測定領域に少なくとも一つの開放不良が生じていることが判定できる。当該方法は、複数の被測定領域毎に行ってよい。本例によれば、被測定領域に開放不良が存在するか否かを、効率よく試験することができる。   The probe driving unit 30 moves the measurement probe 20 in a direction substantially perpendicular to the surface of the device under measurement 200 at a position facing the region under measurement. With such a configuration, the determination unit 50 can determine whether or not at least one open defect exists in the measurement region. For example, as shown in FIG. 5, when an open defect occurs in one via hole 242 among the plurality of via holes 242 formed in the measurement region, at least in the measurement region due to a change in the potential of the measurement probe 20. It can be determined that one open failure has occurred. The method may be performed for each of a plurality of measurement areas. According to this example, it is possible to efficiently test whether there is an open defect in the measurement area.

図6は、本発明の実施形態に係るデバイス製造方法の一例を示すフローチャートである。当該デバイス製造方法においては、まず基板準備段階S300で、電子デバイスを形成する基板を準備する。当該基板は、例えば図1において説明したシリコン基板210である。   FIG. 6 is a flowchart showing an example of a device manufacturing method according to the embodiment of the present invention. In the device manufacturing method, first, in a substrate preparation step S300, a substrate on which an electronic device is to be formed is prepared. The substrate is, for example, the silicon substrate 210 described in FIG.

次に、積層段階S302において、当該基板に、電子デバイスのパターン層を、半導体プロセスにより形成する。次に、不良検出段階S304において、パターン層に形成された配線の開放不良を検出する。不良検出段階S304では、図1から図5において説明したように、配線の開放不良を検出してよい。例えば、不良検出段階S304は、開放不良を試験するべき、電子デバイスの基板の表面に形成された配線を含む被測定領域に、電荷を与える電荷供給段階と、導電材料で形成される測定プローブを、配線と対向する位置で、配線との距離が変化するように移動させるプローブ駆動段階と、測定プローブの電位を測定する測定段階と、プローブ駆動段階において測定プローブを移動させたときの、測定プローブの電位の変化に基づいて、配線に開放不良が有るか否かを判定する判定段階とを有してよい。   Next, in the stacking step S302, a pattern layer of an electronic device is formed on the substrate by a semiconductor process. Next, in the defect detection step S304, an open defect of the wiring formed in the pattern layer is detected. In the defect detection step S304, as described with reference to FIGS. 1 to 5, an open circuit defect may be detected. For example, in the defect detection step S304, a charge supply step for applying a charge to a region to be measured including a wiring formed on the surface of the electronic device substrate to be tested for an open defect, and a measurement probe formed of a conductive material are provided. A probe driving stage that moves the distance from the wiring to change at a position facing the wiring, a measurement stage that measures the potential of the measurement probe, and a measurement probe when the measurement probe is moved in the probe driving stage And a determination step of determining whether or not the wiring has an open defect based on the change in potential.

積層段階S302は、複数のパターン層を基板の表面に積層してよい。この場合、不良検出段階は、積層段階S302においてパターン層を積層する毎に、当該パターン層における配線の開放不良を検出することが好ましい。   In the stacking step S302, a plurality of pattern layers may be stacked on the surface of the substrate. In this case, in the defect detection step, it is preferable to detect a wiring open defect in the pattern layer every time the pattern layer is stacked in the stacking step S302.

そして、不良検出段階S304において、開放不良が検出された場合、当該電子デバイスの製造を中止する(S306)。また、不良検出段階S304において、開放不良が検出されなかった場合、基板に積層するべき全てのパターン層を積層したか否かを判定する(S308)。全てのパターン層を積層した場合、当該電子デバイスの製造を終了する。また、全てのパターン層を積層していない場合、S302〜S306の処理を繰り返し、パターン層を形成する毎に開放不良の試験を行う。このようなデバイス製造方法によれば、不良が発生した電子デバイスの製造を中断することができるので、製造効率を向上させることができる。   Then, in the defect detection step S304, when an open defect is detected, the manufacture of the electronic device is stopped (S306). Further, in the defect detection step S304, if no open defect is detected, it is determined whether all pattern layers to be stacked on the substrate have been stacked (S308). When all the pattern layers are laminated, the manufacturing of the electronic device is finished. If all the pattern layers are not stacked, the process of S302 to S306 is repeated, and an open defect test is performed every time the pattern layer is formed. According to such a device manufacturing method, manufacturing of an electronic device in which a defect has occurred can be interrupted, so that manufacturing efficiency can be improved.

図7は、試験装置100の構成の他の例を示す図である。本例における試験装置100は、測定プローブ20、プローブ駆動部30、判定部50、及び電源部60を備える。測定プローブ20の構成及び機能は、図1に関連して説明した測定プローブ20と同一であってよい。   FIG. 7 is a diagram illustrating another example of the configuration of the test apparatus 100. The test apparatus 100 in this example includes a measurement probe 20, a probe driving unit 30, a determination unit 50, and a power supply unit 60. The configuration and function of the measurement probe 20 may be the same as the measurement probe 20 described with reference to FIG.

プローブ駆動部30は、測定プローブ20を、測定するべき配線と対向する位置に移動させる。本例においては、プローブ駆動部30は、ビアホール242に対向する位置に、測定プローブ20を移動させる。これにより、ビアホール242と測定プローブ20との間には容量成分C1が生じる。また、ビアホール242に開放不良が生じている場合、ビアホール242とパターン層230との間にも、容量成分C2が生じる。容量成分C1と容量成分C2とは、等価的に直列に接続されるので、ビアホール242に開放不良が生じているか否かにより、測定プローブ20から見た容量成分は変動する。   The probe driving unit 30 moves the measurement probe 20 to a position facing the wiring to be measured. In this example, the probe driving unit 30 moves the measurement probe 20 to a position facing the via hole 242. As a result, a capacitance component C <b> 1 is generated between the via hole 242 and the measurement probe 20. In addition, when an open defect occurs in the via hole 242, a capacitance component C2 is also generated between the via hole 242 and the pattern layer 230. Since the capacitive component C1 and the capacitive component C2 are equivalently connected in series, the capacitive component viewed from the measurement probe 20 varies depending on whether or not an open failure occurs in the via hole 242.

電源部60は、測定プローブ20に交流電圧を印加する。測定プローブ20とビアホール242との間には容量成分が生じているので、当該交流電圧に応じた交流電流が、測定プローブ20に流れる。判定部50は、当該交流電流の値に基づいて、ビアホール242に開放不良が生じているか否かを判定する。   The power supply unit 60 applies an AC voltage to the measurement probe 20. Since a capacitive component is generated between the measurement probe 20 and the via hole 242, an alternating current corresponding to the alternating voltage flows through the measurement probe 20. The determination unit 50 determines whether or not an open defect has occurred in the via hole 242 based on the value of the alternating current.

上述したように、ビアホール242に開放不良が生じている場合、測定プローブ20から見た容量成分は、ビアホール242に開放不良が生じていない場合に比べて減少する。このため、当該交流電流の値に基づいて、ビアホール242に開放不良が生じているか否かを判定することができる。例えば、判定部50は、ビアホール242に開放不良が生じていない場合に検出されるべき交流電流の値を、基準値として予め与えられてよい。この場合、検出した交流電流の値が、基準値より小さい場合、判定部50は、当該ビアホール242に開放不良が生じていると判定してよい。   As described above, when an open defect occurs in the via hole 242, the capacitance component viewed from the measurement probe 20 is reduced as compared to a case where no open defect occurs in the via hole 242. For this reason, it is possible to determine whether or not an open failure has occurred in the via hole 242 based on the value of the alternating current. For example, the determination unit 50 may be given in advance as a reference value the value of the alternating current that should be detected when there is no open failure in the via hole 242. In this case, when the value of the detected alternating current is smaller than the reference value, the determination unit 50 may determine that an open defect has occurred in the via hole 242.

また、プローブ駆動部30は、同一の条件で形成された複数のビアホールに対して、順次測定プローブ20を走査させてよい。判定部50は、同一の条件で形成された複数のビアホールに対して検出した交流電流の値に基づいて、これらのビアホールに開放不良が生じているか否かを判定してよい。   Further, the probe driving unit 30 may sequentially scan the measurement probe 20 with respect to a plurality of via holes formed under the same conditions. The determination unit 50 may determine whether or not open defects have occurred in these via holes based on the values of the alternating current detected for a plurality of via holes formed under the same conditions.

例えば、同一の条件で形成された複数のビアホールに対して測定した交流電流の値のバラツキが、予め定められた範囲に無い場合に、複数のビアホールの少なくとも一つに開放不良があると判定してよい。   For example, when variation in the value of the alternating current measured for a plurality of via holes formed under the same condition is not within a predetermined range, it is determined that at least one of the plurality of via holes has an open defect. It's okay.

図8は、マスク格納部70が格納する測定マスク情報の生成方法の一例を示す図である。本例において試験装置100は、同一のパターンを有する複数の被測定デバイス200を測定する。プローブ駆動部30は、測定プローブ20を、被測定デバイス200の表面の全ての領域について走査させてよい。   FIG. 8 is a diagram illustrating an example of a method for generating measurement mask information stored in the mask storage unit 70. In this example, the test apparatus 100 measures a plurality of devices under measurement 200 having the same pattern. The probe driving unit 30 may cause the measurement probe 20 to scan the entire region of the surface of the device under measurement 200.

判定部50は、各被測定デバイス200の表面の全ての領域において、開放不良を検出した位置248を示す測定結果を格納する。そして、それぞれの測定結果において、同一の位置248で開放不良を検出した場合、当該位置の配線は、フローティング状態であることが正常であるものとして、測定マスク情報を生成する。   The determination unit 50 stores the measurement result indicating the position 248 where the open defect is detected in all the regions of the surface of each device under measurement 200. In each measurement result, when an open failure is detected at the same position 248, the measurement mask information is generated assuming that the wiring at the position is normally in a floating state.

また、判定部50は、同一の位置で開放不良を検出した測定結果の、全ての測定結果に対する割合が予め定められた基準値以上である場合に、当該位置の配線は、フローティング状態であることが正常であるものとして、測定マスク情報を生成してもよい。   The determination unit 50 determines that the wiring at the position is in a floating state when the ratio of the measurement results obtained by detecting the open failure at the same position is greater than or equal to a predetermined reference value. Measurement mask information may be generated assuming that is normal.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

以上から明らかなように、本発明によれば、被測定デバイスにおける配線の開放不良を、効率よく検出することができる。また、当該開放不良を非接触で検出することができる。また、開放不良の無い電子デバイスを効率よく製造することができる。   As is apparent from the above, according to the present invention, it is possible to efficiently detect a wiring open failure in a device under measurement. Moreover, the open defect can be detected in a non-contact manner. In addition, an electronic device free from open defects can be efficiently manufactured.

本発明の実施形態に係る試験装置100の構成の一例を示す図である。It is a figure which shows an example of a structure of the test apparatus 100 which concerns on embodiment of this invention. 開放不良を検出する場合の、測定プローブ20の動作の一例を説明する図である。It is a figure explaining an example of operation | movement of the measurement probe 20 in the case of detecting an open defect. 測定プローブ20の電位の変化の一例を示す図である。6 is a diagram illustrating an example of a change in potential of the measurement probe 20. FIG. 被測定デバイス200における開放不良を検出する方法の一例を示す図である。It is a figure which shows an example of the method of detecting the open defect in the to-be-measured device 200. FIG. 被測定デバイス200における開放不良を検出する方法の他の例を示す図である。It is a figure which shows the other example of the method of detecting the open defect in the to-be-measured device. 本発明の実施形態に係るデバイス製造方法の一例を示すフローチャートである。It is a flowchart which shows an example of the device manufacturing method which concerns on embodiment of this invention. 試験装置100の構成の他の例を示す図である。3 is a diagram illustrating another example of the configuration of the test apparatus 100. FIG. マスク格納部70が格納する測定マスク情報の生成方法の一例を示す図である。It is a figure which shows an example of the production | generation method of the measurement mask information which the mask storage part 70 stores.

符号の説明Explanation of symbols

10・・・電荷供給部、20・・・測定プローブ、30・・・プローブ駆動部、40・・・測定部、50・・・判定部、60・・・電源部、70・・・マスク格納部、100・・・試験装置、200・・・被測定デバイス、210・・・シリコン基板、220、230、240・・・パターン層、242、244・・・ビアホール、246・・・絶縁膜 DESCRIPTION OF SYMBOLS 10 ... Charge supply part, 20 ... Measurement probe, 30 ... Probe drive part, 40 ... Measurement part, 50 ... Determination part, 60 ... Power supply part, 70 ... Mask storage , 100 ... Test apparatus, 200 ... Device to be measured, 210 ... Silicon substrate, 220, 230,240 ... Pattern layer, 242, 244 ... Via hole, 246 ... Insulating film

Claims (9)

被測定デバイスの開放不良を試験する試験装置であって、
前記開放不良を試験するべき、前記被測定デバイスの基板の表面に形成された配線を含む被測定領域に、電荷を与える電荷供給部と、
前記被測定デバイスの表面に対向して設けられ、導電材料で形成される測定プローブと、
前記測定プローブを、前記配線と対向する位置で、前記被測定デバイスの表面と略垂直な方向に移動させ、前記測定プローブと前記配線との距離を変化させるプローブ駆動部と、
前記測定プローブの電位を測定する測定部と、
前記プローブ駆動部が前記測定プローブを移動させたときの、前記測定プローブの電位の変化に基づいて、前記配線に前記開放不良が有るか否かを判定する判定部と
を備える試験装置。
A test apparatus for testing an open failure of a device under test,
A charge supply unit for applying an electric charge to a measurement region including a wiring formed on a surface of a substrate of the device under measurement to be tested for the open defect;
A measurement probe provided opposite to the surface of the device to be measured and formed of a conductive material;
A probe driver that moves the measurement probe in a direction substantially perpendicular to the surface of the device under measurement at a position facing the wiring, and changes a distance between the measurement probe and the wiring;
A measurement unit for measuring the potential of the measurement probe;
A test apparatus comprising: a determination unit that determines whether the wiring has the open defect based on a change in potential of the measurement probe when the probe driving unit moves the measurement probe.
被測定デバイスの開放不良を試験する試験装置であって、
前記開放不良を試験するべき、前記被測定デバイスの基板の表面に形成された複数の配線を含む被測定領域に、電荷を与える電荷供給部と、
前記被測定デバイスの表面に対向して設けられ、導電材料で形成され、前記被測定領域と対向する面の面積が前記被測定領域の面積と略同一である測定プローブと、
前記測定プローブを、前記被測定領域に対向する位置で、前記被測定デバイスの表面と略垂直な方向に移動させ、前記測定プローブと前記被測定領域との距離を変化させるプローブ駆動部と、
前記測定プローブの電位を測定する測定部と、
前記プローブ駆動部が前記測定プローブを移動させたときの、前記測定プローブの電位の変化に基づいて、前記被測定領域に前記開放不良が有るか否かを判定する判定部と
を備える試験装置。
A test apparatus for testing an open failure of a device under test,
A charge supply unit for applying a charge to a region to be measured including a plurality of wirings formed on a surface of a substrate of the device under measurement to be tested for the open defect;
A measurement probe provided opposite to the surface of the device under measurement, formed of a conductive material, and having an area of a surface facing the region under measurement approximately the same as the area of the region under measurement;
A probe driving unit that moves the measurement probe in a direction substantially perpendicular to the surface of the device under measurement at a position facing the region under measurement, and changes the distance between the measurement probe and the region under measurement;
A measurement unit for measuring the potential of the measurement probe;
A test apparatus comprising: a determination unit that determines whether or not the measurement target region has the open defect based on a change in potential of the measurement probe when the probe driving unit moves the measurement probe.
被測定デバイスの開放不良を試験する試験装置であって、
前記開放不良を試験するべき、前記被測定デバイスの基板の表面に形成された複数の配線を含む被測定領域に、電荷を与える電荷供給部と、
前記被測定デバイスの表面に対向して設けられ、導電材料で形成される測定プローブと、
前記複数の配線のうち、フローティング状態が正常であるフローティング配線を示す測定マスク情報を予め格納するマスク格納部と、
前記測定プローブを、前記被測定デバイスの表面と略平行な面内で移動させ、前記測定プローブと前記配線との距離を変化させるプローブ駆動部と、
前記測定プローブの電位を測定する測定部と、
前記プローブ駆動部が前記測定プローブを移動させたときの、前記測定プローブの電位の変化に基づいて、前記配線に前記開放不良が有るか否かを判定する判定部と
を備え、
前記プローブ駆動部は、前記フローティング配線以外の前記配線に対して、前記測定プローブを順次走査させる試験装置。
A test apparatus for testing an open failure of a device under test,
A charge supply unit for applying a charge to a region to be measured including a plurality of wirings formed on a surface of a substrate of the device under measurement to be tested for the open defect;
A measurement probe provided opposite to the surface of the device to be measured and formed of a conductive material;
A mask storage unit that stores in advance measurement mask information indicating a floating wiring in which the floating state is normal among the plurality of wirings;
A probe driving unit that moves the measurement probe in a plane substantially parallel to the surface of the device to be measured, and changes a distance between the measurement probe and the wiring;
A measurement unit for measuring the potential of the measurement probe;
A determination unit that determines whether the wiring has the open defect based on a change in potential of the measurement probe when the probe driving unit moves the measurement probe; and
The probe driving unit is a test apparatus that sequentially scans the measurement probe with respect to the wiring other than the floating wiring.
前記判定部は、前記測定プローブの電位の変化量が、予め定められた基準値以上である場合に、前記開放不良が有ると判定する
請求項1から3のいずれか一項に記載の試験装置。
4. The test apparatus according to claim 1, wherein the determination unit determines that the open defect is present when a change amount of the potential of the measurement probe is equal to or greater than a predetermined reference value. 5. .
前記プローブ駆動部は、前記配線のビアホールと、前記測定プローブとの距離を変化させ、
前記判定部は、前記ビアホールに前記開放不良が有るか否かを判定する
請求項1から4のいずれか一項に記載の試験装置。
The probe driver changes the distance between the via hole of the wiring and the measurement probe,
The test apparatus according to claim 1, wherein the determination unit determines whether the via hole has the open defect.
電子デバイスを製造するデバイス製造方法であって、
前記電子デバイスを形成する基板を準備する段階と、
前記基板に、前記電子デバイスのパターン層を、半導体プロセスにより形成する積層段階と、
前記パターン層に形成された配線の開放不良を検出する不良検出段階と
を備え、
前記不良検出段階は、
前記開放不良を試験するべき、前記電子デバイスの基板の表面に形成された前記配線を含む被測定領域に、電荷を与える電荷供給段階と、
導電材料で形成される測定プローブを、前記配線と対向する位置で、前記電子デバイスの表面と略垂直な方向に移動させ、前記配線との距離が変化するように移動させるプローブ駆動段階と、
前記測定プローブの電位を測定する測定段階と、
前記プローブ駆動段階において前記測定プローブを移動させたときの、前記測定プローブの電位の変化に基づいて、前記配線に前記開放不良が有るか否かを判定する判定段階と
を備えるデバイス製造方法。
A device manufacturing method for manufacturing an electronic device, comprising:
Providing a substrate for forming the electronic device;
A lamination step of forming a pattern layer of the electronic device on the substrate by a semiconductor process;
A failure detection step of detecting an open failure of the wiring formed in the pattern layer,
The defect detection step includes:
A charge supplying step for applying a charge to a measurement region including the wiring formed on a surface of a substrate of the electronic device to be tested for the open defect;
A probe driving stage in which a measurement probe formed of a conductive material is moved at a position facing the wiring in a direction substantially perpendicular to the surface of the electronic device so as to change a distance from the wiring; and
A measurement step of measuring the potential of the measurement probe;
A determination step of determining whether or not the wiring has the open defect based on a change in potential of the measurement probe when the measurement probe is moved in the probe driving step.
電子デバイスを製造するデバイス製造方法であって、
前記電子デバイスを形成する基板を準備する段階と、
前記基板に、前記電子デバイスのパターン層を、半導体プロセスにより形成する積層段階と、
前記パターン層に形成された配線の開放不良を検出する不良検出段階と
を備え、
前記不良検出段階は、
前記開放不良を試験するべき、前記電子デバイスの基板の表面に形成された複数の前記配線を含む被測定領域に、電荷を与える電荷供給段階と、
前記電子デバイスの表面に対向して設けられ、導電材料で形成され、前記被測定領域と対向する面の面積が前記被測定領域の面積と略同一である測定プローブを、前記被測定領域と対向する位置で、前記電子デバイスの表面と略垂直な方向に移動させ、前記被測定領域との距離が変化するように移動させるプローブ駆動段階と、
前記測定プローブの電位を測定する測定段階と、
前記プローブ駆動段階において前記測定プローブを移動させたときの、前記測定プローブの電位の変化に基づいて、前記被測定領域に前記開放不良が有るか否かを判定する判定段階と
を備えるデバイス製造方法。
A device manufacturing method for manufacturing an electronic device, comprising:
Providing a substrate for forming the electronic device;
A lamination step of forming a pattern layer of the electronic device on the substrate by a semiconductor process;
A failure detection step of detecting an open failure of the wiring formed in the pattern layer,
The defect detection step includes:
A charge supplying step for applying a charge to a region to be measured including a plurality of the wirings formed on a surface of a substrate of the electronic device to be tested for the open defect;
A measurement probe, which is provided facing the surface of the electronic device and is made of a conductive material and has a surface facing the region to be measured that is substantially the same as the area of the region to be measured, faces the region to be measured. A probe driving stage that moves in a direction substantially perpendicular to the surface of the electronic device at a position to be moved so that the distance from the measurement region changes,
A measurement step of measuring the potential of the measurement probe;
A device manufacturing method comprising: a determination step of determining whether or not the measurement target region has the open defect based on a change in potential of the measurement probe when the measurement probe is moved in the probe driving step. .
電子デバイスを製造するデバイス製造方法であって、
前記電子デバイスを形成する基板を準備する段階と、
前記基板に、前記電子デバイスのパターン層を、半導体プロセスにより形成する積層段階と、
前記パターン層に形成された配線の開放不良を検出する不良検出段階と
を備え、
前記不良検出段階は、
前記開放不良を試験するべき、前記電子デバイスの基板の表面に形成された複数の前記配線を含む被測定領域に、電荷を与える電荷供給段階と、
前記複数の配線のうち、フローティング状態が正常であるフローティング配線を示す測定マスク情報を予め格納するマスク格納段階と、
導電材料で形成される測定プローブを、前記電子デバイスの表面と略平行な面内で移動させ、前記配線との距離が変化するように移動させるプローブ駆動段階と、
前記測定プローブの電位を測定する測定段階と、
前記プローブ駆動段階において前記測定プローブを移動させたときの、前記測定プローブの電位の変化に基づいて、前記配線に前記開放不良が有るか否かを判定する判定段階と
を備え、
前記プローブ駆動段階において、前記フローティング配線以外の前記配線に対して、前記測定プローブを順次走査させるデバイス製造方法。
A device manufacturing method for manufacturing an electronic device, comprising:
Providing a substrate for forming the electronic device;
A lamination step of forming a pattern layer of the electronic device on the substrate by a semiconductor process;
A failure detection step of detecting an open failure of the wiring formed in the pattern layer,
The defect detection step includes:
A charge supplying step for applying a charge to a region to be measured including a plurality of the wirings formed on a surface of a substrate of the electronic device to be tested for the open defect;
A mask storing step for preliminarily storing measurement mask information indicating a floating wiring in which the floating state is normal among the plurality of wirings;
A probe driving stage for moving a measurement probe formed of a conductive material in a plane substantially parallel to the surface of the electronic device so as to change a distance from the wiring; and
A measurement step of measuring the potential of the measurement probe;
A determination step of determining whether the wiring has the open defect based on a change in potential of the measurement probe when the measurement probe is moved in the probe driving step, and
A device manufacturing method of sequentially scanning the measurement probe with respect to the wiring other than the floating wiring in the probe driving stage.
前記積層段階は、複数の前記パターン層を前記基板の表面に積層し、
前記不良検出段階は、前記パターン層を積層する毎に、当該パターン層における前記配線の開放不良を検出する
請求項6から8のいずれか一項に記載のデバイス製造方法。
In the stacking step, a plurality of the pattern layers are stacked on the surface of the substrate,
9. The device manufacturing method according to claim 6, wherein the defect detection stage detects an open defect of the wiring in the pattern layer every time the pattern layer is stacked.
JP2005159188A 2005-05-31 2005-05-31 Test apparatus and device manufacturing method Expired - Fee Related JP4953590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005159188A JP4953590B2 (en) 2005-05-31 2005-05-31 Test apparatus and device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005159188A JP4953590B2 (en) 2005-05-31 2005-05-31 Test apparatus and device manufacturing method

Publications (2)

Publication Number Publication Date
JP2006337073A JP2006337073A (en) 2006-12-14
JP4953590B2 true JP4953590B2 (en) 2012-06-13

Family

ID=37557764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159188A Expired - Fee Related JP4953590B2 (en) 2005-05-31 2005-05-31 Test apparatus and device manufacturing method

Country Status (1)

Country Link
JP (1) JP4953590B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293196B1 (en) 2005-10-27 2012-10-23 ADA-ES, Inc. Additives for mercury oxidation in coal-fired power plants
US8372362B2 (en) 2010-02-04 2013-02-12 ADA-ES, Inc. Method and system for controlling mercury emissions from coal-fired thermal processes
US8383071B2 (en) 2010-03-10 2013-02-26 Ada Environmental Solutions, Llc Process for dilute phase injection of dry alkaline materials
US8496894B2 (en) 2010-02-04 2013-07-30 ADA-ES, Inc. Method and system for controlling mercury emissions from coal-fired thermal processes
US8524179B2 (en) 2010-10-25 2013-09-03 ADA-ES, Inc. Hot-side method and system
US8784757B2 (en) 2010-03-10 2014-07-22 ADA-ES, Inc. Air treatment process for dilute phase injection of dry alkaline materials
US11179673B2 (en) 2003-04-23 2021-11-23 Midwwest Energy Emission Corp. Sorbents for the oxidation and removal of mercury

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62187258A (en) * 1986-02-14 1987-08-15 Sumitomo Bakelite Co Ltd Inspecting method for circuit board
JP3169950B2 (en) * 1989-04-28 2001-05-28 株式会社東芝 Surface potential measuring device
JP2763793B2 (en) * 1989-07-15 1998-06-11 富士通株式会社 Printed wiring board inspection equipment
JPH09243692A (en) * 1996-03-13 1997-09-19 Mitsubishi Electric Corp Static electricity distribution measuring system and method
JP2000304827A (en) * 1999-04-23 2000-11-02 Matsushita Electric Works Ltd Non-contact continuity testing method device
JP2001296326A (en) * 2000-04-18 2001-10-26 Odp:Kk Method and apparatus for inspection of defect
JP2002043721A (en) * 2000-07-28 2002-02-08 Sadao Goto Method and device for inspecting printed wiring board
JP2003035737A (en) * 2001-07-19 2003-02-07 E Machine Kk Printed circuit board checking apparatus
JP2003215190A (en) * 2001-11-16 2003-07-30 Hioki Ee Corp Short-circuit detector
JP2005083800A (en) * 2003-09-05 2005-03-31 Hitachi Ltd Flaw inspection method and flaw inspection device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11179673B2 (en) 2003-04-23 2021-11-23 Midwwest Energy Emission Corp. Sorbents for the oxidation and removal of mercury
US8293196B1 (en) 2005-10-27 2012-10-23 ADA-ES, Inc. Additives for mercury oxidation in coal-fired power plants
US8372362B2 (en) 2010-02-04 2013-02-12 ADA-ES, Inc. Method and system for controlling mercury emissions from coal-fired thermal processes
US8496894B2 (en) 2010-02-04 2013-07-30 ADA-ES, Inc. Method and system for controlling mercury emissions from coal-fired thermal processes
US8383071B2 (en) 2010-03-10 2013-02-26 Ada Environmental Solutions, Llc Process for dilute phase injection of dry alkaline materials
US8784757B2 (en) 2010-03-10 2014-07-22 ADA-ES, Inc. Air treatment process for dilute phase injection of dry alkaline materials
US8524179B2 (en) 2010-10-25 2013-09-03 ADA-ES, Inc. Hot-side method and system

Also Published As

Publication number Publication date
JP2006337073A (en) 2006-12-14

Similar Documents

Publication Publication Date Title
JP4953590B2 (en) Test apparatus and device manufacturing method
US7640138B2 (en) Interconnection pattern inspection method, manufacturing method of semiconductor device and inspection apparatus
JP3877952B2 (en) Device inspection apparatus and inspection method
US20060202119A1 (en) Semiconductor device tester
CN104425302B (en) The defect inspection method and device of semiconductor devices
KR101654825B1 (en) Method for Inspecting Compact Parts Formed on Substrate in Defect Inspection
US20110012613A1 (en) Failure Detection Method and Failure Detection Apparatus
KR100657789B1 (en) Method of inspecting a leakage current characteristic of a dielectric layer and apparatus for performing the same
JP4767650B2 (en) Semiconductor device inspection equipment
US8034641B2 (en) Method for inspection of defects on a substrate
JP4728361B2 (en) Substrate inspection apparatus and substrate inspection method using charged particle beam
JP5007925B2 (en) Electron beam scanning method in TFT array inspection
US7525089B2 (en) Method of measuring a critical dimension of a semiconductor device and a related apparatus
JP4147233B2 (en) Electron beam equipment
JP4130901B2 (en) Standard wafer for semiconductor inspection, semiconductor inspection method and semiconductor inspection apparatus
JP2008041757A (en) Device and method for semiconductor inspection
JP3859446B2 (en) Semiconductor substrate inspection apparatus and semiconductor substrate inspection method
US11017525B2 (en) Semiconductor pattern detecting apparatus
JP5408540B2 (en) TFT array inspection method and TFT array inspection apparatus
JP2010192521A (en) Method of manufacturing semiconductor device, and teg element
JP4876001B2 (en) Semiconductor device evaluation method and semiconductor device evaluation apparatus
Fang et al. Novel Localization Approaches in Metal-Insulator-Metal Structure Failure Analysis
Noguchi et al. Study for a defect detection system with capacitance on the printed wiring board
JP2011247603A (en) Sample inspection method and inspection device using charged particle line and defect review device
JPH06331681A (en) Substrate inspection equipment and method for inspecting substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees