JP4882256B2 - Thin film transistor - Google Patents
Thin film transistor Download PDFInfo
- Publication number
- JP4882256B2 JP4882256B2 JP2005097093A JP2005097093A JP4882256B2 JP 4882256 B2 JP4882256 B2 JP 4882256B2 JP 2005097093 A JP2005097093 A JP 2005097093A JP 2005097093 A JP2005097093 A JP 2005097093A JP 4882256 B2 JP4882256 B2 JP 4882256B2
- Authority
- JP
- Japan
- Prior art keywords
- refractive index
- layer
- gate insulating
- insulating layer
- high refractive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタに関する。 The present invention relates to a thin film transistor.
近年、フレキシブル化、軽量化、低コスト化などの観点から、有機EL、電子ペーパ及びRFIDタグ等の薄型化された電子機器が多用されるようになってきている。
これらの電子機器には従来と同様に電子回路が設けられており、この電子回路は主にトランジスタで形成されている。
現在のシリコン等の無機半導体材料を使用したトランジスタの製造には、真空蒸着、不純物のドーピング、パターン形成のためのフォトリソグラフ、エッチングなどの多くの真空系、それも真空度を厳密に調整する真空系が必要であり、装置コスト及びランニングコストにより、トランジスタの製造コストが非常に高くなり、上記電子機器の価格も上昇することになる。
In recent years, thinned electronic devices such as organic EL, electronic paper, and RFID tags have been frequently used from the viewpoint of flexibility, weight reduction, and cost reduction.
These electronic devices are provided with an electronic circuit as in the prior art, and the electronic circuit is mainly formed of transistors.
In the manufacture of transistors using inorganic semiconductor materials such as silicon, many vacuum systems such as vacuum deposition, impurity doping, photolithography for pattern formation, etching, etc., also vacuum that strictly adjusts the degree of vacuum. The system is necessary, and the manufacturing cost of the transistor becomes very high due to the device cost and the running cost, and the price of the electronic device is also increased.
そのため、電子ペーパやRFIDタグなどを低価格で製造するためには、電子回路を形成するトランジスタを安価に、大量にフレキシブル基材上に形成することが必要である。
この方法として、有機トランジスタ、特に印刷法を用いて形成した有機トランジスタが、安価にフレキシブル基材上に形成する製造方法として用いられている(例えば、非特許文献1参照)。
すなわち、印刷法を用いることにより、低温でのトランジスタ形成が可能であるため、フレキシブル基材として樹脂フィルムを使用でき、半導体が有機物であり、これを溶媒に溶解した溶液を印刷インキと同様に印刷することができ、高価な装置を用いる必要がなくなる。
As this method, an organic transistor, in particular, an organic transistor formed using a printing method is used as a manufacturing method for forming on a flexible substrate at a low cost (see, for example, Non-Patent Document 1).
In other words, by using a printing method, transistors can be formed at low temperatures, so a resin film can be used as a flexible substrate, and a semiconductor is an organic substance, and a solution in which this is dissolved in a solvent is printed in the same way as printing ink. This eliminates the need for expensive equipment.
しかしながら、上述した有機トランジスタは、活性層等に用いられる有機半導体が光により変化しやすいため、素子形成後のトランジスタ特性が不安定化するという問題がある。
本発明は、このような事情に鑑みてなされたものであり、光による特性変化が少ない、耐光性に優れた、有機半導体を用いた薄膜トランジスタを提供することを目的とする。
However, the above-described organic transistor has a problem that the transistor characteristics after the element formation becomes unstable because an organic semiconductor used for an active layer or the like is easily changed by light.
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a thin film transistor using an organic semiconductor that has a small change in characteristics due to light and is excellent in light resistance.
請求項1記載の発明は、薄膜トランジスタであって、半導体層と、該半導体層上部に形成されたゲート絶縁膜と、該絶縁膜上部に形成されたゲート電極とを有し、前記ゲート絶縁膜が前記半導体層より屈折率の高い材料からなる、光反射特性を有する反射絶縁層であることを特徴とする。
The invention according to
請求項2記載の発明は、薄膜トランジスタであって、半導体層と、該半導体層上部に形成されたゲート絶縁膜と、該絶縁膜上部に形成されたゲート電極とを有し、前記ゲート絶縁膜が前記半導体層より屈折率の高い材料の層及び低い材料の層の組合せからなる、光反射特性を有する反射絶縁層であることを特徴とする。
The invention according to
請求項3記載の発明は、請求項2記載の薄膜トランジスタであって、前記ゲート電極と、半導体層より屈折率の高い材料の層とが隣接していることを特徴とする。 A third aspect of the present invention is the thin film transistor according to the second aspect, wherein the gate electrode and a layer of a material having a higher refractive index than the semiconductor layer are adjacent to each other.
請求項4記載の発明は、請求項1から請求項3のいずれかに記載の薄膜トランジスタであって、前記半導体層より屈折率が高い層の材料が、平均粒径2〜50nmの高屈折率微粒子を含有していることを特徴とする。
The invention according to claim 4 is the thin film transistor according to any one of
請求項5記載の発明は、請求項1から請求項4のいずれかに記載の薄膜トランジスタであって、前記反射絶縁層の光学的膜厚が50nm〜200nmであることを特徴とする。 A fifth aspect of the present invention is the thin film transistor according to any one of the first to fourth aspects, wherein the reflective insulating layer has an optical film thickness of 50 nm to 200 nm.
請求項6記載の発明は、薄膜トランジスタであって、半導体層と、該半導体層上部に形成されたゲート絶縁膜と、該絶縁膜上部に形成されたゲート電極とを有し、前記ゲート絶縁膜がゲート絶縁層と、該ゲート絶縁層より屈折率の高い材料の層からなる、光反射特性を有する反射層とからなることを特徴とする。 The invention according to claim 6 is a thin film transistor comprising a semiconductor layer, a gate insulating film formed on the semiconductor layer, and a gate electrode formed on the insulating film, wherein the gate insulating film is It is characterized by comprising a gate insulating layer and a reflective layer having a light reflection characteristic, which is made of a material having a higher refractive index than that of the gate insulating layer.
請求項7記載の発明は、薄膜トランジスタであって、半導体層と、該半導体層上部に形成されたゲート絶縁膜と、該絶縁膜上部に形成されたゲート電極とを有し、前記ゲート絶縁膜がゲート絶縁層と、該ゲート絶縁層より屈折率の高い材料の層及び低い材料の層の組合せからなる、光反射特性を有する反射層とからなることを特徴とする。 The invention according to claim 7 is a thin film transistor comprising a semiconductor layer, a gate insulating film formed on the semiconductor layer, and a gate electrode formed on the insulating film, wherein the gate insulating film is It is characterized by comprising a gate insulating layer and a reflective layer having a light reflection characteristic, which is a combination of a material layer having a higher refractive index and a material layer having a lower refractive index than the gate insulating layer.
請求項8記載の発明は、請求項7記載の薄膜トランジスタであって、前記ゲート電極と、ゲート絶縁層より屈折率の高い材料の層とが隣接していることを特徴とする。 The invention described in claim 8 is the thin film transistor according to claim 7, characterized in that the gate electrode and a layer of a material having a higher refractive index than the gate insulating layer are adjacent to each other.
請求項9記載の発明は、請求項6から請求項8のいずれかに記載の薄膜トランジスタであって、前記ゲート絶縁層より屈折率の高い層の材料が平均粒径2〜50nmの高屈折率微粒子を含有していることを特徴とする。 A ninth aspect of the invention is the thin film transistor according to any one of the sixth to eighth aspects, wherein the material of the layer having a higher refractive index than the gate insulating layer is a high refractive index fine particle having an average particle diameter of 2 to 50 nm. It is characterized by containing.
請求項10記載の発明は、請求項6から請求項9のいずれかに記載の薄膜トランジスタであって、前記反射層の光学的膜厚が50nm〜200nmであることを特徴とする。 A tenth aspect of the present invention is the thin film transistor according to any one of the sixth to ninth aspects, wherein an optical film thickness of the reflective layer is 50 nm to 200 nm.
請求項11記載の発明は、請求項1から請求項10のいずれかに記載の薄膜トランジスタであって、前記半導体層が有機半導体からなることを特徴とする。
請求項12記載の発明は、請求項1から請求項10のいずれかに記載の薄膜トランジスタであって、前記半導体層が酸化物半導体からなることを特徴とする。
An eleventh aspect of the present invention is the thin film transistor according to any one of the first to tenth aspects, wherein the semiconductor layer is made of an organic semiconductor.
The invention according to claim 12 is the thin film transistor according to any one of
以上説明したように、本発明によれば、ゲート絶縁膜を半導体層より屈折率が高い層、または半導体層より屈折率が高い層と低い層との組合せからなる反射絶縁層とし、ゲート電極を該半導体層より屈折率が高い層に隣接させることにより、光学多層膜構造を形成し、入射光を反射絶縁層により反射させることにより、半導体層へ到達する光量を低減させ、半導体層の劣化を抑制することで、薄膜トランジスタの耐光性を向上させることができる。 As described above, according to the present invention, the gate insulating film is a reflective insulating layer composed of a layer having a higher refractive index than the semiconductor layer, or a combination of a layer having a higher refractive index than the semiconductor layer and a lower layer. Adjacent to a layer having a higher refractive index than that of the semiconductor layer, an optical multilayer structure is formed, and incident light is reflected by the reflective insulating layer, thereby reducing the amount of light reaching the semiconductor layer and degrading the semiconductor layer. By suppressing the light resistance, the light resistance of the thin film transistor can be improved.
また、本発明によれば、ゲート絶縁膜をゲート絶縁層と、該ゲート絶縁層より屈折率の高い層、またはゲート絶縁層と該ゲート絶縁層より屈折率が高い層と低い層との組合せからなる反射層とし、ゲート電極を該ゲート絶縁層より屈折率が高い層に隣接させることにより、光学多層膜構造を形成し、入射光を反射絶縁層により反射させることにより、半導体層へ到達する光量を低減させ、半導体層の劣化を抑制することで、薄膜トランジスタの耐光性を向上させることができる。 Further, according to the present invention, the gate insulating film is composed of a gate insulating layer and a layer having a higher refractive index than the gate insulating layer, or a combination of a gate insulating layer, a layer having a higher refractive index than the gate insulating layer, and a layer having a lower refractive index. The light quantity reaching the semiconductor layer by forming an optical multilayer film structure by making the gate electrode adjacent to a layer having a higher refractive index than the gate insulating layer, and reflecting incident light by the reflective insulating layer The light resistance of the thin film transistor can be improved by reducing the degradation and suppressing the deterioration of the semiconductor layer.
本発明の薄膜トランジスタは、ゲート絶縁膜を半導体層より高い屈折率を有する材料で形成するか、またゲート絶縁膜を半導体層より高い屈折率を有する材料の層と低い屈折率を有する材料の層とで形成し、このとき高い屈折率を有する層をゲート電極と隣接させ(高い屈折率を有する層の上部にゲート絶縁膜を形成させ)、光学多層膜構造を形成して、入射光を反射させる反射絶縁層を形成している。
また、本発明の薄膜トランジスタは、ゲート絶縁膜を、ゲート絶縁層とこのゲート絶縁層より高い屈折率を有する材料で形成するか、またゲート絶縁層とこのゲート絶縁層より高い屈折率を有する材料の層と低い屈折率を有する材料の層との組合せとで形成し、このときゲート絶縁層より高い屈折率を有する層をゲート電極と隣接させ(高い屈折率を有する層の上部にゲート電極を形成させ)、光学多層膜構造を形成して、入射光を反射させる反射絶縁層を形成している。
In the thin film transistor of the present invention, the gate insulating film is formed of a material having a higher refractive index than the semiconductor layer, or the gate insulating film is formed of a material layer having a higher refractive index than that of the semiconductor layer and a layer of a material having a lower refractive index. In this case, a layer having a high refractive index is adjacent to the gate electrode (a gate insulating film is formed on the layer having a high refractive index), and an optical multilayer structure is formed to reflect incident light. A reflective insulating layer is formed.
In the thin film transistor of the present invention, the gate insulating film is formed of a gate insulating layer and a material having a higher refractive index than the gate insulating layer, or the gate insulating layer and a material having a higher refractive index than the gate insulating layer. Formed by combining a layer and a layer of a material having a low refractive index, and a layer having a higher refractive index than that of the gate insulating layer is adjacent to the gate electrode (the gate electrode is formed above the layer having a high refractive index). In other words, an optical multilayer structure is formed to form a reflective insulating layer that reflects incident light.
以下に発明の一実施形態として、スタガー型TFTに対応させた場合について説明するが、この構造に限定されるものではなく、他のゲート電極、ゲート絶縁層、半導体層の層構造を有した薄膜トランジスタであれば、ゲート電極から半導体層方向に入射する光に対し、半導体層の耐光性を向上させる場合に有効である。
図1に示すスタガー型薄膜トランジスタは、基材1上にソース・ドレイン電極2、半導体層3、ゲート絶縁膜4、ゲート電極5が順次形成された構造である。
In the following, as an embodiment of the present invention, a case where a staggered TFT is used will be described. However, the present invention is not limited to this structure, and a thin film transistor having a layer structure of another gate electrode, a gate insulating layer, and a semiconductor layer. If so, it is effective in improving the light resistance of the semiconductor layer against light incident from the gate electrode toward the semiconductor layer.
The staggered thin film transistor shown in FIG. 1 has a structure in which a source /
上記ゲート絶縁膜4は、半導体層3より屈折率が高い層(高屈折率層)と、半導体層3より屈折率が低い層(低屈折率層)が、半導体層3上部において、高屈折率層41、低屈折率層42、高屈折率層43の順に形成された積層体であり、光学多層膜構造の反射絶縁層を形成している。
ここで、ゲート電極5は、上記高屈折率層43が形成された後、この高屈折率層43の上部に形成され、高屈折率層43に隣接している。
また、ゲート絶縁膜4は、図2に示すように、半導体層3より屈折率の高い材料を用いて単層として形成することにより、ゲート電極5に隣接していることで反射絶縁層としての機能を有する。
In the gate insulating film 4, a layer having a higher refractive index than the semiconductor layer 3 (high refractive index layer) and a layer having a lower refractive index than the semiconductor layer 3 (low refractive index layer) have a high refractive index above the
Here, after the high
Further, as shown in FIG. 2, the gate insulating film 4 is formed as a single layer using a material having a higher refractive index than that of the
さらに、他の構成として、図3に示すように、ゲート絶縁膜4を、ゲート絶縁層44と、このゲート絶縁層44より屈折率の高い材料の高屈折率層45で形成させ、光学多層膜構造の反射層を形成してもよい。
このとき、半導体層3上部にゲート絶縁層44を設け、このゲート絶縁層44の上部に高屈折率層45を設け、この高屈折率層45の上部にゲート電極5を設け、ゲート電極5と高屈折率層45とが隣接するように構成する。
Furthermore, as another configuration, as shown in FIG. 3, the gate insulating film 4 is formed of a
At this time, a
また、他の構成として、図4に示すように、ゲート絶縁膜4を、ゲート絶縁層44と、このゲート絶縁層44より屈折率の高い材料の高屈折率層46と、ゲート絶縁層44より屈折率の低い材料の低屈折率層47と、ゲート絶縁層44より屈折率の高い材料の高屈折率層48とで形成させ、光学多層膜構造の反射層を形成してもよい。
このとき、半導体層3上部にゲート絶縁層44を設け、このゲート絶縁層44の上部に高屈折率層46を設け、この高屈折率層46の上部に低屈折率層47を設け、この低屈折率層47上部に高屈折率層48を設け、この高屈折率層48上部にゲート電極5を設け、ゲート電極5と高屈折率層48とが隣接するように構成する。
As another configuration, as shown in FIG. 4, the gate insulating film 4 includes a
At this time, the
上述した各薄膜トランジスタにおいて、上記基材1は特に限定されるものではないが、各種ガラス基板、または、所定の機械的剛性を有する公知のプラスチックフィルムやプラスチックシートより、耐熱性や可撓性などの観点から、適宜選択して用いることができる。
具体的には、ガラス基板としてはソーダライムガラス、石英やシリコンウエハなどであり、プラスチックフィルムやプラスチックシートとしてはポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリプロピレン、シクロオレフィンポリマー、ポリイミド、ポリエ-テルスルホン(PES)、ポリメチルメタクリレート(PMMA)、ポリカーボネート、ポリアリルレートなどを使用することができる。
In each of the thin film transistors described above, the
Specifically, the glass substrate is soda lime glass, quartz or silicon wafer, and the plastic film or plastic sheet is polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polypropylene, cycloolefin polymer, polyimide, polyester. -Tellsulfone (PES), polymethyl methacrylate (PMMA), polycarbonate, polyallylate and the like can be used.
また、ソース・ドレイン電極2は、例えば導電性インクを、上記基板1上面にスクリーン印刷した後、必要に応じて熱処理を行って形成したり、銅箔を貼った銅貼り基板のパターニングにより形成することができる。
さらに、ソース・ドレイン電極2は、基板1上面に対して、真空蒸着、スパッタ、CVD(化学気相成長)などの気相成長法や、凸版印刷、凹版(グラビア)印刷、平版印刷、インクジェット等のその他の印刷法により形成してもよい。
ここで、ソース・ドレイン電極2の導電材料としては、Ni、Al、Cu、Ag、Auなどの金属材料、あるいはNi、Al、Cu、Ag、Au、カーボン等の微粉体、ならびにAg、Cu、Au等のナノ粒子や有機Ag化合物等の導電材を含有する各種導電性ペースト、さらに導電性インク等の公知の材料を用いることができる。
The source /
Further, the source /
Here, as the conductive material of the source /
半導体層3は、各種公知の半導体材料で形成可能であり、有機系材料としては、例えば、ベンタセン、ポリチオフェン、ポリアリルアミン、フルオレンビオチオフェン共重合体などが挙げられる。本発明によれば有機系半導体の光劣化が特に効果的に抑制されるが、無機系半導体でも程度の差はあるが有効である。無機系半導体としては、カーボンナノチューブやフラーレンなどの炭素化合物、InGaZnO系、InGaO系、ZnGaO系、InZnO系、ZnO、SnO2などの酸化物材料、さらにセレン化カドミウムなどの金属カルコゲナイド化合物が挙げられる。
また、半導体層3は、各種公知の方法で形成可能であり、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、スパッタやレーザアブレーション、有機金属化学気相成長等真空蒸着などから材料に応じ適宜選択して用いる。
The
The
以下、図1の構造を参照して説明する。
ゲート絶縁膜4は、高屈折率層41、低屈折率層42、高屈折率層43からなる3層積層体とした。
また、ゲート絶縁膜4は、低屈折率層及び高屈折率層の積層数が図1の場合に限定されるものではなく、積層体として高屈折率層を少なくとも含んでおり(高屈折率層が1層のみの単層も含まれる)、高屈折率層41(43)と低屈折率層42とが交互に積層されて設けられている。
このゲート絶縁膜4の光学多層膜構造により、外部からの入射光の干渉が生じ、反射させることで、ゲート電極5側から透過する入射光の光量を、半導体層3に到達する際に減少させることができ、外部からの入射光による半導体層3の特性の劣化を抑制することができる。
Hereinafter, description will be made with reference to the structure of FIG.
The gate insulating film 4 is a three-layered structure including a high
Further, the gate insulating film 4 is not limited to the number of layers of the low refractive index layer and the high refractive index layer shown in FIG. 1, and includes at least a high refractive index layer as a stacked body (high refractive index layer). Includes a single layer of only one layer), a high refractive index layer 41 (43) and a low
The optical multilayer film structure of the gate insulating film 4 causes interference of incident light from the outside, and reflects it to reduce the amount of incident light transmitted from the
上記ゲート絶縁膜4の形成に用いる高屈折率層及び低屈折率層は、公知の材料を用い、各材料に対応したプロセスにより形成可能である。
ここで、高屈折率層41、43には、例えば、二酸化チタン、二酸化ジルコニウム、二酸化セリウム、酸化インジウム、酸化タンタル、酸化亜鉛などを用いることができる。
また、低屈折率層42には、例えば、二酸化ケイ素や、フッ化マグネシウム、フッ化カルシウムなどが用いられる。
これらの成膜方法は、特に限定されるものではなく、スピンコート、ダイコートなどのウェットプロセス、あるいは、スパッタリング法、真空蒸着、CVD法などのドライプロセスなどを用いることができる。
The high refractive index layer and the low refractive index layer used for forming the gate insulating film 4 can be formed by a process corresponding to each material using a known material.
Here, for the high refractive index layers 41 and 43, for example, titanium dioxide, zirconium dioxide, cerium dioxide, indium oxide, tantalum oxide, zinc oxide, or the like can be used.
For the low
These film forming methods are not particularly limited, and wet processes such as spin coating and die coating, or dry processes such as sputtering, vacuum deposition, and CVD can be used.
上述したウェットプロセスにおいて、低屈折率層42を形成する塗布液は、特に限定されるものではないが、各種可溶性フッ素樹脂やケイ素アルコキシドおよびその加水分解物を用いることができる。
また、上記塗布液に対して、より低屈折率層42の屈折率を低下させるために、酸化ケイ素、フッ化マグネシウム等の低屈折率粒子を加えてもよい。
一方、高屈折率層41、43を形成する塗布液は、屈折率を十分高くするために、平均粒子径が2〜50nmの高屈折率粒子(高屈折率微粒子)を含有することが好ましい。
In the wet process described above, the coating liquid for forming the low
Moreover, in order to lower the refractive index of the low
On the other hand, the coating liquid for forming the high refractive index layers 41 and 43 preferably contains high refractive index particles (high refractive index fine particles) having an average particle diameter of 2 to 50 nm in order to sufficiently increase the refractive index.
ここで、高屈折率層41、43の屈折率を高めることにより、半導体層3に到達する外部からの入射光の透過量を効果的に減らすことができる。
高屈折率層を形成する塗布液に含有させる高屈折率粒子としては、二酸化チタン、二酸化ジルコニウム、二酸化セリウム、酸化インジウム、酸化タンタルなどが挙げられる。
また、平均粒子径が2nm以下の上記高屈折率粒子は、結晶性が低く、屈折率も層全体の屈折率を向上させるほど高くなく、形成される高屈折率層の屈折率を十分に高くすることができない。
一方、平均粒子径が50nm以上の高屈折率粒子は、絶縁性の低下や表面凹凸による薄膜トランジスタの性能への悪影響が問題となる。
Here, by increasing the refractive indexes of the high refractive index layers 41 and 43, the amount of incident light transmitted from the outside reaching the
Examples of the high refractive index particles contained in the coating solution for forming the high refractive index layer include titanium dioxide, zirconium dioxide, cerium dioxide, indium oxide, and tantalum oxide.
The high refractive index particles having an average particle diameter of 2 nm or less have low crystallinity and the refractive index is not so high as to improve the refractive index of the entire layer, and the refractive index of the formed high refractive index layer is sufficiently high. Can not do it.
On the other hand, high refractive index particles having an average particle diameter of 50 nm or more are problematic in that the insulating properties are deteriorated and the adverse effect on the performance of the thin film transistor due to surface irregularities.
上記各種塗布液は必要に応じてバインダ成分を含み、このバインダとしては、ポリエステル/メラミン樹脂ペースト、ポリメチルメタクリレート、ポリ塩化ビニル、ポリビニルアルコール、ポリビニルフェノール、ポリスチレン、シアノエチルプルランなどの有機系材料や、ケイ素、アルミニウム、チタンなどの各種金属アルコキシドおよびそれらの加水分解物からなる無機系材料から適宜選択して用いることができる。 The various coating liquids contain a binder component as necessary, and as this binder, organic materials such as polyester / melamine resin paste, polymethyl methacrylate, polyvinyl chloride, polyvinyl alcohol, polyvinyl phenol, polystyrene, cyanoethyl pullulan, Various metal alkoxides such as silicon, aluminum, and titanium, and inorganic materials composed of hydrolysates thereof can be appropriately selected and used.
高屈折率層41、43および低屈折率層42の光学的膜厚は、各々50〜200nmとするのが望ましい。
膜厚をこの範囲とすることにより、光透過スペクトルにおいて、概ね200〜800nmに光透過率の極小が現れる。
すなわち、半導体層3の光劣化の原因となる紫外可視域の光透過率を、特に減少させることができる。
The optical film thicknesses of the high refractive index layers 41 and 43 and the low
By setting the film thickness within this range, a minimum light transmittance appears at approximately 200 to 800 nm in the light transmission spectrum.
That is, it is possible to particularly reduce the light transmittance in the ultraviolet-visible region that causes the light degradation of the
特に、高屈折率層41、43および低屈折率層42の光学的膜厚を、各々50〜200nmとすることにより、半導体層3として耐光性の低い有機半導体材料を用いる場合、光劣化の抑制効果が大きい。
ここで、光学的膜厚が50nm以下の場合、光透過スペクトルに極小が現れる波長が短くなりすぎ、紫外可光域の透過率を効果的に減ずることができない。
一方、光学的膜厚が200nm以上の場合、所定の膜厚範囲において紫外可視域の透過率を減少させることもあるが、多層膜としてゲート絶縁膜4が厚くなりすぎ、ゲート電極5に印加する駆動電圧が高くなるため好ましくない。
In particular, when the optical film thicknesses of the high refractive index layers 41 and 43 and the low
Here, when the optical film thickness is 50 nm or less, the wavelength at which the minimum appears in the light transmission spectrum becomes too short, and the transmittance in the ultraviolet light region cannot be effectively reduced.
On the other hand, when the optical film thickness is 200 nm or more, the transmittance in the ultraviolet-visible region may be reduced in a predetermined film thickness range, but the gate insulating film 4 becomes too thick as a multilayer film and is applied to the
さらに、ゲート絶縁膜4の層数は、限定されるものではないが、多くするに従い光干渉による透過率の減少が大きくなるメリットがあるが、上述したように、多くすることにより、ゲート絶縁膜4が厚くなり、ゲート電極5に印加する駆動電圧が高くなるため、駆動電圧に対応して、各屈折率層の膜厚と層数との設計には注意が必要である。
ゲート電極5は、ソース・ドレイン電極2と同様に、各種電極材料を各種ドライプロセスや各種印刷法で高屈折率層上にパターニングすることにより形成される。
Further, the number of layers of the gate insulating film 4 is not limited, but there is a merit that the decrease in transmittance due to optical interference increases as the number increases. Since 4 becomes thicker and the drive voltage applied to the
Similarly to the source /
また、本発明は、プレーナー型の薄膜トランジスタにも同様に適用可能である。
本発明のプレーナー型の薄膜トランジスタは、図5に示すように、基材1上にゲート電極5のパターンを設け、この上部にゲート絶縁膜4を設け、半導体層3を設け、半導体層3上部にソース・ドレイン電極2が順次形成された構造であるが、ゲート絶縁膜4を上述した構成とすることにより、ゲート電極5側からの入射光が、半導体層3に到達する際、この光透過量を低下させることができる。
The present invention is also applicable to a planar type thin film transistor.
As shown in FIG. 5, the planar type thin film transistor of the present invention is provided with a pattern of a
<本発明の実施形態による薄膜トランジスタの作製例>
図1に示したスタガー型薄膜トランジスタを、以下(1)〜(5)の手順で作製した。
(1)ソース・ドレイン電極2の形成
基材1であるガラス基板上において、ソース・ドレイン電極2のパターン形状に、Agをマスク蒸着して、ソース・ドレイン電極2を、例えば、50nmの厚さ、20μmの間隔を有して形成した。
(2)半導体層3の形成
ポリ(3-ヘキシルチオフェン)溶液を、上記ソース・ドレイン電極2のパターンが形成された基材1上にスピンコートした後、このポリ溶液を乾燥させることにより、半導体層3を、0.5μmの厚さに形成した。ここで、半導体層3の屈折率は、反射率より見積もった結果、約1.6と求められた。
<Example of Fabrication of Thin Film Transistor According to an Embodiment of the Present Invention>
The staggered thin film transistor shown in FIG. 1 was produced by the following procedures (1) to (5).
(1) Formation of Source /
(2) Formation of Semiconductor Layer 3 A poly (3-hexylthiophene) solution is spin-coated on the
(3)ゲート絶縁層4の形成
a.高屈折率層(41、43)形成用塗布液の調製
イソプロパノール分散酸化チタン粒子(高屈折率成分)、ヂタニウムテトラブトキシド(バインダ成分)、トルエンスルホン酸(加水分解用触媒)、イソプロパノール(溶剤)を混合し塗布液を、高屈折塗布液として調製した。
なお、上記高屈折塗布液において、酸化チタン粒子とバインダ中のチタンとのモル比は、酸化チタン/バインダ=8/2であり、固形分濃度は酸化チタン換算で3wt%とした。上記高屈折塗布液より形成される高屈折率層41及び43の屈折率は、反射率より見積もった結果、約1.95と求められた。
(3) Formation of gate insulating layer 4 a. Preparation of coating solution for forming high refractive index layer (41, 43) Isopropanol-dispersed titanium oxide particles (high refractive index component), titanium tetrabutoxide (binder component), toluenesulfonic acid (hydrolysis catalyst), isopropanol (solvent) ) Were mixed to prepare a coating solution as a highly refractive coating solution.
In the high refractive coating solution, the molar ratio of titanium oxide particles to titanium in the binder was titanium oxide / binder = 8/2, and the solid content concentration was 3 wt% in terms of titanium oxide. The refractive index of the high refractive index layers 41 and 43 formed from the high refractive coating liquid was determined to be about 1.95 as a result of estimation from the reflectance.
b.低屈折率層(42)形成用塗布液の調製
テトラメトキシシラン/トリデカフルオロトリメトキシシラン/0.1N塩酸を、9/1/30のモル比で混合し、加水分解させた後、イソプロパノールで希釈し、塗布液を低屈折塗布液として調製した。
上記低屈折塗布液の固形分濃度は、二酸化ケイ素換算で3wt%とした。
上記低屈折塗布液より形成される低屈折率層42の屈折率は、反射率より見積もった結果、約1.35と求められた。
b. Preparation of coating solution for forming low refractive index layer (42) Tetramethoxysilane / tridecafluorotrimethoxysilane / 0.1N hydrochloric acid was mixed at a molar ratio of 9/1/30, hydrolyzed, and then isopropanol. It diluted and prepared the coating liquid as a low refractive coating liquid.
The solid content concentration of the low refractive coating solution was 3 wt% in terms of silicon dioxide.
The refractive index of the low
c.ゲート絶縁膜4の成膜
上記半導体層3上において、高屈折率層41として高屈折塗布液を塗布乾燥させた後、低屈折率層42として低屈折塗布液を塗布乾燥させ、高屈折率層43として再び高屈折塗布液を塗布乾燥させ、高屈折率層41、低屈折率層42、高屈折率層43の3層(多層)膜として、ゲート絶縁膜4の成膜を行った。
ここで、上記塗布はスピンコートで行い、乾燥条件は各層それぞれ150℃で10分放置した。
また、高屈折率層41、43及び低屈折率層42の光学的膜厚は、それぞれ約80nmとなるように形成した。
c. Formation of Gate Insulating Film 4 On the
Here, the above application was performed by spin coating, and the drying condition was left at 150 ° C. for 10 minutes for each layer.
Further, the optical film thicknesses of the high refractive index layers 41 and 43 and the low
d.ゲート電極5の形成
ゲート電極5の材料として、Ag粒子を含む導電ペーストを、ゲート電極5のパターン形状に上記ゲート絶縁膜4上に、厚さ10μmにてスクリーン印刷後、熱処理して溶媒を揮発させ、ゲート電極5を形成した。
次に、各電極(ソース・ドレイン電極2及びゲート電極5)各々に、所定の金属によりボンディングパッドを設け、薄膜トランジスタ素子とした。
d. Formation of the
Next, each electrode (source /
<本実施形態と従来とのトランジスタ構成における光耐性の比較>
従来の薄膜トランジスタ構成として、ゲート絶縁膜を、屈折率が1.6にて、光学的膜厚が240nmの薄膜とした以外、全て本発明の実施形態と同様の手順で、トップゲート型薄膜トランジスタを作製した。
なお、従来の構成に用いたゲート絶縁層形成用の塗布液は、上記高屈折塗布液の処方において、酸化チタン/バインダ=0/10とした組成である。
<Comparison of light resistance in transistor configuration between this embodiment and conventional one>
A top gate type thin film transistor is manufactured in the same procedure as the embodiment of the present invention except that the gate insulating film is a thin film having a refractive index of 1.6 and an optical film thickness of 240 nm as a conventional thin film transistor configuration. did.
The coating liquid for forming the gate insulating layer used in the conventional structure has a composition in which titanium oxide / binder = 0/10 in the formulation of the high refractive coating liquid.
評価結果方法として、本実施形態及び従来例で作製した素子構成において、各電極(ソース・ドレイン電極2及びゲート電極5)及びボンディングパッドを設けない構成、すなわち、基材1/半導体層3/ゲート絶縁層4からなる素子を作製し、分光光度計を用いて、光透過率を測定した。透過率測定においては、ゲート絶縁膜4側から光を入射した。
この光の入射はハンディ紫外線ランプ(波長:365nm、強度:650μW/cm2)を用い、薄膜トランジスタ素子の作製直後に、薄膜トランジスタのゲート電極5側から紫外線を2時間照射した。
As an evaluation result method, in the element configuration produced in this embodiment and the conventional example, each electrode (source /
For the incidence of this light, a handy ultraviolet lamp (wavelength: 365 nm, intensity: 650 μW / cm 2) was used. Immediately after the production of the thin film transistor element, ultraviolet light was irradiated for 2 hours from the
そして、紫外線を照射した素子のI-V相関のゲート電圧依存性よりオン/オフ(On/Off)比を測定評価し、素子作製直後に暗所に2時間保管した場合と比較し、比較結果を図6に評価テーブルとして示す。
評価テーブルを参照すると、ゲート絶縁層4を光学多層膜とすることにより、紫外線照射によるオン/オフ比の変化が小さくなり、耐光性の向上がみられた。
この結果から、紫外線域の波長における光透過率が小さくなり、半導体層3の光劣化が抑制されたことが判る。
Then, the ON / OFF ratio is measured and evaluated based on the gate voltage dependence of the IV correlation of the device irradiated with ultraviolet rays, and compared with the case where it is stored in a dark place for 2 hours immediately after the device is manufactured. Is shown as an evaluation table in FIG.
Referring to the evaluation table, when the gate insulating layer 4 is an optical multilayer film, the change in the on / off ratio due to ultraviolet irradiation is reduced, and the light resistance is improved.
From this result, it can be seen that the light transmittance at a wavelength in the ultraviolet region is reduced, and the light deterioration of the
1…基材
2…ゲート・ソース電極
3…半導体層
4…ゲート絶縁膜
5…ゲート電極
41、43、45、46、48…高屈折率層
42、47…低屈折率層
44…ゲート絶縁層
DESCRIPTION OF
Claims (6)
該半導体層上部に形成されたゲート絶縁膜と、
該絶縁膜上部に形成されたゲート電極と
を有し、
前記ゲート絶縁膜が第1ゲート絶縁層と、該第1ゲート絶縁層の上部に形成され、該第1ゲート絶縁層より屈折率の高い材料からなる第1高屈折率絶縁層との組合せからなる、光反射特性を有する第1反射層の反射絶縁層からなり、
前記第1高屈折率絶縁層が前記半導体層より屈折率の高い材料で形成され、かつ前記第1ゲート絶縁層が前記半導体層より屈折率の低い材料で形成され、前記第1高屈折率絶縁層の上部に前記ゲート電極が形成されていることを特徴とする薄膜トランジスタ。 A semiconductor layer;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the insulating film;
Wherein the gate insulating film is the first gate insulating layer, formed on top of the first gate insulating layer, a combination of a first high refractive index insulating layer made of a material having higher refractive index than said first gate insulating layer , Ri reflective insulating layer Tona of the first reflective layer having a light reflection characteristic,
The first high refractive index insulating layer is formed of a material having a higher refractive index than the semiconductor layer, and the first gate insulating layer is formed of a material having a lower refractive index than the semiconductor layer, and the first high refractive index insulating layer is formed. A thin film transistor , wherein the gate electrode is formed on a layer .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005097093A JP4882256B2 (en) | 2004-12-06 | 2005-03-30 | Thin film transistor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352926 | 2004-12-06 | ||
JP2004352926 | 2004-12-06 | ||
JP2005097093A JP4882256B2 (en) | 2004-12-06 | 2005-03-30 | Thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006190923A JP2006190923A (en) | 2006-07-20 |
JP4882256B2 true JP4882256B2 (en) | 2012-02-22 |
Family
ID=36797831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005097093A Expired - Fee Related JP4882256B2 (en) | 2004-12-06 | 2005-03-30 | Thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4882256B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1970951A3 (en) * | 2007-03-13 | 2009-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5320746B2 (en) * | 2007-03-28 | 2013-10-23 | 凸版印刷株式会社 | Thin film transistor |
JP4626659B2 (en) | 2008-03-13 | 2011-02-09 | ソニー株式会社 | Display device |
KR101563138B1 (en) | 2008-04-25 | 2015-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
WO2009139282A1 (en) * | 2008-05-12 | 2009-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP5590366B2 (en) * | 2008-08-29 | 2014-09-17 | 日立化成株式会社 | Aluminum-containing organic compound solution, field effect transistor, and method for producing field effect transistor |
JP2010156960A (en) | 2008-12-03 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device |
JP2010141142A (en) * | 2008-12-11 | 2010-06-24 | Nippon Hoso Kyokai <Nhk> | Thin film transistor and method of manufacturing the same, and display device |
JP2010141141A (en) * | 2008-12-11 | 2010-06-24 | Nippon Hoso Kyokai <Nhk> | Thin film transistor and method of manufacturing the same, and display device |
US8759820B2 (en) * | 2010-08-20 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2017175022A (en) | 2016-03-24 | 2017-09-28 | 株式会社Joled | Thin film transistor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0262078A (en) * | 1988-08-26 | 1990-03-01 | Fujitsu Ltd | Thin film transistor |
GB0000292D0 (en) * | 2000-01-07 | 2000-03-01 | Koninkl Philips Electronics Nv | Top gate thin-film transistor and method of producing the same |
JP4920836B2 (en) * | 2001-07-30 | 2012-04-18 | シャープ株式会社 | Semiconductor element |
JP2003229562A (en) * | 2002-02-05 | 2003-08-15 | Sony Corp | Semiconductor device, its manufacturing method and semiconductor manufacturing apparatus |
JP4581423B2 (en) * | 2003-03-24 | 2010-11-17 | コニカミノルタホールディングス株式会社 | Thin film transistor element, element sheet and method for manufacturing the same |
JP2004335932A (en) * | 2003-05-12 | 2004-11-25 | Konica Minolta Holdings Inc | Organic thin-film transistor and its manufacturing method |
-
2005
- 2005-03-30 JP JP2005097093A patent/JP4882256B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006190923A (en) | 2006-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4882256B2 (en) | Thin film transistor | |
TW201029020A (en) | Polymeric conductive donor and transfer method | |
US20150008401A1 (en) | Electronic device and method of fabricating the same | |
US20170222168A1 (en) | Thin-film transistor and method of fabricating the same | |
TWI677104B (en) | Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor | |
JP2008004817A (en) | Organic transistor and manufacturing method therefor | |
WO2014084051A1 (en) | Oxide semiconductor element, method for manufacturing oxide semiconductor element, display device and image sensor | |
KR101823358B1 (en) | Method for manufacturing composite substrate and composite substrate manufactured using thereof | |
KR100795811B1 (en) | Polarizer and organic light emitting display apparatus comprising the same | |
JP5853390B2 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE | |
JP2006173532A (en) | Organic transistor and forming method for organic transistor | |
US11302880B2 (en) | Organic thin-film transistors and methods for manufacturing the same and image display devices | |
WO2017208923A1 (en) | Organic thin film transistor and image display device | |
KR100592266B1 (en) | Manufacturing method of organic thin film transistor | |
WO2022181706A1 (en) | Encapsulant for compound having non-stoichiometric composition and method for producing same | |
KR101862760B1 (en) | Method for manufacturing composite substrate and composite substrate manufactured using thereof | |
JP2020088225A (en) | Thin film transistor, image display device, sensor device and manufacturing method of thin film transistor | |
CN114041212A (en) | Transparent electrode structure and electric device comprising same | |
KR101862763B1 (en) | The light transmitting substrate and method for manufacturing the same | |
KR20170111115A (en) | Elcetrode structure including paper substrate, manufacturing method therof, and organic light emitting diode | |
JP2024512522A (en) | Optically transparent multilayer structures for optoelectronic devices | |
JP6041796B2 (en) | Oxide semiconductor element, manufacturing method of oxide semiconductor element, display device, image sensor, and X-ray sensor | |
JP2020031100A (en) | Organic thin film transistor, manufacturing method therefor, and electronic device | |
JP2019096727A (en) | Thin film transistor, manufacturing method of thin film transistor and image display unit | |
JP2017103409A (en) | Organic transistor and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |