JP4878185B2 - データ通信回路および調停方法 - Google Patents

データ通信回路および調停方法 Download PDF

Info

Publication number
JP4878185B2
JP4878185B2 JP2006075018A JP2006075018A JP4878185B2 JP 4878185 B2 JP4878185 B2 JP 4878185B2 JP 2006075018 A JP2006075018 A JP 2006075018A JP 2006075018 A JP2006075018 A JP 2006075018A JP 4878185 B2 JP4878185 B2 JP 4878185B2
Authority
JP
Japan
Prior art keywords
data
statistical information
arbitration
packet
communication circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006075018A
Other languages
English (en)
Other versions
JP2007249816A (ja
Inventor
純一 池田
典之 寺尾
幸治 押切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006075018A priority Critical patent/JP4878185B2/ja
Priority to US11/682,007 priority patent/US7779187B2/en
Priority to DE200760014286 priority patent/DE602007014286D1/de
Priority to EP20070251008 priority patent/EP1835413B1/en
Publication of JP2007249816A publication Critical patent/JP2007249816A/ja
Application granted granted Critical
Publication of JP4878185B2 publication Critical patent/JP4878185B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/52—Queue scheduling by attributing bandwidth to queues
    • H04L47/522—Dynamic queue service slot or variable bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/622—Queue service order
    • H04L47/623—Weighted service order
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/6265—Queue scheduling characterised by scheduling criteria for service slots or service orders past bandwidth allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Description

本発明は、高速シリアルバスにおける１つの仮想チャネルを介して複数の通信のマスタとなるデータを入力し、入力した複数のデータをアービタにてアービトレーションテーブルに従って調停して前記高速シリアルバスに出力するデータ通信回路および調停方法に関する。
一般に、画像データその他のデータを扱うデジタル複写機、複合機（ＭＦＰ）等の情報処理装置では、デバイス間のインタフェースにＰＣＩ等に代表されるパラレル方式のバスが使用されている。しかし、パラレル方式のバスでは、レーシングやスキューなどの問題があり、高速・高画質の画像形成装置に使用するには、転送レートが低い段階にきており、最近では、ＰＣＩバスのようなパラレル方式のインタフェースに代えて、IEEE1394やUSB等の高速シリアルインタフェースの使用が検討されている。例えば、特許文献１によれば、内部インタフェースとして、IEEE1394やUSB等の高速シリアルインタフェースを使用することが提案されている。
このような高速シリアルインタフェース上で画像データとコマンドデータを分離して転送する手法としては、IEEE1394規格やUSB規格で定められたIsochronous転送モードとasynchronous転送モードを利用する方法がある。
しかしながら、Isochronous転送モードとasynchronous転送モードを利用してトラフィックを分離する手法では、複数の画像データがある場合などに、画像データ間での優先順位を設定することが困難である。
また、他の高速シリアルインタフェースとして、ＰＣＩバス方式の後継規格に当るPCI Express（登録商標）なるインタフェースも提案され、実用化の段階にきている（例えば、非特許文献１参照）。このPCI Expressシステムは、概略的には、例えば非特許文献１中の図１等に示されるようなルートコンプレックス−スイッチ（任意階層）−デバイス等のツリー構造（木構造）によるデータ通信網として構成されている。
このようなPCI Express規格によれば、シリアルバスを仮想チャネル（Virtual Channel）単位で時分割に使い分けることで複数トラフィックのパケットデータを伝送する仮想チャネル機能と、仮想チャネル毎にパケットデータを発行する優先度を調停するアービトレーション機能とを有しており、シリアルバスを用いてデータ転送の優先度が異なる複数トラフィックのパケットデータを同時転送させたい場合に、転送レートの調整が可能となっている。
より詳細には、PCI Express規格の仮想チャネルのアービトレーションのアルゴリズムでは、仮想チャネルＶＣ毎に均等な頻度でパケットデータを発行させるラウンドロビン（Round Robin）方式、仮想チャネルＶＣ毎に任意に指定可能なテーブルに従った重み付けされた頻度でパケットデータを発行させるウエイテッドラウンドロビン（Weighted Round Robin）方式、仮想チャネルＶＣ毎に固定の優先順でパケットデータを発行させるストリクト（Strict）方式があり、シリアルバス上に転送するパケットを、トランザクション単位で優先度の調整が可能である。
特開２００１−０１６３８２号公報 "PCI Express 規格の概要"Interface誌、July’2003 里見尚志
ところで、例えばＤＭＡ（Direct Memory Access）転送のように１つの仮想チャネルＶＣに対して複数のデバイスを共有する場合には、PCI Express規格のアービトレーション機能を利用することができないことから、各デバイスにラウンドロビン（Round Robin）やウエイテッドラウンドロビン（Weighted Round Robin）によるアービタを設けるようにしている。
しかしながら、PCI Expressのアーキテクチャを構成するトランザクション層におけるバッファと発生する複数トラフィックの種類によっては、アービタの設定と実際のトラフィックのプライオリティが整合しないケースがある。これは、PCI Expressのアーキテクチャを構成するトランザクション層には送信バッファが存在するため、送信バッファによってアービタにおける調停による効果が失われる可能性があるためである。
本発明は、上記に鑑みてなされたものであって、トランザクション層の送信バッファが介在している場合であっても、アービタの設定と実際のトラフィックのプライオリティの整合性を維持しつつ優先度の調停を行なうことができるデータ通信回路および調停方法を提供することである。
上述した課題を解決し、目的を達成するために、請求項１にかかる発明は、第１のデータを転送する第１の通信チャネルと、第２のデータを転送する第２の通信チャネルとを有するデータ転送手段と、前記データ転送手段によって転送される前記第１のデータおよび前記第２のデータを含む複数のデータをシリアルバスにおける１つの仮想チャネルを介して入力し、入力した該複数のデータをアービトレーションテーブルに従って調停し、調停した該複数のデータを該シリアルバスに出力するアービタと、前記シリアルバスのアーキテクチャを構成するトランザクション層であり前記アービタから出力された前記複数のデータのバッファリングを行うバッファを有する該トランザクション層を経た前記複数のデータが転送されるシリアル通信路に設けられ、該シリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を生成する統計情報生成手段と、前記統計情報生成手段により生成された前記トラフィックの統計情報に基づいて、前記アービタが参照する前記アービトレーションテーブルの重み情報を更新する重み情報更新手段と、を備える。
仮想チャネルは、シリアル通信路を流れるパケットデータを時分割で複数のトラフィックが使いわけることで、仮想的に複数の通信路が存在するように見せる仕組みである。
また、請求項２にかかる発明は、請求項１記載のデータ通信回路において、前記アービトレーションテーブルには、ＷＲＲ（Weighted Round Robin）アルゴリズムの重み情報が格納される。
ＷＲＲ(Weighted Round Robin)アルゴリズムは、複数の入力ポートから入力されたデータを、入力ポート数よりも少ない数の出力ポート（シリアルバスへ出力する際は１つの出力ポートとなる）に出力する際に、各入力ポートからのデータ転送に競合が発生した場合、各ポートごとに設定された重み情報に基づいて、データ転送量の調停を行うアルゴリズムである。
また、請求項３にかかる発明は、請求項１または２記載のデータ通信回路において、前記統計情報生成手段は、前記トランザクション層から出力されるパケットデータに割り当てられているトラフィッククラス毎にパケットデータが発行された回数をカウントして、各トラフィッククラスのカウント値を統計情報とする。
トラフィッククラスは、シリアル通信路を複数のトラフィックが共有してデータ転送を行う際に、トラフィックを識別するためにパケットデータに付加する識別ＩＤである。
また、請求項４にかかる発明は、請求項１または２記載のデータ通信回路において、前記統計情報生成手段は、前記トランザクション層から出力されるデータ転送リクエストパケットのLengthフィールドの値の積算値を算出し、リクエストパケットのデータサイズの比率を統計情報とする。
Lengthフィールドは、データ転送リクエストパケットのヘッダ情報の一部であり、そのリクエストで要求するデータ転送量を示す情報が含まれる領域である。
また、請求項５にかかる発明は、請求項１ないし４のいずれか一記載のデータ通信回路において、前記重み情報更新手段は、前記第１の通信チャネルおよび前記第２の通信チャネルがそれぞれ必要とするデータ転送レートの比率である参照情報と前記統計情報生成手段からの統計情報の比率とを比較して、前記アービトレーションテーブルの値を更新する。
また、請求項６にかかる発明は、請求項１ないし５のいずれか一記載のデータ通信回路において、前記アービタの出力に設けられ、該アービタから出力されるパケットデータ量に基づいてトラフィックの統計情報を生成する第２統計情報生成手段を更に備え、前記重み情報更新手段は、前記第２統計情報生成手段により生成された前記トラフィックの統計情報に基づいて、高プライオリティデバイスが過剰に優先されて、低プライオリティデバイスの通信が妨げられないように、前記アービトレーションテーブルの値を更新する。
また、請求項７にかかる発明は、請求項６記載のデータ通信回路において、前記第２統計情報生成手段は、前記アービタから出力されるパケットデータに割り当てられているトラフィッククラス毎にパケットデータが発行された回数をカウントして、各トラフィッククラスのカウント値を統計情報とする。
また、請求項８にかかる発明は、請求項６記載のデータ通信回路において、前記第２統計情報生成手段は、前記アービタから出力されるデータ転送リクエストパケットのLengthフィールドの値の積算値を算出し、リクエストパケットのデータサイズの比率を統計情報とする。
また、請求項９にかかる発明は、請求項１ないし８のいずれか一記載のデータ通信回路において、前記トランザクション層を経たシリアル通信路上に設けられ、前記トランザクション層におけるPostedリクエストバッファおよびNon-Postedリクエストバッファのそれぞれの空き容量を監視するバッファ監視手段を更に備え、前記重み情報更新手段は、前記バッファ監視手段から入力されたPostedリクエストバッファおよびNon-Postedリクエストバッファのそれぞれの空き容量をもとに、ReadリクエストとWriteリクエストが偏って過剰に発行されてしまわないように、前記アービトレーションテーブルの値を更新する。
Postedリクエストは、リクエストの要求先からの応答が必要なリクエストである。例えば、リクエストに対してデータの応答が発生する、メモリリードリクエストを指す。
Non-Postedリクエストは、リクエストの要求先からの応答が不要なリクエストである。例えば、リクエストとともにデータを送信して要求先からの応答が発生しない、メモリライトリクエストを指す。
また、請求項１０にかかる発明は、請求項１ないし９のいずれか一記載のデータ通信回路において、前記高速シリアルバスは、PCI Express 規格の高速シリアルバスである。
また、請求項１１にかかる発明は、第１のデータを転送する第１の通信チャネルと、第２のデータを転送する第２の通信チャネルとを有するデータ転送工程と、前記データ転送工程によって転送される前記第１のデータおよび前記第２のデータを含む複数のデータをシリアルバスにおける１つの仮想チャネルを介して入力し、入力した該複数のデータをアービトレーションテーブルに従って調停し、調停した該複数のデータを該シリアルバスに出力する調停工程と、前記シリアルバスのアーキテクチャを構成するトランザクション層であり前記調停工程によって出力された前記複数のデータのバッファリングを行うバッファを有する該トランザクション層を経た前記複数のデータが転送されるシリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を生成する統計情報生成工程と、前記統計情報生成工程により生成された前記トラフィックの統計情報に基づいて、前記調停工程によって参照される前記アービトレーションテーブルの重み情報を更新する重み情報更新工程と、を含む。
また、請求項１２にかかる発明は、請求項１１記載の調停方法において、前記アービトレーションテーブルには、ＷＲＲ（Weighted Round Robin）アルゴリズムの重み情報が格納される。
また、請求項１３にかかる発明は、請求項１１または１２記載の調停方法において、前記統計情報生成工程は、前記トランザクション層から出力されるパケットデータに割り当てられているトラフィッククラス毎にパケットデータが発行された回数をカウントして、各トラフィッククラスのカウント値を統計情報とする。
また、請求項１４にかかる発明は、請求項１１または１２記載の調停方法において、前記統計情報生成工程は、前記トランザクション層から出力されるデータ転送リクエストパケットのLengthフィールドの値の積算値を算出し、リクエストパケットのデータサイズの比率を統計情報とする。
また、請求項１５にかかる発明は、請求項１１ないし１４のいずれか一記載の調停方法において、前記重み情報更新工程は、前記第１の通信チャネルおよび前記第２の通信チャネルがそれぞれ必要とするデータ転送レートの比率である参照情報と前記統計情報生成工程からの統計情報の比率とを比較して、前記アービトレーションテーブルの値を更新する。
また、請求項１６にかかる発明は、請求項１１ないし１５のいずれか一記載の調停方法において、前記調停工程により出力されて前記シリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を生成する第２統計情報生成工程を更に含み、前記重み情報更新工程は、前記第２統計情報生成工程により生成された前記トラフィックの統計情報に基づいて、高プライオリティデバイスが過剰に優先されて、低プライオリティデバイスの通信が妨げられないように、前記アービトレーションテーブルの値を更新する。
また、請求項１７にかかる発明は、請求項１６記載の調停方法において、前記第２統計情報生成工程は、前記調停工程により出力されるパケットデータに割り当てられているトラフィッククラス毎にパケットデータが発行された回数をカウントして、各トラフィッククラスのカウント値を統計情報とする。
また、請求項１８にかかる発明は、請求項１６記載の調停方法において、前記第２統計情報生成工程は、前記調停工程により出力されるデータ転送リクエストパケットのLengthフィールドの値の積算値を算出し、リクエストパケットのデータサイズの比率を統計情報とする。
また、請求項１９にかかる発明は、請求項１１ないし１８のいずれか一記載の調停方法において、前記トランザクション層におけるPostedリクエストバッファおよびNon-Postedリクエストバッファのそれぞれの空き容量を監視するバッファ監視工程を更に含み、前記重み情報更新工程は、前記バッファ監視工程から入力されたPostedリクエストバッファおよびNon-Postedリクエストバッファのそれぞれの空き容量をもとに、ReadリクエストとWriteリクエストが偏って過剰に発行されてしまわないように、前記アービトレーションテーブルの値を更新する。
請求項１にかかる発明によれば、高速シリアルバスのアーキテクチャを構成するトランザクション層から出力されたパケットデータをモニタした結果をリアルタイムにフィードバック制御してアービトレーションテーブルに反映することで、シリアル通信路を実際に転送されたパケットデータのデータ転送量に応じた優先度づけを可能とすることにより、トランザクション層の送信バッファが介在している場合であっても、アービタの設定と実際のトラフィックのプライオリティの整合性を維持しつつ優先度の調停を行なうことができるという効果を奏する。
また、請求項２にかかる発明によれば、仮想チャネル毎に任意に指定可能なアービトレーションテーブルに従った重み付けされた頻度でパケットデータを発行させることができるという効果を奏する。
また、請求項３にかかる発明によれば、シリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を確実に生成することができるという効果を奏する。
また、請求項４にかかる発明によれば、リクエストパケットのデータサイズの比率が統計情報となり、発行するリクエストサイズが一定でない場合や、チャネル毎にリクエストするデータサイズが偏っている場合などのデータ転送量の統計情報として有効となるという効果を奏する。
また、請求項５にかかる発明によれば、アービトレーションテーブルの重み情報を確実に更新することができるという効果を奏する。
また、請求項６にかかる発明によれば、高プライオリティデバイスが過剰に優先されて、低プライオリティデバイスの通信が妨げられないように抑制することができるという効果を奏する。
また、請求項７にかかる発明によれば、シリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を確実に生成することができるという効果を奏する。
また、請求項８にかかる発明によれば、リクエストパケットのデータサイズの比率が統計情報となり、発行するリクエストサイズが一定でない場合や、チャネル毎にリクエストするデータサイズが偏っている場合などのデータ転送量の統計情報として有効となるという効果を奏する。
また、請求項９にかかる発明によれば、リクエストパケットが必要以上にバッファを埋めて他のリクエストの発行を妨げることを防ぐことができるという効果を奏する。
また、請求項１０にかかる発明によれば、スケーラビリティが高い等の特徴を有するPCI Express規格の高速シリアルバスを有効に活用することにより、ライン同期転送のタイミング制約があっても、高速な画像データ出力や同時転送を行うことができるという効果を奏する。
また、請求項１１にかかる発明によれば、高速シリアルバスのアーキテクチャを構成するトランザクション層から出力されたパケットデータをモニタした結果をリアルタイムにフィードバック制御してアービトレーションテーブルに反映することで、シリアル通信路を実際に転送されたパケットデータのデータ転送量に応じた優先度づけを可能とすることにより、トランザクション層の送信バッファが介在している場合であっても、アービタの設定と実際のトラフィックのプライオリティの整合性を維持しつつ優先度の調停を行なうことができるという効果を奏する。
また、請求項１２にかかる発明によれば、仮想チャネル毎に任意に指定可能なアービトレーションテーブルに従った重み付けされた頻度でパケットデータを発行させることができるという効果を奏する。
また、請求項１３にかかる発明によれば、シリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を確実に生成することができるという効果を奏する。
また、請求項１４にかかる発明によれば、リクエストパケットのデータサイズの比率が統計情報となり、発行するリクエストサイズが一定でない場合や、チャネル毎にリクエストするデータサイズが偏っている場合などのデータ転送量の統計情報として有効となるという効果を奏する。
また、請求項１５にかかる発明によれば、アービトレーションテーブルの重み情報を確実に更新することができるという効果を奏する。
また、請求項１６にかかる発明によれば、高プライオリティデバイスが過剰に優先されて、低プライオリティデバイスの通信が妨げられないように抑制することができるという効果を奏する。
また、請求項１７にかかる発明によれば、シリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を確実に生成することができるという効果を奏する。
また、請求項１８にかかる発明によれば、リクエストパケットのデータサイズの比率が統計情報となり、発行するリクエストサイズが一定でない場合や、チャネル毎にリクエストするデータサイズが偏っている場合などのデータ転送量の統計情報として有効となるという効果を奏する。
また、請求項１９にかかる発明によれば、リクエストパケットが必要以上にバッファを埋めて他のリクエストの発行を妨げることを防ぐことができるという効果を奏する。
以下に添付図面を参照して、この発明にかかるデータ通信装置および調停方法の最良な実施の形態を詳細に説明する。
［第１の実施の形態］
本発明の第１の実施の形態を図１ないし図１６に基づいて説明する。以下では、PCI Expressの詳細について、［PCI Express規格の概要］〜［PCI Express のアーキテクチャの詳細］の欄で説明し、その後、本実施の形態のデータ通信装置について、［データ通信装置］の欄で説明する。
［PCI Express規格の概要］
まず、本実施の形態は高速シリアルバスの一つであるPCI Express（登録商標）を利用するものであり、本実施の形態の前提として当該PCI Express規格の概要について、非特許文献１の一部抜粋により説明する。ここに、高速シリアルバスとは、１本の伝送路を用いてシリアル（直列）伝送により高速（１００Ｍｂｐｓ程度以上）にデータをやり取りすることができるインタフェースを意味する。
PCI Expressは、PCIの後継規格としてコンピュータ全般に通用する標準拡張バスとして規格化されたバスであり、概略的には、低電圧差動信号伝送、ポイントツーポイントで送受信独立の通信チャネル、パケット化されたスプリットトランザクション、リンク構成の違いによる高いスケーラビリティなどの特徴を持つ。
図１に既存のPCIシステム、図２にPCI Expressシステムの各々の構成例を示す。既存のPCIシステムにあっては、ＣＰＵ１００やＡＧＰグラフィックス１０１やメモリ１０２が接続されたホストブリッジ１０３に対して、PCI-X（PCIの上位互換規格）デバイス１０４ａ，１０４ｂがPCI-Xブリッジ１０５ａを介して接続されたり、PCIデバイス１０４ｃ，１０４ｄが接続されたPCIブリッジ１０５ｂやPCIバススロット１０６が接続されたPCIブリッジ１０７がPCIブリッジ１０５ｃを介して接続されたりしたツリー構造（木構造）とされている。
これに対して、PCI Expressシステムにあっては、ＣＰＵ１１０やメモリ１１１が接続されたルートコンプレックス１１２に対して、PCI Expressグラフィックス１１３がPCI Express１１４ａにより接続され、また、エンドポイント１１５ａやレガシーエンドポイント１１６ａがPCI Express１１４ｂにより接続されたスイッチ１１７ａがPCI Express１１４ｃにより接続され、さらには、エンドポイント１１５ｂやレガシーエンドポイント１１６ｂがPCI Express１１４ｄにより接続されたスイッチ１１７ｂやPCIバススロット１１８が接続されたPCIブリッジ１１９がPCI Express１１４ｅにより接続されたスイッチ１１７ｃがPCI Express１１４ｆにより接続されたツリー構造（木構造）とされている。
実際に想定されるPCI Expressプラットホーム例を図３に示す。図示例は、デスクトップ／モバイルへの適用例を示し、ＣＰＵ１２１がＣＰＵホストバス１２２により接続され、メモリ１２３が接続されたメモリハブ１２４（ルートコンプレックスに相当する）に対して、例えば、グラフィックス１２５がｘ１６のPCI Express１２６ａにより接続され、また、変換機能を有するＩ／Ｏハブ１２７がPCI Express１２６ｂにより接続されている。このＩ／Ｏハブ１２７には、例えば、Serial ATA１２８によりストレージ１２９が接続され、LPC１３０によりローカルＩ／Ｏ１３１が接続され、USB 2.0１３２やPCIバススロット１３３が接続されている。さらには、Ｉ／Ｏハブ１２７には、PCI Express１２６ｃによりスイッチ１３４が接続され、このスイッチ１３４には、各々、PCI Express１２６ｄ，１２６ｅ，１２６ｆによりモバイルドック１３５、ギガビットイーサネット１３６（イーサネットは登録商標）、アドインカード１３７が接続されている。
即ち、PCI Expressシステムでは、従来のPCI，PCI-X，AGPといったバスがPCI Expressで置き換わり、既存のPCI／PCI-Xデバイスを接続するためにブリッジが使用される。チップセット間の接続もPCI Express接続となり、IEEE1394，Serial ATA，USB 2.0などの既存のバスはＩ／ＯハブによりPCI Expressに接続される。
［PCI Expressの構成要素］
Ａ．ポート（Port）／レーン（Lane）／リンク（Link）
図４に物理層の構造を示す。ポートは、物理的には同一半導体内にあり、リンクを形成するトランスミッタ／レシーバの集合で、論理的にはコンポーネント・リンク間を１対１で接続（ポイント・ツー・ポイント）するインタフェースを意味する。転送レートは、例えば片方向２．５Ｇｂｐｓとされている。レーンは、例えば０．８Ｖの差動信号ペアのセットで、送信側の信号ペア（２本）、受信側の信号ペア（２本）からなる。リンクは、２つのポートとその間を結ぶレーンの集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「ｘＮリンク」はＮ本のレーンから構成され、現在の規格では、Ｎ＝１，２，４，８，１６，３２が定義されている。図示例は、ｘ４リンク例である。例えば、図５に示すように、デバイスＡ，Ｂ間を結ぶこのレーン幅Ｎを可変することにより、スケーラブルなバンド幅を構成することが可能となる。
Ｂ．ルートコンプレックス（Root Complex）
ルートコンプレックス１１２は、Ｉ／Ｏ構造の最上位に位置し、ＣＰＵやメモリサブシステムをＩ／Ｏに接続する。ブロック図などでは、図３に示すように、「メモリハブ」と記述されることが多い。ルートコンプレックス１１２（又は、１２４）は、１つ以上のPCI Expressポート（ルートポート）（図２中では、ルートコンプレックス１１２中の四角で示す）を持ち、各々のポートは独立したＩ／Ｏ階層ドメインを形成する。Ｉ／Ｏ階層ドメインは、単純なエンドポイントである場合（例えば、図２中のエンドポイント１１５ａ側の例）や、多数のスイッチやエンドポイントから形成される場合（例えば、図２中のエンドポイント１１５ｂやスイッチ１１７ｂ，１１５ｃ側の例）がある。
Ｃ．エンドポイント（End Point）
エンドポイント１１５は、タイプ００ｈのコンフィグレーション空間ヘッダを持つデバイス（具体的には、ブリッジ以外のデバイス）で、レガシーエンドポイントとPCI Expressエンドポイントとに分けられる。両者の大きな違いは、PCI ExpressエンドポイントはＢＡＲ（ベースアドレスレジスタ）でＩ／Ｏリソースを要求せず、このためＩ／Ｏリクエストを要求しない。また、PCI Expressエンドポイントは、ロックリクエストもサポートしていない。
Ｄ．スイッチ（Switch）
スイッチ１１７（又は、１３４）は、２つ以上のポートを結合し、ポート間でのパケットルーティングを行う。コンフィグレーションソフトウェアからは、当該スイッチは、図６に示すように、仮想PCI-PCIブリッジ１４１の集合体として認識される。図中、両矢印はPCI Expressリンク１１４（又は、１２６）を示し、１４２ａ〜１４２ｄはポートを示す。このうち、ポート１４２ａはルートコンプレックスに近い方のアップストリームポートであり、ポート１４２ｂ〜１４２ｄはルートコンプレックスから遠い方のダウンストリームポートである。
Ｅ．PCI Express１１４ｅ−PCIブリッジ１１９
PCI ExpressからPCI／PCI-Xへの接続を提供する。これにより、既存のPCI／PCI-XデバイスをPCI Expressシステム上で使用することができる。
［階層アーキテクチャ］
従来のＰＣＩのアーキテクチャは、図７−１に示すように、プロトコルとシグナリングが密接に関連する構造であり階層という考え方はなかったが、PCI Expressでは、図７−２に示すように、一般的な通信プロトコルやInfiniBandのように、独立した階層構造とされ、各層に分けて仕様が定義されている。即ち、最上位のソフトウェア１５１、最下位の機構（メカニカル）部１５２間に、トランザクション層１５３、データリンク層１５４、物理層１５５を持つ構造とされている。これにより、各層のモジュール性が確保され、スケーラビリティを持たせることやモジュールの再利用が可能となる。例えば、新たな信号コーディング方式や伝送媒体を採用する場合、物理層を変更するだけでデータリンク層やトランザクション層は変更せずに対応できる。
PCI Expressのアーキテクチャの中心となるのは、トランザクション層１５３、データリンク層１５４、物理層１５５であり、各々図８を参照して説明する以下のような役割を持つ。
Ａ．トランザクション層１５３
トランザクション層１５３は、最上位に位置し、トランザクションレイヤパケット（ＴＬＰ）の組み立て、分解機能を持つ。トランザクションレイヤパケット（ＴＬＰ）は、リード／ライト、各種イベントといったトランザクションの伝達に用いられる。また、トランザクション層１５３は、トランザクションレイヤパケット（ＴＬＰ）のためのクレジットを用いたフロー制御を行う。各層１５３〜１５５におけるトランザクションレイヤパケット（ＴＬＰ）の概要を図９に示す（詳細は、後述する）。
Ｂ．データリンク層１５４
データリンク層１５４の主な役割は、エラー検出／訂正（再送）によりトランザクションレイヤパケット（ＴＬＰ）のデータ完全性を保証することと、リンク管理である。データリンク層１５４間では、リンク管理やフロー制御のためのパケットのやり取りを行う。このパケットは、トランザクションレイヤパケット（ＴＬＰ）と区別するために、データリンクレイヤパケット（ＤＬＬＰ）と呼ばれる。
Ｃ．物理層１５５
物理層１５５は、ドライバ、入力バッファ、パラレル−シリアル／シリアル−パラレル変換器、ＰＬＬ、インピーダンス整合回路といったインタフェース動作に必要な回路を含んでいる。また、論理的な機能としてインタフェースの初期化・保守の機能を持つ。物理層１５５は、データリンク層１５４／トランザクション層１５３を実際のリンクで使用される信号技術から独立させる役目も持っている。
なお、PCI Expressのハードウェア構成上、エンベデッド・クロックという技術を採用しており、クロック信号はなく、クロックのタイミングはデータ信号中に埋め込まれており、受信側でデータ信号のクロス・ポイントを基にクロックを抽出する方式とされている。
［コンフィグレーション空間］
PCI Expressは、従来のPCIと同様にコンフィグレーション空間を持つが、その大きさは従来のPCIが２５６バイトであるのに対して、図１０に示すように、４０９６バイトへと拡張されている。これにより、多数のデバイス固有レジスタセットを必要とするデバイス（ホストブリッジなど）に対しても、将来的に十分な空間が確保されている。PCI Expressでは、コンフィグレーション空間へのアクセスは、フラットなメモリ空間へのアクセス（コンフィグレーションリード／ライト）で行われ、バス／デバイス／機能／レジスタ番号はメモリアドレスにマップされている。
当該空間の先頭２５６バイトは、PCIコンフィグレーション空間として、ＢＩＯＳや従来のＯＳからＩ／Ｏポートを使用した方法でもアクセスできる。従来のアクセスをPCI Expressでのアクセスに変換する機能は、ホストブリッジ上に実装される。００ｈから３ＦｈまではPCI2.3互換のコンフィグレーションヘッダとなっている。これにより、PCI Expressで拡張された機能以外であれば、従来のＯＳやソフトウェアをそのまま使用することができる。即ち、PCI Expressにおけるソフトウェア層は、既存のPCIと互換性を保ったロード・ストア・アーキテクチャ（プロセッサが直接Ｉ／Ｏレジスタをアクセスする方式）を継承している。しかし、PCI Expressで拡張された機能（例えば、同期転送やＲＡＳ（Reliability,Availability and Serviceability）などの機能）を使用するには、４ＫバイトのPCI Express拡張空間にアクセスできるようにする必要がある。
なお、PCI Expressとしては様々なフォームファクタ（形状）が考えられるが、具体化している例としては、アドインカード、プラグインカード（Express Card）、Mini PCI Expressなどがある。
［PCI Express のアーキテクチャの詳細］
PCI Express のアーキテクチャの中心となっているトランザクション層１５３、データリンク層１５４、物理層１５５について、各々詳細に説明する。
Ａ．トランザクション層１５３
トランザクション層１５３の主な役割は、前述したように、上位のソフトウェア層１５１と下位のデータリンク層１５４との間でトランザクションレイヤパケット（ＴＬＰ）の組み立てと分解を行うことである。
ａ．アドレス空間とトランザクションタイプ
PCI Expressでは、従来のPCIでサポートされていたメモリ空間（メモリ空間とのデータ転送用）、Ｉ／Ｏ空間（Ｉ／Ｏ空間とのデータ転送用）、コンフィグレーション空間（デバイスのコンフィグレーションとセットアップ用）に加えて、メッセージ空間（PCI Expressデバイス間のインバンドでのイベント通知や一般的なメッセージ送信（交換）用…割り込み要求や確認は、メッセージを「仮想ワイヤ」として使用することにより伝達される）が追加され、４つのアドレス空間が定義されている。各々の空間に対してトランザクションタイプが定義されている（メモリ空間、Ｉ／Ｏ空間、コンフィグレーション空間は、リード／ライト、メッセージ空間は基本（ベンダ定義含む））。
ｂ．トランザクションレイヤパケット（ＴＬＰ）
PCI Expressは、パケット単位で通信を行う。図９に示したトランザクションレイヤパケット（ＴＬＰ）のフォーマットにおいて、ヘッダのヘッダ長は３ＤＷ（ＤＷはダブルワードの略；合計１２バイト）又は４ＤＷ（１６バイト）で、トランザクションレイヤパケット（ＴＬＰ）のフォーマット（ヘッダ長とペイロードの有無）、トランザクションタイプ、トラフィッククラス（ＴＣ）、アトリビュートやペイロード長などの情報が含まれる。パケット内の最大ペイロード長は１０２４ＤＷ（４０９６バイト）である。
ＥＣＲＣは、エンドツーエンドのデータ完全性を保証するためのもので、トランザクションレイヤパケット（ＴＬＰ）部分の３２ビットＣＲＣである。これは、スイッチ内部などでトランザクションレイヤパケット（ＴＬＰ）にエラーが発生した場合、ＬＣＲＣ（リンクＣＲＣ）ではエラーを検出できないためである（エラーとなったＴＬＰでＬＣＲＣが再計算されるため）。
リクエストは、完了パケットが不要なものと必要なものとがある。
ｃ．トラフィッククラス（ＴＣ）と仮想チャネル（ＶＣ）
上位のソフトウェアは、トラフィッククラス（ＴＣ）を使用することによりトラフィックの差別化（優先度をつける）を行うことができる。例えば、映像データをネットワークのデータよりも優先して転送する、といったことが可能となる。トラフィッククラス（ＴＣ）はＴＣ０からＴＣ７まで８つある。
仮想チャネル（ＶＣ：Vertual Channel）は、各々独立した仮想通信バス（同一のリンクを共用する複数の独立したデータ・フロー・バッファを使用するメカニズム）で、各々がリソース（バッファやキュー）を持ち、図１１に示すように、独立したフロー制御を行う。これにより、１つの仮想チャネルのバッファが満杯の状態（full）になっても、他の仮想チャネルの転送を行うことができる。つまり、物理的には１つのリンクを仮想的な複数のチャネルに分けることで、有効に使用することができる。例えば、図１１中に示すように、スイッチを経由してルートのリンクが複数のデバイスに分かれる場合、各デバイスのトラフィックの優先度を制御することができる。ＶＣ０は必須で、コストパフォーマンスのトレードオフに応じてその他の仮想チャネル（ＶＣ１〜ＶＣ７）が実装される。図１１中の実線矢印は、デフォルト仮想チャネル（ＶＣ０）を示し、破線矢印はその他の仮想チャネル（ＶＣ１〜ＶＣ７）を示している。
トランザクション層内では、トラフィッククラス（ＴＣ）が仮想チャネル（ＶＣ）にマッピングされる。１つの仮想チャネル（ＶＣ）に対して１つ又は複数のトラフィッククラス（ＴＣ）をマッピングできる（仮想チャネル（ＶＣ）の数が少ない場合）。単純な例では、各トラフィッククラス（ＴＣ）から各仮想チャネル（ＶＣ）に１対１、全てのトラフィッククラス（ＴＣ）を仮想チャネルＶＣ０にマッピングする、といったことが考えられる。ＴＣ０−ＶＣ０のマッピングは、必須／固定で、それ以外のマッピングは上位のソフトウェアから制御される。ソフトウェアはトラフィッククラス（ＴＣ）を利用することで、トランザクションの優先度を制御することが可能となる。
ｄ．フロー制御
受信バッファのオーバーフローを避け、伝送順序を確立するためにフロー制御（ＦＣ：Flow Control）が行われる。フロー制御は、リンク間のポイントツーポイントで行われ、エンドツーエンドではない。従って、フロー制御により最終的な相手（コンプリータ）にパケットが届いたことを確認することはできない。
PCI Expressのフロー制御は、クレジット・ベースで行われる（データ転送を始める前に、受け取り側のバッファの空き状況を確認し、オーバーフロー、アンダフローが発生しないメカニズム）。即ち、受信側はリンク初期化時にバッファ容量（クレジット値）を送信側に通知し、送信側はクレジット値と送信するパケットの長さとを比較し、一定の残りがある場合のみパケットを送信する。このクレジットには６種類ある。
フロー制御の情報交換はデータリンク層のデータリンクレイヤパケット（ＤＬＬＰ）を使用して行われる。フロー制御はトランザクションレイヤパケット（ＴＬＰ）のみに適用され、データリンクレイヤパケット（ＤＬＬＰ）には適用されない（ＤＬＬＰは常時送受信可能）。
Ｂ．データリンク層１５４
データリンク層１５４の主な役割は、前述したように、リンク上の２つのコンポーネント間での信頼性の高いトランザクションレイヤパケット（ＴＬＰ）交換機能を提供することである。
ａ．トランザクションレイヤパケット（ＴＬＰ）の扱い
トランザクション層１５３から受け取ったトランザクションレイヤパケット（ＴＬＰ）に対しては、先頭に２バイトのシーケンス番号、末尾に４バイトのリンクＣＲＣ（ＬＣＲＣ）を付加して、物理層１５５に渡す（図９参照）。トランザクションレイヤパケット（ＴＬＰ）は、リトライバッファに保管され、相手から受信確認（ＡＣＫ）が届くまで再送される。トランザクションレイヤパケット（ＴＬＰ）の送信に失敗が続いた場合は、リンク異常であると判断して物理層１５５に対してリンクの再トレーニングを要求する。リンクのトレーニングが失敗した場合、データリンク層１５４の状態はインアクティブに遷移する。
物理層１５５から受け取ったトランザクションレイヤパケット（ＴＬＰ）は、シーケンス番号とリンクＣＲＣ（ＬＣＲＣ）が検査され、正常であればトランザクション層１５３に渡され、エラーがあった場合は再送を要求する。
ｂ．データリンクレイヤパケット（ＤＬＬＰ）
トランザクションレイヤパケット（ＴＬＰ）は、物理層から送信されるときに自動的に図１２に示すようなデータリンクレイヤパケット（ＤＬＬＰ）に分割されて各レーンに送信される。データリンク層１５４が生成するパケットは、データリンクレイヤパケット（ＤＬＬＰ）と呼ばれ、データリンク層１５４間でやり取りされる。データリンクレイヤパケット（ＤＬＬＰ）には、
・Ack／Nak：ＴＬＰの受信確認、リトライ（再送）
・InitFC1／InitFC2／UpdateFC：フロー制御の初期化とアップデート
・電源管理のためのＤＬＬＰ
なる種類がある。
図１２に示すように、データリンクレイヤパケット（ＤＬＬＰ）の長さは６バイトで、種類を示すＤＬＬＰタイプ（１バイト）、ＤＬＬＰの種類で固有の情報（３バイト）、ＣＲＣ（２バイト）から構成される。
Ｃ．物理層−論理サブブロック１５６
図８中に示す物理層１５５の論理サブブロック１５６での主な役割は、データリンク層１５４から受け取ったパケットを電気サブブロック１５７で送信できる形式に変換することである。また、物理層１５５を制御／管理する機能も有する。
ａ．データ符号化とパラレル−シリアル変換
PCI Expressは、連続した“０”や“１”が続かないように（長い期間、クロス・ポイントが存在しない状態が続かないようにするため）、データ符号化に８Ｂ／１０Ｂ変換を用いる。変換されたデータは、図１３中に示すように、シリアル変換され、ＬＳＢからレーン上に送信される。ここに、レーンが複数ある場合は（図１３はｘ４リンクの場合を例示している）、符号化の前にデータがバイト単位で各レーンに割り振られる。この場合、一見パラレル・バスのようにみえるが、レーン毎に独立した転送を行うので、パラレル・バスで問題となるスキューが大幅に緩和される。
ｂ．電源管理とリンクステート
リンクの消費電力を低く抑えるために、図１４に示すように、Ｌ０／Ｌ０ｓ／Ｌ１／Ｌ２というリンクステートが定義されている。
Ｌ０が通常モードで、Ｌ０ｓからＬ２へと低消費電力となるが、Ｌ０への復帰にも時間がかかるようになる。図１５に示すように、ソフトウェアによる電源管理に加えて、アクティブステート電源管理を積極的に行うことにより、消費電力を極力小さくすることが可能となる。
Ｄ．物理層−電気サブブロック１５７
物理層１５５の電気サブブロック１５７での主な役割は、論理サブブロック１５６でシリアル化されたデータをレーン上に送信することと、レーン上のデータを受信して論理サブブロック１５６に渡すことである。
ａ．ＡＣカップリング
リンクの送信側では、ＡＣカップリング用のコンデンサが実装される。これにより、送信側と受信側のＤＣコモンモード電圧が同一である必要がなくなる。このため、送信側と受信側で異なる設計、半導体プロセス、電源電圧を使用することが可能となる。
ｂ．デエンファシス
PCI Expressでは、前述したように、８Ｂ／１０Ｂエンコーディングによってできるだけ連続した“０”や“１”が続かないように処理されるが、連続した“０”や“１”が続くこともある（最大５回）。この場合、送信側はデエンファシス転送を行わなければならないことが規定されている。同一極性のビットが連続する場合は、２つ目のビットからは差動電圧レベル（振幅）を３．５±０．５ｄＢ落とすことで、受信側で受け取る信号のノイズ・マージンを稼ぐ必要がある。これを、デエンファシスという。伝送路の周波数依存性減衰のため、変化するビットの場合は高周波成分が多く、減衰により受信側の波形が小さくなるが、変化しないビットの場合は高周波成分が少なく、相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためにデエンファシスを行う。
［データ通信装置］
本実施の形態のデータ通信装置の一例について図１６を参照して説明する。図１６は、本発明の第１の実施の形態にかかるデータ通信装置１の概要を示すブロック図である。なお、本実施の形態は、ＤＭＡ（Direct Memory Access）転送のように１つの仮想チャネルに複数のデバイスを共有する場合を想定したものである。仮想チャネルについては、図１１にて説明したので、ここでの説明は省略する。
図１６に示すように、PCI Express接続されるデバイスであるデータ通信装置１は、PCI Express接続のためのＰＣＩｅコア２と、PCI Expressを利用するデバイスの主要部であるユーザロジック回路３と、ＰＣＩｅコア２とユーザロジック回路３とを結ぶユーザロジックＩＦ（Interface）４とで構成されている。
ＰＣＩｅコア２は、図８で説明したように、PCI Expressのアーキテクチャの中心となるトランザクション層１５３、データリンク層１５４、物理層１５５を備えている。
ユーザロジック回路３は、ＰＣＩｅコア２とユーザロジック回路３との間で送受信されるデータを調停するＰＣＩｅコントローラ１１、ＤＭＡ（Direct Memory Access）転送の制御を行なうＤＭＡＣ（Direct Memory Access controller）１２、アービトレーション機能を発揮するアービタ（Arbiter）１３、アービトレーションテーブル１４を備えている。
ＤＭＡＣ１２は、複数のＤＭＡチャネル（図１６中、ＤＭＡＣ１〜３）を有しており、各チャネルは１つの機器（またはチップ）によって占有されている。このＤＭＡＣ１２を介した通信マスタとなるデータは、アービタ１３を介してＰＣＩｅコントローラ１１に接続される。
アービタ１３は、ＤＭＡＣ１２の複数のＤＭＡチャネル（図１６中、ＤＭＡＣ１〜３）からのデータをアービトレーションテーブル１４に従って調停して、ＰＣＩｅコントローラ１１に出力する。
ここで、アービタ１３のアルゴリズムとアービトレーションテーブル１４について詳述する。アービトレーションテーブル１４には、ＷＲＲ（Weighted Round Robin）アルゴリズムの重み情報が格納される。ＷＲＲ(Weighted Round Robin)アルゴリズムは、複数の入力ポートから入力されたデータを、入力ポート数よりも少ない数の出力ポート（シリアルバスへ出力する際は１つの出力ポートとなる）に出力する際に、各入力ポートからのデータ転送に競合が発生した場合、各ポートごとに設定された重み情報に基づいて、データ転送量の調停を行うアルゴリズムである。
たとえば、下記に示すように、
Weight
ＤＭＡＣ１ １
ＤＭＡＣ２ １
ＤＭＡＣ３ １
というアービトレーションテーブル１４が設定された場合、ＤＭＡＣ１２の複数のＤＭＡチャネル（ＤＭＡＣ１〜３）がともに連続のリクエストを発行していると、
ＤＡＭＣ１→ＤＭＡＣ２→ＤＭＡＣ３→ＤＭＡＣ１→ＤＭＡＣ２→ＤＭＡＣ３→・・・
の順に、均等にリクエストが、アービタ１３から発行される。
また、下記に示すように、
Weight
ＤＭＡＣ１ １
ＤＭＡＣ２ ２
ＤＭＡＣ３ ３
というアービトレーションテーブル１４が設定された場合、ＤＭＡＣ１２の複数のＤＭＡチャネル（図１６中、ＤＭＡＣ１〜３）がともに連続のリクエストを発行していると、
ＤＡＭＣ１→ＤＭＡＣ２→ＤＭＡＣ３→ＤＭＡＣ２→ＤＭＡＣ３→ＤＭＡＣ３→ＤＡＭＣ１→ＤＭＡＣ２→ＤＭＡＣ３→ＤＭＡＣ２→ＤＭＡＣ３→ＤＭＡＣ３→・・・
の順に、
ＤＭＡＣ１：ＤＭＡＣ２：ＤＭＡＣ３ ＝ １：２：３
の比率でリクエストが重み付けされて、アービタ１３から発行される。
ところで、上述したように、ユーザロジック回路３にＷＲＲによるアービタ１３を設けるようにした場合、ＰＣＩｅコア２のトランザクション層１５３に設けられたバッファとＤＭＡＣ１２からのトラフィックの種類によっては、アービタ１３の設定と実際のトラフィックのプライオリティが整合しないケースがある。
そこで、本実施の形態においては、ＰＣＩｅコア２のトランザクション層１５３から出力されたパケットデータをモニタした結果を、アービトレーションテーブル１４に反映することで、シリアル通信路を実際に転送されたパケットデータのデータ転送量に応じた優先度づけを可能とした。
より具体的には、ＰＣＩｅコア３のトランザクション層１５３の出口以降、パケットデータがシリアルになった後の経路上に、統計情報生成手段であるパケットモニタ回路２１を設け、このパケットモニタ回路２１によりトラフィックの統計情報を生成して、ユーザロジック回路３に伝達する。また、ユーザロジック回路３には、アービトレーションテーブル１４の値を更新するための参照情報を記憶した重み情報更新手段であるプライオリティ演算回路２２を設けた。
まず、パケットモニタ回路２１の動作について説明する。
ＤＭＡＣ１２の複数のＤＭＡチャネル（図１６中、ＤＭＡＣ１〜３）は、それぞれの発行するリクエストパケットに識別ＩＤをつける。さらに、アービタ１３から発行されたリクエストパケットは、ＰＣＩｅコントローラ１１においてＤＭＡＣ１２の識別ＩＤごとに異なるＴＣ（Traffic Class）を割り当てる。例えば、ＤＭＡＣ１のリクエストパケットはＴＣ１，ＤＭＡＣ２のリクエストパケットはＴＣ２，ＤＭＡＣ３のリクエストパケットにはＴＣ３を割り当てる。
ＰＣＩｅコア２のトランザクション層１５３から出力されるパケットデータにはＴＣ番号が付加されており、パケットモニタ回路２１は、ＴＣ毎にリクエストパケットが発行された回数をカウントして、各ＴＣのカウント値を統計情報として、プライオリティ演算回路２２に出力する。
パケットモニタ回路２１の統計情報としては、ＴＣごとのリクエストパケット発行回数以外に、データ転送リクエストパケットのLengthフィールドの値の積算値を用いても良い。Lengthフィールドは、データ転送リクエストパケットのヘッダ情報の一部であり、そのリクエストで要求するデータ転送量を示す情報が含まれる領域である。この場合、リクエストパケットのデータサイズの比率が統計情報となり、ＤＭＡＣ１２の発行するリクエストサイズが一定でない場合や、ＤＭＡＣ１２のチャネル毎にリクエストするデータサイズが偏っている場合などのデータ転送量の統計情報として有効となる。
また、図１６の例では、パケットモニタ回路２１をＰＣＩｅコア２のトランザクション層１５３からの出力に設けている。ＰＣＩｅコア２のトランザクション層１５３には、送信バッファが存在するため、送信バッファによってアービタ１３における調停による効果が失われる可能性がある。トランザクション層１５３の出力のパケットをモニタした結果を、アービトレーションテーブル１４に反映することで、シリアル通信路を実際に転送されたパケットのデータ転送量に応じた優先度づけが可能となる。
次に、プライオリティ演算回路２２の動作について説明する。プライオリティ演算回路２２には、ＤＭＡＣ１２の複数のＤＭＡチャネル（図１６中、ＤＭＡＣ１〜３）がそれぞれ必要とするデータ転送レートの比率を参照情報として記憶しておく。この参照情報と、パケットモニタ回路２１からの統計情報（各ＴＣのカウント値）の比率とを比較して、アービトレーションテーブル１４の値を更新する。以下において具体例について説明する。
プライオリティ演算回路２２に記憶されている参照情報が、
ＤＭＡＣ１： ＤＭＡＣ２： ＤＭＡＣ３ ＝ １：２：３
であって、パケットモニタ回路２１からの統計情報が、
ＴＣ１：ＴＣ２：ＴＣ３ ＝ １：１：２
であった場合、アービトレーションテーブル１４のＤＭＡＣ２、ＤＭＡＣ３の値（重み情報）を大きくする。逆に、パケットモニタ回路２１からの統計情報が、
ＴＣ１：ＴＣ２：ＴＣ３ ＝ ３：２：３
のように、ＴＣ１の比率が参照情報よりも大きい場合には、アービトレーションテーブル１４のＤＭＡＣ１の値（重み情報）を小さくする。
以上の処理を繰り返すことで、１つの仮想チャネルに複数のデバイスを共有する場合に各デバイスにアービタを設けるようにした場合において、ＤＭＡＣ１２の複数のＤＭＡチャネル（図１６中、ＤＭＡＣ１〜３）のデータ転送レートの比率をプライオリティ演算回路２２の参照情報として設定しておくことで、アービタの設定と実際のトラフィックのプライオリティの整合性を維持しつつ優先度の調停が可能となる。
このように本実施の形態によれば、PCI Expressのアーキテクチャを構成するトランザクション層１５３から出力されたパケットデータをモニタした結果をリアルタイムにフィードバック制御してアービトレーションテーブル１４に反映することで、シリアル通信路を実際に転送されたパケットデータのデータ転送量に応じた優先度づけを可能とすることにより、トランザクション層１５３の送信バッファが介在している場合であっても、アービタ１３の設定と実際のトラフィックのプライオリティの整合性を維持しつつ優先度の調停を行なうことができる。
［第２の実施の形態］
次に、本発明の第２の実施の形態を図１７に基づいて説明する。なお、前述した第１の実施の形態と同じ部分は同じ符号で示し説明も省略する。
本実施の形態は、第１の実施の形態の構成に加えて、第２のパケットモニタ回路３１をユーザロジック回路３に設けた点で第１の実施の形態とは異なるものである。
図１７は、本発明の第２の実施の形態にかかるデータ通信装置１の概要を示すブロック図である。図１７に示すように、本実施の形態のデータ通信装置１においては、第２統計情報生成手段である第２のパケットモニタ回路３１が、アービタ１３の出力に設けられている。この場合、第２のパケットモニタ回路３１の統計情報として、ＤＭＡＣ ＩＤごとのリクエスト発行回数か、またはリクエストデータサイズの積算値を出力する。
プライオリティ演算回路２２は、第２のパケットモニタ回路３１により生成されたトラフィックの統計情報に基づいて、高プライオリティデバイスが過剰に優先されて、低プライオリティデバイスの通信が妨げられないように、アービトレーションテーブル１４の値を更新する。
このように本実施の形態によれば、高プライオリティデバイスが過剰に優先されて、低プライオリティデバイスの通信が妨げられないように抑制することができる。
［第３の実施の形態］
次に、本発明の第３の実施の形態を図１８に基づいて説明する。なお、前述した第１の実施の形態または第２の実施の形態と同じ部分は同じ符号で示し説明も省略する。
本実施の形態は、第１の実施の形態の構成に加えて、ＰＣＩｅコア２のトランザクション層１５３からの出力にバッファ監視回路４１を設けた点で第１の実施の形態とは異なるものである。
図１８は、本発明の第３の実施の形態にかかるデータ通信装置１の概要を示すブロック図である。図１８に示すように、本実施の形態のデータ通信装置１においては、バッファ監視手段であるバッファ監視回路４１が、ＰＣＩｅコア２のトランザクション層１５３からの出力に設けられている。バッファ監視回路４１は、ＰＣＩｅコア２のトランザクション層１５３における送信バッファの空き容量を監視する。バッファの空き容量は、PCI Express規格によるPostedリクエストバッファ、Non-Postedリクエストバッファそれぞれについて検出するものとする。ここで、Postedリクエストバッファの空き容量はWriteリクエストの受け付け許容量を示し、Non-Postedリクエストバッファの空き容量はReadリクエストの受け付け許容量を示すことになる。Postedリクエストは、リクエストの要求先からの応答が必要なリクエストである。本発明では、リクエストに対してデータの応答が発生する、メモリリードリクエストを指す。Non-Postedリクエストは、リクエストの要求先からの応答が不要なリクエストである。本発明では、リクエストとともにデータを送信して要求先からの応答が発生しない、メモリライトリクエストを指す。
ここで、本実施の形態におけるプライオリティ演算回路２２の動作について説明する。プライオリティ演算回路２２は、ＤＭＡＣ１２の複数のＤＭＡチャネル（図１８中、ＤＭＡＣ１〜３）がそれぞれReadリクエストを発行するか、Writeリクエストを発行するかを記憶しておくものとする。
プライオリティ演算回路２２は、バッファ監視回路４１から入力されたPostedリクエストバッファおよびNon-Postedリクエストバッファのそれぞれの空き容量をもとに、ＰＣＩｅコア２のトランザクション層１５３におけるPostedリクエストバッファの空き容量が少なくなるほど、アービトレーションテーブル１４のWrite DMACのWeight設定値を小さくし、ＰＣＩｅコア２のトランザクション層１５３におけるNon-Posetedリクエストバッファの空き容量が少なくなるほど、アービトレーションテーブル１４のRead DMACのWeight設定値を小さくする。
逆に、プライオリティ演算回路２２は、ＰＣＩｅコア２のトランザクション層１５３におけるPostedリクエストバッファの空き容量が多くなるほど、アービトレーションテーブル１４のWrite DMACのWeight設定値を大きくし、ＰＣＩｅコア２のトランザクション層１５３におけるNon-Posetedリクエストバッファの空き容量が多くなるほど、アービトレーションテーブルのRead DMACのWeight設定値も大きくする。
以上の処理を繰り返すことによって、アービタ１３は、Read リクエストとWriteリクエストが偏って過剰に発行されてしまわないようなデータ転送の調停をすることが可能となる。
このような調停が可能な回路は、特にＰＣＩｅコア２におけるリクエスト送信用のＩＦがReadとWriteリクエストで共用される回路実装において有効である。各ＤＭＡＣからのリクエストが時間で偏って発行されるような場合でも、送信バッファフルとなって他のリクエストの発行を妨げなくなる効果がある。
このように本実施の形態によれば、リクエストパケットが必要以上にバッファを埋めて他のリクエストの発行を妨げることを防ぐことができる。
なお、本実施の形態は、第１の実施の形態への適用例として説明したが、第２の実施の形態へ適用しても何ら問題は無い。
既存PCIシステムの構成例を示すブロック図である。 PCI Expressシステムの構成例を示すブロック図である。 デスクトップ／モバイルでのPCI Expressプラットホームの構成例を示すブロック図である。 ｘ４の場合の物理層の構造例を示す模式図である。 デバイス間のレーン接続例を示す模式図である。 スイッチの論理的構造例を示すブロック図である。 既存のPCIのアーキテクチャを示すブロック図である。 PCI Expressのアーキテクチャを示すブロック図である。 PCI Expressの階層構造を示すブロック図である。 トランザクションレイヤパケットのフォーマット例を示す説明図である。 PCI Expressのコンフィグレーション空間を示す説明図である。 仮想チャネルの概念を説明するための模式図である。 データリンクレイヤパケットのフォーマット例を示す説明図である。 ｘ４リンクでのバイトストライピング例を示す模式図である。 Ｌ０／Ｌ０ｓ／Ｌ１／Ｌ２というリンクステートの定義について説明する説明図である。 アクティブステート電源管理の制御例を示すタイムチャートである。 本発明の第１の実施の形態にかかるデータ通信装置の概要を示すブロック図である。 本発明の第２の実施の形態にかかるデータ通信装置の概要を示すブロック図である。 本発明の第３の実施の形態にかかるデータ通信装置の概要を示すブロック図である。
符号の説明
１ データ通信回路
１３ アービタ
１４ アービトレーションテーブル
２１ 統計情報生成手段
２２ 重み情報更新手段
３１ 第２統計情報生成手段
４１ バッファ監視手段

Claims (19)

  1. 第１のデータを転送する第１の通信チャネルと、第２のデータを転送する第２の通信チャネルとを有するデータ転送手段と、
    前記データ転送手段によって転送される前記第１のデータおよび前記第２のデータを含む複数のデータをシリアルバスにおける１つの仮想チャネルを介して入力し、入力した該複数のデータをアービトレーションテーブルに従って調停し、調停した該複数のデータを該シリアルバスに出力するアービタと、
    前記シリアルバスのアーキテクチャを構成するトランザクション層であり前記アービタから出力された前記複数のデータのバッファリングを行うバッファを有する該トランザクション層を経た前記複数のデータが転送されるシリアル通信路に設けられ、該シリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を生成する統計情報生成手段と、
    前記統計情報生成手段により生成された前記トラフィックの統計情報に基づいて、前記アービタが参照する前記アービトレーションテーブルの重み情報を更新する重み情報更新手段と、
    を備えることを特徴とするデータ通信回路。
  2. 前記アービトレーションテーブルには、ＷＲＲ（Weighted Round Robin）アルゴリズムの重み情報が格納される、
    ことを特徴とする請求項１記載のデータ通信回路。
  3. 前記統計情報生成手段は、前記トランザクション層から出力されるパケットデータに割り当てられているトラフィッククラス毎にパケットデータが発行された回数をカウントして、各トラフィッククラスのカウント値を統計情報とする、
    ことを特徴とする請求項１または２記載のデータ通信回路。
  4. 前記統計情報生成手段は、前記トランザクション層から出力されるデータ転送リクエストパケットのLengthフィールドの値の積算値を算出し、リクエストパケットのデータサイズの比率を統計情報とする、
    ことを特徴とする請求項１または２記載のデータ通信回路。
  5. 前記重み情報更新手段は、前記第１の通信チャネルおよび前記第２の通信チャネルがそれぞれ必要とするデータ転送レートの比率である参照情報と前記統計情報生成手段からの統計情報の比率とを比較して、前記アービトレーションテーブルの値を更新する、
    ことを特徴とする請求項１ないし４のいずれか一記載のデータ通信回路。
  6. 前記アービタの出力に設けられ、該アービタから出力されるパケットデータ量に基づいてトラフィックの統計情報を生成する第２統計情報生成手段を更に備え、
    前記重み情報更新手段は、前記第２統計情報生成手段により生成された前記トラフィックの統計情報に基づいて、高プライオリティデバイスが過剰に優先されて、低プライオリティデバイスの通信が妨げられないように、前記アービトレーションテーブルの値を更新する、
    ことを特徴とする請求項１ないし５のいずれか一記載のデータ通信回路。
  7. 前記第２統計情報生成手段は、前記アービタから出力されるパケットデータに割り当てられているトラフィッククラス毎にパケットデータが発行された回数をカウントして、各トラフィッククラスのカウント値を統計情報とする、
    ことを特徴とする請求項６記載のデータ通信回路。
  8. 前記第２統計情報生成手段は、前記アービタから出力されるデータ転送リクエストパケットのLengthフィールドの値の積算値を算出し、リクエストパケットのデータサイズの比率を統計情報とする、
    ことを特徴とする請求項６記載のデータ通信回路。
  9. 前記トランザクション層を経たシリアル通信路上に設けられ、前記トランザクション層におけるPostedリクエストバッファおよびNon-Postedリクエストバッファのそれぞれの空き容量を監視するバッファ監視手段を更に備え、
    前記重み情報更新手段は、前記バッファ監視手段から入力されたPostedリクエストバッファおよびNon-Postedリクエストバッファのそれぞれの空き容量をもとに、ReadリクエストとWriteリクエストが偏って過剰に発行されてしまわないように、前記アービトレーションテーブルの値を更新する、
    ことを特徴とする請求項１ないし８のいずれか一記載のデータ通信回路。
  10. 前記シリアルバスは、PCI Express 規格のシリアルバスである、
    ことを特徴とする請求項１ないし９のいずれか一記載のデータ通信回路。
  11. 第１のデータを転送する第１の通信チャネルと、第２のデータを転送する第２の通信チャネルとを有するデータ転送工程と、
    前記データ転送工程によって転送される前記第１のデータおよび前記第２のデータを含む複数のデータをシリアルバスにおける１つの仮想チャネルを介して入力し、入力した該複数のデータをアービトレーションテーブルに従って調停し、調停した該複数のデータを該シリアルバスに出力する調停工程と、
    前記シリアルバスのアーキテクチャを構成するトランザクション層であり前記調停工程によって出力された前記複数のデータのバッファリングを行うバッファを有する該トランザクション層を経た前記複数のデータが転送されるシリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を生成する統計情報生成工程と、
    前記統計情報生成工程により生成された前記トラフィックの統計情報に基づいて、前記調停工程によって参照される前記アービトレーションテーブルの重み情報を更新する重み情報更新工程と、
    を含むことを特徴とする調停方法。
  12. 前記アービトレーションテーブルには、ＷＲＲ（Weighted Round Robin）アルゴリズムの重み情報が格納される、
    ことを特徴とする請求項１１記載の調停方法。
  13. 前記統計情報生成工程は、前記トランザクション層から出力されるパケットデータに割り当てられているトラフィッククラス毎にパケットデータが発行された回数をカウントして、各トラフィッククラスのカウント値を統計情報とする、
    ことを特徴とする請求項１１または１２記載の調停方法。
  14. 前記統計情報生成工程は、前記トランザクション層から出力されるデータ転送リクエストパケットのLengthフィールドの値の積算値を算出し、リクエストパケットのデータサイズの比率を統計情報とする、
    ことを特徴とする請求項１１または１２記載の調停方法。
  15. 前記重み情報更新工程は、前記第１の通信チャネルおよび前記第２の通信チャネルがそれぞれ必要とするデータ転送レートの比率である参照情報と前記統計情報生成工程からの統計情報の比率とを比較して、前記アービトレーションテーブルの値を更新する、
    ことを特徴とする請求項１１ないし１４のいずれか一記載の調停方法。
  16. 前記調停工程により出力されて前記シリアル通信路を転送されるパケットデータ量に基づいてトラフィックの統計情報を生成する第２統計情報生成工程を更に含み、
    前記重み情報更新工程は、前記第２統計情報生成工程により生成された前記トラフィックの統計情報に基づいて、高プライオリティデバイスが過剰に優先されて、低プライオリティデバイスの通信が妨げられないように、前記アービトレーションテーブルの値を更新する、
    ことを特徴とする請求項１１ないし１５のいずれか一記載の調停方法。
  17. 前記第２統計情報生成工程は、前記調停工程により出力されるパケットデータに割り当てられているトラフィッククラス毎にパケットデータが発行された回数をカウントして、各トラフィッククラスのカウント値を統計情報とする、
    ことを特徴とする請求項１６記載の調停方法。
  18. 前記第２統計情報生成工程は、前記調停工程により出力されるデータ転送リクエストパケットのLengthフィールドの値の積算値を算出し、リクエストパケットのデータサイズの比率を統計情報とする、
    ことを特徴とする請求項１６記載の調停方法。
  19. 前記トランザクション層におけるPostedリクエストバッファおよびNon-Postedリクエストバッファのそれぞれの空き容量を監視するバッファ監視工程を更に含み、
    前記重み情報更新工程は、前記バッファ監視工程から入力されたPostedリクエストバッファおよびNon-Postedリクエストバッファのそれぞれの空き容量をもとに、ReadリクエストとWriteリクエストが偏って過剰に発行されてしまわないように、前記アービトレーションテーブルの値を更新する、
    ことを特徴とする請求項１１ないし１８のいずれか一記載の調停方法。
JP2006075018A 2006-03-17 2006-03-17 データ通信回路および調停方法 Expired - Fee Related JP4878185B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006075018A JP4878185B2 (ja) 2006-03-17 2006-03-17 データ通信回路および調停方法
US11/682,007 US7779187B2 (en) 2006-03-17 2007-03-05 Data communication circuit and arbitration method
DE200760014286 DE602007014286D1 (de) 2006-03-17 2007-03-12 Datenübertragungsschaltung und Arbitrierungsverfahren
EP20070251008 EP1835413B1 (en) 2006-03-17 2007-03-12 Data communication circuit and arbitration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006075018A JP4878185B2 (ja) 2006-03-17 2006-03-17 データ通信回路および調停方法

Publications (2)

Publication Number Publication Date
JP2007249816A JP2007249816A (ja) 2007-09-27
JP4878185B2 true JP4878185B2 (ja) 2012-02-15

Family

ID=38181056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006075018A Expired - Fee Related JP4878185B2 (ja) 2006-03-17 2006-03-17 データ通信回路および調停方法

Country Status (4)

Country Link
US (1) US7779187B2 (ja)
EP (1) EP1835413B1 (ja)
JP (1) JP4878185B2 (ja)
DE (1) DE602007014286D1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335517B (en) * 2006-08-25 2011-01-01 Via Tech Inc Method of requests access and scheduling and related apparatus thereof
US7904629B2 (en) * 2007-10-02 2011-03-08 NVON, Inc. Virtualized bus device
JP2009205334A (ja) * 2008-02-27 2009-09-10 Hitachi Ltd 性能モニタ回路及び性能モニタ方法
US8706924B2 (en) * 2008-08-14 2014-04-22 Via Technologies, Inc. PCI-express data link transmitter employing a plurality of dynamically selectable data transmission priority rules
JP5056668B2 (ja) * 2008-08-14 2012-10-24 富士通株式会社 データ転送装置、およびデータ転送方法
JP5272601B2 (ja) * 2008-09-16 2013-08-28 株式会社リコー 画像形成装置およびデータ転送方法
JP5332692B2 (ja) * 2009-02-16 2013-11-06 株式会社リコー データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体
JP5531427B2 (ja) * 2009-03-16 2014-06-25 株式会社リコー スイッチ、情報処理装置、アービトレーション方法及び画像形成システム
DK2507952T3 (da) * 2009-12-04 2014-01-13 Napatech As Anordning og fremgangsmåde til modtagelse og lagring af data med bredbåndsbesparelse ved styring af opdatering af køers filniveauer
KR101720259B1 (ko) 2009-12-04 2017-04-10 나파테크 에이/에스 중앙 제어기에 의해 제어되는 데이터 패킷들을 수신 및 저장하는 장치 및 방법
KR101283482B1 (ko) 2009-12-11 2013-07-12 한국전자통신연구원 Ｐｃｉ 익스프레스 프로토콜 처리 장치
CN102947817B (zh) * 2010-06-23 2016-03-02 富士通株式会社 通信装置、通信方法以及通信程序
EP2474938B1 (en) 2011-01-05 2018-12-26 Ricoh Company, Ltd. Image forming apparatus and image forming system
AU2012250760B2 (en) * 2011-05-02 2015-11-05 Apple Inc. Methods and apparatus for transporting data through network tunnels
US20140112131A1 (en) * 2011-06-17 2014-04-24 Hitachi, Ltd. Switch, computer system using same, and packet forwarding control method
JP5754273B2 (ja) 2011-07-11 2015-07-29 株式会社リコー メモリ制御装置、情報処理装置およびメモリ制御方法
JP5966265B2 (ja) 2011-07-15 2016-08-10 株式会社リコー データ転送装置及び画像形成システム
US9003090B1 (en) 2014-03-25 2015-04-07 DSSD, Inc. PCI express fabric routing for a fully-connected mesh topology
CN105512060B (zh) * 2015-12-04 2018-09-14 上海兆芯集成电路有限公司 输入/输出电路以及数据传输控制方法
US10713202B2 (en) * 2016-05-25 2020-07-14 Samsung Electronics Co., Ltd. Quality of service (QOS)-aware input/output (IO) management for peripheral component interconnect express (PCIE) storage system with reconfigurable multi-ports
US20180165240A1 (en) * 2016-12-08 2018-06-14 Intel IP Corporation Interconnect network supporting multiple consistency mechanisms, multiple protocols, and multiple switching mechanisms
JP6899852B2 (ja) * 2019-01-15 2021-07-07 株式会社日立製作所 ストレージ装置
CN112306939A (zh) * 2020-10-29 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 一种总线调用方法、装置、设备及存储介质
KR102496994B1 (ko) 2021-03-23 2023-02-09 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
KR102521902B1 (ko) * 2021-03-23 2023-04-17 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
KR102529761B1 (ko) 2021-03-18 2023-05-09 에스케이하이닉스 주식회사 PCIe 디바이스 및 그 동작 방법
KR20220145698A (ko) * 2021-04-22 2022-10-31 에스케이하이닉스 주식회사 PCIe 장치 및 그 동작 방법
CN116094867B (zh) * 2023-04-10 2023-06-16 湖南鲸瓴智联信息技术有限公司 基于mlvds总线的时间敏感网络控制协议设计方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2211725T3 (es) * 1995-04-28 2004-07-16 Matsushita Electric Industrial Co., Ltd. Metodo de transmision de datos.
WO1996041274A1 (en) 1995-06-07 1996-12-19 Advanced Micro Devices, Inc. Dynamically reconfigurable data bus
US5875352A (en) * 1995-11-03 1999-02-23 Sun Microsystems, Inc. Method and apparatus for multiple channel direct memory access control
US6098109A (en) * 1996-12-30 2000-08-01 Compaq Computer Corporation Programmable arbitration system for determining priority of the ports of a network switch
US6064678A (en) * 1997-11-07 2000-05-16 Qualcomm Incorporated Method for assigning optimal packet lengths in a variable rate communication system
US7406098B2 (en) * 1999-01-13 2008-07-29 Qualcomm Incorporated Resource allocation in a communication system supporting application flows having quality of service requirements
US6470016B1 (en) * 1999-02-09 2002-10-22 Nortel Networks Limited Servicing output queues dynamically according to bandwidth allocation in a frame environment
US6996099B1 (en) * 1999-03-17 2006-02-07 Broadcom Corporation Network switch having a programmable counter
JP3983453B2 (ja) 1999-04-27 2007-09-26 株式会社リコー 画像情報処理装置および画像情報処理システム
JP3683133B2 (ja) * 1999-08-17 2005-08-17 日本電気株式会社 パケットスケジューリング装置
US6888842B1 (en) * 1999-10-05 2005-05-03 Nortel Networks Limited Scheduling and reservation for dynamic resource control systems
US6438135B1 (en) * 1999-10-21 2002-08-20 Advanced Micro Devices, Inc. Dynamic weighted round robin queuing
JP2001156785A (ja) * 1999-11-26 2001-06-08 Nec Corp バッファに於けるセル廃棄回避システムおよび方法
US7016302B1 (en) * 2000-08-16 2006-03-21 Ironbridge Networks, Inc. Apparatus and method for controlling queuing of data at a node on a network
US7110359B1 (en) * 2001-03-05 2006-09-19 Advanced Micro Devices, Inc. System and method for dynamically updating weights of weighted round robin in output queues
US6981052B1 (en) * 2001-12-07 2005-12-27 Cisco Technology, Inc. Dynamic behavioral queue classification and weighting
JP2003228512A (ja) * 2002-02-05 2003-08-15 Fujitsu Ltd データ転送装置
JP3872716B2 (ja) * 2002-04-30 2007-01-24 富士通株式会社 パケット出力制御装置
US7917648B2 (en) * 2002-06-27 2011-03-29 Nokia Corporation Self-adaptive scheduling method and network element
US7529252B2 (en) * 2003-06-27 2009-05-05 Broadcom Corporation Weighted queuing scheme for managing datagrams within a network device using single port double buffer (ping-pong) memory
US7155553B2 (en) * 2003-08-14 2006-12-26 Texas Instruments Incorporated PCI express to PCI translation bridge
JP4603336B2 (ja) * 2003-11-11 2010-12-22 株式会社リコー データ転送システム、画像形成システム及びデータ転送方法
JP4603335B2 (ja) * 2003-11-11 2010-12-22 株式会社リコー データ転送システム、画像形成システム及びデータ転送方法
JP4564740B2 (ja) * 2003-11-12 2010-10-20 株式会社リコー 画像機器システム
JP2005166027A (ja) * 2003-11-12 2005-06-23 Ricoh Co Ltd 画像システム
US7512148B2 (en) * 2003-12-09 2009-03-31 Texas Instruments Incorporated Weighted round-robin arbitrator
US8009563B2 (en) * 2003-12-19 2011-08-30 Broadcom Corporation Method and system for transmit scheduling for multi-layer network interface controller (NIC) operation
JP2005332372A (ja) * 2004-04-23 2005-12-02 Ricoh Co Ltd 画像処理装置及び画像形成装置
JP4928715B2 (ja) * 2004-05-07 2012-05-09 株式会社リコー シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置
JP4287325B2 (ja) * 2004-05-10 2009-07-01 株式会社リコー 画像システム
US20050248584A1 (en) 2004-05-10 2005-11-10 Koji Takeo Imaging system and image processing apparatus
JP2005346629A (ja) * 2004-06-07 2005-12-15 Ricoh Co Ltd 画像処理装置
US20050254085A1 (en) 2004-05-12 2005-11-17 Koji Oshikiri Image forming system
JP2005332316A (ja) * 2004-05-21 2005-12-02 Ricoh Co Ltd データ分配装置、データ転送装置及び画像処理装置
JP2006092286A (ja) 2004-09-24 2006-04-06 Ricoh Co Ltd データ転送装置及び画像形成システム
JP4476088B2 (ja) 2004-09-28 2010-06-09 株式会社リコー データ転送装置及び画像形成システム
US7433984B2 (en) * 2004-10-13 2008-10-07 Texas Instruments Incorporated Time-based weighted round robin arbiter
US20060101178A1 (en) * 2004-11-08 2006-05-11 Zhong Tina C Arbitration in a multi-protocol environment
US20060114918A1 (en) * 2004-11-09 2006-06-01 Junichi Ikeda Data transfer system, data transfer method, and image apparatus system
US8006017B2 (en) * 2004-12-21 2011-08-23 Intel Corporation Stream priority
US20060146864A1 (en) * 2004-12-30 2006-07-06 Rosenbluth Mark B Flexible use of compute allocation in a multi-threaded compute engines
JP4928732B2 (ja) 2005-01-17 2012-05-09 株式会社リコー データ転送システム及び電子機器
JP2006195871A (ja) 2005-01-17 2006-07-27 Ricoh Co Ltd 通信装置、電子機器、及び画像形成装置
JP4704050B2 (ja) 2005-01-19 2011-06-15 株式会社リコー データ転送システム及び電子機器
JP4564855B2 (ja) 2005-01-31 2010-10-20 株式会社リコー データ転送システム及び電子機器
EP1722547A3 (en) 2005-04-11 2008-10-01 Ricoh Company, Ltd. Image processing apparatus and image forming apparatus
US8660137B2 (en) * 2005-09-29 2014-02-25 Broadcom Israel Research, Ltd. Method and system for quality of service and congestion management for converged network interface devices

Also Published As

Publication number Publication date
JP2007249816A (ja) 2007-09-27
US7779187B2 (en) 2010-08-17
EP1835413A1 (en) 2007-09-19
DE602007014286D1 (de) 2011-06-16
EP1835413B1 (en) 2011-05-04
US20070220193A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4878185B2 (ja) データ通信回路および調停方法
JP5108261B2 (ja) 情報処理装置およびデータ通信装置
JP4928732B2 (ja) データ転送システム及び電子機器
JP4704050B2 (ja) データ転送システム及び電子機器
JP2006195871A (ja) 通信装置、電子機器、及び画像形成装置
JP4564855B2 (ja) データ転送システム及び電子機器
JP4308680B2 (ja) 画像形成装置
JP4777723B2 (ja) 情報処理システム、プログラムおよびデータ転送方法
JP4287325B2 (ja) 画像システム
JP4928715B2 (ja) シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置
JP2006092286A (ja) データ転送装置及び画像形成システム
JP4425766B2 (ja) 画像形成システム
JP5218377B2 (ja) 画像形成システム
JP4476088B2 (ja) データ転送装置及び画像形成システム
JP4603336B2 (ja) データ転送システム、画像形成システム及びデータ転送方法
JP2007241882A (ja) データ通信装置および画像形成システム
JP4824422B2 (ja) 制御装置、画像処理システムおよびデータ転送経路切替方法
JP4603335B2 (ja) データ転送システム、画像形成システム及びデータ転送方法
JP2007226494A (ja) データ転送システム
JP2007282187A (ja) 情報処理装置、情報処理システムおよびデータ通信方法
JP2007272871A (ja) 情報処理装置およびデータ通信方法
JP4690828B2 (ja) 情報処理システム、プログラムおよびパケット通信方法
JP2006113798A (ja) データ転送システム、受信バッファ装置、データ転送システムの仕様設定方法及び画像形成システム
JP4271558B2 (ja) データ転送システム、画像形成システム及びデータ転送用プログラム
JP2005346629A (ja) 画像処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111125

R150 Certificate of patent or registration of utility model

Ref document number: 4878185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees