JP4846862B2 - Information processing apparatus and power saving control method - Google Patents

Information processing apparatus and power saving control method Download PDF

Info

Publication number
JP4846862B2
JP4846862B2 JP2010110374A JP2010110374A JP4846862B2 JP 4846862 B2 JP4846862 B2 JP 4846862B2 JP 2010110374 A JP2010110374 A JP 2010110374A JP 2010110374 A JP2010110374 A JP 2010110374A JP 4846862 B2 JP4846862 B2 JP 4846862B2
Authority
JP
Japan
Prior art keywords
power
peripheral device
information processing
processing apparatus
down signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010110374A
Other languages
Japanese (ja)
Other versions
JP2010262659A (en
Inventor
泰人 島崎
直樹 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010110374A priority Critical patent/JP4846862B2/en
Publication of JP2010262659A publication Critical patent/JP2010262659A/en
Application granted granted Critical
Publication of JP4846862B2 publication Critical patent/JP4846862B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明はパーソナルコンピュータのような情報処理装置および同装置に適用される省電力制御方法に関する。   The present invention relates to an information processing apparatus such as a personal computer and a power saving control method applied to the apparatus.

近年、パーソナルコンピュータのような情報処理装置においては、ＰＣＩ（Peripheral Component Interconnect）バス、ＬＰＣ（Low Pin Count）バスといった様々な種類のバスが使用されている。バスの規格によっては、標準サポートすることが必要な信号群のみならず、必要な場合にのみサポートすればよい幾つかのオプション信号も規定されている。例えば、ＬＰＣバスの規格においては、オプション信号の一つとしてパワーダウン信号が規定されている。パワーダウン信号は、ＬＰＣバス上の周辺デバイスに対して電源オフに備えるべきことを指示するために使用される信号である。例えば、電源オフされる前に所定の処理を実行することが必要な周辺デバイスは、パワーダウン信号の入力を必要とする。   In recent years, various types of buses such as a PCI (Peripheral Component Interconnect) bus and an LPC (Low Pin Count) bus have been used in information processing apparatuses such as personal computers. Depending on the bus standard, not only a signal group that needs to be supported as standard, but also some optional signals that need to be supported only when necessary. For example, in the LPC bus standard, a power down signal is defined as one of the option signals. The power down signal is a signal used to instruct peripheral devices on the LPC bus to prepare for power off. For example, a peripheral device that needs to execute a predetermined process before being powered off requires input of a power-down signal.

通常、ＬＰＣバスは、コントローラ（チップセット）と周辺デバイスとの間の相互接続のために使用される。しかし、パワーダウン信号のようなオプション信号の出力機能を有するコントローラは一部の製品のみに限られているのが現状であり、パワーダウン信号の出力をサポートしないコントローラも多い。   Typically, the LPC bus is used for interconnection between the controller (chipset) and peripheral devices. However, the number of controllers having an option signal output function such as a power down signal is limited to some products at present, and many controllers do not support the output of a power down signal.

パワーダウン信号の出力をサポートしないコントローラを使用するシステム構成においては、パワーダウン信号の入力を必要とする周辺デバイスの機能を正常に動作させることは困難である。このため、パワーダウン信号の出力をサポートしないコントローラが搭載されたコンピュータにおいては、このような周辺デバイスは非サポート扱いとすることが必要となる。   In a system configuration that uses a controller that does not support the output of a power-down signal, it is difficult to properly operate the functions of peripheral devices that require the input of the power-down signal. For this reason, in a computer equipped with a controller that does not support the output of a power-down signal, it is necessary to treat such peripheral devices as unsupported.

特許文献１には、省電力制御のためのピンを持たないグラフィクスコントローラに対して省電力制御を実行するためのシステムが開示されている。このシステムにおいては、システムＢＩＯＳは、グラフィクスコントローラのＩ／Ｏレジスタを直接的にアクセスして、グラフィクスコントローラ内のハードウェアコンポーネントの動作を制御する。   Patent Document 1 discloses a system for executing power saving control for a graphics controller having no pins for power saving control. In this system, the system BIOS directly accesses the I / O register of the graphics controller to control the operation of hardware components in the graphics controller.

特開２００２−２３６５２９号公報JP 2002-236529 A

しかし、特許文献１では、パワーダウン信号のようなオプション信号の入力を必要とする周辺デバイスをサポートするための仕組みについては何等考慮されてない。   However, in Patent Document 1, no consideration is given to a mechanism for supporting peripheral devices that require input of an option signal such as a power-down signal.

パワーダウン信号の出力をサポートしないコントローラを使用するシステム構成において、パワーダウン信号の入力を必要とする周辺デバイスをサポートできるようにするためには、コントローラを用いずにパワーダウン信号の発生タイミングを制御するための新たな機能の実現が必要である。   In a system configuration that uses a controller that does not support output of a power-down signal, the generation timing of the power-down signal can be controlled without using a controller in order to support peripheral devices that require input of the power-down signal. It is necessary to realize a new function for this purpose.

本発明は上述の事情を考慮してなされたものであり、パワーダウン信号の出力をサポートするコントローラを用いることなく、パワーダウン信号の発生タイミングを制御することができる情報処理装置および省電力制御方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an information processing apparatus and a power saving control method capable of controlling the generation timing of a power down signal without using a controller that supports the output of the power down signal. The purpose is to provide.

上述の課題を解決するために、本発明の情報処理装置は、オペレーティングシステムからの省電力ステート移行要求の受信に応答してパワーダウン信号発生コマンドを発生し、前記パワーダウン信号発生コマンドの発生後に省電力ステート移行コマンドを発生するシステムプログラムを格納する不揮発性メモリと、前記オペレーティングシステムおよび前記システムプログラムを実行するプロセッサと、少なくともデータ線とリセット信号線とを含むバスを介して周辺デバイスに接続され、前記省電力ステート移行コマンドの受信に応答して前記周辺デバイスをリセットし、前記周辺デバイスがリセットされた後に省電力ステート移行要求信号を出力するコントローラと、前記パワーダウン信号発生コマンドの受信に応答して前記周辺デバイスに対するパワーダウン信号をアクティブ状態に設定する処理と、前記コントローラからの前記省電力ステート移行要求信号の受信に応答して前記情報処理装置を前記省電力ステートに設定する処理とを実行する電力管理手段とを具備する。   In order to solve the above-described problem, an information processing apparatus according to the present invention generates a power-down signal generation command in response to receiving a power-saving state transition request from an operating system, and after generating the power-down signal generation command A non-volatile memory for storing a system program for generating a power saving state transition command, a processor for executing the operating system and the system program, and a bus including at least a data line and a reset signal line. A controller that resets the peripheral device in response to reception of the power saving state transition command, and that outputs a power saving state transition request signal after the peripheral device is reset, and responds to reception of the power down signal generation command And the surrounding device Power management means for executing a process for setting a power-down signal to an active state and a process for setting the information processing apparatus to the power saving state in response to reception of the power saving state transition request signal from the controller It comprises.

また、本発明の情報処理装置は、少なくともデータ線とリセット信号線とを含むバスを介して周辺デバイスに接続され、前記情報処理装置が省電力ステートから動作ステートに復帰してから所定時間後に前記周辺デバイスのリセットを解除するコントローラと、パワーダウン信号線を介して前記周辺デバイスに接続され、所定のウェイクアップイベントの発生に応答して前記情報処理装置を前記動作ステートに復帰する処理と、前記情報処理装置が前記動作ステートに復帰してから前記所定時間経過する前に前記周辺デバイスに対するパワーダウン信号をインアクティブ状態に設定する処理とを実行する電力管理手段とを具備する。   The information processing apparatus of the present invention is connected to a peripheral device through a bus including at least a data line and a reset signal line, and the information processing apparatus is a predetermined time after the information processing apparatus returns from the power saving state to the operation state. A controller that cancels resetting of the peripheral device, a process that is connected to the peripheral device via a power-down signal line, and that returns the information processing apparatus to the operation state in response to occurrence of a predetermined wakeup event; Power management means for executing a process of setting a power down signal for the peripheral device to an inactive state before the predetermined time has elapsed since the information processing apparatus returned to the operation state.

また、本発明の情報処理装置は、オペレーティングシステムからの省電力ステート移行要求の受信に応答してパワーダウン信号発生コマンドを発生し、前記パワーダウン信号発生コマンドの発生後に省電力ステート移行コマンドを発生するシステムプログラムを格納する不揮発性メモリと、前記オペレーティングシステムおよび前記システムプログラムを実行するプロセッサと、少なくともデータ線とリセット信号線とを含むバスを介して周辺デバイスに接続され、前記省電力ステート移行コマンドの受信に応答して前記周辺デバイスをリセットし、前記周辺デバイスがリセットされた後に省電力ステート移行要求信号を出力し、前記情報処理装置が省電力ステートから動作ステートに復帰してから所定時間後に前記周辺デバイスのリセットを解除するコントローラと、前記パワーダウン信号発生コマンドの受信に応答して前記周辺デバイスに対するパワーダウン信号をアクティブ状態に設定する処理と、前記コントローラからの前記省電力ステート移行要求信号の受信に応答して前記情報処理装置を前記省電力ステートに設定する処理と、所定のウェイクアップイベントの発生に応答して前記情報処理装置を前記動作ステートに復帰する処理と、前記情報処理装置が前記動作ステートに復帰してから前記所定時間経過する前に前記パワーダウン信号をインアクティブ状態に設定する処理とを実行する電力管理手段とを具備する。   The information processing apparatus of the present invention generates a power-down signal generation command in response to receiving a power-saving state transition request from the operating system, and generates a power-saving state transition command after the generation of the power-down signal generation command A power saving state transition command connected to a peripheral device via a bus including a non-volatile memory for storing a system program, a processor for executing the operating system and the system program, and at least a data line and a reset signal line The peripheral device is reset in response to reception of the power, a power saving state transition request signal is output after the peripheral device is reset, and a predetermined time after the information processing apparatus returns from the power saving state to the operating state. Reset the peripheral device In response to receiving the power-down signal generation command, in response to receiving the power-down signal generation command, in response to receiving the power-saving state transition request signal from the controller A process of setting the information processing apparatus to the power saving state, a process of returning the information processing apparatus to the operation state in response to occurrence of a predetermined wakeup event, and the information processing apparatus returning to the operation state And a process for setting the power down signal to an inactive state before the predetermined time has elapsed.

本発明によれば、パワーダウン信号の出力をサポートするコントローラを用いることなく、パワーダウン信号の発生タイミングを制御することができる。   According to the present invention, the generation timing of the power-down signal can be controlled without using a controller that supports the output of the power-down signal.

本発明の一実施形態に係る情報処理装置の外観を示す斜視図。1 is a perspective view showing an appearance of an information processing apparatus according to an embodiment of the present invention. 同実施形態の情報処理装置のシステム構成を示すブロック図。2 is an exemplary block diagram showing the system configuration of the information processing apparatus of the embodiment. FIG. 同実施形態の情報処理装置のシステムステートの遷移を説明するための図。The figure for demonstrating the transition of the system state of the information processing apparatus of the embodiment. 同実施形態の情報処理装置によって実行されるパワーダウン信号制御動作を説明するタイミングチャート。6 is a timing chart for explaining a power-down signal control operation executed by the information processing apparatus of the embodiment. 同実施形態の情報処理装置によって実行される省電力ステート移行処理の手順を説明するフローチャート。6 is an exemplary flowchart illustrating a procedure of power saving state transition processing executed by the information processing apparatus of the embodiment. 同実施形態の情報処理装置によって実行される動作ステート移行処理の手順を説明するフローチャート。6 is an exemplary flowchart illustrating a procedure of operation state transition processing executed by the information processing apparatus of the embodiment.

以下、図面を参照して本発明の実施形態を説明する。
まず、図１を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、バッテリ駆動可能な携帯型のノートブック型パーソナルコンピュータ１０として実現されている。図１は、ディスプレイユニットを開いた状態におけるコンピュータ１０を正面側から見た斜視図である。本コンピュータ１０は、コンピュータ本体１１と、ディスプレイユニット１２とから構成される。ディスプレイユニット１２には、ＬＣＤ１６（Liquid Crystal Display）から構成される表示装置が組み込まれている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, the configuration of an information processing apparatus according to an embodiment of the present invention will be described with reference to FIG. This information processing apparatus is realized as, for example, a battery-driven portable notebook personal computer 10. FIG. 1 is a perspective view of the computer 10 viewed from the front side with the display unit opened. The computer 10 includes a computer main body 11 and a display unit 12. The display unit 12 incorporates a display device composed of an LCD 16 (Liquid Crystal Display).

ディスプレイユニット１２は、コンピュータ本体１１に支持され、そのコンピュータ本体１１に対してコンピュータ本体１１の上面が露出される開放位置とコンピュータ本体１１の上面がディスプレイユニット１２によって覆れる閉塞位置との間を回動自由に取り付けられている。コンピュータ本体１１は薄い箱形の筐体を有しており、その上面にはキーボード１３、本コンピュータ１０をパワーオン／オフするためのパワーボタン１４およびタッチパッド１５が配置されている。   The display unit 12 is supported by the computer main body 11 and rotates between an open position where the upper surface of the computer main body 11 is exposed to the computer main body 11 and a closed position where the upper surface of the computer main body 11 is covered by the display unit 12. Mounted freely. The computer main body 11 has a thin box-shaped housing, and a keyboard 13, a power button 14 for powering on / off the computer 10, and a touch pad 15 are arranged on the upper surface thereof.

本コンピュータ１０は動作ステートと省電力ステートとを有している。省電力ステートは、例えば、主メモリのような特定の幾つかのデバイスを除く他のほとんど全てのデバイスを電源オフするステートである。   The computer 10 has an operation state and a power saving state. The power saving state is a state in which almost all devices other than a specific device such as a main memory are turned off.

図２は、本コンピュータ１０のシステム構成を示している。本コンピュータ１０は、ＣＰＵ１１１、ノースブリッジ１１２、主メモリ１１３、グラフィクスコントローラ１１４、サウスブリッジ１１５、ハードディスクドライブ（ＨＤＤ）１１６、ＰＣＩバスに接続されるＩ／Ｏデバイス１１７、ＢＩＯＳ−ＲＯＭ１１８、ＬＰＣバスに接続される周辺デバイス１１９、エンベデッドコントローラ（ＥＣ）１２０、電源回路１２１等を備えている。   FIG. 2 shows the system configuration of the computer 10. The computer 10 is connected to a CPU 111, a north bridge 112, a main memory 113, a graphics controller 114, a south bridge 115, a hard disk drive (HDD) 116, an I / O device 117 connected to the PCI bus, a BIOS-ROM 118, and an LPC bus. Peripheral device 119, embedded controller (EC) 120, power supply circuit 121, and the like.

ＣＰＵ１１１は、本コンピュータ１０の各コンポーネントの動作を制御するプロセッサである。このＣＰＵ１１１は、ＨＤＤ１１６から主メモリ１１３にロードされる各種ソフトウェア、例えば、オペレーティングシステム（ＯＳ）、アプリケーションプログラム等を実行する。また、ＣＰＵ１１１は、不揮発性メモリであるＢＩＯＳ−ＲＯＭ１１８に格納されたＢＩＯＳ（基本入出力システム：Basic Input Output System）も実行する。ＢＩＯＳはハードウェア制御のためのシステムプログラムである。このＢＩＯＳは、本コンピュータ１０の電力管理を実行するための機能を有しており、エンベデッドコントローラ（ＥＣ）１２０と協同して、本コンピュータ１０のシステムステートを、動作ステートと、この動作ステートよりも電力消費が少ない省電力ステートとの間で遷移させる処理を実行する。省電力ステートとしては、サスペンドステート（スタンバイ状態と称されることもある）、またはハイバネーションステート（休止状態と称されることもある）を用いることができる。また、ＢＩＯＳは、周辺デバイス１１９が必要とするパワーダウン信号LPCPD#の発生タイミングを制御する機能も有している。パワーダウン信号LPCPD#は、周辺デバイス１１９が電源オフに備えるべきことを示す。このパワーダウン信号LPCPD#はlowアクティブ信号である。   The CPU 111 is a processor that controls the operation of each component of the computer 10. The CPU 111 executes various software loaded from the HDD 116 to the main memory 113, such as an operating system (OS) and application programs. The CPU 111 also executes a BIOS (Basic Input Output System) stored in the BIOS-ROM 118 which is a nonvolatile memory. The BIOS is a system program for hardware control. This BIOS has a function for executing power management of the computer 10, and cooperates with the embedded controller (EC) 120 to set the system state of the computer 10 to an operation state and an operation state. A process for transitioning to a power saving state with low power consumption is executed. As the power saving state, a suspend state (sometimes referred to as a standby state) or a hibernation state (sometimes referred to as a dormant state) can be used. The BIOS also has a function of controlling the generation timing of the power down signal LPCPD # required by the peripheral device 119. The power down signal LPCPD # indicates that the peripheral device 119 should be prepared for power off. The power down signal LPCPD # is a low active signal.

ノースブリッジ１１２は、ＣＰＵ１１１のローカルバスとサウスブリッジ１１５との間を接続するブリッジデバイスである。また、ノースブリッジ１１２はグラフィクスコントローラ１１４との通信を実行する機能も有している。さらに、ノースブリッジ１１２には、主メモリ１１３を制御するメモリコントローラも内蔵されている。グラフィクスコントローラ１１４は、本コンピュータ１０のディスプレイモニタとして使用されるＬＣＤ１６を制御する表示コントローラである。   The north bridge 112 is a bridge device that connects the local bus of the CPU 111 and the south bridge 115. The north bridge 112 also has a function of executing communication with the graphics controller 114. Further, the north bridge 112 also includes a memory controller that controls the main memory 113. The graphics controller 114 is a display controller that controls the LCD 16 used as a display monitor of the computer 10.

サウスブリッジ１１５は、ＰＣＩ（Peripheral Component Interconnect）バスおよびＬＰＣ（Low Pin Count）バスにそれぞれ接続されている。ＬＰＣバスは、少なくともデータ線とリセット信号線とを含む。データ線は、４ビット幅のコマンド／アドレス／データ信号線から構成されている。ＬＰＣバスは、さらに、フレーム信号線も含む。コマンド／アドレス／データ信号線は、多重化されたコマンド、アドレスおよびデータを伝送するためのバスである。フレーム信号線は、バスサイクルの開始および終了を示すためのフレーム信号の伝送に使用される。リセット信号線は周辺デバイス１１９をリセットするためのリセット信号LPC Reset#の伝送に使用される。リセット信号LPC Reset#は、lowアクティブ信号である。   The south bridge 115 is connected to each of a peripheral component interconnect (PCI) bus and a low pin count (LPC) bus. The LPC bus includes at least a data line and a reset signal line. The data line is composed of a 4-bit command / address / data signal line. The LPC bus further includes a frame signal line. The command / address / data signal line is a bus for transmitting multiplexed commands, addresses and data. The frame signal line is used for transmission of a frame signal for indicating the start and end of a bus cycle. The reset signal line is used for transmitting a reset signal LPC Reset # for resetting the peripheral device 119. The reset signal LPC Reset # is a low active signal.

サウスブリッジ１１５はＬＰＣバス上の周辺デバイス１１９を制御するためのコントローラとして機能する。サウスブリッジ１１５内には、ＬＰＣホストコントローラ２０１が設けられている。このＬＰＣホストコントローラ２０１はＬＰＣバスを介して周辺デバイス１１９との通信を実行するように構成されている。上述のパワーダウン信号LPCPD#はＬＰＣバスのオプション信号である。本実施形態では、サウスブリッジ１１５として、パワーダウン信号LPCPD#の出力をサポートしていないコントローラが用いられる。すなわち、ＬＰＣホストコントローラ２０１はパワーダウン信号LPCPD#を出力する機能を有していない。したがって、サウスブリッジ１１５と周辺デバイス１１９との間を接続するＬＰＣバスには、パワーダウン信号LPCPD#は含まれていない。   The south bridge 115 functions as a controller for controlling the peripheral device 119 on the LPC bus. An LPC host controller 201 is provided in the south bridge 115. The LPC host controller 201 is configured to execute communication with the peripheral device 119 via the LPC bus. The power down signal LPCPD # described above is an LPC bus option signal. In the present embodiment, a controller that does not support the output of the power down signal LPCPD # is used as the south bridge 115. That is, the LPC host controller 201 does not have a function of outputting the power down signal LPCPD #. Therefore, the LPC bus connecting the south bridge 115 and the peripheral device 119 does not include the power down signal LPCPD #.

周辺デバイス１１９は、パワーダウン信号LPCPD#の入力を必要とするデバイスであり、パワーダウン信号LPCPD#がアクティブ状態に設定された時、電源オフに備えるために所定の準備処理を実行することが出来る。周辺デバイス１１９としては、例えば、セキュリティー機能を実行するためのＴＰＭ（Trusted Platform Module）デバイスが用いられる。この場合、周辺デバイス１１９は、所定のデータを暗号化する処理、およびデータの暗号化に使用した鍵を管理する処理等を実行する。パワーダウン信号LPCPD#がアクティブ状態に設定された時、周辺デバイス１１９は、電源オフに備えるための所定の準備処理を実行する。準備処理の中では、周辺デバイス１１９の内部動作を停止するための処理等が実行させる。また、準備処理の中では、例えば内部データを例えば周辺デバイス１１９内に設けられた不揮発性メモリ等に保存する処理等を実行してもよい。これにより、システムステートがサスペンドステートのような省電力ステートに入った場合でも必要な内部データ（例えば、鍵等）の消失を防止することができる。もちろん、パワーダウン信号LPCPD#の入力を必要とする周辺デバイス１１９は、ＴＰＭデバイスに限られるものではなく、ホストからのパワーダウン信号LPCPD#に応答して何らかの処理を実行するように構成された任意のデバイスを使用し得る。   The peripheral device 119 is a device that requires the input of the power-down signal LPCPD #, and when the power-down signal LPCPD # is set to an active state, a predetermined preparation process can be executed to prepare for power off. . As the peripheral device 119, for example, a TPM (Trusted Platform Module) device for executing a security function is used. In this case, the peripheral device 119 performs processing for encrypting predetermined data, processing for managing a key used for data encryption, and the like. When the power down signal LPCPD # is set to the active state, the peripheral device 119 executes a predetermined preparation process for preparing for power off. In the preparation process, a process for stopping the internal operation of the peripheral device 119 is executed. In the preparation process, for example, a process of storing internal data in, for example, a nonvolatile memory provided in the peripheral device 119 may be executed. Thereby, even when the system state enters a power saving state such as the suspend state, it is possible to prevent the loss of necessary internal data (for example, a key or the like). Of course, the peripheral device 119 that requires the input of the power-down signal LPCPD # is not limited to the TPM device, but any device configured to execute some processing in response to the power-down signal LPCPD # from the host. You can use any device.

本実施形態では、パワーダウン信号LPCPD#を入力するための入力ピンを有する周辺デバイス１１９、つまりパワーダウン信号LPCPD#の入力を必要とする周辺デバイス１１９をサポートできるようにするために、エンベデッドコントローラ（ＥＣ）１２０内にパワーダウン信号LPCPD#の発生を制御する機能が設けられている。周辺デバイス１１９は、コマンド／アドレス／データ信号を時分割で入出力するための４つの入出力ピン、フレーム信号を入力するための入力ピン、リセット信号LPC Reset#を入力するための入力ピン、パワーダウン信号LPCPD#を入力するための入力ピンを有している。４つの入出力ピン、フレーム信号を入力するための入力ピン、リセット信号LPC Reset#を入力するための入力ピンは、それぞれＬＰＣバスを介してサウスブリッジ１１５に接続されている。一方、パワーダウン信号LPCPD#を入力するための入力ピンは、パワーダウン信号LPCPD#線を介してエンベデッドコントローラ（ＥＣ）１２０に接続されている。   In this embodiment, in order to support a peripheral device 119 having an input pin for inputting a power-down signal LPCPD #, that is, a peripheral device 119 that requires input of the power-down signal LPCPD #, an embedded controller ( EC) 120 has a function of controlling the generation of the power down signal LPCPD #. The peripheral device 119 has four input / output pins for inputting / outputting command / address / data signals in a time division manner, an input pin for inputting a frame signal, an input pin for inputting a reset signal LPC Reset #, and power An input pin for inputting the down signal LPCPD # is provided. Four input / output pins, an input pin for inputting a frame signal, and an input pin for inputting a reset signal LPC Reset # are connected to the south bridge 115 via an LPC bus, respectively. On the other hand, an input pin for inputting the power-down signal LPCPD # is connected to the embedded controller (EC) 120 via the power-down signal LPCPD # line.

エンベデッドコントローラ（ＥＣ）１２０は本コンピュータの電力管理を実行するための電源管理コントローラであり、例えば、キーボード（ＫＢ）１３およびタッチパッド１５などを制御するキーボードコントローラを内蔵した１チップマイクロコンピュータとして実現されている。ＥＣ１２０は、電源回路１２１と協働して、ユーザによるパワーボタンスイッチ１４の操作に応じて本コンピュータ１０を電源オン／電源オフする。電源回路１２１は、コンピュータ本体１１に内蔵されたバッテリ１２２、又はＡＣアダプタ１２３を介して供給される外部電源を用いて、本コンピュータ１０の各コンポーネントに供給すべきシステム電源を生成する。   The embedded controller (EC) 120 is a power management controller for executing power management of the computer, and is realized as, for example, a one-chip microcomputer incorporating a keyboard controller for controlling the keyboard (KB) 13 and the touch pad 15. ing. The EC 120 cooperates with the power supply circuit 121 to turn on / off the computer 10 in accordance with the operation of the power button switch 14 by the user. The power supply circuit 121 generates a system power supply to be supplied to each component of the computer 10 by using an external power supply supplied via the battery 122 built in the computer main body 11 or the AC adapter 123.

ＥＣ１２０は、例えば上述のＬＰＣバスを介して、サウスブリッジ１１５に接続されている。このＥＣ１２０は、パワーダウン信号発生部３０１を備えている。パワーダウン信号発生部３０１はパワーダウン信号LPCPD#線を駆動してパワーダウン信号LPCPD#をアクティブ状態／インアクティブ状態に設定する回路である。ＥＣ１２０は、ＣＰＵ１１１がアクセス可能なレジスタ群を有しており、このレジスタ群を介してＢＩＯＳとの通信を実行することができる。また、ＥＣ１２０は、システム電源が安定していることを示す信号PWROKを用いてサウスブリッジ１１５にシステム電源の状態を通知する機能を有している。さらに、ＥＣ１２０は、サウスブリッジ１１５から送信される省電力ステート移行要求信号SLP_S3#を受信する機能も有している。   The EC 120 is connected to the south bridge 115 via, for example, the above-described LPC bus. The EC 120 includes a power down signal generation unit 301. The power-down signal generator 301 is a circuit that drives the power-down signal LPCPD # line to set the power-down signal LPCPD # to an active state / inactive state. The EC 120 has a register group that can be accessed by the CPU 111, and can communicate with the BIOS via the register group. Further, the EC 120 has a function of notifying the south bridge 115 of the state of the system power supply using a signal PWROK indicating that the system power supply is stable. Further, the EC 120 has a function of receiving a power saving state transition request signal SLP_S3 # transmitted from the south bridge 115.

図３は、本コンピュータ１０のシステムステートの遷移を示している。本コンピュータ１０は、Ｓ０，Ｓ３，Ｓ４，Ｓ５の４つのシステムステートをサポートしている。Ｓ０は、本コンピュータ１０が電源オンされている動作ステートである。Ｓ３（サスペンド），Ｓ４（ハイバネーション）は省電力ステートである。Ｓ５はオフステートである。   FIG. 3 shows the transition of the system state of the computer 10. The computer 10 supports four system states S0, S3, S4, and S5. S0 is an operation state in which the computer 10 is powered on. S3 (suspend) and S4 (hibernation) are power saving states. S5 is an off state.

Ｓ３（サスペンド）においては、主メモリ１１３およびＥＣ１２０を除く他のほとんど全てのデバイスが電源オフされる。なお、サウスブリッジ１１５はウェイクアップ要求を検知するための機能を有し得る。この場合、Ｓ３（サスペンド）においては、サウスブリッジ１１５内の一部または全てのモジュールも電源オン状態に維持し得る。Ｓ４（ハイバネーション）においては、システムコンテクストはＨＤＤ１１６に保存され、ＥＣ１２０を除く他のほとんど全てのデバイスが電源オフされる。Ｓ４（ハイバネーション）においても、サウスブリッジ１１５内の一部または全てのモジュールを電源オン状態に維持してもよい。   In S3 (suspend), almost all the devices other than the main memory 113 and the EC 120 are powered off. The south bridge 115 may have a function for detecting a wakeup request. In this case, in S3 (suspend), a part or all of the modules in the south bridge 115 can be maintained in the power-on state. In S4 (hibernation), the system context is stored in the HDD 116, and almost all other devices except the EC 120 are powered off. Even in S4 (hibernation), some or all of the modules in the south bridge 115 may be maintained in the power-on state.

ここで、本コンピュータ１０の電力管理機能の概要について説明する。まず、システムステートが動作ステートから省電力ステートに移行する時に実行される動作の概要を説明する。   Here, an outline of the power management function of the computer 10 will be described. First, an outline of an operation executed when the system state shifts from the operation state to the power saving state will be described.

ＯＳから送信される省電力ステート移行要求を受信した場合、ＢＩＯＳは、サウスブリッジ１１５に省電力ステート移行コマンドを送信して、サウスブリッジ１１５に省電力ステートへの移行に備えさせる。サウスブリッジ１１５は所定の準備処理を実行する。準備処理においては、例えば、サウスブリッジ１１５は、周辺デバイス２１を安全に電源オフできるようにするために、ＬＰＣバス内のリセット信号LPC Reset#をアクティブ状態に設定することによって周辺デバイス２１をリセットする。リセット信号LPC Reset#はロウレベルに設定され、周辺デバイス２１の動作は停止される。この状態で周辺デバイス２１に対する電源の供給を停止することにより、周辺デバイス２１を安全に電源オフすることができる。   When receiving the power saving state transition request transmitted from the OS, the BIOS transmits a power saving state transition command to the south bridge 115 to cause the south bridge 115 to prepare for the transition to the power saving state. The south bridge 115 executes a predetermined preparation process. In the preparation process, for example, the south bridge 115 resets the peripheral device 21 by setting the reset signal LPC Reset # in the LPC bus to an active state so that the peripheral device 21 can be safely powered off. . The reset signal LPC Reset # is set to a low level, and the operation of the peripheral device 21 is stopped. By stopping the supply of power to the peripheral device 21 in this state, the peripheral device 21 can be safely powered off.

所定の準備処理を実行した後、サウスブリッジ１１５は、エンベデッドコントローラ（ＥＣ）１２０に対して省電力ステート移行要求信号を送信して、エンベデッドコントローラ（ＥＣ）１２０がシステムステートを省電力ステートに設定することを許可する。省電力ステートとしてS3が使用される場合には、省電力ステート移行要求信号SLP_S3#がサウスブリッジ１１５からエンベデッドコントローラ（ＥＣ）１２０に送られる。エンベデッドコントローラ（ＥＣ）１２０は、主メモリ１１３以外のほとんど全てのデバイス（例えば、ＣＰＵ１１１、ノースブリッジ１１２、グラフィクスコントローラ１１５、周辺デバイス１１９、等）を電源オフし、システムステートを省電力ステートS0に設定する。   After executing the predetermined preparation process, the south bridge 115 transmits a power saving state transition request signal to the embedded controller (EC) 120, and the embedded controller (EC) 120 sets the system state to the power saving state. Allow that. When S3 is used as the power saving state, a power saving state transition request signal SLP_S3 # is sent from the south bridge 115 to the embedded controller (EC) 120. The embedded controller (EC) 120 powers off almost all devices (for example, the CPU 111, the north bridge 112, the graphics controller 115, the peripheral device 119, etc.) other than the main memory 113, and sets the system state to the power saving state S0. To do.

周辺デバイス２１がリセットされた後は、周辺デバイス２１は、入力信号の受信等を含む一切の動作を実行することができない。このため、周辺デバイス２１がリセットされる前に、パワーダウン信号LPCPD#をアクティブにして周辺デバイス２１が電源オフされることを周辺デバイス２１に通知することが必要となる。そのために、本実施形態では、ＢＩＯＳは、サウスブリッジ１１５に省電力ステート移行コマンドを送信する前に、パワーダウン信号発生コマンドをＥＣ１２０に送信する。すなわち、ＢＩＯＳは、ＯＳから送信される省電力ステート移行要求を受信した場合、まず、パワーダウン信号発生コマンドをＥＣ１２０に送信し、パワーダウン信号発生コマンドを送信した後に、サウスブリッジ１１５に省電力ステート移行コマンドを送信する。この場合、パワーダウン信号発生コマンドを送信してからシステム構成に依存する所定の待ち時間だけ待った後に、省電力ステート移行コマンドを発生するようにしてもよい。ＢＩＯＳから送信されるパワーダウン信号発生コマンドを受信した時、ＥＣ１２０は、パワーダウン信号発生部３０１を制御して、パワーダウン信号LPCPD#をアクティブ状態に設定する。これにより、周辺デバイス２１がサウスブリッジ１１５からのリセット信号LPC Reset#によってリセットされる前に、電源オフに備えるべきことを周辺デバイス２１に正常に通知することができる。   After the peripheral device 21 is reset, the peripheral device 21 cannot perform any operation including reception of an input signal. Therefore, before the peripheral device 21 is reset, it is necessary to activate the power-down signal LPCPD # to notify the peripheral device 21 that the peripheral device 21 is powered off. Therefore, in this embodiment, before transmitting a power saving state transition command to the south bridge 115, the BIOS transmits a power down signal generation command to the EC 120. That is, when the BIOS receives the power saving state transition request transmitted from the OS, the BIOS first transmits a power down signal generation command to the EC 120, transmits the power down signal generation command, and then transmits the power down signal generation command to the south bridge 115. Send a migration command. In this case, the power saving state transition command may be generated after waiting for a predetermined waiting time depending on the system configuration after transmitting the power down signal generation command. When receiving the power down signal generation command transmitted from the BIOS, the EC 120 controls the power down signal generation unit 301 to set the power down signal LPCPD # to the active state. Thereby, before the peripheral device 21 is reset by the reset signal LPC Reset # from the south bridge 115, it is possible to normally notify the peripheral device 21 that the power supply should be prepared.

次に、システムステートが省電力ステートから動作ステートに復帰する時に実行される動作の概要を説明する。   Next, an outline of an operation executed when the system state returns from the power saving state to the operation state will be described.

システムが省電力ステートである期間中にパワーボタンスイッチ１４の操作のようなウェイクアップイベントが発生した時、ＥＣ１２０は、システムをパワーオンしてシステムステートを省電力ステートから動作ステートに復帰する。ＣＰＵ１１１、ノースブリッジ１１２、グラフィクスコントローラ１１５、周辺デバイス１１９等のデバイスは電源オンされる。なお、サウスブリッジ１１５がウェイクアップ要求の発生を検知した場合には、サウスブリッジ１１５によって省電力ステート移行要求信号SLP_S3#がインアクティブ状態に設定される。省電力ステート移行要求信号SLP_S3#がインアクティブ状態に設定されることも、ウェイクアップイベントの一つとして使用し得る。システムステートが動作ステートに復帰してから所定時間Ｔ後に、サウスブリッジ１１５は、周辺デバイス１１９の動作を再開させるためにリセット信号LPC Reset#をインアクティブ状態に設定して周辺デバイス１１９のリセットを解除する。所定時間Ｔの値は、サウスブリッジ１１５の仕様で予め規定されている。   When a wake-up event such as operation of the power button switch 14 occurs while the system is in the power saving state, the EC 120 powers on the system and returns the system state from the power saving state to the operating state. Devices such as the CPU 111, the north bridge 112, the graphics controller 115, and the peripheral device 119 are powered on. When the south bridge 115 detects the occurrence of the wake-up request, the south bridge 115 sets the power saving state transition request signal SLP_S3 # to the inactive state. Setting the power saving state transition request signal SLP_S3 # to the inactive state can also be used as one of the wakeup events. After a predetermined time T from the return of the system state to the operating state, the south bridge 115 releases the reset of the peripheral device 119 by setting the reset signal LPC Reset # to the inactive state in order to resume the operation of the peripheral device 119. To do. The value of the predetermined time T is defined in advance by the specifications of the south bridge 115.

もし、周辺デバイス１１９のリセットが解除された時に、パワーダウン信号LPCPD#がアクティブ状態のままであったならば、周辺デバイス１１９は誤って電源オフに備えるための処理を再度開始してしまう可能性がある。このため、パワーダウン信号LPCPD#は、周辺デバイス１１９のリセットが解除される前にインアクティブ状態に設定することが必要である。また、周辺デバイス１１９の電源オフ期間中は全ての入力信号はロウレベルであることが好ましい。このため、パワーダウン信号LPCPD#は、周辺デバイス１１９の電源オンから周辺デバイス１１９のリセットが解除されるまでの間に、インアクティブ状態に設定することが必要である。システムステートが動作ステートに復帰した直後は、ＣＰＵ１１１は、まだ、動作を開始していない。このため、ＢＩＯＳがパワーダウン信号LPCPD#を制御することはできない。そこで、本実施形態では、パワーダウン信号LPCPD#をインアクティブ状態に設定する処理は、ＥＣ１２０自身で実行する。すなわち、ウェイクアップイベントが発生した時、ＥＣ１２０は、システムをパワーオンしてシステムステートを省電力ステートから動作ステートに復帰する処理と、動作ステートに復帰してから上述の所定時間Ｔ経過する前にパワーダウン信号LPCPD#をインアクティブ状態に設定する処理とを実行する。   If the power-down signal LPCPD # remains active when the reset of the peripheral device 119 is released, the peripheral device 119 may erroneously start the process for preparing for power-off accidentally. There is. Therefore, the power down signal LPCPD # needs to be set to an inactive state before the reset of the peripheral device 119 is released. Further, it is preferable that all input signals are at a low level during the power-off period of the peripheral device 119. Therefore, the power-down signal LPCPD # needs to be set to an inactive state between the time when the peripheral device 119 is powered on and the time when the reset of the peripheral device 119 is released. Immediately after the system state returns to the operation state, the CPU 111 has not yet started operation. For this reason, the BIOS cannot control the power down signal LPCPD #. Therefore, in the present embodiment, the process of setting the power down signal LPCPD # to the inactive state is executed by the EC 120 itself. That is, when a wake-up event occurs, the EC 120 powers on the system to return the system state from the power saving state to the operating state, and before the predetermined time T elapses after returning to the operating state. And a process of setting the power down signal LPCPD # to the inactive state.

次に、図４のタイミングチャートを参照して、本コンピュータ１０によって実行されるパワーダウン信号制御動作について説明する。   Next, the power-down signal control operation executed by the computer 10 will be described with reference to the timing chart of FIG.

図４は、システムのステート遷移（S0→S3→S0）に対応するタイミングシーケンスを記載している。図４において、信号名の右に付加されている記号#は、その信号が負論理（lowアクティブ）であることを示してしている。   FIG. 4 shows a timing sequence corresponding to the state transition (S0 → S3 → S0) of the system. In FIG. 4, the symbol # added to the right of the signal name indicates that the signal is negative logic (low active).

システムがS3ステートへ遷移する際には以下の処理が実行される。なお、以下の説明で、アサートは、信号をアクティブ状態に設定することを意味し、デアサートは、信号をインアクティブ状態に設定することを意味する。   When the system transitions to the S3 state, the following processing is executed. In the following description, assert means that a signal is set to an active state, and deassertion means that a signal is set to an inactive state.

（１）ＯＳからのS3移行要求を受信すると、ＢＩＯＳは、パワーダウン信号発生コマンドをＥＣ１２０に送信する。ＥＣ１２０は、T1のタイミングで、周辺デバイス１１９に対するLPCPD#信号をアサートする（LPCPD#=ロウレベル）。周辺デバイス１１９は、電源オフに備えるための準備処理を開始する。
（２）ＢＩＯＳは、S3へ移行することを要求する省電力ステート移行コマンドをサウスブリッジ１１５に送信する。T2のタイミングで、サウスブリッジ１１５内のＬＰＣホストコントローラ２０１はＬＰＣバス内のLPC Reset#信号をアサートする（LPC Reset#=ロウレベル）。そして、T3のタイミングで、サウスブリッジ１１５は、SLP_S3#信号をアサートする。
（３）SLP_S3#信号がアサートされたことをＥＣ１２０が検知する。この結果、ＥＣ１２０は、タイミングT4で、各種デバイスに対する電源をオフすると共に、システム電源が安定していることを示すPWROK信号をデアサートする。LPC Reset#信号およびLPCPD#信号が共にロウレベルに設定されている状態で、周辺デバイス１１９は電源オフされる。 (1) Upon receiving the S3 transition request from the OS, the BIOS transmits a power down signal generation command to the EC 120. The EC 120 asserts the LPCPD # signal for the peripheral device 119 at the timing of T1 (LPCPD # = low level). The peripheral device 119 starts a preparation process for preparing for power-off.
(2) The BIOS transmits to the south bridge 115 a power saving state transition command requesting the transition to S3. At the timing of T2, the LPC host controller 201 in the south bridge 115 asserts the LPC Reset # signal in the LPC bus (LPC Reset # = low level). Then, at the timing of T3, the south bridge 115 asserts the SLP_S3 # signal.
(3) The EC 120 detects that the SLP_S3 # signal is asserted. As a result, at timing T4, the EC 120 turns off the power to various devices and deasserts the PWROK signal indicating that the system power is stable. The peripheral device 119 is powered off while both the LPC Reset # signal and the LPCPD # signal are set to the low level.

システムがS3ステートからS0ステートへ遷移する際には以下の処理が実行される。
（４）S3ステートにおいてウェイクアップ要求が発生した時、サウスブリッジ１１５は、S0ステートへの移行をＥＣ１２０に要求する。要求の仕組みとしては、SLP_S3#信号を使用し得る。サウスブリッジ１１５は、T5のタイミングで、SLP_S3#信号をデアサートすることで、ＥＣ１２０に対してS0ステートへ移行することを要求する。
（５）ＥＣ１２０は、各種デバイスに対する電源をオンし、T6のタイミングでPWROK信号をアサートする。サウスブリッジ１１５は、PWROK信号のアサートによって、システムがS3ステートに復帰したことを認識する。
（６）T6からT8までの時間は上述の所定時間Ｔであり、サウスブリッジ１１５の仕様によって予め定義されている。T6からT8までの間にLPCPD#信号をディスエーブルするために、ＥＣ１２０は、T7のタイミングで、LPCPD#信号をデアサートする。
（７）サウスブリッジ１１５は、PWROK信号がアサートされてから所定時間Ｔの後（T8のタイミング）で、LPC Reset#信号をデアサートする。 When the system transitions from the S3 state to the S0 state, the following processing is executed.
(4) When a wake-up request is generated in the S3 state, the south bridge 115 requests the EC 120 to shift to the S0 state. The SLP_S3 # signal can be used as the request mechanism. The south bridge 115 requests the EC 120 to shift to the S0 state by deasserting the SLP_S3 # signal at the timing of T5.
(5) The EC 120 turns on the power to various devices and asserts the PWROK signal at the timing of T6. The south bridge 115 recognizes that the system has returned to the S3 state by asserting the PWROK signal.
(6) The time from T6 to T8 is the predetermined time T described above, and is defined in advance by the specifications of the south bridge 115. In order to disable the LPCPD # signal between T6 and T8, the EC 120 deasserts the LPCPD # signal at the timing of T7.
(7) The south bridge 115 deasserts the LPC Reset # signal after a predetermined time T (T8 timing) after the PWROK signal is asserted.

本実施形態では、（１）の手順により、周辺デバイス１１９がリセットされる前にLPCPD#信号をアクティブ状態に設定でき、（６）の手順により、周辺デバイス１１９のリセット解除前にLPCPD#信号をインアクティブ状態に設定することができる。   In the present embodiment, the LPCPD # signal can be set to the active state before the peripheral device 119 is reset by the procedure (1), and the LPCPD # signal is output before the peripheral device 119 is reset by the procedure (6). Can be set to inactive state.

次に、図５のフローチャートを参照して、S3移行処理時に実行される省電力制御処理の手順について説明する。   Next, the procedure of the power saving control process executed during the S3 transition process will be described with reference to the flowchart of FIG.

S3ステートにおいてユーザ操作等によって省電力ステート移行要求イベントが発生した時、ＯＳは、省電力ステート移行要求（S3移行要求）をＢＩＯＳに送信する。S3移行要求を受信した時（ステップＳ１１）、ＢＩＯＳは、まず、パワーダウン信号発生コマンドをＥＣ１２０に送信する（ステップＳ１２）。ＥＣ１２０は、パワーダウン信号発生部３０１を制御して、パワーダウン信号LPCPD#をアサートし、周辺デバイス２１に対して、電源オフに備えるべきことを通知する。ＢＩＯＳは、パワーダウン信号発生コマンドの送信後に、省電力ステート移行コマンド（S3移行コマンド）をサウスブリッジ１１５に送信して、サウスブリッジ１１５に省電力ステートへの移行に備えさせる（ステップＳ１３）。サウスブリッジ１１５は所定の準備処理を開始する。具体的には、サウスブリッジ１１５は、ＬＰＣバス内のリセット信号LPC Reset#をアサートして周辺デバイス２１をリセットする。この後、サウスブリッジ１１５は、ＥＣ１２０に対するSLP_S3#信号をアサートして、ＥＣ１２０がシステムステートをS3に設定することを許可する。ＥＣ１２０は、主メモリ１１３以外のほとんど全てのデバイス（ＣＰＵ１１１、ノースブリッジ１１２、グラフィクスコントローラ１１５、周辺デバイス１１９、等）を電源オフし、システムステートを省電力ステートS0に設定する（ステップＳ１４）。   When a power saving state transition request event occurs due to a user operation or the like in the S3 state, the OS transmits a power saving state transition request (S3 transition request) to the BIOS. When the S3 shift request is received (step S11), the BIOS first transmits a power down signal generation command to the EC 120 (step S12). The EC 120 controls the power down signal generation unit 301 to assert the power down signal LPCPD #, and notifies the peripheral device 21 that it should be prepared for power off. After transmitting the power down signal generation command, the BIOS transmits a power saving state transition command (S3 transition command) to the south bridge 115 to prepare the south bridge 115 for transition to the power saving state (step S13). The south bridge 115 starts a predetermined preparation process. Specifically, the south bridge 115 asserts a reset signal LPC Reset # in the LPC bus to reset the peripheral device 21. After this, the south bridge 115 asserts the SLP_S3 # signal for the EC 120, allowing the EC 120 to set the system state to S3. The EC 120 powers off almost all devices (CPU 111, north bridge 112, graphics controller 115, peripheral device 119, etc.) other than the main memory 113, and sets the system state to the power saving state S0 (step S14).

次に、図６のフローチャートを参照して、S0移行処理時に実行される省電力制御処理の手順について説明する。   Next, the procedure of the power saving control process executed during the S0 transition process will be described with reference to the flowchart of FIG.

ＥＣ１２０は、S3期間中にウェイクアップイベントの発生を検知すると（ステップＳ２１）、システムをパワーオンしてシステムステートをS0ステートからS0ステートに復帰する（ステップＳ２２）。ステップＳ２２では、ＥＣ１２０は、PWEOK信号によって、S0ステートに復帰したことをサウスブリッジ１１５に通知する処理も実行する。そして、ＥＣ１２０は、パワーダウン信号発生部３０１を制御して、パワーダウン信号LPCPD#をデアサートする（ステップＳ２３）。システムステートがS0ステートに復帰してから所定時間Ｔ後に、サウスブリッジ１１５は、リセット信号LPC Reset#をデアサートして周辺デバイス１１９のリセットを解除する（ステップＳ２４）。   When the EC 120 detects the occurrence of a wake-up event during the S3 period (step S21), the EC 120 powers on the system and returns the system state from the S0 state to the S0 state (step S22). In step S22, the EC 120 also executes a process of notifying the south bridge 115 that the state has returned to the S0 state by the PWEOK signal. Then, the EC 120 controls the power down signal generation unit 301 to deassert the power down signal LPCPD # (step S23). After a predetermined time T after the system state returns to the S0 state, the south bridge 115 deasserts the reset signal LPC Reset # to release the reset of the peripheral device 119 (step S24).

以上のように、本実施形態においては、電力管理部として機能するＥＣ１２０にパワーダウン信号LPCPD#の発生機能が設けられている。省電力ステートへの移行時には、ＢＩＯＳは省電力ステート移行コマンドを発生する前にパワーダウン信号発生コマンドを発生するので、ＥＣ１２０は、周辺デバイス１１９がサウスブリッジ１１５によってリセットされる前にパワーダウン信号LPCPD#をアクティブにすることができる。また、所定のウェイクアップイベントが発生した時には、動作ステートに復帰する処理と、パワーダウン信号LPCPD#をインアクティブにする処理とがＥＣ１２０によって実行される。したがって、周辺デバイス１１９がサウスブリッジ１１５によってリセット解除される前に、パワーダウン信号LPCPD#をインアクティブにすることができる。よって、パワーダウン信号の出力をサポートするコントローラを用いることなく、パワーダウン信号の発生タイミングを制御することができる。   As described above, in this embodiment, the EC 120 functioning as a power management unit is provided with a function for generating a power down signal LPCPD #. At the time of transition to the power saving state, since the BIOS generates a power down signal generation command before generating the power saving state transition command, the EC 120 determines that the power down signal LPCPD before the peripheral device 119 is reset by the south bridge 115. # Can be activated. Further, when a predetermined wakeup event occurs, the EC 120 executes a process for returning to the operation state and a process for inactivating the power down signal LPCPD #. Therefore, the power down signal LPCPD # can be made inactive before the peripheral device 119 is reset by the south bridge 115. Therefore, the generation timing of the power-down signal can be controlled without using a controller that supports the output of the power-down signal.

なお、本実施形態では、ＬＰＣバスのパワーダウン信号LPCPD#の制御について説明したが、本実施形態のパワーダウン信号の発生制御機能は、パワーダウン信号がオプション信号として規定された任意のバスに対して適用することができる。   In the present embodiment, the control of the power down signal LPCPD # of the LPC bus has been described. However, the power down signal generation control function of the present embodiment can be applied to any bus in which the power down signal is defined as an option signal. Can be applied.

また、本実施形態では、省電力ステートとしてS3ステートを使用する場合に対応する省電力制御処理を中心に説明したが、本実施形態の省電力制御処理の手順は、S0ステートからS4ステートへの移行およびS4ステートからS0テートへの移行にも適用することができる。   Further, in the present embodiment, the description has focused on the power saving control process corresponding to the case where the S3 state is used as the power saving state. However, the procedure of the power saving control process of the present embodiment is from the S0 state to the S4 state. It can also be applied to transitions and transitions from S4 state to S0 state.

また本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Further, the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

１０…情報処理装置、１１１…ＣＰＵ、１１５…サウスブリッジ、１１９…周辺デバイス、１２０…ＥＣ。   DESCRIPTION OF SYMBOLS 10 ... Information processing apparatus, 111 ... CPU, 115 ... South bridge, 119 ... Peripheral device, 120 ... EC.

Claims (11)

情報処理装置であって、
オペレーティングシステムからの省電力ステート移行要求の受信に応答してパワーダウン信号発生コマンドを発生し、前記パワーダウン信号発生コマンドの発生後に省電力ステート移行コマンドを発生するシステムプログラムを格納する不揮発性メモリと、
前記オペレーティングシステムおよび前記システムプログラムを実行するプロセッサと、
少なくともデータ線とリセット信号線とを含むバスを介して周辺デバイスに接続され、前記省電力ステート移行コマンドの受信に応答して前記周辺デバイスをリセットし、前記周辺デバイスがリセットされた後に省電力ステート移行要求信号を出力するコントローラと、
前記パワーダウン信号発生コマンドの受信に応答して前記周辺デバイスに対するパワーダウン信号をアクティブ状態に設定する処理と、前記コントローラからの前記省電力ステート移行要求信号の受信に応答して前記情報処理装置を前記省電力ステートに設定する処理とを実行する電力管理手段とを具備する情報処理装置。 An information processing apparatus,
A non-volatile memory for storing a system program for generating a power-down signal generation command in response to reception of a power-saving state transition request from an operating system and generating a power-saving state transition command after generation of the power-down signal generation command; ,
A processor for executing the operating system and the system program;
Connected to a peripheral device via a bus including at least a data line and a reset signal line, resets the peripheral device in response to receiving the power saving state transition command, and resets the peripheral device to a power saving state after the peripheral device is reset A controller that outputs a transition request signal;
In response to receiving the power down signal generation command, processing for setting a power down signal for the peripheral device to an active state, and in response to receiving the power saving state transition request signal from the controller, the information processing apparatus An information processing apparatus comprising: a power management unit that executes processing for setting the power saving state. 前記電力管理手段は、少なくとも前記プロセッサおよび前記周辺デバイスを電源オフすることによって前記情報処理装置を前記省電力ステートに設定する請求項１記載の情報処理装置。   The information processing apparatus according to claim 1, wherein the power management unit sets the information processing apparatus to the power saving state by powering off at least the processor and the peripheral device. 前記パワーダウン信号は電源オフに備えるべきことを前記周辺デバイスに通知するための信号である請求項１記載の情報処理装置。   The information processing apparatus according to claim 1, wherein the power-down signal is a signal for notifying the peripheral device that the power-off signal should be prepared. 前記周辺デバイスは前記パワーダウン信号を入力するための入力ピンを含み、前記入力ピンは信号線を介して前記電力管理手段に接続されている請求項１記載の情報処理装置。   The information processing apparatus according to claim 1, wherein the peripheral device includes an input pin for inputting the power-down signal, and the input pin is connected to the power management unit via a signal line. 情報処理装置であって、
少なくともデータ線とリセット信号線とを含むバスを介して周辺デバイスに接続され、前記情報処理装置が省電力ステートから動作ステートに復帰してから所定時間後に前記周辺デバイスのリセットを解除するコントローラと、
パワーダウン信号線を介して前記周辺デバイスに接続され、所定のウェイクアップイベントの発生に応答して前記情報処理装置を前記動作ステートに復帰する処理と、前記情報処理装置が前記動作ステートに復帰してから前記所定時間経過する前に前記周辺デバイスに対するパワーダウン信号をインアクティブ状態に設定する処理とを実行する電力管理手段とを具備する情報処理装置。 An information processing apparatus,
A controller connected to a peripheral device via a bus including at least a data line and a reset signal line, and releasing the reset of the peripheral device after a predetermined time after the information processing apparatus returns from the power saving state to the operating state;
A process connected to the peripheral device via a power-down signal line and returning the information processing apparatus to the operation state in response to occurrence of a predetermined wakeup event; and the information processing apparatus returns to the operation state. And a power management unit that executes a process of setting a power-down signal for the peripheral device to an inactive state before the predetermined time elapses. 情報処理装置であって、
オペレーティングシステムからの省電力ステート移行要求の受信に応答してパワーダウン信号発生コマンドを発生し、前記パワーダウン信号発生コマンドの発生後に省電力ステート移行コマンドを発生するシステムプログラムを格納する不揮発性メモリと、
前記オペレーティングシステムおよび前記システムプログラムを実行するプロセッサと、
少なくともデータ線とリセット信号線とを含むバスを介して周辺デバイスに接続され、前記省電力ステート移行コマンドの受信に応答して前記周辺デバイスをリセットし、前記周辺デバイスがリセットされた後に省電力ステート移行要求信号を出力し、前記情報処理装置が省電力ステートから動作ステートに復帰してから所定時間後に前記周辺デバイスのリセットを解除するコントローラと、
前記パワーダウン信号発生コマンドの受信に応答して前記周辺デバイスに対するパワーダウン信号をアクティブ状態に設定する処理と、前記コントローラからの前記省電力ステート移行要求信号の受信に応答して前記情報処理装置を前記省電力ステートに設定する処理と、所定のウェイクアップイベントの発生に応答して前記情報処理装置を前記動作ステートに復帰する処理と、前記情報処理装置が前記動作ステートに復帰してから前記所定時間経過する前に前記パワーダウン信号をインアクティブ状態に設定する処理とを実行する電力管理手段とを具備する情報処理装置。 An information processing apparatus,
A non-volatile memory for storing a system program for generating a power-down signal generation command in response to reception of a power-saving state transition request from an operating system and generating a power-saving state transition command after generation of the power-down signal generation command; ,
A processor for executing the operating system and the system program;
Connected to a peripheral device via a bus including at least a data line and a reset signal line, resets the peripheral device in response to receiving the power saving state transition command, and resets the peripheral device to a power saving state after the peripheral device is reset A controller that outputs a transition request signal, and cancels the reset of the peripheral device after a predetermined time after the information processing apparatus returns from the power saving state to the operation state;
In response to receiving the power down signal generation command, processing for setting a power down signal for the peripheral device to an active state, and in response to receiving the power saving state transition request signal from the controller, the information processing apparatus A process for setting the power saving state; a process for returning the information processing apparatus to the operation state in response to occurrence of a predetermined wakeup event; and the predetermined process after the information processing apparatus returns to the operation state. An information processing apparatus comprising: a power management unit that executes a process of setting the power-down signal to an inactive state before time elapses. 前記電力管理手段は、少なくとも前記プロセッサおよび前記周辺デバイスを電源オフすることによって前記情報処理装置を前記省電力ステートに設定し、前記所定のウェイクアップイベントの発生に応答して前記プロセッサおよび前記周辺デバイスを電源オンすることによって前記情報処理装置を前記動作ステートに復帰する請求項６記載の情報処理装置。   The power management means sets the information processing apparatus to the power saving state by powering off at least the processor and the peripheral device, and the processor and the peripheral device in response to occurrence of the predetermined wakeup event The information processing apparatus according to claim 6, wherein the information processing apparatus is returned to the operation state by turning on the power. 前記電力管理手段は、前記情報処理装置が前記動作ステートに復帰したことを前記コントローラに通知する請求項６記載の情報処理装置。   The information processing apparatus according to claim 6, wherein the power management unit notifies the controller that the information processing apparatus has returned to the operation state. 前記パワーダウン信号は電源オフに備えるべきことを前記周辺デバイスに通知するための信号である請求項６記載の情報処理装置。   The information processing apparatus according to claim 6, wherein the power-down signal is a signal for notifying the peripheral device that the power-off signal should be prepared. 前記周辺デバイスは前記パワーダウン信号を入力するための入力ピンを含み、前記入力ピンは信号線を介して前記電力管理手段に接続されている請求項６記載の情報処理装置。   The information processing apparatus according to claim 6, wherein the peripheral device includes an input pin for inputting the power-down signal, and the input pin is connected to the power management unit via a signal line. 少なくともデータ線とリセット信号線とを含むバスに接続された周辺デバイスと、前記バスを介して前記周辺デバイスを制御するコントローラと、電力管理部とを含む情報処理装置の動作を制御する省電力制御方法であって、
オペレーティングシステムからの省電力ステート移行要求の受信に応答してパワーダウン信号発生コマンドを前記電力管理部に送信し、前記パワーダウン信号発生コマンドの送信後に省電力ステート移行コマンドを前記コントローラに送信するステップと、
前記パワーダウン信号発生コマンドの受信に応答して、前記電力管理部によって、前記周辺デバイスに対するパワーダウン信号をアクティブ状態に設定するステップと、
前記省電力ステート移行コマンドの受信に応答して、前記コントローラによって、前記周辺デバイスをリセットし、前記周辺デバイスがリセットされた後に、前記コントローラから前記電力管理部に省電力ステート移行要求信号を送信するステップと、
前記省電力ステート移行要求信号の受信に応答して、前記電力管理部によって、前記情報処理装置を省電力ステートに設定するステップと、
所定のウェイクアップイベントの発生に応答して、前記電力管理部によって、前記情報処理装置を前記動作ステートに復帰すると共に、前記パワーダウン信号をインアクティブ状態に設定するステップと、
前記情報処理装置が省電力ステートから動作ステートに復帰してから所定時間後に、前記コントローラによって、前記周辺デバイスのリセットを解除するステップとを具備する省電力制御方法。 Power saving control for controlling the operation of an information processing apparatus including a peripheral device connected to a bus including at least a data line and a reset signal line, a controller for controlling the peripheral device via the bus, and a power management unit A method,
Transmitting a power-down signal generation command to the power management unit in response to receiving a power-saving state transition request from the operating system, and transmitting a power-saving state transition command to the controller after transmitting the power-down signal generation command When,
In response to receiving the power down signal generation command, the power management unit sets a power down signal for the peripheral device to an active state;
In response to receiving the power saving state transition command, the controller resets the peripheral device, and after the peripheral device is reset, transmits a power saving state transition request signal from the controller to the power management unit. Steps,
In response to receiving the power saving state transition request signal, the power management unit sets the information processing apparatus to a power saving state;
In response to occurrence of a predetermined wakeup event, the power management unit returns the information processing apparatus to the operation state, and sets the power down signal to an inactive state;
A power saving control method comprising: releasing a reset of the peripheral device by the controller after a predetermined time after the information processing apparatus returns from the power saving state to the operation state.
JP2010110374A 2010-05-12 2010-05-12 Information processing apparatus and power saving control method Expired - Fee Related JP4846862B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010110374A JP4846862B2 (en) 2010-05-12 2010-05-12 Information processing apparatus and power saving control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010110374A JP4846862B2 (en) 2010-05-12 2010-05-12 Information processing apparatus and power saving control method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009109799 Division 2009-04-28 2009-04-28

Publications (2)

Publication Number Publication Date
JP2010262659A JP2010262659A (en) 2010-11-18
JP4846862B2 true JP4846862B2 (en) 2011-12-28

Family

ID=43360618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010110374A Expired - Fee Related JP4846862B2 (en) 2010-05-12 2010-05-12 Information processing apparatus and power saving control method

Country Status (1)

Country Link
JP (1) JP4846862B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160019A (en) * 2011-01-31 2012-08-23 Toshiba Corp Information processor and control method
US9696785B2 (en) * 2013-12-28 2017-07-04 Intel Corporation Electronic device having a controller to enter a low power mode
JP2015153075A (en) * 2014-02-13 2015-08-24 富士通株式会社 Transmission equipment and control unit
JP6703049B2 (en) 2018-07-25 2020-06-03 キヤノン株式会社 Information processing apparatus and method of controlling information processing apparatus
JP7159002B2 (en) 2018-10-26 2022-10-24 キヤノン株式会社 An information processing apparatus including a device that is in an operation stop state according to an operation stop signal and that can shift to a power saving mode on condition that at least an operation stop signal is not input.

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991841A (en) * 1997-09-24 1999-11-23 Intel Corporation Memory transactions on a low pin count bus
US7000056B2 (en) * 2003-03-28 2006-02-14 Intel Corporation Method and apparatus for detecting low pin count and serial peripheral interfaces
JP2007004600A (en) * 2005-06-24 2007-01-11 Toshiba Corp Electronic apparatus and speaker driving control method
JP5076317B2 (en) * 2005-12-27 2012-11-21 ソニー株式会社 Information processing apparatus, information processing method, and program thereof
JP2008305195A (en) * 2007-06-07 2008-12-18 Toshiba Corp Electronic apparatus and power supply method

Also Published As

Publication number Publication date
JP2010262659A (en) 2010-11-18

Similar Documents

Publication Publication Date Title
US8255725B2 (en) Information processing apparatus and power-saving control method
TWI386791B (en) Transitioning a computing platform to a low power system state
US6760850B1 (en) Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source
TWI400604B (en) Platform power management based on latency guidance
JP2008090436A (en) Information processor and system state control method
JP2007249660A (en) Information processor and method of controlling system state
JP2003195989A (en) Computer device, power source supply control method and program
JP5885881B2 (en) Implementing a power off state on a computing device
JP4846862B2 (en) Information processing apparatus and power saving control method
JP2009110428A (en) Information processing apparatus and control method
JP2009289193A (en) Information processing apparatus
JP2002073226A (en) Display controller, computer system, and power management method
US9645630B2 (en) Selectively permitting an apparatus to be awakened depending on a programmable setting
JP2014102609A (en) Information processing apparatus and control method
ES2933101T3 (en) Computer power saving method and computer wake method
US9207742B2 (en) Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode
CN101281416A (en) Method for ensuring system closedown completion
JP6698722B2 (en) Embedded controller chips, systems and devices
US20070086451A1 (en) Information processing apparatus and operation control method
JP2006338204A (en) Information processor and power saving control method
JP6691312B1 (en) Information processing system, information processing device, and program
KR101087429B1 (en) Platform power management based on latency guidance
US7272731B2 (en) Information handling system having reduced power consumption
JP4703757B2 (en) Information processing device
TWI612428B (en) Integrated circuit, electronic device and operation method thereof

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees