JP4839489B2 - ディスクリプタ制御方法、ダイレクトメモリ転送装置およびプログラム - Google Patents
ディスクリプタ制御方法、ダイレクトメモリ転送装置およびプログラム Download PDFInfo
- Publication number
- JP4839489B2 JP4839489B2 JP2008026907A JP2008026907A JP4839489B2 JP 4839489 B2 JP4839489 B2 JP 4839489B2 JP 2008026907 A JP2008026907 A JP 2008026907A JP 2008026907 A JP2008026907 A JP 2008026907A JP 4839489 B2 JP4839489 B2 JP 4839489B2
- Authority
- JP
- Japan
- Prior art keywords
- descriptor
- information
- instruction
- response
- descriptor information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
メモリ上のデータを転送するダイレクトメモリアクセスを行うための情報であるディスクリプタを制御するディスクリプタ制御方法であって、
データの転送に前もって必要な情報である指示ディスクリプタ情報の領域を、転送したデータについて発生する情報である応答ディスクリプタ情報の領域から分離し、前記指示ディスクリプタ情報のみを2以上記憶領域に配置する指示ディスクリプタ設定ステップと、
前記指示ディスクリプタ設定ステップで前記記憶領域に配置された2以上の指示ディスクリプタ情報を、ダイレクトメモリアクセス制御装置にまとめて読み込む指示ディスクリプタ入力ステップと、
前記転送したデータについて発生した応答ディスクリプタ情報のみを2以上一括して記憶領域に書き込む応答ディスクリプタ書込ステップと、
を備えることを特徴とする。
データの転送に前もって必要な情報である指示ディスクリプタ情報の領域を、転送したデータについて発生する情報である応答ディスクリプタ情報の領域から分離し、前記指示ディスクリプタ情報のみを2以上記憶領域に配置する指示ディスクリプタ設定手段と、
前記指示ディスクリプタ設定手段で前記記憶領域に配置された2以上の指示ディスクリプタ情報を、ダイレクトメモリアクセス制御装置にまとめて読み込む指示ディスクリプタ入力手段と、
前記指示ディスクリプタ情報に従って転送したデータについて発生した応答ディスクリプタ情報のみを、2以上一括して記憶領域に書き込む応答ディスクリプタ書込手段と、
を備えることを特徴とする。
データの転送に前もって必要な情報である指示ディスクリプタ情報の領域を、転送したデータについて発生する情報である応答ディスクリプタ情報の領域から分離し、前記指示ディスクリプタ情報のみを2以上記憶領域に配置する指示ディスクリプタ設定手段と、
前記指示ディスクリプタ設定手段で前記記憶領域に配置された2以上の指示ディスクリプタ情報を、ダイレクトメモリアクセス制御装置にまとめて読み込む指示ディスクリプタ入力手段と、
前記指示ディスクリプタ情報に従って転送したデータについて発生した応答ディスクリプタ情報のみを、2以上一括して記憶領域に書き込む応答ディスクリプタ書込手段
として機能させることを特徴とする。
図1は、本発明に係るダイレクトメモリ転送装置の構成例を示すブロック図である。ダイレクトメモリ転送装置10は、CPU1、主記憶2、外部バス接続装置3、IOデバイス4、および外部デバイス6から構成される。外部バス接続装置3は、例えば、PCI Expressのルートコンプレックスである。PCI Expressのルートコンプレックスは、内部バス7と、I/OシリアルインターフェースであるPCI Expressバスを接続する。IOデバイス4はさらにDMAコントローラ5を含む。
図4は、本発明に係るディスクリプタ情報の構成例を示す図である。実施の形態2では、実施の形態1と同様のダイレクトメモリ転送装置10の構成例を用いて、指示ディスクリプタ情報および応答ディスクリプタ情報をそれぞれ連続して配置する。
好ましくは、前記指示ディスクリプタ設定ステップは、前記2以上の指示ディスクリプタ情報を連続する記憶領域に配置することを特徴とする。
好ましくは、前記指示ディスクリプタ設定手段は、前記指示ディスクリプタ情報を連続する記憶領域に配置することを特徴とする。
2 主記憶
3 外部バス接続装置
4 IOデバイス
5 DMAコントローラ
6 外部デバイス
7 内部バス
10 ダイレクトメモリ転送装置
20 DMA制御用プログラム
21 指示ディスクリプタ領域
22 応答ディスクリプタ領域
Claims (7)
- メモリ上のデータを転送するダイレクトメモリアクセスを行うための情報であるディスクリプタを制御するディスクリプタ制御方法であって、
データの転送に前もって必要な情報である指示ディスクリプタ情報の領域を、転送したデータについて発生する情報である応答ディスクリプタ情報の領域から分離し、前記指示ディスクリプタ情報のみを2以上記憶領域に配置する指示ディスクリプタ設定ステップと、
前記指示ディスクリプタ設定ステップで前記記憶領域に配置された2以上の指示ディスクリプタ情報を、ダイレクトメモリアクセス制御装置にまとめて読み込む指示ディスクリプタ入力ステップと、
前記転送したデータについて発生した応答ディスクリプタ情報のみを2以上一括して記憶領域に書き込む応答ディスクリプタ書込ステップと、
を備えることを特徴とするディスクリプタ制御方法。 - 前記指示ディスクリプタ設定ステップは、前記2以上の指示ディスクリプタ情報を連続する記憶領域に配置することを特徴とする請求項1に記載のディスクリプタ制御方法。
- 前記応答ディスクリプタ書込ステップは、前記転送したデータについて発生し、前記指示ディスクリプタ情報の数とは異なる場合がある2以上の応答ディスクリプタ情報を連続する記憶領域に書き込むことを特徴とする請求項1または2に記載のディスクリプタ制御方法。
- データの転送に前もって必要な情報である指示ディスクリプタ情報の領域を、転送したデータについて発生する情報である応答ディスクリプタ情報の領域から分離し、前記指示ディスクリプタ情報のみを2以上記憶領域に配置する指示ディスクリプタ設定手段と、
前記指示ディスクリプタ設定手段で前記記憶領域に配置された2以上の指示ディスクリプタ情報を、ダイレクトメモリアクセス制御装置にまとめて読み込む指示ディスクリプタ入力手段と、
前記指示ディスクリプタ情報に従って転送したデータについて発生した応答ディスクリプタ情報のみを、2以上一括して記憶領域に書き込む応答ディスクリプタ書込手段と、
を備えることを特徴とするダイレクトメモリ転送装置。 - 前記指示ディスクリプタ設定手段は、前記2以上の指示ディスクリプタ情報を連続する記憶領域に配置することを特徴とする請求項4に記載のダイレクトメモリ転送装置。
- 前記応答ディスクリプタ書込手段は、前記転送したデータについて発生し、前記指示ディスクリプタ情報の数とは異なる場合がある2以上の応答ディスクリプタ情報を連続する記憶領域に書き込むことを特徴とする請求項4または5に記載のダイレクトメモリ転送装置。
- コンピュータを
データの転送に前もって必要な情報である指示ディスクリプタ情報の領域を、転送したデータについて発生する情報である応答ディスクリプタ情報の領域から分離し、前記指示ディスクリプタ情報のみを2以上記憶領域に配置する指示ディスクリプタ設定手段と、
前記指示ディスクリプタ設定手段で前記記憶領域に配置された2以上の指示ディスクリプタ情報を、ダイレクトメモリアクセス制御装置にまとめて読み込む指示ディスクリプタ入力手段と、
前記指示ディスクリプタ情報に従って転送したデータについて発生した応答ディスクリプタ情報のみを、2以上一括して記憶領域に書き込む応答ディスクリプタ書込手段
として機能させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008026907A JP4839489B2 (ja) | 2008-02-06 | 2008-02-06 | ディスクリプタ制御方法、ダイレクトメモリ転送装置およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008026907A JP4839489B2 (ja) | 2008-02-06 | 2008-02-06 | ディスクリプタ制御方法、ダイレクトメモリ転送装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009187313A JP2009187313A (ja) | 2009-08-20 |
JP4839489B2 true JP4839489B2 (ja) | 2011-12-21 |
Family
ID=41070480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008026907A Expired - Fee Related JP4839489B2 (ja) | 2008-02-06 | 2008-02-06 | ディスクリプタ制御方法、ダイレクトメモリ転送装置およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4839489B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5268841B2 (ja) * | 2009-09-11 | 2013-08-21 | 三菱電機株式会社 | 情報処理装置 |
JP2018116550A (ja) | 2017-01-19 | 2018-07-26 | Necプラットフォームズ株式会社 | 転送制御装置 |
JP7083717B2 (ja) | 2018-07-23 | 2022-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04177445A (ja) * | 1990-11-08 | 1992-06-24 | Nec Corp | ディスクリプタ制御方式 |
JP4456490B2 (ja) * | 2005-01-14 | 2010-04-28 | 富士通株式会社 | Dma装置 |
-
2008
- 2008-02-06 JP JP2008026907A patent/JP4839489B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009187313A (ja) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9934160B1 (en) | Bit-mapped DMA and IOC transfer with dependency table comprising plurality of index fields in the cache for DMA transfer | |
US20070273699A1 (en) | Multi-graphics processor system, graphics processor and data transfer method | |
US20090138570A1 (en) | Method for setting parameters and determining latency in a chained device system | |
CN111159075B (zh) | 数据传输方法和数据传输装置 | |
JP2007183692A (ja) | データ処理装置 | |
JP2006195823A (ja) | Dma装置 | |
JP2009032243A (ja) | 取り出されたデータをメモリに直接に書き込むストレージコントローラによるバッファスペースの最適な使用 | |
US7970959B2 (en) | DMA transfer system using virtual channels | |
US20060236001A1 (en) | Direct memory access controller | |
JP5637145B2 (ja) | バスモニタ回路及びバスモニタ方法 | |
JP4839489B2 (ja) | ディスクリプタ制御方法、ダイレクトメモリ転送装置およびプログラム | |
JP2006293799A (ja) | 情報処理装置、および情報処理方法 | |
JP2006313479A (ja) | 半導体集積回路装置及びデータ転送方法 | |
JP2013186658A (ja) | データ伝送装置、データ伝送方法、及びプログラム | |
CN113704151B (zh) | 基于TileLink总线的芯片互联架构及互联方法 | |
US10853123B2 (en) | Memory module | |
JP2006285872A (ja) | マルチcpuシステム | |
CN110764710A (zh) | 低延迟高iops的数据访问方法与存储系统 | |
JP2006119724A (ja) | Cpuシステム、バスブリッジ、その制御方法、及びコンピュータシステム | |
US11513852B2 (en) | Data transferring apparatus and method for transferring data with overlap | |
US20060248240A1 (en) | Multi mode dma controller with transfer packet preprocessor | |
WO2023115319A1 (zh) | 一种数据存储方法、存储装置及设备 | |
JP4567373B2 (ja) | データ転送装置及び通信データ処理システム | |
US20230176932A1 (en) | Processor, information processing apparatus, and information processing method | |
CN115658601A (zh) | 多核处理器系统及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110916 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |