JP4830164B2 - Information processing apparatus and vector type information processing apparatus - Google Patents

Information processing apparatus and vector type information processing apparatus Download PDF

Info

Publication number
JP4830164B2
JP4830164B2 JP2009160931A JP2009160931A JP4830164B2 JP 4830164 B2 JP4830164 B2 JP 4830164B2 JP 2009160931 A JP2009160931 A JP 2009160931A JP 2009160931 A JP2009160931 A JP 2009160931A JP 4830164 B2 JP4830164 B2 JP 4830164B2
Authority
JP
Japan
Prior art keywords
register
registers
logical
physical
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009160931A
Other languages
Japanese (ja)
Other versions
JP2011018120A (en
Inventor
健二 田形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2009160931A priority Critical patent/JP4830164B2/en
Priority to US12/829,146 priority patent/US20110010528A1/en
Publication of JP2011018120A publication Critical patent/JP2011018120A/en
Application granted granted Critical
Publication of JP4830164B2 publication Critical patent/JP4830164B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Devices For Executing Special Programs (AREA)

Description

本発明は情報処理装置及びベクトル型情報処理装置に係り、特に、レジスタ・リネーミング機構を実装するプロセッサを備えると共に、その処理性能を高める情報処理装置及びベクトル型情報処理装置に関する。   The present invention relates to an information processing apparatus and a vector type information processing apparatus, and more particularly, to an information processing apparatus and a vector type information processing apparatus that include a processor that implements a register renaming mechanism and that increases the processing performance.

以下、情報処理装置のアーキテクチャにおいて、ソフトウェアに公開されているレジスタ（即ち、タイミングによってはソフトウェア側から参照可能であったり、更新可能であったりするレジスタ）をＳＶＲ(Software Visible Register) とし、そのうち、ソフトウェアが現在使用可能なレジスタをＳＵＲ(Software Usable Register)とする。また、ハードウェア上に実装されたレジスタをＨＲ(Hardware Register) とし、そのうちＳＵＲの物理的な格納先となるレジスタをＳＲ(Software Register) とし、レジスタ・リネーミングに用いられるレジスタをＲＲ(Renaming Register) とする。   Hereinafter, in the architecture of the information processing apparatus, a register opened to software (that is, a register that can be referred to or updated by the software depending on timing) is referred to as an SVR (Software Visible Register), A register that can be used by software is called SUR (Software Usable Register). In addition, a register mounted on hardware is HR (Hardware Register), a register that is a physical storage destination of SUR is SR (Software Register), and a register used for register renaming is RR (Renaming Register). ).

レジスタ・リネーミング機構を実装するプロセッサを備えた情報処理装置であっても、周知のコンピュータ・アーキテクチャでは、ＳＵＲの数やＲＲの数は変えることができず、プログラムの処理速度を向上させるには、プログラムの方をハードウェアに合わせて最適化していくしかなかった。しかし、プログラムの方をハードウェアに適合させる最適化手段にも限界があり、即ち、レジスタ不足の場合にはデータのメモリへの退避が必要となるため、この退避のためのメモリアクセス命令の実行に要するアクセス時間や、前述のＲＲの不足によるレジスタの解放待ち時間といった無駄時間が生じてしまうという問題点があった。   Even in an information processing apparatus equipped with a processor that implements a register renaming mechanism, the number of SURs and the number of RRs cannot be changed with a well-known computer architecture. The program had to be optimized for the hardware. However, there is a limit to the optimization means for adapting the program to the hardware, that is, if there is a shortage of registers, it is necessary to save the data to the memory, so execution of the memory access instruction for this saving There is a problem that a waste time such as an access time required for registering and a register release waiting time due to the shortage of RR described above occurs.

なお、他の関連技術として、歴史的には、ユーザが作成したプログラム（ソースプログラム）を実行プログラム（オブジェクトプログラム）へと変換する過程で、論理レジスタの使用状況を管理し、システムによって、その最適化を図る最適化技術が有り、既に周知の技術として実施されている。この技術は、ＯＳ（オペレーティング・システム）の１構成要素であるコンパイラなどで、最適化フェーズを設けて実施されている。しかし、コンパイラの場合は、プログラム全体を見渡すことができるので、論理レジスタの参照ステップなどを全体的に解析することで最適化することが可能となるが、常駐のＯＳや、ハードウェアで、この技術を実施することは、命令系列の実行というメインの仕事を抱えているので、ともすればオーバーヘッドを招来する可能性が有り、困難とされている。   As another related technology, historically, the usage status of logical registers is managed in the process of converting a user-created program (source program) into an execution program (object program), and the optimal state depends on the system. There is an optimization technique for achieving this, which has already been implemented as a well-known technique. This technique is implemented by a compiler, which is one component of an OS (Operating System), with an optimization phase. However, in the case of a compiler, since the entire program can be looked over, it is possible to optimize by analyzing the reference steps of the logical register as a whole, but this can be done with a resident OS or hardware. Implementing technology has the main task of executing instruction sequences, so it can be overhead and can be difficult.

近年、特にスループット向上の要求が高まったことを背景に、例えば、ベクトルプロセッサ等でパイプライン処理が採用されており、ユーザがソフトウェア・パイプライニングを組むことによって命令スループットの性能を向上させる技術も公知となっている。この技術の場合は、プログラムステップに複数のループが存在する場合、場合によっては、各ループでそれぞれ異なる仮想レジスタを割り当てる必要があるため、実行プログラムにおいて命令数が増大し、また、ユーザは、オーバーラップして実行される各ループにおいて、論理レジスタがぶつからないように指定しなければならないという煩わしさがある。   In recent years, in particular against the background of increasing demands for throughput improvement, for example, pipeline processing has been adopted in vector processors and the like, and a technique for improving instruction throughput performance by the user constructing software pipelining is also known. It has become. In the case of this technique, when there are multiple loops in a program step, it may be necessary to allocate different virtual registers in each loop, which increases the number of instructions in the execution program, and the user may In each loop executed by wrapping, there is an inconvenience that it is necessary to specify that the logical register does not collide.

ここで、ユーザとは、主として命令（マシン語）の元となるプログラムを作成したプログラマーを指すが、広くは、コンパイラレベルの最適化を行うコンパイラ等や、ハードウェアを制御するＯＳ（オペレーティング・システム）を指すこともある。   Here, a user mainly refers to a programmer who has created a program that is the basis of an instruction (machine language). In general, a compiler or the like that performs compiler-level optimization, or an OS (operating system that controls hardware). ).

なお、スループットの向上のためにパイプライン処理を採用する情報処理装置では、ハードウェア上にレジスタ・リネーミング機構を設けることが不可欠となっている。この機構の設置は、多少のオーバーヘッドにはなっても、論理レジスタと物理レジスタとの対応付けを、前後の処理ステップで齟齬が生じないように管理するためには不可欠である。   In an information processing apparatus that uses pipeline processing to improve throughput, it is essential to provide a register renaming mechanism on hardware. The installation of this mechanism is indispensable for managing the association between the logical register and the physical register so as not to cause a flaw in the preceding and subsequent processing steps even if there is a slight overhead.

レジスタ・リネーミング機構に関する技術としては、例えば、特許文献１に、物理レジスタ番号と論理レジスタ番号との対応付けを行うと共に、命令セットに、レジスタリネーム命令を設けた情報処理装置が開示されているが、その目的はレジスタのリネーミングに限られており、即ち、ユーザであるプログラマに、物理レジスタ番号と論理レジスタ番号との対応付けを任意に設定変更できる手段を与えるだけのものであり、よって、前記命令セットには、物理レジスタ番号と論理レジスタ番号との対応付けを変える命令は含まれていても、本発明のようなレジスタ開放命令までは含まれておらず、よって、本発明のように前述のＲＲの数を変更することまではできない。   As a technique related to the register renaming mechanism, for example, Patent Document 1 discloses an information processing apparatus that associates a physical register number with a logical register number and provides a register rename instruction in an instruction set. However, its purpose is limited to register renaming, that is, it only gives the programmer who is a user a means for arbitrarily changing the correspondence between the physical register number and the logical register number. The instruction set includes an instruction for changing the correspondence between a physical register number and a logical register number, but does not include a register release instruction as in the present invention. It is impossible to change the number of RRs described above.

特許第３８１７４３６号公報Japanese Patent No. 3817436

ところで、上記背景技術で述べた周知の情報処理装置にあっては、前述のとおり、ＳＵＲとＲＲの個数はハードウェア仕様に依存する固定値であって、ユーザであるプログラマは、ソフトウェア（即ち、該プログラマが作成するプログラム）を介して任意に変更することができなかったので、例えば、ハードウェアとしてはレジスタの記憶容量に空きが有る場合にも、前述のＳＵＲとＲＲとを増加させることができず、よって、情報処理装置のハードウェア性能をフルに発揮させることができないという問題点があった。   By the way, in the known information processing apparatus described in the background art, as described above, the number of SURs and RRs is a fixed value depending on the hardware specifications, and the programmer who is a user can use software (that is, For example, the hardware may increase the above-mentioned SUR and RR even when there is a free storage capacity of the register. Therefore, there is a problem that the hardware performance of the information processing apparatus cannot be fully exhibited.

本発明は、上記従来の問題点に鑑みてなされたものであって、プログラムを最適化するだけの手段（即ち、プログラムをハードウェアに合わせて最適化するだけの手段）では回避できないメモリアクセスやレジスタの解放待ち時間を回避することを可能とし、即ち、ハードウェアの方をプログラムに適合させる方向への最適化手段を備えた情報処理装置及びベクトル型情報処理装置を提供することを目的としている。   The present invention has been made in view of the above-described conventional problems, and is a memory access that cannot be avoided by means only for optimizing a program (that is, means for only optimizing a program according to hardware). An object of the present invention is to provide an information processing apparatus and a vector type information processing apparatus that are capable of avoiding a register release waiting time, that is, provided with an optimization means in a direction in which hardware is adapted to a program. .

本発明の他の目的は、命令セットに専用命令を設けることを可能にすることで、未使用の物理レジスタの数をソフトウェアによって増減させる手段を与え、プログラム特性に適合したレジスタの利用を図ることが可能な情報処理装置及びベクトル型情報処理装置を提供することにある。   Another object of the present invention is to provide a means for increasing / decreasing the number of unused physical registers by software by making it possible to provide a dedicated instruction in the instruction set, and to use a register suitable for program characteristics. It is an object to provide an information processing apparatus and a vector type information processing apparatus capable of performing the above.

上記の課題を解決すべく、本発明の情報処理装置として、物理レジスタへの論理レジスタの割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えた情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される論理レジスタの物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用できる物理レジスタ量を変更、最適化することが出来ることを特徴とする情報処理装置が提供される。   In order to solve the above problems, the information processing apparatus according to the present invention performs management by executing allocation of logical registers to physical registers, and when an unused logical register is designated by an instruction belonging to a predetermined instruction set. And an information processing apparatus having a register renaming means capable of associating an unused physical register, and assigning the logical register to the physical register as a dedicated instruction belonging to a predetermined instruction set On the other hand, the allocation of all the specified logical registers to the physical registers is released, and there are those used as unused logical registers and physical registers. Of the logical registers, the amount of registers used by the software and the logic at the time of renaming are provided. The amount of physical registers that can be used as register renaming destinations can be changed and optimized. The information processing apparatus is provided to symptoms.

また、情報処理装置として、物理レジスタへの論理レジスタの割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えた情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される未使用の論理レジスタを未使用の物理レジスタに対し全て割り付けを実施させるものと、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される論理レジスタの物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用できる物理レジスタ量を変更、最適化することが出来ることを特徴とする情報処理装置が提供される。   Also, as an information processing device, management is performed by allocating logical registers to physical registers, and when unused logical registers are specified by instructions belonging to a predetermined instruction set, unused physical registers An information processing apparatus provided with a register renaming means capable of performing association, and designated as a dedicated instruction belonging to a predetermined instruction set and assigned to the physical register of the logical register Assigning all logical registers to unused physical registers and assigning the logical registers to physical registers as dedicated instructions belonging to a predetermined instruction set to the physical registers of designated logical registers It is possible to release all the allocations and make them unused logical registers and physical registers. The amount of the registers and for use in software of, changing the physical register quantity that can be used as renaming destination logical register when renaming, the information processing apparatus is provided which is characterized in that it can be optimized.

更に、情報処理装置として、物理レジスタへの論理レジスタの割り付けを実行し、管理するリネーミング手段を備えた情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される未使用の論理レジスタを未使用の物理レジスタに対し全て割り付けを実施させるものと、所定の命令セットに属する専用命令として、前記論理レジスタの物理レジスタへの割り付けに対し、指定される論理レジスタの物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用できる物理レジスタ量を変更、最適化することが出来ることを特徴とする情報処理装置が提供される。   Furthermore, as an information processing apparatus, an information processing apparatus having renaming means for executing and managing allocation of logical registers to physical registers, wherein the physical registers of the logical registers are used as dedicated instructions belonging to a predetermined instruction set. For the allocation to the physical register of the logical register as a dedicated instruction belonging to a predetermined instruction set and the one that causes the specified unused logical register to all be allocated to the unused physical register On the other hand, the allocation of all the specified logical registers to the physical registers is canceled to make them unused logical registers and physical registers. Among the logical registers, the amount of registers used by the software and the logical registers at renaming Changing and optimizing the amount of physical registers that can be used as renaming destinations The information processing apparatus is provided, wherein the can.

更に、ベクトル型情報処理装置として、物理レジスタへの論理レジスタの要素毎の割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、該論理レジスタの各要素を未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えたベクトル型の情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの各要素と物理レジスタの割り付けに対し、指定される使用中論理レジスタの各要素の物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタの要素毎のリネーム先として使用できる物理レジスタ量を変更、最適化することができることを特徴とするベクトル型情報処理装置が提供される。   Furthermore, as a vector type information processing apparatus, management is performed by executing allocation of each logical register element to a physical register, and when an unused logical register is designated by an instruction belonging to a predetermined instruction set, A vector type information processing apparatus having a register renaming means capable of associating each element of a register with an unused physical register, the logical register as a dedicated instruction belonging to a predetermined instruction set For the allocation of each element and physical register, the allocation of the specified in-use logical register to the physical register of all elements is canceled, and the unused logical register and physical register are provided. The amount of registers used in software and used as a renaming destination for each logical register element during renaming Change Kill physical register quantity, the vector type information processing apparatus characterized by capable of optimization is provided.

更に、ベクトル型情報処理装置として、物理レジスタへの論理レジスタの要素毎の割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、該論理レジスタの各要素を未使用の物理レジスタに対し関連付けを実施することの出来るレジスタ・リネーミング手段を備えたベクトル型の情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの各要素の物理レジスタへの割り付けに対し、指定される未使用論理レジスタの各要素を未使用の物理レジスタに対して全て割り付けを実施させるものと、所定の命令セットに属する専用命令として、前記論理レジスタの各要素と物理レジスタの割り付けに対し、指定される使用中論理レジスタの各要素の物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタの要素毎のリネーム先として使用できる物理レジスタ量を変更、最適化することができることを特徴とするベクトル型情報処理装置が提供される。   Furthermore, as a vector type information processing apparatus, management is performed by executing allocation of each logical register element to a physical register, and when an unused logical register is designated by an instruction belonging to a predetermined instruction set, A vector type information processing apparatus having a register renaming means capable of associating each element of a register with an unused physical register, the logical register as a dedicated instruction belonging to a predetermined instruction set For assigning each element of the specified unused logical register to the unused physical register, and as a dedicated instruction belonging to a predetermined instruction set, For each logical register element and physical register assignment, to the physical register of each element in the specified in-use logical register All allocations are released and used as unused logical registers and physical registers. The number of logical registers used by software and the amount of physical registers that can be used as renaming destinations for each logical register element during renaming It is possible to provide a vector type information processing apparatus characterized in that it can be changed and optimized.

更に、ベクトル型情報処理装置として、物理レジスタへの論理レジスタの要素毎の割り付けを実行し、管理するリネーミング手段を備えたベクトル型の情報処理装置であって、所定の命令セットに属する専用命令として、前記論理レジスタの各要素の物理レジスタへの割り付けに対し、指定される未使用論理レジスタの各要素を未使用の物理レジスタに対して全て割り付けを実施させるものと、所定の命令セットに属する専用命令として、前記論理レジスタの各要素の物理レジスタへの割り付けに対し、指定される使用中論理レジスタ内の各要素の物理レジスタへの割り付けを全て解除させ、未使用の論理レジスタ及び物理レジスタとするものを備え、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタ内の各要素のリネーム先として使用できる物理レジスタ量を変更、最適化することができることを特徴とするベクトル型情報処理装置が提供される。   Further, as a vector type information processing apparatus, a vector type information processing apparatus having a renaming means for executing and managing allocation of each logical register to a physical register, and dedicated instructions belonging to a predetermined instruction set For the allocation of each element of the logical register to the physical register, all the elements of the specified unused logical register are allocated to the unused physical register, and belong to a predetermined instruction set As a dedicated instruction, in response to the allocation of each element of the logical register to the physical register, the allocation to the physical register of each element in the specified in-use logical register is canceled, and an unused logical register and physical register Of the logical registers used by the software and the logical level during renaming. Change physical register quantity that can be used as renamed destination of each element in the static vector information processing apparatus characterized by capable of optimization is provided.

以上説明したように、本発明の情報処理装置及びベクトル型情報処理装置によれば、プログラムを最適化するだけの周知の手段に代えて、未使用の物理レジスタの数をソフトウェアによって増減させる手段が与えられるので、プログラム特性に適合したレジスタの利用を図ることが可能となると共に、メモリアクセスやレジスタの解放待ち時間を回避することが可能となる効果がある。   As described above, according to the information processing apparatus and the vector type information processing apparatus of the present invention, means for increasing or decreasing the number of unused physical registers by software is used instead of known means only for optimizing a program. Therefore, it is possible to use a register suitable for the program characteristics, and to avoid the memory access and the register release waiting time.

本発明の実施形態に係る情報処理装置におけるレジスタの特徴的な使用方法を例示する説明図である。It is explanatory drawing which illustrates the characteristic usage method of the register | resistor in the information processing apparatus which concerns on embodiment of this invention. 周知の関連技術において、レジスタを元とする集合間の対応関係を示す説明図である。It is explanatory drawing which shows the correspondence between the sets based on a register | resistor in a known related technique. 本発明の実施形態に係る情報処理装置において、レジスタを元とする集合間の対応関係を示す説明図である。It is explanatory drawing which shows the correspondence between the sets based on a register | resistor in the information processing apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る情報処理装置の全体構成を示す構成図である。1 is a configuration diagram illustrating an overall configuration of an information processing apparatus according to an embodiment of the present invention. ＳＵＲとＳＲとの対応付けを行うためのリネーミング・テーブルの記憶領域構成を示す構成図である。It is a block diagram which shows the storage area structure of the renaming table for performing matching with SUR and SR. 論理レジスタ解放指示を受けたリネーミング・テーブル５２の変化を示す説明図である。It is explanatory drawing which shows the change of the renaming table 52 which received the logical register release instruction | indication. 論理レジスタ確保指示を受けた場合のリネーミング方法を示す説明図である。It is explanatory drawing which shows the renaming method at the time of receiving a logic register ensuring instruction | indication. メモリアクセス命令を削減することによって処理性能の向上が図れることを示すタイムチャート図であり、図８（ａ）は比較のための周知の情報処理装置のタイムチャートを示し、図８（ｂ）は本実施形態に係る情報処理装置のタイムチャートを示す。FIG. 8A is a time chart showing that processing performance can be improved by reducing memory access instructions. FIG. 8A shows a time chart of a known information processing apparatus for comparison, and FIG. The time chart of the information processing apparatus which concerns on this embodiment is shown. レジスタ解放待ち時間を無くすことによって処理性能の向上が図れることを示すタイムチャート図であり、図９（ａ）は比較のための周知の情報処理装置のタイムチャートを示し、図９（ｂ）は本実施形態に係る情報処理装置のタイムチャートを示す。FIG. 9A is a time chart showing that processing performance can be improved by eliminating the register release waiting time. FIG. 9A shows a time chart of a known information processing apparatus for comparison, and FIG. The time chart of the information processing apparatus which concerns on this embodiment is shown. 本発明の他の実施形態に係る情報処理装置（ベクトル計算機）の全体構成を示す構成図である。It is a block diagram which shows the whole structure of the information processing apparatus (vector computer) which concerns on other embodiment of this invention.

以下、本発明の情報処理装置及び情報処理装置のレジスタ量最適化方法について、図面を参照して詳細に説明する。
但し、以下の説明においても、レジスタをカテゴライズする符号は前述のとおりとし、即ち、アーキテクチャとしてソフトウェアに公開されているレジスタをＳＶＲ(Software Visible Register) とし、そのうちソフトウェアが現在使用可能なレジスタをＳＵＲ(Software Usable Register)とする。また、ハードウェア上に実装されたレジスタをＨＲ(Hardware Register) とし、そのうちＳＵＲの物理的な格納先となるレジスタをＳＲ(Software Register) 、レジスタ・リネーミングに用いられるレジスタをＲＲ(Renaming Register) とする。 Hereinafter, an information processing apparatus and a register amount optimization method for the information processing apparatus according to the present invention will be described in detail with reference to the drawings.
However, also in the following description, the codes for categorizing the registers are as described above, that is, the registers disclosed to the software as the architecture are SVR (Software Visible Registers), and the registers that the software can currently use are SUR ( Software Usable Register). Also, the register mounted on the hardware is HR (Hardware Register), among which the register that is the physical storage destination of the SUR is SR (Software Register), and the register that is used for register renaming is RR (Renaming Register) And

本発明は、レジスタ・リネーミング機構を実装するプロセッサにおいて、上記ＳＵＲの数及びＲＲの数を、実行処理するソフトウェア（プログラム）によってフレシキブルに変更できるようにしたことを特徴としている。
例えば、ＲＲ数を増やすことで、レジスタの解放待ち時間を少なくし、処理性能を向上させることができる。また、ＳＵＲの数も、ソフトウェアが任意のタイミングで変更することができるので、プログラム全体の特性や、プログラム内の局所的な特性に適合させてＳＲ及びＲＲの比率を細かく決定する最適化が実施できることになり、高い実行性能を期待することができるようになる。 The present invention is characterized in that, in a processor that implements a register renaming mechanism, the number of SURs and the number of RRs can be flexibly changed by software (program) to be executed.
For example, increasing the number of RRs can reduce the register release waiting time and improve the processing performance. In addition, since the number of SURs can be changed by the software at any time, optimization is performed to finely determine the ratio of SR and RR according to the characteristics of the entire program and local characteristics within the program. As a result, high execution performance can be expected.

図１は、本発明の実施形態に係る情報処理装置におけるレジスタの特徴的な使用方法を例示する説明図である。
同図に示すように、ハードウェア上に実装されたレジスタは、ソフトウェアが使用するレジスタＳＲと、ハードウェアがレジスタ・リネーミングとして使用するレジスタＲＲとに分類される。図１（ａ）では、ハードウェア上に実装されている２０個のＨＲのうち、１６個がＳＲとしてソフトウェアで使用されており、ソフトウェアが使用していない残りの４個のレジスタがＲＲとして使用されることを示している。 FIG. 1 is an explanatory diagram illustrating a characteristic usage method of a register in the information processing apparatus according to the embodiment of the invention.
As shown in the figure, the registers mounted on the hardware are classified into a register SR used by software and a register RR used by the hardware as register renaming. In FIG. 1A, out of 20 HRs mounted on hardware, 16 are used as software by SR, and the remaining 4 registers not used by software are used as RR. It is shown that.

例えば、図１（ａ）に示すレジスタの使用状況の下で、ユーザ（プログラマ等）は、本実施形態で命令セットに導入した専用命令（ＳＶＲやＨＲを増加または減少させる命令）を発行して、この命令を実行させることにより、ＳＲの数を図１（ｂ）、図１（ｃ）に示すように変更できるので、ソフトウェアによって、それ自身のプログラム特性に最適化したレジスタの利用を図ることが可能となる。これにより、レジスタ上のデータをメモリへ退避するようなメモリアクセスの発生や、レジスタの解放待ち時間の発生が抑制されるので、処理性能を向上させることができるようになる。   For example, under the usage status of the register shown in FIG. 1A, a user (programmer or the like) issues a dedicated instruction (instruction that increases or decreases SVR or HR) introduced in the instruction set in this embodiment. By executing this instruction, the number of SRs can be changed as shown in FIG. 1B and FIG. 1C, so that the use of a register optimized for its own program characteristics can be achieved by software. Is possible. As a result, the occurrence of memory access that saves the data on the register to the memory and the occurrence of the register release waiting time are suppressed, so that the processing performance can be improved.

以下、本発明の原理的な側面を、集合論の用語を含めた関係式を用いて説明する。
本発明の課題は、ＳＵＲの数を変更できるようにすることであったが、以下、これについて説明する。
以下では、ＳＳＶＲをＳＶＲの集合とし、ＳＳＵＲをＳＵＲの集合とする。また、ＳＳＶＲを構成する元である各ＳＵＲは、ハードウェア上に実装された全レジスタの集合ＨＲを構成する元Ｒに対し、全単射の写像ｆ（後述するように、具体的には対応テーブル）によって対応付けられるものとする。 Hereinafter, the principle aspect of the present invention will be described using relational expressions including terms of set theory.
An object of the present invention was to be able to change the number of SURs, which will be described below.
In the following, S SVR is a set of SVR, and S SUR is a set of SUR. Each SUR, which is a source constituting the S SVR is to the original R constituting the set H R of all the registers implemented in hardware, so that mapping f (described later bijective, specifically Are associated by a correspondence table).

また、写像ｆによってＳＳＵＲに対応付けられたハードウェア上のレジスタの集合をＨＳＲとする。さらに、ＨＨＲ上でＨＳＲに含まれないレジスタは、リネーミングに使用可能なレジスタであるものとして、これをＨＲＲとする。この定義によれば、レジスタ・リネーミング機能とは、写像ｆを操作することで、ＳＳＵＲ上の或る元ＳＵＲとＨＳＲ上の或る元ＳＲとの対応関係を、ＨＲＲの或る元ＲＲへと付け替えることであると考えることができる。 Further, the H SR a set of registers on the hardware associated with the S SUR by the mapping f. Furthermore, the register that is not included in the H SR on H HR include, but are usable registers renaming, which is referred to as H RR. According to this definition, the register renaming function, by operating the mapping f, and correspondence between certain original SR on one source SUR and H SR on S SUR, one of H RR It can be considered to be replaced with the original RR.

図２は、周知の関連技術において、レジスタを元とする集合間の対応関係を示す説明図である。
この関係は、下記の（１）式〜（５）式で表現することができる。
ＳＳＶＲ＝｛ＳＶＲ｜ハードウェアがソフトウェアに見せるレジスタの集合の元｝ …………………………………………（１）
ＨＨＲ＝｛Ｒ｜ハードウェアが実装しているレジスタの集合の元｝ ……………………………………………………………（２）
ＳＳＵＲ＝ＳＳＶＲ ………………（３）
ＨＨＲ＝ＨＳＲ＋ＨＲＲ …………（４）
ｆ：ＳＳＵＲ→ＨＳＲ …………（５）
ここで、ＳＳＶＲ及びＨＨＲはハードウェア構成から一意的に決まる不変な集合であるものとする。 FIG. 2 is an explanatory diagram showing the correspondence between sets based on registers in the known related art.
This relationship can be expressed by the following equations (1) to (5).
S SVR = {SVR | the source of the set of registers that the hardware shows to the software} ………………………………………… (1)
H HR = {R | A set of registers implemented by the hardware} …………………………………………………………… (2)
S SUR = S SVR (3)
H HR = H SR + H RR (4)
f: S SUR → H SR (5)
Here, it is assumed that S SVR and H HR are invariant sets uniquely determined from the hardware configuration.

ちなみに、周知の関連技術においては、（３）式と（５）式との関係から、ＨＳＲの元ＳＲの個数は定数となっていた。さらに、周知の関連技術においては、ＨＨＲを構成する元ＨＲの個数がハードウェア構成から決まる定数であることから、（４）式よりＨＲＲの集合を構成する元ＲＲの個数も定数となっている。換言すると、集合ＨＳＲと集合ＨＲＲとを構成するレジスタの個数は常に一定であり、その個数を変えることはできなかったと言える。
そこで、本発明では上記の各集合を示す関係式を下記の（６）〜（８）式のように書き換えることで、ＨＳＲやＨＲＲの元の数の変更を可能にする Incidentally, in the known related art, the relationship of (3) and (5), the number of original SR of H SR had become constant. Furthermore, in the known related art, consisted number of original HR constituting the H HR is a constant determined from hardware configuration, the number of original RR also constant constituting a set of H RR from (4) ing. In other words, the number of registers constituting the set H RR and set H SR is always constant, it can be said that it was not possible to change the number thereof.
Therefore, in the present invention by rewriting the equation showing each set of the above as shown in (6) - (8) below, to allow the original number of changes of H SR and H RR

図３は、本発明の実施形態に係る情報処理装置において、レジスタを元とする集合間の対応関係を示す説明図である。
ＳＳＵＲ⊆ＳＳＶＲ ………………（６）
ＨＨＲ＝ＨＳＲ＋ＨＲＲ …………（７）
ｆ：ＳＳＵＲ→ＨＳＲ ……………（８） FIG. 3 is an explanatory diagram illustrating a correspondence relationship between sets based on registers in the information processing apparatus according to the embodiment of the present invention.
S SUR ⊆ S SVR (6)
H HR = H SR + H RR (7)
f: S SUR → H SR (8)

（６）式より、ＳＳＵＲは、ＳＳＶＲの部分集合であるが、その集合の元の数は上記の関係式からは定まらず、不定となっている。さらに、（８）式より、ＳＳＵＲの元の数は不定であるため、ＨＳＲの元の数もまた不定となる。そして、（７）式と（８）式とからＨＲＲを構成する元の数も、また、不定となることになる。換言すると、ＳＳＵＲの元の数が決まれば、ＨＳＲ及びＨＲＲの元の数が決まることになる。そこで、そのＳＳＵＲの元の数を操作するために、ソフトウェアが自ら使用するＳＵＲの数を操作するための命令を設けることで、ＳＳＵＲの元の数、さらには、ＨＳＲ、ＳＲＲの元の数を操作することが可能となる。 From the equation (6), S SUR is a subset of S SVR , but the original number of the set is not determined from the above relational expression and is indefinite. Further, from equation (8), because the original number of S SUR is indefinite, the original number of H SR also becomes unstable. And the original number which comprises HRR from Formula (7) and Formula (8) will also become indefinite. In other words, once the original number of S SUR, so that the original number of H SR and H RR is determined. Therefore, in order to manipulate the original number of S SURs , by providing an instruction for manipulating the number of SURs used by the software, the original number of S SURs , and further, H SR , S RR It becomes possible to manipulate the original number.

図４は、本発明の実施形態に係る情報処理装置の全体構成を示す構成図である。
同図に示す情報処理装置は、リネーム前命令バッファ１と、リネーミング処理部２と、発行待ち命令バッファ３と、命令発行部４と、リネーミング・テーブル制御部５と、を備えて構成されている。
リネーミング処理部２は、命令解析＆リクエスト生成部２１と、レジスタ番号リネーム部２２と、投機レベル管理部２３と、を備える。
リネーミング・テーブル制御部５は、使用中物理レジスタ管理部５１と、リネーミング・テーブル５２と、を備える。 FIG. 4 is a configuration diagram showing the overall configuration of the information processing apparatus according to the embodiment of the present invention.
The information processing apparatus shown in FIG. 1 includes a pre-renaming instruction buffer 1, a renaming processing unit 2, an issue waiting instruction buffer 3, an instruction issuing unit 4, and a renaming table control unit 5. ing.
The renaming processing unit 2 includes an instruction analysis & request generation unit 21, a register number renaming unit 22, and a speculative level management unit 23.
The renaming table control unit 5 includes an in-use physical register management unit 51 and a renaming table 52.

図４に示す情報処理装置において、本発明に係るリネーミング機能は、リネーミング処理部２と、リネーミング・テーブル制御部５に実装されており、リネーミング処理部２及びリネーミング・テーブル制御部５によって実現されるが、リネーミング機能を実現する構成は、必ずしも、図４に示す構成に限定されるものではなく、相当する構成要素を有してさえいれば、既成の他の一般的なリネーミング機構を採用してもよい。   In the information processing apparatus shown in FIG. 4, the renaming function according to the present invention is implemented in the renaming processing unit 2 and the renaming table control unit 5, and the renaming processing unit 2 and the renaming table control unit However, the configuration for realizing the renaming function is not necessarily limited to the configuration shown in FIG. 4, as long as it has corresponding components, A renaming mechanism may be adopted.

以下、本発明の実施形態に係る情報処理装置の機能を説明する。
リネーム前命令バッファ１は、ＣＰＵの主制御部（図示は省略）がフェッチした命令を蓄える。
リネーミング処理部２は、リネーム前命令バッファ１に蓄えられた命令に対し、レジスタのリネーミングを実施する。
発行待ち命令バッファ３は、リネーミング処理部２によってレジスタ・リネーミングされた命令を蓄える。
命令発行部４は、発行待ち命令バッファ３に蓄えられた命令を発行する。
リネーミング・テーブル制御部５は、リネーミング・テーブル５２を制御する。
以下、リネーミング・テーブル５２の機能について、さらに説明する。 Hereinafter, functions of the information processing apparatus according to the embodiment of the present invention will be described.
The pre-rename instruction buffer 1 stores instructions fetched by a main control unit (not shown) of the CPU.
The renaming processing unit 2 performs register renaming on the instructions stored in the pre-renaming instruction buffer 1.
The issuance waiting instruction buffer 3 stores the instructions renamed by the renaming processing unit 2.
The instruction issuing unit 4 issues the instructions stored in the issue waiting instruction buffer 3.
The renaming table control unit 5 controls the renaming table 52.
Hereinafter, the function of the renaming table 52 will be further described.

図５は、ＳＵＲとＳＲとの対応付けを行うためのリネーミング・テーブルの記憶領域構成を示す構成図である。
リネーミング・テーブル５２は、集合ＳＳＵＲの集合ＨＳＲへの写像ｆの役割を担う対応テーブルを有する構成要素である。つまり、リネーミング・テーブル５２は、ＳＵＲとＳＲとの対応付けを行い、またＳＵＲのレジスタ番号から、対応付けられたＳＲのレジスタ番号を求める機能を有する。
以下の説明において、例えば、符号Ｐ（×××）と示した箇所は、情報×××または信号×××を示すものとする。 FIG. 5 is a configuration diagram showing a storage area configuration of a renaming table for associating SUR and SR.
The renaming table 52 is a component having a correspondence table that plays a role of mapping f of the set S SUR to the set H SR . That is, the renaming table 52 has a function of associating SURs with SRs and obtaining the associated SR register numbers from the SUR register numbers.
In the following description, for example, a part indicated by a symbol P (xxx) indicates information xxx or signal xxx.

（動作の説明）
以下、本発明の実施形態に係る情報処理装置の動作を説明する。
まず、図４を参照し、基本的な動作であるレジスタ・リネーミングの動作について説明する。
リネーム前命令バッファ１に蓄えられた命令は、Ｐ１（リネーム前命令）に含められてリネーミング処理部２の命令解析＆リクエスト生成部２１へ送出される。
命令解析＆リクエスト生成部２１は、上記の命令から、Ｐ１１（物理レジスタ新規確保リクエスト）を、リネーミング・テーブル制御部５の使用中物理レジスタ管理部５１に送出する。ここで、Ｐ１１（物理レジスタ新規確保リクエスト）は、抽出したライト先の論理レジスタの番号（書き込みアクセスする論理レジスタの番号）を含む情報である。 (Description of operation)
The operation of the information processing apparatus according to the embodiment of the present invention will be described below.
First, the basic operation of register renaming will be described with reference to FIG.
The instruction stored in the pre-rename instruction buffer 1 is included in P1 (pre-rename instruction) and sent to the instruction analysis & request generation unit 21 of the renaming processing unit 2.
The instruction analysis & request generation unit 21 sends P11 (physical register new allocation request) from the above instruction to the in-use physical register management unit 51 of the renaming table control unit 5. Here, P11 (physical register new reservation request) is information including the number of the extracted write destination logical register (the number of the logical register to which write access is made).

また、命令解析＆リクエスト生成部２１は、上記の命令から、この命令上で指定されている論理レジスタ（前述のＳＵＲ）番号を抽出する。次に、命令解析＆リクエスト生成部２１は、Ｐ１０（物理レジスタ番号リクエスト）を、リネーミング・テーブル制御部５のリネーミング・テーブル５２に送出する。ここで、Ｐ１０（物理レジスタ番号リクエスト）は、抽出したリード先の論理レジスタ（前述のＨＲ）の番号（読み取りアクセスする論理レジスタの番号）を含む情報である。   Further, the instruction analysis & request generation unit 21 extracts the logical register (SUR) number specified on the instruction from the above instruction. Next, the instruction analysis & request generation unit 21 sends P10 (physical register number request) to the renaming table 52 of the renaming table control unit 5. Here, P10 (physical register number request) is information including the number of the read destination logical register (the above-mentioned HR) (the number of the logical register to be read-accessed).

Ｐ１１（物理レジスタ新規確保リクエスト）を受けたリネーミング・テーブル制御部５の使用中物理レジスタ管理部５１は、物理レジスタの使用状況を調べ、Ｐ１１（物理レジスタ新規確保リクエスト）に含まれる論理レジスタ番号及び未使用の物理レジスタ番号をＰ１２（リネーミング・テーブル更新指示）に含めて、リネーミング・テーブル５２に送出する。   The in-use physical register management unit 51 of the renaming table control unit 5 that has received P11 (physical register new reservation request) checks the usage status of the physical register, and the logical register number included in P11 (physical register new reservation request) The unused physical register number is included in P12 (renaming table update instruction) and sent to the renaming table 52.

Ｐ１２（リネーミング・テーブル更新指示）を受けたリネーミング・テーブル５２は、通知された論理レジスタ番号に対して、同じく通知された未使用の物理レジスタ番号との関連付けを行う。また、それまで関連付けられていた物理レジスタが有れば、該物理レジスタのレジスタ番号をＰ１３（物理レジスタ解放指示）に含めて、使用中物理レジスタ管理部５１へと送出する。このＰ１３（物理レジスタ解放指示）を受け取った使用中物理レジスタ管理部５１は、指示された物理レジスタを解放する。   Upon receiving P12 (renaming table update instruction), the renaming table 52 associates the notified logical register number with the notified unused physical register number. If there is a physical register that has been associated so far, the register number of the physical register is included in P13 (physical register release instruction) and sent to the physical register management unit 51 in use. The in-use physical register management unit 51 that has received this P13 (physical register release instruction) releases the instructed physical register.

一方、Ｐ１０（物理レジスタ番号リクエスト）を受けたリネーミング・テーブル５２は、通知された論理レジスタ番号から、該番号に対応する物理レジスタ番号を求める。その後、リネーミング・テーブル５２は、Ｐ１１（物理レジスタ新規確保リクエスト）、及びＰ１０（物理レジスタ番号リクエスト）に対する応答として、レジスタ番号リネーム部２２に対し、Ｐ６（物理レジスタ番号リプライ）を送出し、これらの物理レジスタ番号を通知する。   On the other hand, the renaming table 52 that has received P10 (physical register number request) obtains a physical register number corresponding to the number from the notified logical register number. Thereafter, the renaming table 52 sends P6 (physical register number reply) to the register number renaming unit 22 as a response to P11 (physical register new allocation request) and P10 (physical register number request). Notify the physical register number.

レジスタ番号リネーム部２２では、命令解析＆リクエスト生成部２１から論理レジスタ番号抽出後の命令を受け取る。また、リネーミング・テーブル５２からのＰ６（物理レジスタ番号リプライ）を受けて、前記命令上の論理レジスタ番号を物理レジスタ番号へと書き換えた上で、該命令をＰ７（リネーム済み命令）として発行待ち命令バッファ３へと送出する。
発行待ち命令バッファ３に蓄えられた命令は、命令発行部４より、Ｐ９（発行命令）として、Out-of-Orderで発行されて行く。 The register number renaming unit 22 receives the instruction after extracting the logical register number from the instruction analysis & request generation unit 21. In response to P6 (physical register number reply) from the renaming table 52, the logical register number on the instruction is rewritten to the physical register number, and the instruction is awaited to be issued as P7 (renamed instruction). Send to instruction buffer 3.
The instruction stored in the issue waiting instruction buffer 3 is issued out-of-order by the instruction issuing unit 4 as P9 (issue instruction).

（新設の命令セット）
本発明は、前述のとおり、レジスタ・リネーミング機構を実装するプロセッサにおいて、上記ＳＵＲ及びＲＲの数を、実行処理するソフトウェア（プログラム）によってフレシキブルに変更できるようにしたことを特徴としている。
本発明ではＳＵＲ及びＲＲの数を変更するために、命令セットに新設の専用命令を含めており、この専用命令を発行することにより、上記のＳＵＲ及びＲＲの数を変更できるようにしている。 (New instruction set)
As described above, the present invention is characterized in that, in a processor that implements a register renaming mechanism, the number of SURs and RRs can be flexibly changed by software (program) to be executed.
In the present invention, in order to change the number of SUR and RR, a new dedicated instruction is included in the instruction set, and the number of SUR and RR can be changed by issuing this dedicated instruction.

ここで、前述の、実行処理するソフトウェア（プログラム）は、実行形式のプログラム（機械語で書かれたオブジェクト・プログラム）とするが、ソースプログラムの場合は、コンパイラ等を含むＯＳを介して、最終的には実行形式のプログラムに翻訳されるので、ソースプログラムであってもよい。前述の専用命令は、ソースプログラムを書く一般ユーザ、ソースプログラムを相対形式のオブジェクトプログラムに翻訳するコンパイラ等、及びハードウェアを制御する常駐のＯＳの、いずれもが直接的または間接的に発行することができるので、上記のいずれによっても、上記ＳＵＲの数及びＲＲの数を変更することができる。   Here, the above-described software (program) to be executed is an executable program (an object program written in machine language), but in the case of a source program, the final program is executed via an OS including a compiler or the like. Since the program is translated into an executable program, it may be a source program. The dedicated instructions mentioned above should be issued directly or indirectly by general users who write source programs, compilers that translate source programs into relative format object programs, and resident OSs that control hardware. Therefore, the number of SURs and the number of RRs can be changed by any of the above.

以下、この専用命令の機能について説明する。ここでは、ＳＵＲの数を増加または減少させるための命令の機能について説明する。この命令のうち、ＳＵＲの数を増加させるための命令は、必ずしも設ける必要はなく、最低限、ＳＵＲの数を減少させるための命令だけを設けるものとする。
ａ．専用命令−１
この専用命令は、命令のオペランドにおいて、ＳＵＲ上の任意のレジスタ番号を指定する。指定されたレジスタ番号以降のレジスタは全て解放され、どのＳＲとも関連付けられない未使用の状態にする。なお、未使用の状態のレジスタに対するリードは許されない。本専用命令は、ＳＵＲの数を減らさせるだけの機能を有する。 The function of this dedicated instruction will be described below. Here, the function of an instruction for increasing or decreasing the number of SURs will be described. Of these instructions, an instruction for increasing the number of SURs is not necessarily provided, and at least, an instruction for reducing the number of SURs is provided.
a. Dedicated instruction-1
This dedicated instruction specifies an arbitrary register number on the SUR in the operand of the instruction. All the registers after the designated register number are released, and are set to an unused state that is not associated with any SR. Note that reading to unused registers is not allowed. This dedicated instruction has a function of reducing the number of SURs.

ｂ．専用命令−２
この専用命令は、専用命令−１と同様、ＳＵＲ上の任意のレジスタ番号をオペランドにて指定する。本専用命令では、指定されたＳＵＲレジスタのみを解放し、これを未使用な状態にするものとする。専用命令−１と同様、未使用の状態のレジスタに対するリードは許されず、本命令もまた、ＳＵＲを減らすのみである。 b. Dedicated instruction-2
This dedicated instruction specifies an arbitrary register number on the SUR by an operand, as in the case of dedicated instruction-1. In this dedicated instruction, it is assumed that only the designated SUR register is released and this is unused. As with dedicated instruction-1, reads to unused registers are not allowed, and this instruction also only reduces SUR.

ｃ．専用命令−３
この専用命令も、オペランドにて任意のレジスタ番号をオペランドにて指定する。さらに、オペランドには「解放」動作または「確保」動作のいずれか１つを指示するためのビット情報も指定する。
「解放」動作が指示された場合には、専用命令−１と同様に、オペランドにて指定されたレジスタ以降のレジスタを解放する。但し、解放された未使用の状態のレジスタに対するリードは許されない。
他方、「確保」動作が指示された場合には、指定されたＳＵＲレジスタ番号までに存在する未使用なＳＵＲレジスタに対し、ＳＲ上のレジスタへの関連付けを行わさせる。なお、関連付けられはしたが、未だデータを書き込んでいない状態でレジスタをリードした場合には、その値は不定とする。 c. Dedicated instruction-3
This dedicated instruction also designates an arbitrary register number in the operand. Further, bit information for designating one of the “release” operation and the “reserve” operation is also designated in the operand.
When the “release” operation is instructed, the registers after the register specified by the operand are released as in the case of the dedicated instruction-1. However, reading to a released and unused register is not allowed.
On the other hand, when the “reserve” operation is instructed, the unused SUR registers existing up to the designated SUR register number are associated with the registers on the SR. If the register is read in a state where data has not been written yet, the value is undefined.

ｄ．専用命令−４
本専用命令も、オペランドにて任意のレジスタ番号を指定する。さらに、オペランドには「解放」及び「確保」を識別するビットを有する。「解放」動作においては、専用命令−２と同様に、オペランドにて指定されたレジスタに対してのみレジスタの解放動作を実施する。また、「確保」動作においても同様に、指定されたＳＵＲ上のレジスタに対してのみＳＲとの関連付けを実施する。なお、既に解放されているＳＵＲレジスタへの解放指示、及び、既に確保されているレジスタへの確保指示に対しては、ノーオペレーションとなり、何も動作しないものとする。 d. Dedicated instruction-4
This dedicated instruction also specifies an arbitrary register number in the operand. Further, the operand has a bit for identifying “release” and “reservation”. In the “release” operation, the register release operation is performed only for the register designated by the operand, as in the case of the dedicated instruction-2. Similarly, in the “reserve” operation, the association with the SR is performed only for the register on the designated SUR. It should be noted that no operation is performed for the release instruction to the already released SUR register and the reservation instruction to the already reserved register, and nothing is performed.

以下、図４を参照し、ＳＵＲを減らす場合の動作について説明する。
ＳＵＲ数を減らすには、例えば、前述のレジスタ開放の専用命令−１を発行する。リネーム前命令バッファ１を介して、このレジスタ解放の専用命令を受けた命令解析＆リクエスト生成部２１は、リネーミング・テーブル５２に対し、Ｐ５（論理レジスタ解放指示）を送出する。 Hereinafter, the operation for reducing the SUR will be described with reference to FIG.
In order to reduce the number of SURs, for example, the above-described dedicated instruction 1 for register release is issued. Upon receiving this dedicated instruction for register release via the pre-renaming instruction buffer 1, the instruction analysis and request generation unit 21 sends P5 (logical register release instruction) to the renaming table 52.

図６は、論理レジスタ解放指示を受けたリネーミング・テーブル５２の変化を示す説明図である。
このＰ５（論理レジスタ解放指示）を受けたリネーミング・テーブル５２は、図６に示すように、それ以降のレジスタを解放し、さらに使用中物理レジスタ管理部５１へと、Ｐ１３（物理レジスタ解放指示）を送出し、解放された論理レジスタに関連付けられていた仮想レジスタＳＲを未使用な状態へと変更させる。以上の動作によって、ＳＵＲが減り、その結果、ＳＲが減り、ＲＲを増やすことができる。他の専用命令（専用命令−２〜専用命令−４）を発行する場合においても、１つの専用命令で解放するレジスタの数が１つか、それとも複数かの違いが有る以外は、上記と同様の動作となる。 FIG. 6 is an explanatory diagram showing changes in the renaming table 52 that has received a logical register release instruction.
Upon receiving this P5 (logical register release instruction), the renaming table 52 releases the subsequent registers as shown in FIG. 6, and further passes the P13 (physical register release instruction) to the in-use physical register management unit 51. ) To change the virtual register SR associated with the released logical register to an unused state. By the above operation, SUR is reduced, and as a result, SR can be reduced and RR can be increased. Even when other dedicated instructions (dedicated instruction-2 to dedicated instruction-4) are issued, the same as above except that the number of registers to be released by one dedicated instruction is one or plural. It becomes operation.

以下、図４を参照し、ＳＵＲを増やす場合の動作について説明する。
この場合、例えば、前述のレジスタ開放の専用命令−３を発行する。
リネーム前命令バッファ１を介して、このレジスタ解放の専用命令を受けた命令解析＆リクエスト生成部２１は、前述のリネーミングの動作を利用する。即ち、前述のリネーミングの動作では、ＳＵＲとＳＲとの関連付けは書き込み先レジスタとしてSUR が指定される度に行われる。このことを利用し、未使用なＳＵＲレジスタを選んで、書き込みを行う命令の書き込み先レジスタとして指定されたＳＵＲを、該未使用のＳＵＲレジスタにリネームする。 Hereinafter, the operation for increasing the SUR will be described with reference to FIG.
In this case, for example, the above-described dedicated register release instruction-3 is issued.
The instruction analysis and request generation unit 21 that has received the dedicated instruction for register release via the pre-renaming instruction buffer 1 uses the above-described renaming operation. That is, in the above-described renaming operation, the association between SUR and SR is performed every time SUR is designated as the write destination register. Using this, an unused SUR register is selected, and the SUR designated as the write destination register of the instruction to be written is renamed to the unused SUR register.

図７は、論理レジスタ確保指示を受けた場合のリネーミング方法を示す説明図である。
同図に示すように、ＳＵＲレジスタとＳＲとの関連付けが行われることでＳＵＲが増え、結果としてＳＲを増やし、ＲＲを減らすことができるようになる。
なお、上記の説明では、分岐命令が無いケースで説明したが、本実施形態に係る情報処理装置は、分岐命令が有る場合の最適化機能（即ち、投機実行を制御する機能）も備えている。 FIG. 7 is an explanatory diagram showing a renaming method when a logical register securing instruction is received.
As shown in the figure, associating the SUR register with the SR increases the SUR. As a result, the SR can be increased and the RR can be decreased.
In the above description, the case where there is no branch instruction has been described. However, the information processing apparatus according to the present embodiment also has an optimization function (that is, a function for controlling speculative execution) when there is a branch instruction. .

以下、投機実行を制御する機能について、簡単に説明する。
投機とは、分岐の際に分岐先を予測し、分岐先が決定する前に予測した先の分岐先の命令を実行するものである。周知の技術として、一般的に実施されている技術であるため、ここでは投機に関する詳細な説明は省くが、本実施形態では、この投機実行に備えて、投機レベルを設けて制御している。 The function for controlling speculative execution will be briefly described below.
Speculation means that a branch destination is predicted at the time of branching, and a branch destination instruction predicted before the branch destination is determined is executed. As a well-known technique, since it is a technique that is generally implemented, a detailed description of the speculation is omitted here, but in this embodiment, a speculation level is provided and controlled in preparation for the speculative execution.

投機レベル管理部２３（図４）において、非投機時はレベル０、投機中はレベル１、投機中にさらに投機が発生するとレベル２，３，……、と上がっていく投機レベルの管理を行っている。よって、リネーミング・テーブル５２は、この投機レベル毎にＳＵＲとＨＲとの対応関係を保持している。リネーミング・テーブル５２は、投機レベルが上がったときは、前の投機レベルの状態をコピーし、投機成功（分岐予測先が正しい）場合には、リネーミング・テーブル５２上の投機レベル０の状態を破棄し、投機レベル１以降の対応関係を１つ下のレベルへとシフトする。また、投機失敗（分岐予測先が間違い）の場合には、失敗した投機レベル以降のレベルの関連付けを全て解放する。   The speculation level management unit 23 (FIG. 4) manages the speculation level that is level 0 when not speculative, level 1 during speculation, and levels 2, 3, ... when speculation occurs during speculation. ing. Therefore, the renaming table 52 holds the correspondence between SUR and HR for each speculation level. When the speculation level is raised, the renaming table 52 copies the state of the previous speculation level. When the speculation is successful (branch prediction destination is correct), the state of the speculation level 0 on the renaming table 52 And the correspondence relationship after speculation level 1 is shifted to the next lower level. Further, in the case of speculative failure (branch prediction destination is wrong), all the associations of levels after the failed speculative level are released.

前述の専用命令が発行された場合の動作の説明は、投機レベルがレベル０の場合であるが、投機レベルがレベル１，２，３，……、と上がった場合には、ＳＵＲの増減の操作は、この上がった投機レベルに対してのみ行うものとする。
本実施形態に係る情報処理装置によれば、メモリアクセス命令を削減することで、処理性能の向上が図れる効果が得られる。以下、この効果について、更に詳細に説明する。 The description of the operation when the dedicated instruction is issued is for the case where the speculative level is level 0. However, when the speculative level increases to levels 1, 2, 3,. The operation is performed only for the raised speculation level.
According to the information processing apparatus according to the present embodiment, it is possible to improve the processing performance by reducing memory access instructions. Hereinafter, this effect will be described in more detail.

図８は、メモリアクセス命令を削減することによって処理性能の向上が図れることを示すタイムチャート図であり、図８（ａ）は比較のための周知の情報処理装置のタイムチャートを示し、図８（ｂ）は本実施形態に係る情報処理装置のタイムチャートを示す。
図８（ａ）の右端に示す命令列（左側のタイムチャートに対応）では、ＳＵＲ数（＝ＳＲ数）が不足のため、命令列上でレジスタ上のデータ退避のためのＬｏａｄ／Ｓｔｏｒｅ命令が発生している。
そこで、本実施形態に係る情報処理装置では、図８（ｂ）に示すように、ＳＵＲ数（＝ＳＲ数）を増やすことができる。 FIG. 8 is a time chart showing that processing performance can be improved by reducing memory access instructions, and FIG. 8A shows a time chart of a known information processing apparatus for comparison. (B) shows the time chart of the information processing apparatus which concerns on this embodiment.
In the instruction sequence shown at the right end of FIG. 8A (corresponding to the time chart on the left side), the number of SURs (= number of SRs) is insufficient. It has occurred.
Therefore, the information processing apparatus according to the present embodiment can increase the number of SURs (= number of SRs) as shown in FIG.

ここでは、ＳＵＲ数が増えたために、上記のプログラムが図８（ｂ）の右端のように書き換えるられる。この命令列（左側のタイムチャートに対応）を見れば分かる通り、Ｌｏａｄ／Ｓｔｏｒｅ命令が使用されていない。この結果、メモリアクセス命令を削減し、処理性能を向上させることができる。
また、本実施形態に係る情報処理装置によれば、レジスタ解放待ち時間が無くなることで、性能向上が図れる効果が有る。 Here, since the number of SURs has increased, the above program is rewritten as shown at the right end of FIG. As can be seen from this instruction sequence (corresponding to the left time chart), the Load / Store instruction is not used. As a result, memory access instructions can be reduced and processing performance can be improved.
In addition, according to the information processing apparatus according to the present embodiment, there is an effect that the performance can be improved by eliminating the register release waiting time.

図９は、レジスタ解放待ち時間を無くすことによって処理性能の向上が図れることを示すタイムチャート図であり、図９（ａ）は比較のための周知の情報処理装置のタイムチャートを示し、図９（ｂ）は本実施形態に係る情報処理装置のタイムチャートを示す。
図９（ａ）の右端に示す命令列（左側のタイムチャートに対応）は、小さな命令列のループとなっており、ＲＲを利用した投機実行が行われている。しかし、ＲＲが不足しているために、レジスタの解放待ち時間が発生している。
そこで、本実施形態に係る情報処理装置では、図９（ｂ）に示すように、ＳＵＲ数（＝ＳＲ数）を増やすことができる。 FIG. 9 is a time chart showing that the processing performance can be improved by eliminating the register release waiting time, and FIG. 9A shows a time chart of a known information processing apparatus for comparison. (B) shows the time chart of the information processing apparatus which concerns on this embodiment.
The instruction sequence (corresponding to the left time chart) shown at the right end of FIG. 9A is a loop of small instruction sequences, and speculative execution using RR is performed. However, because the RR is insufficient, a register release waiting time occurs.
Therefore, the information processing apparatus according to the present embodiment can increase the number of SURs (= number of SRs) as shown in FIG. 9B.

ここでは、ＳＵＲ数が増えたために、上記と同じプログラムであっても、レジスタの解放待ち時間が無くなり、処理性能を向上させることができる。
また、本実施形態に係る情報処理装置によれば、ＳＵＲの数をソフトウェアによって任意のタイミングで変更可能であるため、プログラム全体の特性や、プログラム内の局所的な特性に合わせてＳＲ及びＲＲの比率を細かく最適化できることになり、高い実行性能が得られる効果がある。 Here, since the number of SURs has increased, even with the same program as described above, there is no register release waiting time, and the processing performance can be improved.
In addition, according to the information processing apparatus according to the present embodiment, the number of SURs can be changed by software at an arbitrary timing. The ratio can be finely optimized, and there is an effect that high execution performance can be obtained.

また、本実施形態に係る情報処理装置によれば、関連する周知の情報処理装置と同じだけのＳＲ及びＲＲを、より少ないハードウェアリソースで実現できるようになる効果がある。関連する周知の情報処理装置が採用している技術では、ＳＲ＋ＲＲの数を賄うことができるハードウェアリソースが必要であったが、本発明で同量のＲＲ数を用意するにはＲＲ＜ＳＲであれば、最低限ＳＲ分だけのハードウェアリソースで実現可能であり、また、ＲＲ＞ＳＲの場合であっても、最低限ＲＲ数＋αのサイズのハードウェアリソースがありさえすれば実現可能であるため、ハードウェアリソースを削減することができる効果が得られる。
さらに、本実施形態に係る情報処理装置によれば、上記の効果に関連し、ハードウェアリソースが削減されるため、消費電力を減らすことができる効果も生じる。 In addition, according to the information processing apparatus according to the present embodiment, there is an effect that the same number of SRs and RRs as the related known information processing apparatus can be realized with fewer hardware resources. In the technology adopted by the related known information processing apparatus, a hardware resource that can cover the number of SR + RR is required. However, in the present invention, in order to prepare the same number of RRs, RR <SR. If it is possible, it can be realized with a hardware resource of at least SR, and even if RR> SR, it can be realized as long as there is a hardware resource with a size of at least RR + α. Therefore, an effect that hardware resources can be reduced is obtained.
Furthermore, according to the information processing apparatus according to the present embodiment, since hardware resources are reduced in relation to the above effects, there is an effect that power consumption can be reduced.

（他の実施形態）
本発明に係る情報処理装置は、ベクトル計算機としても実現することができる。
図１０は、本発明の他の実施形態に係る情報処理装置（ベクトル計算機）の全体構成を示す構成図である。
同図に示す情報処理装置（ベクトル計算機）は、前述の実施形態に係る情報処理装置（図４）に、ポインタ・リスト制御部２５が追加された構成を備える。
ポインタ・リスト制御部２５は、使用中物理レジスタ管理部２５１と、ポインタ・リスト２５２と、を備える。
また、便宜的にリネーミング・テーブル制御部の管理するレジスタを仮想ベクトルレジスタとし、５１を使用中仮想レジスタ管理部とする。 (Other embodiments)
The information processing apparatus according to the present invention can also be realized as a vector computer.
FIG. 10 is a block diagram showing the overall configuration of an information processing apparatus (vector computer) according to another embodiment of the present invention.
The information processing apparatus (vector computer) shown in the figure has a configuration in which a pointer / list control unit 25 is added to the information processing apparatus (FIG. 4) according to the above-described embodiment.
The pointer list control unit 25 includes an in-use physical register management unit 251 and a pointer list 252.
For convenience, a register managed by the renaming table control unit is a virtual vector register, and 51 is a busy virtual register management unit.

図１０において、Ｐ１４はポインタ送出指示、Ｐ１５は物理ベクトルレジスタ新規領域確保リクエスト、Ｐ１６は物理ベクトルレレジスタ開放指示、Ｐ１７は物理ベクトルレジスタ新規領域確保通知、Ｐ１８はポインタ更新指示を、それぞれ示す。
使用中物理レジスタ管理部２５１の機能及び動作は、前述の使用中仮想レジスタ管理部５１の機能及び動作に準ずるものである。
また、使用中ポインタ・リスト２５２には、仮想ベクトルレジスタと物理レジスタとの対応関係（仮想ベクトルレジスタ中の各要素の物理レジスタへの割り付け状況）を示すテーブル（図示は省略）が備えられている。 In FIG. 10, P14 indicates a pointer transmission instruction, P15 indicates a physical vector register new area reservation request, P16 indicates a physical vector register new release instruction, P17 indicates a physical vector register new area reservation notification, and P18 indicates a pointer update instruction.
The functions and operations of the in-use physical register management unit 251 are similar to the functions and operations of the in-use virtual register management unit 51 described above.
The in-use pointer list 252 is provided with a table (not shown) indicating the correspondence between virtual vector registers and physical registers (assignment status of each element in the virtual vector register to the physical register). .

この実施形態によれば、ＳＵＲを減らす際には、仮想ベクトルレジスタの解放の他、ポインタ・リスト上のエントリの削除、及び物理ベクトルレジスタの解放も実施される。
前述の各実施形態では、最も標準的なレジスタ・リネーミング機構の構成を示したが、レジスタ・リネーミング機構を実現する構成は、これまでに様々な手法が考えられており、また、その構成自体は本発明の本質とは直接関係しないので、前述の集合論の符号による関係式で説明できる構成でありさえすればよく、その実現方法は特に限定されない。 According to this embodiment, when reducing the SUR, in addition to releasing the virtual vector register, deleting the entry on the pointer list and releasing the physical vector register are also executed.
In each of the above-described embodiments, the configuration of the most standard register renaming mechanism has been described. However, various methods have been conceived so far for the configuration for realizing the register renaming mechanism. Since the configuration itself is not directly related to the essence of the present invention, it may be configured as long as it can be described by the relational expression based on the set theory code described above, and the realization method is not particularly limited.

本発明は、情報処理装置の構築に適用可能であり、特に、レジスタ・リネーミング機構を実装し、パイプライン処理等で一層高い処理能力が求められる情報処理装置の構築に好適である。
また、本発明は、オブジェクトがパイプライン処理されることを前提とするコンパイラ等が実行する最適化方法としても好適である。 The present invention can be applied to the construction of an information processing apparatus, and is particularly suitable for the construction of an information processing apparatus that implements a register renaming mechanism and requires a higher processing capability in pipeline processing or the like.
The present invention is also suitable as an optimization method executed by a compiler or the like on the assumption that an object is pipelined.

１ リネーム前命令バッファ
２ リネーミング処理部
３ 発行待ち命令バッファ
４ 命令発行部
５ リネーミング・テーブル制御部
２１ 命令解析＆リクエスト生成部
２２ レジスタ番号リネーム部
２３ 投機レベル管理部
２５ ポインタ・リスト制御部
５１ 使用中物理レジスタ管理部
５２ リネーミング・テーブル DESCRIPTION OF SYMBOLS 1 Pre-renaming instruction buffer 2 Renaming processing part 3 Issue waiting instruction buffer 4 Instruction issuing part 5 Renaming table control part 21 Instruction analysis & request generation part 22 Register number rename part 23 Speculation level management part 25 Pointer list control part 51 Physical register manager in use 52 Renaming table

Claims (8)

物理レジスタへの論理レジスタの割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、未使用の物理レジスタに対し関連付けを実施するレジスタ・リネーミング手段を備えた情報処理装置であって、
前記情報処理装置は、所定の命令セットに属する専用命令として、該専用命令で指定される論理レジスタの物理レジスタへの割り付けを全て解除する、又は新たに論理レジスタを物理レジスタに割り付ける命令を備え、
前記情報処理装置が前記専用命令を実行することによって、前記レジスタ・リネーミング手段は、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用する物理レジスタ量を変更可能であることを特徴とする情報処理装置。 This is a register resource that manages by assigning logical registers to physical registers, and associates unused physical registers when unused logical registers are specified by instructions belonging to a given instruction set. An information processing apparatus provided with a naming means,
The information processing apparatus as a dedicated instruction belonging to a predetermined instruction set, to cancel all assignments to physical registers of the logical register specified by the dedicated instruction, or newly comprising instructions for allocating a logical register to a physical register,
By the information processing apparatus executes the dedicated instruction, the register renaming unit, the amount of the registers used by the software of the logical registers and physical registers quantity to be used as renaming destination logical register when renaming the information processing apparatus according to claim changeable der Rukoto. 物理レジスタへの論理レジスタの割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、未使用の物理レジスタに対し関連付けを実施するレジスタ・リネーミング手段を備えた情報処理装置であって、
前記情報処理装置は、所定の命令セットに属する専用命令として、該専用命令で指定される未使用の論理レジスタを未使用の物理レジスタに対し全て割り付けを実施すると共に、前記専用命令により前記論理レジスタの物理レジスタへの割り付けに対して指定される、論理レジスタの物理レジスタへの割り付けを全て解除する、又は新たに論理レジスタを物理レジスタに割り付ける命令を備え、
前記情報処理装置が前記専用命令を実行することによって、前記レジスタ・リネーミング手段は、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用する物理レジスタ量を変更可能であることを特徴とする情報処理装置。 This is a register resource that manages by assigning logical registers to physical registers, and associates unused physical registers when unused logical registers are specified by instructions belonging to a given instruction set. An information processing apparatus provided with a naming means,
The information processing apparatus assigns all unused logical registers specified by the dedicated instructions to dedicated physical registers as dedicated instructions belonging to a predetermined instruction set, and uses the dedicated instructions to allocate the logical registers. designated for allocation to the physical registers, and releases all allocated to the physical registers of the logical register, or newly comprising instructions to assign a logical register to a physical register,
By the information processing apparatus executes the dedicated instruction, the register renaming unit, the amount of the registers used by the software of the logical registers and physical registers quantity to be used as renaming destination logical register when renaming the information processing apparatus according to claim changeable der Rukoto. 物理レジスタへの論理レジスタの割り付けを実行し、管理するリネーミング手段を備えた情報処理装置であって、
前記情報処理装置は、所定の命令セットに属する専用命令として、該専用命令で指定される未使用の論理レジスタを未使用の物理レジスタに対し全て割り付けを実施すると共に、前記専用命令により前記論理レジスタの物理レジスタへの割り付けに対して指定される、論理レジスタの物理レジスタへの割り付けを全て解除する、又は新たに論理レジスタを物理レジスタに割り付ける命令を備え、
前記情報処理装置が前記専用命令を実行することによって、前記リネーミング手段は、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタのリネーム先として使用する物理レジスタ量を変更可能であることを特徴とする情報処理装置。 An information processing apparatus comprising renaming means for executing and managing allocation of logical registers to physical registers,
The information processing apparatus assigns all unused logical registers specified by the dedicated instructions to dedicated physical registers as dedicated instructions belonging to a predetermined instruction set, and uses the dedicated instructions to allocate the logical registers. designated for allocation to the physical registers, and releases all allocated to the physical registers of the logical register, or newly comprising instructions to assign a logical register to a physical register,
By the information processing apparatus executes the dedicated command, the renaming means the amount of the registers used by the software of the logical registers and physical registers quantity to be used as renaming destination logical register when renaming changeable the information processing apparatus according to claim der Rukoto. 命令セットアーキテクチャとしてソフトウェアに対し公開される論理レジスタ数が、実装されている物理レジスタ数と等しいことを特徴とする請求項１から３のいずれか一項に記載の情報処理装置。   4. The information processing apparatus according to claim 1, wherein the number of logical registers disclosed to software as an instruction set architecture is equal to the number of physical registers mounted. 5. 物理レジスタへの論理レジスタの要素毎の割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、該論理レジスタの各要素を未使用の物理レジスタに対し関連付けを実施するレジスタ・リネーミング手段を備えたベクトル型の情報処理装置であって、
前記情報処理装置は、所定の命令セットに属する専用命令として、該専用命令で指定される使用中論理レジスタの各要素の物理レジスタへの割り付けを全て解除する、又は新たに論理レジスタを物理レジスタに割り付ける命令を備え、
前記情報処理装置が前記専用命令を実行することによって、前記レジスタ・リネーミング手段は、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタの要素毎のリネーム先として使用する物理レジスタ量を変更可能であることを特徴とするベクトル型情報処理装置。 This is managed by executing allocation of each logical register element to a physical register. When an unused logical register is specified by an instruction belonging to a predetermined instruction set, each element of the logical register is assigned to an unused physical register. A vector-type information processing apparatus having register renaming means for performing association with a register,
The information processing apparatus as a dedicated instruction belonging to a predetermined set of instructions, to release all the allocation to the physical registers of each element used in the logical register specified by the dedicated instruction, or newly logical register to the physical register With instructions to assign,
By the information processing apparatus executes the dedicated instruction, the register renaming unit, the amount of the registers used by the software of the logical registers and physical for use as renaming destination for each element of the logical registers at renaming vector processing apparatus according to claim changeable der Rukoto register amount. 物理レジスタへの論理レジスタの要素毎の割り付けを実行することで管理し、未使用の論理レジスタが所定の命令セットに属する命令で指定された際に、該論理レジスタの各要素を未使用の物理レジスタに対し関連付けを実施するレジスタ・リネーミング手段を備えたベクトル型の情報処理装置であって、
前記情報処理装置は、所定の命令セットに属する専用命令として、該専用命令で指定される未使用論理レジスタの各要素を未使用の物理レジスタに対して全て割り付けを実施すると共に、前記専用命令により前記論理レジスタの各要素と物理レジスタの割り付けに対して指定される、使用中論理レジスタの各要素の物理レジスタへの割り付けを全て解除する、又は新たに論理レジスタを物理レジスタに割り付ける命令を備え、
前記情報処理装置が前記専用命令を実行することによって、前記レジスタ・リネーミング手段は、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタの要素毎のリネーム先として使用する物理レジスタ量を変更可能であることを特徴とするベクトル型情報処理装置。 This is managed by executing allocation of each logical register element to a physical register. When an unused logical register is specified by an instruction belonging to a predetermined instruction set, each element of the logical register is assigned to an unused physical register. A vector-type information processing apparatus having register renaming means for performing association with a register,
The information processing apparatus assigns each element of an unused logical register designated by the dedicated instruction to an unused physical register as a dedicated instruction belonging to a predetermined instruction set, and uses the dedicated instruction. said specified for assignment of each element and the physical logical registers, releases all allocated to the physical registers of each element of the logical registers in use, or newly comprising instructions to assign a logical register to a physical register,
By the information processing apparatus executes the dedicated instruction, the register renaming unit, the amount of the registers used by the software of the logical registers and physical for use as renaming destination for each element of the logical registers at renaming vector processing apparatus according to claim changeable der Rukoto register amount. 物理レジスタへの論理レジスタの要素毎の割り付けを実行し、管理するリネーミング手段を備えたベクトル型の情報処理装置であって、
前記情報処理装置は、所定の命令セットに属する専用命令として、該専用命令で指定される未使用論理レジスタの各要素を未使用の物理レジスタに対して全て割り付けを実施すると共に、前記専用命令により前記論理レジスタの各要素の物理レジスタへの割り付けに対して指定される、使用中論理レジスタ内の各要素の物理レジスタへの割り付けを全て解除する、又は新たに論理レジスタを物理レジスタに割り付ける命令を備え、
前記情報処理装置が前記専用命令を実行することによって、前記リネーミング手段は、論理レジスタのうちソフトウェアで使用するレジスタの量及び、リネーミング時に論理レジスタ内の各要素のリネーム先として使用する物理レジスタ量を変更可能であることを特徴とするベクトル型情報処理装置。 A vector-type information processing apparatus having renaming means for executing and managing allocation of each logical register element to a physical register,
The information processing apparatus assigns each element of an unused logical register designated by the dedicated instruction to an unused physical register as a dedicated instruction belonging to a predetermined instruction set, and uses the dedicated instruction. said specified for allocation to the physical registers of each element of the logical register, releases all allocated to the physical registers of each element in the logical registers in use, or newly allocating a logical register to the physical register instruction Prepared,
By the information processing apparatus executes the dedicated command, the renaming means the amount of the registers used by the software of the logical registers and physical registers used as renaming destination of each element in the logical register when renaming the amount vector information processing apparatus according to claim changeable der Rukoto. 命令セットアーキテクチャとしてソフトウェアに対し公開される論理レジスタ内の各要素の総数が、実装されている物理レジスタ数と等しいことを特徴とする請求項５から７のいずれか一項に記載のベクトル型情報処理装置。   8. Vector type information according to any one of claims 5 to 7, characterized in that the total number of each element in the logical register exposed to software as an instruction set architecture is equal to the number of implemented physical registers. Processing equipment.
JP2009160931A 2009-07-07 2009-07-07 Information processing apparatus and vector type information processing apparatus Active JP4830164B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009160931A JP4830164B2 (en) 2009-07-07 2009-07-07 Information processing apparatus and vector type information processing apparatus
US12/829,146 US20110010528A1 (en) 2009-07-07 2010-07-01 Information processing device and vector information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009160931A JP4830164B2 (en) 2009-07-07 2009-07-07 Information processing apparatus and vector type information processing apparatus

Publications (2)

Publication Number Publication Date
JP2011018120A JP2011018120A (en) 2011-01-27
JP4830164B2 true JP4830164B2 (en) 2011-12-07

Family

ID=43428351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009160931A Active JP4830164B2 (en) 2009-07-07 2009-07-07 Information processing apparatus and vector type information processing apparatus

Country Status (2)

Country Link
US (1) US20110010528A1 (en)
JP (1) JP4830164B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9588770B2 (en) * 2013-03-15 2017-03-07 Samsung Electronics Co., Ltd. Dynamic rename based register reconfiguration of a vector register file
JP5986543B2 (en) 2013-07-19 2016-09-06 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ Architectural register allocation method, allocation device, and allocation program
JP7102840B2 (en) * 2018-03-26 2022-07-20 日本電気株式会社 Processor core, instruction control method, program

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5758117A (en) * 1995-12-14 1998-05-26 International Business Machines Corporation Method and system for efficiently utilizing rename buffers to reduce dispatch unit stalls in a superscalar processor
US6314511B2 (en) * 1997-04-03 2001-11-06 University Of Washington Mechanism for freeing registers on processors that perform dynamic out-of-order execution of instructions using renaming registers
US6003126A (en) * 1997-07-01 1999-12-14 International Business Machines Special instruction register including allocation field utilized for temporary designation of physical registers as general registers
US6393552B1 (en) * 1998-06-19 2002-05-21 International Business Machines Corporation Method and system for dividing a computer processor register into sectors
JP3817436B2 (en) * 2000-09-28 2006-09-06 株式会社東芝 Processor and renaming device
US7206923B2 (en) * 2003-12-12 2007-04-17 International Business Machines Corporation Method and apparatus for eliminating the need for register assignment, allocation, spilling and re-filling
US7647481B2 (en) * 2005-02-25 2010-01-12 Qualcomm Incorporated Reducing power by shutting down portions of a stacked register file
US7360063B2 (en) * 2006-03-02 2008-04-15 International Business Machines Corporation Method for SIMD-oriented management of register maps for map-based indirect register-file access
US7363469B2 (en) * 2006-03-28 2008-04-22 International Business Machines Corporation Method and system for on-demand scratch register renaming
US20080148022A1 (en) * 2006-12-13 2008-06-19 Arm Limited Marking registers as available for register renaming
JP5130757B2 (en) * 2007-03-16 2013-01-30 富士通株式会社 Arithmetic processing device and control method of arithmetic processing device
US8578136B2 (en) * 2010-06-15 2013-11-05 Arm Limited Apparatus and method for mapping architectural registers to physical registers

Also Published As

Publication number Publication date
US20110010528A1 (en) 2011-01-13
JP2011018120A (en) 2011-01-27

Similar Documents

Publication Publication Date Title
US8418180B2 (en) Thread priority method for ensuring processing fairness in simultaneous multi-threading microprocessors
US10061588B2 (en) Tracking operand liveness information in a computer system and performing function based on the liveness information
US9311095B2 (en) Using register last use information to perform decode time computer instruction optimization
US6330661B1 (en) Reducing inherited logical to physical register mapping information between tasks in multithread system using register group identifier
US10620988B2 (en) Distributed computing architecture
US20090100249A1 (en) Method and apparatus for allocating architectural register resources among threads in a multi-threaded microprocessor core
US11275614B2 (en) Dynamic update of the number of architected registers assigned to software threads using spill counts
US9378069B2 (en) Lock spin wait operation for multi-threaded applications in a multi-core computing environment
US20100107174A1 (en) Scheduler, processor system, and program generation method
JP2005018760A (en) System and method for facilitating profiling of application
WO2011148553A1 (en) Information processing device and information processing method
US9501285B2 (en) Register allocation to threads
US9405596B2 (en) Code versioning for enabling transactional memory promotion
US11620215B2 (en) Multi-threaded pause-less replicating garbage collection
US9626220B2 (en) Computer system using partially functional processor core
JP4830164B2 (en) Information processing apparatus and vector type information processing apparatus
KR20060120312A (en) System and method for reducing execution time of byte code at java virtual machine
JP2007188523A (en) Task execution method and multiprocessor system
JP5818824B2 (en) Dual mode reader / writer lock
US20150089149A1 (en) Arithmetic processing device and control method for arithmetic processing device
CN108027736B (en) Runtime code parallelization using out-of-order renaming by pre-allocation of physical registers
CN110515659B (en) Atomic instruction execution method and device
CN116414458A (en) Instruction processing method and processor
US20030014558A1 (en) Batch interrupts handling device, virtual shared memory and multiple concurrent processing device
JP2010244332A (en) Means of task assignment for multi-core system, method of the same, and program of the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

R150 Certificate of patent or registration of utility model

Ref document number: 4830164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350