JP4810010B2 - Electron emitter - Google Patents

Electron emitter Download PDF

Info

Publication number
JP4810010B2
JP4810010B2 JP2001202620A JP2001202620A JP4810010B2 JP 4810010 B2 JP4810010 B2 JP 4810010B2 JP 2001202620 A JP2001202620 A JP 2001202620A JP 2001202620 A JP2001202620 A JP 2001202620A JP 4810010 B2 JP4810010 B2 JP 4810010B2
Authority
JP
Japan
Prior art keywords
electron
emitting device
openings
gate electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001202620A
Other languages
Japanese (ja)
Other versions
JP2003016916A5 (en
JP2003016916A (en
Inventor
三千代 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001202620A priority Critical patent/JP4810010B2/en
Publication of JP2003016916A publication Critical patent/JP2003016916A/en
Publication of JP2003016916A5 publication Critical patent/JP2003016916A5/ja
Application granted granted Critical
Publication of JP4810010B2 publication Critical patent/JP4810010B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、電子放出素子に関するものであり、さらに、それを使用した、電子源、および画像形成装置に関するものである。
【0002】
【従来の技術】
従来、電子放出素子として熱電子源と冷陰極電子源の2種類が知られている。冷陰極電子源には電界放出型(以下、FE型と称する)、金属/絶縁層/金属型(以下、MIM型と称する)や、表面伝導型電子放出素子等がある。
【0003】
FE型の例としてはW.P.Dyke & W.W.Dolan,“Field Emission”,Advance in Electron Physics,8,89 (1956) あるいはC.A.Spindt,“PHYSICAL Properties ofthin−film field emission cathodes with molybdenium cones”,J.Appl.Phys.,47,5248(1976)等に開示されたものが知られている。
【0004】
MIM型の例としてはC.A.Mead,“Operation of Tunnel−Emission Devices”,J.Apply.Phys.,32,646(1961)等に開示されたものが知られている。
【0005】
また、最近の例では、Toshiaki.Kusunoki,“Fluctuation−free electron emission from non−formed metal−insulator−metal(MIM)cathodes Fabricated by low current Anodic oxidation”,Jpn.J.Appl.Phys.vol.32(1993)pp.L1695,Mutsumi suzuki etal“An MIM−Cathode Array for Cathode luminescent Displays”,IDW’96,(1996)pp.529等が研究されている。
【0006】
表面伝導型の例としては、エリンソンの報告(M.I.Elinson Radio Eng.Electron Phys.,10(1965))に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。表面伝導型素子では、前記のエリンソンの報告に記載のSnO2薄膜を用いたもの、Au薄膜を用いたもの、(G.Dittmer.Thin Solid Films,9,317(1972))、In23/SnO2薄膜によるもの(M.Hartwell and C.G.Fonstad,IEEE Trans.ED Conf.,519(1983))等が報告されている。
【0007】
【発明が解決しようとする課題】
ここで、電子放出素子を画像形成装置に応用するには、蛍光体を十分な輝度で発光させる放出電流が必要である。また、ディスプレイの高精細化のためには蛍光体に照射される電子ビームの径が小さいものである事が要求される。そして製造し易いという事が重要である。
【0008】
従来MIM型は、下部電極と上部電極の間に絶縁体を配置し、両電極間に電圧を印加して電子を取り出す構造である。内部電界方向と放出される電子の方向が一致し、かつ放出面での電位分布に歪みがないために、小さい電子ビーム径が実現できるが、絶縁層と上部電極で電子の散乱が起こるために効率が悪いのが一般的である。
【0009】
従来のFE型の例としてSpindt型の電子放出素子がある。Spindt型では、放出点としてマイクロチップが形成され、その先端から電子が放出される構成が一般的であり、蛍光体を発光させるために放出電流密度を大きくすると、電子放出部の熱的な破壊を誘起し、FE素子の寿命を制限することになる。また、先端から放出された電子は、ゲート電極で形成された電場によって広がる傾向があり、ビーム径を小さくできないという欠点がある。
【0010】
電子ビームの広がりを防ぐ例としては、電子放出部上方に収束電極を配置した例がある。これは放出された電子ビームを収束電極の負電位により絞るのが一般的だが、製造工程が複雑となり、製造コストの増大を招く。
【0011】
さらに、Spindt型ではマイクロチップ先端の1点が電子放出点となることから1素子内に電子放出部を複数として電子放出点を増やし、必要な電子放出量の確保をすることが一般的である。また、電子放出点を増やすことで、電子放出量の変動が少なくでき安定性が向上する。
【0012】
しかしながら、1素子内に電子放出部が複数あると、電子ビーム全体の径は、最外郭の電子放出部の位置に依存し、1つ電子放出部の場合より大きくなるのは一般的である。
【0013】
そのような問題の解決策として、1素子の周辺に電子ビームを曲げる機能のある例として、US5528103号や、特開2000−106112号公報に開示されたものがある。これらは、電子ビームの制御を有効とするためには、1素子の面積を大きくしなくてはいけないという欠点があり、高精細な電子ビームには不十分であった。
【0014】
また一方、1素子内で、独立に電子ビームの方向を偏向させることができれば、電子ビーム径を大きくすることなく、複数の電子放出部を有す素子が構成でき有用である。
【0015】
そのような従来のFE型のSpindt型の従来例としては、特開平8−315721号公報に開示されたものがあり、これを図15に示した。図15において、131は基板、132は円錐状のカソード、133はキャビティー、134は絶縁層、135はゲート電極である。円錐状のカソードは、偏心して配置されている。、
電子ビーム径を小さくする別の例としては、Spindt型のようなマイクロチップを形成しない方法がある。たとえば、特開平8−096703号公報、特開平8−096704号公報に開示されたものがある。これは孔内に配置した薄膜から電子放出を行わせるため、電子放出面上に平坦な等電位面が形成され電子ビームの広がりが小さくなるという利点がある。
【0016】
また、電子放出物質として低仕事関数の構成材料を使用することで、マイクロチップを形成しなくても電子放出が可能であり、低駆動電圧が図れる。また製造方法が比較的に簡易であるという利点もある。
【0017】
さらに、電子放出が面状で行われるために、電界の集中がおきず、チップの破壊がおこらず、長寿命である。
【0018】
このような構造では、個々の微細孔からの電子放出素子からの電子ビームが小さくできるという利点がある。
【0019】
しかしながら、微細孔では、電子放出部の面積は小さく、1つの電子放出部だけでは、電子放出量が少なくなってしまう。
【0020】
本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、電子ビーム径のさらなる小径化を実現させた電子放出素子、及びこの電子放出素子を備えた、画質が良好で高精細な電子源及び画像形成装置を提供することにある。
【0028】
基板の表面上に配置されたカソード電極と、絶縁層を介して前記カソード電極上に積層されるゲート電極と、を備え、前記絶縁層と前記ゲート電極とを貫通し前記カソード電極の一部領域を露出せしめる複数の開口部が設けられ、各々の前記開口部内に前記カソード電極と電気的に接続された電子放出層が設けられた電子放出素子において、前記開口部を前記基板の表面に垂直な方向から見たときの形状は、リング状であり、前記複数の開口部は、電子放出素子の中央部に配列されている複数の開口部と、前記中央部の複数の開口部の周囲を取り囲むように配列されている周辺部の複数の開口部と、からなり、前記中央部の開口部は、同一の高さの側壁を有するように形成されており、前記周辺部の開口部は、前記周辺部の開口部内の電子放出層から放出される電子ビームを前記中央部に向かって変更させるために、前記中央部側の側壁よりも前記中央部とは反対側の側壁のほうが高くなるように形成されていることを特徴とする。
【0031】
前記開口部を前記基板の表面に垂直な方向からみたときの形状は、リング状であることも好適である。
【0032】
前記リング状の開口部の内側のゲート電極と外側のゲート電極とを接続する接続部分が設けられていることも好適である。
【0039】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、カソード、ゲート、アノード電極に印加される電圧、駆動波形等の条件も特に特定な記載がない限りはそれらのみに限定する趣旨のものではない。
【0040】
図1〜図4は本発明の実施の形態に係る電子放出素子の模式図である。
【0041】
図1においては、xy平面での素子の平面図を示したものである。なお、図には説明の便宜上、部材毎にハッチングを施している。また、図2は、図1における素子の駆動状態を示したものであり、図1におけるA−A’断面を斜視図で示している。
【0042】
本実施の形態に係る電子放出素子は、概略、基板1と、基板1上に積層されるカソード電極2と、カソード電極2上に積層される絶縁層3と、絶縁層3上に積層される第1及び第2のゲート電極4a,4bと、電子放出層5と、から構成される。
【0043】
電子放出層5は、w1の幅、L1の長さのスリット状の開口部内に形成されて、カソード電極2に電気的に接続されている。開口部とは、絶縁層3とゲート電極4a,4bの一部領域が取り除かれたものである。
【0044】
また、スリット状の開口部は、x方向に複数、ここでは、x方向に3つ構成されており、スリット同士はw2だけ離れて隣接して設けられている。
【0045】
また、本実施の形態において、電子放出構造とは、スリット状の開口部と、該開口部内に形成された電子放出層5とを有して、電子放出層5から電子を放出させる構造のことであり、1つの電子放出素子に複数設けられているものである。
【0046】
そして、偏向放出構造として、素子の両側には、第1のゲート電極4aの上に、さらに第2のゲート4bが積層されている。
【0047】
すなわち、複数の電子放出構造のうちの中央領域において、開口部を構成し少なくとも絶縁層3と第1のゲート電極4aとで積層される側壁は略同一の高さに設けられおり、該中央領域以外の領域において、第2のゲート4bが積層された領域は、開口部を構成する側壁の高さが部分的に異なる領域となる。
【0048】
したがって、本素子では、高さの同じ開口部からなる中央領域の電子放出構造としての電子放出部と、ゲート電極の高さの違う開口部からなる周辺(中央領域以外の領域)の電子放出部と、で構成されている。
【0049】
ここで、偏向放出構造は、中央領域に存在する電子放出構造とは、独立して設けられており、また、偏向放出構造の開口部の側壁のうち、中央領域側に位置する側壁の高さは、該中央領域から離間した側に位置する側壁の高さよりも低く設けられ、非対称的な構造となっている。
【0050】
また、カソード電極2とゲート電極4a,4b間には駆動電圧Vgが電源6により与えられる。
【0051】
7は電子放出素子の上方に離れて配置されたアノード電極であり、アノード電圧Vaが高圧電源8により与えられる。アノード電極−素子間距離Hは通常はカソード電極2の位置を基準とすればいい。アノード電極7では電子放出部からの電子が捕捉される。
【0052】
図3は、図2の素子の等電位面と電子ビーム軌道との関係を説明するための図である。
【0053】
中央領域の電子放出部の直上部は、開口部に対してほぼ対称な等電位面となるため、電子はz方向にむかって垂直に放出され、またその広がりは、x方向に対して対称となる。
【0054】
一方、周辺の電子放出部では、ゲート電極の高さの非対称性により等電位面も非対称となる。これにより、電子軌道が曲げられる。影響を受けるのは第2のゲート電極4bを積層した側、すなわち、素子の周辺部の軌道である。したがって、周辺部の電子放出部の広がりはx方向に対して非対称になる。適当な非対称性をもたせることで、図3に示すような、周辺部の電子放出部の広がりが、ちょうど、中央領域のひろがりと重なるようにすることもできる。
【0055】
本実施の形態の電子放出素子では、開口部を微細にし、かつ、電子放出層5がほぼ平坦に構成されていることで、電子放出層5とアノード電極7との間に比較的歪みが少なく平坦な電界が形成されるため、電子ビームの広がりが比較的に小さいのが特徴である。
【0056】
さらに、電子放出層5の材料として、低仕事関数の材料を選択することで、素子駆動電圧を低くできる。
【0057】
さらに、電子放出部は3か所であり、1つの電子放出部に比べ、電子放出量を増やすことができ、また、電子放出の変動が低減する。
【0058】
さらに、中央領域の電子放出部と、周辺部の電子放出部の電子到達位置を近づけることができ、電子放出部を3つとして複数にしてもビーム径の広がりを抑えることができる。
【0059】
図4は、図1で示す本実施の形態の電子放出素子を作製する方法の一例を説明する図である。
【0060】
以下、図4を参照して、本実施の形態の電子放出素子の製造方法の一例を説明する。
【0061】
図4(a)に示すように、予め、その表面を十分に洗浄した、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板等にスパッタ法等によりSiO2を積層した積層体、アルミナ等セラミックスの絶縁性基板のうち、いずれか一つを基板1として用い、基板1上にカソード電極2を積層する。
【0062】
カソード電極2は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。カソード電極2の材料は、例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,LaB6,CeB6、YB4,GdB4等の硼化物、TiN,ZrN,HfN等の窒化物、Si,Ge等の半導体、有機高分子材料、アモルファスカーボン,グラファイト,ダイヤモンドライクカーボン,ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。カソード電極2の厚さとしては、数十nmから数mmの範囲で設定され、好ましくは数百nmから数μmの範囲で選択される。
【0063】
次に、カソード電極2に続いて絶縁層3、第1のゲート電極4aを堆積する。
【0064】
絶縁層3は、スパッタ法等の一般的な真空成膜法、CVD法、真空蒸着法で形成され、その厚さとしては、数nmから数μmの範囲で設定され、好ましくは数十nmから数百nmの範囲から選択される。望ましい材料としてはSiO2,SiN,Al23,CaFなどの高電界に絶えられる耐圧の高い材料が望ましい。
【0065】
第1のゲート電極4aは、カソード電極2と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。第1のゲート電極4aの材料は、例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,LaB6,CeB6、YB4,GdB4等の硼化物、TiN,ZrN,HfN等の窒化物、Si,Ge等の半導体、有機高分子材料等から適宜選択される。
【0066】
次に、図4(b)に示すように、部分的に第2のゲート電極4bを作製する。
【0067】
なお、第2のゲート電極4bは、第1のゲート電極4aと同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良い。
【0068】
次に、図4(c)に示すように、フォトリソグラフィー技術によりマスクパターン41を形成する。
【0069】
さらに、図4(d)に示すように、開口部を形成する。開口部とは、絶縁層3,第1のゲート電極4a,第2のゲート電極4bの各層の一部領域がカソード電極2上から取り除かれたものである。ただし、本エッチング工程は、カソード電極2上で停止しても良いし、カソード電極2の一部がエッチングされても良い。
【0070】
ただし、カソード電極2自体が図4(b)の段差形状を反映して、段差にエッチングされることを回避しなくてはいけない。
【0071】
そのために、エッチング工程はそれぞれカソード電極2,絶縁層3,ゲート電極4の各層の材料に応じて、エッチング方法を選択する必要がある。
【0072】
次に、図4(e)に示すように、全面に電子放出層5を堆積する。
【0073】
電子放出層5は蒸着法、スパッタ法、プラズマCVD法等の一般的成膜技術などで形成される。電子放出層5の材料は、低仕事関数の材料を選択するのが好ましい。例えば、アモルファスカーボン,グラファイト,ダイヤモンドライクカーボン,ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。好ましくはより仕事関数の低いダイヤモンド薄膜、ダイヤモンドライクカーボン等が良い。電子放出層5の膜厚としては、数nmから数百nmの範囲で設定され、好ましくは数nmから数十nmの範囲で選択される。
【0074】
これらの電子放出層5から電子を放出させるのに必要な電界としては、できるだけ低くできれば、駆動電圧をさげられる。〜5×105V/m以下であれば、駆動電圧は十数V程度に低減でき好ましい。
【0075】
次に、図4(f)のようにマスクパターン41を剥離して図1で示すような素子が完成する。
【0076】
ゲート電極4bの高さの差としては、数十nmから数十μmの範囲で設定され、好ましくは数百nm程度であり、ビーム径にあわせて、その非対称性の条件が選択される。
【0077】
この場合、非対称とした方向、すなわちx方向のビーム径が小さくなる。
【0078】
孔の径w1は、素子の電子放出特性に大きく依存する因子であり、素子を構成する材料の特性、特に電子放出層の仕事関数や膜厚、素子の駆動電圧、その時に必要とする電子放出ビームの形状により適宜設定される。通常、w1は数百nmから数十μmの範囲から選択される。
【0079】
孔の平面形状は特に定められるものではない。ただし、非対称性を構成するのに好ましい構成として、スリット状、リング状等が好ましい。
【0080】
孔が微細である場合やリング状である場合には、孔と孔の間隔w2も重要となるが、通常、w2は数百nmから数十μmの範囲から適宜、選択される。
【0081】
孔の長さL1は、電子放出量に依存する因子であり適宜設定される。
【0082】
さらに、カソード電極2のパターンニング後、電子放出層5を全面に形成し、エッチング工程で、電子放出層5の上面でエッチングを停止させる場合もあり、また、ダイヤモンド薄膜、またはダイヤモンドライクカーボン等を所望の場所に選択的に堆積する場合もある。
【0083】
さらには、本実施の形態の電子放出素子は積層を繰り返した非常に単純な構成であり、製造プロセスが容易であり、歩留まり良く製造できる。
【0084】
本発明を適用した電子放出素子の応用例について以下に述べる。
【0085】
本実施の形態の電子放出素子の複数個を基体上に配列し、例えば電子源、あるいは画像形成装置が構成できる。
【0086】
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をX方向及びY方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、X方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Y方向の配線に共通に接続した単純マトリクス配置がある。
【0087】
以下、単純マトリクス配置について詳述する。
【0088】
図5,図6において、51,61は電子源基板、52,62はX方向配線、53,63はY方向配線である。54,64は本実施の形態の電子放出素子である。
【0089】
m本のX方向配線62は、Dx1,Dx2,…Dxmからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Y方向配線63は、Dy1,Dy2,…Dynのn本の配線よりなり、X方向配線62と同様に形成される。これらm本のX方向配線62とn本のY方向配線63との間には、層間絶縁層(不図示)が設けられており、両者を電気的に分離している(m,nは、共に正の整数)。
【0090】
層間絶縁層(不図示)は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO2等で構成される。例えば、X方向配線62を形成した基板61の全面或いは一部に所望の形状で形成され、特に、X方向配線62とY方向配線63の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。X方向配線62とY方向配線63は、それぞれ外部端子として引き出されている。
【0091】
電子放出素子64を構成するm本のX方向配線62は、カソード電極2をかねる場合もあり、n本のY方向配線63は、ゲート電極4をかねる場合があり、層間絶縁層は絶縁層3をかねる場合がある。
【0092】
X方向配線62には、X方向に配列した電子放出素子64の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Y方向配線63には、Y方向に配列した電子放出素子64の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【0093】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図7を用いて説明する。
【0094】
図7は、画像形成装置の表示パネルの一例を示す模式図である。
【0095】
図7において、71は電子放出素子、81は電子放出素子を複数配した電子源基板、91は電子源基板81を固定したリアプレート、96はガラス基体93の内面に蛍光膜94とメタルバック95等が形成されたフェースプレートである。92は、支持枠であり、該支持枠92には、リアプレート91、フェースプレート96がフリットガラスなどを用いて接続される。
【0096】
外囲器(パネル)98は、上述の如く、フェースプレート96、支持枠92、リアプレート91で構成される。リアプレート91は主に基板81の強度を補強する目的で設けられるため、基板81自体で十分な強度を持つ場合は別体のリアプレート91は不要とすることができ、基板81とリアプレート91が一体構成の部材であっても構わない。
【0097】
支持枠92の蛍光膜94とメタルバック95とをその内側表面に配置したフェースプレート96とリアプレート91と支持枠92とが接合する接着面にフリットガラスを塗布し、フェースプレート96と支持枠92とリアプレート91とを、所定の位置で合わせ、固定し、加熱して焼成し封着する。
【0098】
また、焼成し封着する加熱手段は、赤外線ランプ等を用いたランプ加熱、ホットプレート等、種々のものが採用でき、これらに限定されるものではない。
【0099】
また、外囲器を構成する複数の部材を加熱接着する接着材料は、フリットガラスに限るものではなく、封着工程後、充分な真空雰囲気を形成できる材料であれば、種々の接着材料を採用することができる。
【0100】
上述した外囲器は、本発明の一実施態様であり、限定されるものではなく、種々のものが採用できる。
【0101】
他の例として、基板81に直接支持枠92を封着し、フェースプレート96、支持枠92及び基板81で外囲器98を構成しても良い。また、フェースプレート96、リアプレート91間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器98を構成することもできる。
【0102】
また、図8にフェースプレート96に形成された蛍光膜94を模式図で示す。蛍光膜94は、モノクロームの場合は蛍光体85のみから構成することができる。カラーの蛍光膜の場合は、蛍光体の配列により図8(a)に示すブラックストライプあるいは図8(b)に示すブラックマトリクスなどと呼ばれる黒色導電材86と蛍光体85とから構成することができる。
【0103】
ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体85間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜94における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
【0104】
ガラス基板93に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法、印刷法等が採用できる。蛍光膜94の内面側には、通常メタルバック95が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート96側へ鏡面反射させることにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光膜94を保護すること等である。メタルバック95は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常、「フィルミング」と呼ばれる。)を行い、その後Alを真空蒸着等を用いて堆積させることで作製できる。
【0105】
フェースプレート96には、更に蛍光膜94の導電性を高めるため、蛍光膜94の外面側に透明電極(不図示)を設けてもよい。
【0106】
本実施の形態においては、電子放出素子71の直上に電子ビームが到達するため、電子放出素子71の直上に蛍光膜94が配置されるように、位置あわせされて構成される。
【0107】
次に、封着工程を施した外囲器(パネル)を封止する真空封止工程について説明する。
【0108】
真空封止工程は、外囲器(パネル)98を加熱して、80〜250℃に保持しながら、イオンポンプ、ソープションポンプなどの排気装置によりの排気管(不図示)を通じて排気し、有機物質の十分少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。外囲器98の封止後の圧力を維持するために、ゲッター処理を行なうこともできる。これは、外囲器98の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器98内の所定の位置(不図示)に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、外囲器98内の雰囲気を維持するものである。
【0109】
以上の工程によって製造された単純マトリクス配置の電子源を用いて構成した画像形成装置は、各電子放出素子に、容器外端子Dox1〜Doxm,Doy1〜Doynを介して電圧を印加することにより、電子放出が生ずる。
【0110】
高圧端子97を介してメタルバック95、あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速する。
【0111】
加速された電子は、蛍光膜94に衝突し、発光が生じて画像が形成される。
【0112】
図9はNTSC方式のテレビ信号に応じて表示を行うための駆動回路の一例を示すブロック図である。
【0113】
走査回路1302は、内部にM個のスイッチング素子を備えたもので(図中,S1ないしSmで模式的に示している)ある。各スイッチング素子は、直流電圧源Vxの出力電圧もしくは0(V)(グランドレベル)のいずれか一方を選択し、表示パネル1301の端子Dox1ないしDoxmと電気的に接続される。
【0114】
S1乃至Smの各スイッチング素子は、制御回路1303が出力する制御信号Tscanに基づいて動作するものであり、例えばFETのようなスイッチング素子を組み合わせることにより構成することができる。
【0115】
直流電圧源Vxは、電子放出素子の特性に基づき設定されている。
【0116】
制御回路1303は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路1303は、同期信号分離回路1306より送られる同期信号Tsyncに基づいて、各部に対してTscanおよびTsftおよびTmryの各制御信号を発生する。
【0117】
同期信号分離回路1306は、外部から入力されるNTSC方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離(フィルター)回路等を用いて構成できる。同期信号分離回路1306により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Tsync信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上DATA信号と表した。該DATA信号はシフトレジスタ1304に入力される。
【0118】
シフトレジスタ1304は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路1303より送られる制御信号Tsftに基づいて動作する(即ち、制御信号Tsftは,シフトレジスタ1304のシフトクロックであるということもできる。)。シリアル/パラレル変換された画像1ライン分(電子放出素子N素子分の駆動データに相当)のデータは、Id1乃至IdnのN個の並列信号として前記シフトレジスタ1304より出力される。
【0119】
ラインメモリ1305は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路1303より送られる制御信号Tmryに従って適宜Id1乃至Idnの内容を記憶する。記憶された内容は、Id’1乃至Id’nとして出力され、変調信号発生器1307に入力される。
【0120】
変調信号発生器1307は、画像データId’1乃至Id’nの各々に応じて本実施の形態の電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Doy1乃至Doynを通じて表示パネル1301内の本実施の形態の電子放出素子に印加される。
【0121】
本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Vmを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Pwを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【0122】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器1307として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【0123】
パルス幅変調方式を実施するに際しては、変調信号発生器1307として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【0124】
シフトレジスタ1304やラインメモリ1305は、デジタル信号式あるいはアナログ信号式のものを採用できる。画像信号のシリアル/パラレル変換や記憶が所定の速度で行なわれれば良いからである。
【0125】
デジタル信号式を用いる場合には、同期信号分離回路1306の出力信号DATAをデジタル信号化する必要があるが、これには1306の出力部にA/D変換器を設ければ良い。これに関連してラインメモリ1305の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器1307に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器1307には、例えばD/A変換回路を用い、必要に応じて増幅回路などを付加する。
【0126】
パルス幅変調方式の場合、変調信号発生器1307には、例えば高速の発振器および発振器の出力する波数を計数する計数器(カウンタ)及び計数器の出力値と前記メモリの出力値を比較する比較器(コンパレータ)を組み合せた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を本実施の形態の電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【0127】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器1307には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路(VCO)を採用でき、必要に応じて本実施の形態の電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【0128】
ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、NTSC方式を挙げたが入力信号はこれに限られるものではなく、PAL,SECAM方式など他、これよりも、多数の走査線からなるTV信号(例えば、MUSE方式をはじめとする高品位TV)方式をも採用できる。
【0129】
また表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【0130】
【実施例】
以下、本発明の実施例を詳細に説明する。
【0131】
[実施例1]
図1,4を用いて本発明の実施例1に係る電子放出素子及びその製造方法の一例について説明する。
【0132】
(工程1)
まず、図4(a)に示すように、基板1に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極2として厚さ800nmのAlを形成した。
【0133】
次に、絶縁層3として厚さ600nmのSiO2、ゲート電極4aとして厚さ100nmのTaをこの順で堆積した。
【0134】
(工程2)
さらに、図4(b)に示すように、ゲート電極4bとして厚さ400nmのTaをマスクパターンを介して、部分的に形成した。
【0135】
(工程3)
次に、図4(c)に示すように、フォトリソグラフィーで、ポジ型フォトレジスト(AZ1500/クラリアント社製)のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン41を形成した。
【0136】
(工程4)
図4(d)に示すように、マスクパターン41をマスクとして、Taのゲート電極4a、4b及び絶縁層3をCF4ガスを用いてそれぞれドライエッチングし、カソード電極2で停止させ、幅w1が1μm、隣接素子との間隔w2が5μm、幅L1が100μmの開口を形成した。
【0137】
(工程5)
続いて図4(e)に示すように、プラズマCVD法でダイヤモンドライクカーボンの電子放出層5を全面に100nm程度堆積した。反応ガスはCH4ガスを用いた。
【0138】
(工程6)
図4(f)に示すように、マスクパターン41を完全に除去し、本実施例1の電子放出素子を完成させた。
【0139】
以上のようにして作製した電子放出素子を、図1のように、H=2mmとして配置した。Va=10kV、Vg=15Vとした。
【0140】
ここで、比較例1として、第2ゲート電極4bを積層せず、第1ゲート電極のみで形成した対称な素子を作製し、同時に駆動を行った。
【0141】
ここで、アノード電極7として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体でのピーク輝度の10%の領域までのサイズとした。
【0142】
その結果、電子放出量は、比較例、実施例ともほとんど変わらなかった。ビーム径は、比較例1で(x、y)=(180μm、220μm)、本実施例で(120μm、220μm)となり、ビーム径はx方向に対しビーム径を小さくできた。
【0143】
[実施例2]
図10に本発明の実施例2を示す。本実施例は、実施例1の変形例であり、図10において素子は平面図を示している。
【0144】
本実施例では、スリットはw1=1μm、w2=5μm、L1=30μmとし、x方向に7個、y方向では、周辺部に1つずつ2個、それぞれ配置し、第2のゲート電極4bをスリットを取り囲んで形成している。本実施例ではy方向にも非対称性が構成されている。
【0145】
その結果、ビーム径は、(x、y)=(180μm、180μm)となり、y方向にもビーム径が縮まり、略円形のビームとなった。
【0146】
[実施例3]
図11〜図13に本発明の実施例3を示す。図11は平面図である。
【0147】
本実施例は、実施例1のスリットが円形になり、リング状に配置された形状を有す電子放出部が、5×5個で1素子に配置されている構成である。
【0148】
1つの電子放出素子として、3×3個の電子放出部が中央に配置され、それを取り囲むように16個の電子放出部が周辺部に配置されている。
【0149】
図12に本実施例の代表的な電子放出素子の平面図を示した。図12(a)は図11に示す中央部の素子111の平面図、図12(b)は図11に示す周辺部の素子112の平面図である。
【0150】
両者とも、リングの孔幅w1、内径w3で構成されている。
【0151】
中央部の素子は、リングの一部に形成された接続部分で、リング内部のゲート電極4aとリング外側のゲート電極4aとが接続されている。この接続部は、リング内と同じ構成になっていても、別構成になっていてもよい。接続方向は、1カ所でもそれ以上でもよい.
また、接続部は絶縁層3、カソード電極2を貫くコンタクトホールを介して、カソード電極2、層間絶縁層(不図示)の下部で接続してもよい。この場合、接続部はリングの一部に配置する必要はない。
【0152】
また、中央部の素子111には、第2のゲート電極4bが積層されていない。
【0153】
周辺部の素子112は、中央部の素子111と同様に接続部があるが、この接続部が中央部に向かう方向で全面にわたって形成されている。
【0154】
また、周辺部の素子112において周辺部に向かう側には、第2のゲート電極4bが積層されている。
【0155】
本実施例での、電子軌道の模式図を図13に示した。図13(a)は中央部の素子111の断面図および電子軌道図、図13(b)は周辺部の素子112の断面図および電子軌道図である。
【0156】
中央部の素子は、対称構造であるため、電子はz方向に放出され、ビームの広がりはx方向に対称となる。
【0157】
一方、周辺部の素子は非対称性により、電子軌道が曲げられ、ビームの広がりが非対称となる。また、その方向は、素子の配置される場所によって異なっているが、すべて、電子ビームが中央部に向かうように配置されている。
【0158】
本実施例では、w1を1μm、w3を5μmとし、素子間間隔を10μmとしたところ、ビーム径は、190μm×190μmとなった。
【0159】
[実施例4]
図14に本発明の実施例4を示す。
【0160】
本実施例は実施例3と同様の電子放出素子を1素子の中で円状に配置した変形例である。
【0161】
本実施例では、実施例3に比べ、ビームの円形度が向上した。一方、電子放出素子の個数が少ないために、若干、変動率が大きくなった。
【0162】
[実施例5]
実施例1〜4の電子放出素子で画像形成装置を作製した。一例として、実施例1の素子で作製した場合について示す。図7は実施例1の素子で作製した画像形成装置の構成図である。
【0163】
実施例1の素子を100×100のMTX状に配置した。素子は、横150μm、縦250μmのピッチで配置した。素子上部には2mmに距離を隔てた位置に蛍光体を配置した。蛍光体には10kVの電圧を印加した。また、駆動電圧はVg=15Vとした。この結果、高精細な画像形成装置が形成できた。
【0164】
【発明の効果】
以上説明したように、本発明によれば、電子ビーム径のさらなる小径化を実現させるとともに、製造プロセスが容易で、低電圧で高効率で安定した電子放出が可能な電子放出素子を提供することが可能となる。
【0165】
また、本発明による電子放出素子を用いると、画質が良好で高精細であって、性能の優れた電子源及び画像形成装置が実現可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る電子放出素子の構成を示す平面図である。
【図2】本発明の実施の形態に係る電子放出素子を示す斜視図である。
【図3】本発明の実施の形態に係る電子放出素子の電子軌道を示す図である。
【図4】本発明の実施の形態に係る電子放出素子の製造方法の一例を示す図である。
【図5】本発明の実施の形態に係る電子源の一例を示す図である。
【図6】本発明の実施の形態に係る単純マトリクス配置の電子源を示す概略構成図である。
【図7】本発明の実施の形態に係る単純マトリクス配置の電子源を用いた画像形成装置を示す概略構成図である。
【図8】本発明の実施の形態に係る画像形成装置における蛍光膜を示す図である。
【図9】本発明の実施の形態に係る画像形成装置の駆動回路を示すブロック図である。
【図10】本発明の実施例2を示す図である。
【図11】本発明の実施例3を示す平面図である。
【図12】本発明の実施例3を説明するための素子の図である。
【図13】本発明の実施例3の電子軌道を示す図である。
【図14】本発明の実施例4を示す図である。
【図15】従来の電子放出素子を模式的に示した図である。
【符号の説明】
1 基板
2 カソード電極
3 絶縁層
4a,4b ゲート電極
5 電子放出層
6 駆動電源
7 アノード電極
8 高圧電源
41 マスクパターン
54,64,71 電子放出素子
61,81 電子源基板
62 X方向配線
63 Y方向配線
85 蛍光体
86 黒色導電材
91 リアプレート
92 支持枠
93 ガラス基体
94 蛍光膜
95 メタルバック
96 フェースプレート
98 外囲器
111 中央部の電子放出部
112 周辺部の電子放出部
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electron-emitting device, and further relates to an electron source and an image forming apparatus using the electron-emitting device.
[0002]
[Prior art]
Conventionally, two types of electron-emitting devices are known: a thermionic source and a cold cathode electron source. Cold cathode electron sources include a field emission type (hereinafter referred to as FE type), a metal / insulating layer / metal type (hereinafter referred to as MIM type), a surface conduction electron-emitting device, and the like.
[0003]
As an example of the FE type, W.W. P. Dyke & W. W. Dolan, “Field Emission”, Advance in Electron Physics, 8, 89 (1956) or C.I. A. Spindt, “PHYSICAL Properties of thin-film field emissions with molecular denies”, J. Am. Appl. Phys. 47, 5248 (1976), etc. are known.
[0004]
Examples of the MIM type include C.I. A. Mead, “Operation of Tunnel-Emission Devices”, J. Am. Apply. Phys. , 32, 646 (1961), etc. are known.
[0005]
In a recent example, Toshiaki. Kusunoki, “Fluctuation-free electro emission from non-formed metal-insulator-metal (MIM) cathodes Fabricated by current Anodization.” J. et al. Appl. Phys. vol. 32 (1993) p. L1695, Mutsumi suzuki et al., “An MIM-Cathode Array for Cathode Luminescent Displays”, IDW '96, (1996) pp. 199 529 etc. have been studied.
[0006]
Examples of the surface conduction type include those described in Elinson's report (MI Elinson Radio Eng. Electron Phys., 10 (1965)). This surface conduction type electron-emitting device is formed on a substrate. A phenomenon is caused in which electron emission is caused by flowing a current through the small-area thin film in parallel with the film surface. In the surface conduction type device, the SnO described in the above-mentioned Erinson report 2 Thin film, Au thin film (G. Dittmer. Thin Solid Films, 9, 317 (1972)), In 2 O Three / SnO 2 A thin film (M. Hartwell and C. G. Fonstad, IEEE Trans. ED Conf., 519 (1983)) has been reported.
[0007]
[Problems to be solved by the invention]
Here, in order to apply the electron-emitting device to the image forming apparatus, an emission current that causes the phosphor to emit light with sufficient luminance is required. Further, in order to increase the definition of the display, it is required that the diameter of the electron beam irradiated to the phosphor is small. And it is important that it is easy to manufacture.
[0008]
The conventional MIM type has a structure in which an insulator is disposed between a lower electrode and an upper electrode, and a voltage is applied between both electrodes to extract electrons. The direction of the internal electric field coincides with the direction of the emitted electrons, and the potential distribution on the emission surface is not distorted, so that a small electron beam diameter can be realized, but the electron scattering occurs between the insulating layer and the upper electrode. In general, the efficiency is low.
[0009]
As an example of a conventional FE type, there is a Spindt type electron-emitting device. In the Spindt type, a structure in which a microchip is formed as an emission point and electrons are emitted from the tip is generally used. When the emission current density is increased in order to make the phosphor emit light, the electron emission portion is thermally destroyed. This will limit the life of the FE element. Further, electrons emitted from the tip tend to spread due to the electric field formed by the gate electrode, and there is a disadvantage that the beam diameter cannot be reduced.
[0010]
As an example of preventing the spread of the electron beam, there is an example in which a focusing electrode is disposed above the electron emission portion. In general, the emitted electron beam is focused by the negative potential of the focusing electrode. However, the manufacturing process becomes complicated and the manufacturing cost increases.
[0011]
Further, in the Spindt type, since one point at the tip of the microchip serves as an electron emission point, it is common to increase the electron emission point by using a plurality of electron emission parts in one element to secure a necessary amount of electron emission. . Further, by increasing the electron emission point, the fluctuation of the electron emission amount can be reduced and the stability is improved.
[0012]
However, when there are a plurality of electron emission portions in one element, the diameter of the entire electron beam depends on the position of the outermost electron emission portion and is generally larger than that in the case of one electron emission portion.
[0013]
As a solution to such a problem, there are those disclosed in US Pat. No. 5,528,103 and Japanese Patent Application Laid-Open No. 2000-106112 as examples having a function of bending an electron beam around one element. These have the disadvantage that the area of one element has to be increased in order to effectively control the electron beam, and are insufficient for a high-definition electron beam.
[0014]
On the other hand, if the direction of the electron beam can be deflected independently within one element, an element having a plurality of electron emission portions can be constructed without increasing the electron beam diameter.
[0015]
As a conventional example of such a conventional FE type Spindt type, there is one disclosed in Japanese Patent Application Laid-Open No. 8-315721, which is shown in FIG. In FIG. 15, 131 is a substrate, 132 is a conical cathode, 133 is a cavity, 134 is an insulating layer, and 135 is a gate electrode. The conical cathode is arranged eccentrically. ,
As another example of reducing the electron beam diameter, there is a method that does not form a Spindt type microchip. For example, there are those disclosed in JP-A-8-096703 and JP-A-8-096704. This has the advantage that a flat equipotential surface is formed on the electron emission surface and the spread of the electron beam is reduced because electrons are emitted from the thin film disposed in the hole.
[0016]
In addition, by using a material having a low work function as the electron-emitting substance, electrons can be emitted without forming a microchip, and a low driving voltage can be achieved. There is also an advantage that the manufacturing method is relatively simple.
[0017]
Further, since the electron emission is performed in a planar shape, the electric field is not concentrated, the chip is not broken, and the life is long.
[0018]
Such a structure has an advantage that the electron beam from the electron-emitting device from each minute hole can be made small.
[0019]
However, in the fine hole, the area of the electron emission portion is small, and the amount of electron emission is reduced with only one electron emission portion.
[0020]
The present invention has been made in order to solve the above-described problems of the prior art, and an object thereof is to provide an electron-emitting device that realizes further reduction in the electron beam diameter, and the electron-emitting device. An object is to provide a high-definition electron source and an image forming apparatus with good image quality.
[0028]
A cathode electrode disposed on the surface of the substrate; and a gate electrode stacked on the cathode electrode with an insulating layer interposed therebetween, wherein the partial region of the cathode electrode passes through the insulating layer and the gate electrode. In an electron-emitting device in which a plurality of openings that expose the substrate are provided, and an electron-emitting layer that is electrically connected to the cathode electrode is provided in each of the openings. The shape when the opening is viewed from a direction perpendicular to the surface of the substrate is a ring shape, The plurality of openings are a plurality of openings arranged in a central portion of the electron-emitting device, and a plurality of openings in a peripheral portion arranged so as to surround the plurality of openings in the central portion. The opening in the central part is formed to have the same height side wall, and the opening in the peripheral part is an electron emitted from the electron emission layer in the opening in the peripheral part. In order to change the beam toward the central portion, the side wall on the side opposite to the central portion is formed to be higher than the side wall on the central portion side.
[0031]
The opening When viewed from a direction perpendicular to the surface of the substrate The ring shape Is It is also suitable.
[0032]
A connecting portion for connecting the inner gate electrode and the outer gate electrode of the ring-shaped opening is provided. It is also suitable.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
Exemplary embodiments of the present invention will be described in detail below with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the components described in this embodiment are not intended to limit the scope of the present invention only to those unless otherwise specified. Absent. Further, the conditions such as the voltage applied to the cathode, the gate, and the anode electrode, the driving waveform, and the like are not limited to those unless otherwise specified.
[0040]
1 to 4 are schematic views of an electron-emitting device according to an embodiment of the present invention.
[0041]
In FIG. 1, the top view of the element in xy plane is shown. For convenience of explanation, the drawing is hatched for each member. FIG. 2 shows a driving state of the element in FIG. 1, and shows a cross-section AA ′ in FIG. 1 in a perspective view.
[0042]
The electron-emitting device according to the present embodiment is roughly laminated on the substrate 1, the cathode electrode 2 laminated on the substrate 1, the insulating layer 3 laminated on the cathode electrode 2, and the insulating layer 3. The first and second gate electrodes 4 a and 4 b and the electron emission layer 5 are configured.
[0043]
The electron emission layer 5 is formed in a slit-shaped opening having a width of w1 and a length of L1, and is electrically connected to the cathode electrode 2. The opening is a part of the insulating layer 3 and the gate electrodes 4a and 4b removed.
[0044]
Further, a plurality of slit-like openings are formed in the x direction, here three in the x direction, and the slits are provided adjacent to each other by w2.
[0045]
In the present embodiment, the electron emission structure is a structure that has a slit-like opening and an electron emission layer 5 formed in the opening, and emits electrons from the electron emission layer 5. A plurality of the electron-emitting devices are provided.
[0046]
As a deflection emission structure, a second gate 4b is further laminated on the first gate electrode 4a on both sides of the element.
[0047]
That is, in the central region of the plurality of electron emission structures, the side wall that forms the opening and is laminated by at least the insulating layer 3 and the first gate electrode 4a is provided at substantially the same height. In the other regions, the region where the second gate 4b is stacked is a region in which the height of the side wall constituting the opening is partially different.
[0048]
Therefore, in this element, the electron emission portion as the electron emission structure in the central region composed of the opening portion having the same height and the electron emission portion in the periphery (region other than the central region) composed of the opening portion having a different height of the gate electrode. And is composed of.
[0049]
Here, the deflection emission structure is provided independently of the electron emission structure existing in the central region, and the height of the side wall located on the central region side among the side walls of the opening of the deflection emission structure. Is provided lower than the height of the side wall located on the side away from the central region, and has an asymmetric structure.
[0050]
A driving voltage Vg is applied by the power source 6 between the cathode electrode 2 and the gate electrodes 4a and 4b.
[0051]
Reference numeral 7 denotes an anode electrode disposed above the electron-emitting device, and an anode voltage Va is applied by the high-voltage power supply 8. The distance H between the anode electrode and the element is usually determined based on the position of the cathode electrode 2. The anode 7 captures electrons from the electron emission portion.
[0052]
FIG. 3 is a diagram for explaining the relationship between the equipotential surface of the element of FIG. 2 and the electron beam trajectory.
[0053]
Since the equipotential surface almost symmetric with respect to the opening is directly above the electron emission portion in the central region, electrons are emitted vertically toward the z direction, and the spread is symmetrical with respect to the x direction. Become.
[0054]
On the other hand, in the peripheral electron emission portion, the equipotential surface is also asymmetric due to the asymmetry of the height of the gate electrode. As a result, the electron trajectory is bent. It is the trajectory on the side where the second gate electrode 4b is laminated, that is, the periphery of the element, that is affected. Therefore, the spread of the electron emission portion in the peripheral portion is asymmetric with respect to the x direction. By providing an appropriate asymmetry, the spread of the electron emission portion in the peripheral portion as shown in FIG. 3 can be exactly overlapped with the spread in the central region.
[0055]
In the electron-emitting device of this embodiment, the opening is made fine and the electron-emitting layer 5 is configured to be substantially flat, so that there is relatively little distortion between the electron-emitting layer 5 and the anode electrode 7. Since a flat electric field is formed, the spread of the electron beam is relatively small.
[0056]
Further, by selecting a material having a low work function as the material of the electron emission layer 5, the element driving voltage can be lowered.
[0057]
Furthermore, there are three electron emission portions, and the amount of electron emission can be increased as compared with one electron emission portion, and fluctuations in electron emission are reduced.
[0058]
Furthermore, the electron emission position of the electron emission part in the central region and the electron emission part in the peripheral part can be brought close to each other, and the spread of the beam diameter can be suppressed even if there are a plurality of electron emission parts.
[0059]
FIG. 4 is a diagram for explaining an example of a method for manufacturing the electron-emitting device of the present embodiment shown in FIG.
[0060]
Hereinafter, an example of a method for manufacturing the electron-emitting device of the present embodiment will be described with reference to FIG.
[0061]
As shown in FIG. 4 (a), the surface is sufficiently cleaned beforehand, and quartz glass, glass with reduced impurity content such as Na, blue plate glass, silicon substrate or the like is sputtered to form SiO. 2 1 is used as the substrate 1, and the cathode electrode 2 is stacked on the substrate 1.
[0062]
The cathode electrode 2 generally has conductivity, and is formed by a general vacuum film forming technique such as a vapor deposition method or a sputtering method, or a photolithography technique. The material of the cathode electrode 2 is, for example, a metal or alloy material such as Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, Pd, or TiC. , ZrC, HfC, TaC, SiC, WC and other carbides, HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB Four , GdB Four Boron such as TiN, nitrides such as TiN, ZrN, and HfN, semiconductors such as Si and Ge, organic polymer materials, amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, and carbon compounds are appropriately selected. . The thickness of the cathode electrode 2 is set in the range of several tens of nm to several mm, and is preferably selected in the range of several hundreds of nm to several μm.
[0063]
Next, the insulating layer 3 and the first gate electrode 4 a are deposited following the cathode electrode 2.
[0064]
The insulating layer 3 is formed by a general vacuum film forming method such as a sputtering method, a CVD method, or a vacuum evaporation method, and the thickness is set in the range of several nm to several μm, preferably from several tens of nm. It is selected from the range of several hundred nm. Desirable material is SiO 2 , SiN, Al 2 O Three A material having a high withstand voltage that can withstand a high electric field, such as CaF, is desirable.
[0065]
The first gate electrode 4a has conductivity like the cathode electrode 2, and is formed by a general vacuum film forming technique such as a vapor deposition method or a sputtering method, or a photolithography technique. The material of the first gate electrode 4a is, for example, a metal or alloy such as Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, or Pd. Materials, carbides such as TiC, ZrC, HfC, TaC, SiC, WC, HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB Four , GdB Four It is appropriately selected from borides such as TiN, nitrides such as ZrN and HfN, semiconductors such as Si and Ge, and organic polymer materials.
[0066]
Next, as shown in FIG. 4B, a second gate electrode 4b is partially fabricated.
[0067]
Note that the second gate electrode 4b may be made of the same material or a different material as the first gate electrode 4a, and may be formed by the same method or a different method.
[0068]
Next, as shown in FIG. 4C, a mask pattern 41 is formed by photolithography.
[0069]
Further, an opening is formed as shown in FIG. The opening is a part of the insulating layer 3, the first gate electrode 4 a, and the second gate electrode 4 b that is partially removed from the cathode electrode 2. However, this etching process may be stopped on the cathode electrode 2 or a part of the cathode electrode 2 may be etched.
[0070]
However, it must be avoided that the cathode electrode 2 itself reflects the step shape of FIG.
[0071]
Therefore, it is necessary to select an etching method according to the material of each layer of the cathode electrode 2, the insulating layer 3, and the gate electrode 4, respectively.
[0072]
Next, as shown in FIG. 4E, the electron emission layer 5 is deposited on the entire surface.
[0073]
The electron emission layer 5 is formed by a general film forming technique such as vapor deposition, sputtering, or plasma CVD. The material of the electron emission layer 5 is preferably selected from a material having a low work function. For example, it is appropriately selected from amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, and a carbon compound. A diamond thin film or diamond-like carbon having a lower work function is preferable. The film thickness of the electron emission layer 5 is set in the range of several nm to several hundred nm, and is preferably selected in the range of several nm to several tens of nm.
[0074]
If the electric field required for emitting electrons from these electron emission layers 5 can be made as low as possible, the drive voltage can be reduced. ~ 5x10 Five If it is V / m or less, the drive voltage can be reduced to about several tens of volts, which is preferable.
[0075]
Next, as shown in FIG. 4F, the mask pattern 41 is peeled off to complete the element as shown in FIG.
[0076]
The difference in height of the gate electrode 4b is set in the range of several tens of nanometers to several tens of micrometers, preferably about several hundreds of nanometers, and the asymmetry condition is selected according to the beam diameter.
[0077]
In this case, the beam diameter in the asymmetrical direction, that is, the x direction is reduced.
[0078]
The hole diameter w1 is a factor that greatly depends on the electron emission characteristics of the device, and the characteristics of the material constituting the device, particularly the work function and film thickness of the electron emission layer, the drive voltage of the device, and the electron emission required at that time It is set appropriately depending on the shape of the beam. Usually, w1 is selected from the range of several hundred nm to several tens of μm.
[0079]
The planar shape of the hole is not particularly defined. However, as a preferable configuration for forming asymmetry, a slit shape, a ring shape, or the like is preferable.
[0080]
When the holes are fine or ring-shaped, the interval w2 between the holes is also important, but usually w2 is appropriately selected from the range of several hundred nm to several tens of μm.
[0081]
The length L1 of the hole is a factor that depends on the amount of electron emission, and is appropriately set.
[0082]
Furthermore, after patterning of the cathode electrode 2, the electron emission layer 5 may be formed on the entire surface, and the etching may be stopped on the upper surface of the electron emission layer 5 in the etching step, and a diamond thin film or diamond-like carbon may be used. In some cases, it is selectively deposited at a desired location.
[0083]
Furthermore, the electron-emitting device of this embodiment has a very simple configuration in which lamination is repeated, the manufacturing process is easy, and the electron-emitting device can be manufactured with a high yield.
[0084]
Application examples of the electron-emitting device to which the present invention is applied will be described below.
[0085]
For example, an electron source or an image forming apparatus can be configured by arranging a plurality of electron-emitting devices of this embodiment on a substrate.
[0086]
Various arrangements of the electron-emitting devices are employed. As an example, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to the X-direction wiring, and the same column There is a simple matrix arrangement in which the other of the electrodes of the plurality of electron-emitting devices arranged in the Y is connected in common to the wiring in the Y direction.
[0087]
Hereinafter, the simple matrix arrangement will be described in detail.
[0088]
5 and 6, 51 and 61 are electron source substrates, 52 and 62 are X-directional wirings, and 53 and 63 are Y-directional wirings. Reference numerals 54 and 64 denote electron-emitting devices according to the present embodiment.
[0089]
The m X-direction wirings 62 are made of Dx1, Dx2,... Dxm, and can be made of a conductive metal or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. The wiring material, film thickness, and width are appropriately designed. The Y-direction wiring 63 includes n wirings Dy1, Dy2,... Dyn, and is formed in the same manner as the X-direction wiring 62. An interlayer insulating layer (not shown) is provided between the m X-direction wirings 62 and the n Y-direction wirings 63 to electrically isolate them (m and n are Both are positive integers).
[0090]
The interlayer insulating layer (not shown) is made of SiO formed by vacuum deposition, printing, sputtering, etc. 2 Etc. For example, it is formed in a desired shape on the entire surface or a part of the substrate 61 on which the X-direction wiring 62 is formed. The manufacturing method is appropriately set. The X direction wiring 62 and the Y direction wiring 63 are drawn out as external terminals, respectively.
[0091]
The m X-direction wirings 62 constituting the electron-emitting device 64 may also serve as the cathode electrode 2, and the n Y-direction wirings 63 may serve as the gate electrode 4, and the interlayer insulating layer may be the insulating layer 3. There is a case to be able to.
[0092]
The X-direction wiring 62 is connected to scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices 64 arranged in the X direction. On the other hand, the Y-direction wiring 63 is connected to modulation signal generating means (not shown) for modulating each column of the electron-emitting devices 64 arranged in the Y direction according to an input signal. The drive voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.
[0093]
In the above configuration, individual elements can be selected and driven independently using a simple matrix wiring. An image forming apparatus configured using such a simple matrix electron source will be described with reference to FIG.
[0094]
FIG. 7 is a schematic diagram illustrating an example of a display panel of the image forming apparatus.
[0095]
In FIG. 7, 71 is an electron-emitting device, 81 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 91 is a rear plate to which the electron source substrate 81 is fixed, 96 is a fluorescent film 94 and a metal back 95 on the inner surface of a glass substrate 93. And so on. Reference numeral 92 denotes a support frame, and a rear plate 91 and a face plate 96 are connected to the support frame 92 using frit glass or the like.
[0096]
The envelope (panel) 98 includes the face plate 96, the support frame 92, and the rear plate 91 as described above. Since the rear plate 91 is provided mainly for the purpose of reinforcing the strength of the substrate 81, if the substrate 81 itself has sufficient strength, the separate rear plate 91 can be omitted, and the substrate 81 and the rear plate 91 can be omitted. May be an integral member.
[0097]
Frit glass is applied to the bonding surface where the face plate 96, the rear plate 91, and the support frame 92 on which the fluorescent film 94 and the metal back 95 of the support frame 92 are arranged on the inner surface thereof, and the face plate 96 and the support frame 92 are applied. And the rear plate 91 are aligned at a predetermined position, fixed, heated, baked and sealed.
[0098]
Further, the heating means for firing and sealing can employ various means such as lamp heating using an infrared lamp or the like, a hot plate, and the like, but is not limited thereto.
[0099]
In addition, the adhesive material that heat-bonds a plurality of members constituting the envelope is not limited to frit glass, and various adhesive materials can be used as long as the material can form a sufficient vacuum atmosphere after the sealing process. can do.
[0100]
The envelope described above is one embodiment of the present invention, and is not limited, and various types can be employed.
[0101]
As another example, the support frame 92 may be directly sealed on the substrate 81, and the envelope 98 may be configured by the face plate 96, the support frame 92, and the substrate 81. In addition, by installing a support body (not shown) called a spacer between the face plate 96 and the rear plate 91, an envelope 98 having sufficient strength against atmospheric pressure can be configured.
[0102]
FIG. 8 is a schematic diagram showing the fluorescent film 94 formed on the face plate 96. In the case of monochrome, the fluorescent film 94 can be composed of only the phosphor 85. In the case of a color fluorescent film, it can be composed of a black conductive material 86 called a black stripe shown in FIG. 8A or a black matrix shown in FIG. .
[0103]
The purpose of providing the black stripe and the black matrix is to make the mixed colors and the like inconspicuous by making the coloration portions between the phosphors 85 of the three primary color phosphors necessary in the case of color display, The purpose is to suppress a decrease in contrast due to light reflection. As a material for the black stripe, in addition to a commonly used material mainly composed of graphite, a material having electrical conductivity and little light transmission and reflection can be used.
[0104]
As a method of applying the phosphor on the glass substrate 93, a precipitation method, a printing method, or the like can be adopted regardless of monochrome or color. A metal back 95 is usually provided on the inner surface side of the fluorescent film 94. The purpose of providing the metal back is to improve the luminance by specularly reflecting the light emitted from the phosphor toward the inner surface to the face plate 96 side, to act as an electrode for applying an electron beam acceleration voltage, For example, the fluorescent film 94 is protected from damage caused by the collision of negative ions generated in the envelope. The metal back 95 can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.
[0105]
The face plate 96 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 94 in order to further increase the conductivity of the fluorescent film 94.
[0106]
In the present embodiment, since the electron beam reaches directly above the electron-emitting device 71, the fluorescent film 94 is arranged so as to be positioned immediately above the electron-emitting device 71.
[0107]
Next, the vacuum sealing process for sealing the envelope (panel) subjected to the sealing process will be described.
[0108]
In the vacuum sealing process, the envelope (panel) 98 is heated and held at 80 to 250 ° C., and exhausted through an exhaust pipe (not shown) by an exhaust device such as an ion pump or a sorption pump. After the atmosphere is sufficiently low, the exhaust pipe is heated with a burner to dissolve and sealed. In order to maintain the pressure after the envelope 98 is sealed, a getter process may be performed. This is because the getter disposed at a predetermined position (not shown) in the envelope 98 is heated by heating using resistance heating or high-frequency heating immediately before or after sealing the envelope 98. And a process for forming a deposited film. The getter usually has Ba or the like as a main component, and maintains the atmosphere in the envelope 98 by the adsorption action of the deposited film.
[0109]
The image forming apparatus configured by using the electron source having the simple matrix arrangement manufactured by the above process applies the voltage to each electron-emitting device via the external terminals Dox1 to Doxm, Doy1 to Doyn, thereby generating electrons. Release occurs.
[0110]
A high voltage is applied to the metal back 95 or the transparent electrode (not shown) through the high voltage terminal 97 to accelerate the electron beam.
[0111]
The accelerated electrons collide with the fluorescent film 94, light is emitted, and an image is formed.
[0112]
FIG. 9 is a block diagram showing an example of a drive circuit for performing display in accordance with an NTSC television signal.
[0113]
The scanning circuit 1302 includes M switching elements therein (schematically indicated by S1 to Sm in the drawing). Each switching element selects either the output voltage of the DC voltage source Vx or 0 (V) (ground level), and is electrically connected to the terminals Dox1 to Doxm of the display panel 1301.
[0114]
The switching elements S1 to Sm operate based on a control signal Tscan output from the control circuit 1303, and can be configured by combining switching elements such as FETs.
[0115]
The DC voltage source Vx is set based on the characteristics of the electron-emitting device.
[0116]
The control circuit 1303 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The control circuit 1303 generates Tscan, Tsft, and Tmry control signals for each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 1306.
[0117]
The synchronization signal separation circuit 1306 is a circuit for separating a synchronization signal component and a luminance signal component from an NTSC television signal input from the outside, and can be configured using a general frequency separation (filter) circuit or the like. The synchronization signal separated by the synchronization signal separation circuit 1306 includes a vertical synchronization signal and a horizontal synchronization signal, but is illustrated here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is expressed as a DATA signal for convenience. The DATA signal is input to the shift register 1304.
[0118]
The shift register 1304 is for serial / parallel conversion of the DATA signal input serially in time series for each line of the image, and operates based on the control signal Tsft sent from the control circuit 1303. (That is, it can be said that the control signal Tsft is a shift clock of the shift register 1304). Data for one line (corresponding to driving data for N electron-emitting devices) subjected to serial / parallel conversion is output from the shift register 1304 as N parallel signals Id1 to Idn.
[0119]
The line memory 1305 is a storage device for storing data for one line of image for a necessary time, and appropriately stores the contents of Id1 to Idn according to the control signal Tmry sent from the control circuit 1303. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 1307.
[0120]
The modulation signal generator 1307 is a signal source for appropriately driving and modulating each of the electron-emitting devices according to the present embodiment in accordance with each of the image data Id′1 to Id′n. The voltage is applied to the electron-emitting devices of this embodiment in the display panel 1301 through Doy1 to Doyn.
[0121]
When a pulsed voltage is applied to the device, for example, electron emission does not occur even when a voltage equal to or lower than the electron emission threshold is applied, but when a voltage equal to or higher than the electron emission threshold is applied, an electron beam is output. At that time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. Further, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.
[0122]
Therefore, a voltage modulation method, a pulse width modulation method, or the like can be adopted as a method for modulating the electron-emitting device according to the input signal. When implementing the voltage modulation method, a voltage modulation method circuit is used as the modulation signal generator 1307, which generates a voltage pulse of a certain length and appropriately modulates the peak value of the pulse according to the input data. be able to.
[0123]
When implementing the pulse width modulation method, the modulation signal generator 1307 generates a voltage pulse having a constant peak value and modulates the width of the voltage pulse as appropriate according to the input data. A circuit can be used.
[0124]
The shift register 1304 and the line memory 1305 can be digital signal type or analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.
[0125]
When the digital signal system is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 1306 into a digital signal. For this purpose, an A / D converter may be provided at the output unit 1306. In this connection, the circuit used in the modulation signal generator 1307 is slightly different depending on whether the output signal of the line memory 1305 is a digital signal or an analog signal. That is, in the case of a voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 1307, and an amplifier circuit or the like is added as necessary.
[0126]
In the case of the pulse width modulation system, the modulation signal generator 1307 includes, for example, a high-speed oscillator and a counter that counts the wave number output from the oscillator, and a comparator that compares the output value of the counter with the output value of the memory. A circuit combining (comparators) is used. If necessary, an amplifier for amplifying the pulse width-modulated modulation signal output from the comparator up to the driving voltage of the electron-emitting device of this embodiment can be added.
[0127]
In the case of a voltage modulation method using an analog signal, for example, an amplifier circuit using an operational amplifier or the like can be adopted as the modulation signal generator 1307, and a level shift circuit or the like can be added if necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be adopted, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device of this embodiment can be added as necessary. it can.
[0128]
The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system is mentioned, but the input signal is not limited to this, and other than this, the PAL, SECAM system, and the like, the TV signal (for example, the MUSE system including a number of scanning lines) is included. High-definition TV) can also be adopted.
[0129]
Further, in addition to a display device, the image forming device can be used as an optical printer configured using a photosensitive drum or the like.
[0130]
【Example】
Hereinafter, embodiments of the present invention will be described in detail.
[0131]
[Example 1]
An example of an electron-emitting device and a method for manufacturing the same according to Embodiment 1 of the present invention will be described with reference to FIGS.
[0132]
(Process 1)
First, as shown in FIG. 4 (a), quartz was used for the substrate 1, and after sufficient cleaning, Al having a thickness of 800 nm was formed as the cathode electrode 2 by sputtering.
[0133]
Next, SiO layer having a thickness of 600 nm is formed as the insulating layer 3. 2 Then, Ta having a thickness of 100 nm was deposited in this order as the gate electrode 4a.
[0134]
(Process 2)
Further, as shown in FIG. 4B, Ta having a thickness of 400 nm was partially formed as a gate electrode 4b through a mask pattern.
[0135]
(Process 3)
Next, as shown in FIG. 4C, a positive photoresist (AZ1500 / manufactured by Clariant) spin coating and photomask pattern were exposed and developed by photolithography to form a mask pattern 41.
[0136]
(Process 4)
4D, using the mask pattern 41 as a mask, the Ta gate electrodes 4a and 4b and the insulating layer 3 are CF. Four Each gas was dry-etched and stopped at the cathode electrode 2 to form an opening having a width w1 of 1 μm, an interval w2 between adjacent elements of 5 μm, and a width L1 of 100 μm.
[0137]
(Process 5)
Subsequently, as shown in FIG. 4E, a diamond-like carbon electron emission layer 5 was deposited to a thickness of about 100 nm on the entire surface by plasma CVD. Reaction gas is CH Four Gas was used.
[0138]
(Step 6)
As shown in FIG. 4F, the mask pattern 41 was completely removed, and the electron-emitting device of Example 1 was completed.
[0139]
The electron-emitting device manufactured as described above was arranged with H = 2 mm as shown in FIG. Va = 10 kV and Vg = 15V.
[0140]
Here, as Comparative Example 1, a symmetric element formed by only the first gate electrode without stacking the second gate electrode 4b was manufactured and simultaneously driven.
[0141]
Here, an electrode coated with a phosphor was used as the anode electrode 7, and the size of the electron beam was observed. The electron beam size referred to here is a size up to a region of 10% of the peak luminance in the emitted phosphor.
[0142]
As a result, the amount of electron emission was almost the same in both the comparative example and the example. The beam diameter was (x, y) = (180 μm, 220 μm) in Comparative Example 1, and (120 μm, 220 μm) in this example, and the beam diameter was reduced in the x direction.
[0143]
[Example 2]
FIG. 10 shows a second embodiment of the present invention. The present embodiment is a modification of the first embodiment, and the element in FIG. 10 is a plan view.
[0144]
In this embodiment, the slits are w1 = 1 μm, w2 = 5 μm, L1 = 30 μm, and seven slits are arranged in the x direction and two in the y direction, one in the periphery, and the second gate electrode 4b is arranged. It is formed surrounding the slit. In this embodiment, asymmetry is also formed in the y direction.
[0145]
As a result, the beam diameter was (x, y) = (180 μm, 180 μm), and the beam diameter was reduced in the y direction, resulting in a substantially circular beam.
[0146]
[Example 3]
A third embodiment of the present invention is shown in FIGS. FIG. 11 is a plan view.
[0147]
In this embodiment, the slits of Embodiment 1 are circular, and 5 × 5 electron-emitting portions having a ring-like shape are arranged in one element.
[0148]
As one electron-emitting device, 3 × 3 electron-emitting portions are arranged in the center, and 16 electron-emitting portions are arranged in the peripheral portion so as to surround it.
[0149]
FIG. 12 shows a plan view of a typical electron-emitting device of this example. 12A is a plan view of the central element 111 shown in FIG. 11, and FIG. 12B is a plan view of the peripheral element 112 shown in FIG.
[0150]
Both are configured with a ring hole width w1 and an inner diameter w3.
[0151]
The element in the center is a connection portion formed in a part of the ring, and the gate electrode 4a inside the ring and the gate electrode 4a outside the ring are connected. The connecting portion may have the same configuration as that in the ring or may have a different configuration. The connection direction may be one or more.
Further, the connecting portion may be connected to the lower portion of the cathode electrode 2 and the interlayer insulating layer (not shown) through a contact hole that penetrates the insulating layer 3 and the cathode electrode 2. In this case, it is not necessary to arrange the connection part in a part of the ring.
[0152]
Further, the second gate electrode 4b is not stacked on the element 111 in the central portion.
[0153]
The peripheral element 112 has a connection portion in the same manner as the central element 111, but the connection portion is formed over the entire surface in the direction toward the central portion.
[0154]
A second gate electrode 4b is stacked on the peripheral element 112 on the side facing the peripheral part.
[0155]
A schematic diagram of the electron trajectory in this example is shown in FIG. 13A is a cross-sectional view and an electron trajectory diagram of the element 111 in the central portion, and FIG. 13B is a cross-sectional view and an electron trajectory diagram of the element 112 in the peripheral portion.
[0156]
Since the central element has a symmetric structure, electrons are emitted in the z direction, and the beam spread is symmetric in the x direction.
[0157]
On the other hand, due to the asymmetry of the peripheral elements, the electron trajectory is bent and the beam spread becomes asymmetric. Further, the direction differs depending on the place where the element is arranged, but all are arranged so that the electron beam is directed toward the center.
[0158]
In this example, when w1 was 1 μm, w3 was 5 μm, and the inter-element spacing was 10 μm, the beam diameter was 190 μm × 190 μm.
[0159]
[Example 4]
FIG. 14 shows a fourth embodiment of the present invention.
[0160]
The present embodiment is a modification in which the same electron-emitting devices as those of the third embodiment are arranged in a circle in one device.
[0161]
In this example, the circularity of the beam was improved as compared with Example 3. On the other hand, since the number of electron-emitting devices is small, the variation rate is slightly increased.
[0162]
[Example 5]
An image forming apparatus was manufactured using the electron-emitting devices of Examples 1 to 4. As an example, a case where the element of Example 1 is used will be described. FIG. 7 is a configuration diagram of an image forming apparatus manufactured using the element of Example 1.
[0163]
The element of Example 1 was arranged in a 100 × 100 MTX shape. The elements were arranged at a pitch of 150 μm in width and 250 μm in length. A phosphor was disposed at a position 2 mm above the element. A voltage of 10 kV was applied to the phosphor. The drive voltage was Vg = 15V. As a result, a high-definition image forming apparatus can be formed.
[0164]
【The invention's effect】
As described above, according to the present invention, it is possible to provide an electron-emitting device that realizes a further reduction in the electron beam diameter, that is easy to manufacture, and that can stably emit electrons at a low voltage with high efficiency. Is possible.
[0165]
In addition, when the electron-emitting device according to the present invention is used, it is possible to realize an electron source and an image forming apparatus with good image quality, high definition, and excellent performance.
[Brief description of the drawings]
FIG. 1 is a plan view showing a configuration of an electron-emitting device according to an embodiment of the present invention.
FIG. 2 is a perspective view showing an electron-emitting device according to an embodiment of the present invention.
FIG. 3 is a diagram showing an electron trajectory of the electron-emitting device according to the embodiment of the present invention.
FIG. 4 is a diagram showing an example of a method for manufacturing an electron-emitting device according to an embodiment of the present invention.
FIG. 5 is a diagram showing an example of an electron source according to an embodiment of the present invention.
FIG. 6 is a schematic configuration diagram showing an electron source having a simple matrix arrangement according to an embodiment of the present invention.
FIG. 7 is a schematic configuration diagram showing an image forming apparatus using an electron source having a simple matrix arrangement according to an embodiment of the present invention.
FIG. 8 is a view showing a fluorescent film in the image forming apparatus according to the embodiment of the present invention.
FIG. 9 is a block diagram illustrating a drive circuit of the image forming apparatus according to the embodiment of the present invention.
FIG. 10 is a diagram showing Example 2 of the present invention.
FIG. 11 is a plan view showing Embodiment 3 of the present invention.
FIG. 12 is a diagram of an element for explaining Example 3 of the invention.
FIG. 13 is a diagram showing an electron trajectory of Example 3 of the present invention.
FIG. 14 is a diagram showing a fourth embodiment of the present invention.
FIG. 15 is a diagram schematically showing a conventional electron-emitting device.
[Explanation of symbols]
1 Substrate
2 Cathode electrode
3 Insulation layer
4a, 4b Gate electrode
5 Electron emission layer
6 Drive power supply
7 Anode electrode
8 High voltage power supply
41 Mask pattern
54, 64, 71 Electron-emitting devices
61, 81 Electron source substrate
62 X-direction wiring
63 Y-direction wiring
85 phosphor
86 Black conductive material
91 Rear plate
92 Support frame
93 Glass substrate
94 Fluorescent membrane
95 metal back
96 face plate
98 Envelope
111 Electron emission part in the center
112 Peripheral electron emission part

Claims (5)

基板の表面上に配置されたカソード電極と、
絶縁層を介して前記カソード電極上に積層されるゲート電極と、を備え、
前記絶縁層と前記ゲート電極とを貫通し前記カソード電極の一部領域を露出せしめる複数の開口部が設けられ、各々の前記開口部内に前記カソード電極と電気的に接続された電子放出層が設けられた電子放出素子において、
前記開口部を前記基板の表面に垂直な方向から見たときの形状は、リング状であり、
前記複数の開口部は、電子放出素子の中央部に配列されている複数の開口部と、前記中央部の複数の開口部の周囲を取り囲むように配列されている周辺部の複数の開口部と、からなり、
前記中央部の開口部は、同一の高さの側壁を有するように形成されており、
前記周辺部の開口部は、前記周辺部の開口部内の電子放出層から放出される電子ビームを前記中央部に向かって偏向させるために、前記中央部側の側壁よりも前記中央部とは反対側の側壁のほうが高くなるように形成されていることを特徴とする電気放出素子。
A cathode electrode disposed on the surface of the substrate;
A gate electrode stacked on the cathode electrode through an insulating layer,
A plurality of openings are provided through the insulating layer and the gate electrode to expose a partial region of the cathode electrode, and an electron emission layer electrically connected to the cathode electrode is provided in each opening. In the obtained electron-emitting device,
The shape when the opening is viewed from a direction perpendicular to the surface of the substrate is a ring shape,
The plurality of openings are a plurality of openings arranged in a central portion of the electron-emitting device, and a plurality of openings in a peripheral portion arranged so as to surround the plurality of openings in the central portion. Consists of
The central opening is formed to have side walls of the same height,
The opening in the peripheral part is opposite to the central part rather than the side wall on the central part side in order to deflect the electron beam emitted from the electron emitting layer in the opening in the peripheral part toward the central part. An electric-emitting device, wherein the side wall on the side is formed to be higher.
前記周辺部の開口部の前記中央部側のゲート電極よりも、前記中央部とは反対側のゲート電極の厚みが厚いことを特徴とする請求項1に記載の電子放出素子。  2. The electron-emitting device according to claim 1, wherein the gate electrode on the side opposite to the central portion is thicker than the gate electrode on the central portion side of the opening in the peripheral portion. 前記中央部の複数の開口部は、マトリクス状に配列されており、
前記周辺部の複数の開口部は、前記中央部の複数の開口部の四方を取り囲むように、方形に配列されていることを特徴とする請求項1又は2に記載の電子放出素子。
The plurality of openings in the central portion are arranged in a matrix,
3. The electron-emitting device according to claim 1, wherein the plurality of openings in the peripheral portion are arranged in a square shape so as to surround four sides of the plurality of openings in the central portion.
前記中央部の複数の開口部は、円形に配列されており、
前記周辺部の複数の開口部は、前記中央部の複数の開口部に対して同心円状に配列されていることを特徴とする請求項1又は2に記載の電子放出素子。
The plurality of openings in the central portion are arranged in a circle,
3. The electron-emitting device according to claim 1, wherein the plurality of openings in the peripheral portion are concentrically arranged with respect to the plurality of openings in the central portion.
前記リング状の開口部の内側のゲート電極と外側のゲート電極とを接続する接続部分が設けられていることを特徴とする請求項1乃至4のいずれか1項に記載の電子放出素子。An electron-emitting device according to any one of claims 1 to 4, characterized in that the connection portion for connecting the gate electrode of the outside and the gate electrode inside of the ring-shaped opening is provided.
JP2001202620A 2001-07-03 2001-07-03 Electron emitter Expired - Fee Related JP4810010B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001202620A JP4810010B2 (en) 2001-07-03 2001-07-03 Electron emitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001202620A JP4810010B2 (en) 2001-07-03 2001-07-03 Electron emitter

Publications (3)

Publication Number Publication Date
JP2003016916A JP2003016916A (en) 2003-01-17
JP2003016916A5 JP2003016916A5 (en) 2010-03-04
JP4810010B2 true JP4810010B2 (en) 2011-11-09

Family

ID=19039398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001202620A Expired - Fee Related JP4810010B2 (en) 2001-07-03 2001-07-03 Electron emitter

Country Status (1)

Country Link
JP (1) JP4810010B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112756A (en) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 Electron emission device and manufacturing method for the same
FR2873852B1 (en) * 2004-07-28 2011-06-24 Commissariat Energie Atomique HIGH RESOLUTION CATHODE STRUCTURE
KR100624468B1 (en) * 2005-05-24 2006-09-15 삼성에스디아이 주식회사 Field emission device
JP2007329014A (en) * 2006-06-08 2007-12-20 Ulvac Japan Ltd Cathode substrate for fed
FR2912254B1 (en) * 2007-02-06 2009-10-16 Commissariat Energie Atomique ELECTRON EMITTING STRUCTURE BY FIELD EFFECT, FOCUSED ON TRANSMISSION
JP2009245672A (en) * 2008-03-31 2009-10-22 Univ Of Tokyo Field emission device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118829A (en) * 1990-05-16 1992-04-20 Matsushita Electric Ind Co Ltd Electron emission device
JP2653008B2 (en) * 1993-01-25 1997-09-10 日本電気株式会社 Cold cathode device and method of manufacturing the same
JP2809125B2 (en) * 1995-02-27 1998-10-08 日本電気株式会社 Field emission cold cathode with focusing electrode
US6144144A (en) * 1997-10-31 2000-11-07 Candescent Technologies Corporation Patterned resistor suitable for electron-emitting device
JP2001052600A (en) * 1999-08-09 2001-02-23 Sony Corp Electron emission source, its manufacture and display device
JP2001283714A (en) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd Field-emission cold-cathode element, its manufacturing method, and field-emission-type display
US7030550B2 (en) * 2001-02-01 2006-04-18 Sharp Kabushiki Kaisha Electron emission device with multi-layered fate electrode

Also Published As

Publication number Publication date
JP2003016916A (en) 2003-01-17

Similar Documents

Publication Publication Date Title
JP4741764B2 (en) Electron emitter
JP3969981B2 (en) Electron source driving method, driving circuit, electron source, and image forming apparatus
US7012362B2 (en) Electron-emitting devices, electron sources, and image-forming apparatus
US6867537B2 (en) Image-forming apparatus having vent tube and getter
KR100542927B1 (en) Electron-emitting device, electron source and image-forming apparatus
JP3658342B2 (en) Electron emitting device, electron source, image forming apparatus, and television broadcast display apparatus
JP2000311587A (en) Electron emitting device and image forming device
US6278233B1 (en) Image forming apparatus with spacer
JP3689656B2 (en) Electron emitting device, electron source, and image forming apparatus
JP4810010B2 (en) Electron emitter
JP2003016907A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2003016913A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
US20090153013A1 (en) Electron-emitting device, electron source, image display apparatus, and method for manufacturing electron-emitting device
JP2003092056A (en) Electron emitting element, electron source and image forming device
JP2003016919A (en) Electron emitting element, electron source, electron source assembly, and image forming device
JP2002124176A (en) Electron-emitting element, electron source and image forming device
JPH0883579A (en) Image forming device and its manufacture
JP2000021305A (en) Manufacture of image display device
JP2003016910A (en) Electron emitting element, electron source, image forming device and manufacturing method of electron emitting element
JP2002100279A (en) Electron emission element, driving method thereof, electron source, and image forming device
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3174482B2 (en) Method for manufacturing image forming apparatus using electron-emitting device
JP2009140655A (en) Electron-emitting element, electron source, image display device, and manufacturing method for electron-emitting element
JP2001143607A (en) Electron emission element, electron source and image forming device
JPH103847A (en) Electron emission element, electron source, image forming device, and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees